JPH05507596A - 表示システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 並置画面の同期化 この発明は異なる源からの実質的に同じサイズの画面を横に並べて表示すること ができるテレビジョンの分野に関し、特に、ワイド表示フォーマット比のスクリ ーンを有する上記のようなテレビジョンに関するものである。

今日のテレビジョンのほとんどのものは、水平な幅対垂直の高さか４：３のフォ ーマット表示比を持っている。

ワイドフォーマット表示比は映画の表示フォーマット比、例えば１６：９により 近く対応する。この発明は直視型テレビジョン及び投写型テレビジョンの両方に 適用可能である。

４：３、しばしば４×３とも称するフォーマット表示比を持つテレビジョンは、 単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験的 なものを除いて、商業放送局のテレビジョン信号の伝送は４×３の７寸−マット の表示比で放送される。多くの視聴者は、４×３表示フ中−マットは、映画に関 係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマッ ト表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド表示フ ォーマットの信号源を対応するワイド表示フォーマットで表示することができる 。映画は、切り詰められたり、歪められたりすることなく、映画のように見える 。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される場 合、あるいは、テレビジョンのプロセッサによっても、切り詰める必要がない。

ワイド表示フォーマット比のテレビジョンは、通常の表示フォーマット信号とワ イド表示フォーマット信号の両方を種々の形で表示すること、及びこれらのフォ ーマットの信号を多画面表示の形で表示するのに適している。

しかし、ワイド表示比のスクリーンを用いることには多くの問題が伴う。そのよ うな問題の中で一般的なものには、複数の信号源の表示フォーマット比の変更、 非同期ではなるが同時表示されるビデオ信号源から一致したタイミング信号を生 成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号 から高解像度の画面を生成することがある。このような問題はこの発明によるワ イドスクリーンテレビジョンで解決される。この発明の種々の構成によるワイド スクリーンテレビジョンは、同じまたは異なるフォーマット比を有する単−及び 複数ビデオ信号源から高解像度の単−及び複数画面表示を、選択可能な表示フォ ーマット比で表示できる。

広い表示フォーマット比を持つテレビジョンは、飛越し及び非飛越しの両方で、 かつ、基本的な、即ち、標準の水平走査周波数及びその倍数の両方でビデオ信号 を表示するテレピノジンシステムに実施できる。例えば、標準ＮＴＳＣビデオ信 号は、各ビデオフレームの、各々が約１５．７３４Ｈｚの基本的、即ち、標準水 平走査周波数のラスク走査によって生成される相続くフィールドをインタレース することにより表示される。ビデオ信号に関する特表平５−５０７５９６　（３ ） 基本的走査周波数は、ｆｍ、ｌｆｎあるいはＩＨというように種々の呼び方がな される。１ｆ＋＋信号の実際の周波数はビデオの方式が異なれば変わる。テレビ ジョン装置の画質を改善する努力によって、ビデオ信号を順次に非飛越しで表示 するためのシステムが開発された。順次走査では、各表示フレームは、飛越しフ ォーマットの２つのフィールドの１つを走査するために割り当てられた時間と同 じ時間で走査する必要がある。フリッカのないＡＡ−ＢＢ表示は、各フィールド を連続して２度走査することを要する。それぞれの場合において、水平走査周波 数は標準の水平周波数の２倍としなければならない。

このような順次走査表示あるいは無フリッカ表示用の走査周波数は、２ｆＨとか ２Ｈとか色々な呼び方がされている。例えば、米国の標準による２ｆ、Ｉ走査周 波数は、約３１．４６８Ｈｚである。

通常のフォーマット表示比を有するテレビジョン装置を、例えば２つのビデオ源 からの複数画面の表示が行えるようにすることができる。これらのビデオ源は、 テレビジョンのチューナ、ビデオカセットレコーダのチューナ、ビデオカメラそ の池である。しばしばピクチャ・イン・ピクチャ（画面自画面）（ＰＩＦ）と称 されるモードでは、テレビジョンのチューナが、スクリーンあるいは表示領域の 大部分を占める画面を供給し、副ビデオ源が、概して、大きい方の画面の境界内 に入る小さい挿入画面を供給する。ワイドスクリーンテレビジョン装置における Ｐ工Ｐ表示モードが第１図（Ｃ）に示されている。

多くの場合、挿入画面は多数の異なる位置に配置させることができる。別の表示 モードは、しばしばチャンネル走査と呼ばれるもので、各々が異なるチャンネル 源から供給される多数の小さな画面が、静止画面（フリーズフレーム）合成（モ ンタージュ）として、スクリーンを埋める。この場合、少なくともサイズに関し て主となる画面はない。ワイドスクリーンテレビジョン装置におけるチャンネル 走査表示モードが第１図（ｉ）に示されている。ワイドスクリーンテレビジョン 装置では、この他の表示モードも可能である。その１つは、ピクチャ・アウトサ イド・ピクチャ（１！面外画面）（ＰＯＰ）と呼ばれるものである。このモード では、数枚の挿入側画面が主画面と共通の境界を共有するようにできる。ワイド スクリーンテレビジタン装置におけるＰＯＰモードを第１図（ｆ）に示す。特に ワイドスクリーンテレビジョンに適した別のモードは、異なるビデオ源、例えば 、２つの異なるチャンネルからの実質的に同じサイズの画面を横に並べて表示す るサイド・パイ・サイド（並置）画面である。ワイドスクリーンテレビジョンに おけるこのモードを、２つの４＝３ビデオ源について第１図（ｄ）に示す。

このモードはＰＯＰモードの特殊なケースと考えることができる。

水平走査は、ワイドスクリーンテレビジョン装置においては、通常のテレビジョ ン装置の場合と同じ時間で行われる。しかし、水平走査の距離はワイドスクリー ンテレビジョンの場合の方が大きい。そのために、画面が水平方向に伸び、表示 画面中に相当なアスペクト比歪みが生じてしまう。従って、通常の４：３表示フ ォーマット比のビデオ信号を、例えば、１６：９のフォーマット表示比を持つよ うな、ワイドスクリーンテレビジョン装置上に表示する時には、問題が生じる。

これらの特定のフォーマット表示比では、４／３倍の水平方向の伸び、即ち、伸 張が生じる。これは、例えば、ＰＮＰあるいはＰＯＰのように、４：３表示フォ ーマット比を持つ画面を主画面及び副画面として表示する際の１つの問題である 。また、これは、主画面が、テレビジョン装置の表示手段に合致する１６：９の フォーマット表示比を持つビデオ信号源からのものである場合においてもＰＩＦ 及びＰＯＰモードで問題となる。

通常のテレビジタン装置においてＰＩＦ及びチャンネル走査を実現できる、一般 に画面白画面プロセッサと呼ばれるあるデジタル回路がある。このような画面白 画面プロセッサの１つは、ｃｐｒｐチップと呼ばれ、トムソデッドから入手でき るｏ　ｒＴｈｅ　ＣＴＣ１４０Ｐｉｃｔｕｒｅ　ｉｎＰｉｃｔｕｒｅ　（Ｃ）’ ＩＰ）　Ｔｅｃｂｎｉｃａｌ　Ｔｒａｉｎｉｎｇ　Ｍａｎｕａｌ　（ＣＴＣ１４ ０画面内画面（ＣＰＩＰ）技術トレーニングマニニアル）」に更に詳しく記載さ れている。このような画面白画面プロセッサは、例えば、ＰＩＦ％ＰＯＰ及びチ ャンネル走査などの特殊な表示モードをワイドスクリーンテレビジョン装置で実 施するには不適である副ビデオ源からこのような画面内画面プロセッサによって 生成された副画面を外部スピードアップ回路を用いずに、ワイドスクリーンテレ ビジョン装置で表示すると、副画面は前述したように幾何学形状的歪みを受けて しまう。直視型であれ、当写型であれ、広い映像感の２い水平走査のために、こ の副画面は４／３倍の水平方向の伸張を呈する。外部スピ−ドアップ回路を用い た場合には、副画面はアスペクト比歪みを伴うことなく表示されるが、スクリー ン全体、あるいは、副表示用として割当てられたスクリーンの部分を満たすこと はない。

ワイドスクリーンテレビジョンに、ビデオ信号、例えば、副ビデオ信号を、後の 表示の際に副画面が画像アスペクト比歪みを呈することがないように歪ませる信 号プロセッサを設けることができる。この歪みは非対象圧縮によって実現できる 。圧縮係数は、副ビデオ信号とワイドスクリーンテレビジョン装置の相対的表示 フォーマット比によって決まる。４：３表示フォーマット比の副ビデオ信号を１ ６・９フオ一マツト表示比のテレビジョン装置上に表示するためには、副画面を 水平方向に係数４・ｌで圧略し、垂直方向に係数３＝１で圧縮する。異なる表示 フォーマット比、例えば、２・ｌを持つテレビジョン装置においては、水平圧縮 係数は垂直圧縮整数の１５倍となる。この非対象圧縮は幾何学的に歪んだ画面を 生特表千５−５０７５９６　（４） 成し、この画面は、画面内画面プロセッサに付属するビデオメモリに記憶できる 。この非対象圧縮された副画面が、画面内画面プロセッサの通常動作に従ってメ モリから読出されると、その結果生じる副表示はアスペクト比歪みを呈すること なく、その初期の目的、ｐｒｐ、ｐ。

Ｐ１チャンネル走査、その他に関係なく、適正なサイズで表示される。広いテレ ビジジン映像管における走査により実現される水平伸張は、ビデオメモリへの記 憶に先立って施された余分な圧縮、即ち、非対称部分、を丁度打消す。

この発明の一構成による並置画面用ビデオ表示システムは、それぞれ第１と第２ の画面を表す第１と第２のビデオ信号を、相対的に高いレベルと低いレベルの量 子化解像度で量子化するアナログ−デジタル変換器を含んでいる。このアナログ −デジタル変換器は異なるサンプリング周波数で動作することができる。低い方 のサンプリング周波数の信号中で表されている画面は、他方の画面に対して、サ ブサンプルされているような外観を持つことができる。ビデオ表示装置は第１の ビデオ信号に同期化される。第２のビデオ信号は第１のビデオ信号に同期化され る。信号処理回路が、ビデオ表示装置よりも小さいサイズで系１と第２の画面を 表すように第１と第２のビデオ信号を変更する。多重化（マルチプレクス）回路 が上記画面を並置表示するために処理されたビデオ信号を組合わせる。量子化解 像度増強回路が、低い方のレベルの量子化解像度を持つビデオ信号の知覚される 画質を改善する。並置画面は、互いに異なる切り詰め量と画像アスペクト比歪み で表示できると同時に、実質的に画像アスペクト比歪みを伴うことなく表示する こともできる。

この発明の構成による並置画面を同期させるためのビデオ表示システムは、第１ の画面の第１のビデオ信号源と第２の画面の第２のビデオ信号源とを備えている 。第１の信号プロセッサが第１のビデオ信号をスピードアップする。ビデオ表示 器は第１のビデオ信号に同期化される。箪２のビデオ信号は第１のビデオ信号と ビデオ表示器とに垂直に同期化される。第２のビデオ信号はフィールドメモリ中 でフィールド期間の一部分（何分の１か）の長さ分だけ遅延される。冨２の信号 プロセッサが同期化された第２のビデオ信号をスピードアップする。第１と第２ のビデオ信号は画面の並置表示を行うために組合わされる。ｍｌと策２のビデオ 信号はそれぞれ第１と第２の表示表示フォーマット比を有し、ビデオ表示器は第 １と茶２の表示フォーマット比の各々よりも大きな第３の表示７オーマツト比を 持っている。第１と藁２の表示フォーマット比が各々約４：３で、第３の表示フ ォーマット比が約１６：９の場合は、並置画面の各々は約８：９のフｔ−マット 表示比で表示できる。ビデオ信号の各々を約４／３の係数でスピードアップし、 約１／３の係数で水平方向に切り詰めれば、並置画面の実質的にアスペクト比歪 みを生じることなく表示される。

第１図（ａ）〜（１）は、ワイドスクリーンテレビジョンの種々の表示フォーマ ットの説明に有用である。

第２図は、この発明の種々の態様に従うワイドスクリーンテレビジョンの２ｆ、 Ｉの水平走査で動作するようにしたもののブロック図である。

茶３図は、第２図に示すワイドスクリーンプロセッサのブロック図である。

第４図は、この発明の態様に従うワイドスクリーンテレビジョンのｌｆｑ水平走 査で動作するようにされたもののブロック図である。

第５図は、第４図に示す画面内画面プロセッサのブロック図である。

第６図は、第３図と第５図に共通のワイドスクリーンプロセッサのさらなる詳細 を示すブロック図である。

第７図は第６図に示す画面内画面プロセッサのブロック図である。

第８図は、第６図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第９図と第１０図は、充分に切り詰めた信号を用いた第１図（ｄ）に示す表示フ ォーマットの発生の説明に用いるタイミング図である。

第１１図は、第８図の主信号路をより詳細に示すブロック図である。

第１２図は、第８図の副信号路をより詳細に示すブロック図である。

第１３図は、第７図の画面白画面プロセッサのタイミング−ｍｍ耶のブロック図 である。

第１４図は、ｌ　ｆ＋＋　−２ｆに変換における内部２ｆ＋＋信号を発生する回 路のブロック図である。

第１５図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第＋６図は、ｗｉｚ図に示すＲＧＢインターフェースのブロックである。

第１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。図示と、説明 の便宜上、一般に、ビデオ源、あるいは、ビデオ信号に関する通常の表示フォー マットの幅対高さ比は４×３であるとし、−役に、ビデオ源、あるいは、ビデオ 信号に関するワイドスクリーン表示フォーマットの幅対高さ比は、１６Ｘ９であ るとする。この発明の構成は、これらの定義によって制限されるものではない。

第１図（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジョンを示す。１６×９フオ一マツト表示比画面が４×３フオ 一マツト表示比信号として伝送される場合は、上部と下部に黒のバーが現れる。

これを一般に郵便受け（レターボックス）フォーマットと呼ぶ。この場合、観察 される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１ ６Ｘ９フオ一マツト表示比の源が伝送に先立って変換されて、４Ｘ３フオ一マツ ト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、かな りの情報が左及び／または右側から切捨てられてしまう。さらにＳＣＩの方法で は、郵便受はフォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすこ とができるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。こ れらの３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は】６×９のスクリーンを示す６１６Ｘ　９のフォーマットの表示 比のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される 。１６×９フオ一マツト表示比の郵便受は画面（これは、元来４×３フオ一マツ ト表示比信号であるが）は、充分な垂直解像度を有する大きな表示を行うように 、線倍化（ラインダブリング）または線追加（ラインアディシ町ン）によって順 次走査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、 副ビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６×９フオ一マツ ト表示比信号を表示できる。

第１図（Ｃ）は、４×３フオ一マツト表示比の挿入画面か挿入表示されている１ ６Ｘ９フす−マット表示比の主信号を示す。主及びＩ！１１のビデオ信号が両方 共、１６×９フオ一マブト表示比源である場合は、挿入画面も１６×９フオ一マ ツト表示比を持つ。挿入画面は多数の異なる位１に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されてる表 示フォーマットを示す。各表示領域は８×９のフォーマット表示比を有し、これ は、当然ながら、１６Ｘ９とも４×３とも異なる。このような表示領域に、水平 あるいは垂直歪みを伴うことなく４×３フす−マブト表示比源を表示するために は、信号の左及び／または右側を切り詰めねばならない。画面を水平方向に詰込 む（ｓｑｕｅｅｘｅ）ことによるある程度のアスペクト比歪みを我慢するなら、 画面のもっと多くの部分を表示できる。水平方向の詰め込みの結果、画面中の事 物は垂直方向に細長くなる。この発明のワイドスクリーンテレビジョンは、アス ペクト比歪みを全く伴わない最大の切り詰め処理から最大のアスペクト比歪みを 伴う無切り詰めまでの、切り詰めとアスペクト比歪みの任意の組合わせを行うこ とができる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

１１１１図（ｅ）は、４×３フオーマツトの表示比画面が１６×９７オ一マプト 表示比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバー が左右両側に現れている。

第１図（ｆ）は、１つの大きな４×３フオ一マツト表示比画面と３つの小さい４ ×３フオ一マツト表示比画面が同時に表示される表示フォーマットを示す。大き い画面の周辺の外側の小さい画面は、時には、ＰＩＦ、即ち、画面白画面（親子 画面）ではなく、ＰＯＰ、即ち、画面外画面と呼ばれる。ＰＩＦまたは画面白画 面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つの 表示フォーマットに用いられている。ワイドスクリーンテレビジョンに２つのチ ューナが設けられている場合、両方共内部に設けられている場合でも１つが内部 に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合でも、 表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。残 りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理路 とを付加すれば、３以上の動画面を表示できることは理解できよう。また、大画 面と３つの小画面の位置を第１図（ｇ）に示すように切擬えること、も可能であ る。

第１図（ｈ）は、４Ｘ３フオ一マツト表示比！ｌｔ面を中央に表示して、６つの 小さい４×３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。

上述したフォーマットと同様、２つのチューナを備えたワイドスクリーンテレビ ジョンであれば、２つの動画面を表示できる。そして、残りの１１層面は静止画 面フォーマットで表示されることになる。

第１図（ｉ）は、１２の４×３フｔ−マット表示比画面の基盤目状表示フォーマ ットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適 しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面 である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理 路の数によって決まる。

第１図に示した種々のフｔ−７ツトは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジジンで、２ｆ４水平走査用とさ れたものの全体的なブロック図が第２図に示されており、全体をｌＯで示されて いる。

テレビジョン１０は、概略的に言えば、ビデオ信号入力部２０、ンヤーシまたは ＴＶマイクロプロセッサ２１６、ワイドスクリーンプロセッサ３０．１　ｆＮ− ２ｆＭ変換器４０、偏向回路５０、ＲＧ　Ｂ　イン９７　ニー　ス６０、ＹＵＶ −ＲＧＢ変換器２４０、映像管駆動回路２４２、直視型または投写型管２４４、 及び、電源７０を含んでいる。種々の回路の異なる機能ブロックへのグループ化 は、説明の便宜を図るためのものであって、このような回路相互間の物理的位置 関係を限定することをｔ図するものではない。

ビデオ信号入力部２０は、異なるビデオ源からの複数の特表平５”５０７５９６ 　（６） 複合ビデオ信号を受信するようにされている。ビデオ信号は主ビデオ信号及び副 ビデオ信号として、選択的に切換えることができる。ＲＦスイッチ２０４は２つ のアンチ線放送アンテナによる受信とケーブルからの受信の両方のための入力を 表わす。ＲＦスイッチ２０４は、第１のチューナ２０６と第２のチューナ２０８ に、どちらのアンテナ入力を供給するかを制御する。第１のチューナ２０６の出 力は、７ンチツプ２０２への入力となる。ワンチップ２０２は、同調制御、水平 及び垂直偏向制御、ビデオ制御に関係する多数の機能を果たす。図示のワンチッ プは産業用のＴ　Ａ　７７７７である。箪１のチューナ２０６からの信号からワ ンチップで生成されたベースバンドビデオ信号ＶＩＤＥＯＯＵＴはビデオスイッ チ２００とワイドスクリーンプロセッサ３０のＴＶ１入力への入力となる。ビデ オスイッチ２００への他のベースバンドビデオ入力はＡＵＸ　ｌとＡＵＸ２で示 されている。これらの入力は、ビデオカメラ、レーザディスクプレーヤ、ビデオ テーププレーヤビデオゲーム等に用いることができる。シャーシまたはＴＶマイ クロプロセッサ２１６によって制御されるビデオスイッチ２００の出力は５ＷＩ ＴＣＨＥＤ　ＶＩＤＥＯと示されている。：の５ＷＩＴＣＨＥＤ　ＶＩＤＥＯは ワイドスクリーンプロセッサ３０へ別の入力として供給される。

第３図を参照すると、スイッチＳＷＩワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオ源Ｓ１と８２も入力される。Ｓｌと８２の 各々は異なる５−ＶＨ３源を表わし、各々、別々のルミナンス信号及びクロミナ ンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコーダ の一部として組込まれているような、あるいは、別のスイッチとして実現しても よいスイッチがＴＶマイクロプロセッサ２１６に応答して、ＹＭ及びＣＩＮとし て示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選択 された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として見 なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は主 信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサにより て、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、Ｕ は（Ｒ−Ｙ）と同等のものを表わし、■は（Ｂ−Ｙ）と同等である。ＹＭ、ＵＭ 及びＶＭ傷信号、その後の信号処理のために、ワイドスクリーンプロセッサでデ ジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３０の一部と定義される茶２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力として、ＴＶ２信号と５ＷＩＴＣＨＥＤＶＩＤＥＯ信号 の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施でき る。スイッチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びクロミ ナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のルミナンス 及びクロミナンス信号の一方を選択する。Ｙ　ＥＸＴ及びＣＥＸＴ信号は、５− ＶＨ３入力Ｓ１に対応する。、Ｙ／Ｃデコーダ２２０とスイッチＳＷ３とＳＷ４ は、いくつかの適応型線くし形フィルタで行われているように、組合わせてもよ い。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信号 路に沿って処理される。選択されたルミナンス出力はＹＡとして示されている。

−Ａ、　ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられている。

選択されたクロミナンスは色差信号ＵＡとＶ−Ａに変換される。ＹＡ信号、ＵＡ 傷信号びＶＡ傷信号、その後の信号処理のためにデジタル形式に変換される。主 及び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フォ ーマットの異なる部分についてのビデオ源遺択をどのようにするかについての融 通性が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴＩＣＡＬ　ＲＥＳＥＴ　（垂直リセット） 信号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴを発生する。ＫＧＢイン タフェース６０中のスイッチが、内部垂直リセット出力信号と外部Ｒ，Ｇ　Ｂ源 の垂直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給 される選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣである。副ビデオ信 号の水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離器２５ ０によって生成される。

１　ｆｇ　−２１１１変換器４０は、飛越し走査ビデオ信号を順次走査される非 飛越し信号に変換する働きをする。例えば、水平線の各々が２度表示されるとか 、あるいは、同じフィールド中の隣接水平線の補間によって付加的な水平線の組 が生成される。いくつかの例においては、前の線を用いるか、補間した線を用い るかは、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じ て決められる。変換回路４０はビデオＲＡ　Ｍ　４２０と関連して動作する。ビ デオＲＡＭは、順次表示を行うために、フレームの１またはそれ以上のフィール ドを記憶するために用いられる。Ｙ　２ｆＨ，Ｕ　２ｆや及びＶ−２ｆｎ信号と しての変換されたビデオデータはＲＧＢインタフェース６０に供給される。

第１６図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力部 による表示のための、変換ビデオデータまたは外部ＲＧＢビデオデータの選択を 可能とする。外部ＲＧＢ信号は２ｆ＋＋走査用に適合させられたワイドフォーマ ット表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサに よってＲＧＢインク７　ニー　２　ニ対し、ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴ として供給されて、選択された垂直同期（ｆ　ｖ−またはｆ　’ｆ＋ｍ＋）を偏 向回路５０に供給できるようにする。このワイドスクリーンテレビジョンの動作 によって、内部／外部制御信号ＩＮＴ／ＥＸＴを発生さセテ、外［ＲＧＢ信号の 使用者による選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しな い場合に、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、 陰極線管または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフ ェース回路は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信 号を検出する。ＷＳＰマイクロプロセッサ３４０も、外部ＲＧＢ信号に対するカ ラー及び色調制御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行うピク チャ・イン・ピクチャプロセッサ３２０を含んでいる。画面白画面という用語は 、時には、ＰＩＦあるいはビクス・イン・ピクス（ｐｉｘ−ｉｎ　ｐｉｘ）と省 略される。ゲートアレー３００が、第１図（ａ）〜第１図（１）の例で示されて いるような、種々の表示フォーマットで主及び副ビデオ信号データを組合わせる 。画面白画面プロセッサ３２０とゲートアレー３００はワイドスクリーンマイク ロプロセッサ（ＷＳＰ　μＰ）３４０の制御下にある。マイクロプロセッサ３４ ０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する。この直列バ スは、データ、りＯツク信号、イネーブル信号及びリセット信号用の４本の信号 ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また、３レベルのサ ンドキャッスル（砂で作った城）信号として、複合垂直ブランキング／リセット 信号を発生する。あるいは、垂直ブランキング信号とリセット信号は別々の信号 として生成してもよい。複合ブランキング信号はビデオ信号入力部によってＲＧ Ｂインタフェースに供給される。

第１５図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、ＲＧＢインタフェース６０から選択された２ｆ、水平同期信 号を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる。こ の付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ビン調整に関する ものである。偏向回路５０は２ｆ＋＋フライバツクパルスをワイドスクリーンブ ｏ　セ−／　”ｔ　３０、Ｉｆ＊−２ｆｌＩ変換器４０及びＹＵｖ−ＲＧＢ変換 器２４０に供給する。

ワイドスクリーンテレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源に より付勢するようにできる電源７０によって生成される。

ワイドスクリーンプロセッサ３０を第３図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１、アナ ログ−デジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンコーダ２２７である。１ｆ＋＋および２ｆ＋＋シヤーシの両方に共通のワ イドスクリーンプロセッサの詳細な部分、例えば、ｐｒｐ回路、が第６図に示さ れている。ＰＩＰ回路３０１の重要な部分を構成する画面白画面プロセッサ３２ ０は第７図により詳細に示されている。また、１Ｆ１８図には、ゲートアレー３ ００がより詳細に示されている。第３図に示した、主及び副信号路の部分を構成 する多数の素子については、既に詳細に記述した。

第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６が付設されてい る。また、第２のチューナ２０８はＷｓｐ　μＰ　３４０と共に動作する。ＷＳ Ｐ　μＰ３４０は入／出力１１０部３４０Ａとアナログ出力部３４０Ｂとを含ん でいる。Ｉ１０部３４０Ａは色ｌＩ（ティント）制御信号とカラー制御信号、外 部ＲＧＢビデオ源を選択するためのｒＮＴ／ＥＸＴ信号、及び、スイッチＳＷ１ 〜ＳＷ６用の制御信号を供給する。１１０部は、また、偏向回路と陰極線管を保 護するために、ＫＧＢインタフェースからのＥＸＴ　５ＹＮＣＤＥＴ信号をモニ タする。アナログ出力部３４０Ｂは、それぞれのインタフェース回路２５４．２ ５６および２５８を通して、垂直サイズ、左右調整及び水半位相用制御信号を供 給する。

ゲートアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイ ドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを作 る働きをする。ゲートアレー用のクロック情報は、低域通過フィルタ３７６と協 同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はア ナログ形式で、Ｙ−Ｍ％ＵＭ及びＶＭで示した信号として、ＹＵＶフォーマット でワイドスクリーンプロセッサに供給される。

これらの主信号は、第４図により詳細に示すアナログ−デジタル変換器３４２と ３４６によってアナログからデジタカラー成分信号は、→−表記Ｕ及びＶによっ て示され　−ており、これらは、Ｒ−Ｙまたは、Ｂ−Ｙ信号、あるいは、■及び Ｑ信号に付すことができる。システムクロック周波数は１０２４　ｆ□、これは 約１６ＭＨｚである、なので、サンプルされたルミナンスの帯域幅は８ＭＨｚに 制限される。Ｕ及びＶ信号は５００ＫＨｚ、あるいは、ワイド■については１． ５ＭＨｚに制限されるので、カラー成分データのサンプルは、１つのアナログ− デジタル変換器とアナログスイッチで行うことができる。このアナログスイッチ 、即ち、マルチプレクサ３４４のための選択線ＵＶＭＵＸは、システムクロック を２で除して得た８ＭＨｚの信号である。１クロック幅の線開始ＳＱＬパルスが 、各水平ビデオ線の始点でこの信号を同期的にＯにリセノ特表平５−５０７５９ ６　（８） トする。ついで、ＵＶ　ＭＵＸ線は、その水平線を通して、各クロックサイクル 毎に状態が反転する。線の長さはクロックサイクルの偶数倍なので、−息切期化 されると、ＵＶ　ＭＵＸの状態は、中断されることなく、ｏｌｌ、Ｏｌｌ・・・ ・と変化する。アナログ−デジタル変換器３４２と３４６からのＹ及びＵＶデー タストリームは、アナログ−デジタル変換器が各々、１クロツクサイクルの遅延 を持っているので、シフトしている。このデータシフトに対応するために、主信 号処理路３０４の補間器制御器からのクロックゲート情報も同じように遅延させ られなければならない。このクロックゲート情報が遅延していないと、削除が行 われた時、ＵＶデータは正しく対をなすように組合わされない。この点は、各Ｕ Ｖ対が１つのベクトルを表すので、重要なことである。１つのベクトルからＵ成 分は、他のベクトルからのＶ成分と対にすると、カラーシフトが生じてしまう。

先行する対からのＶサンプルは、その時のリサンプルと共に削除される。このＵ Ｖマルチプレクス法は、各カラー成分（ＵｌＶ）サンプル対に対して２つのルミ ナンスサンプルがあるので、２：１：１と称される。Ｕ及びＶの双方に対するナ イキスト周波数はルミナンスのナイキスト周波数の２分の１に実効的に減じられ る。従って、ルミナンス成分に対するアナログ−デジタル変換器の出力のナイキ スト周波数は８ＭＨｚとなり、一方、カラー成分に対するアナログ−デジタル変 換器の出力のナイキスト周波数は４　Ｍ　Ｈｚとなる。

ＰＩＦ回路及び／またはゲートアレーは、データ正確をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ペアド）ピクセ ル玉楼及びディザリングとディザリングを含む、多くのデータ減縮及びデータ回 復構想が開発されている。さらに、ビット数が異なる異なったディザリングシー ケンスや、ビット数が異なる異なった対ビクセル圧縮が考えられている。多数の 特定のデータ減縮及び回復構想の１つをＷＳＰ　μＰ３４０によって選択して、 各特定の画面表示フォーマットについて表示ビデオの解像度を最大にするように することができる。

ゲートアレーは、ＦＩＦＯ３５６と３５８として実現できる線メモリと協同して 動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サン プル（リサンプル）するために使用される。別に設けた補間器によって、副信号 を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号を 組合わせて、ＹＭＸＳＵＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信号を 作ることを含む、主及び副の両信号のデータ操作を制御する。上記出力成分はデ ジタル−アナログ変換器３６０．３６２及び３６４によってアナログ形式に変換 される。Ｙ、Ｕ及びＶで示すアナログ形式の信号は、非飛越し走査への変換のた めに、１ｆｌＩ−２ｆ＊変換器４０に供給される。また、Ｙ、Ｕ及びＶ信号はエ ンコーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジャック に、ワイドフォーマット比出力信号ＹＯＵＴ　ＥＸＴ　／ＣＯＵＴ　ＥＸＴが生 成される。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲートア レーからのＣ５ＹＮＣＭＮと、ＰＩＰ回路からのＣ５ＹＮＣＡＵＸから選択する 。スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号として、ＹＭと Ｃ５ＹＮＣＡＵＸのどちらかを選択する。

水平同期回路の部分がより詳細に第１４図に示されている。位相比較器２２８は 、低域通過フィルタ２３０１電圧制御発振器２３２、除算器２３４及びキャパシ タ２３６を含む位相ロックループの一部をなしている。電圧制御発振器２３２は 、セラミック共振器または同等のもの２３８に応動して、３２ｆＭで動作する。

電圧制御発振器の出力は、３２で除算されて、適切な周波数の第２の入力信号と して位相比較器２２８に供給される。分周器２３４の出力はｌｆヤＲＥＦタイミ ング信号である。３２ｆ＋＋ＲＥＦタイミング信号と１ｆ、１ＲＥＦタイミング 信号は１６分の１カウンタ４００に供給される。２ｆ＋＋出力がパルス幅回路４ ０２に供給される。分周器４００をｌｆ＋＋ＲＥＦ信号によってプリセットする ことにより、この分周器は、確実に、ビデオ信号入力部の位相ロックループと同 期的に動作する。パルス幅回路４０２は２ｆイ−ＲＥＦ信号が、位相比較器４０ ４、例えば、ＣＡ　１３９１が適正な動作を行うようにするために充分なパルス 幅を持つようにする。位相比較器４０４は、低域通過フィルタ４０６と２ｆｍ電 圧制御発振器４０８を含む第２の位相ロックループの一部を構成している。電圧 制御発振器４０８は内部２ｆｇタイミング信号を発生し、この信号は順次走査さ れる表示器を駆動するために用いられる。位相比較器４０４への他方の入力信号 は、２ｆｇフライバックパルスまたはこれに関係付けられたタイミング信号であ る。位相比較器４０４を含む第２の位相ロックループを用いることは、入力信号 の各］、ｆＭ期間内で各２ｆ＋＋走査周期を対称になるようにするために役立つ 。このようにしなかった場合は、ラスタの分離、例えば、ビデオ線の半分が右に シフトし、ビデオ線の半分が左にシフトするというようなことが起きる。

第１５図には、偏向回路５０が詳細に示されている。回路５００は、異なる表示 フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直 のサイズをｘｉするために設けられている。線図的に示すように、定電流源５０ ２が垂直ランプキャパシタ５０４を充電する一定量のＩＩ流！□１を供給する。

トランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂直リセ ット信号に応じて、このキャパシタを周期的に放電させる。

いかなる調整もしなければ、電流１ｍ□Ｐは、ラスタに最大可能な垂直サイズを 与える。これは、第１図（ａ）に示すような、拡大４×３フオ一マツト表示比信 号源によりワイドスクリーン表示を満たすに必要とされる垂直過特表千５−５０ ７５９６　（９） 走査の大きさに対応する。より小さな垂直ラスタサイズが必要とされる場合は、 可調整電流源５０８がＩ　ＲＡＭＰから可変量の電流Ｉ　ＡＤＪを分流させて、 垂直ランプキャパシタ５０４をよりゆっくりと、より小さなピーク値まで充電す る。可変電流ｍ５０８は、垂直サイズ制御回路によって生成された、例えば、ア ナログ形式の、垂直サイズ調整信号に応答する。垂直サイズ調整５００は手動垂 直サイズ調整５１０から独立しており、この手動垂直サイズ調整は、ポテンショ メータあるいは背面パネル調整ノブによって行うことができる。いずれの場合で も、垂直偏向コイル５１２は適切な大きさの駆動電流を受ける。水平偏向は、位 相調整回路５１８、左右ビン補正回路５１４．２ｆｑ位相ロックループ５２０及 び水平出力回路５１６によって与えられる。

冨１６図には、ＫＧＢインタフェース６０がより詳しく示されている。最終的に 表示される信号が、１ｆ＋＋　２ｆ１１変換器４０の出力と外部ＲＧＢ入力から 選択される。ここで述べるワイドスクリーンテレビジョンを説明するために、外 部ＲＧＢ入力をワイドフォーマット表示比の順次走査源であるとする。外部ＲＧ Ｂ信号とビデオ信号入力部２０からの複合ブランキング信号がＲＧＢ−ＹＵＶ変 換器６１０に入力される。外部ＲＧＢ信号に対する外部２ｆ□複合同期信号が外 部同期信号分離器６００に入力される。

垂直同期信号の選択はスイッチ６０８によって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。

ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４．６０６ ．６０８の各々はＷＳＰ　ｕＰ３４０によって生成される内部／外部制御信号に 応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは、利用者の選 択である。しかし、外部ＲＧＢ源が接続されていない、あるいは、ターンオンさ れていない時に、使用者が不用意にそのような外部源を選択した場合、あるいは 、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損傷を生じ させる可能性がある。そこで、外部同期検出器６０２が外部同期信号の存在を検 出する。この信号がない場合には、スイッチ無効化制御信号が各スイッチ６０４ ．６０６．６０８に送られ、外部ＲＧＢ源からの信号がない時に、このような外 部ＲＧＢ源が選択されることを防止する。ＲＧＢ−ＹＵＶ変換器６１０も、ｗｓ ｐμＰ３４０から色調及びカラー制御信号を受ける。

この発明の構成によるワイドスクリーンテレビジョンの、１ｆｌＩ水平走査で動 作するようにしたものの全体的なブロック図を第４図に符号１１を付して示す。

第２図に示すテレビジタン１０の対応部分に実質的に想到するテレビジョン１１ の部分には同じ参照符号を付しである。全体として、テレビジタン１１は、ビデ オ信号入力部２１、シャーンあるいはＴＶマイクロプロセッサ２１６、ワイドス クリーンプロセッサ３１、水平偏向回路５２、垂直偏向回路５６、映像管駆動回 路２４２、直視型または投写型映像管２４４、及び電＋１７０を含んでいる。１ ．　ｆ　ｎ　２　ｆ　、ｌ変換器及びＲＧＢインタフェースは用いられない。従 って、外部からのワイドフォーマット表示比ＲＧＢ信号を２ｆＭ走査周波数で表 示するための構成はない。種々の回路を異なる機能ブロックにグループ分けした のは、説明の便のためであり、これらの回路の相対的な物理的位置を限定するこ とを意図するものではない。

ビデオ信号入力部２１は、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンテナ入力ＡＮＩと ＡＮ２を持っている。これらの入力は無線放送アンテナによる受信とケーブルか らの受信の両方のための入力を表わす。ＲＦスイッチ２０４は、第１のチューナ ２０６と第２のチューナ２０８に、どちらのアンテナ入力を供給するかを制御す る。第１のチューナ２０６の出力は、ワンチップ２０３への入力となる。ワンチ ップ２０３は、同調制御、水平及び垂直偏向制御、ビデオ制御に関係する多数の 機能を果たす。図示のワンチップは産業用のＴ　Ａ　Ｂ２Ｈ２である。第１のチ ューナ２０６からの信号からワンチップで生成されたベースバンドビデオ信号Ｖ ＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリーンプロセッサ３１のＴ Ｖ１入力への入力となる。ビデオスイッチ２００への他のベースバンドビデオ入 力はＡＵＸＩとＡＵＸ２で示されている。これらの入力は、ビデオカメラ、ビデ オレコーダ等に用いることができる。シャーンまたはＴＶマイクロプロセッサ２ １６によって制御されるビデオスイッチ２００の出力は５ＷＩＴＣＨＥＤ　ＶＩ ＤＥＯと示されてイル。、−の５ＷＩＴＣＨＥＤ　ＶＩＤＥＯはワイドスクリー ンプロセッサ３１へ別の入力として供給される。

藁５図を参照すると、スイッチＳＷＩワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶｒＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに別のビデオ源Ｓｌも入力される。ＳＬは５−ＶＨ５源を 表わし、別々のルミナンス信号及びクロミナンス信号から成っている。いくつか の適応型線くし形フィルタでＹ／Ｃデコーダの一部として組込まれているような 、あるいは、別のスイッチとして実現してもよいスイッチがＴＶマイクロプロセ ッサ２１６に応答して、ＹＭ及びＣＩＮとして示した出力として、一対のルミナ ンス及びクロミナンス信号を選択する。選択された対をなすルミナンス及びクロ ミナンス信号は、その後は、主信号として見なされ、主信号路に沿って処理され る。ワイドスクリーンプロセッサ中のデコーダ／復調器が色差信号ＵＭ及びＶＭ を発生する。ＹＭ、ＵＭ及びＶＭ倍信号、ゲートアレー３００でのその後の信号 処理のために、ワイドスクリーンプロセッサでデジタル形式に変換する。

特表平５−５０７５９６　（１０） 機能的にはワイドスクリーンプロセッサ３１の一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力として、ＴＶ２信号、！：５ＷＩＴＣＨＥＤＶｌｌ）Ｅ Ｏ倍信号１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実 施できる。スイッチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及び クロミナンス出力と、Ｙ　ＥＸＴ／ＣＥＸＴで示す外部ビデオ源のルミナンス及 びクロミナンス信号及びＹ　Ｍ。

ＣＩＮの１つを選択する。Ｙ　ＥＸＴ／ＣＥＸＴ信号は、５−ＶＨ３入力Ｓ１に 対応するＹ／Ｃデコーダ２２０とスイッチＳＷ３とＳＷ４は、いくつかの適応型 線くし形フィルタで行われているように、組合わせてもよい。

スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信号路に 沿って処理される。選択されたルミナンス出力はＹＡとして示されている。選択 されたクロミナンスは色差信号ＵＡとＶＡに変換される。

ＹＡ倍信号ＵＡ信号及びＶＡ倍信号、その後の信号処理のためにデジタル形式に 変換される。主及び副信号路中でビデオ信号源の切換えを行う構成により、異な る画面表示フォーマットの異なる部分についてのビデオ源選択をどのようにする かについての融通性が大きくなる。

ワイドスクリーンプロセッサ３１は、副ビデオ信号の特殊な信号処理を行うピク チャ・イン・ピクチャプロセッサ３２０を含んでいる。画面内画面という用語は 、時には、ＰＩＦあるいはビクス・イン・ピクス（ｐｉｘ−ｔｎ　ｐｉｘ）と省 略される。ゲートアレー３００が、第１図（ｂ、）〜第１図（ｉ）の例で示され ているような、種々の表示フォーマットで主及び副ビデオ信号データを組合わせ る。画面内画面プロセッサ３２０とゲートアレー３００はワイドスクリーンマイ クロプロセッサ（ＷＳ　Ｐ　μＰ）３４０の制御下にある。マイクロプロセッサ ３４０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する。この直 列ハスは、データ、クロック信号、イネーブル信号及びリセット信号用の４本の 信号ラインを含んでいる。ワイドスクリーンプロセッサ３１は、また、３レベル のサンドキャッスル（砂で作った城）信号として、複合垂直ブランキング／リセ ット信号を発生する。あるいは、垂直ブランキング信号とリセット信号は別々の 信号として生成してもよい。複合ブランキング信号はビデオ信号入力部によって ＲＧＢインタフェースに供給される。

主信号路の水平及び垂直同期成分は、ワイドスクリーンプロセッサの一部である 復調器２８８の一部をなす同期分離器２８６で生成される。水平同期成分はｌｆ ｘ位相ロックループ２９０へ入力される。副ビデオ信号の水平及び垂直同期信号 はワイドスクリーンプロセッサ３１内の同期分離器２５０によって生成される。

ＷＳＰ　μＰ　３４０からの左右ビン調整及び水平位相制御信号に応答する水平 偏向回路５２がワンチップと協働する。垂直偏向回路５６は垂直サイズｌ１ｌ１ １１１回路５４に応答する。垂直サイズ制御回路５４はＷＳＰ　μＰ　３４０か らの垂直サイズ制御信号に応答し、前述した２ｆやシャーシの垂直サイズ制御と 同様の動作をする。

ワイドスクリーンプロセッサ３１を第５図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００　、画面白画面回路３０１、ア ナログ−デジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、 ワイドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン 出力エンコーダ２２７である。ｌｆｎおよび２ｆ＋＋シヤーシの両方に共通のワ イドスクリーンプロセッサの詳細な部分、例えば、ＰＩＦ回路、が第６図に示さ れている。Ｐ■Ｐ回路３０１の重要な部分を構成する画面内画面プロセッサ３２ ０はＩ！７図により詳細に示されている。また、第８図には、ゲートアレー３０ ０がより詳細に示されている。第３図に示した、主及び副信号路の部分を構成す る多数の素子については、既に詳細に記述した。また、多数の他の素子、例えば 、第２のチューナ２０８、ＷＳＰ　μＰ３０４及びインタフェース出力、アナロ グ−デジタル及びデジタル−アナログ変換器、ゲートアレー３００　、Ｐ　Ｉ　 Ｐ回路３０１．ＰＬＬ３７４等は、実質的に第３図に関係して説明したように動 作する。従って、その詳細は繰り返さない。

主ビデオ信号はＹＭ及びＣＩＮとして示した信号としてアナログ形式でワイドス クリーンプロセッサに供給される。信号ＣＩＮは復澗器２８８によって色差信号 ＵＭ及びＶＭにデコードされる。これらの主信号は、第６図により詳しく示すア ナログ−デジタル変換器３４２と３４６によって、アナログ形式からデジタル形 式に変換される。副ビデオデータも、ＹＡ、ＵＡ及びＶＡとして示した信号とし て、アナログ形式でかつＹＵＶフォーマットで供給される。ＰＩＦ回路３０１に おいて、これらの副信号はデジタル形式に変換され、データ圧縮され、主信号と の同期のためにフィールドメモリに記憶され、選択された画面表示フォーマット に必要とされる時に、主信号と、例えば、線対線ベースでマルチブレクスするこ とによって、組合わせるためにゲートアレー３００に供給される。ＰＩＦ回路の 動作は第６図を参照して、さらに詳しく説明される。ＰＩＦ回路及び／またはゲ ートアレーには、データ圧縮をした場合でも、副データの解像度を増強する手段 を設けてもよい。Ｙ、Ｕ、Ｖで示したアナログ形式の信号はエンコーダ２２７に 供給され、ワイドフォーマット比の出力信号Ｙ　ＯＵＴ　ＥＸＴ／ＣＯＵＴ　Ｅ ＸＴが形成される。これらの信号は、この場合は、ワンチップ２０３へ入力され る。エンコーダ２２７はゲートアレーからはＣ−８ＹＮＣＭＮのみを受けとる。

スイッチＳＷ５が、アナログ−デジタル変換器への入力として、ＹＭとＣ５ＹＮ ＣＡＵＸの一方を選択する。ワンチップはＲＧＢマルチプレクス２４１に対する ＹＵＶフォーマット信号を生成する。ＲＧＢマド特表千５−５０７５９６　（１ １） リクス２４１は、Ｙ　ＯＵＴ　ＥＸＴ信号とＣ０ＵＴ−ＥＸＴからＲＧＢフォー マット信号を映像管駆動回路に供給する。

箪６図は、第３図と第５図にそれぞれ示した１ｆ＋＋及び２ｆＮシヤーシの両方 に共通のワイドスクリーンプロセッサ３０と３１をさらに詳細に示すブロック図 である。ＹＡ、ＵＡ及びＶＡ傷信号、解像度処理回路３７０を含むことのできる 画面内画面プロセッサ３２０の入力となる。この発明の一態様によるワイドスク リーンテレビジョンは、ビデオの伸張及び圧縮ができる。第１図にその一部を示 した種々の複合表示フォーマットにより実現される特殊効果は画面内画面プロセ ッサ３２０によって生成される。このプロセッサ３２０は、解像度処理回路３７ ０からの解像度処理されたデータ信号Ｙ　ＲＰ、Ｕ　ＲＰ及びＶ　ＲＰを受信す るように構成できる。解像度処理は常に必要なわけではなく、選択された表示フ ォーマット中に行われる。第５図に、画面内画面プロセッサ３２０がさらに詳細 に示されている。画面内画面プロセッサの主要成分は、アナログ−デジタル変換 器部３２２、入力部３２４、高速スイッチ（ＦＳＷ）及びバス部３２６、タイミ ング及び制御部３２８、及びデジタル−アナログ変換部３３０である。タイミン グ及び制御部３２８の詳細が第１３図に示されている。

画面内画面プロセッサ３２０は、例えば、トムソン・フンンユーマ・エレクトロ ニクス・インコーホレーテッドにより開発された基本ｃｐ＋ｐチップを改良した ものとして実施できる。多数の特徴あるいは特殊効果が可能である。次はその一 例である。基本的な特殊効果は、第１図（Ｃ）に示すような、大きい画面上に小 さい画面が置かれたものである。これらの大小の画面は同じビデオ信号あるいは 別のビデオ信号からでもよく、また、入れ換えもできる。一般に、オーディオ信 号は常に大きい画面に対応するように切換えられる。小画面はスクリーン上の任 意の位置に動かすこともできるし、あるいは、多数の子め定められた位置に移さ せることができる。ズーム効果は、小画面のサイズを、例えば、多数の子め設定 されたサイズの任意のものへ大きくしたり小さくする。ある点において、例えば 、′ｓ１図（ｄ）に示す表示フす−マットの場合、大小の画面は同じ大きさとな る。

単一画面モード、例えば、第１図（ｂ）、第１図（ｅ）あるいは第１図（ｆ）に 示すモードの場合、使用者は、その単一画面の内容を、例えば、１．、Ｏ：　１ 〜５．１　＝１の比の範囲でステップ状にズーム・インすることができるズーム モードでは、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上 の画像を画面の異なる領域内で動かすことができる。いずれの場合でも、小さい 画面、大きい画面あるいはズームした画面を静止画面（静止画面フォーマブト） として表示できる。この機能により、ビデオの最後の９フレームを禰返しスクリ ーン上に表示するストロボフォーマットが可能となる。フレームの繰返し率は、 １秒につき３０フレームから０フレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビジョンで使用される画面内画 面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本 的ＣＰＩＰチップを１６×９スクリーンを有するテレビジョンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１６×９スクリーンを走査 することによって、実効的に水平方向に４／３倍の拡大が生じ、そのために、ア スペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部ス ピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がスク リーン全体に表示されない。

通常のテレビジタンで使用されているような基本ＣＰＩＰチップを基にした既存 の画面内画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆ１１ のクロックでサンプルされる。即ち、ＣＰＩＰチップに関連するビデオＲＡＭに 記憶されたデータは、入来する副ビデオ源に対しオーソゴナルに（ｏｒｔｈ−ｏ ｇｏｎａ　ｌ　ｌｙ）にサンプルされない。これが基本ＣＰＩＰ法によるフィー ルド同期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな 性質のために、サンプルされたデータにスキューエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないｃＰ■チップと共に用いた結果である。例えばビデオＲＡ　Ｍ　３５ ０のようなビデオＲＡＭからのデータが表示される時は、スキューエラーは、画 面の垂直端縁に沿ったランダムなジッダとして現れ、一般には、奔常に不快であ ると考えられる。

基本ＣＰＩＰチップと異なり、この発明の構成に従う画面白画面プロセッサ３２ ０は、複数の選択可能な表示モードの１つで、ビデオデータを非対称に圧縮する ように変更されている。この動作モードでは、画面は水平方向に４：１で圧縮さ れ、垂直方向には３：ｌで圧縮される。

この非対称圧縮モードにより、アスペクト比歪みを有する画面が生成されて、ビ デオＲＡＭに記憶される。画面中の事物は水平方向に詰め込まれる。しかし、こ れらの画面が通常の通り、例えば、チャンネル走査モードで、読出されて、１８ Ｘ９フオ一マツト表示比スクリーン上に表示されると、画面は正しく見える。こ の画面はスクリーンを満たし、アスペクト比歪みはない。この発明のこの態様に よる非対称圧縮モードを用いると、外部スピードアップ回路を用いることなく　 、１６Ｘ　９のスクリーン上に特別の表示フォーマットを生成することが可能と なる。

］ｌ１１３図は、例えば、上述したＣＰＩＰチップを変更した画面白画面プロセ ッサのタイミング及び制御部３２８のブロック図であり、このタイミング及び制 御部３２８は、複数の選択可能な表示モードの１つとしての非対称圧縮を行うた めのデシメーシヨン（＋Ｉｅｃｉｍａ＋１ｏｎ）回路３２８Ｃを特表千５−５０ ７５９６　（１２） 含んでいる。残りの表示モードは翼なるサイズの副画面を生成できる。水平及び 垂直デシメーシジン回路の各々はＷＳＰ　μＰ３４０の制御の下に値のテーブル から圧縮係数をめるようにプログラムされたカウンタを含んでいる。値の範囲は ｌ：１，２：１，３：１等とすることができる。圧縮係数は、テーブルをどのよ うに構成するかに応じて対称的にも非対称にもできる。圧縮比の制御は、ＷＳＰ 　μＰ３４０の制御下で、完全にプログラマブルな汎用デシメーシヲン回路によ って行うことができる。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働く画面白画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、水平及び垂直同期パ ルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面白画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中 断するであろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭ クロック）は自走発振器によって決められる。静止及びズームモード用には、サ ンプルクロックは入来ビデオ水平同期信号にロックされる。これらの特別なケー スでは、入来ビデオ水平同期の周波数は表示クロック周波数と同じである。

再び第６図を参照すると、画面白画面プロセッサからのアナログ形式のＹ、Ｕ、 ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ 再符号化することができる。エンコーダ回路３６６は３．５８Ｍ　Ｈ２発振器３ ８０と協同して動作する。このＹ／ＣＰＩＰＥＮＣ信号は、再符号化Ｙ／Ｃ成分 を主信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示 せず）に接続してもよい。この点以後、ＰＩＰ符号化Ｙ、Ｕ、Ｖおよび同期信号 が、シャーシの残部における水平及び垂直タイミングの基礎となる。この動作モ ードは、主信号路中の補間器及びＦＩＦＯの動作に基づ＜ＰＩＦのズームモード の実行に適している。

マルチチャンネルモード、例えば、第１図（ｉ）に示すモードでは、予め定めら れた走査リストの１２のチャンネルを同時に１２枚の小さな画面に表示できる。

画面白画面プロセッサは、３．５８ＭＨｚ発振器３４８に応答する内部クロック を持っている。入来シ１信号はアナログ形式からデジタル形式に変換され、選ば れた特殊効果に応じて、ビデオＲＡＭ３５０にロードされる。前述した技術トレ ーニングマニュアルの例では、コンパイルされた特殊効果は、主信号ビデオデー タと組合わせる前に、画面白画面プロセッサでアナログ形式に再変換される。し かし、ここに記述するワイドスクリーンテレビジタンでは、１つには、利用でき る異なるクロック周波数の数に制限があることにより、副データは、それ以上画 面白画面プロセッサ３２０による処理を受けることなく、ビデオＲＡＭ３５０か らの直接出力される。クロック信号の数を少なくすることにより、テレビジョン の回路中での無線周波数干渉を減じることができるという利点がある。

さらに第７図を参照すると、画面白画面プロセッサ３２０は、アナログ−デジタ ル変換部３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タ イミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる 。一般に、画面白画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナ ンス（Ｙ）及び色差信号（Ｕ、Ｖ）とし、その結果をサブサンプルして、上述し たような１メガビツトのビデオＲＡ　Ｍ　３５０に記憶させる。

画面白画面プロセッサ３２０に付設されているビデオＲＡＭ３５０は１メガビツ トのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータの１フィー ルド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費用 がかかり、さらに複雑な操作回路構成が必要となるであろう。副チャンネルのサ ンプル当たりのビット数を少なくすることは、全体を通じて８ビツトサンプルで 処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味する 。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題とは ならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイズの 場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデータの 量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の構想 を選択的に実施することができる。例えば、対ビクセル圧縮及びディザリングと 逆ディザリングを含む多数のデータ減縮及びデータ回復構想が開発されている。

ディザリング回路は、ビデオＲＡ　Ｍ　３５０の下流、例えば、以下に詳述する ように、ゲートアレーの副信号路中に配置する。さらに、異なるビット数を伴う 異なるディザリングと逆ディザリングシーケンス、及び、異なるビット数の異な る対ビクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表示ビ デオの解像度を最大にするために、多数の特定データ減縮及び回復構想の１つを ＷＳＰ　μＰによって選ぶことができる。

ルミナンス及び色差信号は、８：１：Ｉの６ビツトＹ、Ｕ、Ｖ形式で記憶される 。即ち、各成分は６ビツトサンプルに量子化される。色差サンプルの各対に対し ８個のルミナンスサンプルがある。画面内画面プロセッサ３２０は、入来ビデオ データが、入来副ビデオ同期信号にロックされた６４０ｆ＋＋クロツク周波数で サンプルされるようなモードでは動作させられる。このモードでは、ビデオＲＡ Ｍに記憶されたデータはオーソゴナルにサンプルされる。データが画面内画面プ ロセッサのビデオＲＡＭ３５０から読出される時は、このデータは入来副ビデオ 信号にロックされた同し６４０ｆＭりロックを用いて読出される。しかし、この データはオーソゴナルにサンプルさ特表千５−５０７５９６　（１３） れ記憶されるが、そして、オーソゴナルに読出せるが、主及び副ビデオ源の非同 期性のために、ビデオＲＡＭ３５０から、直接オーソゴナルには表示できない。

主及び！＋１ビデオ源は、それらが同じビデオ諏からの信号を表示している時の み、同期していると考えられる。

ビデオＲＡ　Ｍ　３５０からのデータの出力である副チャンネルを主チャンネル に同期させるには、さらに処理を行う必要がある。第６図を再び参照すると、ビ デオＲＡＭの４ビツト出力ポートからの８ビツトデータブロツクを両組合わせす るために、２つの４ビツトラツチ３５２Ａと３５２Ｂが用いられる。この４ビブ トラツチは、データクロック周波数を１２８０ｆｗから６４０ｆｎに下げる。

一般には、ビデオ表示及び偏向系は主ビデオ信号に同期化される。前述したよう に、ワイドスクリーン表示を満たすようにするためには、主ビデオ信号はスピー ドアップされねばならない。副ビデオ信号は、第１のビデオ信号とビデオ表示と に、垂直同期せねばならない。副ビデオ信号は、フィールドメモリ中で１フィー ルド周期の何分の１かだけ遅延させ、線メモリで伸張させるようにすることがで きる。副ビデオデータの主ビデオデータへの同期化は、ビデオＲＡ　Ｍ　３５０ をフィールドメモリとして利用し、先入れ先出しくＦ　Ｉ　ＦＯ）線メモリ装置 ３５４を信号の伸張に利用することにより行われる。ＦＩＦＯ３５４のサイズは ２０４１１Ｘ　８である。ＦＩＦＯのサイズは、読出し／書込みポインタの衝突 （ｃｏ　ｌ　ｌ　ｉ　ｓ　ｔｏｎ）を避けるに必要であると合理的に考えられる 最低線記憶容量に関係する。読出し／書込みポインタの衝突は、新しいデータが ＦＩＦＯに書込まれ得る時がくる前に、古いデータかＦＴＦＯから読出される時 に生じる。読出し／書込みポインタの衝突は、また、古いデータがＦＩＦＯから 読出される時がくる前に、新しいデータがメモリを重ね書き（ｏｖｅｒｗｒｉｔ ｅ）する時にも生じる。。

ビデオＲ，ＡＭ３５０からの８ビツトのＤＡＴＡ　ＰＩＰデータブロックは、ビ デオデータをサンプルするために用いたものと同じ画面内画面プロセッサ６４０ １Ｍクロック、即ち、主信号ではなく副信号にロックされた６４０ｆ、ｌクロッ クを用いて２０４８Ｘ　８　Ｆ　Ｉ　Ｆ　Ｏ３５４に書込まれる。ＦＩＦＯ３５ ４は、主ビデオチャンネルの水平同期成分にロックされた１０２４　ｆ　ｗの表 示クロックを用いて読出される。互いに独立した読出し及び書込みボートクロッ クを持った複ｆｉｌ！メモリ（Ｆ　ｒ　ＦＯ）を用いることにより、第１の周波 数です−ソゴナルにサンプルされたデータを箪２の周波数でオーソゴナルに表示 することができる。しかし、読出し及び書込み両クロックが非同期の性質を持っ ていることにより、読出し／書込みポインタの衝突を避けるための対策をとる必 要がない。

ゲートアレー３００は、ワイドスクリーンプロセッサ３０と３１の両方に共通で ある。主信号路３０４、副信号路３０６及び出力信号路３１２がブロック図の形 で第８図に示されている。ゲートアレーはさらに、クロック／同期回路３２０と ｗｓｐ　μＰデコーダ３１０を含んでいる。ＷＳＰμＰデコーダ３１０のＷＳＰ 　ＤＡＴＡで示したデータ及びアドレス出力ラインは、画面内画面プロセッサ３ ２０と解像度処理回路３７０と同様に、上述した主回路及び信号路にも供給され る。ある回路がゲートアレーの一部をなすかなさないかは、殆ど、この発明の詳 細な説明を容易にするための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマットを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先 入れ先出しくＦＩＦＯ）線メモリ３５６に記憶される。組合わされたクロミナン ス成分Ｕ／Ｖ　ＭＮはＦＴＦＯ３５８に記憶される。１１１信号のルミナンス及 びクロミナンス成分Ｙ〜ＰＩＰ、Ｕ　ＰＩＰ及びＶ　ＰＩＦはデマルチプレクサ ３５５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間器３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成される 。

ある場合には、副表示が箪１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面内画面プロセッサ及びビデオＲＡＭ３５０に付随するメモリ の制限のために、そのような大きな面積を満たすには、データ点、即ち、ビクセ ルの数が不足することがある。そのような場合には、解像度処理回路３５７を用 いて、データ圧縮あるいは減縮の際に失われたピクセルに置き代えるべきピクセ ルを副ビデオ信号に回復することができる。この解像度処理は第６図に示された 回路３７０によって行われるものに対応させることができる。例えば、回路３７ ０はディザリング回路とし、回路３５７をディザリング回路とすることができる 。

副ビデオ入力データは６４０ｆ、の周波数でサンプルされ、ビデオＲＡ　Ｍ　３ ５０に記憶される。副データはビデオＲＡ　Ｍ　３５０から読出サレ、ＶＲＡＭ 　０ＵＴ（！Ｈしテ示すれている。ＰＩＦ回路３０１は、また、副画面を水平及 び垂直方向に、非対称に成端することができると同時に、同じ整数の係数分の１ に減縮することもできる。第１０図を参照すると、副チヤンネルデータは、４ビ ツトラツチ３５２Ａと３５２Ｂ、副ＦｒＦＯ３５４、タイミング回路３６９及び 同期回路３６８によって、バッファされ主チヤンネルデジタルビデオに同期化さ れる。ＶＲＡ、Ｍ−ＯＵＴデータは、デマルチプレクサ３５５によって、Ｙ（ル ミナンス）、Ｕ、Ｖ（カラー成分）及びＦＳＷ　ＤＡＴ（高速スイッチデータ） に分類される。ＦＳＷ　ＤＡＴは、どのフィールド型式がビデオＲＡＭに書込ま れたかを示す。

ＰＩＰ　ＦＳＷ信号がＰＩＦ回路から直接供給され、ビデオＲＡＭから読出され たどのフィールドが小画面モード時に表示されるべきかを決めるために、出力制 御回路３２１に供給される。

副チャンネルは６４０ｆｇでサンプルされ、−力士チヤンネルは１０２４ｆ＋＋ でサンプルされる。副チャンネルＦＩＦＯ３５４は、データを、１１チャンネル サンプル周波数から主チヤンネルクロック周波数に変換する。この過程において 、ビデオ信号は８１５（１０２４／６４０　）の圧縮を受ける。これは、副チャ ンネル信号を正しく表示するに必要な４／３の圧縮より大きい。従って、副チャ ンネルは、４×３の小画面を正しく表示するためには、補間器３５９によって伸 張されねばならない。補間器３５９は補間器制御回路３７１によってｐｓｍされ 、補間器制御回路３７１自身はＷＳＰ　μＰ３４０に応答する。必要とされる補 間器による伸張の量は５／６である。伸張係数Ｘは次のようにして決められる。

Ｘ−（６４０／１０２４）　＊　（４／３）　−５／６クロミナンス成分Ｕ　Ｐ ＩＰとＶＰＩＰは回路３６７によって、ルミナンス成分の補間の内容に応じて決 まる長さの時間遅延され、信号Ｕ　ＡＵＸとＶ　ＡＵＸが出力として生成される 。主信号と副信号のそれぞれのＹ、Ｕ及びＶ成分は、Ｆ　Ｉ　Ｆ　０３５４．３ ５６及び３５８ノ読出しイネーブル信号を制御することにより、出力信号路３１ ２中のそれぞれのマルチプレクサ３１５．３１７及び３１９で組合わされる。マ ルチプレクサ３１５．３１７．３１９は出力マルチプレクサ制御回路３２１に応 答する。この出力マルチプレクサ制御回路３２１は、画面白画面プロセッサとＷ ＳＰ　μＰ３４０からのクロック信号ＣＬＫ、線開始信号ＳＯＬ、ＨＣ０ＵＮＴ 信号、垂直ブランキングリセット信号及び高速スイッチの出力に応答する。マル チプレクサされたルミナンス及びクロミナンス成分Ｙ−ＭＸ、ＵＭＸ及びＶ　Ｍ Ｘは、それぞれのデジタル／アナログ変換器３６０．３６２及び３６４に供給さ れる。箪６図に示すように、このデジタル−アナログ変換器３６０．３６２．３ ６４の後段には、それぞれ低域通過フィルタ３６１　、３６３．３６５が接続さ れている。画面白画面プロセッサ、ゲートアレー及びデータ減縮回路の種々の機 能はＷＳＰ　μＰ３４０によって制御されるＷＳＦ’　μＰ　３４０は、これに 直列バスを介して接続されたＴＶ　μＰ　２１６に応答する。

この直列バスは、図示のように、データ、クロック信号、イネーブル信号及びリ セット信号用のラインを育する４本線バスとすることができる。ＷＳＰ　μＰ３ ４０はＷＳＰ　ｕＰデコーダ３１（ｌを通してゲートアレーの種々の回路と交信 する。

１つのケースでは、４Ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未満に減じる ことによって行うことができる。サンプル補間器は、５−Ｖｌ（Ｓフォーマット では５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１１０２４ｆの時は８ ＭＨｚであるナイキスト折返デオを新たなピクセル位置に計算しなおすために用 いられる。

第８図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａｔｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦｒＦＯ３５６と補間器３３７の相対位置に対する主信号路３０４のト ポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮に必 要とされる場合などに、補間器３３７がＦｒＦＯ３５６に先行するようにするか 、伸張に必要とされる場合のように、ＦＩＦＯ３５６が補間器３３７に先行する ようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５に応 答し、この回路３３５自体はＷＳＰ　μＰ３４０に応答する。小画面のモードで は、副ビデオ信号がビデオＲＡ　Ｍ　３５０に記憶するために圧縮され、実用目 的には伸張のみが必要であることが想起されよう。従うて、副信号路にはこれら に相当するスイッチは不要である。

主信号路は第１１図により詳細に示されている。スイッチ３２３は２つのマルチ プレクサ３２５と３２７によって具体化されている。スイッチ３３１はマルチプ レクサ３３３によって具体化されている。これら３つのマルチプレクサはルート 制御回路３３５に応答し、このルート制御回路３３５自体はＷＳＰ　μＰ３４０ に応答する。水平タイミング／同期回路３３９が、ラブチ３４７．３５１及びマ ルチプレクサ３５３の動作を制御し、また、ＦＩＦＯの書込みと読出しを制御す るタイミング信号を発生する。クロック信号ＣＬＫと線開始信号ＳＱＬはクロッ ク／同期回路３２０によって生成される。アナログ−デジタル変換制御回路３６ ９は、Ｙ　ＭＮ％ＷＳＰ　μＰ３４０　、及びＵＶ　ＭＮの最上位ビットに応答 する。

補間器制御回路３４９は、中間ビクセル位置値（Ｋ）、補間器補償フィルタ重み 付け（Ｃ）、及び、ルミナンスに対するクロックゲーティング情報ＣＧＹとカラ ー成分に対するクロックゲーティング情報ＣＧＵＶを生成する。

圧縮を行うためにサンプルをいくつかのクロック時に書込まれないようにし、あ るいは、伸張のために、いくつかのサンプルを複数回読出せるようにするために 、ＦＩＦＯデータの中断（デシメーンタン）または縫返しを行わせるのが、この クロックゲーティング情報である。

ＦＩＦＯを用いてビデオ圧縮及び伸張を実施することは可能である。例えば、Ｗ ＲＥＮ　ＭＮ　Ｙ信号により、データをＦＩＦＯ３５６に書込むことができる。

４個目ごとのサンプルがこのＩＩＦＯに書込まれることを禁止することができる 。これによって、４／３圧櫂が行われる。ＦＩＦＯから読出されるデータが凹凸 にならずに、滑らかとなるように、ＦＩＦＯに書込まれているルミナンスサンプ ルを再計算するのは、補間器３３７の機能である。伸張は圧縮と全く逆の態様で 行うことができる。圧縮の場合は、書込みイネーブル信号には、禁止パルスの特 表平５−５０７５９６　（１５） 形でクロックゲーティング情報が付されている。データの伸張のためには、クロ ックゲーティング情報は読出しイネーブル信号に適用される。これにより、デー タがＰＩＦ０３５６から読出される時に、データの中断が行われる。この場合、 サンプルされたデータを凹凸のある状態から滑らかになるように再計算するのは 、この処理中はＰＩＦＯ３５６に後続した位置にある補間器３３７の機能である 。伸張の場合、データは、ＦＩＦＯ３５６から読出されている時及び補間！ｉ　 ３３７にクロック書込みされている時に、中断されねばならない。これは、デー タが連続して補間器３３７中をクロックされる圧縮の場合と異なる。

圧縮及び伸張の両方の場合において、クロックゲーティング動作は、容易に、同 期した態様で行わせることができる。即ち、事象は、システムクロック１０２４ ｆｉの立上がりエツジを基礎にして生じる。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーシジン及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばならなくなってし まう。この「ダブルクロックされるＪという語は、１つのクロックサイクル中に ２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロックサイクル中 に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。その 結果、書込みまたは読出しクロック周波数がシステムクロック周波数の２倍とな らねばならないので、回路構成をシステムクロックに同期して動作するようにす ることはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の目 的に対して、１つの補間器と１つのＰＩＦＯＬか必要としない。ここに記載した ビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、２つの ＦＩＦＯを用いた場合のみ、ダブルクロッキングを避けることができる。その場 合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧縮用の１つのＦＩＦＯを 補間器の後に置く必要がある。

副信号の補間は副信号路３０６で行われる。ＰＩＦ回路３０１が、６ビツトＹ、 Ｕ、Ｖ、８　：　１　：　１メモリであるビデオＲＡ、Ｍ３５０を操作して、入 来ビデオデータを記憶させる。ビデオＲＡ　Ｍ　３５０はビデオデータの２フィ ールド分を複数のメモリ位置に保持する。各メモリ位置はデータの８ビツトを保 持する。各８ビツト位置には、１つの６ビツトＹ（ルミナンス）サンプル（６４ ０ｆＩＩでサンプルされたもの）と他に２つのビットがある。これら他の２ビツ トは、高速スイッチデータ（Ｆ　ＳＷ　ＤＡＴ）か、ＵまたはＶサンプル（８０ ｆ、でサンプルされたもの）の一部かのいずれか一方を保持している。ＦＳＷ　 ＤＡＴの値は、どの型のフィールドがビデオＲＡＭに書込まれたかを示す。ビデ オＲＡＭ３５０にはデータの２フィールド分が記憶されており、全ビデオＲＡＭ ３５０は表示期間中に読出されるので、両方のフィールドが表示走査期間中に読 出される。ＰＩＦ回路３０１は、高速スイッチデータを用いることにより、どち らのフィールドをメモリから読出して表示すべきかを決める。ｐｒｐ回路は、動 きの分断という問題を解決するために、常に、書込まれているものと反対のフィ ールドの型を読出す。読出されているフィールドの型が表示中のものと逆である 場合は、ビデオＲＡＭに記憶されている偶数フィールドが、そのフィールドがメ モリから読出される時に、そのフィールドの最上部の線を削除して反転される。

その結果、小画面は動きの分断を伴うことなく正しいインターレースを維持する 。

クロック／同期回路３２０はＦ　Ｉ　Ｆ　０３５４．３５６及び３５８を動作さ せるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チ ャンネルのためのＦＩＦＯは、各ビデオ線の後で表示するのに必要な部分につい てデータを記憶のために書込むようにイネーブルされる。データは、表示の同じ 工っまたはそれ以上の線上で容態からのデータを組合わせるために必要とされる 、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チャン ネルのＦＩＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主ビデ オ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＦｒＦ Ｏ３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。主チ ャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された特定 の特殊効果の関数である。

切り詰め形の並置画面のような別の特殊効果の発生は、線メモリＦＩＦＯに対す る読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマ ットのための処理が第９図と３１１１０図に示されている。切り詰め並置表示画 面の場合は、副チャンネルの２０４８ｘ　８　Ｆ　Ｉ　ＦＯ３５４に対する書込 みイネーブル制御信号（ＷＲＥＮＡＸ）は、第９図に示すように、表示有効線期 間の（１／２）　＊　（５／１２）−５／１２、即ち、約４１％（ポスト・スピ ードアップ（ｐｏｓｔ　５ｐｅｅｄ　ｕｐ）の場合）、または、副チャンネルの 有効線期間の６７％（ブリ・スピードアップ（ｏｒｅ　５ｐｅｅｄ　ｕｐ）の場 合）の間、アクティブとなる。これは、約３３％の切り詰め（約６７％が有効画 面）及び補間器による５／６の信号伸張に相当する。第１Ｏ図の上部に示す主ビ デオチャンネルにおいては、９１０ｘ８ＦＩＦＯ３５６と３５８に対する書込み イネーブル制御信号（ＷＲ−ＥＮ　ＭＮ　Ｙ）は、表示有効線期間の（１／２） ＊（４／３）＝０．６７、即ち、６７％の間、アクティブとなる。

これは、約３３％の切り詰め、及び、９１０Ｘ８ＦＩＦＯにより主チヤンネルビ デオに対して施される４／３の圧縮比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるように バッファされる。データを各特表千５−５０７５９６　（１６） ＦＩＦＯから読出すことのできる時間の有効領域は、選んだ表示フォーマットに よって決まる。図示した並置切り詰めモードの例においては、主チヤンネルビデ オは表示の左手部に表示されており、副チヤンネルビデオは表示の右半部に表示 される。各波形の任意のビデオ部分は、図示のように、主及び副チャンネルで異 なっている。主チャンネルの９１０ｘ８ＦＩＦＯの読出しイネーブル制御信号（ ＲＤ　ＥＮ　ＭＮ）は、ビデオバックポーチに直ちに続く有効ビデオの開始点で 始まる表示の表示有効線期間の５０％の間、アクティブである。副チヤンネル読 出しイネーブル制御信号（ＲＤ　ＥＮ　ＡＸ）は、ＲＤ−ＥＮ　ＭＮ信号の立下 がりエツジで始まり、主チヤンネルビデオのフロントポーチの開始点で終わる表 示有効線期間の残りの５０％の間、アクティブとされる。書込みイネーブル制御 信号は、それぞれのＦＩＦＯ入カデータ（主または副）と同期しており、一方、 読出しイネーブル制御信号は主チヤンネルビデオと同期している。

第１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 ７オーマツトで表示できるので、特に望ましい。この表示は、特にワイドフォー マット表示比の表示、例えば、１６×９に有効でかつ適している。はとんどのＮ ＴＳＣ信号は４×３フオーマツトで表わされており、これは、勿論、１２×９に 相当する。２つの４×３フオ一マツト表示比のＮＴＳＣ画面を、これらの画面を ３３％切り詰めるか、または、３３％詰め込め、アスペクト比歪みを導入して、 同じ１６×９フオ一マツト表示比の表示器上に表示することができる。使用者の 好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％と３３％の両限界 間の任意の点に設定できる。例えば、２つの並置画面を１６．７％詰め込み、１ ６．７％切り詰めて表示することができる。

この装置の動作を、スピードアップと切り詰めの一般的な比として説明すること ができる。ビデオ表示手段は、Ｍ：Ｎの幅対高さの表示フォーマット比を持つと 考え、第１のビデオ信号源はＡ：Ｂの表示フォーマット比を持ち、第２ビデオ信 号源をＣＯＤの表示フォーマット比を持つと考えることができる。第１のビデオ 信号は、約１〜（Ｍ／Ｎ＋Ａ／Ｂ）の第１の範囲内にある係数で選択的にスピー ドアップされ、約０〜（（Ｍ／Ｎ＋Ａ／Ｂ）−１）の第２の範囲内の係数で水平 方向に選択的に切り詰めることができる。１ｌＩ２のビデオ信号は約１〜（Ｍ／ Ｎ＋Ｃ／Ｄ）の第３の範囲内の係数で選択的にスピードアップされ、約θ〜（（ Ｍ／Ｎ＋Ｃ／Ｄ）−１）の第４の範囲内の係数で選択的に水平方向に切り詰める ことができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４×３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４／３倍にスピードアップされ ねばならない。この４／３という係数は、２つの表示フォーマットの比、として 計算される。ビデオ信号をスピードアップするために、この発明の態様に従って 可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣＸ３ フォーマット表示比信号が１つの４×３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

特表平５−５０７５９６　（２０） 国際調査報告

Claims (19)

【特許請求の範囲】
1. １．第１の画面の第１のビデオ信号源と、この第１のビデオ信号をスピードアッ プする第１の信号処理手段と、 第２の画面の第２のビデオ信号源と、 上記第１のビデオ信号に同期したビデオ表示手段と、上記第２のビデオ信号を上 記第１のビデオ信号と上記ビデオ表示手段とに垂直同期させる手段と、上記第２ のビデオ信号をスピードアップする第２の信号処理手段と、 上記画面を横に並べて表示するために、上記第１と第２の処理されたビデオ信号 を組合わせる手段と、を含むビデオ表示システム。
2. ２．上記第１と第２のビデオ信号がそれぞれ第１と第２の表示フォーマット比を 有し、上記ビデオ表示手段が上記第１と第２の表示フォーマット比の各々よりも 大きい第３の表示フォーマット比を有するものである、請求項１のシステム。
3. ３．上記第１と第２の表示フォーマット比が各々約４３であり、上記第３の表示 フォーマット比が１６：９であり、かつ、上記横に並べて表示される画面の各々 が約８：９のフォーマット表示比で表示される、請求項２のシステム。
4. ４．上記第１と第２の信号処理手段の各々が、それぞれ第１と第２のビデオ信号 の画面サイズを減じる手段を含んでいる、請求項１のシステム。
5. ５．上記信号処理手段の一方が画面を切り詰める手段を含んでいる、請求項１の システム。
6. ６．上記信号処理手段の一方が画面を圧縮し、記憶し、伸張する手段を含んでい る、請求項１のシステム。
7. ７．上記圧縮し、記憶し、伸張する手段が、上記画面をサブサンプルする手段と 、 上記サブサンプルされた画面を記憶するフィールドメモリと、 上記記憶された画面を、記憶されたサイズより大きいが、サブサンプルされたサ イズより小さいサイズに補間することによって、拡大する手段と、 を含むものである、請求項６のシステム。
8. ８．上記ビデオ信号の各々が約４／３の係数でスピードアップされ、約１／３の 係数で水平方向に切り詰められ、また、上記並置が画面の各々が、実質的にアス ペクト比歪みを伴うことなく、約８：９のフォーマット表示比で表示される、請 求項１のシステム。
9. ９．上記第２のビデオ信号を同期させる上記手段が、上記第２のビデオ信号を１ フィールド期間の一部分の長さだけ遅延させる手段を含むものである、請求項１ のシステム。
10. １０．上記遅延させる手段がフィールドメモリを含むものである、請求項９のシ ステム。
11. １１．上記ビデオ表示手段が幅対高さがＭ：Ｎの表示フォーマット比を有し、上 記第１のビデオ信号源がＡ：Ｂの表示フォーマット比を有し、上記第１の信号処 理手段が上記第１のビデオ信号を約１乃至（Ｍ／Ｎ÷Ａ／Ｂ）の第１の範囲内の 係数で選択的にスピードアップする、請求項１に記載のシステム。
12. １２．上記第１の信号処理手段が上記第１のビデオ信号を約０乃至〔（Ｍ／Ｎ÷ Ａ／Ｂ）−１〕の第２の範囲内の係数で水平方向に選択的に切り結める、請求項 １１に記載のシステム。
13. １３．上記ビデオ表示手段が幅対高さがＭ：Ｎの表示フォーマット比を有し、上 記第１のビデオ信号源がＡ：Ｂの表示フォーマット比を有し、上記第１の信号処 理手段が上記第１のビデオ信号を水平方向に約０乃至〔（Ｍ／Ｎ÷Ａ／Ｂ）−１ 〕の範囲の係数で選択的に切り詰める、請求項１のシステム。
14. １４．上記ビデオ表示手段が、幅対高さがＭ：Ｎの表示フォーマット比を有し、 上記第２のビデオ信号源がＣ：Ｄの表示フォーマット比を有し、上記第２の信号 処理手段が上記第２のビデオ信号を約１乃至（Ｍ／Ｎ÷Ｃ／Ｄ）の第１の範囲の 係数で選択的にスピードアップする、請求項１のシステム。
15. １５．上記第２の信号処理手段が上記第２のビデオ信号を水平方向に約０乃至〔 （Ｍ／Ｎ÷Ｃ／Ｄ）−１〕の第２の範囲の係数で選択的に切り詰める、請求項１ ４のシステム。
16. １６．上記ビデオ表示手段が、幅対高さがＭ：Ｎの表示フォーマット比を有し、 上記第２のビデオ信号源がＣ：Ｄの表示フォーマット比を有し、上記第２の信号 処理手段が上記第２のビデオ信号を水平方向に約０乃至〔（Ｍ／Ｎ÷Ｃ／Ｄ）− １〕の範囲の係数で選択的に切り詰める、請求項１のシステム。
17. １７．上記ビデオ表示手段が幅対高さがＭ：Ｎの表示フォーマット比を有し、上 記第１のビデオ信号源がＡ：Ｂの表示フォーマット比を有し、上記第２のビデオ 信号源がＣ：Ｄの表示フォーマット比を有し、上記第１の信号処理手段が上記第 １のビデオ信号を、約１乃至（Ｍ／Ｎ÷Ａ／Ｂ）の第１の範囲の係数で選択的に スピードアップし、かつ、水平方向に約０乃至〔（Ｍ／Ｎ÷Ａ／Ｂ）−１〕の第 ２の範囲の係数で選択的に切り詰め、 上記第２の信号処理手段が上記第２のビデオ信号を、約１乃至（Ｍ／Ｎ÷Ｃ／Ｄ ）の第３の範囲の係数で選択的にスピードアップし、かつ、水平方向に約０乃至 〔（Ｍ／Ｎ÷Ｃ／Ｄ）−１〕の範囲の係数で選択的に切り詰める、 請求項１のシステム。
18. １８．上記第１と第３の範囲が約１乃至４／３であり、上記第２と第４の範囲が 約０乃至１／３である、請求項１７のシステム。
19. １９．上記組合わせる手段がマルチプレクスされたビデオの線を生成し、各マル チプレクスされた線が上記ビデオ信号源の各々からの選択的にスピードアップさ れ切り結められたビデオ線を含むものである、請求項１のシステム。