DE69132822T2 - System zur Synchronisierung von Halbbildern, bei dem der Zeilensprung erhalten bleibt - Google Patents

System zur Synchronisierung von Halbbildern, bei dem der Zeilensprung erhalten bleibt

Info

Publication number
DE69132822T2
DE69132822T2 DE69132822T DE69132822T DE69132822T2 DE 69132822 T2 DE69132822 T2 DE 69132822T2 DE 69132822 T DE69132822 T DE 69132822T DE 69132822 T DE69132822 T DE 69132822T DE 69132822 T2 DE69132822 T2 DE 69132822T2
Authority
DE
Germany
Prior art keywords
signal
video
field type
video signal
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69132822T
Other languages
English (en)
Other versions
DE69132822D1 (de
Inventor
Alan Canfield
Haluk Ersoz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10676970&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69132822(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of DE69132822D1 publication Critical patent/DE69132822D1/de
Application granted granted Critical
Publication of DE69132822T2 publication Critical patent/DE69132822T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/04—Context-preserving transformations, e.g. by using an importance map
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/007—Systems with supplementary picture signal insertion during a portion of the active part of a television signal, e.g. during top and bottom lines in a HDTV letter-box system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Color Television Systems (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Image Analysis (AREA)
  • Television Signal Processing For Recording (AREA)
  • Details Of Television Scanning (AREA)
  • Image Processing (AREA)
  • Synchronizing For Television (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

  • Die Erfindung bezieht sich auf das Gebiet von Fernsehgeräten, die Mehrfach-Bildanzeigen für asynchrone Videosignale haben, und insbesondere auf solche Fernsehgeräte, die einen Schirm mit Breitformat-Bildseitenverhältnis haben. Die meisten Fernsehgeräte haben heute ein Bildseitenverhältnis, dessen horizontale Breite zur vertikalen Höhe 4 : 3 beträgt. Ein Breitformat- Bildseitenverhältnis entspricht mehr dem Bildseitenverhältnis von Kinofilmen, z.B. 16 : 9. Die Erfindung ist sowohl bei Direktbetrachtungs-Fernsehgeräten als auch bei Projektions- Fernsehgeräten anwendbar.
  • Fernsehgeräte mit einem Bildseitenverhältnis von 4 : 3, oft auch als 4 X 3 bezeichnet, sind hinsichtlich der Möglichkeiten begrenzt, einzelne und mehrfache Videosignalquellen anzuzeigen. Die Fernsehsignal-Übertragungen von kommerziellen Sendern werden mit Ausnahme von experimentellem Material mit einem 4 X 3- Bildseitenverhältnis ausgestrahlt. Viele Betrachter finden das 4 Bildseitenverhältnis weniger ansprechend als das bei den Kinofilmen vorhandene Breitformat-Bildseitenverhältnis. Fernsehgeräte mit einem Breitformat-Bildseitenverhältnis liefern nicht nur eine ansprechendere Anzeige, sondern sie sind auch in der Lage, Signalquellen mit einem Breitformat-Bildseitenverhältnis in einem entsprechenden Breitformat-Bildseitenverhältnis anzuzeigen. Kinofilme sehen wie Kinofilme aus und sind keine abgeschnittenen oder verzerrten Versionen davon. Die Videoquelle braucht nicht abgeschnitten zu werden, weder wenn sie vom Film in Video umgewandelt wird, beispielsweise mit einem Filmabtaster, noch durch Prozessoren in dem Fernsehgerät.
  • Fernsehgeräte mit einem Breitformat-Bildseitenverhältnis sind auch für eine breite Vielzahl von Anzeigen von konventionellen Breitformat-Anzeigesignalen geeignet, wie auch von Kombinationen davon in Mehrfach-Bildanzeigen. Die Verwendung eines Schirms mit Breitformat-Bildseitenverhältnis bringt jedoch zahlreiche Probleme. Die Änderung des Bildseitenverhältnisses von Mehrfach-Signalquellen, die Erzeugung von widerspruchsfreien Zeitsteuersignalen von asynchronen, aber gleichzeitig angezeigten Quellen, das Schalten zwischen Mehrfach-Quellen zur Erzeugung von Mehrfach-Bildanzeigen, und die Erzeugung von Bildern mit hoher Auflösung aus komprimierten Datensignalen sind allgemeine Kategorien solcher Probleme. Diese Probleme werden in einem Breitschirm-Fernsehgerät gemäß der Erfindung gelöst. Ein Breitschirm-Fernsehgerät gemäß verschiedenen Aspekten der Erfindung ist in der Lage, Einzel- und Mehrfach-Bildanzeigen mit hoher Auflösung aus einzelnen und mehrfachen asynchronen Quellen mit gleichen oder unterschiedlichen Bildseitenverhältnissen und mit auswählbaren Bildseitenverhältnissen zu liefern.
  • Wenn ein Hilfsbild eine kleine Einfügung ist, sind verschiedene Artefakte aus ungenauer Synchronisation mit dem Hauptsignal tolerierbar. Bei einigen Formaten, die insbesondere für einen Breit-Bildschirm-Fernseher geeignet sind, z.B. bei zwei Seite an Seite angeordneten Bildern von gleicher Größe, können solche Ungenauigkeiten und Artefakte jedoch nicht toleriert werden. Die beträchtliche Größe des Hilfsbildes kann solche Artefakte schmerzlich wahrnehmbar machen. Im allgemeinen wird das Video- Anzeige- und -Ablenksystem für zusammengesetzte Bildanzeigen mit dem Haupt-Videosignal synchronisiert. Das Hilfs-Videosignal muß vertikal mit dem Haupt-Videosignal und der Videoanzeige synchronisiert werden. Bei einem verhältnismäßig preiswerten System kann das Hilfs-Videosignal um einen Bruchteil einer Halbbildperiode in einem Halbbildspeicher verzögert und dann in einem Zeilenspeicher beschleunigt werden. Bei einem verhältnismäßit teuren und anspruchsvollen System, das allgemein in Qualitäts- Rundfunkstudios verwendet wird, benutzt ein Vier-Halbbild- Synchronisationssystem vier asynchrone Halbbildspeicher mit zwei Anchlüssen. Asynchrone Speicher, das sind solche, die unabhängige Schreib- und Lese-Taktanschlüsse haben, sind allgemein teurer als synchrone Speicher.
  • Gemäß den hier beschriebenen erfindungsgemäßen Anordnungen kann ein Maß an Halbbildsynchronisation erreicht werden, das im wesentlichen eine Angleichung an die Leistung eines Vier- Halbbildsystems erreicht, aber nur einen einzelnen synchronen Video-RAM als Halbbildspeicher und eine einzelne asynchrone Erst-ein-erst-aus-(FiFO)-Mehrfach-Zeilenspeichervorrichtung verwendet. Wenn der FIFO ein Fünf-Zeilenspeicher ist, können die folgenden Artefakte auftreten: (1) zwei Vollbild-Zeilen- Verschiebungen und eine Halbbild-Zeilen-Verschiebung treten jedesmal auf, wenn die beiden Signale eine Präzession durch ein Video-Vollbild erfahren; und (2) das Hilfskanal-Videosignal wird am Boden des Bildes verwürfelt, immer wenn die Präzessions-Rate zwischen den Haupt- und Hilfssignalen größer als zwei Zeilen pro Vollbild ist. Es wurde gefunden, daß es unwahrscheinlich ist, daß diese Präzessions-Rate auf dem Gebiet der Unterhaltungselektronik auftritt. Die Kostenersparnis gegenüber einem Vier- Halbbildsystem beträgt etwa 4 : 1, ohne daß irgendein nennenswerter Verzicht an Leistung auftritt. Die Größe des FIFO ist auf die minimale Zeilenspeicher-Kapazität bezogen, von der man annimmt, daß sie angemessen notwendig ist, um Lese/Schreib- Zeigerkollisionen zu vermeiden. Lese/Schreib-Zeigerkollisionen treten auf, wenn alte Daten aus dem FIFO ausgelesen werden, bevor neue Daten eine Gelegenheit hatten, in den FIFO eingeschrieben zu werden. Lese/Schreib-Zeigerkollisionen treten auch auf, wenn neue Daten den Speicher überschreiben, bevor die alten Daten eine Gelegenheit hatten, aus dem FIFO ausgelesen zu werden. Die Größe des hier verwendeten FIFO, z.B. 2048 X 8, entspricht etwa fünf Zeilen.
  • Ein Halbbild-Synchronisationssystem für asynchrone Videosignale umfaßt eine Videoanzeige, die mit einem ersten Videosignal synchronisiert ist. Das erste Videosignal hat eine erste Zeilen- Raten-Komponente und eine erste Halbbild-Raten-Komponente, die den horizontalen und vertikalen Synchron-Komponenten des ersten Videosignals entsprechen. Ein Halbbildspeicher mit synchronen Schreib- und Lese-Anschlüssen ist für ein zweites Videosignal vorgesehen. Das zweite Videosignal hat eine zweite Zeilen-Raten- Komponente, die der horizontalen Synchronkomponente des zweiten Videosignals entspricht. Ein Mehrfach-Zeilenspeicher (FIFO) für das zweite Videosignal hat asynchrone Schreib- und Lese- Anschlüsse und unabhängig rückstellbare Schreib- und Lese- Zeiger. Das zweite Videosignal, das gegebenenfalls unterabgetastet wird, wird in dem Halbbildspeicher gespeichert und in den Halbbildspeicher synchron mit der zweiten Zeilen-Raten- Komponente eingeschrieben. Das zweite Videosignal, das gegebenenfalls unterabgetastet wird, wird in den Mehrfach- Zeilenspeicher synchron mit der zweiten Zeilen-Raten-Komponente eingeschrieben. Die dem zweiten Videosignal entsprechenden Daten sind daher vollständig orthogonal und sind unterabgetastet und synchron mit ihren eigenen Synchronkomponenten gespeichert worden. Das zweite Videosignal, das gegebenenfalls unterabgetastet wird, wird aus dem Mehrfach-Zeilenspeicher synchron mit der ersten Zeilen-Raten-Komponente ausgelesen. Eine Abtast- und Verzögerungsschaltung steuert die Rückstellung der Schreib- und Lese- Zeiger. Ein Schreib-Zeiger-Rückstellsignal wird durch Abtastung der ersten Halbbild-Raten-Komponente mit der zweiten Zeilen- Raten-Komponente erzeugt. Der Schreib-Zeiger wird bis hinauf zu einer Zeilenperiode des zweiten Videosignals nach jedem Halbbildstart des ersten Videosignals zurückgestellt. Ein Lese- Zeiger-Rückstellsignal wird durch Abtastung der ersten Halbbild- Raten-Komponente mit der ersten Zeilen-Raten-Komponente erzeugt. Der Lese-Zeiger wird bei wenigstens zwei Zeilenperioden des ersten Videosignals nach jedem Halbbildstart des ersten Videosignals zurückgestellt, und genauer gesagt wenigstens zwei, aber nicht mehr als drei Zeilenperioden des ersten Videosignals nach jedem Halbbildstart des ersten Videosignals.
  • Datenblöcke von dem Video-RAM werden in den 2048 X 8-FIFO mit demselben Takt geschrieben, der zur Abtastung der Videodaten verwendet wurde, z.B. einem 640fH-Takt, der mit dem Hilfssignal und nicht mit dem Hauptsignal verriegelt ist. Der FIFO wird unter Verwendung der Anzeige-Taktfrequenz von beispielsweise 1024fH gelesen, die mit der Horizontal-Synchronkomponente des Haupt- Videokanals verriegelt ist. Die Verwendung eines Mehrfach- Zeilenspeichers (FIFO), der unabhängige Lese- und Schreib- Anschlußtakte hat, ermöglicht, daß Daten, die orthogonal mit einer ersten Rate abgetastet wurden, orthogonal mit einer zweiten Rate angezeigt werden. Die Verwendung des asynchronen FIFO für den Hilfskanal löst nicht alle Probleme, die mit der Videosynchronisation zusammenhängen. Da das Lesen und Schreiben von Daten aus dem Hilfskanal-FIFO asynchron ist, gibt es die Möglichkeit, daß für die Zeilensprung-Integrität zwischen den Signalen ein Kompromiß gebildet wird. Die Zeilensprung-Integrität erfordert, daß derselbe Halbbild-Typ in jedem Signal zur selben Zeit angezeigt wird. Es ist auch möglich, auf Lese/Schreib- Zeigerkollision in dem FIFO zu treffen. Eine Lese/Schreib- Zeigerkollision tritt auf, wenn ein Leseauslösesignal empfangen wird, bevor alte Daten, die bereits vorher ausgelesen worden sind, durch neu geschriebene Daten ersetzt worden sind.
  • Die Aufrechterhaltung der Zeilensprung-Integrität des Hilfskanal-Videosignals ist ein Problem, das von dem Lesen und Schreiben des FIFO in dem Hilfs-Signalweg asynchron relativ zu dem Hauptsignal herrührt. Da die Anzeige mit dem Hauptkanal- Videosignal verriegelt ist, wird der gegenwärtig angezeigte Halbbild-Typ, das ist das obere oder untere Halbbild, durch das Hauptsignal bestimmt. Der Halbbild-Typ, der in einem Video-RAM- Speicher in dem Hilfs-Signalweg oder -kanal zur Synchronisation mit dem Hauptsignal gespeichert wird und bereit zum Auslesen beim Start des Hauptkanal-Halbbildes ist, kann oder kann nicht derselbe sein wie der angezeigte Halbbild-Typ. Es kann notwendig sein, den Hilfssignal-Halbbild-Typ, der in dem Video-RAM gespeichert ist, an den der Hauptkanal-Anzeige anzupassen.
  • Allgemein quantisiert ein Digitalisierungsprozeß für ein NTSC-Signal Halbbilder mit 262,5 Zeilen des NTSC-Signals in obere Halbbilder mit 263 Zeilen (U, manchmal auch als ungerade Halbbilder bezeichnet) und in untere Halbbilder mit 262 Zeilen (L, manchmal auch als geradzahlige Halbbilder bezeichnet). Dies beruht auf der Tatsache, daß die vertikale Synchronisation mit Impulsen abgetastet wird, die horizontale Synchronisation darstellen. Die oberen Halbbilder enthalten die ungeraden Zeilen 1 bis 263. Die unteren Halbbilder enthalten gerade Zeilen 2 bis 262.
  • Aus US-A-4,249,213 ist ein Bild-in-Bild-Fernsehempfänger bekannt. Ein kleines Bild wird gelesen und in einen Speicher geschrieben. Dann wird der Speicher durch die Anwendung eines Lesetaktes gelesen und dem Hauptbild zur Einfügung zugeführt. Ein Pufferspeicher dient zur Verhinderung einer Lese/Schreib- Zeitsteuer-Überlappung.
  • Aus EP-A-245 745 ist ein weiteres Bild-in-Bild- Verarbeitungssystem für gleichzeitige Anzeige von Haupt- Halbbild- und Unter-Halbbild-Bildern aus zwei verschiedenen Videosignalen bekannt. Ein Speicher mit zwei Anschlüssen komprimiert das Unter-Halbbild-Videosignal, und Steuermittel steuern das Lesen und Schreiben des Speichers.
  • Das Synchronisationssystem gemäß der Erfindung ist in den Ansprüchen definiert.
  • Obere und untere Halbbild-Typen werden gemäß dieser erfindungsgemäßen Anordnung erkannt. Drei Indikatoren für Halbbild- Typen entsprechen drei Betriebsarten, die mit A, B und C bezeichnet sind. Ein erster Halbbild-Typ-Indikator U/L(A) stellt den Halbbild-Typ dar, der in dem Hilfskanal-Video-RAM gespeichert wird, wenn jede Hilfskanal-Zeile "normal" eingeschrieben würde. Der Begriff normal dient hier zur Anzeige, daß die ungeraden Zeilen 1 bis 263 in den Video-RAM als das obere Halbbild eingeschrieben werden, das empfangen und dekodiert wird. Ein zweiter Halbbild-Typ-Indikator U/L(B) stellt den Halbbild-Typ dar, der in dem Video-RAM gespeichert wird, falls die erste Zeile des oberen Halbbildes nicht in den Video-RAM während des Empfangs eines oberen Halbbildes eingeschrieben wird. Statt dessen wird die erste Zeile aktuell an die letzte Zeile angeheftet (Nummer 262) des unteren Halbbildes. Dies invertiert wirksam den Halbbild-Typ, da die Zeile 2 die erste angezeigte Zeile und die Zeile 3 die zweite angezeigte Zeile in dem Vollbild ist.
  • Das empfangene obere Halbbild wird nun das untere Halbbild und umgekehrt. Ein dritter Halbbild-Typ-Indikator U/L(C) stellt den Halbbild-Typ dar, der in dem Video-RAM gespeichert wird, wenn die letzte Zeile des oberen Halbbildes dem Video-RAM während des Empfangs des unteren Halbbildes hinzugefügt wird. Dies invertiert wirksam den Halbbild-Typ, da die Zeile 263 die erste angezeigte Zeile und 1 die zweite angezeigte Zeile ist. Die Addition oder Subtraktion von Zeilen in den Betriebsarten B und C verschlechtert nicht das Hilfskanal-Bild, weil diese Zeilen während des Vertikal-Rücklaufs oder der Überabtastung auftreten.
  • Da die Haupt- und Hilfskanal-Signale eine Präzession erfahren, ändert sich der U/L-Halbbild-Typ in Bezug auf die Hilfskanal-U/L-(A, B, C)-Halbbild-Typ-Indikatoren. Gemäß einer erfindungsgemäßen Anordnung wird der Halbbild-Typ notwendigerweise geändert, um die Zeilensprung-Integrität aufrechtzuerhalten, da der Halbbild-Typ kontinuierlich während der Signal-Präzession festgestellt wird. Ein Synchronisationssystem für asynchrone Videosignale gemäß der vorliegenden Erfindung umfaßt erste und zweite Halbbild-Typ-Detektoren für jeweils erste und zweite Videosignale, von denen jeder einen Ausgang hat, der anzeigt, ob das entsprechende Videosignal einen ersten oder zweiten Halbbild-Typ hat. Ein Videospeicher, z.B. ein synchroner Video-RAM und ein asynchroner Vielfach-Zeilen-FIFO synchronisieren das zweite Videosignal mit dem ersten Videosignal für eine kombinierte Anzeige. Eine Halbbild-Umkehrschaltung ändert den Halbbild-Typ des zweiten Videosignals, wenn es notwendig ist, den Halbbild-Typ des ersten videosignals anzupassen, um die Zeilensprung-Integrität in der kombinierten Anzeige aufrechtzuerhalten.
  • Bei einer weiteren erfindungsgemäßen Anordnung weist die das Halbbild umkehrende Schaltung, die das Schreiben in den Speicher steuert, eine erste Betriebsart auf, die das Schreiben eines gegenwärtigen Halbbildes des ersten Halbbild-Typs um eine horizontale Zeilenperiode verzögert, eine zweite Betriebsart, die das Schreiben eines gegenwärtigen Halbbildes des zweiten Halbbild- Typs um eine horizontale Zeilenperiode vorverlegt, und eine dritte Betriebsart, die einen gegenwärtigen Halbbild-Typ aufrechterhält. Ein Komparator vergleicht den Halbbild-Typ des zweiten Signals mit dem Halbbild-Typ des ersten Signals und erzeugt ein Ausgangssignal, das eines von einer Vielzahl von Vergleichsergebnissen anzeigt, wobei das erste und zweite Videosignal gegenwärtige Halbbilder desselben Halbbild-Typs, das erste Videosignal ein gegenwärtiges Halbbild vom ersten Halbbild-Typ und das zweite Videosignal ein gegenwärtiges Halbbild des zweiten Halbbild-Typs oder das erste Videosignal ein gegenwärtiges Halbbild des zweiten Halbbild-Typs und das zweite Videosignal ein gegenwärtiges Halbbild des ersten Halbbild-Typs hat. Ein Signalgenerator erzeugt eine Vielzahl von auswählbaren Zeilensprung-Korrektursignalen, von denen jedes für eines der Vielzahl von Vergleichsergebnissen geeignet ist.
  • Fig. 1(a)-1(i) sind nützlich zur Erläuterung verschiedener Anzeige-Formate eines Breit- Bildschirm-Fernsehgerätes.
  • Fig. 2 ist ein Blockschaltbild eines Breit- Bildschirm-Fernsehgerätes gemäß Aspekten dieser Erfindung, das für den Betrieb mit einer 2fH-Horizontal-Abtastung angepaßt ist.
  • Fig. 3 ist ein Blockschaltbild des Breit- Bildschirm-Prozessors von Fig. 2.
  • Fig. 4 ist ein Blockschaltbild, das weitere Einzelheiten des Breit-Bildschirm-Prozessors von Fig. 3 zeigt.
  • Fig. 5 ist ein Blockschaltbild des in Fig. 4 dargestellten Bild-in-Bild-Prozessors.
  • Fig. 6 ist ein Blockschaltbild der in Fig. 4 dargestellten Gate-Anordnung und veranschaulicht die Haupt-Hilfs- und Ausgangs- Signalwege.
  • Fig. 7 und 8 sind Zeitsteuer-Diagramme, die nützlich zur Erläuterung der Erzeugung des in Fig. 1(d) gezeigten Anzeige-Formats sind, wobei voll abgeschnittene Signale verwendet werden.
  • Fig. 9 ist ein Blockschaltbild einer Schaltung zur Erzeugung des internen 2fH-Signals bei der 1fH- in die 2fH-Umwandlung.
  • Fig. 10 ist eine mit Blöcken kombinierte Schaltung für die in Fig. 2 dargestellte Ablenkschaltung.
  • Fig. 11 ist ein Blockschaltbild der in Fig. 2 dargestellten RGB-Schnittstelle.
  • Fig. 12 ist ein Blockschaltbild, das den Hilfs- Signalweg und einen Teil des Haupt- Signalweges mehr im Detail zeigt.
  • Fig. 13 ist ein Diagramm eines Fünf-Zeilen-FIFO- Zeilenspeichers, der für die Erläuterung der Vermeidung von Lese-Schreib- Zeigerkollisionen nützlich ist.
  • Fig. 14 ist ein Blockschaltbild einer vereinfachten Schaltung zur Ausführung einer Hilfs- Synchronschaltung für die Gate-Anordnung.
  • Fig. 15 ist ein Zeitsteuer-Diagramm, das die Übereinstimmung eines oberen/unteren Halbbild- Indikators mit den horizontalen Zeilen eines Video-Vollbildes veranschaulicht.
  • Fig. 16 bis 18 sind für die Erläuterung eines Verfahrens zur Aufrechterhaltung der Zeilensprung-Integrität für gleichzeitig angezeigte Videosignale nützlich, die eine relative Präzession aufweisen.
  • Fig. 19(a)-19(b) sind Wellenformen, die nützlich für die Erläuterung der Arbeitsweise der in Fig. 20 dargestellten Schaltung sind.
  • Fig. 20 ist ein Blockschaltbild einer Schaltung zur Aufrechterhaltung der Zeilensprung- Integrität, wie in Verbindung mit Fig. 16- 18 erläutert ist.
  • Die verschiedenen Teile von Fig. 1 veranschaulichen einige, aber nicht alle verschiedenen Kombinationen von einzelnen und mehrfachen Bildanzeige-Formaten, die bei den verschiedenen erfindungsgemäßen Anordnungen ausgeführt werden können. Die zur Veranschaulichung ausgewählten sollen die Beschreibung bestimmter Schaltungen erleichtern, die Breit-Bildschirm-Fernsehgeräte gemäß den erfindungsgemäßen Anordnungen umfassen. Aus Gründen der Bequemlichkeit bei der Veranschaulichung und Erläuterung wird allgemein davon ausgegangen, daß eine Videoquelle oder ein Signal ein Bild-Seitenverhältnis von Breite zu Höhe von 4 X 3 hat, während ein Breit-Bildschirm-Bildseitenverhältnis für eine Videoquelle oder ein Signal ein Bildseitenverhältnis mit Breite zu Höhe von 16 X 9 hat. Die erfindungsgemäßen Anordnungen sind nicht auf diese Definitionen beschränkt.
  • Fig. 1(a) zeigt ein Fernsehgerät für direkte Betrachtung oder ein Projektionsgerät mit einem üblichen Bildseitenverhältnis von 4 X 3. Wenn ein Bild mit einem Seitenverhältnis von 16 X 9 als Signal mit einem Seitenverhältnis von 4 X 3 übertragen wird, erscheinen oben und unten schwarze Balken. Dies wird allgemein als Letterbox-Format bezeichnet. In diesem Fall ist das betrachtete Bild ziemlich klein in Bezug auf die gesamt verfügbare Anzeigefläche. Alternativ wird die Quelle mit dem Bildseitenverhältnis 16 X 9 vor der Aussendung umgewandelt, so daß sie die vertikale Ausdehnung einer Betrachtungsfläche mit einem Seitenverhältnis von 4 X 3 ausfüllt. Es wird jedoch viel Information in der linken und/oder rechten Seite abgeschnitten. Als weitere Alternative kann das Letterbox-Bild vertikal, aber nicht horizontal expandiert werden, wodurch das resultierende Bild eine Verzerrung durch vertikale Ausdehnung zeigt. Keine der drei Alternativen findet einen besonderen Anklang.
  • Fig. 1(b) zeigt einen 16 X 9-Schirm. Eine Videoquelle mit 16 X 9-Bild-Seitenverhältnis würde voll ohne Abschneiden und ohne Verzerrung angezeigt. Ein Letterbox-Bild mit einem 16 X 9-Bild- Seitenverhältnis, das selbst in einem Signal mit einem 4 X 3- Bild-Seitenverhältnis ist, kann progressiv durch Zeilenverdoppelung oder Zeilenhinzufügung abgetastet werden, um so eine größere Anzeige mit ausreichender vertikaler Auflösung vorzusehen. Ein Breit-Bildschirm-Fernsehgerät gemäß dieser Erfindung kann ein solches Signal mit einem 16 X 9-Bild-Seitenverhältnis anzeigen, ob es die Hauptquelle, die Hilfsquelle oder eine externe RGB-Quelle ist.
  • Fig. 1(c) veranschaulicht ein Hauptsignal mit 16 X 9-Bild- Seitenverhältnis, bei dem ein Einfügungsbild mit einem 4 X 3- Bild-Seitenverhältnis angezeigt wird. Wenn sowohl die Haupt- als auch die Hilfs-Videosignalquellen ein 16 X 9-Bild-Seitenverhältnis haben, kann das Einfügungsbild auch ein 16 X 9-Bild- Seitenverhältnis haben. Das Einfügungsbild kann an vielen unterschiedlichen Positionen angezeigt werden.
  • Fig. 1(d) veranschaulicht ein Bild-Seitenverhältnis, bei dem Haupt- und Hilfs-Videosignale mit derselben Bildgröße angezeigt werden. Jeder Anzeigebereich hat ein Bild-Seitenverhältnis von 8 X 9, was natürlich unterschiedlich sowohl von 16 X 9 als auch von 4 X 3 ist. Um in einem solchen Anzeigebereich eine Quelle mit einem 4 X 3-Bild-Seitenverhältnis ohne horizontale oder vertikale Verzerrung anzuzeigen, muß das Signal an der linken und rechten Seite abgeschnitten werden. Es kann mehr von dem Bild mit weniger Abschneiden gezeigt werden, wenn eine gewisse Verzerrung des Bild-Seitenverhältnisses durch horizontales Quetschen des Bildes toleriert wird. Horizontales Quetschen führt zu einer vertikalen Dehnung von Objekten in dem Bild. Ein Breit- Bildschirm-Fernsehgerät gemäß dieser Erfindung kann eine Mischung von Abschneiden und Verzerrung des Bild- Seitenverhältnisses von maximalem Abschneiden mit keiner Verzerrung des Bild-Seitenverhältnisses bis zu keinem Abschneiden mit maximaler Verzerrung des Bild-Seitenverhältnisses vorsehen.
  • Daten-Abtastbegrenzungen in dem Hilfs-Videosignal-Verarbeitungsweg komplizieren die Erzeugung eines Bildes mit hoher Auflösung, das eine Größe hat, die gleich groß wie die Anzeige von dem Haupt-Videosignal ist. Es können verschiedene Verfahren entwickelt werden, um diese Komplikationen zu überwinden.
  • Fig. 1(e) ist ein Bild-Seitenverhältnis, bei dem ein Bild mit einem Format von 4 X 3 in der Mitte eines Anzeigeschirms mit einem 16 X 9-Bild-Seitenverhältnis angezeigt wird. Dunkle Balken sind an der linken und rechten Seite ersichtlich.
  • Fig. 1(f) veranschaulicht ein Bild-Seitenverhältnis, bei dem ein großes Bild mit einem 4 X 3-Bild-Seitenverhältnis und drei kleinere Bilder mit 4 X 3-Bild-Seitenverhältnis gleichzeitig angezeigt werden. Ein kleineres Bild außerhalb des Umfangs des großen Bildes wird auch als POP bezeichnet, d.h. ein Bildaußerhalb-des-Bildes, anstatt ein PIP, ein Bild-in-Bild. Die - Begriffe PIP oder Bild-in-Bild werden hier für beide Anzeige- Formate verwendet. In den Fällen, in denen das Breit-Bildschirm- Fernsehgerät mit zwei Tunern versehen ist, entweder beide intern oder einer extern, beispielsweise in einem Video-Kassettenrecorder, können beide angezeigten Bilder Bewegung in Echtzeit gemäß der Quelle anzeigen. Die verbleibenden Bilder können im Standbild-Format angezeigt werden. Es sei hervorgehoben, daß die Hinzufügung von weiteren Tunern und zusätzlichen Hilfssignal- Verarbeitungswegen für mehr als zwei bewegte Bilder sorgen kann. Es wird auch hervorgehoben, daß das große Bild einerseits und die drei kleinen Bilder andererseits in ihrer Position umgeschaltet werden können, was in Fig. 1(g) dargestellt ist.
  • Fig. 1(h) veranschaulicht eine Alternative, bei der das Bild mit 4 X 3-Bild-Seitenverhältnis zentriert ist und sechs kleinere Bilder mit 4 X 3-Bild-Seitenverhältnis in vertikalen Spalten an beiden Seiten angezeigt werden. Wie bei dem zuvor beschriebenen Format kann ein Breit-Bildschirm-Fernsehgerät, das mit zwei Tunern ausgerüstet ist, zwei sich bewegende Bilder vorsehen. Die verbleibenden elf Bilder können im Standbild-Format sein.
  • Fig. 1(i) zeigt ein Anzeige-Format mit einem Gitter von zwölf Bildern mit 4 X 3-Bild-Seitenverhältnis. Ein solches Anzeige-Format ist insbesonder als Kanal-Auswählanleitung geeignet, bei der jedes Bild wenigstens ein Standbild von einem anderen Kanal ist. Wie zuvor hängt die Zahl der sich bewegenden Bilder von der Zahl der verfügbaren Tuner und Signalverarbeitungswege ab.
  • Verschiedene in Fig. 1 dargestellte Formate sind veranschaulichend und nicht begrenzend und können durch Breit-Bildschirm- Fernsehgeräte ausgeführt werden, die in den übrigen Zeichnungen dargestellt und in Einzelheiten nachfolgend beschrieben werden.
  • Ein Gesamt-Blockschaltbild für ein Breit-Bildschirm- Fernsehgerät gemäß erfindungsgemäßen Anordnungen, das mit einer 2fH-Horizontal-Abtastung arbeitet, ist in Fig. 2 dargestellt und allgemein mit 10 bezeichnet. Das Fernsehgerät 10 umfaßt allgemein einen Videosignal-Eingangsabschnitt 20, einen TV- Mikroprozessor 216, einen Breit-Bildschirm-Prozessor 30, einen 1fH-in-2fH-Wandler 40, eine Ablenkschaltung 50, eine RGB- Schnittstelle 60, einen Wandler 240 von YUV in RGB, Bildröhren- Ansteuerschaltungen 242, Röhren 244 für unmittelbare Betrachtung oder Projektionsröhren und ein Netzteil 70. Die Gruppierung der verschiedenen Schaltungen in unterschiedliche funktionelle Blöcke erfolgt aus Gründen der Vereinfachung der Beschreibung und soll nicht die physikalische Position dieser Schaltungen relativ zueinander begrenzen.
  • Der Videosignal-Eingangsabschnitt 20 dient zum Empfang einer Vielzahl von zusammengesetzten Videosignalen von verschiedenen Videoquellen. Die Videosignale können wahlweise für die Anzeige als Haupt- und Hilfs-Videosignale umgeschaltet werden. Ein HF- Schalter 204 hat zwei Antenneneingänge ANT1 und ANT2. Diese stellen Eingänge für Antennenempfang durch die Luft und Kabelempfang dar. Der HF-Schalter 204 steuert, welcher Antenneneingang einem ersten Tuner 206 und einem zweiten Tuner 208 zugeführt wird. Der Ausgang des ersten Tuners 206 dient als Eingang zu einem One-Chip 202, der eine Anzahl von Funktionen ausführt, wie Abstimmung, Horizontal- und Vertikal-Ablenkung und Video- Steuerungen. Der dargestellte besondere One-Chip ist der industriell bezeichnete Typ TA 7777. Das Basisband-Videosignal VIDEO OUT, das in dem One-Chip erzeugt wird und von dem Signal von dem ersten Tuner 206 herrührt, dient als Eingang sowohl zu dem Video-Schalter 200 als auch zu dem TV1-Eingang des Breit- Bildschirmprozessors 30. Andere Basisband-Video-Eingänge zu den Video-Schalter 200 sind mit AUX1 und AUX2 bezeichnet. Diese können für Video-Kameras, Laser-Plattenspieler, Video-Bandspieler, Video-Spiele und dergl. verwendet werden. Der Ausgang des Video- Schalters 200, der durch den TV-Mikroprozessor 216 gesteuert wird, ist mit SWITCHED VIDEO bezeichnet. SWITCHED VIDEO ist ein weiterer Eingang zum Breit-Bildschirmprozessor 30.
  • Unter weiterer Bezugnahme auf Fig. 3 wählt ein Schalter SW1 in dem Breit-Bildschirmprozessor zwischen den Signalen TV1 und SWITCHED VIDEO als SEL COMP OUT Videosignal, das den Eingang zu einem Y/C-Dekoder 210 bildet. Der Y/C-Dekoder 210 kann als adaptives Zeilen-Kammfilter ausgeführt werden. Zwei weitere Videoquellen 51 und 52 sind auch Eingänge zu dem Y/C-Dekoder 210. Die beiden Videoquellen 51 und 52 stellen unterschiedliche S-VHS- Quellen dar, und jede besteht aus getrennten Luminanz- und Chrominanzsignalen. Ein Schalter, der als Teil in den Y/C-Dekoder einbezogen sein kann, wie in einigen adaptiven Zeilen- Kammfiltern, oder der als getrennter Schalter ausgeführt sein kann, spricht auf den TV-Mikroprozessor 216 an, um ein Paar von Luminanz- und Chrominanzsignalen als Ausgänge auszuwählen, die als Y_M bzw. C_IN bezeichnet sind. Das ausgewählte Paar von Luminanz- und Chrominanzsignalen wird anschließend als Hauptsignal betrachtet und entlang eines Haupt-Signalweges verarbeitet. Signalbezeichnungen _M und _MN beziehen sich auf den Haupt- Signalweg. Das Chrominanzignal C_IN wird durch den Breit- Bildschirmprozessor zurück zu dem One-Chip geleitet, um Farbdifferenz-Signale U_M und V_M zu erzeugen. In dieser Hinsicht ist U eine äquivalente Bezeichnung für (R-Y) und V eine äquivalente Bezeichnung für (B-Y). Die Y_M-, U_M- und V_M-Signale werden in dem Breit-Bildschirmprozessor für weitere Signalverarbeitung in digitale Form umgewandelt.
  • Der zweite Tuner 208, der funktionell als Teil des Breitschirmprozessors 30 definiert ist, erzeugt ein Basisband- Videosignal TV2. Ein Schalter SW2 wählt zwischen den Signalen TV2 und SWITCHED VIDEO als Eingang zu einem Y/C-Dekoder 220. Der Y/C-Dekoder 220 kann als adaptives Zeilen-Kammfilter ausgeführt werden. Die Schalter SW3 und SW4 wählen zwischen dem Luminanz- und Chrominanzausgang des Y/C-Dekoders 220 und den Luminanz- und Chrominanzsignalen einer externen Videoquelle, die mit Y_EXT bzw. C_EXT bezeichnet ist. Die Y_EXT- und C_EXT-Signale entsprechen dem S-VHS-Eingang S1. Der Y/C-Dekoder 220 und die Schalter SW3 und SW4 können wie in einigen adaptiven Zeilen-Kammfiltern kombiniert werden. Der Ausgang der Schalter SW3 und SW4 wird anschließend als das Hilfssignal betrachtet und in einem Hilfs- Signalweg verarbeitet. Der ausgewählte Luminanzausgang ist mit Y_A bezeichnet. Signalbezeichnungen _A, _AX und _AUX beziehen sich auf den Hilfs-Signalweg. Das ausgewählte Chrominanzsignal wird in Farbdifferenz-Signale U_A und V_A umgewandelt. Die Y_A-, U_A- und V_A-Signale werden für weitere Signalverarbeitung in digitale Form umgewandelt. Die Anordnung der Umschaltung der Video-Signalquelle in dem Haupt- und Hilfs-Signalweg maximiert die Flexibilität bei der Handhabung der Quellenauswahl für die verschiedenen Teile der verschiedenen Bildanzeige-Formate.
  • Ein zusammengesetztes Synchronsignal COMP SYNC, das Y_M entspricht, wird von dem Breitschirmprozessor einer Synchronsignal- Trennschaltung 212 zugeführt. Die Horizontal- und Vertikal- Synchronkomponenten H bzw. V sind Eingänge für eine Vertikal- Abwärts-Zählschaltung 214. Die Vertikal-Abwärts-Zählschaltung erzeugt ein VERTIKAL-RESET-Signal, das dem Breitschirmprozessor 30 zugeführt wird. Der Breitschirmprozessor erzeugt ein internes Vertikal-Rückstell-Ausgangssignal INT VERT RST OUT, das der RGB- Schnittstelle 60 zugeführt wird. Ein Schalter in der RGB- Schnittstelle 60 wählt zwischen dem internen Vertikal-Rückstell- Ausgangssignal und der Vertikal-Synchron-Komponente der externen RGB-Qelle. Der Ausgang dieses Schalters ist eine ausgewählte Vertikal-Synchron-Komponente SEL_VERT_SYNC, die der Ablenkschaltung 50 zugeführt wird. Horizontal- und Vertikal-Synchronsignale des Hilfs-Videosignals werden durch die Synchronsignal- Abtrennschaltung 250 in dem Breitschirmprozessor erzeugt.
  • Der 1fH-in-2fH-Wandler 40 ist verantwortlich für die Umwandlung von Zeilensprung-Videosignalen in progressiv abgetastete Nicht-Zeilensprung-Signale, beispielsweise eines, bei dem jede horizontale Zeile zweimal angezeigt wird, oder bei dem eine zusätzliche Gruppe von horizontalen Zeilen durch Interpolation von benachbarten horizontalen Zeilen desselben Halbbildes erzeugt wird. In einigen Fällen hängt die Verwendung einer vorhergehenden Zeile oder die Verwendung einer interpolierten Zeile von dem Bewegungspegel ab, der zwischen benachbarten Halbbildern oder Vollbildern festgestellt wird. Die Wandlerschaltung 40 arbeitet in Verbindung mit einem Video-RAM 420. Der Video-RAM kann dazu verwendet werden, ein oder mehrere Halbbilder eines Vollbildes zu speichern, um die progressive Anzeige zu ermöglichen. Die umgewandelten Video-Daten wie die Y_2fH-, U_2fH- und V_2fH-Signale werden der RGB-Schnittstelle 60 zugeführt.
  • Die in größeren Einzelheiten in Fig. 11 dargestellte RGB- Schnittstelle 60 ermöglicht die Auswahl der umgewandelten Video- Daten oder externen RGB-Video-Daten zur Anzeige durch den Videosignal-Eingangsabschnitt. Von dem externen RGB-Signal wird angenommen, daß es ein Signal für Breitformat-Bildseitenverhältnis ist, das für eine 2fH-Abtastung angepaßt ist. Die Vertikal- Synchron-Komponente des Hauptsignals wird der RGB-Schnittstelle durch den Breitschirmprozessor als INT VERT ERS OUT zugeführt, wodurch es möglich ist, daß ein ausgewähltes Vertikal- Synchronsignal (fVm oder fVext) für die Ablenkschaltung 50 verfügbar ist. Der Betrieb des Breitschirm-Fernsehgerätes ermöglicht dem Benutzer die Auswahl eines externen RGB-Signals durch Erzeugung eines internen/externen Steuersignals INT/EXT. Die Auswahl eines externen RGB-Signalseingangs kann bei Fehlen eines solchen Signals jedoch zu einem vertikalen Zusammenbruch des Rasters führen und die Kathodenstrahlröhre oder die Projektionsröhren beschädigen. Daher stellt die RGB-Schnittstelle ein externes Synchronsignal fest, um sich über die Auswahl eines nicht vorhandenen RGB-Eingangs hinwegzusetzen. Der WSP-Mikroprozessor 240 sorgt auch für die Farb- und Farbtonsteuerung für das externe RGB-Signal.
  • Der Breitschirmprozessor 30 umfaßt einen Bild-in-Bild- Prozessor 320 für spezielle Signalverarbeitung des Hilfs- Videosignals. Der Begriff Bild-in-Bild wird auch abgekürzt als PIP oder pix-in-pix bezeichnet. Eine Gate-Anordnung 300 kombiniert die Haupt- und Hilfs-Videosignal-Daten in einer breiten Vielfalt von Anzeige-Formaten, die als Beispiele in den Fig. 1(b) bis 1(i) dargestellt sind. Der Bild-in-Bild-Prozessor 320 und die Gate-Anordnung 300 werden von dem Breitschirm- Mikroprozessor (WSP uP) 340 gesteuert. Der Mikroprozessor 340 spricht auf den TV-Mikroprozessor 216 über einen Serienbus an. Der Serienbus enthält vier Signalleitungen für Daten, Taktsignale, Auslösesignale und Rückstellsignale. Der Breitschirmprozessor 30 erzeugt auch ein zusammengesetztes Vertikal-Austast- Rückstellsignal als ein Drei-Pegel-Sandburg-Signal. Alternativ können das Vertikal-Austastsignal und die Rückstellsignale als getrennte Signale erzeugt werden. Ein zusammengesetztes Austastsignal wird der KGB-Schnittstelle durch den Videosignal- Eingangsabschnitt zugeführt.
  • Die in größeren Einzelheiten in Fig. 10 dargestellte Ablenkschaltung 50 empfängt ein Vertikal-Rückstellsignal von dem Breitschirmprozessor, ein ausgewähltes 2fH-Horizontal-Synchronsignal von der RGB-Schnittstelle 60 und zusätzliche Steuersignale von dem Breitschirmprozessor. Diese zusätzlichen Steuersignale beziehen sich auf horizontalen Phasenabgleich, Einstellung der vertikalen Größe und Einstellung der Ost-West-Kissenverzerrung. Die Ablenkschaltung 50 führt 2fH-Rücklaufimpulse dem Breitschirmprozessor 30, dem 1fH-in-2fH-Wandler 40 und dem YUV-in-RGB- Wandler 240 zu.
  • Die Betriebsspannungen für das gesamte Breitschirm- Fernsehgerät werden von einem Netzteil 70 erzeugt, das von einer Netz-Wechselspannungsquelle gespeist werden kann.
  • Der Breitschirmprozessor 30 ist in größeren Einzelheiten in Fig. 3 dargestellt. Die prinzipiellen Komponenten des Breitschirmprozessors sind eine Gate-Anordnung 300, eine Bild-in- Bild-Schaltung 301, Analog/Digital- und Digital/Analog-Wandler, der zweite Tuner 208, ein Breitschirmprozessor-Mikroprozessor 340 und ein Breitschirm-Ausgangs-Kodierer 227. Weitere Einzelheiten des Breitschirm-Prozessors sind in Fig. 4 dargestellt. Ein Bild-in-Bild-Prozessor 320, der einen bedeutsamen Teil der PIP-Schaltung 301 bildet, ist in größeren Einzelheiten in Fig. 5 dargestellt. Die Gate-Anordnung 300 ist in größeren Einzelheiten in Fig. 6 dargestellt. Eine Anzahl der in Fig. 3 dargestellten Komponenten ist bereits in Einzelheiten beschrieben worden.
  • Dem zweiten Tuner 208 ist eine ZF-Stufe 224 und eine Audio- Stufe 226 zugeordnet. Der zweite Tuner 208 arbeitet auch in Verbindung mit dem WSP uP 340. Der WSP uP 340 umfaßt einen Eingangs-Ausgangs-I/O-Abschnitt 340A und einen analogen Ausgangs- Abschnitt 340B. Der I/O-Abschnitt 340A liefert Farbton- und Farb-Steuersignale, das INT/EXT-Signal zur Wahl der externen RGB-Videoquelle und Steuersignale für die Schalter SW1 bis SW6. Der I/O-Abschnitt überwacht auch das EXT SYNC DET-Signal von der RGB-Schnittstelle, um die Ablenkschaltung und die Kathodenstrahlröhre(n) zu schützen. Der analoge Ausgangs-Abschnitt 340B liefert Steuersignale für die vertikale Größe, die Ost-West- Einstellung und die horizontale Phase über entsprechende Schnittstellen-Schaltungen 254, 256 und 258.
  • Die Gate-Anordnung 300 ist verantwortlich für die Kombination der Video-Information von den Haupt- und Hilfs-Signalwegen, um eine zusammengesetzte Breitschirm-Anzeige auszuführen, beispielsweise eine von denen, die in den verschiedenen Teilen von Fig. 1 dargestellt sind. Die Taktinformation für die Gate- Anordnung wird von einer Phasenregelschleife (PLL) 374 geliefert, die in Verbindung mit einem Tiefpaßfilter 376 arbeitet. Das Haupt-Videosignal wird dem Breitschirmprozessor in analoger Form und im Y U V-Format als Signale zugeführt, die mit Y_M, U_M und V_M bezeichnet sind. Diese Hauptsignale werden durch die Analog/Digital-Wandler 342 und 346 von analoger in digitale Form umgewandelt, was in Einzelheiten in Fig. 4 dargestellt ist.
  • Die Farbkomponenten-Signale sind allgemein mit U und V bezeichnet, wobei diese Bezeichnungen entweder R-Y- oder B-Y- Signalen oder I- und Q-Signalen zugeordnet werden können. Die abgetastete Luminanz-Bandbreite ist auf 8 MHz beschränkt, weil die System-Taktrate 1024fH ist, was etwa 16 MHz entspricht. Es kann ein einzelner Analog/Digital-Wandler und ein Analog- Schalter verwendet werden, um die Farbkomponenten-Daten abzutasten, weil die U- und V-Signale auf 500 kHz, oder 1,5 MHz für breites I, beschränkt sind. Das Zeilen-Auswahlsignal UV_MUX für den analogen Schalter oder den Multiplexer 344 ist ein 8 MHz- Signal, das durch Teilen des Systemtaktes durch zwei abgeleitet wird. Ein einen Takt breiter Start des SOL-Zeilenimpulses stellt synchron dieses Signal am Beginn jeder horizontalen Video-Zeile auf null zurück. Die UV_MUX-Zeile kippt dann in ihrem Zustand bei jeder Taktperiode während der gesamten horizontalen Zeile hin und her. Da die Zeilenlänge eine gerade Zahl von Taktperioden ist, schaltet der Zustand von UV_MUX nach Auslösung ständig ohne Unterbrechung 0, 1, 0, 1 ... um. Die Y- und UV-Datenströme aus den Analog/Digital-Wandlern 342 und 346 werden geschoben, weil die Analog/Digital-Wandler jeweils eine Verzögerung von einer Taktperiode haben. Um diese Datenverschiebung zu berücksichtigen, muß die Takt-Tastinformation von dem Haupt-Signalverarbeitungsweg 304 in gleicher Weise verzögert werden. Würde die Takt-Tastinformation nicht verzögert, würden die UV-Daten nicht richtig gepaart sein, wenn sie gelöscht werden. Dies ist wichtig, weil jedes UV-Paar einen Vektor darstellt. Ein U-Element von einem Vektor kann nicht mit einem V-Element von einem anderen Vektor ohne Verursachung einer Farbverschiebung gepaart werden. Statt dessen wird eine V-Abtastung von einem vorherigen Paar zusammen mit der gegenwärtigen U-Abtastung gelöscht. Dieses Verfahren des UV-Multiplexens wird mit 2 : 1 : 1 bezeichnet, da es zwei Luminanz-Abtastungen für jedes Paar von Farbkomponenten-(U- , V-)Abtastungen gibt. Die Nyquist-Frequenz für U als auch V wird tatsächlich auf die Hälfte der Luminanz-Nyquist-Frequenz vermindert. Demzufolge ist die Nyquist-Frequenz des Ausgangs des Analog/Digital-Wandlers für die Luminanz-Komponente 8 MHz, während die Nyquist-Frequenz des Ausgangs des Analog/Digital- Wandlers für die Farbkomponenten 4 MHz ist.
  • Die PIP-Schaltung und/oder die Gate-Anordnung kann auch Mittel zur Verbesserung der Auflösung der Hilfsdaten ungeachtet der Datenkompression enthalten. Es sind eine Reihe von Schemata zur Daten-Verminderung und Daten-Wiederherstellung einschließlich beispielsweise der Kompression gepaarter Pixel und Dithering und Dedithering entwickelt worden. Ferner werden unterschiedliche Dithering-Sequenzen mit unterschiedlichen Bit-Zahlen und unterschiedlichen Kompressionen gepaarter Pixel mit unterschiedlichen Bit-Zahlen in Betracht gezogen. Aus einer Anzahl von bestimmten Daten-Verminderungs- und Daten-Wiederherstellungs-Schemata kann eines durch den WSP uP 340 ausgewählt werden, um die Auflösung des angezeigten Videosignals für jede Art von Bildanzeige-Format zu maximieren.
  • Die Gate-Anordnung enthält Interpolatoren, die in Verbindung mit Zeilenspeichern arbeiten, die als FIFOs 356 und 358 ausgebildet sein können. Der Interpolator und die FIFOs dienen gegebenenfalls zur erneuten Abtastung des Hauptsignals. Ein zusätzlicher Interpolator kann das Hilfssignal erneut abtasten. Takt- und Synchronisations-Schaltungen in der Gate-Anordnung steuern die Daten-Manipulation sowohl der Haupt- als auch der Hilfssignale einschließlich deren Kombination in ein einzelnes Video- Ausgangssignal, das Y_MX-, U_MX- und V_MX-Komponenten hat. Diese Ausgangs-Komponenten werden durch Digital/Analog-Wandler 360, 362 und 364 in analoge Form umgewandelt. Die mit Y, U und V bezeichneten analogen Signale werden dem 1fH-in-2fH-Wandler 40 zur Umwandlung in Nicht-Zeilensprung-Abtastung zugeführt. Die Signale Y, U und V werden auch durch den Kodierer 227 in Y/C-Format kodiert, um ein Breitformat-Ausgangssignal Y_OUT_EXT/C_OUT_EXT zu definieren, das an Einbaubuchsen verfügbar ist. Ein Schalter SW5 wählt ein Synchronsignal für den Kodierer 227, entweder C_SYNC_MN von der Gate-Anordnung oder C_SYNC_AUX von der PIP- Schaltung aus. Schalter SW6 wählt zwischen Y_M und C_SYNC_AUX als Synchronsignal für den Breitschirm-Buchsen-Ausgang aus.
  • Teile der Horizontal-Synchronschaltung sind in größeren Einzelheiten in Fig. 9 dargestellt. Die Phasenvergleichsschaltung 228 ist Teil einer Phasenregelschleife (PLL) einschließlich Tiefpaßfilter 230, spannungsgesteuertem Oszillator 232, Teiler 234 und Kondensator 236. Der spannungsgesteuerte Oszillator 232 arbeitet mit 32fH in Abhängigkeit von einem keramischen Resonator 238 oder dergl. Der Ausgang des spannungsgesteuerten Oszillators wird durch 32 geteilt, um an die Phasenvergleichsschaltung 228 ein zweites Eingangssignal mit geeigneter Frequenz zu liefern.
  • Der Ausgang des Teilers 234 ist ein 1fH REF-Zeitsteuersignal. Die 32 fH REF- und 1fH REF-Zeitsteuersignale werden einer durch 16 teilenden Zählschaltung 400 zugeführt. Ein 2fH-Ausgang wird einer Impulsbreiten-Schaltung 402 zugeführt. Die Voreinstellung des Teilers 400 durch das 1fH REF-Signal stellt sicher, daß der Teiler synchron mit der Phasenregelschleife des Videosignal- Eingangs-Abschnitts arbeitet. Die Impulsbreiten-Schaltung 402 stellt sicher, daß ein 2fH REF-Signal eine angemessene Impulsbreite hat, um den richtigen Betrieb der Phasenvergleichsschaltung 404 zu gewährleisten, die beispielsweise vom Typ CA1391 ist, und die Teil einer zweiten Phasenregelschleife bildet, die ein Tiefpaßfilter 406 und einen 2fH-spannungsgesteuerten Oszillator 408 enthält. Der spannungsgesteuerte Oszillator 408 erzeugt ein internes 2fH-Zeitsteuersignal, das zur Ansteuerung der progressiv abgetasteten Anzeige verwendet wird. Das andere Eingangssignal zur Phasenvergleichsschaltung 404 sind die 2fH- Rücklaufimpulse oder ein darauf bezogenes Zeitsteuersignal. Die Verwendung der zweiten Phasenregelschleife mit der Phasenvergleichsschaltung 404 ist nützlich, um sicherzustellen, daß jede 2fH-Abtastperiode symmetrisch innerhalb jeder 1fH-Periode des Eingangssignals ist. Andernfalls kann die Anzeige einen Rastersprung aufweisen, bei dem beispielsweise eine Hälfte der Video- Zeilen nach rechts und die andere Hälfte der Video-Zeilen nach links verschoben ist.
  • Die Ablenkschaltung 50 ist in größeren Einzelheiten in Fig. 10 dargestellt. Eine Schaltung 500 dient zur Einstellung der vertikalen Größe des Rasters gemäß einer gewünschten Menge an vertikaler Überabtastung, die zur Ausführung verschiedener Anzeige-Formate erforderlich ist. Wie schematisch dargestellt ist, liefert eine Konstant-Stromquelle 502 eine konstante Menge an Strom IRAMP, die den Vertikal-Rampen-Kondensator 504 auflädt. Ein Transistor 506 liegt parallel zum Vertikal-Rampen-Kondensator und entlädt den Kondensator periodisch in Abhängigkeit von dem Vertikal-Rückstellsignal. Bei Fehlen einer Einstellung liefert der Strom IRAMP die maximal verfügbare vertikale Größe für das Raster. Dies kann dem Maß der vertikalen Überabtastung entsprechen, die benötigt wird, um die Breitschirm-Anzeige durch eine Signalquelle mit expandiertem 4 X 3-Bildseiten-Format auszufüllen, wie in Fig. 1(a) dargestellt. Sollte weniger vertikale Rastergröße erforderlich sein, leitet eine einstellbare Stromquelle 508 eine veränderbare Strommenge IADJ von IRAMP ab, so daß der Vertikal-Rampen-Kondensator 504 sich langsamer auflädt und auf einen geringeren Spitzenwert. Die veränderbare Stromquelle 508 spricht auf ein Einstellsignal für die vertikale Größe an, das beispielsweise in analoger Form von einer Steuerschaltung für die vertikale Größe erzeugt wird. Die vertikale Größeneinstellung 500 ist unabhängig von einer manuellen vertikalen Größeneinstellung 510, die durch ein Potentiometer oder einen Einstellknopf an der Rückwand durchgeführt werden kann. In jedem Fall empfangen die Vertikal-Ablenkspulen 512 einen Ansteuerstrom mit der richtigen Größe. Die Horizontal-Ablenkung wird durch eine Phasen-Einstellschaltung 518, eine Ost-West-Kissenverzerrungs-Korrekturschaltung 514, eine 2fH-Phasenregelschleife 520 und eine Horizontal-Ausgangsschaltung 516 vorgesehen.
  • Die RGB-Schnittstellen-Schaltung 60 ist in größeren Einzelheiten in Fig. 11 dargestellt. Das schließlich anzuzeigende Signal wird zwischen dem Ausgang des 1fH-in-2fH-Wandlers 40 und einem externen RGB-Eingang ausgewählt. Für Zwecke des hier beschriebenen Breitschirm-Fernsehempfängers wird von dem externen RGB-Eingang angenommen, daß er eine progressiv abgetastete Quelle mit Breitformat-Bildseitenverhältnis ist. Die externen RGB- Signale und ein zusammengesetztes Austastsignal von dem Videosignal-Eingangsabschnitt 20 werden als Eingänge einem RGB-in-YUV- Wandler 610 zugeführt. Das externe zusammengesetzte 2fH- Synchronsignal für das externe RGB-Signal dient als Eingang zu einer externen Synchronsignal-Abtrennschaltung 600. Die Auswahl der Vertikal-Synchronsignals wird durch einen Schalter 608 durchgeführt. Die Auswahl das Horizontal-Synchronsignals wird durch einen Schalter 604 ausgeführt. Die Auswahl des Videosignals wird durch einen Schalter 606 ausgeführt. Alle Schalter 604, 606 und 608 sprechen auf ein internes/externes Steuersignal an, das von dem WSP uP 340 erzeugt wird. Die Auswahl von internen oder externen Videoquellen erfolgt durch den Benutzer. Wenn jedoch ein Benutzer unabsichtlich eine externe RGB-Quelle auswählt, wenn eine solche Quelle weder angeschlossen noch eingeschaltet ist, oder wenn die externe Quelle ausfällt, bricht das vertikale Raster zusammen, und es kann eine ernsthafte Beschädigung der Kathodenstrahlröhre(n) eintreten. Demzufolge prüft ein externer Synchrondetektor 602 das Vorhandensein eines externen Synchronsignals. Bei Fehlen eines solchen Signals wird den Schaltern 604, 606 und 608 ein Schalter-Übersteuerungs- Steuersignal zugeführt, um die Wahl der externen RGB-Quelle zu verhindern, wenn das Signal von dort nicht vorhanden ist. Der RGB-in-YUV-Wandler 610 empfängt ebenfalls Farbton- und Farbsteuersignale von dem WSP uP 340.
  • Fig. 4 ist ein Blockschaltbild, das weitere Einzelheiten des in Fig. 3 dargestellten Breitschirmprozessors 30 zeigt. Die Y_A- , U_A- und V_A-Signale dienen als Eingang zu dem Bild-in-Bild- Prozessor 320, der eine Auflösungs-Verarbeitungsschaltung 370 enthalten kann. Der Breitschirm-Fernsehempfänger gemäß Aspekten dieser Erfindung kann Videosignale expandieren und komprimieren. Die besonderen Effekte, die durch die verschiedenen teilweise in Fig. 1 veranschaulichten zusammengesetzten Anzeige-Formate verkörpert werden, werden durch den Bild-in-Bild-Prozessor 320 erzeugt, der in der Auflösung verarbeitete Datensignale Y_RP, U_RP und V_RP von der Auflösungs-Verarbeitungsschaltung 370 empfangen kann. Die Auflösungs-Verarbeitung braucht nicht immer verwendet zu werden, aber bei ausgewählten Anzeige-Formaten. Der Bild-in- Bild-Prozessor 320 ist in größeren Einzelheiten in Fig. 5 dargestellt. Die prinzipiellen Bestandteile des Bild-in-Bild- Prozessors sind ein Analog/Digital-Wandler-Abschnitt 322, ein Eingangsabschnitt 324, ein schneller Schalter (FSW) und Busabschnitt 326, ein Takt- und Steuerabschnitt 328 und ein Digital/Analog-Wandler-Abschnitt 330.
  • Der Bild-in-Bild-Prozessor 320 kann als verbesserte Variation eines Basis-CPIP-Chips ausgeführt sein, der von Thomson Consumer Electronics, Inc., entwickelt wurde. Der Basis-CPIP-Chip ist in größeren Einzelheiten in einer Veröffentlichung mit dem Titel beschrieben "The CTC 140 Picture in Picture (CPIP)", Technical Training Manual, erhältlich bei Thomson Consumer Electronics, Inc., Indianapolis, Indiana. Eine Anzahl von besonderen Merkmalen oder besonderen Effekten ist möglich, von denen der folgende veranschaulichend ist. Der besondere grundsätzliche Effekt ist ein großes Bild, auf einem Teil von dem ein kleines Bild eingeblendet ist, wie in Fig. 1(c) dargestellt. Das große und das kleine Bild können von demselben Videosignal, von unterschiedlichen Videosignalen stammen, und sie können gegenseitig ausgewechselt oder vertauscht werden. Generell wird das Audiosignal immer so geschaltet, daß es dem großen Bild entspricht. Das kleine Bild kann in jede Position auf dem Schirm bewegt werden oder kann schrittweise durch eine Anzahl von vorgegebenen Positionen bewegt werden. Ein Zoom-Merkmal vergrößert oder verkleinert die Größe des kleinen Bildes, beispielsweise auf eine aus einer Anzahl von voreingestellten Größen. An einem gewissen Punkt, beispielsweise bei dem in Fig. 1(d) gezeigten Anzeige- Format, haben das große und das kleine Bild tatsächlich dieselbe Größe.
  • Bei einem Betrieb mit einem einzelnen Bild, wie beispielsweise in Fig. 1(b), 1(e) und 1(f) dargestellt ist, kann ein Benutzer durch Zoom den Inhalt des einzelnen Bildes beispielsweise in Schritten von einem Verhältnis von 1,0 : 1 bis 5,0 : 1 verändern. Im Zoom-Betrieb dagegen kann der Benutzer durch den Bildinhalt suchen oder schwenken, wodurch es möglich ist, das Bild auf dem Schirm über verschiedene Bereiche des Bildes zu bewegen. In jedem Fall kann sowohl das kleine Bild als auch das große Bild oder das Zoom-Bild als Standbild (noch Bild-Format) angezeigt werden. Diese Funktion ermöglicht ein Abtast-Format, bei dem die letzten neun Vollbilder des Videosignals auf dem Schirm wiederholt werden können. Die Wiederholungsrate kann von 30 Vollbildern pro Sekunde bis auf 0 Vollbilder pro Sekunde verändert werden.
  • Der bei dem Breitschirm-Fernsehempfänger verwendete Bild-in- Bild-Prozessor gemäß einer weiteren erfindungsgemäßen Anordnung unterscheidet sich von der vorhandenen Konfiguration des oben beschriebenen Basis-CPIP-Chips. Wenn der Basis-CPIP-Chip bei einem Fernsehempfänger mit 16 X 9-Schirm ohne eine Video- Beschleunigungsschaltung verwendet würde, würden die eingefügten Bilder eine Verzerrung des Seitenverhältnisses aufgrund der wirksamen 4 X 3-fachen Horizontal-Expansion aufweisen, die von der Abtastung des breiteren 16 X 9-Schirms herrühren. Gegenstände des Bildes würden horizontal verlängert. Wenn eine externe Beschleunigungsschaltung verwendet würde, gäbe es keine Verzerrung des Bildseitenverhältnisses, jedoch würde das Bild nicht den ganzen Schirm ausfüllen.
  • Vorhandene Bild-in-Bild-Prozessoren, die auf dem Basis-CPIP- Chip beruhen und in üblichen Fernsehempfängern verwendet werden, werden in einer bestimmten Weise betrieben, die gewisse unerwünschte Konsequenzen hat. Das ankommende Videosignal wird mit einem 640fH-Takt abgetastet, der mit dem Horizontal- Synchronsignal der Haupt-Videoquelle verriegelt ist. In anderen Worten werden in dem dem CPIP-Chip zugeordneten Video-RAM gespeicherte Daten nicht orthogonal in Bezug auf die ankommende Hilfs-Videoquelle abgetastet. Dies ist eine grundsätzliche Begrenzung für das Basis-CPIP-Verfahren der Halbbild- Synchronisation. Die nicht-orthogonale Eigenschaft der Eingangs- Abtastrate führt zu Verschiebungsfehlern der abgetasteten Daten. Die Begrenzung ist ein Ergebnis des beim CPIP-Chip verwendeten Video-RAM, der denselben Takt zum Schreiben und Lesen von Daten verwenden muß. Wenn Daten aus dem Video-RAM, z.B. dem Video-RAM 350, angezeigt werden, sind die Verschiebungsfehler als willkürliches Flackern entlang vertikaler Ränder des Bildes wahrnehmbar und werden allgemein als ziemlich störend empfunden.
  • Der Bild-in-Bild-Prozessor 320 gemäß einer erfindungsgemäßen Anordnung ist im Gegensatz zum Basis-CPIP-Chip für asymmetrische Kompression der Video-Daten in einer aus einer Vielzahl von Anzeige-Betriebsarten eingerichtet. Bei dieser Betriebsart werden die Bilder 4 : 1 in der horizontalen Richtung und 3 : 1 in der vertikalen Richtung komprimiert. Diese asymmetrische Art von Kompression erzeugt hinsichtlich des Bild-Seitenverhältnisses verzerrte Bilder für die Speicherung in dem Video-RAM. Gegenstände in den Bildern sind horizontal gequetscht. Wenn diese Bilder jedoch normal ausgelesen werden, beispielsweise beim Kanal- Abtastbetrieb für eine Anzeige von einem Schirm mit einem 16 X 9-Bild-Seitenverhältnis, erscheinen die Bilder richtig. Das Bild füllt den Schirm, und es ist keine Verzerrung des Bild- Seitenverhältnisses vorhanden. Die asymmetrische Kompressionsart gemäß diesem Aspekt der Erfindung macht es möglich, die speziellen Anzeige-Formate auf einem 16 X 9-Schirm ohne externe Beschleunigungsschaltung zu erzeugen.
  • In PIP-Betriebsarten mit vollem Schirm erhält der Bild-in- Bild-Prozessor in Verbindung mit einem freischwingenden Oszillator 348 den Y/C-Eingang von einem Dekoder, beispielsweise einem adaptiven Zeilen-Kammfilter, dekodiert das Signal in Y-, U-, V- Farbkomponenten und erzeugt Horizontal- und Vertikal- Synchronimpulse. Diese Signale werden in dem Bild-in-Bild- Prozessor für die verschiedenen Betriebsarten mit vollem Schirm, zum Beispiel Zoom, Standbild und Kanal-Abtastung verarbeitet. Während des Kanal-Abtastungsbetriebs haben beispielsweise die von dem Videosignal-Eingangsabschnitt kommenden Horizontal- und Vertikal-Synchronimpulse zahlreiche Diskontinuitäten, weil die abgetasteten Signale (unterschiedliche Kanäle) nicht bezogene Synchronimpulse haben und in scheinbar willkürlichen zeitlichen Augenblicken geschaltet werden. Daher wird der Abtast-Takt (und der Lese/Schreib-Video-RAM-Takt) durch den freischwingenden Oszillator bestimmt. Für Standbild- und Zoom-Betriebsarten wird der Abtast-Takt mit dem ankommenden Video-Horizontal- Synchronsignal verriegelt, das in diesen besonderen Fällen gleich der Anzeige-Taktfrequenz ist.
  • Unter erneuter Bezugnahme auf Fig. 4 können die Y-, U-, V- und C_SYNC (zusammengesetzte Synohronsignale) Ausgänge von dem Bild-in-Bild-Prozessor in analoger Form erneut in Y/C- Komponenten durch die Kodierschaltung 366 kodiert werden, die in Verbindung mit einem 3,85 MHz-Oszillator 380 arbeitet. Dieses Y/C_PIP_ENC-Signal kann einem nicht dargestellten Y/C-Schalter zugeführt werden, der bewirkt, daß die wiederverschlüsselten Y/C-Komponenten die Y/C-Komponenten des Hauptsignals ersetzen. Von diesem Punkt an würden die PIP-kodierten Y-, U-, V- und Synchronsignale die Basis für die horizontale und vertikale Zeitsteuerung in dem übrigen Gerät sein. Diese Betriebsart ist für die Ausführung einer Zoom-Betriebsart für PIP geeignet, die auf dem Betrieb des Interpolators und der FIFOs in dem Haupt- Signalweg beruhen.
  • Unter weiterer Bezugnahme auf Fig. 5 umfaßt der Bild-in- Bild-Prozessor 320 einen Analog/Digital-Wandler-Abschnitt 322, einen Eingangsabschnitt 324, einen schnellen Schalter FSW mit Bus-Steuerabschnitt 326, einen Takt- und Steuerabschnitt 328 und einen Digital/Analog-Wandler-Abschnitt 330. Im allgemeinen digitalisiert der Bild-in-Bild-Prozessor 320 das Videosignal in Luminanz-(Y)- und Farbdifferenz-Signale (U, V), wobei die Ergebnisse unterabgetastet und in einem Ein-Mega-Bit-Video-RAM 350 - wie zuvor erläutert - gespeichert werden. Der Video-RAM 350, der dem Bild-in-Bild-Prozessor 320 zugeordnet ist, hat eine Speicherkapazität von einem Mega-Bit, die nicht groß genug ist, um ein volles Halbbild aus Video-Daten mit 8-Bit-Abtastungen zu speichern. Eine erhöhte Speicherkapazität wird zu teuer und kann eine kompliziertere Handhabungsschaltung erfordern. Die kleinere Bit-Zahl pro Abtastung in dem Hilfskanal stellt eine Verminderung in der Quantisierungs-Auflösung oder Bandbreite relativ zum Hauptsignal dar, das völlig mit 8-Bit-Abtastungen verarbeitet wird. Diese wirksame Verminderung der Bandbreite ist üblicherweise kein Problem, wenn das angezeigte Hilfs-Bild verhältnismäßig klein ist, aber sie kann unangenehm werden, wenn das angezeigte Hilfs-Bild größer ist und beispielsweise dieselbe Größe hat wie das angezeigte Haupt-Bild. Die Auflösungs- Verarbeitungsschaltung 370 kann wahlweise ein oder mehrere Schemata zur Verbesserung der Quantisierungs-Auflösung oder der wirksamen Bandbreite der Hilfs-Video-Daten ausführen. Eine Anzahl von Daten-Verminderungs- und Daten-Wiederherstellungs- Schemata ist entwickelt worden, einschließlich beispielsweise für gepaarte Pixel-Kompression und Dithering und Dedithering. Eine Dedithering-Schaltung wurde betrieblich stromabwärts vom Video-RAM 350 angeordnet, beispielsweise im Hilfs-Signalweg der Gate-Anordnung, die nachfolgend in größeren Einzelheiten erläutert wird. Ferner werden unterschiedliche Dithering und Dedithering-Sequenzen mit unterschiedlichen Bit-Zahlen und Kompressionen von Pixel-Paaren mit- einer unterschiedlichen Bit-Zahl ins Auge gefaßt. Aus einer Anzahl von besonderen Daten- Verminderungs- und -Wiederherstellungs-Schemata kann eines durch den WSP uP ausgewählt werden, um die Auflösung des angezeigten Videosignals für jede Art von Bildanzeige-Format zu maximieren.
  • Die Luminanz- und Farbdifferenzsignale des Hilfssignals werden in einer 8 : 1 : 1 Sechs-Bit Y-, U-, V-Art gespeichert. In anderen Worten wird jede Komponente in Sechs-Bit-Abtastungen quantisiert. Es gibt acht Luminanz-Abtastungen für jedes Paar von Farbdifferenz-Abtastungen. Kurz gesagt wird der Bild-in-Bild- Prozessor 320 in einer Art betrieben, bei der ankommende Video- Daten mit einer 640fH-Taktrate abgetastet werden, die statt dessen mit dem ankommenden Hilfs-Video-Synchronsignal verriegelt wird. Bei dieser Betriebsart werden in dem Video-RAM 350 gespeicherte Daten orthogonal abgetastet. Wenn die Daten aus dem Bildin-Bild-Prozessor-Video-RAM 350 ausgelesen werden, werden sie auch unter Verwendung desselben 640fH-Taktes ausgelesen, der mit dem ankommenden Hilfs-Videosignal verriegelt ist. Obwohl diese Daten jedoch sogar orthogonal abgetastet und gespeichert wurden und orthogonal ausgelesen werden können, können sie nicht orthogonal unmittelbar von dem Video-RAM 350 aufgrund der asynchronen Eigenschaft der Haupt- und Hilfs-Videoquellen angezeigt werden. Man könnte erwarten, daß die Haupt- und Hilfs-Videoquellen nur dann synchron sind, wenn sie Signale von derselben Videoquelle anzeigen.
  • Der Haupt-Signalweg 304, der Hilfs-Signalweg 306 und der Ausgangs-Signalweg 312 der Gate-Anordnung 300 sind in Fig. 6 als Blockschaltbild dargestellt. Die Gate-Anordnung umfaßt auch eine Takt/Synchronschaltung 320 und einem WSP uP-Dekoder 310. Daten- und Adressen-Ausgangsleitungen des WSP uP-Dekoders 310, die als WSP DATA bezeichnet sind, werden jeder oben genannen Hauptschaltungen und jedem Weg zugeführt, wie auch dem Bild-in-Bild- Prozessor 20 und der Auflösungs-Verarbeitungsschaltung 370. Es sei bemerkt, daß die Frage, ob bestimmte Schaltungen als Teil der Gate-Anordnung definiert werden oder nicht, im wesentlichen eine Frage der Bequemlichkeit zur Erleichterung der Erläuterung der erfindungsgemäßen Anordnungen ist.
  • Die Gate-Anordnung ist verantwortlich für das Expandieren, das Komprimieren und das Abschneiden von Video-Daten des Haupt- Videokanals und gegebenenfalls zur Ausführung verschiedener Bildanzeige-Formate. Die Luminanzkomponente Y_MN wird in einem First-in-First-Out-(FIFO)-Zeilenspeicher 356 während einer Zeitdauer gespeichert, die von der Eigenschaft der Interpolation der Luminanzkomponente abhängt. Die kombinierten Chrominanzkomponenten U/V_MN werden im FIFO 358 gespeichert. Hilfs-Signal- Luminanz- und Chrominanzkomponenten Y_PIP, U_PIP und V_PIP werden durch den Demultiplexer 355 erzeugt. Die Luminanzkomponente wird - wie gewünscht - einer Auflösungs-Verarbeitung in der Schaltung 337 unterworfen und in der notwendigen Weise durch den Interpolator 359 expandiert, wobei das Signal Y_AUX als Ausgang erzeugt wird.
  • In einigen Fällen ist die Hilfs-Anzeige so groß wie die Haupt-Signalanzeige, wie beispielsweise in Fig. 1(d) dargestellt ist. Die mit dem Bild-in-Bild-Prozessor und dem Video-RAM 350 zusammenhängenden Speicherbegrenzungen können eine unzureichende Zahl von Datenpunkten oder Pixeln zum Ausfüllen eines so großen Anzeigebereichs erzeugen. In diesen Fällen kann die Auflösungs- Verarbeitungsschaltung 357 dazu verwendet werden, Pixel für das Hilfs-Videosignal wiederherzustellen, um die bei der Datenkompression oder -reduktion verlorenen Pixel zu ersetzen. Die Auflösungs-Verarbeitung kann der Auflösungs-Verarbeitung entsprechen, die die Schaltung 370 von Fig. 4 ausführt. Beispielsweise kann die Schaltung 370 eine Dithering-Schaltung und die Schaltung 357 eine Dedithering-Schaltung sein.
  • Unter weiterer Bezugnahme auf Fig. 12 werden die Hilfs- Video-Eingangsdaten mit einer 640fH-Rate abgetastet und in dem Video-RAM 350 gespeichert. Die aus dem Video-RAM 350 ausgelesenen Hilfsdaten sind mit VRAM OUT bezeichnet. Die PTP-Schaltung 301 hat auch die Möglichkeit, das Hilfs-Bild durch gleiche ganzzahlige Faktoren horizontal und vertikal wie auch asymmetrisch zu vermindern. Die Hilfskanal-Daten werden gepuffert und mit dem digitalen Hauptkanal-Videosignal durch die 4-Bit-Latchvorrichtungen 352A und 352B, die Hilfs-FiFO-Schaltung 354, die Zeitsteuer-Schaltung 369 und die Synchronisations-Schaltung 368 synchronisiert. Die VRAM OUT-Daten werden in Y (Luminanz), U, V, Farbkomponenten und FSW DAT (schnelle Schalter-Daten) durch den Demultiplexer 355 sortiert. Die FSW DAT-Daten zeigen an, welcher Halbbild-Typ in den Video-RAM eingeschrieben wurde. Das PIP/FSW- Signal wird unmittelbar von der PIP-Schaltung empfangen und der Ausgangs-Schaltung 321 zugeführt, um zu bestimmen, welches aus dem Video-RAM ausgelesene Halbbild während der kleinen Bild- Betriebsarten angezeigt werden soll.
  • Der Hilfskanal wird mit einer 640fH-Rate abgetastet, während der Hauptkanal mit einer 1024fH-Rate abgetastet wird. Der Hilfskanal-FIFO 354 wandelt die Daten von der Hilfskanal-Abtastrate in die Hauptkanal-Taktrate um. Bei diesem Prozeß erfährt das Videosignal eine 8/5-(1024/640)-Kompression. Dies ist mehr als die 4/3-Kompression, die notwendig ist, um das Hilfskanal-Signal richtig anzuzeigen. Daher muß der Hilfskanal durch den Interpolator expandiert werden, um korrekt ein kleines 4 X 3-Bild anzuzeigen. Die Größe der erforderlichen Interpolator-Expansion ist 5/6. Der Expansionsfaktor X wird wie folgt bestimmt:
  • X = (640/1024) * (4/3) = 5/6.
  • Die Chrominanz-Komponenten U_PIP und V_PIP werden durch die Schaltung 367 für eine Zeitlänge verzögert, die von der Eigenschaft der Interpolation der Luminanz-Komponente abhängt, wobei als Ausgänge Signale U_AUX und V_AUX erzeugt werden. Die entsprechenden Y-, U- und V-Komponenten der Haupt- und Hilfssignale werden in entsprechenden Multiplexern 315, 317 und 319 in dem Ausgangs-Signalweg 312 durch Steuerung der Lese-Auslösesignale der FIFOs 354, 356 und 358 kombiniert. Die Multiplexer 315, 317 und 319 sprechen auf die Ausgangs-Multiplexer-Steuerschaltung 321 an. Die Ausgangs-Multiplexer-Steuerschaltung 321 spricht auf ein Taktsignal, ein Zeilen-Start-Signal, ein Horizontal-Zeilen- Zählersignal, das Vertikal-Austast-Rückstellsignal und den Ausgang des schnellen Schalters von dem Bild-in-Bild-Prozessor und dem WSP uP 340 an. Die gemultiplexten Luminanz- und Chrominanz- Komponenten Y_MX, I_MX und V_MX werden entsprechenden Digital/Analog-Wandlern 360, 320 bzw. 364 zugeführt. Den Digital/Analog-Wandlern sind Tiefpaßfilter 361, 363 bzw. 365 nachgeschaltet, die in Fig. 4 dargestellt sind. Die verschiedenen Funktionen des Bild-in-Bild-Prozessors, der Gate-Anordnung und der Daten-Reduktionsschaltung werden durch den WSP uP 340 gesteuert. Der WSP uP 340 spricht auf den TV uP 216 an, der mit ihm durch einen seriellen Bus verbunden ist. Der serielle Bus kann ein 4-Leitungs-Bus - wie dargestellt - sein, der Leitungen für Daten, Taktsignale, Auslösesignale und Rückstellsignale hat. Der WSP uP 340 kommuniziert mit den verschiedenen Schaltungen der Gate-Anordnung durch einen WEP u2-Dekoder 310.
  • In einem Fall ist es erforderlich, das 4 X 3-NTSC- Videosignal durch einen Faktor von 4/3 zu komprimieren, um eine Verzerrung des Bildseitenverhältnisses des angezeigten Bildes zu vermeiden. In dem anderen Fall kann das Videosignal expandiert werden, um horizontale Zoom-Operationen auszuführen, die üblicherweise von vertikalen Zoom-Operationen begleitet sind. Horizontale Zoom-Operationen bis zu 33% können durch Verminderung von Kompressionen auf weniger als 4/3 bewirkt werden. Es wird ein Abtast-Interpolator verwendet, um das ankommende Videosignal neu für neue Pixelpositionen zu berechnen, weil die Luminanz- Video-Bandbreite bis hinauf zu 5,5 MHz für S-VHS-Format einen großen Prozentsatz der Nyquist-Faltung über der Frequenz einnimmt, die 8 MHz für einen 1024fH-Takt ist.
  • Wie in Fig. 6 dargestellt ist, werden die Luminanz-Daten Y_MN durch einen Interpolator 337 in dem Haupt-Signalweg 304 geleitet, der Abtastwerte, die auf der Kompression oder Expansion der Videosignale beruhen, neu berechnet. Die Funktion der Schalter oder der Wegewähler 323 und 331 besteht darin, die Topologie des Haupt-Signalweges 304 in Bezug auf die relativen Positionen des FIFO 356 und des Interpolators 337 umzukehren. Insbesondere wählen diese Schalter aus, ob der Interpolator 337 dem FIFO 356 - wie für eine Bildkompression erforderlich - vorangeht, oder ob der FIFO 356 dem Interpolator 337 - wie für eine Bildexpansion erforderlich - vorangeht. Die Schalter 323 und 331 sprechen auf eine Weg-Steuerschaltung 335 an, die selbst auf den WSP uP 340 anspricht. Es sei daran erinnert, daß das Hilfs-Videosignal zur Speicherung in dem Video-RAM 350 komprimiert wird und eine Expansion nur aus praktischen Gründen notwendig ist. Demzufolge ist in dem Hilfs-Signalweg keine vergleichbare Umschaltung erforderlich.
  • Um Video-Kompressionen durch die Verwendung eines FIFO auszuführen, kann beispielsweise jede vierte Abtastung daran gehindert werden, in den FIFO 356 eingeschrieben zu werden. Dies bildet eine 4/3-Kompression. Es ist die Funktion des Interpolators 337, die Luminanz-Abtastungen, die in den FIFO geschrieben werden, neu zu berechnen, so daß die aus dem FIFO ausgelesenen Daten glatt anstatt gezackt sind. Expansionen können in genau der entgegengesetzten Weise wie Kompressionen ausgeführt werden. Im Fall von Kompressionen sind dem Schreib-Auslösesignal Takt-Tast- Informationen in Form von Sperrimpulsen beigefügt. Für die Expansion von Daten wird die Takt-Tast-Information dem Lese- Auslösesignal zugeführt. Dies läßt die Daten pausieren, wenn sie aus dem FIFO 356 ausgelesen werden. In diesem Fall ist es die Funktion des Interpolators, der dem FIFO 356 bei diesem Prozeß folgt, die abgetasteten Daten von gezackt zu glatt neu zu berechnen. Im Expansionsfall müssen die Daten pausieren, während sie aus dem FIFO ausgelesen werden, und während sie in den Interpolator 337 getaktet werden. Dies ist anders als beim Kompressionsfall, wo die Daten kontinuierlich durch den Interpolator 337 getaktet werden. In beiden Fällen der Kompression und der Expansion können die Takt-Steuer-Operationen leicht synchron durchgeführt werden, d.h. es können Ereignisse auftreten, die auf die ansteigenden Flanken des System-Taktes 1024fH beruhen.
  • Die Interpolation des Hilfssignals findet in dem Hilfs- Signalweg 306 statt. Die PIP-Schaltung 301 manipuliert einen 6- Bit Y-, U-, V-, 8 : 1 : 1-Halbbild-Speicher, einen Video-RAM 350, um ankommende Video-Daten zu speichern. Der Video-RAM 350 hält zwei Halbbilder von Video-Daten in einer Vielzahl von Speicherplätzen. Jeder Speicherplatz hält acht Daten-Bits. In jedem 8-Bit- Speicherplatz gibt es eine 6-Bit Y-(Luminanz)-Abtastung (abgetastet mit 640fH) und zwei weitere Bits. Diese zwei weiteren Bits halten entweder Schnelle-Schalter-Daten (FSW DAT) oder einen Teil einer U- oder V-Abtastung (abgetastet mit 80fH). Die FSW DAT-Werte zeigen an, welcher Typ eines Halbbildes in den Video-RAM geschrieben wurde. Da in dem Video-RAM 350 Daten von zwei Halbbildern gespeichert sind und der gesamte Video-RAM 350 während der Anzeigeperiode ausgelesen wird, werden beide Halbbilder während der Anzeige-Abtastung gelesen. Die PIP-Schaltung 301 bestimmt, welches Halbbild aus dem Speicher ausgelesen wird, um durch die Verwendung der schnellen-Schalter-Daten angezeigt zu werden. Die PIP-Schaltung liest immer den entgegengesetzten Halbbild-Typ, der geschrieben wird, um ein Bewegungs-Sprung- Problem zu überwinden. Wenn der gelesene Halbbild-Typ vom entgegengesetzten Typ von dem angezeigten Typ ist, dann wird das geradzahlige in dem Video-RAM gespeicherte Halbbild invertiert, indem die obere Zeile des Halbbildes gelöscht wird, wenn das Halbbild aus dem Speicher gelesen wird. Im Ergebnis behält das kleine Bild den richtigen Zeilensprung ohne einen Bewegungssprung.
  • Die Takt/Synchronisations-Schaltung 320 erzeugt Lese-, Schreib- und Auslösesignale, die zum Betrieb der FIFOs 354, 356 und 358 benötigt werden. Die FIFOs für den Haupt- und Hilfskanal werden ausgelöst, um Daten in die Speicherung für diejenigen Teile jeder Video-Zeile einzuschreiben, die für die anschließende Anzeige benötigt wird. Daten werden von dem Haupt- oder Hilfskanal, aber nicht von beiden eingeschrieben, wie es notwendig ist, um Daten von jeder Quelle in derselben Video-Zeile oder denselben Video-Zeilen der Anzeige zu kombinieren. Der FIFO 354 des Hilfskanals wird synchron mit dem Hilfs-Videosignal geschrieben, aber synchron mit dem Haupt-Videosignal ausgelesen. Die Haupt-Videosignal-Komponenten werden in die FIFOs 356 und 358 synchron mit dem Haupt-Videosignal eingeschrieben, und sie werden aus dem Speicher synchron mit dem Haupt-Videosignal ausgelesen. Wie oft die Lesefunktion zwischen dem Haupt- und Hilfskanal hin- und hergeschaltet wird, ist eine Funktion des jeweils gewählten besonderen Effektes.
  • Die Erzeugung von unterschiedlichen speziellen Effekten, z.B. abgeschnittenen Seite-an-Seite-Bildern, wird durch Manipulation der Lese- und Schreib-Auslöse-Steuersignale für die Zeilenspeicher-FIFOs bewirkt. Der Prozeß für dieses Anzeige-Format ist in Fig. 7 und 8 veranschaulicht. Im Fall von abgeschnittenen, Seite-an-Seite angezeigten Bildern wird das Schreib- Auslöse-Steuersignal (WR_EN_AX) für den 2048 X 8 FIFO 354 des Hilfskanals aktiv für (1/2)*(5/12) = 5/12 oder annähernd 41% der aktiven Anzeige-Zeilenperiode (nach Beschleunigung) oder 67% der aktiven Hilfskanal-Zeilenperiode (vor Beschleunigung) wie in Fig. 7 dargestellt. Dies entspricht etwa 33% Abschneiden (annähernd 67% aktives Bild) und einer Interpolator-Expansion des Signals um 5/6. In dem im oberen Teil von Fig. 8 dargestellten Haupt-Videokanal ist das Schreib-Auslöse-Steuersignal (WR_EN_MN_Y) für die 910 X 8-FIFOs 356 und 458 während (1/2)*(4/3) = 0,67 oder 67% der aktiven Anzeige-Zeilenperiode aktiv. Dies entspricht etwa 33% Abschneiden und einem im Haupt- Videokanal durch die 910 X 8-FIFOs ausgeführten Kompressionsverhältnis von 4/3.
  • In jedem FIFO werden die Video-Daten gepuffert, um zu einem bestimmten Zeitpunkt ausgelesen zu werden. Der aktive Zeitbereich, in dem die Daten aus jedem FIFO ausgelesen werden können, wird durch das gewählte Anzeige-Format bestimmt. Bei dem dargestellten Beispiel der Betriebsarten mit abgeschnittenen Seitean-Seite-Bildern wird das Hauptkanal-Videosignal in der linken Hälfte der Anzeige und das Hilfskanal-Videosignal in der rechten Hälfte der Anzeige wiedergegeben. Diese willkürlichen Video- Teile der Wellenformen sind - wie dargestellt - für den Haupt- und Hilfskanal verschieden. Das Lese-Auslöse-Steuersignal (RD_EN_MN) der Hauptkanal 910 X 8-FIFOs ist während 50% der aktiven Anzeige-Zeilenperiode der Anzeige aktiv und beginnt mit dem Start des aktiven Videosignals unmittelbar nach der Video- Schwarzschulter. Das Hilfskanal-Lese-Auslöse-Steuersignal (TD_EN_AX) wird während der anderen 50% der aktiven Anzeige- Zeilenperiode aktiv und beginnt mit der fallenden Flanke des RD_EN_MN-Signals und endet mit dem Beginn der vorderen Schwarzschulter des Hauptkanal-Videosignals. Es sei bemerkt, daß Schreib-Auslöse-Steuersignale synchron mit ihren entsprechenden FIFO-Eingangsdaten (Haupt- oder Hilfskanal) sind, während die Lese-Auslöse-Steuersignale synchron mit dem Hauptkanal- Videosignal sind.
  • Das in Fig. 1(d) dargestellte Anzeige-Format ist insbesondere erwünscht, da es sie Anzeige von zwei nahezu vollständigen Halbbildern in einem Format Seite-an-Seite ermöglicht. Die Anzeige ist insbesondere wirksam und geeignet für eine Anzeige mit Breitformat-Bildseitenverhältnis, beispielsweise 16 X 9. Die meisten NTSC-Signale werden in einem 4 X 3-Format angeboten, das natürlich 12 X 9 entspricht. Zwei NTSC-Bilder mit einem Bildseitenverhältnis von 4 X 3 können auf derselben Anzeige mit dem Bildseitenverhältnis von 16 X 9 dargestellt werden, entweder durch Abschneiden der Bilder um 33% oder Quetschen der Bilder um 33% und Einführung einer Verzerrung des Bildseitenverhältnisses. Je nach dem, was der Benutzer vorzieht, kann das Verhältnis von Abschneiden des Bildes zu Verzerrung des Bildseitenverhältnisses irgendwo zwischen den Grenzen von 0% und 33% festgelegt werden. Beispielsweise können zwei nebeneinander wiedergegebene Bilder 16,7% gequetscht und 16,7% abgeschnitten sein.
  • Die horizontale Anzeigezeit für eine Anzeige mit einem Bildseitenverhältnis von 16 X 9 ist dieselbe wie die Anzeige mit einem Bildseitenverhältnis von 4 X 3, weil beide eine nominelle Zeilenlänge von 62,5 Mikrosekunden haben. Daher muß ein NTSC- Videosignal um einen Faktor von 4/3 beschleunigt werden, um ein richtiges Bildseitenverhältnis ohne Verzerrung zu erhalten. Der 4/3-Faktor wird als Verhältnis der beiden Anzeige-Formate berechnet:
  • 4/3 = (16/9)/(4/3)
  • Gemäß Aspekten dieser Erfindung werden veränderbare Interpolatoren verwendet, um die Videosignale zu beschleunigen. In der Vergangenheit sind FIFOs mit unterschiedlichen Taktraten an den Eingängen und Ausgängen verwendet worden, um eine ähnliche Funktion auszuführen. Wenn vergleichsweise zwei NTSC-Signale mit einem Bildseitenverhältnis von 4 X 3 auf einer einzigen Anzeige mit einem Bildseitenverhältnis von 4 X 3 wiedergegeben werden, muß jedes Bild um 50% verzerrt oder abgeschnitten werden, oder eine Kombination davon. Eine Beschleunigung vergleichbar zu der, die für eine Breitschirm-Anwendung benötigt wird, ist nicht erforderlich.
  • Allgemein wird das Video-Anzeige- und -Ablenksystem mit dem Haupt-Videosignal synchronisiert. Das Haupt-Videosignal muß, wie oben erläutert, beschleunigt werden, um die Breitschirm-Anzeige auszufüllen. Das Hilfs-Videosignal muß vertikal mit dem ersten Videosignal und der Video-Anzeige synchronisiert werden. Das Hilfs-Videosignal kann um einen Bruchteil einer Halbbild-Periode in einem Halbbild-Speicher verzögert und dann in einem Zeilenspeicher expandiert werden. Die Synchronisation der Hilfs-Video- Daten mit den Haupt-Video-Daten wird durch Verwendung des RAM 350 als Halbbild-Speicher und einer Erst-ein-erst-aus-(FIFO)- Zeilenspeicher-Vorrichtung 354 zum Expandieren des Signals bewirkt.
  • Die asynchrone Natur der Lese- und Schreib-Takte erfordert jedoch, daß Schritte unternommen werden, um Lese/Schreib- Zeigerkollisionen zu vermeiden. Lese/Schreib-Zeigerkollisionen treten auf, wenn alte Daten aus dem FIFO ausgelesen werden, bevor neue Daten Gelegenheit hatten, in den FIFO eingeschrieben zu werden. Die Größe des FIFO ist auf die minimale Zeilen-Speicher- Kapazität bezogen, von der angenommen wird, daß sie in ausreichendem Maße notwendig ist, um Lese/Schreib-Zeigerkollisionen zu vermeiden. Ein Halbbild-Synchronisationssystem zur Vermeidung von Lese/Schreib-Zeigerkollisionen und zur Aufrechterhaltung einer Zeilensprung-Integrität wird ausführlicher in Verbindung mit Fig. 12 bis 20 erläutert.
  • Der Bild-in-Bild-Prozessor arbeitet so, daß die Hilfs- Videodaten mit einem 640fH-Takt abgetastet werden, der mit der Horizontal-Synchron-Komponente des ankommenden Hilfs- Videosignals synchronisiert ist. Diese Operation ermöglicht, daß orthogonal abgetastete Daten in dem Video-RAM 350 gespeichert werden. Die Daten müssen aus dem Video-RAM mit derselben 640fH- Rate ausgelesen werden. Die Daten können nicht orthogonal aus dem Video-RAM ohne Modifizierung aufgrund der allgemeinen asynchronen Eigenschaft der Haupt- und Hilfs-Videoquellen angezeigt werden. Um die Synchronisation des Hilfssignals mit dem Hauptsignal zu erleichtern, ist ein Zeilenspeicher mit unabhängigen Schreib- und Lese-Anschlußtakten in dem Hilfs-Signalweg nach dem Ausgang des Video-RAM 350 angeordnet.
  • Wie genauer in Fig. 12 dargestellt ist, dient der Ausgang des Video-RAM 350 als Eingang zu dem ersten von zwei 4-Bit- Latch-Vorrichtungen 352A und 352B. Der VRAM OUT-Ausgang besteht aus 4-Bit-Datenblöcken. Die 4-Bit-Latch-Vorrichtungen dienen zur Rekombination des Hilfssignals zurück in 8-Bit-Datenblöcke. Die Latch-Vorrichtungen vermindern auch die Daten-Taktrate von 1280fH auf 640fH. Die 8-Bit-Datenblöcke werden in den FIFO 354 mit demselben 640fH-Takt eingeschrieben, der zur Abtastung der Hilfs- Videodaten für die Speicherung in dem Video-RAM 350 verwendet wird. Die Größe des FIFO 354 ist 2048 X 8. Die 8-Bit-Datenblöcke werden aus dem FIFO 354 durch den 1024H-Anzeigetakt ausgelesen, der mit der Horizontal-Synchron-Komponente des Haupt- Videosignals verriegelt ist. Die Grundkonfiguration, die einen Mehrfach-Zeilen-Speicher mit unabhängigen Lese- und Schreib- Anschluß-Takt verwendet, ermöglicht daß Daten, die orthogonal abgetastet wurden, orthogonal angezeigt werden. Die 8-Bit- Datenblöcke werden in 6-Bit-Luminanz- und -Farbdifferenz- Abtastungen durch den Demultiplexer 355 geteilt. Die Daten- Abtastungen können dann in der notwendigen Weise für das gewünschte Bildseitenverhältnis interpoliert und dann als Video- Ausgangs-Daten geschrieben werden.
  • Ein ausreichend großer Speicher muß in erster Linie gewählt werden, um eine Lese/Schreib-Zeigerkollision in dem Hilfskanal FIFO zu vermeiden. Zur Anzeige eines um 33% abgeschnittenen Video-Bildes mit Normal-Format-Bildseitenverhältnis ist der Hilfs- FIFO, dessen Größe 2048 X 8 ist, in der Lage, 5,9 Zeilen mit Videodaten zu speichern, die wie folgt berechnet werden, worin N die Zahl von Malen ist und L die Länge jeder Zeile:
  • N = (2/3)*(0,82)*(640) = 350, beruhend auf 82% aktiver Zeilenperiode
  • L = 2048/350 = 5,9
  • Ein Aspekt der Erfindung erkennt, daß Präzessionsraten, die größer als zwei Zeilen/Halbbild sind, wahrscheinlich nicht anzutreffen sind. Daher kann ein Bemessungs-Kriterium eines 5- Zeilen-FIFO für den Hilfskanal ausreichend sein, um Lese/Schreib-Zeigerkollisionen zu verhindern.
  • Die Speicherverwendung des Hilfskanal-FIFO kann abgebildet werden, wie in Fig. 13 dargestellt. Ein Blockschaltbild für eine vereinfachte Schaltung, die aus Flip/Flops vom D-Typ gebildet ist, um Zeilenverzögerungen (Z&supmin;¹) und Rückstellimpulse zur Steuerung des Schreibens und Lesens in den FIFO 354 in dem Hilfs- Signalweg zu erzeugen, ist in Fig. 14 dargestellt. Am Beginn eines neuen Hauptsignal-Halbbildes wird der Schreib-Zeiger auf den Start des FIFO zurückgestellt. Dieser Rückstellimpuls, der als WR_RST_AX bezeichnet ist, ist die Kombination von V_SYNC_MN, abgetastet durch H_SYNC_AX. In anderen Worten tritt WR_RST_AX bei dem ersten Horizontal-Synchronimpuls des Hilfs-Videosignals auf, der nach einem Vertikal-Synchronimpuls des Hauptsignals auftritt. Zwei Hauptsignal-Horizontal-Zeilen später wird der Lese- Zeiger auf den Start des FIFO 354 zurückgestellt. Der Rückstellimpuls ist mit RD_RST_AX bezeichnet. In anderen Worten tritt RD_RST_AX bei dem dritten Horizontal-Synchronimpuls des Haupt-Videosignals auf, der nach einem Vertikal-Synchronimpuls des Hauptsignals auftritt, oder anders ausgedrückt bei dem zweiten Horizontal-Synchronimpuls des Hauptsignals, der nach dem WR_RST_AX-Impuls auftritt.
  • Da die Haupt- und Hilfssignale asynchron sind, gibt es eine gewisse Mehrdeutigkeit darüber, wo genau der Schreib-Zeiger ist, wenn der Lese-Zeiger zurückgestellt wird. Es ist bekannt, daß der Schreib-Zeiger dem Lese-Zeiger um wenigstens zwei Zeilen vorauseilt. Wenn jedoch die Frequenz des Hilfskanal-Horizontal- Synchronsignals höher ist als die Frequenz des Hauptkanal- Horizontal-Synchronsignals, dann ist der Schreib-Zeiger hinter die dargestellte Zwei-Zeilen-Markierung fortgeschritten. Auf diese Weise wird eine Zeigerkollision für alle Signale mit einer Präzessions-Rate von kleiner als 2 Zeilen/Halbbild vermieden. Der Hilfskanal-FIFO 354 wird in 5 Zeilen-Stücke durch geeignet zeitgesteuerte Lese- und Schreib-Rückstellsignale unterteilt. Bei diesem Schema werden die Lese- und Schreib-Zeiger bei Beginn jedes angezeigten Halbbildes wenigstens 2 Zeilen voneinander entfernt initialisiert.
  • Wenn der FIFO nicht vollständige 5 Zeilen lang wäre, würde das System den Speicherabstand von dem Schreib-Zeiger zu dem Lese-Zeiger opfern. Dies ist der Fall für verschiedene Quetsch- Betriebsarten, beispielsweise für eine Quetschung von 16%:
  • 16% Quetschung N = (5/6)*(0,82)* 640 = 437 L = (2048 (5*437) = 4,7.
  • In diesen Fällen erweist der FIFO, daß er weniger als 5 Zeilen lang ist. Bei der 16%-Quetschung beträgt die tatsächliche FIFO- Länge 4,7 Zeilen. Der (0,8)-Faktor in der N-Gleichung der 33%- Quetschung reflektiert eine Funktionsbegrenzung des CPIP-Chips.
  • Da die FIFO-Lese- und -Schreib-Rückstellungen einen Abstand von minimal zwei Zeilen des aktiven Videosignals haben, erfolgt das Opfern immer auf Kosten der Zulassung, daß der Lese-Zeiger den Schreib-Zeiger einholt. Ferner wird nur 80% der Video-Zeile als aktiv betrachtet, weil der Bild-in-Bild-Prozessor nicht in der Lage ist, mehr als 512 Video-Abtastungen in dem Video-RAM 350 zu speichern. In der Praxis liefert dies noch eine gute aktive Video-Zeile. In diesen Fällen wird die Präzessions-Rate für einen mehr sichtbaren Bildinhalt geopfert. Außerdem gibt es mehr Verzerrung in dem Hilfs-Videosignal. Im schlimmsten Fall kann bis zu einer Zeile pro Halbbild an Präzession zwischen den Haupt- und Hilfs-Videoquellen toleriert werden. Dies ist mehr als für die meisten Videoquellen notwendig ist, und die Präzessions-Raten-Toleranz wird bei denjenigen Betriebsarten geopfert, von denen erwartet werden kann, daß sie am wenigsten verwendet werden.
  • Ein anderes Problem, das von dem asynchronen Lesen und Schreiben des FIFO herrührt, ist die Aufrechterhaltung der Zeilensprung-Integrität des Hilfskanal-Videosignals. Da die Anzeige mit dem Hauptkanal-Videosignal verriegelt ist, wird der angezeigte gegenwärtige Halbbild-Typ, d.h. das obere oder untere Halbbild, durch das Hauptsignal bestimmt. Der Halbbild-Typ, der in dem Video-RAM 350-Speicher gespeichert wird und zum Auslesen beim Start des Hauptkanal-Halbbildes bereit ist, kann vom selben angezeigten Halbbild-Typ sein oder nicht. Es kann erforderlich sein, den in dem Video-RAM 350 gespeicherten Hilfs-Halbbild-Typ zu ändern, um eine Anpassung an den der Hauptkanal-Anzeige zu bewirken.
  • Der Bild-in-Bild-Prozessor 320 und die Gate-Anordnung 300 quantisieren 262,5-Zeilen-Hallbbilder des NTSC-Signals in obere Halbbilder mit 263 Zeilen (manchmal auch als ungerade Halbbilder bezeichnet) und untere Halbbilder mit 262 Zeilen (manchmal auch als geradzahlige Halbbilder bezeichnet). Dies beruht auf der Tatsache, daß Vertikal-Synchronsignale mit Impulsen abgetastet werden, die Horizontal-Synchronimpulse darstellen. Dies ist in dem Diagramm von Fig. 15 dargestellt. Ein unterer/oberer Halbbild-Typ-Anzeiger hat einen Wert 1 für obere Halbbilder und einen Wert 0 für untere Halbbilder. Die oberen Halbbilder enthalten ungerade Zeilen 1 bis 263. Die unteren Halbbilder enthalten gerade Zeilen 1 bis 262. In Fig. 16 stellt der erste Halbbild- Typ-Indikator U/L MAIN SIGNAL den Halbbild-Typ des Haupt- Videokanals dar. Das Signal HSYNC_AX stellt die Horizontal- Synchronsignale für jede Zeile des Hilfskanals dar.
  • Der Halbbild-Typ-Indikator U/L(A) stellt den Halbbild-Typ dar, der in dem Video-RAM 350 gespeichert wird, wenn jede Hilfskanal-Zeile "normal" eingeschrieben würde. Der Begriff normal wird hier verwendet, um anzuzeigen, daß die ungeraden Zeilen 1- 263 in den Video-RAM 350 eingeschrieben werden, wenn das obere Halbbild empfangen und dekodiert wird. Der Halbbild-Typ- Indikator U/L(B) stellt den Halbbild-Typ dar, der in dem Video- RAM 350 gespeichert wird, wenn die erste Zeile des oberen Halbbildes nicht in den Video-RAM 350 während des Empfangs eines oberen Halbbildes eingeschrieben wird. Statt dessen wird die erste Zeile tatsächlich an die letzte Zeile (Nummer 262) des unteren Halbbildes angeheftet. Dies invertiert wirksam den Halbbild- Typ, da die Zeile 2 die erste angezeigte Zeile und die Zeile 3 die zweite angezeigte Zeile in dem Vollbild ist. Das empfangene obere Halbbild wird nun das untere Halbbild und umgekehrt. Der Halbbild-Typ-Indikator U/L(C) stellt den Halbbild-Typ dar, der in dem Video-RAM 350 gespeichert wird, wenn die letzte Zeile des oberen Halbbildes dem Video-RAM während des Empfangs des unteren Halbbildes hinzugefügt wird. Dies invertiert wirksam den Halbbild-Typ, da die Zeile 263 die erste angezeigte Zeile ist und die Zeile 1 die zweite angezeigte Zeile.
  • Die Addition und Subtraktion von Zeilen in den Betriebsarten B und C verschlechtert nicht das Hilfskanal-Bild, weil diese Zeilen während des Vertikal-Rücklaufs oder der Überabtastung auftreten. Die Reihenfolge der angezeigten Zeilen ist in Fig. 18 dargestellt, wo durchgezogene Linien obere Halbbild-Zeilen und gestrichelte Zeilen untere Halbbild-Zeilen darstellen.
  • Da die Haupt- und Hilfskanal-Signale eine Präzession erfahren, verschiebt sich das U/L-MAIN SIGNAL in Bezug auf die Hilfskanal-U/L-(A, B, C)-Halbbild-Typ-Indikatoren nach links oder nach rechts. In der in dem Diagramm dargestellten Position sollten Daten in den Video-RAM 350 unter Verwendung der Betriebsart A eingeschrieben werden, weil der Entscheidungs-Rand sich in der Zone A befindet. Die Betriebsart A ist geeignet, denn, wenn der Bild-in-Bild-Prozessor Vertikal-Synchronsignale empfängt, schreibt er denselben Halbbild-Typ in den Video-RAM 350, den die Anzeige aus dem Video-RAM 350, beginnend mit V_SYNC_MN (Hauptkanal-Vertikal-Synchronsignal) lesen soll. Da die Signale eine Präzession aufweisen, ändert sich die Betriebsart entsprechend ihren relativen Positionen. Die gültigen Betriebsarten sind graphisch in Fig. 16 oben und in der Tabelle von Fig. 17 gezeigt. Es gibt eine Überlappung zwischen den Betriebsarten B und C, da während der meisten Zeit, in der die Betriebsart B gültig ist, auch die Betriebsart C gültig ist, und umgekehrt. Dies gilt mit Ausnahme von zwei Zeilen für alle 262 Zeilen. Jede der Betriebsarten B oder C kann verwendet werden, wenn beide gültig sind.
  • Ein Blockschaltbild einer Schaltung 700 zur Aufrechterhaltung der Zeilensprung-Integrität gemäß dieser erfindungsgemäßen Anordnung ist in Fig. 20 dargestellt. Die Ausgangssignale der Schaltung 700 sind Schreib- und Lese-Rückstell-Steuersignale für den Video-RAM 350, den FIFO 354 in dem Hilfs-Signalweg und den FIFO 356 in dem Haupt-Signalweg, wie in Fig. 12 dargestellt. Der Halbbild-Typ des Haupt-Videosignals wird aus einem Paar von Signalen VSYNC_MN und HSYNC-MN bestimmt. Der Halbbild-Typ des Hilfs-Videosignals wird aus einem entsprechenden Paar von Signalen VSYNC_AX und HSYNC_AX bestimmt. Jedes Paar von Signalen hat eine vorbestimmte Phasenbeziehung, die in der Gate-Anordnung festgelegt wird. Diese Beziehung ist in den Fig. 19(a) bis 19(c) dargestellt, die für beide Signal-Paare gelten. In jedem Fall ist HSYNC eine Rechteckwelle, deren ansteigende Flanke dem Beginn einer horizontalen Zeile des entsprechenden Signals entspricht. In jedem Fall hat VSYNC nur eine ansteigende Flanke pro Halbbild, die dem Beginn des Starts eines vertikalen Halbbildes des entsprechenden Signals entspricht. Die Beziehung zwischen den ansteigenden Flanken der entsprechenden Signal-Paare wird von der Schaltung 700 geprüft, um zu bestimmen, wenn Schritte - wenn überhaupt - notwendig sind, um den Halbbild-Typ des Hilfssignals an den Halbbild-Typ des Hauptsignals anzupassen. Um eine Mehrdeutigkeit zu verhindern, sind die vorderen Flanken des Hauptsignal-Paares niemals näher als 1/8 einer horizontalen Zeilenperiode. Die Vorderflanken des Hilfssignal-Paares sind niemals näher als 1/10 einer horizontalen Zeilenperiode. Dies verhindert Zeitfehler der vorderen Flanken relativ zueinander. Diese Beziehung wird durch die Zeitsteuerschaltung in der Gate- Anordnung gewährleistet.
  • Das Hauptsignal-Paar VSCHC_MN und HSYNC_MN sind Eingänge zu einer ersten Halbbild-Typ-Schaltung 702, die zwei Flip-Flops vom D-Typ umfaßt. In einem Fall wird HSYNC_MN durch VSYNC_MN abgetastet, d.h. VSYNC_MN ist der Takt-Eingang. Der Ausgang dieses Flip-Flop ist ein oberer/unterer Halbbild-Indikator UL_MN für das Hauptsignal, der ein logisches HI für einen oberen Halbbild- Typ und ein logisches LO für einen unteren Halbbild-Typ sein kann, obwohl dies willkürlich ist. In dem anderen Fall wird VSYNC_MN durch HSYNC_MN abgetastet, genau wie im Flip/Flop 852, was in Verbindung mit Fig. 14 erläutert wurde. Dies liefert einen Ausgang VH, der die Vertikale synchronisiert mit der Horizontalen ist.
  • Das Hilfssignal-Paar VSYNC_AX und HSYNC_AX sind Eingänge zu einer ersten Halbbild-Typ-Schaltung 710, die auch zwei Flip- Flops vom D-Typ umfaßt. In einem Fall wird HSYNC_AX durch VSYNC_AX abgetastet, d.h. VSYNC_AX ist der Takt-Eingang. Der Ausgang von diesem Flip/Flop ist ein oberer/unterer Halbbild- Indikator UL_AX für das Hilfssignal, das ein logisches HI für einen oberen Halbbild-Typ und ein logisches LO für einen unteren Halbbild-Typ sein kann, obwohl dies willkürlich ist. In dem anderen Fall wird VSYNC_AX durch HSYNC_AX abgetastet, gerade wie in den Flip/Flop 852, was in Verbindung mit Fig. 14 erläutert wurde. Dies liefert einen Ausgang VH, der die Vertikale, synchronisiert mit der Horizontalen ist.
  • Die Halbbild-Typ-Bestimmung für beide Signale ist in den Fig. 19(a) bis 19(c) dargestellt. Wenn der ansteigende Beginn der Halbbild-Flanke in der ersten Hälfte der horizontalen Zeilenperiode auftritt, wie in Fig. 19(b), ist das Halbbild ein unterer Halbbild-Typ. Wenn der ansteigende Beginn der Halbbild- Flanke in der zweiten Hälfte der horizontalen Zeilenperiode auftritt, wie in Fig. 19(c), ist das Halbbild ein oberer Halbbild- Typ.
  • VB für das Hauptsignal und HSYNC_MN sind Eingänge für Verzögerungsschaltungen 704, 706 und 708, die Verzögerungen einer horizontalen Zeilenperiode liefern, um sicherzustellen, daß die richtige Phasenbeziehung der Ausgangssignale WR_RST_FIFO_MN, RD_RST_FIFO_MN und RD_RST_FIFO_AX sicherzustellen. Die Verzögerungs-Operation, die durch Flip/Flops vom D-Typ ausgeführt werden kann, ist ähnlich wie in der Schaltung von Fig. 14 dargestellt. Zwei bis drei horizontale Zeilenperioden an Verzögerung werden zwischen den Schreib- und Lese-Zeigern vorgesehen.
  • Der obere/untere Halbbild-Typ-Indikator UL_MN entspricht dem U/L-Hauptsignal, das oben in Fig. 16 dargestellt ist und ein Eingang zu einem UL_SEL-Komparator 714 ist. Die anderen Eingänge zum Komparator 714 werden durch einen UL_AX-Testgenerator 712 zugeführt. Der Testgenerator 712 hat den UL_AX-Halbbild- Indikator als Eingang sowie ASYNC_AX als Takt-Eingang. Der Testgenerator 712 liefert Signale U/L(A), U/L(B) und U/L(C), die in Fig. 16 unten dargestellt sind, die den drei möglichen Betriebsarten A, B und C entsprechen. Jedes der Signale U/L(A), U/L(B) und U/L(C) wird mit UL MN bei der Zeit des Entscheidungsrandes von U/L_MN verglichen, was auch in Fig. 16 dargestellt ist. Wenn UL_MN an U/L(A) angepaßt ist, passen die Halbbild-Typen zusammen, und es ist keine Aktion notwendig, um die Zeilensprung- Integrität aufrechtzuerhalten. Wenn UL_MN an U/L(B) angepaßt ist, sind die Halbbild-Typen nicht angepaßt. Es ist notwendig, das Schreiben des oberen Halbbildes um eine Zeile zu verzögern, um die Zeilensprung-Integrität aufrechtzuerhalten. Wenn UL_MN an U/L(C) angepaßt ist, sind die Halbbild-Typen nicht angepaßt. Es ist notwendig, das Schreiben des unteren Halbbildes um eine Zeile vorzuschieben, um die Zeilensprung-Integrität aufrechtzuerhalten.
  • Die Ergebnisse dieses Vergleichs sind ein Eingang zur RST_AX_SEL-Auswahlschaltung 718. Die anderen Eingänge sind die drei Vertikal-Synchronsignale RST_A, RST_B und RST_C, die durch den RST_AX_GEN-Generator 716 erzeugt werden. Die drei Vertikal- Synchronsignale RST_ A, RST_B und RST_C haben unterschiedliche Phasen zueinander, um die berichtigende Aktion oder keine berichtigende Aktion durchzuführen, um die Zeilensprung-Integrität gemäß dem Ausgang des Komparators 714 aufrechtzuerhalten. Die Verzögerungsschaltung 722 resynchronisiert das ausgewählte Vertikal-Synchronsignal mit dem Hilfs-Video-Ausgang, um WR_RST_VRAM_AX zu erzeugen. Die Verzögerungsschaltung 720 führt eine gleiche Funktion zur Erzeugung von RD_RST_VRAM_AX und WR_RST_FIFO_AX durch. Wie man in Fig. 16 sieht, überlappen sich die Betriebsarten B und C während der meisten Zeit. Tatsächlich erfordern nur zwei von jeden 525 Vergleichen nur eine der Betriebsarten B oder C anstatt von beiden. Der Komparator 714 kann so ausgebildet werden, daß er die Betriebsart C gegenüber der Betriebsart B bevorzugt, wenn beide Betriebsarten gültig sind. Diese Wahl kann willkürlich sein oder auf anderen Schaltungsbetrachtungen beruhen.

Claims (6)

1. Synchronisations-System, umfassend:
Erste und zweite einen Halbbild-Typ feststellende Mittel (702, 710) für erste bzw. zweite Videosignale, von denen jedes einen Ausgang (UL_MN, UL_AX) hat, der anzeigt, ob das entsprechende Videosignal einen oberen Halbbild-Typ (U) oder einen unteren Halbbild-Typ (L) hat;
Mittel (350, 354) zum Synchronisieren des zweiten Videosignals mit dem ersten Videosignal für eine kombinierte Anzeige;
Mittel (714) zum Vergleich des Halbbild-Typs des zweiten Videosignals mit dem Halbbild-Typ des ersten Videosignals;
gekennzeichnet durch:
einen ersten Generator (712) zur Erzeugung eines Halbbild- Typ-Anzeigesignals (U/L(A), U/L(B), U/L(C)), das unterschiedliche Halbbild-Typ-Beziehungen (U/U oder L/L, U/L, L/U) zwischen dem ersten und zweiten Videosignal anzeigt, wobei die Beziehungen einer Halbbild-Typ-Anpassung oder - Nicht-Anpassung entsprechen;
einen zweiten Generator (716) zur Erzeugung einer Vielzahl von auswählbaren Zeilensprung-Korrektur-Signalen (RST_A, RST_B, RST_C) für jede Halbbild-Typ-Beziehung, wobei jedes der Korrektursignale für die verschiedenen Halbbild-Typ-Beziehungen geeignet ist; und
Mittel (718), die auf die Vergleichsmittel ansprechen, um eines der Zeilensprung-Korrektur-Signale von (RST_A, RST_B, RST_C) auszuwählen, um den Halbbild-Typ des zweiten Videosignals so zu steuern, daß der Halbbild- Typ des ersten Videosignals so angepaßt wird, daß die Zeilensprung-Integrität der ersten und zweiten Videosignale in der kombinierten Anzeige erhalten bleibt.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß das Halbbild-Typ-Anzeigesignal einen ersten Wert (U/L(A)) für die ersten und zweiten Videosignale hat, die gegenwärtige Halbbilder desselben Halbbild-Typs haben;
daß das Halbbild-Typ-Anzeigesignal einen zweiten Wert (U/L(B)) für das erste Videosignal hat, das einen oberen Halbbild-Typ (U) aufweist und das zweite Videosignal einen unteren Halbbild-Typ (L) aufweist, und
daß das Halbbild-Anzeigesignal einen dritten Wert (U/L(C)) für das erste Videosignal hat, das einen unteren Halbbild-Typ (L) und für das zweite Signal, das einen oberen Halbbild-Typ (U) hat.
3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Mittel (350, 354) zum Synchronisieren einen synchronen Halbbild-Speicher und einen asynchronen Mehrfach-Zeilenspeicher zum Synchronisieren des zweiten Videosignals mit dem ersten Videosignal für eine kombinierte Anzeige umfassen, wobei der Halbbild-Speicher Schreib- und Lese-Anschlüsse hat, die synchron mit dem zweiten Videosignal betreibbar sind, und wobei der asynchrone Mehrfach-Zeilenspeicher einen Schreib- Anschluß für aus dem Halbbild-Speicher ausgelesene Daten, der synchron mit dem zweiten Videosignal betreibbar ist, und einen Lese-Anschluß, der synchron mit dem ersten Videosignal betreibbar ist, hat.
4. System nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß eines (RST_A) der Zeilensprung-Korrektursignale einen gegenwärtigen Halbbild-Typ hält.
5. System nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß eines (RST_B) der Zeilensprung-Korrektursignale schreibende Halbbilder vom ersten Halbbild-Typ um eine Horizontal-Zeilenperiode verzögert.
6. System nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß eines (RST_C)) der Zeilensprung-Korrektursignale Halbbildern vom zweiten Halbbild-Typ um eine horizontale Zeilenperiode voreilt.
DE69132822T 1990-06-01 1991-05-29 System zur Synchronisierung von Halbbildern, bei dem der Zeilensprung erhalten bleibt Expired - Lifetime DE69132822T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB909012326A GB9012326D0 (en) 1990-06-01 1990-06-01 Wide screen television
PCT/US1991/003741 WO1991019385A1 (en) 1990-06-01 1991-05-29 Field synchronization system maintaining interlace integrity

Publications (2)

Publication Number Publication Date
DE69132822D1 DE69132822D1 (de) 2002-01-03
DE69132822T2 true DE69132822T2 (de) 2002-04-11

Family

ID=10676970

Family Applications (19)

Application Number Title Priority Date Filing Date
DE69132822T Expired - Lifetime DE69132822T2 (de) 1990-06-01 1991-05-29 System zur Synchronisierung von Halbbildern, bei dem der Zeilensprung erhalten bleibt
DE69127897T Revoked DE69127897T2 (de) 1990-06-01 1991-05-29 Synchronisation nebeneinander eingeblendeter bilder
DE69127194T Expired - Fee Related DE69127194T2 (de) 1990-06-01 1991-05-29 Zweistufiges interpolationssystem
DE69129806T Expired - Lifetime DE69129806T2 (de) 1990-06-01 1991-05-29 Automatische letterboxdetektion
DE19914191166 Granted DE4191166T (de) 1990-06-01 1991-05-29
DE69127286T Expired - Lifetime DE69127286T2 (de) 1990-06-01 1991-05-29 Kompression von asymetrischen bildern
DE69130892T Expired - Lifetime DE69130892T2 (de) 1990-06-01 1991-05-29 Breitbildfernsehen
DE69132376T Expired - Lifetime DE69132376T2 (de) 1990-06-01 1991-05-29 Automatische Letterboxdetektion
DE69126665T Expired - Fee Related DE69126665T2 (de) 1990-06-01 1991-05-29 Halbbildsynchronisierungssystem mit schreib-/lesezeigersteuerung
DE69130610T Expired - Lifetime DE69130610T2 (de) 1990-06-01 1991-05-29 Seite an seite fernsehbilder
DE4191166A Expired - Fee Related DE4191166C2 (de) 1990-06-01 1991-05-29 Bild-Auflösungserhöhung mit Dithering (Dither-Rauschtechnik)
DE69127193T Expired - Fee Related DE69127193T2 (de) 1990-06-01 1991-05-30 Chrominanzverarbeitungssystem
DE4191157T Pending DE4191157T1 (de) 1990-06-01 1991-05-30 Zeilenspeicher mit Steuersystem
DE69125936T Expired - Fee Related DE69125936T2 (de) 1990-06-01 1991-05-30 Luminanzverarbeitungssystem
DE4191157A Expired - Fee Related DE4191157C2 (de) 1990-06-01 1991-05-30 Zeilenspeicher mit Steuersystem
DE69125834T Expired - Lifetime DE69125834T2 (de) 1990-06-01 1991-05-30 Vertikales Zoomen und Schwenken für Fernsehen
DE69128784T Expired - Fee Related DE69128784T2 (de) 1990-06-01 1991-05-30 Chrominanz verarbeitungs- und synchronisationssystem
DE69132349T Expired - Fee Related DE69132349T2 (de) 1990-06-01 1991-05-30 Bildüberlagerungssystem für fernsehen
DE69131501T Expired - Lifetime DE69131501T2 (de) 1990-06-01 1991-05-30 Bildformatsregelung zur bildeinblendung

Family Applications After (18)

Application Number Title Priority Date Filing Date
DE69127897T Revoked DE69127897T2 (de) 1990-06-01 1991-05-29 Synchronisation nebeneinander eingeblendeter bilder
DE69127194T Expired - Fee Related DE69127194T2 (de) 1990-06-01 1991-05-29 Zweistufiges interpolationssystem
DE69129806T Expired - Lifetime DE69129806T2 (de) 1990-06-01 1991-05-29 Automatische letterboxdetektion
DE19914191166 Granted DE4191166T (de) 1990-06-01 1991-05-29
DE69127286T Expired - Lifetime DE69127286T2 (de) 1990-06-01 1991-05-29 Kompression von asymetrischen bildern
DE69130892T Expired - Lifetime DE69130892T2 (de) 1990-06-01 1991-05-29 Breitbildfernsehen
DE69132376T Expired - Lifetime DE69132376T2 (de) 1990-06-01 1991-05-29 Automatische Letterboxdetektion
DE69126665T Expired - Fee Related DE69126665T2 (de) 1990-06-01 1991-05-29 Halbbildsynchronisierungssystem mit schreib-/lesezeigersteuerung
DE69130610T Expired - Lifetime DE69130610T2 (de) 1990-06-01 1991-05-29 Seite an seite fernsehbilder
DE4191166A Expired - Fee Related DE4191166C2 (de) 1990-06-01 1991-05-29 Bild-Auflösungserhöhung mit Dithering (Dither-Rauschtechnik)
DE69127193T Expired - Fee Related DE69127193T2 (de) 1990-06-01 1991-05-30 Chrominanzverarbeitungssystem
DE4191157T Pending DE4191157T1 (de) 1990-06-01 1991-05-30 Zeilenspeicher mit Steuersystem
DE69125936T Expired - Fee Related DE69125936T2 (de) 1990-06-01 1991-05-30 Luminanzverarbeitungssystem
DE4191157A Expired - Fee Related DE4191157C2 (de) 1990-06-01 1991-05-30 Zeilenspeicher mit Steuersystem
DE69125834T Expired - Lifetime DE69125834T2 (de) 1990-06-01 1991-05-30 Vertikales Zoomen und Schwenken für Fernsehen
DE69128784T Expired - Fee Related DE69128784T2 (de) 1990-06-01 1991-05-30 Chrominanz verarbeitungs- und synchronisationssystem
DE69132349T Expired - Fee Related DE69132349T2 (de) 1990-06-01 1991-05-30 Bildüberlagerungssystem für fernsehen
DE69131501T Expired - Lifetime DE69131501T2 (de) 1990-06-01 1991-05-30 Bildformatsregelung zur bildeinblendung

Country Status (23)

Country Link
US (2) US5285282A (de)
EP (17) EP0533738B1 (de)
JP (20) JP3338048B2 (de)
KR (16) KR100190247B1 (de)
CN (15) CN1034460C (de)
AU (15) AU7909591A (de)
BR (1) BR9106539A (de)
CA (1) CA2082260C (de)
DE (19) DE69132822T2 (de)
ES (12) ES2124703T3 (de)
FI (1) FI100931B (de)
GB (2) GB9012326D0 (de)
HK (1) HK1004588A1 (de)
HU (2) HUT64662A (de)
IN (1) IN177990B (de)
MY (14) MY115270A (de)
PL (1) PL167644B1 (de)
PT (13) PT97814B (de)
RU (1) RU2119187C1 (de)
SG (11) SG82550A1 (de)
TR (1) TR25549A (de)
TW (3) TW223215B (de)
WO (17) WO1991019385A1 (de)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5351135A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos
US5249049A (en) * 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5345270A (en) * 1990-06-01 1994-09-06 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos and closed captions
US5309234A (en) * 1991-05-29 1994-05-03 Thomson Consumer Electronics Adaptive letterbox detector
JPH04365278A (ja) * 1991-06-13 1992-12-17 Matsushita Electric Ind Co Ltd 多画面表示回路
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
JPH05183833A (ja) * 1992-01-07 1993-07-23 Sony Corp 表示装置
EP0616466B1 (de) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontale Panoramierung für ein Breitbildschirmfernsehen
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
TW220024B (de) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
JPH05236377A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像セレクタ
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
JP3435172B2 (ja) * 1992-06-02 2003-08-11 株式会社東芝 テレビジョン信号処理回路
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
GB2254977B (en) * 1992-04-23 1996-01-17 Philips Electronics Nv Receiver for letterbox television signals
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
TW234806B (de) * 1992-07-10 1994-11-21 Thomson Consumer Electronics
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
EP0603535A1 (de) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tunersignalschaltanordnung
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
DE69333713T2 (de) 1992-12-09 2005-07-21 Sedna Patent Services, Llc Vorrichtung und Verfahren zur Bereitstellen von Rundfunkdatendiensten
US5369341A (en) * 1992-12-11 1994-11-29 Thomson Consumer Electronics, Inc. Vertical retrace with zoom and centered fast retrace
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
TW274673B (de) * 1993-02-10 1996-04-21 Thomson Consumer Electronics
EP0685139B1 (de) * 1993-02-17 2001-07-18 Thomson Consumer Electronics, Inc. Adaptive letterbox-detektion
WO1994019911A1 (en) * 1993-02-17 1994-09-01 Thomson Consumer Electronics, Inc. Managing letterbox displays
JPH06311449A (ja) * 1993-02-26 1994-11-04 Sony Corp テレビジョン受像機
EP0656727B1 (de) * 1993-11-03 1999-04-28 SONY-WEGA PRODUKTIONS GmbH Videotextempfänger
DE69328824T2 (de) * 1993-03-15 2000-10-19 Thomson Consumer Electronics, Inc. Horizontale Panoramierung für ein Breitbildschirmfernsehen
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
GB2308266B (en) * 1993-03-30 1997-08-20 Sony Corp Video signal display apparatus and video signal processing circuit therefor
CN1050255C (zh) * 1993-04-03 2000-03-08 汤姆森消费电子有限公司 用于宽屏电视的水平画面摄取***
CN1051896C (zh) * 1993-04-21 2000-04-26 汤姆森消费电子有限公司 视频显示控制***
CN1042786C (zh) * 1993-04-21 1999-03-31 汤姆森消费电子有限公司 视频显示控制***
BE1007167A3 (nl) * 1993-05-13 1995-04-11 Philips Electronics Nv Zendstation voor het uitzenden van een pluraliteit van televisie programma's, en een ontvanger voor het ontvangen daarvan.
US5363143A (en) * 1993-09-03 1994-11-08 Thomson Consumer Electronics, Inc. Side by side picture display with reduced cropping
JP3022713B2 (ja) * 1993-09-30 2000-03-21 日本ビクター株式会社 画像信号処理方法
KR960012492B1 (ko) * 1993-11-03 1996-09-20 엘지전자 주식회사 와이드 티브이 수상기의 수직 위치 가변회로
SG93754A1 (en) * 1993-11-26 2003-01-21 Thomson Consumer Electronics Emulation of computer monitor in a wide screen television
JP2554450B2 (ja) * 1993-12-16 1996-11-13 日本テレビ放送網株式会社 フレームシンクロナイザおよびこれを使用した信号切り替え装置
TW312076B (de) * 1993-12-21 1997-08-01 Thomson Consumer Electronics
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
BR9408481A (pt) * 1994-01-12 1997-10-28 Thomson Consumer Electronics Sistema de descompressão de sinais para descomprimir um sinal de vídeo submetido à compressão em uma pluralidade de modos e resoluções espaciais e conversor de mútliplos modos para a conversão de um sinal de vídeo para cima na dimensão espacialmente vertical
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US5790197A (en) * 1994-01-12 1998-08-04 Thomson Consumer Electronics,. Inc. Multimode interpolation filter as for a TV receiver
TW307971B (de) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
US5719636A (en) * 1994-04-28 1998-02-17 Kabushiki Kaisha Toshiba Letter-box screen detection apparatus
EP0697787A3 (de) * 1994-08-20 1996-05-29 Loewe Opta Gmbh Verfahren und Schaltungsanordnung zur Darstellung eines 16:9-Fernsehbildes nach dem PAL-Plus-Verfahren auf dem Bildschirm eines Fernsehempfängers mit einer 16:9-formatigen Bildröhre
DE4432169A1 (de) * 1994-09-09 1996-03-14 Bosch Siemens Hausgeraete Fernsehgerät
US5574508A (en) * 1994-11-02 1996-11-12 Rca Thomson Licensing Corporation Vertical panning for interlaced video
ATE190792T1 (de) * 1994-12-12 2000-04-15 Sony Wega Produktions Gmbh Verfahren und vorrichtung zur gleichzeitigen darstellung von zwei bildern
EP0737004A1 (de) * 1995-04-05 1996-10-09 Thomson Consumer Electronics, Inc. Halbbild Diskriminierschaltung für ein Videosignal
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
JP3617130B2 (ja) * 1995-07-21 2005-02-02 ソニー株式会社 映像信号処理回路及び画像表示装置
EP0758184B1 (de) * 1995-08-09 2000-07-12 Koninklijke Philips Electronics N.V. Vorrichtung zur Bildanzeige mit Verschiebung des unteren Bildbereichs
KR0176825B1 (ko) * 1995-08-16 1999-05-01 구자홍 티브이의 영상 모드 선택 방법 및 그 장치
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
JPH0993548A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 文字情報表示機能付きテレビ受信機
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
FR2742279B1 (fr) * 1995-12-06 1998-01-09 Thomson Multimedia Sa Dispositif de decimation de sequences de donnees numeriques
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
JP3575153B2 (ja) * 1996-01-17 2004-10-13 ソニー株式会社 アスペクト比判別回路及び映像モニタ装置
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
CN1065396C (zh) * 1996-02-17 2001-05-02 明碁电脑股份有限公司 宽屏幕电视的屏幕检测***
JPH09284671A (ja) * 1996-04-18 1997-10-31 Toshiba Corp 走査線変換装置
EP0802671B1 (de) * 1996-04-18 2000-03-01 Matsushita Electric Industrial Co., Ltd. Digitale Signalverarbeitungsschaltung für einen Fernsehempfänger
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
EP0822711A3 (de) * 1996-08-02 1998-07-01 SANYO ELECTRIC Co., Ltd. Anzeigegerät für Internet-Information
KR100206802B1 (ko) * 1996-08-20 1999-07-01 구자홍 텔레비젼수상기의 자동 와이드화면 디스플레이 방법 및 장치
KR100678355B1 (ko) * 1996-09-27 2007-05-14 소니 가부시끼 가이샤 영상표시및제어장치와그의방법
US5854902A (en) * 1996-10-31 1998-12-29 Sensormatic Electronics Corporation Video data capture and formatting in intelligent video information management system
DE19652362A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Kompensation der durch die Verarbeitung von Chrominanz-Signalen entstehenden Luminanzdefekte
JPH1198422A (ja) * 1997-09-19 1999-04-09 Sony Corp 映像信号判別回路
JP3464924B2 (ja) * 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
GB9817421D0 (en) * 1998-08-11 1998-10-07 Danmere Limited Interactive television control/operating system
CN1096181C (zh) * 1998-08-13 2002-12-11 汤姆森消费电子有限公司 视频显示控制***
DE19911947C2 (de) * 1999-03-17 2003-04-24 Infineon Technologies Ag Verfahren zur Farbkantenverbesserung bei einer Bildeinblendung
GB2349288B (en) 1999-04-16 2003-10-22 Quantel Ltd A video editing system
US6791578B1 (en) 2000-05-30 2004-09-14 Apple Computer, Inc. 16:9 aspect ratio and anamorphic image processing
US7181416B2 (en) * 2000-06-08 2007-02-20 Blackstone Corporation Multi-function transaction processing system
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US20030204457A1 (en) * 2002-04-26 2003-10-30 Arias Luis A. Payee account payment system
DE10226071A1 (de) * 2002-06-12 2004-01-08 Fujitsu Siemens Computers Gmbh Verfahren und Vorrichtung zum Darstellen eines digitalisierten Bildes
US20060032911A1 (en) * 2002-10-07 2006-02-16 Arias Luis A Prepaid card issuing system
CN100341325C (zh) * 2003-03-08 2007-10-03 中兴通讯股份有限公司 会议电视***数字多画面回传的终端名显示的方法
CN101702756B (zh) 2003-04-28 2013-04-17 松下电器产业株式会社 记录介质和方法、再现装置和方法、程序和集成电路
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
CN100385926C (zh) * 2004-03-31 2008-04-30 凌阳科技股份有限公司 具有储存功能的液晶显示***
JP4537107B2 (ja) * 2004-04-06 2010-09-01 キヤノン株式会社 映像表示装置、映像表示方法、及びコンピュータプログラム
US7113200B2 (en) * 2004-05-21 2006-09-26 Polycom, Inc. Method and system for preparing video communication image for wide screen display
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7427704B2 (en) * 2004-09-09 2008-09-23 Huwaldt David A Stringed instrument fingering guide
CN100584166C (zh) 2005-05-07 2010-01-20 富准精密工业(深圳)有限公司 液冷散热装置
US20070008338A1 (en) * 2005-05-28 2007-01-11 Young-Chan Kim Display system, display apparatus, and method of controlling video source and display apparatus
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
MX2008001485A (es) * 2005-08-05 2008-04-04 Samsung Electronics Co Ltd Aparato para proporcionar pantallas multiples y metodo para configurar dinamicamente pantallas multiples.
US8949894B2 (en) 2005-08-05 2015-02-03 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
WO2007057875A2 (en) 2005-11-15 2007-05-24 Nds Limited Digital video zooming system
WO2007114675A1 (en) * 2006-04-06 2007-10-11 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method for dynamic configuration of the same
FR2901947A1 (fr) * 2006-05-30 2007-12-07 Nds Technologies France Soc Pa Procede de gestion de l'affichage d'une video retaillee notamment pour la television haute definition
CN101946500B (zh) * 2007-12-17 2012-10-03 伊克鲁迪控股公司 实时视频包含***
CN101483034B (zh) * 2008-02-22 2010-10-13 青岛海信电器股份有限公司 多画面显示方法和装置
JP5096247B2 (ja) * 2008-07-08 2012-12-12 ルネサスエレクトロニクス株式会社 画像処理装置、及び方法
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8508449B2 (en) * 2008-12-18 2013-08-13 Sharp Corporation Adaptive image processing method and apparatus for reduced colour shift in LCDs
BRPI1011302A2 (pt) * 2009-06-17 2016-03-22 Sharp Kk registrador de deslocamento, circuito de excitação de vídeo, painel de exibição e dispositivo de exibição
WO2010146752A1 (ja) * 2009-06-17 2010-12-23 シャープ株式会社 シフトレジスタ、表示駆動回路、表示パネル、表示装置
BR112012008070A2 (pt) * 2009-07-29 2016-03-01 Sharp Kk dispositivo de exibição de imagem e método de exibição de imagem
JP2013514430A (ja) 2009-12-18 2013-04-25 エクソンモービル リサーチ アンド エンジニアリング カンパニー 炭化水素精製プロセスにおける汚れ軽減のためのポリアルキレンエポキシポリアミン添加剤
CN102107040B (zh) * 2009-12-25 2013-05-01 朝日英达科株式会社 导线
KR101682147B1 (ko) * 2010-04-05 2016-12-05 삼성전자주식회사 변환 및 역변환에 기초한 보간 방법 및 장치
US8698958B2 (en) 2010-06-16 2014-04-15 Silicon Image, Inc. Mechanism for memory reduction in picture-in-picture video generation
JP5672862B2 (ja) 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
RU2452125C1 (ru) * 2011-06-23 2012-05-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Система обработки изображений
TWI486052B (zh) 2011-07-05 2015-05-21 Realtek Semiconductor Corp 立體影像處理裝置以及立體影像處理方法
CN103686064B (zh) * 2012-08-31 2017-05-03 杭州海康威视数字技术股份有限公司 画面分割显示的方法及客户端
CN104798129B (zh) * 2012-11-27 2018-10-19 索尼公司 显示装置、显示方法和计算机可读介质
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术
CN107454283B (zh) * 2016-06-01 2020-12-01 联发科技股份有限公司 视频信号输出***与方法
CN106162262A (zh) * 2016-07-28 2016-11-23 王晓光 视频广告接收侧的接收方法及***
US11229135B2 (en) 2019-04-01 2022-01-18 Dell Products L.P. Multiple function chassis mid-channel
CN111179883B (zh) * 2020-01-03 2022-06-03 云谷（固安）科技有限公司 图像显示方法和装置、移动终端、计算机设备、存储介质

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE490074A (de) * 1948-07-09
AT303141B (de) * 1970-01-20 1972-11-10 Siemens Ag Anordnung zum Auswerten bestimmter Bildteile
US3624289A (en) * 1970-08-26 1971-11-30 Data Plex Systems Apparatus for blanking portion of fields of television video signals
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5329019A (en) * 1976-08-30 1978-03-17 Toshiba Corp Color relevision receiver set
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4259690A (en) * 1977-10-06 1981-03-31 Sharp Kabushiki Kaisha Multi-picture tuning scheme of television receiver
US4266242A (en) * 1978-03-21 1981-05-05 Vital Industries, Inc. Television special effects arrangement
DK149879A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
JPS5853791Y2 (ja) * 1979-05-08 1983-12-07 ソニー株式会社 画像デイスプレイ装置
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
GB2073536B (en) * 1980-04-09 1984-06-06 British Broadcasting Corp Television signal processing
US4399462A (en) * 1981-01-30 1983-08-16 Fairchild-Weston Systems Inc. Video split screen technique
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
DE3233288A1 (de) * 1982-09-08 1984-03-08 Robert Bosch Gmbh, 7000 Stuttgart System zur zeitlichen kompression und/oder expansion von elektrischen signalen
US4651195A (en) * 1983-04-04 1987-03-17 Robot Research, Inc. Monochrome-compatible color slow scan television system
US4524447A (en) * 1983-05-25 1985-06-18 Rca Corporation Digital signal processing apparatus having digital dither
US4556900A (en) * 1983-05-25 1985-12-03 Rca Corporation Scaling device as for quantized B-Y signal
US4556906A (en) * 1983-11-15 1985-12-03 Rca Corporation Kinescope blanking scheme for wide-aspect ratio television
JPS60160780A (ja) * 1984-01-31 1985-08-22 Nec Corp 特殊効果用画像記憶装置
US4622577A (en) * 1984-02-03 1986-11-11 Rca Corporation Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
JPS60180383A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
GB2160051A (en) * 1984-04-26 1985-12-11 Philips Electronic Associated Video signal processing arrangement
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
US4707742A (en) * 1984-04-26 1987-11-17 U.S. Philips Corporation Video signal processing arrangement
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4594726A (en) * 1984-11-29 1986-06-10 Rca Corporation Dedithering circuitry in digital TV receiver
US4796086A (en) * 1984-11-30 1989-01-03 Fuji Photo Film Co., Ltd. Method for converting color picture signals
NL8403929A (nl) * 1984-12-24 1986-07-16 Philips Nv Kleurentelevisietransmissie- respektievelijk informatieopslagsysteem met tijdmultiplexkodering en daartoe geschikte informatiegever en -ontvanger.
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4656516A (en) * 1985-03-25 1987-04-07 Rca Corporation Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4670784A (en) * 1985-04-15 1987-06-02 Cbs, Inc. Methods for coping with non-uniform phosphor aging in dual mode television receivers
GB2179828B (en) * 1985-08-14 1989-08-02 Rca Corp Selectable raster size for video display
US4763194A (en) * 1985-08-14 1988-08-09 Rca Licensing Corporation Selectable raster size for video display
JPS6239762A (ja) * 1985-08-16 1987-02-20 Nippon Mining Co Ltd 管状体の超音波探傷方法
US4729012A (en) * 1985-08-30 1988-03-01 Rca Corporation Dual mode television receiver for displaying wide screen and standard aspect ratio video signals
US4758893A (en) * 1985-09-23 1988-07-19 Quanticon Inc. Cinematic dithering for television systems
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
AU591743B2 (en) * 1985-12-28 1989-12-14 Sony Corporation Television receiver
GB8602644D0 (en) 1986-02-04 1986-03-12 British Broadcasting Corp Video systems
DE3663875D1 (en) * 1986-03-08 1989-07-13 Ant Nachrichtentech Motion compensating field interpolation method using a hierarchically structured displacement estimator
JPH07113821B2 (ja) * 1986-04-21 1995-12-06 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPS62263780A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
JPS62263781A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
DE3787923T2 (de) * 1986-05-12 1994-05-26 Hitachi Ltd Bildverarbeitungssystem.
FR2599201A1 (fr) * 1986-05-23 1987-11-27 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
US4768093A (en) * 1986-06-05 1988-08-30 North American Philips Corporation Vertical pre-filter for pip television receivers
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPH0797838B2 (ja) * 1986-09-30 1995-10-18 キヤノン株式会社 撮像装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory
US4689681A (en) * 1986-10-24 1987-08-25 The Grass Valley Group, Inc. Television special effects system
JPS63146671A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JPS63146672A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受信装置
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
JPH0824355B2 (ja) * 1987-01-27 1996-03-06 松下電器産業株式会社 テレビジヨン受信装置
GB8701770D0 (en) * 1987-01-27 1987-03-04 Thorn Emi Home Electron Video processing
JP2506718B2 (ja) * 1987-02-06 1996-06-12 松下電器産業株式会社 テレビジヨン受像機
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4991014A (en) * 1987-02-20 1991-02-05 Nec Corporation Key signal producing apparatus for video picture composition
US4839728A (en) * 1987-03-23 1989-06-13 Rca Licensing Corporation Picture-in-picture video signal generator
EP0285902A3 (de) * 1987-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datenreduktion digitaler Bildsequenzen
US5005080A (en) * 1987-05-15 1991-04-02 Pioneer Electronic Corporation Method and apparatus of image processing
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JPS6429178A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Image display device
JP2595551B2 (ja) * 1987-08-14 1997-04-02 ソニー株式会社 画像信号処理装置
DE3728444A1 (de) * 1987-08-26 1989-03-09 Thomson Brandt Gmbh Verfahren und schaltungsanordnung zur verbesserung der aufloesung von digitalen signalen
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US4766355A (en) * 1987-09-25 1988-08-23 Zenith Electronics Corporation Automatic vertical size control
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
US4891705A (en) * 1987-11-30 1990-01-02 Nec Corporation Apparatus for generating a picture signal at precise horizontal position
JP2578852B2 (ja) * 1987-12-14 1997-02-05 松下電器産業株式会社 高品位テレビジョン受信装置
JPH01157181A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01157182A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01205688A (ja) * 1988-02-10 1989-08-18 Nec Corp テレビ受像機
JPH01221067A (ja) * 1988-02-29 1989-09-04 Sony Corp 画像表示装置
JPH01248879A (ja) * 1988-03-30 1989-10-04 Toshiba Corp アドレス制御回路
JP2829962B2 (ja) * 1988-04-28 1998-12-02 松下電器産業株式会社 テレビジョン受像機
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US4829378A (en) * 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
US4910585A (en) * 1988-06-29 1990-03-20 General Electric Company Frequency selective video signal intraframe processor
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
KR950010887B1 (en) * 1988-07-08 1995-09-25 Samsung Electronics Co Ltd Multi-screen producting image control circuit
NL8801802A (nl) * 1988-07-15 1990-02-01 Philips Nv Videosignaalverwerkingsschakeling.
JPH0813126B2 (ja) * 1988-08-12 1996-02-07 沖電気工業株式会社 画像通信装置
US4916525A (en) * 1988-08-29 1990-04-10 Hughes Aircraft Company High definition TV system
US4984078A (en) * 1988-09-02 1991-01-08 North American Philips Corporation Single channel NTSC compatible EDTV system
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
JPH02132980A (ja) * 1988-11-14 1990-05-22 Sony Corp Ｔｖ受像機
JPH02137585A (ja) * 1988-11-18 1990-05-25 Sony Corp テレビジョン受像機
US4984081A (en) * 1989-01-24 1991-01-08 Matsushita Electric Industrial Co., Ltd. Apparatus for receiving and selecting high-definition television (HDTV) signals and standard television (NTSC) signals
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
HU217387B (hu) * 1989-08-23 2000-01-28 Thomson Consumer Electronics Inc. Elrendezés konvergáltatás vezérlésére különböző, függőleges formátumú kijelzések létrehozásánál, és képernyős megjelenítőkészülék
US5027078A (en) * 1989-10-10 1991-06-25 Xerox Corporation Unscreening of stored digital halftone images by logic filtering
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5021887A (en) * 1989-12-13 1991-06-04 Samsung Electronics Co., Ltd. Method and circuit for composing still image of picture-in-picture
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry

Also Published As

Publication number Publication date
PT97816B (pt) 1998-12-31
US5285282A (en) 1994-02-08
DE4191166T (de) 1993-04-01
CN1057148A (zh) 1991-12-18
MY115270A (en) 2003-05-31
WO1991019397A1 (en) 1991-12-12
EP0532665B1 (de) 1997-05-02
ES2134196T3 (es) 1999-10-01
MY105289A (en) 1994-09-30
CA2082260A1 (en) 1991-12-02
AU8084591A (en) 1991-12-31
JP3310667B2 (ja) 2002-08-05
PT97818B (pt) 1998-12-31
EP0532653A4 (en) 1993-11-24
KR100195360B1 (en) 1999-06-15
PT97814B (pt) 1998-12-31
JPH05507824A (ja) 1993-11-04
CN1034460C (zh) 1997-04-02
CN1057560A (zh) 1992-01-01
PL167644B1 (pl) 1995-10-31
DE69128784T2 (de) 1998-05-14
JPH05507831A (ja) 1993-11-04
WO1991019387A1 (en) 1991-12-12
AU7909591A (en) 1991-12-31
JP4227950B2 (ja) 2009-02-18
PT97810A (pt) 1993-08-31
PT97812B (pt) 1998-12-31
WO1991019386A1 (en) 1991-12-12
EP0831645B1 (de) 2000-08-16
JP3338048B2 (ja) 2002-10-28
AU7983391A (en) 1991-12-31
SG75762A1 (en) 2000-10-24
JPH05508065A (ja) 1993-11-11
KR100195358B1 (ko) 1999-06-15
WO1991019385A1 (en) 1991-12-12
CN1057140A (zh) 1991-12-18
JPH05507595A (ja) 1993-10-28
JP2007129728A (ja) 2007-05-24
KR100195363B1 (ko) 1999-06-15
SG64307A1 (en) 1999-04-27
EP0532682B1 (de) 1997-10-08
JP3140774B2 (ja) 2001-03-05
JPH05507825A (ja) 1993-11-04
CN1057139A (zh) 1991-12-18
ES2103814T3 (es) 1997-10-01
ES2148152T3 (es) 2000-10-16
DE69132349T2 (de) 2000-12-28
JPH05507830A (ja) 1993-11-04
EP0831645A1 (de) 1998-03-25
CN1057141A (zh) 1991-12-18
TR25549A (tr) 1993-05-01
PT97808B (pt) 1998-12-31
CN1034466C (zh) 1997-04-02
DE69129806D1 (de) 1998-08-20
CN1053310C (zh) 2000-06-07
CN1041878C (zh) 1999-01-27
JP2002125171A (ja) 2002-04-26
EP0532667A1 (de) 1993-03-24
DE69125936T2 (de) 1997-08-21
DE69125936D1 (de) 1997-06-05
MY108640A (en) 1996-10-31
DE69131501D1 (de) 1999-09-09
AU7907391A (en) 1991-12-31
EP0532667A4 (en) 1993-12-22
PT97818A (pt) 1993-06-30
PT97816A (pt) 1993-06-30
GB2259830B (en) 1994-11-16
ES2108046T3 (es) 1997-12-16
AU8072591A (en) 1991-12-31
SG79895A1 (en) 2001-04-17
EP0532635B1 (de) 1997-08-06
PT97811B (pt) 1999-05-31
EP0532672A1 (de) 1993-03-24
EP0533748A1 (de) 1993-03-31
DE69126665D1 (de) 1997-07-31
MY106816A (en) 1995-07-31
EP0532592B1 (de) 1998-01-21
JPH05507832A (ja) 1993-11-04
JPH05507823A (ja) 1993-11-04
EP0532672B1 (de) 1998-12-09
KR100195589B1 (ko) 1999-06-15
JPH05507593A (ja) 1993-10-28
WO1991019390A1 (en) 1991-12-12
EP0532652B1 (de) 1999-02-10
PT97815B (pt) 1998-12-31
JP2780869B2 (ja) 1998-07-30
ES2151217T3 (es) 2000-12-16
AU7996791A (en) 1991-12-31
EP0532592A4 (de) 1994-01-05
JPH05507596A (ja) 1993-10-28
DE69130892D1 (de) 1999-03-25
PT102241A (pt) 2000-07-31
EP0533748B1 (de) 2001-11-21
SG64872A1 (en) 1999-05-25
EP0532682A1 (de) 1993-03-24
CN1036430C (zh) 1997-11-12
WO1991019388A1 (en) 1991-12-12
JP3145703B2 (ja) 2001-03-12
HU9203768D0 (en) 1993-04-28
IN177990B (de) 1997-03-01
EP0532711A4 (en) 1993-12-15
RU2119187C1 (ru) 1998-09-20
KR0183367B1 (ko) 1999-05-01
SG81864A1 (en) 2001-07-24
JPH05507827A (ja) 1993-11-04
DE69127193T2 (de) 1997-12-18
MY107482A (en) 1995-12-31
EP0533738B1 (de) 1997-08-13
PT97813A (pt) 1993-06-30
DE69127286T2 (de) 1998-01-02
EP0532676B1 (de) 1999-08-04
HK1004588A1 (en) 1998-11-27
EP0540548A1 (de) 1993-05-12
EP0532635A4 (en) 1993-12-22
CA2082260C (en) 2002-01-22
SG96156A1 (en) 2003-05-23
EP0540548A4 (en) 1993-11-24
EP0532652A1 (de) 1993-03-24
EP0532676A4 (en) 1993-11-24
CN1041879C (zh) 1999-01-27
JPH05508521A (ja) 1993-11-25
CN1057149A (zh) 1991-12-18
MY106666A (en) 1995-07-31
CN1057142A (zh) 1991-12-18
JP3420234B2 (ja) 2003-06-23
CN1057373A (zh) 1991-12-25
MY106812A (en) 1995-07-31
EP0532711A1 (de) 1993-03-24
CN1057147A (zh) 1991-12-18
DE4191157C2 (de) 1996-06-13
PT97810B (pt) 1998-12-31
SG91239A1 (en) 2002-09-17
AU8083991A (en) 1991-12-31
CN1034465C (zh) 1997-04-02
PT97809A (pt) 1993-06-30
TW252257B (de) 1995-07-21
WO1991019394A1 (en) 1991-12-12
AU8064391A (en) 1991-12-31
CN1057144A (zh) 1991-12-18
WO1991019400A1 (en) 1991-12-12
DE69132376D1 (de) 2000-09-21
TW243575B (de) 1995-03-21
KR100191409B1 (en) 1999-06-15
EP0532635A1 (de) 1993-03-24
DE69132349D1 (de) 2000-09-07
WO1991019384A1 (en) 1991-12-12
EP0533738A1 (de) 1993-03-31
CN1057372A (zh) 1991-12-25
EP0532615A1 (de) 1993-03-24
EP0532592A1 (de) 1993-03-24
CN1039372C (zh) 1998-07-29
ES2124703T3 (es) 1999-02-16
FI925436A (fi) 1992-11-30
DE4191157T1 (de) 1993-10-07
MY106821A (en) 1995-07-31
KR100190247B1 (ko) 1999-06-15
EP0532653A1 (de) 1993-03-24
MY111161A (en) 1999-09-30
WO1991019381A1 (en) 1991-12-12
MY106517A (en) 1995-06-30
WO1991019399A1 (en) 1991-12-12
WO1991019398A1 (en) 1991-12-12
AU8211591A (en) 1991-12-31
CN1057150A (zh) 1991-12-18
GB2259830A (en) 1993-03-24
JP3354927B2 (ja) 2002-12-09
EP0532667B1 (de) 1997-08-06
DE69125834T2 (de) 1997-07-31
WO1991019380A1 (en) 1991-12-12
KR100195591B1 (ko) 1999-06-15
KR100195361B1 (ko) 1999-06-15
SG55018A1 (en) 1998-12-21
PT97817B (pt) 1998-12-31
WO1991019378A1 (en) 1991-12-12
HUT64662A (en) 1994-01-28
AU7960791A (en) 1991-12-31
DE4191166C2 (de) 2002-07-18
GB9012326D0 (en) 1990-07-18
CN1034461C (zh) 1997-04-02
EP0533748A4 (en) 1993-11-24
AU8087191A (en) 1991-12-31
EP1130909A2 (de) 2001-09-05
JP3247373B2 (ja) 2002-01-15
KR100195364B1 (ko) 1999-06-15
WO1991019393A1 (en) 1991-12-12
JPH05507597A (ja) 1993-10-28
JPH05507822A (ja) 1993-11-04
EP0532583A1 (de) 1993-03-24
AU8186091A (en) 1991-12-31
JP2005130515A (ja) 2005-05-19
DE69130892T2 (de) 1999-07-01
DE69127897D1 (de) 1997-11-13
PT97808A (pt) 1993-06-30
JPH05508061A (ja) 1993-11-11
CN1034545C (zh) 1997-04-09
DE69127193D1 (de) 1997-09-11
KR100195359B1 (ko) 1999-06-15
DE69132376T2 (de) 2001-02-01
ES2128319T3 (es) 1999-05-16
KR930701061A (ko) 1993-03-16
MY110220A (en) 1998-03-31
CN1057143A (zh) 1991-12-18
EP0540548B1 (de) 1997-04-23
CN1052601C (zh) 2000-05-17
CN1034544C (zh) 1997-04-09
EP0532665A4 (en) 1993-11-24
DE69127286D1 (de) 1997-09-18
EP0532665A1 (de) 1993-03-24
KR100195590B1 (ko) 1999-06-15
WO1991019379A1 (en) 1991-12-12
JP3699373B2 (ja) 2005-09-28
PT97813B (pt) 1998-12-31
PT97811A (pt) 1993-08-31
AU8185891A (en) 1991-12-31
ES2100232T3 (es) 1997-06-16
EP0532676A1 (de) 1993-03-24
DE69127897T2 (de) 1998-03-05
MY106670A (en) 1995-07-31
JP3228420B2 (ja) 2001-11-12
SG82550A1 (en) 2001-08-21
KR100195357B1 (ko) 1999-06-15
PT97809B (pt) 1998-12-31
US5289284A (en) 1994-02-22
DE69132822D1 (de) 2002-01-03
DE69125834D1 (de) 1997-05-28
AU8076891A (en) 1991-12-31
CN1052600C (zh) 2000-05-17
PT97819B (pt) 1998-12-31
DE69127194T2 (de) 1997-12-18
CN1034462C (zh) 1997-04-02
EP0532672A4 (en) 1993-12-22
EP1130909A3 (de) 2001-10-24
PT97814A (pt) 1993-06-30
JP3373509B2 (ja) 2003-02-04
WO1991019395A1 (en) 1991-12-12
ES2165841T3 (es) 2002-04-01
PT97817A (pt) 1993-08-31
TW223215B (de) 1994-05-01
DE69128784D1 (de) 1998-02-26
EP0532583B1 (de) 1998-07-15
KR100195362B1 (ko) 1999-06-15
DE69129806T2 (de) 1998-11-19
SG63585A1 (en) 1999-03-30
KR100202157B1 (ko) 1999-06-15
DE69127194D1 (de) 1997-09-11
ES2118085T3 (es) 1998-09-16
FI925436A0 (fi) 1992-11-30
HU225277B1 (en) 2006-08-28
MY110244A (en) 1998-03-31
AU8059091A (en) 1991-12-31
BR9106539A (pt) 1993-05-25
SG80522A1 (en) 2001-05-22
DE69131501T2 (de) 1999-11-18
DE69130610T2 (de) 1999-05-06
ES2106082T3 (es) 1997-11-01
CN1057146A (zh) 1991-12-18
JP3298876B2 (ja) 2002-07-08
JP3251581B2 (ja) 2002-01-28
EP0532583A4 (en) 1993-11-24
JPH05508522A (ja) 1993-11-25
CN1057138A (zh) 1991-12-18
KR100195588B1 (ko) 1999-06-15
JP3333191B2 (ja) 2002-10-07
PT97815A (pt) 1993-08-31
EP0532615B1 (de) 2000-08-02
GB9223471D0 (en) 1993-01-13
DE69130610D1 (de) 1999-01-21
PT97819A (pt) 1993-06-30
EP0532615A4 (en) 1993-11-24
EP0532653B1 (de) 1997-06-25
FI100931B (fi) 1998-03-13
DE69126665T2 (de) 1997-12-11
ES2106083T3 (es) 1997-11-01
PT97812A (pt) 1993-06-30
JP3333189B2 (ja) 2002-10-07
PT102241B (pt) 2003-07-31
JPH06502748A (ja) 1994-03-24
KR930701064A (ko) 1993-03-16
EP0532682A4 (en) 1993-12-01
MY107487A (en) 1995-12-30
EP0533738A4 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
DE69132822T2 (de) System zur Synchronisierung von Halbbildern, bei dem der Zeilensprung erhalten bleibt
DE69324332T2 (de) Automatischer Synchronisierschalter für Mehrfachbildwiedergabe
US5434625A (en) Formatting television pictures for side by side display
DE4300043A1 (en) Wide-screen TV picture-within-picture horizontal deflection system - transfers succession of lines of smaller picture from memory with delay variable for selected horizontal position.
DE69319452T2 (de) Anzeigegerät
DE69323249T2 (de) Anzeige von einem verschachtelten Videosignal mit einem nichtverschachtelten Videosignal
US5345272A (en) Delay matching for video data during expansion and compression
DE69325471T2 (de) Vertikalrücksetzerzeugungssystem
US5365278A (en) Side by side television pictures
EP0616466A1 (de) Horizontale Panoramierung für ein Breitbildschirmfernsehen
DE69330467T2 (de) Adaptive letterbox-detektion
DE69326355T2 (de) Anordnung und Verfahren zur Steuerung einer Videoanzeigevorrichtung
DE69422969T2 (de) Unabhängige horizontale Panoramierung für Seite-an-Seite Bilder
DE69328824T2 (de) Horizontale Panoramierung für ein Breitbildschirmfernsehen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition