CN1036430C - 宽屏幕电视 - Google Patents

宽屏幕电视 Download PDF

Info

Publication number
CN1036430C
CN1036430C CN91103754A CN91103754A CN1036430C CN 1036430 C CN1036430 C CN 1036430C CN 91103754 A CN91103754 A CN 91103754A CN 91103754 A CN91103754 A CN 91103754A CN 1036430 C CN1036430 C CN 1036430C
Authority
CN
China
Prior art keywords
signal
video
circuit
display
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN91103754A
Other languages
English (en)
Other versions
CN1057138A (zh
Inventor
罗伯特·D·阿尔特曼霍弗
恩里克·罗德里格斯-卡瓦佐斯
唐纳德·H·威利斯
纳撒尼尔·H·埃尔索兹
巴思·A·坎菲尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10676970&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1036430(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of CN1057138A publication Critical patent/CN1057138A/zh
Application granted granted Critical
Publication of CN1036430C publication Critical patent/CN1036430C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/04—Context-preserving transformations, e.g. by using an importance map
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/007—Systems with supplementary picture signal insertion during a portion of the active part of a television signal, e.g. during top and bottom lines in a HDTV letter-box system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Color Television Systems (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Image Analysis (AREA)
  • Television Signal Processing For Recording (AREA)
  • Details Of Television Scanning (AREA)
  • Image Processing (AREA)
  • Synchronizing For Television (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

一种显示***包括：显示装置，具有第一显示格式比；映射装置，在显示装置上映射出可调节的图象显示区；视频信号处理装置，处理输入的具有一个不同的显示格式比的视频信号的第一第二视频信号；开关装置，选择地耦合视频信号源作为输入视频信号；选择装置，从第一和第二视频信号的一个与它们的组合信号之中选取后作为输出视频信号；和控制装置，用于控制映射装置、处理装置和选择装置，以调节输出视频信号中各图象呈现的显示格式比和图象宽高比。

Description

宽屏幕电视
本发明涉及电视技术领域，例如那些必须内插视频数据来实现各种显示格式的宽屏幕显示格式比屏幕的电视。现在的大部分电视其显示格式比(即水平宽度与垂直高度比)为4∶3。例如为16∶9的宽显示格式比更接近电影的显示格式比。本发明既适用于直观式电视，也适用于投影电视。
显示格式比为4∶3(常称为4×3)的电视在显示单个和多个视频信号源的方面受到限制。商业电视广播台传输的电视信号(实验性资料例外)是用4×3显示格式比播出的。许多电视观众都感到4×3显示格式看起来没有与电影相关的较宽的显示格式悦目。宽显示格式的电视不仅显示效果更为悦目，而且能以相应的宽显示格式对宽显示格式的信号源信号进行显示。电影“看起来”就应该象电影，不应该是其画幅受到限制或畸变的版本。视频源无论是当例如用电视电影机将影片变换成电视，或者用电视中的处理器进行变换时，其画幅都不应受到限制。
宽显示格式比电视还适用于各式各样的显示，既适用于普通的和宽显示格式的信号，也适用于这两种显示格式在多图象显示形式下的组合显示。但使用宽显示比屏幕带来许多问题。要改变多信号源的显示格式比，要从非同步但同时显示的信号源产生出一致的定时信号，要在多个信号源之间进行切换以产生多图象显示，还要从压缩的数据信号提供高清晰度的图象，这些都属于上述问题的范围。本发明的宽屏幕电视能解决所有这些问题。按照本发明各种方案设计的宽屏幕电视能从相同或不同显示格式比的单个和多个信号源提供高清晰度的单个和多个图象显示，而且显示格式比可加以选择。
宽显示格式比电视可在采取基本或标准水平扫描频率及其倍数扫描频率、并以隔行扫描和非隔行扫描的方式显示视频信号的电视***中加以实现。例如，标准的NTSC制视频信号就是通过隔行扫描各视频帧的顺次各场进行显示的，各场则由大约15,734赫的基本或标准水平扫描频率的扫描动作形成的光栅产生的。视频信号的基本扫描频率有各种叫法：fH，1fH和1H都是。1fH信号的实际频率随不同的视频标准而异。为提高电视设备的图象质量，目前已研制出以非隔行扫描的方式逐行显示视频信号的电视***。逐行扫描要求在被配用来扫描隔行扫描格式两个场中的一个场的同样的时间内扫描各显示帧。没有闪烁的AA-BB显示要求接连地扫描各场两次。在各情况下，水平扫描频率必须是标准水平频率的2倍。这种逐行扫描或无闪烁显示的扫描频率有各种不同的叫法：2fH和2H。2fH的扫描频率例如按美国标准约为31,468赫。
本发明的宽屏幕电视都具有上述功能和好处。视频显示具有第一显示格式比，例如16×9。映射电路在视频显示器上映射可调节的图象显示区。第一和第二信号处理器从所输入的具有其中一个不同的显示格式比(例如4×3和16×9)的视频信号产生第一和第二经选择性内插处理的视频信号。对所输入的视频信号经过内插处理能产生受扩展和压缩的效果。第一和第二信号处理器还能有选择地对输入的视频信号起画幅限制作。总的说来，可以将输入视频信号有选择地限制其画幅、进行内插处理、既限制其画幅又进行内插处理或既不加以限幅又不进行内插处理。一个切换电路有选择地耦合视频信号源作为输入的视频信号。同步电路使第一和第二信号处理器与映射电路同步。选择电路从第一和第二经处理的视频信号中的一个视频信号与第一和第二经处理的视频信号组成的组合信号两者之间进行选择，作为输出视频信号。控制电路控制映射电路、第一和第二信号处理器和选择电路以调节输出的视频信号中各图象的显示格式比和图象宽高比。输入的视频信号不同的显示格式比的其中一个显示格式比可与视频显示器的第一显示格式比相同。映射电路可包括阴极射线管光栅发生电路或液晶显示器地址矩阵发生器。显示***还包括将隔行扫描的视频信号转换成非隔行扫描格式的电路、两个内部调谐器和多个外部插孔。在本发明时一个设计中，图象显示区只能在垂直方向上调节，第一和第二信号处理电路只能在水平方向上对视频信号进行内插。
图1(a)-1(i)用以说明宽屏幕电视的各种不同显示格式。
图2是根据本发明各方面制造且适宜在2fH的水平扫描下工作的宽屏幕电视的方框图。
图3是图2所示的宽屏处理器的方框图。
图4(a)是根据本发明的各方面制造且适宜在1fH水平扫描下工作的宽屏幕电视的方框图。
图4(b)是根据本发明的各方面制造且适宜与液晶显示***配合工作的宽屏幕电视的方框图。
图5是图4所示宽屏处理器的方框图。
图6的方框图更详细地示出了图3和图5共同的宽屏处理器的细节。
图7是图6所示的画中画处理器的方框图。
图8是图6所示的门阵列的方框图，图中示出了主信号、辅助信号和输出信号的各通路。
图9和10是用以说明采用充分画幅限制信号产生图1(d)中所示的显示格式的定时图。
图11(a)的方框图更详细地示出了图8的主信号通路。
图11(b)示出了有助于说明图11(a)的主信号通路中视频压缩过程的波形。
图11(c)示出了有助于说明图11(a)的主信号通路中视频扩展过程的波形。
图12的方框图更详细地示出了图8的辅助信号通路。
图13是另一种主信号通路的方框图。
图14是图7画中画处理器的定时和控制部分的方框图。
图15、图16和图17是图14中所示的定时和控制部分的十份中取几份电路部分(decimation section)的方框图。
图18是控制图10-12中所示的十份中取几份部分用的数值表。
图19(a)和19(b)是分别控制水平和垂直压缩比的可全面编程、一般用途的十份中取几份电路的方框图。
图20是图2所示的隔行扫描-逐行扫描转换电路的方框图。
图21是图20中所示的减噪电路的方框图。
图22是图2所示偏转电路的方框和电路组合图。
图23是有助于说明实施垂直扫调的定时图。
图24(a)-24(c)是一些显示格式图，有助于说明图23的定时图。
图25是图2所示的RGB接口的方框图。
图26是图25所示的RGB-Y、U、V转换器的方框图。
图27是1fH转换成2fH过程中用以产生内部2fH信号的电路的方框图。
图28是图8中所示的辅助信号通路一部分的另一种方框图。
图29是五行FIFO行存储器的示意图，有助于说明如何避免读和写指针的碰撞。
图30是用于实现门阵列的辅助通路同步电路的简化电路的方框图。
图31的定时图说明了上/下场指示器与视频帧的水平行的对应关系。
图32-34有助于说明维持同时显示出表现出相对领前的视频信号的隔行扫描完整性。
图35(a)-35(b)是有助于说明图36中所示电路的工作情况的一些波形。
图36是结合图31-35说明隔行扫描完整性的电路的方框图。
图37是有助于说明与画中画处理器有关的视频RAM中的存储器映射的原理图。
图38是控制主视频信号与辅助视频信号之间的输出切换的电路的方框图。
图39和40分别为1位抖颤调谐电路和去抖颤调谐(dithering anddedithering circuits)的方框图用以实现图6和图8的清晰度处理电路。
图41和42分别为2位抖颤调谐电路和去抖颤调谐电路，用以实现图6图8的清晰度处理电路。
图43是有助于说明改善抖颤调谐电路的工作情况的歪斜畸变方案的一览表。
图44是有助于说明实现图6和图8的清晰度处理电路的另一种方案的一览表。
图45和图46是有助于说明自动信箱检测器(letterbox detector)工作情况的图。
图47是结合图45-46加以说明的自动信箱检测器的方框图。
图48是实现自动信箱检测器的另一种电路的方框图。
图49是含有一个自动信箱检测器的垂直尺寸控制电路的方框图。
图50(a)-50(f)是有助于说明主视频信号彩色分量的模-数转换的一些波形的例子。
图51(a)-51(b)是有助于说明门阵列的主信号通路中的亮度和彩色分量的歪斜畸变的一些波形例子。
图52(a)和52(b)分别示出了亮度和彩色分量的主信号通路用以实现视频压缩的各部分。
图53(a)-53(l)有助于说明彩色分量相对于亮度分量的视频压缩。
图54(a)和54(b)分别示出了亮度和彩色分量的主信号通路用以实现视频扩展的各部分。
图55(a)-55(l)有助于说明彩色分量相对于亮度分量的视频扩展。
图56和57是一些象素图，有助于说明可用以实现图8、11(a)和12的内插器的两级可调内插滤波器的工作情况。
图58是两级经补偿的可调内插滤波器的方框图。
图59是构制成用以实现变焦特性的两级经补偿的内插滤波器的方框图。
图60是实现八抽头两级内插滤波器的电路的方框图。
图61是1/16或1/32清晰度内器的方框图。
图62是图61所示内插器的K值和C值表。
图63是从K值确定C值的电路的方框图。
图64是用图62的电路计算出来的数值表。
图65是从K值确定C值的另一种电路的方框图。
图66是从K值确定C值的又一种电路的方框图。
图67是一个曲线图，示出了传统的两级四点内插器的频率响应曲线。
图68的表和图69的曲线两者结合起来说明八点内插器的频率响应特性。
图70是频率响应对应于图68和69的八点内插器的方框图。
图1的各部分示出了可按本发明的各种不同设计实施的单个和多个图象显示格式的一些而不是全部的各种组合式。这里所选择的都是为便于说明按本发明的设计构成宽屏幕电视的特定电路而举出的例子。为便于说明和讨论起见，视频源或信号的传统显示格式宽高比通常假设为4×3，视频源或信号的宽屏幕显示格式宽高比则通常假设为16×9。本发明的各种设计并不局限于这些内容。
图1(a)示出了一般显示格式比为4×3的直观或投影电视。当16×9显示格式比图象作为4×3显示格式比信号传输时，屏幕顶部和底部出现黑色条纹，这通常被称为信箱格式(letterbox format)。这时所看到的图象要比整个可利用的显示区小一些。不然，也可以在传输之前将16×9显示格式比的信号源加以变换，从而使其充斥4×3显示格式画面的垂直方向。但这样就会有许多信息可能从左边和或右边画幅中被限制掉。作为另一种选择，可以将信箱式的图象在垂直方向扩展，但在水平方向不扩展，这样得出的图象就会因垂直延伸而失真。这三种办法都没有特别可取之处。
图1(b)示出了16×9的屏幕。16×9显示格式比的视频源能全面显示出来，画幅既不受限制又不失真。16×9显示格式比的信箱式图象本身是在4×3显示格式比的信号中，这种图象可通过将行加大一倍或加行的方法逐行扫描，从而提供有足够垂直清晰度的较大幅面显示。无论信号源是主信号源、辅助信号源或是外部的RGB信号源，本发明的宽屏幕电视都能显示这种16×9显示格式比的信号。
图1(c)示出了16×9显示格式比的主信号，4×3显示格式比的插图即在该信号中显示。若主视频信号和辅助视频信号都是16×9显示格式比信号源，则插图的显示格式比也可以为16×9。插图可显示在许多的不同位置。
图1(d)示出的显示格式中主视频信号和辅助视频信号都用同大小的图象显示出来。各显示区的显示格式比都是8×9，这当然和16×9及4×3的显示格式比不同。为在这样的显示区显示4×3显示格式比的信号源而不致产生水平或垂直失真，信号必然在左侧和/或右侧受到画幅的限制。如果容许宽高比由于图象在水平方向上受挤压而有些失真，则可以显示出更多的、其画幅受限程度较小的图象。水平挤压使图象中的实物垂直伸长。本发明的宽屏幕电视能提供“画幅受限制”和“宽高比失真”这二者在下列组合范围内的任何一种组合情况，即，这个范围的一个极端是：最大程度的“画幅受限制”与无“宽高比失真”相组合情况；另一个极端是：无“画幅受限制”与最大程度的“宽高比失真”相组合情况。
辅助视频信号处理通路中对数据取样的种种限制，使得产生的显示图象具有高清晰度并且图象幅面与主视频信号产生的显示图象一样大的整个信号处理过程复杂化。要解决这些复杂的问题可以有各种不同的方法。
图1(e)的显示格式是在16×9显示格式比的屏幕居中部位显示出14×3显示格式比的图象。右侧和左侧的黑条很明显。
图1(f)示出的显示格式同时显示出一个4×3显示格式比的大图象和三个4×3显示格式比的较小图象。在大图象周边外有较小图象的显示格式有时叫做POP，即画外画，而不是PIP(画中画)。在这里，两种显示格式都采用PIP或画中画一词。在宽屏幕电视设有两个调谐器的场合，无论两个调谐器都设在内部或一内一外地配置(例如盒式录象机中)，就可以使各显示图象中的两个图象显示出与信号源一致的实时动作。其余的图象可以以停帧格式显示出来。不难理解，增设另外的调谐器和另外的辅助信号处理通路可以提供两个以上的活动图象。应该也不难理解，大图象和三个小图象的位置是可以对调的，如图1(g)所示。
图1(h)示出的另一种显示格式是：一个4×3显示格式比的图象在中间，排成纵列的6个4×3显示格式比的较小图象各在两边。和上述格式一样，有两个调谐器的宽屏幕电视能提供两个活动的图象。其余的11个图象就以停帧的格式显示。
图1(i)示出了由12个4×3显示格式比图象组成的格子的显示格式。这种显示格式特别适合作为频道选择指南，其中各图象至少是一个不同频道的停帧。和前面一样，活动图象的数目取决于可使用的调谐器和信号处理通路的数目。
图1所示的各种不同格式只是举例说明而已，并不局限于这些，这些格式可按下面各附图所示和下面即将详细介绍的宽屏幕电视加以实施。
图2示出了本发明适宜以2fH水平扫描方式工作的宽屏幕电视的方框图，其总编号为10。宽屏幕电视10通常包括视频信号输入部分20、底盘或电视微处理器216、宽屏处理器30、1fH-2fH转换器40、偏转电路50、RGB接口60、YUV-RGB转换器240、显象管驱动器242、直观或投影显象管244和电源70。将各种电路分组成不同的功能方框是为了便于进行说明而这样做的，并不希望因此而限制了这些电路彼此的实际配置位置。
视频信号输入部分20用以接收来自不同视频源的多个复合视频信号。各视频信号可有选择地加以切换，以便将它们作为主视频信号和辅助视频信号显示。射频开关204有两个天线输入端ANT1和ANT2。这些分别是接收广播天线的信号和电缆的信号的输入端。射频开关204控制其中哪一个输入被提供到第一调谐器206及第二调谐器208。第一调谐器206的输出端即为单芯片202的输入端，单芯片202履行与调谐、水平和垂直偏转以及视频控制有关的一系列功能。图中所示的特定芯片在电子工业行业内叫做TA7730型芯片。单芯片中起因于来自第一调谐器206的信号而产生的基带视频信号VIDEO OUT输出后供给图象开关200和宽屏处理器30TVI的输入端。其它至视频开关200的基带视频输入命名为AUX1和AUX2。它们可供电视摄影机、激光盘播放机、录象播放机、电子游戏机等使用。视频开关200的输出由底盘或电视微处理器216控制，命名为SWITCHED VIDEO(切换的视频)。SWITCHED VIDEO是宽屏处理器30的另一个输入。
再参看图3。开关SW1宽屏处理器将TV1和SWITCHED VIDEO这两个信号之一选择作为SEL COMP OUT视频信号，这是Y/C解码器210的一个输入信号。Y/C解码器210可以是自适应行梳状滤波器。另外的两个视频源S1和S2也是Y/C解码器210的输入。S1和S2各表示不同的S-VHS源，它们各由分开的亮度信号和色度信号组成。有一个可作为Y/C解码器的一部分(例如在某些自适应行梳状滤波器中)或作为分立开关的开关，它响应于电视微处理器216以便选取一对亮度和色度信号作为分别命名为Y_M和C_IN的输出。所选出的一对亮度和色度信号以后就作为主信号，并沿主信号通路进行处理。信号名中包含有_M或_MN的信号名指的是主信号通路。宽屏处理器把色度信号C_IN重新引回单芯片，以便产生色差信号U_M和V_M。这里，U相当于(R-Y)，V相当于(B-Y)。Y_M，U_M和V_M信号在宽屏处理器中被转换成数字形式以便进一步进行信号处理。
第二调谐器208在功能上属于宽屏处理器30的一部分，它产生基带视频信号TV2。开关SW2从TV2和SWITCHED VIDEO两个信号之间选择一个信号作为Y/C解码器220的一个输入。Y/C解码器220可以是自适应行梳状滤波器。开关SW3和SW4分别从Y/C解码器220的亮度和色度输出与来自外视频源并分别命名为Y_EXT和C_EXT的亮度和色度信号之间选择信号。Y_EXT和C_EXT信号对应于S_VHS输入S1。Y/C解码器220和开关SW3和SW4可以象在某些自适应梳状滤波器一样结合在一起。以后就将开关SW3和SW4的输出作为辅助信号并沿辅助信号通路进行处理。所选取的亮度输出命名为Y_A。标有_A，_AX和_AUX信号名的指的是辅助信号通路。所选取的色度输出被转换成色差信号U_A和V_A。Y_A、U_A和V_A信号被转换成数字形式以便进一步进行信号处理。在主信号和辅助信号通路上对视频信号源的切换设计使得对不同图象显示格式的各个不同部分的信号源选择的管理过程达到最大的灵活性。
宽屏处理器给同步分离器212提供对应于Y_M的复合同步信号COMP SYNC。水平和垂直同步分量H和V分别作为垂直递减计数电路214的输入。垂直递减计数电路产生VERTICAL RESET(垂直复位)信号加到宽屏处理器30中。宽屏处理器产生内垂直复位输出信号INT VERTRST OUT加到RGB接口60。RGB接口中的一个开关从内垂直复位输出信号与外RGB源的垂直同步分量之间选取信号。该开关的输出是引到偏转电路50的经选择的垂直同步分量SEL_VERT_SYNC。辅助视频信号的水平和垂直同步信号由宽屏处理器中的同步分离器341产生。
1fH和2fH转换器40用以将隔行扫描视频信号转换成逐行扫描的非隔行扫描信号，例如那种各水平行显示两次或通过内插同场的毗邻水平行产生另一组水平行的信号。在某些情况下，使用上一行或使用内插行取决于在毗邻各场或各帧之间检测出的动作程度(the level ofmovement)。转换电路40与视频RAM 420联合工作。视频RAM可用以存储一帧的一个或多个场，以便能够逐次显示。经转换的视频数据作为Y_2fH、U_2fH和V_2fH加到RGB接口60上。
在图25中更详细地示出的RGB接口60使得可以将经转换的视频数据或外RGB视频数据供视频信号输入部分选取以便供显示用。外RGB信号可视为适宜供2fH扫描的宽显示格式比信号。宽屏处理器将主信号的垂直同步分量作为INT VERT RST OUT供到RGB接口，使偏转电路50可获得经选取的垂直同步信号(fvm或fvext)。宽屏幕电视工作时，电视使用者就可以通过产生内/外控制信号INT/EXT选取外RGB信号。但在没有外RGB信号的情况下选取外RGB信号输入时会使光栅在垂直方向上消失而且损坏阴极射线管或投影显象管。因此为了不致在没有该信号情况下选取外RGB输入，RGB接口电路对外同步信号进行检测。WSP微处理器340还控制外RGB信号的彩色和色调。
宽屏处理器30包括画中画处理器320用以对辅助视频信号进行特殊的信号处理。画中画一词有时缩写成PIP或pix-in-pix。门阵列300将主和辅助视频信号数据组合成各式各样的显示格式，如图1(b)至1(i)的实例所示。画中画电路320和门阵列300受宽屏微处理器(WSPμP))340的控制。微处理器340经由串行总线而响应电视微处理器216。串行总线包括四条信号线  供数据、时钟信号、启动信号和复位信号用。宽屏处理器30还产生作为三级砂堡信号(three level sandcastle signal)的复合垂直消隐，复位信号。不然，垂直消隐和复位信号也可以作为单独的信号分开产生。复合消隐信号由视频信号输入部分供到RGB接口。
偏转电路50(这在图22中显示得更详细)接收来自RGB接口60的垂直复位信号、来自RGB接口60的经选择的2fH水平同步信号和来自宽屏处理器的另一些控制信号。在某些应用中，垂直复位信号可被定线路为：从RGB接口60经由宽屏处理器30而到达偏转电路50。这些附加的控制信号与水平定相、垂直尺寸调整和东-西枕形畸变调整(east-west pinadjustment)有关。偏转电路50将2fH回扫脉冲供到宽屏处理器30、1fH-2fH转换器40和YUV-RGB转换器240上。
电源70由交流市电供电，产生整个宽屏幕电视的工作电压。
图3更详细地示出了宽屏处理器30。宽屏处理器的主要部件有门阵列300、画中画电路301、模-数和数-模转换器、第二调谐器208、宽屏处理器微处理器340和宽屏输出编码器227。图6示出了宽屏处理器更详细的细节(例如PIP电路)，这对1fH和2fH底盘是共同的。图7更详细地示出了构成PIP电路301主要部分的画中画处理器320。图8更详细地示出了门阵列300。图3所示构成主信号通路和辅助信号通过各部分的一系列部件已详细介绍过。
第二调谐器208与中频级224以及声频级226连接。第二调谐器208还与WSPμP340联合工作。WSPμP340包括输入输出I/O部分340A和模拟输出部分340B。I/O部分340A提供色调和彩色控制信号、选择外RGB视频源用的INT/EXT信号、和开关SW1至SW6的控制信号。I/O部分还监控来自RGB接口的EXT SYNC DET信号，从而保护偏转电路和阴极射线管。模拟输出部分340B通过各接口电路254、256和258提供垂直尺寸、东西调整和水平相位的控制信号。
门阵列300负责把来自主信号和辅助信号通路的视频信息组合起来以实现复合宽屏幕显示，例如图1各不同部分所示的显示中的一种。锁相环374与低通滤波器376联合工作，提供门阵列的时钟脉冲信息。主视频信号作为以Y_M、U_M和V_M命名的信号以模拟的形式和YUV格式供到宽屏处理器上。这些主信号由图4中更详细示出的模-数转换器342和346从模拟形式转换成数字形式。
彩色分量信号以一般名称U和V表示，这些信号或者可分配给R-Y或B-Y信号或者可分配给I和Q信号。所取样的亮度带宽限制在8兆赫，这是因为***的时钟脉冲频率为1024fH，这大约为16兆赫。由于宽度为I时U和V信号系限制在500千赫或1.5兆赫，所以对彩色分量数据进行取样时可采用单个模-数转换器和一个模拟开关。模拟开关或多路调制器344的选择线UV_MUX是将***时钟脉冲除以2得到的8兆赫信号。具有一个时钟信号宽度的行启动脉冲SOL同步地使该信号在各水平视频行开始时复位到0。UV_MUX线于是在整个水平行内的每个时钟周期翻转其状态。由于行长等于偶数个时钟脉冲周期，因而UV_MUX的状态一经启动会不中断地始终进行翻转：0，1，0，1，…。由于各模-数转换器都有1个时钟脉冲周期的时延，因而从模-数转换器342和346出来的Y和UV数据流都进行移位。为适应这个数据移位，来自主信号处理通路304的内插器控制器349的时钟脉冲选通信息也必须同样地延迟。如果不使时钟脉冲选通信息延迟，在被删除时UV数据就不会正确成对。这一点很重要，因为各UV对代表一个向量。将一个向量的U分量与另一向量的V分量配对而不引起彩色偏移是不可能的。相反，上一对的V样品会连同现行的U样品一齐被删除。由于每对彩色分量(U，V)样品有两个亮度样品，所以这种UV多路调制的方法叫做2∶1∶1调制法。这时就有效地使U和V两者的奈奎斯特频率降低为亮度奈奎斯特频率的一半。因此对于亮度分量的模-数转换器输出的奈奎斯特频率为8兆赫，而对于彩色分量的模-数转换器输出的奈奎斯特频率为4兆赫。
PIP电路和/或门阵列还可包括尽管数据受压缩也能提高辅助数据清晰度的装置。迄今已研究出一系列数据缩减和数据恢复方案，包括例如成对象素压缩和抖颤调谐(dithering)及去抖颤调谐(dedithering)。此外还考虑涉及不同二进制位数的不同抖颤调谐序列和涉及不同二进制位数的不同成对象素压缩。WSPμP340可以选取一系列特定数据缩减和恢复方案中的一个方案以便使各特定种类的图象显示格式所显示的图象达到最高的清晰度。
门阵列包括与各个行存储器联合工作的一些内插器，各个行存储器则可以是FIFO 356和358。内插器和FIFO用以在必要时对主信号进行再取样。一个附加的内插器可对辅助信号再取样。门阵列中的时钟脉冲和同步电路控制主信号和辅助信号两者的数据管理过程，包括将它们组成具有Y_MX、U_MX和V_MX分量的单个输出视频信号。这些输出分量由数-模转换器360、362和364转换成模拟形式。命名为Y、U和V的模拟形式的信号加到1f-2f转换器40上以便转换成非隔行扫描方式。Y、U和V信号还由编码器227编码成Y/C格式以形成在面板插孔处可获取的宽格式比输出信号Y_OUT_EXT/C_OUT-EXT。开关SW5给编码器227从门阵列选择同步信号C_SYNC-MN，或从PIP电路选择同步信号C_SYNC-AUX。开关SW6从Y_M和C_SYNC_AUX二者之间选择信号作为宽屏面板输出端的同步信号。
图27更详细地示出了水平同步电路的各部分。相位比较器228是一个锁相环的部分，该锁相环还包括低通滤波器230、压控振荡器232、除法器234和电容器236。压控振荡器232响应陶瓷谐振器(或之类)238，在32fH下工作。谐振器32fH REF输出被用以输入到1fH-2fH转换器40中。压控振荡器的输出除以32，以便给相位比较器228提供频率适当的第二输入信号。除法器234的输出是一个1fHREF定时信号，加到宽频处理器和1fH-2fH转换器上。来自单芯片的32fHREF和1fHREF定时信号两者加到除16计数400上。2fH输出供到脉冲宽度电路402上。用1fHREF信号预设定除法器400，这样可以确保除法器与视频信号输入部分的锁相环同步工作。脉冲宽度电路402确保2fH-REF信号的脉冲宽度足以确保相位比较器404(例如CA 1391型相位比较器)正确工作，相位比较器404形成第二锁相环的一部分，第二锁相环则包括低通滤波器406和2fH压控振荡器408。压控振荡器408产生2fH内定时信号，逐行扫描显示即由这个信号驱动的。加到相位比较器404的另一个输入信号为来自偏转电路50的2fH回扫脉冲或与回扫冲有关的定时信号。采用包括相位比较器404的第二锁相环有助于确保各2fH扫描周期在输入信号的各1fH期对称。不然的话，显示出来的画面会出现光栅***现象，例如，图象行有一半移向右侧，有一半移向左侧。
图20示出了将隔行扫描显示转换成逐行扫描显示的电路900的方框图。该电路可以采用集成电路。该电路提供将隔行扫描分量视频信号转换成逐行非隔行扫描的格式所需要的所有信号处理功能。此外，必要时该电路还可以提供可调节的信号减噪量。图中所示电路可与Y、U和Y分量信号配用，并可与呈视频RAM集成电路的形式的帧存储器902(例如可购自日立公司的HM 53051P型RAM集成电路)结合使用。
分量色度信号U_C和V_C用背肩箝位电路(back porch clamp)箝位到相应于数字零的电压。箝位电路904和906后面有一个模拟多路调制器908，交替地在2兆赫取样率下对各色度分量取样。这些样品然后由在4兆赫频率下工作的快速模-数转换器910转换成8位数字信号。诸样品通过色度减噪电路912传送到增速存储器914中。增速存储器只存各输入来的视频行的53微秒有效部分，因此只存储各色度分量的106个样品。读取存储器的速度是写入存储器的两倍，由此产生两个完全相同成行的色度信息。从存储器没有样品可读取时，消隐电路916将信号消隐到零。两个色度分量经多路信号分离器918分离之后采用两个数-模转换器920和922转换成拟形式。数-模转换器的基准可借助于与总线控制电路924接口的串行总线调节，且必要时可被用来调节色饱和度。
亮度信号Y_C可在背肩期间由箝位电路926在内部箝位到能经由串行控制总线设定的电平上。该信号用在16兆赫下工作的快速模-数转换器928转换成8位数字形式，然后通过必要时可自动调节黑电平的电路930。亮度信号经具
H(Z)＝(1+Z-1)2(1+Z-2)2/16特性的滤波器932低通滤波。之后由电路934以4兆赫的取样率进行二次取样。经二次取样的信号由内插器936采用同样的低通滤波器特性内插回到16兆赫的频率，然后在加法结938处从原亮度信号的经延迟的形式中减除，从而产生只含高频亮度分量的信号。高频亮度信号通过非线性的“核化”或死区电路(“coring”or dead band circuit)940以除去可能是噪音的小信号。非线性特性的各断点借助串行控制总线调整。
经二次取样的低频信号通过循环式减噪电路942。然后由内插器944内插回到16兆赫，再加到在加法结946处的经核化的高频信号中。然后采用增速存储器948将亮度信号转换成逐行的或双扫描格式。只有53毫秒的、对应于848个样品的信号存储在存储器中。每次来一个视频水平行就要读取亮度存储器两次。另一个较小的增速存储器950存有表示“在中间”的行的经内插的亮度信号与进来的亮度信号之间的差别的信息。较小的增速存储器只存有低频信息，存储212个样品。第一读取亮度增速存储器948时，来自另一增速存储器950的差值信号由内插器952内插成全频率，然后加到在加法结970处的亮度信号中。这样就形成低频分量对应于经内插的亮度信号、高频分量对应于进来的亮度信号的信号。第二次读取亮度信号时，没有把差值信号加上去。于是输出为输入的倍速形式。
在没有增速存储器数据可以利用时，***由电路954进行的消隐作用。所插消隐作用的电平可借助于底盘微处理器采用串行控制总线调节。这里需要三个信号：DATA、CLOCK和ENABLE。经增速的数字信号借助数-模转换器956转换成模拟形式。转换器的基准可借助控制总线加以调节。
低频亮度信息的行内插完全是在降低了的(4兆赫)取样率下采用运动自适应处理进行的。1兆位外视频RAM 902作为帧存储器存储两场8位低频亮度信号和一场3位运动信号。与视频RAM的联系是通过帧存储器接口964进行的。所存储的各场表示最多可达256的有效视频行，各视频行含212个有效样品。(用于运动区的)空间内插是通过令经减噪的低频亮度信号通过1fH延迟电路958并在电路960中均化经延迟和未经延迟的信号进行的。1fH延迟输出也存储在帧存储器中。稍后读出一个场减1/2行作为场延迟信号。这就提供了一个暂时内插的信号供在非运动区中使用。
场延迟信号再次存储在帧存储器中，然后在另一个场减1/2行之读出。这就构成整整一个帧的延迟。在运动检测器962按逐个样品进行比较的方式将帧的延迟信号与未经延迟的信号进行比较。于是产生表示运动的不同的八个等级的3位运动信号。运动信号也存储在帧存储器中，并在一个场加1/2行之后读出。将场延迟运动与未经延迟的运动进行比较，并在电路978中选取表示较大运动量的倍。该运动信号用以控制“软开关”或“混频器(“fader”)966，“混频器”966则能从经空间内插的和暂时内插的有八个不同等级的信号之间进行选择。
在加法结968从软开关的输出减去未经延迟的低频亮度信号，产生表示经内插和进来的低频亮度信号之间的差值的信号。此差信号如上所述存储在独立的增速950中。
循环式减噪电路942可以取图21方框图中所示的那种形式。在加法结980处，输入信号从经电路986加以延迟的输出中减去。若正确选取延迟值，则对大多数信号来说，输入会几乎与经延迟的输出相同，且差值很小。然后令此差值通过不起限制器方框982(不起限制作用时，限制器的增益为7/8)。限制器输出加到在加法结984处的电路输入端时，大部分输入信号被取消，被经过延迟的输出信号所取代。减了象噪音之类的小变化。当输入与经延迟的输出显著不相同时，限制就起作用。这时产生的输出几乎等于输入。限制起作用时的阈值可借助于串行控制总线调节，从而可将减噪量从零(0阈值)改变到任何要求值。
减少低频亮度信号的噪音时，上述电路中的延迟等于一个帧时间。因此瞬时低通滤波器降低了静止图象的干扰。色度减噪电路由两个电路串联构成，一个电路的延迟时间等于一个样品时间(0.5微秒)，另一个电路的延迟时间等于一个扫描行的时间(64微秒)。第一电路在水平方向上滤除噪音，第二电路在垂直方向上滤除噪音。
电路900可包括1fH-2fH转换器40，本说明书中结合图27对转换器40详细进行了说明。因此图20左下角重复了图27中的编号。电路中所使用的定时信号获自32兆赫振荡器238，该振荡器的相位锁定到显示器水平偏转频率的1024倍。为实现这一点，来自偏转电路的回扫信号加到2fH输入中。外L-C网络974确定32兆赫振荡器的中心频率，外R-C环路滤波器406则确定锁相环的特性。内定时信号(箝位选通、消隐等)的定相可借助于串行总相对于2fH输入加以调节。1fH输入之所以也需要，是在于利用它来确定哪些2fH脉冲在输入行开始时出现，哪些2fH脉冲在输入行中间出现。
采用垂直脉冲输入(例如fvm)确定一个场的起始点，这样就可以将适当的各行存储在帧存储器中。在垂直脉冲前沿与存储操作开始两者之间所经历的行数可借助于总线指令调节。产生驱动水平偏转***用的内2fH信号的线路已经介绍过。2fH输出相对于1fH输入的定相可用串行总线加以调节。
图22更详细地示出了偏转电路50。电路500用以根据实现不同的显示格式所需要的合乎要求的垂直过扫描量调节光栅的竖向尺寸。如示意图所示，恒流源502提供恒量的电流IRAMP给垂直斜波电容器504充电。晶体管506与垂直斜波电容器并联连接，根据垂直复位信号周期性地给该电容器放电。在不进行任何调节的情况下，电流IRAMP使光栅的垂直尺寸达到能达到的最大值。这可能相当于当一个扩展的4×3显示格式比信号源充满宽屏幕显示器(如图1a中所示)时所需要的垂直过扫描量。在光栅竖向尺寸要求较小的情况下，可调电流源508从IRAMP转移其电流量可变化的电流IADJ，从而使垂直斜波电容器504以更慢的速度充电而且充电至较小峰值。可变电流源508响应图49中所示的竖向尺寸控制电路1030所产生的例如为模拟形式的竖向尺寸调节信号。竖向尺寸调节电路500与手动竖向尺寸调节电路510无关，后者可以是一个电位器或背面板调节钮。在上述两者中的任一种情况之下，垂直偏转线圈512都接收适量的驱动电流以便将图象变换到显示器上。水平偏转信号通过调相电路518、东-西枕形畸变校正(East-West pin correction)电路514、2fH锁相环520和水平输出电路516提供。
图25更详细地示出了RGB接口电路60。最后要显示的信号在1fH-2fH转换器40的输出与外RGB的输入两者之间选择。这里所述的宽屏幕电视其外RGB的输入假设为宽格式显示比的逐行扫描源。来自视频信号输入部分20的外RGB信号和复合消隐信号输入到RGB-YUV转换器610中。图26中更详细地示出了转换器610的情况。外RGB信号的外2fH复合同步信号被用来作为外同步信号分离器600的输入。选择垂直同步信号是由开关608来执行。选择水平同步信号是由开关604来执行。选择视频信号是由开关606来执行。各开关604、606和608响应WSPμP340所产生的内/外控制信号。内或外视频源的选择由使用者进行。但若使用者无意中选择外RGB源，当未接有或未接通这种信号源时或如果外信号源失落时，则垂直光栅会消失，于是会给阴极射线管造成严重的损坏。因此外同步检测器602检测有否外同步信号存在。没有这种信号时，就有一个开关拒绝控制信号传送到各开关604、606和608上，以防在没有信号时通过这些开关选择外RGB源。RGB-YUV转换器610还接收来自WSPμP340的色调和彩色控制信号。
图26详细示出了RGB-YUV转换器610。RGB信号的各同步分量分别由电路612、614和616加以分解。这些信号由加法电路618、620和622求其代数和，从而形成R-Y(U)、B-Y(V)和Y信号。位率乘法器628和634以这样的方式改变R-Y和B-Y信号的相位，使各信号的有效彩色即使当R-Y和B-Y移相器(phaser)的相位不太正确时也发生变化。同样，位率乘法器640和638不管R-Y和B-Y信号如何偏离移相器的正确相角也改变相位，从而改变有效色调彩色和色调。彩色和色调控制信号可由WSPμP340根据底盘微处理器产生。这样就可以无需取消附加电路、无需调节RGB源本身就能很方便地控制RGB信号的彩色和色调特性。
7.5IRE(电视标准)的Y信号关于正确确定的黑色平方面存在差别。为进行补偿，消隐补偿电路648***7.5IRE的电平偏移。KEY信号是在垂直同步信号尾缘之后、有效视频开始之前在视频信号的前肩产生的控制信号。KEY信号确定电路646中何时进行箝位。延迟电路624和626确定R_Y、B_Y和Y信号的正确的相位关系，不管这些信号以后如何根据彩色和色调控制指令如何变化。
图4示出了根据本发明并适合在1fH水平扫描下工作的宽屏电视的总方框图，总编号为11。电视11那些大致上与图2所示电视10相应部分对应的部件都编以同样号。宽屏幕电视11通常包括视频信号输入部分21、底盘或电视微处理器216、宽屏处理器31、水平偏转电路52、垂直偏转电路56、RGB矩阵电路241、显象管驱动器242、直观或投影显象管244和电源70。这里没有采用1fH-2fH转换器，因而没有在2fH扫描频率下显示宽显示格式比外RGB信号的措施。将各种电路分组成不同的功能方框是为了便于进行说明而这样做的，并不希望因此而限制了这些电路彼此的实际配置位置。
视频信号输入部分21用以接收来自不同视频源的多个复合视频信号。各视频信号可有选择地加以切换，以便将它们作为主视频信号和辅助视频信号显示。射频开关204有两个天线输入端ANT1和ANT2。这些分别是接收广播天线的信号和电缆的信号的输入端。射频开关204控制其中哪一个输入被提供到第一调谐器206及第二调谐器208。第一调谐器206的输出端即为单芯片202的输入端，单芯片202履行与调谐、水平和垂直偏转以及视频控制有关的一系列功能。图中所示的特定芯片在电子工业行业内叫做TA8680型芯片。单芯片中起因于来自第一调谐器206的信号而产生的基带视频信号VIDEO OUT输出后供给图象开关200和宽屏处理器31 TVI的输入端。其它至视频开关200的基带视频输入命名为AUX1和AUX2。它们可供电视摄影机、录象机等使用。视频开关200的输出由底盘或电视微处理器216控制，命名为SWITCHED VIDEO(切换的视频)。SWITCHED VIDEO是宽屏处理器31的另一个输入。
再参看图5。开关SW1宽屏处理器将TV1和SWITCHED VIDEO这两个信号之一选择作为SEL COMP OUT视频信号，这是Y/C解码器210的一个输入信号。Y/C解码器210可以是自适应行梳状滤波器。另外的一个视频源S1也是Y/C解码器210的输入。源S1表示不同的S-VHS源，它们各由分开的亮度信号和色度信号组成。有一个可作为Y/C解码器的一部分的开关(例如在某些自适应行梳状滤波器中)或作为分立开关的开关，它响应于电视微处理器216以便选取一对亮度和色度信号作为分别命名为Y_M和C_IN的输出。所选出的一对亮度和色度信号以后就作为主信号，并沿主信号通路进行处理。宽屏处理器中的解码器/解调器产生色差信号U_M和V_M。Y_M，U_M和V_M信号在宽屏处理器中被转换成数字形式以便在门阵列300中进一步进行信号处理。
第二调谐器208在功能上属于宽屏处理器31的一部分，它产生基带视频信号TV2。开关SW2从TV2和SWITCHED VIDEO两个信号之间选择一个信号作为Y/C解码器220的一个输入。Y/C解码器220可以是自适应行梳状滤波器。开关SW3和SW4分别从Y/C解码器220的亮度和色度输出与来自外视频源并分别命名为Y_EXT/C_EXT和Y_M、C_IN。Y_EXT/C_EXT信号对应于S_VHS输入S1。Y/C解码器220和开关SW3和SW4可以象在某些自适应梳状滤波器一样结合在一起。以后就将开关SW3和SW4的输出作为辅助信号并沿辅助信号通路进行处理。所选取的亮度输出命名为Y_A。所选取的色度输出被转换成色差信号U_A和V_A。Y_A、U_A和V_A信号被转换成数字形式以便进一步进行信号处理。在主信号和辅助信号通路上对视频信号源的切换设计使得对不同图象显示格式的各个不同部分的信号源选择的管理过程达到最大的灵活性。
宽屏处理器30包括画中画处理器用以对辅助视频信号进行特殊的信号处理。画中画一词有时缩写成PIP或pix-in-pix。门阵列300将主和辅助视频信号数据组合成各式各样的显示格式，如图1(b)至1(i)的实例所示。画中画电路320和门阵列300受宽屏微处理器(WSP，微机)340的控制。微处理器340经由串行总线响应电视微处理器216。串行总线包括四条信号线，供数据、时钟信号、启动信号和复位信号用。宽屏处理器30还产生作为三级砂堡信号(three level sandcastle signal)的复合垂直消隐/复位号。不然，垂直消隐和复位信号也可以作为单独的信号分开产生。复合消隐信号由图象信号输入部分供到RGB接口。
主信号的水平和垂直同步分量从同步信号分离器286产生，同步信号分离器286形成解调器288的一部分，解调器288则形成宽屏处理器的一部分。水平同步分量是1fH锁相环290的输入。辅助视频信号的水平和垂直同步信号由宽屏处理器31中的同步信号分离器250产生。水平偏转电路52根据来自WSPμP340的东西枕形畸变调节信号(East-Westpin adjust signal)和水平相位控制信号与单芯片联合工作。垂直偏转电路56响应于垂直尺寸控制电路54。垂直尺寸控制电路54响应来自
WSPμP340的垂直尺寸控制信号并按上述2fH底盘类似的垂直尺寸控制方式工作。
图5更详细地示出了宽屏处理器31。宽屏处理器的主要部件有门阵列300、画中画电路301、模-数和数-模转换器，第二调谐器208、宽屏处理器微处理器340和宽屏输出编码器227。图6示出了宽屏处理器更详细的细节，这对1fH和2fH底盘(例如PIP电路)是共同的。图7更详细地示出了PIP电路301主要部分的画中画处理器320。图8更详细地示出了门阵列300。图3所示构成主信号通路和辅助信号通路各部分的一系列部件已详细介绍过。其它一系列元件，例如第二调谐器208、WSPμP340和接口输出、模-数转换器和数-模转换器、门阵列300、PIP电路301和PLL374其工作情况基本上与结合图3说明的内容一样，因而这里不再重复这方面的细节。
主视频信号作为信号Y_M和C_IN以模拟的形式加到宽屏处理器中。信号C_IN由解调器288解码成色差信号U_M和V_M。主信号由图6中更详细示出的模-数转换器342和346从模拟形式转换成数字形式。辅助视频数据也呈模拟形式和YUV的格式，作为命名为Y_A，U_A和V_A的信号。在PIP电路301中，这些辅助信号被转换成数字形式，经数据压缩之后，存储在场存储器中以便与主信号同步化，并供到门阵列300中以便按所选取的图象显示格式的要求通过例如多路调制(在逐行的基础上)而与主信号组合起来。本说明书结合图6更全面地说明了PIP电路的工作情况。PIP电路和/或门阵列还包括尽管在辅助数据压缩的情况下提高分解辅助数据清晰度的装置。模拟形式的信号Y、U和V加到编码器227上以确定宽格式比输出信号Y_OUT_BXT/C_OUT_EXT，在此情况下，该输出信号为单芯片203的输入。编码器227只接收来自门阵列的C_SYNC_MN信号。开关SW5从Y_M和C_SYNC_AUX信号之中选择，将选出的信号作为模-数转换器的输入。单芯片产生供RGB矩阵电路241使用的YUV格式信号，RGB矩阵电路241则将RGB格式信号从Y_OUT_BXT和C_OUT_EXT信号供到显象管驱动电路242上。
图6的方框图更详细地示出了的图3和图5中分别所示的宽屏处理器30和31的细节，它对1fH和2fH底盘来说都是相同的。Y_A、U_A和V_A信号为画中画处理器320的一个输入，处理器320可以包括清晰度处理电路370。根据本发明这些方面的宽屏幕电视能将视频加以扩展和压缩。图1中部分示出的复合式显示格式所体现的特殊效果是由画中画处理器320产生的，该处理器能接收来自清晰度处理电路370的经清晰度处理的数据信号Y_RP、U_RP和V_RP。并不是任何时候都要使用清晰度处理，但在显示格式已选好时就要使用。图7更详细地示出了画中画处理器320。画中画处理器的主要部件有模-数转换部分322、输入部分324、快速开关(FSW)和总线部分326、定时和控制部分328以及数-模转换部分330。图14中更详细地示出了定时和控制部分328。
画中画处理器320可采用汤姆逊消费者电子设备公司研制的经改进的基本CPIP芯片的变型。在美国印第安纳州的印第安纳波利斯市的汤姆逊消费者电子公司(Thomson Consumer Electronic Inc.)出版的《CTC140画中画(CPIP)技术培训手册》中更全面地介绍了基本CPIP芯片的情况。这种处理器可使其具有一系列特殊的特征或特殊的效果，下面举几个例子说明。基本的特殊效果是如图1(c)中所示的那种在大图象的一部分重叠有小图象。应该理解的是，基本的CPIP芯片过去是不能使其适应宽屏幕电视，现在也不适宜与宽屏幕电视配用的。大小图象可从同一个视频信号产生，从不同的视频信号产生，而且还可以互换或更换的。一般说来，伴音信号总是切换成使其对应于大图象。小图象可移到屏幕上的任何位置或逐步转入一系列预定位置的。焦距可变的特点使得可以将小图象放大和缩小到例如任一预定的尺码。有时，例如在图1(d)所示的显示格式中，大小图象实际上是同一尺码。
在单图象显示状态下，例如在图1(b)、1(e)或1(f)所示的显示状态下，使用者可以例如逐步从1.0∶1至5.0∶1的比值将单图象的画面按变焦方式放大。同时在变焦方式时，使用者可以搜索或扫调整个画面，使屏面上的影象得以跨不同的图象区移动。在两者的情况下，无论是小图象、大图象或变焦图象都可以以停帧的方式(静止图象格式)显示。这种功能可以实现选通显示格式，这时视频信号中的最后九个帧可以在屏幕上反复显示。帧的重复频率可以从30帧/秒改变到0帧/秒。
本发明另一种设计的宽屏幕电视中所使用的画中画处理器与上述基本CPIP芯片的现行结构不同。若基本CPIP芯片与16X9屏幕的电视配用且不用视频增速电路，则由于横贯较宽的16×9屏幕扫描而致使实际水平向扩展达4/3倍，因而使插图呈现出宽高比失真的现象。于是图象中的实物可能会水平伸长。若采用外增速电路，则不会有宽高比失真，但图象会占不满整个屏幕。
普通电视中使用的现行以CPIP芯片为主要组成部分的画中画处理器按特定的方式工作，它会产生一些不希望有的后果。输入来的视频用锁定到主视频源的水平同步信号的640fH时钟脉冲取样。换句话说，存储在与CPIP芯片相关的视频RAM中的数据不是相对于输入来的辅助视频源正交取样。这是场同步的基本CPIP方法的基本局限性。输入取样率的这个非正交性质使所取样的数据中产生非对称误差。上述局限性是由与CPIP芯片配用的视频RAM引起的，该存储器必须使用同一时钟脉冲读和写数据。显示来自视频RAM(例如视频RAM350)的数据时，不对称误差就在图象的垂直边缘上以不规则的不稳定稳动的形式出现，而且通常被认为是很成问题。
本发明与基本CPIP芯片不同的另一种设计的画中画处理器320适宜将视频数据不对称压缩成多个可加以选择的显示状态中的一种状态。在此工作状态中，各图象系在水平方向上压缩4∶1，在垂直方向上压缩3∶1。不对称压缩产生宽高比失真的图象，以存储在一个视频RAM中。图象中各实物在水平方向受挤压。但若该数据按一般方式读出(例如按频道扫描方式读出)，由16×9显示格式比屏幕显示出来，则图象中的的物体看起来正常。图象充满屏幕，且没有图象宽高比失真现象。按照本发明这个方面的不对称压缩使得可以不用外增速电路而可以在16×9的屏幕上产生特殊的显示格式。
图14是画中画处理器(例如上述CPIP芯片经改进的一个品种)的定时和控制部分328的方框图，该部分包括一个十份中取几份电路328C，用以进行作为多个可选择的显示方式中的一个显示方式的不对称压缩。其余的显示方式能提供不同大小的辅助图象。各水平和垂直十份中取几份电路包括一个计数器，该计数器可根据一个数值表在WSPμP340控制下按某一压缩因数编程。数值范围可以是1∶1、2∶1、3∶1等等。压缩因数可以是对称的，也可以是不对称的，这视多数值表是如何编制而定。压缩比的控制也可以在WSPμ340的控制下借助于可全面编程的一般用途十份中取几份电路进行。图15-18更全面地示出了十份中取几份电路328C。
图15是进行水平压缩的电路的方框图。该电路采用由计数器850构成的十份中取几份电路，命名为MOD_N_CNTR1。在N输入端的数值为水平N因数HOR_N_FACTOR。水平N因数涉及到辅助信号的视频数据所代表的图象为显示成PIP或POP格式而在尺寸上缩小的程度，因而它也是对一行内的各象素进行二次取样的速率的量度。输入到负荷值输入端的数字值设定为“0”。波纹载出(ripple carry out)RCO输出是一个水平行取样启动信号。图16是进行垂直压缩的电路的方框图。该电路主要由命名为MOD_N_CNTR2、由计数器858构成的十份中取几份电路形成。在N输入端的数字值为垂直N因数VERT_N_FACTOR。垂直N因数也涉及到辅助信号的视频数据所代表的图象为显示成PIP或POP格式而在尺寸上缩小的程度，但在此情况下，它是选取多少水平行来进行二次取样的量度。输入到负荷值输入端的数字值是通过基于垂直N因数的数字计算确定的。将垂直N因数加到“2”上，将得出的和数除以“2”，得出的商由上/下场型信号(upper/lower filed type signal)U/L_FIELD_TYPE进行选通。          计数器858的输出是一个垂直行取样启动信号。
水平和垂直N因数由图17中所示的电路859产生。输入为N_FACTOR值，范围从“0”到“7”。各N值对应于各对水平和垂直压缩比值，如图18的表中所示。各N因数由WSPμP340提供。电路859包括多路调制器862和864以及对“6”比较电路(compare to “6”circuit)860。至于“6”以外的各N因数，其水平和垂直压缩比都是对称的，这是因为各多路调制器输入为“0”所致。当N因数为“6”时，各多路调制器的各“1”输入系被选通而作为输出。这些输入使不对称压缩在水平方向上为4∶1，在垂直方向上为3∶1。
从图中可以看出，各十份中取几份电路中的各计数器是一些整数的十份中取几份装置。但如果水平压缩因数为垂直压缩因数的4/3倍，不一定要将这个处理过程局限于整数增量的图象压缩。不对称压缩也不限于用在显示格式比为16×9的宽屏幕情况。例如若显示格式比为2∶1，则水平压缩因数应为垂直压缩因数的3/2倍。
压缩比的控制也可借助于完全可编程的一般用途十份中取几份电路在WSPμP340的控制下进行，如图19(a)和19(6)中所示。水平压缩因数由图19(a)中的电路产生，该电路包括加法结(summing juction)866、由8个“或”门构成的阵列868和锁存器870。当出现H_RESET时，阵列868八位输出的每一位为H1。H_RESET信号低时，阵列868的输出等于阵列的输入，即为加法结866的输出。垂直压缩因数由图19(b)中的电路产生，该电路包括加法结872、多路调制器874和锁存器876。各电路中，加法电路的载入(carry in)CI输入受到固定逻辑高信号的电压的约束。在每个电路中，加法电路的载出(carry out)CO输出是相应的取样启动信号。在图19(b)的电路中，多路调制器的1输入受到逻辑信号低信号的地电位的约束。水平和垂直压缩因数可由WSPμP340提供。
在全屏幕PIP状态下，画中画处理器与自激振荡器(free runningoscillator)348相结合，将从一个解码器(例如自适应梳状滤波器)取Y/C输入，把信号解码成Y、U、V彩色分量，并产生水平和垂直同步脉冲。这些信号在用于诸如变焦、停帧和频道扫描等各种全屏幕显示方式的画中画处理器中处理。例如，在频道扫描显示方式期间，由于被取样的信号(不同频道)会有不相关的同步脉冲且会不考虑各信号源之间的同步情况加以切换，因此从视频信号输入部分产生的水平和垂直同步脉冲会有许多不连续之处。因此取样时钟脉冲(和读/写视频RAM时钟脉冲)由自激振荡器358确定。显示方式为停帧和变焦方式时，取样时钟脉冲会锁定到输入视频的水平同步脉冲上，在这些特殊情况下，这与显示时钟脉冲频率相同。
再参看图6，来自画中画处理器以模拟形式出现的Y、U、V和C_SYNC(复合同步)输出可由编码电路366再编码成Y/C分量，编码电路366系与3.58兆赫振荡器380联合工作的。该Y/C_PIP_ENC信号可接到Y/C开关(图中未示出)，该开关使再编码后的Y/C分量可以代替主信号的Y/C分量。从这时起，经PIP编码的Y、U、V和同步信号成了底盘中其余部分的水平和垂直定时的基础。这种工作方式适宜根据主信号通路中内插器和FIFO的工作情况实施PIP的变焦显示方式。
在多频道显示方式下，例如图1(i)所示的那种，可以同时在12个小图象中显示预定扫描表的12个频道。画中画处理器有一个响应3.58兆赫振荡器348的内时钟。进来的辅助信号从模拟形式被转换成数字形式，并根据所选取的特殊效果存入视频RAM350中。在上述《技术培训手册》的实施例中，所汇编的特殊效果在与主信号视频数据组合之前在画中画处理器中被变换回模拟形式。但在这里所述的宽屏幕电视中，部分由于可使用的不同时钟脉冲频率数受到限制，辅助数据是直接从视频RAM350输出的，没有经过画中画处理器320进一步处理。尽可能地减少时钟脉冲信号的数目有好处，可以减小电视线路中的射频干扰。
再参看图7。画中画处理器320包括模-数转换部分322、输入部分324、快速开关FSW和总线控制部分326、定时和控制部分328和数-模转换部分330。通常，画中画处理器320将视频信号数字化成亮度(Y)和色差信号(U，V)，将所得结果进行二次取样并存储在1兆位的视频RAM350中，如上面所述的那样。与画中画处理器320相关的视频RAM350其存储容量为1兆位，其容量不足以存储带8个二进制位样品的视频数据的整个一场。增加存储的容量必然花费大，而且需要更复杂的管理电路。减小辅助频道中每单位样品的位数意味着减少相对于主信号的量化清晰度或带宽，该主信号始终是按8位样品进行处理的。实际上的这种带宽减小当辅助显示图象较小时通常是不成问题的，但若辅助显示图象较大时，例如与主显示图象一般大小时，就存在问题。清晰度处理电路370可有选择地实施提高辅助视频数据量化清晰度或有效带宽的一种或多种方案。迄今已研究出一系列缩减数据和数据恢复的方案，包括例如成对象素压缩和抖颤调谐及去抖颤调谐的方案。令去抖颤调谐电路在工作时配置在视频RAM350下游处，例如在门阵列的辅助信号通路中，下面即将更详细地介绍。此外还可以考虑涉及不同位数的不同抖颤调谐及去抖颤调谐序列和涉及不同位数的不同成对象素压缩方案。为使各特种图象显示格式显示出来的图象达到最高的清晰度，可通过WSPμP从一系列减少和恢复数据的方案中选取一种方案。结合图56-70更详细地说明清晰度处理电路。
亮度和色差信号按8.1∶1的六位Y、U、V方式存储。就是说，把各分量量化成六位样品。每对色差样品有八个亮度样品。令画中画处理器320改用这样的方式工作，其中输入的视频数据是以锁定到输入的辅助视频同步信号的640fH时钟频率来取样的。在这种工作方式下，存储在视频RAM中的数据系正交取样的。从画中画处理器视频RAM350读出数据时，是利用锁定到输入的辅助视频信号上的同样640fH时钟脉冲而读出的。但虽然这个数据是正交取样并存储起来，而且能正交地读取，可是由于主视频和辅助视频源非同步的性质，使该数据不能直接从视频RAM350中用来正交显示。主视频和辅助视频源只有在它们是来自同一视频源的显示信号时才可以指望是同步的。
为了使辅助频道(即从视频RAM350的输出数据)与主频道同步，需要进一步进行处理。再参看图6，来自视频RAM4位输出端口的8位数据块是用两个四位锁存器352A和352B加以重新组合的。该四位锁存器还使数据时钟脉冲频率从1280fH降到640fH。
通常是令视频显示和偏转***与主视频信号同步的。如上所述，必须对主视频信号加速以使其充满宽屏显示器。必须使辅助视频信号与第一视频信号和视频显示器垂直同步。辅助视频信号可在场存储器中延迟几分之一个场周期，然后在行存储器中加以扩展。辅助视频数据与主视频数据的同步化利用作为场存储器的视频RAM350和用以扩展信号的先进先出(FIFO)行存储器354来实现。辅助信号通路内插器359能对FIFO354作增速方面的校正。FIFO354的规格为2048×8。对主信号和辅助信号进行同步化的过程中会遇到的问题是辅助通路FIFO354中读/写指针的碰撞问题和保持隔行扫描的完整性。在结合图28-36所作的说明中介绍了能避免这种读/写指示碰撞问题并能保持隔行扫描完整性的场同步***。
门阵列300是两个宽屏处理器30和31公有的。图8中以方框图的形式示出了主信号通路304、辅助信号通路306和输出信号通路312。门阵列还包括时钟脉冲/同步电路341和WSPμP解码器310。WSPμP解码器310的数据和地址输出线路(以WSP DATA表示)系加到上述各主电路和通路上，并加到画中画处理器320和清晰度处理电路370上的。应该理解的是，某些电路是否被定成是门阵列的一部分，在很大程度上仅仅是为便于说明本发明的设计。
门阵列是用以在必要时扩展、压缩主视频频道的视频数据并限制其画幅，以便实现不同的图象显示格式。亮度分量Y_MN存储在先进先出(FIFO)行存储器356中，存储时间的长短取决于亮度分量内插的性质。经组合的色度分量U/V-MN存储在FIFO358中。辅助信号亮度和色度分量Y_PIP、U_PIP和V_PIP由多路信号分离器355产生。亮度分量必要时在电路357中经过清晰度处理，然后必要时由内插器359加以扩展，产生作为输出的信号Y_AUX。
在某些情况下，辅助显示会与主信号显示一般大，如图1(d)中的实例所示。与画中画处理器和视频RAM350相关的存储器局限性会使充满这种大型显示区所需要的数据点或象素数量不足。在这种情况下，可以用清晰度处理电路357将象素还原到辅助视频信号中以代替那些在数据压缩或缩减过程中失去的象素。该晰度处理可以对应于图6所示的电路370所进行的清晰度处理。例如，电路370可以是抖颤调谐电路，电路357可以是去抖颤调谐电路。
辅助信号的内插可以在辅助信号通路306中进行，图12中更详细地示出了这方面的情况。图6中所示的PIP电路301操纵6位Y，U，V8∶1∶1场存储器、视频RAM350以存储进来的视频数据。视频RAM350在多个存储单元中存储视频数据中的两个场。各存储单元存储八位数据。在各8位存储单元中有一个6位Y(亮度)样品(按640fH取样)和2个其它二进制位。这两个其它二进制位存储快速开关数据(FSW_DAT)或部分U或V样品(按80fH取样)。FSW_DAT值表明写入视频RAM中的是哪一种类型的场，具体情况如下：
FSW_DAT＝0：无图象；
FSW_DAT＝1：上部(奇数)场；和
FSW_DAT＝2：下部(偶数)场。各场占据视频RAM中以水平和垂直地址为界的空间位置，如图37中存储器位置图所示的那样。该边界是通过使快速开关数据从无图象的情况改变到有效场，或从有效场改变到无图的情况在那些地址处确定的。这些快速数据的转变确定PIP***的参数，这方面也称之为PIP箱(PIPbox)或PIP覆盖(PIP overlay)。应该理解的是，对PIP图象中实物的图象宽高比的控制可以使其不受PIP箱或覆盖在显示格式比(例如4×3或16×9)方面的影响。视频RAM的读取指针在开始扫描主信号各场时的起始地址确定PIP覆盖在屏幕上的位置。由于视频RAM350中存储有两个场的数据，而且整个视频RAM350是在显示期间读取的，因而两个场是在显示扫描过程中读取的。PIP电路301会确定需要从存储器中读出哪一个场以便通过使用快速开关数据和读取指针的起始位置显示出来。这样的程序看来是合乎逻辑的，即：锁定到主视频源的显示器显示着主图象上部场，于是从视频RAM中读出对应于辅助图象上部场的视频RAM3中的那部分，将其转换成模拟数据，然后显示出来。
上述程序对于主视频源与辅助视频源之间所有可能的相位关系中大约半数的情况下是可以行得通的。但由于处于PIP显示方式时对于被压缩的图象读出视频RAM的速度总是比写入视频RAM的速度快，问题也就来了。同时写入和读取同类型的场时，存储器的读指针可能会超过写指针。这有50％的机会会在小图象中的某处产生运动遭破坏的现象。因此为了解决这个运动遭破坏的问题，PIP电路总是读取与正在写入的类型相反的场。若正在读取的场类型与正在显示的相反，则从存储器中读出该场时通过删除该场的顶行来将存储在视频RAM中的偶数场转变过来。这样做的结果是保持了小图象正确的隔行扫描情况而没有运动遭破坏的现象存在。这种场同步作用的最后结果是CPIP提供一种叫做PIP_FSW的信号。这是PIP电路加到模拟开关的覆盖信号，该模拟开关则是在主频道与辅助频道Y/C(亮度和经调制的色度视频信息)信号之间切换。
辅助视频输入数据是在640fH取样率下取样然后存入视频RAM350中的。从视频RAM读出的辅助数据命名为VRAM_OUT。PIP电路301还能将辅助图象在水平和垂直方向上按相等的整数因数缩小，并也能进行不对称缩小。再参看图12。辅助信道数据由4位锁存器352A和352B、辅助FIFO354、定时电路369和同步电路371加以缓冲并使其与主频道数字视频同步。VRAM_OUT数据由多路信号分离器355分类为Y(亮度)、U、V(色度分量)和FSW_DAT(快速开关数据)。FSW_DAT表明被写入频RAM中的是哪一种场型。PIP_FSW直接从PIP电路接收然后加到控制电路的输出端上。这里要决定，要加以显示的是从视频RAM中读出的哪一个场。最后选取辅助频道视频分量数据通过图8所示的三个输出多路调制器315、317和319输出到显示器上。这里不是以CPIP芯片的惯常作法用复合或Y/C接口处的模拟开关将PIP小图象覆盖住，而是由WSPμP340以数字方式将画中画覆盖住。但如下面即将谈到的那样，PIP_FSW控制信号是与FSW_DAT信号一起用以控制数字覆盖过程。
辅助频道以640fH的取样率取样，主频道则以102fH的取样率取样。辅助频道FIFO 354(2048×8)将数据从辅助频道取样率转换成主频道时钟脉冲频率。在此过程中，视频信号经过8/5(1024/640)的压缩。这比正确显示辅助频道信号所需的4/3压缩还多。因此辅助频道必须借助于内插器加以扩展以便正确显示4×3的小图象。内插器所需的扩展量为5/6。扩展系数×按下式确定：
X＝(640/1024)*(4/3)＝5/6因此无论PIP处理器如何缩小小图象，只要令内插器359进行5/6的扩展(5个样品进、6个样品出)，就能在显示器上以4×3的格式显示小图象。
由于PIP视频数据是在水平方向由光栅映射  以保持正确的PIP宽高比，所以PIP_FSW数据并不能提供足够好的方法来说明应显示CPIP VRAM的是哪一个场。虽然PIP小图象保持正确的隔行扫描，但PIP的覆盖区在水平方向的尺寸通常不正确。PIP的覆盖尺寸可能正确的唯一情况是采用内插器359进行5/8扩展而产生16×9小图象的情况。至于内插器设定在其它设定值时，覆盖箱(Overlay box)可能保持6×9，但插图在水平方向可能会有变化。PIP_FSW信号没有有关PIP覆盖水平方向正确尺寸的信息。视频RAM数据是在PIP电路完成同步化算法之前读取的。因此包含在视频RAM数据流VRAM_OUT中的快速开关数据FSW_DAT对应于被写入视频RAM中的场型。视频RAM的视频分量数据(Y、U、V)在运动情况方面的破坏业已得到校正。但FSW_DAT并未经修正。
按照本发明的一种设计，PIP覆盖箱的尺寸合乎要求，这是因为FSW_DAT信息经过扩展且与视频分量数据(Y、U、V)一起内插。FSW_DAT含有覆盖区的正确尺寸，但这并没有表明合乎要求应加以显示的是哪一个场。要解决保持隔行扫描的完整性和正确的覆盖尺寸可以将PIP_FSW和FSW_DAT一齐使用。在正常工作情况下，由于CPIP芯片可用在4×3电视接收机中，因此视频RAM中场的布局是任意的。各场可以水平或垂直排列成行，或完全不排齐。为使宽屏处理器与CPIP芯片兼容地工作，各PIP场的位置不能存放在同一行上。换句话说，不可将PIP各场编程得使上下场型都使用同一垂直地址。从编程的角度看，如图37所示那样，将PIP各场以垂直排列的方式存储在视频RAM350中是合适的。
信号PIP_OVL起作用时，即处于逻辑高电平时，迫使输出控制电路321显示辅助数据。图38示出了产生PIP_VOL信号的电路的方框图。电路680包括J-K触发器682，触发器的Q输出是多路调制器684的一个输入，D型触发器684的Q输出则为多路调制器688的一个输入，而且是“与”门690的一个输入。PIP_FSW和SOL(行开始)信号分别为触发器682的J和K输出。“异或”门686有两个输入：快速开关数据位FSW_DATO和FSW_DAT1信号。(1，0)和(0，1)值在逻辑上是排他性的输入，分别表示偶数和奇数有效场。(0，0)和(1，1)值在逻辑上是非排他性的，表示没有有效视频数据。从(0，1)或(1，0)转变到(0，0)或(1，1)或从后者转变为前者，表明的是界定着PIP箱或覆盖区的边界的转变。“异或”门866的输出为“与”门690的第二输入。“与”门690的第三输入为RD_EN_AX信号，这是辅助FIFO 354的读启动信号。“与”门690的输出是PIP_OVL信号。电路680引入从PIP_FSW起作用到覆盖区真正启动为止的一行(场行)的延迟时间。这在视频数据通路中被计及，由于FIFO354也在显示中的PIP视频数据中引入一场行延迟。因此视频数据完美地覆盖住PIP覆盖区，但这要比通过PIP电路编程进行的覆盖迟一个场行的时间。RD_EN_AX信号只有当有效辅助FIFO数据已从FIFO354读出时才可以使PIP受覆盖。这样做是必要的，因为FIFO数据在读过程结束时可能就要存储起来。这可能会促使PIP覆盖逻辑电路去确定在有效PIP数据以外的PIP覆盖区是有效的。使RD_EN_AX能将PIP覆盖住就可以确保PIP数据有效。按照本发明的设计，无论辅助视频业已经过扩展、压缩或内插，小图象辅助视频的覆盖区或箱区就能正确就位并具正确尺寸。这对7×3格式、16×9格式和许多其它格式的小图象的视频原来说都是行得通的。
色度分量U_PIP和V_PIP由电路367加以延迟，延迟时间的长短取决于色度分量内插的性质，产生作为输出的信号U_AUX和V_AUX。主信号和辅助信号的各Y、U和V分量通过控制FIFO 354、356和358读启动信号在输出信号通路312的各多路调制器315、317和319中加以混合。多路调制器315、317和319响应输出多路调制器控制电路321。输出多路调制器控制电路321响应时钟脉冲信号CLX、行启动信号SOL、H_COUNT信号、垂直消隐复位信号和快速开关来自画中画处理器和WSPμP340的输出。经多路调制的亮度和色度分量Y_MX、U_MX和V_MX分别加到相应的数-模转换器360、362和364上。各数-模转换器后面分别有低通滤波器361、363和365，如图6中所示。画中画处理器、门阵列和数据缩减电路的各种功能受WSPμP340的控制。WSPμP340借助于串行总线连接到TVμP216上，并响应TVμP216。串行总线可以是如图所示的四线总线，具有数据、时钟脉冲信号、启动信号和复位信号的线路。WSPμP340通过WSPμP解码器310与门阵列的不同电路联系。
有时为避免所显示的图象产生宽高比失真需要将4×3NTSC制视频压缩到4/3。在其它情况下，为进行通常伴有垂直变焦的水平变焦，可以将视频加以扩展。高达33％的水平变焦操作可通过将压缩减少到4/3以下实现。取样内插器用以重新计算输入的视频到一个新象素的位置，因为亮度图象带宽(对S_VHS)格式来说达5.5兆赫)占奈奎斯特折叠频率Nyquist fold frequency)(对1024fH时钟脉冲来说为8兆赫)相当大的百分比。
如图8所示，亮度数据Y_MN是通过主信号通路中的内插器337取道的，内插器337则根据视频的压缩或扩展情况重新计算样品值。开关或路由选择器323和331的作用是调转主信号通路304相对于FIFO356和内插337的相对位置的布局。特别是，这些开关选择：或者内插器337按压缩的要求而处在FIFO356之前，或者FIFO356按扩展的要求而处在内插器337之前。开关323和331响应路由控制电路335，该电路本身则响应WSPμP340。应该记住在小图象显示方式下辅助视频信号是为了被存储在视频RAM350中而加以压缩的，只有在实用上才需要加以扩展。因此在辅助信号通路中不需要予以类似的转接。
图11a更详细地示出了主信号通路。开关323采用两个多路调制器325和327。开关331采用多路调制器333。三个多路调制器响应路由控制电路335，电路335本身则响应WSPμP340。水平定时/同步电路339产生控制着FIFO的读和写以及锁存器347和351和多路调制器353的定时信号。时钟脉冲信号CLK和行起始信号SOL由时钟/同步电路341产生。模-数转换控制电路369响应Y_MN、WSPμP340和UV_MN的最高有效位。
内插器控制电路349产生中间象素位置值(K)、内插器补偿滤波器加权(C)和亮度分量的时钟脉冲选通信息CGY以及彩色分量的CGUV。时钟选通信息用来中止(进行十份中取几份)或重复FIFO数据从而为实现压缩而不允许样品在某些时间被写，或为了扩展而允许多次读取某些样品。
图11(b)示出了这种压缩。LUMA_RAMP_IN行表示正在写入FIFO中的亮度斜波视频数据。WR_EN_MN_Y信号处于起作用的高态，这就是说当这个信号处于高电平时，数据正在写入FIFO中。每第四个样品就被禁止写入FIFO中。锯齿状线LU MA_RAMP_OUT表示的是这种亮度斜波数据，即如果没有事先经过内插的话可能要从FIFO读出亮的度斜波数据。应该指出，从亮度FIFO读出的斜波其平均斜率比输入的斜波大33％。还应该指出，读出该斜波所需的有效读出时间比原来写入数据需用的时间少33％。这构成了4/3的压缩情况。内插器337的作用是重新计算在写入FIFO中的亮度样品使得从FIFO读出的数据平稳而不呈锯齿状。
扩展可按完全与压缩相反的过程进行。在压缩的情况下，写启动信号附有以禁止脉冲形式出现的时钟脉冲选通信息。扩展数据时，该时钟脉冲选通信息就加到读启动信号上。这会使正在从FIFO356中读取的数据中止，如图11(c)所示。LUMA_RAMP_IN线表示写入FIFO356之前的数据，锯齿状线LUMA_RAMP_OUT表示从FIFO356中读出时的数据。在此情况下，内插器337(它在此过程中是跟随着FIFO 356的)的作用就是重新计算所取样的数据，使其在扩展之后从参差不齐变平稳。在扩展的情况下，数据在从FIFO 336中读取和被时钟同步而输入内插器337中时必须中止。这和压缩的情况不一样，在压缩情况下，数据是连续地与时钟同步而输入内插器337中的。在压缩和扩展两种情况下，同步选通操作不难以同步的方式进行，即诸事件可根据***时钟脉冲1024fH的上升前沿发生。
亮度内插的这种布局有一系列好处。时钟脉冲选通操作，即数据的十份中取几份和数据的重复可以在同步方式下进行。若对调内插器和FIFO的位置不是通过采用可转接的视频数据布局，则要中止或重复数据就需对所读出或写入的时钟脉冲两次定时(to be double clocked)。两次定时一词是说要在单个时钟脉冲周期内将两数据点写入FIFO中或在单个时钟脉冲周期内从FIFO中读取两数据点。由于写入或读出的时钟脉冲频率必须为***时钟脉冲频率的两倍，因而得出的电路不能使其与***时钟脉冲同步运行。此外，这种可转换的布局只需要一个内插器和一个FIFO来进行压缩和扩展。如果不采用这里所述的视频转换装置，则只有采用两个FIFO来实现压缩和扩展的功能才能避免两次定时的情况。扩展用的一个FIFO需安置在内插器的前面，压缩用的一个FIFO需放在内插器的后面。
这种电路正确工作的条件之一是各水平行写入FIFO的数据样品数应完全等于该水平行从FIFO所读出的样品数。若写入FIFO的样品数不等于从FIFO读出的样品数，则主频道图象会因读或写时指针逐行向前运行而严重歪斜。这个要求是由于主频道FIFO每场复位一次而提出的。首先在主信号垂直同步脉冲之后使写指针复位，然后一行之后使读取指针复位。
由于视频数据的扩展和压缩的进行，因此而读和写指针前行到数目相同的地方可能需要经历不同的时针脉冲周期数。为使写入和读出的数据样品数在任何显示方式下始终相等，采用三个寄存值和两个控制信号以便产生主Y和UV FIFO的读和写启动信号。两个寄存值WR_BEG_MN和RD_BEG_MN(它们是WSPμP340所提供)连同水平象素计数值H_COUNT一起确定读和写应开始的时间在水平行周期中的位置。H_COUNT值为10位计数值，用以确定象素在行周期中的位置。计数器由行起始信号SOL清零。SOL倍是个单时钟宽脉冲，用以将水平计数器H_COUNT的直始计数值在各行开始时设定到零值。SOL脉冲名义上是与水平同步分量的前沿对齐。
第三寄存值LENGTH用以输入10位计数器的较高八位计数值，从而确定真正被写入FIFO或从FIFO读出的数据样品的数目。寄存值有二进制位经过转换，并将两个最低有效位以逻辑高电平的形式输入，于是产生_LENGTH_I。信号前的_表示逻辑转换。因此当计数器溢出时，也就是脉动进位(ripple carry out)进入高态时，所要求个数的样品应已被写入或读出。被写入或读出的象素样品的实际数目实际上为LENGTH×4，因为寄存器所寄存的是计数器的较高八位。时钟脉冲选通是由于选通计数器启动信号而起作用的。这样启动计数器就可启动FIFO，确保无论显示方式如何，被写入或读出的样品数总是LENGTH×4。
图11(d)示出了用以产生Y和UV分量的FIFO的读出和写启动信号、WR_EN_FIFO_Y(情况1)、WR_EN_FIFO_UV(情况2)、RD_EN_FIFO_Y和RD_EN_FIFO_UV的三个相同电路中的一个电路。扩展时，事实证明RD_EN_FIFO_Y和RD_EN_FIFO_UV信号完全相同，可以称之为RD_EN_FIFO_Y_UV(情况3)。先谈谈情况1的电路1100。电路1100在比较器1102中将WR_BEG_MN与H_COUNT中的较高八位进行比较。H_COUNT值是10位计数值，用以确定象素在行周期中的位置。计数器由行起始信号SOL清零。SOL信号是个单时钟宽脉冲，用以将水平计数器H_COUNT的起始计数值在各行开始时设定到零值。SOL脉冲名义上是与水平同步分量的前沿对齐的。
比较器1102的输出经电路1118延迟后在“与非”门1104中与它本身经转换但在其它方面未经延迟的形式比较。“与非”门1104的输出—单时钟脉冲周期宽有效LO信号是10位字长计数器1106的负载LDn输入。LDn输入按***时钟脉冲的上升边而输入到10位FIFO字长计数器1106。LENGTH信号的各二进制位由“非门”阵列1110加以转换。LENGTH值用以输入10位计数器的较高八位，从而确定实际已写入FIFO中的数据样品数。“非”门阵列1110的输出加到计数器1106的输入LOAD中的负载的最高的二进制位去。两个最低有效位处于逻辑高态的被束缚状态。有效负荷值为_LENGTH_1。为调节_LENGTH_1的-1方面(-1 aspect)，脉冲进位信号RCO使计数器1106停止计数，这是在长度计数器1106达零之前一个时钟周期发生的。时钟脉冲选通信息与脉冲进位信号RCO在门1112中进行“或非”逻辑运算。该同一个启动信号经门1116转换后用作FIFO的启动信号。于是FIFO存储器和计数器以完全相同的方式被启动，确保待写入的样品达到所要求的数目。在情况2中，WR_BEG_MN也与H_COUNT进行比较。但CGUV_WR信号用以产生作为输出的WR_EN_FIFO_UV信号。在情况3中，WR_BEG_MN与H_COUNT进行比较。但CGUV_WR信号用以产生作为输出的WR_EN_FIFO_UV信号。在情况3中，WR_BEG_MN与H_COUNT进行比较，CGY_RD信号则用以产生作为输出的RD_EN_FIFO_Y_UV信号。
主频道视频的色度处理可用本发明一个以上的设计完成。图8和11(a)示出了另一种布局方式，其说明是结合图52-55进行的。主频道视频色度处理的另一种布局示于图13，其说明是结合图51进行的。先参看图13，图中以方框图的形式示出了UV信号通路350。信号通路530与图8和11(a)所示的主信号通路304中亮度数据的可选择的布局极其相似。最大的差别在于使用了延迟匹配电路540而不采用内插器337。多路调制器534、536和538使UV_MN信号沿着一个通路(该通路中，FIFO 358领先延迟匹配电路540)或沿着另一个通路(该通路中，延迟匹配电路540领前FIFO358)而传送。各多路调制器响应路由控制电路532。多路信号分离器353将多路调制器538的输出分离成U_OUT和V_OUT信号。
内插***进行视频压缩时，数据样品必须在写入FIFO358之前删除掉。这在数据是多路调制的U/V数据时就成问题了。如果在采用作为Y数据流的相同时钟选通脉冲的情况下删除UV数据流，则UV序列可能不会按U、V、U、V……的形式持续交替。例如如果U样品在写入FIFO358中之前就被删除，则得出的序列大致为U、V、U、V、V、U、V等。因此需要第二时钟脉冲选通信号。该信号叫CGUY(或该信号经过逻辑转换时则为_GGUV)。此UV CLOCK GATE只在压缩过程中使用，出现的频率只为CGY脉冲的一半，而且总是删除UV样品对。图51(a)和51(b)示出了8/5压缩的结果。
在此实例中可以明显看出Y(_CGY)和UV(_CGUV)在CLOCK GateWrite上的差别。_CGY和_CGUV信号处于高电平时，各样品就被删除。应该指出，_CGUV总是U样品上升开始在V样品上结束。这样UV对是一齐被删除的，从而避免一对UV的V和下一对UV的U被删除的情况。图51(a)和51(b)分别示出了进行8∶5压缩时UV和Y分别从FIFO358和356中读取的对比情况。可以看到UV数据会相比Y数据歪斜达1个时钟脉冲周期。这是没有将U.V指示数据存入FIFO数据流的后果。此UV数据的歪斜使彩色分量稍有变劣。但这个变劣的程度决不会比4∶1∶1的多路调制的彩色分量***更糟，该***通常用于高档电视***中。UV的有效奈奎斯特频率因UV对的十份中取几份过程而定期下降到2兆赫。这还足以处理“宽”1色度信号源。结果即使在UV对的十份中取几份过程中彩色分量信号也保持极高的质量。
压缩视频数据时要求输入到FIFO 356和358的时钟脉冲选通写信号必须取道不同的Y和UV信号通路。实质上，U和V样品必须成对删除，因为样品一经删除，有关该样品状态的信息(它是U样品抑或V样品)就消失了。若将例如第九个二进位加到FIFO358以传送UV状态信息，则可能会将单个U或V样品消除掉。当从FIFO358读出数据时，通过解释第9位的状态就有可能将UV妥善存储起来。由于丢掉了该分类信息，因而UV数据必须成对消除，这样才能简化读取UVFIFO358之后的分类过程。
分类经过十份中取几份过程的UV对只需要1位计数器。该计数器在FIFO358读出开始时的时钟脉冲周期同步复位到U(零)状态。该1位计数器用RD_EN_UN信号来启动，该信号控制着主FIFO356和358的读出。在压缩显示方式下，RD_EN_MN在读过程一经开始时就一直处于高电平，直到阅读过程在各水平行停止为止。得出的信号驱动多路信号分离器353的选择线。这样，尽管在写FIFO358时不能将UV同步信息存储起来供以后再行调用，UV数据样品在从FIFO358中读出之后仍然经有效地加以分类。
进行视频扩展时，FIFO 356和358的写过程从写开始到写终了毫不间断地进行。FIFO的阅读过程将会中止，样品值在从FIFO中读出时则被存储起来(被重复着)。这个样品存储或重复过程是由时钟脉冲选通读出信息所完成的，该信息为RD_EN_MN信号及其分量_RD_EN_MN的一部分。
在此情况下，与压缩的情况相比，有一个重要区别值得注意。UV样品当其从FIFO358中读出时就知道其状态。UV数据以U、V、U、V……等连续交替的方式写入FIFO358中的。因此从FIFO358读出数据然后中止时，产生信号UV_SEL_OUT的1位计数器中止计数，反映出FIFO数据业已存储起来的情况。这使多路信号分离器353的分类过程保持正确。
1位计数器在正确的时间中止计数，因为RD_EN_MN信号加到1位计数器的启动输入端上。这保证FIFO358中止时，UV_SEL_OUT信号也中止。这时由于为UV数据CGUV读取的时钟脉冲选通与为UV数据读出的时钟脉冲选通完全一样，因而进行扩展时Y和UV FIFO356和358的读启动信号无需处于分离状态。事实证明，扩充比压缩更易进行，而且在扩充过程中彩色分量奈奎斯特频率不变质，又能完全保持2∶1∶1信号的质量。
这里所述的多路调制彩色分量的布局有一系列好处。这种方法效率高，适宜与宽带宽亮度光栅映射***联合工作。电路的复杂性减少到最小程度，但仍能保持色度信号高度优异的质量。这些优点部分主要是采取了下列革新措施。在UV FIFO358的输入端就把UV对消除掉。这样就无需通过FIFO传送时钟选通信息，因而无需使FIFO比实际UV数据精确度再宽出一个二进制位。UV内插器用延迟匹配网络代替，而UV内插器的工作方式是与内插器337类似的。这样就消除了具有极其复杂的数字功能元件。此外由于门阵列采用集成电路，大约节省了2,000个门电路。最后，UV信号质量在最坏的情况下在压缩过程中也不会降于4∶1∶1(Y、U、V)彩色频道，在扩展时也保持在2∶1∶1下的质量。
按照本发明图8和图11(a)的设计就无需使用延迟匹配电路，而是对FIFO进行管理从而使其实现同样的效果。图52(a)和52(b)分别示出了门阵列300中亮度和彩色分量信号通路的部分。图52(a)是可选择的、对应视频压缩的布局，其中内插器337在FIFO356的前面。图中只示出了彩色分量通路的FIFO358。
图53(a)-53(l)示出了视频压缩的一个实例。虽然内插器实际的延迟时间会达20时钟脉冲周期，而且亮度和色度信号在时间上并不一致，但为了举例说明起见，这里假设亮度和彩色分量在经过模-数转换之前是正确延迟匹配过，且内插器的延迟时间为5个时钟脉冲周期。模拟开关或多路信号分离器344的选择线UV_MUX是通过将***时钟脉冲除以2得出的的8兆赫信号。参看图53(a)，一个时钟脉冲宽的行起始脉冲SOL将UV_MUX同步复位到各水平视频行开始时的零值，如图53(b)所示。UV_MUX线接着就在该状态下通过水平行内的每个时钟周期进行状态翻转。由于行长为偶数个时钟脉冲周期，所以UV_MUX的状态一经启动就会不休止地始终翻转：0，1，0，1…。由于各模-数转换器有1个时钟脉冲周期的时延，因而从模-数转换器346和342出来的UV和Y数据流进行移位。为适应这个数据移位，来自内插器控制器349(见图9)的时钟脉冲选通信息，即图53(e)所示的_CGY和图53(f)中所示的_CGUV，也同样必须加以延迟。由于亮度数据通过内插器337，且彩色分量未经内插，因而图53(d)所示且存储于FIFO358中的UV数据UV_FIFO_IN领前图53(c)中所示的Y数据Y_FIFO_IN。为调整这个不匹配情况，令从UV FIFO358读出图53(h)中所示的UV_FIFO数据的时间比从Y FIFO356读取图35(g)中所示的Y_FIFO数据延迟4个时钟脉冲周期。图53(j)所示的读取UV FIFO读起动信号RD_EN_MN_UV的上升边缘与图53(i)中所示的Y_FIFO读启动信号RD_EN_MN_Y的上升边缘之间的4时钟周若延时就是这样表示出来的。图53(k)和53(l)分别示出了所得出的Y和UV数据流。Y与UV失配的最坏情况为1个时钟脉冲周期，这和用更复杂***得出的结果一样，其中FIFO与延迟匹配电路的相对位置因而可以互换。
应该指出，虽然本实例中的内插器延迟5个时钟脉冲周期，但读取UV FIFO358的时间却延迟4个时钟脉冲周期。结果是，延迟读取UV FIFO358的时间的时钟脉冲周期数最好设定在不大于内插器延迟时间的偶数值。若该延迟时间为DLY_RD_UV，以C计算机语言表示则为：
DLY_RD_UV＝(int)((int)INTERP_DLY+2)*2；其中INTERP_DLY为内插器中的延迟时钟脉冲周期数。
实际上，该内插器能有20个时钟脉冲延迟周期(INTERP_DLY＝20)，且亮度和色度(彩色分量)不匹配。这里有多种可能性使亮度和色度信号在时间上彼此相互补偿。通常彩色分量会由于色度解调而滞后于亮度信号。这种光栅映射***利用内插器的延迟作用来克服Y/UV可能出现的失匹。在视频压缩的情况下，在读取UV FOFO358的延迟时间上可以将DLY_RD_UV设定在0至31个时钟脉冲周期。由于亮度内插器337的固有延迟时间为20个时钟脉冲周期，且各时钟脉冲周期大约为62毫微秒，因而所述光栅映射***能对于亮度信号而校正彩色分量达1.24微秒(62毫微秒×20)的延迟时间。些外光栅映射***能对于彩色分量信号校正亮度延迟达682毫微秒(62毫微秒×〔31-20〕)的延迟时间。这样给外模拟视频电路的接口提供极大的灵活性。
正如内插器能使视频压缩在亮度通道延迟不同的时间，对视频扩展也是一样。图54(a)和54(b)分别示出了门阵列300中亮度和彩色分量信号通路的一部分。图54(a)是对应于视频扩展可选择的布局，其中内插器337在FIFO356之后。UV通路仍然不变，含有FIFO358。在图55(a)-55(l)所示的视频扩展的实例中，假设内插器的延迟时间为5个时钟脉冲周期。图55(a)至55(d)分别示出了行起始SOL信号、UV_MUX信号、输入到FIFO356的亮度数据流Y_IN和输入到FIFO358的彩色分量数据流_UV_IN。为了使Y和UV数据在时间上正确对好，可以延迟对YFIFO356的写(DLY_WR_Y)，也可以延迟对UVFIFO358的读取(DLY_RD_UV)。在这种情况下，延迟对UV FIFO的读取是容许的，因为UV FIFO358不需要内插器系数K和C。在视频压缩工作方式下是不能延迟写过程的，因为这样可能会使系数(K，C)在时钟脉冲选通信息方面不一致而且会使内插的亮度部分变坏。使对Y FIFO的写过程延迟4个时钟周期的DLY_WR_Y的正确设定值被表示在图55(f)所示的UV FIFO写启动信号WR_EN_MU_UV的上升边与图55(g)所示的Y FIFO写启动信号WR_EN_MN_Y的上升边之间。图55(i)和55(i)分别示出了时钟脉冲选通信号_GG和Y_FIFO输出信号。图55(k)和55(l)分别示出的Y_OUT和UV_OUT数据流的相对位置示出了得出的Y和UV在时间上的一致性。
光栅映射***补偿外亮度/色度失配的能力在视频扩展和在视频压缩时都是一样大的。光栅映射***的这个功能非常重要，因为它使我们无需在亮度通道输入端处设可调延迟线来使亮度/色度匹配。具体布局的选择取决于各种因数，包括其它在电路上应考虑的问题在内。
辅助信号的内插是在辅助信号通路306中进行的。PIP电路301操纵6位Y、U、V、8∶1∶1场存储器、视频RAM350，以存储进来的视频数据。视频RAM350在多个存储单元中存储两个场的视频数据。各存储单元存储八位数据。各8位存储单元中有一个6位Y(亮度)样品(按640fH取样)和2个其它二进制位。这两个其它二进制位存储快速开关数据(FSW_DAT)或U或V样品(按80fH取样)的一部分。FSW_DAT值表示写入视频RAM中的是那一类的场数据。鉴于视频RAM350中存储有两个场的数据，且整个视频RAM350是在延迟期间读取的，因此两个场都是在显示扫描过程中读取的。PIP电路301将会确定要从存储器读取哪一个场以便通过采用快速开关数据将其显示出来。该PIP电路总是读取与被写出来以解决运动遭破坏的问题的类型相反的场。若所读取的场其类型与显示中的场相反，则将该场从存储器中读出时删除场的顶行，由此将存储在视频RAM中的偶数场改变成相反的类型。这样做的结果是小图象保持正确的隔行扫描状态，没有运动遭破坏的现象。
时钟脉冲/同步电路341产生控制FIFO354、356和358所需要的读、写和启动信号。启动主频道和辅助频道的FIFO，以便将数据写入存储器，为的是存储供以后显示所需的各视频行中的那些部分。被写的数据是按需而来自主频道或辅助频之中(而不是从两个频道中)，以便将来自同一视频行或各显示行上各信号源的数据组合起来。辅助频道的FIFO354是用辅助视频信号同步写入的，但是用主视频信号从存储器中同步读出的。各主视频信号分量是用主视频信号同步读入FIFO356和358中，而用主视频信号从存储器中同步读出的。读取功能在主频道与辅助频道之间来回转换的频度是选取的某特定效果的函数。
产生诸如画幅受限制的并排图象之类的各种特殊效果是通过控制行存储器FIFO的读/写启动控制信号进行的。图7和8示出了这种显示格式的过程。在画幅受限制的并排显示图象的情况下，辅助频道的2048×8 FIFO354的写启动控制信号(WR_EN_AX)在显示的(1/2)*4/3)＝0.67即大约41％、或辅助频道有效行周期(预增速)的67％内起作用，如图7所示。这相当于大约33％的画幅限制(约为67％有效图象)和信号内插扩展5/6。在主视频频道中(示于图8的上部分)910×8 FIFO356和358的写启动控制信号(WR_EN_MN_Y)在主频道有效行周期的67％〔(1/2)*(4/3＝0.67〕内起作用。这相当于大约33％的画幅限制且由910×8 FIFO在辅助频道视频上实现了4/3的压缩比。
在各FIFO中，视频数据是经过缓冲以便在特定的时间及时读出。数据可从各FIFO读出的有效时域取决于所选取的显示格式。在所示的并排画幅限制方式的实例中，主频道视频显示在显示器的左半部，辅助频道视频显示在显示器的右半部。如图所示，主频道和辅助频道波形的任意视频部分不同。主频道910×8 FIFO的读启动控制信号(RD_BN_MU)在显示器50％的显示有效行周期时起作用，以有效视频的开始起头，紧接着是视频后肩(video back porch)。辅助频道读出启动控制信号(RD_EN_AX)在显示有效行周期的另外50％起作用，以RD_EN_MN信号的下降边缘开始，以主频道视频前肩(video front porch)的开始结束。应该指出，写启动控制信号与它们各自的FIFO输入数据(主或辅助)同步，读启动控制信号则与主频道视频同步。
图1(d)所示的显示格式是我们所特别希望有的，因为它可以使两个几乎是全场的图象以并排方式显示。这种显示对宽显示格式比的显示，例如16×9，特别有效，特别合适。大多数NTSC制信号都以4×3的格式表示，这当然相当于12×9。两个4×3显示格式比的NTSC制图象可通过或者将图象的画幅限制33％、或者将图象挤压33％(并引入宽高比失真)而显示在同一16×9显示格式比显示器上。视乎使用者的爱好而定，图象画幅限制对宽高比失真的比例可以设定在0％与33％这两个极限值之间。例如，两个并排的图象可以以16.7％受挤压和16.7％的画幅限制的形式显示。
现在就增速和画幅限制方面的一般比率说明工作过程。假设视频显示装置的显示格式宽高比为M∶N，第一视频信号源的显示格式比为A∶B，第二视频信号源的显示格式比为C∶D。第一视频信号在第一范围内可以有选择地增速到大约1至(M/N+A/B)倍，在第二范围内可以有选择地将画幅水平向限制到大约0至〔(M/N+A/B)-1〕倍。第二视频信号在第三范围内可以有选择地增速到大约1至(M/N+C/D)倍，在第四范围内可以有选择地将画幅水平向限制到大约0至〔(M/N+C/D)-1〕倍。
16×9显示格式比显示的水平显示时间与4×3显示格式比显示的一样，因为两者的标称行长都是62.5微秒，因此要使NTSC制视频信号保持正确的宽高，比没有失真，就必须将其增速到4/3。4/3这个系数是作为两个显示格式的比值计算出来的：
4/3＝(16/9)/(4/3)按照本发明的各个方面，采用了可调节的内插器来增速视频信号。过去，曾使用过输入端和输出端的时钟脉频率不同的FIFO来履行同样的功能。相比之下，如果在单个4×3显示格式比的显示器上显示两个NTSC制4×3显示格式比的信号，各图象必然失真或画幅受到限制或两者兼有，其量达50％。与宽屏幕的应用情况下所需用的相类似的增速并不是必要的。
下面结合图28-36更全面地说明避免读/写指针碰撞并保持接口完整性的场同步***。画中画处理器以这样的方式工作，使得辅助视频数据用被锁定到进来的辅助视频信号的水平同步分量上的640fH时钟脉冲来取样。这个操作使待存入视频RAM350中的数据可以正交取样。数据须以同样的640fH的频率从视频RAM中读出。由于主视频源和辅助视频源通常的性质是不同步的，所述数据不经修正是不能从视频RAM正交显示出来的。为便于使辅助信号与主信号同步，在视频RAM350的输出端之后的辅助信号通路中配置了一个带独立的写和读端口时钟脉冲的行存储器。
更具体地说，如图28中所示，视频RAM350的输出被输入到两个4位锁存器352A和352B中的第一个锁存器。VRAM_OUT输出是在4位数据块中。4位锁存器用以将辅助信号重新组合到8位数据块中。锁存器还将数据时钟脉冲频率从1280fH降到640fH。8位数据块是采用对辅助视频数据取样以便存入视频RAM350中所用的同一个640fH时钟脉冲而写入FIFO354中的。FIFO354的规格为2048×8。8位数据块是用1024fH显示时钟脉冲从FIFO354读出的，1024fH显示时钟脉冲则锁定到主视频信号的水平同步分量上。这种采用具独立的读和写端口时钟脉冲的多行存储器的基本结构使原已正交取样的数据可以正交显示。8位数据块由多路信号分离器355分成6位亮度和色差样品。这时数据样品就可以按需要内插成所要求的显示格式比并作为视频数据输出而被写入。
由于数据从辅助频道FIFO的读/写是不同步的，因而读/写指针有可能碰撞。在新数据有机会写入FIFO之前从FIFO读出旧数据时，读/写指针会发生碰撞。在旧数据有机会从FIFO中读出之前新数据重写存储器时，读/写指针也会发生碰撞。隔行扫描的完整性也应保留住。
为避免读写指针在辅助频道FIFO中碰撞，首先就要选取容量足够大的存储器。对于显示画幅被限制33％的正常显示格式比的视频而言，规格为2048×8的辅助FIFO能存储5.9行的视频数据，这些视频数据按下式计算，其中N为时数，L为各行的长度：
N＝(2/3)*(0.82)*(640)＝350，这是基于82％的有效行周期计算的，
L＝2048/350＝5.9。从本发明的各方面来看，大于2行/场的前行速率是不可能遇到的。因此辅助频道FIFO采用5行FIFO的设计标准是足以防止读和写指针发生碰撞的。
图29画出了辅助频道FIFO作为存储器使用的情况。图30示出了由一些D型触发器构成用以产生行延迟(Z-1)和产生用以在辅助信号通路中控制FIFO354的读和  写过程的复位脉冲的简化电路的方框图。在新主信号场开始时，写指针系复位到FIFO的起始状态。这个复位脉冲WR_RST_AX是用H_SYNC_AX取样的V_SYNC_MN的组合。换句话说，WR_RST_AX出现在辅助视频信号的第一水平同步脉冲处，辅助视频信号则在主信号的垂直同步脉冲之后出现。两个主信号水平行之后，读指针复位到FIFO354的起始位置。此复位脉冲以RD_RST_AX表示。换句话说，RD_RST_AX出现在主视频信号的第三水平同步脉冲处，而主视频信号则在主信号的垂直同步脉冲之后出现，或换另一种说法，是在主信号的第二水平同步脉冲时出现，主信号则在WR_RST_AX脉冲之后出现。
由于主信号与辅助信号不同步，因此当读取指针复位时，写指针确切的位置在哪里是有些不清楚的。大家都知道，写指针超前读指针至少两行。但如果辅助频道水平同步信号的频率高于主频道水平同步信号的频率，则写指针会往前超过图中所示的2行标记。所有信号前行速度小于2个行/场时，指针就是以这样的方式避免碰撞。辅助频道FIFO354是通过适当定时将读和写复位信号分隔成5行段的。在此方案中，读和写指针在各显示的场开始时安置在至少彼此相距2行的初始位置。
若FIFO的长度不是整整5行的长度，则***就要牺牲自写指针至读指针的存储器距离。挤压方式不同(例如16％的挤压)时的情况就是这样：
16％挤压N＝(5/6)*(0.82)*640＝437
L＝2048(5*437)＝4.7在这些情况下，事实证明FIFO的长度小于5行。在16％挤压情况下，FIFO的实际长度为4.7行。33％挤压的N式中的0.8系数反映出了CPIP芯片工作的局限性。
因为FIFO读和写复位点之间被一个最小值-有效视频的两行所分隔着，上述牺牲总是换取了读指针赶得上写指针的代价。此外由于画中画处理器在视频RAM350中存储不了512个以上的视频样品，因而可以认为只有80％的视频行是有效的。实际上这样还是能提供良好的视频行。在这些情况下，牺牲前行速率是为了换取能看到更多的图象内容。在最坏的情况下，在主视频源与辅助视频源之间高达每场一行的前行速率是可以容许的。这对大多数视频源来说还是超乎要求的，而容许上述前行速率是牺牲了那些可以指望使用得最少的具一定特点的显示方式。
FIFO读和写上的不同步引起的另一个问题是保持辅助频道视频隔行扫描的完整性。鉴于显示是锁定在主频道视频上，因而显示中的现行场型(即上场或下场)便取决于主信号。存储在视频RAM350存储器中准备好可以在主频道场开始时读出的场型可以和所显示的场型相同，但也并不一定要相同。为了与主频道显示的辅助场型匹配，可能需要改变存储在视频RAM350中的辅助场型。
画中画处理器320和门阵列300将NTSC制信号的262.5行场量化成263行上场(有时叫做奇数场)和262行下场(有时叫做偶数场)。这是因为垂直同步分量是用表示水平同步分量的脉中取样的。图31说明了这一点。上/下场型标记的上场值为1，下场值为0。上场含奇数行1至263。下场含偶数行2至262。图32中，第一场型标记U/1 MAINSIGNAL表示主视频频道的场型。信号HSYNC_AX表示辅助频道各行的水平同步分量。
场型标记U/L(A)表示各辅助频道行“正常”被写入时存入视频RAM350中的场型。这里“正常”一词表示正在接收上场并对其进行解码时往视频RAM350中写入奇数行1～263。场型标记U/L(B)表示当上场的第一行在接收上场的过程中没有写入视频RAM350中时存入视频RAM350中的场型。相反，第一行是真正添加到下场的最后一行(262号)上的。这实际上使场型反过来，因为行2成了帧中的第一显示行，行3成了帧中的第二显示行。所收到的上场这时成了下场，反之亦然。场型标记U/L(C)表示在接收下场过程中往视频RAM350中加入上场的最后一行时存储在视频RAM350中的场型。这实际上使场型反过来，因为行263成了第一显示行，行1成了第二显示行。
在方式A和方式B下增减行数并不会使辅助频道图象变劣，因为这些行是在垂直回扫或过扫描过程中出现的。图34中示出了各显示行的顺序，其中实线表示上场行，虚线表示下场行。
随着主频道和辅助频道信号的前行，U/L MAIN SIGNAL会相对于辅助频道U/L(A，B，C)场型记向左或向右移位。在图中所示位置下，数据应采用方式A写入视频RAM350中，因为决定边是在A区中。采用方式A是恰当的，因为当画中画处理器接收垂直同步分量时，它会按显示器的要求的那样，即从V-SYNC_MN(主频道垂直同步分量)开始、从视频RAM350读出，从而将同一场型写入视频RAM350中。随着各信号的前行，方式会根据各信号的相对位置而变。图32顶部和图33的表中示出了有效的各种方式。方式B和C之间有重叠的部分，因为大部分时间当可以用方式B时，也可以用方式C，反之亦然。这对于262行中除2行外都是正确的。方式B和C都有效时，可采用其中任一种。
图36示出了本发明维持隔行扫描完整性的电路700的方框图。电路700的输出信号为视频RAM350、辅助信号通路中的FIFO354和主信号通路中的FIF0356的读和写复位控制信号，如图28中所示。主视频信号的场型由一对信号VSYNC_MN和HSYNC_MN确定。辅助视频信号的场型由相应的一对信号VSYNC_AX和HSYNC_AX确定。各对信号具有在门阵列中设定的预定的相位关系。图35(a)-35(c)示出了这种关系，该关系适用于该两对信号。在各情况下，HSYNC是个矩形波，其上升边对应于各信号的水平行起始部分。在各情况下，VSYNC每个场只有一个上升边，该上升边对应于各信号的垂直场起始部分。各对信号上升边缘之间的相互关系由电路700测试以确定需要采取什么步骤(如有的话)使辅助信号的场型与主信号的场型匹配。为防止模糊不清，主信号对的前沿从来都不使其更接近1/8水平行周期。辅助信号对的前沿从来都不使其更接近1/10水平行周期。这样可迟免各前沿彼此散开。门阵列中的定时电路确保了这个关系。
主信号对VSYNC_MN和HSYNC_MN是第一场型电路702的输入，第一场型电路702由两个D型触发器组成。在一种情况下，HSYNC_MN由VSYNC_MN取样，即VSYCN_MN是时钟脉冲输入。该触发器的输出为主信号的上/下场标记UL_MN，这可以是上场型时的逻辑高态和下场型时的逻辑低态，但这方面是可任意选择的。在其它情况下，VSYNC_MN由HSYNC_MS取样，就和结合图30对触发器852所作的说明一样。这样就得出输出VH，这是与水平分量同步的垂直分量。
辅助信号对VSYNC_AX和HSYNC_AX是第一场型电路710的输入，该电路也由两个D型触发器组成。在一个情况下，HSYNC_AX由VSYNC_AX取样，即VSYNC-AX是时钟脉冲输入。该触发器的输出是辅助信号的上/下场标记UL/AX，这可以是上场型时的逻辑高态和下场型时的逻辑低态，但这方面是可以任意选择的。在其它情况下，VSYNC_AX由HSYNC_AX取样，就和结合图30对触发器852所作的说明一样。这样就得出输出VH，这是与水平分量同步的垂直分量。
图35(a)-35(c)示出了两种信号的场型的确定过程。若场边缘的上升起始部分在前半个水平行周期出现(如图35(b)所示)，则该场为下场型。若场边缘的上升起始部分在后半个水平行周期出现(如图35(c)所示)，则该场为上场型。
主信号的VH和HSYNC_MN是延迟电路704、706和708的输入，这些延迟电路使水平行周期延迟，确保输出信号WR_RST_FIFO_MN、RD_RST_FIFO_MN和RD_RST_FIFO_AX正确的相位关系。延迟操作可由D型触发器进行，它和图30所示的电路一样。在读和写指针之间有两个至三个水平行周期的延迟。
上/下场型标记UL_MN对应于图32顶部所示的U/L MAIN SIGNAL，它是UL_SEL比较器714的一个输入。比较器714的其它输入由UL_AX测试发生器72提供。测试发生器712的输入有UL_AX场标记作为输入和HSYNC_AX作为时钟脉冲输入。测试发生器712提供图16底下所示的信号U/L(A)、U/L(B)和U/L(C)，对应于三个可能的方式A、B、C和。各信号U/L(A)、U/L(B)和U/L(C)在UL_MN的决定边的时刻与UL/MN加以比较，这也示于图32中。若UL_MN与U/M(A)匹配，其场型就匹配，因而无需采取保持隔行扫描完整性的行动。若UL_MN与U/L(B)匹配，其场型不匹配，于是为保持隔行扫描的完整性就需要使上场的写入延迟一行。若UL_MN与U/L(C)匹配，其场型不匹配，于是为保持隔行扫描的完整性就需要提前一行写入下场。
经过此比较之后的结果输到RST_AX_SEL选择电路718中。其它输入为RST_AX_GEN发生器716所产生的三个垂直同步信号RST_A、RST_B和RST_C。三个垂直同步信号RST_A、RST_B和RST_C彼此的相位不同，这为的是执行校正性动作或不执行校正性动作，从而根据比较器714的输出保持隔行扫描的完整性。延迟电路722重新使所选取的垂直同步信号与辅助视频输入同步以产生WR_RST_YRAM_AX。延迟电路720执行同样的功能即产生RD_RST_VRAM_AX和WR_RST_FIFO_AX。从图32中可以看到，方式B和C有大部分时间是重叠的。实际上，每525个比较过程中只有两个只需要方式B和C中的一个方式，而不是两个方式都需要。两种方式都有效时，比较器714可以配置得使方式C比方式B更有利。这种选择任意进行，也可以基于对其它电路的考虑进行选择。
图4(b)中的电路111提出了如何修改图4(a)中的电路11使其与液晶显示(LCD)***配合工作。上面详述的数字信号处理过程中所采用的光栅映射法，也适用于液晶显示***。LCD矩阵地址发生器113所产生的象素映象是以门阵列的数字多路调制过的输出Y_MX、U_MX和V_MX为基础的。LCD矩阵地址发生器113驱动液晶显示装置115。
按照本发明的设计，数据缩短或压缩和数据复原或扩展可以用另一此方法来实现。按照一种方案，是用清晰度处理电路370使辅助信号“抖颤”(dither)，再用清晰度处理电路357“去抖颤”(dedither)。清晰度处理电路370还可以成数据减少电路，清晰度处理电路357还可以看成数据复原电路。抖颤过程是往n位信号上加m位经抖颤的序列，然后截去m个最低有效位。图39和40分别示出了1位抖颤电路和相应的1位去抖颤电路。图41和42分别示出了2位抖颤电路和相应的2位去抖颤电路。
参看图39和40，加法电路372将n位信号和1位抖颤序列加起来。1位抖颤序列最好是01010101等。抖颤序列与1位信号相加之后，由电路374截去最低有效位。n-1位抖颤信号然后由画中画模块320、锁存器352A和352B以及354进行处理。画中画解码电路306B随后的输出为(n-1)位抖颤信号。在数据复原电路357，(n-1)位抖颤信号加到加法电路802和“与”门804的一个输入端上。“与”门804另一输入端上的信号掩盖抖颤信号的最低有效位。“与”门804的输出直接加到“异或”门801的一个输入端上，并由电路806在作为另一个输入加到“异或”门808之前延迟一个时钟脉冲或一个象素。“异或”门808的输出是“与”门810的一个输入和Y内插器359的输入，该输入形成抖颤消除信号新的最低有效位。“与”门810的另一个输入是抖颤序列和相位与加到加法结372的抖颤信号的一样的信号。“与”门810的输出是加法电路802的一个负号输入。加法电路802的输出与“异”门808的输出端所提供的另一个二进制位加起来产生作为Y内插器359的一个输入的n位去抖颤信号。
参看图41，2位抖颤电路370′包括加法电路376，该电路将n位信号与2位抖颤序列加起来。按照本发明的设计，该抖颤信号可以用以序列内的任何次序重复的数列0，1，2，3表示。用这种方法表示的序列如下，如表1所列的那样。
             表1
0123    1023    2013    3012
0132    1032    2031    3021
0213    1230    2103    3120
0231    1203    2130    3102
0312    1302    2301    3201
0321    1320    2310    3210
特别有利的2位抖颤序列为02130213等，如图41中所示。加法电路376的输出是n位信号，其两个最低有效位由电路378截除。然后由画中画处理器320、锁存器352A和352B、FIF0 354和画中画解码电路306B处理(n-2)位抖颤信号。
虽然四分之一频率分量的振幅仅为半频率分量振幅的一半，但通常看来四分之一频率分量比半频分量更有害。因此可选取只抑制四分之一频率分量的去抖颤方案。去抖颤电路的第一信号通路是供延迟和振幅匹配用。第二信号通路包括倒转带通滤波器(inverted bandpass filter)和限幅器的组合装置。倒转带通滤波器当被附加上时，对于延迟和振幅匹配的原信号删掉其处在通带中心的频率。限幅器确保只消除具有抖颤大小的振幅。这种去抖颤装置对抖颤信号的一半的样品频率分量没有影响。半频率信号分量的振幅小，频率高，两者达到足以避免清晰度低从而成问题的程度。
图42示出了这种去抖颤电路306D′。画中画解码电路306B输出端处的(n-2)位信号作为输入加到两时钟脉冲或一象素延迟电路882、两时钟脉冲或两象素延迟电路814和加法电路812上。延迟电路814的输出是加法电路812的负号输入，加法电路812的输出为(n-1)位信号。(n-1)位抖颤信号是限幅电路816的输入。限幅电路的输出值在此情况下局限于[-1，0，1]，即1的绝对值。限幅电路816的输出是个2位信号，作为输入加到两时钟脉冲或两象素延迟电路818上，而且是加法电路820的负号输入。延迟电路818和加法电路820构成中心频率的增益为2的带通滤波器，该中心频率为取样率的1/4。2位信号是一个二的补码信号。加法电路820的输出为3位信号，它又是加法电路826的负号输入。延迟电路822的(n-2)位输出是乘法器824的输入。乘法器824的输出是个n位信号，其中两个最低有效位等于0。两最低有效位(和某些校正)的位值由电路826中的加法部分提供。加法电路826的输出是个n位部分地去抖颤的信号，它是Y内插器359的输入。
在某些情况下，抖颤的视频信号可通过对抖颤序列的不对称处理而加以改进。抖颤序列，无论是1位或2位序列在给定行上连续重复，但在不同行上相移。可提出的不对称处理方案。有许多种“两不对称序列”(two skewing sequences)对隐蔽显示中出现的不希望的副产品(artifacts)特别有利。图43示出了这些不对称处理方案。一个和两个象素、场与场的不对称是这样的不对称情况，其中一个场的各行都同相，且下一个场的各行与第一场的一个或两个象素不对称。2位抖颤信号上的场与场的不对称对于静态图象(froze picture)能起最好的作用。在转播活动图象时能看到某些处于活动的扁平部位的行结构。若要去除信号的抖颤，则单象素不对称对2位抖颤特别有利，但不去除信号的抖颤时，则目前最好采用两象素不对称。是否需要消除信号的抖颤视乎显示格式而定。
减少数据时产生抖颤的另一种方法是成对象素压缩法，下面将参照图44进行说明。图44顶上画有一个场，该场包括1，2，3等行。各行的象素字母表示。标有“P”字的各象素是准备保留的，标有“R”字的各象素是准备取代的。永久和取代的象素逐行用一个象素使其不对称。换句话说，在奇数行中，被取代的象素是第二、四、六等。在偶数行，被取代的象素是第一、三、五等。另两个主要的方法是用1位码或2位码代替各被取代的象素。各位码的二进制位是取自现有的用来确定永久象素的位数(the number of bits)的。现有确定各象素的位数受到视频处理器容量的限制。在此情况下，CPIP芯片和视频RAM 350的平均限定值为4位/象素。若用1位码代替各被取代的象素，则有7位可供永久象素用。同样，若用2位码代替各被取代的象素，则有6位可供形成各永久象素用。在两者的情况下前后各对象素(一为永久象素，一为被取代的象素)总共需用8位。总共每对8位相当于仅为4位/象素的平均值。数据的缩减范围为6∶4至7∶4。取代序列用三个连续行n-1、n、n+1组成的场的一部分表示。待取代的象素为R1、R2、R3、R4和R5。待保留的象素为A、B、C和D。
按照1位编码方案，要取代的象素如果与它的上一个象素的差值比与两侧象素的平均值的差值小，就用l来代替。例如在图44中，若象素R3与象素B和C的平均值的差值小于与象素A的差值，则象素3的1位取代码为0。否则1位取代码为1。重新构制数据时，若1位码为0，则象素R3′的值会等于象素B和B的平均值。若1位码等于1，则象素R3′的值会与象素A的值相同。
这里也举例说明一下2位码的取代和重组序列。象素R3的值最接近象素A的值时，象素R3的2位取代码就等于0。R3值最接近A和B的平均值时，2位取代码就等于1。R3值最接近A和C的平均值时，2位取代码就等于2。R3值最接近B和C的平均值时，2位取代码就等于3。重组序列在取代序列之后。若2位码为0，则象素R3′值等于A的值。若2位码等于1，则象素R3′的值等于A和B的平均值。若2位码等于2，则象素R3′的值等于象素A和C的平均值。若2位码等于3，则象素R3′的值等于象素B和C的平均值。
只要各永久象素的清晰度大1位，采用1位码是有利的。2位码的，好处在于被取代的象素清晰度更高。只根据两个行的值进行计算，例如(n-1)和n或n和(n+1)，对减小所需要的行存储容量有好处。另一方面，若在计算中将D值也包括进去，则可能会产生更精确的取代序列，钽却需要另一个视频存储行。要获得良好的水平和垂直清晰度，成对象素压缩特别有效，在某些情况下，比抖颤和去抖颤法还好。但另一方面，对角线过渡区的清晰度通常就没有抖颤和去抖颤法好。
按照本发明的设计，可以使用一系列数据缩减和数据复原方案，包括例如成对象素压缩和抖抖颤和去抖颤方案在内。此外还可采用位数不同的不同抖颤序列和位数不同的不同成对象素压缩法。为了最大限度提高各特种视频显示格式下所显示图象的清晰度，可用WSPμP来选择具体的数据缩减和复原方案。
本发明的宽屏处理器还能控制垂直偏转情况，履行垂直变焦的功能。宽屏处理器是这样布局的；辅助频道和主频道水平光栅的映射(内插)功能彼此独立，而且不受垂直变焦(垂直变焦对垂直偏转起控制作用)的影响。这种布局使主频道可以在水平和垂直方向上扩展，保持宽高比正确的主频道变焦。但除非改变辅助频道内插器的设定值，否则PIP(小图象)只能在垂直方向上变焦，但在水平方向上不变焦。因此辅助频道内插器可以做成使其进行更大的扩展以便在垂直方向上扩展时保持PIP小图象正确的图象宽高比。
当主频道显示16×9信箱资料时，就能产生上述过程，下面更详细地介绍这个过程的良好实例。概括地说，将水平光栅的映射设定为1∶1(即没有扩展，也没有压缩)。为消除与信箱源资料相关的黑条纹，在垂直方向上变焦33％(即扩展4/3)。这时主频道视频宽高比是正确的。不带垂直变焦的4×3源资料的辅助频道标记设定值为5/6。扩展因数X的各不同值由下式确定：
X＝(5/6)×(3/4)＝5/8将辅助频道内插器359设定在5/8时，小图象保持了正确的图象宽高比，而且PIP中的实物没有宽高比失真现象出现。
宽显示格式比电视的特有好处在于信箱信号能扩展得使其充满宽显示格式比显示屏幕，但为了提高垂直清晰度可能需要对信号进行内插处理。按照本发明的一个方面，配备了一个信箱自动检测电路，能自动扩展4×3显示格式比信号，包括显示16×9显示格式比信箱在内。现在结合图45-49详细说明该自动信箱检测器。
为减小信箱信号的垂直高度，提高显示视频的垂直扫描频率，从而消除或至少基本上减少图象项部和底部的暗区。自动信箱检测器是以这样的假设为基础的，即视频信号通常相当于图45中所示的图形。A区和C区没有活动图象或图象小于预定亮度(1uma)阈值的最小图象亮度(1uma)电平。B区有活动图象或至少大于预定亮度阈值的图象亮度电平。A、B、C各区各自的时间范围是信箱格式(大约在16×9至21×9的范围)的函数。信箱格式为16×9时，A区和C区的持续时间各约为20行。信箱检测器检测A区和/或C区的亮度电平。若在A区和/或C区出现活动图象或至少最小的图象亮度电平，信箱检测器就提供输出信号，例如逻辑0，表示正常的4×3显示格式比的NTSC制信号源。但若在B区中检测出图象，而在A区和C区中测检不出，这时可以假设该图象为信箱号源。在此情况下，输出信号可能是逻辑1。
借助滞后作用可以改善该检测器的工作情况，如图46的示意图所示。一旦检测出信箱信号，在显示转换成正常的4×3信号所需要的显示之前必须检测出非信箱信号的最少场数。同样，一旦检测出正常的4×3信号，在将显示器转换到宽屏显示方式之前必须检测出信箱格式的最少场数。图47示出了实现这个方法的电路1000。电路1000包括行计数器1004、场计数器1006和检测电路1002，上述算法即在检测电路1002中，以此来分析视频信号。
在本发明的另一设计中，信箱检测是通过计算视频场中各行的两个梯度(gradient)而完成的。计算该两个梯度需要四个值；目前这一行的最大和最小值，以及上一行的最大和最小值。第一梯度叫做正梯度，是从目前这一行的最大值减去上一行的最小值得出的。第二梯度叫做负梯度，是从上一行最大值减去目前这一行的最小值得出的。两梯度可能是正值，也可能是负值，这视乎具体的内容而定，但两个梯度的负值可以忽略不计。这是因为每次只可能有一个梯度是负的，而且正值梯度的大小总是大于或等于负值梯度的大小。这一下由于无需计算各梯度的绝对值因而使线路简化了。若其中一个梯度的正值超过某一可编程的阈值，则可以认为图象不是在目前这一行出现就是在上一行出现。微处理器可以用这些值来确定视频源是否处于信箱格式。
图48以方框图的形式示出了实施这种信箱检测法的电路1010。电路1010包括一个亮度(1uma)输入滤波器、一个行最大值(max)检测器1020、一个行最小值(min)检测器1022和一个输出部分1020。亮度输入滤波器包括有限脉动响应(FIR)级1012和1014以及加法器1016和1018。信箱检测电路1010根据来自宽屏处理器的数字亮度数据Y_IN而操作。采用输入滤波器是为了改善噪声特性并使检测更可靠。该滤波器实际上是两个串联FIR级，其传递函数如下：
H(Z)＝(1/4)*(1+Z-1)*(1+Z-3)各级的输出系截取到八位(用2除)以保持直流增益为1。
行最大值检测器1020包括两个寄存器。第一寄存器存有现时行周期中的最大象素值(max pix)。它由宽时钟脉冲SOL(行的开始)将其初始值指定为80h。80h一值表示二的补码格式(two′s complementformat)中一个八位数可能有的最小值。该电路由信号LTRBX EN启动，该信号在70％的起作用的视频行时处于高电平。第二寄存器包含整个上一行的最大象素值(max line)，且每一个行周期更新一次。进来的亮度数据Y_IN与现行存储在最大象素寄存器中的最大象素值进行比较。若它超过寄存值，则在下一个时钟周期更新最大象素寄存器。在视频行终端，最大象素将会包含原先被启动的行的整个部分的最大值。在下一个视频行开始时，最大象素寄存器的值存入最大行寄存器中。
行最小值检测器1022按同样和方式工作，只是最小行寄存器寄存的是上一行的最小象素值。最小象素值的初始设定值为7Fh。这是二的补码格式中一个八位数可能有的最大象素值。
输出部分1024会取最大行寄存值和最小行寄存值，并将它们存入每行更新一次的八位锁存器中。接着计算两个梯度，即正梯度和负梯度。在一个场中的第一行上，当其梯度中有一个为正梯度且大于可编程阈值时，就产生一个启动信号，该信号使第一行寄存器可以寄存现行行的计数值。在每个行上当其中一个梯度为正且超过该可编程阈值时，又有另一个启动信号产生，该信号使最后一个行寄存器可以寄存现行行的计数值。这样，最后一个行寄存器会寄存有原先超过阈值所在的场中的最后一行。这两个启动信号只能在各场的第24和250行之间出现。这可避免根据限定的加字幕信息(closed captioning information)和VCR头(VCR head)的转换过渡过程作出的错误检测。在每个场开始时，电路重新初始化，同时将第一行和最后一行寄存器的各值存八各自的信箱端寄存器中。LTRBX_BEG和LTRBX_END信号分别标着信箱信号的开始和结束。
图49示出了作为垂直尺寸控制电路1030的一部分的自动信箱检测器。垂直尺寸控制电路包括信箱检测器1032、垂直显示控制电路1034和三态输出装置1036。不然，也可以将垂直消隐和垂直复位脉冲作为独立的信号传送。按照本发明的一个设计，自动信箱检测电路能自动进行垂直变焦或扩展包括16×9显示格式比信箱显示在内的4×3显示格式比信号。输出信号VERTICAL SIZE ADJ起作用时，图22中所示的垂直尺寸电路500使垂直偏转高度增加4/3，从而使信箱信号的有效图象部分充满宽屏幕而没有图象宽高比失真产生。在另一个方案(图中未示出)中，自动信箱检测器包括一个解码电路，用以对某一信箱信号源所传送的代码字或信号进行解码，该信箱信号源则识别该信号为信箱格式。
垂直显示控制电路1034还控制过扫描光栅的哪一部分将准备显示在屏幕上，这个性能叫做垂直扫调。若垂直过扫描视频信号的格式不是信箱格式，则可对普通显示格式的图象进行变焦，即加以扩展，以模拟宽屏格式。但在此情况下，图象由于4/3垂直过扫描因而画幅受限的部分会含有有效的视频信息。这里需要将1/3的图象画幅在垂直方向上加以限制。如果不进一步加以控制，顶部1/6和底部1/6总是要在画上受到限制的。但按图象内容可能会提出最好将图象顶部比图象底部在画幅上限制得多一点，或底部比顶部多一点。如果所有的动作是在地平面上进行的，则电视观众可能更乐意将天空部分的画幅限制得多一些。如果能进行垂直扫调就能选择变焦的图象的哪一部分应予显示，哪一部分应限制其画幅。
现在参照图23和24(a)-(c)说明垂直扫调的过程。图23顶部示出了三电平复合消隐/复位信号。这些信号可分开产生。当信号L_COUNT等于VRT_BLNKO时，垂直消隐脉冲开始，信号L_COUNT等于VRT_BLNKI时垂直消隐脉冲结束。当L_COUNT等于VRT_PHASE时，垂直复位脉冲开始，历时10个水平行。L_COUNT是用以根据V SYNC_MN的前沿跟踪水平半行的十位计数器的输出。VSYNC_MN是VDRV_MN的被同步的形式，VDRV_MN则是加到门阵列的主信号的垂直同步分量。VRT_BLNK0和VERT_BLNK1是由微处理器根据垂直扫调指令提供的。VRT_PHASE根据COMP_SYNC输出中垂直同步分量的上升边设定VERT_RST输出的相对相位。COMP_SYNC输出为J-K触发器的输出。触发器的状态通过对L_COUNT和H_COUNT的输出进行解码确定。H_COUNT是水平位置计数器。L_COUNT计数器用以将COMP_SYNC信号分成对应水平同步脉冲、均衡脉冲和垂直同步脉冲的三段。
图中的虚线表示没有扫描(这实际上是指一般6％的过扫描)时的垂直偏转电流，这对应于垂直消隐信号。垂直消隐脉冲没有过扫描时的宽度为C。垂直同步脉冲与垂直复位脉冲同相。图中用实线示出了过扫描方式下的垂直偏转电流，这时应于脉冲宽度为D的垂直消隐脉冲。
底部过扫描A等于顶部过扫描B时，显示画面如图24(a)所示。如果产生的垂直复位脉冲滞后垂直同步脉冲，则底部过扫描A小于顶部过扫描B，于是得出图24(b)所示的显示画面。这是向下的垂直扫调，图象的下部是显示出来了，但图象的顶部有三分之一则处于消隐状态。相反，如果所产生的垂直复位脉冲导前垂直同步脉冲，则底部过扫描A大于顶部过扫描B，于是得出图24(C)所示的显示画面。这是向上垂直扫调，图象的上部分显示出来了，但图象底部有三分之一则处于消隐状态。垂直同步信号与垂直复位信号的相对相位可由WSPμP340控制以便在过扫描工作方式下可以进行垂直扫调。不难理解，在垂直扫调期间，过扫描光栅在显象管或屏幕上仍然于垂直方向上对中或对称。在消隐期间，能上下相对光栅中心移动或安置从而使图象在屏的顶部比底部(或屏的底部比顶部)消隐得更多一些。
按本发明各种布局制造的宽屏幕电视采用自适应内插滤波器能将图象在水平方向上扩展和压缩。主信号和辅助信号亮度分量的内插器可以是Christopherr美国专利4,694,414中所示的那种菱形校正滤波器。例如该专利中所述的四点内插器包括一个两点式线性内插器和一个相关的滤波器和倍增器，彼此串连接，起着振幅和相位补偿的作用。计算各内插点总共使用了四个毗邻数据样品。输入信号被供到两点式线性内插器。赋予输入的延迟量与延迟控制信号(K)的值成比例。应用串联连接的附加滤波器和倍增器所获得的校正信号来减小延迟信号的振幅和相位误差，使其达到最小程度。该校正信号会形成峰化现象，从而使两点式线性内插滤波器对所有(K)值的频率响应彼此均衡。原来的四点内插器经过最优化与通带为0.25fs的信号配用，其中fs是数据取样率。
不然，按照本发明的设计，两个频道也可以采用一种叫做两级内插的方法。用这种两级法可以改善原可调内插滤波器的频率响应。这个方法在本说明书中以后就称之为两级内插器。本发明的两级内插器包括一个具(2n+4)个抽头的系数固定的有限脉动响应(FIR)滤波器和一个四点式可调内插器如图56、57所示。将FIR滤波器的输出安置在诸输入象素样品之间的中途上如图56所示。然后将FIR滤波器的输出参插到原数据样品中，使原数据样品延迟，从而产生一个有效取样率2fs。对FIR滤波器通带中的诸频率来说，是完全可以这样假设的。这样做的结果是大大扩大了原四点内插器的有效通带。
只要信号的频率分量不大于样品率的大约四分之一，即0.25fs，则现有技术的补偿可调内插滤波器是可以精确提供经内插的样品的。所述的两级法可用于频率分量实质上大于0.25fs的信号。如图58中两级内插器390的方框图所示。取样率为fs的数字样品的信号DS_A是有限脉动响应FIR滤波器(例如固定FIR滤波器391)，有限脉动响应滤波器391从信号DS_A产生取样率也为fs但瞬时地位于第一信号DS_A各值之间(例如在各值之间的中点)的数字样品的第二信号DS_B。信号DS_A也是延迟电路392的输入，延迟电路392产生数字样品的信号DS_C，该信号与信号DS_A一样，但在时间上延迟(N+1)/fs，数据流DS_B和DS_C在多路调制器393中交错混合，得出2倍取样率2fs的数据流DS_D。数据流DS_D是经补偿可调内插器394的输入。
一般来说，固定FIR滤波器系设计得使其精确产生对应于正好处在各输入样品位置之间的中途的时间位置的样品值。然后将这些样品值与经延迟但其它方面不变的样品交错，产生取样率为2fs的数据流，FIR滤波器采用偶数对称加权抽头实施起来最方便。例如在抽头加权值为如下各值的八抽头滤波器将会精确地内插频率分量达约0.4fs的信号：
-1/32，5/64，-11/64，5/8，5/8，-11/64，5/64，-1/32，数据率由于经过交错处理而倍增到2fs。因而经可调内插器处理的信号不会含有高于1/4取样率的频率分量。
两级内插器的好处是可以精确内插带宽趋近1/2样品率的信号。因此本***最适合需要时间扩展的显示方式，例如变焦显示方式，在此其的目的是尽量维持原来的带宽。这对宽屏幕电视非常合适，特别是在辅助频道中，在这种场合下，辅助信号开始时经相当低的取样率(例如10兆赫)取样。尽量多保留带宽，这一点很重要。
图59的方框图中示出了适合变焦用的两级内插器390′。其中与图17所示的内插器390共同的元件编以同一编号，各数据流的命名也相同。两级内插器390′的目的是将输入的图象水平变焦到m倍，其中m大于2.0。因此，若在数据入和数据出信号中的数据是以同样的取样率fIN出现，则每个输入样品就需要有m个输出样品。信号以fIN的速率存储在FIFO行存储器中，然后一部分作为数据流DS_A以降低了的频率fs读出。fs时钟脉冲由fIN时钟脉冲的子集合组成，其周期不均匀。数据流DS_B对应于数据流DS_A各现有样品之间中途的样品值，采用固定FIR滤波器391进行估值，然后与数据流DA_C经延迟的各样品交错，形成两倍速率数据流DS_D。数据流DS_D(其数据密度为原数据密度的两级)由可调内插器394处理，以便在每fIN周期产生一个样品值。累积器电路包括锁存器398和加法器399，产生在每fIN时钟脉冲周期时增量为r＝2/m的输出。这分部部分通过从锁存器398那里提供出K值而控制可调内插器。整数进位输出(CO)通过锁存器97产生2fs时钟脉冲，以读取FIFO395，并通过FIR滤波器391、延迟电路392、多路调制器393和内插器394将数据移位。除法器396提供来自2fs信号的fs信号。
按照本发明的另外一些方面，本发明的内插器可以使其具有缓冲辅助信道和主信道视频信号而无需另设存储的优点。这样，主频道行存储器也成了显示存储器。之所以需用现行可调的内插滤波器是为了满足两个放大过程的要求，这一点从美国专利4,694,414的图12中所示的滤波器考虑是极其明显的。第一个放大过程的放大系数C是一个2位数。第二个放大过程的放大系数是K。系数K是个5(二进制)位的数，适用于K＝16/16的情况。有两种方法可以避免进行5位放大。第一种方法是乘以(1-K)而不乘以K，同时绝不要选取K＝0作为显示点。不然也可以乘以K，同时绝不要选取K+1作为显示点。
图61示出了1/16或1/32清晰度内插用的经简化的乘法器。该乘法器能将变量“a”乘以5(二进制)位变量“b”，其中“b”＝(b4，b3，b2，b1，b0)。b0项是最低有效位(LSB)，b4项是最高有效位(MSB)。“b”值限定在0和16之间包括16在内的整个数列上，而用类似的方法还可以构成更复杂的乘法器。举例说，用同一原理可以得出0至32之间整个数列用的乘法器。有条件的乘2乘法器在b＝1000时将前一个加法器的输出乘以2。数字“a”在所举的实施例中为一个n位数。这种乘2的有条件乘法器的功能例如可以用一个移位寄存器或乘法器付诸实现。
K值和C值可存入存储块中，而且与所要求的增速有关，计数器能改变读出指针以指引出所要求的存储单元并将K和C存入内插乘法器中。因此将C值编码成K值使单个4位或5位字能传送K和C值，这样做是非常有好处的。不难理解，C＝f(K)。图62示出了适用的K值和C值表，其中K是个5位数。可以在图63所示的电路结构中使用一系列“或”门直接确定C值。图64的表中列出了这些值。
还有其它一些实施例如图65所示的另一种解码器可以实现各种C＝f(K)函数，例如，有了这种解码方案，只要少数几个门电路就可以无需使用一个芯片查询表(ON Chip look-up table)或另外一寄存器来存储C值。用图66所示的电路可以更轻易地对系数K解码。
结合图56-58说明的两级内插器可以将其进行最优化从而使其超过0.25fs，其中fs为结合图59说明的另一种形式内插器中原样品频率。从图67的频率曲线中可以看出，K等于0，1/8，2/8…1的所有各值时，频率响应在0.25fH时在幅值上的偏差为.5分贝。不同的内插滤波器之间的幅度响应值的偏差大于0.5分贝时，预期可以观察到不希望有的各种副产物。某些模拟处理过程表明，当幅度响应之间偏差大于1.0分贝时就出现能看得出的不希望的各种副产物。因此水平内插器对所选K值的各个响应应这样地构成各响应曲线的包络，从而在无论任何频率时，各响应曲线彼此不应相差1.0分贝，如图67所示。不希望有的各种副产物预期可以看得出来的临界频率以fc表示。实际上，频率响应曲线的截止频率或偏差应尽可能减小，使其小于fc。
为了扩大根据本发明另一个方面制造的内插器的频带宽度，可以配备一个(2n+4)抽头补偿网络，该网络可以扩大整个水平内插器的fc值。此外，这种补偿网络无需另外增设控制变量就可以实现，因而自由度增加了。
下述线性内插器的补偿网络采用0.5分贝最大容许有包络能将整个内插器的临界频率扩大到0.7xfs/2或0.35fs。并采用1.0分贝的临界值，则曲线在fs＝0.75xfs/2＝0.375fs处有偏差。此外，若在设计中避免采用K值＝0，1，从而无需选用这两值，则频带宽度可以扩大得甚至略为超过该fc，另外，通过选择C值可以控制峰化量。
用一个线性内插器可以构成一个八点内插器，再加上一个八抽头FIR滤波器供幅值和相位补偿之用。整个内幅插器可用下式表示： C / 2 - Z - 1 ( C - 3 / 2 ) + Z - 2 ( K + C ) + Z - 3 ( 1 - K + C ) - Z - 4 ( 3 / 2 ) ( C ) + ( C / 2 ) ( Z - 5 )
其中K值＝[0，1/16，2/16，…1］，图68和69的表和曲线示出了K值与C值的关系。显然从该整套曲线可以看出，通带中的波纹小于1.5分贝。该补偿网络的临界频率是在fc＝0.7xfs/2处。
本发明的这个方面可以推广到提供附加的有用带宽的八抽头补偿网络。该八点内插器可由一个八抽头FIR补偿滤波器构成，如图70中所示。
这三种补偿网络可用下式表示：
(1)-C/4+Z-1(3/4)(C)+Z-2(_3/2)(C)+Z-3(K+C)+(1-K+C)Z-4+Z-5
(-3/2(C)+Z-6(3/4)(C)+Z-7(-C/4)；
(2)-C/8+Z-1(5/8)(C)+Z-2(-12/8)(C)+Z-3(K+C)+Z-4(1-K+C)+
Z-5(-12/8)(C)+Z-6(5/8)(C)+Z-7(-C/8)；和
(3)-C/8+Z-1(C/2)+Z-2(-11/8)(C)+Z-3(K+C)+Z-4(1-K+C)+Z-5
(-11/8)(C)+Z-6(C/2)+Z-7(-C/8)；
其中  K＝[0，1/16，2/16，…1]。这三种补偿网络各有各不同的特性带通和优点。所示的K值和C值并不是供图70的实施例用的。C值可选取得使其为任何特定的整个压缩或扩展过程提供最佳的曲线组。
控制信号向线性内插器发送一个K值。K值经解码后就得出补偿网络乘法器用的C值。各FIR系数为整个内插方程中C的因数。例如，上述(1)式中的抽头加权值可以是[-1/4，3/4，-3/2，1，1，-3/2，3/4，-1/4］。
本发明的这方面通常可推广到用作补偿网络的2n抽头FIR滤波器，但只用两个线性乘法器来计算线性内插和有关的补偿网络会变得越来越困难。作为十抽头FIR滤波器的另一代用方案可以例如配备一个供抽头Z-1至Z-6的八抽头固定式FIR滤波器并且抽头Z0和Z-7与K值或C值有关。这样做是行得通的，因为当K从两方向趋近1/2值(即K＝0或K＝1)时，频率响应需要另加补偿以扩充其带通。
图60示出了实现采用四点内插器的八抽头两级滤波器的专用电路1150的方框图。待扩展或压缩的视频亮度信号为水平延迟行电路1152的输入。延迟线Z0、Z-1、Z-2、Z-3、Z-4、Z-5、Z-6和Z-7的输出为八抽头FIR滤波器1154的输入。FIR滤波器产生至少一套编号为1的例如在各实际样品(Z)之间的中间样品。有时采用多个FIR滤波器来产生多套中间点可以改善效果，但这一下却使***大大复杂化了。多个FIR滤波器1154和Z-1延迟电路1158表示出了这种附加的FIR滤波器，各滤波器需要Z-1个延迟电路。输出Z-3、Z-4和Z-5也输入到延迟配电路1156。10输出直接输入到数据选择电路1160，其1-1形式是由电路1158加以延迟的。输出Z-(3+n)、Z-(4+n)、和Z-(5+z)也输入到数据选择电路1160上。数据选择电路1160的各输入系选取得使其在时延上最为对称。这些输入的数目比第二级内插器的点数(在此情况下为四点内插器1162)多一个。数据选择器1160各输入端的相对瞬时位置如下：
Z-(3+n)、I0、Z-(4+n)I-1、Z-(5+n)。
数据选择电路1160可以是例如由MUX_SEL控制信号控制的多路调制器阵列。可选择的各套数据以示意的形式表示，且排列得使内插器1162的各内插过程是基于两个实际点和两个中间点进行的。数据选择电路1160的输出Y0、Y1、Y2和Y3对于应于两个可选择的成套数据的一套，且为四点内插器1162的输入。多路调制器控制信号MUX_SEL的工作过程是K的函数，即MUX_SEL＝f(K)。MUXZ_SEL的选择取决于中间点处在哪些原点之间。内插器1162的输出Yout是根据K和C的控制值工作的，它是一个经扩展或压缩的视频亮度信号。

Claims (14)

1.一种视频显示***，其特征在于包括：
视频显示装置；
映射装置，用于将输出视频信号映射到所述视频显示装置上；
多个视频信号源，每个所述视频信号代表具有不同显示格式比之一的画面，所述显示格式比限定了所述画面的宽与高的关系；
用于所述视频信号的第一和第二信号处理装置；
开关装置，用于将作为各输入的所述视频信号的任意两个耦合到所述第一和第二信号处理装置；
选择装置，用于在使由所述输出视频信号代表的所述画面为多画面显示的所述第一和第二信号处理路径之一的输出，与使由所述输出视频信号所代表的所述画面为单画面显示的所述第一和第二信号处理路径两者的输出之间选择所述输出视频信号；以及
用于控制所述映射装置、所述信号处理装置和所述选择装置的装置，用于在单一和多画面显示期间，单独地在显示格式比与图象宽高比两方面调节在所述输出视频信号中所代表的每个画面。
2.如权利要求1的显示***，其特征在于：
所述视频显示装置具有一个限定所述显示装置边界的宽与高间的关系的显示格式比；以及
所述视频显示装置以及来自耦合到所述第一和第二信号处理路径之一的所述任两个视频源之一的视频信号具有相同的显示格式比。
3.如权利要求1的显示***，其特征在于：
所述视频显示装置具有一个限定所述显示装置边界的宽与高间的关系的显示格式比；以及
来自耦合到所述第一和第二信号处理路径之一的所述任两个视频源之一的视频信号具有与所述视频显示装置的所述显示格式比不相同的显示格式比。
4.如权利要求1的显示***，其特征在于：
所述视频显示装置具有一个限定所述显示装置边界的宽与高间的关系的显示格式比；以及
来自耦合到所述第一和第二信号处理路径之一的所述任两个视频源的视频信号具有与所述视频显示装置的所述显示格式比不相同的显示格式比。
5.如权利要求1的显示***，其特征在于：
所述视频显示装置具有一个限定所述显示装置边界的宽与高间的关系的显示格式比；以及
来自耦合到所述第一和第二信号处理路径的所述任两个视频源的视频信号具有彼此不相同的显示格式比；以及
来自耦合到所述第一和第二信号处理路径之一的所述任两个视频源之一的视频信号具有与所述视频显示装置的所述显示格式比不相同的显示格式比。
6.如权利要求1的显示***，其特征在于所述第一和第二信号处理装置的每一个包括用于独立地将其上耦合的视频信号加速和画幅限制的装置。
7.如权利要求6的显示***，其特征在于所述第一和第二信号处理装置的每一个包括用于对其上耦合的视频信号内插的装置。
8.如权利要求1的显示***，其特征在于所述视频显示装置的所述显示格式比为一宽显示格式比。
9.如权利要求1的显示***，其特征在于所述映射装置包括用于产生阴极射线管光栅的装置。
10.如权利要求1的显示***，其特征在于所述映射装置包括用于产生液晶显示器的地址矩阵的装置。
11.如权利要求1的显示***，其特征在于由所述输出视频信号表示的所述画面在相互垂直的方向上在尺寸上是可独立地调节的，所述映射装置在所述方向之一上提供画面尺寸调节，且所述信号处理路径在所述方向的所述其它的一个方向上提供画面尺寸调节。
12.如权利要求1的显示***，其特征在于由所述输出视频信号表示的所述画面在水平和垂直方向上在尺寸上是可调节的，所述映射装置在所述垂直方向通过控制垂直偏转高度来提供画面尺寸调节，且所述信号处理路径在所述水平方向提供画面尺寸调节。
13.如权利要求1的显示***，其特征在于还包括用于将隔行格式的视频信号转换成非隔行视频格式的视频信号的装置。
14.如权利要求1-13的显示***，其特征在于还包括第二选择装置，用于在所述输出视频信号与另一输入视频信号之间进行选择，该另一输入视频信号是沿着使所述第一和第二信号处理装置旁路的信号路经耦合到所述映射装置的。
CN91103754A 1990-06-01 1991-05-31 宽屏幕电视 Expired - Lifetime CN1036430C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9012326.6 1990-06-01
GB909012326A GB9012326D0 (en) 1990-06-01 1990-06-01 Wide screen television

Publications (2)

Publication Number Publication Date
CN1057138A CN1057138A (zh) 1991-12-18
CN1036430C true CN1036430C (zh) 1997-11-12

Family

ID=10676970

Family Applications (15)

Application Number Title Priority Date Filing Date
CN91103706A Expired - Lifetime CN1034460C (zh) 1990-06-01 1991-05-31 自动“信箱”检测
CN91103730A Expired - Lifetime CN1034461C (zh) 1990-06-01 1991-05-31 保持隔行扫描完整性的场同步***
CN91103508A Expired - Lifetime CN1053310C (zh) 1990-06-01 1991-05-31 图象的不对称压缩装置及含有该装置的电视机
CN91103726A Expired - Lifetime CN1052600C (zh) 1990-06-01 1991-05-31 用于显示并列画面的视频显示***
CN91103735A Pending CN1057560A (zh) 1990-06-01 1991-05-31 偏斜的抖颤序列
CN91103732A Expired - Lifetime CN1034544C (zh) 1990-06-01 1991-05-31 电视的垂直变焦和扫调
CN91103729A Expired - Fee Related CN1039372C (zh) 1990-06-01 1991-05-31 亮度处理***
CN91103736A Expired - Lifetime CN1034545C (zh) 1990-06-01 1991-05-31 同步并列画面
CN91103728A Expired - Fee Related CN1034466C (zh) 1990-06-01 1991-05-31 色度处理***
CN91103734A Expired - Fee Related CN1041878C (zh) 1990-06-01 1991-05-31 带读/写指示字控制的场同步***
CN91103754A Expired - Lifetime CN1036430C (zh) 1990-06-01 1991-05-31 宽屏幕电视
CN91103733A Expired - Fee Related CN1041879C (zh) 1990-06-01 1991-05-31 两级内插***
CN91103742A Expired - Fee Related CN1034465C (zh) 1990-06-01 1991-05-31 色度处理与定时***
CN91103727A Expired - Fee Related CN1052601C (zh) 1990-06-01 1991-05-31 电视画面重叠***
CN91103731A Expired - Lifetime CN1034462C (zh) 1990-06-01 1991-05-31 画面重叠的宽高比控制

Family Applications Before (10)

Application Number Title Priority Date Filing Date
CN91103706A Expired - Lifetime CN1034460C (zh) 1990-06-01 1991-05-31 自动“信箱”检测
CN91103730A Expired - Lifetime CN1034461C (zh) 1990-06-01 1991-05-31 保持隔行扫描完整性的场同步***
CN91103508A Expired - Lifetime CN1053310C (zh) 1990-06-01 1991-05-31 图象的不对称压缩装置及含有该装置的电视机
CN91103726A Expired - Lifetime CN1052600C (zh) 1990-06-01 1991-05-31 用于显示并列画面的视频显示***
CN91103735A Pending CN1057560A (zh) 1990-06-01 1991-05-31 偏斜的抖颤序列
CN91103732A Expired - Lifetime CN1034544C (zh) 1990-06-01 1991-05-31 电视的垂直变焦和扫调
CN91103729A Expired - Fee Related CN1039372C (zh) 1990-06-01 1991-05-31 亮度处理***
CN91103736A Expired - Lifetime CN1034545C (zh) 1990-06-01 1991-05-31 同步并列画面
CN91103728A Expired - Fee Related CN1034466C (zh) 1990-06-01 1991-05-31 色度处理***
CN91103734A Expired - Fee Related CN1041878C (zh) 1990-06-01 1991-05-31 带读/写指示字控制的场同步***

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN91103733A Expired - Fee Related CN1041879C (zh) 1990-06-01 1991-05-31 两级内插***
CN91103742A Expired - Fee Related CN1034465C (zh) 1990-06-01 1991-05-31 色度处理与定时***
CN91103727A Expired - Fee Related CN1052601C (zh) 1990-06-01 1991-05-31 电视画面重叠***
CN91103731A Expired - Lifetime CN1034462C (zh) 1990-06-01 1991-05-31 画面重叠的宽高比控制

Country Status (23)

Country Link
US (2) US5285282A (zh)
EP (17) EP0533738B1 (zh)
JP (20) JP3338048B2 (zh)
KR (16) KR100190247B1 (zh)
CN (15) CN1034460C (zh)
AU (15) AU7909591A (zh)
BR (1) BR9106539A (zh)
CA (1) CA2082260C (zh)
DE (19) DE69132822T2 (zh)
ES (12) ES2124703T3 (zh)
FI (1) FI100931B (zh)
GB (2) GB9012326D0 (zh)
HK (1) HK1004588A1 (zh)
HU (2) HUT64662A (zh)
IN (1) IN177990B (zh)
MY (14) MY115270A (zh)
PL (1) PL167644B1 (zh)
PT (13) PT97814B (zh)
RU (1) RU2119187C1 (zh)
SG (11) SG82550A1 (zh)
TR (1) TR25549A (zh)
TW (3) TW223215B (zh)
WO (17) WO1991019385A1 (zh)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5351135A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos
US5249049A (en) * 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5345270A (en) * 1990-06-01 1994-09-06 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos and closed captions
US5309234A (en) * 1991-05-29 1994-05-03 Thomson Consumer Electronics Adaptive letterbox detector
JPH04365278A (ja) * 1991-06-13 1992-12-17 Matsushita Electric Ind Co Ltd 多画面表示回路
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
JPH05183833A (ja) * 1992-01-07 1993-07-23 Sony Corp 表示装置
EP0616466B1 (en) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
TW220024B (zh) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
JPH05236377A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像セレクタ
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
JP3435172B2 (ja) * 1992-06-02 2003-08-11 株式会社東芝 テレビジョン信号処理回路
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
GB2254977B (en) * 1992-04-23 1996-01-17 Philips Electronics Nv Receiver for letterbox television signals
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
TW234806B (zh) * 1992-07-10 1994-11-21 Thomson Consumer Electronics
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
DE69333713T2 (de) 1992-12-09 2005-07-21 Sedna Patent Services, Llc Vorrichtung und Verfahren zur Bereitstellen von Rundfunkdatendiensten
US5369341A (en) * 1992-12-11 1994-11-29 Thomson Consumer Electronics, Inc. Vertical retrace with zoom and centered fast retrace
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
TW274673B (zh) * 1993-02-10 1996-04-21 Thomson Consumer Electronics
EP0685139B1 (en) * 1993-02-17 2001-07-18 Thomson Consumer Electronics, Inc. Adaptive letterbox detection
WO1994019911A1 (en) * 1993-02-17 1994-09-01 Thomson Consumer Electronics, Inc. Managing letterbox displays
JPH06311449A (ja) * 1993-02-26 1994-11-04 Sony Corp テレビジョン受像機
EP0656727B1 (en) * 1993-11-03 1999-04-28 SONY-WEGA PRODUKTIONS GmbH Teletext receiver
DE69328824T2 (de) * 1993-03-15 2000-10-19 Thomson Consumer Electronics, Inc. Horizontale Panoramierung für ein Breitbildschirmfernsehen
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
GB2308266B (en) * 1993-03-30 1997-08-20 Sony Corp Video signal display apparatus and video signal processing circuit therefor
CN1050255C (zh) * 1993-04-03 2000-03-08 汤姆森消费电子有限公司 用于宽屏电视的水平画面摄取***
CN1051896C (zh) * 1993-04-21 2000-04-26 汤姆森消费电子有限公司 视频显示控制***
CN1042786C (zh) * 1993-04-21 1999-03-31 汤姆森消费电子有限公司 视频显示控制***
BE1007167A3 (nl) * 1993-05-13 1995-04-11 Philips Electronics Nv Zendstation voor het uitzenden van een pluraliteit van televisie programma's, en een ontvanger voor het ontvangen daarvan.
US5363143A (en) * 1993-09-03 1994-11-08 Thomson Consumer Electronics, Inc. Side by side picture display with reduced cropping
JP3022713B2 (ja) * 1993-09-30 2000-03-21 日本ビクター株式会社 画像信号処理方法
KR960012492B1 (ko) * 1993-11-03 1996-09-20 엘지전자 주식회사 와이드 티브이 수상기의 수직 위치 가변회로
SG93754A1 (en) * 1993-11-26 2003-01-21 Thomson Consumer Electronics Emulation of computer monitor in a wide screen television
JP2554450B2 (ja) * 1993-12-16 1996-11-13 日本テレビ放送網株式会社 フレームシンクロナイザおよびこれを使用した信号切り替え装置
TW312076B (zh) * 1993-12-21 1997-08-01 Thomson Consumer Electronics
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
BR9408481A (pt) * 1994-01-12 1997-10-28 Thomson Consumer Electronics Sistema de descompressão de sinais para descomprimir um sinal de vídeo submetido à compressão em uma pluralidade de modos e resoluções espaciais e conversor de mútliplos modos para a conversão de um sinal de vídeo para cima na dimensão espacialmente vertical
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US5790197A (en) * 1994-01-12 1998-08-04 Thomson Consumer Electronics,. Inc. Multimode interpolation filter as for a TV receiver
TW307971B (zh) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
US5719636A (en) * 1994-04-28 1998-02-17 Kabushiki Kaisha Toshiba Letter-box screen detection apparatus
EP0697787A3 (de) * 1994-08-20 1996-05-29 Loewe Opta Gmbh Verfahren und Schaltungsanordnung zur Darstellung eines 16:9-Fernsehbildes nach dem PAL-Plus-Verfahren auf dem Bildschirm eines Fernsehempfängers mit einer 16:9-formatigen Bildröhre
DE4432169A1 (de) * 1994-09-09 1996-03-14 Bosch Siemens Hausgeraete Fernsehgerät
US5574508A (en) * 1994-11-02 1996-11-12 Rca Thomson Licensing Corporation Vertical panning for interlaced video
ATE190792T1 (de) * 1994-12-12 2000-04-15 Sony Wega Produktions Gmbh Verfahren und vorrichtung zur gleichzeitigen darstellung von zwei bildern
EP0737004A1 (en) * 1995-04-05 1996-10-09 Thomson Consumer Electronics, Inc. Field type detector for video signal
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
JP3617130B2 (ja) * 1995-07-21 2005-02-02 ソニー株式会社 映像信号処理回路及び画像表示装置
EP0758184B1 (fr) * 1995-08-09 2000-07-12 Koninklijke Philips Electronics N.V. Appareil d'affichage d'images avec décalage de bas d'image
KR0176825B1 (ko) * 1995-08-16 1999-05-01 구자홍 티브이의 영상 모드 선택 방법 및 그 장치
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
JPH0993548A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 文字情報表示機能付きテレビ受信機
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
FR2742279B1 (fr) * 1995-12-06 1998-01-09 Thomson Multimedia Sa Dispositif de decimation de sequences de donnees numeriques
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
JP3575153B2 (ja) * 1996-01-17 2004-10-13 ソニー株式会社 アスペクト比判別回路及び映像モニタ装置
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
CN1065396C (zh) * 1996-02-17 2001-05-02 明碁电脑股份有限公司 宽屏幕电视的屏幕检测***
JPH09284671A (ja) * 1996-04-18 1997-10-31 Toshiba Corp 走査線変換装置
EP0802671B1 (en) * 1996-04-18 2000-03-01 Matsushita Electric Industrial Co., Ltd. Digital signal processing circuit for a television receiver
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
EP0822711A3 (en) * 1996-08-02 1998-07-01 SANYO ELECTRIC Co., Ltd. Internet information displaying apparatus
KR100206802B1 (ko) * 1996-08-20 1999-07-01 구자홍 텔레비젼수상기의 자동 와이드화면 디스플레이 방법 및 장치
KR100678355B1 (ko) * 1996-09-27 2007-05-14 소니 가부시끼 가이샤 영상표시및제어장치와그의방법
US5854902A (en) * 1996-10-31 1998-12-29 Sensormatic Electronics Corporation Video data capture and formatting in intelligent video information management system
DE19652362A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Kompensation der durch die Verarbeitung von Chrominanz-Signalen entstehenden Luminanzdefekte
JPH1198422A (ja) * 1997-09-19 1999-04-09 Sony Corp 映像信号判別回路
JP3464924B2 (ja) * 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
GB9817421D0 (en) * 1998-08-11 1998-10-07 Danmere Limited Interactive television control/operating system
CN1096181C (zh) * 1998-08-13 2002-12-11 汤姆森消费电子有限公司 视频显示控制***
DE19911947C2 (de) * 1999-03-17 2003-04-24 Infineon Technologies Ag Verfahren zur Farbkantenverbesserung bei einer Bildeinblendung
GB2349288B (en) 1999-04-16 2003-10-22 Quantel Ltd A video editing system
US6791578B1 (en) 2000-05-30 2004-09-14 Apple Computer, Inc. 16:9 aspect ratio and anamorphic image processing
US7181416B2 (en) * 2000-06-08 2007-02-20 Blackstone Corporation Multi-function transaction processing system
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US20030204457A1 (en) * 2002-04-26 2003-10-30 Arias Luis A. Payee account payment system
DE10226071A1 (de) * 2002-06-12 2004-01-08 Fujitsu Siemens Computers Gmbh Verfahren und Vorrichtung zum Darstellen eines digitalisierten Bildes
US20060032911A1 (en) * 2002-10-07 2006-02-16 Arias Luis A Prepaid card issuing system
CN100341325C (zh) * 2003-03-08 2007-10-03 中兴通讯股份有限公司 会议电视***数字多画面回传的终端名显示的方法
CN101702756B (zh) 2003-04-28 2013-04-17 松下电器产业株式会社 记录介质和方法、再现装置和方法、程序和集成电路
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
CN100385926C (zh) * 2004-03-31 2008-04-30 凌阳科技股份有限公司 具有储存功能的液晶显示***
JP4537107B2 (ja) * 2004-04-06 2010-09-01 キヤノン株式会社 映像表示装置、映像表示方法、及びコンピュータプログラム
US7113200B2 (en) * 2004-05-21 2006-09-26 Polycom, Inc. Method and system for preparing video communication image for wide screen display
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7427704B2 (en) * 2004-09-09 2008-09-23 Huwaldt David A Stringed instrument fingering guide
CN100584166C (zh) 2005-05-07 2010-01-20 富准精密工业(深圳)有限公司 液冷散热装置
US20070008338A1 (en) * 2005-05-28 2007-01-11 Young-Chan Kim Display system, display apparatus, and method of controlling video source and display apparatus
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
MX2008001485A (es) * 2005-08-05 2008-04-04 Samsung Electronics Co Ltd Aparato para proporcionar pantallas multiples y metodo para configurar dinamicamente pantallas multiples.
US8949894B2 (en) 2005-08-05 2015-02-03 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
WO2007057875A2 (en) 2005-11-15 2007-05-24 Nds Limited Digital video zooming system
WO2007114675A1 (en) * 2006-04-06 2007-10-11 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method for dynamic configuration of the same
FR2901947A1 (fr) * 2006-05-30 2007-12-07 Nds Technologies France Soc Pa Procede de gestion de l'affichage d'une video retaillee notamment pour la television haute definition
CN101946500B (zh) * 2007-12-17 2012-10-03 伊克鲁迪控股公司 实时视频包含***
CN101483034B (zh) * 2008-02-22 2010-10-13 青岛海信电器股份有限公司 多画面显示方法和装置
JP5096247B2 (ja) * 2008-07-08 2012-12-12 ルネサスエレクトロニクス株式会社 画像処理装置、及び方法
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8508449B2 (en) * 2008-12-18 2013-08-13 Sharp Corporation Adaptive image processing method and apparatus for reduced colour shift in LCDs
BRPI1011302A2 (pt) * 2009-06-17 2016-03-22 Sharp Kk registrador de deslocamento, circuito de excitação de vídeo, painel de exibição e dispositivo de exibição
WO2010146752A1 (ja) * 2009-06-17 2010-12-23 シャープ株式会社 シフトレジスタ、表示駆動回路、表示パネル、表示装置
BR112012008070A2 (pt) * 2009-07-29 2016-03-01 Sharp Kk dispositivo de exibição de imagem e método de exibição de imagem
JP2013514430A (ja) 2009-12-18 2013-04-25 エクソンモービル リサーチ アンド エンジニアリング カンパニー 炭化水素精製プロセスにおける汚れ軽減のためのポリアルキレンエポキシポリアミン添加剤
CN102107040B (zh) * 2009-12-25 2013-05-01 朝日英达科株式会社 导线
KR101682147B1 (ko) * 2010-04-05 2016-12-05 삼성전자주식회사 변환 및 역변환에 기초한 보간 방법 및 장치
US8698958B2 (en) 2010-06-16 2014-04-15 Silicon Image, Inc. Mechanism for memory reduction in picture-in-picture video generation
JP5672862B2 (ja) 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
RU2452125C1 (ru) * 2011-06-23 2012-05-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Система обработки изображений
TWI486052B (zh) 2011-07-05 2015-05-21 Realtek Semiconductor Corp 立體影像處理裝置以及立體影像處理方法
CN103686064B (zh) * 2012-08-31 2017-05-03 杭州海康威视数字技术股份有限公司 画面分割显示的方法及客户端
CN104798129B (zh) * 2012-11-27 2018-10-19 索尼公司 显示装置、显示方法和计算机可读介质
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术
CN107454283B (zh) * 2016-06-01 2020-12-01 联发科技股份有限公司 视频信号输出***与方法
CN106162262A (zh) * 2016-07-28 2016-11-23 王晓光 视频广告接收侧的接收方法及***
US11229135B2 (en) 2019-04-01 2022-01-18 Dell Products L.P. Multiple function chassis mid-channel
CN111179883B (zh) * 2020-01-03 2022-06-03 云谷（固安）科技有限公司 图像显示方法和装置、移动终端、计算机设备、存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1040121A (zh) * 1988-06-29 1990-02-28 通用电气公司 视频信号的选频帧内处理器

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE490074A (zh) * 1948-07-09
AT303141B (de) * 1970-01-20 1972-11-10 Siemens Ag Anordnung zum Auswerten bestimmter Bildteile
US3624289A (en) * 1970-08-26 1971-11-30 Data Plex Systems Apparatus for blanking portion of fields of television video signals
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5329019A (en) * 1976-08-30 1978-03-17 Toshiba Corp Color relevision receiver set
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4259690A (en) * 1977-10-06 1981-03-31 Sharp Kabushiki Kaisha Multi-picture tuning scheme of television receiver
US4266242A (en) * 1978-03-21 1981-05-05 Vital Industries, Inc. Television special effects arrangement
DK149879A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
JPS5853791Y2 (ja) * 1979-05-08 1983-12-07 ソニー株式会社 画像デイスプレイ装置
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
GB2073536B (en) * 1980-04-09 1984-06-06 British Broadcasting Corp Television signal processing
US4399462A (en) * 1981-01-30 1983-08-16 Fairchild-Weston Systems Inc. Video split screen technique
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
DE3233288A1 (de) * 1982-09-08 1984-03-08 Robert Bosch Gmbh, 7000 Stuttgart System zur zeitlichen kompression und/oder expansion von elektrischen signalen
US4651195A (en) * 1983-04-04 1987-03-17 Robot Research, Inc. Monochrome-compatible color slow scan television system
US4524447A (en) * 1983-05-25 1985-06-18 Rca Corporation Digital signal processing apparatus having digital dither
US4556900A (en) * 1983-05-25 1985-12-03 Rca Corporation Scaling device as for quantized B-Y signal
US4556906A (en) * 1983-11-15 1985-12-03 Rca Corporation Kinescope blanking scheme for wide-aspect ratio television
JPS60160780A (ja) * 1984-01-31 1985-08-22 Nec Corp 特殊効果用画像記憶装置
US4622577A (en) * 1984-02-03 1986-11-11 Rca Corporation Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
JPS60180383A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
GB2160051A (en) * 1984-04-26 1985-12-11 Philips Electronic Associated Video signal processing arrangement
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
US4707742A (en) * 1984-04-26 1987-11-17 U.S. Philips Corporation Video signal processing arrangement
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4594726A (en) * 1984-11-29 1986-06-10 Rca Corporation Dedithering circuitry in digital TV receiver
US4796086A (en) * 1984-11-30 1989-01-03 Fuji Photo Film Co., Ltd. Method for converting color picture signals
NL8403929A (nl) * 1984-12-24 1986-07-16 Philips Nv Kleurentelevisietransmissie- respektievelijk informatieopslagsysteem met tijdmultiplexkodering en daartoe geschikte informatiegever en -ontvanger.
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4656516A (en) * 1985-03-25 1987-04-07 Rca Corporation Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4670784A (en) * 1985-04-15 1987-06-02 Cbs, Inc. Methods for coping with non-uniform phosphor aging in dual mode television receivers
GB2179828B (en) * 1985-08-14 1989-08-02 Rca Corp Selectable raster size for video display
US4763194A (en) * 1985-08-14 1988-08-09 Rca Licensing Corporation Selectable raster size for video display
JPS6239762A (ja) * 1985-08-16 1987-02-20 Nippon Mining Co Ltd 管状体の超音波探傷方法
US4729012A (en) * 1985-08-30 1988-03-01 Rca Corporation Dual mode television receiver for displaying wide screen and standard aspect ratio video signals
US4758893A (en) * 1985-09-23 1988-07-19 Quanticon Inc. Cinematic dithering for television systems
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
AU591743B2 (en) * 1985-12-28 1989-12-14 Sony Corporation Television receiver
GB8602644D0 (en) 1986-02-04 1986-03-12 British Broadcasting Corp Video systems
DE3663875D1 (en) * 1986-03-08 1989-07-13 Ant Nachrichtentech Motion compensating field interpolation method using a hierarchically structured displacement estimator
JPH07113821B2 (ja) * 1986-04-21 1995-12-06 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPS62263780A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
JPS62263781A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
DE3787923T2 (de) * 1986-05-12 1994-05-26 Hitachi Ltd Bildverarbeitungssystem.
FR2599201A1 (fr) * 1986-05-23 1987-11-27 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
US4768093A (en) * 1986-06-05 1988-08-30 North American Philips Corporation Vertical pre-filter for pip television receivers
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPH0797838B2 (ja) * 1986-09-30 1995-10-18 キヤノン株式会社 撮像装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory
US4689681A (en) * 1986-10-24 1987-08-25 The Grass Valley Group, Inc. Television special effects system
JPS63146671A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JPS63146672A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受信装置
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
JPH0824355B2 (ja) * 1987-01-27 1996-03-06 松下電器産業株式会社 テレビジヨン受信装置
GB8701770D0 (en) * 1987-01-27 1987-03-04 Thorn Emi Home Electron Video processing
JP2506718B2 (ja) * 1987-02-06 1996-06-12 松下電器産業株式会社 テレビジヨン受像機
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4991014A (en) * 1987-02-20 1991-02-05 Nec Corporation Key signal producing apparatus for video picture composition
US4839728A (en) * 1987-03-23 1989-06-13 Rca Licensing Corporation Picture-in-picture video signal generator
EP0285902A3 (de) * 1987-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datenreduktion digitaler Bildsequenzen
US5005080A (en) * 1987-05-15 1991-04-02 Pioneer Electronic Corporation Method and apparatus of image processing
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JPS6429178A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Image display device
JP2595551B2 (ja) * 1987-08-14 1997-04-02 ソニー株式会社 画像信号処理装置
DE3728444A1 (de) * 1987-08-26 1989-03-09 Thomson Brandt Gmbh Verfahren und schaltungsanordnung zur verbesserung der aufloesung von digitalen signalen
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US4766355A (en) * 1987-09-25 1988-08-23 Zenith Electronics Corporation Automatic vertical size control
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
US4891705A (en) * 1987-11-30 1990-01-02 Nec Corporation Apparatus for generating a picture signal at precise horizontal position
JP2578852B2 (ja) * 1987-12-14 1997-02-05 松下電器産業株式会社 高品位テレビジョン受信装置
JPH01157181A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01157182A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01205688A (ja) * 1988-02-10 1989-08-18 Nec Corp テレビ受像機
JPH01221067A (ja) * 1988-02-29 1989-09-04 Sony Corp 画像表示装置
JPH01248879A (ja) * 1988-03-30 1989-10-04 Toshiba Corp アドレス制御回路
JP2829962B2 (ja) * 1988-04-28 1998-12-02 松下電器産業株式会社 テレビジョン受像機
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US4829378A (en) * 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
KR950010887B1 (en) * 1988-07-08 1995-09-25 Samsung Electronics Co Ltd Multi-screen producting image control circuit
NL8801802A (nl) * 1988-07-15 1990-02-01 Philips Nv Videosignaalverwerkingsschakeling.
JPH0813126B2 (ja) * 1988-08-12 1996-02-07 沖電気工業株式会社 画像通信装置
US4916525A (en) * 1988-08-29 1990-04-10 Hughes Aircraft Company High definition TV system
US4984078A (en) * 1988-09-02 1991-01-08 North American Philips Corporation Single channel NTSC compatible EDTV system
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
JPH02132980A (ja) * 1988-11-14 1990-05-22 Sony Corp Ｔｖ受像機
JPH02137585A (ja) * 1988-11-18 1990-05-25 Sony Corp テレビジョン受像機
US4984081A (en) * 1989-01-24 1991-01-08 Matsushita Electric Industrial Co., Ltd. Apparatus for receiving and selecting high-definition television (HDTV) signals and standard television (NTSC) signals
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
HU217387B (hu) * 1989-08-23 2000-01-28 Thomson Consumer Electronics Inc. Elrendezés konvergáltatás vezérlésére különböző, függőleges formátumú kijelzések létrehozásánál, és képernyős megjelenítőkészülék
US5027078A (en) * 1989-10-10 1991-06-25 Xerox Corporation Unscreening of stored digital halftone images by logic filtering
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5021887A (en) * 1989-12-13 1991-06-04 Samsung Electronics Co., Ltd. Method and circuit for composing still image of picture-in-picture
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1040121A (zh) * 1988-06-29 1990-02-28 通用电气公司 视频信号的选频帧内处理器

Also Published As

Publication number Publication date
PT97816B (pt) 1998-12-31
US5285282A (en) 1994-02-08
DE4191166T (zh) 1993-04-01
CN1057148A (zh) 1991-12-18
MY115270A (en) 2003-05-31
WO1991019397A1 (en) 1991-12-12
EP0532665B1 (en) 1997-05-02
ES2134196T3 (es) 1999-10-01
MY105289A (en) 1994-09-30
CA2082260A1 (en) 1991-12-02
AU8084591A (en) 1991-12-31
JP3310667B2 (ja) 2002-08-05
PT97818B (pt) 1998-12-31
EP0532653A4 (en) 1993-11-24
KR100195360B1 (en) 1999-06-15
PT97814B (pt) 1998-12-31
JPH05507824A (ja) 1993-11-04
CN1034460C (zh) 1997-04-02
CN1057560A (zh) 1992-01-01
PL167644B1 (pl) 1995-10-31
DE69128784T2 (de) 1998-05-14
JPH05507831A (ja) 1993-11-04
WO1991019387A1 (en) 1991-12-12
AU7909591A (en) 1991-12-31
JP4227950B2 (ja) 2009-02-18
PT97810A (pt) 1993-08-31
PT97812B (pt) 1998-12-31
WO1991019386A1 (en) 1991-12-12
EP0831645B1 (en) 2000-08-16
JP3338048B2 (ja) 2002-10-28
AU7983391A (en) 1991-12-31
SG75762A1 (en) 2000-10-24
JPH05508065A (ja) 1993-11-11
KR100195358B1 (ko) 1999-06-15
WO1991019385A1 (en) 1991-12-12
CN1057140A (zh) 1991-12-18
JPH05507595A (ja) 1993-10-28
JP2007129728A (ja) 2007-05-24
KR100195363B1 (ko) 1999-06-15
SG64307A1 (en) 1999-04-27
EP0532682B1 (en) 1997-10-08
JP3140774B2 (ja) 2001-03-05
JPH05507825A (ja) 1993-11-04
CN1057139A (zh) 1991-12-18
ES2103814T3 (es) 1997-10-01
ES2148152T3 (es) 2000-10-16
DE69132349T2 (de) 2000-12-28
JPH05507830A (ja) 1993-11-04
EP0831645A1 (en) 1998-03-25
CN1057141A (zh) 1991-12-18
TR25549A (tr) 1993-05-01
PT97808B (pt) 1998-12-31
CN1034466C (zh) 1997-04-02
DE69129806D1 (de) 1998-08-20
CN1053310C (zh) 2000-06-07
CN1041878C (zh) 1999-01-27
JP2002125171A (ja) 2002-04-26
EP0532667A1 (en) 1993-03-24
DE69125936T2 (de) 1997-08-21
DE69125936D1 (de) 1997-06-05
MY108640A (en) 1996-10-31
DE69131501D1 (de) 1999-09-09
AU7907391A (en) 1991-12-31
EP0532667A4 (en) 1993-12-22
PT97818A (pt) 1993-06-30
PT97816A (pt) 1993-06-30
GB2259830B (en) 1994-11-16
ES2108046T3 (es) 1997-12-16
AU8072591A (en) 1991-12-31
SG79895A1 (en) 2001-04-17
EP0532635B1 (en) 1997-08-06
PT97811B (pt) 1999-05-31
EP0532672A1 (en) 1993-03-24
EP0533748A1 (en) 1993-03-31
DE69126665D1 (de) 1997-07-31
MY106816A (en) 1995-07-31
EP0532592B1 (en) 1998-01-21
JPH05507832A (ja) 1993-11-04
JPH05507823A (ja) 1993-11-04
EP0532672B1 (en) 1998-12-09
KR100195589B1 (ko) 1999-06-15
JPH05507593A (ja) 1993-10-28
WO1991019390A1 (en) 1991-12-12
EP0532652B1 (en) 1999-02-10
PT97815B (pt) 1998-12-31
JP2780869B2 (ja) 1998-07-30
ES2151217T3 (es) 2000-12-16
AU7996791A (en) 1991-12-31
EP0532592A4 (zh) 1994-01-05
JPH05507596A (ja) 1993-10-28
DE69130892D1 (de) 1999-03-25
PT102241A (pt) 2000-07-31
EP0533748B1 (en) 2001-11-21
SG64872A1 (en) 1999-05-25
EP0532682A1 (en) 1993-03-24
WO1991019388A1 (en) 1991-12-12
JP3145703B2 (ja) 2001-03-12
HU9203768D0 (en) 1993-04-28
IN177990B (zh) 1997-03-01
EP0532711A4 (en) 1993-12-15
RU2119187C1 (ru) 1998-09-20
KR0183367B1 (ko) 1999-05-01
SG81864A1 (en) 2001-07-24
JPH05507827A (ja) 1993-11-04
DE69127193T2 (de) 1997-12-18
MY107482A (en) 1995-12-31
EP0533738B1 (en) 1997-08-13
PT97813A (pt) 1993-06-30
DE69127286T2 (de) 1998-01-02
EP0532676B1 (en) 1999-08-04
HK1004588A1 (en) 1998-11-27
EP0540548A1 (en) 1993-05-12
EP0532635A4 (en) 1993-12-22
CA2082260C (en) 2002-01-22
SG96156A1 (en) 2003-05-23
EP0540548A4 (en) 1993-11-24
EP0532652A1 (en) 1993-03-24
EP0532676A4 (en) 1993-11-24
CN1041879C (zh) 1999-01-27
JPH05508521A (ja) 1993-11-25
CN1057149A (zh) 1991-12-18
MY106666A (en) 1995-07-31
CN1057142A (zh) 1991-12-18
JP3420234B2 (ja) 2003-06-23
CN1057373A (zh) 1991-12-25
MY106812A (en) 1995-07-31
EP0532711A1 (en) 1993-03-24
CN1057147A (zh) 1991-12-18
DE4191157C2 (de) 1996-06-13
PT97810B (pt) 1998-12-31
SG91239A1 (en) 2002-09-17
AU8083991A (en) 1991-12-31
CN1034465C (zh) 1997-04-02
PT97809A (pt) 1993-06-30
TW252257B (zh) 1995-07-21
WO1991019394A1 (en) 1991-12-12
AU8064391A (en) 1991-12-31
CN1057144A (zh) 1991-12-18
WO1991019400A1 (en) 1991-12-12
DE69132376D1 (de) 2000-09-21
TW243575B (zh) 1995-03-21
KR100191409B1 (en) 1999-06-15
EP0532635A1 (en) 1993-03-24
DE69132349D1 (de) 2000-09-07
WO1991019384A1 (en) 1991-12-12
EP0533738A1 (en) 1993-03-31
CN1057372A (zh) 1991-12-25
EP0532615A1 (en) 1993-03-24
EP0532592A1 (en) 1993-03-24
CN1039372C (zh) 1998-07-29
ES2124703T3 (es) 1999-02-16
FI925436A (fi) 1992-11-30
DE4191157T1 (de) 1993-10-07
MY106821A (en) 1995-07-31
KR100190247B1 (ko) 1999-06-15
EP0532653A1 (en) 1993-03-24
MY111161A (en) 1999-09-30
WO1991019381A1 (en) 1991-12-12
MY106517A (en) 1995-06-30
WO1991019399A1 (en) 1991-12-12
WO1991019398A1 (en) 1991-12-12
AU8211591A (en) 1991-12-31
CN1057150A (zh) 1991-12-18
GB2259830A (en) 1993-03-24
JP3354927B2 (ja) 2002-12-09
EP0532667B1 (en) 1997-08-06
DE69125834T2 (de) 1997-07-31
WO1991019380A1 (en) 1991-12-12
KR100195591B1 (ko) 1999-06-15
KR100195361B1 (ko) 1999-06-15
SG55018A1 (en) 1998-12-21
PT97817B (pt) 1998-12-31
WO1991019378A1 (en) 1991-12-12
HUT64662A (en) 1994-01-28
AU7960791A (en) 1991-12-31
DE4191166C2 (de) 2002-07-18
GB9012326D0 (en) 1990-07-18
CN1034461C (zh) 1997-04-02
EP0533748A4 (en) 1993-11-24
AU8087191A (en) 1991-12-31
EP1130909A2 (en) 2001-09-05
JP3247373B2 (ja) 2002-01-15
KR100195364B1 (ko) 1999-06-15
WO1991019393A1 (en) 1991-12-12
JPH05507597A (ja) 1993-10-28
JPH05507822A (ja) 1993-11-04
EP0532583A1 (en) 1993-03-24
AU8186091A (en) 1991-12-31
JP2005130515A (ja) 2005-05-19
DE69130892T2 (de) 1999-07-01
DE69127897D1 (de) 1997-11-13
PT97808A (pt) 1993-06-30
JPH05508061A (ja) 1993-11-11
CN1034545C (zh) 1997-04-09
DE69127193D1 (de) 1997-09-11
KR100195359B1 (ko) 1999-06-15
DE69132376T2 (de) 2001-02-01
ES2128319T3 (es) 1999-05-16
KR930701061A (ko) 1993-03-16
MY110220A (en) 1998-03-31
CN1057143A (zh) 1991-12-18
EP0540548B1 (en) 1997-04-23
CN1052601C (zh) 2000-05-17
CN1034544C (zh) 1997-04-09
EP0532665A4 (en) 1993-11-24
DE69127286D1 (de) 1997-09-18
EP0532665A1 (en) 1993-03-24
KR100195590B1 (ko) 1999-06-15
WO1991019379A1 (en) 1991-12-12
JP3699373B2 (ja) 2005-09-28
PT97813B (pt) 1998-12-31
PT97811A (pt) 1993-08-31
AU8185891A (en) 1991-12-31
ES2100232T3 (es) 1997-06-16
EP0532676A1 (en) 1993-03-24
DE69127897T2 (de) 1998-03-05
MY106670A (en) 1995-07-31
JP3228420B2 (ja) 2001-11-12
SG82550A1 (en) 2001-08-21
KR100195357B1 (ko) 1999-06-15
PT97809B (pt) 1998-12-31
US5289284A (en) 1994-02-22
DE69132822D1 (de) 2002-01-03
DE69125834D1 (de) 1997-05-28
AU8076891A (en) 1991-12-31
CN1052600C (zh) 2000-05-17
PT97819B (pt) 1998-12-31
DE69127194T2 (de) 1997-12-18
CN1034462C (zh) 1997-04-02
EP0532672A4 (en) 1993-12-22
EP1130909A3 (en) 2001-10-24
PT97814A (pt) 1993-06-30
JP3373509B2 (ja) 2003-02-04
WO1991019395A1 (en) 1991-12-12
ES2165841T3 (es) 2002-04-01
DE69132822T2 (de) 2002-04-11
PT97817A (pt) 1993-08-31
TW223215B (zh) 1994-05-01
DE69128784D1 (de) 1998-02-26
EP0532583B1 (en) 1998-07-15
KR100195362B1 (ko) 1999-06-15
DE69129806T2 (de) 1998-11-19
SG63585A1 (en) 1999-03-30
KR100202157B1 (ko) 1999-06-15
DE69127194D1 (de) 1997-09-11
ES2118085T3 (es) 1998-09-16
FI925436A0 (fi) 1992-11-30
HU225277B1 (en) 2006-08-28
MY110244A (en) 1998-03-31
AU8059091A (en) 1991-12-31
BR9106539A (pt) 1993-05-25
SG80522A1 (en) 2001-05-22
DE69131501T2 (de) 1999-11-18
DE69130610T2 (de) 1999-05-06
ES2106082T3 (es) 1997-11-01
CN1057146A (zh) 1991-12-18
JP3298876B2 (ja) 2002-07-08
JP3251581B2 (ja) 2002-01-28
EP0532583A4 (en) 1993-11-24
JPH05508522A (ja) 1993-11-25
CN1057138A (zh) 1991-12-18
KR100195588B1 (ko) 1999-06-15
JP3333191B2 (ja) 2002-10-07
PT97815A (pt) 1993-08-31
EP0532615B1 (en) 2000-08-02
GB9223471D0 (en) 1993-01-13
DE69130610D1 (de) 1999-01-21
PT97819A (pt) 1993-06-30
EP0532615A4 (en) 1993-11-24
EP0532653B1 (en) 1997-06-25
FI100931B (fi) 1998-03-13
DE69126665T2 (de) 1997-12-11
ES2106083T3 (es) 1997-11-01
PT97812A (pt) 1993-06-30
JP3333189B2 (ja) 2002-10-07
PT102241B (pt) 2003-07-31
JPH06502748A (ja) 1994-03-24
KR930701064A (ko) 1993-03-16
EP0532682A4 (en) 1993-12-01
MY107487A (en) 1995-12-30
EP0533738A4 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
CN1036430C (zh) 宽屏幕电视
CN1170425C (zh) 高分辨率电视下转换***
CN1136515C (zh) 图象数据转换处理装置以及具有该装置的信息处理设备
CN1018136B (zh) 具有内存储开关信号的电视接收机
WO1999016243A1 (en) Synchronized multiple format video processing method and apparatus
CN86103338A (zh) 带宽压缩的传输***
CN1767650A (zh) 用于在数字广播接收机中处理图像信号的设备和方法
CN1075048A (zh) 垂直复位发生***
US7400360B2 (en) Device for simultaneous display of video at two resolutions with different fractions of active regions
CN1158863C (zh) 图象信号再现设备
CN1075587A (zh) 与电视有关的改进
CN1050255C (zh) 用于宽屏电视的水平画面摄取***
CN1076577A (zh) 电视***的改进
KR200318449Y1 (ko) 비디오신호의 스캔 컨버터
JPH0229077A (ja) 映像信号処理回路
JPH06113264A (ja) テレビジョン信号デコード装置
JPH04306980A (ja) 映像信号処理装置
JPH0686330A (ja) Ｍｕｓｅ／ｎｔｓｃ方式の信号変換方法及びその装置
CN1013016B (zh) 用于带宽压缩的传输***的编码器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20110531

Granted publication date: 19971112