JPH05507827A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 クロミナンス処理システム この発明は、例えば、種々の表示フォーマットを実現するためにビデオデータの 補間を行う必要のあるワイド表示フォーマット比のスクリーンを有するテレビジ ョンのようなテレビジョンの分野に関するものである。今日のテレビジョンのほ とんどのものは、水平な幅対垂直の高さが４＝３のフォーマット表示比を持って いる。ワイドフォーマット表示比は映画の表示フォーマット比、例えばＩ６・９ により近く対応する。この発明は直視型テレビジョン及び投写型テレビジョンの 両方に適用可能である。

４．３、しばしば４Ｘ３とも称するフォーマット表示比を持つテレビジョンは、 単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験的 なものを除いて、商業放送局のテレビジョン信号の伝送は４×３のフォーマット の表示比で放送される。多くの視聴者は、４×３表示フォーマットは、映画に関 係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマッ ト表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド表示フ ォーマットの信号源を対応するワイド表示フォーマットで表示することができる 。映画は、切り詰められたり、歪められたりすることなく、映画のように見える 。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される場 合、あるいは、テレビジョンのプロセッサによっても、切り詰める必要がない。

ワイド表示フォーマット比のテレビジタンは、通常の表示フォーマット信号とワ イド表示フォーマット信号の両方を種々の形で表示すること、及びこれらのフォ ーマットの信号を多画面表示の形で表示するのに適している。

しかし、ワイド表示比のスクリーンを用いることには多くの問題が伴う。そのよ うな問題の中で一般的なものには、複数の信号源の表示フォーマット比の変更、 非同期ではなるが同時表示されるビデオ信号源から一致したタイミング信号を生 成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号 から高解像度の画面を生成することがある。これらの問題はこの発明によるワイ ドスクリーンテレビジョンでは解決される。この発明の種々の構成によるワイド スクリーンテレビジョンは、同じまたは異なるフォーマット比を有する単−及び 複数ビデオ信号源から高解像度の単−及び複数画面表示を、選択可能な表示フォ ーマット比で表示できる。

広い表示フォーマット比を持つテレビジョンは、飛越し及び非飛越しの両方で、 かつ、基本的な、即ち、標準の水平走査周波数及びその倍数の両方でビデオ信号 を表示するテレビジョンシステムに実施できる。例えば、標準ＮＴＳＣビデオ信 号は、各ビデオフレームの、各々が約１５．７３４ＨｚＨｚの基本的、即ち、標 準水平走査周波数のラスク走査によって生成される相続くフィールドをインタレ ースすることにより表示される。ビデオ信号に関する基本的走査周波数は、ｆＩ Ｉ、１ｆ＋＋あるいはＩＨというように種々の呼び方がなされる。ｌｆｓ信号の 実際の周波数はビデオの方式が異なれば変わる。テレビジョン装置の画質を改善 する努力によって、ビデオ信号を順次に非飛越しで表示するためのシステムが開 発された。順次走査では、各表示フレームは、飛越しフォーマットの２つのフィ ールドの１つを走査するために割り当てられた時間と同じ時間で走査する必要が ある。フリッカのないＡＡ−ＢＢ表示は、各フィールドを連続して２度走査する ことを要する。それぞれの場合において、水平走査周波数は標準の水平周波数の ２倍としなければならない。このような順次走査表示あるいは無フリッカ表示用 の走査周波数は、２ｆｇとか２Ｈとか色々な呼び方がされている。例えば、米国 の標準による２ｆ、走査周波数は、約３１．４６８Ｈｚである。

特にワイドスクリーンテレビジョンに適する表示フォーマットの多くを実現する ためには、主ビデオ信号に対し、相当な信号処理を必要とする。ビットデータは 、所望のフォーマットに従って、選択的に圧縮及び伸張する必要がある。例えば 、ある場合には、表示画面のアスペクト比歪みを避けるためには、４×３ＮＴＳ Ｃビデオは４／３の係数で圧縮する必要がある。また、別の場合では、例えば、 ビデオは、通常は垂直のズーミングも伴う水平ズーミング動作を行うために伸張 する必要がある。

３３％までの水平ズーム動作は、圧縮を４／３未満に減少させることにより行う ことができる。５−ＶＨＳフォーマットの場合は５．５ＭＨｚにまでなるルミナ ンスビデオ帯域幅は、１０２４ｆ＋＋システムクロツクでは８ＭＨｚである、ナ イキスト周波数、即ち、折り返し周波数の大きな部分を占めるので、入来ビデオ を新しいビクセル位置に再計算（ｒｅｃａｌｃｕｌａｔｅ）するために、サンプ ル補間器が用いられる。

主信号に対するルミナンスデータは、データの圧縮（ポーズ（ｐａｕｓｅ）　） 及び伸張（繰返し）のためのＦＩＦＯ線メモリ及びデータを滑らかにするために サンプル値を再計算するための補間器とを含む主信号路に沿って送られる。しか し、圧縮時と伸張時では、ＦＩＦＯと補間器の相対的な位置が異なる。この発明 の構成によれば、スイッチ即ちルート選択器が、ＦＩＦＯと補間器の相対的な位 置について主信号路の形態あるいはトポロジーを反転させて、２つのＦＩＦＯと ２つの補間器が必要となるような２つの主信号路を用いる必要性を除く。即ち、 これらのスイッチは、補間器がＦＩＦＯに先行するか（これは、圧縮時に必要と される）、ＦＩＦＯが補間器よりも前になるか（これは伸張時に必要とされる） を選択する。これらのスイッチは、マイクロプロセッサに応答するルート制御回 路に応答する。

補間器制御回路は、ルミナンスデータについての、ピクセル位置値、補間器補正 フィルタ重み付は情報及びクロックゲーティング情報を発生する。ＦＩＦＯデー タをポーズ（中断、即ちデシメーション）して、あるクロックの時にサンプルが 書込まれないようにすることにより圧縮を行わせ、あるいは、ＦＩＦＯデータを 繰返し、いくかのサンプルを複数回読出すことにより伸張を行わせるのは、クロ ックゲーティング情報である。例えば、４／３圧縮（この４／３は出力サンプル 数に対する入力サンプルの数の比を表わす）を処理するためには、４番目毎のサ ンプルをＦＩＦＯに書込まないようにすることができる。ルミナンスＦＩＦ○か ら読出されるランプの平均勾配は、対応する入力ランプよりも３３％急峻になる 。

この場合、データを書込むのに要した時間より３３％少ない読出し時間がランプ の読出しに必要である。ＦＩＦＯから読出されるデータが凹凸にならずに滑らか となるようにＦＩＦＯに書込まれているルミナンスサンプルの再計算を行うのは 補間器の機能である。

伸張は圧縮と全く逆の形で行うことができる。圧縮の場合には、書込みイネーブ ル信号に禁止パルスの形で、クロックゲーティング情報が付されている。データ の拡大のためには、クロックゲーティング情報は読出しイネーブル信号に付され ている。これによって、Ｆ　Ｉ’　Ｆ　Ｏから読出されている時に、データが中 断（ポーズ）される。

ルミナンスＦＩＦＯから読出されるランプの平均勾配は、４／３伸張あるいはズ ームのための対応する入力ランプよりも３３％浅い。この場合、伸張後にサンプ ルデータを凹凸を有する状態から滑らかな状態に再計算するのはＦＩＦＯの後に 位置する補間器の機能である。伸張の場合、データは、ＦＩＦＯから読出されて いる時及び補間器にクロック伝送されている時に中断される。これは、データが 補間器中を連続的にクロック伝送される圧縮の場合とは異なる。両方の場合にお いて、クロックゲーティング動作は容易に同期態様で行わせることが可能である 。

即ち、事象は１０２４ｆＩｌシステムクロツクの立上がりエツジに基づいて発生 する。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーション及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばならなくなってし まう。この［ダブルクロックされる」という語は、１つのクロックサイクル中に ２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロックサイクル中 に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。その 結果、書込みまたは読出しクロック周波数がシステムクロック周波数の２倍とな らねばならないので、回路構成をシステムクロックに同期して動作するようにす ることはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の目 的に対して、１つの補間器と１つのＦＩＦＯしか必要としない。ここに記載した ビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、２つの ＦＩＦＯを用いり場合）み、ダブルクロッキングを避けることができる。その場 合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧縮用の１つのＦＩＦＯを 補間器の後に置く必要がある。

上述したルミナンスラスタマツピングシステムを、カラー成分信号Ｒ−Ｙ及びＢ −Ｙ、あるいは！及びＱｌの両方に用いることができる。これらの信号を、ここ では、総合して、Ｕ及Ｖと称する。しかし、この方法は、カラー成分信号が、通 常は、５００ＫＨｚ、またはワイド■及びＱ方式では１．５ＭＨｚ、に帯域幅制 限されているために、カラー補間を行うためには余りにも複雑に過ぎる。もっと 簡単なカラー成分ラスタマツピングシステムを上述したルミナンスラスタマツピ ングシステムと平行に用いることができる。全カラーＮＴＳＣラスタマブピング 機能が得られる。同時出願された出願により詳しく記載されている１つの代替構 成では、ＵＶ信号路は、補間器の代わりに遅延整合（マツチング）回路が用いら れる他は、Ｙ信号路と同じである。遅延回路は補間器と全く同数のクロック遅延 を有し、Ｙ、Ｕ、Ｖサンプルの整列状態を維持する。

ここに記述するこの発明の構成によれば、遅延、整合回路が不要となる。それに 代えて、ＦＩＦＯが同じ結果が得られるように操作される。この発明の構成によ る遅延整合回路はビデオ信号からのビデオルミナンスデータが第１の線メモリを 含んでいる第１の信号路で選択的に圧縮及び伸張されるようにされた回路と共に 用いられる。

並列信号路中の第２の線メモリがビデオＣ号からのビデオクロミナンスデータを 処理する。制御回路が線メモリにデータを書込むためのタイミング信号と線メモ リからデータを読出すためのタイミング信号のそれぞれを生成する。この制御手 段に対するタイミング遅延回路はビデオ圧縮動作モードとビデオ伸張動作モード を持っている。

圧縮モード中、第２の線メモリの読出しは第２の線メモリの書込みに対して遅延 させられる。また、伸張モードでは、第１の線メモリの書込みが第２の線メモリ の書込みに対して遅延させられるか、あるいは、第２の線メモリの読出しが第２ の線メモリの書込みに対して遅延させられる。タイミング遅延の時間はある値の 範囲から選択できる。線メモリは独立してイネーブルされる書込みボートと読出 しポートとを有する先入れ先出しくＦＩＦＯ）装置である。

第１図（ａ）〜（］）は、ワイドスクリーンテレビジョンの種々の表示フォーマ ットの説明に有用である。

第２図は、この発明の種々の態様に従うワイドスクリーンテレビジョンの２ｆｎ の水平走査で動作するようにしたもののブロック図である。

第３図は、第２図に示すワイドスクリーンプロセッサのブロック図である。

第４図は、第３図に示すワイドスクリーンプロセッサの詳細を示すブロック図で ある。

第５図は、第４図に示す画面内画面プロセッサのブロック図である。

第６図は、第４図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第７図と第８図は、充分に切り詰めた信号を用いた第１図（ｄ）に示す表示フォ ーマットの発生の説明に用いるタイミング図である。

第９図は、第６図の主信号路をより詳細に示すブロック図である。

第１Ｏ図は、第６図の副信号路をより詳細に示すブロック図である。

第１１図は、第５図の画面内画面プロセッサのタイミング−制御部のブロック図 である。

第Ｉ２図は、Ｉｆｎ　２ｆｎ変換における内部２ｆｎ信号を発生する回路のブロ ック図である。

第１３図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第１４図は、第２図に示すＲＧＢインターフェースのブロックである。

第Ｉ５図（ａ）と第１５図（ｂ）は、ビデオ圧縮を行うための、主信号路のルミ ナンス成分とカラー成分についてのそれぞれの部分を示す。

第１６図（ａ）〜第１６図（１）は、ルミナンス成分との関係においてカラー成 分のビデオ圧縮を説明するために有用である。

第１７図（ａ）と第１７図（ｂ）は、ビデオ伸張を行うための、主信号路のルミ ナンス成分とカラー成分についてのそれぞれの部分を示す。

第１８図（ａ）〜第１８図（＋）は、ルミナンス成分との関係においてカラー成 分のビデオ伸張を説明するために有用である。

第１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。この発明の構 成は、ある場合には、特定の回路構成とは離れて、表示フォーマットそのものに 向けられている。図示と、説明の便宜上、一般に、ビデオ源、あるいは、ビデオ 信号に関する通常の表示フォーマットの幅対高さ比は４×３であるとし、一般に 、ビデオ源、あるいは、ビデオ信号に関するワイドスクリーン表示フォーマット の幅対高さ比は、１６×９であるとする。この発明の構成は、これらの定義によ って制限されるものではない。

第１図（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジョンを示す。１６×９フオ一マツト表示比画面が４×３フオ ーマ・ノド表示比信号として伝送される場合は、上部と下部に黒のバーが現れる 。これを一般に郵便受け（レターボックス）フォーマットと呼ぶ。この場合、観 察される画面は表示に使用できる表示面積に関して小さい。別の方法としては、 １６×９フオ一マツト表示比の源が伝送に先立って変換されて、４×３フオ一マ ツト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、か なりの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では 、郵便受はフォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすこと ができるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これ らの３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は１６Ｘ９のスクリーンを示す。１６×９のフォーマットの表示比 のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される。

１６×９フオ一マツト表示比の郵便受は画面（これは、元来４Ｘ３フオ一マツト 表示比信号であるが）は、充分な垂直解像度を有する大きな表示を行うように、 線倍化（ラインダブリング）または線追加（ラインアディション）によって順次 走査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、副 ビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６×９フオ一マツト 表示比信号を表示できる。

第１図（ｃ）は、４×３フオ一マツト表示比の挿入画面が挿入表示されている１ ６Ｘ　９フオ一マツト表示比の主信号を示す。主及び副のビデオ信号が両方共、 １６×９フオ一マツト表示比源である場合は、挿入画面も１６Ｘ　９７オ一マツ ト表示比を持つ。挿入画面は多数の異なる位置に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されている 表示フォーマットを示す。各表示領域は８×９のフォーマット表示比を有し、こ れは、当然ながら、１６×９とも４×３とも異なる。このような表示領域に、水 平あるいは垂直歪みを伴うことなく４×３フオ一マツト表示比源を表示するため には、信号の左及び／または右側を切り詰めねばならない。画面を水平方向に詰 込む（ｓｑｕｅｅｘｅ）ことによるある程度のアスペクト比歪みを我慢するなら 、画面のもつと多くの部分を表示できる。水平方向の詰め込みの結果、画面中の 事物は垂直方向に細長くなる。この発明のワイドスクリーンテレビジョンは、ア スペクト比歪みを全く伴わない最大の切り詰め処理から最大のアスペクト比歪み を伴う無切り詰めまでの、切り詰めとアスペクト比歪みの任意の組合わせを行う ことができる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

第１図（ｅ）は、４×３フオーマツトの表示比画面が１６×９フオ一マツト表示 比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが左 右両側に現れている。

第１図（ｆ）は、１つの大きな４Ｘ３フオ一マツト表示比画面と３つの小さい４ ×３フオ一マツト表示比画面が同時に表示される表示フォーマットを示す。大き い画面の周辺の外側の小さい画面は、時には、ＰＩＦ、即ち、画面内画面（親子 画面）ではなく、ＰＯＰ、即ち、画面外画面と呼ばれる。ＰＩＦまたは画面内画 面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つの 表示フォーマットに用いられている。ワイドスクリーンテレビジョンに２つのチ ューナが設けられている場合、両方共内部に設けられている場合でも１つが内部 に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合でも、 表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。残 りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理路 とを付加すれば、３以上の動画面を表示できることは理解できよう。また、大画 面と３つの小画面の位置を第１図（ｇ）に示すように切換えることも可能である 。

第１図（ｈ）は、４×３フオ一マツト表示比画面を中央に表示して、６つの小さ い４Ｘ３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。上述 したフォーマットと同様、２つのチューナを備えたワイドスクリーンテレビジョ ンであれば、２つの動画面を表示できる。そして、残りの１１画面は静止画面フ ォーマットで表示されることになる。

第１　ｖ！Ｊ（＋　）は、１２の４×３フオ一マツト表示比画面の基盤目状表示 フォーマットを示す。このような表示フォーマットは、特に、チャンネル選択ガ イドに適しており、その場合、各画面は異なるチャンネルからの少なくとも静止 した画面である。前の例と同様、動きのある画面の数は、利用できるチューナと 信号処理路の数によって決まる。

第１図に示した種々のフォーマットは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジョンで、２ｆＭ水平走査用とさ れたものの全体的なブロック図か第２図に示されており、全体を１０で示されて いる。

テレビシランｌＯは、概略的に言えば、ビデオ信号入力部２０、シャーシまたは ＴＶマイクロプロセッサ２工６、ワイドスクリーンプロセッサ３０．　ｌ　ｆ□ −２ｆ、変換器４０゜偏向回路５０、ＲＧＢインタフェース６Ｑ、ＹＵＶ−ＲＧ Ｂ変換器２４０、映像管駆動回路２４２、直視型または投写型管２４４、及び、 ’ｌ＃ｉ７０を含んでいる。種々の回路の異なる機能ブロックへのグループ化は 、説明の便宜を図るためのものであって、このような回路相互間の物理的位置関 係を限定することを意図するものではない。

１１表千５−５０７８２７　（５） ビデオ信号入力部２０は、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンテナ入力ＡＮＴ　 ｌとＡＮＴ２を持っている。これらの入力は無線放送アンテナによる受信とケー ブルからの受信の両方のための入力を表わす。ＲＦスイッチ２０４は、第１のチ ューナ２０６と第２のチューナ２０８に、どちらのアンテナ入力を供給するかを 制御する。第１のチューナ２０６の出力は、ワンチップ２０２への入力となる。

ワンチップ２０２は、同調制御、水平及び垂直偏向制御、ビデオ制御に関係する 多数の機能を果たす。図示のワンチップは産業用のＴ　Ａ　７７７７である。第 １のチューナ２０６からの信号からワンチップで生成されたベースバンドビデオ 信号ＶＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリーンプロセッサ３ ０のＴＶ１入力への入力となる。ビデオスイッチ２００への他のベースバンドビ デオ入力はＡＵＸｌとＡＵＸ２で示されている。これらの入力は、ビデオカメラ 、ビデオレコーダ、等に用いることができる。シャーシまたはＴＶマイクロプロ セッサ２１６によって制御される。ビデオスイッチ２００の出力は５ＷＩＴＣＨ ＥＤＶ　Ｉ　ＤＥＯと示されている。このＳＷＩ　ＴＣＨＥＤＶＩＤＥＯはワイ ドスクリーンプロセッサ３０へ別の入力として供給される。

第３図を参照すると、スイッチＳＷＩワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオ源Ｓ１と８２も入力される。Ｓｌと８２の 各々は異なる５−ＶＨ８源を表わし、各々、別々のルミナンス信号及びクロミナ ンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコーダ の一部として組込まれているような、あるいは、別のスイッチとして実現しても よいスイッチがＴＶマイクロプロセッサ２１１３に応答して、ＹＭ及びＣＩＮと して示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選 択された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として 見なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は 主信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサによ って、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、 Ｕは（Ｒ−Ｙ）と同等のものを表わし、■は（Ｂ−Ｙ）と同等である。ＹＭ、Ｕ Ｍ及びＶＭ倍信号、その後の信号処理のために、ワイドスクリーンプロセッサで デジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３０の一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力トシテ、ＴＶ２信号と５ＷＩＴＣＨＥＤＶ　Ｉ　ＤＥＯ 信号の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施 できる。スイッチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びク ロミナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のルミナ ンス及びクロミナンス信号の一方を選択する。Ｙ　ＥＸＴ及びＣＥＸＴ信号は、 ５−ＶＨＳ入力入力Ｓ対応する。Ｙ／Ｃデコーダ２２０とスイッチＳＷ３とＳＷ ４は、いくつかの適応型線くし形フィルタで行われているように、組合わせても よい。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信 号路に沿って処理される。選択されたルミナンス出力はＹＡとして示されている 。−Ａ、ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられている。

選択されたクロミナンスは色差信号ＵＡとＶＡに変換される。ＹＡ倍信号ＵＡ倍 信号びＶ−Ａ信号は、その後の信号処理のためにデジタル形式に変換される。主 及び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フォ ーマットの異なる部分についてのビデオ源選択をどのようにするかについての融 通性が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダラン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴ　ｒＣＡＬ　ＲＥＳＥＴ（垂直リセット） 信号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ＩＮＴ　ＶＥＲＴ　Ｒ９Ｔ　ＯＵＴを発生すルａ　ＲＧ　Ｂ 　イン９７　ｘ　−ス６０中のスイッチが、内部垂直リセット出力信号と外部Ｒ ＧＢ源の垂直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０ に供給される選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣである。副ビ デオ信号の水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離 器２５０によって生成される。

ｌｆｉ　２ｆイ変換器４０は、飛越し走査ビデオ信号を順次走査される非飛越し 信号に変換する働きをする。例えば、水平線の各々が２度表示されるとか、ある いは、同じフィールド中の隣接水平線の補間によって付加的な水平線の組が生成 される。いくつかの例においては、前の線を用いるか、補間した線を用いるかは 、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応して決め られる。変換回路４０はビデオＲＡＭ４２０と関連して動作する。ビデオＲＡＭ は、順次表示を行うために、フレームの１またはそれ以上のフィールドを記憶す るために用いられる。Ｙ　２ｆＲ１Ｕ　２ｆイ及びＶ−２ｆ、Ｉ信号としての変 換されたビデオデータはＲＧＢインタフェース６０に供給される。

第１４図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力部 による表示のための、変換ビデオデータまたは外部ＲＧＢビデオデータの選択を 可能とする。外部ＲＧＢ信号は２ｆｓ走査用に適合させられたワイドフォーマッ ト表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサによ ってＲＧＢイン９７　ｚ　−スｌ：対し、ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴと して供給されて、選択された垂直同期（ｆ　、、またはｆ□、５）を偏向回路５ ０に供給できるようにする。このワイドスクリーンテレビジョンの動作によって 、内部／外部制御信号ＩＮＴ／ＥＸＴを発生させて、外部ＲＧＢ信号の使用者に よる選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない場合に 、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、陰極線管 または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェース回 路は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号を検出 する。ＷＳＰマイクロプロセッサ３４０も、外部ＫＧＢ信号に対するカラー及び 色調制御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行う画面 内画面（ピクチャ・イン・ピクチャ）プロセッサ３２０を含んでいる。画面内画 面という用語は、時には、ＰＩＰあるいはピクス・イン・ビクス（ｐｉｘ−ｉｎ 　ｐｉｘ）と省略される。ゲートアレー３００が、第１図（ａ）〜第１図（ｉ） の例で示されているような、種々の表示フォーマットで主及び副ビデオ信号デー タを組合わせる。画面内画面プロセッサ３２０とゲートアレー３００はワイドス クリーンマイクロプロセッサ（ＷＳＰ　μＰ）３４０の制御下にある。マイクロ プロセッサ３４０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動す る。この直列バスは、データ、クロック信号、イネーブル信号及びリセット信号 用の４本の信号ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また 、３レベルのサンドキャッスル（砂で作った城）信号として、複合垂直ブランキ ング／リセット信号を発生する。あるいは、垂直ブランキング信号とリセット信 号は別々の信号として生成してもよい。複合ブランキング信号はビデオ信号入力 部によってＲＧＢインタフェースに供給される。

第１３図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、ＲＧＢインタフェース６０から選択された２ｆｌＩ水平同水 平骨を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる。

この付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ビン調整に関す るものである。偏向回路５０は２ｆｓフライバツクパルスをワイドスクリーンプ ロセッサ３０．１　ｆｆｆ−２ｆイ変換器４０及びＹＵＶ−ＲＧＢ変換器２４０ に供給する。

ワイドスクリーンテレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源に より付勢するようにできる電源７０によって生成される。

ワイドスクリーンプロセッサ３０を第３図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１、アナ ログ−デジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンコーダ２２７である。１ｆ＋＋および２ｆ＋＋シヤーシの両方に共通のワ イドスクリーンプロセッサの詳細な部分、例えば、ＰＩＦ回路、が第４図に示さ れている。ＰＩＦ回路３０１の重要な部分を構成する画面内画面プロセッサ３２ ０は第５図により詳細に示されている。また、第６図には、ゲートアレー３００ がより詳細に示されている。第３図に示した、主及び副信号路の部分を構成する 多数の素子については、既に詳細に記述した。

第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６が付設されてい る。また、第２のチューナ２０８はＷＳＰ　μＰ　３４０と共に動作する。ＷＳ Ｐ　μＰ３４０は入／出力１１０部３４０Ａとアナログ出力部３４０Ｂとを含ん でいる。１１０部３４０Ａは色調（ティント）制御信号とカラー制御信号、外部 ＲＧＢビデオ源を選択するためのＩＮＴ／ＥＸＴ信号、及び、スイッチＳＷＩ〜 ＳＷｅ用の制御信号を供給する。１１０部は、また、偏向回路と陰極線管を保護 するために、ＲＧＢインタフェースからのＥＸＴ　５ＹＮＣＤＥＴ信号をモニタ する。アナログ出力部３４０Ｂは、それぞれのインタフェース回路２５４、２５ ６および２５８を通して、垂直サイズ、左右調整及び水平位相用制御信号を供給 する。

ゲートアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイ ドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを作 る働きをする。ゲートアレー用のクロック情報は、低域通過フィルタ３７６と協 同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はア ナログ形式で、ＹＭ、ＵＭ及びＶＭで示した信号として、ＹＵＶフォーマットで ワイドスクリーンプロセッサに供給される。

これらの主信号は、第４図により詳細に示すアナログ−デジタル変換器３４２と ３４６によってアナログからデジタル形式に変換される。

カラー成分信号は、上位概念的な表記Ｕ及びＶによって示されており、これらは 、Ｒ−Ｙ及びＢ−Ｙ信号、あるいは、■及びＱ信号に付すことができる。システ ムクロック周波数は１０２４ｆＲ，これは約１６ＭＨｚである、なので、サンプ ルされたルミナンスの帯域幅は８ＭＨｚに制限される。Ｕ及びＶ信号は５００Ｋ Ｈｚ、あるいは、ワイドＩについては１．５ＭＨｚに制限されるので、カラー成 分データのサンプルは、１つのアナログ−デジタル変換器とアナログスイッチで 行うことができる。このアナログスイッチ、即ち、マルチプレクサ３４４のため の選択線ＵＶ　ＭＵＸは、システムクロックを２で除して得た８ＭＨｚの信号で ある。ｌクロック幅の線開始ＳＱＬバ特表千５−５０７８２７　（７） ルスが、各水平ビデオ線の始点でこの信号を同期的に〇にリセットする。ついで 、ＵＶＭＵＸ線は、その水平線を通して、各クロックサイクル毎に状態が反転す る。

線の長さはクロックサイクルの偶数倍なので、−見切期化されると、ＵＶ　ＭＵ Ｘの状態は、中断されることなく、Ｏ，１０，ｌ・・・・と変化する。アナログ −デジタル変換器３４２と３４６からのＹ及びＵＶデータストリームは、アナロ グ−デジタル変換器が各々、１クロツクサイクルの遅延を持っているので、シフ トしている。このデータシフトに対応するために、主信号処理路３０４の補間器 制御器からのクロックゲート情報も同じように遅延させられなければならない。

このクロックゲート情報が遅延していないと、削除が行われた時、ＵＶデータは 正しく対をなすように組合わされない。この点は、各ＵＶ対が１つのベクトルを 表すので、重要なことである。１つのベクトルからＵ成分は、他のベクトルから のＶ成分と対にすると、カラーシフトが生じてしまう。先行する対からのリサン プルは、その時のリサンプルと共に削除される。このＵＶマルチプレクス法は、 各カラー成分（Ｕ。

Ｖンサンプル対に対して２つのルミナンスサンプルがあるので、２：Ｉ：Ｉと称 される。Ｕ及びＶの双方に対するナイキスト周波数はルミナンスのナイキスト周 波数の２分の１に実効的に減じられる。従って、ルミナンス成分に対するアナロ グ−デジタル変換器の出方のナイキスト周波数は８ＭＨｚとなり、一方、カラー 成分に対するアナログ−デジタル変換器の出力のナイキスト周波数は４ＭＨｚと なる。

Ｐｒ２回路及び／またはゲートアレーは、データ圧縮をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ペアド）ピクセ ル圧縮及びディザリングとディザリングを含む、多くのデータ減縮及びデータ回 復構想が開発されている。さらに、ビット数が異なる異なったディザリングシー ケンスや、ビット数が異なる異なった対ビクセル圧縮が考えられている。多数の 特定のデータ減縮及び回復構想の１つをＷＳＰ　μＰ３４０によって選択して、 各特定の画面表示７オーマツトについて表示ビデオの解像度を最大にするように することができる。

ゲートアレーは、ＦＩＦＯ３５６と３５８として実現できる線メモリと協同して 動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サン プル（リサンプル）するために使用される。別に設けた補間器によって、副信号 を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号を 組合わせて、ＹＭＸ、ＵＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信号を 作ることを含む、主及び副の両信号のデータ操作を制御する。上記出力成分はデ ジタル−アナログ変換器３６０．３６２及び３６４によってアナログ形式に変換 される。ＹＳＵ及びＶで示すアナログ形式の信号は、非飛越し走査への変換のた めに、ｉｆに−２１，Ｉ変換器４゜に供給される。また、Ｙ、Ｕ及びＶ信号はエ ンコーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジャック に、ワイドフォーマット比出力信号Ｙ〜ＯＵＴ　ＥＸＴ　／ＣＯＵＴ　ＥＸＴが 生成される。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲート アレーからのＣ５ＹＮＣＭＮと、ＰＩＦ回路からのＣ５ＹＮＣＡＵＸから選択す る。スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号として、ＹＭ とＣ５ＹＮＣＡＵＸのどちらかを選択する。

水平同期回路の部分がより詳細に第１２図に示されている。位相比較器２２８は 、低域通過フィルタ２３ｏ１電圧制御発振器２３２、除算器２３４及びキャパシ タ２３６を含む位相ロックループの一部をなしている。電圧ｆｉＩｉ御発振器２ ３２は、セラミック共振器または同等のもの２３８に応動して、３２ｆいで動作 する。電圧制御発振器の出力は、３２で除算されて、適切な周波数の第２の入力 信号として位相比ｆｉｌ　Ｍ　２２Ｂに供給される。分周器２３４の出力はＩｆ 。

ＲＥＦタイミング信号である。３２ｆＭＲＥＦタイミング信号と１　ｆｆｌ　Ｒ ＥＦタイミング信号は１６分の１カウンタ４００に供給される。２ｆｌｌ出力が パルス幅回路４０２に供給される。分局器４００を１ｆｒｔＲＥＶ信号によって プリセットすることにより、この分周器は、確実に、ビデオ信号入力部の位相ロ ックループと同期的に動作する。パルス幅回路４０２は２　ｆ、−ＲＥＦ信号が 、位相比較器４０４、例えば、ＣＡ　１３９１が適正な動作を行うようにするた めに充分なパルス幅を持つようにする。位相比較器４０４は、低域通過フィルタ ４０６と２ｆ＋＋電圧制御発振器４０８を含む第２の位相ロックループの一部を 構成している。電圧制御発振器４０８は内部２ｆ＋＋タイミング信号を発生し、 この信号は順次走査される表示器を駆動するために用いられる。位相比較器４０ ４への他方の入力信号は、２ｆＨフライバツクパルスまたはこれに関係付けられ たタイミング信号である。位相比較器４０４を含む第２の位相ロックループを用 いることは、入力信号の各１ｆｌ１期間内で各２ｆ＋＋走査周期を対称になるよ うにするために役立つ。このようにしなかった場合は、ラスタの分離、例えば、 ビデオ線の半分が右にシフトし、ビデオ線の半分が左にシフトするというような ことが起きる。

第１３図には、偏向回路５０が詳細に示されている。回路５００は、異なる表示 フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直 のサイズを調整するために設けられている。線図的に示すように、定電流源５０ ２が垂直ランプキャパシタ５０４を充電する一定量の電流■□、を供給する。ト ランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂直リセッ ト信号に応じて、このキャパシタを周期的に放電させる。

いかなる調整もしなければ、電流１　ｍＡＭＰは、ラスタに最大可能な垂直サイ ズを与える。これは、第１図（ａ）に示すような、拡大４Ｘ３フオ一マツト表示 比信号源によリワイドスクリーン表示を満たすに必要とされる垂直過走査の大き さに対応する。より小さな垂直ラスタサイズが必要とされる場合は、可調整電流 源５０８が［ＲＡＭＰから可変量の電流Ｉ　ＡＤＪを分流させて、垂直ランプキ ャ／（シタ５０４をよりゆっくりと、より小さなピーク値まで充電する。可変電 流源５０８は、垂直サイズ制御回路によって生成された、例えば、アナログ形式 の、垂直サイズ調整信号に応答する。垂直サイズ調整５００は手動垂直サイズ調 整５１０から独立しており、この手動垂直サイズ調整は、ポテンショメータある いは背面〕くネル調整ノブ：こよって行うことができる。いずれの場合でも、垂 直偏向コイル５１２は適切な大きさの駆動電流を受ける。水平偏向は、位相調整 回路５１８、左右ピン補正回路５１４．２ｆ＋＋位相ロックループ５２０及び水 平出力回路５１６によって与えられる。

第１４図１：は、ＲＧＢインタフェース６０がより詳しく示されている。最終的 に表示される信号が、１　ｆ、　−２ｆｔ。

変換器４０の出力と外部ＲＧＢ入力から選択される。ここで述べるワイドスクリ ーンテレビジョンを説明するために、外部ＲＧＢ入力をワイドフォーマット表示 比の順次走査源であるとする。外部ＲＧＢ信号とビデオ信号入力部２０からの複 合ブランキング信号がＲＧＢ−ＹＵＶ変換器６１０に入力される。外部ＲＧＢ信 号に対する外部２ｆＨ複合同期信号が外部同期信号分離器６００に入力される。

垂直同期信号の選択はスイッチ６０８によって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。

ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４．６０６ 　、６０８の各々はＷＳＰ　μＰ３４０によって生成される内部／外部制御信号 に応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは、利用者の 選択である。しかし、外部ＲＧＢ源が接続されていない、あるいは、ターンオン されていない時に、使用者が不用意にそのような外部源を選択した場合、あるい は、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損傷を生 じさせる可能性がある。そこで、外部同期検出器６０２が外部同期信号の存在を 検出する。こノ信号がない場合には、スイッチ無効化制御信号が各スイッチ６０ ４．６０６．６０８に送られ、外邪ＲＧＢ源からの信号がない時に、このような 外部ＲＧＢ源が選択されることを防止する。ＲＧＢ−ＹＵＶ変換器６１０も、Ｗ ＳＰμＰ　３４０から色調及びカラー制御信号を受ける。

この発明の構成によるワイドスクリーンテレビジョンを、図示はしていないが、 ２ｆ＋＋水平走査の代わりにｌｆ８水平走査で実施することもできる。ｌｆａ回 路を用いれば、１ｆ＋＋　２ｆ、Ｉ変換器もＲＧＢインタフェースも不要となる 。従って、２ｆｇ走査周波数の外部ワイドフォーマット表示比ＲＧＢ信号の表示 のための手段はなくなることになる。１ｆ＋＜回路用のワイドスクリーンプロセ ッサと画面内画面プロセッサは非常に類似したものとなる。ゲートアレーは実質 的に同じでよいが、全ての入力と出力を用いることはないであろう。ここに記載 する種々の解像度増強構想は、一般的に言って、テレビジョンがＩｆや走査で動 作しようと、２ｆＭ走査で動作しようと関係なく採用できる。

第４図は、ｌｆ、ｌ及び２ｆ＋＋シヤーシの両方について同じとすることができ る、第３図に示したワイドスクリーンプロセッサ３０をさらに詳細に示すブロッ ク図である。

ＹＡ、ＵＡ及びＶＡ倍信号、解像度処理回路３７０を含むことのできる画面内画 面プロセッサ３２０の入力となる。この発明の一態様によるワイドスクリーンテ レビジョンは、ビデオの伸張及び圧縮ができる。第１図にその一部を示した種々 の複合表示フォーマットにより実現される特殊効果は画面内画面プロセッサ３２ ０によって生成される。このプロセッサ３２０は、解像度処理回路３７０からの 解像度処理されたデータ信号Ｙ　ＲＰ、Ｕ　ＲＰ及びＶ　ＲＰを受信するように 構成できる。解像度処理は常に必要なわけではなく、選択された表示フォーマッ ト中に行われる。第５図に、画面内画面プロセッサ３２０がさらに詳細に示され ている。画面内画面プロセッサの主要成分は、アナログ−デジタル変換器部３２ ２、入力部３２４、高速スイッチ（ＦＳＷ）及びバス部３２６、タイミング及び 制御部３２８、及びデジタル−アナログ変換部３３０である。タイミング及び制 御部３２８の詳細が第１１図に示されている。

画面内画面プロセッサ３２０は、例えば、トムソン・コンシニーマ・エレクトロ ニクス・インコーホレーテッドにより開発された基本ＣＰＩＰチップを改良した ものとして実施できる。この基本ＣＰＩＰチップの詳細は、インディアナ州イン ディアナポリスのトムソン・コンシューマ・エレクトロニクス・インコーホレー テッドから発行されているｒＴｈｅ　ＣＴＣ１４（ｌ　Ｐｉｃｔａｒｅ　ｔｏ　 Ｐｉｃｔｕｒｅ　（ＣＰＩＰ）Ｔｅｃｔ＋ｎ１ｃａｌ　Ｔｒａｉｎｉｎｇ　Ｍａ ｎｕａｌ　（ＣＴＣ１４０画面内画面（ＣＰＩＰ）技術トレーニング　マニュア ル）」に記載されている。

多数の特徴、即ち、特殊効果が可能である。次はその一例である。基本的な特殊 効果は、第１図（ｃ）に示すような、大きい画面上に小さい画面が置かれたもの である。

これらの大小の画面は同じビデオ信号あるいは別のビデオ信号からでもよく、ま た、入れ換えもできる。一般に、オーディオ信号は常に大きい画面に対応するよ うに切換えられる。小画面はスクリーン上の任意の位置に動かすこともできるし 、あるいは、多数の子め定められた位置に移させることができる。ズーム効果は 、小画面のサイズを、例えば、多数の子め設定されたサイズの任意のものへ大き くしたり小さくする。ある点において、例えば、第１図（ｄ）に示す表示フォー マットの場合、大小の画面は同じ大きさとなる。

単一画面モード、例えば、第１図（ｂ）、第１図（ｅ）あるいは第１図（ｆ）に 示すモードの場合、使用者は、その単一画面の内容を、例えば、１．０　・１〜 ５．１：Ｉの比の範囲でステップ状にズーム・インすることができるＴＪ表平５ −５０７８２７’　（９） ズームモードでは、使用者は画面内容をサーチし、あるいは、パンして、スクリ ーン上の画像を画面の異なる領域内で動かすことができる。いずれの場合でも、 小さい画面、大きい画面あるいはズームした画面を静止画面（静止画面フォーマ ット）として表示できる。この機能により、ビデオの最後の９フレームを繰返し スクリーン上に表示するストロボフォーマットが可能となる。フレームの繰返し 率は、１秒につき３０フレームから０フレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビジ５ンで使用される画面白画 面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本 的ＣＰＩＰチップを１６×９スクリーンを有するテレビジョンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１６×９スクリーンを走査 することによって、実効的に水平方向に４／３倍の拡大が生じ、そのために、ア スペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部ス ピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がスク リーン全体に表示されない。

通常のテレビジョンで使用されているような基本ＣＰＩＰチップを基にした既存 の画面白画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆＨの クロックでサンプルされる。即ち、ＣＰＩＦチップに関連するビデオＲＡＭに記 憶されたデータは、入来する駆Ｉビデオ源に対しオーソゴナルに（Ｏｒｔｈ−ｏ ｇｏｎａｌｌｙ）にサンプルされない。これが基本ＣＰＩＰ法によるフィールド 同期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな性質 のために、サンプルされたデータにスキューエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないＣＰＩチップと共に用いた結果である。例えばビデオＲＡ　Ｍ　３５ ０のようなビデオＲＡＭからのデータが表示される時は、スキューエラーは、画 面の垂直端縁に沿ったランダムなジッタとして現れ、一般には、非常に不快であ ると考えられる。

基本ＣＰＩＰチップと異なり、この発明の構成に従う画面白画面プロセッサ３２ ０は、複数の表示モードの１つで、ビデオデータを非対称に圧縮するように変更 されている。この動作モードでは、画面は水平方向に４：ｌで圧縮され、垂直方 向には３：１で圧縮される。この非対称圧縮モードにより、アスペクト比歪みを 有する画面が生成されて、ビデオＲＡＭに記憶される。画面中の事物は水平方向 に詰め込まれる。しかし、これらの画面が通常の通り、例えば、チャンネル走査 モードで、読出されて、１６×９フオ一マツト表示比スクリーン上に表示される と、画面は正しく見える。この画面はスクリーンを満たし、アスペクト比歪みは ない。この発明のこの態様による非対称圧縮モードを用いると、外部スピードア ップ回路を用いることなく、１６Ｘ９のスクリーン上に特別の表示フォーマット を生成することが可能となる。

第１１図は、例えば、上述したＣＰＩＰチップを変更した画面白画面プロセッサ のタイミング及び制御部３２８のブロック図であり、このタイミング及び制御部 ３２８は、複数の選択可能な表示モードの１つとしての非対称圧縮を行うための デシメーシヨン（ｄｅｃｉ層ａＨｏｎ）回路３２８Ｃを含んでいる。残りの表示 モードは異なるサイズの副画面を生成できる。水平及び垂直デシメーシタン回路 の各々はＷＳＰ　μＰ３４０の制御の下に値のテーブルから圧縮係数をめるよう にプログラムされたカウンタを含んでいる。値の範囲はｌ：１．２：１，３：１ 等とすることができる。圧縮係数は、テーブルをどのように構成するかに応じて 対称的にも非対称にもできる。圧縮比の制御は、ＷＳＰ　μＰ３４０の制御下で 、完全にプログラマブルな汎用デシノー９３２回路によって行うことができる。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働く画面白画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、水平及び垂直同期パ ルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面白画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中 断するであろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭ クロック）は自走発振器によって決められる。静止及びズームモード用には、サ ンプルクロックは入来ビデオ水平同期信号にロックされる。これらの特別なケー スでは、入来ビデオ水平同期の周波数は表示クロック周波数と同じである。

再び第４図を参照すると、画面内画面プロセッサからのアナログ形式のＹＳＵＳ ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ 再符号化することができる。エンコーダ回路３６６は３．５８Ｍ　Ｈ２発振器３ ８０と協同して動作する。このＹ／ＣＰＩＰＥＮＣ信号は、再符号化Ｙ／Ｃ成分 を主信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示 せず）に接続してもよい。この点以後、ＰＩＦ符号化骨化ＵＳＶおよび同期信号 が、シャーシの残部における水平及び垂直タイミングの基礎となる。この動作モ ードは、主信号路中の補間器及びＦＩＦＯの動作に基づ＜ＰＩＦのズームモード の実行に適している。

さらに第５図を参照すると、画面内画面プロセッサ３２０は、アナログ−デジタ ル変換部３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タ イミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる 。一般に、画面内画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナ ンス（Ｙ）及び色差信号（Ｕ、Ｖ）とし、その結果をサブサンプルして、上述し たような１メガビツトのビデオＲＡ　Ｍ　３５０に記憶させる。

画面内画面プロセッサ３２０に付設されているビデオＲＡＭ３５０は１メガビツ トのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータの１フィー ルド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費用 がかかり、さらに複雑な操作回路構成が必要となるであろう。副チャンネルのサ ンプル当たりのビット数を少なくすることは、全体を通じて８ビツトサンプルで 処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味する 。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題とは ならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイズの 場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデータの 量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の構想 を選択的に実施することができる。例えば、対ピクセル圧縮及びディザリングと 逆ディザリングを含む多数のデータ減縮及びデータ回復構想が開発されている。

ディザリング回路は、ビデオＲＡ　Ｍ　３５０の下流、例えば、以下に詳述する ように、ゲートアレーの副信号路中に配置する。さらに、異なるビット数を伴う 異なるディザリングと逆ディザリングシーケンス、及び、異なるビット数の異な る対ピクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表示ビ デオの解像度を最大にするために、多数の特定データ減縮及び回復構想の１つを ＷＳＰ　μＰによって選ぶことができる。

ルミナンス及び色差信号は、８：１：１の６ビツトＹ１Ｕ１Ｖ形式で記憶される 。即ち、各成分は６ビツトサンプルに量子化される。色差サンプルの多対に対し ８個のルミナンスサンプルがある。画面内画面プロセッサ３２０は、入来ビデオ データが、入来副ビデオ同期信号にロックされた６４０ｆ、クロック周波数でサ ンプルされるようなモードでは動作させられる。このモードでは、ビデオＲＡＭ に記憶されたデータはオーソゴナルにサンプルされる。データが画面内画面プロ セッサのビデオＲＡＭ３５０から読出される時は、このデータは入来副ビデオ信 号にロックされた同じ６４０ｆＭクロックを用いて読出される。しかし、このデ ータはオーソゴナルにサンプルされ記憶されるが、そして、オーソゴナルに読出 せるが、主及び副ビデオ源の非同期性のために、ビデオＲＡＭ３５０から直接オ ーソゴナルには表示できない。主及び副ビデオ源は、それらが同じビデオ源から の信号を表示している時のみ、同期していると考えられる。

ビデオＲＡ　Ｍ　３５０からのデータの出力である副チャンネルを主チャンネル に同期させるには、さらに処理を行う必要がある。第４図を再び参照すると、ビ デオＲＡＭの４ビツト出力ポートからの８ビブトデータブロツクを耳組合わせす るために、２つの４ビツトラツチ３５２Ａと３５２Ｂが用いられる。この４ビツ トラツチは、データクロック周波数を１２８Ｏｆ、から６４ＯｆＨに下げる。

一般には、ビデオ表示及び偏向系は主ビデオ信号に同期化される。前述したよう に、ワイドスクリーン表示を満たすようにするためには、主ビデオ信号はスピー ドアップされねばならない。副ビデオ信号は、第１のビデオ信号とビデオ表示と に、垂直同期せねばならない。副ビデオ信号は、フィールドメモリ中で１フィー ルド周期の何分の１かだけ遅延させ、線メモリで伸張させるようにすることがで きる。ＩＩビデオデータの主ビデオデータへの同期化は、ビデオＲＡ　Ｍ　３５ ０をフィールドメモリとして利用し、先入れ先出しくＦＩＦＯ）線メモリ装置３ ５４を信号の伸張に利用することにより行われる。ＦＩＦＯ３５４のサイズは２ ０４８Ｘ　８である。ＦＩＦＯのサイズは、読出し／書込みポインタの衝突（ｃ ｏ　ｌ　Ｉ　ｉｓ　１ｏｎ）を避けるに必要であると合理的に考えられる最低線 記憶容量に関係する。読出し／書込みポインタの衝突は、新しいデータがＦＩＦ Ｏに書込まれ得る時がくる前に、古いデータがＦＩＦＯから読出される時に生じ る。読出し／書込みポインタの衝突は、また、古いデータがＦＩＦＯから読出さ れる時がくる前に、新しいデータがメモリを重ね書き（ｏｖｅｒｗｒｉｔｅ）す る時にも生じる。。

ビデオＲＡ　Ｍ　３５０からの８ビツトのＤＡＴＡ　ＰＩＦデータブロックは、 ビデオデータをサンプルするために用いたものと同じ画面内画面プロセッサ６４ ０ｆ、クロッり、即ち、主信号ではなく副信号にロックされた６４０ｆ＋＋クロ ツクを用いて２０４８ｘ　８　Ｆ　Ｉ　Ｆ　Ｏ３５４に書込まれる。ＦＩＦＯ３ ５４は、主ビデオチャンネルの水平同期成分にロックされた１０２４ｆ＋＋の表 示クロックを用いて読出される。互いに独立した読出し及び書込みポートクロッ クを持った複数線メモリ（Ｆ　Ｉ　ＦＯ）を用いることにより、第１の周波数で オーソゴナルにサンプルされたデータを第２の周波数でオーソゴナルに表示する ことができる。しかし、読出し及び書込み両クロックが非同期の性質を持ってい ることにより、読出し／書込みポインタの衝突を避けるための対策をとる必要が ない。

ゲートアレー３００の主信号路３０４、副信号路３０６及び出力信号路３１２が ブロック図の形で第６図に示されている。ゲートアレーはさらに、クロック／同 期回路３２０とＷＳＰ　ｔｌＰデコーダ３１０を含んでいる。ＷＳＰ　ｕＰデコ ーダ３１０のＷＳＰ　ＤＡＴＡで示したデータ及びアドレス出力ラインは、画面 内画面プロセッサ３２０と解像度処理回路３７０と同様に、上述した主回路及び 信号路にも供給される。ある回路がゲートアレーの一部をなすかなさないかは、 殆ど、この発明の詳細な説明を容易にするための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマントを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先 入れ先出しくＦＩＦＯ）線メモリ３５６に記憶される。組合わされたクロミナン ス成分Ｕ／Ｖ　ＭＮはＦＩＦＯ３５８に記憶される。副信号のルミナンス及びク ロミナンス成分Ｙ　ＰＩＰＳＵ　ＰＩＰ及びＶ　ＰＩＰはデマルチプレクサ３５ ５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間器３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成される 。

ある場合には、副表示が第１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面内画面プロセッサ及びビデオＲＡ　Ｍ　３５０に付随するメ モリの制限のために、そのような大きな面積を満たすには、データ点、即ち、ビ クセルの数が不足することがある。そのような場合には、解像度処理回路３５７ を用いて、データ圧縮あるいは減縮の際に失われたビクセルに置き代えるべきビ クセルを副ビデオ信号に回復することができる。この解像度処理は第４図に示さ れた回路３７０によって行われるものに対応させることができる。例えば、回路 ３７０はディザリング回路とし、回路３５７をディザリング回路とすることがで きる。

副ビデオ入力データは６４０ｆやの周波数でサンプルされ、ビデオＲＡ　Ｍ　３ ５０に記憶される。副データはビデオＲＡＭ３５０から読出され、ＶＲＡＭ　Ｏ ＵＴとして示されている。ＰＩＦ回路３０１は、また、副画面を水平及び垂直方 向に、非対称に減縮することができると同時に、同じ整数の係数分の１に減縮す ることもできる。第１Ｏ図を参照すると、副チヤンネルデータは、４ピツトラ・ ツチ３５２Ａと　３５２Ｂ、副ＦＩＦＯ３５４、タイミング回路３６９及び同期 回路３６８によって、バッファされ主チヤンネルデジタルビデオに同期化される 。ＶＲＡＭ　ＯＵＴデータは、デマルチプレクサ３５５によって、Ｙ（ルミナン ス）、ＵＳｖ（カラー成分）及びＦＳＷ　ＤＡＴ　（高速スイッチデータ）に分 類される。ＦＳＷ　ＤＡＴは、どのフィールド型式がビデオＲＡＭに書込まれた かを示す。

ＰＩＰ　ＦＳＷ信号がＰＩＰ回路から直接供給され、ビデオＲＡＭから読出され たどのフィールドが小画面モード時に表示されるべきかを決めるために、出力制 御回路３２１に供給される。

副チャンネルは６４０ｆ＋＋でサンプルされ、−畜生チヤンネルは１０２４　ｆ 、でサンプルされる。副チャンネルＦＩＦＯ３５４は、データを、副チヤンネル サンプル周波数から主チヤンネルクロック周波数に変換する。この過程において 、ビデオ信号は８１５（１０２４／６４０　）の圧縮を受ける。これは、副チャ ンネル信号を正しく表示するに必要な４／３の圧縮より大きい。従って、ＷＪｌ チャンネルは、４×３の小画面を正しく表示するためには、補間器３５９によっ て伸張されねばならない。補間器３５９は補間器制御回路３７１によって制御さ れ、補間器制御回路３７１自身はＷＳＰ　μＰ３４０に応答する。必要とされる 補間器による伸張の量は５７６である。伸張係数Ｘは次のようにして決められる 。

Ｘ＝　（６４０／＋０２４）　＊　（４／３）　＝５／６クロミナンス成分Ｕ　 ＰＩＰとＶＰＩＰは回路３６７によって、ルミナンス成分の補間の内容に応じて 決まる長さの時間遅延され、信号Ｕ　ＡＵＸとＶ　ＡＵＸが出力として生成され る。主信号と副信号のそれぞれのＹｌＵ及びＶ成分は、Ｆ　ｒ　Ｆ　０３５４． ３５６及び３５８ノ読出しイネーブル信号を制御することにより、出力信号路３ １２中のそれぞれのマルチプレクサ３１５．３１７及び３１９で組合わされる。

マルチプレクサ３１５．３１７．３１９は出力マルチプレクサ制御回路３２１に 応答する。この出力マルチプレクサ制御回路３２１は、画面内画面プロセッサと ＷＳＰ　μＰ３４０からのクロック信号ＣＬＫ、線開始信号５ＯＬＳＨＣ０ＵＮ Ｔ信号、垂直ブランキングリセット信号及び高速スイッチの出力に応答する。マ ルチプレクサされたルミナンス及びクロミナンス成分ＹＭＸ、ＵＭＸ及びＶ　Ｍ Ｘは、それぞれのデジタル／アナログ変換器３６０．３６２及び３６４に供給さ れる。第４図に示すように、このデジタル−アナログ変換器３６０．３６２．３ ６４の後段には、それぞれ低域通過フィルタ３６１　、３６３．３６５が接続さ れている。画面内画面プロセッサ、ゲートアレー及びデータ減縮回路の種々の機 能はＷＳＰ　μＰ３４０によって制御されるＷＳＰ　μＰ３４０は、これに直列 バスを介して接続されたＴＶ　μＰ　２１６に応答する。

この直列バスは、図示のように、データ、クロプク信号、イネーブル信号及びリ セット信号用のラインを有する４本線バスとすることができる。ＷＳＰ　μＰ３ ４０はＷＳＰ　μＰデコーダ３１０を通してゲートアレーの種々の回路と交信す る。

１つのケースでは、４Ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未満に減じる ことによって行うことができる。サンプル補間器は、５−ＶＨＳフォーマットで は５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４ｆｓの時は８Ｍ Ｈｚであるナイキスト折返し周波数の大きなパーセンテージを占めるので、入来 ビデオを新たなビクセル位置に計算しなおすために用いられる。

第６図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａｔｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦＩＦＯ３５６と補間器３３７の相対位置に対する主信号路３０４のト ポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮に必 要とされる場合などに、補間器３３７がＦＩＦＯ３５６に先行するようにするか 、伸張に必要とされる場合のように、ＰＩＦ０３５６が補間器３３７に先行する ようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５に応 答し、この回路３３５自体はＷＳＰ　μＰ３４０に応答する。小画面のモードで は、副ビデオ信号がビデオＲＡ　Ｍ　３５０に記憶するために圧縮され、実用目 的には伸張のみが必要であることが想起されよう。従って、副信号路にはこれら に相当するスイッチは不要である。

主信号路は第９図により詳細に示されている。スイッチ３２３は２つのマルチプ レクサ３２５と３２７によって具体化されている。スイッチ３３１はマルチプレ クサ３３３によって具体化されている。これら３つのマルチプレクサはルート制 御回路３３５に応答し、このルート制御回路３３５自体はＷＳＰ　μＰ３４０に 応答する。水平タイミング／同期回路３３９が、ラッチ３４７．３５１及びマル チプレクサ３５３の動作を制御し、また、ＦＩＦＯの書込みと読出しを制御する タイミング信号を発生する。クロック信号ＣＬＫと線開始信号ＳＱＬはクロック ／同期回路３２０によって生成される。アナログ−デジタル変換制御回路３６９ は、Ｙ　ＭＮＳＷＳＰ　μＰ３４０　、及びＵＶ　ＭＮ（７）最上位ビットに応 答する。

補間器制御回路３４９は、中間ピクセル位置値（Ｋ）、補間器補償フィルタ重み 付け（Ｃ）、及び、ルミナンスに対するクロックゲーティング情報ＣＧＹとカラ ー成分に対するクロックゲーティング情報ＣＧＵＶを生成する。

圧縮を行うためにサンプルをいくつかのクロック時に書込まれないようにし、あ るいは、伸張のために、いくつかのサンプルを複数回読出せるようにするために 、ＦＩＦＯデータの中断（デンメーシシン）または繰返しを行わせるのが、この クロックゲーティング情報である。ルミナンスＦＩＦＯから読出されたランプの 平均勾配は、それに対応する入力ランプよりも３３％急峻である。さらに、この ランプの読出しには、データの書込みに必要とされる時間と同様、必要とされる 有効読出し時間は３３％少なくなるであろう。これによって、４／３の圧縮が行 われる。ルミナンスサンプルを再計算（ｒｅｃａｌＣｕ！ａｔｅ）するのは、補 間器３３７の機能である。

伸張は圧縮と全く逆の態様で行うことができる。圧縮の場合は、書込みイネーブ ル信号には、禁止パルスの形でクロックゲーティング情報が付されている。デー タの伸張のためには、クロックゲーティング情報は読出しイネーブル信号に適用 される。これにより、データがＰＩＦ０３５６から読出される時に、データの中 断が行われる。

この場合、伸張の後のサンプルされたデータを凹凸のある状態から滑らかになる ように再計算するのは、この処理中はＦＩＦＯ３５６に後続した位置にある補間 器３３７の機能である。伸張の場合、データは、ＰＩＦ０３５６から読出されて いる時及び補間器３３７にクロック書込みされている時に、中断されねばならな い。これは、データが連続して補間器３３７中をクロックされる圧縮の場合と異 なる。圧縮及び伸張の両方の場合において、クロックゲーティング動作は、容易 に、同期した態様で行わせることができる。即ち、事象は、１０２４ｆｎのシス テムクロックの立上がりエツジを基礎にして生じる。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーシジン及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばならなくなってし まう。この「ダブルクロックされる」という語は、１つのクロックサイクル中に ２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロックサイクル中 に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。その 結果、書込みまたは読出しクロック周波数がシステムクロック周波数の２倍とな らねばならないので、回路構成をシステムクロックに同期して動作するようにす ることはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の目 的に対して、１つの補間器と１つのＰＩＦＯＬか必要としない。ここに記載した ビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、２つの ＦＩＦＯを用いた場合のみ、ダブルクロッキングを避けることができる。その場 合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧縮用の１つのＦＩＦＯを 補間器の後に置く必要がある。

上述したルミナンスラスタマツピングシステムを、カラー成分信号Ｒ−Ｙ及びＢ −Ｙ、あるいは！及びＱ、の両方に用いることができる。これらの信号を、ここ では、上位概念的に、Ｕ及Ｖと称する。しかし、この方法は、カラー成分信号が 、通常は、５００ＫＨｚ、またはワイドＩ及びＱ方式では１．５ＭＨｚ、に帯域 幅制限されているために、カラー補間を行うためには余りにも複雑に過ぎる。も っと簡単なカラー成分ラスタマツピングシステムを上述したルミナンスラスタマ ツピングシステムと平行に用いて、しかも、全カラーＮＴＳＣラスタマツピング 機能を得ることができる。同時出願された出願により詳しく記載されている１つ の代替構成では、ＵＶ信号路は、補間器の代わりに遅延整合（マツチング）回路 が用いられる他は、Ｙ信号路と同じである。遅延回路は補間器と全く同数のクロ ック遅延を有し、Ｙ、Ｕ、Ｖサンプルの整列状態を維持する。

第１５図〜第１８図に関して記載する発明の構成によれば、遅延整合回路が不要 となる。代わりに、同じ結果が得られるように、ＦＩＦＯが操作される。第１５ 図（ａ）と第１５図（ｂ）は、ゲートアレー３００におけるルミナンス成分信号 路とクロミナンス成分信号路のそれぞれの部分を示す。第１５図（ａ）は、補間 器３３７がＦＩＦＯ３５６に先行するような構成とされた、ビデオ圧縮に対応す る選択可能なトポロジを示す。カラー成分の信号路にはＰ　Ｉ　Ｆ１ａ　５８の みが示されている。

第１６図（ａ）〜第１６図（＋）は、ビデオ圧縮の一例を示す。この例を説明す る目的で、ルミナンス成分及びカラー成分は、アナログ−デジタル変換に先立っ て正しく遅延整合され、また、補間器は５クロツクサイクルの遅延を持っている ものとする。実際は、補間器の遅延は２０クロツクサイクルであり、ルミナンス とクロミナンスは時間的に整合していない。アナログスイッチ、即ち、デマルチ プレクサ３４４のための選択ラインＵＶ−ＭＵＸは、システムクロックを２で分 割して取り出した８ＭＨｚの信号である。第１６図（ａ）を参照すると、ｌクロ ック幅の線開始ＳＱＬパルスが、同期的に、ＵＶＭＵＸ信号を第１６図（ｂ）に 示すように、各水平ビデオ線の開始時に、０にリセットする。次いで、ＵＶ−Ｍ ＵＸ線は、水平線を通じて各クロックサイクルで状態がトグルする。線の長さは クロックサイクル偶数個分であるので、ＵＶ　ＭＵＸは一旦初期化されると、そ の状態は、途切れることなく０．１．０．１．、、、　と−貫してトグルする。

アナログ−デジタル変換器３４６と３４２が各々ｌサイクルの遅延ををするので 、アナログ−デジタル変換器からのＵＶ及びＹデータストリームはシフトする。

このデータシフトに対処するために、補間器制御器３４９（第９図参照）からの クロックゲーティング情報、第１６図（ｅ）の−ＣＧＹ及び第１６図（ｆ）の− ＣＧＵＶ、は同じように遅延されねばならない。ルミナンスデータは補間器３３ ７を通過し、カラー成分か補間されないので、第１６図（ｄ）に示されており、 ＦＩ　Ｆ　０３５　ｇ　ニ記憶されティるＵＶデータ、ＵＶ　ＦＩＦＯＩＮは、 第１６図（ｃ）に示されたＹデータＹ−ＦＩＦＯＩＮより進んでいる。この不整 合を調整するために、ＵＶ　ＦＩＦＯ３５８からの第１６図（ｈ）ｉ：示されて いるＵＶ　ＦＩＦＯデータの読出しが、第１６図ｍｇ）に示すＹ　ＦＩＦＯデー タのＹ　ＦｒＦＯ３５６からの読出しに対して、４クロツクサイクル遅延させら れる。第１６図（ｊ）に示すＵＶ　ＦＩＦＯ読出しイネーブル信号ＲＤ　ＥＮ　 ＭＮ　ＵＶの立上がりエツジと、第１６図（ｉ）に示すＹ　ＦＩＦＯ読出しイネ ーブル信号ＲＤ　ＥＮ　ＭＮ　Ｙの立上がりエツジの間の４クロ７り周期の遅延 が示されている。これによって生じるＹ及びＵＶデータストリームが、それぞれ 、第１６図（ｋ）と第１６図（１）に示されている。ＹとＵＶの不整合の最悪の ものはｌクロックで、これは、もつと複雑なシステム、例えば、ＦＩＦＯと遅延 整合回路の相対位置を入れ換えることができるようなシステムによって達成でき る結果と同じである。

上記の例において補間器遅延が５クロツクサイクルの場合でも、ＵＶ　ＦＩＦＯ ３５８の読出しは４クロツクサイクル遅延させられたことに注目できる。このこ とは、ＵＶ　ＦＩＦＯの読出しを遅延させるクロックサイクルの数は、補間器の 遅延以下の偶数の値に設定するのが最もよい。Ｃコンピユー７語で表現すると、 遅延をＤＬＹＲＤ　ＵＶで表した場合、 ＤＬＹ−ＭＤ　ＩＩＶ＝（ｉｏＬ）（（ｉｎｔ）ＩＮＴ［！ＲＰ　ＤＬＹ　＋２ ）本２ここで、ＴＮＴＥＲＰ　ＤＬＹは補間器における遅延のクロックサイクル 数である。

実際は、補間器は２０クロツクサイクルの遅延を持つことがありＣＴＮＴＥＲＰ 　ＤＬＹ＝２０）、ルミナンス及びクロミナンス（カラー成分）は整合されない 。ルミナンス信号とクロミナンス信号が時間的に互いにずれる可能性は多くある 。通常、カラー成分信号は、クロミナンス復調があるために、ルミナンス信号よ り遅れる。

このラスタマツピングシステムは、Ｙ／ＵＶ不整合の問題に対処するために、補 間器の遅延を利用する。ビデオ圧縮の場合、ＤＬＹ　ＲＤ　ＵＶは、ＵＶ　ＦＩ ＦＯ３５８の読出しに際しては０〜３１クロツクサイクルの遅延に設定すること ができる。ルミナンス補間器３３７は本質的に２０クロツクサイクルの遅延を持 っており、また、各クロックサイクルは約６２ナノ秒の長さを持っているので、 ここに記述するラスタマツピングシステムは、ルミナンス信号に対して１．２４ μ秒（６２ｎ秒×２０）迄のカラー成分遅延を補正できる。さらに、ラスタマツ ピングシステムは、カラー成分信号に対して６８２０秒（６２ｎ秒ｘ［３ｌ−２ ０１）迄のルミナンス遅延を補正できる。この構成は、外部アナログビデオ回路 へのインタフェースのための融通性を非常に大きくする。

補間器がビデオ圧縮に際して、ルミナンスチャンネルに異なる遅延を導入するよ うに、同じことがビデオ伸張に際しても言える。第１７図（ａ）と第１７図（ｂ ）はゲートアレー３００におけるルミナンス及びカラー成分信号路の部分を示す 。′ｓ１７図（ａ）は補間器３３７がＦ　Ｉ　ＦＯ３５６の後ろに置かれる、ビ デオ伸張に対応する選択可能なトポロジを示す。ＰＩＦ０３５８を含むＵＶ路に は変更がない。第１８図（ａ）〜第１８図（１）に示すビデオ伸張の例では、補 間器は５クロツクサイクルの遅延を持つものとしている。線開始ＳＱＬ信号、Ｕ Ｖ　ＭＵＸＦ’号、ＦＩＦＯ３５６へのルミナンスデータストリーム人力Ｙ　Ｉ Ｎ、及びＰＩＦ０３５８へのカラー成分データストリーム人力ＵＶ　ＩＮがそれ ぞれ第１８図（ａ）乃至第１８図（ｄ）に示されている。Ｙ及びＵＶデータを正 確に時間整合させるために、Ｙ　ＦＩＦ０３５６の書込みが（ＤＬＹ　ＷＲＹ） だけ遅延させるか、あるいは、ＵＶ　ＦＩＦＯ３５８の読出しくＤＬＹ　ＲＤ　 ＵＶ）の読出しが遅延される。この状況でのＵＶ　ＦＩＦＯｆ７１読出しの遅延 は、ＵＶ　ＦＩＦＯ３５８が補間器係数Ｋ及びＣを必要としないので、許容でき る。ビデオ圧縮モードでは、書込みの遅延はクロックゲーティング情報に対する 係数（Ｋ、Ｃ）の不整合をもたらし、補間のルミナンス部分を崩壊させるので、 書込みを遅延させることはできなかった。Ｙ　ＦＩＦＯの書込みを４クロツクサ イクルだけ遅延させるＤＬＹ　ＷＲ−Ｙの正確な設定が、第１８図（ｆ）に示す ＵＶ　ＦＩＦ０書込みイネーブル信号ＷＲＥＮ　ＭＮ　ＵＶの立上がりエツジと 、第１８図（ｅ）に示すＹ　ＦＩＦＯ書込みイネーブル信号ＷＲＥＮ　ＭＮ　Ｙ の立上がりエツジとの間に示されている。クロックゲート信号−ＣＧとＹ　ＦＩ ＦＯ出力信号がそれぞれ第１８図（１）と第１８図（ｊ）に示されている。この 結果得られるＹ、ＵＶ時間整合状態が、それぞれ第１８図（ｋ）と第１８図（１ ）に示されたＹ　ＯＵＴデータストリームとＵＶ　ＯＵＴデータストリームの相 対位置によって示されている。

このラスタマツピングシステムの外部ルミナンス／クロミナンス不整合を補正す る能力は、ビデオ圧縮の場合と同じようにビデオ伸張の場合にも大きい。この点 は、ルミナンス／クロミナンス整合を行うためにルミナンスチャンネルへの入力 に可変遅延線を設ける必要をなくするので、ラスタマツピングシステムにとって 非常に重要な機能である。

副信号の補間は副信号路３０６で行われる。ＰＩＦ回路３０１が、６ビブトＹ、 Ｕ、Ｖ、８　：　１　：　１フイールドメモリであるビデオＲＡＭ３５０を操作 して、入来ビデオデータを記憶させる。ビデオＲＡ　Ｍ　３５０はビデオデータ の２フィールド分を複数のメモリ位置に保持する。各メモリ位置はデータの８ビ ツトを保持する。各８ビツト位置には、１つの６ビツトＹ（ルミナンス）サンプ ル（６４０ｆ８でサンプルされたもの）と他に２つのビットがある。

これら他の２ビツトは、高速スイッチデータ（Ｆ　５Ｗ−ＤＡＴ）か、Ｕまたは Ｖサンプル＜８０ｆｓでサンプルされたもの）の一部かのいずれか一方を保持し ている。ＦＳＷ　ＤＡＴの値は、どの型のフィールドがビデオＲＡＭに書込まれ たかを示す。ビデオＲＡ　Ｍ　３５０にはデータの２フィールド分が記憶されて おり、全ビデオＲＡＭ３５０は表示期間中に読出されるので、両方のフィールド が表示走査期間中に読出される。ＰＩＦ回路３０１は、高速スイッチデータを用 いることにより、どちらのフィールドをメモリから読出して表示すべきかを決め る。ＰＩＦ回路は、動きの分断という問題を解決するために、常に、書込まれて いるものと反対のフィールドの型を読出す。

読出されているフィールドの型が表示中のものと逆である場合は、ビデオＲＡＭ に記憶されている偶数フィールドが、そのフィールドがメモリから読出される時 に、そのフィールドの最上部の線を削除して反転される。その結果、小画面は動 きの分断を伴うことなく正しいインターレースを維持する。

クロック／同期回路３２０はＦ　Ｉ　Ｆ　０３５４．３５６及び３５８を動作さ せるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チ ャンネルのためのＦＩＦＯは、各ビデオ線の、後で表示するのに必要な部分につ いてデータを記憶のために書込むようにイネーブルされる。データは、表示の同 じ１つまたはそれ以上の線上で多源からのデータを組合わせるために必要とされ る、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チャ ンネルのＦＩＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主ビ デオ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＦＩ ＦＯ３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。主 チャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された特 定の特殊効果の関数である。

切り詰め形の並置画面のような別の特殊効果の発生は、線メモリＦＩＦＯに対す る読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマ ットのための処理が第７図と第８図に示されている。切り詰め並置表示画面の場 合は、副チャンネルの２０４８Ｘ　８　Ｆ　Ｉ　Ｆ０３５４に対する書込みイネ ーブル制御信号（ＷＲＥＮＡＸ）は、第７図に示すように、表示有効線期間の（ １／２）　＊　（５／１２）　＝５／１２、即ち、約４１％（ポスト・スピード アップ（ｐｏｓｔ　５ｐｅｅｄ　ｕｌｌ）の場合）、または、副チャンネルの有 効線期間の６７％（ブリ・スピードアップ（ｐｒｅ　５ｐｅｅｄ　ｕｐ）の場合 ）の間、アクティブとなる。これは、約３３％の切り詰め（約６７％が有効画面 ）及び補間器による５／６の信号伸張に相当する。第８図の上部に示す主ビデオ チャンネルにおいては、９１０Ｘ８ＦＩＦＯ３５６と３５８に対する書込みイネ ーブル制御信号（ＷＲ−ＥＮ　ＭＮ　Ｙ）は、表示有効線期間の（１／２）＊（ ４／３）＝０．６７、即ち、６７％の間、アクティブとなる。

これは、約３３％の切り詰め、及び、９１０ｘ８ＦＩＦＯにより主チヤンネルビ デオに対して施される４／３の圧縮比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるように バッファされる。データを各ＦＩＦＯから読出すことのできる時間の有効領域は 、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例に おいては、主チヤンネルビデオは表示の左半部に表示されており、副チヤンネル ビデオは表示の右半部に表示される。各波形の任意のビデオ部分は、図示のよう に、主及び副チャンネルで異なっている。主チャンネルの９１０Ｘ８ＦＩＦＯの 読出しイネーブル制御信号（ＲＤ　ＥＮ　ＭＮ）は、ビデオバックポーチに直ち に続く有効ビデオの開始点で始まる表示の表示有効線期間の５０％の間、アクテ ィブである。副チヤンネル読出しイネ−フル制御信号（ＲＤ　ＥＮ　ＡＸ）＋ｔ 、ＲＤ−ＥＮ　ＭＮ信号の立下がりエツジで始まり、主チヤンネルビデオのフロ ントポーチの開始点で終わる表示有効線期間の残りの５０％の間、アクティブと される。書込みイネーブル制御信号は、それぞれのＦＩＦＯ入カデータ（主また は副）と同期しており、一方、読出しイネーブル制御信号は主チヤンネルビデオ と同期している。

第１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 フォーマットで表示できるので、特に望ましい。この表示は、特にワイドフォー マット表示比の表示、例えば、１６×９に有効でかつ適してい特表千５−５０７ ８２７　（１５） る。はとんどのＮＴＳＣ信号は４×３フオーマツトで表わされており、これは、 勿論、１２×９に相当する。２つの４×３フオ一マツト表示比のＮ７８０画面を 、これらの画面を３３％切り詰めるか、または、３３％詰め込め、アスペクト比 歪みを導入して、同じ１６×９フオ一マツト表示比の表示器上に表示することが できる。使用者の好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％ と３３％の両限界間の任意の点に設定できる。例えば、２つの並置画面を１６， ７％詰め込み、１６．７％切り詰めて表示することができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４×３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４７３倍にスピードアップされ ねばならない。この４／３という係数は、２つの表示フォーマットの比、４／３ ’＝　（１６／９）／　（４／３）として計算される。ビデオ信号をスピードア ップするために、この発明の態様に従って可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣＸ３ フォーマット表示比信号が１つの４×３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

ＦＩＧ、　１２ 要　約　會 ビデオ信号からのビデオルミナンスデータが第１の線メモリ（３５６）を含む第 １の信号路で選択的に圧縮されあるいは伸張される。並列信号路中の第２の線メ モリ（３５Ｂ）がビデオ信号からのビデオクロミナンスデータを処理する。制御 回路（３２０）がデータを線メモリに書込むためのタイミング信号とデータを線 メモリから読出すためのタイミング信号を発生する。この制御回路に対するタイ ミング遅延回路（３３７）はビデオ圧縮及び伸張動作モードを持っている。圧縮 モードでは、第２の線メモリの読出しが第２の線メモリの書込みに対して遅延さ れる。上記伸張モードでは、第１の線メモリの書込みが第２の線メモリの書込み に対して遅延され、または、第２の線メモリの読出しが第２の線メモリの書込み に対して遅延される。タイミング遅延の長さは、ある値の範囲から選択できる。

線メモリは、互いに独立してイネーブルされる書込みポートと読出しポートを有 する先入れ先出しくＦ　Ｉ　ＦＯ）装置である。

補正書の翻訳文提出書

Claims (3)

【特許請求の範囲】
1. １．ビデオルミナンスデータを圧縮しあるいは伸張するための、第１の線メモリ を含む手段と；ビデオクロミナンスデータのための第２の線メモリと；上記線メ モリにデータを書込むため、及び、上記線メモリからデータを読出すためのそれ ぞれのタイミング信号を生成する制御手段と； 上記制御手段に対するものであって、ビデオ圧縮及び伸張動作モードを有し、上 記圧縮モードでは上記第２の線メモリの読出しを上記第２の線メモリの書込みに 対して遅延させ、上記伸張モードでは上記第１の線メモリの書込みを上記第２の 線メモリの書込みに対して遅延させ、あるいは、上記第２の線メモリの読出しを 上記第２の線メモリの書込みに対して遅延させる、タイミング遅延回路と； を含む回路。
2. ２．さらに、上記タイミング遅延の時間をある選択可能な値の範囲にわったて制 御するための手段を含む、請求項１の回路。
3. ３．上記線メモリが、互いに独立してイネーブルされる書込みポートと読出しポ ートを有する先入れ先出し（ＦＩＦＯ）装置である、請求項１の回路。