KR100190247B1 - 텔레비젼 화상을 나란하게 디스플레이하는 비디오 시스템 - Google Patents

텔레비젼 화상을 나란하게 디스플레이하는 비디오 시스템 Download PDF

Info

Publication number
KR100190247B1
KR100190247B1 KR1019920703029A KR920703029A KR100190247B1 KR 100190247 B1 KR100190247 B1 KR 100190247B1 KR 1019920703029 A KR1019920703029 A KR 1019920703029A KR 920703029 A KR920703029 A KR 920703029A KR 100190247 B1 KR100190247 B1 KR 100190247B1
Authority
KR
South Korea
Prior art keywords
video
signal
display
signals
resolution
Prior art date
Application number
KR1019920703029A
Other languages
English (en)
Inventor
도날드 헨리 윌리스
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10676970&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100190247(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스 인코포레이티드 filed Critical 크리트먼 어윈 엠
Application granted granted Critical
Publication of KR100190247B1 publication Critical patent/KR100190247B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/04—Context-preserving transformations, e.g. by using an importance map
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/007—Systems with supplementary picture signal insertion during a portion of the active part of a television signal, e.g. during top and bottom lines in a HDTV letter-box system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Color Television Systems (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Image Analysis (AREA)
  • Television Signal Processing For Recording (AREA)
  • Details Of Television Scanning (AREA)
  • Image Processing (AREA)
  • Synchronizing For Television (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

비디오 디스플레이 시스템은 개별적으로 제1 및 제2화상을 나타내도록 상호간에 관련한 양자화 해상도의 고 및 제레벨에서 제1 및 제2 비디오 신호를 양자화하기 위한 A/D 컨버터(342,346)를 포함한다.
상기 A/D 컨버터(342,346)는 상이한 샘플링율로 동작할 수 있다. 상기 저샘플링율 신호로 표시되는 화상은 다른 화상에 관련하여 서브 샘플링되는 외형을 갖을 수 있다. 비디오 디스플레이는 제1비디오 신호와 함께 동기화된다. 신호 처리회로는 제1 및 제2비디오 신호를 조절하여 상기 비디오 디스플레이보다 작은 크기로 각각 제1 및 제2화상을 나타낸다. 멀티플렉싱 회로(300)는 상기 화상의 나란한 디스플레이에 상기 처리된 비디오신호를 결합시킨다. 양자와 해상도 증대 회로는 저레벨의 양자화 해상도를 갖는 감지된 비디오 신호의 질을 향상시킨다.

Description

텔레비전 화상을 나란하게 디스플레이하는 비디오 시스템
제1(a)도 내지 제1(i)도는 와이드 스크린 텔레비전의 상이한 디스플레이 포맷을 설명하는 도면.
제2도는 본 발명에 따라 2fH수평 주사로 동작하도록 적합화된 와이드 스크린 텔레비전의 블록도.
제3도는 제2도에 도시된 와이드 스크린 프로세서의 블록도.
제4도는 본 발명에 따라 1fH수평 주사로 동작하도록 적합화된 와이드 스크린 텔레비전의 블록도.
제5도는 제4도에 도시된 와이드 스크린 프로세서의 블록도.
제6도는 제3도 및 제5도에 도시된 와이드 스크린 프로세서를 보다 상세히 도시한 블록도.
제7도는 제6도에 도시된 PIP(picture-in-picture) 프로세서의 블록도.
제8도는 메인, 보조 및 출력 신호 경로를 설명하는, 제6도에 도시된 게이트 어레이의 블록도.
제9도 및 제10도는 완전히 크로핑된 신호를 사용하여 제1(d)도에 도시된 디스플레이 포맷의 발생을 설명하는데 유용한 타이밍도.
제11도는 제8도의 메인 신호 경로를 보다 상세히 도시한 블록도.
제12도는 제8도의 보조 신호 경로를 보다 상세히 도시한 블록도.
제13도는 제7도의 PIP프로세서의 타이밍 및 제어부를 도시한 블록도.
제14도는 1fH대 2fH변환으로 내부 2fH신호를 발생시키기 위한 회로의 블록도.
제15도는 제2도에 도시된 편향 회로에 대한 블록도와 회로도를 조합한 도면.
제16도는 제2도에 도시된 RGB 인터페이스의 블록도.
본 발명은 상이한 소스로부터 동일한 크기의 화상을 나란하게(side by side) 디스플레이할 수 있는 텔레비전 분야에 관한 것으로서, 특히 와이드(광폭)디스플레이 포맷비 스크린을 갖는 텔레비전에 관한 것이다. 오늘날 대부분의 텔레비전은 수평 폭 대 수직 높이가 4:3인 디스플레이 포맷비를 갖는다. 와이드 디스플레이 포맷비는, 예컨대 16:9인 영화의 디스플레이 포맷비과 거의 일치한다. 본 발명은 직시(direct view) 텔레비전과 투사(projection) 텔레비전에 모두 적용된다.
흔히 4×3으로도 표현되는 4:3의 디스플레이 포맷비를 갖는 텔레비전은 단일 및 다중 비디오(영상) 신호 소스를 디스플레이할 수 있는 방식이 제한되어 있다. 상업 방송사의 텔레비전 신호 전송은 실험적인 경우를 제외하고는, 4×3 디스플레이 포맷비로 방송된다. 많은 시청자들은 영화와 관련된 더 넓은 폭의 디스플레이 포맷이 4×3 디스플레이 포맷보다 훨씬 큰 만족을 가져다준다는 것을 알고 있다. 와이드 디스플레이 포맷비를 갖는 텔레비전은 보다 큰 만족을 주는 디스플레이를 제공할 뿐만 아니라 와이드 디스플레이 포맷 신호 소스를 이에 대응하는 와이드 디스플레이 포맷으로 디스플레이할 수 있다. 영화는 크로핑(cropping : 잘려짐)이나 왜곡이 없는 것으로 보인다. 영화용 비디오 소스가 필름에서 영상으로 변환될 때는 예를 들어 텔리신(telecine)장치 또는 텔레비전의 프로세서에 의해 크로핑될 필요가 없다.
또 와이드 디스플레이 포맷비를 갖는 텔레비전은 종래의 디스플레이 포맷 신호 와이드 디스플레이 포맷 신호를 모두를 다양하게 디스플레이하고, 이들 디스플레이 포맷 신호를 조합하여 다중 화상으로 디스플레이하는데 적합하다. 그러나, 와이드 디스플레이 포맷비용 스크린의 사용에는 많은 문제점들이 있다. 이러한 문제점들을 크게 나누어 보면, 다중 신호 소스의 디스플레이 포맷비를 변경하는 문제, 비동기적이면서 동시에 디스플레이된 소스로부터 일관된 타이밍 신호를 형성하는 문제, 신호 소스들을 전환하여 다중 화상 디스플레이를 생성하는 문제 및 압축된 데이타 신호들로부터 고해상도의 화상을 제공하는 문제가 있다. 이러한 문제점들은 본 발명에 따른 와이드 스크린 텔레비전에 의해 해결될 수 있다. 본 발명의 여러 구성에 따른 와이드 스크린 텔레비전은 유사 또는 상이한 포맷비를 갖는 단일 및 다중 소스로부터 고해상도의 단일 및 다중 화상 디스플레이를 제공할 수 있으며, 디스플레이 포맷비를 선택할 수도 있다.
와이드 디스플레이 포맷비를 갖는 텔레비전은 기본 또는 표준 수평 주사율과 이 주사율의 배수의 수평 주사율로, 그리고 비월 주사 뿐만이 아닌 순차 주사 방식에 의해서도 비디오 신호를 디스플레이할 수 있는 텔레비전 시스템에서 구현될 수 있다. 예를 들어, 표준 NTSC비디오 신호는 각 비디오 프레임의 연속하는 필드를 비월 주사함으로써 디스플레이되는데, 여기서 각 필드는 대략 15,734㎐의 기본 또는 표준 수평 주사율에서 래스터 주사 동작에 의해 발생된다. 비디오 신호에 대한 기본 주사율은 fH, 1fH및 1H등 여러 가지로 표현될 수 있다. 1fH신호로 실제 주파수는 여러 가지 비디오 표준 규격에 따라 달라질 것이다. 텔레비전 장치의 화질을 향상시키고자하는 노력에 의해, 비월 주사 방식보다는 순차 주사 방식으로 비디오신호를 디스플레이하는 시스템이 개발되고 있다. 순차 주사에 있어서, 디스플레이된 각각의 프레임은 비월 주사 포맷의 두 개의 필드 중 하나의 필드를 주사하기 위해 할당된 시간 주기와 동일한 시간 주기로 주사되어야 한다. 명멸(깜박임)이 없는(flicker-free) AA-BB디스플레이에서는 각 필드가 연속적으로 두 번 주사되어야 한다. 상기 순차 주사와 명멸이 없는 디스플레이에 있어서, 수평 주사 주파수는 표준 수평 주파수의 2배가 되어야 한다. 이러한 순차 주사 또는 명멸이 없는 디스플레이에 대한 주사율은 2fH및 2H로서 표시된다. 예를 들어, 미국 표준에 따른 2fH의 주사 주파수는 대략 31,468㎐이다.
종래의 디스플레이 포맷비를 갖는 텔레비전 장치는, 예를 들어 두 개의 비디오 소스로부터 생성된 다중 화상을 디스플레이하는 설비를 구비할 수 있다. 비디오소스는 텔레비전의 튜너 또는 비디오 카세트 레코더나 비디오 카메라 등의 튜너가 될 수 있다. 흔히 화상내 화상[Picture-in-picture)]으로서 언급되는 모드에 있어서, 텔레비전의 튜너는 스크린 또는 디스플레이 영역의 대부분을 채우는 화상을 제공하며, 보조 비디오 소스는 일반적으로 대형 화상의 경계 내에 삽입된 소형 화상을 제공한다. 제1(c)도는 와이드 스크린 텔레비전 장치에서의 PIP디스플레이 모드를 도시하고 있다. 여러 경우에 있어서, 삽입 화상은 각기 다른 여러 장소에 위치될 수 있다. 또 다른 디스플레이 모드로서 알려진 채널 주사 디스플레이 모드에 있어서, 상이한 채널 소스로부터 제공된 다수의 소형 화상은 정지 프레임 몽타주 기법(freeze frame montage)으로 스크린을 채우게 된다. 이 경우에 적어도 크기 면에서 볼 때 메인 화상이라고 할만한 것은 없다. 와이드 스크린 텔레비전 장치에서의 채널 주사 디스플레이 모드는 제1(i)도에 도시되어 있다. 와이드 스크린 텔레비전 장치에서 다른 디스플레이 모드도 가능하다. 그 하나의 디스플레이 모드가 화상회 화상[picture-outside-picture(POP)]이다. 이 모드에 있어서, 몇 개의 삽입보조 화상은 메인 화상과 공통경계를 공유할 수 있다. 와이드 스크린 텔레비전장치에서의 POP디스플레이 모드는 제1(f)도에 도시되어 있다. 와이드 스크린 탤레비전에 특히 적합한 또 다른 모드는 상이한 비디오 소스, 예를 들어 두 개의 상이 한 채널로붜 동일한 크기를 갖는 2개의 화상을 나란하게 디스플레이한 것이다. 와이드 스크린 텔레비전에서 두 개의 4:3 비디오 소스를 갖는 이러한 모드는 제1(d)도에 도시되어 있다. 이러한 모든 POP모드의 특별한 경우임을 알 수 있을 것이다.
수평 주사는 와이드 스크린 텔레비전 장치에서 종래의 텔레비전 장치와 동이한 양의 시간으로 실행되지만, 수평 주사 거리는 와이드 스크린 텔레비전이 훨씬 더 크다. 그래서 와이드 장치에서는 화상을 수평으로 신장시켜야 하고, 이 결과 디스플레이된 화상의 이미지에 심한 종횡비 왜곡이 생기게 된다. 따라서, 예를 들어 16:9디스플레이 포맷비를 갖는 와이드 스크린 텔레비전 장치에 종래의 4 :3디스플레이 포맷비를 갖는 비디오 신호를 디스플레이하는 경우 문제점이 발생하게 된다. 이들 특정 디스플레이 포맷비로 인해,4/3의 비율로 화상의 수평 신장 또는 확장이 필요하게 된다. 이것은 PIP 또는 POP모드에서와 같이, 4:3디스플레이 포맷비를 갖는 화상을 메인 화상 및 보조 화상으로 디스플에이 할 때가 문제가 된다. 이것은 또한 메인 화상이 텔레비전 장치의 디스플레이 수단과 매칭되는 16:9 디스플레이 포맷비를 갖는 비디오 소스로부터 생성된 것일지라도, PIP와 POP모에 대한 문제점이 된다.
일반적으로, PIP프로세서로 알려진 임의의 디지털 회로는 종래의 텔레비전 장치에서 PIP 및 채널 주사 모드를 실행시킬 수 있는 것으로서 이용된다. 이러한 PIP프로세서는 CPIP 칩으로 알려져 있으며, 톰슨 콘슈머 일렉트로닉스, 인코오포레이티드사에서 입수 가능하다. CPIP칩에 대해서는 인디애나주 인디아나폴리스에 소재한 톰슨 콘슈머 일렉트로닉스, 인코오포레이티드사에서 입수 가능한 The CTC 140 {oc in Pictue(CPIP) Tecjomca; Train호 이라는 명칭의 간행물에 구체적으로 기술되어 있다. 이러한 PIP프로세서는 와이드 스크린 텔레비전의 장치에서의 PIP, POP 및 채널 주사처럼 특정 디스플레이 모드를 실행하는데는 적합하지 않다. 이러한 PIP프로세서에 의해 보조 비디오 소스로부터 형성된 보조 화상이 외부 속도 증가 회로 없이 와이드 스크린 텔레비전 장치에 디스플레이될 경우, 보조 화상 또는 보조 화상들은 상술한 것처럼 기하학적 형태가 왜곡될 것이다. 따라서, 보조 화상은 직시관이든 투사관이든 간에 보다 넓은 화상과의 보다 넓은 수평 주사로 인해 4/3의 비율로 수평 확장된 화상이 될 것이다. 만일 외부속도 증가 회로가 사용된다면, 보조 화상은 종횡비 왜곡없이 나타나겠지만, 스크린, 그렇지 않다면 보조 디스플레이용으로 할당된 스크린의 일부를 전부 채우지는 못할 것이다.
와이드 스크린 텔레비전에는 비디오 신호, 예를 들어 보조 비디오 신호를 변형시키는 신호 프로세서가 제공될 수 있기 때문에, 디스플레이되는 보조 화상은 이미지 종횡비의 왜곡이 없을 것이다. 이러한 변형은 비대칭 압축으로 실행될 수 있다. 압축 비율은 와이드 스크린 텔레비전 장치와 보조 비디오 신호의 상대적인 디스플레이 포맷비에 따라 달라진다. 16:9 디스플레이 포맷비를 갖는 텔레비전 장치에 4:3 디스플레이 포맷비를 갖는 보조 비디오 신호를 디스플레이하기 위해서, 보조 화상에 대해 수평으로는 4:1의 비율로 압축되고 수직으로는 3:1의 비율로 압축될 것이다. 상이한 디스플레이 포맷비, 예를 들어 2:1의 포맷비를 갖는 텔레비전 장치에서, 수평 압축비는 수직 압축비보다 1.5배 더 클 것이다. 비대칭 압축은 형태가 변형된 화상을 생성하며, 이 화상은 프로세서와 관련된 비디오 메모리에 저장된다. 비대칭으로 압축된 보조 화상을 PIP프로세서의 정상 동작에 따라 메모리로부터 판독한 보조 디스플레이는 종횡비의 왜곡이 없으며, PIP, POP, 채널 주사 또는 다른 것이든간에 그 의도된 목적에 적합한 크기를 갖는다. 보다 넓은 텔레비전 음극선관에 주사에 의해 실현된 수평 확장으로 인해, 비디오 메모리에 저장되기 전에 행해졌던 특별 압축, 즉 비대칭 부분을 정확하게 제거하게 된다.
본 발명의 구성에 따라 나란하게 디스플레이 되는 화상에 대한 비디오 디스플레이 시스템은 제1 및 제2 비디오 신호를 양자화하여 서로에 대해 상대적인 높은 레벨과 낮은 레벨의 양자화 해상도로 각각 제1 및 제2 화상을 나타내는 아날로그/디지털 변환기를 포함한다. 아날로그/디지털 변환기는 서로 다른 샘플링(표본화)율로 동작할 수 있다. 보다 낮은 샘플링율 신호로 표시되는 화상은 다른 높은 샘플링율 신호로 표시되는 화상에 비해 서브샘플링되는 모양을 가질 수 있다. 비디오 디스플레이는 제1비디오 신호와 동기화된다. 제2비디오 신호는 제1비디오 신호와 동기화된다. 신호 처리 회로는 제1 및 제2화상이 각각 비디오 디스플레이보다 작은 크기로 나타나도록 제1 및 제2 비디오 신호를 변경시킨다. 멀티플렉싱 회로는 처리된 비디오 신호를 조합하여 상기 화상들을 나란하게 디스플레이한다. 양자화 해상도 보강 회로는 낮은 레벨의 양자화 해상도를 갖는 비디오 신호의 인지 가능한 화질을 개선한다. 나란하게 디스플레이 되는 화상은 대체로 이미지 종횡비의 왜곡없이 그리고 크로핑 및 이미지 종횡비 왜곡의 상대적인 양이 상이하게 디스플레이될 수 있다.
본 발명의 구성에 따른 나란하게 디스플레이 되는 화상을 동기화시키기 위한 비디오 디스플레이 시스템은 제1화상의 제1비디오 신호 소스 및 제2화상의 제2비디오 신호 소스를 포함한다. 제1신호 프로세서느 제1비디오 신호의 속도를 증가시킨다. 비디오 디스플레이는 제1비디오 신호와 동기화된다. 제2비디오 신호는 제1비디오 신호 및 비디오 디스플레이와 수직으로 동기화된다. 제2 비디오 신호는 필드 메모리에서의 필드 주기 중 일부만큼 지연된다. 제2신호 프로세서는 동기화된 제2비디오 신호의 속도를 증가시킨다. 제1 및 제2비디오 신호는 화상을 나란하게 디스플레이하도록 조합된다. 제1 및 제2 비디오 신호는 각각 제1 및 제2디스플레이 포맷비를 가지며, 비디오 디스플레이는 각각의 제1 및 제2디스플레이 포맷비보다 더 큰 제3디스플레이 포맷비를 갖는다. 만일 제1 및 제2 디스플레이 포맷비가 각각 대략 4:3이고 제3디스플레이 포맷비가 대략 16:9일 경우, 나란하게 디스플레이되는 각 화상은 대략 8:9의 디스플레이 포맷비로 디스플레이될 수 있다. 만일 각각의 비디오 신호가 대략 4/3의 비율로 속도가 증가되고 수평으로 대략 1/3의 비율로 크로핑될 경우, 각각의 나란한 화상은 대체로 종횡비의 왜곡 없이 디스플레이된다.
제1(a)도 내지 제1(i)도는 본 발명의 상이한 구성에 따라 구현될 수 있는 단일 및 다중 화상 디스플레이 포맷이 각종 조합의 전부가 아닌 일부만을 도시하고 있다. 도면에 도시된 것은 본 발명의 구성에 따른 와이드 스크린 텔레비젼을 구현하는 특정 회로의 설명을 용이하게 하기 위한 것들이다. 본 명세서의 기재상에 편의를 위해, 비디오 소스 또는 신호에 대한 폭 대 높이의 종래 디스플레이 포맷비는 통상 4×3으로 간주하고, 반면에 와이드 스크린 디스플레이 포맷비는 통상 16×9로 간주한다. 그러나, 본 발명의 구성은 이러한 정의로 제한되지는 않는다.
제1(a)도는 종래의 4×3디스플레이 포맷비를 갖는 직시 텔레비젼 또는 투사 텔레비젼의 화면을 도시한다. 16×9디스플레이 포맷비 화상이 4×3 디스플레이 포맷비 신호로서 전송될 경우, 스크린의 상단과 하단에 검은 막대 부분이 나타난다. 이것을 보통 문자박스(letterbox)포맷이라고 지칭한다. 이 경우, 인지 가능한 화상은 전체 이용 가능한 디스플레이 면적보다 약간 작게 나타난다. 이에 대한 대안으로서, 4×3 디스플레이 포맷의 시청 화면의 수직 범위를 채울수 있도록, 16×9디스플레이 포맷비 소스를 전송 전에 변환시킨다. 그러나, 이 경우에는 스크린의 좌측 및/또는 우측에서 많은 정보가 크로핑될 것이다. 또 다른 대안으로서, 문자막스 화상을 수평이 아닌 수직으로 확장시킬 수도 있으나, 수직 확장시킨 결과, 화상에 왜곡이 나타나게 될 것이다. 세가지 대안들 중 그 어느 것도 특별히 관심을 끌지는 못한다.
제1(b)도는 16×9 스크린을 도시하고 있다. 16×9 디스플레이 포맷비 비디오 소스는 크로핑 및 왜곡이 없이 전체가 디스플레이된다. 그 자체가 4×3디스플레이 포맷비 신호인 16×9 디스플레이 포맷비 문자박스 화상은 충분한 수직 해상도를 갖는 보다 큰 디스플레이를 제공하기 위해 라인 배가(line doubling) 또는 라인 부가(line addition)에 의해 순차적으로 주사될 수 있다. 본 발명에 따른 와이드 스크린 텔레비젼은 제공되는 소스가 메인 소스인지 보조 소스인지의 여부에 상관없이 외부 RGB 소스건간에 이러한 16×9디스플레이 포맷비 신호를 디스플레이 할 수 있다.
제1(c)도는 4×3 디스플레이 포맷비 삽입(inset) 화상이 디스플레이되는 16×9 디스플레이 포맷비 메인 신호를 도시하고 있다. 메인 비디오 신호와 보조 비디오 신호가 16×9 디스플레이 포맷비 소스일 경우, 삽입 화상도 역시 16×9 디스플레이 포맷비를 가질 수 있다. 삽입 화상은 다수의 상이한 위치에 디스플레이될 수 있다.
제1(d)도는 메인 비디오 신호와 보조 비디오 신호가 동일한 크기의 화상으로 디스플레이되는 디스플레이 포맷을 도시하고 있다. 각 디스플레이 영역은 16×9 및 4×3 포맷비와는 다른 8×9의 디스플레이 포맷비를 갖는다. 이러한 디스플레이 영역에 수평 또는 수직 왜곡이 없이 4×3 디스플레이 포맷비 소스를 나타내기 위해서는, 신호가 좌측 및/또는 우측에서 크로핑되어야 한다. 화상의 수평 압착(squeezing)에 의한 약간의 종횡비 왜곡이 허용된다면, 화상의 대부분은 거의 크로핑이 없이 나타내어질 수 있다. 수평 압착은 화상의 물체를 수직 확장시키는 결과를 초래한다. 본 발명에 따른 와이드 스크린 텔레비젼은 종횡비 왜곡없이 크로핑을 최대로 하거나 크로핑 없이 종횡비 왜곡을 최대로 하는 범위에서 크로핑과 종횡비 왜곡을 임의로 조합할 수 있다.
보조 비디오 신호 처리 경로에서는 데이타 샘플링이 제한되기 때문에, 메인 비디오 신호로부터 생성되는 디스플레이 크기 정도되는 큰 크기의 고해상도 화상을 생성하는 것이 곤란하게 된다. 이러한 곤란함 문제점들을 극복하기 위해 여러 가지 방법이 개발될 수 있다.
제1(e)도는 4×3 디스플레이 포맷비 화상이 16×9 디스플레이 포맷비 스크린의 중앙에 디스플레이되는 디스플레이 포맷을 도시하고 있다. 이 경우, 어두운 막대 부분이 스크린 좌우측에 나타난다.
제1(f)도는 하나의 대형 4×3 디스플레이 포맷비 화상과 3개의 소형 4×3디스플레이 포맷비 화상이 동시에 디스플레이되는 디스플레이 포맷을 도시하고 있다. 대형 화상의 바깥쪽 주변에 있는 소형 화상은 PIP(picture-in-picture)가 아닌 POP(picture-outside-picture)이다. PIP라는 용어는 본 명세서에서 2개의 디스플레이 포맷에 대해 사용된다. 와이드 스크린 텔레비젼에 2개의 튜너가 제공될 경우, 즉 2개의 내부 튜너 또는 하나의 내부 튜너와 예를 들어 비디오 카세트 레코드에 설치된 하나의 외부 튜너가 제공될 경우, 디스플레이된 화상 중 2개의 화상은 그 소스에 따라 움직임을 실시간으로 디스플레이할 수 있다. 그외의 화상들은 정지(freeze) 프레임 포맷으로 디스플레이될 수 있다. 튜너 및 보조 신호 처리 경로를 추가하면 3개 이상의 동화상을 제공하는 것이 가능하다. 한쪽의 대형 화상과 다른 쪽의 3개의 소형 화상은 제1(g)도에 도시된 바와 같이 위치가 전환될 수 있다.
제1(h)도는 4×3 디스플레이 포맷비 화상이 중심부에 있고 6개의 소형 4×3 디스플레이 포맷비 화상이 그 양측에 수직열로 디스플레이되는 또 다른 디스플레이 포맷을 도시한다. 상술한 포맷에서와 같이, 2개의 튜너가 제공된 와이드 스크린 텔레비젼은 2개의 동화상을 제공할 수 있다. 나머지 11개의 화상은 정지 프레임 포맷으로 존재하게 된다.
제1(i)도는 격자(grid) 형태로 된 12개의 4×3 디스플레이 포맷비 화상을 갖는 디스플레이 포맷을 도시하고 있다. 이러한 디스플레이 포맷은 각 화상이 채널이 다른 정지프레임으로 표시되는 채널 선택 안내를 하는 경우에 특히 적합하다. 상술한 바와 같이, 동화상의 수는 이용 가능한 튜너 및 신호 처리 경로의 수에 따라 다르게 된다.
제1도에 도시된 여러 종류의 포맷은 나머지 도면에 도시되고 이하에 상세히 설명되는 와이드 스크린 텔레비젼에 의해 구현될 수 있다.
제2도에는 2fH수평 주사로 동작하도록 되어 있고, 본 발명의 장치에 따른 와이드 스크린 텔레비져(10)에 대한 전체적인 블록도가 도시되어 있다. 텔레비젼(10)은 일반적으로 비디오 신호 입력부(20), 새시(chassis) 또는 TV 마이크로프로세서(216), 와이드 스크린 프로세서(30), 1fH대 2fH변환기(40), 편향 회로(50), RGB 인터페이스(60), YUV 대 RGB 변환기(240), 키네스코프 구동기(242) 직시관 또는 투사관(244) 및 전원(70)을 포함한다. 설명의 편의상 여러 회로를 상이한 기능의 블록으로 묶어 놓았지만, 이것은 이러한 회로들의 상호간으 물리적인 위치를 제한하고자 하는 것은 아니다.
비디오 신호 입력부(20)는 상이한 비디오 소스로부터 복수의 복합 비디오 신호를 수신하도록 되어 있다. 비디오 신호는 메인 비디오 신호 및 보조 비디오 신호로서의 디스플레이를 위해 선택적으로 전환될 수 있다. RF 스위치(204)는 2개의 안테나 입력 ANT1 과 ANT2를 갖는다. 이들은 옥외 안테나 및 케이블(유선)수신을 위한 입력을 나타낸다. RF 스위치(204)는 어느 안테나 입력이 제1튜너(206)와 제2튜너(208)에 공급되는지를 제어한다. 제1튜너(206)의 출력은 튜닝(선국), 수평 편향, 수직 편향 및 비디오 제어와 관련된 수많은 기능을 수행하는 원-칩(202)에 입력된다. 도시된 특정 원-칩은 TA7777형이다. 제1튜너(206)로부터 제공되는 신호에 따라 원-칩에서 형성된 기저대 비디오 신호 VIDEO OUT는 비디오 스위치(200)와 와이드 스크린 프로세서(30)의 입력단 TV1에 입력된다. 비디오 스위치(200)에 제공되는 다른 기저대 비디오 입력은 AUX1과 AUX2로 표시되어 있다. 이들은 비디오 카메라, 레이저 디스크 플레이어, 비디오 테이프 플레이어, 비디오 게임기 등에 사용될 수 있다. 새시 또는 TV 마이크로프로세서(216)에 의해 제어되는 비디오 스위치(200)의 출력은 SWITCHED VIDEO로 표시되어 있다. SWITCHED VIDEO는 와이드 스크린 프로세서(30)에 입력된다.
와이드 스크린 프로세서(30)를 상세히 도시하고 있는 제3도를 참조하면, 와이드 스크린 프로세서의 스위치 SW1는 TV1 신호와 SWITCHED VIDEO 신호중의 하나를 선택하여 SEL COMP OUT 비디오신호로서 Y/C 복호 회로(210)에 입력한다 Y/C 복호회로(210)는 적응 라인 콤 필터(adaptive line combfilter)로서 구현될 수 있다. 2개의 추가 비디오 소스 S1과 S2도 역시 Y/C 복호회로(210)에 입력된다. 각각의 비디오 소스 S1과 S2는 상이한 S-VHS 소스를 나타내며, 이들 각각은 별도의 휘도 신호 및 색도 신호로 구성된다. 일부의 적응 라인 콤 필터에서와 같이 Y/C 복호 회로의 일부로서 통합되거나 별도의 스위치로서 실시될 수 있는 스위치는 TV 마이크로프로세서(216)에 응답하여 각각 Y_M 및 C_IN으로 표시된 출력으로서의 한 쌍의 휘도 및 색도 신호를 선택한다. 선택된 휘도 및 색도 신호쌍은 그후 메인 신호로 간주되어 메인 신호 경로를 따라 처리된다. _M 또는 _MIN을 포함하는 신호 표시는 메인 신호 경로에 관한 것이다. 색도 신호 C_IN는 와이드 스크린 프로세서에서 원-칩으로 반송되어 색차 신호U_M 및 V_M을 형성한다. 여기서, U는 (R-Y)와 등가 표시이며, V는(B-Y)와 등가 표시이다. Y_M, U_M 및 V_M 신호는 추가의 신호 처리를 위해 와이드 스크린 프로세서에서 디지탈 형태로 변환된다.
와이드 스크린 프로세서(30)의 일부로서의 기능으로 한정된 제2튜너(208)는 기저대 비디오 신호 TV2를 형성한다. 스위치 SW2는 Y/C 복호 회로(220)에 대한 입력으로서 TV2 신호와 SWITCHED VIDEO 신호 중 하나늘 선택한다. Y/C 복호 회로(220)는 적응 라인 콤 필터로서 구현될 수 있다. 스위치 SW3와 SW4는 Y/C 복호 회로(220)의 휘도 출력 및 색도 출력과 각각 Y_EXT 및 C_EXT로 표시된 외부 비디오 소스의 휘도 신호 및 색도 신호중의 하나를 선택한다. Y_EXT 신호 및 C_EXT 신호는 S-VHS 입력 S1에 대응한다. Y/C 복호 회로(220)와 스위치 SW3 및 SW4는 일부 적응 라인 콤 필터에서와 같이 결합될 수 있다. 스위치 SW3 및 SW4 의 출력은 그후 보조 신호로 간주되어 보조 신호 경로를 따라 처리된다. 선택된 휘도 출력은 Y_A로 표시된다. _A, _AX 및 _AUX를 포함한 신호 표시는 보조 신호 경로에 관한 것이다. 선택된 색도 신호는 색차 신호 U_A 및 V_A로 변환된다. Y_A, U_A 및 V_A 신호는 추가의 신호 처리를 위해 디지털 형태로 변환된다. 비디오 신호 소스를 메인 신호 경로와 보조 신호 경로로 전환함으로써 상이한 화상 디스플레이 포맷의 상이한 부분을 위한 소스 선택을 처리하는데 있어서의 유연성이 최대가 된다.
Y_M에 대응하는 복합 동기 신호 COMP SYNC는 와이드 스크린 프로세서(30)에 의해 동기 분리기(212)에 제공된다. 이 동기 분리기(212)의 수평 동기 성분 H와 수직 동기 성분 V은 수직 카운트 다운 회로(214)에 입력된다. 수직 카운트 다운 회로(214)는 와이드 스크린 프로세서(30)로 향하는 VERTICAL RESET 신호를 발생한다. 와이드 스크린 프로세서는 RGB 인터페이스(60)로 향하는 내부수직 리셋 출력 신호 INT VERT RST OUT를 발생시킨다. RGB 인터페이스(60)에서의 스위치는 내부 수직 리셋 출력 신호와 외부 RGB 소스의 수직 동기 성분 신호중 하나를 선택한다. 이 스위치의 출력으로서 선택된 수직 동기 성분 SEL_VERT_SYNC은 편향회로(50)에 입력된다. 보조 비디오 신호의 수평 및 수직 동기신호는 와이드 스크린 프로세서에 있는 수평 및 수직 동기 복호 회로(250)에 의해 형성된다.
1fH대 2fH변환기(40)는 예를 들어, 각 수평 라인을 두 번 디스플레이하거나 동일 필드의 인접 수평 라인을 보간하여 추가의 수평 라인 세트를 발생함으로써 비월주사(interlace) 방식의 비디오 신호를 순차 주사인 비비월주사(noninterlace)방식의 신호로 변환시키는 기능을 한다. 일부 경우, 인접 필드 또는 인접 프레임간에 검출된 움직임의 레벨에 따라 이전의 라인이 사용될지 또는 보간된 라인이 사용될지의 여부가 결정된다. 변환기 회로(40)는 비디오 RAM(420)과 관련하여 동작한다. 비디오 RAM은 순차 디스플레이가 가능하도록 프레임의 하나 또는 그 이상의 필드를 저장하는데 사용될 수 있다. Y_2fH, U_2fH및 V_2fH신호와 같은 변환된 비디오 데이타가 RGB 인터페이스(60)에 공급된다.
제16도에 보다 상세히 도시된 RGB 인터페이스(60)는 디스플레이하기 위한 변환 비디오 데이타 또는 외부 RGB 비디오 데이타중 하나의 선택이 비디오 신호 입력부에 의해 가능하도록 한다. 외부 RGB 신호는 2fH주사에 적합한 와이드 디스플레이 포맷비 신호로 간주된다. 메인 신호의 수직 동기 성분은 와이드 스크린 프로세서에 의해 INT VERT RST OUT으로서 RGB 인터페이스에 공급되어, 선택된 수직 동기 성분(fvm또는 fvext)이 편향 회로(50)에 이용될 수 있게 한다. 와이드 스크린 텔레비젼의 동작은 내부/외부 제어 신호 INT/EXT를 발생시킴으로써 사용자가 외부 RGB 신호를 선택할 수 있게 해준다. 그러나, 외부 RGB 신호가 존재하지 않는 경우 외부 RGB 신호 입력을 선택하면, 래스터의 수직 붕괴가 일어날 수도 있고, 음극선과 또는 투사관에 손상을 초래할수도 있다. 따라서 RGB 인터페이스 회로는 존재하지 않는 외부 RGB 입력 신호의 선택을 무효로 하기 위해 외부 동기 신호를 검출한다. 와이드 스크린 프로세서 마이크로 프로세서(WSP μ P;340)도 역시 외부 RGB 신호에 대한 컬러 및 색조를 제어한다.
와이드 스크린 프로세서(30)는 보조 비디오 신호의 특수한 신호 처리를 위해 PIP프로세서(320)를 포함한다. 화상내 화상(Picture-in-picture)이라는 용어는 때때로 축약하여 PIP 또는 Pix-in-pix 로도 표현된다. 게이트 어레이(300)는 제1(b)도 내지 제1(i)도의 예에 나타낸 바와 같이 메인 비디오 신호 데이타와 보조 비디오 신호 데이타를 각종의 디스플레이 포맷으로 조합한다. PIP프로세서(320)와 게이트 어레이(300)는 와이드 스크린 프로세서 마이크로프로세서(340)에 의해 제어된다. 이 WSP 마이크로프로세서(340)는 직렬 버스를 토해 TV 마이크로프로세서(216)에 응답한다. 직렬 버스는 4개의 신호 라인 즉, 데이타, 클록 신호, 인에이블(enable) 신호 및 리셋 신호를 위한 라인을 포함한다. 와이드 스크린 프로세서(30)는 또한 3레벨 샌드캐슬(snadcastle) 신호로서의 복합 수직 블랭킹(blanking)/리셋 신호를 발생시킨다. 이와 달리, 수직 블랭킹(소거) 신호 및 수직 리셋 신호는 별개의 신호로서 발생될 수도 있다. 복합 블랭킹 신호는 비디오 신호 입력부에 의해 RGB 인터페이스에 제공된다.
제15도에 보다 상세히 도시된 편향회로(50)는 와이드 스크린 프로세서로부터 제공되는 수직 리셋 신호, RGB 인터페이스(60)로부터 제공되는 선택된 2fH수평동기 신호 및 와이드 스크린 프로세서로부터 제공되는 추가의 제어 신호를 수신한다. 이들 추가의 제어 신호는 수평 위상 맞춤, 수직 크기 조절 및 동-서 핀 조절과 관련이 있다. 편향 회로(50)는 2fH귀선(flyback) 펄스를 와이드 스크린 프로세서(30), 1fH대 2fH변환기(40) 및 YUV 대 RGB 변환기(240)에 제공한다.
전체 와이드 스크린 텔레비젼에 대한 동작 전압은 AC 메인 전원에 의해 전원 공급되는 전원 공급 장치(70)에 의해 발생된다.
와이드 스크린 프로세서(30)는 제3도에 보다 상세히 도시되어 있다. 와이드 스크린 프로세서의 주요 구성 요소로는 게이트 어레이(300), PIP회로(301), 아날로그/ 디지털 변환기 및 디지탈/아날로그 변환기, 제2튜너(208), 와이드 스크린 프로세서 마이크로프로세서(340) 및 와이드 스크린 출력 부호화 회로(227)가 있다. 예를 들어 PIP 회로와 1fH및 2fH새시 모두에 공통되는 와이드 스크린 프로세서의 추가의 세부 요소는 제6도에 도시되어 있다. PIP 회로(301)의 주요 부분을 형성하는 PIP 프로세서(320)는 제7도에 보다 상세히 도시되어 있다. 게이트 어레이(300)는 제8도에 상세히 도시되어 있다. 제3도에 도시되어 있으며 메인 및 보조 신호 경로의 일부를 형성하는 다수의 성 요소들에 대해서는 이미 설명한 바 있다.
제3도에 도시되어 있는 바와 같이, 제2튜너(208)는 IF 단(224) 및 오디오 단(226)과 관련되어 있다. 제2튜너(208)는 또한 WSP 마이크로프로세서(340)와 관련하여 동작한다. WSP 마이크로프로세서(340)은 입출력 I/O부(340A)와 아날로그 출력부(340B)를 포함한다. I/O부(340A)는 색조 및 컬러 제어 신호, 외부 RGB 비디오 소스를 선택하기 위한 INF/EXT 신호 및 스위치(SW1 내지 SW6)에 대한 제어 신호를 제공한다. I/O부는 또한 편향 회로와 음극선관을 보호하기 위하여 RGB 인터페이스로부터의 EXT SYNC DET 신호를 모니터한다. 아날로그 출력부(340B)는 각 인터페이스 회로(254, 256, 258)를 통해 수직 크기, 좌우 조절 및 수평 위상에 대한 제어 신호를 제공한다.
게이트 어레이(300)는 예를 들어 제1도에 구분되어 도시된 각종의 디스플레이 포맷 중 어느 하나로 복합 와이드 스크린 디스플레이를 구현하기 위해 메인 및 보조 신호 경로로부터의 비디오 정보를 합성하는 기능을 한다. 게이트 어레이에 대한 클록 정보는 저역 통과 필터(LPF; 376)와 관련하여 동작하는 위상 동기 루프(PLL; 374)에 의해 제공된다. 메인 비디오 신호는 Y_M, U_M, 및 V_M으로 표시된 신호와 같이 YUV포맷과 아날로그 형태로 와이드 스크린 프로세서에 공급된다. 이들 메인 신호는 제4도에 보다 상세히 도시된 아날로그/디지탈 변환기(342, 346)에 의해 아날로그에서 디지탈 형태로 변환된다.
컬러 성분 신호는 일반적인 표식 U 및 V 또는 I 및 Q 신호로 참조되며, U 및 V는 각각 R-Y 신호 및 B-Y 신호로 지정될 것이다. 샘플링된 휘도 대역폭은 시스템 클록율이 1024fH이고, 이 1024fH가 대략 16MHz이기 때문에 8MHz로 제한된다. U 신호 및 V 신호가 와이드 I에 대해 500KHz 또는 1.5MHz로 제한되므로, 단일 아날로그/디지탈 변환기와 아날로그 스위치가 컬러 성분 데이타를 샘플링하기 위해 사용된다. 아날로그 스위치 또는 멀티플렉서(344)에 대한 선택 라인 UV_MUX은 시스템 클록을 2로 분주함으로써 유도된 8MHz 신호이다. 1클럭 폭의 라인 개시 SOL(start of line) 펄스는 이 신호를 각 수평 비디오 라인의 개시시에 0으로 동기적으로 리셋시킨다. UV_MUX 라인은 수평 라인에 걸쳐 각 클록 사이클 상태에서 토글(toggle)된다. 라인 길이가 짝수의 클록 사이클이기 때문에, 일단 초기화되면 UV_MUX의 상태는 중단없이 지속적으로 0, 1, 0, 1, ... 상태로 토글할 것이다. 아날로그/디지탈 변환기(342, 346)가 각각 1클록 사이클 만큼 지연되므로, 아날로그/디지탈 변환기(342, 346)로부터의 Y 및 UV 데이타 스트림은 시프트(shift; 자리 이동)된다. 이러한 데이타 시프트를 조절하기 위해, 메인 신호 처리 경로(304)의 보간 제어 회로(349)로 부터의 클록 게이팅 정보도 유사하게 지연되어야 한다. 만일 클록 게이팅 정보가 지연되지 않는다면, UV 데이타는 삭제될 때 정확하게 쌍을 이루지 않을 것이다. 이것은 UV 데이타의 각 쌍이 하나의 벡터를 나타내기 때문에 매우 중요한 문제가 된다. 하나의 벡터로부터의 U 엘리멘트는 컬러 시프트를 유발하지 않고서는 다른 벡터로부터의 V 엘리멘트와 쌍을 이룰 수 없다. 그 대신 이전 쌍으로부터의 V 샘플이 현재의 U 샘플과 함께 검출될 것이다. 이러한 UV 멀티플렉싱 방법은 컬러 성분(U, V) 샘플의 모든 쌍에 대해 2개의 휘도 샘플이 있기 때문에 2:1:1로 관련된다. U 및 V에 대한 나이퀴스트 주파수(Nyquist frequency)는 휘도 나이퀴스트 주파수의 절반으로 감소되는 것이 효과적이다. 따라서, 휘도 성분에 대한 아날로그/디지탈 변환기 출력의 나이퀴스트 주파수는 8MHz인 반면에, 컬러 성분에 대한 아날로그/디지탈 변환기 출력의 나이퀴스트 주파수는 4MHz이다.
PIP 회로 및/또는 게이트 어레이는 데이타 압축에도 불구하고 보조 데이타의 해상도를 보강하기 위한 수단을 포함할 수도 있다. 예를 들어 쌍을 이루고 있는 화소 압축과 디더링(dithering) 및 디디더링(dedithering)을 포함하는 다수의 데이타 감소 및 데이타 복원 방식이 개발되었다. 더욱이, 상이한 비트수를 포함하는 상이한 디더링 시퀀스와 상이한 비트수를 포함하는 상이한 쌍을 이루고 있는 화소 압축이 고려되고 있다. 각각의 특정 종류의 화상 디스플레이 포맷에 대한 디스플레이된 비디오의 해상도를 최대로 하기 위해 다수의 특정 데이타 감소 및 복원 방식 중의 한 방식이 WSP 마이크로프로세서에 의해 선택될 수 있다.
게이트 어레이는 FIFO(356, 358)로서 실시될 수 있는 라인 메모리와 관련하여 동작하는 보간 회로를 포함한다. 보간 회로와 FIFO는 메인 신호를 요구된 바대로 재샘플링하는데 사용된다. 보간 회로를 추가하면, 보조 신호를 재샘플링할 수 있다. 게이트 어레이 내의 클록 및 동기 회로는 메인 신호와 보조 신호를 조합하여 Y_MX, U_MX 및 V_MX 성분을 갖는 단일의 출력 비디오 신호를 형성하는 데이타 조작을 포함한 메인 및 보조 신호 모두에 대한 데이타 조작을 제어한다. 이들 출력 성분들은 디지탈/아날로그 변환기(360, 362, 364)에 의해 아날로그 형태로 변환된다. Y, U 및 V로 표시된 아날로그 형태의 신호는 순차 주사로의 변환을 위해 1fH대 2fH변환기(40)에 공급된다. Y, U 및 V 신호는 또한 부호화 회로(227)에 의해 Y/C 포맷으로 부호화되어 패널 잭(panel jack)에서 이용 가능한 와이드 포맷비 출력 신호 Y_OUT_EXT/C_OUT_EXT를 형성한다. 스위치 SW5는 게이트 어레이로부터의 신호 C_SYNC_MN 또는 PIP 회로로부터의 신호 C_SYNC_AUX 중에서 부호화 회로(227)에 대한 동기 신호를 선택한다. 스위치 SW6은 와이드 스크린 패널 출력에 대한 동기 신호로서 Y_M과 C_SYNC_AUX 중 하나를 선택한다.
수평 동기 회로의 일부분이 제14도에 보다 상세히 도시되어 있다. 위상 비교기(228)는 저역 통과 필터(230), 전압 제어식 발진기(232), 분주기(234) 및 커패시터(236)를 포함하는 위상 동기 루프의 일부로서 포함되어 있다. 전압 제어식 발진기(232)는 세라믹 공진기(238) 또는 이와 유사한 기능을 갖는 장치에 응답하여 32fH로 동작한다. 전압 제어식 발진기의 출력은 32은 분주되어 적합한 주파수의 제2입력 신호를 위상 비교기(228)에 제공한다. 분주기(234)의 출력은 와이드 스크린 프로세서 및 1fH대 2fH변환기에 공급되는 1fHREF 타이밍 신호이다. 32fHREF 및 1fHREF 타이밍 신호는 16으로 분주하는 카운터(400)에 공급된다. 2fH출력은 펄스폭 회로(402)에 공급된다. 1fHREF 신호에 의해 분주기(400)를 프리세팅함으로써 분주기는 비디오 신호 입력부의 위상 동기 루프와 동기적으로 동작하게 된다. 펄스 폭 회로(402)는 저역 통과 필터(406)와 2fH전압 제어식 발진기(408)를 포함하는 제2위상 동기 루프의 일부를 형성하는 예를 들어 CA1391 형의 위상 비교기(404)의 적절한 동작을 위해 2fHREF 신호가 적합한 펄스 폭을 갖게 한다. 전압 제어식 발진기(408)는 순차적으로 주사되는 디스플레이를 구동시키는데 사용되는 내부 2fH타이밍 신호를 발생시킨다. 위상 비교기(404)에 대한 다른 입력 신호는 2fH귀선 펄스 또는 이 펄스와 관련된 타이밍 신호이다. 위상 비교기(404)를 포함한 제2위상 동기 루프는 각각의 2fH주사 기간이 입력 신호의 각 1fH기간내에서 대칭이 되도록 한다. 대칭이 되지 않으면, 디스플레이는 예컨대, 비디오 라인의 절반이 우측으로 시프트되고 나머지 절반이 좌측으로 시프트되는 래스터 스플릿(split)을 나타낼 것이다.
편향 회로(50)는 제15도에 보다 상세히 도시되어 있다. 상이한 디스플레이 포맷을 구현하는데 필요한 요구된 수직 과주사(overscan)의 양에 따라 래스터의 수직 크기를 조절하기 위한 회로(500)가 제공된다. 도시적으로 설명하자면, 정전류원(502)은 수직 램프파 커패시터(504)를 충전시키는 일정량의 전류 IRAMP를 제공한다. 트랜지스터(506)는 수직 램프 커패시터와 병렬로 접속되고, 수직 리셋 신호에 응답하여 커패시터를 주기적으로 방전시킨다. 어떤 조절로 없는 경우, 전류 IRAMP는 래스터를 위한 최대 이용 가능한 수직 크기를 제공한다. 이것은 제1(a)도에 도시된 바와 같이 확장된 4×3 디스플레이 포맷비 신호 소스에 의해 와이드 스크린 디스플레이를 채우는데 필요한 수직 과주사의 범위에 일치한다. 더 적은 수직 래스터의 크기가 요구되는 정도까지, 수직 램프파 커패시터(504)가 저속으로 보다 작은 피크 값으로 충전되도록 조절 가능한 전류원(508)은 전류 IRAMP를 가변량의 전류 IADJ로 전환한다. 가변 전류원(508)은 수직 크기 제어 회로에 의해 발생되는 예를 들어 아날로그 형태의 수직 크기 조절 신호에 응답한다. 수직 크기 조절 회로(500)는 전위차계 또는 백 패널 조절 노브(back panel adjustment knob)에 의해 구현될 수 있는 수동의 수직 크기 조절 회로(510)와는 무관하다. 어떤 경우에도, 수직 편향 코일(512)은 적절한 크기의 구동 전류를 수신한다. 수평 편향은 위상 조절 회로(518), 동서 핀 보정 회로(514), 2fH위상 동기 루프(520) 및 수평 출력 회로(516)에 의해 제공된다.
RGB 인터페이스 회로(60)는 제16도에 보다 상세히 도시되어 있다. 최종적으로 디스플레이되어야 할 신호는 1fH대 2fH변환기(40)의 출력과 외부 RGB 입력 중에서 선택될 것이다. 본 명세서에 기술된 와이드 스크린 텔레비젼에 대해서는 외부 RGB 입력이 와이드 디스플레이 포맷비를 갖는 순차 주사된 소스인 것으로 가정된다. 비디오 신호 입력부(20)로부터의 외부 RGB 신호와 복합 블랭킹 신호는 YUV 변환기(610)의 RGB 단자에 입력된다. 외부 RGB 신호를 위한 외부 2fH복합 동기 신호는 외부 동기 신호 분리기(600)에 입력된다. 스위치(608)는 수직 동기 신호를 선택하고, 스위치(604)는 수평 동기 신호를 선택하며, 스위치(606)는 비디오 신호를 선택한다. 각각의 스위치(604, 606, 608)는 WSP 마이크로프로세서(340)에 의해 발생된 내부/외부 제어 신호에 응답한다. 내부 비디오 소스 또는 외부 비디오 소스는 사용자가 선택한다. 그러나, 외부 RGB 소스가 접속되어 있지 않거나 턴온되지 않았을 때 사용자가 부주의하게 외부 RGB 소스를 선택할 경우 또는 외부 소스가 결락(drop out)될 경우, 수직 래스터가 붕괴되고, 음극선관에 심각한 손상을 초래할 것이다. 따라서, 외부 동기 검출기(602)는 외부 동기 신호가 존재하는지를 검사한다. 외부 동기 신호가 없는 경우, 각 스위치(604, 606, 608)로부터의 신호가 존재하지 않으면, 외부 RGB 소스의 선택을 방지하기 위해 스위치 오버라이드 제어 신호(switch override control signal)가 각 스위치에 전송된다. RGB 대 YUV 변환기(610)는 또한 WSP 마이크로프로세서(340)로부터의 색조 및 컬러 제어 신호를 수신한다.
1fH의 수평 주사로 동작하도록 되어 있고 본 발명의 장치에 따른 와이드 스크린 텔레비젼(11)에 대한 전체적인 블록도가 제4도에 도시되어 있다. 제2도에 도시된 텔레비젼(10)의 상응부에 대응하는 텔레비젼(11)의 부분에는 동일한 참조 번호가 부여되어 있다. 텔레비젼(11)은 일반적으로 비디오 신호 입력부(21), 새시 또는 TV 마이크로프로세서(216), 와이드 스크린 프로세서(31), 수평 편향 회로(52), 수직 편향 회로(56), RGB 매트릭스(241), 키네스코프 구동기(242), 직시관 또는 투사관(244) 및 전원(70)을 포함한다. 1fH대 2fH변환기와 RGB 인터페이스는 사용되지 않는다. 따라서, 외부의 와이드 디스플레이 포맷비 RGB 신호를 2fH주사율로 디스플레이하기 위한 장치가 제공되어 있지 않다. 설명의 편의상 여러 회로를 상이한 기능을 갖는 블록으로 나누어 놓았는데, 이것은 이러한 회로들의 상호간의 물리적인 위치를 제한하고자 하는 것은 아니다.
비디오 신호 입력부(21)는 상이한 비디오 소스로부터 복수의 복합 비디오 신호를 수신하도록 되어 있다. 비디오 신호는 메인 및 보조 비디오 신호로서 디스플레이되도록 선택적으로 전환될 수 있다. RF 스위치(204)는 2개의 안테나 입력 ANT1과 ANT2를 갖는다. 이들은 옥외 안테나 수신 및 케이블 수신을 위한 입력을 나타낸다. RF 스위치(204)는 제1튜너(206)와 제2튜너(208)에 어느 안테나 입력이 제공되는지를 제어한다. 제1튜너(206)의 출력은 선국, 수평 편향, 수직 편향 및 비디오 제어와 관련된 많은 기능을 수행하는 원-칩(202)에 입력된다. 도시된 특징 원-칩은 TA8680형이다. 제1튜너(206)로부터 제공되는 신호에 따라 원-칩에서 형성된 기저대 비디오 신호 VIDEO OUT는 비디오 스위치(200)와 와이드 스크린 프로새서(31)의 입력단 TV1에 입력된다. 비디오 스위치(200)에 대한 다른 기저대 비디오 입력은 AUX1과 AUX2로 표시되어 있다. 이들은 비디오 카메라, 비디오 레코더 등을 위해 사용될 수 있다. 새시 또는 TV 마이크로프로세서(216)에 의해 제어되는 비디오 스위치(200)의 출력은 SWITC VIDEO로 표시되어 있다. SWITCHED VIDEO는 와이드 스크린 프로세서(31)에 입력된다.
제5도를 참조하면, 와이드 스크린 프로세서의 스위치 SW1는 TV1 신호와 SWITCHED VIDEO 신호 중의 하나를 선택하여 SEL COMP OUT 비디오 신호로서 Y/C 복호 회로(210)에 입력한다. Y/C 복호 회로(210)는 적응 라인 콤 필터로서 구현될 수 있다. 추가 비디오 소스 S1도 또한 Y/C 복호 회로(210)에 입력된다. 비디오 소스 S1은 S-VHS 소스를 나타내며, 별도의 휘도 신호 및 색도 신호로 구성된다. 일부의 적응 라인 콤 필터에서와 같이 Y/C 복호 회로의 일부로서 통합될 수 있거나 또는 별도의 스위치로서 구현될 수 있는 스위치는 TV a(216)에 응답하여 한 쌍의 휘도 및 색도 신호를 각각 Y_M 및 C_IN으로 표시된 출력으로서 선택한다. 선택된 휘도 및 색도 신호쌍은 이후 메인 신호로 간주되어 메인 신호 경로를 따라 처리된다. 와이드 스크린 프로세서내의 복호 회로/복조기는 색차 신호 U_M 및 V_M을 형성한다. 신호 Y_M, U_M 및 V_M은 와이드 스크린 프로세서에서 디지탈 형태로 변환되어 게이트 어레이(300)에서 추가로 신호 처리된다.
와이드 스크린 프로세서(31)의 일부로서의 기능으로 한정된 제2튜너(208)는 기저대 비디오 신호 TV2를 형성한다. 스위치 SW2는 TV2 신호와 SWITCHED VIDEO 신호 중 하나를 Y/C 복호 회로(220)에 대한 입력으로서 선택한다. Y/C 복호 회로(220)는 적응 라인 콤 필터로서 구현될 수 있다. 스위치 SW3와 SW4는 Y/C 복호 회로(220)의 휘도 출력 및 색도 출력과 각각 Y_EXT 및 C_EXT로 표시된 외부 비디오 소스의 휘도 신호와 색도 신호 중의 하나를 선택한다. Y_EXT 및 C_EXT 신호는 S-VHS 입력 S1에 대응한다. Y/C 복호 회로(220)와 스위치 SW3 및 SW4는 일부 적응 라인 콤 필터에서와 같이 조합될 수 있다. 스위치 SW3 및 SW4의 출력은 이후 보조 신호로 간주되어 보조 신호 경로를 따라 처리된다. 선택된 휘도 출력은 Y_A로 표시된다. 선택된 색도는 색차 신호 U_A 및 V_A로 변환된다. Y_A, U_A 및 V_A 신호는 추가의 신호 처리를 위해 디지탈 형태로 변환된다. 비디오 신호 소스를 메인 신호 경로와 보조 신호 경로로 전환함으로써 상이한 화상 디스플레이 포맷의 상이한 부분에 대한 소스 선택을 처리하는데 있어서의 유연성이 최대가 된다.
와이드 스크린 프로세서(30)는 보조 비디오 신호의 특수한 신호 처리를 위해 PIP 프로세서(320)를 포함한다. 게이트 어레이(300)는 제1(b)도 내지 제1(i)도의 예에 나타낸 바와 같이, 메인 비디오 신호 데이타와 보조 비디오 신호 데이타를 여러 종류의 와이드 디스플레이이 포맷으로 조합한다. PIP 프로세서(320)와 게이트 어레이(300)는 와이드 스크린 프로세서 마이크로프로세서(WSP μP)(340)DP 의해 제어된다. 이 마이크로프로세서(340)는 직렬 버스를 통해 TV 마이크로프로세서(216)에 응답한다. 직렬 버스는 4개의 라인 즉, 데이타, 클록, 인에이블 및 리셋 신호를 위한 라인을 포함한다. 와이드 스크린 프로세서(30)는 또한 3 레벨 샌드캐슬 신호로서의 복합 수직 블랭킹/리셋 신호를 발생시킨다. 이와 달리, 수직 블랭킹 신호 및 수직 리셋 신호는 별개의 신호로서 발생될 수도 있다. 복합 블랭킹 신호는 비디오 신호 입력부에 의해 RGB 인터페이스에 제공된다.
메인 신호의 수평 및 수직 동기 성분은 와이드 스크린 프로세서의 일부인 복조기(288)의 일부분을 형성하는 동기 분리기(286)에서 형성된다. 수평 동기 성분은 1fH위상 동기 루프(290)에 입력된다. 보조 비디오 신호의 수평 및 수직 동기 신호는 와이드 스크린 프로세서(31) 내의 동기 분리기(250)에 의해 형성된다. 수평 편향 회로(52)는 WSP 마이크로프로세서로부터의 동서 핀 조정 신호 및 수평 위상 제어 신호에 응답하여 원-칩과 관련하여 동작한다. 수직 편향 회로(56)는 수직 크기 제어 회로(54)에 응답한다. 수직 크기 제어 회로(54)는 WSP 마이크로프로세서(340)로부터의 수직 크기 제어 신호에 응답하고, 상술한 2fH새시에 대한 수직 크기 제어와 유사한 방식으로 동작한다.
와이드 스크린 프로세서 프로세서(31)는 제5도에 보다 상세히 도시되어 있다. 와이드 스크린 프로세서의 주요 구성요소로는 게이트 어레이(300), PIP 회로(301), 아날로그/디지탈 변환기 및 디지탈/아날로그 변환기, 제2튜너(208), 와이드 스크린 프로세서 마이크로프로세서(340) 및 와이드 스크린 출력 부호화 회로(227)가 있다. 1fH및 2fH새시 모두에 공통인, 예를 들어 PIP 회로와 같은 와이드 스크린 프로세서의 추가의 세부 구성은 제6도에 도시되어 있다. PIP 회로(301)의 주요 부분을 형성하는 PIP 프로세서(320)는 제7도에 보다 상세히 도시되어 있다. 게이트 어레이(300)는 제8도에 상세히 도시되어 있다. 제3도에 도시되어 있으며 메인 및 보조 신호 경로의 일부를 형성하는 다수의 구성요소들에 대해서는 이미 상세히 설명한 바 있다. 다수의 다른 구성요소 즉, 제2튜너(208), WSP 마이크로프로세서(340)와 그 인터페이스 출력, 아날로그/디지탈 변환기와 디지탈/아날로그 변환기, 게이트 어레이(300), PIP 회로(301) 및 PLL(374)은 제3도와 관련하여 설명된 바와 같이 동작하므로 그에 대한 세부 사항에 대해서는 반복하여 설명하지 않겠다.
메인 비디오 신호는 Y_M 및 C_IN으로 표시된 신호로서 아날로그 형태로 와이드 스크린 프로세서에 공급된다. 신호 C_IN는 복조기(288)에 의해 색차 신호 U_M 및 V_M로 복호화된다. 이들 메인 신호는 제6도에 보다 상세히 도시된 아날로그/디지탈 변환기(342, 346)에 의해 아날로그에서 디지탈 형태로 변환된다. 보조 비디오 데이타 또는 Y_A, U_A 및 V_A으로 표시된 신호로서 YUV 포맷과 아날로그 형태로 되어 있다. PIP 회로(301)에서, 이들 보조 신호는 디지탈 형태로 변환되고, 메인 신호와의 동기를 위해 필드 메모리에 압축 저장되며, 예를 들어 라인 대 라인을 기초로 멀티플렉싱함으로써 선택된 화상 디스플레이 포맷에 의해 요구되는 바와 같은 메인 신호와의 조합을 위해 게이트 어레이(300)에 제공된다. PIP 회로의 동작은 제6도와 관련하여 보다 상세히 설명된다. PIP 회로 및/또는 게이트 어레이는 또한 데이타 압축에도 불구하고 보조 데이타의 해상도를 보강하기 위한 수단을 포함할 수 있다. Y, U 및 V로 표시되는 아날로그 형태의 신호는 부호화 회로(227)에 공급되어 원-칩(203)에 입력되는 와이드 스크린 포맷비 출력 신호 Y_OUT_EXT/C_OUT_EXT를 형성한다. 부호화 회로(227)는 게이트 어레이로부터 C_SYNC_MN 신호만을 수신한다. 스위치 SW5는 Y_M 신호와 C_SYNC_AUX 신호 중의 하나를 아날로그/디지탈 변환기의 입력으로서 선택한다. 원-칩은 키네스코프 구동기(242)에 RGB 포맷 신호를 fH공급하는 RGB 매트릭스(241)를 위한 YUV 포맷 신호를 Y_OUT_EXT 신호 및 C_OUT_EXT 신호로부터 발생시킨다.
제6도는 1fH새시 및 2fH새시에 공통인 각각 제3도 및 제5도에 도시된 와이드 스크린 프로세서(30, 31)를 보다 상세히 도시한 블록도이다. Y_A, U_A 및 V_A 신호는 해상도 처리 회로(370)를 포함할 수 있는 PIP 프로세서(320)에 입력된다. 본 발명의 특징에 다른 와이드 스크린 텔레비젼은 비디오 화상을 확장 및 압축시킬 수 있다. 제1도에 별도 부분으로 예시된 여러 종류의 복합 디스플레이 포맷에 의해 실시된 특정 효과는 해상도 처리 회로(370)로부터의 해상도 처리된 데이타 신호 Y_RP, U_RP 및 V_RP를 수신할 수 있는 PIP 프로세서(320)에 의해 나타난다. 해상도 처리 과정이 항상 필요한 것은 아니고 선택된 디스플레이 포맷 동안만 필요하다. PIP 프로세서(320)는 제7도에 보다 상세히 도시되어 있다. PIP 프로세서의 주요 구성요소로는 아날로그/디지탈 변환기(322), 입력부(324), 고속 스위치(FSW) 및 버스부(326), 타이밍 및 제어부(328), 디지탈/아날로그 변환기(330)가 있다. 타이밍 및 제어부(328)는 제13도에 보다 상세히 도시되어 있다.
PIP 프로세서(320)는 톰슨 콘슈머 일렉트로닉스 인코오포레이티드사에서 개발된 기본 CPIP 칩의 개선된 변형물로서 실시될 수 있다. 다수의 특수한 특징 또는 효과가 가능하며 이에 대해 후술할 것이다. 기본적인 특수 효과는 제1(c)도에 도시된 바와 같이 대형 화상의 일부분에 소형 화상을 중첩한 디스플레이이다. 대형 화상 및 소형 화상은 동일한 비디오 신호 또는 상이한 비디오 신호로부터 발생될 수 있으며 이들은 산호 교체되거나 혹은 스왑(swap)될 수 있다. 일반적으로, 오디오 신호는 항상 대형 화상에 대응하도록 전환된다. 소형 화상은 스크린 상의 어떠한 위치로로 이동되거나 또는 다수의 소정 위치를 통하여 단계적으로 이동될 수 있다. 줌(zoom; 원근 이동) 특징은 소형 화상의 크기를 예를 들어 이미 설정된 수많은 크기들 중 임의의 어느 하나로 증가 및 감소시키는 것이다. 제1(d)도에 도시된 디스플레이 포맷에서처럼 어떤 지점에서는 대형 화상과 소형 화상이 사실상 동일한 크기가 된다.
제1(b)도, 제1(e)도 또는 제1(f)도에 도시된 도면과 같은 단일 화상 모드에서, 사용자는 예를 들어 1.0:1 내지 5.0:1의 비율로 단계적으로 단일 화상의 내용을 확대 및 축소시킬 수 있다. 줌 모드 동안, 사용자가 화상 내용을 검사 또는 패닝(상하로 움직이게 함)할 수 있어 스크린 이미지가 화상의 상이한 영역을 가로질러 이동할 수 있게 될 것이다. 어떤 경우에든 즉, 소형 화상이나 대형 화상 또는 줌 화상은 고정 프레임(정지 화상 포맷)으로 디스플레이될 수 있다. 이러한 기능은 비디오의 최종 9 프레임의 비디오가 스크린상에 반복될 수 있는 스트로브 포맷을 가능하게 한다. 프레임 반복율은 초당 30 프레임에서 초당 0 프레임까지 변경될 수 있다.
본 발명의 또 다른 구성에 따른 와이드 스크린 텔레비젼에 사용되는 PIP 프로세서는 전술된 기본 CPIP 칩의 현재 구조와는 상이하다. 기본 CPIP 칩이 16×9 스크린을 갖는 텔레비젼에 비디오 속도 증가 회로가 없이 사용될 경우, 삽입 화상은 더 넓은 16×9 스크린 상의 주사에 의해 발생되는 실질적인 4/3배의 수평 확장으로 인해 종횡비 왜곡을 나타낼 것이다. 화상내의 물체는 수평으로 연장될 것이다. 외부의 속도 증가 회로가 이용될 경우, 종횡비 왜곡은 발생하지 않지만 전체 스크린에 화상이 전부 채워지지는 않을 것이다.
종래의 텔레비젼에 사용된 바와 같은 기본 CPIP 칩에 기반을 둔 PIP 프로세서는 어떤 바람직하지 않은 결과를 낳는 특정 방식으로 동작된다. 유입되는 비디오 신호는 메인 비디오 소스의 수평 동기 신호에 동기되는 640fH클록으로 샘플링된다. 즉, CPIP 칩과 관련된 비디오 RAM에 저장된 데이타는 유입 보조 비디오 소스에 대해 직교적으로 샘플링되지 않는다. 이것이 필드 동기에 대한 기본 CPIP 방법상의 근본적인 한계이다. 입력 샘플링율의 비직교 성질(nonorthogonal nature)은 스큐 에러(skew error)를 유발시킨다. 이러한 한계는 CPIP 칩과 비디오 RAM이 함께 사용되어 데이타를 기록 및 판독하기 위해서는 동일한 클록을 사용해야만 하기 때문이다. 비디오 RAM(350)과 같은 비디오 RAM으로부터 제공되는 데이타가 디스플레이될 경우, 스큐 에러는 화상의 수직 에지를 따라 불규칙한 지터(jitter)로 나타나며, 이러한 지터는 통상 매우 바람직하지 않은 것으로 간주된다.
기본 CPIP 칩과는 달리, 본 발명의 장치에 따른 PIP 프로세서(320)는 비디오 데이타를 복수의 선택 가능한 디스플레이 모드들 중 하나의 모드로 비대칭 압축시키는데 적합하다. 이러한 동작 모드에서, 화상은 수평 방향으로 4:1, 수직 방향으로 3:1 압축된다. 이러한 비대칭 압축 모드에 의해 비디오 RAM에의 저장을 위한 종횡비 왜곡된 화상이 생성된다. 화상에서의 물체는 수평으로 압착된다. 그러나, 이들 화상이 16×9 디스플레이 포맷비 스크린의 디스플레이를 위해 예를 들어 채널 주사 모드에서와 같이 정상적으로 판독될 경우, 화상은 올바르게 나타난다. 이 때 스크린에는 화상이 전부 채워지게 되며 종횡비에는 왜곡이 나타나지 않는다. 본 발명의 이러한 특징에 따른 비대칭 압축 모드에 의해 외부의 속도 증가 회로 없이도 16×9 스크린 상에 특수 디스플레이 포맷을 발생할 수 있게 된다.
제13도는 예를 들어 상술한 CPIP 칩의 수정된 버전인 PIP 프로세서의 타이밍 및 제어부(328)의 블록도이다. 상기 타이밍 및 제어부는 복수의 선택 가능한 디스플레이 방식중 하나로서 비대칭 압축을 실시하기 위한 추림(decimation) 회로(328C)를 포함한다. 다른 디스플레이 모드는 상이한 크기를 갖는 보조 화상을 제공할 수 있다. 각각의 수평 및 수직 추림 회로는 WSP 마이크로프로세서(340)의 제어하에서의 테이블 값으로부터 구한 압축 인자에 의해 프로그갬된 카운터를 포함한다. 압축 인자 값의 범위는 1:1, 2:1, 3:1 등이 될 수 있다. 압축 인자는 테이블을 구성한 방법에 따라서 대칭 또는 비대칭이 될 수 있다. 압축률의 제어는 또한 WSP 마이크로프로세서(340)의 제어하에서 전체적으로 프로그램 가능한 범용 추림회로에 의해 실시될 수 있다.
풀 스크린(full screen) PIP 모드에 있어서, PIP 프로세서는 비안정(free run) 발진기(348)와 함꼐, 예컨대 적응 라인 콤 필터와 같은 복호 회로로부터 Y/C 입력을 수신하고, 그 신호를 Y, U, V 컬러 성분으로 복호화하여, 수평 및 수직 동기 펄스를 발생시킬 것이다. 이들 신호는 줌 모드, 정지 모드, 채널 주사 모드 등의 여러 가지 풀 스크린 모드를 위해 PIP 프로세서에서 처리된다. 예를 들어, 채널 주사 모드 동안, 비디오 신호 입력부로부터 제공된 수평 및 수직 동기는 샘플링된 신호(상이한 채널)가 동기 펄그와 관련이 없고 조만간 불규칙한 움직임에서 스위칭될 것이기 때문에 많은 불연속성을 가질 것이다. 따라서, 샘플 클록( 및 판독/기록 비디오 RAM 클록)은 비안정 발진기에 의해 결정된다. 정지 모드 및 줌 모드의 경우, 샘플 클록은 이러한 특수 경우에 디스플레이 클록 주파수와 동일하게 되는 유입 비디오 수평 동기로 동기될 것이다.
제6도를 참조하면, PIP 프로세서로부터 출력된 아날로그 형태의 Y, U, V 및 C_SYNC(복합 동기 신호)는 3.58MHz 발진기(380)와 관련하여 동작하는 부호화 회로(366)에 의해 Y/C 성분으로 재부호화 될 수 있다. 이 Y/C_PIP_ENC 신호는 Y/C 스위치(도시되지 않음)에 접속될 수 있고, 이로써 재부호화된 Y/C 성분이 메인 신호의 Y/C 성분 대신 사용될 수 있게 된다. 이 점에서, PIP 부호화된 Y, U, V 및 동기 신호는 새시의 나머지 부분에서 수평 및 수직 타이밍의 기초가 된다. 이러한 모드의 동작은 메인 신호 경로에서의 보간 회로 및 FIFO의 동작에 의거하여 PIP에 대해 줌 모드를 실행하는데 적합하다.
예를 들어 제1(i)도에 도시된 것과 같은 다중 채널 모드에서는 소정의 주사 리스트의 12개의 채너이 12개의 소형 화상으로 동시에 디스플레이될 수 있다. PIP 프로세서는 3.58MHz 발진기(348)에 응답하는 내부 클록을 갖는다. 유입 보조 신호는 아날로그 형태에서 디지탈 형태로 변환되고, 선택된 특수 효과에 응답하여 비디오 RAM(350)에 로딩된다. 상술한 Technical Training Manual에서의 실시예에서는 컴파일된 특정 결과가 메인 신호 비디오 데이타의 조합되기 전에 PIP 프로세서에서 다시 아날로그 형태로 변환된다. 그러나, 본 명세서에 기술된 와이드 스크린 텔레비젼에서는 부분적으로는 실행 가능한 상이한 주파수의 수가 제한되기 때문에 보조 데이타가 PIP 프로세서(320)에 의해 추가 처리됨이 없이 비디오 RAM(350)으로부터의 직접 출력이 된다. 클록 신호의 수를 최소로 함으로써 텔레비젼 회로 내에서의 무선 주파수 간섭이 감소된다는 장점이 있다.
제7도에서, PIP 프로세서(320)는 아날로그/디지탈 변환기(322)와, 입력부(324)와, 고속 스위치 FSW와, 버스 제어부(326)와, 타이밍 및 제어부(328)와, 디지탈/아날로그 변환부(330)를 포함한다. 일반적으로, PIP 프로세서(320)는 비디오 신호를 휘도 신호(Y) 및 색차 신호(U.V)로 디지탈화하고 서브 샘플링하여 그 결과를 상술한 바와 같은 1Mbit 비디오 RAM(350)에 저장된다. PIP 프로세서(320)와 관련된 비디오 RAM(350)은 1Mbit의 메모리 용량을 갖는다. 이것은 8비트 샘플을 갖는 비디오 데이타의 전체 필드를 저장하기에 충분하지는 않은 용량이다. 메모리 용량을 증가시키면, 비용이 상승되고, 보다 복잡한 관리 회로를 필요로 할 것이다. 보조 채널에서의 샘플당 비트수를 작게 하면 시종일관 8비트 샘플로 처리되는 메인 신호와 관련한 양자화 해상도 또는 대역폭이 감소된다. 이러한 대역폭의 실질적인 감소는 보조 디스플레이 화상이 비교적 작을 는 항상 문제가 되는 것은 아니지만 보조 디스플레이 화상이, 예를 들어 메인 디스플레이 화상과 동일한 크기인 경우와 같이, 큰 경우에는 곤란한 문제가 될 수 있다. 해상도 처리 회로(370)는 보조 비디오 데이타의 양자화 해상도 또는 유효 대역혹을 증가시키기 위한 한가지 이상의 방식을 선택적으로 실행할 수 있다. 예를 들어 쌍을 이루는 화소 압축(paired pixel compression) 방식과 디더링 및 디디더링 방식을 포함한 다수의 데이타 감소 및 데이타 복원 방식이 개발되었다. 디디더링 회로는 이하에 보다 상세히 설명되는 바와 같은 게이트 어레이의 보조 신호 경로에서의 비디오 RAM(350)의 후단에 배치될 것이다. 또한, 상이한 비트수를 포함하는 상이한 디더링 및 디디더링 시퀀스와 상이한 비트수를 포함하는 상이한 쌍을 이루는 화소 압축이 고려된다. 각각의 특수한 종류의 화상 디스플레이 포맷에 대한 디스플레이 비디오의 해상도를 최대로 하기 위해 다수의 특수한 데이타 감소 및 복원 방식 중의 한 방식이 WSP 마이크로프로세서에 의해 선택될 수 있다.
휘도 및 색차 신호는 8:1:1의 6-비트 Y, U, V 유형으로 저장된다. 즉, 각 성분은 6-비트 샘플로 양자화된다. 색차 샘플의 쌍 마다에 대해 8개의 휘도 샘플이 존재한다. PIP 프로세서(320)는 유입 비디오 데이타가 유입 보조 비디오 동기 신호에 동기된 640fH클록율로 샘플링되는 모드로 동작된다. 이 모드에서는 비디오 RAM에 저장된 데이타가 직접적으로 샘플링된다. 데이타가 PIP 프로세서 비디오 RAM(350)으로부터 판독될 경우, 그 데이타는 유입 보조 비디오 신호에 동기된 동일한 640fH클록을 사용하여 판독된다. 그러나, 이러한 데이타가 직교적으로 샘플링 및 저장되어 직교적으로 독출될 수 있다고 하더라도, 메인 비디오 소스와 보조 비디오 소스의 비동기적 성질로 인하여 비디오 RAM(350)으로부터 직교 직교적으로 디스플레이될 수는 없다. 메인 비디오 소스와 보조 비디오 소스는 이들이 동일한 비디오 소스로부터의 신호를 디스플레이하는 경우에만 동기될 수 있을 것이다.
비디오 RAM(350)으로부터의 데이타 출력인 보조 채널을 메인 채널에 동기시키기 위해서는 추가의 처리 과정이 필요하다. 다시 제6도를 참조하면, 2개의 4비트 래치(352A, 352B)는 비디오 RAM 4-비트 출력 포트로부터의 8-비트 데이타 블록을 재합성하는데 필요하다. 이 4비트 래치는 또한 데이타 클록율을 1280fH에서 640fH로 감소시킨다.
일반적으로, 비디오 디스플레이 및 편향 시스템은 메인 비디오 신호에 동기화된다. 메인 비디오 신호는 상술한 바와 같이 와이드 스크린 디스플레이를 채우기 위해 속도가 증가되어야 한다. 보조 비디오 신호는 제1비디오 신호와 비디오 디스플레이에 수직으로 동기되어야 한다. 보조 비디오 신호는 펄드 메모리에서의 필드 주기의 일부만큼 지연되어 그 후 라인 메모리에서 확장될 수 있다. 신호를 확장시키기 위해 비디오 RAM(350)을 필드 메모리 및 선입선출(first in first out; FIFO) 메모리 소자(354)로서 사용하여 보조 비디오 데이타와 메인 비디오 데이타의 동기화를 실행할 수 있다. FIFO(354)의 크기는 2048×8이다. FIFO의 크기는 판독/기록 포인터 충돌을 방지하는데 필요하다고 생각되는 최소한의 라인 저장 용량과 관련이 있다. 판독/기록 포인터 충돌은 새로운 데이타가 FIFO로 기록될 기회를 갖기 전에 이전의 데이타가 FIFO로부터 판돌될 때 발생한다. 또한 이전의 데이타가 FIFO로부터 판독될 기회를 갖기 전에 새로운 데이타가 메모리에 기록될 때 판독/기록 포인터 충돌이 일어난다.
비디오 RAM(350)으로부터의 8비트 DATA_PIP 데이타 블록은 비디오 데이타를 샘플링하는데 사용된 동일한 PIP 프로세서 640fH클록을 갖는 2048×8 FIFO(354)로 기록된다. 여기서, 640fH클록은 메인 신호가 아닌 보조 신호로 동기화된다. FIFO(354)는 메인 비디오 채널의 수평 동기 성분으로 동기화되는 1024 fH의 디스플레이 클록을 사용하여 판독된다. 판독 및 기록 포트 클록과 무관한 다중 라인 메모리(FIFO)를 사용하면, 제2비율로 직교적으로 디스플레이되도록 제1비율로 데이타를 직교적으로 샘플링할 수 있다. 그러나, 판독 및 기록 클록의 비동기적 성질로 인한 판독/기록 포인터 충돌을 방지할 조치가 필요하다.
게이트 어레이(300)는 2개의 와이드 스크린 프로세서(30, 31) 모두에 공통된다. 메인 신호 경로(304), 보조 신호 경로(306) 및 출력 신호 경로(312)는 제8도에 블록도로 도시되어 있다. 게이트 어레이는 또한 클록/동기 회로(341)와 WSP 마이크로프로세서 복호 회로(310)를 포함한다. WSP DATA로 표시된 WSP 마이크로프로세서 복호 회로(310)의 데이타 및 어드레스 출력 라인은 PIP 프로세서(320) 및 해상도 처리 회로(370)뿐만 아니라 각 메인 회로와 전술된 신호 경로에 공급된다. 게이트 어레이의 일부로서 특정 회로가 형성되는지의 여부는 본 발명의 장치에 대한 설명을 용이하게 하기 위한 편리성과 상당한 관련이 있다.
게이트 어레이는 필요할 경우 상이한 화상 디스플레이 포맷을 구현하도록 메인 비디오 채널의 비디오 데이타를 확장, 압축 및 크로핑하는 기능을 한다. 휘도 성분 Y_MN은 휘도 성분의 보간 성질에 좌우되는 시간 길이 동안 선입선출(FIFO) 라인 메모리(356)에 저장된다. 합성된 색도 성분 U/V_MN은 FIFO(358)에 저장된다. 보조 신호 휘도 및 색도 성분 Y_PIP, U_PIP, V_PIP은 디멀티플렉서(355)에 의해 형성된다. 휘도 성분은 필요한 경우 회로(357)에서 해상도 처리되고, 필요한 경우 출력으로서 신호 Y_AUX를 발생하는 보간 회로(359)에 의해 확장된다.
어떤 경우에는 보조 디스플레이가 제1(d)도의 예에 도시된 바와 같이 메인 신호 디스플레이 정도의 크기가 될 것이다. PIP 프로세서 및 비디오 RAM(350)과 관련된 메모리는 제한되어 있기 때문에, 이러한 큰 디스플레이 영역을 채우기에는 데이타 포인트 또는 화소의 수가 불충분하게 된다. 이러한 상황에서, 해상도 처리 회로(357)는 데이타 압축 즉, 데이타 축소 동안 손실된 픽셀을 원래대로 위치시키기 위하여 보조 비디오 신호에 대한 픽셀을 복원하도록 사용될 수 있다. 그 해상도 처리 과정은 제6도에 도시된 회로(370)에 의해 취해진 해상도 처리 과정과 일치할 수도 있다. 예를 들면, 회로(370)로는 디더링 회로가 가능하고, 회로(357)로는 디디더링 회로가 가능하다.
보조 비디오 입력 데이타는 640fH의 샘플율로 샘플링되어 비디오 RAM(350)에 저장된다. 비디오 RAM(350)으로부터 판독된 보조 데이타는 VRAM_OUT으로 표시된다. PIP 회로(301)는 동일한 정수 인자만큼 보조 화상을 비대칭적으로 그리고 수평 및 수직으로 감소시키는 성능을 갖는다. 다시 제12도를 참조하면, 보조 채널 데이타는 4비트 래치(352A, 352B), 보조 FIFO(354), 타이밍 회로(369) 및 동기 회로(371)에 의해 버퍼링되어 메인 채널 디지탈 비디오에 동기된다. VRAM_OUT 데이타는 디멀티플렉서(355)에 의해 Y(휘도), U, V(컬러 성분) 및 FSW_DAT(고속 스위치 데이타)로 분류된다. FSW_DAT는 어느 필드 타입이 비디오 RAM에 기록되었는지를 나타낸다. PIP_FSW 신호는 PIP 회로로 부터 직접 수신되어 출력 제어 회로에 인가된다. 출력 제어 회로에서는, 비디오 RAM으로부터 판독된 필드 중 어느 필드가 소형 화상 모드 동안 디스플레이 되어야 하는지에 관한 결정이 이루어진다.
보조 채널은 640fH의 샘플율로 샘플링되는 반면 메인 채널은 1024fH의 샘플율로 샘플링된다. 보조 채널 FIFO(354)는 보조 채널 샘플율에서 메인 채널 클록율로 데이타를 변환시킨다. 이 과정에서, 비디오 신호는 8/5(1024/640)로 압축된다. 이것은 보조 채널 신호를 정확히 디스플레이 하는데 필요한 4/3 압축보다 더 많은 수치이다. 따라서, 보조 채널은 4×3 소형 화상을 정확히 디스플레이하기 위해 보간 회로에 의해 확장되어야 한다. 보간 회로(359)는 WSP 마이크로프로세서(340)에 응답하는 보간 제어 회로(371)에 의해 제어된다. 요구되는 보간 회로의 확장량은 5/6이다. 확장 인자 X는 다음 식과 같이 결정된다.
색도 성분 U_PIP 및 V_PIP은 휘도 성분의 보간 성질에 좌우되는 시간 길이 동안 라인 지연 회로(367)에 의해 지연되며, 이 지연 회로는 출력으로서 신호 U_AUX 및 V_AUX를 발생시킨다. 메인 및 보조 신호의 각 Y, U 및 V 성분은 FIFO(354, 356, 358)의 판독 인에이블 신호를 제어함으로써 출력 신호 경로(312)에서의 각 멀티플렉서(315, 317, 319)에서 합성된다. 멀티플렉서(315, 317, 319)는 출력 멀티플렉서 제어 회로(321)에 응답한다. 출력 멀티플렉서 제어 회로(321)는 클록 신호 CLK, 라인 개시 신호 SOL, H_COUNT 신호, 수직 블랭킹 리셋 신호 및 PIP 프로세서와 WSP 마이크로프로세서(340)로부터의 고속 스위치의 출력에 응답한다. 멀티플렉싱된 휘도 및 색도 성분 Y_MZ, U_MX 및 V_MX는 각 디지탈/아날로그 변환기(360, 362, 364)에 각각 공급된다. 디지탈/아날로그 변환기 다음에는 제6도에 도시된 바와 같이 각각 저역 통과 필터(361, 363, 365)가 후속된다. PIP 프로세서, 게이트 어레이 및 데이타 감소 회로의 여러 기능들은 WSP 마이크로프로세서(340)에 의해 제어된다. WSP 마이크로프로세서(340)는 직렬 버스에 의해 접속되어 있는 TV 마이크로프로세서(216)에 응답한다. 직렬 비스로는 도시된 바와 같이 데이타, 클록 신호, 인에이블 신호 및 리셋 신호를 위한 라인을 갖는 4개의 와이어 버스가 가능하다. WSP 마이크로프로세서(340)은 WSP 마이크로프로세서 복호 회로(310)를 통해 게이트 어레이의 상이한 회로들과 연결되어 있다.
한 경우에서, 디스플레이된 화상의 종횡비 왜곡을 방지하기 위해 4×3 NTSC 비디오 신호를 4/3 인자만큼 압축시킬 필요가 있다. 또 다른 경우에는, 비디오 신호는 보통 수직 줌에 의해 일반적으로 수반되는 수평 줌 동작을 실행하도록 확장될 수 있다. 33%까지의 수평 줌 동작은 압축을 4/3 이하가 되도록 감소시킴으로써 달성될 수 있다. S-폰에 대해서는 최대 5.5MHz인 휘도 비디오 대역폭이 1024fH클록에 대해 8MHz인 나이퀴스트 폴드 오버(Nyquist fold over) 주파수의 상당 퍼센트를 차지하고 있기 때문에, 샘플 보간 회로는 새로운 화소 위치에 대한 유입 비디오를 재계산하는데 사용된다.
제8도에 도시된 바와 같이, 휘도 데이타 Y_MN는 비디오 신호의 압축 또는 확장에 근거한 샘플 값을 검사하는 메인 신호 경로(304)에서의 보간 회로(337)를 통해 경로 설정된다. 스위치, 즉 전송로 선택기(323, 331)의 기능은 FIFO(356) 및 보간 회로(337)의 상대적 위치에 대해 메인 신호 경로(304)의 토폴로지(topology)를 반전시키는 것이다. 특히, 이들 스위치는 보간 회로(337)가 압축을 위해 요구된 바와 같이 FIFO(356)보다 선행할지 아니면 FIFO(356)가 확장을 위해 요구된 바와 같이 보간 회로(337)보다 선행해야 할 것인지를 선택한다. 스위치(323, 331)는 전송로 제어 회로(335)에 응답하며, 전송로 제어 회로(335)는 또한 WSP 마이크로프로세서(340)에 응답한다. 소형 화상 모드 동안 보조 비디오 신호가 비디오 RAM(350)에의 저장을 위해 압축되며 실질적으로 확장만이 필요하다는 사실은 이미 설명하였다. 따라서, 보조 신호 경로에서는 메인 경로에서와 같은 스위칭은 필요치 않다.
메인 신호 경로에 대해서는 제11도에 보다 상세히 도시되어 있다. 스위치(323)는 2개의 멀티플렉서(333)에 의해 실행된다. 3개의 멀티플렉서는 전송로 제어 회로(335)에 응답하고, 이 전송로 제어 회로(335)는 또한 WSP 마이크로프로세서(340)에 응답한다. 수평 타이밍/동기화 회로(335)는 래치(347, 351)와 멀티플렉서(353)뿐만 아니라 FIFO의 기록 및 판독을 제어하는 타이밍 신호를 발생시킨다. 클록 신호 CLK 및 라인 개시 신호 SOL는 클록/동기 회로(341)에 의해 발생된다. 아날로그/디지탈 변환 제어 회로(369)는 Y_MN, WSP 마이크로프로세서(340) 및 UV_MN의 최상위 비트에 응답한다.
보간 제어 회로(349)는 중간 화소 위치 값(K), 보간 회로 보상 필터 가중치(c), 휘도에 대한 클록 게이팅 정보 CGY 및 컬러 성분에 대한 클록 게이팅 정보 CGUV를 발생시킨다. 클록 게이팅 정보는 압축 효과를 위해 일부 클록에서 샘플이 기록되지 못하도록 하거나 확장을 위해 일부 샘플이 여러번 판독되도록 하기 위해서 FIFO 데이타를 일시 정지(추림화)시키거나 FIFO 데이타를 반복시킨다.
FIFO를 사용하면 비디오 신호를 압축 및 확장시킬 수 있다. 예컨대, WR_EN_MN_Y 신호로 인해 데이타가 FIFO에 기록될 수 있다. 모든 4번째 샘플마다 FIFO에 기록되는 것이 금지될 수 있다. 이런식으로 하여 4/3 압축이 행해진다. 보간 회로(337)의 기능은 FIFO로부터의 데이타 판독이 들쭉날쭉하지 않고 원활히 될 수 있도록 FIFO에 기록되는 휘도 샘플을 재계산하는 것이다. 확장은 압축파는 반대의 방법으로 정확히 실행될 수 있다. 압축의 경우에 있어서, 기록 인에이블 신호는 금지 펄스의 형태로 그것에 결부되어 있는 클록 게이팅 정보를 갖는다. 확장 데이타에 있어서는, 클록 게이팅 정보가 판독 인에이블 신호에 인가된다. 이로인해 클록 게이팅 정보가 FIFO(356)로부터 판독될 때 데이타는 일시 중단될 것이다. 이 경우, 이 과정 동안 FIFO(356)의 다음에 위치한 보간 회로(337)의 기능은 샘플링된 데이타를 들쭉날쭉한데서 고르게 재계산하는 것이다. 확장의 경우에, FIFO(356)로부터 판독되고 보간 회로(337)로 클록화되는 동안 데이타가 한동안 멈추어야 한다. 이는 데이타가 보간 회로(337)를 통해 연속적으로 클록되는 압축의 경우와는 다르다. 이러한 압축 및 확장의 경우에 있어서, 클록 게이팅 동작은 동기적으로 손쉽게 실행될 수 있다. 즉, 이벤트는 시스템 클록 1024 fH의 상승 구간에 근거하여 일어날 수 있다.
휘도 보간에 대한 이러한 토폴로지에는 수많은 장점들이 있다. 클록 게이팅 동작 즉, 데이타 추림화 및 데이타 반복은 동기 방식으로 실행될 수 있다. 보간 회로와 FIFO의 위치를 서로 교체하고자 할 때 전환 가능한 비디오 데이타 위상이 사용되지 않았다면, 판독 또는 기록 클록은 데이타를 일시 정지 또는 반복시키깅 위해 더블 클록되어야 한다. 더블 클록된다는 의미는 단일 클록 사이클에서 2개의 데이타 포인트가 FIFO에 기록되거나 단일 클록 사이클 동안 2개의 데이타 포인트가 FIFO로부터 판독되어야 한다는 것을 의미한다. 그 결과의 회로는 기록 또는 판독 클록 주파수가 시스템 클록 주파수의 2배가 되어야 하기 때문에 시스템 클록과 동기적으로 동작하도록 구성될 수 없다. 더욱이, 전환 가능한 토폴로지의 압축과 확장을 행하는데 불과 하나의 보간 회로와 하나의 FIFO만을 필요로 한다. 만일 본 명세서에 기술된 비디오 전환 장치가 사용되지 않았을 경우, 압축과 확장 기능을 달성하기 위해서는 2개의 FIFO를 사용하여야만 더블 클록 상황을 방지할 수 있다. 확장을 위한 하나의 FIFO는 보간 회로 앞에 설치되어야하고, 압축을 위한 다른 하나의 FIFO는 보간 회로 다음에 설치될 필요가 있다.
보조 신호의 보간은 보조 신호 경로(306)에서 발생한다. PIP 회로(301)는 유입 비디오 데이타를 저장하도록 6비트 Y.U.V 8:1:1 필드 메모리인 비디오 RAM(350)을 조정한다. 비디오 RAM(350)은 복수의 메모리 위치에 2개 필드의 비디오 데이타를 유지한다. 각 메모리 위치는 8비트의 데이타 비트를 유지한다. 각 8-비트 위치에는 하나의 6-비트 Y(휘도) 샘플(640fH로 샘플링된) 및 다른 2개의 비트가 있다. 이들 2개의 다른 비트는 고속 스위치 데이타(FSW-DAT), 아니면 U 또는 V 샘플(80fH로 샘플링된)의 일부를 유지한다, FSW_DAT 값은 어느 유형의 필드가 비디오 RAM에 기록되어 있는지를 나타낸다. 비디오 RAM(350)에 2개 필드의 데이타가 저장되어 있고 전체 비디오 RAM(350)이 디스플레이 기간동안 판독되기 때문에, 디스플레이 주사 동안 2개의 필드 모두가 판독된다. PIP 회로(301)는 고속 스위치 데이타를 사용하여 어느 필드가 메모리로부터 판독되어 디스플레이될지를 결정할 것이다. PIP 회로는 움직임 손상(motion tear) 문제를 해소하기 위해 기록되어 있는 반대의 필드 텔레비젼입을 항상 판독한다. 판독되는 필드 타입이 디스플레이되는 필드 타입과 반대 타입일 경우, 비디오 RAM에 저장된 짝수 필드는 이 필드가 메모리로부터 판독될 때 필드의 최상부 라인을 삭제시킴으로써 반전된다. 그 결과, 소형 화상은 움직임 손상없이 정확한 비월주사를 유지한다.
클록/동기 회로(341)는 FIFO(354, 356, 358)를 동작시키는데 필요한 판독, 기록 및 인에이블 신호를 발생시킨다. 메인 채널 및 보조 채널용의 FIFO는 후속 디스플레이를 위해 요구되는 각 비디오 라인의 메인 채널 부분과 보조 채널 부분을 위한 저장 공간에 데이타를 기록하도록 인에이블된다. 메인 채널과 보조 채널 양자의 데이타가 기록되지 않고 메인 채널 또는 보조 채널 중의 한 채널로부터의 데이타가 기록되므로, 각각의 소스로부터의 데이타를 디스플레이의 동일 비디오 라인 또는 복수 비디오 라인으로 합성하는 것이 필요하다. 보조 채널의 FIFO(354)는 보조 비디오 신호에 동기하여 기록되고, 메인 비디오 신호에 동기하여 메모리로부터 판독된다. 메인 비디오 신호 성분은 메인 비디오 신호에 동기하여 FIFO(356, 358)에 기록되고, 메인 비디오에 동기하여 메모리로부터 판독된다. 메인 채널과 보조 채널간의 판독 순서가 전환되는 횟수는 선택된 특수 효과에 좌우된다.
크로핑되어 나란하게 디스플레이되는 화상(cropped side-by-side pictures)과 같은 상이한 특수 효과는 라인 메모리 FIFO에 대한 판독 및 기록 인에이블 제어 신호를 조작함으로써 발생된다. 이러한 디스플레이 포맷에 대한 처리는 제9도 및 제10도에 도시되어 있다. 크로핑되어 나란하게 디스플레이된 화상의 경우, 보조 채널의 2048×8 FIFO(354)에 대한 기록 인에이블 제어 신호(WR_EN_AX)는 제9도에 도시된 바와 같이 (1/2)*(4/3)=0.67 또는 보조 채널 활성 라인 기간(속도 증가후)의 67% 동안 활성 상태가 된다. 이것은 보조 채널 비디오에 대해 실행되는 대략 33% 크로핑(67% 활성 화상), 및 4/3 압축율과 일치한다. 제8도의 상부에 도시된 메인 비디오 채널에서, 910×8 FIFO(356, 358)에 대한 기록 인에이블 제어 신호(WR_EN_MN_Y)는 디스플레이 활성 라인 기간의 (1/2)*(4/3)=0.67(67%) 동안 활성 상태가 된다. 이것은 910×8 FIFO에 의해 메인 채널 비디오에 대해 실행되는 대략 33% 크로핑 및 4/3의 압축율과 일치한다.
각 FIFO에서는, 비디오 데이타가 버퍼링되어 제시간에 특정 포인트에서 판독된다. 데이타가 각 FIFO로부터 판독될 수 있는 시간의 활성 영역은 선택된 디스플레이 포맷에 의해 결정된다. 크로핑되어 좌우 양측에 화상이 디스플레이되는 모드의 예에서, 메인 채널 비디오는 화면의 중간 지점을 기준으로 좌측에 디스플레이되고 보조 채널 비디오는 우측에 디스플레이된다. 임의의 비디오 부분의 파형은 도시된 바와 같이 메인 채널과 보조 채널이 서로 상이하다. 메인 채널 910×8 FIFO의 판독 인에이블 제어 신호(RD_EN_MN)는 비디오 백 포치(back porch)에 후속되는 활성 비디오의 개시점에서 시작되는 디스플레이의 디스플레이 활성 라인 기간중 50% 동안 활성화 된다. 보조 채널 판독 인에이블 제어 신호(RD_EN_AX)는 RD_EN_MN 신호의 하강 에지에서 시작되고 메인 채널 비디오 프런트 포치(front porch)의 시작점에서 종료되는 디스플레이 활성 라인 기간의 나머지 50% 동안 활성화된다. 기록 인에이블 제어 신호는 각각의 FIFO 입력 데이타(메인 또는 보조)에 동기되는 한편, 판독 인에이블 제어 신호는 메인 채널 비디오에 동기된다.
제1(d)도에 도시된 디스플레이 포맷은 2개의 거의 전체 필드의 화상을 좌우 양측에 디스플레이하는 포맷으로 디스플레이 하고자 할 때 특히 바람직하다. 이러한 디스플레이는 예를 들어 16×9의 와이드 디스플레이 포맷비 디스플레이를 위해 특히 적합하다. 대부분의 NTSC 신호는 4×3 디스플레이 포맷비 NTSC 화상은 화상을 33% 크로핑하거나 압착하여 종횡비를 왜곡시킴으로써 동일한 16×9 디스플레이의 포맷비 디스플레이로 제공될 수 있다. 사용자의 기호에 따라서, 화상 크로핑 대 종횡비 왜곡의 비는 0% 내지 33% 범위내에서 설정될 수 있다. 예를 들어, 2개의 좌우 양측 디스플레이된 화상은 16.7% 압착 및 크로핑된 형태로 제공될 수 있다.
그 동작은 속도 증가와 크로핑의 일반적인 비율에 의해 설명될 수 있다. 비디오 디스플레이 수단이 M:N의 폭대 높이의 디스플레이 포맷비를 갖고, 제1비디오 신호 소스가 A:B의 디스플레이 포맷비를 가지며, 제2비디오 신호 소스가 C:D의 디스플레이 포맷비를 갖는 것으로 가정한다. 제1비디오 신호는 대략 1 내지 (M/N÷A/B)의 제1범위내의 계수로 선택적으로 속도 증가되고 대략 0 내지 [(M/N÷A/B)-1]의 제2범위내의 계수로 선택적으로 수평 크로핑될 수 있다. 제2비디오 신호는 대략 1 내지 (M/N÷C/D)의 제3범위내의 계수로 선택적으로 속도 증가되고 대략 0 내지 [(M/N÷C/D)-1]의 제4범위내의 계수로 수평 크로핑될 수 있다.
16×9 및 4×3 디스플레이 포맷비 디스플레이가 모두 62.5μsec의 통상적인 라인 길이를 가지므로 16μ9 디스플레이 포맷비 디스플레이를 위한 수평 디스플레이 시간은 4×3 디스플레이 포맷비 디스플레이와 동일하다. 따라서, NTSC 비디오 신호는 왜곡 없이 정확한 종횡비를 유지하기 위해 4/3 계수로 속도 증가되어야 한다. 4/3 계수는 2개의 디스플레이 포맷의 비로 계산한다:
본 발명의 특징에 따라 비디오 신호의 속도를 증가시키기 위해 가변 보간 회로가 이용된다. 종래에는 동일 기능을 실행하기 위해 입력 및 출력에서 상이한 클록율을 갖는 FIFO가 사용되어 왔다, 2개의 NTSC 4×3 디스플레이 포맷비 신호가 하나의 4×3 디스플레이 포맷비 디스플레이상에 디스플레이될 경우, 각 화상은 50%로 왜곡 또는 크로핑되거나 아니면 50%로 왜곡과 크로핑이 조합되어야 한다. 와이드 스크린 응용에 필요한 속도 증가에 필적할 만한 속도 증가는 불필요하다.

Claims (19)

  1. 제1 및 제2 비디오 신호를 양자화하여 서로에 대해 상대적인 높은 레벨과 낮은 레벨의 해상도로 제1 및 제2 화상을 각각 나타내는 수단과, 비디오 디스플레이 수단을 구비하는데, 이 비디오 디스플레이 수단은, (i) 상기 제1 및 제2비디오 신호와 상기 비디오 디스플레이 수단을 서로 동기화하는 수단, (ii) 제1 및 제2화상을 표시하기 위해 상기 양자화된 제1 및 제2비디오 신호의 크기를 변형시키는 수단, (iii) 상기 양자화된 제1 및 제2비디오 신호 중 낮은 레벨의 양자화 해상도를 갖는 비디오 신호의 양자화 해상도를 인지 가능한 양자화 해상도로 보강하는 수단 및 (IV) 상기 상대적으로 높은 레벨의 양자화 해상도를 가지며 크기가 변형된 비디오 신호와 상기 인지 가능하게 보강된 레벨의 양자화 해상도를 가지며 크기가 변형된 비디오 신호를 조합하여, 상기 비디오 디스플레이 수단에 상기 화상들을 나란하게 디스플레이하는 수단을 포함하는 것을 특징으로 하는 비디오 시스템.
  2. 제1항에 있어서, 상기 나란하게 디스플레이된 화상들은 이미지 종횡비의 왜곡 없이 디스플레이된 것을 특징으로 하는 비디오 시스템.
  3. 제1항에 있어서, 상기 양자화 수단은 상기 제1 및 제2 비디오 신호를 상이한 샘플링 비율로 양자화하는 것을 특징으로 하는 비디오 시스템.
  4. 제1항에 있어서, 상기 크기 변형 수단은 상기 비디오 신호들을 각각의 조절 범위 전체에 대해 선택적으로 크로핑하는 것을 특징으로 하는 비디오 시스템.
  5. 제1항에 있어서, 상기 비디오 신호가 상기 비디오 디스플레이 수단보다 더 작은 폭 대 높이의 디스플레이 포맷비를 갖는 경우 상기 비디오 신호의 속도를 증가시키는 수단을 추가로 포함하는 것을 특징으로 하는 비디오 시스템.
  6. 제1항에 있어서, 상기 비디오 디스플레이 수단은 약 4:3 이상의 폭 대 높이의 디스플레이 포맷비를 갖는 것을 특징으로 하는 비디오 시스템.
  7. 제1항에 있어서, 상기 비디오 디스플레이 수단은 약 4:3 이상의 폭 대 높이의 디스플레이 포맷비를 가지며, 상기 비디오 신호들 중 한 신호는 약 4:3 이하의 디스플레이 포맷비를 갖는 화상을 표시하고, 상기 화상들은 이미지 종횡비의 왜곡 없이 디스플레이되는 것을 특징으로 하는 비디오 시스템.
  8. 제1항에 있어서, 상기 화상들의 이미지 종횡비를 제어하는 범위에서 상기 비디오 신호들을 선택적으로 속도 증가시키는 수단을 추가로 포함하는 것을 특징으로 하는 비디오 시스템.
  9. 제1항에 있어서, 상기 화상들의 이미지 종횡비를 제어하는 범위에서 상기 비디오 신호들을 선택적으로 속도 증가시키는 수단과, 임의의 범위에서 상기 비디오 신호들을 선택적으로 크로핑하는 수단을 추가로 포함하는 것을 특징으로 하는 비디오 시스템.
  10. 제9항에 있어서, 이미지 종횡비 왜곡 없이 크로핑된 모드, 크로핑 없이 이미지 종횡비 왜곡된 모드 및 부분적으로 크로핑되고 이미지 종횡비 왜곡된 모드를 포함한 다수의 방식으로 상기 화상 각각을 디스플레이 하기 위해 상기 속도 증가 수단 및 크로핑 수단을 제어하는 수단을 추가로 구비하는 것을 특징으로 하는 비디오 시스템.
  11. 제1항에 있어서, 상기 화상들의 이미지 종횡비를 제어하는 범위에서 상기 양자화된 비디오 신호를 선택적으로 속도 증가시키는 수단과, 임의의 범위에서 상기 화상들을 선택적으로 크로핑하는 수단을 추가로 포함하는 것을 특징으로 하는 비디오 시스템.
  12. 제11항에 있어서, 이미지 종횡비 왜곡 없이 크로핑된 모드, 크로핑 없이 이미지 종횡비 왜곡된 모드 및 부분적으로 크로핑되고 이미지 종횡비 왜곡된 모드를 포함한 다수의 방식으로 상기 양자화된 비디오 신호들을 디스플레이 하기 위해 상기 속도 증가 수단 및 크로핑 수단을 제어하는 수단을 추가로 구비하는 것을 특징으로 하는 비디오 시스템.
  13. 제1항에 있어서, 상기 나란하게 디스플레이되는 화상들은 거의 동일한 크기를 갖는 것을 특징으로 하는 비디오 시스템.
  14. 제1항에 있어서, 상기 양자화 해상도 보강 수단은 디더링 수단을 포함하는 것을 특징으로 하는 비디오 시스템.
  15. 제1항에 있어서, 상기 나란하게 디스플레이되는 화상들은 상기 비디오 디스플레이 수단상에서 동일한 크기로 표시되는 것을 특징으로 하는 비디오 시스템.
  16. 제1화상을 나타내는 제1비디오 신호를 제1레벨의 해상도로 양자화하는 수단과, 제2화상을 나타내는 제2비디오 신호를 상기 제1레벨에 비해 해상도가 낮은 제2레벨의 해상도로 양자화하는 수단과, 비디오 디스플레이 수단을 구비하는데, 이 비디오 디스플레이 수단은, (i) 상기 제1 및 제2비디오 신호와 상기 비디오 디스플레이 수단을 서로 동기화하는 수단, (ii) 상기 양자화된 제2비디오 신호의 제2레벨의 해상도를 인지 가능한 양자화 해상도로 보강하는 수단, (iii) 상기 양자화된 제1 및 제2비디오 신호의 크기를 변형시켜 제1 및 제2화상을 표시하는 수단, (iv) 상기 제1레벨의 양자화 해상도를 가지며 크기가 변형된 비디오 신호와 상기 인지 가능하게 보강된 레벨의 양자화 해상도를 가지며 크기가 변형된 비디오 신호를 조합하여, 상기 비디오 디스플레이 수단에 상기 화상들을 나란하게 디스플레이하는 수단을 포함하는 것을 특징으로 하는 비디오 시스템.
  17. 제16항에 있어서, 상기 나란하게 디스플레이되는 화상들은 상기 비디오 디스플레이 수단상에서 동일한 크기로 표시되는 것을 특징으로 하는 비디오 시스템.
  18. 제17항에 있어서, 상기 비디오 디스플레이 수단은 와이드 디스플레이 포맷비를 갖는 것을 특징으로 하는 비디오 시스템.
  19. 제16항에 있어서, 상기 비디오 디스플레이 수단은 와이드 디스플레이 포맷비를 갖는 것을 특징으로 하는 비디오 시스템.
KR1019920703029A 1990-06-01 1991-05-27 텔레비젼 화상을 나란하게 디스플레이하는 비디오 시스템 KR100190247B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9012326.6 1990-06-01
GB909012326A GB9012326D0 (en) 1990-06-01 1990-06-01 Wide screen television
PCT/US1991/003742 WO1991019395A1 (en) 1990-06-01 1991-05-29 Side by side television pictures

Publications (1)

Publication Number Publication Date
KR100190247B1 true KR100190247B1 (ko) 1999-06-15

Family

ID=10676970

Family Applications (16)

Application Number Title Priority Date Filing Date
KR1019920703029A KR100190247B1 (ko) 1990-06-01 1991-05-27 텔레비젼 화상을 나란하게 디스플레이하는 비디오 시스템
KR1019920703025A KR100195590B1 (ko) 1990-06-01 1991-05-29 2단 보간 시스템
KR1019920703030A KR100195359B1 (ko) 1990-06-01 1991-05-29 디더링 기법을 이용한 화상 해상도 개선 시스템
KR1019920703026A KR100195591B1 (ko) 1990-06-01 1991-05-29 자동 문자박스 검출 시스템
KR1019920703033A KR100195589B1 (ko) 1990-06-01 1991-05-29 나란한 화상의 동기식 표시가 가능한 비디오 디스플레이 시스템
KR1019920703032A KR0183367B1 (ko) 1990-06-01 1991-05-29 기록/판독 포인터 제어 장치를 구비한 필드 동기화 시스템
KR1019920703027A KR100195361B1 (ko) 1990-06-01 1991-05-29 와이드 스크린 텔레비젼
KR1019920703028A KR100195364B1 (ko) 1990-06-01 1991-05-29 비월 주사 무결성을 유지하는 필드 형태 일치 시스템
KR1019920703038A KR100195363B1 (ko) 1990-06-01 1991-05-30 휘도 처리 시스템
KR1019920703036A KR100195588B1 (ko) 1990-06-01 1991-05-30 텔레비젼용 화상 오버레이 시스템
KR1019920703037A KR100195357B1 (ko) 1990-06-01 1991-05-30 화상 오버레이의 종횡비 제어 가능한 디스플레이 시스템
KR1019920703034A KR100195358B1 (ko) 1990-06-01 1992-11-30 라인 메모리 및 제어 시스템
KR1019920703035A KR100195362B1 (ko) 1990-06-01 1992-11-30 색도 처리 시스템
KR1019920703039A KR100195360B1 (en) 1990-06-01 1992-11-30 Chrominance processing and timing system
KR1019920703040A KR100202157B1 (ko) 1990-06-01 1992-11-30 텔레비젼에 대한 수직 줌 및 패닝을 제어하는 디스플레이 시스템
KR1019920703024A KR100191409B1 (en) 1990-06-01 1992-11-30 Automatic letterbox detection

Family Applications After (15)

Application Number Title Priority Date Filing Date
KR1019920703025A KR100195590B1 (ko) 1990-06-01 1991-05-29 2단 보간 시스템
KR1019920703030A KR100195359B1 (ko) 1990-06-01 1991-05-29 디더링 기법을 이용한 화상 해상도 개선 시스템
KR1019920703026A KR100195591B1 (ko) 1990-06-01 1991-05-29 자동 문자박스 검출 시스템
KR1019920703033A KR100195589B1 (ko) 1990-06-01 1991-05-29 나란한 화상의 동기식 표시가 가능한 비디오 디스플레이 시스템
KR1019920703032A KR0183367B1 (ko) 1990-06-01 1991-05-29 기록/판독 포인터 제어 장치를 구비한 필드 동기화 시스템
KR1019920703027A KR100195361B1 (ko) 1990-06-01 1991-05-29 와이드 스크린 텔레비젼
KR1019920703028A KR100195364B1 (ko) 1990-06-01 1991-05-29 비월 주사 무결성을 유지하는 필드 형태 일치 시스템
KR1019920703038A KR100195363B1 (ko) 1990-06-01 1991-05-30 휘도 처리 시스템
KR1019920703036A KR100195588B1 (ko) 1990-06-01 1991-05-30 텔레비젼용 화상 오버레이 시스템
KR1019920703037A KR100195357B1 (ko) 1990-06-01 1991-05-30 화상 오버레이의 종횡비 제어 가능한 디스플레이 시스템
KR1019920703034A KR100195358B1 (ko) 1990-06-01 1992-11-30 라인 메모리 및 제어 시스템
KR1019920703035A KR100195362B1 (ko) 1990-06-01 1992-11-30 색도 처리 시스템
KR1019920703039A KR100195360B1 (en) 1990-06-01 1992-11-30 Chrominance processing and timing system
KR1019920703040A KR100202157B1 (ko) 1990-06-01 1992-11-30 텔레비젼에 대한 수직 줌 및 패닝을 제어하는 디스플레이 시스템
KR1019920703024A KR100191409B1 (en) 1990-06-01 1992-11-30 Automatic letterbox detection

Country Status (23)

Country Link
US (2) US5285282A (ko)
EP (17) EP0533738B1 (ko)
JP (20) JP3338048B2 (ko)
KR (16) KR100190247B1 (ko)
CN (15) CN1034460C (ko)
AU (15) AU7909591A (ko)
BR (1) BR9106539A (ko)
CA (1) CA2082260C (ko)
DE (19) DE69132822T2 (ko)
ES (12) ES2124703T3 (ko)
FI (1) FI100931B (ko)
GB (2) GB9012326D0 (ko)
HK (1) HK1004588A1 (ko)
HU (2) HUT64662A (ko)
IN (1) IN177990B (ko)
MY (14) MY115270A (ko)
PL (1) PL167644B1 (ko)
PT (13) PT97814B (ko)
RU (1) RU2119187C1 (ko)
SG (11) SG82550A1 (ko)
TR (1) TR25549A (ko)
TW (3) TW223215B (ko)
WO (17) WO1991019385A1 (ko)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5351135A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos
US5249049A (en) * 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5345270A (en) * 1990-06-01 1994-09-06 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos and closed captions
US5309234A (en) * 1991-05-29 1994-05-03 Thomson Consumer Electronics Adaptive letterbox detector
JPH04365278A (ja) * 1991-06-13 1992-12-17 Matsushita Electric Ind Co Ltd 多画面表示回路
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
JPH05183833A (ja) * 1992-01-07 1993-07-23 Sony Corp 表示装置
EP0616466B1 (en) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
TW220024B (ko) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
JPH05236377A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像セレクタ
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
JP3435172B2 (ja) * 1992-06-02 2003-08-11 株式会社東芝 テレビジョン信号処理回路
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
GB2254977B (en) * 1992-04-23 1996-01-17 Philips Electronics Nv Receiver for letterbox television signals
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
TW234806B (ko) * 1992-07-10 1994-11-21 Thomson Consumer Electronics
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
DE69333713T2 (de) 1992-12-09 2005-07-21 Sedna Patent Services, Llc Vorrichtung und Verfahren zur Bereitstellen von Rundfunkdatendiensten
US5369341A (en) * 1992-12-11 1994-11-29 Thomson Consumer Electronics, Inc. Vertical retrace with zoom and centered fast retrace
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
TW274673B (ko) * 1993-02-10 1996-04-21 Thomson Consumer Electronics
EP0685139B1 (en) * 1993-02-17 2001-07-18 Thomson Consumer Electronics, Inc. Adaptive letterbox detection
WO1994019911A1 (en) * 1993-02-17 1994-09-01 Thomson Consumer Electronics, Inc. Managing letterbox displays
JPH06311449A (ja) * 1993-02-26 1994-11-04 Sony Corp テレビジョン受像機
EP0656727B1 (en) * 1993-11-03 1999-04-28 SONY-WEGA PRODUKTIONS GmbH Teletext receiver
DE69328824T2 (de) * 1993-03-15 2000-10-19 Thomson Consumer Electronics, Inc. Horizontale Panoramierung für ein Breitbildschirmfernsehen
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
GB2308266B (en) * 1993-03-30 1997-08-20 Sony Corp Video signal display apparatus and video signal processing circuit therefor
CN1050255C (zh) * 1993-04-03 2000-03-08 汤姆森消费电子有限公司 用于宽屏电视的水平画面摄取***
CN1051896C (zh) * 1993-04-21 2000-04-26 汤姆森消费电子有限公司 视频显示控制***
CN1042786C (zh) * 1993-04-21 1999-03-31 汤姆森消费电子有限公司 视频显示控制***
BE1007167A3 (nl) * 1993-05-13 1995-04-11 Philips Electronics Nv Zendstation voor het uitzenden van een pluraliteit van televisie programma's, en een ontvanger voor het ontvangen daarvan.
US5363143A (en) * 1993-09-03 1994-11-08 Thomson Consumer Electronics, Inc. Side by side picture display with reduced cropping
JP3022713B2 (ja) * 1993-09-30 2000-03-21 日本ビクター株式会社 画像信号処理方法
KR960012492B1 (ko) * 1993-11-03 1996-09-20 엘지전자 주식회사 와이드 티브이 수상기의 수직 위치 가변회로
SG93754A1 (en) * 1993-11-26 2003-01-21 Thomson Consumer Electronics Emulation of computer monitor in a wide screen television
JP2554450B2 (ja) * 1993-12-16 1996-11-13 日本テレビ放送網株式会社 フレームシンクロナイザおよびこれを使用した信号切り替え装置
TW312076B (ko) * 1993-12-21 1997-08-01 Thomson Consumer Electronics
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
BR9408481A (pt) * 1994-01-12 1997-10-28 Thomson Consumer Electronics Sistema de descompressão de sinais para descomprimir um sinal de vídeo submetido à compressão em uma pluralidade de modos e resoluções espaciais e conversor de mútliplos modos para a conversão de um sinal de vídeo para cima na dimensão espacialmente vertical
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US5790197A (en) * 1994-01-12 1998-08-04 Thomson Consumer Electronics,. Inc. Multimode interpolation filter as for a TV receiver
TW307971B (ko) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
US5719636A (en) * 1994-04-28 1998-02-17 Kabushiki Kaisha Toshiba Letter-box screen detection apparatus
EP0697787A3 (de) * 1994-08-20 1996-05-29 Loewe Opta Gmbh Verfahren und Schaltungsanordnung zur Darstellung eines 16:9-Fernsehbildes nach dem PAL-Plus-Verfahren auf dem Bildschirm eines Fernsehempfängers mit einer 16:9-formatigen Bildröhre
DE4432169A1 (de) * 1994-09-09 1996-03-14 Bosch Siemens Hausgeraete Fernsehgerät
US5574508A (en) * 1994-11-02 1996-11-12 Rca Thomson Licensing Corporation Vertical panning for interlaced video
ATE190792T1 (de) * 1994-12-12 2000-04-15 Sony Wega Produktions Gmbh Verfahren und vorrichtung zur gleichzeitigen darstellung von zwei bildern
EP0737004A1 (en) * 1995-04-05 1996-10-09 Thomson Consumer Electronics, Inc. Field type detector for video signal
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
JP3617130B2 (ja) * 1995-07-21 2005-02-02 ソニー株式会社 映像信号処理回路及び画像表示装置
EP0758184B1 (fr) * 1995-08-09 2000-07-12 Koninklijke Philips Electronics N.V. Appareil d'affichage d'images avec décalage de bas d'image
KR0176825B1 (ko) * 1995-08-16 1999-05-01 구자홍 티브이의 영상 모드 선택 방법 및 그 장치
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
JPH0993548A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 文字情報表示機能付きテレビ受信機
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
FR2742279B1 (fr) * 1995-12-06 1998-01-09 Thomson Multimedia Sa Dispositif de decimation de sequences de donnees numeriques
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
JP3575153B2 (ja) * 1996-01-17 2004-10-13 ソニー株式会社 アスペクト比判別回路及び映像モニタ装置
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
CN1065396C (zh) * 1996-02-17 2001-05-02 明碁电脑股份有限公司 宽屏幕电视的屏幕检测***
JPH09284671A (ja) * 1996-04-18 1997-10-31 Toshiba Corp 走査線変換装置
EP0802671B1 (en) * 1996-04-18 2000-03-01 Matsushita Electric Industrial Co., Ltd. Digital signal processing circuit for a television receiver
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
EP0822711A3 (en) * 1996-08-02 1998-07-01 SANYO ELECTRIC Co., Ltd. Internet information displaying apparatus
KR100206802B1 (ko) * 1996-08-20 1999-07-01 구자홍 텔레비젼수상기의 자동 와이드화면 디스플레이 방법 및 장치
KR100678355B1 (ko) * 1996-09-27 2007-05-14 소니 가부시끼 가이샤 영상표시및제어장치와그의방법
US5854902A (en) * 1996-10-31 1998-12-29 Sensormatic Electronics Corporation Video data capture and formatting in intelligent video information management system
DE19652362A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Kompensation der durch die Verarbeitung von Chrominanz-Signalen entstehenden Luminanzdefekte
JPH1198422A (ja) * 1997-09-19 1999-04-09 Sony Corp 映像信号判別回路
JP3464924B2 (ja) * 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
GB9817421D0 (en) * 1998-08-11 1998-10-07 Danmere Limited Interactive television control/operating system
CN1096181C (zh) * 1998-08-13 2002-12-11 汤姆森消费电子有限公司 视频显示控制***
DE19911947C2 (de) * 1999-03-17 2003-04-24 Infineon Technologies Ag Verfahren zur Farbkantenverbesserung bei einer Bildeinblendung
GB2349288B (en) 1999-04-16 2003-10-22 Quantel Ltd A video editing system
US6791578B1 (en) 2000-05-30 2004-09-14 Apple Computer, Inc. 16:9 aspect ratio and anamorphic image processing
US7181416B2 (en) * 2000-06-08 2007-02-20 Blackstone Corporation Multi-function transaction processing system
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US20030204457A1 (en) * 2002-04-26 2003-10-30 Arias Luis A. Payee account payment system
DE10226071A1 (de) * 2002-06-12 2004-01-08 Fujitsu Siemens Computers Gmbh Verfahren und Vorrichtung zum Darstellen eines digitalisierten Bildes
US20060032911A1 (en) * 2002-10-07 2006-02-16 Arias Luis A Prepaid card issuing system
CN100341325C (zh) * 2003-03-08 2007-10-03 中兴通讯股份有限公司 会议电视***数字多画面回传的终端名显示的方法
CN101702756B (zh) 2003-04-28 2013-04-17 松下电器产业株式会社 记录介质和方法、再现装置和方法、程序和集成电路
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
CN100385926C (zh) * 2004-03-31 2008-04-30 凌阳科技股份有限公司 具有储存功能的液晶显示***
JP4537107B2 (ja) * 2004-04-06 2010-09-01 キヤノン株式会社 映像表示装置、映像表示方法、及びコンピュータプログラム
US7113200B2 (en) * 2004-05-21 2006-09-26 Polycom, Inc. Method and system for preparing video communication image for wide screen display
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7427704B2 (en) * 2004-09-09 2008-09-23 Huwaldt David A Stringed instrument fingering guide
CN100584166C (zh) 2005-05-07 2010-01-20 富准精密工业(深圳)有限公司 液冷散热装置
US20070008338A1 (en) * 2005-05-28 2007-01-11 Young-Chan Kim Display system, display apparatus, and method of controlling video source and display apparatus
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
MX2008001485A (es) * 2005-08-05 2008-04-04 Samsung Electronics Co Ltd Aparato para proporcionar pantallas multiples y metodo para configurar dinamicamente pantallas multiples.
US8949894B2 (en) 2005-08-05 2015-02-03 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
WO2007057875A2 (en) 2005-11-15 2007-05-24 Nds Limited Digital video zooming system
WO2007114675A1 (en) * 2006-04-06 2007-10-11 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method for dynamic configuration of the same
FR2901947A1 (fr) * 2006-05-30 2007-12-07 Nds Technologies France Soc Pa Procede de gestion de l'affichage d'une video retaillee notamment pour la television haute definition
CN101946500B (zh) * 2007-12-17 2012-10-03 伊克鲁迪控股公司 实时视频包含***
CN101483034B (zh) * 2008-02-22 2010-10-13 青岛海信电器股份有限公司 多画面显示方法和装置
JP5096247B2 (ja) * 2008-07-08 2012-12-12 ルネサスエレクトロニクス株式会社 画像処理装置、及び方法
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8508449B2 (en) * 2008-12-18 2013-08-13 Sharp Corporation Adaptive image processing method and apparatus for reduced colour shift in LCDs
BRPI1011302A2 (pt) * 2009-06-17 2016-03-22 Sharp Kk registrador de deslocamento, circuito de excitação de vídeo, painel de exibição e dispositivo de exibição
WO2010146752A1 (ja) * 2009-06-17 2010-12-23 シャープ株式会社 シフトレジスタ、表示駆動回路、表示パネル、表示装置
BR112012008070A2 (pt) * 2009-07-29 2016-03-01 Sharp Kk dispositivo de exibição de imagem e método de exibição de imagem
JP2013514430A (ja) 2009-12-18 2013-04-25 エクソンモービル リサーチ アンド エンジニアリング カンパニー 炭化水素精製プロセスにおける汚れ軽減のためのポリアルキレンエポキシポリアミン添加剤
CN102107040B (zh) * 2009-12-25 2013-05-01 朝日英达科株式会社 导线
KR101682147B1 (ko) * 2010-04-05 2016-12-05 삼성전자주식회사 변환 및 역변환에 기초한 보간 방법 및 장치
US8698958B2 (en) 2010-06-16 2014-04-15 Silicon Image, Inc. Mechanism for memory reduction in picture-in-picture video generation
JP5672862B2 (ja) 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
RU2452125C1 (ru) * 2011-06-23 2012-05-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Система обработки изображений
TWI486052B (zh) 2011-07-05 2015-05-21 Realtek Semiconductor Corp 立體影像處理裝置以及立體影像處理方法
CN103686064B (zh) * 2012-08-31 2017-05-03 杭州海康威视数字技术股份有限公司 画面分割显示的方法及客户端
CN104798129B (zh) * 2012-11-27 2018-10-19 索尼公司 显示装置、显示方法和计算机可读介质
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术
CN107454283B (zh) * 2016-06-01 2020-12-01 联发科技股份有限公司 视频信号输出***与方法
CN106162262A (zh) * 2016-07-28 2016-11-23 王晓光 视频广告接收侧的接收方法及***
US11229135B2 (en) 2019-04-01 2022-01-18 Dell Products L.P. Multiple function chassis mid-channel
CN111179883B (zh) * 2020-01-03 2022-06-03 云谷（固安）科技有限公司 图像显示方法和装置、移动终端、计算机设备、存储介质

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE490074A (ko) * 1948-07-09
AT303141B (de) * 1970-01-20 1972-11-10 Siemens Ag Anordnung zum Auswerten bestimmter Bildteile
US3624289A (en) * 1970-08-26 1971-11-30 Data Plex Systems Apparatus for blanking portion of fields of television video signals
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5329019A (en) * 1976-08-30 1978-03-17 Toshiba Corp Color relevision receiver set
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4259690A (en) * 1977-10-06 1981-03-31 Sharp Kabushiki Kaisha Multi-picture tuning scheme of television receiver
US4266242A (en) * 1978-03-21 1981-05-05 Vital Industries, Inc. Television special effects arrangement
DK149879A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
JPS5853791Y2 (ja) * 1979-05-08 1983-12-07 ソニー株式会社 画像デイスプレイ装置
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
GB2073536B (en) * 1980-04-09 1984-06-06 British Broadcasting Corp Television signal processing
US4399462A (en) * 1981-01-30 1983-08-16 Fairchild-Weston Systems Inc. Video split screen technique
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
DE3233288A1 (de) * 1982-09-08 1984-03-08 Robert Bosch Gmbh, 7000 Stuttgart System zur zeitlichen kompression und/oder expansion von elektrischen signalen
US4651195A (en) * 1983-04-04 1987-03-17 Robot Research, Inc. Monochrome-compatible color slow scan television system
US4524447A (en) * 1983-05-25 1985-06-18 Rca Corporation Digital signal processing apparatus having digital dither
US4556900A (en) * 1983-05-25 1985-12-03 Rca Corporation Scaling device as for quantized B-Y signal
US4556906A (en) * 1983-11-15 1985-12-03 Rca Corporation Kinescope blanking scheme for wide-aspect ratio television
JPS60160780A (ja) * 1984-01-31 1985-08-22 Nec Corp 特殊効果用画像記憶装置
US4622577A (en) * 1984-02-03 1986-11-11 Rca Corporation Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
JPS60180383A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
GB2160051A (en) * 1984-04-26 1985-12-11 Philips Electronic Associated Video signal processing arrangement
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
US4707742A (en) * 1984-04-26 1987-11-17 U.S. Philips Corporation Video signal processing arrangement
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4594726A (en) * 1984-11-29 1986-06-10 Rca Corporation Dedithering circuitry in digital TV receiver
US4796086A (en) * 1984-11-30 1989-01-03 Fuji Photo Film Co., Ltd. Method for converting color picture signals
NL8403929A (nl) * 1984-12-24 1986-07-16 Philips Nv Kleurentelevisietransmissie- respektievelijk informatieopslagsysteem met tijdmultiplexkodering en daartoe geschikte informatiegever en -ontvanger.
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4656516A (en) * 1985-03-25 1987-04-07 Rca Corporation Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4670784A (en) * 1985-04-15 1987-06-02 Cbs, Inc. Methods for coping with non-uniform phosphor aging in dual mode television receivers
GB2179828B (en) * 1985-08-14 1989-08-02 Rca Corp Selectable raster size for video display
US4763194A (en) * 1985-08-14 1988-08-09 Rca Licensing Corporation Selectable raster size for video display
JPS6239762A (ja) * 1985-08-16 1987-02-20 Nippon Mining Co Ltd 管状体の超音波探傷方法
US4729012A (en) * 1985-08-30 1988-03-01 Rca Corporation Dual mode television receiver for displaying wide screen and standard aspect ratio video signals
US4758893A (en) * 1985-09-23 1988-07-19 Quanticon Inc. Cinematic dithering for television systems
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
AU591743B2 (en) * 1985-12-28 1989-12-14 Sony Corporation Television receiver
GB8602644D0 (en) 1986-02-04 1986-03-12 British Broadcasting Corp Video systems
DE3663875D1 (en) * 1986-03-08 1989-07-13 Ant Nachrichtentech Motion compensating field interpolation method using a hierarchically structured displacement estimator
JPH07113821B2 (ja) * 1986-04-21 1995-12-06 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPS62263780A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
JPS62263781A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
DE3787923T2 (de) * 1986-05-12 1994-05-26 Hitachi Ltd Bildverarbeitungssystem.
FR2599201A1 (fr) * 1986-05-23 1987-11-27 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
US4768093A (en) * 1986-06-05 1988-08-30 North American Philips Corporation Vertical pre-filter for pip television receivers
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPH0797838B2 (ja) * 1986-09-30 1995-10-18 キヤノン株式会社 撮像装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory
US4689681A (en) * 1986-10-24 1987-08-25 The Grass Valley Group, Inc. Television special effects system
JPS63146671A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JPS63146672A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受信装置
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
JPH0824355B2 (ja) * 1987-01-27 1996-03-06 松下電器産業株式会社 テレビジヨン受信装置
GB8701770D0 (en) * 1987-01-27 1987-03-04 Thorn Emi Home Electron Video processing
JP2506718B2 (ja) * 1987-02-06 1996-06-12 松下電器産業株式会社 テレビジヨン受像機
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4991014A (en) * 1987-02-20 1991-02-05 Nec Corporation Key signal producing apparatus for video picture composition
US4839728A (en) * 1987-03-23 1989-06-13 Rca Licensing Corporation Picture-in-picture video signal generator
EP0285902A3 (de) * 1987-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datenreduktion digitaler Bildsequenzen
US5005080A (en) * 1987-05-15 1991-04-02 Pioneer Electronic Corporation Method and apparatus of image processing
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JPS6429178A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Image display device
JP2595551B2 (ja) * 1987-08-14 1997-04-02 ソニー株式会社 画像信号処理装置
DE3728444A1 (de) * 1987-08-26 1989-03-09 Thomson Brandt Gmbh Verfahren und schaltungsanordnung zur verbesserung der aufloesung von digitalen signalen
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US4766355A (en) * 1987-09-25 1988-08-23 Zenith Electronics Corporation Automatic vertical size control
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
US4891705A (en) * 1987-11-30 1990-01-02 Nec Corporation Apparatus for generating a picture signal at precise horizontal position
JP2578852B2 (ja) * 1987-12-14 1997-02-05 松下電器産業株式会社 高品位テレビジョン受信装置
JPH01157181A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01157182A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01205688A (ja) * 1988-02-10 1989-08-18 Nec Corp テレビ受像機
JPH01221067A (ja) * 1988-02-29 1989-09-04 Sony Corp 画像表示装置
JPH01248879A (ja) * 1988-03-30 1989-10-04 Toshiba Corp アドレス制御回路
JP2829962B2 (ja) * 1988-04-28 1998-12-02 松下電器産業株式会社 テレビジョン受像機
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US4829378A (en) * 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
US4910585A (en) * 1988-06-29 1990-03-20 General Electric Company Frequency selective video signal intraframe processor
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
KR950010887B1 (en) * 1988-07-08 1995-09-25 Samsung Electronics Co Ltd Multi-screen producting image control circuit
NL8801802A (nl) * 1988-07-15 1990-02-01 Philips Nv Videosignaalverwerkingsschakeling.
JPH0813126B2 (ja) * 1988-08-12 1996-02-07 沖電気工業株式会社 画像通信装置
US4916525A (en) * 1988-08-29 1990-04-10 Hughes Aircraft Company High definition TV system
US4984078A (en) * 1988-09-02 1991-01-08 North American Philips Corporation Single channel NTSC compatible EDTV system
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
JPH02132980A (ja) * 1988-11-14 1990-05-22 Sony Corp Ｔｖ受像機
JPH02137585A (ja) * 1988-11-18 1990-05-25 Sony Corp テレビジョン受像機
US4984081A (en) * 1989-01-24 1991-01-08 Matsushita Electric Industrial Co., Ltd. Apparatus for receiving and selecting high-definition television (HDTV) signals and standard television (NTSC) signals
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
HU217387B (hu) * 1989-08-23 2000-01-28 Thomson Consumer Electronics Inc. Elrendezés konvergáltatás vezérlésére különböző, függőleges formátumú kijelzések létrehozásánál, és képernyős megjelenítőkészülék
US5027078A (en) * 1989-10-10 1991-06-25 Xerox Corporation Unscreening of stored digital halftone images by logic filtering
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5021887A (en) * 1989-12-13 1991-06-04 Samsung Electronics Co., Ltd. Method and circuit for composing still image of picture-in-picture
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry

Also Published As

Publication number Publication date
PT97816B (pt) 1998-12-31
US5285282A (en) 1994-02-08
DE4191166T (ko) 1993-04-01
CN1057148A (zh) 1991-12-18
MY115270A (en) 2003-05-31
WO1991019397A1 (en) 1991-12-12
EP0532665B1 (en) 1997-05-02
ES2134196T3 (es) 1999-10-01
MY105289A (en) 1994-09-30
CA2082260A1 (en) 1991-12-02
AU8084591A (en) 1991-12-31
JP3310667B2 (ja) 2002-08-05
PT97818B (pt) 1998-12-31
EP0532653A4 (en) 1993-11-24
KR100195360B1 (en) 1999-06-15
PT97814B (pt) 1998-12-31
JPH05507824A (ja) 1993-11-04
CN1034460C (zh) 1997-04-02
CN1057560A (zh) 1992-01-01
PL167644B1 (pl) 1995-10-31
DE69128784T2 (de) 1998-05-14
JPH05507831A (ja) 1993-11-04
WO1991019387A1 (en) 1991-12-12
AU7909591A (en) 1991-12-31
JP4227950B2 (ja) 2009-02-18
PT97810A (pt) 1993-08-31
PT97812B (pt) 1998-12-31
WO1991019386A1 (en) 1991-12-12
EP0831645B1 (en) 2000-08-16
JP3338048B2 (ja) 2002-10-28
AU7983391A (en) 1991-12-31
SG75762A1 (en) 2000-10-24
JPH05508065A (ja) 1993-11-11
KR100195358B1 (ko) 1999-06-15
WO1991019385A1 (en) 1991-12-12
CN1057140A (zh) 1991-12-18
JPH05507595A (ja) 1993-10-28
JP2007129728A (ja) 2007-05-24
KR100195363B1 (ko) 1999-06-15
SG64307A1 (en) 1999-04-27
EP0532682B1 (en) 1997-10-08
JP3140774B2 (ja) 2001-03-05
JPH05507825A (ja) 1993-11-04
CN1057139A (zh) 1991-12-18
ES2103814T3 (es) 1997-10-01
ES2148152T3 (es) 2000-10-16
DE69132349T2 (de) 2000-12-28
JPH05507830A (ja) 1993-11-04
EP0831645A1 (en) 1998-03-25
CN1057141A (zh) 1991-12-18
TR25549A (tr) 1993-05-01
PT97808B (pt) 1998-12-31
CN1034466C (zh) 1997-04-02
DE69129806D1 (de) 1998-08-20
CN1053310C (zh) 2000-06-07
CN1041878C (zh) 1999-01-27
JP2002125171A (ja) 2002-04-26
EP0532667A1 (en) 1993-03-24
DE69125936T2 (de) 1997-08-21
DE69125936D1 (de) 1997-06-05
MY108640A (en) 1996-10-31
DE69131501D1 (de) 1999-09-09
AU7907391A (en) 1991-12-31
EP0532667A4 (en) 1993-12-22
PT97818A (pt) 1993-06-30
PT97816A (pt) 1993-06-30
GB2259830B (en) 1994-11-16
ES2108046T3 (es) 1997-12-16
AU8072591A (en) 1991-12-31
SG79895A1 (en) 2001-04-17
EP0532635B1 (en) 1997-08-06
PT97811B (pt) 1999-05-31
EP0532672A1 (en) 1993-03-24
EP0533748A1 (en) 1993-03-31
DE69126665D1 (de) 1997-07-31
MY106816A (en) 1995-07-31
EP0532592B1 (en) 1998-01-21
JPH05507832A (ja) 1993-11-04
JPH05507823A (ja) 1993-11-04
EP0532672B1 (en) 1998-12-09
KR100195589B1 (ko) 1999-06-15
JPH05507593A (ja) 1993-10-28
WO1991019390A1 (en) 1991-12-12
EP0532652B1 (en) 1999-02-10
PT97815B (pt) 1998-12-31
JP2780869B2 (ja) 1998-07-30
ES2151217T3 (es) 2000-12-16
AU7996791A (en) 1991-12-31
EP0532592A4 (ko) 1994-01-05
JPH05507596A (ja) 1993-10-28
DE69130892D1 (de) 1999-03-25
PT102241A (pt) 2000-07-31
EP0533748B1 (en) 2001-11-21
SG64872A1 (en) 1999-05-25
EP0532682A1 (en) 1993-03-24
CN1036430C (zh) 1997-11-12
WO1991019388A1 (en) 1991-12-12
JP3145703B2 (ja) 2001-03-12
HU9203768D0 (en) 1993-04-28
IN177990B (ko) 1997-03-01
EP0532711A4 (en) 1993-12-15
RU2119187C1 (ru) 1998-09-20
KR0183367B1 (ko) 1999-05-01
SG81864A1 (en) 2001-07-24
JPH05507827A (ja) 1993-11-04
DE69127193T2 (de) 1997-12-18
MY107482A (en) 1995-12-31
EP0533738B1 (en) 1997-08-13
PT97813A (pt) 1993-06-30
DE69127286T2 (de) 1998-01-02
EP0532676B1 (en) 1999-08-04
HK1004588A1 (en) 1998-11-27
EP0540548A1 (en) 1993-05-12
EP0532635A4 (en) 1993-12-22
CA2082260C (en) 2002-01-22
SG96156A1 (en) 2003-05-23
EP0540548A4 (en) 1993-11-24
EP0532652A1 (en) 1993-03-24
EP0532676A4 (en) 1993-11-24
CN1041879C (zh) 1999-01-27
JPH05508521A (ja) 1993-11-25
CN1057149A (zh) 1991-12-18
MY106666A (en) 1995-07-31
CN1057142A (zh) 1991-12-18
JP3420234B2 (ja) 2003-06-23
CN1057373A (zh) 1991-12-25
MY106812A (en) 1995-07-31
EP0532711A1 (en) 1993-03-24
CN1057147A (zh) 1991-12-18
DE4191157C2 (de) 1996-06-13
PT97810B (pt) 1998-12-31
SG91239A1 (en) 2002-09-17
AU8083991A (en) 1991-12-31
CN1034465C (zh) 1997-04-02
PT97809A (pt) 1993-06-30
TW252257B (ko) 1995-07-21
WO1991019394A1 (en) 1991-12-12
AU8064391A (en) 1991-12-31
CN1057144A (zh) 1991-12-18
WO1991019400A1 (en) 1991-12-12
DE69132376D1 (de) 2000-09-21
TW243575B (ko) 1995-03-21
KR100191409B1 (en) 1999-06-15
EP0532635A1 (en) 1993-03-24
DE69132349D1 (de) 2000-09-07
WO1991019384A1 (en) 1991-12-12
EP0533738A1 (en) 1993-03-31
CN1057372A (zh) 1991-12-25
EP0532615A1 (en) 1993-03-24
EP0532592A1 (en) 1993-03-24
CN1039372C (zh) 1998-07-29
ES2124703T3 (es) 1999-02-16
FI925436A (fi) 1992-11-30
DE4191157T1 (de) 1993-10-07
MY106821A (en) 1995-07-31
EP0532653A1 (en) 1993-03-24
MY111161A (en) 1999-09-30
WO1991019381A1 (en) 1991-12-12
MY106517A (en) 1995-06-30
WO1991019399A1 (en) 1991-12-12
WO1991019398A1 (en) 1991-12-12
AU8211591A (en) 1991-12-31
CN1057150A (zh) 1991-12-18
GB2259830A (en) 1993-03-24
JP3354927B2 (ja) 2002-12-09
EP0532667B1 (en) 1997-08-06
DE69125834T2 (de) 1997-07-31
WO1991019380A1 (en) 1991-12-12
KR100195591B1 (ko) 1999-06-15
KR100195361B1 (ko) 1999-06-15
SG55018A1 (en) 1998-12-21
PT97817B (pt) 1998-12-31
WO1991019378A1 (en) 1991-12-12
HUT64662A (en) 1994-01-28
AU7960791A (en) 1991-12-31
DE4191166C2 (de) 2002-07-18
GB9012326D0 (en) 1990-07-18
CN1034461C (zh) 1997-04-02
EP0533748A4 (en) 1993-11-24
AU8087191A (en) 1991-12-31
EP1130909A2 (en) 2001-09-05
JP3247373B2 (ja) 2002-01-15
KR100195364B1 (ko) 1999-06-15
WO1991019393A1 (en) 1991-12-12
JPH05507597A (ja) 1993-10-28
JPH05507822A (ja) 1993-11-04
EP0532583A1 (en) 1993-03-24
AU8186091A (en) 1991-12-31
JP2005130515A (ja) 2005-05-19
DE69130892T2 (de) 1999-07-01
DE69127897D1 (de) 1997-11-13
PT97808A (pt) 1993-06-30
JPH05508061A (ja) 1993-11-11
CN1034545C (zh) 1997-04-09
DE69127193D1 (de) 1997-09-11
KR100195359B1 (ko) 1999-06-15
DE69132376T2 (de) 2001-02-01
ES2128319T3 (es) 1999-05-16
KR930701061A (ko) 1993-03-16
MY110220A (en) 1998-03-31
CN1057143A (zh) 1991-12-18
EP0540548B1 (en) 1997-04-23
CN1052601C (zh) 2000-05-17
CN1034544C (zh) 1997-04-09
EP0532665A4 (en) 1993-11-24
DE69127286D1 (de) 1997-09-18
EP0532665A1 (en) 1993-03-24
KR100195590B1 (ko) 1999-06-15
WO1991019379A1 (en) 1991-12-12
JP3699373B2 (ja) 2005-09-28
PT97813B (pt) 1998-12-31
PT97811A (pt) 1993-08-31
AU8185891A (en) 1991-12-31
ES2100232T3 (es) 1997-06-16
EP0532676A1 (en) 1993-03-24
DE69127897T2 (de) 1998-03-05
MY106670A (en) 1995-07-31
JP3228420B2 (ja) 2001-11-12
SG82550A1 (en) 2001-08-21
KR100195357B1 (ko) 1999-06-15
PT97809B (pt) 1998-12-31
US5289284A (en) 1994-02-22
DE69132822D1 (de) 2002-01-03
DE69125834D1 (de) 1997-05-28
AU8076891A (en) 1991-12-31
CN1052600C (zh) 2000-05-17
PT97819B (pt) 1998-12-31
DE69127194T2 (de) 1997-12-18
CN1034462C (zh) 1997-04-02
EP0532672A4 (en) 1993-12-22
EP1130909A3 (en) 2001-10-24
PT97814A (pt) 1993-06-30
JP3373509B2 (ja) 2003-02-04
WO1991019395A1 (en) 1991-12-12
ES2165841T3 (es) 2002-04-01
DE69132822T2 (de) 2002-04-11
PT97817A (pt) 1993-08-31
TW223215B (ko) 1994-05-01
DE69128784D1 (de) 1998-02-26
EP0532583B1 (en) 1998-07-15
KR100195362B1 (ko) 1999-06-15
DE69129806T2 (de) 1998-11-19
SG63585A1 (en) 1999-03-30
KR100202157B1 (ko) 1999-06-15
DE69127194D1 (de) 1997-09-11
ES2118085T3 (es) 1998-09-16
FI925436A0 (fi) 1992-11-30
HU225277B1 (en) 2006-08-28
MY110244A (en) 1998-03-31
AU8059091A (en) 1991-12-31
BR9106539A (pt) 1993-05-25
SG80522A1 (en) 2001-05-22
DE69131501T2 (de) 1999-11-18
DE69130610T2 (de) 1999-05-06
ES2106082T3 (es) 1997-11-01
CN1057146A (zh) 1991-12-18
JP3298876B2 (ja) 2002-07-08
JP3251581B2 (ja) 2002-01-28
EP0532583A4 (en) 1993-11-24
JPH05508522A (ja) 1993-11-25
CN1057138A (zh) 1991-12-18
KR100195588B1 (ko) 1999-06-15
JP3333191B2 (ja) 2002-10-07
PT97815A (pt) 1993-08-31
EP0532615B1 (en) 2000-08-02
GB9223471D0 (en) 1993-01-13
DE69130610D1 (de) 1999-01-21
PT97819A (pt) 1993-06-30
EP0532615A4 (en) 1993-11-24
EP0532653B1 (en) 1997-06-25
FI100931B (fi) 1998-03-13
DE69126665T2 (de) 1997-12-11
ES2106083T3 (es) 1997-11-01
PT97812A (pt) 1993-06-30
JP3333189B2 (ja) 2002-10-07
PT102241B (pt) 2003-07-31
JPH06502748A (ja) 1994-03-24
KR930701064A (ko) 1993-03-16
EP0532682A4 (en) 1993-12-01
MY107487A (en) 1995-12-30
EP0533738A4 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
KR100190247B1 (ko) 텔레비젼 화상을 나란하게 디스플레이하는 비디오 시스템
KR100190251B1 (ko) 와이드 스크린 텔레비젼의 화상내 화상(pip) 디스플레이용 수평 패닝 시스템
US5434625A (en) Formatting television pictures for side by side display
US5311309A (en) Luminance processing system for compressing and expanding video data
US5420643A (en) Chrominance processing system for compressing and expanding video data
US5329369A (en) Asymmetric picture compression
US5365278A (en) Side by side television pictures
KR100209850B1 (ko) 비비월 주사 비디오 신호와 비월 주사 비디오 신호를 동시에 디스플레이하는 장치
KR100191408B1 (ko) 수직 리세트 발생 시스템
US5432560A (en) Picture overlay system for television
KR100229292B1 (ko) 비디오 디스플레이 제어 시스템_
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 13

EXPY Expiration of term