JPH05507822A - 表示システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 テレビジョン用画面オーバレイシステムこの発明は、例えば、ワイド表示フォー マット比のスクリーンを有するテレビジョンのような、種々の表示フォーマット を実現するためにビデオデータ補間を行わねばならないようなテレビジョンに関 するものである。今日のテレビジョンのほとんどのものは、水平な幅対垂直の高 さが４：３のフォーマット表示比を持っている。ワイドフォーマット表示比は映 画の表示フォーマット比、例えば１６・９により近く対応する。この発明は直視 型テレビジョン及び投写型テレビジョンの両方に適用可能である。

４：３、しばしば４×３とも称するフォーマット表示比を持つテレビジョンは、 単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験的 なものを除いて、商業放送局のテレビジョン信号の伝送は４×３のフォーマット の表示比で放送される。多くの視聴者は、４×３表示フォーマットは、映画に関 係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマッ ト表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド表示フ ォーマットの信号源を対応するワイド表示フォーマットで表示することができる 。映画は、切り詰められたり、歪められたりすることなく、映画のように見える 。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される場 合、あるいは、テレビジョンのプロセッサによっても、切り詰める必要がない。

ワイド表示フォーマット比のテレビジョンは、通常の表示フォーマット信号とワ イド表示フォーマット信号の両方を種々の形で表示すること、及びこれらのフォ ーマットの信号を多画面表示の形で表示するのに適している。

しかし、ワイド表示比のスクリーンを用いることには多くの問題が伴う。そのよ うな問題の中で一般的なものには、複数の信号源の表示フォーマット比の変更、 非同期ではなるが同時表示されるビデオ信号源から一致したタイミング信号を生 成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号 から高解像度の画面を生成することがある。このような問題は、この発明による ワイドスクリーンテレビジョンで解決される。

この発明の種々の構成によるワイドスクリーンテレビジョンは、同じまたは異な るフォーマット比を有する単−及び複数ビデオ信号源から高解像度の単−及び複 数画面表示を、選択可能な表示フォーマット比で表示できる。

広い表示フォーマット比を持つテレビジョンは、飛越し及び非飛越しの両方で、 かつ、基本的な、即ち標準の水平走査周波数及びその倍数の両方でビデオ信号を 表示するテレビジョンシステムに実施できる。例えば、標準ＮＴＳＣビデオ信号 は、各ビデオフレームの、各々が約１５．７３４Ｈｚの基本的、即ち、標準水平 走査周波数のラスク走査によって生成される相続くフィールドをインタレースす ることにより表示される。ビデオ信号に関する基本的走査周波数は、ｆ＋＋１１ ｆ＋＋あるいはＬＨというように種々の呼び方がなされる。ｌｆｗ信号の実際の 周波数はビデオの方式が異なれば変わる。テレビジョン装置の画質を改善する努 力によって、ビデオ信号を順次に非飛越しで表示するためのシステムが開発され た。

順次走査では、各表示フレームは、飛越しフォーマットの２つのフィールドの１ つを走査するために割り当てられた時間と同じ時間で走査する必要がある。フリ ッカのないＡＡ−ＢＢ表示は、各フィールドを連続して２度走査することを要す る。それぞれの場合において、水平走査周波数は標準の水平周波数の２倍としな ければならない。このような順次走査表示あるいは無フリッカ表示用の走査周波 数は、２ｆｎとか２Ｈとか色々な呼び方がされている。例えば、米国の標準によ る２ｆ）走査周波数は、約３１．４６８Ｈｚである。

同時画面表示におけるオーバレイ（ｏｖｅｒｌａｙ−重ね表示）機能は、正しい 時間に、大画面から小画面へ再び大画面へ切り換えるために、表示器にタイミン グ信号を与える。小画面オーバレイの水平及び垂直画タイミングは、小画面を表 示するためには重要である。副ビデオ情報は６ビツトＹ、Ｕ、Ｖ、８：１：１ビ デｒＲＡＭフィールドメモリに記憶される。このビデオＲＡＭは複数のメモリ位 置に、ビデオデータの２フィールド分を保持する。各メモリ位置はデータの８ビ ツトを保持する。各８ビツト位置には、１つの６ビツトＹ（ルミナンス）サンプ ルと２つの他のビットがある。これらの他の２ビツトは、高速スイッチデータと ＵまたはＶサンプルの一部の中の一方を保持している。高速スイッチ値は復号さ れて、ビデオＲＡＭにフィールド形式のどれが書込まれたかを、上側（奇数）フ ィールド、下側（偶数）フィールド、または画面無しく無効データ）のいずれか として、指示スル。フィールドはビデオＲＡＭ中の、水平及び垂直アドレスによ って規定される境界を有する空間位置を占める。この境界は、画面無しから有効 フィールドへ、あるいは有効フィールドから画面無しへの高速スイッチデータの 変化によって上記のアドレスに規定される。高速スイッチデータのこのような遷 移が画面オーバレイの周縁を規定する。オーバレイ（重ね表示画面）中の事物の 画像アスペクト比は、オーバレイ自身のフォーマット表示比、例えば、４×３あ るいは１６×９、とは無関係に制御できることがわかろう。スクリーン上のオー バレイの位置は、主信号の各フィールドについての走査の開始におけるビデオＲ ＡＭの読出しポインタの開始アドレスによって決まる。ビデオＲＡＭにはデータ の２フイールドか記憶されており、表示期間中には、ビデオＲＡＭ全体が読出さ れるので、表示器走査中、両方のフィールドが読出される。メモリから読出され るフィールドのどちらが表示されるかは、高速スイッチデータを復号し、ビデオ ＲＡＭの読出しポインタの開始位置を設定することによって決められる。

主ビデオ源にロックされている表示器が主画面の上側フィールドを表示している 時は、次に、ビデオＲＡＭの副画面の上側フィールドに対応する部分がビデオＲ ＡＭから読出され、アナログデータに変換され、表示されるのが当然であるよう に思える。これは、主及び副ビデオ源間の全ての可能な位相関係の中のほぼ半分 については、あてはまる。問題は、ＰＩＰモードにおける圧縮された画面に関し ては、ビデオＲＡＭの読出しの方がビデオＲＡＭへの書込みよりも常に高速で行 われることによって生じる。同じフィールド形式が同時に書込まれ読出されてい ると、読出しメモリポインタが書込みポインタに追いついてしまう。これが起き ると、小画面のどこかで運動の分断（ｔｅａｒ）が５０％の確率で生じる。従っ て、この運動分断の問題に対処するために、ＰＵＰ回路は常に、その時書込まれ ているものと反対のフィールド形式を読出す。読出されているフィールド形式が 表示されつつあるものと逆のフィールド形式であれば、ビデオＲＡＭに記憶され ている偶数フィールドは、メモリから読出される時にそのフィールドの最上部の 線が取り除かれて、反転される。

ＩＩビデオ成分データが、選択的に圧縮あるいは伸長され、異なる表示フォーマ ットに必要な複数の異なる比で補間される場合に、別の問題が生じる。この発明 の構成によれば、高速スイッチ情報は、ビデオ成分データ（Ｙ。

Ｕ、Ｖ）がどのような圧縮あるいは伸長を受けるかには関係なく、このビデオ成 分データと共に伸長され、補間されるので、画面オーバレイは正しいサイズを維 持する。

その結果、小画面は運動分断を生じることなく、正しいインタレース関係を維持 する。

この発明の構成による画面オーバレイシステムは、同時表示において、オーバレ イ画面のサイズと位置を適正に維持することができる。このシステムは、ビデオ メモリと、ビデオ信号からのビデオデータとフィールド形式に関する情報をビデ オメモリに書込み、そこから読出すための制御回路とを含んでいる。読出し回路 が、別のビデオ信号のための表示器に同期してビデオメモリからの情報を供給す る。補間器が、読出し回路からの読出された情報を選択的に圧縮しあるいは伸長 する。フィールド形式情報はビデオ情報と共に圧縮され伸長される。復号（デコ ーディング）回路がフィールド形式情報を復号して、第１と第２のフィールド形 式と有効ビデオデータの不存在を示す。マルチプレクサが、復号回路に応答して 、これらのビデオ信号を、同時表示のために、合成する。

読出し回路は、ビデオメモリの読出しに同期して動作しつる書込みボートと、上 記他のビデオ信号のための表示器に同期して動作しうる読出しポートとを有する 、ビデオメモリから読みだされた情報用の非同期線メモリを含むものとすること ができる。

第１図（ａ）〜（ｉ）は、ワイドスクリーンテレビジョンの種々の表示フォーマ ットの説明に有用である。

第２図は、この発明の種々の態様に従うワイドスクリーンテレビジョンの２ｆｗ の水平走査で動作するようにしたもののブロック図である。

第３図は、第２図に示すワイドスクリーンプロセッサのブロック図である。

第４図は、第３図に示すワイドスクリーンプロセッサの詳細を示すブロック図で ある。

策５図は、第４図に示す画面内画面プロセッサのブロック図である。

第６図は、第４図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第７図と第８図は、充分に切り詰めた信号を用いた第１図（ｄ）に示す表示フォ ーマットの発生の説明に用いるタイミング図である。

第９図は、第６図の主信号路をより詳細に示すブロック図である。

第１０図は、第６図の副信号路をより詳細に示すブロック図である。

第１１図は、第５図の画面内画面プロセッサのタイミング−制御部のブロック図 である。

第１２図は、１ｆに一２ｆｍ変換における内部２ｆｓ信号を発生する回路のブロ ック図である。

第１３図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第１４図は、第２図に示すＲＧＢインターフェースのブロックである。

第１５図は、画面内画面プロセッサに付属のビデオＲＡＭにおけるメモリマツピ ングを説明するための図である。

第１６図は、主及び副ビデオ信号間の出力切換えを制御するための回路のブロッ ク図である。

第１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。この発明の構 成は、ある場合には、特定の基礎となる回路構成とは別に、表示フォーマットそ のものに対するものである。図示と説明の便宜上、一般に、ビデオ源、あるいは 、ビデオ信号に関する通常の表示フォーマットの幅対高さ比は４×３であるとし 、一般に、ビデオ源、あるいは、ビデオ信号に関するワイドスクリーン表示フォ ーマットの幅対高さ比は、１６×９であるとする。この発明の構成は、これらの 定義によって制限されるものではない。

第１図（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジョンを示す。１６×９フオ一マツト表示比画面が４×３フオ 一マツト表示比信号として伝送される場合は、上部と下部に黒のバーが現れる。

これを一般に郵便受け（レターボックス）フォーマットと呼ぶ＠この場合、観察 される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１ ６Ｘ９フオ一マツト表示比の源が伝送に先立って変換されて、４Ｘ３フオ一マツ ト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、かな りの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では、 郵便受はフォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすことが できるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これら の３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は１６Ｘ９のスクリーンを示す。１６×９のフォーマットの表示比 のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される。

１６×９フオ一マツト表示比の郵便受は画面（これは、元来４×３フオ一マツト 表示比信号であるが）は、充分な垂直解像度を有する大きな表示を行うように、 線倍化（ラインダブリング）または線追加（ラインアディシタン）によって順次 走査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、副 ビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６×９フオ一マツト 表示比信号を表示できる。

第１図（ｃ）は、４Ｘ３フオ一マツト表示比の挿入画面が挿入表示されている１ ６×９フオ一マツト表示比の主信号を示す。主及び副のビデオ信号が両方共、１ ６×９フオ一７ツト表示比源である場合は、挿入画面も１６×９フオーマット表 示比を持つ。挿入画面は多数の異なる位置に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されている 表示フォーマットを示す。各表示領域は８×９のフォーマット表示比を有し、こ れは、当然ながら、１６×９とも４×３とも異なる。このような表示領域に、水 平あるいは垂直歪みを伴うことなく４Ｘ３フオ一マツト表示比源を表示するため には、信号の左及び／または右側を切り詰めねばならない。画面を水平方向に詰 込む（ＳＱＩ１１！１１２＋りことによるある程度のアスペクト比歪みを我慢す るなら、画面のもっと多くの部分を表示できる。水平方向の詰め込みの結果、画 面中の事物は垂直方向に細長くなる。この発明のワイドスクリーンテレビジョン は、アスペクト比歪みを全く伴わない最大の切り詰め処理から最大のアスペクト 比歪みを伴う無切り詰めまでの、切り詰めとアスペクト比歪みの任意の組合わせ を行うことができる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

第１図（ｅ）は、４×３フオーマツトの表示比画面が１６×９フオ一マツト表示 比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが左 右両側に現れている。

第１図（ｆ）は、１つの大きな４×３フオ一マツト表示比画面と３つの小さい４ Ｘ３フオ一マツト表示比画面が同時に表示される表示フォーマットを示す。大き い画面の周辺の外側の小さい画面は、時には、ｐｒｐ、即ち、画面内画面（親子 画面）ではなく、ｐｏｐ、即ち、画面外画面と呼ばれる。ＰＩＦまたは画面内画 面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つの 表示フォーマットに用いられている。ワイドスクリーンテレビジョンに２つのチ ューナが設けられている場合、両方共内部に設けられている場合でも１つが内部 に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合でも、 表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。残 りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理路 とを付加すれば、３以上の動画面を表示できることは理解できよう。また、大画 面と３つの小画面の位置を第１図（ｇ）に示すように切換えることも可能である 。

第１図（ｈ）は、４×３フオ一マツト表示比画面を中央に表示して、６つの小さ い４×３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。上述 したフォーマットと同様、２つのチューナを備えたワイドスクリーンテレビジョ ンであれば、２つの動画面を表示できる。そして、残りの１１画面は静止画面フ ォーマットで表示されることになる。

第１図（１）は、１２の４Ｘ３フオ一マツト表示比画面の基盤目状表示フォーマ ットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適 しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面 である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理 路の数によって決まる。

第１図に示した種々のフォーマットは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジョンで、２ｆ、水平走査用とさ れたものの全体的なブロック図が第２図に示されており、全体を１０で示されて いる。

テレビジョン１０は、概略的に言えば、ビデオ信号入力部２０、シャーシまたは ＴＶマイクロプロセッサ２１６、ワイドスクリーンプロセッサ３０、Ｉｆｕ　２ ｆ＋＋変換器４０、偏向回路５０ＳＲＧＢインタフエース６０、ＹＵＶ−ＲＧＢ 変換器２４０、映像管駆動回路２４２、直視型または投写型管２４４、及び、電 源７０を含んでいる。種々の回路の異なる機能ブロックへのグループ化は、説明 の便宜を図るためのものであって、このような回路相互間の物理的位置関係を限 定することを意図するものではない。

ビデオ信号入力部２ｏは、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンチ線放送アンテナ による受信とケーブルからの受信の両方のための入力を表わす。ＲＦスイッチ２ ０４は、第１のチューナ２０６と第２のチューナ２０８に、どちらのアンテナ入 力を供給するかを制御する。第１のチューナ２０６の出力は、ワンチップ２０２ への入力となる。ワンチップ２０２は、同調制御、水平及び垂直偏向制御、ビデ オ制御に関係する多数の機能を果たす。図示のワンチップは産業用のＴ　Ａ　７ ７７７である。第１のチューナ２０６からの信号からワンチップで生成されたベ ースバンドビデオ信号ＶＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリ ーンプロセッサ３０のＴＶ１入力への入力となる。ビデオスイッチ２００への他 のベースバンドビデオ入力はＡＵＸ　１とＡＵＸ　２で示されている。これらの 入力は、ビデオカメラ、レーザディスクプレーヤ、ビデオテーププレーヤビデオ ゲーム等に用いることができる。シャーシまたはＴＶマイクロプロセッサ２１６ によって制御されるビデオスイッチ２００ノ出力は５ＷＩＴＣＨＥＤ　ＶＩＤＥ Ｏと示されている。この５ＷＩＴＣＨＥＤ　ＶＩＤＥＯはワイドスクリーンプロ セッサ３０へ別の入力として供給される。

第３図を参照すると、スイッチＳＷＩワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ ！信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオ源３１と８２も入力される。Ｓｌと５２の 各々は異なる５−ＶＨＳ源を表わし、各々、別々のルミナンス信号及びクロミナ ンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコーダ の一部として組込まれているような、あるいは、別のスイッチとして実現しても よいスイッチがＴＶマイクロプロセッサ２１６に応答して、ＹＭ及びＣＩＮとし て示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選択 された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として見 なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は主 信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサによっ て、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、Ｕ は（Ｒ−Ｙ）と同等のものを表わし、Ｖは（Ｂ　−Ｙ）と同等である。ＹＭＳＵ Ｍ及びＶＭ信号は、その後の信号処理のためｌこ、ワイドスクリーンプロセッサ でデジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３ｏの一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力として、ＴＶ２信号と５ＷＩＴＣＨＥＤＶＩＤＥＯ信号 の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施でき る。スイッチＳｗ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びクロミ ナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のルミナンス 及びクロミナンス信号の一方ヲ選択スル。Ｙ　ＥＸＴ及びＣＥＸＴ信号は、５− ＶＨ３人力Ｓｔに対応する。Ｙ　／　Ｃデコーダ２２０とスイッチＳＷ３とＳＷ ４は、いくつかの適応型線くし形フィルタで行われているように、組合わせても よい。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信 号路に沿って処理される。選択されたルミナンス出力はＹＡとして示されている 。−Ａ、ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられている。

選択されたクロミナンスは色差信号ＵＡとＶ−Ａに変換される。ＹＡ信号、ＵＡ 倍信号びＶＡ倍信号、その後の信号処理のためにデジタル形式に変換される。主 及び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フォ ーマットの異なる部分についてのビデオ源選択をどのようにするかについての融 通性が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴＩＣＡＬ　ＲＥＳＥＴ　（垂直リセット） 信号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ＩＮＴ　ＶＥＲＴ　Ｒ８Ｔ　ＯＵＴを発生する。ＲＧＢイン タフェース６０中のスイッチが、内部垂直リセット出力信号と外部ＲＧＢ源の垂 直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給され る選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣｔ’Ｊ６゜１１　ヒｆ　 オＭ号の水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離器 ２５０によって生成される。

ｌｆ＊−２ｆ□変換器４０は、飛越し走査ビデオ信号を順次走査される非飛越し 信号に変換する働きをする。例えば、水平線の各々が２度表示されるとか、ある いは、同じフィールド中の隣接水平線の補間によって付加的な水平線の組が生成 される。いくつかの例においては、前の線を用いるか、補間した線を用いるかは 、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じて決め られる。変換回路４０はビデオＲＡＭ４２０と関連して動作する。ビデオＲＡＭ は、順次表示を行うために、フレームの１またはそれ以上のフィールドを記憶す るために用いられる。Ｙ　２ｆａ−Ｕ　２ｆ＋＋及びＶ−２ｆＲ信号としての変 換されたビデオデータはＲＧＢインタフェース６０に供給される。

第１４図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力部 による表示のための、変換ビデオデータまたは外部ＲＧＢビデオデータの選択を 可能とする。外部ＲＧＢ信号は２ｆＮ走査用に適合させられたワイドフォーマッ ト表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサによ ってＲＧＢイン９７　ニー　スｌ、：対し、ＩＮＴ　ＶＥＲＴ　Ｒ８Ｔ　ＯＵＴ として供給されて、選択された垂直同期（ｆ　、、またはｆｖ、□）を偏向回路 ５０に供給できるようにする。このワイドスクリーンテレビジョンの動作によっ て、内部／外部制御信号ＩＮＴ／ＥＸＴを発生させて、外部ＲＧＢ信号の使用者 による選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない場合 に、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、陰極線 管または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェース 回路は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号を検 出する。ＷＳＰマイクロプロセッサ３４０も、外部ＲＧＢ信号に対するカラー及 び色調制御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行うピク チャ・イン・ピクチャプロセッサ３２０を含んでいる。画面白画面という用語は 、時には、ＰＩＦあるいはビクス・イン・ビクス（ｐｉｘ−ｉｎ　ｐｉｘ）と省 略される。ゲートアレー３００が、第１図（ａ）〜第１図（ｉ）の例で示されて いるような、種々の表示フォーマットで主及び副ビデオ信号データを組合わせる 。画面的画面プロセッサ３２０とゲートアレー３００はワイドスクリーンマイク ロプロセッサ（ＷＳＰ　μＦ）３４０の制御下にある。マイクロプロセッサ３４ ０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する。この直列バ スは、データ、クロック信号、イネーブル信号及びリセット信号用の４本の信号 ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また、３レベルのサ ンドキャッスル（砂で作った城）信号として、複合垂直ブランキング／リセット 信号を発生する。あるいは、垂直ブランキング信号とリセット信号は別々の信号 として生成してもよい。複合ブランキング信号はビデオ信号入力部によってＲＧ Ｂインタフェースに供給される。

第１３図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、ＲＧＢインタフェース６０から選択された２１Ｍ水平同期信 号を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる。こ の付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ピン調整に関する ものである。偏向回路５０は２ｆｓフライバツクパルスをワイドスクリーンプロ セッサ３０、Ｉｆや一２ｆｓ変換器４０及びＹＵＶ−ＲＧＢ変換器２４０に供給 する。

ワイドスクリーンテレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源に より付勢するようにできる電源７０によって生成される。

ワイドスクリーンプロセッサ３０を第３図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１５アナ ログーデジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンコーダ２２７である。ｌｆ＋＋および２ｆ＋＋シヤーシの両方に共通のワ イドスクリーンプロセッサの詳細な部分、例えば、ＰＩＦ回路、が第４図に示さ れている。ＰＩＰ回路３０１の重要な部分を構成する画面白画面プロセッサ３２ ０は第５図により詳細に示されている。また、第６図には、ゲートアレー３００ がより詳細に示されている。第３図に示した、主及び副信号路の部分を構成する 多数の素子については、既に詳細に記述した。

第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６か付設されてい る。また、第２のチューナ２０８はＷＳＰ　μＰ３４０と共に動作する。ＷＳＰ 　μＰ３４０は入／出力１１０部３４０Ａとアナログ出力部３４０Ｂとを含んで いる。１１０部３４０Ａは色ＩＩ（ティント）制御信号とカラー制御信号、外部 ＲＧＢビデオ源を選択するためのＩ　ＮＴ／ＥＸＴ信号、及び、スイッチ５ＷＩ −３ＷＢ用の制御信号を供給する。Ｉ１０部は、また、偏向回路と陰極線管を保 護するために、ＲＧＢインタフェースからのＥＸＴ　５ＹＮＣＤＥＴ信号をモニ タする。アナログ出力部３４０Ｂは、それぞれのインタフェース回路２５４．２ ５６および２５８を通して、垂直サイズ、左右調整及び水平位相用制御信号を供 給する。

ゲートアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイ ドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを作 る働きをする。ゲートアレー用のクロック情報は、低域通過フィルタ３７６と協 同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はア ナログ形式で、ＹＭＳＵＭ及びＶ　Ｍｔ’示した信号として、ＹＵＶ７オーマツ トでワイドスクリーンプロセッサに供給される。

これらの主信号は、第４図により詳細に示すアナログ−デジタル変換器３４２と ３４６によってアナログからデジタル形式に変換される。

カラー成分信号は、上位概念的な表記Ｕ及びＶによって示されており、これらは 、Ｒ−Ｙまたは、Ｂ−Ｙ信号、あるいは、■及びＱ信号に付すことができる。シ ステムクロック周波数は１０２４ｆＨ，これは約１６ＭＨｚである、なので、サ ンプルされたルミナンスの帯域幅は８ＭＨｚに制限される。Ｕ及びＶ信号は５０ ０ＫＨｚ、あるいは、ワイド■については１．５ＭＨｚに制限されるので、カラ ー成分データのサンプルは、１つのアナログ−デジタル変換器とアナログスイッ チで行うことができる。このアナログスイッチ、即ち、マルチプレクサ３４４の ための選択線ＵＶ　ＭＵＸは、システムクロックを２で除して得た８ＭＨｚの信 号である。ｌクロック幅の線開始ＳＱＬパルスが、各水平ビデオ線の始点でこの 信号を同期的に０にリセツトする。ついで、ＵＶ　ＭＵＸ線は、その水平線を通 して、各クロックサイクル毎に状響が反転する。

線の長さはクロックサイクルの偶数倍なので、一旦初期化されると、ＵＶ　ＭＵ Ｘの状態は、中断されることなく、０、■、０、■・・・・と変化する。アナロ グ−デジタル変換器３４２と３４６からのＹ及びＵＶデータストリームは、アナ ログ−デジタル変換器が各々、ｌクロックサイクルの遅延を持っているので、シ フトしている。このデータシフトに対応するために、主信号処理路３０４の補間 器制御器からのクロックゲート情報も同じように遅延させられなければならない 。このクロックゲート情報が遅延していないと、削除が行われた時、ＵＶデータ は正しく対をなすように組合わされない。この点は、各ＵＶ対が１つのベクトル を表すので、重要なことである。１つのベクトルからＵ成分は、他のベクトルか らのＶ成分と対にすると、カラーシフトが生じてしまう。先行する対からのＶサ ンプルは、その時のＵサンプルと共に削除される。このＵＶマルチプレクス法は 、各カラー成分（Ｕ。

■）サンプル対に対して２つのルミナンスサンプルがあるので、２：ｌ：１と称 される。Ｕ及びＶの双方に対するナイキスト周波数はルミナンスのナイキスト周 波数の２分の１に実効的に減じられる。従って、ルミナンス成分に対するアナロ グ−デジタル変換器の出力のナイキスト周波数は８ＭＨｚとなり、一方、カラー 成分に対するアナログ−デジタル変換器の出力のナイキスト周波数は４　Ｍ　Ｈ ｚとなる。

ＰＩＦ回路及び／またはゲートアレーは、データ圧線をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ペアド）ピクセ ル圧縮及びディザリングとディザリングを含む、多くのデータ減縮及びデータ回 復構想が開発されている。さらに、ビット数が翼なる異なったディザリングシー ケンスや、ビット数が異なる異なった対ビクセル圧縮が考えられている。多数の 特定のデータ減縮及び回復構想の１つをＷＳＰ　ａＰ３４０によって選択して、 各特定の画面表示フォーマットについて表示ビデオの解像度を最大にするように することができる。

ゲートアレーは、ＦＩＦＯ３５６と３５８として実現できる線メモリと協同して 動作する補間器を含んでいる。補間器とＦＩＦ○は主信号を必要に応じて再サン プル（リサンプル）するために使用される。別に設けた補間器によって、副信号 を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号を 組合わせて、ＹＭＸ、ＵＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信号を 作ることを含む、主及び副の両信号のデータ操作を制御する。上記出力成分はデ ジタル−アナログ変換器３６０．３６２及び３６４によってアナログ形式に変換 される。Ｙ、Ｕ及びＶで示すアナログ形式の信号は、非飛越し走査への変換のた めに、ｌｆｕ　２ｆｓ変換器４０に供給される。また、Ｙ、Ｕ及びＶ信号はエン コーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジャックに 、ワイドフォーマット比出力信号ＹＯＵＴ　ＥＸＴ　／ＣＯＵＴ　ＥＸＴが生成 される。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲートアレ ーからのＣ５ＹＮＣＭＮと、ＰＩＰ回路からのＣ５ＹＮＣＡＵＸから選択する。

スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号として、ＹＭとＣ ５ＹＮＣＡＵＸのどちらかを選択する。

水平同期回路の部分がより詳細に第１２図に示されている。位相比較器２２８は 、低域通過フィルタ２３０、電圧制御発振器２３２、除算器２３４及びキャパシ タ２３６を含む位相ロックループの一部をなしている。電圧制御発振器２３２は 、セラミック共振器または同等のもの２３８に応動して、３２ｆ＋＋で動作する 。電圧制御発振器の出力は、３２で除算されて、適切な周波数の第２の入力信号 として位相比較器２２８に供給される。分周器２３４の出力はＩｆｌＩＲＥＦタ イミング信号である。３２ｆＮＲＥＦタイミング信号とＩｆｗＲＥＦタイミング 信号は１６分のｌカウンタ４００に供給される。２１ｗ出力がパルス幅回路４０ ２に供給される。分周器４００を１ｆｗＲＥＦ信号によってプリセットすること により、この分局器は、確実に、ビデオ信号入力部の位相ロックループと同期的 に動作する。パルス幅回路４０２は２　ｆＨ−ＲＥＦ信号が、位相比較器４０４ 、例えば、ＣＡ　１３９１が適正な動作を行うようにするために充分なパルス幅 を持つようにする。位相比較器４０４は、低域通過フィルタ４０６と２ｆ、電圧 制御発振器４０８を含む第２の位相ロックループの一部を構成している。電圧制 御発振器４０８は内部２ｆｇタイミング信号を発生し、この信号は順次走査され る表示器を駆動するために用いられる。位相比較器４０４への他方の入力信号は 、２ｆＨフライバツクパルスまたはこれに関係付けられたタイミング信号である 。位相比較器４０４を含む第２の位相ロックループを用いることは、入力信号の 各Ｉｆ□期間内で各２ｆ＋を走査周期を対称になるようにするために役立つ。こ のようにしなかった場合は、ラスタの分離、例えば、ビデオ線の半分が右にシフ トし、ビデオ線の半分が左にシフトするというようなことが起きる。

第１３図には、偏向回路５０が詳細に示されている。回路５００は、異なる表示 フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直 のサイズを調整するために設けられている。線図的に示すように、定電流源５０ ２が垂直ランプキャパシタ５０４を充電する一定量の電流ＩつＡＭＰを供給する 。トランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂直リ セット信号に応じて、このキャパシタを周期的に放電させる。

いかなる調、整もしなければ、電流Ｉ□、は、ラスタに最大可能な垂直サイズを 与える。これは、第１図（ａ）に示すような、拡大４×３フオ一マツト表示比信 号源によりワイドスクリーン表示を満たすに必要とされる垂直過走査の大きさに 対応する。より小さな垂直ラスタサイズが必要とされる場合は、可調整電流源５ ０８がＩ　ｍＡＭＰから可変量の電流Ｉ　ＡＤＪを分流させて、垂直ランプキャ パシタ５０４をよりゆっくりと、より小さなピーク値まで充電する。可変電流源 ５０８は、垂直サイズ制御回路によって生成された、例えば、アナログ形式の、 垂直サイズ調整信号に応答する。垂直サイズ調整５００は手動垂直サイズ調整５ １０から独立しており、この手動垂直サイズ調整は、ポテンショメータあるいは 背面パネル調整ノブによって行うことができる。いずれの場合でも、垂直偏向コ イル５１２は適切な大きさの駆動電流を受ける。水平偏向は、位相調整回路５１ ８、左右ピン補正回路５１４．２ｒ、位相ロックループ５２０及び水平出力回路 ５１６によって与えられる。

第１４図には、ＲＧＢインタフェース６０がより詳しく示されている。最終的に 表示される信号が、１ｆ＋＋　２ｆ＊変換器４０の出力と外部ＲＧＢ入力から選 択される。ここで述べるワイドスクリーンテレビジョンを説明するために、外部 ＲＧＢ入力をワイドフォーマット表示比の順次走査源であるとする。外部ＲＧＢ 信号とビデオ信号入力部２０からの複合ブランキング信号がＲＧＢ−ＹＵＶ変換 器６１０に入力される。外部ＲＧＢ信号に対する外部２ｆＨ複合同期信号が外部 同期信号分離器６００に入力される。

垂直同期信号の選択はスイッチ６０８によって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。

ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４．６０６ ．６０８の各々はＷＳＰ　ｕＰ３４０によって生成される内部／外部＠御信号に 応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは、利用者の選 択である。しかし、外部ＲＧＢ源が接続されていない、あるいは、ターンオンさ れていない時に、使用者が不用意にそのような外部源を選択した場合、あるいは 、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損傷を生じ させる可能性がある。そこで、外部同期検出器６０２が外部同期信号の存在を検 出する。この信号がない場合には、スイッチ無効化制御信号が各スイッチ６０４ ．６０６．６０ｇに送られ、外部ＲＧＢ源からの信号がない時に、このような外 部ＲＧＢ源が選択されることを防止する。ＲＧＢ−ＹＵＶ変換器６１０　モ、Ｗ ＳＰμＰ　３４０から色調及びカラー制御信号を受ける。

この発明の構成によるワイドスクリーンテレビジョンを、図示はしていないが、 ２ｆｌｌ水平走査の代わりに１ｆ、水平走査で実施することもできる。ｉｆや回 路を用いれば、ｌｆｓ　２ｆＨ変換器もＲＧＢインタフェースも不要となる。従 って、２ｆＭ走査周波数の外部ワイドフォーマット表示比ＲＧＢ信号の表示のた めの手段はなくなることになる。ｌｆ＋＋回路用のワイドスクリーンプロセッサ と画面内画面プロセッサは非常に類似したものとなる。ゲートアレーは実質的に 同じでよいが、全ての入力と出力を用いることはないであろう。ここに記載する 種々の解像度増強構想は、一般的に言って、テレビジョンがｌｆｎ走査で動作し ようと、２ｆ８走査で動作しようと関係なく採用できる。

第４図は、ｌｆｓ及び２ｆ＋ｉシヤーシの両方について同じとすることができる 、第３図に示したワイドスクリーンプロセッサ３０をさらに詳細に示すブロック 図である。

Ｙ　Ａ、Ｕ　Ａ及びＶＡ倍信号、解像度処理回路３７０を含むことのできる画面 内画面プロセッサ３２０の入力となる。この発明の一態様によるワイドスクリー ンテレビジョンは、ビデオの伸張及び圧縮ができる。第１図にその一部を示した 種々の複合表示フォーマットにより実現される特殊効果は画面内画面プロセッサ ３２０によって生成される。このプロセッサ３２０は、解像度処理回路３７０か らの解像度処理されたデータ信号Ｙ　ＲＰ、Ｕ　ＲＰ及びＶ　ＲＰを受信するよ うに構成できる。解像度処理は常に必要なわけではなく、選択された表示フォー マット中に行われる。第５図に、画面内画面プロセッサ３２０がさらに詳細に示 されている。画面内画面プロセッサの主要成分は、アナログ−デジタル変換器部 ３２２、入力部３２４、高速スイッチ（ＦＳＷ）及びバス部３２６、タイミング 及び制御部３２８、及びデジタル−アナログ変換部３３０である。タイミング及 び制御部３２８の詳細が第１１図に示されている。

画面内画面プロセッサ３２０は、例えば、トムソン・コンシューマ・エレクトロ ニクス・インコーホレーテッドにより開発された基本ＣＰＩＰチップを改良した ものとして実施できる。この基本ＣＰＩＰチップの詳細は、インディアナ州イン ディアナポリスのトムソン・コンシューマ・エレクトロニクス・インコーホレー テッドから発行されているｒＴｈｅ　ＣＴＣ１４０Ｐｉｃｔｕｒｅ　ｉｎ　Ｐｉ ｃｔｕｒｅ　（ＣＰＩＰ）Ｔｅｃｈｎｉｃａｌ　Ｔｒａｉｎｉｎｇ　Ｍａｎｕａ ｌ　（ＣＴＣ１４０画面内画面（ＣＰＩＰ）技術トレーニング　マニュアル）」 に記載されている。

多数の特徴あるいは特殊効果が可能である。次はその一例である。基本的な特殊 効果は、第１図（Ｃ）に示すような、大きい画面上に小さい画面が置かれたもの である。

これらの大小の画面は同じビデオ信号あるいは別のビデオ信号からでもよく、ま た、入れ換えもできる。一般に、オーディオ信号は常に大きい画面に対応するよ うに切換えられる。小画面はスクリーン上の任意の位置に動かすこともできるし 、あるいは、多数の子め定められた位置に移させることができる。ズーム効果は 、小画面のサイズを、例えば、多数の子め設定されたサイズの任意のものへ大き くしたり小さくする。ある点において、例えば、第１図（ｄ）に示す表示フォー マットの場合、大小の画面は同じ大きさとなる。

単一画面モード、例えば、第１図（ｂ）、第１図（ｅ）あるいは第１図（ｆ）に 示すモードの場合、使用者は、その単一画面の内容を、例えば、１．０　：　１ 〜５．１：ｌの比の範囲でステップ状にズーム・インすることができるズームモ ードでは、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上の 画像を画面の異なる領域内で動かすことができる。いずれの場合でも、小さい画 面、大きい画面あるいはズームした画面を静止画面（静止画面フォーマット）と して表示できる。この機能により、ビデオの最後の９フレームを繰返しスクリー ン上に表示するストロボフォーマットが可能となる。フレームの繰返し率は、１ 秒につき３０フレームから０フレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビジョンで使用される画面内画 面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本 的ＣＰＩＰチップを１６×９スクリーンを有するテレビジョンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１６Ｘ　９スクリーンを走 査することによって、実効的に水平方向に４／３倍の拡大が生じ、そのために、 アスペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部 スピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がス クリーン全体に表示されない。

通常のテレビジョンで使用されているような基本ＣＰＩＰチップを基にした既存 の画面内画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆＨの クロックでサンプルされる。即ち、ＣＰＩＰチップに関連するビデオＲＡＭに記 憶されたデータは、入来する副ビデオ源に対しオーソゴナルに（ｏｒｔｈ−ａｇ ｏｎａｌｌｙ）にサンプルされない。これが基本ＣＰＩＰ法によるフィールド同 期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな性賀の ために、サンプルされたデータにスキニーエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないＣＰＩチップと共に用いた結果である。例えばビデオＲＡ　Ｍ　３５ ０のようなビデオＲＡＭからのデータが表示される時は、スキューエラーは、画 面の垂直端縁に沿ったランダムなジッタとして現れ、一般には、非常に不快であ ると考えられる。

基本ＣＰＩＰチップと異なり、この発明の構成に従う画面白画面プロセッサ３２ ０は、複数の表示モードの１つで、ビデオデータを非対称に圧縮するように変更 されている。この動作モードでは、画面は水平方向に４：１で圧縮され、垂直方 向には３１で圧縮される。この非対称圧縮モードにより、アスペクト比歪みを有 する画面が生成されて、ビデオＲＡＭに記憶される。画面中の事物は水平方向に 詰め込まれる。しかし、これらの画面が通常の通り、例えば、チャンネル走査モ ードで、読出されて、１６×９フオ一マツト表示比スクリーン上に表示されると 、画面は正しく見える。この画面はスクリーンを満たし、アスペクト比歪みはな い。この発明のこの態様による非対称圧縮モードを用いると、外部スピードアッ プ回路を用いることなく、１６Ｘ９のスクリーン上に特別の表示フォーマットを 生成することが可能となる。

第１１図は、例えば、上述したＣＰＩＰチップを変更した画面白画面プロセッサ のタイミング及び制御部３２８のブロック図であり、このタイミング及び制御部 ３２８は、複数の選択可能な表示モードの１つとしての非対称圧縮を行うための デシメーション（ｄｅｃｉ■ａｔｉｏｎ）回路３２８Ｃを含んでいる。残りの表 示モードは異なるサイズの副画面を生成できる。水平及び垂直デシメーション回 路の各々はＷＳＰ　μＰ３４０の制御の下に値のテーブルから圧縮係数をめるよ うにプログラムされたカウンタを含んでいる。値の範囲は１：１２：１．３：１ 等とすることができる。圧縮係数は、テーブルをどのように構成するかに応じて 対称的にも非対称にもできる。圧縮比の制御ハ、ＷＳ　Ｐ　ｕ　Ｐ３４０の制御 下で、完全にプログラマブルな汎用デシメーション回路によって行うことができ る。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働く画面白画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、水平及び垂直同期パ ルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面白画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部がらの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中 断するであろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭ クロック）は自走発振器によって決められる。静止及びズームモード用には、サ ンプルクロックは入来ビデオ水平同期信号にロックされる。これらの特別なケー スでは、入来ビデオ水平同期の周波数は表示クロック周波数と同じである。

再び第４図を参照すると、画面白画面プロセッサからのアナログ形式のＹ、Ｕ、 ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ 再符号化することができる。エンコーダ回路３６６は３．５８ＭＨ２発振器３８ ０と協同して動作する。このＹ／ＣＰＩＰＥＮＣ信号は、再符号化Ｙ／Ｃ成分を 主信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示せ ず）に接続してもよい。この点以後、ＰＩＰ符号化ＹＳＵＳＶおよび同期信号が 、シャーシの残部における水平及び垂直タイミングの基礎となる。この動作モー ドは、主信号路中の補間器及びＦＩＦＯの動作に基づ＜ＰＩＦのズームモードの 実行に適している。

さらに第５図を参照すると、画面白画面プロセッサ３２０は、アナログ−デジタ ル変換部３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タ イミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる 。一般に、画面白画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナ ンス（Ｙ）及び色差信号（Ｕ、　Ｖ）とし、その結果をサブサンプルして、上述 したような１メガビツトのビデオＲＡ　Ｍ　３５０に記憶させる。

画血内画面プロセッサ３２０に付設されているビデオＲＡＭ３５０は１メガビツ トのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータの１フィー ルド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費用 がかかり、さらに複雑な操作回路構成が必要となるであろう。ＷＩＩチャンネル のサンプル当たりのビット数を少なくすることは、全体を通じて８ビツトサンプ ルで処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味 する。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題 とはならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイ ズの場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデー タの量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の 構想を選択的に実施することができる。例えば、対ピクセル圧縮及びディザリン グと逆ディザリングを含む多数のデータ減縮及びデータ回復構想が開発されてい る。ディザリング回路は、ビデオＲＡ　Ｍ　３５０の下流、例えば、以下に詳述 するように、ゲートアレーの副信号路中に配置する。さらに、異なるビット数を 伴う異なるディザリングと逆ディザリングシーケンス、及び、異なるビット数の 異なる対ピクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表 示ビデオの解像度を最大にするために、多数の特定データ減縮及び回復構想の１ つをＷＳＰ　μＰによって選ぶことができる。

ルミナンス及び色差信号は、８：１：１の６ビツトＹ１ＵＳＶ形式で記憶される 。即ち、各成分は６ビツトサンプルに量子化される。色差サンプルの６対に対し ８個のルミナンスサンプルがある。画面白画面プロセッサ３２０は、入来ビデオ データが、入来Ｗ１ビデオ同期信号にａ７りされた６４０ｆ、クロック周波数で サンプルされるようなモードでは動作させられる。このモードでは、ビデオＲＡ Ｍに記憶されたデータはオーソゴナルにサンプルされる。データが画面白画面プ ロセッサのビデオＲＡＭ３５０から読出される時は、このデータは入来１１ビデ オ信号にロックされた同じ６４０ｆｓクロツクを用いて読出される。しかし、こ のデータはオーソゴナルにサンプルされ記憶されるが、そして、オーソゴナルに 読出せるが、主及びシ１ビデオ源の非同期性のために、ビデオＲＡＭ３５０から 直接オーソゴナルには表示できない。主及び副ビデオ源は、それらが同じビデオ 源からの信号を表示している時のみ、同期していると考えられる。

ビデオＲＡ　Ｍ　３５０からのデータの出力である副チャンネルを主チャンネル に同期させるには、さらに処理を行う必要がある。第４図を再び参照すると、ビ デオＲＡＭの４ビツト出力ポートからの８ビツトデータブロツクを再組合わせす るために、２つの４ビツトラツチ３５２Ａと３５２Ｂが用いられる。この４ビツ トラツチは、データクロック周波数を１２８Ｏｆ□から６４０ｆｓに下げる。

一般には、ビデオ表示及び偏向系は主ビデオ信号に同期化される。前述したよう に、ワイドスクリーン表示を満たすようにするためには、主ビデオ信号はスピー ドアップされねばならない。副ビデオ信号は、第１のビデオ信号とビデオ表示と に、垂直同期せねばならない。副ビデオ信号は、フィールドメモリ中で１フィー ルド周期の何分の１かだけ遅延させ、線メモリで伸張させるようにすることがで きる。副ビデオデータの主ビデオデータへの同期化は、ビデオＲＡ　Ｍ　３５０ をフィールドメモリとして利用し、先入れ先出しくＦＩＦＯ）線メモリ装置３５ ４を信号の伸張に利用することにより行われる。ＦＩＦＯ３５４のサイズは２０ ４８Ｘ　８である。ＦＩＦＯのサイズは、読出し／書込みポインタの衝突（ｃｏ ｌｌｉｓｉｏｎ）を避けるに必要であると合理的に考えられる最低線記憶容量に 関係する。読出し／書込みポインタの衝突は、新しいデータがＦＩＦＯに書込ま れ得る時がくる前に、古いデータがＦＩＦＯから読出される時に生じる。読出し ／書込みポインタの衝突は、また、古いデータがＦＩＦＯから読出される時がく る前に、新しいデータがメモリを重ね書き（ｏｖｅｒｗｒｉｔｅ）する時にも生 じる。。

ビｆ　才ＲＡ　Ｍ　３５０からの８ビツトのＤＡＴＡ　ＰＩＦデータブロックは 、ビデオデータをサンプルするために用いたものと同じ画面白画面プロセッサ６ ４０　ｆやクロック、即ち、主信号ではなく副信号にロックされた６４０ｆ１． Ｉクロックを用いて２０４８Ｘ　８　Ｆ　Ｉ　Ｆ　Ｏ３５４ニ書込まれる。Ｆ［ ＦＯ３５４は、主ビデオチャンネルの水平同期成分にロックされた１０２４　ｆ πの表示クロックを用いて読出される。互いに独立した読出し及び書込みポート クロックを持った複数線メモリ（Ｆ　Ｉ　ＦＯ）を用いることにより、第１の周 波数でオーソゴナルにサンプルされたデータを第２の周波数でオーソゴナルに表 示することができる。しかし、読出し及び書込み両クロックが非同期の性質を持 っていることにより、読出し／書込みポインタの衝突を避けるための対策をとる 必要がない。

ゲートアレー３００の主信号路３０４、副信号路３０６及び出力信号路３１２が ブロック図の形で第６図に示されている。ゲートアレーはさらに、クロック／同 期回路３２０とｗｓｐ　μＰデコーダ３１０を含んでいる。ＷＳＰ　μＰデコー ダ３１０のＷＳＰ　ＤＡＴＡで示したデータ及びアドレス出力ラインは、画面白 画面プロセッサ３２０と解像度処理回路３７０と同様に、上述した主回路及び信 号路にも供給される。ある回路がゲートアレーの一部をなすがなさないかは、殆 ど、この発明の詳細な説明を容易にするための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマットを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の捕間の性質に応じた長さの時間、先 入れ先出しくＦＩＦＯ）線メモリ３５６に記憶される。組合わされたクロミナン ス成分Ｕ／Ｖ　ＭＮはＦＩＦＯ３５８に記憶される。副信号のルミナンス及びク ロミナンス成分Ｙ　ＰＩＰｌＵ　ＰＩＰ及びＶ　ＰＩＰはデマルチプ１ノクサ３ ５５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間器３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成される 。

ある場合には、副表示が第１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面白画面プロセッサ及びビデオＲＡ　Ｍ　３５０に付随するメ モリの制限のために、そのような大きな面積を満たすには、データ点、即ち、ピ クセルの数が不足することがある。そのような場合には、解像度処理回路３５７ を用いて、データ圧縮あるいは減縮の際に失われたピクセルに置き代えるべきピ クセルを副ビデオ信号に回復することができる。この解像度処理は第４図に示さ れた回路３７０によって行われるものに対応させることができる。例えば、回路 ３７０はディザリング回路とし、回路３５７をディザリング回路とすることがで きる。

副信号の補間は副信号路３０６で行わせることができる。ＰＩＦ回路３０１は６ ビツト（７）Ｙ、Ｕ、Ｖ、８：１：ｌフィールドメモリ、ビデオＲＡＭ３５０を 操作して、入来ビデオデータを記憶させる。ビデオＲＡＭ３５０は複数のメモリ 位置にビデオデータの２フィールド分を保持する。各メモリ位置はデータの８ビ ツトを保持する。

各８ビツト位置には、１つの６ビツトＹ（ルミナンス）サンプル（６４０ｆイで サンプルされている）と、２つの他のビットがある。これらの２つの他のビット は高速スイッチデータ（ＦＳＷ　ＤＡＴ）またはＵまたはＶサンプル（８０ｆＨ でサンプルされている）の一部を保持している。このＦＳＷ　ＤＡＴ値は次のよ うに、ビデオＲＡＭにどちらの形式のフィールドが書込まれたかを示す。

ＦＳＷ　ＤＡＴ＝Ｏ：　画面なし ＦＳＷ　ＤＡＴ＝１：　上側（奇数番目）のフィールド ＦＳＷ　ＤＡＴ＝２：　下側（偶数番目）のフィールド これらのフィールドはビデオＲＡＭ中の、第１５図のメモリ位置を示す図によっ て示唆されているように、水平及び垂直アドレスによって規定された境界を持つ 空間位置を占める。この境界は高速スイッチデータを画面なしから有効フィール ドに、または有効フィールドから画面なしに変えることによりそれぞれのアドレ スに規定される。高速スイッチデータのこのような遷移が、ＰＩＦボックスある いはＰＩＦオーバレイとも呼ばれるＰＩＦ挿入画面の周縁を規定する。ＰＩＦ画 面中の事物の画像アスペクト比はＰＩＦボックスあるいはオーバレイのフォーマ ット表示比、例えば、４Ｘ３あるいは１６Ｘ９には関係なく、制御することがで きる。スクリーン上のＰＩＰオーバレイの位置は、主信号の各フィールドに対す る走査の開始点における、ビデオＲＡＭの読出しポインタの開始アドレスによっ て決まる。ビデオＲＡＭ３５０には２フィールド分のデータが記憶されており、 表示期間中、ビデオＲＡＭ３５０全体が読出されるので、表示走査中に両方のフ ィールドが読出される。ＰＩＦ回路３゜ｌが、高速スイッチデータと読出しポイ ンタの開始位置とを用いて、表示のためにメモリからどちらのフィールドが読出 されるべきかを決定する。主ビデオ源に口、りされている表示器が主画面の上側 フィールドを表示している時は、次に、ビデオＲＡＭの副画面の上側フィールド に対応する部分がビデオＲＡＭから読出され、アナログデータに変換され、表示 されるのが当然であるように思える。

これは、主及び副ビデオ源間の全ての可能な位相関係の中のほぼ半分については 、あてはまる。問題は、ＰＩＰモードにおける圧縮された画面に関しては、ビデ オＲＡＭの読出しの方がビデオＲＡＭへの書込みよりも常に高速で行われること によって生じる。同じフィールド形式が同時に書込まれ読出されていると、読出 しメモリポインタが書込みポインタに追いついてしまう。これが起きると、小画 面のどこかで運動の分断（ｔｅａｒ）が５０％の確率で生じる。従って、この運 動分断の問題に対処するために、ＰＩＦ回路は常に、その時書込まれているもの と反対のフィールド形式を読出す。読出されているフィールド形式が表示されつ つあるものと逆のフィールド形式であれば、ビデオＲＡＭに記憶されている偶数 フィールドは、メモリから読出される時にそのフィールドの最上部の線が取り除 かれて、反転される。その結果、小画面は運動分断を生じることなく、正しいイ ンタレース関係を保持する。このフィールド同期化により、最終的に、ｃｐｒｐ チブブはＰＩＰ　ＦＳＷと呼ばれる信号を供給する。これが、主及び副チャンネ ルＹ／Ｃ（ルミナンス情報及び変調されたクロミナンスビデオ情報）信号間を切 り換えるアナログスイッチに、Ｐ　Ｉ　Ｐｉｔ号が供給するオーバレイ信号であ る。

第４Ｆｊ！Ｊと第１（ｌＩｊ！：ｉを参照すると、副ビデオ入力データは６４０ ｆＨの周波数でサンプルされ、ビデオＲＡＭ３５０に記憶される。副データはビ デオＲＡ　Ｍ　３５０から読出され、ＶＲＡＭ　ＯＵＴとして示されている。Ｐ ＩＦ回路３０１は、また、副画面を水平及び垂直方向に、非対称に減縮すること ができると同時に、同じ整数の係数分の１に減縮することもできる。副チヤンネ ルデータは、４ビツトラツチ３５２Ａと３５２Ｂ１副Ｆ［ＦＯ３５４、タイミン グ回路３６９及び同期回路３７１によって、バッファされ主チヤンネルデジタル ビデオに同期化される。ＶＲＡＭ　ＯＵＴデータは、デマルチプレクサ３５５に よって、Ｙ（ルミナンス）、ＵＳＶ（カラー成分）及びＦＳＷ　ＤＡＴ（高速ス イッチデータ）に分類される。ＦＳＷ　ＤＡＴは、どのフィールド型式がビデオ ＲＡＭに書込まれたかを示す。ＰＩＰ　ＦＳＷ信号がＰＩＰ回路から直接供給さ れ、出力制御回路に加えられる。ここで、ビデオＲＡＭから読出されたフィール ドのどちらが表示されるかが決められる。最後に、副チヤンネルビデオ成分デー タが、第６図の３つの出力マルチプレクサ３１５．３１７及び３１９を通して表 示器に出力として与えられるべく選択される。

複合またはＹ／Ｃインタフェースにおけるアナログスイッチを使用してＰＩＦ小 画面を重ね合わせる代わりに、ＷＳＰ　μＰ３４０がＰｒＰの重ね合わせをデジ タル的に行う。

副チャンネルは６４０ｆｗでサンプルされ、一方主チヤンネルは１１０２４ｆで サンプルされる。副チャンネルＦＩＦ　０３５４　（２０４８ｘ　８　）は、デ ータを、副チヤンネルサンプル周波数から主チャンネルクロ１７周波数に変換す る。

この過程において、ビデオ信号は８１５（１０２４／６４０　）の圧縮を受ける 。これは、副チャンネル信号を正しく表示するに必要な４／３の圧縮より大きい 。従って、副チャンネルは、４×３の小画面を正しく表示するためには、補間器 ３５９によって伸張されねばならない。補間器３５９は補間器制御回路３７１に よって制御され、補間器制御回路３７１自身はＷＳＰ　μＰ３４０に応答する。

必要とされる補間器による伸張の量は５／６である。伸張係数Ｘは次のようにし て決められる。

Ｘ＝　（６４０／１０２４）　＊　（４／３）　＝５／６従って、小画面がＰＩ Ｆプロセッサによってどのように縮小されても、補間器３５９を５／６伸長（５ サンプルを入力し、６サンプルを出力する）を行うように設定することによって 、小画面を表示器上に４×３のフォーマットで正しく表示することができる。

ＰＩＰ　ＦＳＷデータは、ｐｒｐビデオデータが正しいＰＩＦアスペクト比を維 持するために水平にラスタマツピングされているので、ＣＰＩＰ　ＶＲＡＭのど のフィールドが表示されるべきかを判断するためには、充分に良い方法ではない 。ＰＩＦ小画面は正しいインタレースを保持するであろうが、一般には、ＰＩＦ オーバレイ領域は水平方向のサイズが間違っている。ＰＩＦオーバレイサイズが 正しくなる唯一の場合は、補間器３５９を用いた５／８伸長の場合で、これは１ ６×９の小画面を生じるものである。他の全ての補間器の設定では、オーバレイ ボックスは１６×９を維持するが、挿入画面は水平方向に変動するであろう。Ｐ ＩＰ　ＦＳＷ信号はＰＩＰオーバレイの正しい水平サイズに関する情報を持って いない。ＰＩＦ回路が同期アルゴリズムを終了する前に、ビデオＲＡＭデータが 読出される。従って、ビデオＲＡＭデータストリームＶＲＡＭ　ＯＵＴに埋め込 まれている高速スイッチデータＦＳＷ　ＤＡＴはビデオＲＡＭに書込まれたフィ ールド形式に対応している。ビデオＲＡＭビデオ成分データ（Ｙ、Ｕ、Ｖ）は運 動分断が補償され、正しいインクレースが行われるが、ＦＳＷ　ＤＡＴは変更さ れない。

この発明の構成によれば、ＰＩＦオーバレイボックスは、ＦＳＷ　ＤＡＴ情報が ビデオ成分データ（Ｙ、Ｕ。

■）と共に伸長され、補間されるので、正しいサイズを持つ。ＦＳＷ　ＤＡＴ情 報はオーバレイ領域の正しいサイズ情報を持っているが、どちらのフィールドが 表示されるべき正しいフィールドかを指示しない。ＰＩＰ　ＦＳＷとＦＳＷ　Ｄ ＡＴを一緒に用いて、インタレースの完全性と正しいオーバレイサイズを維持す る問題を解決することができる。通常動作では、ＣＰＩＰチップが４×３テレビ ジョン受像機で使用されるので、ビデオＲＡＭにおけるフィールドの位置は任意 である。フィールドは垂直あるいは水平に整列させてもよいし、全く整列させな くてもよい。ワイドスクリーンプロセッサとＣＰＩＰチップをコンパティプルに 動作するようにするためには、ＰＩＰフィールド位置が同じ垂直線上に記憶され ないようにする必要がある。即ち、ＰＩＦフィールドは、同じ垂直アドレスが上 側フィールド形式と下側フィールド形式の両方に使用されることがないようにプ ログラムされよう。プログラミングの観点からは、ＰＩＦフィールドをビデオＲ ＡＭ３５０中で、第１５図に示すように、垂直に整列させるような態様で、記憶 させることが便利である。

信号ＰＩＰ　ＯＶＬがアクティブな時、即ち、高の時、この信号は出力制御回路 ３２１に働いて副データを表示させるようにする。ＰＩＰ　ＯＶＬ信号を発生す る回路のブロック図を１１６図に示す。回路６８０は、Ｑ出力がマルチプレクサ ６８８の一方の入力とされたＪ−にフリップフロップ６８２を含んでいる。マル チプレクサ６８８の出力はＤ型フリップ７０ツブ６８４の入力とされ、Ｄ型フリ ップフロップ６８４のＱ出力はマルチプレクサ６８８の他方の入力及びＡＮＤゲ ート６９０の一方の入力に接続されている。ＰＩＰ　ＦＳＷ信号とＳＱＬ　（線 開始）信号がフリップフロップ６８２のＪ及びに入力として加えられる。排他的 ＯＲゲート６８６には２つの高速スイッチデータビットＦＳＷ　ＤＡＴＯ及びＦ ＳＷ−ＤＡＴ　１信号が入力として供給される。論理排他入力である（１．０） と（０，１）の値は、それぞれ、偶数番目と奇数番目の有効フィールドを示す。

論理排他的でない（０，Ｏ）と（１，１）の値はビデオデータが有効なものでは ない個とを示す。（０，１）または（１，０）のいずれか一方から（０，Ｏ）ま たは（１，１）のいずれか一方への遷移、または（０，０）または（１，１）の いずれか一方から（０，１）または（１，０）のいずれか一方への遷移がＰＩＦ ボックスまたはＰＩＦオーバレイを規定する境界遷移を示す。排他的ＯＲゲート ６８６の出力はＡＮＤゲート６９０への第２の入力となる。

ＡＮＤゲート６９０の第３の入力はＲＤ　ＥＮ　ＡＸ信号、即ち、副ＦＩＦＯ３ ５４に対する読出しイネーブル信号である。ＡＮＤゲート６９０の出力がＰＩＰ 　ＯＶＬ信号である。回路６８０は、ＰＩＰ　ＦＳＷがアクティブになる時から オーバレイ領域が実際にイネーブルされるまでに１線（フィールド線）期間の遅 延を導入する。

これはビデオデータ路でＦＩＦＯ３５４が同じく１フイールド線遅延を表示中の ＰＩＦビデオデータに導入することにより説明される。従って、ＰＩＦオーバレ イはＰＩＦ回路によってプログラムされた時よりもｌフィールド線遅いが、完全 にビデオデータ上に重ねられる。ＲＤＥＮ　ＡＸ信号は、有効な副ＦＩＦＯデー タがＦＩＦＯ３５４から読出された時のみに、ＰＩＦが重ねて表示される（オー バレイされる）ようにする。このことは重要な点である。なぜなら、ＰＩＦＯデ ータは読出し後にＦＩＦＯデータが保持されることもあるためである。これによ って、ＰＩＦオーバレイ論理はＰＩＦオーバレイが有効なＰＩＦデータの外側で アクティブになっていると判断する可能性がある。ＰＩＦオーバレイをＲＤ　Ｅ Ｎ　ＡＸでイネーブルすることは、ＰＩＦデータが有効であることを保証する。

この発明の構成によれば、小画面副ビデオのオーバレイあるいはボックスは、そ の副ビデオがどのように伸長され、あるいは圧縮され、あるいは補間されたもの であったとしても、それには関係なく、正しい位置とサイズで表示される。この 動作は、４Ｘ３．１６×９、及び他のフォーマットの小画面ビデオ源に有効であ る。

クロミナンス成分Ｕ　ＰＩＰとＶ　ＰＩＰｌ［［３６７によって、ルミナンス成 分の補間の内容に応じて決まる長さの時間遅延され、信号Ｕ　ＡＵＸとＶ　ＡＵ Ｘが出力として生成される。主信号と副信号のそれぞれのＹｌＵ及びＶ成分は、 Ｆ　Ｉ　Ｆ　０３５４．３５６及び３５８ノ読出しイネーブル信号を制御するこ とにより、出力信号路３１２中のそれぞれのマルチプレクサ３１５．３１７及び ３１９で組合わされる。マルチプレクサ３１５．３１７．３１９は出力マルチプ レクサ制御回路３２１に応答する。この出力マルチプレクサ制御回路３２１は、 画面内画面プロセッサとＷＳＰ　μＰ３４０からのクロック信号ＣＬＫ、線開始 信号ＳＯＬ、ＨＣ０ＵＮＴ信号、垂直ブランキングリセット信号及び高速スイッ チの出力に応答する。マルチプレクサされたルミナンス及びクロミナンス成分Ｙ 　ＭＸ％ＵＭＸ及びＶ　ＭＸは、それぞれのデジタル／アナログ変換器３６０． ３６２及び３６４に供給される。第４図に示すように、このデジタル−アナログ 変換器３６０．３６２．３６４の後段には、それぞれ低域通過フィルタ３６１． ３６３．３６５が接続されている。画面内画面プロセッサ、ゲートアレー及びデ ータ減縮回路の種々の機能はＷＳＰ　μＰ３４０によって制御されるＷＳＰ　μ Ｐ３４０は、これに直列バスを介して接続されたＴＶ　μＰ　２１６に応答する 。

この直列バスは、図示のように、データ、クロック信号、イネーブル信号及びリ セット信号用のラインを有する４本線バスとすることができる。ＷＳＰ　μＰ３ ４０はＷＳＰ　μＰデコーダ３１０を通してゲートアレーの種々の回路と交信す る。

１つのケースでは、４Ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未満に減じる ことによって行うことができる。サンプル補間器は、５−ＶＨＳフォーマットで は５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４　ｆ　Ｎの時は ８ＭＨｚであるナイキスト折返し周波数の大きなパーセンテージを占めるので、 入来ビデオを新たなピクセル位置に計算しなおすために用いられる。

第６図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａｔｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦＩＦＯ３５６と補間器３３７の相対位置に対する主信号路３０４のト ポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮に必 要とされる場合などに、補間器３３７がＦＬＦＯ３５６に先行するようにするか 、伸張に必要とされる場合のように、ＦＩＦＯ３５６が補間器３３７に先行する ようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５に応 答し、この回路３３５自体はＷＳＰ　μＰ３４０に応答する。小画面のモードで は、副ビデオ信号がビデオＲＡ　Ｍ　３５０に記憶するために圧縮され、実用目 的には伸張のみが必要であることが想起されよう。従って、副信号路にはこれら に相当するスイッチは不要である。

主信号路は第９図により詳細に示されている。スイッチ３２３は２つのマルチプ レクサ３２５と３２７によって具体化されている。スイッチ３３１はマルチプレ クサ３３３によって具体化されている。これら３つのマルチプレクサはルート制 御回路３３５に応答し、このルート制御回路３３５自体はＷＳＰ　μＰ３４０に 応答する。水平タイミング／同期回路３３９が、ラッチ３４７．３５１及びマル チプレクサ３５３の動作を制御し、また、ＦＩＦＯの書込みと読出しを制御する タイミング信号を発生する。クロック信号ＣＬＫと線開始信号ＳＯＬはクロック ／同期回路３２０によって生成される。アナログ−デジタル変換制御回路３６９ は、Ｙ　ＭＮ、ＷＳＰ　μＰ３４０、及びＵＶ　ＭＮの最上位ビットに応答する 。

補間器制御回路３４９は、中間ピクセル位置値（Ｋ）、補間器補償フィルタ重み 付け（Ｃ）、及び、ルミナンスに対するクロックゲーティング情報ＣＧＹとカラ ー成分に対するクロックゲーティング情報ＣＧＵＶを生成する。

圧縮を行うためにサンプルをいくつかのクロック時に書込まれないようにし、あ るいは、伸張のために、いくつかのサンプルを複数回読出せるようにするために 、ＦＩＦＯデータの中断（デシメーション）または繰返しを行わせるのが、この クロックゲーティング情報である。

ＦＩＦＯを用いてビデオ圧縮及び伸張を実施することは可能である。例えば、Ｗ ＲＥＮ　ＭＮ　Ｙ信号により、データをＦＩＦＯ３５６に書込むことができる。

４個目ごとのサンプルがこのＦＩＦＯに書込まれることを禁止することができる 。これによって、４／３圧縮が行われる。ＦＩＦＯから読出されるデータが凹凸 にならずに、滑らかとなるように、ＦＩＦＯに書込まれているルミナンスサンプ ルを再計算するのは、補間器３３７の機能である。伸張は圧縮と全（逆の態様で 行うことができる。圧縮の場合は、書込みイネーブル信号には、禁止パルスの形 でクロックゲーティング情報が付されている。データの伸張のためには、クロッ クゲーティング情報は読出しイネーブル信号に適用される。これにより、データ がＦＩＦＯ３５６から読出される時に、データの中断が行われる。この場合、サ ンプルされたデータを凹凸のある状態から滑らかになるように再計算するのは、 この処理中はＰＩＦＯ３５６に後続した位置にある補間器３３７の機能である。

伸張の場合、データは、ＰＩＦＯ３５６から読出されている時及び補間器３３７ にクロック書込みされている時に、中断されねばならない。これは、データが連 続して補間器３３７中をクロックされる圧縮の場合と異なる。

圧縮及び伸張の両方の場合において、クロックゲーティング動作は、容易に、同 期した態様で行わせることができる。即ち、事象は、システムクロック１０２４ 　ｆ　Ｈの立上がりエツジを基礎にして生じる。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーシタン及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばならなくなってし まう。この「ダブルクロックされる」という語は、１つのクロックサイクル中に ２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロックサイクル中 に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。その 結果、書込みまたは読出しクロック周波数がシステムクロック周波数の２倍とな らねばならないので、回路構成をシステムクロックに同期して動作するようにす ることはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の目 的に対して、１つの補間器と１つのＦ　Ｉ　ＦＣ）Ｌか必要としない。ここに記 載したビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、 ２つのＦＩＦＯを用いた場合のみ、ダブルクロッキングを避けることができる。

その場合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧縮用の１つのＦＩ ＦＯを補間器の後に置く必要がある。

ワイドスクリーンプロセッサは、垂直ズーム機能を実行するための垂直偏向の制 御も行うことができる。ワイドスクリーンプロセッサのトポロジーは、副及び主 チャンネル水平ラスクのマツピング（補間）機能が互いに独立しており、かつ、 （垂直偏向を操作する）垂直ズームから独立して行われるようにしたものである 。このトポロジのために、主チャンネルは正しいアスペクト比の主チヤンネルズ ームを保持するために、水平及び垂直両方向に伸長されることがある。しかし、 副チヤンネル補間器の設定を変えなければ、ＰＩＦ　（小画面）は垂直にはズー ムされるが、水平にはズームされない。従って、ＩＩチャンネル補間器は、垂直 の伸長が行われる時にＰＩＦ小画面の正しい画像アスペクト比を維持するために より大きな伸長を行うようにすることができる。

このプロセスの良い例は、主チャンネルが１６×９郵便受は素材を表示している 場合である。主水平ラスタマツピングはｌ：１（即ち、伸長圧縮無し）に設定さ れる。

垂直は、郵便受は素材に付随する黒色のバーを除くために、３３％ズームされる （即ち、４／３だけ伸長される）。これで、主チヤンネル画像アスペクト比は正 しくなる。垂直ズームを行わない場合の４×３素材に対する副チャンネルの通常 の設定は５／６である。伸長係数Ｘの異なる値は次のようにしてめる。

ｘ＝　（５／６）＊　（３／４）＝５／８副チャンネル補間器３５９が５／８に 設定されている時は、正しい小画面画像アスペクト比が保持され、ＦＩＲ中の事 物はアスペクト比歪みなしに表示される。

主及び副信号のルミナンス成分用の補間器はスキュー補正フィルタとすることが できる。例えば、そこに記載されているように、４点補間器は、２点直線補間器 と、これに付随して、振幅及び位相補正を行うようにカスケードに接続されたフ ィルタと乗算器とを含む。合計で４つの隣接するデータサンプルが各補間点の計 算に用いられる。入力信号は２点直線補間器に供給される。入力に与えられる遅 延は遅延制御信号（Ｋ）の値に比例する。

遅延された信号の振幅及び位相のエラーは、付加されたカスケード接続されたフ ィルタと乗算器によって得られる補正信号を加えることによって最小にすること ができる。この補正信号は、全ての（Ｋ）の値に対して、２点直線補間フィルタ の周波数応答を等化するピーキングを行わせる。このオリジナルの４点補間器は 、ｆｓをデータサンプル周波数として、ｆ　ｓ　／　４の通過帯域を持つ信号に 用いるために最適となるように調整される。

あるいは、コペンディング出願に示されている構成に従って、両チャンネルで、 ２段補間プロセスと呼ばれるプロセスを用いることもできる。元の可変補間フィ ルタの周波数応答はこのような２段プロセス、２段補間器と称する、を用いるこ とにより改善することができる。２段補間器は、例えば、固定係数を有する２ｎ ＋４タツプ有限インパルス応答形（ＦＩＲ）フィルタと４点可変補間器とを含む 。ＦＩＲフィルタ出力は空間的に入力ビクセルサンプル間の中間の位置にある。

ＦＩＲフィルタの出力は、遅延された元のデータサンプルとインタリーブするこ とにより合成されて、実効的な２ｆｓサンプル周波数を作る。これは、ＦＩＲフ ィルタの通過帯域中の周波数に関しては妥当な想定である。その結果、元の４点 補間器の実効通過帯域は大幅に増加する。

クロック／同期回路３２０はＦ　Ｉ　Ｆ　０３５４．３５６及び３５８を動作さ せるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チ ャンネルのためのＦＩＦＯは、各ビデオ線の後で表示するのに必要な部分につい てデータを記憶のために書込むようにイネーブルされる。データは、表示の同じ １つまたはそれ以上の線上で６源からのデータを組合わせるために必要とされる 、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チャン ネルのＦＩＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主ビデ オ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＰＩＦ Ｏ３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。主チ ャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された特定 の特殊効果の関数である。

切り詰め形の並置画面のような別の特殊効果の発生は、線メモリＦＩＦＯに対す る読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマ ットのための処理が第７図と第８図に示されている。切り詰め並置表示画面の場 合は、副チャンネルの２０４８ｘ　８　Ｆ　Ｔ　Ｆ０３５４に対する書込みイネ ーブル制御信号（ＷＲＥＮＡＸ）は、第７図に示すように、表示有効線期間の（ １／２）　＊　（５／１２）　＝５／１２、即ち、約４１％（ポスト・スピード アップ（ｐｏｓｔ　５ｐｅｅｄ　ｕｐ）の場合）、または、副チャンネルの有効 線期間の６７％（ブリ・スピードアップ（ｐｒｅ　５ｐｅｅｄ　ｕｐ）の場合） の間、アクティブとなる。これは、約３３％の切り詰め（約６７％が有効画面） 及び補間器による５／６の信号伸張に相当する。第８図の上部に示す主ビデオチ ャンネルにおいては、９１０ｘ８ＦＩＦＯ３５６と３５８に対する書込みイネー ブル制御信号（ＷＲ−ＥＮ　ＭＮ　Ｙ）は、表示有効線期間の（１／２）＊（４ ／３）＝０．６７、即ち、６７％の間、アクティブとなる。

これは、約３３％の切り詰め、及び、９１０ｘ８ＦＩＦＯにより主チヤンネルビ デオに対して施される４／３の圧縮比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるように バッファされる。データを各ＦＩＦＯから読出すことのできる時間の有効領域は 、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例に おいては、主チヤンネルビデオは表示の左半部に表示されており、副チヤンネル ビデオは表示の右半部に表示される。各波形の任意のビデオ部分は、図示のよう に、主及び副チャンネルで異なっている。主チャンネルの９１０ｘ８ＦＩＦＯの 読出しイネーブル制御信号（ＲＤ　ＥＮ　ＭＮ）は、ビデオバックポーチに直ち に続く有効ビデオの開始点で始まる表示の表示有効線期間の５０％の間、アクテ ィブである。副チャンネル続出特表千５−５０７８２２　（１５） Ｌイ＊−１ル１ｐｌＩＯ信号（ＲＤ　ＥＮ　ＡＸ）は、ＲＤ−ＥＮ　ＭＮ信号の 立下がりエツジで始まり、主チヤンネルビデオのフロントポーチの開始点で終わ る表示有効線期間の残りの５０％の間、アクティブとされる。書込みイネーブル 制御信号は、それぞれのＦＩＦＯ入カデータ（主または副）と同期しており、一 方、読出しイネーブル制御信号は主チヤンネルビデオと同期している。

第１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 フォーマットで表示できるので、特に望ましい。この表示は、特にワイドフォー マット表示比の表示、例えば、１６Ｘ　９に有効でかつ適している。はとんどの ＮＴＳＣ信号は４×３フオーマツトで表わされており、これは、勿論、１２Ｘ９ に相当する。２つの４×３フオ一マツト表示比のＮＴＳＣ画面を、これらの画面 を３３％切り詰めるか、または、３３％詰め込め、アスペクト比歪みを導入して 、同じ１６×９フオ一マツト表示比の表示器上に表示することができる。使用者 の好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％と３３％の両限 界間の任意の点に設定できる。例えば、２つの並置画面を１６．７％詰め込み、 １６．７％切り詰めて表示することができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４×３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４／３倍にスピードアップされ ねばならな％Ｘ、この４／３という係数は、２つの表示フォーマットの比、４／ ３＝　（１６／９）／　（１／３）として計算される。ビデオ信号をスピードア ップするために、この発明の態様に従って可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣＸ３ フォーマット表示比信号が１つの４×３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

−−５ｏｙｓ　−一 ＦＩＧ、１２ 特表千５−５０７８２２　（１９） 要　約　書 画面オーバレイシステムは、同時画面表示において、画面オーバレイの適正なサ イズと位置とを保証する。このシステムはビデオメモリ（３５０，３５６，３５ ８）と、ビデオ信号からの、ビデオデータとフィールド形式とに関連する情報を ビデオメモリに書込み或いは読出すための制御回路（３００）を含む。読出し回 路（６８０）がビデオメモリからの情報を、別のビデオ信号用の表示器と同期し て供給する。補間器（３３７）が読出し回路から読出された情報を選択的に圧縮 あるいは伸長する。

フィールド形式情報はビデオ情報と共に圧縮及び伸長を受ける。復号回路（３１ ０）がフィールド形式情報を復号して、フィールドの第１と第２の形式と、有効 なビデオデータがない状態を識別する。マルチプレクサ（３１２）が復号回路に 応答して動作して、同時表示のためにビデオ信号を合成する。読出し回路は、ビ デオめもりの読出しに同期して動作し得る書込みポートと、別のビデオ信号用の 表示器に同期して動作し得る読出しポートとを有する、ビデオメモリから読出さ れた情報のための非同期線メモリを含むものとすることができる。

国際調査報告

Claims (3)

【特許請求の範囲】
1. １．ビデオメモリと； ビデオ信号からの、ビデオデータとフィールド形式に関係した情報を、上記ビデ オメモリに書込みまたそこから読出す手段と； 上記ビデオメモリからの上記情報を、他のビデオ信号に対する表示手段に同期し て供給する手段と；上記線メモリから読出された上記情報を選択的に圧縮しある いは伸長する補間器であって、上記フィールド形式情報が上記ビデオ情報と共に 上記圧縮及び伸長処理を受けるものと； 上記フィールド形式情報を復号して、第１及び第２のフィールド形式と有効なビ デオデータの不存在を識別する手段と； 上記復号手段に応答して動作して、上記ビデオ信号を同時表示のためにマルチプ レクスする手段と；を含む表示システム。
2. ２．上記供給手段が、上記ビデオメモリの読出しに同期して動作する書込みポー トと他のビデオ信号のための表示手段に同期して動作する読出しポートとを有す る、上記ビデオメモリから読出された上記情報のための線メモリを含む、請求項 １に記載のシステム。
3. ３．上記線メモリが非同期的なものである、請求項２のシステム。