JPH05507825A - ディザリングによる画面解像度の増強 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディザリングによる画面解像度の増強 この発明は翼なる源からの実質的に同じサイズで同等の画質を持つ画面を横に並 べて表示することができるテレビジョンの分野に関し、特に、ワイド表示フォー マット比のスクリーンを有する上記のようなテレビジョンに関するものである。

今日のテレビジョンのほとんどのものは、水平な幅対垂直の高さが４：３のフォ ーマット表示比を持っている。ワイドフォーマット表示比は映画の表示フォーマ ット比、例えば１６：９により近く対応する。

この発明は直視型テレビジョン及び投写型テレビジョンの両方に適用可能である 。

４：３、しばしば４×３とも称するフォーマット表示比を持つテレビジョンは、 単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験的 なものを除いて、商業放送局のテレビジョン信号の伝送は４×３のフォーマット の表示比で放送される。多くの視聴者は、４×３表示フォーマットは、映画に関 係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマッ ト表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド表示フ ォーマットの信号源を対応するワイド表示フォーマブトで表示することができる 。映画は、切り詰められたり、歪められたりすることなく、映画のように見える 。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される場 合、あるいは、テレビジョンのプロセッサによっても、切り詰める必要がない。

ワイド表示フォーマット比のテレビジョンは、通常の表示フォーマット信号とワ イド表示フォーマット信号の両方を種々の形で表示すること、及びこれらのフォ ーマットの信号を多画面表示の形で表示するのに適している。

しかし、ワイド表示比のスクリーンを用いることには多くの問題が伴う。そのよ うな問題の中で一般的なものには、複数の信号源の表示フォーマット比の変更、 非同期ではなるが同時表示されるビデオ信号源から一致したタイミング信号を生 成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号 から高解像度の画面を生成することがある。この発明の種々の構成によるワイド スクリーンテレビジョンは、同じまたは異なるフォーマット比を有する単−及び 複数ビデオ信号源から高解像度の単−及び複数画面表示を、選択可能な表示フォ ーマット比で表示できる。この発明は、特に、圧縮データ信号から高解像度の画 面を提供することを目的とする。

通常のフォーマット表示比を有するテレビジョン装置を、例えば２つのビデオ源 からの複数画面の表示が行えるようにすることができる。これらのビデオ源は、 テレビジョンのチューナ、ビデオカセットレコーダのチューナ、ビデオカメラそ の他である。しばしばピクチャ・イン・ピクチャ（画面白画面）（ＰＩＦ）と称 されるモードでは、テレビジョンのチューナが、スクリーンあるいは表示領域の 大部分を占める画面を供給し、副ビデオ源が、概して、大きい方の画面の境界内 に入る小さい挿入画面を供給する。ワイドスクリーンテレビジョン装置における ＰＩＦ表示モードが第１図（Ｃ）に示されている。

多くの場合、挿入画面は多数の異なる位置に配置させることができる。別の表示 モードは、しばしばチャンネル走査と呼ばれるもので、各々が異なるチャンネル 源から供給される多数の小さな画面が、静止画面（フリーズフレーム）合成（モ ンタージュ）として、スクリーンを埋める。この場合、少なくともサイズに関し て主となる画面はない。ワイドスクリーンテレビジョン装置におけるチャンネル 走査表示モードが第１図（１）に示されている。ワイドスクリーンテレビジョン 装置では、この他の表示モードも可能である。その１つは、ピクチャ・アウトサ イド・ピクチャ（画面外画面’）（ＰＯＰ）と呼ばれるものである。このモード では、数枚の挿入副画面が主画面と共通の境界を共有するようにできる。ワイド スクリーンテレビジョン装置におけるＰＯＰモードを第１図（ｆ）に示す。特に ワイドスクリーンテレビジョンに適した別のモードは、異なるビデオ源、例えば 、２つの異なるチャンネルからの実質的に同じサイズの画面を横に並べて表示す るサイド・パイ・サイド（並置）画面である。ワイドスクリーンテレビジョンに おけるこのモードを、２つの４：３ビデオ源について第１図（ｄ）に示す。

このモードはＰＯＰモードの特殊なケースと考えることができる。

非同期ビデオ信号の同期化には、しばしば、一方の信号の相続くフィールドを１ またはそれ以上のフィールドメモリに記憶しなければならない。メモリのスペー スに制限がある場合、容量に制限のあるフィールドメモリへの記憶を可能とする ために記憶信号のデータを圧縮したり、あるいは、他方のビデオ信号よりも低い サンプリング周波数でデータをサンプルする必要が生じることがある。その結果 、特に、記憶された画面が普通は小さいＰＩＰあるいはＰＯＰより大きい場合、 画面を表示する時の、記憶ビデオ信号に対する量子化解像度が低くなってしまう 。主及び副ビデオ信号が横に並べられて同じ大きさで表示される、前述した並置 画面モードでは、２つの画面を簡単に見較べただけでも、副画面の量子化解像度 の方が低いことが明らかである。この発明の構成によれば、異なるビデオ源から の画面を、例えばワイドスクリーンテレビジョン上に、一方の信号の量子化解像 度が低い場合でも実質的に同等の画質で横に並べて表示することができる。

この発明の別の構成によれば、異なる状況下で最適の画質が得られるように、複 数の解像度増強構成の中の１つを選択できるようにされている。これら解像度増 強構成には、ディザリング、ディザリングとディザリング（ｄｅｄｉｔｈｅｒｉ ｎｇ）　、ディザ°シーケンスのスキューイング、及び、ベアド（ｐａｉｒｅｄ ）・ビクセルの置換及び再構成が含まれている。デジタルビデオ信号においてビ ットを節約するためのディザリング技術は、例えば、ライリス氏に与えられた米 国特許第４．５９４．７２６号に記載されている。

通常、これらの解像度増強構成は、広帯域信号においては１サンプルにつき１ビ ツト、広帯域ビデオ信号中で搬送される狭帯域信号においてはｌサンプル当たり 数ビットを節約しようとするものである。

この発明の構成によるディザリング技法は、広帯域ビデオ信号において１サンプ ルにつき２ビツトを節約する。

この構成によれば、ディザ信号がｎビットのビデオ信号に加えられる。加算器は オーバフローを防止するためにリミッタを含む必要がある。サンプルは加算後に 切捨てが行われる。切捨て処理においては、単純に最下位の２ビツトが切捨てら れる。通常、ディザ値は信号の直流成分を増加させる傾向のある小さい正の整数 である。切捨て処理は直流成分を減少させる傾向があり、事実、一般には、ディ ザ信号は上記増加を減少で相殺するために生成される。サブサンプルされた信号 を大幅に改善することのできるディザ信号は２周波数ディザで、高い方の周波数 か高い振幅を持つものである。この発明の構成によれば、ディザ信号は、任意の 順序の数０．Ｉ、２．３からなる繰返しシーケンスと定義できる。そのようなデ ィザシーケンスの１つは、 ０．２．１，３．０，２．１３、・・・・等である。このディザシーケンスは別 の２つのシーケンス、特表千５−５０７８２５　（３） 即ち ０．２．０．２．０．２．０．２、・・・・と、 ０．０、ｉ　ｌ、ＯｌＯ，ｌＳ　ｌ・・・・の和である。例えば、０，２．１， ３．０，２．１．３、・・・・によるディザリングの選択は、より高い周波数の ディザの方が、低い周波数のディザよりも感知されにくいという結論に基づいて いる。

４分の１周波数成分は２分の１周波数成分の２分の１の振幅しかないにもかかわ らず、２分の１周波数成分よりも不快である。従って、ディザリング構成は４分 の１周波数成分のみを抑圧するように選択できる。ディザリング回路の第１の信 号路は遅延及び振幅整合用である。

第２の信号路は、反転帯域通過フィルタとリミタとの組合わせを含んでいる。反 転帯域通過フィルタは、通過帯域の中心の周波数が、遅延及び振幅整合された元 の信号に加算される時、この周波数を打消す。リミタは、ディザサイズの振幅の みが打消されるようにするものである。

このディザリング構成は、ディザリング処理された信号のサンプル周波数の２分 の１の周波数の成分には何らの影響も及ぼさない。２分の１周波数信号成分は、 例えば、信号のナイキスト限界において、問題の発生を避けるに充分に低い可視 性を持つのに充分に低い振幅と充分に高い周波数を持っている。

第１図（ａ）〜（＋）は、ワイドスクリーンテレビジョンの種々の表示フォーマ ットの説明に有用である。

第２図は、この発明の種々の態様に従うワイドスクリーンテレビジョンの２ｆ＋ ＋の水平走査で動作するようにしたもののブロック図である。

第３図は、第２図に示すワイドスクリーンプロセッサのブロック図である。

第４図は、第３図に示すワイドスクリーンプロセッサの詳細を示すブロック図で ある。

第５図は、第４図に示す画面内画面プロセッサのブロック図である。

第６図は、第４図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第７図と第８図は、充分に切り詰めた信号を用いた第１ｆｆｌ（ｄ）に示す表示 フォーマットの発生の説明に用いるタイミング図である。

第９図は、第６図の主信号路をより詳細に示すブロック図である。

第１Ｏ図は、第６図の副信号路をより詳細に示すブロック図である。

第１１図は、第５図の画面内画面プロセッサのタイミング−制御部のブロック図 である。

第１２図は、１ｆ＋＋　２ｆ＋＋変換における内部２ｆｉ信号を発生する回路の ブロック図である。

第１３図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第１４図は、第２図に示すＲＧＢインターフェースのブロックである。

第１５ｒＩ！Ｊと第１６図は、それぞれ、第４図と第】０図の解像度処理回路を 具体化するための、Ｉビットディザ９２フ回路と１ビットデディザリング回路の ブロック図である。

第１７図と第１８図は、それぞれ、第４図と第１θ図の解像度処理回路を具体化 するための、２ビツトディザリング回路と２ビットデディザリング回路のブロッ ク図である。

第１９図は、第１５図〜第１８図に示す回路の動作を増強するためのスキューイ ング構成を説明するための表である。

第２０図は、第４図と第１０図の解像度処理回路を具体化するための別の代替構 成を説明するための表である。

第１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。図示と、説明 の便宜上、一般に、ビデオ源、あるいは、ビデオ信号に関する通常の表示フォー マットの幅対高さ比は４×３であるとし、一般に、ビデオ源、あるいは、ビデオ 信号に関するワイドスクリーン表示フォーマットの幅対高さ比は、１６×９であ るとする。この発明の構成は、これらの定義によって制限されるものではない。

第１図（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジョンを示す。１６×９フオ一マツト表示比画面が４×３フオ 一マツト表示比信号として伝送される場合は、上部と下部に黒のパーが現れる。

これを一般に郵便受け（レターボックス）フォーマットと呼ぶ。この場合、Ｍ察 される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１ ６Ｘ　９フオ一マツト表示比の源が伝送に先立って変換されて、４Ｘ３フオ一マ ツト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、か なりの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では 、郵便受はフォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすこと ができるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これ らの３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は１６Ｘ９のスクリーンを示す。１６Ｘ９のフォーマットの表示比 のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される。

Ｉ６×９６×９フオーマツトの郵便受は画面（これは、元来４×３フオ一マツト 表示比信号であるが）は、充分な垂直解像度を有する大きな表示を行うように、 線倍化（ラインダブリング）または線追加（ラインアディション）によって順次 走査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、副 ビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６Ｘ　９７オ一７ツ ト表示比信号を表示できる。

第１図（ｃ）は、４×３フオ一マツト表示比の挿入画面が挿入表示されている１ ６×９フオ一マツト表示比の主信号を示す。主及び副のビデオ信号が両方共、１ ６×９フオ一マツト表示比源である場合は、挿入画面も１６Ｘ９フオ一マツト表 示比を持つ。挿入画面は多数の異なる位置に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの水領域は８×９のフォーマ ット表示比を有し、これは、当然ながら、１６×９とも４×３とも異なる。この ような表示領域に、水平あるいは垂直歪みを伴うことなく４×３フオ一マツト表 示比源を表示するためには、信号の左及び／または右側を切り詰めねばならない 。画面を水平方向に詰込む（ｓｑｕｅｅｚｅ）ことによるある程度のアスペクト 比歪みを我慢するなら、画面のもっと多くの部分を表示できる。水平方向の詰め 込みの結果、画面中の事物は垂直方向に細長くなる。この発明のワイドスクリー ンテレビジョンは、アスペクト比歪みを全く伴わない最大の切り詰め処理から最 大のアスペクト比歪みを伴う無切り詰めまでの、切り詰めとアスペクト比歪みの 任意の組合わせを行うことができる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

第１図（ｅ）は、４×３フオーマツトの表示比画面が１６×９フオ一マツト表示 比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが左 右両側に現れている。

第１図（ｆ）は、１つの大きな４×３フオ一マツト表示比画面と３つの小さい４ ×３フオ一マツト表示比画面が同時に表示される表示フォーマットを示す。大き い画面の周辺の外側の小さい画面は、時には、ＰＩＦ、即ち、画面的画面（親子 画面）ではなく、ｐｏｐ、即ち、画面外画面と呼ばれる。ＰＩＦまたは画面的画 面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つの 表示フォーマットに用いられている。ワイドスクリーンテレビジョンに２つのチ ューナが設けられている場合、両方共内部に設けられている場合でも１つが内部 に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合でも、 表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。残 りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理路 とを付加すれば、３以上の動画面を表示できることは理解できよう。また、大画 面と３つの小画面の位置を第１図（ｇ）に示すように切換えることも可能である 。

第１図（ｈ）は、４Ｘ３フオ一マツト表示比画面を中央に表示して、６つの小さ い４ｘ３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。上述 したフォーマ、トと同様、２つのチューナを備えたワイドスクリーンテレビジョ ンであれば、２つの動画面を表示できる。そして、残りの１１画面は静止画面フ ォーマットで表示されることになる。

第１図（ｉ）は、１２の４×３フオ一マツト表示比画面の基盤目状表示フォーマ ットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適 しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面 である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理 路の数によって決まる。

第１図に示した種々のフォーマットは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジョンで、２ｆＮ水平走査用とさ れたものの全体的なブロック図が第２図に示されており、全体をｌＯで示されて いる。

テレビジョン１０は、概略的に言えば、ビデオ信号入方部２０、シャーシまたは ＴＶマイクロプロセッサ２１６、ワイドスクリーンプロセッサ３０．１ｆｌＩ　 ２ｆｉ変換器４０゜偏向回路５０．　ＲＧＢ　イ＞９７ｘ−ス６０．　ＹＵＶ　 ＲＧＢ変換器２４０、映像管駆動回路２４２、直視型または投写型管２４４、及 び、Ｗ源７０を含んでいる。種々の回路の異なる機能ブロックへのグループ化は 、説明の便宜を図るためのものであって、このような回路相互間の物理的位置関 係を限定することを意図するものではない。

ビデオ信号入力部２０は、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンチ線放送アンテナ による受信とケーブルからの受信の両方のための入力を表わす。ＲＦスイッチ２ ０４は、第１のチューナ２０６と第２のチューナ２０８に、どちらのアンテナ入 力を供給するかを制御する。第１のチューナ２０６の出力は、ワンチップ２０２ への入力となる。ワンチップ２０２は、同調制御、水平及び垂直偏向制御、ビデ オ制御に関係する多数の機能を果たす。図示のワンチップは産業用のＴ　Ａ　７ ７７７である。第１のチューナ２０６からの信号からワンチップで生成されたベ ースバンドビデオ信号ＶＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリ ーンプロセッサ３０のＴＶ１入力への入力となる。ビデオスイッチ２００への他 のベースバンドビデオ入力はＡＵＸ　１とＡＵＸ２で示されている。これらの入 力は、ビデオカメラ、レーザディスクプレーヤ、ビデオテーププレーヤビデオゲ ーム等に用いることができる。シャーシまたはＴＶマイクロプロセッサ２１６に よって制御されるビデオスイッチ２００ノ出力は５ＷＩＴＣＨＥＤ　ｖＩＤＥＯ と示すレテイル。、：の５ＷＩＴＣＨＥＤ　ＶＩＤＥＯはワイドスクリーンプロ セッサ３０へ別の入力として供給される。

第３図を参照すると、スイッチＳＷｌワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオ源Ｓｌと８２も入力される。Ｓｌと８２の 各々は異なる５−ＶＨ８源を表わし、各々、別々のルミナンス信号及びクロミナ ンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコーダ の一部として組込まれているような、あるいは、別のスイッチとして実現しても よいスイッチがＴＶマイクロプロセッサ２１６に応答して、ＹＭ及びＣＩＮとし て示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選択 された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として見 なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は主 信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサによっ て、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、Ｕ は（Ｒ−Ｙ）と同等のものを表わし、■は（Ｂ−Ｙ）と同等である。ＹＭ、ＵＭ 及びＶＭ倍信号、その後の信号処理のために、ワイドスクリーンプロセッサでデ ジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３０の一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０への入力として、ＴＶ２信号と５ＷＩＴＣＨＥＤＶＩＤＥＯ信号 の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施でき る。スイッチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びクロミ ナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のルミナンス 及びクロミナンス信号の一方を選択する。Ｙ　ＥＸＴ及びＣＥＸＴ信号は、５− ＶＨ３入力Ｓ１に対応する。Ｙ　／　Ｃデコーダ２２０とスイッチＳＷ３とＳＷ ４は、いくつかの適応型線くし形フィルタで行われているように、組合わせても よい。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信 号路に沿って処理される。選択されたルミナンス出力はＹＡとして示されている 。−Ａ、ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられている。

選択されたクロミナンスは色差信号ＵＡとＶＡに変換される。ＹＡ倍信号ＵＡ倍 信号びＶＡ倍信号、その後の信号処理のためにデジタル形式に変換される。主及 び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フォー マットの異なる部分についてのビデオ源選択をどのようにするかについての融通 性が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴＩＣＡＬ　ＲＥＳＥＴ　（垂直リセット） 信号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ＩＮＴ　ＶＥＲＴ　Ｒ５Ｔ　ＯＵＴを発生する。ＲＧＢイン タフェース６０中のスイッチが、内部垂直リセット出力信号と外部ＲＧＢ源の垂 直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給され る選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣである。副ビデオ信号の 水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離器２５０に よって生成される。

ｌｆｎ　２ｆｌｌ変換器４０は、飛越し走査ビデオ信号を順次走査される非飛越 し信号に変換する働きをする。例えば、水平線の各々が２度表示されるとか、あ るいは、同じフィールド中の隣接水平線の補間によって付加的な水平線の組が生 成される。いくつかの例においては、前の線を用いるか、補間した線を用いるか は、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じて決 められる。変換回路４０はビデオＲＡＭ４２０と関連して動作する。ビデオＲＡ Ｍは、順次表示を行うために、フレームの１またはそれ以上のフィールドを記憶 するために用いられる。Ｙ　２ｆイ、Ｕ　２ｆ、及びＶ−２ｆｌｌ信号としての 変換されたビデオデータはＲＧＢインタフェース６０に供給される。

第１４図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力部 による表示のための、変換ビデオデータまたは外部ＲＧＢビデオデータの選択を 可能とする。外部ＲＧＢ信号は２ｆ＋＋走査用に適合させられたワイドフォーマ ット表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサに よってＲＧＢイン９７　ニー　スｌ：対し、ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴ として供給されて、選択された垂直同期（ｆ　、、またはｆ　ｖ−−１）を偏向 回路５０に供給できるようにする。このワイドスクリーンテレビジョンの動作に よって、内部／外部制御信号ＩＮＴ／ＥＸＴを発生させて、外部ＲＧＢ信号の使 用者による選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない 場合に、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、陰 極線管または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェ ース回路は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号 を検出する。ＷＳＰマイクロプロセッサ３４０も、外部ＲＧＢ信号に対するカラ ー及び色調制御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行うピク チャ・イン・ピクチャプロセッサ３２０を含んでいる。画面内画面という用語は 、時には、ＰＸＰあるいはビクス・イン・ピクス（ｐｉｘ−ｉｎ　ｐｉｘ）と省 略される。ゲートアレー３００が、第１図（ａ）〜第１図（ｉ）の例で示されて いるような、種々の表示フォーマットで主及び副ビデオ信号データを組合わせる 。画面内画面プロセッサ３２０とゲートアレー３００はワイドスクリーンマイク ロプロセッサ（ＷＳＰ　μＰ）３４０の制御下にある。マイクロプロセッサ３４ ０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する。この直列バ スは、データ、クロック信号、イネーブル信号及びリセット信号用の４本の信号 ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また、３レベルのサ ンドキャッスル（砂で作った城）信号として、複合垂直ブランキング／リセット 信号を発生する。あるいは、垂直ブランキング信号とリセット信号は別々の信号 として生成してもよい。複合ブランキング信号はビデオ信号入力部によってＲＧ Ｂインタフェースに供給される。

第１３図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、ＲＧＢインタフェース６０から選択された２ｆ、！水平同期 信号を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる。

この付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ピン調整に関す るものである。偏向回路５０は２ｆＭフライバックパルスをワイドスクリーンプ ロセッサ３０、ｌｆ＋＋　２ｆｓ変換器４０及びＹＵＶ−ＲＧＢ変換器２４０に 供給する。

ワイドスクリーンテレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源に より付勢するようにできる電源７０によって生成される。

ワイドスクリーンプロセッサ３０を第３図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１、アナ ログ−デジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンコーダ２２７である。Ｌｆｇおよび２ｆ、Ｉシャーシの両方に共通のワイ ドスクリーンプロセッサの詳細な部分、例えば、ＰＩＦ回路、が第４図に示され ている。ＰＩＦ回路３０１の重要な部分を構成する画面内画面プロセッサ３２０ は第５図により詳細に示されている。また、第６図には、ゲートアレー３００が より詳細に示されている。第３図に示した、主及び副信号路の部分を構成する多 数の素子については、既に詳細に記述した。

第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６が付設されてい る。また、第２のチューナ２０８はＷＳＰ　μＰ３４０と共に動作する。ＷＳＰ 　ｔＩＰ３４０は入／出力１１０ｆ１５３４０Ａとアナログ出力部３４０Ｂとを 含んでいる。１１０部３４０Ａは色調（ティント）制御信号とカラー制御信号、 外部ＲＧＢビデオ源を選択するためのＩＮＴ／ＥＸＴ信号、及び、スイッチＳＷ Ｉ〜ＳＷＳ用の制御信号を供給する。１１０部は、また、偏向回路と陰極線管を 保護するために、ＲＧＢインタフェースからのＥＸＴ　５ＹＮＣＤＥＴ信号をモ ニタする。アナログ出力部３４０Ｂは、それぞれのインタフェース回路２５４． ２５６および２５８を通して、垂直サイズ、左右調整及び水平位相用制御信号を 供給する。

ゲートアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイ ドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを作 る働きをする。ゲートアレー用のクロック情報は、低域通過フィルタ３７６と協 同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はア ナログ形式で、ＹＭ、ＵＭ及びＶ　Ｍテ示した信号として、ＹＵＶ７オーマツト でワイドスクリーンプロセッサに供給される。

これらの主信号は、第４図により詳細に示すアナログ−デジタル変換器３４２と ３４６によってアナログからデジタており、これらは、Ｒ−Ｙまたは、Ｂ−Ｙ信 号、あるいは、■及びＱ信号に付すことができる。システムクロック周波数は１ ０２４ｆ、、これは約１６ＭＨｚである、なので、サンプルされたルミナンスの 帯域幅は８ＭＨｚに制限される。Ｕ及びＶ信号は５００ＫＨｚ、あるいは、ワイ ドＩについては１．５ＭＨｚに制限されるので、カラー成分データのサンプルは 、１つのアナログ−デジタル変換器とアナログスイッチで行うことができる。こ のアナログスイッチ、即ち、マルチプレクサ３４４のための選択線ＵＶＭＵＸは 、システムクロブクを２で除して得た８ＭＨｚの信号である。ｌクロック幅の線 開始ＳＱＬパルスが、各水平ビデオ線の始点でこの信号を同期的に０にリセット する。ついで、ＵＶ　ＭＵＸ線は、その水平線を通して、各クロックサイクル毎 に状態が反転する。線の長さはクロックサイクルの偶数倍なので、−見切期化さ れると、ＵＶ　ＭＵＸの状態は、中断されることなく、０．１．０．１・・・・ と変化する。アナログ−デジタル変換器３４２と３４６からのＹ及びＵＶデータ ストリームは、アナログ−デジタル変換器が各々、ｌクロックサイクルの遅延を 持っているので、シフトしている。このデータシフトに対応するために、主信号 処理路３０４の補間器制御器からのクロックゲート情報も同じように遅延させら れなければならない。このクロックゲート情報が遅延していないと、削除が行わ れた時、ＵＶデータは正しく対をなすように組合わされない。この点は、各ＵＶ 対が１つのベクトルを表すので、重要なことである。１つのベクトルからＵ成分 は、他のベクトルからのＶ成分と対にすると、カラーシフトが生じてしまう。先 行する対からの■サンプルは、その時のリサンプルと共に削除される。このＵＶ マルチプレクス法は、各カラー成分（ＵｌＶ）サンプル対に対して２つのルミナ ンスサンプルがあるので、２：１：１と称される。Ｕ及びＶの双方に対するナイ キスト周波数はルミナンスのナイキスト周波数の２分のｌ特表平５−５ｏ７ｓ： ｚ５（７） に実効的に減じられる。従って、ルミナンス成分に対するアナログ−デジタル変 換器の出力のナイキスト周波数は８ＭＨｚとなり、一方、カラー成分に対するア ナログ−デジタル変換器の出力のナイキスト周波数は４ＭＨｚとなる。

ＰＩＦ回路及び／またはゲートアレーは、データ圧線をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ベアド）ピクセ ル圧縮及びディザリングとディザリングを含む、多くのデータ減縮及びデータ回 復構想が開発されている。さらに、ビット数が異なる異なったディザリングシー ケンスや、ビット数が異なる異なった対ピクセル圧縮が考えられている。多数の 特定のデータ減縮及び回復構想の１つをＷＳＰ　μＰ３４０によって選択して、 各特定の画面表示フォーマットについて表示ビデオの解像度を最大にするように することができる。これらの構想は第１５図〜第２０図に関連して、詳細に説明 する。

ゲートアレーは、ＦＩＦＯ３５６と３５８として実現できる線メモリと協同して 動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サン プル（リサンプル）するために使用される。別に設けた補間器によって、副信号 を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号を 組合わせて、ＹＭＸ、ＵＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信号を 作ることを含む、主及び副の両信号のデータ操作を制御する。上記出力成分はデ ジタル−アナログ変換５３６０．３６２及び３６４によってアナログ形式に変換 される。Ｙ、Ｕ及びＶで示すアナログ形式の信号は、非飛越し走査への変換のた めに、１ｆ＋＋　２ｆ＋＋変換器４０に供給される。また、Ｙ、Ｕ及びＶ信号は エンコーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジャッ クに、ワイドフォーマット比出力信号Ｙ−ＯＵＴ　ＥＸＴ　／ＣＯＵＴ　ＥＸＴ が生成される。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲー トアレーからのＣ５ＹＮＣＭＮと、ＰＩＦ回路からのＣ５ＹＮＣＡＵＸから選択 する。スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号として、Ｙ ＭとＣ５ＹＮＣＡＵＸのどちらかを選択する。

水平同期回路の部分がより詳細に第１２図に示されている。位相比較器２２８は 、低域通過フィルタ２３０、電圧制御発振器２３２、除算器２３４及びキャパシ タ２３６を含む位相ロックループの一部をなしている。電圧制御発振器２３２は 、セラミック共振器または同等のもの２３８に応動して、３２ｆｎで動作する。

電圧制御発振器の出力は、３２で除算されて、適切な周波数の第２の入力信号と して位相比較器２２８に供給される。分周器２３４の出力は１ｆ＋＋ＲＥＦタイ ミング信号である。３２ｆＲＲＥＦタイミング信号と１ｆｇＲＥＦタイミング信 号は１６分の１カウンタ４００に供給される。２ｆ、ｌ出力がパルス幅回路４０ ２に供給される。分周器４００をｌ　ｆＭ　ＲＥＦ信号によってプリセットする ことにより、この分周器は、確実に、ビデオ信号入力部の位相ロックループと同 期的に動作する。パルス幅回路４０２は２　ｆＭ−ＲＥＦ信号が、位相比較器４ ０４、例えば、ＣＡ　１３９１が適正な動作を行うようにするために充分なパル ス幅を持つようにする。位相比較器４０４は、低域通過フィルタ４０６と２ｆ＋ ＋電圧制御発振器４０８を含む第２の位相ロックループの一部を構成している。

電圧制御発振器４０８は内部２ｆＮタイミング信号を発生し、この信号は順次走 査される表示器を駆動するために用いられる。位相比較器４０４への他方の入力 信号は、２ｆＨ７ライバツクパルスまたはこれに関係付けられたタイミング信号 である。位相比較器４０４を含む第２の位相ロックループを用いることは、入力 信号の各１ｆ＋＋期間内で各２ｆａ走査周期を対称になるようにするために役立 つ。このようにしなかった場合は、ラスタの分離、例えば、ビデオ線の半分が右 にシフトし、ビデオ線の半分が左にシフトするというようなことが起きる。

第１３図には、偏向回路５０が詳細に示されている。回路５００は、異なる表示 フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直 のサイズを調整するために設けられている。線図的に示すように、定電流源５０ ２が垂直ランプキャパシタ５０４を充電する一定量の電流！■ＭＰを供給する。

トランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂直リセ ット信号に応じて、このキャパシタを周期的に放電させる。

いかなる調整もしなければ、電流Ｉ　ＲＡＭＦは、ラスタに最大可能な垂直サイ ズを与える。これは、箪１図（ａ）に示すような、拡大４×３フオ一マツト表示 比信号源によりワイドスクリーン表示を満たすに必要とされる垂直過走査の大き さに対応する。より小さな垂直ラスタサイズが必要とされる場合は、可調整電流 源５０８がＩ　ＲＡＭＦから可変量の電流Ｉ　ＡＤＪを分流させて、垂直ランプ キャパシタ５０４をよりゆっくりと、より小さなピーク値まで充電する。可変電 流源５０８は、垂直サイズ制御回路によって生成された、例えば、アナログ形式 の、垂直サイズ調整信号に応答する。垂直サイズ調整５００は手動垂直サイズ調 整５１０から独立しており、この手動垂直サイズ調整は、ポテンショメータある いは背面パネル調整ノブによって行うことができる。いずれの場合でも、垂直偏 向コイル５１２は適切な大きさの駆動電流を受ける。水平偏向は、位相調整回路 ５１８、左右ピン補正回路５１４，２ｆ＋ｖ位相ロックループ５２０及び水平出 力回路５１６によって与えられる。

第１４図には、ＲＧＢインタフェース６０がより詳しく示されている。最終的に 表示される信号が、ｌｆ、ｌ−２ｆＨ変換器４０の出力と外部ＲＧＢ入力から選 択される。ここで述べるワイドスクリーンテレビジョンを説明スルために、外部 ＲＧＢ入力をワイドフォーマット表示比の順次走査源であるとする。外部ＲＧＢ 信号とビデオ信号入ヵ特表平５−５０７８２５　（８） 部２０からの複合ブランキング信号がＲＧＢ−ＹＵＶ変換器６１０に入力される 。外部ＲＧＢ信号に対する外部２ｆｓ複合同期信号が外部同期信号分離器６００ に入力される。

垂直同期信号の選択はスイッチ６０８によって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。

ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４．６０６ ．６０８の各々はＷＳＰ　μＰ３４０によって生成される内部／外部制御信号に 応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは、利用者の選 択である。しかし、外部ＲＧＢ源が接続されていない、あるいは、ターンオンさ れていない時に、使用者が不用意にそのような外部源を選択した場合、あるいは 、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損傷を生じ させる可能性がある。そこで、外部同期検出器６０２が外部同期信号の存在を検 出する。この信号がない場合には、スイッチ無効化制御信号が各スイッチ６０４ ．６０６．６０８に送られ、外部ＲＧＢ源からの信号がない時に、このような外 部ＲＧＢ源が選択されるコトを防止する。ＲＧＢ−ＹＵＶ変換器６１０も、ＷＳ ＰμＰ３４０から色調及びカラー制御信号を受ける。

この発明の構成によるワイドスクリーンテレビジョンを、図示はしていないが、 ２ｆＮ水平走査の代わりにｌｆイ水平走査で実施することもできる。ｌｆＨ回路 を用いれば、１ｆ＋ｖ　２ｆ、変換器もＲＧＢインタフェースも不要となる。従 って、２ｆ＋ｖ走査周波数の外部ワイドフォーマット表示比ＲＧＢ信号の表示の ための手段はなくなることになる。ｌｆＭ回路用のワイドスクリーンプロセッサ と画面白画面プロセッサは非常に類似したものとなる。ゲートアレーは実質的に 同じでよいが、全ての入力と出力を用いることはないであろう。ここに記載する 種々の解像度増強構想は、一般的に言って、テレビジョンが１ｆＨ走査で動作し ようと、２ｆ、走査で動作しようと関係なく採用できる。

第４図は、１ｆや及び２ｆｎシヤーシの両方について同じとすることができる、 第３図に示したワイドスクリーンプロセッサ３０をさらに詳細に示すブロック図 である。

ＹＡ、ＵＡ及びＶＡ倍信号、解像度処理回路３７０を含むことのできる画面白画 面プロセッサ３２０の入力となる。この発明の一態様によるワイドスクリーンテ レビジョンは、ビデオの伸張及び圧縮ができる。第１図にその一部を示した種々 の複合表示フォーマットにより実現される特殊効果は画面白画面プロセッサ３２ ０によって生成される。このプロセッサ３２０は、解像度処理回路３７０からの 解像度処理されたデータ信号Ｙ　ＲＰ、Ｕ　ＲＰ及びＶ　ＲＰを受信するように 構成できる。解像度処理は常に必要なわけではなく、選択された表示フォーマッ ト中に行われる。第５図に、画面白画面プロセッサ３２０がさらに詳細に示され ている。画面白画面プロセッサの主要成分は、アナログ−デジタル変換器部３２ ２、入力部３２４、高速スイッチ（ＦＳＷ）及びバス部３２６、タイミング及び 制御部３２８、及びデジタル−アナログ変換部３３０である。タイミング及び制 御部３２８の詳細が第１１図に示されている。

画面白画面プロセッサ３２０は、例えば、トムソン・コンシューマ・エレクトロ ニクス・インコーホレーテッドにより開発された基本ＣＰＩＰチップを改良した ものとして実施できる。この基本ＣＰＩＰチップの詳細は、インディアナ州イン ディアナポリスのトムソン・コンシューマ・エレクトロニクス・インコーホレー テッドから発行されているｒＴｈｅ　ＣＴＣ１４０Ｐｉｃｔｕｒｅ　ｉｎ　Ｐｉ ｃｔｕｒｅ　（ＣＰＩＰ）Ｔｅｃｈｎｉｃａｌ　Ｔｒａｉｎｉｎｇ　Ｍａｎｕａ ｌ　（ＣＴＣ１４０画面内画面（ＣＰＩＰ）技術トレーニング　マニュアル）」 に記載されている。

多数の特徴あるいは特殊効果が可能である。次はその一例である。基本的な特殊 効果は、第１図（ｃ）に示すような、大きい画面上に小さい画面が置かれたもの である。

これらの大小の画面は同じビデオ信号あるいは別のビデオ信号からでもよく、ま た、入れ換えもできる。一般に、オーディオ信号は常に大きい画面に対応するよ うに切換えられる。小画面はスクリーン上の任意の位置に動かすこともできるし 、あるいは、多数の子め定められた位置に移させることができる。ズーム効果は 、小画面のサイズを、例えば、多数の子め設定されたサイズの任意のものへ大き くしたり小さくする。ある点において、例えば、第１図（ｄ）に示す表示フす− マットの場合、大小の画面は同じ大きさとなる。

単一画面モード、例えば、第１図（ｂ）、第１図（ｅ）あるいは第１図（ｆ）に 示すモードの場合、使用者は、その単一画面の内容を、例えば、１，０　・１〜 ５．１：ｌの比の範囲でステップ状にズーム・インすることができるズームモー ドでは、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上の画 像を画面の異なる領域内で動かすことができる。いずれの場合でも、小さい画面 、大きい画面あるいはズームした画面を静止画面（静止画面）オーマット）とし て表示できる。この機能により、ビデオの最後の９フレームを繰返しスクリーン 上に表示するストロボフォーマットが可能となる。フレームの繰返し率は、１秒 につき３０フレームから０フレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビジョンで使用される画面白画 面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本 的ＣＰＩＰチップを１６×９スクリーンを有するテレビジョンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１６×９スクリーンを走査 することによって、実効的に水平方向に４／３倍の拡大が生じ、そのために、ア スペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部ス ピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がスク リーン全体に表示されない。

通常のテレビジョンで使用されているような基本ＣＰＩＰチップを基にした既存 の画面白画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆ＋＋ のクロックでサンプルされる。即ち、ＣＰＩＰチップに関連するビデオＲＡＭに 記憶されたデータは、入来する副ビデオ源に対しオーソゴナルに（ｏｒＬｈ−ｏ ｇｏｎａｌｌｙ）にサンプルされない。これが基本ＣＰｒＰ法によるフィールド 同期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな性質 のために、サンプルされたデータにスキューエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないＣＰＩチップと共に用いた結果である。例えばビデオＲＡＭ３５０の ようなビデオＲＡＭからのデータが表示される時は、スキューエラーは、画面の 垂直端縁に沿ったランダムなジッタとして現れ、一般には、非常に不快であると 考えられる。

基本ＣＰＩＰチップと異なり、この発明の構成に従う画面白画面プロセッサ３２ ０は、複数の選択可能な表示モードの１つで、ビデオデータを非対称に圧縮する ように変更されている。この動作モードでは、画面は水平方向に４＝１で圧縮さ れ、垂直方向には３：ｌで圧縮される。

この非対称圧縮モードにより、アスペクト比歪みを有する画面が生成されて、ビ デオＲＡＭに記憶される。画面中の事物は水平方向に詰め込まれるゆしかし、こ れらの画面が通常の通り、例えば、チャンネル走査モートチ、読出されて、１６ ×９７オ一マント表示比スクリーン上に表示されると、画面は正しく見える。こ の画面はスクリーンを満たし、アスペクト比歪みはない。この発明のこの態様に よる非対称圧縮モードを用いると、外部スピードアップ回路を用いることなく、 １６Ｘ９のスクリーン上に特別の表示フォーマットを生成することが可能となる 。

第１１図は、例えば、上述したＣＰＩＰチップを変更した画面白画面プロセッサ のタイミング及び制御部３２８のブロック図であり、このタイミング及び制御部 ３２８は、複数の選択可能な表示モードの１つとしての非対称圧縮を行うための デシメーション（ｄｅｃｉｍａＬｉｏｎ）回路３２８Ｃを含んでいる。残りの表 示モードは異なるサイズの副画面を生成できる。水平及び垂直デシメーション回 路の各々はＷＳＰ　μＰ３４０の制御の下に値のテーブルから圧縮係数をめるよ うにプログラムされたカウンタを含んでいる。値の範囲はｌ：１．２：ｉ３：１ 等とすることかできる。圧縮係数は、テーブルをどのように構成するかに応じて 対称的にも非対称にもできる。圧縮比の制御は、ＷＳＰ　μＰ３４０の制御下で 、完全にプログラマブルな汎用デシメーション回路によって行うことができる。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働く画面白画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、水平及び垂直同期パ ルスを生成する・これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面白画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中 断するであろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭ クロック）は自走発振器によって決められる。静止及びズームモード用には、サ ンプルクロックは入来ビデオ水平同期信号にロックされる。これらの特別なケー スでは、入来ビデオ水平同期の周ｔＬ数は表示クロック周波数と同じである。

再び第４図を参照すると、画面白画面プロセッサからのアナログ形式のＹ、Ｕ、 ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ 再符号化することができる。エンコーダ回路３６６は３．５８ＭＨ２発振器３８ ０と協同して動作する。このＹ／ＣＰＩＰＥＮＣ信号は、再符号化Ｙ／Ｃ成分を 主信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示せ ず）に接続してもよい。この点以後、ＰＩＰ符号化骨化ＵＳＶおよび同期信号が 、シャーシの残部におｊする水平及び垂直タイミングの基礎となる。この動作モ ードは、主信号路中の補間器及びＦＩＦＯの動作に基づ＜ＰＩＦのズームモード の実行に適している。

マルチチャンネルモード、例えば、第１図（１）に示すモードでは、予め定めら れた走査リストの１２のチャンネルを開時に１２枚の小さな画面に表示できる。

画面内画面プロセッサは、３．５８ＭＨｚ発振器３４８に応答する内部クロック を持っている。入来副信号はアナログ形式からデジタル形式に変換され、選ばれ た特殊効果に応じて、ビデオＲＡ　Ｍ　３５０にロードされる。前述した技術ト レーニングマニュアルの例では、コンパイルされた特殊効果は、主信号ビデオデ ータと組合わせる前に、画面内画面プロセッサでアナログ形式に再変換される。

しかし、ここに記述するワイドスクリーンテレビジョンでは、１つには、利用で きる異なるクロック周波数の数に制限があることにより、副データは、それ以上 画面内画面プロセッサ３２０による処理を受けることなく、ビデオＲＡＭ３５０ からの直接出力される。クロック信号の数を少なくすることにより、テレビジョ ンの回路中での無線周波数干渉を減じることができるという利点がある。

さらに第５図を参照すると、画面内画面プロセッサ３２０は、アナログ−デジタ ル変換部３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タ イミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる 。一般に、画面内画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナ ンス（Ｙ）及び色差信号（Ｕ、　■）とし、その結果をサブサンプルして、上述 したような１メガビツトのビデオＲＡＭ３５０に記憶すせる。

画面内画面プロセッサ３２０に付設されているビデオＲＡＭ３５０は１メガビツ トのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータの１フィー ルド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費用 がかかり、さらに複雑な操作回路構成が必要となるであろう。副チャンネルのサ ンプル当たりのビット数を少なくすることは、全体を通じて８ビツトサンプルで 処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味する 。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題とは ならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイズの 場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデータの 量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の構想 を選択的に実施することができる。例えば、対ビクセル圧縮及びディザリングと 逆ディザリングを含む多数のデータ減縮及びデータ回復構想が開発されている。

ディザリング回路は、ビデオＲＡ　Ｍ　３５０の下流、例えば、以下に詳述する ように、ゲートアレーの副信号路中に配置する。さらに、異なるビット数を伴う 異なるディザリングと逆ディザリングシーケンス、及び、異なるビット数の異な る対ピクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表示ビ デオの解像度を最大にするために、多数の特定データ減縮及び回復構想の１つを ＷＳＰ　μＰによって選ぶことができる。

ルミナンス及び色差信号は、８二１：ｌの６ビツトＹ１Ｕ、Ｖ形式で記憶される 。即ち、各成分は６ビ・ソトサンプルに量子化される。色差サンプルの各対に対 し８個のルミナンスサンプルがある。画面内画面プロセッサ３２０は、入来ビデ オデータが、入来副ビデオ同期信号にロックされた６４０ｆ＋ｖクロック周波数 でサンプルされるようなモードでは動作させられる。このモードでは、ビデオＲ ＡＭに記憶されたデータはオーソゴナルにサンプルされる。データが画面内画面 プロセッサのビデオＲＡＭ３５０から読出される時は、このデータは入来副ビデ オ信号にロックされた同じ６４０ｆ＋＋クロツクを用いて読出される。しかし、 このデータはオーソゴナルにサンプルされ記憶されるが、そして、オーソゴナル に読出せるが、主及び副ビデオ源の非同期性のために、ビデオＲＡＭ３５０から 直接オーソゴナルには表示できない。主及び副ビデオ源は、それらが同じビデオ 源からの信号を表示している時のみ、同期していると考えられる。

ビデオＲＡ　Ｍ　３５０からのデータの出力である副チャンネルを主チャンネル に同期させるには、さらに処理を行う必要がある。第４図を再び参照すると、ビ デオＲＡＭの４ビツト出力ボートからの８ビツトデータブロツクを再組合わせす るために、２つの４ビツトラツチ３５２Ａと３５２Ｂが用いられる。この４ビツ トラツチは、データクロック周波数を１２８Ｏｆ、＋から６４ＯｆＨに下げる。

一般には、ビデオ表示及び偏向系は主ビデオ信号に同期化される。前述したよう に、ワイドスクリーン表示を満たすようにするためには、主ビデオ信号はスピー ドアップされねばならない。副ビデオ信号は、第１のビデオ信号とビデオ表示と に、垂直同期せねばならない。副ビデオ信号は、フィールドメモリ中で１フィー ルド周期の何分の１かだけ遅延させ、線メモリで伸張させるようにすることがで きる。副ビデオデータの主ビデオデータへの同期化は、ビデオＲＡＭ３５０をフ ィールドメモリとして利用し、先入れ先出しくＦＩＦＯ）線メモリ装置３５４を 信号の伸張に利用することにより行われる。ＦＴＦＯ３５４のサイズは２０４８ Ｘ　８である。ＦＩＦＯのサイズは、読出し／書込みポインタの衝突（ｃｏｌｌ ｉｓｉｏｎ）を避けるに必要であると合理的に考えられる最低線記憶容量に関係 する。読出し／書込みポインタの衝突は、新しいデータがＦＩＦＯに書込まれ得 る時がくる前に、古いデータがＦＩＦＯから読出される時に生じる。読出し／書 込みポインタの衝突は、また、古いデータがＦＩＦＯから読出される時がくる前 に、新しいデータがメモリを重ね書き（ｏｖｅｒｗｒｉｔｅ）する時にも生じる ００ビデオＲＡ　Ｍ　３５０からの８ビツトのＤＡＴＡ　ＰＩＦデータブロック は、ビデオデータをサンプルするために用いたものと同じ画面内画面プロセッサ ６４０ｆＨクロック、即ち、主信号ではなく副信号にロックされた６４０ｆイク ロツクを用いて２０４８Ｘ　８　Ｆ　Ｉ　Ｆ○３５４に書込まれる。ＦＩＦＯ３ ５４は、主ビデオチャンネルの水平同期成分にロックされた１１０２４ｆの表示 クロックを用いて読出される。互いに独立した読出し及び書込みボートクロック を持った複数線メモリ（Ｆ　Ｉ　ＦＯ）を用いることにより、第１の周波数です −ソゴナルにサンプルされたデータを第２の周波数でオーソゴナルに表示するこ とができる。しかし、読出し及び書込み両りａツクが非同期の性質を持っている ことにより、読出し／書込みポインタの衝突を避けるための対策をとる必要がな い。

ゲートアレー３００は、ワイドスクリーンプロセッサ３０と３１の両方に共通で ある。主信号路３０４、副信号路３０６及び出力信号路３１２がブロック図の形 で第６図に示されている。ゲートアレーはさらに、クロック／同期回路３２０と ｗｓｐ　μＰデコーダ３１０を含んでいる。ｗｓｐμＰデコーダ３１０のＷＳＰ 　ＤＡＴＡで示したデータ及びアドレス出力ラインは、画面内画面プロセッサ３ ２０と解像度処理回路３７０と同様に、上述した主回路及び信号路にも供給され る。ある回路がゲートアレーの一部をなすかなさないかは、殆ど、この発明の詳 細な説明を容易にするための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマットを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先 入れ先出しくＦ　Ｉ　ＦＯ）線メモリ３５６に記憶される。組合わされたクロミ ナンス成分Ｕ／ンス及びクロミナンス成分Ｙ　ＰＩＰ、Ｕ　ＰＩＰ及びＶ　ＰＩ Ｐはデマルチプレクサ３５５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間器３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成される 。

ある場合には、副表示が第１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面内画面プロセッサ及びビデオＲＡ　Ｍ　３５０に付随するメ モリの制限のために、そのような大きな面積を満たすには、データ点、即ち、ピ クセルの数が不足することがある。そのような場合には、解像度処理回路３５７ を用いて、データ圧縮あるいは減縮の際に失われたピクセルに置き代えるべきピ クセルを副ビデオ信号に回復することができる。この解像度処理は第４図に示さ れた回路３７０によって行われるものに対応させることができる。例えば、回路 ３７０はディザリング回路とし、回路３５７をディザリング回路とすることがで きる。

副ビデオ入力データは６４０ｆ１１の周波数でサンプルされ、ビデオＲＡ　Ｍ　 ３５０に記憶される。副データはビデオＲＡＭ３５０から読出され、ＶＲＡＭ　 ＯＵＴとして示されている。ＰＩＦ回路３０１は、また、副画面を水平及び垂直 方向に、非対称に減縮することができると同時に、同じ整数の係数分の１に減縮 することもできる。第１０図を参照すると、副チヤンネルデータは、４ビツトラ ツチ３５２Ａと　３５２Ｂ、副Ｆ　ｊＦＯ３５４、タイミング回路３６９及び同 期回路３６８によって、バッファされ主チヤンネルデジタルビデオに同期化され る。ＶＲＡＭ　、ＯＵＴデータは、デマルチプレクサ３５５によって、Ｙ（ルミ ナンス）、ＵＳＶ（カラー成分）及びＦＳＷ　ＤＡＴ　（高速スイッチデータ） に分類される。ＦＳＷ　ＤＡＴは、どのフィールド型式がビデオＲＡＭに書込ま れたかを示す。

ＰＪＰ　ＦＳＷ信号がＰＩＦ回路から直接供給され、ビデオＲＡＭから読出され たどのフィールドが小画面モード時に表示されるべきかを決めるために、出力制 御回路３２１に供給される。

副チャンネルは６４０ｆｕでサンプルされ、−畜生チヤンネルは１０２４　ｆ　 Ｒでサンプルされる。副チャンネルＦＩＦＯ３５４は、データを、副チヤンネル サンプル周波数から主チヤンネルクロック周波数に変換する。この過程において 、ビデオ信号は８１５（１０２４／６４０　）の圧縮を受ける。これは、副チャ ンネル信号を正しく表示するに必要な４／３の圧縮より大きい。従って、シフチ ャンネルは、４×３の小画面を正しく表示するためには、補間器３５９によって 伸張されねばならない。補間器３５９は補間器制御回路３７１によって制御され 、補間器制御回路３７１自身はＷＳＰ　μＰ３４０に応答する。必要とされる補 間器による伸張の量は５／６である。伸張係数Ｘは次のようにして決められる。

Ｘ＝　（６４０／１０２４）　＊　（４／３）　＝５／６クロミナンス成分Ｕ　 ＰＩＰとＶ　ＰＩＦは回路３６７によって、ルミナンス成分の補間の内容に応じ て決まる長さの時間遅延され、信号Ｕ　ＡＵＸとＶ　ＡＵＸが出力として生成さ れる。主信号と副信号のそれぞれのＹ、Ｕ及びＶ成分は、Ｆ　Ｉ　Ｆ　０３５４ ．３５６及び３５８ノ読出しイネーブル信号を制御することにより、出力信号路 ３１２中のそれぞれのマルチプレクサ３１５　、３１７及び３１９で組合わされ る。マルチプレクサ３１５．３１７．３１９は出力マルチプレクサ制御回路３２ １に応答する。この出力マルチプレクサ制御回路３２１は、画面内画面プロセッ サとＷＳＰ　μＰ３４０からのクロック信号ＣＬＫ、線開始信号５ＯＬＳＨＣ０ ＵＮＴ信号、垂直ブランキングリセット信号及び高速スイッチの出力に応答する 。マルチプレクサされたルミナンス及びクロミナンス成分ＹＭＸ、ＵＭＸ及びＶ 　ＭＸは、それぞれのデジタル／アナログ変換器３６０．３６２及び３６４に供 給される。第４図に示すように、このデジタル−アナログ変換Ｎ３８０　、３６ ２．３６４の後段には、それぞれ低域通過フィルタ３６１．３６３．３６５が接 続されている。画面内画面プロセッサ、ゲートアレー及びデータ減縮回路の種々 の機能はＷＳＰ　μＰ３４０によって制御されるＷＳＰ　μＰ３４０は、これに 直列バスを介して接続されたＴＶ　μＰ２１６に応答する。

この直列バスは、図示のように、データ、クロック信号、イネーブル信号及びリ セット信号用のラインを有する４本線バスとすることができる。ｗｓｐ　μＰ３ ４０はＷＳＰ　μＰデコーダ３１０を通してゲートアレーの種々の回路と交信す る。

１つのケースでは、４ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未満に減じる ことによって行うことができる。サンプル補間器は、５−ＶＨＳフォーマットで は５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４ｆｉの時は８　 Ｍ　Ｈｚであるナイキスト折返し周波数の大きなパーセンテージを占めるので、 入来ビデオを新たなピクセル位置に計算しなおすために用いられる。

第６図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａｔｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦＩＦＯ３５６と補間器３３７の相対位置に対する主信号路３０４のト ポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮に必 要とされる場合などに、補間器３３７がＦＩＦＯ３５６に先行するようにするか 、伸張に必要とされる場合のように、ＦｒＦＯ３５８が補間器３３７に先行する ようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５に応 答し、この回路３３５自体はＷＳＰ　μＰ　３４０に応答する。小画面のモー符 表千５−５０７８２５　（１２） ドでは、副ビデオ信号がビデオＲＡ　Ｍ　３５０に記憶するために圧縮され、実 用目的には伸張のみが必要であることが想起されよう。従って、副信号路にはこ れらに相当するスイッチは不要である。

主信号路は第９図により詳細に示されている。スイッチ３２３は２つのマルチプ レクサ３２５と３２７によって具体化されている。スイッチ３３１はマルチプレ クサ３３３によって具体化されている。これら３つのマルチプレクサはルート制 御回路３３５に応答し、このルート制御回路３３５自体はＷＳＰ　μＰ３４０に 応答する。水平タイミング／同期回路３３９が、ラッチ３４７．３５１及びマル チプレクサ３５３の動作を制御し、また、ＦＩＦＯの書込みと読出しを制御する タイミング信号を発生する。クロック信号ＣＬＫと線開始信号ＳＱＬはクロック ／同期回路３２０によって生成される。アナログ−デジタル変換制御回路３６９ は、Ｙ　ＭＮ、ＷＳＰ　μＰ３４０、及びＵＶ　ＭＮの最上位ビットに応答する 。

補間器制御回路３４９は、中間ピクセル位置値（Ｋ）、補間器補償フィルタ重み 付け（Ｃ）、及び、ルミナンスに対するクロックゲーティング情報ＣＧＹとカラ ー成分に対するクロックゲーティング情報ＣＧＵＶを生成する。

圧縮を行うためにサンプルをいくつかのクロック時に書込まれないようにし、あ るいは、伸張のために、いくつかのサンプルを複数回読出せるようにするために 、ＦＩＦＯデータの中断（デシメーション）または繰返しを行わせるのが、この クロックゲーティング情報である。

ＦＩＦＯを用いてビデオ圧縮及び伸張を実施することは可能である。例えば、Ｗ ＲＥＮ　ＭＮ　Ｙ信号により、データをＦＩＦＯ３５６に書込むことができる。

４個目ごとのサンプルがこのＦＩＦＯに書込まれることを禁止することができる 。これによって、４／３圧縮が行われる。ＦＩＦＯから読出されるデータが凹凸 にならずに、滑らかとなるように、ＦＩＦＯに書込まれているルミナンスサンプ ルを再計算するのは、補間器３３７の機能である。伸張は圧縮と全く逆の態様で 行うことができる。圧縮の場合は、書込みイネーブル信号には、禁止パルスの形 でクロックゲーティング情報が付されている。データの伸張のためには、クロッ クゲーティング情報は読出しイネーブル信号に適用される。これにより、データ がＦｒＦＯ３５６から読出される時に、データの中断が行われる。この場合、サ ンプルされたデータを凹凸のある状態から滑らかになるように再計算するのは、 この処理中はＦＩＦＯ３５６に後続した位置にある補間器３３７の機能である。

伸張の場合、データは、ＰＩＦＯ３５６から読出されている時及び補間器３３７ にクロック書込みされている時に、中断されねばならない。これは、データが連 続して補間器３３７中をクロックされる圧縮の場合と異なる。

圧縮及び伸張の両方の場合において、クロックゲーティング動作は、容易に、同 期した態様で行わせることができる。即ち、事象は、システムクロック１０２４ 　ｆイノ立上がりエツジを基礎にして生じる。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーンヨン及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばならな（なってし まう。この「ダブルクロックされる」という語は、１つのクロックサイクル中に ２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロックサイクル中 に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。その 結果、書込みまたは読出しクロック周波数がシステムクロック周波数の２倍とな らねばならないので、回路構成をシステムクロックに同期して動作するようにす ることはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の目 的に対して、１つの補間器と１つのＦＩＦＯしか必要としない。ここに記載した ビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、２つの ＦＩＦＯを用いた場合のみ、ダブルクロッキングを避けることができる。その場 合は、伸張用の１つのＦＩＦＯを捕間器の前に置き、圧縮用の１つのＦＩＦＯを 補間器の後に置く必要がある。

副信号の補間は副信号路３０６で行われる。ＰＩＦ回路３０１　カ、６ビツ）Ｙ 、ＵＳＶ、８　：　１　：　１メｅ！ＪＴあるビデオＲＡ　Ｍ　３５０を操作し て、入来ビデオデータを記憶させる。ビデオＲＡ　Ｍ　３５０はビデオデータの ２フィールド分を複数のメモリ位置に保持する。各メモリ位置はデータの８ビツ トを保持する。各８ビツト位置には、１つの６ビツトＹ（ルミナンス）サンプル （６４０ｆ＋＋でサンプルされたもの）と他に２つのビットがある。これら他の ２ビツトは、高速スイッチデータ（ＦＳＷ　ＤＡＴ）か、ＵまたはＶサンプル（ ８０ｆＩ＋でサンプルされたもの）の一部かのいずれか一方を保持している。Ｆ ＳＷ　ＤＡＴの値は、どの型のフィールドがビデオＲＡＭに書込まれたかを示す 。ビデオＲＡ　Ｍ　３５０にはデータの２フィールド分が記憶されており、全ビ デオＲＡ　Ｍ　３５０は表示期間中に読出されるので、両方のフィールドが表示 走査期間中に読出される。ＰＩＦ回路３０１は、高速スイッチデータを用いるこ とにより、どちらのフィールドをメモリから読出して表示すべきかを決める。Ｐ ＩＦ回路は、動きの分断という問題を解決するために、常に、書込まれているも のと反対のフィールドの型を読出す。読出されているフィールドの型が表示中の ものと逆である場合は、ビデオＲＡＭに記憶されている偶数フィールドが、その フィールドがメモリから読出される時に、そのフィールドの最上部の線を削除し て反転される。その結果、小画面は動きの分断を伴うことなく正しいインターレ ースを維持する。

クロック／同期回路３２０はＦ　Ｉ　Ｆ　０３５４．３５６及び３５８を動作さ せるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チ ャンネルのためのＦＩＦＯは、各ビデオ線の後で表示するのに必要な部分につい てデータを記憶のために書込むようにイネーブルされる。データは、表示の同じ １つまたはそれ以上の線上で多源からのデータを組合わせるために必要とされる 、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チャン ネルのＦＩＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主ビデ オ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＰＩＦ ０３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。主チ ャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された特定 の特殊効果の関数である。

切り詰め形の並置画面のような別の特殊効果の発生は、線メモリＦＩＦＯに対す る読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマ ットのための処理が第７図と第８図に示されている。切り詰め並置表示画面の場 合は、副チャンネルの２０４８ｘ　８　Ｆ　Ｉ　Ｆ０３５４に対する書込みイネ ーブル制御信号（ＷＲＥＮＡＸ）は、第７図に示すように、表示有効線期間の（ １／２）　＊　（５／１２）　＝５／１２、即ち、約４１％（ポスト・スピード アップ（ｐｏｓｔ　５ｐｅｅｄ　ｕｐ）の場合）、または、副チャンネルの有効 線期間の６７％（ブリ・スピードア。

ブ（ｐｒｅ　５ｐｅｅｄ　ｕｐ）の場合）の間、アクティブとなる。これは、約 ３３％の切り詰め（約６７％が有効画面）及び補間器による５／６の信号伸張に 相当する。第８図の上部１こ示す主ビデオチャンネルにおいては、９１０ｘ８Ｆ ＩＦＯ３５６と３５８に対する書込みイネーブル制御信号（ＷＲ−ＥＮ　ＭＮ　 Ｙ）は、表示有効線期間の（１／２）＊（４／３）＝０．６７、即ち、６７％の 間、アクティブとなる。

これは、約３３％の切り詰め、及び、９１０Ｘ８１１ＦＯにより主チヤンネルビ デオに対して施される４／３の圧縮比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるように バッファされる。データを各ＦＩＦ○から読出すことのできる時間の有効領域は 、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例に おいては、主チヤンネルビデオは表示の左半部に表示されており、副チヤンネル ビデオは表示の右半部に表示される。各波形の任意のビデオ部分は、図示のよう に、主及び副チャンネルで異なっている。主チャンネルの９１０ｘ８ＦＩＦＯの 読出しイネーブル制御信号（ＲＤ　ＥＮ　ＭＮ）は、ビデオパックポーチに直ち に続くを効ビデオの開始点で始まる表示の表示有効線期間の５０％の間、アクテ ィブである。副チヤンネル読出しイネーブル制御信号（ＲＤ　ＥＮ　ＡＸ）は、 ＲＤ−ＥＮ　ＭＮ信号の立下がりエツジで始まり、主チヤンネルビデオのフロン トポーチの開始点で終わる表示有効線期間の残りの５０％の間、アクティブとさ れる。書込みイネーブル制御信号は、それぞれのＦＩＦＯ入カデータ（主または ＷｉＩ）と同期しており、一方、読出しイネーブル制御信号は主チヤンネルビデ オと同期している。

第１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 フォーマットで表示できるので、特に望ましい。この表示は、特にワイドフォー マット表示比の表示、例えば、１６Ｘ９に有効でかつ適している。はとんどのＮ ＴＳＣ信号は４×３フオーマツトで表わされており、これは、勿論、１２×９に 相当する。２つの４×３フオ一マツト表示比のＮＴＳＣ画面を、これらの画面を ３３％切り詰めるか、または、３３％詰め込め、アスペクト比歪みを導入して、 同じ１６Ｘ９フオ一マツト表示比の表示器上に表示することができる。使用者の 好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％と３３％の両限界 間の任意の点に設定できる。例えば、２つの並置画面を１６．７％詰め込み、１ ６．７％切り詰めて表示することができる。

この装置の動作を、スピードアップと切り詰めの一般的な比として説明すること ができる。ビデオ表示手段は、Ｍ：Ｎの幅対高さの表示フォーマット比を持つと 考え、第１のビデオ信号源はＡ：Ｂの表示フォーマット比を持ち、第２ビデオ信 号源をＣＯＤの表示フォーマット比を持つと考えることができる。第１のビデオ 信号は、約１〜（Ｍ／Ｎ＋Ａ／Ｂ）の第１の範囲内にある係数で選択的にスピー ドアップされ、約Ｏ〜（（Ｍ／Ｎ＋Ａ／Ｂ）−１）の第２の範囲内の係数で水平 方向に選択的に切り詰めることができる。第２のビデオ信号は約１〜（Ｍ／Ｎ＋ Ｃ／Ｄ）の第３の範囲内の係数で選択的にスピードアップされ、約０〜Ｃ（Ｍ／ Ｎ＋Ｃ／Ｄ）−１）の第４の範囲内の係数で選択的に水平方向に切り詰めること ができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４Ｘ３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４／３倍にスピードアップされ ねばならない。この４／３という係数は、２つの表示フォーマットの比、４／３ ＝　（１６／９）／　（４／３）として計算される。ビデオ信号をスピードアッ プするために、この発明の態様に従って可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣＸ３ フォーマット表示比信号が１つの４Ｘ３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

データ減縮、即ち、圧縮、及びデータ回信、即ち、伸張は、この発明の種々の構 成に従って、色々な方法で行うことができる。１つの方法によれば、副信号を解 像度処理回路３７０で「ディザ」処理し、解像度処理回路３５７において「デデ ィザ（ｄｅｄｉｔｈｅｒ）」処理する。解像度処理回路３７０は、データ減縮回 路と考えることもでき、解像度処理回路３５７は、データ回復回路と考えること もできる。ディザリング（ディザ処理）は、ｎビットの信号にｍビットのディザ リングされたシーケンスが付加され、その後で、ｍ個の最下位ビットが切捨てら れる。第１５図と第１６図に、１ビツトディザリング回路とそれに対応する１ビ ットデディザリング回路が示されている。また、２ビツトディザリング回路と対 応する２ビットデディザリング回路が、それぞれ第１７図と第１８図に示されて いる。

第１５図と第１６図を参照すると、加算回路３７２がｎビットの信号を１ビツト のディザシーケンスと組合わせる。

有用な１ビツトデイザシーケンスは、０１０１０１０１等である。このディザシ ーケンスを１ビット信号に加算した後、最下位ビットが回路３７４で切捨てられ る。次いで、ｎ−１ビツトのディザ処理された信号が画面白画面モジュール３２ ０、ラッチ３５２Ａ　、３５２Ｂ　、及びＦＩＦＯ３５４で処理される。画面白 画面デコーディング回路３０６Ｂの出力が１ビットディザ処理済信号である。デ ータ回復回路３５７においては、ｎ−１ビツトのディザ処理された信号が加算回 路８０２とＡＮＤゲート８０４の一方の入力に供給される。ＡＮＤゲート８０４ の他方の入力の信号は、ディザ処理された信号の最下位ビットをマスクする。Ａ ＮＤゲート８０４の出力は、排他的ＯＲゲート８０８の一方の入力に直接供給さ れ、また、回路８０６によって１クロック分、即ち、ｌピクセル分の遅延を与え られた後に、他方の入力として排他的ＯＲゲート８０８に供給される。

排他的ＯＲゲート８０８の出力は、ＡＮＤゲート８１０への一方の入力となると 同時に、デデイザ処理された信号の新しい最下位ビットとして、Ｙ補間器３５９ に入力される。

ＡＮＤゲート８１Ｏの他方の入力は、加算点３７２に供給されたディザリング信 号と同じディザシーケンスと同じ位相とを持った信号である。ＡＮＤゲート８１ ０の出力は加算回路８０２への減算入力となる。加算回路８０２の出力は、排他 的ＯＲゲート８０８の出力から供給される付加ビットと組合わされ、Ｙ補間器３ ５９への入力となるｎビットのデディザ処理された信号が生成される。

第１７図を参照すると、２ビツトディザリング回路３７０′は、ｎビット信号と ２ビツトのディザシーケンスとを組合わせる加算回路３７６を含んでいる。この 発明の構成によると、このディザ信号は、数０，１．２．３がシーケンス中で任 意の順序に配列された繰返しシーケンスと定義できる。この定義は、表１にリス トした次のシーケン特に、有利な２ビツトデイザシーケンスは、０２１３０２１ ３・・・・で、これは第１７図に示されている。加算回路３７６の出力であるｎ ビット信号は、その２つの最下位ビットが回路３７８によって切捨てられる。ｎ −２ビットディザ処理済信号は、画面白画面プロセッサ３２０、ラッチ３５２Ａ 、３５２Ｂ　、　Ｆ　Ｉ　Ｆ　０３５４　、及び、画面白画面デコーディング回 路３０６Ｂによって処理される。

４分の１周波数成分は２分の１周波数成分の振幅の２分の１であるにもかかわら ず、通常は、４分の１周波数成分の方が２分の１周波数成分よりも、不快である と思われる。従って、ディザリング構想としては、この４分の１周波数成分のみ を抑圧するように選定することができる。ディザリング回路の第１の信号路は、 遅延及び振幅の整合用のものである。第２の信号路は、反転帯域通過フィルタと リミタとの組合わせを含んでいる。反転帯域通過フィルタは、遅延及び振幅の整 合が施された元の信号に付加された時に通過帯域の中心の周波数を相殺する。リ ミタは、ディザサイズの振幅のみが相殺されるようにする。このディザリング構 成は、ディザ処理済信号のサンプル周波数の２分の１の成分には何らの影響も及 ぼさない。この２分の１周波数倍号は、振幅は充分に低く、周波数が充分高いの で、可視性が充分低く、問題を生じさせることはない。

そのようなディザリング回路３０６Ｄ　’を第１８図に示す。画面白画面デコー ディング回路３０６Ｂの出力のｎ−２ビット信号は、２クロブクまたは２ビクセ ル遅延回路８２２．２クロツクまたは２ビクセル遅延回路８１４、及び加算回路 ８１２に入力として供給される。遅延回路８１４の出力は加算回路８１２への減 算入力となり、加算回路８１２の出力はｎ−１ビット信号である。この１ビット ディザ処理済信号は制御回路８１６への入力である。制限回路の出力値は、この 場合、（−１，０，１〕に制限される。

これは１の絶対値である。制限回路８１６の出力は２ビツトの信号で、これは２ クロツクまたは２ビクセル遅延回路８１８への入力として、また、加算回路８２ ０への減算入力として供給される。遅延回路８１Ｂと加算回路８２０は、中心周 波数、これはサンプル周波数の１／４である、において、２の利得を持つ帯域通 過フィルタを形成する。

２ビット信号は２の補数信号である。加算回路８２０の出力は３ビット信号で、 加算回路８２６への減算入力となる。

遅延回路８２２の２ビツト出力は乗算器８２４の入力である。

八 乗算器８２４の出力はｎビットの信号で、その２つの最下位ビットが０に等しい ものである。この２つの最下位ビットに対する値（及びいくつかの補正）が回路 ８２６における加算によって与えられる。加算回路８２６の出力はｎビットの半 デディザ処理された信号で、これはＹ補間器３５９への入力となる。

ある場合には、ディザシーケンスをスキューすることにより、ディザ処理された ビデオ信号の解像度、即ち、知覚される画質を改善することができる。１ビツト シーケンスであれ、２ビツトシーケンスであれ、ディザシーケンスは、ある与え られた線では連続的に繰返えされるが、異なる線では位相シフトされる。多くの スキューイング構想が可能である。２つのスキューイングシーケンスがディザリ ング処理自体によって生じる表示中のアーティファクトを隠すために特に宵月で ある。これらのスキューイングシーケンスが第１９図に示されている。１ビクセ ル・フィールド−フィールド・スキュー及び２ピクセル・フィールド−フィール ド・スキューというのは、１つのフィールドの線の全てが同じ位相を持ち、次の フィールドの線の全てが第１のフィールドに対して１ビクセルまたは２ビクセル 分スキューされているものである。

２ビツトデイザ処理された信号に対するフィールド間スキューは静止画面に対し て最も有効に働く。生のビデオにおいては、動きの中に平板な領域がある時に、 ある程度の線構造が見えることがある。信号にデディザ処理が施される場合には 、２ビツトデイザにはｌビクセルスキューが特に有効であるが、信号がデディザ 処理されない場合には、現在のところでは、２ピクセルスキユーが推奨される。

信号をデディザすべきか否かは、表示フォーマットによって決まる。

データ減縮のためのディザリングに代わるものとして、ペアド（ｐａｉｒｅｄ） ビクセル圧縮がある。これを第２０図を参照して説明する。１つのフィールドが 第２０図の上部に示されている。このフィールドは線１．２．３・・・・を含ん でいる。各線のビクセルが文字で示されている。ｒＰＪで示したビクセルは保持 され、一方「Ｒ」で示したビクセルは置換される。保持ピクセルと置換されるビ クセルは線間で１ビクセルずつスキューされる。即ち、奇数番号の線では、置換 されるビクセルは、２番目、４番目、６番目・・・・である。偶数番号の線では 、置換されるビクセルは、１番目、３番目、５番目・・・・である。主たる２つ の方法は、各置換ピクセルの代わりに１ビツトコードまたは２ビツトコードを用 いる方法である。これらのコートのためのビットは、保持ビクセルを規定するた めに用いることのできる多数のビットから取る。ビクセルを規定するために用い 得るビットの数はビデオプロセッサの記憶容量によって制限される。この場合、 ＣＰＩＰチップとビデオＲＡ　Ｍ　３５０が、平均して１ビクセルにつき４ビツ トという制限を課す。各置換ビクセルに対し、１ビツトコードを代わりに用いた 場合、各保持ピクセルには７ビツトを用いることができる。同様に、各置換ビッ トを２ビツトコードで置き換えた場合は、各保持ピクセルの記述には６ビツトを 利用できる。いずれの場合でも、相続くビクセルからなる多対（１つの保持ピク セルと１つの置換ピクセル）には、合計８ビツトが必要である。

１対当たり計８ビットは、１ピクセル当たり平均４ビツトのみである。データ減 縮は６：４〜７：４の範囲内となる。置換シーケンスが３本の連続する線、ｎ− １、ｎ１ｎ＋１を含むフィールドの一部に示されている。置換されるべきビクセ ルは、Ｒ１，Ｒ２、Ｒ３、Ｒ４及びＲ５で示されている。保持されるべきビクセ ルは、ＡＳＢ。

Ｃ及びＤで示されている。

１ビツトコード構想によれば、ある置換ピクセルの値がその両側に位置するビク セルの平均値よりも、その上側のビクセルの値の方に近い時には、その置換ピク セルの代わりに０が置かれる。第２０図の例でいえば、ビクセルＲ３に対する置 換コードは、ビクセルＲ３の値がビクセルへの値の方よりも、ビクセルＢとＣの 平均の値の方に近い時に０となり、それ以外では、１ビツト置換コードはｌとな る。データが再構成された時には、ビクセルＲ３’の値は、１ビツトコードが０ の時は、ビクセルＢとＣの値の平均に等しくなる。１ビツトコードが１に等しい 時は、ビクセルＲ３’の値はビクセルＡの値と同じである。

同じく、２ビツトコードによる置換再構成シーケンスも示されている。ビクセル Ｒ３についていえば、２ビツト置換コードは、Ｒ３の値がビクセルＡの値に最も 近ければＯと等しい。Ｒ３の値が値ＡとＢの平均に最も近ければ、２ビツト置換 コードはｌに等しい。Ｒ３の値が値ＡとＣの平均に最も近い時は、２ビツト置換 コードは２に等しい。Ｒ３の値が値ＢとＣの平均に最も近ければ、２ビツト置換 コードは３に等しい。再構成シーケンスは置換シーケンスに従う。２ビツトコー ドがＯであれば、ピクセルＲ３’の値はＡの値に等しい。２ビツトコードが１に 等しければ、ピクセルＲ３’の値はＡとＢの値の平均に等しい。２ビツトコード が２に等しい場合は、ピクセルＲ３’の値はピクセルＡとＣの値の平均に等しい 。

２ビツトコードが３に等しい場合は、ピクセルＲ３’の値はピクセルＢとＣの値 の平均に等しい。

１ビツトコードは、保持ピクセルが１ビット多い解像度で記述される点で有用で ある。２ビツトコードは置換ピクセルがより大きな解像度で記述される点で利点 がある。計算を２本の線のみの値、即ち、例えば、ｎ−１とｎｌあるいは、ｎと ｎ＋１の値のみに基づいて行うことは、必要な線記憶容量を小さくする点で有利 である。一方、計算に値りを含めるようにすれば、付加された線の分のビデオ記 憶容量が必要となるが、もっと正確な置換シーケンスが生成できる。ペアド・ビ クセル圧路は、良好な水平及び垂直解像度を得るためには特に有効であり、ある 場合には、ディザリング及びデディザリング法よりも良い。一方、斜め方向の遷 移の解像度は、一般には、ディザリング及びデディザリング法はど良くはない。

この発明の構成によれば、例えば、ペアド・ピクセル圧縮法やディザリング及び デディザリング法を含む多数のデータ減縮、データ回復構想が得られる。さらに 、異なるビット数を用いた異なるディザリングシーケンスや、異なるビット数を 用いた異なるペアド・ピクセル圧縮も可能である。特定のデータ減縮及び回復構 成は、各特定のビデオ表示フォーマットについて表示ビデオの解像度が最大とな るように、ＷＳＰ　μＰによって選択することができる。

Ｆｍ、　１２ トＮ 特表千５−５０７８２５　（２０） この発明によるディザリング技法は、ワイドバンドビデオ信号中の１サンプル当 たり２ビツトを節約する。この構成によれば、ディザ信号がｎビットのビデオ信 号に加えられる。加算器にはオーバフローを防止するためにリミッタが含まれる べきである。加算後、サンプルに対し切捨て処理が施される。切捨ては、最下位 ２ビツトが単純に捨てられる。通常は、ディザ値は信号のＤＣ分を増大させる傾 向のある小さな正の整数である。サブサンプルされた信号を大きく改善すること のできるディザ信号は２周波数ディザで、高い周波数は高い振幅を持つ。

このディザ信号はシーケンス内で任意の順に並べられた数０，１．２．３からな る任意の繰返しシーケンス、例えば、０．２、ｌ、３．０．２．１，３・・・・ を有するものとすることができる。通常、４分の１周波数成分は２　。

分の１周波数成分の２分の１の振幅であるにもかかわらず、２分の１周波数成分 よりも不快である。従って、この４分の１周波数成分のみを抑圧するようにディ ザリング技法を選ぶことができる。ディザリング技法の第１の信号路は、遅延及 び振幅の整合用である。第２の信号路は反転帯域通過フィルタとリミッタの組合 わせを含んでいる。反転帯域通過フィルタは、遅延振幅整合済の元の信号に加え られた時に通過帯域の中心の周波数を打消す。リミッタは、ディザサイズの振幅 のみが打消されるようにする。

国際調査報告 １・ｌｌｌＮｍ１６１１１噛＾”１Ｃ”””ｌ０Ｐｆｆｉ／％Ｑｉ／ｆ’）＊７ ＡＷ

Claims (8)

【特許請求の範囲】
1. １．デジタルサンプルのｎビットビデオ信号に、シーケンス内で任意の順に配列 された数０、１、２、３からなる任意の繰返しシーケンスを有するディザ信号を 加える手段と、 上記サンプルの各々のものの最下位ビットを切捨てる手段と、 を含むディザリングシステム。
2. ２．上記数の繰返しシーケンスが０、２、１、３である、請求項１のシステム。
3. ３．上記切捨て手段が上記各サンプルから１つの最下位ビットを切捨てる、請求 項１のシステム。
4. ４．上記切捨て手段が上記各サンプルから２つの最下位ビットを切捨てる、請求 項１のシステム。
5. ５．デジタルサンプルからなる上記ビデオ信号に、シーケンス内で任意の順に配 列された数０、１、２、３からなる任意の繰返しシーケンスを有するディザ信号 を加える手段と、上記各サンプルの最下位ビットを切捨てる手段とを有するディ ザリング回路と、 ２つの並列信号路の第１のものを形成する遅延及び振幅整合を行う手段と、上記 ２つの信号路の第２のものを形成する反転帯域通過増幅及び制限手段と、上記２ つの信号路の出力を加算する手段とを有するデディザリング回路と、 を含む信号処理システム。
6. ６．上記数の繰返しシーケンスが０、２、１、３である、請求項５のシステム。
7. ７．上記切捨て手段が上記各サンプルから１つの最下位ビットを切捨てる、請求 項５のシステム。
8. ８．上記切捨て手段が上記各サンプルから２つの最下位ビットを切捨てる、請求 項５のシステム。