PT97817B - Dispositivo de sobreposicao de imagem para televisao - Google Patents

Dispositivo de sobreposicao de imagem para televisao Download PDF

Info

Publication number
PT97817B
PT97817B PT97817A PT9781791A PT97817B PT 97817 B PT97817 B PT 97817B PT 97817 A PT97817 A PT 97817A PT 9781791 A PT9781791 A PT 9781791A PT 97817 B PT97817 B PT 97817B
Authority
PT
Portugal
Prior art keywords
video
signal
image
data
signals
Prior art date
Application number
PT97817A
Other languages
English (en)
Other versions
PT97817A (pt
Inventor
Nathaniel Haluk Ersoz
Timothy William Saeger
Original Assignee
Thomson Consumer Electronics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10676970&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=PT97817(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Thomson Consumer Electronics filed Critical Thomson Consumer Electronics
Publication of PT97817A publication Critical patent/PT97817A/pt
Publication of PT97817B publication Critical patent/PT97817B/pt

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/04—Context-preserving transformations, e.g. by using an importance map
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/007—Systems with supplementary picture signal insertion during a portion of the active part of a television signal, e.g. during top and bottom lines in a HDTV letter-box system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Color Television Systems (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Image Analysis (AREA)
  • Television Signal Processing For Recording (AREA)
  • Details Of Television Scanning (AREA)
  • Image Processing (AREA)
  • Synchronizing For Television (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

MEMÓRIA DESCRITIVA invento refere-se ao campo de televisões, por exemplo as televisões que têm um écran de relação de formato de visionamento largo, que deve interpolar dados video para implementar vários formatos de visionamento. A maior parte das televisões de hoje têm uma relação de formato de visionamento de entre a largura horizontal por altura vertical, de 4:3. Uma relação de formato de visionamento largo corresponde mais de perto à relação de formato de visionamento de filmes, por exemplo 16:9. 0 invento é aplicável a tanto televisões de visão directa como a televisões de projecção.
As televisões que têm uma relação de formato de visionamento de 4:3, muitas vezes referidas como 4x3, estão limitadas nos modos em que podem ser visionadas fontes de sinal video simples e múltiplo. As transmissões de sinal de televisão de estações comerciais, excepto para material experimental, são emitidas com uma relação de formato de visionamento de 4x3. Muitos espectadores acham o formato de visionamento 4x3 menos atraente do que a relação de formato de visionamento mais largo associado aos filmes. As televisões com uma relação de formato de visionamento largo fornecem não apenas um visionamento mais atraente, mas são capazes de visionar fontes de sinal de formato de visionamento largo num correspondente formato de visionamento largo. Filmes parecem'’ como filmes, não cortados ou suas versões distorcidas. A fonte video não necessita de ser cortada, quer quando convertida de filme para video, por exemplo por um dispositivo de telecinema, quer por processadores na televisão.
As televisões com uma relação de formato de visionamento largo são também apropriadas para um grande variedade de visores tanto para sinais de formato de visionamento convencional como para sinais de formato de visionamento largo, bem como para suas combinações nos visores de imagem múltipla. Contudo, a utilização de um écran de relação de formato de visionamento largo impõe numerosos problemas. Mudar as relações de formato de visionamento de fontes de sinal múltiplo, desenvolver sinais de temporização
648
RCA 86 377
-3-3' Λ * í.
consistentes de fontes assíncronas mas visionadas simultaneamente, comutar entre fontes múltiplas para gerar visionamentos de imagem múltipla, e proporcionar imagens de alta resolução a partir de sinais de dados comprimidos são categorias gerais de tais problemas. Tais problemas são resolvidos numa televisão de écran largo de acordo com este invento. Uma televisão de écran largo de acordo com várias disposições do invento é capaz de proporcionar alta resolução, visionamentos de imagem simples e múltipla, a partir de fontes simples e múltiplas que têm relações de formato de visionamento semelhantes ou diferentes, e com relações de formato de visionamento seleccionáveis.
As televisões com uma relação de formato de visionamento largo podem ser implementadas nos dispositivos de televisão que visionam sinais video tanto a frequências de exploração horizontal básico ou padrão como a seus múltiplos, bem como tanto para exploraçãos entrelaçados como não entrelaçados. Sinais video NTSC padrão, por exemplo, são visionados entrelaçando-se os campos sucessivos de cada quadro video, cada campo sendo gerado por uma operação de exploração de quadro numa frequência de exploração horizontal básico ou padrão de aproximadamente 15754 Hz. A frequência de exploração básico para sinais video é variavelmente referida como fH, lfH, e 1H. A frequência aetual de um sinal lfjj variará de acordo com diferentes padrões video. De acordo com esforços para melhorar a qualidade da imagem de aparelhos de televisão, têm sido desenvolvidos dispositivos para visionar sinais video progressivamente, de uma maneira não entrelaçada. A exploração progressiva necessita que cada quadro visionado deva ser explorado no mesmo período de tempo atribuído para exploração de um dos dois campos do formato entrelaçado. Visionamentos livres de tremulação AA-BB necessitam que cada campo seja explorado duas vezes, consecutivamente. Em cada caso, a frequência de exploração horizontal deve ser duas vezes a da frequência horizontal padrão. A frequência de exploração para tais visionamentos progressivamente explorados ou livres de tremulação é variavelmente referida como 2fH e 2H. Uma frequência de exploração 2fH de acordo com os padrões nos Estados Unidos, por exemplo, é aproximadamente 31468 Hz.
648
RCA 86 377
-4A função de sobreposição num visionamento de imagem simultânea fornece sinais de temporização para o visor para comutar de uma imagem grande para a imagem pequena, e voltar à imagem grande, no momento correcto. Tanto a temporização horizontal como a vertical da sobreposição da imagem pequena são críticas para visionar a imagem pequena. A informação video auxiliar é armazenada numa memória de campo de RAM video 8:1:1 de 6 bits Y, U, V. A RAM video suporta dois campos de dados video numa pluralidade de localizações de memória. Cada localização de memória suporta oito bits de dados. Em cada localização de 8 bits há uma amostra de Y (luminância) de 6 bits e 2 outros bits. Estes dois outros bits suportam quer dados de comutação rápida quer parte de uma amostra U ou V. Os valores de comutação rápida podem ser descodificados para indicar que tipo de campo foi escrito na RAM video, quer como um campo superior (ímpar), um campo inferior (par) quer nenhuma imagem (dados inválidos). Os campos ocupam posição espaciais dentro da RAM video que tem os limites definidos pelos endereços horizontal e vertical. 0 limite é definido naqueles endereços por uma mudança nos dados de comutação rápida a partir de nenhuma imagem a campo válido, e vice-versa. Estas transições nos dados de comutação rápida definem o perímetro da sobreposição de imagem. Será apreciado que a relação de aspecto de imagem dos objectos na sobreposição podem ser controlados independentemente da relação de formato de visionamento da própria sobreposição, por exemplo, 4x3 ou 16x9. A posição da sobreposição sobre o écran será determinada pelo endereço de início do ponteiro de leitura da RAM video no início da exploração para cada campo do sinal principal. Visto que há dois campos de dados armazenados na RAM video, e toda a RAM video é lida durante o período de visionamento, ambos os campos são lidos durante a exploração do visor, o campo que é lido da memória para ser visionado é determinado descodificando-se os dados de comutação rápida e ajustando a posição de início do ponteiro de leitura da RAM video.
Pode parecer lógico que se o visor, que está bloqueado para a fonte video principal, estiver a visionar o campo superior da imagem principal então a porção da RAM video correspondente ao
-572 648
RCA 86 377
campo superior da imagem auxiliar fosse lida da RAM video, convertida para dados analógicos, e visionada. Isto funcionaria bem para cerca de metade de todas as relações de fase possíveis entre as fontes video principal e auxiliar. Surge um problema ler a RAM video é sempre mais rápido do que escrever na RAM video para imagens comprimidas no modo de sobreposição de imagem. 0 ponteiro de memória de leitura pode alcançar o ponteiro de escrita se o mesmo tipo de campo for escrito e lido ao mesmo tempo. Isto resultaria numa hipótese de 50% de um movimento rápido em algum sítio da imagem pequena. Consequentemente, o circuito PIP lê sempre o tipo de campo oposto do que está a ser escrito para superar o problema do movimento rápido. Se o tipo de campo que está a ser lido é o oposto do tipo que está a ser visionado, então o campo par armazenado na RAM video é invertido apagando-se a linha de topo do campo quando o campo é lido da memória.
Surge um problema adicional por os dados do componente video auxiliar serem interpolados, sendo comprimidos e expandidos selectivamente, numa pluralidade de relações diferentes, como pretendido por formatos de visionamento diferentes. De acordo com uma disposição do invento, a sobreposição de imagem mantém uma dimensão correcta porque a informação de comutação rápida é expandida e interpolada juntamente com os dados da componente video (Y, U, V), sem restrição de como os dados são comprimidos e expandidos. 0 resultado é que a imagem pequena mantém entrelaçamento correcto sem um movimento rápido.
Um dispositivo de sobreposição de imagem de acordo com esta disposição do invento assegura dimensionamento e colocação adequada de sobreposições de imagem em visionamentos simultâneos. O dispositivo compreende uma memória video e um circuito de controlo de informação de escrita e leitura a partir de um sinal video e da memória video, da informação relativa aos dados video e tipo de campo. Um circuito de leitura fornece informação para a memória video sincronizadamente com um visionamento para um outro sinal video. Um interpolador comprime e expande selectivamente a informação lida do circuito de leitura. A informação de tipo de campo sofre a compressão e a expansão conjuntamente com a
648
RCA 86 377
J
informação video. Um circuito de descodificação descodifica a informação de tipo de campo para identificar primeiro e segundo tipos de campo e uma ausência de dados video válidos. Um multiplexador combina os sinais video para visionamento simultâneo, que opera em resposta ao circuito de descodificação. 0 circuito de leitura pode compreender uma memória de linha assíncrona da informação lida da memória video, tendo um acesso de escrita operável sincronamente com a leitura da memória video e um acesso de leitura operável sincronamente com o visionamento para o outro sinal video.
As figuras l(a)-l(i) são úteis para explicar diferentes formatos de visionamento de uma televisão de écran largo.
A figura 2 é um diagrama de blocos de uma televisão de écran largo de acordo com aspectos deste invento e adaptado para operação a exploração horizontal 2fH.
A figura 3 é um diagrama de blocos de um processador de écran largo mostrado na figura 2.
A figura 4 é um diagrama de blocos mostrando detalhes adicionais do processador de écran largo mostrado na figura 3.
A figura 5 é um diagrama de blocos do processador de imagem em imagem mostrado na figura 4.
A figura 6 é um diagrama de blocos da disposição de portas mostrada na figura 4 e ilustrando os trajectos de sinal de saída, principal e auxiliar.
As figuras 7 e 8 são diagramas de temporização úteis para explicar a criação do formato de visionamento mostrado na figura l(d), utilizando sinais completamente cortados.
A figura 9 é um diagrama de blocos mostrando o trajecto do sinal principal da figura 6 em maior detalhe.
648
RCA 86 377
-7............
A figura 10 é um diagrama de blocos mostrando o trajeeto de sinal auxiliar e o trajeeto do sinal de saída da figura 6 em maior detalhe.
A figura 11 é um diagrama de blocos da secção de temporização e controlo do processador de imagem em imagem da figura 5.
A figura 12 é um diagrama de blocos de um circuito para gerar o sinal interno 2fH na conversão de lfH para 2fH.
A figura 13 é um bloco de combinação de diagrama de circuito para o circuito de deflexão mostrado na figura 2.
A figura 14 é um diagrama de blocos da interface RGB mostrado na figura 2.
A figura 15 é um diagrama útil para explicar o mapeamento da memória na RAM video associada com o processador de imagem em imagem.
A figura 16 é um diagrama de blocos de um circuito para controlar comutação de saída entre os sinais video principal e auxiliar.
As várias partes da figura 1 ilustram algumas, mas não todas das várias combinações de formatos de visionamento de imagem simples e múltipla que podem ser implementados de acordo com as diferentes disposições do invento. AS seleccionadas para ilustração pretendem facilitar a descrição de circuitos particulares que compreendem televisões de écran largo de acordo com as disposições do invento. As disposições do invento são em alguns casos dirigidas para os próprios formatos de visionamento, à parte do subjacente conjunto de circuitos específicos. Para efeitos de conveniência na ilustração e explicação, uma relação de formato de visionamento convencional de entre largura por altura para uma fonte video ou sinal é considerado ser geralmente de 4x3, enquanto que uma relação de formato de visionamento de
648
RCA 86 377
J
-8écran largo de entre largura por altura para um sinal é considerado ser geralmente de 16x9. As invento não estão limitadas por estas definições.
fonte video disposições ou do
A figura l(a) ilustra uma televisão, de visão directa ou de projecção, que tem uma relação de formato de visionamento convencional de 4x3. Quando é transmitida uma imagem de relação de formato de visionamento de 16x9, como um sinal de relação de formato de visionamento de 4x3, aparecem barras pretas no topo e no fundo. Isto é referido usualmente como formato letra de forma. Neste caso, a imagem visionada é bastante pequena relativamente a toda a área de visionamento disponível. Àlternativamente, a fonte de relação de formato de visionamento de 16x9 é convertida antes da transmissão, para que ela encha a extensão vertical de uma superfície de observação de formato de visionamento de 4x3. Contudo, muita informação será cortada a partir dos lados esquerdo e/ou direito. Como uma alternativa adicional, a imagem letra de forma pode ser expandida verticalmente mas não horizontalmente, por meio do qual a imagem resultante evidenciará distorção por alongamento vertical. Nenhuma das três alternativas é particularmente atraente.
A figura l(b) mostra um écran de 16x9. Uma fonte video de relação de formato de visionamento de 16x9 seria totalmente visionada, sem cortes e sem distorção. Um imagem letra de forma de relação de formato de visionamento de 16x9, que está ela própria num sinal de relação de formato de visionamento de 4x3, pode ser explorada progressivamente por duplicação de linha ou por adição de linha, de modo a proporcionar um visionamento maior com suficiente resolução vertical. Uma televisão de écran largo de acordo com este invento pode visionar um tal sinal de relação de formato de visionamento de 16x9 quer da fonte principal e da fonte auxiliar, quer de uma fonte externa RGB.
A figura l(c) ilustra um sinal principal de relação de formato de visionamento de 16x9 no gual é visionada uma imagem inserida de relação de formato de visionamento de 4x3. Se ambos os sinais video principal e auxiliar são fontes de relação de
648
RCA 86 377
-9J
formato de visionamento de 16x9, a imagem inserida pode ter também uma relação de formato de visionamento de 16x9. A imagem inserida pode ser visionada de muitas posições diferentes.
A figura l(d) ilustra um formato de visionamento, em que os sinais video principal e auxiliar são visionados com a mesma dimensão de imagem. Cada área de visionamento tem uma relação de formato de visionamento de 8x9, que é certamente diferente de tanto 16x9 como de 4x3. A fim de mostrar uma fonte de relação de formato de visionamento de 4x3 numa tal área de visionamento, sem distorção horizontal ou vertical, o sinal deve ser cortado nos lados esquerdo e/ou direito. A maior parte da imagem pode ser mostrada, com menos cortes, se for tolerada alguma distorção da relação de aspecto por compressão horizontal da imagem. Compressão horizontal resulta em alongamento vertical dos objectos na imagem. A televisão de écran largo de acordo com este invento pode proporcionar qualquer mistura de corte e distorção de relação de aspecto a partir de corte máximo sem nenhuma distorção da relação de aspecto à máxima distorção da relação de aspecto.
As limitações da amostragem de dados no trajecto de processamento do sinal video auxiliar complicam a criação de uma imagem de alta resolução a qual é tão grande em dimensão quanto o visionamento do sinal video principal. Podem ser desenvolvidos vários processos para superar estas complicações.
A figura l(e) é um formato de visionamento em que uma imagem de relação de formato de visionamento de 4x3 é visionada no centro de um écran de relação de formato de visionamento de 16x9. As barras escuras são evidentes nos lados direito e esquerdo.
A figura l(f) ilustra um formato de visionamento em que um imagem grande de relação de formato de visionamento de 4x3 e três imagens mais pequenas de relação de formato de visionamento de 4x3 são visionadas simultaneamente.. Uma imagem mais pequena fora do perímetro da imagem grande é referida algumas vezes como um POP, isto é uma imagem fora de imagem, em vez de um PIP, uma
648
RCA 86 377
imagem em imagem. Os termos PIP ou imagem em imagem são utilizadas nisto aqui para ambos os formatos de visionamento. Nas circunstâncias onde a televisão de écran largo está fornecida com dois sintonizadores, quer ambos internos quer um interno e um externo, por exemplo num gravador de cassetes video, duas das imagens visionadas podem visionar movimento em tempo real de acordo com a fonte. As restantes imagens podem ser visionadas no formato de quadro de imobilização. Será apreciado que a adição de sintonizadores adicionais e trajectos de processamento adicionais de sinal auxiliar podem proporcionar mais do que duas imagens em movimento. Será também apreciado que a imagem grande por um lado, e as três imagens pequenas por outro lado, podem ser comutadas em posição, como mostrado na figura l(g).
A figura l(h) ilustra um alternativa em que a imagem de relação de formato de visionamento de 4x3 está centrada, e seis imagens mais pequenas de relação de formato de visionamento de 4x3 são visionadas em colunas verticais em ambos os lados. Como no formato anteriormente descrito, uma televisão de écran largo fornecido com dois sintonizadores podem proporcionar duas imagens em movimento. As restantes onze imagens estarão no formato de quadro de imobilização.
A figura l(i) mostra um formato de visionamento que tem uma grelha de doze imagens de relação de formato de visionamento de 4x3. Um tal formato de visionamento é particularmente apropriado para um guia de selecção de canal, em que cada imagem é pelo menos um quadro de imobilização de um canal diferente. Como antes, o número de imagens em movimento dependerá do número de sintonizadores e trajectos de processamento de sinal disponíveis.
Os vários formatos mostrados na figura 1 são ilustrativos, e não limitativo, e podem ser implementados por televisões de écran largo mostrados nos restantes desenhos e descritos em detalhe mais abaixo.
Um diagrama de blocos global para uma televisão de écran largo de acordo com as disposições do invento, e adaptado para
648
RCA 86 377
-11operar com exploração horizontal 2fH, está mostrado na figura 2 e geralmente designado por 10. A televisão 10 compreende geralmente uma secção de entrada de sinais video 20, uma base ou microprocessador TV 216, um processador de écran largo 30, um conversor de lfH para 2fH 40, um circuito de deflexão 50, uma interface RGB 60, um conversor de YUV para RGB 240, accionadores de cinescópio 242, tubos de visão directa ou de projecção 244 e uma fonte de energia 70. 0 agrupamento de vários circuitos em diferentes blocos funcionais é feita para efeitos de conveniência na descrição, e não pretende ser como limitação às posições relativas de tais circuitos entre si.
A secção de entrada de sinais video 20 está adaptada para receber uma pluralidade de sinais video compósitos de diferentes fontes video. Os sinais video podem ser comutados selectivamente para visionamento como sinais video principal e auxiliar. Um comutador RF 204 tem duas entradas de antena ANTI e ANT2. Isto representa entradas tanto para recepção por antena aérea como para recepção por cabo. 0 comutador RF 204 controla que entrada de antena é fornecida a um primeiro sintonizador 206 e a um segundo sintonizador 208. A saída do primeiro sintonizador 206 é uma entrada para uma monopastilha 202, que executa um número de funções relativas à sintonia, deflexão horizontal e vertical e controlos video. A monopastilha particular mostrada é industrialmente designada por tipo TA7730. O sinal video de banda de base VIDEO OUT desenvolvido na monopastilha e que resulta do sinal do primeiro sintonizador 206 é uma entrada tanto para o comutador video 200 como para a entrada TV1 do processador de écran largo 30. Outras entradas video de banda de base para o comutador video 200 são designadas AUX1 e AUX2. Estas devem ser utilizadas por câmaras video, reprodutores de discos laser, reprodutores de fitas video, jogos video e similares. A saída do comutador video 200 , que é controlada pela base ou microprocessador TV 216 é designado SWITCHED VIDEO. 0 SWITCHED VIDEO é uma outra entrada para o processador de écran largo 30.
Com referência adicional à figura 3, um processador de écran largo de comutador SW1 selecciona entre os sinais TV1 e SWITCHED
648 /9
-12RCA 86 377
VIDEO como um sinal video SEL COMP OUT que é uma entrada para um descodificador Y/C 210. O descodificador Y/C 210 pode ser implementado como um filtro pente em linha adaptativo. Duas fontes video adicionais Sl e S2 são também entradas para o descodificador 210. Cada um dos Sl e S2 representam diferentes fontes S-VHS, e cada uma consiste de sinais de luminância e crominância separados. Um comutador, que pode ser incorporado como parte do descodificador Y/C, como em alguns filtros pente em linha adaptativos, ou que podem ser implementados como um comutador separado, responde ao microprocessador TV 216 para seleccionar um par de sinais de luminância e crominância como saídas designadas Y_M e C_IN respectivamente. 0 par seleccionado de sinais de luminância e crominância é considerado conseguentemente o sinal principal e é processado ao longo de um trajecto de sinal principal. 0 sinal de crominância C_IN é redireccionado pelo processador de écran largo de volta à monopastilha, para desenvolver sinais de diferença de cor U_M e V_M. Para este fim, U é uma designação equivalente para (R-Y) e V é uma designação equivalente para (B-Y). Os sinais Y_M, U_M, e V_M são convertidos para o formato digital no processador de écran largo para processamento de sinal adicional.
segundo sintonizador 208, definido funcionalmente como parte do processador de écran largo 30, desenvolve um sinal video de banda de base TV2. Um comutador SW2 selecciona entre os sinais TV2 e SWITCHED VIDEO como um entrada para um descodificador Y/C 220. O descodificador Y/C 220 pode ser implementado como um filtro pente em linha adaptativo. Os comutadores SW3 e SW4 seleccionam entre as saídas de luminância e crominância do descodificador Y/C 220 e os sinais de luminância e crominância de uma fonte video externa, designada Y_EXT e C_EXT respectivamente. Os sinais Y_EXT e C_EXT correspondem à entrada S-VHS Sl. 0 descodificador Y/C 220 e os comutadores SW3 e SW4 podem ser combinados, como em alguns filtros pente em linha adaptativos. A saída dos comutadores SW3 e SW4 é considerada consequentemente o sinal auxiliar e é processado ao longo de um trajecto de sinal auxiliar. A saída de luminância seleccionada é designada Y_A. As designações de sinal incluindo _A, _AX e _AUX referem-se ao
J
648
-13RCA 86 377
trajecto de sinal auxiliar. A crominância seleccionada é convertida para sinais de diferença de cor U_A e V_A. Os sinais Y_A, U_A e V_A são convertidos para o formato digital para processamento de sinal adicional. A disposição da comutação da fonte de sinal video nos trajectos de sinal principal e auxiliar maximiza a flexibilidade em gerir a selecção de fonte para as diferentes partes dos diferentes formatos de visionamento de imagem.
Um sinal de sincronização composta COMP SYNC, correspondendo a Y_M é fornecido pelo processador de écran largo a um separador de sincronismo 212. Os componentes de sincronização horizontal e vertical H e V respectivamente são entradas para um circuito de contagem decrescente vertical 214. 0 circuito de contagem decrescente vertical desenvolve um sinal VERTICAL RESET que é para o processador de écran largo 30. o processador de écran largo gera um sinal de saída de restabelecimento vertical interno INT VERT RST OUT dirigido para a interface RGB 60. Um comutador na interface RGB 60 selecciona entre o sinal de saída de restabelecimento vertical interno e o componente de sincronização vertical da fonte RGB externa. A saída deste comutador é um componente de sincronização vertical seleccionado SEL_VERT_SYNC dirigido para o circuito de deflexão 50. Os sinais de sincronização horizontal e vertical do sinal video auxiliar são desenvolvidos pelo separador síncrono 250 no processador de écran largo.
O conversor de lfjj para 2fH 40 é responsável por converter sinais video entrelaçados para sinais não entrelaçados progressivamente explorados, por exemplo um em que cada linha horizontal é visionada duas vezes, ou é gerado um conjunto adicional de linhas horizontais interpolando-se linhas horizontais adjacentes do mesmo campo. Em alguns casos, a utilização de uma linha anterior ou a utilização de uma linha interpolada dependerá do nível de movimento que é detectado entre campos ou quadros adjacentes. 0 circuito conversor 40 opera em conjunção com uma RAM video 420. A RAM video pode ser utilizada para armazenar um ou mais campos de um quadro, para possibilitar
648 RCA 86 377
-14o visionamento progressivo. Os dados video convertidos como Y_2fjj, U_2fH e os sinais V_2fH é fornecido à interface RGB 60.
A interface RGB 60, mostrada em maior detalhe na figura 14, possibilita a selecção dos dados videos convertidos ou dados video RGB externos para visionamento pela secção de entrada de sinais video. O sinal RGB externo é considerado ser um sinal de relação de formato de visionamento largo adaptado para exploração 2fH. O componente de sincronização vertical do sinal principal é fornecido à interface RGB pelo processador de écran largo como INT VERT RST OUT possibilitando a um sincronismo vertical seleccionado (fym ou fyext) estar disponível para o circuito de deflexão 50. O funcionamento da televisão de écran largo possibilita a selecção pelo utilizador de um sinal RGB externo, gerando-se um sinal de controlo interno/externo INT/EXT. Contudo, a selecção de uma entrada de sinal RGB externo, na ausência de um tal sinal, pode resultar no colapso vertical do quadro, e danos no tubo de raios catódicos ou nos tubos de projecção. Consequentemmente, o circuito interface RGB detecta um sinal de sincronização externo, a fim de cancelar a selecção de uma entrada RGB externa não existente. 0 microprocessador WSP 340 fornece também controlos de cor e matiz para o sinal RGB externo.
O processador de écran largo 30 compreende um processador de imagem em imagem 320 para processamento de sinal especial do sinal video auxiliar. O termo imagem em imagem é algumas vezes abreviado como PIP ou pix-in-pix. Uma disposição de portas 300 combina dados de sinal video principal e auxiliar numa grande variedade de formatos de visionamento, como mostrado pelos exemplos das figuras de l(b) até l(i). 0 processador de imagem em imagem 320 e a disposição de portas 300 estão sob o controlo de um microprocessador de écran largo (WSP μΡ) 340. O microprocessador 340 responde ao microprocessador TV 216 sobre um bus série. O bus série inclui quatro linhas de sinal, para dados, sinais de relóqio, sinais de capacitação e sinais de restabelecimento. O processador de écran largo 30 gera também um sinal de apagamento/restabelecimento vertical compósito, como um sinal castelo de areia de três níveis. Alternativamente, o
648
RCA 86 377 -«·*·»
apagamento vertical e os sinais de restabelecimento podem ser gerados como sinais separados. Um sinal de apagamento compósito é fornecido pela secção de entrada do sinal video à interface RGB.
circuito de deflexão 50, mostrado em maior detalhe na figura 13, recebe um sinal de restabelecimento vertical do processador de écran largo, um sinal de sincronização horizontal seleccionado 2fR da interface RGB 60 e sinais de controlo adicionais do processador de écran largo. Estes sinais de controlo adicionais referem-se ao faseamento horizontal, ajustamento de dimensão vertical e ajustamento do almofada esteoeste.. O circuito de deflexão 50 fornece impulsos de retorno 2fH ao processador de écran largo 30, o conversor de lfjj para 2fjj 40 e o conversor de YUV para RGB 240.
Tensões de funcionamento para todo a televisão de écran largo são geradas por uma fonte de energia 70 que pode ser alimentada por uma fonte de energia AC (corrente alternada).
processador de écran largo 30 está mostrado em maior detalhe na figura 3. Os componentes principais do processador de écran largo são uma disposição de portas 300, um circuito de imagem em imagem 301, conversores de analógico para digital e de digital para analógico, o segundo sintonizador 208, um microprocessador processador de écran largo 340 e um codificador de saída de écran largo 227. Detalhes adicionais do processador de écran largo, que são comuns a ambas as bases lfH e 2fH, por exemplo o circuito PIP, estão mostradas na figura 4. Um processador de imagem em imagem 320, que forma uma parte significativa do circuito PIP 301, está mostrada em maior detalhe na figura 5. A disposição de portas 300 está mostrada em maior detalhe na figura 6. Inúmeros dos componentes mostrados na figura 3, formando partes dos trajectos de sinal principal e auxiliar, foram já descritos em detalhe.
segundo sintonizador 208 tem aí associado um andar IF 224 e um andar audio 226. 0 segundo sintonizador 208 funciona também em conjunção com o WSP μΡ 340. 0 WSP μΡ 340 compreende uma
648
RCA 86 377
-16secção de entrada saída 1/0 340A e uma secção de saída analógica 340B. A secção 1/0 340A fornece sinais de controlo de cor e matiz, o sinal INT/EXT para seleccionar a fonte video RGB externa e sinais de controlo para os comutadores de SW1 até SW6. A secção 1/0 controla também o sinal EXT SYNC DET da interface RGB para proteger o circuito de deflexão e o tubo(s) de raios catódicos. A secção de saída analógica 340B fornece sinais de controlo para dimensão vertical, ajustamento este-oeste e fase horizontal, através dos respectivos circuitos de interface 254, 256 e 258.
A disposição de portas 300 é responsável por combinar a informação video dos trajectos de sinal principal e auxiliar, para implementar um visionamento de écran largo compósito, por exemplo um dos mostrados nas diferentes partes da figura 1. A informação de relógio para a disposição de portas é fornecida pelo circuito fechado de bloqueio de fase 374, que opera em conjunção com o filtro de passagem de baixas frequências 376. o sinal video principal é fornecido ao processador de écran largo no formato analógico, e no formato YUV, como sinais designados Y_M, U_M, e V_M. Estes sinais principais são convertidos do formato analógico para o digital pelos conversores de analógico para digital 342 e 346, mostrados em maior detalhe na figura 4.
Os sinais do componente de cor são referidos pelas designações genéricas U e V, que podem ser associadas quer aos sinais R-Y ou B-Y, quer aos sinais I e Q. A largura de banda da luminância amostrada está limitada a 8 MHz porque a frequência do relógio do dispositivo é 1024fH, que é aproximadamente de 16 MHz. Um único conversor de analógico para digital e um comutador analógico podem ser utilizados para amostrar os dados do componente de cor porque os sinais U e V estão limitados a 500 kHz, ou 1,5 MHz para ο I largo. A linha de selecção UV_MUX para o comutador analógico, ou dispositivo de multiplexação 344, é um sinal de 8 MHz derivado dividindo-se o relógio do dispositivo por 2. Um início de linha SOL de impulsos de largura de um impulso restabelece sincronizadamente este sinal para zero no começo de cada linha video horizontal. A linha UV_MUX oscila então de estado cada ciclo de relógio através da linha horizontal. Visto que o comprimento de linha é um número par de ciclos de relógio,
J
648
RCA 86 377 —17—
o estado da UV_MUX, uma vez iniciado, oscilará consistentemente 0, 1, 0, 1, ..., sem interrupção. Os fluxos de dados Y e UV fora dos conversores de analógico para digital 342 e 346 são deslocados porque os convesores de analógico para digital têm cada um 1 ciclo de relógio de atraso. A fim de se adaptar a esta mudança de dados, a informação de acesso de relógio do controlo do interpolador 349 do trajecto de processamento de sinal 304 deve ser atrasado da mesma maneira. A informação do acesso de relógio não sendo apagada, os dados UV não serão correctamente emparelhados quando apagados. Isto é importante porque cada par UV representa um vector. Um elemento U de um vector não pode ser emparelhado com um elemento V de um outro vector sem originar uma mudança de cor. Em vez disso, uma amostra V de um par anterior será apagada juntamente com a amostra corrente U. Este processo de multiplexação UV é referido como 2:1:1, visto haver duas amostras de luminância para cada par de amostras de componente de cor (U, V). A frequência Nyquist tanto para U como para V é efectivamente reduzida para metade da frequência Nyquist da luminância. Consequentemente, a frequência Nyquist da saída do conversor de analógico para digital para o componente de luminância é de 8 MHz, enquanto que a frequência Nyquist da saída do conversor de analógico para digital para os componentes de cor é de 4 MHz.
circuito PIP e/ou a disposição de portas podem incluir também meios para aumentar a resolução dos dados auxiliares apesar da compressão de dados. Inúmeros esquemas de redução de dados e de recuperação de dados foram desenvolvidos, incluindo por exemplo a compressão de pixel emparelhado e excitação e não não excitação+.. Além do mais, são contempladas as sequências de excitação diferentes envolvendo diferentes números de bits e compressões de pixels emparelhados diferentes envolvendo diferentes números de bits. Um de uma pluralidade de esquemas particulares de redução e recuperação de dados pode ser seleccionado pelo WSP μΡ 340 a fim de maximizar a resolução do video visionado para cada tipo particular de formato de visionamento de imagem.
648
RCA 86 377
«τ'1
'“Mli
A disposição de portas inclui interpoladores que operam em conjunção com memórias de linha, que podem ser implementadas como FIFO 356 e 358. 0 interpolador e as FIFO são utilizados para reamostrar como desejado o sinal principal. Um interpolador adicional pode reamostrar o sinal auxiliar. Os circuitos de relógio e sincronização na disposição de portas controlam a manipulação de ambos os sinais principal e auxiliar, incluindo suas combinações num único sinal video de saída que tem os componentes Y_MX, U_MX e V_MX. Estes componentes de saída são convertidos para o formato analógico pelos conversores de digital para analógico 360, 362 e 364. Os sinais de formato analógico, designados por Y, u e V, são fornecidos ao conversor de lfH para 2fH 40 para conversão para a exploração não entrelaçada. Os sinais Y, U e V são também codificados para o formato Y/C pelo codificador 227 para definir um sinal de relação de formato de saída larga Y_OUT_EXT/C_OUT_EXT disponível no painel das tomadas. O comutador SW5 selecciona um sinal de sincronização para o codificador 227 quer da disposição de portas, C_SYNC_MN, quer do circuito PIP, C_SYNC_AUX. O comutador SW6 selecciona entre Y_M e C_SYNC_AUX como sinal de sincronização para a saída de painel de écran largo.
Porções do circuito de sincronização horizontal estão mostradas em maior detalhe na figura 12. 0 comparador de fase 228 é parte de um circuito fechado de bloqueio de fase incluindo o filtro de passagem de baixas frequências 230, oscilador controlado por tensão 232, divisor 234 e condensador 236. o oscilador controlado por tensão 232 opera a 3 2fH, responde a um ressonador cerâmico ou algo semelhante 238. A saída do oscilador controlado por tensão é dividida por 32 para proporcionar um segundo sinal de entrada de frequência apropriada ao comparador de fase 228. A saída do divisor 234 é um sinal de temporização lfjj REF. Os sinais de temporização 32fH REF e lfH REF são fornecidos a um contador 400 dividido por 16. Uma saída 2fH é fornecida a um circuito de largura de impulso 402. Ajustar previamente o divisor 400 pelo sinal lfH REF assegura que o divisor opera sincronizadamente com o circuito fechado de bloqueio de fase da secção de entrada dos sinais video. 0
648
RCA 86 377 circuito de largura de impulso 402 assegura que um sinal 2fH REF terá uma largura de impulso adequada para assegurar a operação apropriada do comparador de fase 404, por exemplo um do tipo CA1391, que forma parte de um segundo circuito fechado de bloqueio de fase incluindo o filtro de passagem de baixas frequências 406 e o oscilador controlado por tensão 2fH 408. 0 oscilador controlado por tensão 408 gera um sinal de temporização interno 2fH, que é utilizado para accionar o visionamento progressivamente explorado. O outro sinal de entrada para o comparador de fase 404 é o dos impulsos de retorno 2fH ou um sinal de temporização a ele referido. A utilização do segundo circuito fechado de bloqueio de fase incluindo o comparador de fase 404 é útil para assegurar que cada período de exploração 2fH é simétrico dentro de cada período lfH do sinal de entrada. Caso contrário o visionamento pode exibir um deslizamento de quadro, por exemplo, em que metade das linhas video são deslocadas para a direita e metade das linhas video são deslocadas para a esquerda.
circuito de deflexão 50 está mostrado em maior detalhe na figura 13. Um circuito 500 é fornecido para ajustar a dimensão vertical do quadro, de acordo com uma quantidade desejada de sobreexploração vertical necessário para implementar diferentes formatos de visionamento. Como ilustrado diagramaticamente, uma fonte de corrente constante 502 fornece uma quantidade constante de corrente que carrega um condensador em rampa vertical 504. Um transístor 506 está acoplado em paralelo com o condensador em rampa vertical, e periodicamente descarrega o condensador responde ao sinal de restabelecimento vertical. Na ausência de qualquer ajustamento, a corrente Irajjp fornece a dimensão vertical máxima disponível para o quadro. Isto deve corresponder à extensão do sobreexploração vertical necessário para encher o visor de écran largo por uma fonte de sinal de relação de formato de visionamento expandido de 4x3, como mostrado na figura l(a). Para a extensão em que é necessária menor dimensão do quadro vertical, um fonte de corrente ajustável 508 desvia uma quantidade variável de corrente IADJ da Ir^mP' de modo a que o condensador 504 carregue mais lentamente e para um valor de pico menor. A fonte de corrente variável 508 é
648
RCA 86 377
-20ex responsiva a um sinal de ajuste de dimensão vertical, por exemplo no formato analógico, gerado por um circuito de controlo de dimensão vertical. O ajustamento da dimensão vertical 500 é independente de um ajustamento de dimensão vertical manual 510, que pode ser implementado por um potenciómetro ou botão de ajustamento do painel posterior. Em qualquer caso, a(s) bobina(s) de deflexão vertical 512 recebe(m) corrente de accionamento da grandeza apropriada. A deflexão horizontal é fornecida pelo circuito de ajustamento de fase 518, circuito de correcção do almofada Este-Oeste 514, um circuito fechado de bloqueio de fase 2fH 520 e circuito de saída horizontal 516.
circuito interface RGB 60 está mostrado em maior detalhe na figura 14. O sinal que está para ser enfim visionado será seleccionado entre a saída do conversor de lfH para 2fH 40 e uma entrada RGB externa. Para efeitos da televisão de écran largo descrita nisto aqui, a entrada RGB externa é presumida ser uma fonte progressivamente explorada, de relação de formato de visionamento largo. Os sinais RGB externos e um sinal de apagamento compósito da secção de entrada de sinais video 20 são entradas para um conversor de RGB para YUV 610. 0 sinal de sincronização composta externo 2fH para o sinal RGB externo é uma entrada para o separador de sinal de sincronização externo 600. A selecção do sinal de sincronização vertical é implementada pelo comutador 608. A selecção do sinal de sincronização horizontal é implementado pelo comutador 604. A selecção do sinal video é implementada pelo comutador 606. Cada um dos comutadores 604, 606 e 608 responde a um sinal de controlo interno/externo gerado pelo WSP μΡ 340. A selecção das fontes video internas ou externas é uma selecção do utilizador. Contudo, se um utilizador selecciona inadvertidamente um fonte RGB externa, quando nenhuma de tal fonte está ligada ou sintonizada, ou se a fonte externa cai, o quadro vertical colapsará, e podem resultar sérios danos ao(s) tubo(s) de raios catódicos. Consequentemente, um detector de sincronização externa 602 verifica pela presença de um sinal de sincronização externa. Na ausência de um tal sinal, é transmitido um sinal de controlo de cancelamento de comutação a cada um dos comutadores 604, 606 e 608, para evitar a selecção da fonte RGB
648
RCA 86 377
-21RGB do externa se o sinal daquilo não está presente. O conversor de para YUV 610 recebe também sinais de controlo de cor e matiz WSP μΡ 340.
Uma televisão de écran largo de acordo com as disposições do invento pode ser implementada com exploração horizontal lfH no lugar da exploração horizontal 2fH, embora um tal circuito não esteja ilustrado. Um circuito lfH não necessitaria do conversor de lfH para 2fH e da interface RGB. Consequentemente, não haveria provisão para visionar um sinal RGB de relação de formato de visionamento largo numa frequência de exploração de 2fH. O processador de écran largo e o processador de imagem em imagem para um circuito lfH seria muito semelhante. A disposição de portas poderia ser substancialmente idêntica, embora nem todas as entradas e saídas seriam utilizadas. Os vários esquemas de aumento de resolução aqui descritos podem ser aplicados geralmente sem ter em conta se a televisão opera com exploração lfjj ou 2fjj.
A figura 4 é um diagrama de blocos mostrando detalhes adicionais dos processadores de écran largo 30 mostrados na figura 3 que seriam os mesmos tanto para uma base lfH como para uma 2fH. Os sinais Y_A, U_A e V_A são uma entrada para o processador de imagem em imagem 320, que pode incluir um circuito de processamento de resolução 370. A televisão de écran largo de acordo com aspectos deste invento pode expandir e comprimir video. Os efeitos especiais caracterizados pelos vários formatos de visionamento compósitos ilustrados em parte na figura 1 são gerados pelo processador de imagem em imagem 320, que pode receber sinais de dados processados de resolução Y_RP, U_RP e V_RP do circuito de processamento de resolução 370. 0 processamento de resolução não necessita de ser utilizado todas as vezes, mas durante os formatos de visionamento seleccionados. 0 processador de imagem em imagem 320 está mostrado em maior detalhe na figura 5. Os principais componentes do processador de imagem em imagem são uma secção conversora de analógico para digital 322, uma secção de entrada 324, uma secção de comutação rápida (FSW) e colectora 326, uma secção de temporização e
-2272 648
RCA 86 377 controlo 328 e uma secção conversora de digital para analógico 330. A secção de temporização e controlo 328 está mostrada em maior detalhe na figura 11.
processador de imagem em imagem 320 pode ser caracterizado como uma variação melhorada de uma pastilha básica CPIP desenvolvida pela Thomson Consumer Electronics, Inc. A pastilha básica CPIP está descrita mais detalhadamente numa publicação intitulada The CTC 140 Picture in Picture (CPIP) Technical Training Manual (Manual de treino técnico da imagem em imagem CTC 140), disponível da Thomson Consumer Electronics, Inc, Indianapolis, Indiana. São possíveis inúmeras características especiais ou efeitos especiais, os seguintes sendo ilustrativos. O efeito especial básico é uma imagem grande tendo um imagem pequena sobrepondo uma sua porção como mostrado na figura l(c). As imagens grande e pequena podem resultar do mesmo sinal video, de sinais video diferentes e podem ser cambiadas ou permutadas. Falando de um modo geral, o sinal audio é comutado para corresponder sempre à imagem grande. A imagem pequena pode ser movida para qualquer posição sobre o écran ou pode andar através de um número de posições predeterminadas. Uma característica de ampliação aumenta e diminui a dimensão da imagem pequena, por exemplo para qualquer uma de um número de dimensões ajustadas previamente. Em algum ponto, por exemplo o formato de visionamento mostrado na figura l(d), as imagens grande e pequena são de facto da mesma dimensão.
Num modo de imagem simples, por exemplo o mostrado nas figuras l(b), l(e) ou l(f) um utilizador pode ampliar o conteúdo da imagem simples, por exemplo, em passos de uma relação de 1,0:1 a 5,0:1. Enquanto que no modo de ampliação um utilizador pode procurar ou tornar panorâmico através do conteúdo da imagem possibilitando à imagem do écran mover-se através de diferentes áreas da imagem. Em qualquer dos casos, quer a imagem pequena ou a imagem grande quer a imagem ampliada podem ser visionadas no quadro de imobilização (ainda em formato de imagem). Esta função possibilita um formato estroboscópio, em que as últimas nove imagens de video podem ser repetidas no écran. A frequência de
648
RCA 86 377 —23 —
repetição do quadro pode ser alterada de trinta quadros por segundo para zero quadros por segundo.
processador de imagem em imagem utilizado na televisão de écran largo de acordo com uma outra disposição do invento difere da presente configuração da própria pastilha básica CPIP como acima descrito. Se a pastilha básica CPIP for utilizada com uma televisão tendo um écran de 16x9, e sem um circuito de aceleração video, as imagens inseridas exibiriam distorção da relação de aspecto, devido à expansão horizontal efectiva de 4/3 vezes que resulta da exploração através do écran mais largo de 16x9. Os objectos na imagem seriam alongados horizontalmente. Se um circuito externo de aceleração for utilizado, não haveria distorção da relação de aspecto, mas a imagem não encheria todo o écran.
Os processadores de imagem em imagem existentes baseados na pastilha básica CPIP como as utilizadas nas televisões convencionais são operadas de uma maneira particular tendo certas consequências indesejáveis. 0 video de entrada é amostrado com um relógio 640fH que está bloqueado para o sinal de sincronização horizontal da fonte video principal. Por outras palavras, os dados armazenados na RAM video associada como a pastilha CPIP não é amostrada perpendicularmente relativamente à fonte video auxiliar de entrada. Isto é uma limitação fundamental do processo básico CPIP de sincronização de campo. A natureza não perpendicular da frequência de amostragem de entrada resulta em erros de inclinação dos dados amostrados. A limitação é um resultado da RAM video utilizada com a pastilha CPIP que deve utilizar o mesmo relógio para escrever e ler dados. Quando os dados da RAM video, tais como RAM video 350, são visionados, os erros de inclinação são vistos como agitação aleatória ao longo dos bordos verticais da imagem e são geralmente considerados bastante sujeitos a objecções.
processador de imagem em imagem 320, de acordo com uma disposição do invento e distinta da pastilha básica CPIP, está adaptada para comprimir assimetricamente os dados video em um de
648
RCA 86 377
uma pluralidade de modos de visionamento. Neste modo de operação, as imagens são comprimidas de 4:1 na direcção horizontal e de 3:1 na direcção vertical. Este modo assimétrico de compressão produz imagens de relação de aspecto distorcida na RAM video. Os objectos nas imagens são comprimidos horizontalmente. Contudo, se estas imagens são lidas normalmente, como por exemplo no modo de exploração de canal, para o visor de um écran de relação de formato de visionamento de 16x9, as imagens parecem correctas. A imagem encha o écran e não há distorção da relação de aspecto. 0 modo de compressão assimétrica de acordo com este aspecto do invento torna possível gerar os formatos de visionamento especiais sobre um écran de 16x9 sem um conjunto de circuitos externos de aceleração.
A figura 11 é um diagrama de blocos da secção de temporização e controlo 328 do processador de imagem em imagem, por exemplo uma versão modificada da pastilha CPIP acima descrita, que inclui um circuito de dizimação 328C para implementar a compressão assimétrica com um de uma pluralidade de modos de visionamento seleccionáveis. Os restantes modos de visionamento podem proporcionar imagens auxiliares de diferentes dimensões. Cada um dos circuitos de dizimação horizontal e vertical compreende um contador que é programado para um factor de compressão a partir de uma tabela de valores sob o controlo do WSP μΡ 340. A variação dos valores pode ser 1:1, 2:1, 3:1 e assim por diante. Os factores de compressão podem ser simétricos ou assimétricos dependendo de como a tabela é instalada. 0 controlo das relações de compressão pode também ser implementado por circuitos de dizimação de efeitos gerais completammente programáveis sob o controlo do WSO μΡ 340.
Nos modos PIP de écran cheio, o processador de imagem em imagem, em conjunção com um oscilador de livre curso 348 tomará a entrada Y/C de um descodificador, por exemplo um filtro pente em linha adaptativo, descodificam o sinal em componentes de cor Y, U, V e geram impulsos de sincronismo horizontal e vertical. Estes sinais são processados no processador de imagem em imagem para os vários modos de écran cheio tal como ampliação, imobilização e
648
RCA 86 377
exploração exemplo, o de entrada os sinais de canal. Durante o modo de exploração de canal, por sincronismo horizontal e vertical presentes da secção dos sinais video terá muitas discontinuidades porque amostrados (canais diferentes) terão impulsos de sincronismo não referidos e serão comutados em convenientes momentos aleatórios no tempo. Além disso o relógio de amostra (e o relógio RAM video de leituira/escrita) é determinado pelo oscilador de livre curso. Para os modos de imobilização e ampliação, o relógio de amostra estará bloqueado para o sincronismo horizontal do video de entrada, que nestes casos especiais é o mesmo que a frequência de relógio do visionamento.
)
Referindo outra vez a figura 4 as saídas Y, U, V e C_SYNC (sincronismo composto) do processador de imagem em imagem no formato analógico podem ser recodifiçados nos componentes Y/C pelo circuito de codificação 366, que opera em conjunção com um oscilador 380 de 3,58 MHz. Este sinal Y/C_PIP_ENC pode ser ligado a um comutador Y/C, não mostrado, que possibilita aos componentes Y/C recodifiçados serem substituídos pelos componentes Y/C do sinal principal. A partir deste ponto, os sinais Y, U, V e de sincronismo do PIP codificado seriam a base para a temporização horizontal e vertical no resto da base. Este modo de operação é apropriado para implementar um modo de ampliação para o PIP, baseado na operação do interpolador e da FIFO no trajeeto de sinal principal.
Com referência adicional à figura 5, o processador de imagem em imagem 320 compreende a secção de conversão de analógico para digital 322, a secção de entrada 324, a secção de comutação rápida e colectora 326, a secção de temporização e controlo 328 a secção de conversão de digital para analógico 330. Geralmente, o processador de imagem em imagem 320 digitaliza o sinal video em sinais de luminância (Y) e de diferença de cor (U, V), subamostrando e armazenando os resultados numa RAM video 350 de 1 megabit como acima explicado. A RAM video 350 associada ao processador de imagem em imagem 320 tem uma capacidade de memória de 1 megabit, que não é suficientemente garnde para armazenar um campo completo de dados video com amostras de 8 bits. Capacidade
648
RCA 86 377
-26— de memória aumentada tende a ser cara e pode necessitar um conjunto de circuitos de gestão mais complexos. 0 menor número de bits por amostra no canal auxiliar representa uma redução na resolução de quantização, ou na largura de banda relativa ao sinal principal, que é processado com amostras de 8 bits. Esta redução efectiva da largura de banda não é geralmente um problema guando a imagem visionada auxiliar é relativamente pequena, mas pode ser incómoda se a imagem visionada auxiliar é maior, por exemplo da mesma dimensão que a da imagem principal visionada. 0 circuito de processamento de resolução 370 pode implementar selectivamente um ou mais esquemas para aumentar a resolução de quantização ou largura de banada efectiva dos dados video auxiliares. Inúmeros esquemas de redução de dados e de recuperação de dados foram desenvolvidos, incluindo por exemplo, compressão de pixels emparelhados e excitação e não excitação+.. Um circuito de excitação estaria disposto operativamente a montante da RAM video 350, por exemplo no trajecto do sinal auxiliar da disposição de portas, como explicado em maior detalhe mais abaixo. Além do mais, são contemplados diferentes sequências de excitação e não excitação envolvendo diferentes números de bits e diferentes compressões de pixels emparelhados en volvendo diferentes números de bits. Um de inúmeros esquemas particulares de redução e recuperação de dados pode ser seleccionado pelo WSP μΡ a fim de maximizar a resolução do video visionado para cada tipo particular de formato de visonamento de imagem.
Os sinais de luminância e de diferença de cor são armazenados de uma maneira Y, U, V 8:1:1 de seis bits. Por outras palavras, cada componente é quantizado em amostras de seis bits. Há oito amostras de luminânacia para cada par de amostras de diferença de cor. 0 processador de imagem em imagem 320 é operado num modo por meio do qual os dados video de entrada são amostrados com uma frequência de relógio de 640fH bloqueada por seu lado para o sinal de sincronização video auxiliar de entrada. Neste modo, os dados armazenados na RAM video são amostrados perpendicularmente. Quando os dados são lidos da RAM video 350 de processador de imagem em imagem, eles são lidos utilizando o mesmo relógio 640fH bloqueado para o sinal video auxiliar de
648
RCA 86 377 saga»
-27entrada. Contudo, mesmo considerando que estes dados foram amostrados perpendicularmente e armazenados, e que podem ser lidos perpendicularmente, eles não podem ser visionados perpendicularmente directamente da RAM video 350, devido à natureza assíncrona das fontes video principal e auxiliar. As fontes video principal e auxiliar dever ser esperadas ser síncronas apenas nos casos em que elas estiverem a visionar sinais da mesma fonte video.
Processamento adicional é necessário a fim de sincronizar o canal auxiliar, isto é a saída de dados da RAM video 350, para o canal principal. Com referência outra vez à figura 4, dois trincos de quatro bits 352A e 352B são utilizados para recombinar os blocos de dados de 8 bits da porta de saída de 4 bits da RAM video. Os trincos de quatro bits reduzem também a frequência do relógio de dados de 1280fH para 640fH.
Geralmente, o dispositivo de visionamento e deflexão video está sincronizado com o sinal video principal. 0 sinal video principal deve ser acelerado, como acima explicado, para encher o visionamento de écran largo. 0 sinal video auxiliar deve estar sincronizado verticalmente com o primeiro sinal video e com o visionamento video. O sinal video auxiliar pode ser apagado por uma fracção de um período de campo numa memória de campo, e então expandido numa memória de linha. A sincronizaça dos dados video auxiliares com os dados video principais é efectuada utilizandose a RAM video 350 como uma memória de campo e um dispositivo de memória de linha 354 primeiro a entrar primeiro a sair (FIFO). A dimensão da FIFO 354 é de 2048 x 8. A dimensão da FIFO refere-se à mínima capacidade de armazenamento de linha considerada ser razoavelmente necessária para evitar colisões do ponteiro de escrita/leitura. As colisões do ponteiro de leitura/escrita ocorrem quando dados antigos são lidos da FIFO antes de novos dados terem uma oprtunidade de serem escritos na FIFO. As colisões do ponteiro de leitura/escrita ocorrem também quando dados novos escrevem em cima da memória antes dos dados antigos terem uma oportunidade de serem lidos da FIFO.
648
RCA 86 377
Os blocos de dados de 8 bits DATA_PIP da RAM video 350 são escritos na FIFO 354 de 2048 x 8 pelo mesmo relógio 640fH do processador de imagem em imagem que o que foi utilizado para amostrar os dados video, isto é, o relógio 640fH que está bloqueado para o sinal auxiliar, em vez de para o sinal principal. A FIFO 354 é lido utilizando o relógio de visionamento de 1024fH, que está bloqueado para o componente de sincronização horizontal do canal video principal. A utilização de uma memória de linha múltipla (FIFO) que tem relógios de acesso de leitura e escrita independentes possibilita que dados que foram amostrados perpendicularmente numa primeira frequência para serem visionados perpendicularmente numa segunda frequência. A natureza assíncrona dos relógios de leitura e de escrita, contudo, necessita que sejam empreendidos passos para evitar colisões do ponteiro de leitura/escrita.
trajecto de sinal principal 304, o trajecto do sinal auxiliar 306 e o trajecto do sinal de saída 312 da disposição de portas 300 estão mostrados na forma de diagrama de blocos na figura 6. A disposição de portas compreende também um circuito de relógios/sincronismo 320 e um descodificador WSP μΡ 310. Linhas de dados e endereços de saída do descodificador WSP μΡ 310, identificados como WSP DATA, são fornecidos a cada um dos circuitos principais e trajectos acima identificados, bem como ao processador de imagem em imagem 320 e ao circuito de processamento de resolução 370. Será apreciado que quer queira quer não certos circuitos são, ou não são, definidos como sendo parte da disposição de portas é grandemente uma questão de conveniência para facilitar a explicação das disposições do invento.
A disposição de portas é responsável para expandir, comprimir e cortar dados video do canal video principal, quando e se necessário para implementar diferentes formatos de visionamento de imagem. 0 componente de luminância Y_MN está armazenado numa memória de linha primeiro a entrar primeiro a sair 356 para uma extensão dependente da natureza da interpolação do componente de luminância. Os componentes de luminância
-2972 648
RCA 86 377
combinada U/V_MN estão armazenados na FIFO 358. Os componentes de luminância e crominância do sinal auxiliar Y_PIP, U_PIP e V_PIP são desenvolvidos pelo dispositivo de desmultiplexação 355. 0 componente de luminância suporta o processamento de resolução, como desejado, no circuito 357, e é expandido quanto necessário pelo interpolador 359, gerando o sinal Y_AUX como uma saída.
Em alguns casos, o visionamento auxiliar será tão grande quanto o visionamento de sinal principal, como mostrado por exemplo na figura l(d). As limitações de memória associadas ao processador de imagem em imagem e à RAM video 350 podem proporcionar um número insuficiente de pontos de dados, ou pixels para encher uma tal área de visionamento grande. Nestas circunstâncias, o circuito de processamento de resolução 357 pode ser utilizado para recuperar pixels para o sinal video auxiliar para substituir os perdidos durante a compressão ou redução de dados. O processamento de resolução pode corresponder ao processamento de resolução empreendido pelo circuito 370 mostrado na figura 4. Como um exemplo, o circuito 370 pode ser um circuito de excitação e o circuito 357 pode ser um circuito de não excitação+..
A interpolação do sinal auxiliar pode ter lugar no trajecto do sinal auxiliar 306. 0 circuito PIP 301 manipula uma memória de campo Y, U, V, 8:1:1 de 6 bits, RAM video 350, para armazenar os dados video de entrada. A RAM video 350 suporta dois campos de dados video numa pluralidade de localizações de memória. Cada localização de memória suporta oito bits de dados. Em cada localização de 8 bits há uma amostra (luminância) Y de 6 bits (amostrada a 640fH) e outros 2 bits. Estes outros dois bits suportam quer dados de comutação rápida (FSW_DAT) quer parte de uma amostra U ou V (amostrada a 80fH). Os valores FSW_DAT indicam que tipo de campo foi escrito na RAM video, como se segue:
FSWJDAT = 0 : nenhuma imagem
FSW_DAT = 1 : campo superior (ímpar); e FSW_DAT = 2 : campo inferior (par).
648
RCA 86 377
-30Os campos ocupam posições espaciais dentro da RAM video que tem fronteiras definidas pelos endereços horizontal e vertical, como sugerido pelo diagrama da posição de memória na figura 15. A fronteira é definida naqueles endereços por uma mudança nos dados de comutação rápida a partir de nenhuma imagem até um campo válido, e vice-versa. Estas transições nos dados de comutação rápida definem o perímetro da inserção PIP, que é também referido como caixa PIP ou sobreposição PIP. Será apreciado que a relação de aspecto de imagem dos objectos na imagem PIP podem ser controlada independentemente da relação de formato de visionamento da caixa PIP ou da sobreposição, por exemplo, 4x3 ou 16x9. A posição da sobreposição PXP sobre o écran será determinada pelo endereço de início do ponteiro de leitura da RAM video no início da exploração para cada um dos campos do sinal principal. Visto que há dois campos de dados armazenados na RAM video 350, e que toda a RAM video 350 é lida durante o período de visionamento, ambos os campos são lidos durante a exploração do visionamento. O circuito PIP 301 determina que campo será lido da memória para ser visionado através da utilização dos dados de comutação rápida e a posição de início do ponteiro de leitura. Devia parecer lógico que se o visionamento, que está bloqueado para a fonte video principal, estiver a visionar o campo superior da imagem principal então a porção da RAM video correspondente ao campo superior da imagem auxiliar seria lido da RAM video, convertida para dados analógicos, e visionada.
Isto funcionaria bem para cerca de metade de todas as relações de fase possíveis entre as fontes video principal e auxiliar. Surge um problema porque ler a RAM video é sempre mais rápido do que escrever na RAM video para imagens comprimidas no modo PIP. 0 ponteiro de memória de leitura pode alcançar o ponteiro de escrita se o mesmo tipo de campo estiver a ser escrito e lido ao mesmo tempo. Isto resultaria numa hipótese de 50% de um movimento rápido em algum lado da imagem pequena. Consequentemente, o circuito PIP lê sempre o tipo de campo oposto ao do que está a ser escrito para superar o problema de movimento brusco. Se o tipo de campo que está a ser lido é do tipo oposto ao do que está a ser visionado, então o campo par armazenado na
648
RCA 86 377
-31RAM video é invertido apagando-se a linha de topo do campo quando o campo é lido da memória. 0 resultado é que a imagem pequena mantém o entrelaçamento correcto sem um movimento brusco. 0 resultado final desta sincronização de campo é que a pastilha CPIP fornece um sinal que é chamado PIP_FSW. Este é o sinal de sobreposição que o circuito PIP fornece a um comutador analógico, que comuta entre os sinais Y/C de canal auxiliar (informação video de luminância e crominância modulada).
Com referência às figuras 4 4 10, os dados de entrada video auxiliares são amostrados a um frequência de 640fH e armazenados na RAM video 350. Os dados auxiliares lidos da RAM video 350 são designados VRAM_OUT. 0 circuito PIP 301 tem também a capabilidade de reduzir a imagem auxiliar por factores inteiros iguais, horizontalmente e verticalmente bem como assimetricamente. Os dados do canal auxiliar são armazenados num acumulador intermédio e sincronizados ao sinal digital do canal principal pelos trincos de 4 bits 352A e 352B, FIFO 354, circuito de temporização 369 e circuito de sincronização 371. Os dados VRAM_OUT são armazenados dentro de Y (luminância), U, V (componentes de cor), e FSW_DATA (dados de coumutação rápida) pelo dispositivo de desmultiplexação 355. O FSW_DAT indica que tipo de campo foi escrito na RAM video. 0 sinal PIP_FSW é recebido directamente do circuito PIP e aplicado ao circuito de controlo de saída. É tomada aqui a decisão de qual o campo lido da RAM video é para ser visionado. Finalmente, os dados do componente do video canal auxiliar são seleccionados para saída para a visionamento através de três dispositivos de multiplexação de saída 315, 317 e 319, mostrados na figura 6. No lugar da sobreposição da imagem pequena PIP utilizando um comutador analógico numa interface Y/C ou composta, o WSP μΡ 340 executa digitalmente a sobreposição do PIP.
canal auxiliar é amostrado a uma frequência de 640fH enquanto o canal principal é amostrado a uma frequência de 1024fH. A FIFO do canal auxiliar 354 (2048 x 8) converte os dados da frequência de amostra do canal auxiliar para a frequência de relógio do canal principal. Neste processo, o sinal video suporta uma compressão de 8/5(1024/640). Esta é maior do que a compressão
648
RCA 86 377
-32de 4//3 necessária para visionar correctamente o sinal do canal auxiliar. Além disso, o canal auxiliar deve ser expandido pelo interpolador para visionar correctamente uma imagem pequena de 4x3. A quantidade de expansão de interpolador necessária é de 5/6. 0 factor de expansão X é determinado como se segue:
X = (640/1024) * (4/3) = 5/6
Além disso, indeferentemente de como a imagem pequena é reduzida pelo processador PIP, a imagem pequena pode ser visionada correctamente no formato 4x3 sobre o visor ajustando-se o interpolador 359 para executar uma expansão de 5/6 (5 amostras dentro, 6 amostras fora).
Os dados PIP_FSW não fornecem um processo suficientemente bom para interpretar qual o campo do CPIP VRAM seria visionado porque os dados video PIP são mapeados em quadro horizontalmente para manter uma relação de aspecto PIP correcta. Embora a imagem pequena PIP mantenha o entrelaçamento correcto, a região de sobreposição PIP seria da geralmente da dimensão horizontal errada. 0 único caso em que a dimensão da sobreposição PIP seria correcta seria para um expansão de 5/8 utilizando o interpolador 359 que resultaria numa imagem pequena de 16x9. Para todos os outros conjuntos de interpoladores, a caixa de sobreposição permaneceria 16x9 enquanto que a imagem inserida variaria horizontalmente. O sinal PIP_FSW carece de informação relativamente à dimensão horizontal correcta da sobreposição PIP. Os dados da RAM video são lidos antes do circuito PIP completar o algoritmo de sincronização. Assim, os dados de comutação rápida FSW_DAT que estão embebidos no fluxo de dados da RAM video VRAM_0UT correspondem ao tipo de campo escrito na RAM video. Os dados do componente da RAM video (Y, U, V) foram corrigidos para movimento rápido e entrelaçamento correcto, mas o FSW_DAT não foi modificado.
De acordo com uma disposição do invento, a caixa de sobreposição PIP é da dimensão correcta porque a informação FSW_DAT é expandida e interpolada juntamente com os dados do
648
RCA 86 377
-334*·
componente video (Y, U, V). 0 FSW_DAT contém a dimensão correcta da região de sobreposição, contudo, ela não indica que campo é o campo correcto para visionamento. 0 PIP_FSW e FSW_DAT podem ser utilizados conjuntamente para resolver o problema de manter a integridade do entrelaçamento e a dimensão correcta da sobreposição. Em operação normal, quando a pastilha CPIP deve ser utilizada nos receptores de televisão de 4x3, a colocação do campo na RAM video é arbitrária. Os campos podem ser alinhados verticalmente, horizontalmente, ou não alinhados de todo. A fim de tormar compatíveis o processador de écran largo e trabalho da pastilha CPIP, é necessário que as localizações do campo PIP não sejam armazenadas nas mesmas linhas verticais. Por outras palavras, os campos PIP podem não ser programados para que os mesmos endereços verticais sejam utilizados para ambos os tipos de campo superior e inferior. É conveniente para uma perspectiva de programação armazenar os campos PIP na RAM video 350 de uma maneira alinhada verticalmente, como mostrado na figura 15.
Um sinal PIP_OVL força o circuito de controlo de saída 321 para visionamento de dados auxiliares quando este sinal está activo, isto é, logicamente HI. Um diagrama de blocos de um circuito para gerar o sinal PIP_OVL está mostrado na figura 16. 0 circuito 680 compreende um multivibrador biestável J-K 682, a saída Q do qual é uma entrada para o dispositivo de multiplexação 688. A saída do dispositivo de multiplexação 688 é uma entrada para um multivibrador biestável 684 do tipo D, a saída Q do qual é a outra entrada para o dispositivo de multiplexação 688 e uma entrada para a porta AND (E) 690. 0 PIP_FSW e os sinais SOL (início de linha) são respectivamente as entradas J e K para o multivibrador biestável 682. Um porta exclusiva OR (OU) 686 tem dois sinais de bits de dados de comutação rápida FSW_DAT0 e FSW_DAT1 como entradas. Os valores de (1, 0) e (0, 1), que são entradas logicamente exclusivas, indicam um campo válido, respectivamente par e ímpar. Os valores de (0, 0) e (1, 1), que não são logicamente exclusivos, indicam dados video não válidos. Uma transição de quer de (0, 1) quer de (1, 0) para quer de (0, 0)) quer de (1, 1), ou vice-versa, indica uma transição de fronteira definindo a caixa PIP ou sobreposição. A saída da porta
648
RCA 86 377 /f.....
-34exclusiva OR (OU) 686 é uma segunda entrada para a porta AND (E) 690. A terceira entrada da porta AND (E) 690 é o sinal RD_EN_AX, o sinal que possibilita a leitura para a FIFO auxiliar 354. A saída da porta AND (E) 690 é o sinal PIP_OVL. O circuito 680 introduz um atraso de uma linha (linha de campo) a partir do momento em que PIP_FSW torna-se activo até à possibilitação actual da região de sobreposição. Isto é tido em conta no trajecto de dados video dado que a FIFO 354 introduz também um atraso de uma linha de campo nos dados video PIP que estão a ser visionados. Além disso, a sobreposição PIP é perfeitamente sobreposta com os dados video, embora esteja uma linha de campo mais adiantte do que o programado através do circuito PIP. 0 sinal RD_EN_AX permite ao PIP ser sobreposto apenas quando dados FIFO auxiliares válidos tenham sido lidos da FIFO 354. Isto é necessário porque os dados FIFO podem ser mantidos depois da leitura ter terminado. Isto pode originar a lógica sobreposição PIP para determinar que a sobreposição PIP está activa fora dos dados PIP válidos. Possibilitando a sobreposição PIP com RD_EN_AX assegura que os dados PIP são válidos. De acordo com as disposições do invento, a sobreposição ou caixa para o video auxiliar de imagem pequena é colocado e dimensionado correctamente independentemente de como o video auxiliar tenha sido expandido, comprimido ou interpolado. Isto funciona para fontes video de imagem pequena que são de formatos 4x3, formatos 16x9 bem como de muitos outros formatos.
Os componentes de crominância U_PIP e V_PIP são apagados pelo circuito 367 por uma extensão de tempo dependente da natureza da interpolação do componente de luminância, gerando os sinais U_AUX e V_AUX como saídas. Os respectivos componentes Y, U e V dos sinais principal e auxiliar são combinados nos respectivos dispositivos de multiplexação 315, 317, 319 no trajecto do sinal de saída 312, controlando-se os sinais que possibilitam a leitura das FIFO 354, 356 e 358. Os dispositivos de multiplexação 315, 317 e 319 respondem ao circuito de controlo do dispositivo de multiplexação de saída 321. O circuito de controlo do dispositivo de multiplexação de saída 321 responde ao sinal de relógio CLK, ao início do sinal de linha SOL, ao sinal
648
RCA 86 377
H_COUNT, ao sinal de restabelecimento de apagamento vertical e à saída do comutador rápido do processador de imagem em imagem e WSP μΡ 340. Os componentes de luminância e crominância multiplexada Y_MX, U_MX e V_MX são fornecidos aos respectivos conversores digital/analógico 360, 362 e 364 respectivamente. Os conversores de digital para analógico são seguidos pelos filtros de passagem de baixas frequências 361, 363 e 365 respectivamente, mostrados na figura 4. As várias funções do processador de imagem em imagem, a disposição de portas e o circuito de redução de dados são controlados pelo WSP μΡ 340. O WSP μΡ 340 responde ao TV μΡ 216, estando a ele ligado por um bus série. 0 bus série pode ser como mostrado um bus de quatro fios, tendo linhas para dados, sinais de relógio, sinais de capacitação e sinais de restabelecimento. O WSP μΡ 340 comunica com os diferentes circuitos da disposição de portas através de um descodificador WSP μΡ 310.
Num caso, é necessário comprimir o video NTSC 4x3 por um factor de 4/3 para evitar distorção da relação de aspecto da imagem visionada. No outro caso, o video pode ser expandido para executar as operações de ampliação horizontal acompanhadas habitualmente por ampliação vertical. As operações de ampliação horizontal até 33% podem ser executadas reduzindo-se as compressões para menos do que 4/3. Um interpolador de amostra é utilizado para recalcular o video de entrada para novas posições de pixel porque a largura de banda video de luminância, acima de 5,5 MHz para o formato S-VHS, ocupa uma percentagem grande da frequência de sobre envolvimento Nyquist, que é de 8 MHz para um relógio de 1024fH.
Como mostrado na figura 6, os dados de luminância Y_MN são encaminhados através de um interpolador 337 no trajecto do sinal principal 304 que recalcula os valores da amostra baseado na compressão ou na expansão do video. A função dos comutadores ou selectores de caminho 323 e 331 é inverter a topologia do trajecto do sinal principal 304 relativamente às posições relativas da FIFO 356 e do interpolador 337. Em particular, estes comutadores seleccionam se o interpolador 337 precede a FIFO,
648
RCA 86 377
-36como requerido para a compressão, ou se a FIFO 356 precede o interpolador 337, como requerido para a expansão. Os comutadores 323 e 331 respondem a um circuito de controlo de encaminhamento 335, que responde ele próprio ao WSP μΡ 340. Será recordado que durante os modos de imagem pequena o sinal video auxiliar é comprimido para armazenamento na rAM video 350, e apenas é necessária expansão para efeitos práticos. Consequentemente, não é necessária comutação comparável no trajecto do sinal auxiliar.
O trajecto do sinal principal está mostrado em maior detalhe na figura 9. 0 comutador 323 é implementado por dois dispositivos de multiplexação 325 e 327. O comutador 331 é implementado pelo dispositivo de multiplexação 333. Os três dispositivos de multiplexação respondem ao circuito de encaminhamento 335, gue responde ele próprio ao WSP μΡ 340 . Um circuito de temporização/sincronização horizontal 339 gera sinais de temporização controlando a escrita e a leitura das FIFO, bem como dos trincos 347 e 351, e o dispositivo de multiplexação 353. 0 sinal de relógio CLK e o início do sinal de linha SOL são gerados pelo circuito de relógios/sincronismo 320. Um circuito de controlo de conversão de analógico para digital 369 responde a Y_MN, a WSP μΡ 340 e ao bit mais significativo do UV_MN.
Um circuito de controlo do interpolador 349 gera valores de posição de pixel intermédios (K), dos pesos do filtro de compensação do interpolador (C) e a informação do acesso de relógio CGY para a luminância e CGUV para os componentes de cor. É a informação do acesso de relógio que interropr (decima) ou repete os dados FIFO para permitir que as amostras não sejam escritas sobre alguns relógios para efectuar compressão ou que algumas amostras sejam lidas múltiplas vezes para expansão.
É possível executar compressões e expansões video através da utilização de uma FIFO. Por exemplo, um sinal WR_EN_MN_Y possibilita que os dados sejam escritos na FIFO 356. Toda a quarta amostra pode ser inibida de ser escrita na FIFO. Isto constitui uma compressão de 4/3. A função do interpolador 337 é a de recalcular as amostras de luminância que estão a ser escritas
J
648
RCA 86 377
«f na FIFO para que os dados lidos da FIFO sejam lisos, em vez de recortados. As expansões podem ser executadas exactamente da maneira oposta à das compressões. No caso de compressões o sinal que possibilita a escrita tem a informação do acesso de relógio a ele ligada na forma de impulsos de inibição. Para expandir os dados, a informação de acesso de relógio é aplicada ao sinal que possibilita a leitura. Isto interromperá os dados à medida que eles estiverem a ser lidos da FIFO 356. Neste caso a função do interpolador 337, que segue a FIFO 356 durante este processo, é a de recalcular os dados amostrados de recortados para lisos. No caso da expansão os dados devem ser interrompidos enquanto estão a ser lidos da FIFO 356 e enquanto estão a ser cronometrados no interpolador 337. Isto é diferente do caso da compressão onde os dados são continuamente cronometrados através do interpolador 337. Para ambos os casos, compressão e expansão, as operações do acesso de relógio podem ser facilmente executadas de uma maneira síncrona, isto é, os eventos podem ocorrer baseados nos bordos ascendentes do relógio do dispositivo 1024fH.
Há inúmeras vantagens nesta topologia para a interpolação da luminância. As operações do acesso de relógio, nomeadamente a decimação de dados e a repetição de dados, podem ser executadas de uma maneira síncrona. Se não fôr utilizada uma topologia de dados video comutável para permutar as posições do interpolador e da FIFO, os relógios de leitura ou de escrita necessitam de ser impulsionados duas vezes para interromper ou repetir os dados. 0 termo impulsionado duas vezes significa que dois pontos de dados devem ser escritos na FIFO num único ciclo de relógio ou lidos da FIFO durante um único ciclo de relógio. 0 conjunto de circuitos resultante não pode ser fabricado para operar sincronizadamente como o relógio do dispositivo, visto que a frequência do relógio de escrita ou de leitura deve ser duas vezes tão elevado como a frequência de relógio do dispositivo. Além do mais, a topologia comutável necessita apenas um interpolador e uma FIFO para executar tanto compressões como expansões. Se a disposição de comutação video aqui descrita não fôr utilizada, a situação de impulsionamento duplo pode ser evitada utilizando-se apenas duas FIFO para executar a funcionalidade tanto da compressão como da
J
648
RCA 86 377
-38expansão. Uma FIFO para expansões necessitaria de ser colocado em frente do interpolador e uma FIFO para compressões necessitaria de ser colocado depois do interpolador.
processador de écran largo tem também a capacidade de controlar a deflexão vertical para executar uma função de ampliação vertical. A topologia do processador de écran largo é tal que as funções de mapeamento (interpolação) do quadro horizontal tanto do canal principal como do auxiliar são independentes entre si e independentes da ampliação vertical (que manipula a deflexão vertical). Por causa desta topologia, o canal principal pode ser expandido tanto horizontalmente como verticalmente para manter uma ampiação do canal principal de relação de aspecto correcta. Contudo, a não ser que os ajustamentos do interpolador do canal auxiliar sejam alterados, o PIP (imagem pequena) ampliará verticalmente mas não horizontalmente. Além disso, o interpolador do canal auxiliar pode ser fabricado para executar maiores expansões para manter uma relação de aspecto de imagem correcta da imagem pequena quando a vertical é expandida.
Um bom exemplo deste processo ocorre quando o canal principal está a visionar material de letra de forma 16x9. 0 mapeamento do quadro horizontal principal é ajustado para 1:1 (sem expansão, sem compressão). 0 vertical é ampliado 33% (isto é, expandido por 4/3) para eliminar as barras pretas associadas ao material da fonte de letra de forma. A relação de aspecto da imagem do canal principal está agora correcta. 0 ajustamento nominal do canal principal para material de fonte 4x3 sem ampliação vertical é 5/6. Um valor diferente para o factor de expansão X é determinado como se segue:
X = (5/6) * (3/4) = 5/8
Quando o interpolador do canal auxiliar 359 é ajustado para 5/8, a relação de aspecto de imagem da imagem pequena é mantida correcta e os objectos dentro do PIP parecem sem distorção da relação de aspecto.
J
648
RCA 86 377
Os interpoladores para os componentes de luminância dos sinais principal e auxiliar podem ser filtros de correcção de inclinação. Um interpolador de quatro pontos como o descrito aqui, por exemplo, compreende um interpolador linear de dois pontos e um filtro e multiplicador associados ligados em cascata para proporcionar compensação de amplitude e fase. No total, quatro amostras de dados adjacentes são utilizadas para calcular cada ponto interpolado. 0 sinal de entrada é aplicado ao interpolador linear de dois pontos. 0 atraso comunicado à entrada é proporcional ao valor de um sinal de controlo de atraso (K). Os erros de amplitude e fase do sinal atrasado são minimizados pela aplicação de um sinal de correcção obtido por um filtro e multiplicador adicionais ligados em cascata. Este sinal de correcção fornece o pico que iguala a resposta de frequência do filtro de interpolação linear de dois pontos para todos os valores de (K) . O interpolador original de quatro pontos é optimizado para utilização com os sinais que têm uma banda de passagem de fs/4, onde fs é a frequência da amostra de dados.
Alternativamente, e de acordo com as disposições do invento descritas nos pedidos copendentes, ambos os canais podem utilizar o que é designado como processo interpolativo de dois andares. A resposta de frequência do filtro de interpolação variável original pode ser melhorada utilizando-se um tal processo de dois andares, referido como um interpolador de dois andares. Um interpolador de dois andares pode compreender um filtro (FIR) de resposta de impulso finito de batida 2n+4 com coeficientes fixos e um interpolador variável de quatro pontos. A saída do filtro FIR está localizada espacialmente entre as amostras de pixel de entrada. A saída do filtro FIR é então combinada intercalando-se com as amostras de dados originais, que são apagadas, para criar um frequência de amostra efectiva de 2fs. Isto é uma presunção válida para frequências na banda de passagem do filtro FIR. 0 resultado é que a banda de passagem efectiva do interpolador original de quatro pontos é significativamente aumentada.
circuito de relógios/sincronismo 320 gera sinais de leitura, escrita e de capacitação necessários para operar as FIFO
J ,4'
648
RCA 86 377
354, 356 e 358. As FIFO para os canais principal e auxiliar são possibilitadas para escrever dados dentro do armazenamento para as porções de cada linha video que é necessária para o subsequente visionamento. Os dados são escritos a partir de um dos canais principal ou auxiliar, mas não de ambos, quanto necessário para combinar os dados de cada fonte sobre a mesma linha video ou linhas do visionamento. A FIFO 354 do canal auxiliar é escrita sincronizadamente com o sinal video auxiliar, mas é lido da memória sincronizadamente com o sinal video principal. Os componentes do sinal video principal são lidos nas FIFO 356 e 358 sincronizadamente com o sinal video principal, e são lidos da memória sincronizadamente com o video principal. Quantas vezes a função de leitura é comutado de um lado para outro entre os canais principal e auxiliar é uma função do efeito especial particular escolhido.
A geração de diferentes efeitos especiais tal como imagens cortadas de lado a lado são executados através da manipulação dos sinais de controlo que possibilitam a leitura e escrita para a memória de linha FIFO. 0 processo para este formato de visionamento está ilustrado nas figuras 7 e 8. No caso de imagens visionadas cortadas de lado a lado, o sinal de controlo que possibilita a escrita (WR_EN_AX) para a FIFO 354 de 2048x8 do canal auxiliar está activo para (1/2) * (5/2) = 5/2 ou aproximadamente 41% do período de linha activa de visionamento (pós aceleração), ou 67% do período de linha activa do canal auxiliar (pré- aceleração), como mostrado na figura 7. Isto corresponde a cortar aproximadamente 33% (aproximadamente 67% da imagem activa) e a expansão do interpolador do sinal por 5/6. No canal video principal, mostrado na parte superior da figura 8, o sinal de controlo que possibilita a escrita (WR_EN_MN_Y) para as FIFO 356 e 358 de 910x8 está activo para (1/2) * (4/3) = 0,67 ou 67% do período de linha activo de visionamento. Isto corresponde a cortar aproximadamente 33% e sendo executada uma relação de compressão de 4/3 no video canal principal pela FIFO 910x8.
Em cada uma das FIFO, os dados video estão armazenados num acumulador intermédio para serem lidos num ponto particular no
648
RCA 86 377
tempo. A região activa de tempo onde os dados podem ser lidos a partir de cada FIFO é determinada pelo formato de visionamento escolhido. No exemplo do modo cortado de lado a lado mostrado, o video canal principal está a ser visionado na metade do lado esquerdo do visor e o video canal auxiliar é visionado na metade do lado direito do visor. As porções video arbitrárias das formas de onda são diferentes para os canais principal e auxiliar como ilustrado. 0 sinal de controlo que possibilita a leitura (RD_EN_MN) da FIFO 910x8 canal principal está activo para 50% do período de linha activa de visionamento do visionamento que começa com o início do video activo, seguindo imediatamente a entrada video posterior. 0 sinal de controlo que possibilita a leitura do canal auxiliar (RD_EN_AX) está activo para os outros 50% do período de linha activo do visionamento começando com o bordo descendente do sinal RD_EN_MN e acabando com o começo da entrada frontal do video canal principal. Deve ser notado que os sinais de controlo que possibilitam a escrita são síncronos com os seus respectivos dados de entrada FIFO (principais ou auxiliares) enquanto os sinais de controlo que possibilitam a leitura são síncronos com o video canal principal.
formato de visionamento mostrado na figura l(d) é particularmente desejável dado que possibilita que duas imagens de campo quase cheio sejam visionadas num formato de lado a lado. O visionamento é particularmente efectivo e apropriado para um visor de relação de formato de visionamento largo, por exemplo 16x9. A maior parte dos sinais NTSC são representados num formato de 4x3 que corresponde certamente a 12x9. Duas imagens NTSC de relação de formato de visionamento de 4x3 podem ser apresentadas no mesmo visor de relação de formato de visionamento de 16x9, quer cortando-se as imagens por 33% quer comprimindo as imagens de 33%, e introduzindo distorção da relação de aspecto. Dependendo da preferência do utilizador, a relação do corte de imagem para a distorção da relação de aspecto pode ser ajustada em qualquer parte entre os limites de 0% e 33%. Como um exemplo, duas imagens lado a lado podem ser apresentadas como comprimidas a 16,7% e cortadas a 16,7%.
J
,.....f
648
RCA 86 377
-420 tempo de visionamento horizontal para um visionamento de relação de formato de visionamento de 16x9 é o mesmo que para um visionamento de relação de formato de visionamento de 4x3, porque ambos têm o comprimento de linha nominal de 62,5 microssegundo.. Consequentemente, um sinal video NTSC deve ser acelerado por um factor de 4/3 para preservar uma relação de aspecto correcta, sem distorção. 0 factor 4/3 é calculado como a razão dos dois formatos de visionamento:
4/3 = (16/9) / (4/3)
Interpoladores variáveis são utilizados de acordo com aspectos deste invento para acelerar os sinais video. No passado, as FIFO tendo diferentes frequências de relógio nas entradas e saídas foram utilizados para executar uma função semelhante. Por meio de comparação, se dois sinais NTSC de relação de formato de visionamento de 4x3 são visionados num único visionamento de relação de formato de visionamento de 4x3, cada imagem deve ser distorcida ou cortada, ou alguma sua combinação, por 50%. Uma aceleração comparável à necessária para uma aplicação de écran largo não é necessária.

Claims (3)

1 - Dispositivo de visionamento, caracterizado por compreender:
uma memória video;
meios para escreverem e lerem informação do sinal video na e da dita memória video, relacionando-se a dita informação com os dados video e o tipo de campo;
meios para fornecerem a dita informação da dita memória video sincronamente com os meios de visionamento para um ou outro sinal video;
um interpolador para comprimir e expandir, selectivamente, a dita informação lida da dita memória de linha, sofrendo a dita informação de tipo de campo a dita compressão e expansão em conjunto com a dita informação video;
meios para descodificarem a dita informação de tipo de campo, para identificarem primeiro e segundo tipos de campos e uma ausência de dados video válidos; e meios para multiplexarem os ditos sinais video para visionamento simultâneo, operáveis em resposta aos ditos meios de descodificação.
2 - Dispositivo de acordo com a reivindicação l, caracterizado por os ditos meios de fornecimento compreenderem uma memória de linha, para a dita informação lida da dita memória video, tendo um acesso de escrita operável sincronamente com a dita leitura da dita memória video, e um acesso de leitura operável sincronamente com meios de visionamento para um outro sinal video.
3 - Dispositivo de acordo com a reivindicação 2, caracterizado por a dita memória de linha ser assíncrona.
PT97817A 1990-06-01 1991-05-31 Dispositivo de sobreposicao de imagem para televisao PT97817B (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB909012326A GB9012326D0 (en) 1990-06-01 1990-06-01 Wide screen television

Publications (2)

Publication Number Publication Date
PT97817A PT97817A (pt) 1993-08-31
PT97817B true PT97817B (pt) 1998-12-31

Family

ID=10676970

Family Applications (13)

Application Number Title Priority Date Filing Date
PT97814A PT97814B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento video de imagens de televisao lado-a-lado
PT97815A PT97815B (pt) 1990-06-01 1991-05-31 Dispositivo de processamento de luminancia
PT97816A PT97816B (pt) 1990-06-01 1991-05-31 Dispositivo de processamento de crominancia
PT97813A PT97813B (pt) 1990-06-01 1991-05-31 Dispositivo de sincronizacao de campo de manutencao de integridade entralacada
PT97810A PT97810B (pt) 1990-06-01 1991-05-31 Dispositivo de sincronizacao de campo com controlo de indicador de escrita/leitura
PT97817A PT97817B (pt) 1990-06-01 1991-05-31 Dispositivo de sobreposicao de imagem para televisao
PT97811A PT97811B (pt) 1990-06-01 1991-05-31 Dispositivo de controlo video com deteccao automatica de letra de forma
PT97819A PT97819B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento com ampliacao progressiva e efeito panoramico para televisao
PT97808A PT97808B (pt) 1990-06-01 1991-05-31 Aparelho de televisao com compressao de imagem assimetrica
PT97809A PT97809B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento video com imagens sincronizadas lado-a-lado
PT97812A PT97812B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento de televisao de ecran largo
PT97818A PT97818B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento com controlo de relacao de aspecto para sobreposicao de imagem
PT102241A PT102241B (pt) 1990-06-01 1999-01-12 Deteccao automatica de letra de forma

Family Applications Before (5)

Application Number Title Priority Date Filing Date
PT97814A PT97814B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento video de imagens de televisao lado-a-lado
PT97815A PT97815B (pt) 1990-06-01 1991-05-31 Dispositivo de processamento de luminancia
PT97816A PT97816B (pt) 1990-06-01 1991-05-31 Dispositivo de processamento de crominancia
PT97813A PT97813B (pt) 1990-06-01 1991-05-31 Dispositivo de sincronizacao de campo de manutencao de integridade entralacada
PT97810A PT97810B (pt) 1990-06-01 1991-05-31 Dispositivo de sincronizacao de campo com controlo de indicador de escrita/leitura

Family Applications After (7)

Application Number Title Priority Date Filing Date
PT97811A PT97811B (pt) 1990-06-01 1991-05-31 Dispositivo de controlo video com deteccao automatica de letra de forma
PT97819A PT97819B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento com ampliacao progressiva e efeito panoramico para televisao
PT97808A PT97808B (pt) 1990-06-01 1991-05-31 Aparelho de televisao com compressao de imagem assimetrica
PT97809A PT97809B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento video com imagens sincronizadas lado-a-lado
PT97812A PT97812B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento de televisao de ecran largo
PT97818A PT97818B (pt) 1990-06-01 1991-05-31 Dispositivo de visionamento com controlo de relacao de aspecto para sobreposicao de imagem
PT102241A PT102241B (pt) 1990-06-01 1999-01-12 Deteccao automatica de letra de forma

Country Status (23)

Country Link
US (2) US5285282A (pt)
EP (17) EP0533738B1 (pt)
JP (20) JP3338048B2 (pt)
KR (16) KR100190247B1 (pt)
CN (15) CN1034460C (pt)
AU (15) AU7909591A (pt)
BR (1) BR9106539A (pt)
CA (1) CA2082260C (pt)
DE (19) DE69132822T2 (pt)
ES (12) ES2124703T3 (pt)
FI (1) FI100931B (pt)
GB (2) GB9012326D0 (pt)
HK (1) HK1004588A1 (pt)
HU (2) HUT64662A (pt)
IN (1) IN177990B (pt)
MY (14) MY115270A (pt)
PL (1) PL167644B1 (pt)
PT (13) PT97814B (pt)
RU (1) RU2119187C1 (pt)
SG (11) SG82550A1 (pt)
TR (1) TR25549A (pt)
TW (3) TW223215B (pt)
WO (17) WO1991019385A1 (pt)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5351135A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos
US5249049A (en) * 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5345270A (en) * 1990-06-01 1994-09-06 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos and closed captions
US5309234A (en) * 1991-05-29 1994-05-03 Thomson Consumer Electronics Adaptive letterbox detector
JPH04365278A (ja) * 1991-06-13 1992-12-17 Matsushita Electric Ind Co Ltd 多画面表示回路
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
JPH05183833A (ja) * 1992-01-07 1993-07-23 Sony Corp 表示装置
EP0616466B1 (en) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
TW220024B (pt) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
JPH05236377A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像セレクタ
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
JP3435172B2 (ja) * 1992-06-02 2003-08-11 株式会社東芝 テレビジョン信号処理回路
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
GB2254977B (en) * 1992-04-23 1996-01-17 Philips Electronics Nv Receiver for letterbox television signals
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
TW234806B (pt) * 1992-07-10 1994-11-21 Thomson Consumer Electronics
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
DE69333713T2 (de) 1992-12-09 2005-07-21 Sedna Patent Services, Llc Vorrichtung und Verfahren zur Bereitstellen von Rundfunkdatendiensten
US5369341A (en) * 1992-12-11 1994-11-29 Thomson Consumer Electronics, Inc. Vertical retrace with zoom and centered fast retrace
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
TW274673B (pt) * 1993-02-10 1996-04-21 Thomson Consumer Electronics
EP0685139B1 (en) * 1993-02-17 2001-07-18 Thomson Consumer Electronics, Inc. Adaptive letterbox detection
WO1994019911A1 (en) * 1993-02-17 1994-09-01 Thomson Consumer Electronics, Inc. Managing letterbox displays
JPH06311449A (ja) * 1993-02-26 1994-11-04 Sony Corp テレビジョン受像機
EP0656727B1 (en) * 1993-11-03 1999-04-28 SONY-WEGA PRODUKTIONS GmbH Teletext receiver
DE69328824T2 (de) * 1993-03-15 2000-10-19 Thomson Consumer Electronics, Inc. Horizontale Panoramierung für ein Breitbildschirmfernsehen
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
GB2308266B (en) * 1993-03-30 1997-08-20 Sony Corp Video signal display apparatus and video signal processing circuit therefor
CN1050255C (zh) * 1993-04-03 2000-03-08 汤姆森消费电子有限公司 用于宽屏电视的水平画面摄取***
CN1051896C (zh) * 1993-04-21 2000-04-26 汤姆森消费电子有限公司 视频显示控制***
CN1042786C (zh) * 1993-04-21 1999-03-31 汤姆森消费电子有限公司 视频显示控制***
BE1007167A3 (nl) * 1993-05-13 1995-04-11 Philips Electronics Nv Zendstation voor het uitzenden van een pluraliteit van televisie programma's, en een ontvanger voor het ontvangen daarvan.
US5363143A (en) * 1993-09-03 1994-11-08 Thomson Consumer Electronics, Inc. Side by side picture display with reduced cropping
JP3022713B2 (ja) * 1993-09-30 2000-03-21 日本ビクター株式会社 画像信号処理方法
KR960012492B1 (ko) * 1993-11-03 1996-09-20 엘지전자 주식회사 와이드 티브이 수상기의 수직 위치 가변회로
SG93754A1 (en) * 1993-11-26 2003-01-21 Thomson Consumer Electronics Emulation of computer monitor in a wide screen television
JP2554450B2 (ja) * 1993-12-16 1996-11-13 日本テレビ放送網株式会社 フレームシンクロナイザおよびこれを使用した信号切り替え装置
TW312076B (pt) * 1993-12-21 1997-08-01 Thomson Consumer Electronics
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
BR9408481A (pt) * 1994-01-12 1997-10-28 Thomson Consumer Electronics Sistema de descompressão de sinais para descomprimir um sinal de vídeo submetido à compressão em uma pluralidade de modos e resoluções espaciais e conversor de mútliplos modos para a conversão de um sinal de vídeo para cima na dimensão espacialmente vertical
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US5790197A (en) * 1994-01-12 1998-08-04 Thomson Consumer Electronics,. Inc. Multimode interpolation filter as for a TV receiver
TW307971B (pt) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
US5719636A (en) * 1994-04-28 1998-02-17 Kabushiki Kaisha Toshiba Letter-box screen detection apparatus
EP0697787A3 (de) * 1994-08-20 1996-05-29 Loewe Opta Gmbh Verfahren und Schaltungsanordnung zur Darstellung eines 16:9-Fernsehbildes nach dem PAL-Plus-Verfahren auf dem Bildschirm eines Fernsehempfängers mit einer 16:9-formatigen Bildröhre
DE4432169A1 (de) * 1994-09-09 1996-03-14 Bosch Siemens Hausgeraete Fernsehgerät
US5574508A (en) * 1994-11-02 1996-11-12 Rca Thomson Licensing Corporation Vertical panning for interlaced video
ATE190792T1 (de) * 1994-12-12 2000-04-15 Sony Wega Produktions Gmbh Verfahren und vorrichtung zur gleichzeitigen darstellung von zwei bildern
EP0737004A1 (en) * 1995-04-05 1996-10-09 Thomson Consumer Electronics, Inc. Field type detector for video signal
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
JP3617130B2 (ja) * 1995-07-21 2005-02-02 ソニー株式会社 映像信号処理回路及び画像表示装置
EP0758184B1 (fr) * 1995-08-09 2000-07-12 Koninklijke Philips Electronics N.V. Appareil d'affichage d'images avec décalage de bas d'image
KR0176825B1 (ko) * 1995-08-16 1999-05-01 구자홍 티브이의 영상 모드 선택 방법 및 그 장치
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
JPH0993548A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 文字情報表示機能付きテレビ受信機
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
FR2742279B1 (fr) * 1995-12-06 1998-01-09 Thomson Multimedia Sa Dispositif de decimation de sequences de donnees numeriques
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
JP3575153B2 (ja) * 1996-01-17 2004-10-13 ソニー株式会社 アスペクト比判別回路及び映像モニタ装置
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
CN1065396C (zh) * 1996-02-17 2001-05-02 明碁电脑股份有限公司 宽屏幕电视的屏幕检测***
JPH09284671A (ja) * 1996-04-18 1997-10-31 Toshiba Corp 走査線変換装置
EP0802671B1 (en) * 1996-04-18 2000-03-01 Matsushita Electric Industrial Co., Ltd. Digital signal processing circuit for a television receiver
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
EP0822711A3 (en) * 1996-08-02 1998-07-01 SANYO ELECTRIC Co., Ltd. Internet information displaying apparatus
KR100206802B1 (ko) * 1996-08-20 1999-07-01 구자홍 텔레비젼수상기의 자동 와이드화면 디스플레이 방법 및 장치
KR100678355B1 (ko) * 1996-09-27 2007-05-14 소니 가부시끼 가이샤 영상표시및제어장치와그의방법
US5854902A (en) * 1996-10-31 1998-12-29 Sensormatic Electronics Corporation Video data capture and formatting in intelligent video information management system
DE19652362A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Kompensation der durch die Verarbeitung von Chrominanz-Signalen entstehenden Luminanzdefekte
JPH1198422A (ja) * 1997-09-19 1999-04-09 Sony Corp 映像信号判別回路
JP3464924B2 (ja) * 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
GB9817421D0 (en) * 1998-08-11 1998-10-07 Danmere Limited Interactive television control/operating system
CN1096181C (zh) * 1998-08-13 2002-12-11 汤姆森消费电子有限公司 视频显示控制***
DE19911947C2 (de) * 1999-03-17 2003-04-24 Infineon Technologies Ag Verfahren zur Farbkantenverbesserung bei einer Bildeinblendung
GB2349288B (en) 1999-04-16 2003-10-22 Quantel Ltd A video editing system
US6791578B1 (en) 2000-05-30 2004-09-14 Apple Computer, Inc. 16:9 aspect ratio and anamorphic image processing
US7181416B2 (en) * 2000-06-08 2007-02-20 Blackstone Corporation Multi-function transaction processing system
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US20030204457A1 (en) * 2002-04-26 2003-10-30 Arias Luis A. Payee account payment system
DE10226071A1 (de) * 2002-06-12 2004-01-08 Fujitsu Siemens Computers Gmbh Verfahren und Vorrichtung zum Darstellen eines digitalisierten Bildes
US20060032911A1 (en) * 2002-10-07 2006-02-16 Arias Luis A Prepaid card issuing system
CN100341325C (zh) * 2003-03-08 2007-10-03 中兴通讯股份有限公司 会议电视***数字多画面回传的终端名显示的方法
CN101702756B (zh) 2003-04-28 2013-04-17 松下电器产业株式会社 记录介质和方法、再现装置和方法、程序和集成电路
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
CN100385926C (zh) * 2004-03-31 2008-04-30 凌阳科技股份有限公司 具有储存功能的液晶显示***
JP4537107B2 (ja) * 2004-04-06 2010-09-01 キヤノン株式会社 映像表示装置、映像表示方法、及びコンピュータプログラム
US7113200B2 (en) * 2004-05-21 2006-09-26 Polycom, Inc. Method and system for preparing video communication image for wide screen display
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7427704B2 (en) * 2004-09-09 2008-09-23 Huwaldt David A Stringed instrument fingering guide
CN100584166C (zh) 2005-05-07 2010-01-20 富准精密工业(深圳)有限公司 液冷散热装置
US20070008338A1 (en) * 2005-05-28 2007-01-11 Young-Chan Kim Display system, display apparatus, and method of controlling video source and display apparatus
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
MX2008001485A (es) * 2005-08-05 2008-04-04 Samsung Electronics Co Ltd Aparato para proporcionar pantallas multiples y metodo para configurar dinamicamente pantallas multiples.
US8949894B2 (en) 2005-08-05 2015-02-03 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
WO2007057875A2 (en) 2005-11-15 2007-05-24 Nds Limited Digital video zooming system
WO2007114675A1 (en) * 2006-04-06 2007-10-11 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method for dynamic configuration of the same
FR2901947A1 (fr) * 2006-05-30 2007-12-07 Nds Technologies France Soc Pa Procede de gestion de l'affichage d'une video retaillee notamment pour la television haute definition
CN101946500B (zh) * 2007-12-17 2012-10-03 伊克鲁迪控股公司 实时视频包含***
CN101483034B (zh) * 2008-02-22 2010-10-13 青岛海信电器股份有限公司 多画面显示方法和装置
JP5096247B2 (ja) * 2008-07-08 2012-12-12 ルネサスエレクトロニクス株式会社 画像処理装置、及び方法
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8508449B2 (en) * 2008-12-18 2013-08-13 Sharp Corporation Adaptive image processing method and apparatus for reduced colour shift in LCDs
BRPI1011302A2 (pt) * 2009-06-17 2016-03-22 Sharp Kk registrador de deslocamento, circuito de excitação de vídeo, painel de exibição e dispositivo de exibição
WO2010146752A1 (ja) * 2009-06-17 2010-12-23 シャープ株式会社 シフトレジスタ、表示駆動回路、表示パネル、表示装置
BR112012008070A2 (pt) * 2009-07-29 2016-03-01 Sharp Kk dispositivo de exibição de imagem e método de exibição de imagem
JP2013514430A (ja) 2009-12-18 2013-04-25 エクソンモービル リサーチ アンド エンジニアリング カンパニー 炭化水素精製プロセスにおける汚れ軽減のためのポリアルキレンエポキシポリアミン添加剤
CN102107040B (zh) * 2009-12-25 2013-05-01 朝日英达科株式会社 导线
KR101682147B1 (ko) * 2010-04-05 2016-12-05 삼성전자주식회사 변환 및 역변환에 기초한 보간 방법 및 장치
US8698958B2 (en) 2010-06-16 2014-04-15 Silicon Image, Inc. Mechanism for memory reduction in picture-in-picture video generation
JP5672862B2 (ja) 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
RU2452125C1 (ru) * 2011-06-23 2012-05-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Система обработки изображений
TWI486052B (zh) 2011-07-05 2015-05-21 Realtek Semiconductor Corp 立體影像處理裝置以及立體影像處理方法
CN103686064B (zh) * 2012-08-31 2017-05-03 杭州海康威视数字技术股份有限公司 画面分割显示的方法及客户端
CN104798129B (zh) * 2012-11-27 2018-10-19 索尼公司 显示装置、显示方法和计算机可读介质
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术
CN107454283B (zh) * 2016-06-01 2020-12-01 联发科技股份有限公司 视频信号输出***与方法
CN106162262A (zh) * 2016-07-28 2016-11-23 王晓光 视频广告接收侧的接收方法及***
US11229135B2 (en) 2019-04-01 2022-01-18 Dell Products L.P. Multiple function chassis mid-channel
CN111179883B (zh) * 2020-01-03 2022-06-03 云谷（固安）科技有限公司 图像显示方法和装置、移动终端、计算机设备、存储介质

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE490074A (pt) * 1948-07-09
AT303141B (de) * 1970-01-20 1972-11-10 Siemens Ag Anordnung zum Auswerten bestimmter Bildteile
US3624289A (en) * 1970-08-26 1971-11-30 Data Plex Systems Apparatus for blanking portion of fields of television video signals
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5329019A (en) * 1976-08-30 1978-03-17 Toshiba Corp Color relevision receiver set
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4259690A (en) * 1977-10-06 1981-03-31 Sharp Kabushiki Kaisha Multi-picture tuning scheme of television receiver
US4266242A (en) * 1978-03-21 1981-05-05 Vital Industries, Inc. Television special effects arrangement
DK149879A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
JPS5853791Y2 (ja) * 1979-05-08 1983-12-07 ソニー株式会社 画像デイスプレイ装置
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
GB2073536B (en) * 1980-04-09 1984-06-06 British Broadcasting Corp Television signal processing
US4399462A (en) * 1981-01-30 1983-08-16 Fairchild-Weston Systems Inc. Video split screen technique
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
DE3233288A1 (de) * 1982-09-08 1984-03-08 Robert Bosch Gmbh, 7000 Stuttgart System zur zeitlichen kompression und/oder expansion von elektrischen signalen
US4651195A (en) * 1983-04-04 1987-03-17 Robot Research, Inc. Monochrome-compatible color slow scan television system
US4524447A (en) * 1983-05-25 1985-06-18 Rca Corporation Digital signal processing apparatus having digital dither
US4556900A (en) * 1983-05-25 1985-12-03 Rca Corporation Scaling device as for quantized B-Y signal
US4556906A (en) * 1983-11-15 1985-12-03 Rca Corporation Kinescope blanking scheme for wide-aspect ratio television
JPS60160780A (ja) * 1984-01-31 1985-08-22 Nec Corp 特殊効果用画像記憶装置
US4622577A (en) * 1984-02-03 1986-11-11 Rca Corporation Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
JPS60180383A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
GB2160051A (en) * 1984-04-26 1985-12-11 Philips Electronic Associated Video signal processing arrangement
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
US4707742A (en) * 1984-04-26 1987-11-17 U.S. Philips Corporation Video signal processing arrangement
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4594726A (en) * 1984-11-29 1986-06-10 Rca Corporation Dedithering circuitry in digital TV receiver
US4796086A (en) * 1984-11-30 1989-01-03 Fuji Photo Film Co., Ltd. Method for converting color picture signals
NL8403929A (nl) * 1984-12-24 1986-07-16 Philips Nv Kleurentelevisietransmissie- respektievelijk informatieopslagsysteem met tijdmultiplexkodering en daartoe geschikte informatiegever en -ontvanger.
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4656516A (en) * 1985-03-25 1987-04-07 Rca Corporation Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4670784A (en) * 1985-04-15 1987-06-02 Cbs, Inc. Methods for coping with non-uniform phosphor aging in dual mode television receivers
GB2179828B (en) * 1985-08-14 1989-08-02 Rca Corp Selectable raster size for video display
US4763194A (en) * 1985-08-14 1988-08-09 Rca Licensing Corporation Selectable raster size for video display
JPS6239762A (ja) * 1985-08-16 1987-02-20 Nippon Mining Co Ltd 管状体の超音波探傷方法
US4729012A (en) * 1985-08-30 1988-03-01 Rca Corporation Dual mode television receiver for displaying wide screen and standard aspect ratio video signals
US4758893A (en) * 1985-09-23 1988-07-19 Quanticon Inc. Cinematic dithering for television systems
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
AU591743B2 (en) * 1985-12-28 1989-12-14 Sony Corporation Television receiver
GB8602644D0 (en) 1986-02-04 1986-03-12 British Broadcasting Corp Video systems
DE3663875D1 (en) * 1986-03-08 1989-07-13 Ant Nachrichtentech Motion compensating field interpolation method using a hierarchically structured displacement estimator
JPH07113821B2 (ja) * 1986-04-21 1995-12-06 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPS62263780A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
JPS62263781A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
DE3787923T2 (de) * 1986-05-12 1994-05-26 Hitachi Ltd Bildverarbeitungssystem.
FR2599201A1 (fr) * 1986-05-23 1987-11-27 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
US4768093A (en) * 1986-06-05 1988-08-30 North American Philips Corporation Vertical pre-filter for pip television receivers
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPH0797838B2 (ja) * 1986-09-30 1995-10-18 キヤノン株式会社 撮像装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory
US4689681A (en) * 1986-10-24 1987-08-25 The Grass Valley Group, Inc. Television special effects system
JPS63146671A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JPS63146672A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受信装置
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
JPH0824355B2 (ja) * 1987-01-27 1996-03-06 松下電器産業株式会社 テレビジヨン受信装置
GB8701770D0 (en) * 1987-01-27 1987-03-04 Thorn Emi Home Electron Video processing
JP2506718B2 (ja) * 1987-02-06 1996-06-12 松下電器産業株式会社 テレビジヨン受像機
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4991014A (en) * 1987-02-20 1991-02-05 Nec Corporation Key signal producing apparatus for video picture composition
US4839728A (en) * 1987-03-23 1989-06-13 Rca Licensing Corporation Picture-in-picture video signal generator
EP0285902A3 (de) * 1987-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datenreduktion digitaler Bildsequenzen
US5005080A (en) * 1987-05-15 1991-04-02 Pioneer Electronic Corporation Method and apparatus of image processing
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JPS6429178A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Image display device
JP2595551B2 (ja) * 1987-08-14 1997-04-02 ソニー株式会社 画像信号処理装置
DE3728444A1 (de) * 1987-08-26 1989-03-09 Thomson Brandt Gmbh Verfahren und schaltungsanordnung zur verbesserung der aufloesung von digitalen signalen
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US4766355A (en) * 1987-09-25 1988-08-23 Zenith Electronics Corporation Automatic vertical size control
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
US4891705A (en) * 1987-11-30 1990-01-02 Nec Corporation Apparatus for generating a picture signal at precise horizontal position
JP2578852B2 (ja) * 1987-12-14 1997-02-05 松下電器産業株式会社 高品位テレビジョン受信装置
JPH01157181A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01157182A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01205688A (ja) * 1988-02-10 1989-08-18 Nec Corp テレビ受像機
JPH01221067A (ja) * 1988-02-29 1989-09-04 Sony Corp 画像表示装置
JPH01248879A (ja) * 1988-03-30 1989-10-04 Toshiba Corp アドレス制御回路
JP2829962B2 (ja) * 1988-04-28 1998-12-02 松下電器産業株式会社 テレビジョン受像機
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US4829378A (en) * 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
US4910585A (en) * 1988-06-29 1990-03-20 General Electric Company Frequency selective video signal intraframe processor
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
KR950010887B1 (en) * 1988-07-08 1995-09-25 Samsung Electronics Co Ltd Multi-screen producting image control circuit
NL8801802A (nl) * 1988-07-15 1990-02-01 Philips Nv Videosignaalverwerkingsschakeling.
JPH0813126B2 (ja) * 1988-08-12 1996-02-07 沖電気工業株式会社 画像通信装置
US4916525A (en) * 1988-08-29 1990-04-10 Hughes Aircraft Company High definition TV system
US4984078A (en) * 1988-09-02 1991-01-08 North American Philips Corporation Single channel NTSC compatible EDTV system
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
JPH02132980A (ja) * 1988-11-14 1990-05-22 Sony Corp Ｔｖ受像機
JPH02137585A (ja) * 1988-11-18 1990-05-25 Sony Corp テレビジョン受像機
US4984081A (en) * 1989-01-24 1991-01-08 Matsushita Electric Industrial Co., Ltd. Apparatus for receiving and selecting high-definition television (HDTV) signals and standard television (NTSC) signals
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
HU217387B (hu) * 1989-08-23 2000-01-28 Thomson Consumer Electronics Inc. Elrendezés konvergáltatás vezérlésére különböző, függőleges formátumú kijelzések létrehozásánál, és képernyős megjelenítőkészülék
US5027078A (en) * 1989-10-10 1991-06-25 Xerox Corporation Unscreening of stored digital halftone images by logic filtering
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5021887A (en) * 1989-12-13 1991-06-04 Samsung Electronics Co., Ltd. Method and circuit for composing still image of picture-in-picture
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry

Also Published As

Publication number Publication date
PT97816B (pt) 1998-12-31
US5285282A (en) 1994-02-08
DE4191166T (pt) 1993-04-01
CN1057148A (zh) 1991-12-18
MY115270A (en) 2003-05-31
WO1991019397A1 (en) 1991-12-12
EP0532665B1 (en) 1997-05-02
ES2134196T3 (es) 1999-10-01
MY105289A (en) 1994-09-30
CA2082260A1 (en) 1991-12-02
AU8084591A (en) 1991-12-31
JP3310667B2 (ja) 2002-08-05
PT97818B (pt) 1998-12-31
EP0532653A4 (en) 1993-11-24
KR100195360B1 (en) 1999-06-15
PT97814B (pt) 1998-12-31
JPH05507824A (ja) 1993-11-04
CN1034460C (zh) 1997-04-02
CN1057560A (zh) 1992-01-01
PL167644B1 (pl) 1995-10-31
DE69128784T2 (de) 1998-05-14
JPH05507831A (ja) 1993-11-04
WO1991019387A1 (en) 1991-12-12
AU7909591A (en) 1991-12-31
JP4227950B2 (ja) 2009-02-18
PT97810A (pt) 1993-08-31
PT97812B (pt) 1998-12-31
WO1991019386A1 (en) 1991-12-12
EP0831645B1 (en) 2000-08-16
JP3338048B2 (ja) 2002-10-28
AU7983391A (en) 1991-12-31
SG75762A1 (en) 2000-10-24
JPH05508065A (ja) 1993-11-11
KR100195358B1 (ko) 1999-06-15
WO1991019385A1 (en) 1991-12-12
CN1057140A (zh) 1991-12-18
JPH05507595A (ja) 1993-10-28
JP2007129728A (ja) 2007-05-24
KR100195363B1 (ko) 1999-06-15
SG64307A1 (en) 1999-04-27
EP0532682B1 (en) 1997-10-08
JP3140774B2 (ja) 2001-03-05
JPH05507825A (ja) 1993-11-04
CN1057139A (zh) 1991-12-18
ES2103814T3 (es) 1997-10-01
ES2148152T3 (es) 2000-10-16
DE69132349T2 (de) 2000-12-28
JPH05507830A (ja) 1993-11-04
EP0831645A1 (en) 1998-03-25
CN1057141A (zh) 1991-12-18
TR25549A (tr) 1993-05-01
PT97808B (pt) 1998-12-31
CN1034466C (zh) 1997-04-02
DE69129806D1 (de) 1998-08-20
CN1053310C (zh) 2000-06-07
CN1041878C (zh) 1999-01-27
JP2002125171A (ja) 2002-04-26
EP0532667A1 (en) 1993-03-24
DE69125936T2 (de) 1997-08-21
DE69125936D1 (de) 1997-06-05
MY108640A (en) 1996-10-31
DE69131501D1 (de) 1999-09-09
AU7907391A (en) 1991-12-31
EP0532667A4 (en) 1993-12-22
PT97818A (pt) 1993-06-30
PT97816A (pt) 1993-06-30
GB2259830B (en) 1994-11-16
ES2108046T3 (es) 1997-12-16
AU8072591A (en) 1991-12-31
SG79895A1 (en) 2001-04-17
EP0532635B1 (en) 1997-08-06
PT97811B (pt) 1999-05-31
EP0532672A1 (en) 1993-03-24
EP0533748A1 (en) 1993-03-31
DE69126665D1 (de) 1997-07-31
MY106816A (en) 1995-07-31
EP0532592B1 (en) 1998-01-21
JPH05507832A (ja) 1993-11-04
JPH05507823A (ja) 1993-11-04
EP0532672B1 (en) 1998-12-09
KR100195589B1 (ko) 1999-06-15
JPH05507593A (ja) 1993-10-28
WO1991019390A1 (en) 1991-12-12
EP0532652B1 (en) 1999-02-10
PT97815B (pt) 1998-12-31
JP2780869B2 (ja) 1998-07-30
ES2151217T3 (es) 2000-12-16
AU7996791A (en) 1991-12-31
EP0532592A4 (pt) 1994-01-05
JPH05507596A (ja) 1993-10-28
DE69130892D1 (de) 1999-03-25
PT102241A (pt) 2000-07-31
EP0533748B1 (en) 2001-11-21
SG64872A1 (en) 1999-05-25
EP0532682A1 (en) 1993-03-24
CN1036430C (zh) 1997-11-12
WO1991019388A1 (en) 1991-12-12
JP3145703B2 (ja) 2001-03-12
HU9203768D0 (en) 1993-04-28
IN177990B (pt) 1997-03-01
EP0532711A4 (en) 1993-12-15
RU2119187C1 (ru) 1998-09-20
KR0183367B1 (ko) 1999-05-01
SG81864A1 (en) 2001-07-24
JPH05507827A (ja) 1993-11-04
DE69127193T2 (de) 1997-12-18
MY107482A (en) 1995-12-31
EP0533738B1 (en) 1997-08-13
PT97813A (pt) 1993-06-30
DE69127286T2 (de) 1998-01-02
EP0532676B1 (en) 1999-08-04
HK1004588A1 (en) 1998-11-27
EP0540548A1 (en) 1993-05-12
EP0532635A4 (en) 1993-12-22
CA2082260C (en) 2002-01-22
SG96156A1 (en) 2003-05-23
EP0540548A4 (en) 1993-11-24
EP0532652A1 (en) 1993-03-24
EP0532676A4 (en) 1993-11-24
CN1041879C (zh) 1999-01-27
JPH05508521A (ja) 1993-11-25
CN1057149A (zh) 1991-12-18
MY106666A (en) 1995-07-31
CN1057142A (zh) 1991-12-18
JP3420234B2 (ja) 2003-06-23
CN1057373A (zh) 1991-12-25
MY106812A (en) 1995-07-31
EP0532711A1 (en) 1993-03-24
CN1057147A (zh) 1991-12-18
DE4191157C2 (de) 1996-06-13
PT97810B (pt) 1998-12-31
SG91239A1 (en) 2002-09-17
AU8083991A (en) 1991-12-31
CN1034465C (zh) 1997-04-02
PT97809A (pt) 1993-06-30
TW252257B (pt) 1995-07-21
WO1991019394A1 (en) 1991-12-12
AU8064391A (en) 1991-12-31
CN1057144A (zh) 1991-12-18
WO1991019400A1 (en) 1991-12-12
DE69132376D1 (de) 2000-09-21
TW243575B (pt) 1995-03-21
KR100191409B1 (en) 1999-06-15
EP0532635A1 (en) 1993-03-24
DE69132349D1 (de) 2000-09-07
WO1991019384A1 (en) 1991-12-12
EP0533738A1 (en) 1993-03-31
CN1057372A (zh) 1991-12-25
EP0532615A1 (en) 1993-03-24
EP0532592A1 (en) 1993-03-24
CN1039372C (zh) 1998-07-29
ES2124703T3 (es) 1999-02-16
FI925436A (fi) 1992-11-30
DE4191157T1 (de) 1993-10-07
MY106821A (en) 1995-07-31
KR100190247B1 (ko) 1999-06-15
EP0532653A1 (en) 1993-03-24
MY111161A (en) 1999-09-30
WO1991019381A1 (en) 1991-12-12
MY106517A (en) 1995-06-30
WO1991019399A1 (en) 1991-12-12
WO1991019398A1 (en) 1991-12-12
AU8211591A (en) 1991-12-31
CN1057150A (zh) 1991-12-18
GB2259830A (en) 1993-03-24
JP3354927B2 (ja) 2002-12-09
EP0532667B1 (en) 1997-08-06
DE69125834T2 (de) 1997-07-31
WO1991019380A1 (en) 1991-12-12
KR100195591B1 (ko) 1999-06-15
KR100195361B1 (ko) 1999-06-15
SG55018A1 (en) 1998-12-21
WO1991019378A1 (en) 1991-12-12
HUT64662A (en) 1994-01-28
AU7960791A (en) 1991-12-31
DE4191166C2 (de) 2002-07-18
GB9012326D0 (en) 1990-07-18
CN1034461C (zh) 1997-04-02
EP0533748A4 (en) 1993-11-24
AU8087191A (en) 1991-12-31
EP1130909A2 (en) 2001-09-05
JP3247373B2 (ja) 2002-01-15
KR100195364B1 (ko) 1999-06-15
WO1991019393A1 (en) 1991-12-12
JPH05507597A (ja) 1993-10-28
JPH05507822A (ja) 1993-11-04
EP0532583A1 (en) 1993-03-24
AU8186091A (en) 1991-12-31
JP2005130515A (ja) 2005-05-19
DE69130892T2 (de) 1999-07-01
DE69127897D1 (de) 1997-11-13
PT97808A (pt) 1993-06-30
JPH05508061A (ja) 1993-11-11
CN1034545C (zh) 1997-04-09
DE69127193D1 (de) 1997-09-11
KR100195359B1 (ko) 1999-06-15
DE69132376T2 (de) 2001-02-01
ES2128319T3 (es) 1999-05-16
KR930701061A (ko) 1993-03-16
MY110220A (en) 1998-03-31
CN1057143A (zh) 1991-12-18
EP0540548B1 (en) 1997-04-23
CN1052601C (zh) 2000-05-17
CN1034544C (zh) 1997-04-09
EP0532665A4 (en) 1993-11-24
DE69127286D1 (de) 1997-09-18
EP0532665A1 (en) 1993-03-24
KR100195590B1 (ko) 1999-06-15
WO1991019379A1 (en) 1991-12-12
JP3699373B2 (ja) 2005-09-28
PT97813B (pt) 1998-12-31
PT97811A (pt) 1993-08-31
AU8185891A (en) 1991-12-31
ES2100232T3 (es) 1997-06-16
EP0532676A1 (en) 1993-03-24
DE69127897T2 (de) 1998-03-05
MY106670A (en) 1995-07-31
JP3228420B2 (ja) 2001-11-12
SG82550A1 (en) 2001-08-21
KR100195357B1 (ko) 1999-06-15
PT97809B (pt) 1998-12-31
US5289284A (en) 1994-02-22
DE69132822D1 (de) 2002-01-03
DE69125834D1 (de) 1997-05-28
AU8076891A (en) 1991-12-31
CN1052600C (zh) 2000-05-17
PT97819B (pt) 1998-12-31
DE69127194T2 (de) 1997-12-18
CN1034462C (zh) 1997-04-02
EP0532672A4 (en) 1993-12-22
EP1130909A3 (en) 2001-10-24
PT97814A (pt) 1993-06-30
JP3373509B2 (ja) 2003-02-04
WO1991019395A1 (en) 1991-12-12
ES2165841T3 (es) 2002-04-01
DE69132822T2 (de) 2002-04-11
PT97817A (pt) 1993-08-31
TW223215B (pt) 1994-05-01
DE69128784D1 (de) 1998-02-26
EP0532583B1 (en) 1998-07-15
KR100195362B1 (ko) 1999-06-15
DE69129806T2 (de) 1998-11-19
SG63585A1 (en) 1999-03-30
KR100202157B1 (ko) 1999-06-15
DE69127194D1 (de) 1997-09-11
ES2118085T3 (es) 1998-09-16
FI925436A0 (fi) 1992-11-30
HU225277B1 (en) 2006-08-28
MY110244A (en) 1998-03-31
AU8059091A (en) 1991-12-31
BR9106539A (pt) 1993-05-25
SG80522A1 (en) 2001-05-22
DE69131501T2 (de) 1999-11-18
DE69130610T2 (de) 1999-05-06
ES2106082T3 (es) 1997-11-01
CN1057146A (zh) 1991-12-18
JP3298876B2 (ja) 2002-07-08
JP3251581B2 (ja) 2002-01-28
EP0532583A4 (en) 1993-11-24
JPH05508522A (ja) 1993-11-25
CN1057138A (zh) 1991-12-18
KR100195588B1 (ko) 1999-06-15
JP3333191B2 (ja) 2002-10-07
PT97815A (pt) 1993-08-31
EP0532615B1 (en) 2000-08-02
GB9223471D0 (en) 1993-01-13
DE69130610D1 (de) 1999-01-21
PT97819A (pt) 1993-06-30
EP0532615A4 (en) 1993-11-24
EP0532653B1 (en) 1997-06-25
FI100931B (fi) 1998-03-13
DE69126665T2 (de) 1997-12-11
ES2106083T3 (es) 1997-11-01
PT97812A (pt) 1993-06-30
JP3333189B2 (ja) 2002-10-07
PT102241B (pt) 2003-07-31
JPH06502748A (ja) 1994-03-24
KR930701064A (ko) 1993-03-16
EP0532682A4 (en) 1993-12-01
MY107487A (en) 1995-12-30
EP0533738A4 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
PT97817B (pt) Dispositivo de sobreposicao de imagem para televisao
US5434625A (en) Formatting television pictures for side by side display
US5467144A (en) Horizontal panning for PIP display in wide screen television
US5329369A (en) Asymmetric picture compression
US5313303A (en) Aspect ratio control for picture overlays
US5351087A (en) Two stage interpolation system
US5365278A (en) Side by side television pictures
US5432560A (en) Picture overlay system for television
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치

Legal Events

Date Code Title Description
BB1A Laying open of patent application

Effective date: 19930427

FG3A Patent granted, date of granting

Effective date: 19980902

MM4A Annulment/lapse due to non-payment of fees, searched and examined patent

Free format text: LAPSE DUE TO NON-PAYMENT OF FEES

Effective date: 20070302