JP3240210B2 - ビデオシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ズーム及び／または
切り詰め（ｃｒｏｐｐｉｎｇ）をした画面を表示するこ
とができるテレビジョンの分野に、さらに詳しくは、ワ
イド表示フォーマット比のスクリーンを有するテレビジ
ョンにおいてズームあるいは切り詰められた画面を水平
方向にパンするための方法と装置に関するものである。
今日のテレビジョンのほとんどのものは、水平な幅対垂
直の高さが４：３のフォーマット表示比を持っている。
ワイドフォーマット表示比は映画の表示フォーマット
比、例えば１６：９により近く対応する。この発明は直
視型テレビジョン及び投写型テレビジョンの両方に適用
可能である。

【０００２】

【発明の背景】４：３、しばしば４×３とも称するフォ
ーマット表示比を持つテレビジョンは、単一のビデオ信
号源と複数のビデオ信号源を表示する方法に限界があ
る。実験的なものを除いて、商業放送局のテレビジョン
信号の伝送は４×３のフォーマットの表示比で放送され
る。多くの視聴者は、４×３表示フォーマットは、映画
におけるより広いフォーマット表示比よりも良くないと
考える。ワイドフォーマット表示比のテレビジョンは、
より心地よい表示を行うだけでなく、ワイド表示フォー
マットの信号源を対応するワイド表示フォーマットで表
示することができる。映画は、切り詰められたり、歪め
られたりすることなく、映画のように見える。ビデオ源
は、例えばテレシネ装置によってフィルムからビデオに
変換される場合、あるいは、テレビジョンのプロセッサ
によっても、切り詰める必要がない。

【０００３】ワイド表示フォーマット比のテレビジョン
は、通常の表示フォーマット信号とワイド表示フォーマ
ット信号の両方を種々の形で表示すること、及びこれら
のフォーマットの信号を組合わせた多画面表示の形で表
示するのに適している。しかし、ワイド表示比のスクリ
ーンを用いることには多くの問題が伴う。そのような問
題の中で一般的なものには、複数の信号源の表示フォー
マット比の変更、非同期ではあるが同時表示されるビデ
オ信号源から一致したタイミング信号を生成すること、
多画面表示を行うための、複数信号源間の切換え、圧縮
データ信号から高解像度の画面を生成することがある。
これらの問題はこの発明によるワイドスクリーンテレビ
ジョンでは解決される。この発明の種々の構成によるワ
イドスクリーンテレビジョンは、同じまたは異なるフォ
ーマット比を有する単一及び複数ビデオ信号源から高解
像度の単一及び複数画面表示を、選択可能な表示フォー
マット比で表示できる。

【０００４】広い表示フォーマット比を持つテレビジョ
ンは、飛越し及び非飛越しの両方で、かつ、基本的な、
即ち、標準の水平走査周波数及びその倍数の両方でビデ
オ信号を表示するテレビジョンシステムに実施できる。
例えば、標準ＮＴＳＣビデオ信号は、各ビデオフレーム
の、各々が約１５，７３４Ｈｚの基本的、即ち、標準水
平走査周波数のラスタ走査によって生成される相続くフ
ィールドをインタレースすることにより表示される。ビ
デオ信号に関する基本的走査周波数は、ｆ_H 、１ｆ_H あ
るいは１Ｈというように種々の呼び方がなされる。１ｆ
_H 信号の実際の周波数はビデオの方式が異なれば変わ
る。テレビジョン装置の画質を改善する努力によって、
ビデオ信号を順次に非飛越しで表示するためのシステム
が開発された。順次走査では、各表示フレームは、飛越
しフォーマットの２つのフィールドの１つを走査するた
めに割り当てられた時間と同じ時間で走査する必要があ
る。フリッカのないＡＡ−ＢＢ表示は、各フィールドを
連続して２度走査することを要する。それぞれの場合に
おいて、水平走査周波数は標準の水平周波数の２倍とし
なければならない。このような順次走査表示あるいは無
フリッカ表示用の走査周波数は、２ｆ_H とか２Ｈとか色
々な呼び方がされている。例えば、米国の標準による２
ｆ_H 走査周波数は、約３１，４６８Ｈｚである。

【０００５】特にワイドスクリーンテレビジョンに適す
る表示フォーマットの多くを実現するためには、主ビデ
オ信号に対し、相当な信号処理を必要とする。ビデオデ
ータは、所望のフォーマットに従って、選択的に圧縮及
び伸張する必要がある。例えば、ある場合には、表示画
面のアスペクト比歪みを避けるためには、４×３ＮＴＳ
Ｃビデオは４／３の係数即ち、４：３で圧縮する必要が
ある。また、別の場合では、例えば、ビデオは、通常は
垂直のズーミングも伴う水平ズーミング動作を行うため
に伸張する必要がある。３３％までの水平ズーム動作
は、４／３より小さい、例えば、５／４圧縮することに
より行うことができる。Ｓ−ＶＨＳフォーマットの場合
は５．５ＭＨｚにまでなるルミナンスビデオ帯域幅は、
１０２４ｆ_Ｈシステムクロックでは８ＭＨｚである、ナ
イキスト周波数、即ち、折り返し周波数の大きな部分を
占めるので、入来ビデオを新しいピクセル位置に再計算
（ｒｅｃａｌｃｕｌａｔｅ）するために、サンプル補間
器が用いられる。

【０００６】主信号に対するルミナンスデータは、デー
タの圧縮（ポーズ(pause) ）及び伸張（繰返し）のため
のＦＩＦＯ線メモリ及びデータを滑らかにするためにサ
ンプル値を再計算するための補間器とを含む主信号路に
沿って送られる。しかし、圧縮時と伸張時では、ＦＩＦ
Ｏと補間器の相対的な位置が異なる。この発明の構成に
よれば、スイッチ即ちルート選択器が、ＦＩＦＯと補間
器の相対的な位置について主信号路の形態あるいはトポ
ロジーを反転させて、２つのＦＩＦＯと２つの補間器が
必要となるような２つの主信号路を用いる必要性を除
く。即ち、これらのスイッチは、補間器がＦＩＦＯに先
行するか（これは、圧縮時に必要とされる）、ＦＩＦＯ
が補間器よりも前になるか（これは伸張時に必要とされ
る）を選択する。これらのスイッチは、マイクロプロセ
ッサに応答するルート制御回路に応答する。

【０００７】補間器制御回路は、ルミナンスデータにつ
いての、ピクセル位置値、補間器補正フィルタ重み付け
情報及びクロックゲーティング情報を発生する。ＦＩＦ
Ｏデータをポーズ（中断、即ちデシメーション）して、
あるクロックの時にサンプルが書込まれないようにする
ことにより圧縮を行わせ、あるいは、ＦＩＦＯデータを
繰返し、いくかのサンプルを複数回読出すことにより伸
張を行わせるのは、クロックゲーティング情報である。
例えば、４／３圧縮（この４／３は出力サンプル数に対
する入力サンプルの数の比を表わす）を処理するために
は、４番目毎のサンプルをＦＩＦＯに書込まないように
することができる。ルミナンスＦＩＦＯから読出される
ランプの平均勾配は、対応する入力ランプよりも３３％
急峻になる。この場合、データを書込むのに要した時間
より３３％少ない読出し時間がランプの読出しに必要で
ある。これによって４／３圧縮が行われる。ＦＩＦＯか
ら読出されるデータが凹凸にならずに滑らかとなるよう
にＦＩＦＯに書込まれているルミナンスサンプルの再計
算を行うのは補間器の機能である。

【０００８】伸張は圧縮と全く逆の形で行うことができ
る。圧縮の場合には、書込みイネーブル信号に、出力Ｆ
ＩＦＯへの書込み用禁止パルスの形で、クロックゲーテ
ィング情報が付されている。データの拡大のためには、
クロックゲーティング情報は読出しイネーブル信号に付
されている。これによって、ＦＩＦＯから読出されてい
る時に、データが中断（ポーズ）される。ルミナンスＦ
ＩＦＯから読出されるランプの平均勾配は、３／４伸張
あるいはズームのための対応する入力ランプよりも３３
％浅い。この場合、伸張後にサンプルデータを凹凸を有
する状態から滑らかな状態に再計算するのはＦＩＦＯの
後に位置する補間器の機能である。伸張の場合、データ
は、ＦＩＦＯから読出されている時及び補間器にクロッ
ク伝送されている時に中断される。これは、データが補
間器中を連続的にクロック伝送される圧縮の場合とは異
なる。両方の場合において、クロックゲーティング動作
は容易に同期態様で行わせることが可能である。即ち、
事象は１０２４ｆ_H システムクロックの立上がりエッジ
に基づいて発生する。

【０００９】ルミナンス補間のためのこの構成には多数
の利点がある。クロックゲーティング動作、即ち、デー
タデシメーション及びデータ繰返しは同期的に行うこと
ができる。切換可能なビデオデータのトポロジーを用い
て補間器とＦＩＦＯの位置の切換えを行わなければ、デ
ータの中断または繰返しのために、書込みまたは読出し
クロックはダブルクロック(double clock)されねばなら
なくなってしまう。この「ダブルクロックされる」とい
う語は、１つのクロックサイクル中に２つのデータ点が
ＦＩＦＯに書込まれる、あるいは、１つのクロックサイ
クル中に２つのデータ点がＦＩＦＯから読出されねばな
らないという意味である。その結果、書込みまたは読出
しクロック周波数がシステムクロック周波数の２倍とな
らねばならないので、回路構成をシステムクロックに同
期して動作するようにすることはできない。さらに、こ
の切換可能なトポロジーは圧縮と伸張の両方の目的に対
して、１つの補間器と１つのＦＩＦＯしか必要としな
い。ここに記載したビデオ切換構成を用いなければ、圧
縮と伸張の両機能を達成するために、２つのＦＩＦＯを
用いた場合のみ、ダブルクロッキングを避けることがで
きる。その場合は、伸張用の１つのＦＩＦＯを補間器の
前に置き、圧縮用の１つのＦＩＦＯを補間器の後に置く
必要がある。

【００１０】ビデオデータを圧縮しまた伸張する回路
は、ＦＩＦＯ線メモリと補間器を備えている。タイミン
グ回路が、データを線メモリに書込み、また、線メモリ
から読出して、データの圧縮及び伸張を行うための制御
信号を発生する。補間器はＦＩＦＯ線メモリ中で圧縮ま
たは伸長されたデータを滑らかにする。スイッチング回
路網が、線メモリが補間器より前に位置してデータ伸張
が行われるようにする第１の信号路と、補間器が線メモ
リに先行してデータ圧縮が行われるようにする第２の信
号路を選択的に形成させる。このスイッチング回路網
は、圧縮または伸張を必要とする選択された表示フォー
マットに従って、例えば、マイクロプロセッサによって
制御される。

【００１１】この発明による水平パン用のビデオシステ
ムはビデオ信号を表示するためのワイドフォーマット表
示比を有するビデオ表示器を備えている。ビデオ信号中
のデータによって表される画面を選択的に伸張及び圧縮
するために、補間器と非同期的な書込み及び読出しポー
トを有する先入れ先出し（ＦＩＦＯ）線メモリとを有す
る信号プロセッサが設けられている。画面は、線メモリ
へのデータの書込みを制御することによって表示すべき
画面のサブセット（元の画面全体のピクセルの一部から
なるセット）を規定するように切り詰められる。制御器
用のマイクロプロセッサが、上記表示用の画面のサブセ
ットの境界を選択するために、上記ビデオ信号の同期成
分に対して選択可能な持続時間と選択可能な位相とを有
する制御信号を供給する。マイクロプロセッサは使用者
の指令に応じてこの持続時間と位相を選択することがで
きる。

【００１２】

【実施例の詳細な説明】図１（ａ）〜（ｉ）のそれぞれ
は、この発明の異なる構成に従って実現できる単一及び
複数画面表示フォーマットの種々の組合わせの中のいく
つかのものを示す。説明のために選んだこれらのもの
は、この発明の構成に従うワイドスクリーンテレビジョ
ンを構成するある特定の回路の記述を容易にするための
ものである。この発明の構成は、ある場合には、特定の
回路構成とは離れて、表示フォーマットそのものに向け
られている。図示と、説明の便宜上、一般に、ビデオ
源、あるいは、ビデオ信号に関する通常の表示フォーマ
ットの幅対高さ比は４×３であるとし、一般に、ビデオ
源、あるいは、ビデオ信号に関するワイドスクリーン表
示フォーマットの幅対高さ比は、１６×９であるとす
る。この発明の構成は、これらの定義によって制限され
るものではない。

【００１３】図１（ａ）は、４×３の通常のフォーマッ
トの表示比を有する直視型、あるいは、投写型テレビジ
ョンを示す。１６×９フォーマット表示比画面が４×３
フォーマット表示比信号として伝送される場合は、上部
と下部に黒のバーが現れる。これを一般に郵便受け（レ
ターボックス）フォーマットと呼ぶ。この場合、観察さ
れる画面は表示に使用できる表示面積に関して小さい。
別の方法としては、１６×９フォーマット表示比の源が
伝送に先立って変換されて、４×３フォーマット表示器
の観察面の垂直方向を満たすようにされる。しかし、そ
の場合は、かなりの情報が左及び／または右側から切り
詰められてしまう。さらに別の方法では、郵便受けフォ
ーマットを水平方向には引伸ばさずに、垂直方向に引伸
ばすことができるが、こうすると、垂直方向に引伸ばし
たことにより歪みが生ずる。これらの３つの方法のどれ
も特に魅力的であるとはいえない。

【００１４】図１（ｂ）は１６×９のスクリーンを示
す。１６×９のフォーマットの表示比のビデオ源は、切
り詰めすることなく、歪みを伴うことなく完全に表示さ
れる。１６×９フォーマット表示比の郵便受け画面（こ
れは、元来４×３フォーマット表示比信号の形である
が）は、充分な垂直解像度を有する大きな表示を行うよ
うに、線倍化（ラインダブリング）または線追加（ライ
ンアディション）によって順次走査される。この発明に
よるワイドスクリーンテレビジョンは、主ビデオ源、副
ビデオ源、あるいは外部ＲＧＢ源に関係なく、このよう
な１６×９フォーマット表示比信号を表示できる。

【００１５】図１（ｃ）は、４×３フォーマット表示比
の挿入画面が挿入表示されている１６×９フォーマット
表示比の主信号を示す。主及び副のビデオ信号が両方
共、１６×９フォーマット表示比源である場合は、挿入
画面も１６×９フォーマット表示比を持つ。挿入画面は
多数の異なる位置に表示することができる。

【００１６】図１（ｄ）は、主及び副ビデオ信号が同じ
サイズの画面として表示されてる表示フォーマットを示
す。各表示領域は８×９のフォーマット表示比を有し、
これは、当然ながら、１６×９とも４×３とも異なる。
このような表示領域に、水平あるいは垂直歪みを伴うこ
となく４×３フォーマット表示比源を表示するために
は、信号の左及び／または右側を切り詰めねばならな
い。画面を水平方向に詰込む(squeeze) ことによるある
程度のアスペクト比歪みを我慢するなら、画面の切り詰
めを少なくしてもっと多くの部分を表示できる。水平方
向の詰め込みの結果、画面中の事物は垂直方向に細長く
なる。この発明のワイドスクリーンテレビジョンは、ア
スペクト比歪みを全く伴わない最大の切り詰め処理から
最大のアスペクト比歪みを伴う無切り詰めまでの、切り
詰めとアスペクト比歪みの任意の組合わせを行うことが
できる。

【００１７】副ビデオ信号処理路にデータサンプリング
制限があると、主ビデオ信号からの表示と同じ大きさの
高解像度画面の生成が複雑になる。このような複雑化を
解消するために種々の方法を開発できる。

【００１８】図１（ｅ）は、４×３フォーマットの表示
比画面が１６×９フォーマット表示比スクリーンの中央
に表示されている表示フォーマットを示す。黒色のバー
が左右両側に現れている。

【００１９】図１（ｆ）は、１つの大きな４×３フォー
マット表示比画面と３つの小さい４×３フォーマット表
示比画面が同時に表示される表示フォーマットを示す。
大きい画面の周辺の外側の小さい画面は、時には、ＰＩ
Ｐ、即ち、画面内画面（親子画面）ではなく、ＰＯＰ、
即ち、画面外画面と呼ばれる。ＰＩＰ即ち画面内画面
（ピクチャ・イン・ピクチャ）という語は、この明細書
中では、これら２つの表示フォーマットに用いる。ワイ
ドスクリーンテレビジョンに２つのチューナが設けられ
ている場合、両方共内部に設けられている場合でも、１
つが内部に、１つが外部、例えば、ビデオカセットレコ
ーダに設けられている場合でも、表示画面の中の２つ
は、ビデオ源に従ってリアルタイムで動きを表示でき
る。残りの画面は静止画面フォーマットで表示できる。
さらにチューナと副信号処理路とを付加すれば、３以上
の動画面を表示できることは理解できよう。また、大画
面と３つの小画面の位置を図１（ｇ）に示すように切換
えることも可能である。

【００２０】図１（ｈ）は、４×３フォーマット表示比
画面を中央に表示して、６つの小さい４×３フォーマッ
ト表示比画面を両側に縦列に表示した別のものを示す。
上述したフォーマットと同様、２つのチューナを備えた
ワイドスクリーンテレビジョンであれば、２つの動画面
を表示できる。そして、残りの１１画面は静止画面フォ
ーマットで表示されることになる。

【００２１】図１（ｉ）は、１２の４×３フォーマット
表示比画面の碁盤目状表示フォーマットを示す。このよ
うな表示フォーマットは、特に、チャンネル選択ガイド
に適しており、その場合、各画面は異なるチャンネルか
らの少なくとも静止した画面である。前の例と同様、動
きのある画面の数は、利用できるチューナと信号処理路
の数によって決まる。

【００２２】図１に示した種々のフォーマットは一例で
あって、限定的なものではなく、残りの図面に示され、
以下に詳述するワイドスクリーンテレビジョンによって
実現できる。

【００２３】この発明の構成によるワイドスクリーンテ
レビジョンで、２ｆ_H 水平走査用とされたものの全体的
なブロック図が図２に示されており、全体を１０で示さ
れている。テレビジョン１０は、概略的に言えば、ビデ
オ信号入力部２０、シャーシまたはＴＶマイクロプロセ
ッサ２１６ 、ワイドスクリーンプロセッサ３０、１ｆ
_H −２ｆ_H 変換器４０、偏向回路５０、ＲＧＢインタフ
ェース６０、ＹＵＶ−ＲＧＢ変換器２４０、映像管駆動
回路２４２、直視型または投写型管２４４、及び、電源
70を含んでいる。種々の回路の異なる機能ブロックへの
グループ化は、説明の便宜を図るためのものであって、
このような回路相互間の物理的位置関係を限定すること
を意図するものではない。

【００２４】ビデオ信号入力部２０は、異なるビデオ源
からの複数の複合ビデオ信号を受信するようにされてい
る。ビデオ信号は主ビデオ信号及び副ビデオ信号とし
て、表示用に選択的に切換えることができる。ＲＦスイ
ッチ２０４は２つのアンテナ入力ＡＮＴ１とＡＮＴ２を
持っている。これらの入力は無線放送アンテナによる受
信とケーブルからの受信の両方のための入力を表わす。
ＲＦスイッチ２０４は、第１のチューナ２０６と第２の
チューナ２０８に、どちらのアンテナ入力を供給するか
を制御する。第１のチューナ２０６の出力は、ワンチッ
プ２０２への入力となる。ワンチップ２０２は、同調制
御、水平及び垂直偏向制御、ビデオ制御に関係する多数
の機能を果たす。図示のワンチップは産業用のＴＡ７７
３０である。第１のチューナ２０６からの信号からワン
チップで生成されたベースバンドビデオ信号ＶＩＤＥＯ
ＯＵＴはビデオスイッチ２００とワイドスクリーンプ
ロセッサ３０のＴＶ１入力への入力となる。ビデオスイ
ッチ２００への他のベースバンドビデオ入力はＡＵＸ１
とＡＵＸ２で示されている。これらの入力は、ビデオカ
メラ、レーザディスクプレーヤ、ビデオテーププレーヤ
ビデオゲーム等に用いることができる。シャーシまたは
ＴＶマイクロプロセッサ２１６によって制御されるビデ
オスイッチ２００の出力は切換えビデオ（ＳＷＩＴＣＨ
ＥＤ ＶＩＤＥＯ）と示されている。このＳＷＩＴＣＨ
ＥＤ ＶＩＤＥＯはワイドスクリーンプロセッサ３０へ
別の入力として供給される。

【００２５】図３を参照すると、ワイドスクリーンプロ
セッサ３０中のスイッチＳＷ１は、Ｙ／Ｃデコーダ２１
０への入力となるＳＥＬ ＣＯＭＰ ＯＵＴビデオ信号
として、ＴＶ１信号とＳＷＩＴＣＨＥＤ ＶＩＤＥＯ信
号の一方を選択する。Ｙ／Ｃデコーダ２１０は適応型線
くし形フィルタの形で実現できる。Ｙ／Ｃデコーダ２１
０へは、さらに２つのビデオ源Ｓ１とＳ２も入力され
る。Ｓ１とＳ２の各々は異なるＳ−ＶＨＳ源を表わし、
各々、別々のルミナンス信号及びクロミナンス信号から
成っている。いくつかの適応型線くし形フィルタでＹ／
Ｃデコーダの一部として組込まれているような、あるい
は、別のスイッチとして実現してもよいスイッチがＴＶ
マイクロプロセッサ２１６に応答して、Ｙ＿Ｍ及びＣ＿
ＩＮとして示した出力として、一対のルミナンス及びク
ロミナンス信号を選択する。選択された対をなすルミナ
ンス及びクロミナンス信号は、その後は、主信号として
見なされ、主信号路に沿って処理される。＿Ｍあるいは
＿ＭＮを含む信号表記は主信号路を表わす。クロミナン
ス信号Ｃ＿ＩＮはワイドスクリーンプロセッサ３０によ
って、再びワンチップに返され、色差信号Ｕ＿Ｍ及びＶ
＿Ｍが生成される。ここで、Ｕは（Ｒ−Ｙ）と同等のも
のを表わし、Ｖは（Ｂ−Ｙ）と同等である。Ｙ＿Ｍ、Ｕ
＿Ｍ及びＶ＿Ｍ信号は、その後の信号処理のために、ワ
イドスクリーンプロセッサでデジタル形式に変換する。

【００２６】機能的にはワイドスクリーンプロセッサ３
０の一部と定義される第２のチューナ２０８がベースバ
ンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、
Ｙ／Ｃデコーダ２２０への入力として、ＴＶ２信号とＳ
ＷＩＴＣＨＥＤ ＶＩＤＥＯ信号の１つを選ぶ。Ｙ／Ｃ
デコーダ２２０は適応型線くし形フィルタとして実施で
きる。スイッチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２
０のルミナンス及びクロミナンス出力と、それぞれＹ＿
ＥＸＴとＣ＿ＥＸＴで示す外部ビデオ源のルミナンス及
びクロミナンス信号の一方を選択する。Ｙ＿ＥＸＴ及び
Ｃ＿ＥＸＴ信号は、Ｓ−ＶＨＳ入力Ｓ１に対応する。Ｙ
／Ｃデコーダ２２０とスイッチＳＷ３とＳＷ４は、いく
つかの適応型線くし形フィルタで行われているように、
組合わせてもよい。スイッチＳＷ３とＳＷ４の出力は、
この後は、副信号と考えられて、副信号路に沿って処理
される。選択されたルミナンス出力はＹ＿Ａとして示さ
れている。＿Ａ、＿ＡＸ及び＿ＡＵＸを含む信号表記は
副信号路に関して用いられている。選択されたクロミナ
ンスは色差信号Ｕ＿ＡとＶ＿Ａに変換される。Ｙ＿Ａ信
号、Ｕ＿Ａ信号及びＶ＿Ａ信号は、その後の信号処理の
ためにデジタル形式に変換される。主及び副信号路中で
ビデオ信号源の切換えを行う構成により、異なる画面表
示フォーマットの異なる部分についてのビデオ源選択を
どのようにするかについての融通性が大きくなる。

【００２７】Ｙ＿Ｍに対応する複合同期信号ＣＯＭＰ
ＳＹＮＣがワイドスクリーンプロセッサ３０から同期分
離器２１２に供給される。水平及び垂直同期成分ＨとＶ
が垂直カウントダウン回路２１４に入力される。垂直カ
ウントダウン回路はワイドスクリーンプロセッサ３０に
供給されるＶＥＲＴＩＣＡＬ ＲＥＳＥＴ（垂直リセッ
ト）信号を発生する。ワイドスクリーンプロセッサ３０
は、ＲＧＢインタフェース６０に供給される内部垂直リ
セット出力信号ＩＮＴ ＶＥＲＴ ＲＳＴ ＯＵＴを発
生する。ＲＧＢインタフェース６０中のスイッチが、内
部垂直リセット出力信号と外部ＲＧＢ源の垂直同期成分
との間の選択を行う。このスイッチの出力は偏向回路５
０に供給される選択された垂直同期成分ＳＥＬ＿ＶＥＲ
Ｔ＿ＳＹＮＣである。副ビデオ信号の水平及び垂直同期
信号は、ワイドスクリーンプロセッサ３０中の同期分離
器２５０によって生成される。

【００２８】１ｆ_Ｈ−２ｆ_Ｈ変換器４０は、飛越し走査
ビデオ信号を順次走査される非飛越し信号に変換する働
きをする。例えば、水平線の各々が２度表示されると
か、あるいは、同じフィールド中の隣接水平線の補間に
よって付加的な水平線の組が生成される。いくつかの例
においては、前の線を用いるか、補間した線を用いるか
は、隣接フィールドまたは隣接フレーム間で検出される
動きのレベルに応じて決められる。変換回路４０はビデ
オＲＡＭ４２０と関連して動作する。このビデオＲＡＭ
４２０は、順次表示を行うために、フレームの１または
それ以上のフィールドを記憶するために用いられる。Ｙ
＿２ｆ_Ｈ、Ｕ＿２ｆ_Ｈ及びＶ＿２ｆ_Ｈ信号としての変換
されたビデオデータはＲＧＢインタフェース６０に供給
される。

【００２９】図１４に詳細に示されているＲＧＢインタ
フェース６０は、ビデオ信号入力部による表示のため
の、変換ビデオデータまたは外部ＲＧＢビデオデータの
選択ができるようにする。外部ＲＧＢ信号は２ｆ_Ｈ走査
用に適合させられたワイドフォーマット表示比信号とす
る。主信号の垂直同期成分はワイドスクリーンプロセッ
サによってＲＧＢインタフェースに対し、内部垂直リセ
ット出力（ＩＮＴ ＶＥＲＴ ＲＳＴ ＯＵＴ）として
供給されて、選択された垂直同期（ｆ_ｖｍまたはｆ
_ｖｅｘｔ）を偏向回路５０に供給できるようにする。こ
のワイドスクリーンテレビジョンの動作によって、内部
／外部制御信号ＩＮＴ／ＥＸＴを発生させて、外部ＲＧ
Ｂ信号の使用者による選択を可能とする。しかし、この
ような外部ＲＧＢ信号が存在しない場合に、外部ＲＧＢ
信号入力を選択すると、ラスタの垂直方向の崩壊、及
び、陰極線管または投写型管の損傷が生じる可能性があ
る。従って、ＲＧＢインタフェース回路は存在しない外
部ＲＧＢ入力の選択を無効とするために、外部同期信号
を検出する。ＷＳＰマイクロプロセッサ３４０は、また
外部ＲＧＢ信号に対するカラー及び色調制御を行う。

【００３０】ワイドスクリーンプロセッサ３０は、副ビ
デオ信号の特殊な信号処理を行うピクチャ・イン・ピク
チャプロセッサ３２０を含んでいる。画面内画面という
用語は、時には、ＰＩＰあるいはピクス・イン・ピクス
（ｐｉｘ−ｉｎ ｐｉｘ）と省略される。ゲートアレー
３００が、図１（ｂ）〜（ｉ）の例で示されているよう
な、種々の表示フォーマットで主及び副ビデオ信号デー
タを組合わせる。画面内画面プロセッサ３２０とゲート
アレー３００はワイドスクリーンプロセッサ・マイクロ
プロセッサ（ＷＳＰ μＰ）３４０の制御下にある。マ
イクロプロセッサ３４０は、直列バスを介してＴＶマイ
クロプロセッサ２１６に応動する。この直列バスは、デ
ータ、クロック信号、イネーブル信号及びリセット信号
用の４本の信号ラインを含んでいる。ワイドスクリーン
プロセッサ３０は、また、３レベルのサンドキャッスル
（砂で作った城）信号として、複合垂直ブランキング／
リセット（ＣＯＭＰＯＳＩＴＥ ＶＥＲＴＩＣＡＬ Ｂ
ＬＡＮＫＩＮＧ／ＲＥＳＥＴ）信号を発生する。あるい
は、垂直ブランキング信号とリセット信号は別々の信号
として生成してもよい。複合ブランキング信号はビデオ
信号入力部によってＲＧＢインタフェース６０に供給さ
れる。

【００３１】図１３にさらに詳細に示す偏向回路５０は
ワイドスクリーンプロセッサ３０から垂直リセット信号
を、ＲＧＢインタフェース６０から選択された２ｆ_Ｈ水
平同期信号を、また、ワイドスクリーンプロセッサ３０
から付加的な制御信号を受けとる。この付加制御信号
は、水平位相合わせ、垂直サイズ調整及び左右ピン調整
に関するものである。偏向回路５０は２ｆ_Ｈフライバッ
クパルスをワイドスクリーンプロセッサ３０、１ｆ_Ｈ−
２ｆ_Ｈ変換器４０及びＹＵＶ−ＲＧＢ変換器２４０に供
給する。

【００３２】ワイドスクリーンテレビジョン全体に対す
る動作電圧は、例えば、ＡＣ主電源により付勢するよう
にできる電源７０によって生成される。

【００３３】ワイドスクリーンプロセッサ３０を図３に
より詳細に示す。ワイドスクリーンプロセッサ３０の主
要な成分は、ゲートアレー３００、画面内画面回路３０
１、アナログーデジタル変換器とデジタルーアナログ変
換器３４２、３４６、第２のチューナ２０８、ワイドス
クリーンプロセッサ・マイクロプロセッサ３４０及びワ
イドスクリーン出力エンコーダ２２７である。１ｆ_Ｈお
よび２ｆ_Ｈシャーシの両方に共通のワイドスクリーンプ
ロセッサの詳細な部分、例えば、ＰＩＰ回路、が図４に
示されている。ＰＩＰ回路３０１の重要な部分を構成す
る画面内画面プロセッサ３２０は図５により詳細に示さ
れている。また、図６には、ゲートアレー３００がより
詳細に示されている。図３に示した、主及び副信号路の
部分を構成する多数の素子については、既に詳細に記述
した。

【００３４】第２のチューナ２０８には、ＩＦ段２２４
とオーディオ段２２６が付設されている。また、第２の
チューナ２０８はＷＳＰ μＰ３４０と共に動作する。
ＷＳＰ μＰ３４０は入／出力Ｉ／Ｏ部３４０Ａとアナ
ログ出力部３４０Ｂとを含んでいる。Ｉ／Ｏ部３４０Ａ
は色調（ティント）制御信号とカラー制御信号、外部Ｒ
ＧＢビデオ源を選択するためのＩＮＴ／ＥＸＴ信号、及
び、スイッチＳＷ１〜ＳＷ６用の制御信号を供給する。
Ｉ／Ｏ部は、また、偏向回路と陰極線管を保護するため
に、ＲＧＢインタフェース６０からのＥＸＴ ＳＹＮＣ
ＤＥＴ信号をモニタする。アナログ出力部３４０Ｂ
は、それぞれのインタフェース回路２５４、２５６およ
び２５８を通して、垂直サイズ、左右調整及び水平位相
用制御信号を供給する。

【００３５】ゲートアレー３００は主及び副信号路から
のビデオ情報を組合わせて、復合ワイドスクリーン表
示、例えば、図１の個々の部分に示されているものの１
つを作る働きをする。ゲートアレー用のクロック情報
は、低域通過フィルタ３７６と協同して動作する位相ロ
ックループ３７４によって供給される。主ビデオ信号は
アナログ形式で、Ｙ＿Ｍ、Ｕ＿Ｍ及びＶ＿Ｍで示した信
号として、ＹＵＶフォーマットでワイドスクリーンプロ
セッサに供給される。これらの主信号は、図４により詳
細に示すアナログーデジタル変換器３４２と３４６によ
ってアナログからデジタル形式に変換される。

【００３６】カラー成分信号は、一般的な表記Ｕ及びＶ
によって示されており、これらは、Ｒ−ＹまたはＢ−Ｙ
信号、あるいは、Ｉ及びＱ信号に付すことができる。シ
ステムクロック周波数は１０２４ｆ _Ｈ （これは約１６Ｍ
Ｈｚである）なので、サンプルされたルミナンスの帯域
幅は８ＭＨｚに制限される。Ｕ及びＶ信号は５００ＫＨ
ｚ、あるいは、ワイド１については１．５ＭＨｚに制限
されるので、カラー成分データのサンプリングは、１つ
のアナログ−デジタル変換器とアナログスイッチで行う
ことができる。このアナログスイッチ、即ち、マルチプ
レクサ３４４のための選択線ＵＶ＿ＭＵＸは、システム
クロックを２で除して得た８ＭＨｚの信号である。１ク
ロック幅の線開始ＳＯＬパルスが、各水平ビデオ線の始
点でこの信号を同期的に０にリセットする。ついで、Ｕ
Ｖ＿ＭＵＸ線は、その水平線を通して、各クロックサイ
クル毎に状態が反転する。線の長さはクロックサイクル
の偶数倍なので、一旦初期化されると、ＵＶ＿ＭＵＸの
状態は、中断されることなく、０、１、０、１・・・・
と変化する。アナログ−デジタル変換器３４２と３４６
からのＹ及びＵＶデータストリームは、アナログ−デジ
タル変換器が各々、１クロックサイクルの遅延を持って
いるので、シフトしている。このデータシフトに対応す
るために、主信号処理路３０４の補間器制御器３４９か
らのクロックゲート情報も同じように遅延させられなけ
ればならない。このクロックゲート情報が遅延していな
いと、削除が行われた時、ＵＶデータは正しく対をなす
ように組合わされない。この点は、各ＵＶ対が１つのベ
クトルを表すので、重要なことである。１つのベクトル
からのＵ成分は、他のベクトルからのＶ成分と対にする
と、カラーシフトが生じてしまう。先行する対からのＶ
サンプルは、その時のＵサンプルと共に削除される。こ
のＵＶマルチプレクス法は、各カラー成分（Ｕ、Ｖ）サ
ンプル対に対して２つのルミナンスサンプルがあるの
で、２：１：１と称される。Ｕ及びＶの双方に対するナ
イキスト周波数はルミナンスのナイキスト周波数の２分
の１に実効的に減じられる。従って、ルミナンス成分に
対するアナログ−デジタル変換器の出力のナイキスト周
波数は８ＭＨｚとなり、一方、カラー成分に対するアナ
ログ−デジタル変換器の出力のナイキスト周波数は４Ｍ
Ｈｚとなる。

【００３７】ＰＩＰ回路及び／またはゲートアレーは、
データ圧縮をしても副データの解像度が増強されるよう
にする手段を含むことができる。例えば、対（ペアド）
ピクセル圧縮及びディザリングとデディザリング（逆デ
ィザリング）を含む、多くのデータ減縮及びデータ回復
構想が開発されている。さらに、ビット数が異なる異な
ったディザリングシーケンスや、ビット数が異なる異な
った対ピクセル圧縮が考えられている。多数の特定のデ
ータ減縮及び回復構想の１つをＷＳＰ μＰ３４０ に
よって選択して、各特定の画面表示フォーマットについ
て表示ビデオの解像度を最大にするようにすることがで
きる。

【００３８】ゲートアレー３００は、ＦＩＦＯ３５６と
３５８として実現できる線メモリと協同して動作する補
間器を含んでいる。補間器とＦＩＦＯは主信号を必要に
応じて再サンプル（リサンプル）するために使用され
る。別に設けた補間器によって、副信号を再サンプルで
きる。ゲートアレー３００中のクロック及び同期回路が
主及び副信号を組合わせて、Ｙ＿ＭＸ、Ｕ＿ＭＸ及びＶ
＿ＭＸ成分を有する１つの出力ビデオ信号を作ることを
含む、主及び副の両信号のデータ操作を制御する。上記
出力成分はデジタル−アナログ変換器３６０、３６２及
び３６４によってアナログ形式に変換される。Ｙ、Ｕ及
びＶで示すアナログ形式の信号は、非飛越し走査への変
換のために、１ｆ_Ｈ−２ｆ_Ｈ変換器４０に供給される。
また、Ｙ、Ｕ及びＶ信号はエンコーダ２２７によってＹ
／Ｃフォーマットに符号化されて、パネルのジャック
に、ワイドフォーマット比出力信号Ｙ＿ＯＵＴ＿ＥＸＴ
−／Ｃ＿ＯＵＴ＿ＥＸＴが生成される。スイッチＳＷ５
が、エンコーダ２２７のための同期信号を、ゲートアレ
ーからのＣ＿ＳＹＮＣ＿ＭＮと、ＰＩＰ回路からのＣ＿
ＳＹＮＣ＿ＡＵＸから選択する。スイッチＳＷ６は、ワ
イドスクリーンパネル出力用の同期信号として、Ｙ＿Ｍ
とＣ＿ＳＹＮＣ＿ＡＵＸのどちらかを選択する。

【００３９】水平同期回路の部分がより詳細に図１２に
示されている。位相比較器２２８は、低域通過フィルタ
２３０、電圧制御発振器２３２、除算器２３４及びキャ
パシタ２３６を含む位相ロックループの一部をなしてい
る。電圧制御発振器２３２は、セラミック共振器または
同等のもの２３８に応動して、３２ｆ_H で動作する。電
圧制御発振器の出力は、３２で除算されて、適切な周波
数の第２の入力信号として位相比較器２２８に供給され
る。分周器２３４の出力は１ｆ_H ＲＥＦタイミング信号
である。３２ｆ_H ＲＥＦタイミング信号と１ｆ_H ＲＥＦ
タイミング信号は１６分の１カウンタ４００に供給され
る。２ｆ_H 出力がパルス幅回路４０２に供給される。分
周器４００を１ｆ_H ＲＥＦ信号によってプリセットする
ことにより、この分周器は、確実に、ビデオ信号入力部
の位相ロックループと同期的に動作する。パルス幅回路
４０２は２ｆ_H −ＲＥＦ信号が、位相比較器４０４、例
えば、ＣＡ１３９１が適正な動作を行うようにするため
に充分なパルス幅を持つようにする。位相比較器４０４
は、低域通過フィルタ４０６と２ｆ_H 電圧制御発振器４
０８を含む第２の位相ロックループの一部を構成してい
る。電圧制御発振器４０８は内部２ｆ_H タイミング信号
を発生し、この信号は順次走査される表示器を駆動する
ために用いられる。位相比較器４０４への他方の入力信
号は、２ｆ_Hフライバックパルスまたはこれに関係付け
られたタイミング信号である。位相比較器４０４を含む
第２の位相ロックループを用いることは、入力信号の各
１ｆ_H期間内で各２ｆ_H 走査周期を対称になるようにす
るために役立つ。このようにしなかった場合は、ラスタ
の分離、例えば、ビデオ線の半分が右にシフトし、ビデ
オ線の半分が左にシフトするというようなことが起き
る。

【００４０】図１３には、偏向回路５０が詳細に示され
ている。回路５００は、異なる表示フォーマットを実現
するために必要な垂直過走査の所要量に応じてラスタの
垂直のサイズを調整するために設けられている。線図的
に示すように、定電流源５０２が垂直ランプキャパシタ
５０４を充電する一定量の電流Ｉ_ＲＡＭＰを供給する。
トランジスタ５０６が垂直ランプキャパシタに並列に結
合されており、垂直リセット信号に応じて、このキャパ
シタを周期的に放電させる。いかなる調整もしなけれ
ば、電流Ｉ_ＲＡＭＰは、ラスタに最大可能な垂直サイズ
を与える。これは、図１（ａ）に示すような、拡大され
た４×３フォーマット表示比の信号源によってワイドス
クリーン表示を満たすに必要とされる垂直過走査の大き
さに対応する。より小さな垂直ラスタサイズが必要とさ
れる場合は、可調整電流源５０８がＩ_ＲＡＭＰから可変
量の電流Ｉ_ＡＤＪを分流させて、垂直ランプキャパシタ
５０４をよりゆっくりと、より小さなピーク値まで充電
する。可変電流源５０８は、垂直サイズ制御回路によっ
て生成された、例えば、アナログ形式の、垂直サイズ調
整信号に応答する。垂直サイズ調整回路５００は手動垂
直サイズ調整回路５１０から独立しており、この手動垂
直サイズ調整は、ポテンショメータあるいは背面パネル
調整ノブによって行うことができる。いずれの場合で
も、垂直偏向コイル５１２は適切な大きさの駆動電流を
受ける。水平偏向は、位相調整回路５１８、左右ピン補
正回路５１４、２ｆ_Ｈ位相ロックループ５２０及び水平
出力回路５１６によって与えられる。

【００４１】図１４には、ＲＧＢインタフェース６０が
より詳しく示されている。最終的に表示される信号が、
１ｆ_H −２ｆ_H 変換器４０の出力と外部ＲＧＢ入力から
選択される。ここで述べるワイドスクリーンテレビジョ
ンを説明するために、外部ＲＧＢ入力をワイドフォーマ
ット表示比の順次走査源であるとする。外部ＲＧＢ信号
とビデオ信号入力部２０からの複合ブランキング信号が
ＲＧＢ−ＹＵＶ変換器６１０に入力される。外部ＲＧＢ
信号に対する外部２ｆ_H 複合同期信号が外部同期信号分
離器６００に入力される。垂直同期信号の選択はスイッ
チ６０８によって行われる。水平同期信号の選択はスイ
ッチ６０４によって行われる。ビデオ信号の選択はスイ
ッチ６０６によって行われる。スイッチ６０４、６０
６、６０８の各々はＷＳＰ μＰ３４０によって生成さ
れる内部／外部制御信号に応答する。内部ビデオ源を選
択するか外部ビデオ源を選択するかは、利用者の選択で
ある。しかし、外部ＲＧＢ源が接続されていない、ある
いは、ターンオンされていない時に、使用者が不用意に
そのような外部源を選択した場合、あるいは、外部源が
なくなった場合は、垂直ラスタが崩れ、陰極線管に重大
な損傷を生じさせる可能性がある。そこで、外部同期検
出器６０２が外部同期信号の存在を検出する。この信号
がない場合には、スイッチ無効化制御信号が各スイッチ
６０４、６０６、６０８に送られ、外部ＲＧＢ源からの
信号がない時に、このような外部ＲＧＢ源が選択される
ことを防止する。ＲＧＢ−ＹＵＶ変換器６１０も、ＷＳ
Ｐ μＰ３４０から色調及びカラー制御信号を受ける。

【００４２】この発明の構成によるワイドスクリーンテ
レビジョンを、図示はしていないが、２ｆ_H 水平走査の
代わりに１ｆ_H 水平走査で実施することもできる。１ｆ
_H 回路を用いれば、１ｆ_H −２ｆ_H 変換器もＲＧＢイン
タフェースも不要となる。従って、２ｆ_H 走査周波数の
外部ワイドフォーマット表示比ＲＧＢ信号の表示のため
の手段はなくなることになる。１ｆ_H 回路用のワイドス
クリーンプロセッサと画面内画面プロセッサは非常に類
似したものとなる。ゲートアレーは実質的に同じでよい
が、全ての入力と出力を用いることはないであろう。こ
こに記載する種々の解像度増強構想は、一般的に言っ
て、テレビジョンが１ｆ_H 走査で動作しようと、２ｆ_H
走査で動作しようと関係なく採用できる。

【００４３】図４は、１ｆ_Ｈ及び２ｆ_Ｈシャーシの両方
について同じとすることができる図３に示したワイドス
クリーンプロセッサ３０をさらに詳細に示すブロック図
である。Ｙ＿Ａ、Ｕ＿Ａ及びＶ＿Ａ信号が、解像度処理
回路３７０を含むことのできる画面内画面プロセッサ３
２０への入力となる。この発明の一態様によるワイドス
クリーンテレビジョンは、ビデオの伸張及び圧縮ができ
る。図１にその一部を示した種々の複合表示フォーマッ
トにより実現される特殊効果は画面内画面プロセッサ３
２０によって生成される。このプロセッサ３２０は、解
像度処理回路３７０からの解像度処理されたデータ信号
Ｙ＿ＲＰ、Ｕ＿ＲＰ及びＶ＿ＲＰを受信するように構成
できる。解像度処理は常に必要なわけではなく、選択さ
れた表示フォーマット中に行われる。図５に、画面内画
面プロセッサ３２０がさらに詳細に示されている。画面
内画面プロセッサの主要成分は、アナログ−デジタル変
換器部３２２、入力部３２４、高速スイッチ（ＦＳＷ）
及びバス部３２６、タイミング及び制御部３２８、及び
デジタル−アナログ変換部３３０である。タイミング及
び制御部３２８の詳細が図１１に示されている。

【００４４】画面内画面プロセッサ３２０は、例えば、
トムソン・コンシューマ・エレクトロニクス・インコー
ポレーテッドにより開発された基本ＣＰＩＰチップを改
良したものとして実施できる。この基本ＣＰＩＰチップ
の詳細は、インディアナ州インディアナポリスのトムソ
ン・コンシューマ・エレクトロニクス・インコーポレー
テッドから発行されている「Ｔｈｅ ＣＴＣ １４０
Ｐｉｃｔｕｒｅ ｉｎＰｉｃｔｕｒｅ（ＣＰＩＰ）Ｔｅ
ｃｈｎｉｃａｌ Ｔｒａｉｎｉｎｇ Ｍａｎｕａｌ（Ｃ
ＴＣ １４０ 画面内画面（ＣＰＩＰ） 技術トレーニ
ング マニュアル）」に記載されている。多数の特徴あ
るいは特殊効果が可能である。次はその一例である。基
本的な特殊効果は、図１（ｃ）に示すような、大きい画
面上に小さい画面が置かれたものである。これらの大小
の画面は同じビデオ信号あるいは別のビデオ信号からで
もよく、また、入れ換えもできる。一般に、オーディオ
信号は常に大きい画面に対応するように切換えられる。
小画面はスクリーン上の任意の位置に動かすこともでき
るし、あるいは、多数の予め定められた位置に移動させ
ることができる。ズーム効果は、小画面のサイズを、例
えば、多数の予め設定されたサイズの任意のものへ大き
くしたり小さくする。ある点において、例えば、図１
（ｄ）に示す表示フォーマットの場合、大小の画面は同
じ大きさとなる。

【００４５】単一画面モード、例えば、図１（ｂ）、図
１（ｅ）あるいは図１（ｆ）に示すモードの場合、使用
者は、その単一画面の内容を、例えば、１．０：１〜
５．０：１の比の範囲でステップ状にズーム・インする
ことができる。ズームモードでは、使用者は画面内容を
サーチし、あるいは、パンして、スクリーン上の画像を
画面の異なる領域内で動かすことができる。いずれの場
合でも、小さい画面、大きい画面あるいはズームした画
面を静止画面（静止画面フォーマット）として表示でき
る。この機能により、ビデオの最後の９フレームを繰返
しスクリーン上に表示するストロボフォーマットが可能
となる。フレームの繰返し率は、１秒につき３０フレー
ムから０フレームまで変えることができる。

【００４６】この発明の別の構成によるワイドスクリー
ンテレビジョンで使用される画面内画面プロセッサは上
述した基本的なＣＰＩＰチップの現在の構成とは異な
る。基本的ＣＰＩＰチップを１６×９スクリーンを有す
るテレビジョンと使用する場合で、ビデオスピードアッ
プ回路を用いない場合は、広い１６×９スクリーンを走
査することによって、実効的に水平方向に４／３倍の拡
大が生じ、そのために、アスペクト比歪みが生じてしま
う。画面中の事物は水平方向に細長くなる。外部スピー
ドアップ回路を用いた場合は、アスペクト比歪みは生じ
ないが、画面がスクリーン全体に表示されない。

【００４７】通常のテレビジョンで使用されているよう
な基本ＣＰＩＰチップを基にした既存の画面内画面プロ
セッサは、ある望ましくない結果を伴う特別な態様で動
作させられる。入来ビデオは、主ビデオ源の水平同期信
号にロックされた６４０ｆ_Hのクロックでサンプルされ
る。即ち、ＣＰＩＰチップに関連するビデオＲＡＭに記
憶されたデータは、入来する副ビデオ源に対しオーソゴ
ナルに(orthogonally)にサンプルされない。これが基本
ＣＰＩＰ法によるフィールド同期に対する根本的な制限
である。入力サンプリング率の非オーソゴナルな性質の
ために、サンプルされたデータにスキューエラーが生じ
てしまう。この制限は、ビデオＲＡＭを、データの書込
みと読出しに同じクロックを使わねばならないＣＰＩチ
ップと共に用いた結果である。例えばビデオＲＡＭ３５
０のようなビデオＲＡＭからのデータが表示される時
は、スキューエラーは、画面の垂直端縁に沿ったランダ
ムなジッタとして現れ、一般には、非常に不快であると
考えられる。

【００４８】基本ＣＰＩＰチップと異なり、この発明の
構成に従う画面内画面プロセッサ３２０は、複数の表示
モードの１つで、ビデオデータを非対称に圧縮するよう
に変更されている。この動作モードでは、画面は水平方
向に４：１で圧縮され、垂直方向には３：１で圧縮され
る。この非対称圧縮モードにより、アスペクト比歪みを
有する画面が生成されて、ビデオＲＡＭに記憶される。
画面中の事物は水平方向に詰め込まれる。しかし、これ
らの画面が通常の通り、例えば、チャンネル走査モード
で、読出されて、１６×９フォーマット表示比スクリー
ン上に表示されると、画面は正しく見える。この画面は
スクリーンを満たし、アスペクト比歪みはない。この発
明のこの態様による非対称圧縮モードを用いると、外部
スピードアップ回路を用いることなく、１６×９のスク
リーン上に特別の表示フォーマットを生成することが可
能となる。

【００４９】図１１は、例えば、上述したＣＰＩＰチッ
プを変更した画面内画面プロセッサのタイミング及び制
御部３２８のブロック図であり、このタイミング及び制
御部３２８は、複数の選択可能な表示モードの１つとし
ての非対称圧縮を行うためのデシメーション（ｄｅｃｉ
ｍａｔｉｏｎ−間引き）回路３２８Ｃを含んでいる。残
りの表示モードは異なるサイズの副画面を生成できる。
水平及び垂直デシメーション回路の各々はＷＳＰ μＰ
３４０の制御の下に値のテーブルから圧縮係数を求める
ようにプログラムされたカウンタを含んでいる。値の範
囲は１：１、２：１、３：１等とすることができる。圧
縮係数は、テーブルをどのように構成するかに応じて対
称的にも非対称にもできる。圧縮比の制御は、ＷＳＰ
μＰ３４０の制御下で、完全にプログラマブルな汎用デ
シメーション回路によって行うことができる。

【００５０】全スクリーンＰＩＰモードでは、自走発振
器３４８と共に働く画面内画面プロセッサ３２０は、例
えば適応形線くし形フィルタとすることのできるデコー
ダからＹ／Ｃ入力を受取り、この信号をＹ、Ｕ、Ｖカラ
ー成分に復号し、水平及び垂直同期パルスを生成する。
これらの信号は、ズーム、静止、チャンネル走査などの
種々の全スクリーンモードのために、画面内画面プロセ
ッサ３２０で処理される。例えば、チャンネル走査モー
ド中、ビデオ信号入力部からの水平及び垂直同期は、サ
ンプルされた信号（異なるチャンネル）が互いに関連性
のない同期パルスを有し、また、見かけ上、時間的にラ
ンダムな時点で切換えられるので、何度も中断するであ
ろう。従って、サンプルクロック（及び読出し／書込み
ビデオＲＡＭクロック）は自走発振器によって決められ
る。静止及びズームモード用には、サンプルクロックは
入来ビデオ水平同期信号にロックされる。これらの特別
なケースでは、入来ビデオ水平同期の周波数は表示クロ
ック周波数と同じである。

【００５１】再び図４を参照すると、画面内画面プロセ
ッサ３２０からのアナログ形式のＹ、Ｕ、ＶおよびＣ＿
ＳＹＮＣ（複合同期）出力は、エンコーダ回路３６６で
Ｙ／Ｃ成分へ再符号化することができる。エンコーダ回
路３６６は３．５８ＭＨｚ発振器３８０と協同して動作
する。このＹ／Ｃ＿ＰＩＰ＿ＥＮＣ信号は、再符号化Ｙ
／Ｃ成分を主信号のＹ／Ｃ成分の代わりに用いることを
可能とするＹ／Ｃスイッチ（図示せず）に接続してもよ
い。この点以後、ＰＩＰ符号化Ｙ、Ｕ、Ｖおよび同期信
号が、シャーシの残部における水平及び垂直タイミング
の基礎となる。この動作モードは、主信号路中の補間器
及びＦＩＦＯの動作に基づくＰＩＰのズームモードの実
行に適している。

【００５２】さらに図５を参照すると、画面内画面プロ
セッサ３２０は、アナログ−デジタル変換部３２２、入
力部３２４、高速スイッチＦＳＷ及びバス制御部３２
６、タイミング及び制御部３２８、及びデジタル−アナ
ログ変換部３３０を含んでいる。一般に、画面内画面プ
ロセッサ３２０は、ビデオ信号をデジタル化してルミナ
ンス（Ｙ）及び色差信号（Ｕ、Ｖ）とし、その結果をサ
ブサンプルして、上述したような１メガビットのビデオ
ＲＡＭ３５０に記憶させる。画面内画面プロセッサ３２
０に付設されているビデオＲＡＭ３５０は１メガビット
のメモリ容量を持つが、これは、８ビットサンプルでビ
デオデータの１フィールド全部を記憶するには充分な大
きさではない。メモリ容量を増すことは、費用がかか
り、さらに複雑な操作回路構成が必要となるであろう。
副チャンネルのサンプル当たりのビット数を少なくする
ことは、全体を通じて８ビットサンプルで処理される主
信号に対して、量子化解像度、あるいは、帯域幅の減少
を意味する。この実効的な帯域幅減少は、副表示画面が
相対的に小さい時は、通常問題とはならないが、副表示
画面が相対的に大きい、例えば、主表示画面と同じサイ
ズの場合は、問題となる可能性がある。解像度処理回路
３７０が、副ビデオデータの量子化解像度あるいは実効
帯域幅を増強させるための１つまたはそれ以上の構想を
選択的に実施することができる。例えば、対ピクセル圧
縮及びディザリングと逆ディザリングを含む多数のデー
タ減縮及びデータ回復構想が開発されている。ディザリ
ング回路は、ビデオＲＡＭ３５０の下流、例えば、以下
に詳述するように、ゲートアレーの副信号路中に配置す
る。さらに、異なるビット数を伴う異なるディザリング
と逆ディザリングシーケンス、及び、異なるビット数の
異なる対ピクセル圧縮が考えられる。各特定の画面表示
フォーマットに対して表示ビデオの解像度を最大にする
ために、多数の特定データ減縮及び回復構想の１つをＷ
ＳＰ μＰ３４０によって選ぶことができる。

【００５３】ルミナンス及び色差信号は、８：１：１の
６ビットＹ、Ｕ、Ｖ形式で記憶される。即ち、各成分は
６ビットサンプルに量子化される。色差サンプルの各対
に対し８個のルミナンスサンプルがある。画面内画面プ
ロセッサ３２０は、入来ビデオデータが、入来副ビデオ
同期信号にロックされた６４０ｆ_Ｈクロック周波数でサ
ンプルされるようなモードで動作させられる。このモー
ドでは、ビデオＲＡＭに記憶されたデータはオーソゴナ
ルにサンプルされる。データが画面内画面プロセッサの
ビデオＲＡＭ３５０から読出される時は、このデータは
入来副ビデオ信号にロックされた同じ６４０ｆ_Ｈクロッ
クを用いて読出される。しかし、このデータはオーソゴ
ナルにサンプルされ記憶されるが、そして、オーソゴナ
ルに読出せるが、主及び副ビデオ源の非同期性のため
に、ビデオＲＡＭ３５０から直接オーソゴナルには表示
できない。主及び副ビデオ源は、それらが同じビデオ源
からの信号を表示している時のみ、同期していると考え
られる。

【００５４】ビデオＲＡＭ３５０からのデータの出力で
ある副チャンネルを主チャンネルに同期させるには、さ
らに処理を行う必要がある。図４を再び参照すると、ビ
デオＲＡＭの４ビット出力ポートからの８ビットデータ
ブロックを再組合わせするために、２つの４ビットラッ
チ３５２Ａと３５２Ｂが用いられる。この４ビットラッ
チは、データクロック周波数を１２８０ｆ_H から６４０
ｆ_H に下げる。

【００５５】一般には、ビデオ表示及び偏向系は主ビデ
オ信号に同期化される。前述したように、ワイドスクリ
ーン表示を満たすようにするためには、主ビデオ信号は
スピードアップされねばならない。副ビデオ信号は、第
１のビデオ信号とビデオ表示とに、垂直同期せねばなら
ない。副ビデオ信号は、フィールドメモリ中で１フィー
ルド周期の何分の１かだけ遅延させ、線メモリで伸張さ
せるようにすることができる。副ビデオデータの主ビデ
オデータへの同期化は、ビデオＲＡＭ３５０をフィール
ドメモリとして利用し、先入れ先出し（ＦＩＦＯ）線メ
モリ装置３５４を信号の伸張に利用することにより行わ
れる。ＦＩＦＯ３５４のサイズは２０４８×８である。
ＦＩＦＯのサイズは、読出し／書込みポインタの衝突
（ｃｏｌｌｉｓｉｏｎ）を避けるに必要であると合理的
に考えられる最低線記憶容量に関係する。読出し／書込
みポインタの衝突は、新しいデータがＦＩＦＯに書込ま
れ得る時がくる前に、古いデータがＦＩＦＯから読出さ
れる時に生じる。読出し／書込みポインタの衝突は、ま
た、古いデータがＦＩＦＯから読出される時がくる前
に、新しいデータをメモリ上に重ね書き（ｏｖｅｒｗｒ
ｉｔｅ）する時にも生じる。

【００５６】ビデオＲＡＭ３５０からの８ビットのＤＡ
ＴＡ＿ＰＩＰデータブロックは、ビデオデータをサンプ
ルするために用いたものと同じ画面内画面プロセッサ３
２０の６４０ｆ_Ｈクロック、即ち、主信号ではなく副信
号にロックされた６４０ｆ_Ｈクロックを用いて２０４８
×８ＦＩＦＯ３５４に書込まれる。ＦＩＦＯ３５４は、
主ビデオチャンネルの水平同期成分にロックされた１０
２４ｆ_Ｈの表示クロックを用いて読出される。互いに独
立した読出し及び書込みポートクロックを持った複数線
メモリ（ＦＩＦＯ）を用いることにより、第１の周波数
でオーソゴナルにサンプルされたデータを第２の周波数
でオーソゴナルに表示することができる。しかし、読出
し及び書込み両クロックが非同期の性質を持っているこ
とにより、読出し／書込みポインタの衝突を避けるため
の対策をとる必要がある。

【００５７】ゲートアレ３００の主信号路３０４、副信
号路３０６及び出力信号路３１２がブロック図の形で図
６に示されている。ゲートアレーはさらに、クロック／
同期回路３２０とＷＳＰ μＰデコーダ３１０を含んで
いる。ＷＳＰ μＰデコーダ３１０のＷＳＰ ＤＡＴＡ
で示したデータ及びアドレス出力ラインは、画面内画面
プロセッサ３２０と解像度処理回路３７０と同様に、上
述した主回路及び信号路にも供給される。ある回路がゲ
ートアレーの一部をなすかなさないかは、殆ど、この発
明の構成の説明を容易にするための便宜上の事項であ
る。

【００５８】ゲートアレーは、異なる画面表示フォーマ
ットを実行するために、必要に応じて、主ビデオチャン
ネルを伸張し、圧縮し、あるいは、切り詰める作用をす
る。ルミナンス成分Ｙ＿ＭＮが、ルミナンス成分の補間
の性質に応じた長さの時間、先入れ先出し（ＦＩＦＯ）
線メモリ３５６に記憶される。組合わされたクロミナン
ス成分Ｕ／Ｖ＿ＭＮはＦＩＦＯ３５８に記憶される。副
信号のルミナンス及びクロミナンス成分Ｙ＿ＰＩＰ、Ｕ
＿ＰＩＰ及びＶ＿ＰＩＰはデマルチプレクサ３５５によ
って生成される。ルミナンス成分は、必要とあれば、回
路３５７で解像度処理を受け、必要とあれば、補間器３
５９によって伸張されて、出力として信号Ｙ＿ＡＵＸが
生成される。

【００５９】ある場合には、副表示が図１（ｄ）に示す
ように主信号表示と同じ大きさとなることがある。画面
内画面プロセッサ及びビデオＲＡＭ３５０に付随するメ
モリの制限のために、そのような大きな面積を満たすに
は、データ点、即ち、ピクセルの数が不足することがあ
る。そのような場合には、解像度処理回路３５７を用い
て、データ圧縮あるいは減縮の際に失われたピクセルに
置き代えるべきピクセルを副ビデオ信号に回復すること
ができる。この解像度処理は図４に示された回路３７０
によって行われるものに対応させることができる。例え
ば、回路３７０はディザリング回路とし、回路３５７を
逆ディザリング回路とすることができる。

【００６０】副ビデオ入力データは６４０ｆ_H の周波数
でサンプルされ、ビデオＲＡＭ３５０に記憶される。副
データはビデオＲＡＭ３５０から読出され、ＶＲＡＭ＿
ＯＵＴとして示されている。ＰＩＰ回路３０１は、ま
た、副画面を水平及び垂直方向に、非対称に減縮するこ
とができると同時に、同じ整数の係数分の１に減縮する
こともできる。図１０を参照すると、副チャンネルデー
タは、４ビットラッチ３５２Ａと３５２Ｂ、副ＦＩＦＯ
３５４、タイミング回路３６９及び同期回路３６８によ
って、バッファされ主チャンネルデジタルビデオに同期
化される。ＶＲＡＭ＿ＯＵＴデータは、デマルチプレク
サ３５５によって、Ｙ（ルミナンス）、Ｕ、Ｖ（カラー
成分）及びＦＳＷ＿ＤＡＴ（高速スイッチデータ）に分
類される。ＦＳＷ＿ＤＡＴは、どのフィールド型式がビ
デオＲＡＭに書込まれたかを示す。ＰＩＰ＿ＦＳＷ信号
がＰＩＰ回路から直接供給され、ビデオＲＡＭから読出
されたどのフィールドが小画面モード時に表示されるべ
きかを決めるために、出力制御回路３２１に供給され
る。

【００６１】副チャンネルは６４０ｆ_H でサンプルさ
れ、一方主チャンネルは１０２４ｆ_Hでサンプルされ
る。副チャンネルＦＩＦＯ３５４は、データを、副チャ
ンネルサンプル周波数から主チャンネルクロック周波数
に変換する。この過程において、ビデオ信号は８／５
（１０２４／６４０）の圧縮を受ける。これは、副チャ
ンネル信号を正しく表示するに必要な４／３の圧縮より
大きい。従って、副チャンネルは、４×３の小画面を正
しく表示するためには、補間器３５９によって伸張され
ねばならない。補間器３５９は補間器制御回路３７１に
よって制御され、補間器制御回路３７１自身はＷＳＰ
μＰ３４０に応答する。必要とされる補間器による伸張
の量は５／６である。伸張係数Ｘは次のようにして決め
られる。

【数１】 Ｘ＝（６４０／１０２４）＊（４／３）＝５／６

【００６２】クロミナンス成分Ｕ＿ＰＩＰとＶ＿ＰＩＰ
は回路３６７によって、ルミナンス成分の補間の内容に
応じて決まる長さの遅延整合され、信号Ｕ＿ＡＵＸとＶ
＿ＡＵＸが出力として生成される。主信号と副信号のそ
れぞれのＹ、Ｕ及びＶ成分は、ＦＩＦＯ３５４、３５６
及び３５８の読出しイネーブル信号を制御することによ
り、出力信号路３１２中のそれぞれのマルチプレクサ３
１５、３１７及び３１９で組合わされる。マルチプレク
サ３１５、３１７、３１９は出力マルチプレクサ制御回
路３２１に応答する。この出力マルチプレクサ制御回路
３２１は、画面内画面プロセッサとＷＳＰ μＰ３４０
からのクロック信号ＣＬＫ、線開始信号ＳＯＬ、Ｈ＿Ｃ
ＯＵＮＴ信号、垂直ブランキングリセット信号及び高速
スイッチの出力に応答する。マルチプレクスされたルミ
ナンス及びクロミナンス成分Ｙ＿ＭＸ、Ｕ＿ＭＸ及びＶ
＿ＭＸは、それぞれのデジタル／アナログ変換器３６
０、３６２及び３６４に供給される。図４に示すよう
に、このデジタル−アナログ変換器３６０、３６２、３
６４の後段には、それぞれ低域通過フィルタ３６１、３
６３、３６５が接続されている。画面内画面プロセッ
サ、ゲートアレー及びデータ減縮回路の種々の機能はＷ
ＳＰ μＰ３４０によって制御される。ＷＳＰ μＰ３
４０は、これに直列バスを介して接続されたＴＶ μＰ
２１６に応答する。この直列バスは、図示のように、デ
ータ、クロック信号、イネーブル信号及びリセット信号
用のラインを有する４本線バスとすることができる。Ｗ
ＳＰ μＰ３４０はＷＳＰ μＰデコーダ３１０を通し
てゲートアレーの種々の回路と交信する。

【００６３】１つのケースでは、４×３ＮＴＳＣビデオ
を、表示画面のアスペクト比歪みを避けるために、係数
４／３で圧縮することが必要となる。別のケースでは、
通常は垂直方向のズーミングをも伴う、水平ズーミング
を行うために、ビデオを伸張することもある。３３％ま
での水平ズーミング動作は、圧縮を４／３未満に減じる
ことによって行うことができる。サンプル補間器は、Ｓ
−ＶＨＳフォーマットでは５．５ＭＨｚまでとなるルミ
ナンスビデオ帯域幅が、１０２４ｆ_H の時は８ＭＨｚで
あるナイキスト折返し周波数の大きなパーセンテージを
占めるので、入来ビデオを新たなピクセル位置に計算し
なおすために用いられる。

【００６４】図６に示すように、ルミナンスデータＹ＿
ＭＮは、ビデオの圧縮または伸張に基づいてサンプル値
を再計算(recalculate) する主信号路３０４中の補間器
３３７を通される。スイッチ、即ち、ルート選択器３２
３及び３３１の機能は、ＦＩＦＯ３５６と補間器３３７
の相対位置に対する主信号路３０４のトポロジーを反転
させることである。即ち、これらのスイッチは、例えば
圧縮に必要とされる場合などに、補間器３３７がＦＩＦ
Ｏ３５６に先行するようにするか、伸張に必要とされる
場合のように、ＦＩＦＯ３５６が補間器３３７に先行す
るようにするかを選択する。スイッチ３２３と３３１は
ルート制御回路３３５に応答し、この回路３３５自体は
ＷＳＰ μＰ３４０に応答する。小画面のモードでは、
副ビデオ信号がビデオＲＡＭ３５０に記憶するために圧
縮され、実用目的には伸張のみが必要であることが想起
されよう。従って、副信号路にはこれらに相当するスイ
ッチは不要である。

【００６５】主信号路は図９により詳細に示されてい
る。スイッチ３２３は２つのマルチプレクサ３２５と３
２７によって具体化されている。スイッチ３３１はマル
チプレクサ３３３によって具体化されている。これら３
つのマルチプレクサはルート制御回路３３５に応答し、
このルート制御回路３３５自体はＷＳＰ μＰ３４０に
応答する。水平タイミング／同期回路３３９が、ラッチ
３４７、３５１及びマルチプレクサ３５３の動作を制御
し、また、ＦＩＦＯの書込みと読出しを制御するタイミ
ング信号を発生する。クロック信号ＣＬＫと線開始信号
ＳＯＬはクロック／同期回路３２０によって生成され
る。アナログ−デジタル変換制御回路３６９は、Ｙ＿Ｍ
Ｎ、ＷＳＰ μＰ３４０、及びＵＶ＿ＭＮの最上位ビッ
トに応答する。

【００６６】補間器制御回路３４９は、中間ピクセル位
置値（Ｋ）、補間器補償フィルタ重み付け（Ｃ）、及
び、ルミナンスに対するクロックゲーティング情報ＣＧ
Ｙとカラー成分に対するクロックゲーティング情報ＣＧ
ＵＶを生成する。圧縮を行うためにサンプルをいくつか
のクロック時に書込まれないようにし、あるいは、伸張
のために、いくつかのサンプルを複数回読出せるように
するために、ＦＩＦＯデータの中断（デシメーション）
または繰返しを行わせるのが、このクロックゲーティン
グ情報である。

【００６７】このような圧縮を図１５に示す。ＬＵＭＡ
＿ＲＡＭＰ＿ＩＮの線はＦＩＦＯに書込まれているルミ
ナンスランプビデオデータを表わす。ＷＲ＿ＥＮ＿ＭＮ
＿Ｙ信号は有効で高である。即ち、この信号が高の時
は、データがＦＩＦＯに書込まれていることを示す。４
個目ごとのサンプルが、ＦＩＦＯへ書込まれないように
される。凹凸のある線ＬＵＭＡ＿ＲＡＭＰ＿ＯＵＴは、
データが最初に補間されなかったとした場合にＦＩＦＯ
から読出されるルミナンスランプデータを表わす。ここ
で、ルミナンスＦＩＦＯから読出されるランプの平均勾
配は、入力ランプよりも３３％急峻であることに注意し
たい。また、このランプを読出すために必要な有効読出
し時間は、データを書込むために必要な時間より３３％
少ないことにも注目したい。これによって、４／３圧縮
が行われる。ＦＩＦＯから読出されるデータが凹凸にな
らずに、滑らかとなるように、ＦＩＦＯに書込まれてい
るルミナンスサンプルを再計算するのは、補間器３３７
の機能である。

【００６８】伸張は圧縮と全く逆の態様で行うことがで
きる。圧縮の場合は、書込みイネーブル信号には、禁止
パルスの形でクロックゲーティング情報が付されてい
る。データの伸張のためには、クロックゲーティング情
報は読出しイネーブル信号に適用される。これにより、
図１６に示すように、データがＦＩＦＯ３５６から読出
される時に、データの中断が行われる。線ＬＵＭＡ＿Ｒ
ＡＭＰ＿ＩＮはＦＩＦＯ３５６に書込まれる前のデータ
を表わし、凹凸のある線ＬＵＭＡ＿ＲＡＭＰ＿ＯＵＴは
ＦＩＦＯ３５６から読出されている時のデータを表す。
この場合、サンプルされたデータを、伸長後凹凸のある
状態から滑らかになるように再計算するのは、この処理
中はＦＩＦＯ３５６に後続した位置にある補間器３３７
の機能である。伸張の場合、データは、ＦＩＦＯ３５６
から読出されている時及び補間器３３７にクロック書込
みされている時に、中断されねばならない。これは、デ
ータが連続して補間器３３７中をクロックされる圧縮の
場合と異なる。圧縮及び伸張の両方の場合において、ク
ロックゲーティング動作は、容易に、同期した態様で行
わせることができる。即ち、事象は、１０２４ｆ_Ｈのシ
ステムクロックの立上がりエッジを基礎にして生じる。

【００６９】ルミナンス補間のためのこの構成には多数
の利点がある。クロックゲーティング動作、即ち、デー
タデシメーション及びデータ繰返しは同期的に行うこと
ができる。切換可能なビデオデータのトポロジーを用い
て補間器とＦＩＦＯの位置の切換えを行わなければ、デ
ータの中断または繰返しのために、書込みまたは読出し
クロックはダブルクロック(double clock)されねばなら
なくなってしまう。この「ダブルクロックされる」とい
う語は、１つのクロックサイクル中に２つのデータ点が
ＦＩＦＯに書込まれる、あるいは、１つのクロックサイ
クル中に２つのデータ点がＦＩＦＯから読出されねばな
らないという意味である。その結果、書込みまたは読出
しクロック周波数がシステムクロック周波数の２倍とな
らねばならないので、回路構成をシステムクロックに同
期して動作するようにすることはできない。さらに、こ
の切換可能なトポロジーは圧縮と伸張の両方の目的に対
して、１つの補間器と１つのＦＩＦＯしか必要としな
い。ここに記載したビデオ切換構成を用いなければ、圧
縮と伸張の両機能を達成するために、２つのＦＩＦＯを
用いた場合のみ、ダブルクロッキングを避けることがで
きる。その場合は、伸張用の１つのＦＩＦＯを補間器の
前に置き、圧縮用の１つのＦＩＦＯを補間器の後に置く
必要がある。

【００７０】副信号の補間は副信号路３０６で行われ
る。ＰＩＰ回路３０１が、６ビットＹ、Ｕ、Ｖ、８：
１：１メモリであるビデオＲＡＭ３５０を操作して、入
来ビデオデータを記憶させる。ビデオＲＡＭ３５０はビ
デオデータの２フィールド分を複数のメモリ位置に保持
する。各メモリ位置はデータの８ビットを保持する。各
８ビット位置には、１つの６ビットＹ（ルミナンス）サ
ンプル（６４０ｆ_H でサンプルされたもの）と他に２つ
のビットがある。これら他の２ビットは、高速スイッチ
データ（ＦＳＷ＿ＤＡＴ）か、ＵまたはＶサンプル（８
０ｆ_H でサンプルされたもの）の一部かのいずれか一方
を保持している。ＦＳＷ＿ＤＡＴの値は、どの型のフィ
ールドがビデオＲＡＭに書込まれたかを示す。ビデオＲ
ＡＭ３５０にはデータの２フィールド分が記憶されてお
り、全ビデオＲＡＭ３５０は表示期間中に読出されるの
で、両方のフィールドが表示走査期間中に読出される。
ＰＩＰ回路３０１は、高速スイッチデータを用いること
により、どちらのフィールドをメモリから読出して表示
すべきかを決める。ＰＩＰ回路は、動きの分断という問
題を解決するために、常に、書込まれているものと反対
のフィールドの型を読出す。読出されているフィールド
の型が表示中のものと逆である場合は、ビデオＲＡＭに
記憶されている偶数フィールドが、そのフィールドがメ
モリから読出される時に、そのフィールドの最上部の線
を削除して反転される。その結果、小画面は動きの分断
を伴うことなく正しいインターレースを維持する。

【００７１】クロック／同期回路３２０はＦＩＦＯ３５
４、３５６及び３５８を動作させるために必要な読出
し、書込み、及びイネーブル信号を発生する。主及び副
チャンネルのためのＦＩＦＯは、各ビデオ線の後で表示
するのに必要な部分についてデータを記憶のために書込
むようにイネーブルされる。データは、表示の同じ１つ
またはそれ以上の線上で各源からのデータを組合わせる
ために必要とされる、主及び副チャンネルのうちの一方
（両方ではなく）から書込まれる。副チャンネルのＦＩ
ＦＯ３５４は副ビデオ信号に同期して書込まれるが、読
出しは主ビデオ信号に同期して行われる。主ビデオ信号
成分は主ビデオ信号と同期してＦＩＦＯ３５６と３５８
に読込まれ、主ビデオに同期してメモリから読出され
る。主チャンネルと副チャンネル間で読出し機能が切換
えられる頻度は、選択された特定の特殊効果の関数であ
る。

【００７２】切り詰め形の並置画面のような別の特殊効
果の発生は、線メモリＦＩＦＯに対する読出し及び書込
みイネーブル制御信号を操作して行われる。この表示フ
ォーマットのための処理が図７と図８に示されている。
切り詰め並置表示画面の場合は、副チャンネルの２０４
８×８ＦＩＦＯ３５４に対する書込みイネーブル制御信
号（ＷＲ＿ＥＮ＿ＡＸ）は、図７に示すように、表示有
効線期間の（１／２）＊（５／６）＝５／１２、即ち、
約４１％（ポスト・スピードアップ（ｐｏｓｔｓｐｅｅ
ｄ ｕｐ）の場合）、または、副チャンネルの有効線期
間の６７％（プリ・スピードアップ（ｐｒｅ ｓｐｅｅ
ｄ ｕｐ）の場合）の間、アクティブとなる。これは、
約３３％の切り詰め（約６７％が有効画面）及び補間器
による５／６の信号伸張に相当する。図８の上部に示す
主ビデオチャンネルにおいては、９１０×８ＦＩＦＯ３
５６と３５８に対する書込みイネーブル制御信号（ＷＲ
＿ＥＮ＿ＭＮ＿Ｙ）は、表示有効線期間の（１／２）＊
（４／３）＝０．６７、即ち、６７％の間、アクティブ
となる。これは、約３３％の切り詰め、及び、９１０×
８ＦＩＦＯにより主チャンネルビデオに対して施される
４／３の圧縮比に相当する。

【００７３】ＦＩＦＯの各々において、ビデオデータ
は、ある特定の時点で読出されるようにバッファされ
る。データを各ＦＩＦＯから読出すことのできる時間の
有効領域は、選んだ表示フォーマットによって決まる。
図示した並置切り詰めモードの例においては、主チャン
ネルビデオは表示の左半部に表示されており、副チャン
ネルビデオは表示の右半部に表示される。各波形の任意
のビデオ部分は、図示のように、主及び副チャンネルで
異なっている。主チャンネルの９１０×８ＦＩＦＯの読
出しイネーブル制御信号（ＲＤ＿ＥＮ＿ＭＮ）は、ビデ
オバックポーチに直ちに続く有効ビデオの開始点で始ま
る表示の表示有効線期間の５０％の間、アクティブであ
る。副チャンネル読出しイネーブル制御信号（ＲＤ＿Ｅ
Ｎ＿ＡＸ）は、ＲＤ＿ＥＮ＿ＭＮ信号の立下がりエッジ
で始まり、主チャンネルビデオのフロントポーチの開始
点で終わる表示有効線期間の残りの５０％の間、アクテ
ィブとされる。書込みイネーブル制御信号は、それぞれ
のＦＩＦＯ入力データ（主または副）と同期しており、
一方、読出しイネーブル制御信号は主チャンネルビデオ
と同期している。

【００７４】図１（ｄ）に示す表示フォーマットは、２
つのほぼ全フィールドの画面を並置フォーマットで表示
できるので、特に望ましい。この表示は、特にワイドフ
ォーマット表示比の表示、例えば、１６×９に有効でか
つ適している。ほとんどのＮＴＳＣ信号は４×３フォー
マットで表わされており、これは、勿論、１２×９に相
当する。２つの４×３フォーマット表示比のＮＴＳＣ画
面を、これらの画面を３３％切り詰めるか、または、３
３％詰め込め、アスペクト比歪みを導入して、同じ１６
×９フォーマット表示比の表示器上に表示することがで
きる。使用者の好みに応じて、画面切り詰めとアスペク
ト比歪みとの比を０％と３３％の両限界間の任意の点に
設定できる。例えば、２つの並置画面を１６．７％詰め
込み、１６．７％切り詰めて表示することができる。

【００７５】１６×９フォーマットの表示比の表示に要
する水平表示時間は４×３フォーマットの表示比の表示
の場合と同じである。なぜなら、両方共、正規の線の長
さが６２．５μ秒だからである。従って、ＮＴＳＣビデ
オ信号は、歪みを生じさせることなく正しいアスペクト
比を保持するためには、４／３倍にスピードアップされ
ねばならない。この４／３という係数は、２つの表示フ
ォーマットの比、

【数２】４／３＝（1 ６／９）／（４／３） として計算される。ビデオ信号をスピードアップするた
めに、この発明の態様に従って可変補間器が用いられ
る。過去においては、入力と出力において異なるクロッ
ク周波数を持つＦＩＦＯが、同様の機能の遂行のために
用いられていた。比較のために、２つのＮＴＳＣ×３フ
ォーマット表示比信号が１つの４×３フォーマット表示
比の表示器上に表示するとすれば、各画面は５０％だ
け、歪ませるか、切り詰めるか、あるいはその両方を組
合わせなければならない。ワイドスクリーン関係で必要
とされるスピードアップに相当するスピードアップは不
要である。

【００７６】上述した動作モードの全てにおいて、例え
ば並置画面モード、ＰＩＰあるいはＰＯＰモードにおい
て、主画面を水平方向、垂直方向あるいはその両方の方
向にズームする、即ち拡大することが可能である。画面
がやむおえず切り詰められる点まで水平にズームされる
ようなモードにおいては、任意の時に見たい画面の部分
を選択できるように、使用者が水平のパンを制御できる
ようにすることができれば好都合である。図６に関連し
て詳細に説明したように、水平パンの制御は、伸長（主
画面のズーム）及び圧縮（並置画面）の両モードにとっ
て望ましいことである。図６の上左隅には、主ＦＩＦＯ
３５６と主補間器３３７との選択可能な相互接続が示さ
れている。主信号路は図１１に詳細に示されている。こ
れらの図に示されているように、主信号路のトポロジ
は、システムが伸長モードで動作しているか圧縮モード
で動作しているかによって変わる。ここに示す水平パン
回路はこれらのモードから独立しており、各モードと共
に動作しうる。以下の説明は、便宜上、主ルミナンスチ
ャンネルのみについて行う。同じパン構成が主クロミナ
ンス（Ｕ、Ｖ）チャンネルにも同じように有効である。

【００７７】当然のことながら、主ビデオ信号のみをパ
ンすることは、並置画面モードにおける圧縮時、または
ズームモードにおける伸長時に主画面が切り詰められる
場合にのみ、意味をなす。水平パンの効果を図１７に示
す。画面を中央にズームすると、画面中の人間と恐竜の
大部分が見え、画面の右側の幾分かと左側の幾分かが切
り詰められる。右にパンすると、恐竜の大部分は見える
が、人間はその後ろ足程度しか見えない。また、左にパ
ンすると、人間の大部分と恐竜の大部分が見えるが、恐
竜の尾は見えない。

【００７８】主信号路中のＦＩＦＯはそれぞれ独立した
書込み及び読出しイネーブル信号を持つ。このようにし
たことによって、ビデオ信号のどの部分をメモリに記憶
するか、及びその部分をいつ表示するかの両方を、互い
に独立して制御することができる。一般的に、信号が伸
長され切り詰められる場合には、切り詰めは書込みイネ
ーブル信号で行うことができる。このようにして、表示
されるべきビデオのみをＦＩＦＯに記憶する。さらに、
水平パンは、単に、有効なビデオ期間に、書込みイネー
ブルの窓、即ち、ＦＩＦＯへの書込みを行うことができ
る期間を操作することによって行うことができる。これ
を図１８と図１９に示す。図１８は、例えば図１７の画
面に対応するズームされたビデオ信号を表す。このビデ
オ信号は現実の波形をそのまま表しているものではな
い。図１９（ａ）は右側への水平パンを行うように時間
調整された書込みイネーブル窓を示す。図１９（ｂ）は
中央へ水平パンするように時間調整された書込みイネー
ブル窓を示す。また、図１９（ｃ）は左に水平パンする
ように時間調整された書込みイネーブル窓を示す。書込
みが早めにイネーブルされると、それによる効果は、カ
メラが左にパンしたことによる効果と同様のものとな
り、表示されたビデオが表示の右側へスクロールしたよ
うに見える。逆に、書込みが遅くイネーブルされると、
カメラが右にパンしたと同じ効果が現れ、表示ビデオは
表示の左に向かってスクロールして見える。

【００７９】信号が圧縮され、切り詰められる場合、切
り詰めは書込みイネーブル信号により、あるいは、図６
に示されている出力マルチプレクサ制御回路３２１を用
いて行うことができる。並置画面モードの場合は、切り
詰めは副チャンネルへの切換えによって行われるが、主
信号のパンは、依然として、上述したように、書込みイ
ネーブル窓を操作することにより行うことができる。

【００８０】主ビデオの表示位置と、表示の水平過走査
の量とに応じて、読出しイネーブル窓、あるいは、読出
しイネーブル窓と書込みイネーブル窓の組合せを操作す
ることにより、一定量の水平パンを行うことができる。
しかし、読出しイネーブル窓が正確に設定されていれ
ば、書込みイネーブル窓の操作で充分な筈である。

【図面の簡単な説明】

【図１】図１（ａ）〜（ｉ）は、ワイドスクリーンテレ
ビジョンの種々の表示フォーマットを示す。

【図２】この発明の種々の態様に従うワイドスクリーン
テレビジョンの２ｆ_H の水平走査で動作するようにした
もののブロック図である。

【図３】図２に示すワイドスクリーンプロセッサのブロ
ック図である。

【図４】図３に示すワイドスクリーンプロセッサの詳細
を示すブロック図である。

【図５】図４に示す画面内画面プロセッサのブロック図
である。

【図６】図４に示すゲートアレーのブロック図で、主信
号路、副信号路、出力信号路を示すものである。

【図７】充分に切り詰めた信号を用いた図１（ｄ）に示
す表示フォーマットの発生の説明に用いるタイミング図
である。

【図８】充分に切り詰めた信号を用いた図１（ｄ）に示
す表示フォーマットの発生の説明に用いるタイミング図
である。

【図９】図６の主信号路をより詳細に示すブロック図で
ある。

【図１０】図６の副信号路をより詳細に示すブロック図
である。

【図１１】図５の画面内画面プロセッサのタイミング−
制御部のブロック図である。

【図１２】１ｆ_H −２ｆ_H 変換における内部２ｆ_H 信号
を発生する回路のブロック図である。

【図１３】図２に示す偏向回路用の組合わせブロック及
び回路図である。

【図１４】図２に示すＲＧＢインターフェースのブロッ
クである。

【図１５】ビデオ圧縮を説明するために用いられる波形
図である。

【図１６】ビデオ伸張を説明するために用いられる波形
図である。

【図１７】ズームによる画面の切り詰めを説明する図で
ある。

【図１８】切り詰められたビデオ信号の水平パンを説明
するためのタイミング図である。

【図１９】切り詰められたビデオ信号の水平パンを説明
するためのタイミング図である。

【符号の説明】

２４４ ビデオ信号表示手段 ３０４ 伸長／圧縮手段 ３３９ 書込み及び読出しを制御する信号を発生する手
段 ３４０ 制御信号発生手段を制御する手段 ３３７ 補間器 ３５６ 線メモリ

フロントページの続き (72)発明者 テイモシー ウイリアム シーガー アメリカ合衆国 インデイアナ州 46260 インデイアナポリス ナシユ ア・ドライブ 8318 (72)発明者 ナタニエル ハルク アーソズ アメリカ合衆国 インデイアナ州 46112 ブラウンズバーグ イースト・ ステート・ロード 136 6565 (56)参考文献 特開 平５−91435（ＪＰ，Ａ) 特開 平２−292978（ＪＰ，Ａ) 特表 平５−507832（ＪＰ，Ａ) 国際公開91／19394（ＷＯ，Ａ１)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 処理されたビデオ信号を表示するため
   の、ワイドフォーマット表示比を有する表示手段（２４
   ４）と； 画像を表す少なくとも一つの入力ビデオ信号（Ｙ＿Ｍ
   Ｎ）のデータを操作することで前記処理されたビデオ信
   号を生成する信号処理手段であって、前記画像の第１エ
   リアが切り取られ、前記画像の第２エリアが前記処理さ
   れたビデオ信号を表現するところの少なくとも一つのデ
   ィスプレイモードにおいて、前記画像を選択的に切り詰
   めるための、非同期の書込み及び読出しが行われる書込
   みおよび読出しポートを有するメモリ手段（３５６）を
   含む信号処理手段（３０４）と； 前記メモリ手段（３５６）に対する書込み制御信号（Ｗ
   Ｒ＿ＥＮ＿ＭＮ＿Ｙ）を、前記少なくとも一つの入力ビ
   デオ信号の同期成分に対し位相選択可能に、かつ持続時
   間選択可能に生成することによって、前記画像のどの部
   分が、前記少なくとも一つのディスプレイモードにおい
   て前記第２エリアを形成するかを決定する手段（３３
   ９）とを備えることを特徴とするテレビジョン装置のた
   めのビデオシステム。
2. 【請求項２】 処理されたビデオ信号を表示するため
   の、ワイドフォーマット表示比を有する表示手段（２４
   ４）と； 画像を表す少なくとも一つの入力ビデオ信号（Ｙ＿Ｍ
   Ｎ）のデータを操作することで前記処理されたビデオ信
   号を生成する信号処理手段であって、前記画像の第１エ
   リアが切り取られ、前記画像の第２エリアが前記処理さ
   れたビデオ信号を表現するところの少なくとも一つのデ
   ィスプレイモードにおいて、前記画像を選択的に切り詰
   めるための、非同期の書込み及び読出しが行われる書込
   みおよび読出しポートを有するメモリ手段（３５６）を
   含む信号処理手段（３０４）と； 前記メモリ手段に対する書込み（ＷＲ＿ＥＮ＿ＭＮ＿
   Ｙ）及び読出し制御信号（ＲＤ＿ＥＮ＿ＭＮ＿Ｙ）のそ
   れぞれを、前記少なくとも一つの入力ビデオ信号の同期
   成分に対し位相選択可能に、かつそれぞれ持続時間選択
   可能に生成することよって、前記画像のどの部分が、前
   記少なくとも一つのディスプレイモードにおいて前記第
   ２エリアを形成するかを決定する手段（３３９）とを備
   えることを特徴とするテレビジョン装置のためのビデオ
   システム。
3. 【請求項３】 処理されたビデオ信号を表示するため
   の、ワイドフォーマット表示比を有し、所定サイズの表
   示手段（２４４）と； 少なくとも一つの入力ビデオ信号（Ｙ＿ＭＮ）中のデー
   タで表される画像を選択的に切り詰めることによって前
   記処理されたビデオ信号を生成し、複数のディスプレイ
   モードを実行するために前記画像のサブセットを限定す
   る信号処理手段であって、前記複数のディスプレイモー
   ドは、前記画像が伸張され、かつ切り取られ、前記サブ
   セットは、前記画像の、前記所定サイズに対応して伸張
   された部分を表しているところの第１ディスプレイモー
   ド（図１（ｂ）、（ｅ））と、前記画像は切り詰めら
   れ、前記サブセットが前記所定サイズよりも小さい前記
   表示手段のある部分を満たしている第２ディスプレイモ
   ード（図１（ｄ））とを、含む信号処理手段（３０４）
   と； 前記画像のすべてが前記処理されたビデオ信号に表され
   ていないときに、前記画像のどのサブセットが前記処理
   されたビデオ信号で表されるかを決定するために、前記
   少なくとも一つの入力ビデオ信号の同期成分に対し位相
   選択可能で、かつ持続時間が選択可能な制御信号（ＷＲ
   ＿ＥＮ＿ＭＮ＿Ｙ）を、前記信号処理手段に提供するマ
   イクロプロセッサ（ＷＳＰ μＰ３４０）とを備えるこ
   とを特徴とするテレビジョン装置のためのビデオシステ
   ム。