DE4191166C2

DE4191166C2 - Bild-Auflösungserhöhung mit Dithering (Dither-Rauschtechnik)

Info

Publication number: DE4191166C2
Application number: DE4191166A
Authority: DE
Inventors: Donald Henry Willis
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1990-06-01
Filing date: 1991-05-29
Publication date: 2002-07-18
Anticipated expiration: 2011-05-30
Also published as: PT97816B; US5285282A; DE4191166T; CN1057148A; MY115270A; WO1991019397A1; EP0532665B1; ES2134196T3; MY105289A; CA2082260A1; AU8084591A; JP3310667B2; PT97818B; EP0532653A4; KR100195360B1; PT97814B; JPH05507824A; CN1034460C; CN1057560A; PL167644B1

Description

Die Erfindung bezieht sich auf das Gebiet der Fernsehgeräte, die in der Lage sind, Bilder von im wesentlichen gleicher Größe und vergleichbarer Bildqualität von verschiedenen Quellen nebeneinander (side by side) darzustellen, sowie insbesondere solche Fernsehgeräte, die ein Schirm mit breitem Anzeigeformatverhältnis haben (wide display format). Die meisten Fernsehgeräte haben heute ein Bildformat - horizontale Breite zu vertikaler Höhe - von 4 : 3. Ein Breitformatbild korrespondiert mehr mit dem Anzeigeformat von Filmen/Spielfilmen, z. B. 16 : 9. Die Erfindung ist anwendbar auf beide Anzeigeverfahren - Direktanzeige-Fernseher und Projektions-Fernseher.

Fernseher, die ein Anzeigeformat von 4 : 3 haben, sind oft als 4 × 3 bezeichnet und sind begrenzt in den Weisen, in denen einzelne und mehrfache Video-Signalquellen angezeigt werden können. Fernsehsignal-Übertragungen von kommerziellen Sendeanstalten - mit Ausnahme von Experimentiermaterial - werden in einem 4 × 3-Anzeigeformat ausgestrahlt. Für viele Betrachter ist das 4 × 3-Format weniger anziehend als das breitere Format, das mit den Spielfilmen assoziiert ist. Fernsehgeräte mit Breitformat-Anzeige (wide format display) stellen nicht nur eine angenehmere Anzeige zur Verfügung, sondern sind auch in der Lage Breitbildformat-Signalquellen in einem entsprechenden Breitbildformat anzuzeigen. Spielfilme sehen dann aus wie Spielfilme, nicht wie beschnittene oder gestörte Versionen davon. Die Video-Signalquelle braucht nicht gestutzt zu werden, nicht beim Konvertieren vom Film zum Video - wie beispielsweise mit einer Fernsehfilm-Erzeugungseinrichtung - oder durch Prozessoren im Fernsehgerät.

Breitbild-Fernsehgeräte sind auch geeignet für eine Vielfalt von Anzeigen für beide - konventionelle Signalformate und Breitbildsignalformate -, sowie als Kombination dieser in Mehrbild-Anzeigen. Die Verwendung von Breitbildschirmen wirft jedoch eine Mehrzahl von Problemen auf. Verändern der Bildformat-Verhältnisse von mehreren Signalquellen; Bilden von konsistenten Zeitsignalen aus asynchronen jedoch gleichzeitig anzuzeigenden Quellen; Umschalten zwischen mehreren Quellen um Mehrbild-Anzeigen zu ermöglichen sowie das Bereitstellen von hochauflösenden Bildern aus komprimierten Datensignalen - dies sind allgemeine Kategorien solcher Probleme. Ein Breitbild-Fernsehgerät nach heutigem Standard kann hohe Auflösung gewähren, kann Einzel- und Mehrfachbilder anzeigen, dieses von einzelnen oder mehrfachen Quellen mit ähnlichen oder unterschiedlichen Formaten (Bildseitenverhältnissen) und kann Anzeige-Bildformate auswählen (selectable display format).

Aufgabe der Erfindung ist es hier insbesondere, eine hohe Bildauflösung aus komprimierten Datensignalen zu ermöglichen.

Dies wird mit der technischen Lehre des Anspruchs 1 oder der technischen Lehre des Anspruchs 5 erreicht.

Fernsehgeräte mit konventionellen Anzeigeformaten können so ausgestattet werden, daß sie in der Lage sind, eine Mehrzahl von Bildern anzuzeigen, z. B. von zwei Video-Signalquellen. Die Videoquellen können der Tuner in dem Fernsehgerät, ein Tuner in einem VTR (video tape recorder), eine Videokamera und andere Quellen sein. In einer Betriebsweise, die oft als Bild im-Bild (PIP) bezeichnet wird, füllt der tuner des Fernsehgerätes mit seinem Bild den größten Teil des Bildschirms oder der Anzeigefläche, wobei eine Hilfs-Videoquelle ein kleines eingesetztes Bild (inset picture), in der Regel innerhalb der Grenzen des größeren Bildes, bereitstellt. Ein PIP-Anzeigemodus für ein Breitbild-Fernsehgerät wird in Fig. 1c erläutert. Zu verschiedenen Zeitpunkten kann das eingesetzte Bild in einer Vielzahl von unterschiedlichen Lagen positioniert werden. Eine andere Anzeigeart wird oft als Kanalsuche (channel scan) bezeichnet, wobei eine Vielzahl von kleinen Bildern den Bildschirm in einer festen Zuordnung zueinander füllt, wobei jedes kleine Bild von einer unterschiedlichen Kanalquelle stammt. Es gibt hierbei kein Hauptbild, zumindest nicht hinschtlich der Größe. Ein Kanalsuch-Anzeigemodus in einem Breitbild-Fernsehgerät wird in Fig. 1i erläutert. In Breitbild-Fernsehgeräten sind auch andere Betriebsweisen möglich. Eine weitere davon wird oft als Bild-am-Bild (picture-outsidepicture, POP) bezeichnet. In dieser Betriebsweie werden eine Vielzahl von eingelegten Hilfsbildern in einem gemeinsamen Randbereich angelegt, den sie sich mit dem Hauptbild teilen. Eine POP-Anzeigeweise ist bei einem Breitbild- Fernsehgerät in Fig. 1f näher dargestellt. Eine weitere Betriebsweise, speziell geeignet für Breitbild-Fernsehgeräte, ist die Darstellung von im wesentlichen gleich großen Bildern nebeneinander, wobei die Bilder von unterschiedlichen Videoquellen - z. B. von zwei verschiedenen Kanälen - stammen. Diese Betriebsweise erläutert für das Breitbild-Fernsehgerät die Fig. 1d, wo zwei 4 : 3-Signalquellen Bilder abbilden. Es ist dabei auch ersichtlich, daß diese Betriebsweise als Spezialfall der POP-Betriebsweise angesehen werden kann.

Die Synchronisation der asynchronen Video-Signale erfordert oft, daß aufeinanderfolgende Halbbilder (fields) eines der Signalquellen in einem oder mehreren Halbbild-Speichern gespeichert wird. Die Begrenzung von Speicherplatz kann es erforderlich machen, daß die Daten des gespeicherten Signales komprimiert werden müssen, um eine Speicherung in einer begrenzten Halbbild-Speicherkapazität zu ermöglichen, oder es kann erforderlich werden die Daten mit geringerer Abtastfrequenz abzutasten, als dies mit dem anderen Video-Signal geschieht. Damit kann eine geringere Quantisierung - und damit eine geringere Auflöung - für das gespeicherte Video-Signal entstehen, wenn die Bilder angezeigt werden, speziell dann, wenn das gespeicherte Bild größer als die typische Größe eines PIP- oder POP-Bildes ist. In der Darstellungsweise, in der die beiden Bilder nebeneinander und im wesentlichen gleich groß dargestellt werden, wird selbst bei einem beiläufigen Betrachten die geringere Quantisierungs- Auflösung in dem Hilfsbild erkennbar. In Übereinstimmung mit den erfindungsgemäßen Gedanken können Bilder von zwei unterschiedlichen Video-Signalquellen nebeneinander (side by side) angezeigt werden, z. B. auf einem Breitbildschirm, wobei im wesentlichen vergleichbare Bildqualität ermöglicht wird, sogar wenn eines der Bilder eine geringere Quantisierungs-Auflösung aufweist.

Mit der Erfindung wird weiterhin erreicht, daß eines von mehreren Auflösungs- Erhöhungsverfahren (resolution enhancement schemes) ausgewählt werden kann, um eine optimale Bildqualität bei verschiedenen Begleitumständen zu erreichen. Diese Verfahren (schemes) beinhalten das Dithering (Dither-Rauschtechnik bzw. "Schwankungstechnik"), das Dithering und Dedithering, das skewing (Verschieben) von Dither-Sequenzen und das paarweise Pixel-Ersetzen und Rekonstruieren. Dithering-Techniken zum Beibehalten (saving) von Bits in digitalen Video-Signalen werden beispielshaft in der US-4,594,726 (Willis) beschrieben. Normalerweise versuchen diese Verfahren ein Bit pro Abtastwert eines Breitband- Signales zu erhalten oder eine Mehrzahl von Bits pro Abtastwert in einem Schmalband-Signal zu retten, welches von einem Breitband-Videosignal getragen ist (ein solches moduliert). Ein weiteres Beispiel einer Dithering-Technik ist aus der US-4,524,447 bekannt.

Die Dithering-Techniken gemäß der Erfindung retten zwei Bits pro Abtastwert eines Breitband-Videosignals. Gemäß der Erfindung wird ein Dithersignal zu einem n-Bit- Videosignal hinzugefügt. Der Addierer sollte einen Begrenzer beinhalten, um Überlauf zu vermeiden. Die Abtastwerte werden nach der Addition gekappt (truncated). Bei diesem Kappen werden die beiden geringwertigsten Bits einfach unberücksichtigt gelassen. Üblicherweise sind Dither-Werte kleine positive Ganzzahlen, die dazu tendieren, den DC-Gehalt eines Signales zu vergrößern. Das Abschneiden (truncation) tendiert dagegen dazu, den DC-Gehalt zu reduzieren und das Dithersignal wird in der Tat gewöhnlich dazu erzeugt, um das Ansteigen mit dem Abfallen zu kompensieren. Ein Dithersignal, welches eine erhebliche Verbesserung in einem unter-abgetasteten Signal (mehrfach abgetasteten Signal) ermöglicht, ist ein Zweifrequenzen- Dither, in welchem die höhere Frequenz die größere Amplitude aufweist. In Übereinstimmung mit der Erfindung kann das Dither-Signal definiert sein als jede wiederholbare Sequenz der Zahlen von 0, 1, 2, 3 in jeder Reihenfolge innerhalb der Sequenz (Folge). Eine dieser Ditherfolgen ist 0, 2, 1, 3, 0, 2, 1, 3 . . . etc.

Diese Ditherfolge ist die Summe von zwei anderen Sequenzen, namentlich:
0, 2, 0, 2, 0, 2, 0, 2, . . . etc. und
0, 0, 1, 1, 0, 0, 1, 1, . . . etc.

Die Wahl des Dithern mit 0, 2, 1, 3, 0, 2, 1, 3 . . . etc. (beispielhaft) basiert auf der Erkenntnis, daß ein Dither mit höherer Frequenz weniger wahrnehmbar ist als ein Niedrigfrequenz-Dither.

Es erscheint, daß die 1/4-Frequenzkomponente normalerweise stärker beanstandet wird, als die 1/2-Frequenzkomponente, obwohl die 1/4-Frequenzkomponente die halbe Amplitude der 1/2- Frequenzkomponente aufweist. Entsprechend kann ein Dedithering (Rückdithern) gewählt werden, um nur die 1/4-Frequenzkomponente zu unterdrücken. Ein erster Signalweg der Dedithering-Schaltung bewirkt eine Verzögerung und Amplitudenanpassung. Ein zweiter Signalweg beinhaltet die Kombination aus invertiertem Bandpassfilter und Begrenzer. Der invertierte Bandpassfilter löscht die Frequenzen (blendet sie aus), die im Zentrum des Durchlaßbandes (passband) liegen, wenn sein Ausgangssignal zu dem verzögerten und in der Amplitude angepaßten Originalsignal addiert wird. Der Begrenzer begründet, daß nur Amplituden von Dithergröße ausgelöscht werden. Diese Dedithering-Anordnung hat keinen Effekt auf die 1/2-Abtast-Frequenzkomponente des geditherten Signales. Die 1/2-Frequenz- Signalkomponente ist gering genug in Amplitude und hoch genug in Frequenz, z. B. an der Nyquist-Grenze des Signales, um genügend geringe Erkennbarkeit zu haben, wobei ein Problem vermieden wird.

Das Verständnis der Erfindung wird durch Ausführungsbeispiele vertieft.

Fig. 1a-1i erläutern unterschiedliche Anzeigeformate in einem Breitbild-Fernsehgerät.

Fig. 2 ist ein Blockschaltbild eines Breitbild-Fernsehgerätes als Ausführungsbeispiel der Erfindung und geeignet zum Betrieb mit einer Horizontal-Abtastfrequenz von 2f_H.

Fig. 3 als Blockschaltbild des Breitbild-Prozessors gemäß Fig. 2.

Fig. 4 als Blockschaltbild mit weiteren Details des Breitbild-Prozessors nach Fig. 3.

Fig. 5 als Blockschaltbild des Bild-in-Bild-Prozessors (PIP) gemäß Fig. 4.

Fig. 6 als Blockschaltbild des gate arrays gemäß Fig. 4 mit den Haupt-, Hilfs- und Ausgangs-Signalwegen.

Fig. 7 und Fig. 8 sind Zeitverläufe, die die Erzeugung des Anzeigeformats gemäß Fig. 1d erläutern, wobei vollständig gekappte Signale verwendet werden.

Fig. 9 als Blockschaltbild mit dem Haupt-Signalweg von Fig. 6 in detaillierterer Darstellung.

Fig. 10 als Blockschaltbild mit dem Hilfs-Signalweg von Fig. 6 in detaillierterer Darstellung.

Fig. 11 als Blockschaltbild des Zeitgeber- und Steuer-Abschnitts des Bild-im-Bild-Prozessors (PIP) von Fig. 5.

Fig. 12 als Blockschaltbild eines Schaltkreises zum Erzeugen des internen 2f_H Signals mit der 1f_H zu 2f_H Konvertierung.

Fig. 13 als Kombinationsblock und Schaltdiagramm für die Ablenkschaltung gemäß Fig. 2.

Fig. 14 als Blockdiagramm des RGB-Interfaces (Schnittstelle) gemäß Fig. 2.

Fig. 15 bzw. Fig. 16 sind Blockdiagramme für 1-bit-Dither- bzw. Dedither-Schaltung zum Implementieren der Auflösungs-Prozessorschaltungen von Fig. 4 und Fig. 10.

Fig. 17 bzw. Fig. 18 sind Blockschaltbilder für 2-bit-Dither- bzw. Dedither-Schaltung zum Implementieren der Auflösungs-Prozessorschaltkreise von Fig. 4 und Fig. 10.

Fig. 19 ist eine Auflistung zur Erläuterung eines Skewing-Schemas (Versetzungsschemas) zum Verbessern der Betriebsweise der Schaltung gemäß den Fig. 15 bis 18.

Fig. 20 ist eine Auflistung, mit der eine weitere Alternative erläutert wird zum Implementieren der Auflösungs-Prozessorschaltungen von Fig. 4 und Fig. 10.

Die verschiedenen Teile der Fig. 1 erläutern einige, jedoch nicht alle der verschiedenen Kombinationsmöglichkeiten von Einzel-, und Mehrfach-Bildanzeigeformaten, die gemäß unterschiedlichen Ausführungsbeispielen implementiert werden können. Die zur Illustration ausgewählten Beispiele beabsichtigen die Vereinfachung der Beschreibung von bestimmten Schaltkreisen, die in Breitbild-Fernsehgeräten gemäß der Erfindung vorgesehen sind. Zum Zwecke der Vereinfachung in Illustration und Beschreibung wird angenommen, daß ein konventionelles Anzeigeformat (Bildseitenverhältnis) von Breite zu Höhe in einem Videosignal oder von einer Video-Signalquelle allgemein 4 × 3 ist, wohingegen ein Breitbild-Anzeigeformat mit einem Verhältnis von Breite zu Höhe einer Video-Signalquelle oder eines solchen Signales im allgemeinen als 16 × 9 bezeichnet ist. Die Erfindung ist jedoch nicht auf diese (vereinfachten) Definitionen beschränkt.

Fig. 1a zeigt einen Direktsicht- oder Projektions-Fernsehschirm mit einem herkömmlichen Anzeigeformat (-Verhältnis) von 4 × 3. Wenn ein 16 × 9 Anzeigeformatbild als ein 4 × 3 Anzeigeformatverhältnis-Signal übertragen wird, erscheinen oben und unten schwarze Balken. Dies wird gewöhnlich als Briefkastenformat (letterbox format) bezeichnet. In diesem Fall ist das gezeigte Bild im Verhältnis mit der ganzen verfügbaren Anzeigefläche eher klein. Alternativ wird die 16 × 9 Anzeigeformat-Quelle vor der Übertragung konvertiert, so daß sie die vertikale Ausdehnung einer Bildfläche einer 4 × 3 Format-Anzeige ausfüllt. Es wird jedoch viel Information von der linken und/oder rechten Seite abgeschnitten. Als weitere Alternative kann das Briefkastenbild vertikal, jedoch nicht horizontal, vergrößert werden, wobei das sich ergebende Bild durch die vertikale Vergrößerung eine Verzerrung zeigen wird. Keine der drei Alternativen ist besonders ansprechend.

Fig. 1b zeigt einen 16 × 9 Bildschirm. Eine 16 × 9 Anzeigeformatverhältnis-Videoquelle würde ohne Beschneidung und Verzerrung vollständig angezeigt. Ein 16 × 9 Anzeigenformat- Briefkastenbild, das selbst ein 4 × 3 Anzeigenformat-Signal ist, kann fortschreitend durch Zeilenverdopplung oder Zeilenaddition abgetastet werden, um eine größere Anzeige mit ausreichender vertikaler Auflösung zur Verfügung zu stellen. Ein erfindungsgemäßes Breitbild-Fernsehgerät kann ein derartiges 16 × 9 Anzeigeformat-Signal unabhängig davon anzeigen, ob es von der Haupt-, Hilfs- oder einer externen RGB-Quelle kommt.

Fig. 1c zeigt ein 16 × 9 Anzeigeformat-Hauptsignal, bei dem ein eingesetztes 4 × 3 Anzeigeformat-Bild angezeigt wird. Wenn sowohl das Haupt- als auch das Hilfs-Videosignal 16 × 9 Anzeigeformat-Quellen sind, kann das eingesetzte Bild ebenfalls ein 16 × 9 Anzeigeformatverhältnis besitzen. Das eingesetzte Bild kann an vielen verschiedenen Positionen angezeigt werden.

Figur (1d) zeigt ein Anzeigeformat, bei dem das Haupt- und das Hilfsvideosignal mit der gleichen Bildgröße angezeigt werden. Jeder Anzeigebereich besitzt ein Anzeigeformatverhältnis von 8 × 9, das natürlich sowohl von 16 × 9 als auch von 4 × 3 verschieden ist. Um eine 4 × 3 Anzeigeformat-Quelle in einem derartigen Anzeigebereich ohne horizontale oder vertikale Verzerrung zu zeigen, muß das Signal auf der linken und/oder der rechten Seite beschnitten werden. Es kann mit weniger Kappung (cropping) mehr vom Bild gezeigt werden, wenn Aspektverhältnisverzerrung (aspect ratio distortion) durch horizontales Quetschen (squeezing) des Bilds toleriert wird. Horizontales Quetschen ergibt eine vertikale Vergrößerung der Gegenstände im Bild. Das erfindungsgemäße Breitbild-Fernsehgerät kann jede Mischung aus Beschneidung und Aspektverhältnisverzerrung bereitstellen, von maximaler Beschneidung mit keiner Aspektverhältnisverzerrung bis zu keiner Beschneidung mit maximaler Aspektverhältnisverzerrung.

Beschränkungen im Abtasten der Daten im Hilfsvideosignal-Verarbeitungsweg komplizieren die Erzeugung eines Bildes mit hoher Auflösung, das so groß ist wie die Anzeige des Hauptvideosignals. Verschiedene Verfahren zum Überwinden dieser Komplikationen können entwickelt werden.

Fig. 1e ist ein Anzeigeformat, bei dem ein 4 × 3 Anzeigeformat-Bild in der Mitte eines 16 × 9 Anzeigeformat-Bildschirms angezeigt wird. Dunkle Balken sind an der rechten und der linken Seite zu sehen.

Fig. 1f stellt ein Anzeigeformat dar, bei dem ein großes 4 × 3 Anzeigeformat-Bild und drei kleinere 4 × 3 Anzeigeformat-Bilder gleichzeitig angezeigt werden. Ein kleineres Bild außerhalb der Begrenzungslinie des großen Bildes wird manchmal als Bild-am-Bild (picture-outside picture oder POP) bezeichnet, im Gegensatz zum Bild-im-Bild (picture-in-picture oder PIP). Die Ausdrücke Bild-im-Bild oder PIP werden hier für beide Anzeigeformate verwendet. In jenen Fällen, in denen ein Breitbild-Fernsehgerät mit zwei Tunern versehen ist, entweder beide intern oder einer intern und einer extern, beispielsweise in einem Videocassettenrecorder, können zwei der angezeigten Bilder Bewegung in Echtzeit in Übereinstimmung mit der Quelle anzeigen. Die verbleibenden Bilder können im Festrahmenformat (freeze frame format) angezeigt werden. Es wird auch deutlich, daß die Hinzunahme von weiteren Tunern und zusätzlichen Hilfssignal-Verabeitungswegen mehr als zwei sich bewegende Bilder bereitstellen kann. Es ist ferner ersichtlich, daß einerseits das große Bild und andererseits die drei kleinen Bilder in der Position verschoben werden können, wie es in Fig. 1g gezeigt ist.

Fig. 1h zeigt eine Alternative, bei der das 4 × 3 Anzeigenformat-Bild zentriert ist, und sechs kleinere 4 × 3 Anzeigenformat-Bilder in vertikalen Spalten auf jeder Seite angezeigt werden. Wie im vorhergehend beschriebenen Format kann ein mit zwei Tunern ausgestattetes Breitbild- Fernsehgerät zwei sich bewegende Bilder bereitstellen. Die verbleibenden elf Bilder werden im Festrahmenformat sein.

Fig. 1i zeigt ein Anzeigenformat mit einem Gitter von zwölf 4 × 3 Anzeigenformat-Bildern. Ein derartiges Anzeigeformat ist besonders geeignet für einen Kanalsuchführer, bei dem jedes Bild mindestens ein Festrahmen von einem unterschiedlichen Kanal ist. Wie vorher hängt die Anzahl der sich bewegenden Bilder von der Anzahl der verfügbaren Tuner und Signalverarbeitungswege ab.

Die verschiedenen in Fig. 1 gezeigten Formate sind beispielhafter Art und nicht beschränkend, und sie können durch die in den verbleibenden Zeichnungen gezeigten und nachstehend detailliert beschriebenen Breitbild-Fernsehgeräte implementiert werden.

Ein Gesamtblockdiagramm für ein erfindungsgemäßes Breitbild-Fernsehgerät, das für eine horizontale Abtastung angepaßt ist, wird in Fig. 2 gezeigt und allgemein mit dem Bezugszeichen 10 bezeichnet. Das Fernsehgerät 10 weist im allgemeinen einen Videosignal- Eingangsbereich 20, einen Chassis- oder TV-Mikroprozessor 216, einen Breitbild-Prozessor 30, einen 1f_H zu 2_H Konverter 40, eine Ablenkschaltung 50, ein RGB-Interface 60, einen YUV zu RGB Konverter 240, Bildröhrentreiber (kine drivers) 242, Direktsicht- oder Projektionsröhren (direct view or projection tubes) 244 und ein Netzteil 70 auf. Die Gruppierung der verschiedenen Schaltkreise in verschiedene funktionelle Blöcke wird aus Gründen der Einfachheit der Beschreibung vorgenommen und soll nicht die räumliche Anordnung dieser Schaltkreise relativ zueinander einschränken.

Der Videosignal-Eingangsbereich 20 ist für den Empfang einer Vielzahl von zusammengesetzten Videosignalen von verschiedenen Videoquellen adaptiert. Die Videosignale können wahlweise für die Anzeige als Haupt- und Hilfsvideosignal umgeschaltete werden. Ein RF-Schalter 204 besitzt zwei Antenneneingänge ANT1 und ANT2. Diese repräsentieren Eingänge sowohl für Freiluft-Antennenempfang als auch für Kabelempfang. Der RF-Schalter 204 steuert, welcher Antenneneingang einem ersten Tuner 206 und einem zweiten Tuner 208 zugeführt wird. Der Ausgang des ersten Tuners 206 ist ein Eingang eines Ein-Chips (one-chip) 202, der eine Reihe von Funktionen ausführt, die mit dem Tuning, der horizontalen und vertikalen Ablenkung und den Videosteuerungen zusammenhängen. Der gezeigte besondere Ein-Chip wird von der Industrie mit dem Typ TA7730 bezeichnet. Das Basisband-Videosignal VIDEO OUT, das im Ein-Chip gebildet wird und aus dem Signal vom ersten Tuner 206 resultiert, ist ein Eingangssignal sowohl für den Videoschalter 200 als auch den TV1-Eingang des Breitbild-Prozessors 30. Weitere Basisband-Videoeingänge für den Videoschalter 200 werden mit AUX1 und AUX2 bezeichnet. Diese können für Videocameras, Laserplattenspieler (laser disc players), Videocassettenrecorder, Videospiele und dergleichen verwendet werden. Der Ausgang des Videoschalters 200, der vom Chassis- oder TV- Mikroprozessor 216 gesteuert wird, ist mit SWITCHED VIDEO bezeichnet. SWITCHED VIDEO ist ein weiterer Eingang für den Breitbildprozessor 30.

Gemäß Fig. 3 wählt ein Schalter SW1 des Breitbildprozessors zwischen den TV1- und SWITCHED VIDEO-Signalen ein SEL COMP OUT-Videosignal aus, das ein Eingang für einen Y/C-Decoder 210 ist. Der Y/C-Decoder 210 kann als adaptiver Zeilenkammfilter (adaptive line comb filter) implementiert werden. Zwei weitere Videoquellen S1 und S2 sind ebenfalls Eingänge für den Y/C-Decoder 210. S1 und S2 repräsentieren verschiedene S-VHS- Quellen, und jede besteht aus separaten Helligkeits- und -Chrominanzsignalen. Ein Schalter, der als Teil des Y/C-Decoders, wie in einigen adaptiven Zeilenkammfiltern, oder als separater Schalter implementiert sein kann, spricht auf den TV-Videoprozessor 216 an zum Auswählen eines Paars von Helligkeits- und Chrominanzsignalen als Ausgangssignale an, die mit Y_M bzw. C_IN bezeichnet sind. Das ausgewählte Paar von Helligkeits- und Chrominanzsignalen wird nachstehend als Hauptsignal betrachtet und wird entlang eines Hauptsignalwegs verarbeitet. Signalbezeichnungen, die _M und _MN aufweisen, beziehen sich auf den Hauptsignalweg. Das Chrominanzsignal C_IN wird vom Breitbildprozessor zum Ein-Chip zurückgeleitet, um Farbdifferenzsignale (color difference signals) U_M und V_M zu entwickeln. In diesem Zusammenhang ist U eine äquivalente Bezeichnung für (R-Y) und V ist eine äquivalente Bezeichnung für (B-Y). Die Y_M-, U_M- und V_M-Signale werden im Breitbildprozessor für die weitere Signalverarbeitung in eine digitale Form umgewandelt.

Der zweite Tuner 208, der funktionell als Teil des Breitbildprozessors 30 definiert ist, entwickelt ein Basisband-Videosignal TV2. Ein Schalter SW2 wählt zwischen den TV2- und SWITCHED VIDEO-Signalen als Eingang für einen Y/C-Decoder 220. Der Y/C-Decoder 220 kann als adaptiver Zeilenkammfilter implementiert werden. Die Schalter SW3 und SW4 wählen zwischen den Helligkeits- und Chrominanzausgängen des Y/C-Decoders 220 und den Helligkeits- und Chrominanzsignalen einer externen Videoquelle, die mit Y_EXT bzw. C_EXT bezeichnet sind. Die Y_EXT- und C_EXT-Signale entsprechen dem S-VHS-Eingang S1. Der Y/C-Decoder 220 und die Schalter SW3 und SW4 können, wie in einigen adaptiven Zeilenkammfiltern, kombiniert werden. Der Ausgang der Schalter SW3 und SW4 wird nachstehend als Hilfssignal betrachtet und wird entlang eines Hilfssignalwegs verarbeitet. Der ausgewählte Helligkeitsausgang ist mit Y_A bezeichnet. Siegnalbezeichnungen, die _A, _AX und _AUX aufweisen, beziehen sich auf den Hilfssignalweg. Die ausgewählte Chrominanz wird in die Farbdifferenzsignale U_A und V_A umgewandelt. Die Y_A-, U_A- und V_A- Signale werden für die weitere Signalverarbeitung in eine digitale Form umgewandelt. Die Anordnung der Videosignalquellenumschaltung in den Haupt- und Hilfssignalwegen maximiert die Flexibilität in der Handhabung der Quellenauswahl für die verschiedenen Teile der verschiedenen Bildanzeigeformate.

Ein zusammengesetztes Synchronisierungssignal COMP SYNC, das Y_M entspricht, wird durch den Breitbildprozessor einem Amplitudensieb (sync separator) 212 zugeführt. Die horizontalen und vertikalen Synchronisierungskomponenten H bzw. V sind Eingänge für einen vertikalen Frequenzteilerkreis (count down circuit) 214. Der vertikale Frequenzteilerkreis entwickelt ein VERTICAL RESET-Signal, das in den Breitbildprozessor 30 geschickt wird. Der Breitbildprozessor generiert ein internes vertikales Resetausgangssignal INT VERT RST OUT, das an das RGB-Interface 60 geschickt wird. Ein Schalter im RGB-Interface 60 wählt zwischen dem internen vertikalen Resetausgangssignal und der vertikalen Synchronisierungskomponente der externen RGB-Quelle. Der Ausgang dieses Schalters ist eine ausgewählte vertikale Synchronisierungskomponente SEL_VERT_SYNC, die an die Ablenkschaltung 50 geschickt wird. Die horizontalen und vertikalen Synchronisierungssignale des Hilfsviedeosignals werden vom Amplitudensieb 250 im Breitbildprozessor entwickelt.

Der 1f_H zu 2f_H Konverter 40 ist für die Umwandlung alternierender (interlaced) Videosignale in fortschreitend abgetastete nichtalternierende (noninterlaced) Signale verantwortlich, beispielsweise eines, bei dem jede horizontale Zeile zweimal angezeigt wird, oder ein zusätzlicher Satz horizontaler Zeilen durch Interpolieren benachbarter horizontaler Zeilen des gleichen Feldes (Halbbildes) generiert wird. In einigen Fällen wird die Verwendung einer vorhergehenden Zeile oder die Verwendung einer interpolierten Zeile vom Grad an Bewegung abhängen, der zwischen benachbarten Bildern bzw. Halbbildern festgestellt wird. Der Konverter-Schaltkreis 40 arbeitet in Verbindung mit einem Video-RAM 420. Das Video-RAM kann dazu verwendet werden, eines oder mehrere Felder eines Bildes oder Halbbildes zu speichern, um eine fortlaufende Anzeige zu ermöglichen. Die konvertierten Videodaten, wie Y_2f_H-, U_2f_H- und V_2f_H-Signale, werden dem RGB-Interface 60 zugeführt.

Das RGB-Interface 60, das ausführlicher in Fig. 14 gezeigt ist, ermöglicht eine Auswahl der konvertierten Videodaten oder externen RGB-Videodaten für die Anzeige durch den Videoeingangssignalbereich. Das externe RGB-Signal ist angenommenermaßen ein für die 2f_H-Anzeige angepaßtes Breitbildanzeigenformatsignal. Die vertikale Synchronisierungskomponenete des Hauptsignals wird dem RGB-Interface durch den Breitbildprozessor als INT VERT RST OUT zugeführt, was es ermöglicht, daß ein ausgewähltes vertikales sync (f_Vm oder f_Vext) für die Ablenkschaltung 50 verfügbar ist. Der Betrieb des Breitbild-Fernsehgeräts ermöglicht die Auswahl eines externen RGB-Signals durch den Benutzer, indem ein internes/externes Steuersignal INT/EXT generiert wird. Die Wahl eines externen RGB-Signaleingangs kann jedoch in Abwesenheit eines derartigen Signals zu einem vertikalen Zusammenbruch des Rasters und zur Beschädigung der Kathodenstrahlröhre(n) oder Projektionsröhre(n) führen. Dementsprechend stellt der RGB- Interfacekreis ein externes Synchronisierungssignal fest, um die Auswahl eines nicht vorhandenen externen RGB-Eingangs zu verhindern. Der WSP-Mikroprozessor 340 stellt ebenfalls Farb- und Farbtonsteuerungen (color and tint controls) für das externe RGB-Signal bereit.

Der Breitbildprozessor 30 weist einen Bild-im-Bild-Prozessor 320 für die spezielle Signalverarbeitung des Hilfsvideosignals auf. Der Ausdruck Bild-im-Bild wird manchmal mit PIP oder pix-in-pix abgekürzt. Ein Gate-Array 300 kombiniert die Haupt- und Hilfsvideosignaldaten in einer breiten Vielfalt von Anzeigeformaten, wie durch die Beispiele der Fig. 1b bis 1i gezeigt wird. Der Bild-im-Bild-Prozessor 320 und das Gate-Array 300 werden von einem Breitbild-Mikroprozessor (WSP µP) 340 gesteuert. Der Mikroprozessor 340 spricht auf den TV-Mikroprozessor 216 über einen seriellen Bus an. Der serielle Bus weist vier Signalleitungen auf, für Daten, Taktsignale, Freigabesignale (enable signals) und Resetsignale. Der Breitbildprozessor 30 generiert auch ein zusammengesetztes vertikales Dunkeltast-/Resetsignal (blanking/reset signal) als dreipegeliges Sandburgsignal (three level sandcastle signal). Alternativ können das vertikale Dunkeltast- und Resetsignal als separate Signale generiert werden. Ein zusammengesetztes Dunkeltastsignal wird vom Videosignaleingangsbereich dem RGB-Interface zugeführt.

Die Ablenkschaltung 50, die detaillierter in Fig. 13 gezeigt ist, empfängt ein vertikales Resetsignal vom Breitbildprozessor, ein ausgewähltes 2f_H horizontales Synchronisierungssignal vom RGB-Interface 60 und zsätzliche Steuersignale vom Breitbildprozessor. Diese zusätzlichen Steuersignale betreffen die horizontale Phaseneinstellung (horizontal phasing), die vertikale Größeneinstellung und die Ost-West- Einstellung (east-west pin adjustment). Die Ablenkschaltung 50 liefert 2f_H Rücklaufimpulse (flyback pulses) an den Breitbildprozessor 30, den 1f_H zu 2f_H-Konverter 40 und den YUV zu RGB-Konverter 240.

Die Betriebsspannungen für das gesamte Breitbild-Fernsehgerät werden von einem Netzteil 70 erzeugt, das von einem Vollnetzanschluß versorgt wird.

Der Breitbildprozessor 30 ist detaillierter in Fig. 3 gezeigt. Die Hauptbestandteile des Breitbildprozessors sind ein Gate-Array 300, ein Bild-im-Bild-Kreis 301, Analog-Digital- Konverter und Digital-Analog-Konverter, der zweite Tuner 208, ein Breitbildprozessor- Mikroprozessor 340 und ein Breitbildausgangscodierer 227. Weitere Details des Breitbildprozessors, die sowohl dem 1f_H- als auch dem 2f_H-Chassis gemeinsam sind, beispielsweise der PIP-Kreis, sind in Fig. 4 gezeigt. Ein Bild-in-Bild-Prozessor 320, der einen wesentlichen Bestandteil des PIP-Kreises 301 bildet, ist detallierter in Fig. 5 gezeigt. Das Gate-Array 300 ist detaillierter in Fig. 6 gezeigt. Eine Anzahl der in Fig. 3 gezeigten Komponenten, die Teile der Haupt- und Hilfssignalwege bilden, sind bereits ausführlich beschrieben worden.

Der zweite Tuner 208 besitzt mit ihm verbunden eine IF-Stufe (IF stage) 224 und eine Niederfrequenzstufe (audio stage) 226. Der zweite Tuner 208 arbeitet ebenfalls in Verbindung mit dem WSP µP 340. Der WSP µP 340 weist einen Eingangs-/Ausgangs-Bereich (input/output I/O section) 340A und einen analogen Ausgangs-Bereich 340B auf. Der I/O- Bereich 340A stellt Farb- und Farbton-Steuersignale, das INT/EXT-Signal für die Auswahl der externen RGB-Videoquelle und Steuersignale für die Schalter SW1 bis SW6 bereit. Der I/O-Bereich überwacht auch das Signal EXT SYNC DET vom RGB-Interface, um die Ablenkschaltung und die Kathodenstrahlröhre(n) zu schützen. Der analoe Ausgangsbereich 340B stellt Steuersignale für die vertikale Größe, Ost-West-Einstellung und horizontale Phaseneinstellung durch entsprechende Interface-Schaltungen 254, 256 und 258 bereit.

Das Gate-Array 300 ist für die Kombination der Videoinformation von den Haupt- und Hilfssignalwegen verantwortlich, um eine zusammnengesetzte Breitbildanzeige zu implementieren, beispielsweise eine derjenigen, die in den verschiedenen Teilen von Fig. 1 gezeigt sind. Ttaktinformation für das Gate-Array wird durch einen PLL-Kreis 374 bereitgestellt, der in Verbindung mit einem Tiefpaßfilter 376 arbeitet. Das Hauptvideosignal wird dem Breitbildprozessor in analoger Form und Y U V Format als mit Y_M, U_M und V_M bezeichnete Signale zugeführt. Diese Hauptsignale werden durch Analog-Digital- Konverter 342 und 346 von der analogen in die digitale Form umgewandelt, was ausführlich in Fig. 4 gezeigt ist.

Die Farbkomponentensignale werden mit den allgemeinen Bezeichnungen U und V bezeichnet, die entweder R-Y- oder B-Y-Signalen oder I- und Q-Signalen zugewiesen werden können. Die abgetastete Helligkeitsbandbreite (luminance bandwidth) ist auf 8 MHz begrenzt, weil die Systemtaktrate 1024f_H beträgt, was ungefähr 16 MHz ist. Ein einzelner Analog-Digital- Konverter und ein Analogschalter können verwendet werden, um die Farbkomponentendaten abzutasten, da die U- und V-Signale auf 500 kHz begrenzt sind, oder 1,5 MHz für Breitband- I (wide I). Die Auswahlleitung UV_MUX für den Analogschalter oder Multiplexer 344 ist ein 8 MHz-Signal, das durch Teilen des Systemtakts durch 2 abgeleitet wird. Ein ein Takt breiter SOL-Impuls (start of line) setzt dieses Signal synchron am Beginn jeder horizontalen Videozeile auf Null. Die UV_MUX-Leitung schaltet dann in jedem Taktzyklus in ihrem Zustand (state) hin und her (toggle) - während der Horzontalzeile. Da die Zeilenlänge ein gerades Vielfaches von Taktzyklen beträgt, wird der Zustand der UV_MUX-Leitung, wenn er einmal initialisiert ist, folgerichtig ohne Unterbrechung hin- und herschalten: 0, 1, 0, 1, . . . Die Y- und UV-Datenströme aus den Analog-Digital-Konvertern 342 und 346 werden verschoben, da die Analog-Digital-Konverter jeweils einen Taktzyklus Verzögerung aufweisen. Um diese Datenverschiebung in den Griff zu bekommen, muß die Takttastungsinformation (clock gating information) von der Interpolatorkontrolle 349 des Hauptsignalverarbeitungswegs 304 ähnlich verzögert werden. Wäre die Takttastungsinformation nicht verzögert, würden die UV-Daten nicht korrekt gepaart beim Löschen. Dies ist wichtig, weil jedes UV-Paar einen Vektor repräsentiert. Ein U-Element eines Vektors kann nicht mit einem V-Element eines anderen Vektors gepaart werden, ohne eine Farbverschiebung zu verursachen. Stattdessen wird eine V-Abtastung eines vorhergehenden Paars zusammen mit der gegenwärtigen U-Abtastung ausgelöscht. Dieses Verfahren des UV-Multiplexens wird als 2 : 1 : 1 bezeichnet, da es zwei Helligkeitsabtastungen für jedes Paar von Farbkomponentenabtastungen (U, V) gibt. Die Nyquist-Frequenz sowohl für U als auch für V wird effektiv auf die Hälfte der Helligkeits-Nyquist-Frequenz reduziert. Entsprechend beträgt die Nyquist-Frequenz des Ausgangs des Analog-Digital-Konverters für die Helligkeitskomponente 8 MHz, während die Nyquist-Frequenz des Ausgangs des Analog- Digital-Konverters für die Farbkomponenten 4 MHz beträgt.

Der PIP-Kreis und/oder das Gate-Array können auch Mittel zum Verbessern der Auflösung der Hilfsdaten trotz der Datenkompression aufweisen. Eine Anzahl von Datenreduktions- und Datenwiederherstellungsverfahren sind entwickelt worden, einschließlich beispielsweise paarweise Pixelkompression sowie Dithern und Dedithern. Außerdem werden verschiedene Dithersequenzen mit Berücksichtigung von verschiedenen Anzahlen von Bits und paarweise Pixelkompressionen mit Berücksichtigung von verschiedenen Anzahlen von Bits erwogen. Eines der mehreren besonderen Datenreduktions- und -wiederherstellungsverfahren kann vom WSP µP 340 ausgewählt werden, um die Auflösung des angezeigten Bilds für jede besondere Art von Bildanzeigeformat zu maximieren. Diese Verfahren sind ausführlich in Verbindung mit den Fig. 15 bis 20 erklärt.

Das Gate-Array weist Interpolatoren auf, die in Verbindung mit Zeilenspeichern arbeiten, welche als FIFOs 356 und 358 implementiert sein können. Der Interpolator und die FIFOs werden verwendet, um das Hauptsignal wie gewünscht nochmals abzutasten (resample). Ein zusätzlicher Interpolator kann das Hilfssignal wieder abtasten. Takt- und Synchronisierungsschaltkreise im Gate-Array steuern die Datenmanipulation sowohl des Haupt- als auch des Hilfssignals, einschließlich der Kombination daraus zu einem einzigen Videosignal mit Y_MX-, U_MX- und V_MX-Komponenten. Diese Ausgangskomponenten werden von den Digital-Analog-Konvertern 360, 362 und 364 in die analoge Form umgewandelt. Die mit Y, U und V bezeichneten Analogsignale werden dem 1f_H zu 2f_H Konverter 40 zur Umwandlung in nichtalternierendes Abtasten (noninterlaced scanning) zugeführt. Die Signale Y, U und V werden ebenfalls durch den Codierer 227 ins Y/C-Format codiert, um ein an Einbaubuchsen verfügbares Breitformat-Ausgangssignal Y_OUT_EXT/C_OUT_EXT zu definieren. Der Schalter SW5 wählt ein Synchronisierungssignal für den Codierer 227 entweder vom Gate-Array, C_SYNC_MN, oder vom PIP-Kreis, C_SYNC_AUX. Der Schalter SW6 wählt zwischen Y_M und C_SYNC_AUX als Synchronisierungssignal für den Breitbildschirm-Anzeigetafelausgang (wide screen panel output).

Teile der horizontalen Synchronisierungsschaltung sind ausführlich in Fig. 12 gezeigt. Der Phasenkomparator 228 ist Teil einer PLL mit einem Tiefpaßfilter (LPF) 230, spannungsgesteuertem Oszillator (VCO) 232, Dividierer 234 und einer Kapazität 236. Der spannungsgesteuerte Oszillator 232 arbeitet bei 32f_H und spricht auf einen keramischen Resonator oder dergleichen 238 an. Der Ausgang des spannungsgesteuerten Oszillators wird durch 32 geteilt, um dem Phasenkomparator 228 ein sauberes zweites Eingangsfrequenzsignal zu liefern. Der Ausgang des Dividierers 234 ist ein 1f_H REF-Zeitgebersignal. Die 32f_H-REF und 1f_H-REF-Zeitgebersignale werden einem durch 16 teilenden Zähler (divide by 16 counter) 400 zugeführt. Ein 2f_H-Ausgang wird einer Pulsbreitenschaltung (pulse width circuit) 402 zugeleitet. Die Voreinstellung des Dividierers 400 mit dem 1f_H-REF-Signal gewährleistet, daß der Dividierer synchron mit der PLL des Videosignaleingangsbereichs arbeitet. Die Pulsbreitenschaltung 402 gewährleistet, daß ein 2f_H-REF-Signal eine adäquate Impulsbreite aufweist, um einen sauberen Betrieb des Phasenkomparators 404 zu gewährleisten, beispielsweise vom Typ CA1391, der Teil einer zweiten PLL mit Tiefpaßfllter 406 und 2f_H- spannungsgesteuertem Oszillator 408 ist. Der spannungsgesteuerte Oszillator 408 erzegt ein internes 2f_H-Zeitgebersignal, das zum Betreiben der fortschreitend abgetasteten Anzeige benutzt wird. Das andere Eingangssignal zum Phasenkomparator 404 ist der 2f_H- Rücklaufimpuls oder ein darauf bezogenes Taktsignal. Die Verwendung der zweiten PLL mit dem Phasenkomparator 404 dient der Sicherstellung, daß jede 2f_H-Abtastperiode symmetrisch innerhalb einer 1f_H-Periode des Eingangssignals ist. Andernfalls kann die Anzeige eine Rasteraufteilung ausführen, wobei beispielsweise die Hälfte der Bildzeilen nach rechts und die Hälfte der Bildzeilen nach links verschoben sind.

Die Ablenkschaltung 50 ist detailliert in Fig. 13 gezeigt. Ein Schaltkreis 500 ist in Übereinstimmung mit einem gewünschten Betrag an für die Implementierung von verschiedenen Anzeigeformaten notwendiger vertikaler Überabtastung (vertikal overscan) zur Justierung der vertikalen Größe des Rasters vorgesehen. Wie in Diagrammform erläutert, stellt eine Konstantstromquelle 502 einen konstanten Betrag an Strom IRAMP bereit, der einen vertikalen Rampenkondensator (vertical ramp capacitor) 504 lädt. Ein Transistor 506 ist parallel zum vertikalen Rampenkondensator geschaltet und entlädt periodisch den auf das vertikale Resetsignal ansprechenden Kondensator. In Abwesenheit jedweder Justierung stellt der Strom IRAMP die maximal mögliche vertikale Größe für den Raster bereit. Dies könnte dem Ausmaß an vertikaler Überabtastung entsprechen, das für das Füllen der Breitbildanzeige durch eine expandierte 4 × 3 Anzeigeformatquelle benötigt wird, wie in Fig. 1a gezeigt ist. In dem Ausmaß, in dem eine geringere vertikale Rastergröße erforderlich ist, leitet eine einstellbare Stromquelle 508 einen variablen Betrag an Strom I_ADJ von I_RAMP ab, so daß der vertikale Rampenkondensator 504 langsamer und auf einen niedrigeren Maximalwert geladen wird. Die einstellbare Stromquelle 508 spricht auf ein vertikales Größeneinstellungssignal an, beispielsweise in analoger Form, das von einer vertikalen Größensteuerungsschaltung erzeugt wird. Die vertikale Größeneinstellung 500 ist unabhängig von einer manuellen vertikalen Größeneinstellung 510, die durch ein Potentiometer oder einen rückwärtigen Einstellknopf implementiert werden kann. In jedem Fall empfängt(empfangen) die vertikale(n) Ablenkspule(n) 512 einen Steuerstrom korrekter Größe. Die horizontale Ablenkung wird durch die Phasenjustierschaltung 518, die Ost-West-Pin-Korrekturschaltung (East-West pin correction circuit) 514, eine 2f_H PLL 520 und eine Horizontalausgangsschaltung 516 erzeugt.

Die RGB-Interfaceschaltung 60 ist ausführlich in Fig. 14 gezeigt. Das Signal, das letztlich angezeigt werden soll, wird zwischen dem Ausgang des 1f_H zu 2f_H-Konverters 40 und einem externen RGB-Eingang ausgewählt. Für die Zwecke des hier beschriebenen Breitbild- Fernsehens wird angenommen, daß der externe RGB-Eingang eine fortschreitend abgetastete Breitformat-Anzeigequelle ist. Die externen RGB-Signale und ein zusammngesetztes Dunkeltastsignal vom Videosignal-Eingangsbereich 20 sind Eingänge für einen RGB zu Y U V Konverter 610. Das externe zusammengesetzte 2f_H Synchronisierungssignal für das externe RGB-Signal ist ein Eingang für einen externen Synchronisierungssignalseparator 600. Die Auswahl des vertikalen Synchronisierungssignals wird durch den Schalter 608 implementiert.

Die Auswahl des horizontalen Synchronisierungssignals wird durch den Schalter 604 implementiert. Die Auswahl des Videosignals wird durch den Schalter 606 implementiert. Jeder der Schalter 604, 606 und 608 spricht auf ein vom WSP µP 340 erzeugtes internes/externes Steuersignal an. Die Auswahl von internen oder externen Videoquellen ist der Wahl des Benutzers überlassen. Wenn jedoch ein Benutzer versehentlich eine externe RGB-Quelle wählt, wenn keine derartige Quelle angeschlossen oder angeschaltet ist, oder wenn die externe Quelle ausfällt, wird der externe Raster kollabieren, und die Kathodenstrahlröhre(n) kann(können) ernsthaft beschädigt werden. Entsprechend überprüft ein externer Synchronisierungsdetektor 602 die Anwesenheit eines externen Synchronisierungssignals. In Abwesenheit eines derartigen Signals wird jedem der Schalter 604, 606 und 608 ein dem Schalter vorrangiges Steuersignal (switch override control signal) übermittelt, um die Auswahl der externen RGB-Quelle zu verhindern, wenn deren Signal nicht vorhanden ist. Der RGB zu YUV Konverter 610 empfängt auch Farbton- und Farbsteuersignale vom WSP µP 340.

Ein erfindungsgemäßer Breitbild-Fernseher kann mit 1f_H-Horizontalabtastung anstatt mit 2f_H- Horizontalabtastung implementiert werden, obwohl eine derartige Schaltung nicht dargestellt ist. Eine 1f_H-Schaltung würde keinen 1f_H zu 2f_H Konverter und kein RGB-Interface erfordern. Entsprechend würde nicht vorgesehen sein, ein externes Breitformatanzeige-RGB- Signal bei einer 2f_H-Abtastrate anzuzeigen. Der Breitbildprozessor und der Bild-im-Bild- Prozessor für eine 1f_H-Schaltung würden sehr ähnlich sein. Das Gate-Array könnte im wesentlichen identisch sein, obwohl nicht alle Eingänge und Ausgänge benutzt würden. Die hier beschriebenen verschiedenen Verfahren zur Auflösungsverbesserung können im allgemeinen ohne Rücksicht darauf angewendet werden, ob der Fernseher mit 1f_H- oder 2f_H- Abtastung arbeitet.

Fig. 4 ist ein Blockdiagramm, das weitere Details des in Fig. 3 gezeigten Breitbildprozessors 30 zeigt, der für ein 1f_H- und ein 2f_H-Chassis der gleiche wäre. Die Y_A, U_A und V_A-Signale sind ein Eingang für den Bild-im-Bild-Prozessor 320, der eine Auflösungsverarbeitungsschaltung (resolution processing circuit) 370 aufweisen kann. Der Breitbild-Fernseher gemäß den Merkmalen dieser Erfindung kann Videosignale expandieren und kommprimieren. Die von den verschiedenen zusammengesetzten teilweise in Fig. 1 gezeigten Anzeigeformaten verkörperten Effekte werden vom Bild-im-Bild-Prozessor 320 erzeugt, der auflösungsverarbeitete Datensignale (resolution processed data signals) Y_RP, U_RP und V_RP von der Auflösungsverarbeitungsschaltung 370 empfangen kann. Auflösungsverarbeitung muß nicht zu jeder Zeit, jedoch während der ausgewählten Anzeigeformate verwendet werden. Der Bild-im-Bild-Prozessor 320 ist detaillierter in Fig. 5 gezeigt. Die Hauptkomponenten des Bild-im-Bild-Prozessors sind ein Analog-Digital- Konverter-Bereich 322, ein Eingangsbereich 324, ein schneller Schalter (fast switch FSW) und ein Busbereich 326, ein Zeitgeber- und Steuerbereich 328 und ein Digital-Analog-Konverter- Bereich 330. Der Zeitgeber- und Steuerbereich 328 ist ausführlicher in Fig. 11 gezeigt.

Der Bild-im-Bild-Prozessor 320 kann als verbesserte Variation eines von Thomson Consumer Electronics, Inc. entwickelten Basis-CPIP-Chips ausgeführt sein. Der Basis-CPIP-Chip ist besser in einer von Thomson Consumer Electronics, Inc., Indianapolis, Indiana, erhältlichen, mit "The CTC 140 Picture in Picture (CPIP) Technical Training Manual" betitelten Publikation beschrieben. Eine Anzahl von speziellen Merkmalen oder speziellen Effekten sind möglich, wobei das folgende anschaulich ist. Der grundlegende Spezialeffekt ist ein großes Bild, das ein kleines, einen Teil davon überlappendes Bild besitzt, wie in Fig. 1c gezeigt ist. Das große und das kleine Bild können vom selben Videosignal, von unterschiedlichen Videosignalen stammen und können ausgetauscht oder hin- und hergeschoben (swapped) werden. Im allgemeinen wird das Audiosignal umgeschaltet, um immer dem großen Bild zu entsprechen. Das kleine Bild kann an jede Position auf dem Bildschirm bewegt werden oder kann durch eine Reihe von festgelegten Positionen wandern. Eine Zoom-Funktion vergrößert und verkleinert die Größe des kleinen Bildes auf beispielsweise jede Anzahl von vorgewählten. Größen. Manchmal sind das große und das kleine Bild in der Tat von gleicher Größe, wie beispielsweise das in Fig. 1d gezeigte Anzeigeformat.

In einem Einzelbild-Modus, beispielsweise dem in den Fig. 1b, 1e oder 1f gezeigten, kann ein Benutzer den Inhalt des Einzelbildes anzoomen, beispielsweise in Schritten von einem Verhältnis von 1,0 : 1 bis 5,0 : 1. Während des Zoom-Modus kann ein Benutzer den Bildinhalt absuchen oder nachschwenken und dem dargestellten Bild ermöglichen, über verschiedene Bereiche des Bildes zu wandern. In jedem Fall kann entweder das kleine Bild oder das große Bild oder das gezoomte Bild in Festrahmenformat (immer noch Bildformat) angzeigt werden. Diese Funktion ermöglicht ein Strobe-Format, bei dem die letzten neun Videorahmen auf dem Bildschirm wiederholt werden können. Die Rahmenwiederholungsrate kann von 30 Rahmen pro Sekunde bis Null Rahmen pro Sekunde verändert werden.

Der im Breitbild-Fernseher nach einer weiteren erfindungsgemäßen Anordnung verwendete Bild-im-Bild-Prozessor unterscheidet sich von der gegenwärtigen Konfiguration des vorstehend beschriebenen Basis-CPIP-Chips. Wenn der Basis-CPIP-Chip in einem Fernseher mit 16 × 9- Bildschirm und ohne eine Videobeschleunigungsschaltung verwendet würde, hätten die eingesetzten Bilder aufgrund der effektiv 4/3mal so großen, vom Abtasten des 16 × 9- Bildschirm herrührenden horizotalen Expansion eine Aspektverhältnisverzerrung. Gegenstände im Bild würden horizontal gedehnt. Wenn eine externe Beschleunigungsschaltung benutzt würde, gäbe es keine Aspektverhältnisverzerrung, aber das Bild würde nicht den ganzen Schirm ausfüllen.

Gewöhnliche, auf dem in herkömmlichen Fernsehgeräten verwendeten Basis-CPIP-Chip basierende Bild-im-Bild-Prozessoren werden in einer besonderen Weise betrieben, die gewisse unerwünschte Folgen haben. Das einlaufende Videosignal wird mit einem 640f_H-Takt abgetastet, der an das horizontale Synchronisierungsignal der Hauptvideoquelle gebunden ist. In anderen Woren, im mit dem CPIP-Chip verbundenen Video-RAM gespeicherte Daten werden nicht orthogonal im Verhältnis mit der einlaufenden Hilfsvideoquelle abgetastet. Dies ist eine fundamentale Beschränkung des Basis-CPIP-Verfahrens der Feldsynchronisation. Die nichtorthogonale Natur der Eingangsabtastrate führt zu Schräglauffehlern (skew errors) der abgetasteten Daten. Die Beshchränkung ist Ergebnis des mit dem CPIP-Chip verwendeten Video-RAMs, das den gleichen Takt für das Schreiben und Lesen von Daten verwenden muß. Wenn Daten vom Video-RAM wie beispielsweise Video-RAM 350 angezeigt werden, werden die Schräglauffehler als Zufallsflackern (random jitter) entlang der vertikalen Ränder des Bildes gesehen und im allgemeinen als sehr störend empfunden.

Der erfindungsgemäße Bild-im-Bild-Prozessor 320 ist im Gegensatz zum Basis-CPIP-Chip für asymmetrisches Komprimieren der Videodaten in einer Vielzahl von wählbaren Anzeigearten angepaßt. In dieser Betriebsart werden die Bilder 4 : 1 in horizontaler Richtung und 3 : 1 in vertikaler Richtung komprimiert. Diese asymmetrische Art der Kompression erzeugt aspektverhältnisvrzerrte Bilder zum Speichern im Video-RAM. Gegenstände in den Bildern werden horizontal gestaucht. Wenn diese Bilder jedoch normal für die Anzeige eines 16 × 9- Anzeigeformat-Bildschirms ausgelesen werden, beispielsweise im Kanalsuche-Modus, erscheinen die Bilder korrekt. Das Bild füllt den Bildschirm, und es tritt keine Aspektverhältnisverzerrung auf. Der Modus der asymmetrischen Kompression gemäß dieses Aspekts der Erfindung ermöglicht es, die speziellen Anzeigeformate auf einem 16 × 9- Bildschirm ohne externe Beschleunigungsverschaltung zu erzeugen.

Fig. 11 ist ein Blockdiagramm des Zeitgeber- und Steuer-Bereichs 328 des Bild-im-Bild- Prozessors, beispielsweise eine modifizierte Version des vorstehend beschriebenen CPIP- Chips, der eine Dezimierungsschaltung (decimation circuit) 328C zum Implementieren der asymmetrischen Kompression als einer von vielen wählbaren Anzeigearten aufweist. Die verbleibenden Anzeigearten können Hilfsbilder verschiedener Größen bereitstellen. Jede der horizontalen und vertikalen Dezimierungsschaltungen enthält einen Zähler, der für einen Kompressionsfaktor von einer Tabelle von Werten unter der Kontrolle des WSP µP 340 programmiert ist. Der Bereich von Werten kann 1 : 1, 2 : 1, 3 : 1 usw. sein. Die Kompressionsfaktoren können symmetrisch oder asymmetrisch sein, je nachdem, wie die Tabelle aufgebaut ist. Die Steuerung der Kompressionsraten kann ebenfalls durch voll programmierbare, allgemein verwendbare Dezimierungsschaltungen unter Kontrolle des WSP µP 340 implementiert werden.

Bei Vollbildschirm-PIP-Beriebsarten nimmt der Bild-im-Bild-Prozessor in Verbindung mit einem frei laufendem Oszillator 348 den Y/C-Eingang von einem Decoder, beispielsweise ein adaptiver Zeilenkammfilter, decodiert das Signal in Y-, U- und V-Farbkomponenten und erzeugt horizontale und vertikale sync-Impulse. Diese Signale werden im Bild-im-Bild- Prozessor für die verschiedenen Vollbildschirm-Betriebsarten wie Zoom, Festrahmen und Kanalsuche verarbeitet. Während der Kanalsuche-Betriebsart beispielsweise haben das vom Videosignal-Eingangsbereich stammende horizontale und vertikale sync viele Diskontinuitäten, weil die abgetasteten Signale (verschiedene Kanäle) nicht-korrelierte sync-Impulse besitzen, und werden zu scheinbar zufälligen Zeiten umgeschaltet. Deshalb wird der Abtasttakt (und Lese/Schreib-Video-RAM-Takt) vom frei laufenden Oszillator bestimmt. Für Festrahmen- und Zoom-Betriebsarten wird der Abtasttakt an das einlaufende Video-horizontal-sync gekoppelt, das in diesen speziellen Fällen das gleiche ist wie die Anzeigetaktfrequenz.

Gemäß Fig. 4 können Y-, U-, V- und C_SYNC-Ausgänge (composite sync) vom Bild-im- Bild-Prozessor in analoger Form durch Codierschaltung 366 in Y/C-Komponenten zurückcodiert werden, die in Verbindung mit einem 3,58 MHz-Oszillator 380 arbeitet. Dieses Y/C_PIP_ENC-Signal kann mit einem nicht gezeigten Y/C-Schalter verbunden werden, der ermöglicht, daß die zurückcodierten Y/C-Komponenten die Y/C-Komponenten des Hauptsignals ersetzen. Von diesem Punkt an würden die PIP-codierten Y-, U-, V- und sync- Signale die Basis für die horizontale und vertikale Zeitgebung im Rest des Chassis sein. Diese Art des Betriebs ist angemessen zum Implementieren einer auf dem Betrieb des Interpolators und der FIFOs im Hauptsignalweg basierenden Zoom-Betriebsart für den PIP.

In einer Vielkanal-Betriebsart, beispielsweise der in Fig. 1i gezeigten, können zwölf Kanäle einer festgelegten Abtastliste gleichzeitig in zwölf kleinen Bildern angezeigt werden. Der Bild- im-Bild-Prozessor besitzt einen internen Takt, der auf einen 3,58 MHz-Oszillator 348 anspricht. Das einlaufende Videohilfssignal wird von analoger in digitale Form konvertiert und wird in Abhängigkeit vom gewählten speziellen Effekt in einen Video-RAM 350 geladen. In den im vorstehend genannten Technical Training Manual beschriebenen Ausführungsformen wird der compilierte spezielle Effekt im Bild-im-Bild-Prozessor vor der Kombination mit Hauptvideosignaldaten zurück in analoge Form kovertiert. In den hier beschriebenen Breitbild- Fernsehgeräten sind jedoch, teilweise aufgrund von Beschränkungen in der Anzahl der verschiedenen durchführbaren Taktfrequenzen, die Hilfsdaten ein direkter Ausgang vom Video-RAM 350 ohne weitere Verarbeitung durch den Bild-im-Bild-Prozessor 320. Die Minimierung der Anzahl von Taktsignalen reduziert vorteilhafterweise die Radiofrequenzinterferenz in der Verschaltungstechnik von Fernsehgeräten.

Weiter weist der Bild-im-Bild-Prozessor 320 gemäß Fig. 5 einen Analog-Digital-Konverter- Bereich 322, einen Eingangsbereich 324, einen schnellen Schalter FSW und einen Bussteuerbereich 326, einen Zeitgeber- und Steuer-Bereich 328 und einen Digital-Analog- Konverter-Bereich 330 auf. Im allgemeinen digitalisiert der Bild-im-Bild-Prozessor 320 das Videosignal in Helligkeits- (Y) und Farbdifferenzsignale (U, V), tastet (subsampling) es weiter ab und speichert die Resultate in einem 1 Megabit-Video-RAM 350 ab, wie oben beschrieben ist. Das mit dem Bild-im-Bild-Prozessor 320 verbundene Video-RAM 350 hat eine Speicherkapazität von 1 Megabit, die nicht groß genug ist, um ein volles Feld von Videodaten mit 8-Bit-Abtastungen zu speichern. Erhöhte Speicherkapazität ist eher teuer und kann eine komplexere Verschaltungstechnik erfordern. Die kleinere Anzahl von Bits pro Abtastung im Hilfskanal stellt eine Reduktion in der Quantisierungsauflösung oder Bandbreite relativ zum Hauptsignal dar, das durchgehend mit 8-Bit-Abtastungen verarbeitet wird. Diese effektive Reduktion der Bandbreite ist gewöhnlich kein Problem, wenn das angezeigte Hilfsbild relativ klein ist, kann aber problematisch sein, wenn das angezeigte Hilfsbild größer ist, beispielsweise die gleiche Größe wie das angzeigte Hauptbild besitzt. Die Auflösungsverarbeitungsschaltung 370 kann wahlweise ein oder mehrere Verfahren zur Steigerung der Quantisierungsauflösung oder effektiven Bandbreite der Hilfsvideodaten implementieren. Eine Anzahl von Datenreduzierungs- Datenwiederherstellungsverfahren sind entwickelt worden, so beispielsweise paarweise Pixelkompression sowie Dithern und Dedithern. Ein Dedither-Schaltkreis würde in Flußrichtung nach dem Video-RAM 350 angeordnet werden, beispielsweise im Hilfssignalweg des Gate-Arrays, wie nachstehend ausführlicher beschrieben wird. Darüber hinaus werden verschiedene Dither- und Dedithersequenzen entwickelt, die verschiedene Anzahlen von Bits und verschiedene paarweise Pixelkompressionen bei einer unterschiedlichen Anzahl von Bits betreffen. Eines aus einer Anzahl von besonderen Datenreduktions- und wiederherstellungsverfahren kann vom WSP µP ausgewählt werden, um die Auflösung des angezeigten Videosignals für jede besondere Art von Anzeigeformat zu maximieren.

Die Helligkeits- und Farbdifferenzsignale werden in einer 8 : 1 : 1-sechs-Bit-(Y, U, V)-Form abgespeichert. In anderen Worten, jede Komponente wird in sechs-Bit-Abtastungen quantisiert. Es gibt acht Helligkeitsabtastungen für jedes Paar von Farbdifferenzabtastungen. Der Bild-im-Bild-Prozessor 320 wird in einer Art betrieben, in der einlaufende Videodaten mit einer 640f_H-Taktrate abgetastet werden, die stattdessen an das einlaufende Hilfsvideosynchronisierungssignal gebunden ist. In dieser Weise werden im Video-RAM gespeicherte Daten orthogonal abgetastet. Wenn die Daten aus dem Bild-im-Bild-Prozessor- Video-RAM 350 ausgelesen werden, werden sie unter Verwendung des gleichen an das einlaufende Hilfsvideosignal gebundenen 640f_H-Taktes gelesen. Selbst wenn diese Daten jedoch orthogonal abgetastet und gespeichert wurden und orthogonal ausgelesen werden können, können sie aufgrund der asynchronen Natur der Haupt- und Hilfsvideoquellen nicht direkt aus dem Video-RAM 350 orthogonal angezeigt werden. Die Haupt- und Hilfsvideoquellen könnten allenfalls in dem Fall synchron sein, wenn sie Signale von derselben Videoquelle anzeigen.

Weitere Verarbeitung ist erforderlich, um den Hilfskanal, das heißt den Ausgang von Daten vom Video-RAM 350, mit dem Hauptkanal zu synchronisieren. Wieder gemäß Fig. 4 werden zwei Vier-Bit-Latch-Schaltungen 352A und 352B verwendet, um die 8-Bit-Datenblöcke vom Video-RAM-4-Bit-Ausgangsport zu rekombinieren. Die Vier-Bit-Latch-Schaltungen reduzieren ebenfalls die Datentaktrate von 1280f_H auf 640f_H.

Im allgemeinen ist das Bildanzeige- und Ablenkungssystem mit dem Hauptvideosignal synchronisiert. Das Hauptvideosignal muß beschleunigt werden, wie obenstehend erklärt ist, um die Breitbild-Anzeige zu füllen. Das Hilfsvideosignal muß mit dem ersten Videosignal und der Videoanzeige vertikal synchronisiert sein. Das Hilfsvideosignal kann um einen Bruchteil einer Feldperiode in einem Feldspeicher verzögert und dann in einem Zeilenspeicher expandiert werden. Die Synchronisierung der Hilfssignaldaten mit Hauptvideodaten wird durch Verwendung des Video-RAMs 350 als Feldspeicher und einem First-in-first-out- Zeilenspeicher (FIFO line memory device) 354 zum Expandieren der Daten ausgeführt. Die Größe des FIFOs 354 beträgt 2048 × 8. Die Größe des FIFOs ist auf die kleinste Zeilenspeicherkapazität bezogen, die vernünftigerweise nötig ist, um Lese-/Schreib- Zeigerkollisionen (read/write pointer collisions) zu vermeiden. Lese-/Schreib- Zeigerkollisionen treten auf, wenn alte Daten aus dem FIFO ausgelesen werden, bevor neue Daten eine Gelegenheit haben, in den FIFO geschrieben zu werden. Lese-/Schreib- Zeigerkollisionen treten ebenfalls auf, wenn neue Daten den Speicher überschreiben, bevor die alten Daten eine Gelegenheit haben, aus dem FIFO ausgelesen zu werden.

Die 8-Bit-DATA PIP-Datenblöcke vom Video-RAM 350 werden in der 2048 × 8 FIFO 354 mit demselben Bild-im-Bild-Prozessor-640f_H-Takt, der zum Abtasten der Videodaten verwendet wurde, das heißt, der 640f_H-Takt, der an das Hilfssignal anstatt an das Hauptsignal gekoppelt ist. Der FIFO 354 wird unter Verwendung des Anzeigetakts von 1024f_H, der an die horizontale Synchronisierungskomponente des Hauptvideokanals gebunden ist, ausgelesen. Die Verwendung eines Vielfach-Zeilenspeichers (FIFO), der unabhängige Lese- und Schreibporttakte besitzt, ermöglicht es, zuerst mit einer ersten Rate orthogonal abgetastete Daten mit einer zweiten Rate orthogonal anzuzeigen. Die asynchrone Natur der Lese- und Schreibtakte erfordert jedoch, daß Schritte unternommen werden, um Lese- /Schreibzeigerkollisionen zu vermeiden.

Das Gate-Array 300 ist beiden Breitbildprozessoren 30 und 31 gemeinsam. Der Hauptsignalweg 304, der Hilfssignalweg 306 und der Ausgangssignalweg 312 sind in Blockdiagrammform in Fig. 6 gezeigt. Das Gate-Array weist auch eine Takt- /Synchronisierungsschaltung (clocks/sync circuit) 320 und einen WSP µP Decoder 310 auf. Daten- und Adressenausgangsleitungen des WSP µP Decoders 310, die als WSP DATA bezeichnet sind, werden jedem der vorstehend beschriebenen Hauptschaltkreise und -wege ebenso wie dem Bild-im-Bild-Prozessor 320 und der Auflösungsverarbeitungsschaltung 370 zugeführt. Es wird klar werden, daß es hauptsächlich eine Frage der Einfachheit der Beschreibung der erfindungsgemäßen Einrichtungen ist, ob bestimmte Schaltkreise als zum Gate-Array gehörig definiert werden oder nicht.

Das Gate-Array ist verantwortlich für das Expandieren, Komprimieren und Kappen von Videodaten des Hauptvideokanals und nötigenfalls für das Implementieren verschiedener Bildanzeigeformate. Die Helligkeitskomponente Y_MN wird in einem ersten First-in-first-out- Zeilenspeicher (FIFO) 356 für eine Zeitspanne gespeichert, die von der Natur der Interpolation der Helligkeitskomponente abhängt. Die kombinierten Chrominanzkomponenten U/V_MN werden in FIFO 358 gespeichert. Hilfssignalheltigkeits- und - chrominanzkomponenten Y_PIP, U_PIP und V_PIP werden von Demultiplexer 355 entwickelt. Die Helligkeitskomponente durchläuft eine Auflösungsverarbeitung, wie gewünscht, in Schaltkreis 357, wird durch den Interpolator 359 wie notwendig expandiert und erzeugt als Ausgang das Signal Y_AUX.

In einigen Fällen wird die Hilfsanzeige so groß wie die Hauptanzeige sein, wie beispielsweise in Fig. 1d gezeigt ist. Die mit dem Bild-im-Bild-Prozessor und dem Video-RAM 350 verknüpften Speicherbeschränkungen können eine nicht ausreichende Anzahl von Datenpunkten oder Pixels zum Füllen einer derartigen großen Anzeigefläche bereitstellen. Unter diesen Umständen kann die Auflösungsverarbeitungsschaltung 357 dazu verwendet werden, um dem Hilfsvideosignal Pixels wiederherzustellen und um jene während der Datenkompression oder -reduktion verlorenen zu ersetzen. Die Auflösungsverarbeitung kann der vom in Fig. 4 gezeigten Schaltkreis 370 ausgeführten Auflösungsverarbeitung entsprechen. Schaltkreis 370 kann beispielsweise ein Ditherkreis und Schaltkreis 357 ein Deditherkreis sein.

Die Hilfsvideoeingangsdaten werden mit einer 640f_H-Rate abgetastet und im Video-RAM 350 gespeichert. Die vom Video-RAM 350 ausgelesenen Hilfsdaten sind mit VRAM_OUT bezeichnet. Der PIP-Kreis 301 hat ebenfalls die Fähigkeit zur horizontalen und vertikalen Reduzierung des Hilfsbildes um gleiche ganzzahlige Faktoren sowie die Fähigkeit zur Reduzierung in asymmetrischer Weise. Gemäß Fig. 10 werden die Hilfskanaldaten gepuffert und von den 4-Bit-Latch-Schaltungen 352A und 352B, dem Hilfs-FIFO 354, dem Zeitgeberkreis 369 und der Synchronisierungsschaltung 368 mit dem Hauptkanaldigitalbild synchronisiert. Die VRAM_OUT-Daten werden vom Demultiplexer 355 in Y (Helligkeit), U, V (Farbkomponenten) und FSW_DAT (fast switch data) sortiert. FSW_DAT zeigt an, welcher Feldtyp in das Video-RAM geschrieben wurde. Das PIP_FSW-Signal wird direkt vom PIP- Kreis empfangen und auf den Ausgangssteuerkreis 321 gegeben, um zu bestimmen, welches vom Video-RAM ausgelesene Feld während der Kleinbild-Betriebsarten anzuzeigen ist.

Der Hilfskanal wird mit einer 640f_H-Rate abgetastet, während der Hauptkanal mit einer 1024f_H-Rate abgetastet wird. Der Hilfskanal-FIFO 354 konvertiert die Daten von der Hilfskanalabtastrate in die Hauptkanaltaktrate. Bei diesem Verfahren erfährt das Videosignal eine Kompression um 8/5 (1024/640). Dies ist mehr als die 4/3-Kompression, die für eine korrekte Anzeige des Hilfskanalsignals nötig ist. Deshalb muß der Hilfskanal vom Interpolator 359 expandiert werden, um ein kleines 4 × 3-Bild korrekt anzuzeigen. Der Interpolator 359 wird vom Interpolatorsteuerkreis 371 gesteuert, der wiederum auf den WSP µP 340 anspricht. Der erforderliche Betrag an Interpolatorexpansion beträgt 5/6. Der Expansionsfaktor X wird wie folgt bestimmt:

X = (640/1024).(4/3) = 5/6.

Die Chrominanz-Komponenten U_PIP und V_PIP werden vom Schaltkreis 367 um eine Zeitspanne verzögert, die von der Natur der Interpolation der Helligkeitskomponente abhängt, der Signale U_AUX und V_AUX als Ausgänge erzeugt. Die entsprechenden Y-, U- und V- Komponenten der Haupt- und Hilfssignale werden in den jeweiligen Multiplexem 315, 317 und 319 im Ausgangssignalweg 312 kombiniert, indem die Lesefreigabesignale (read enable signals) der FIFOs 354, 356 und 358 gesteuert werden. Die Multiplexer 315, 317 und 319 sprechen auf den Ausgangsmultiplexersteuerkreis 321 an. Der Ausgangsmultiplexersteuerkreis 321 spricht auf das Taktsignal CLK, den Start des Zeilensignals SOL, das H_COUNT-Signal, das vertikale Dunkeltastresetsignal und den Ausgang des schnellen Schalters vom Bild-im-Bild- Prozessor und WSP µP 340 an. Die gemultiplexten Helligkeits- und Chrominanzkomponenten Y_MX, U_MX und V_MX werden jeweils den entsprechenden Digital-Analog-Konvertern 360, 362 und 364 zugeleitet. Den Digital-Analog-Konvertern folgen entsprechende Tiefpaßfilter 361, 363 und 365, wie in Fig. 4 gezeigt. Die verschiedenen Funktionen des Bild-im-Bild-Prozessors, des Gate-Arrays und der Datenreduktionsschaltung werden vom WSP µP 340 gesteuert. Der WSP µP 340 spricht auf den TV µP 216 an, der über einen seriellen Bus damit verbunden ist. Der serielle Bus kann ein Vier-Leitungs-Bus sein, wie gezeigt, mit Leitungen für Daten, Taktsignale, Freigabesignale und Resetsignale. Der WSP µP 340 kommuniziert mit den verschiedenen Schaltkreisen des Gate-Arrays durch einen WSP µP Decoder 310.

In einem Fall ist es notwendig, das 4 × 3-NTSC-Videosignal um einen Faktor von 4/3 zu komprimieren, um Aspektverhältnisverzerrung des angezeigten Bilds zu verhindern. Anderenfalls kann das Videosignal expandiert werden, um horizontale Zoomvorgänge auszuführen, die gewöhnlich von vertikalem Zoomen begleitet wird. Horizontale Zoomvorgänge bis zu 33% können durch Reduzierung der Kompressionen auf weniger als 4/3 erreicht werden. Ein Abtastinterpolator wird verwendet, um das einlaufende Videosignal für neue Pixelpositionen neu zu berechnen, weil die Helligkeitsbandbreite, die für S-VHS-Format bis zu 5,5 MHz beträgt, einen großen Prozentsatz der Nyquist-Umklappfrequenz (Nyquist fold over frequency) belegt, die für einen 1024f_H-Takt 8 MHz beträgt.

Wie in Fig. 6 gezeigt, werden die Helligkeitsdaten Y_MN durch einen Interpolator 337 im Hauptsignalweg 304 geleitet, der auf der Kompression oder Expansion des Videosignals basierende Abtastwerte erneut berechnet. Die Funktion der Schalter oder Wegwähler 323 und 331 ist, die Topologie des Hauptsignalwegs 304 im Verhältnis zu den relativen Positionen des FIFOs 356 und des Interpolators 337 umzukehren. Diese Schalter wählen insbesondere, ob der Interpolator 337 vor dem FIFO 356 liegt, wie für die Kompression erforderlich, oder ob der FIFO 356 vor dem Interpolator 337 liegt, wie für die Expansion erforderlich. Die Schalter 323 und 331 sprechen auf einen Wegsteuerkreis 335 an, der wiederum auf den WSP µP 340 anspricht. Man wird sich daran erinnern, daß das Hilfsvideosignal während der Kleinbild- Betriebsarten für das Speichern im Video-RAM 350 komprimiert wird und nur Expansion für praktische Zwecke notwendig ist. Entsprechend ist kein vergleichbares Schalten im Hilfssignalweg nötig.

Der Hauptsignalweg wird ausführlich in Fig. 9 gezeigt. Der Schalter 323 wird durch zwei Multiplexer 325 und 327 implementiert. Der Schalter 331 wird durch Multiplexer 333 implementiert. Die drei Multiplexer sprechen auf den Wegsteuerkreis 335 an, der wiederum auf den WSP µP 340 anspricht. Ein horizontaler Zeitgeber-/Synchronisierungskreis 339 erzeugt Zeitgebersignale, die das Schreiben und Lesen der FIFOs sowie der Latch-Schaltungen 347 und 351 und des Multiplexers 353 steuert. Das Taktsignal CLK und das Zeilenstartsignal SOL werden durch den Takt-/Sync-Kreis 320 erzeugt. Eine Analog-Digital-Konverter-Einheit 369 spricht auf Y_MN, den WSP µP 340 und das höchstwertige Bit (most significant bit) von UV_MN an.

Ein Interpolatorsteuerkreis 349 erzeugt Zwischenpixel-Positionswerte (K), Interpolatorkompensationsfilter-Gewichtung (C) und Takttastinformation (clock gating information) CGY für die Helligkeits- und CGUV für die Farbkomponenten. Es ist die Takttastinformation, die die FIFO-Daten pausieren läßt bzw. dezimiert (pause bzw. decimate) oder wiederholt, um Abtastungen nicht zu erlauben, bei einigen Takten zum Ausführen von Kompression geschrieben zu werden oder einigen Abtastungen zum Ausführen von Expansion mehrfach gelesen zu werden.

Es ist möglich, Videosignalkompressionen und -expansionen durch Verwendung eines FIFOs auszuführen. Beispielsweise erlaubt ein WR_EN_MN_Y-Signal, daß Daten in den FIFO 356 geschrieben werden. Jede vierte Abtastung kann daran gehindert werden, in den FIFO geschrieben zu werden. Dies stellt eine 4/3-Kompression dar. Es ist die Funktion des Interpolators 337, die Helligkeitsabtastungen erneut zu berechnen, die gerade in den FIFO geschrieben werden, so daß die aus dem FIFO ausgelesenen Daten eher glatt als gezahnt sind. Expansionen können in der exakt gegenteiligen Weise wie Kompressionen ausgeführt werden. Im Fall von Kompressionen besitzt das Schreibfreigabesignal (write enable signal) Takttastinformation in Form von damit verknüpften Blockierimpulsen. Zum Expandieren von Daten wird die Takttastinformation auf das Lesefreigabesignal (read enable signal) angewandt. Dies wird die Daten dezimieren, wenn sie gerade vom FIFO 356 ausgelesen werden. In diesem Fall ist es die Funktion des Interpolators 337, der dem FIFO 356 während dieses Verfahrens folgt, die abgetasteten Daten von gezahnt auf glatt erneut zu berechnen. Im Expansionsfall müssen die Daten pausieren, während sie gerade vom FIFO 356 ausgelesen werden und während sie gerade in den Interpolator 337 getaktet werden. Dies ist verschieden vom Kompressionsfall, bei dem die Daten kontinuierlich durch den Interpolator getaktet werden. Für beide Fälle, der Kompression und der Expansion, können die Takttastvorgänge in synchroner Weise ausgeführt werden, das heißt, Ereignisse können auftreten, die auf den Anstiegsflanken des Systemtakts 1024f_H basieren.

Es gibt eine Reihe von Vorteilen in dieser Topologie für die Helligkeitsinterpolation. Die Takttastvorgänge, nämlich Datendezimierung und Datenwiederholung, können in synchroner Weise ausgeführt werden. Wenn nicht eine schaltbare Videodaten-Topologie verwendet würde, um die Positionen des Interpolators und des FIFOs zu vertauschen, müßten die Lese- oder Schreibtakte doppelt getaktet sein, um die Daten pausieren zu lassen oder zu wiederholen. Der Ausdruck doppelt getaktet bedeutet, daß zwei Datenpunkte in einem einzigen Taktzyklus in den FIFO geschrieben oder aus dem FIFO gelesen werden müssen. Die resultierende Verschaltung kann nicht so gemacht werden, daß sie synchron mit dem Systemtakt arbeitet, da die Schreib- oder Lesetaktfrequenz zwei Mal so hoch sein muß wie die Systemtaktfrequenz. Darüber hinaus erfordert die schaltbare Topologie nur einen Interpolator und ein FIFO, um sowohl Kompressionen als auch Expansionen auszuführen. Wenn die hier beschriebene Videosignalschaltanordnung nicht verwendet würde, könnte die Situation der doppelten Taktung nur durch Verwendung zweier FIFOs vermieden werden, um das Funktionieren von sowohl Kompression als auch Expansion zu erreichen. Ein FIFO für Expansionen müßte vor dem Interpolator und ein FIFO für Kompressionen müßte nach dem Interpolator angeordnet werden.

Die Interpolation des Hilfssignals findet im Hilfssignalweg 306 statt. Der PIP-Kreis 301 manipuliert einen 6-Bit-Y, U, V, 8 : 1 : 1-Feldspeicher (Halbbildspeicher) - Video-RAM 350 - um einlaufende Videodaten zu speichern. Das Video-RAM 350 hält zwei Halbbilder von Videodaten in einer Vielzahl von Speicherplätzen. Jeder Speicherplatz hält acht Bits an Daten. In jedem 8-Bit-Platz gibt es ein 6-Bit-Y-Abtastwert (Helligkeit, bei 640f_H abgetastet) und 2 weitere Bits. Diese zwei weiteren Bits enthalten entweder Schnellschalterdaten (fast switch data, FSW DAT) oder einen Teil einer U- oder V-Abtastung (bei 80f_H abgetastet). Die FSW_DAT-Werte zeigen an, welche Art von Halbbild ins Video-RAM geschrieben wurde. Da es zwei im Video-RAM 350 gespeicherte Halbbild-Daten gibt und das ganze Video-RAM 350 während der Anzeigeperiode gelesen wird, werden beide Halbbilder während der Anzeigeabtastung gelesen. Der PIP-Kreis 301 wird bestimmen, welches Halbbild aus dem Speicher ausgelesen wird, um durch die Verwendung der Schnellschalterdaten angezeigt zu werden. Der PIP-Kreis liest immer den entgegengesetzten Halbbildtyp zu dem gerade geschriebenen, um das Problem eines Bewegungsabbruchs (motion tear) zu überwinden. Wenn der gerade gelesene Halbbildtyp der entgegengesetzte Typ zum gerade in Anzeige befindlichen ist, dann wird das im Video-RAM gespeicherte gerade Halbbild durch Löschen der Kopfzeile des Halbbildes invertiert, wenn das Halbbild aus dem Speicher ausgelesen wird. Das Ergebnis ist, daß das kleine Bild eine korrekte Verzahnung ohne Bewegungsbruch aufrechterhält.

Der Takt-/Sync-Kreis 320 erzeugt Lese-, Schreib- und Freigabesignale, die für den Betrieb der FIFOs 354, 356 und 358 benötigt werden. Die FIFOs für die Haupt- und Hilfskanäle werden zum Schreiben von Daten in den Speicher für diejenigen Bereiche jeder Bildzeile freigegeben, die für die nachfolgende Anzeige benötigt wird. Daten werden je nach Notwendigkeit von einem der Haupt- oder Hilfskanäle, jedoch nicht von beiden geschrieben, um Daten von jeder Quelle auf der gleichen Bildzeile oder -zeilen der Anzeige zu kombinieren. Der FIFO 354 des Hilfskanals wird synchron mit dem Hilfsvideosignal geschrieben, wird jedoch vom Speicher synchron mit dem Hauptvideosignal ausgelesen. Die Hauptvideosignalkomponenten werden in die FIFOs 356 und 358 synchron mit dem Hauptvideosignal gelesen und werden vom Speicher synchron mit dem Hauptvideosignal ausgelesen. Wie oft die Lesefunktion zwischen den Haupt- und Hilfskanälen hin- und hergeschaltet wird, ist eine Funktion des speziellen gewählten Effekts.

Die Erzeugung von verschiedenen speziellen Effekten wie beispielsweise gekappte Bilder nebeneinander (side-by-side pictures) wird durch Manipulation der Lese- und Schreibfreigabesteuersignale für die Zeilenspeicher-FIFOs ausgeführt. Das Verfahren für dieses Anzeigeformat ist in den Fig. 7 und 8 gezeigt. Im Fall gekappter nebeneinander angezeigter Bilder ist das Schreibfreigabesteuersignal (WR_EN_AX) für den 2048 × 8-FIFO 354 des Hilfskanals für (1/2).(5/12) = 5/12 oder ungefähr 41% der aktiven Anzeigezeilenperiode (nach dem Beschleunigen oder post speed up) oder 67% der aktiven Hilfskanalzeilenperiode (vor dem Beschleunigen oder pre speed up), aktiv, wie in Fig. 7 gezeigt ist. Dies entspricht ungefähr 33% Kappung (ungefähr 67% aktives Bild) und der Interpolatorexpansion des Signals um 5/6. Im Hauptvideokanal, der im oberen Teil von Fig. 8 gezeigt ist, ist das Schreibfreigabesteuersignal (WR_EN_MN_Y) für die 910 × 8-FIFOs 356 und 358 für (1/2).(4/3) = 0,67 oder 67% der aktiven Anzeigenzeilenperiode aktiv. Dies entspricht ungefähr 33% Kappung und einem Kompressionsverhältnis von 4/3, das auf das Hauptkanalvideosignal durch die 910 × 8-FIFOs ausgeübt wird.

In jedem der FIFOs werden die Videodaten gepuffert, um an einem bestimmten Punkt rechtzeitig ausgelesen zu werden. Der aktive Zeitbereich, in der die Daten aus jedem FIFO ausgelesen werden können, wird durch das gewählte Anzeigeformat bestimmt. Im Beispiel der gezeigten Betriebsart der nebeneinander angezeigten Bilder wird das Hauptkanalbild auf der linken Hälfte der Anzeige und das Hilfskanalbild auf der rechten Hälfte der Anzeige angezeigt. Die beliebigen Bildbereiche der Wellenformen sind für die gezeigten Haupt- und Hilfskanäle verschieden. Das Schreibfreigabesteuersignal (RD_EN_MN) des Hauptkanal-910 × 8-FIFOs ist für 50% der aktiven Anzeigezeilenperiode der Anzeige aktiv, die mit dem Beginn des aktiven Bilds beginnt und unmittelbar auf die Bildschwarzschulter (video back porch) folgt. Das Hilfskanallesefreigabesignal (RD_EN_AX) ist für die restlichen 50% der aktiven Anzeigezeilenperiode aktiv, die mit der Abfallkante des RD_EN_MN-Signals beginnt und mit dem Beginn der Hauptkanal-Bildschwarzschulter endet. Es kann bemerkt werden, daß die Schreibfreigabesteuersignale mit ihren entsprechenden FIFO-Eingangsdaten (Haupt- oder Hilfs-) synchron sind, während die Lesefreigabesteuersignale mit dem Hauptkanalbild synchron sind.

Das in Fig. 1d gezeigte Anzeigeformat ist besonders wünschenswert, da es ermöglicht, zwei nahezu volle Feldbilder nebeneinander anzuzeigen. Die Anzeige ist besonders effektiv für eine Breitformatverhältnisanzeige, beispielsweise 16 × 9. Die meisten NTSC-Signale sind in einem 4 × 3-Format dargestellt, was natürlich 12 × 9 entspricht. Zwei 4 × 3-Formatanzeigenverhältnis- NTSC-Bilder können auf derselben 16 × 9-Formatverhältnisanzeige abgebildet werden, entweder durch Kappen der Bilder um 33% oder Stauchen der Bilder um 33% und Einführen von Aspektverhältnisverzerrung. Abhängig von der Benutzerpräferenz kann das Verhältnis von Bildkappung zu Aspektverhältnisverzerrung im ganzen Bereich zwischen den Grenzen von 0% und 33% gesetzt werden. Beispielsweise können zwei nebeneinanderliegende Bilder als 16,7% gestaucht und 16,7% gekappt dargestellt werden.

Der Vorgang kann mit Ausdrücken von allgemeinen Verhältnissen von Beschleunigung und Kappung beschrieben werden. Die Bildanzeigemittel können so angesehen werden, daß sie ein Anzeigeformatverhältnis von Breite zu Höhe von M : N aufweisen, die erste Videosignalquelle kann als ein Anzeigenformatverhältnis von A : B aufweisend angesehen und die zweite Videosignalquelle als ein Anzeigenformatverhältnis von C : D aufweisend angesehen werden. Das erste Videosignal kann wahlweise um einen Faktor in einem ersten Bereich von ungefähr 1 bis (M/N : A/B) beschleunigt und wahlweise um einen Faktor in einem zweiten Bereich von ungefähr 0 bis [(M/N : A/B) - 1] gekappt werden. Das zweite Videosignal kann wahlweise um einen Faktor in einem dritten Bereich von ungefähr 1 bis (M/N : C/D) beschleunigt und wahlweise horizontal um einen Faktor in einem vierten Bereich von ungefähr 0 bis [(M/N : C/D) - 1] gekappt werden.

Die horizontale Anzeigezeit für eine 16 × 9-Formatanzeigeformatverhältnis-Anzeige ist die gleiche wie für eine 4 × 3-Formatanzeigeverhältnis-Anzeige, weil beide 62,5 Mikrosekunden nominelle Zeilenlänge besitzen. Entsprechend muß ein NTSC-Videosignal um einen Faktor 4/3 beschleunigt werden, um ein korrektes Aspektverhältnis ohne Verzerrung zu erhalten. Der 4/3-Faktor wird als Verhältnis der zwei Anzeigeformate berechnet:

4/3 = (16/9)/(4/3).

Variable Interpolatoren werden in Übereinstimmung mit Aspekten dieser Erfindung verwendet, um die Videosignale zu beschleunigen. In der Vergangenheit sind FIFOs mit verschiedenen Taktraten an den Eingängen und Ausgängen verwendet worden, um eine ähnliche Funktion auszuführen. Durch Vergleich ist zu sehen, daß, wenn zwei NTSC-4 × 3- Anzeigenformatverhältnissignale auf einer einzigen 4 × 3-Formatanzeige angezeigt werden, jedes Bild um 50% verzerrt oder gekappt werden muß oder eine Kombination daraus. Eine mit der für eine Breitbildanwendung vergleichbare Beschleunigung ist unnötig.

Datenreduktion oder -kompression und Datenwiederherstellung oder -expansion können mit alternativen Verfahren in Übereinstimmung mit verschiedenen erfindungsgemäßen Anordnungen ausgeführt werden. In Übereinstimmung mit einer Alternative wird das Hilfssignal durch eine Auflösungsverarbeitungsschaltung 370 "gedithert" (dithered) und durch eine Auflösungsverarbeitungsschaltung 357 "rück-gedithert" (dedithered). Die Auflösungsverarbeitungsschaltung 370 kann ebenso als Datenreduktionsschaltung, die Auflösungsverarbeitungsschaltung 357 als Datenwiederherstellungsschaltung bezeichnet werden. Dithern ist ein Verfahren, bei dem ein n-Bit-Signal eine dazu addierte m-Bit- geditherte Sequenz besitzt, nach der die m geringstwertigen Bits (LSB) abgeschnitten werden. Eine 1-Bit-Ditherschaltung und eine entsprechende 1-Bit-Deditherschaltung sind in den Fig. 15 beziehungsweise 16 gezeigt. Eine 2-Bit-Ditherschaltung und eine entsprechende 2- Bit-Deditherschaltung sind in den Fig. 17 beziehungsweise 18 gezeigt.

Gemäß Fig. 15 und 16 kombiniert eine Summierschaltung 372 ein n-Bit-Signal mit einer 1- Bit-Dithersequenz. Eine vorteilhafte 1-Bit-Dithersequenz ist 01010101 usw. Nach der Addition der Dithersequenz zum 1-Bit-Signal wird das geringstwertige Bit durch Schaltung 374 abgeschnitten. Das 1-Bit-Signal wird dann durch das pix-in-pix-Modul 320, die Latch- Schaltungen 352A und 352B und FIFO 354 verarbeitet. Der folgende Ausgang der PIP- Decodier-Schaltung 306B ist ein n-Bit-gedithertes Signal. In der Datenwiederherstellungsschaltung 357 wird das (n - 1)-Bit-geditherte Signal einer Summierschaltung 802 und einem Eingang eines AND-Gatters 804 zugeführt. Ein Signal auf dem anderen Eingang des AND-Gatters 804 maskiert das geringstwertige Bit des geditherten Signals. Der Ausgang des AND-Gatters 804 wird direkt einem Eingang eines Antivalenz- Gatters 801 zugeführt und durch Schaltung 806 um einen Taktzyklus oder ein Pixel verzögert, bevor er als anderer Eingang dem Antivalenz-Gatter 808 zugeführt wird. Der Ausgang des Antivalenz-Gatters 808 ist Eingang für das AND-Gatter 810 und der Eingang für den Y- Interpolator 359, wobei der Eingang das neue geringswertige Bit des geditherten Signals bildet. Der andere Eingang des AND-Gatters 810 ist ein Signal mit der gleichen Dithersequenz und der gleichen Phase wie das der Summierschaltung 372 zugleitete Signal. Der Ausgang des AND-Gatters 810 ist ein subtraktiver Eingang für die Summierschaltung 802. Der Ausgang der Summierschaltung 802 wird mit dem vom Ausgang des Antivalenz-Gatters 808 bereitgestellten zusätzlichen Bit kombiniert und stellt ein n-Bit-gedithertes Signal als Eingang für den Y-Interpolator 359 zur Verfügung.

Gemäß Fig. 17 weist eine 2-Bit-Ditherschaltung 370' eine Summierschaltung 376 auf, die ein n-Bit-Signal mit einer 2-Bit-Dithersequenz kombiniert. In Übereinstimmung mit einer erfindungsgemäßen Anordnung kann das Dithersignal durch jede wiederholte Sequenz der Zahlen 0, 1, 2, 3 in beliebiger Reihenfolge innerhalb der Sequenz definiert sein. Diese Definition beinhaltet die folgenden Sequenzen, wie in Tabelle 1 aufgeführt.

Tabelle 1

Eine 2-Bit-Dithersequenz, die besonders vorteilhaft ist, ist 02130213 usw., was in Fig. 17 dargestellt ist. Dem n-Bit-Signal, das der Ausgang der Summierschaltung 376 ist, werden von Schaltung 378 seine beiden geringstwertigen Bits gekappt. Das (n - 2)-Bit-geditherte Signal wird dann vom pix-in-pix-Prozessor 320, den Latch-Schaltungen 352A und 352B, FIFO 354 und der PIP-Decoder-Schaltung 306B verarbeitet.

Es erscheint, daß die 1/4-Frequenzkomponente normalerweise stärker beanstandet wird, als die 1/2-Frequenzkomponente, obwohl die 1/4-Frequenzkomponente die halbe Amplitude der 1/2- Frequenzkomponente aufweist. Entsprechend kann ein Dedithering (Rückdithern) gewählt werden, um nur die 1/4-Frequenzkomponente zu unterdrücken. Ein erster Signalweg der Dedithering-Schaltung bewirkt eine Verzögerung und Amplitudenanpassung. Ein zweiter Signalweg beinhaltet die Kombination aus invertiertem Bandpassfilter und Begrenzer. Der invertierte Bandpassfilter löscht die Frequenzen (blendet sie aus), die im Zentrum des Durchlaßbandes (passband) liegen, wenn sein Ausgangssignal zu dem verzögerten und in der Amplitude angepaßten Original-Signal addiert wird. Der Begrenzer begründet, daß nur Amplituden von Dithergröße ausgelöscht werden. Diese Dedithering-Anordnung hat keinen Effekt auf die 1/2-Abtast-Frequenzkomponente des geditherten Signales. Die 1/2-Frequenz- Signalkomponente ist gering genug in Amplitude und hoch genug in Frequenz, um genügend geringe Erkennbarkeit zu haben, wobei ein Problem vermieden wird.

Eine derartige Ditherschaltung 306D' ist in Fig. 18 gezeigt. Das (n - 2)-Bit-Signal am Ausgang der PIP-Decoder-Schaltung 306B wird als Eingang einer Zweitakt- oder Zweipixel- Verzögerungsschaltung 822, einer Zweitakt- oder Zweipixel-Verzögerungsschaltung 814 und einer Summierschaltung 812 zugeleitet. Der Ausgang der Verzögerungsschaltung 814 ist ein subtraktiver Eingang für die Summierschaltung 812, deren Ausgang ein (n - 1)-Bit-Signal ist. Das (n - 1)-geditherte Signal ist ein Eingang für die Begrenzerschaltung (limit circuit) 816. Die Ausgangswerte der Begrenzerschaltung sind in diesem Fall auf [-1, 0, 1] begrenzt, das heißt, auf den Absolutwert von Eins. Der Ausgang der Begrenzerschaltung 816 ist ein 2-Bit-Signal, das als Eingang der Zweitakt- oder Zweipixel-Verzögerungsschaltung 818 und als subtraktiver Eingang der Summierschaltung 820 zugeführt wird. Die Verzögerungsschaltung 818 und die Summierschaltung 820 bilden einen Bandpaßfilter mit einem Verstärkungsgrad (gain) von zwei bei der Mittenfrequenz, die 1/4 der Abtastrate beträgt. Das 2-Bit-Signal ist ein Zweierkomplement-Signal. Der Ausgang der Summierschaltung 820 ist ein 3-Bit-Signal, das ein subtraktiver Eingang für die Summierschaltung 826 ist. Der (n - 2)-Bit-Ausgang der Verzögerungsschaltung 822 ist ein Eingang für den Multiplizierer 824. Der Ausgang des Multiplizierers ist ein n-Bit-Signal, bei dem die zwei geringstwertigen Bits gleich 0 sind. Die Werte für die zwei geringstwertigen Bits (und etwas Korrektur) werden durch die Summation in Schaltung 826 bereitgestellt. Der Ausgang der Summierschaltung 826 ist ein n-Bit teilweise gedithertes Signal, das ein Eingang für den Y-Interpolator ist.

Die Auflösung oder wahrgenommene Qualität des geditherten Videosignals kann unter bestimmten Umständen verbessert werden, indem die Dithersequenz verschoben wird. Die Ein-Bit- oder Zwei-Bit-Dithersequenz wiederholt sich auf einer gegebenen Zeile kontinuierlich, wird jedoch auf verschiedenen Zeilen in der Phase verschoben. Viele verschiedene Verschiebe-Verfahren (skewing schemes) sind möglich. Zwei Verschiebesequenzen können besonders vorteilhaft beim Verstecken von in der Anzeige aufgrund des Ditherverfahrens selbst hervorgerufenen Artefakten sein. Diese Verschiebesequenzen sind in Fig. 19 gezeigt. Die Ein- und Zwei-Pixel-Feld-zu-Feld- Verschiebungen sind diejenigen, bei denen alle Zeilen eines Felds dieselbe Phase besitzen und alle Zeilen des nächsten Felds ein oder zwei Pixels im Verhältnis zum ersten Feld verschoben werden. Die Feld-zu-Feld-Verschiebungen von 2-Bit-geditherten Signalen arbeiten am besten für gefrorene Bilder (frozen pictures). Während eines Live-Bilds kann etwas Zeilenstruktur sichtbar sein, wo ausgedehnte Bereiche in Bewegung sind. Die Ein-Pixel-Verschiebung ist besonders vorteilhaft für 2-Bit-Dithers, wenn das Signal gededithert wird, aber die Zwei-Pixel- Verschiebung ist gegenwärtig bevorzugt, wenn das Signal nicht gededithert wird. Ob das Signal gedithert werden sollte, hängt vom Anzeigeformat ab.

Eine Alternative zum Dithern für die Datenreduktion ist paarweise Pixelkompr 05465 00070 552 001000280000000200012000285910535400040 0002004191166 00004 05346ession, die unter Bezug auf Fig. 20 erklärt wird. Oben in Fig. 20 ist ein Feld aufgezeichnet, das Zeilen 1, 2, 3, usw. aufweist. Die Pixels jeder Zeile sind durch Buchstaben repräsentiert. Jedes mit "P" (permanent) benannte Pixel wird beibehalten, während jedes mit "R" (retained) benannte Pixel ersetzt wird. Die bleibenden und die ersetzten Pixels werden um ein Pixel von Zeile zu Zeile verschoben. In anderen Worten, in den ungeradzahligen Zeilen sind die ersetzten Pixels die zweiten, vierten, sechsten, usw. In den geradzahligen Zeilen sind die ersetzten Pixels die ersten, dritten, fünften, usw. Die zwei ersten Alternativen bestehen daraus, für jedes ersetzte Pixel entweder einen 1-Bit-Code oder einen 2-Bit-Code einzusetzen. Die Bits für die Codes werden von der Reihe von verfügbaren Bits für die Definition der bleibenden Pixels genommen. Die Anzahl von verfügbaren Bits für die Definition der Pixels ist durch die Speicherkapazität des Videoprozessors beschränkt. In diesem Fall setzen der CPIP-Chip und das Video-RAM 350 ein Limit von durchschnittlich 4 Bits pro Pixel. Wenn ein 1-Bit-Code für jedes ersetzte Pixel eingesetzt wird, dann sind 7 Bits für jedes bleibende Pixel verfügbar. In ähnlicher Weise stehen, wenn ein 2-Bit-Code für jedes ersetzte Pixel eingesetzt wird, 6 Bits zur Verfügung, um jedes bleibende Pixel zu beschreiben. In jedem Fall erfordert jedes Paar von aufeinanderfolgenden Pixeln (eines bleibend und eines ersetzt) insgesamt 8 Bits. Insgesamt 8 Bits pro Paar bedeutet einen Durchschnitt von nur 4 Bits pro Pixel. Die Datenreduktion ist im Bereich von 6 : 4 bis 7 : 4. Die Ersetzungssequenz ist in einem Teil des Felds mit drei aufeinanderfolgenden Zeilen dargestellt: n - 1, n, n + 1. Zu ersetzende Pixels sind mit R1, R2, R3, R4 und R5 bezeichnet. Pixels, die bleiben sollen, sind mit A, B, C und D bezeichnet.

In Übereinstimmung mit einem 1-Pixel-Verfahren wird eine Null für ein Ersetzungspixel eingesetzt, wenn sein Wert näher an dem Pixel über ihm ist als der Durchschnitt der beiden Pixels an jeder Seite. Für das Beispiel in Fig. 20 wird der 1-Bit-Ersetzungscode für Pixel R3 Null sein, wenn der Wert von Pixel R3 näher am Durchschnittswert der Pixels B und C liegt als der Wert des Pixels A. Andernfalls wird der Ersetzungscode 1 betragen. Wenn die Daten wiederhergestellt werden, wird Pixel R3' gleich dem Durchschnitt der Werte der Pixels B und C sein, wenn der 1-Bit-Code 0 ist. Wenn der 1-Bit-Code gleich 1 ist, dann wird der Wert des Pixels R3' der gleiche sein wie der Wert des Pixels A.

Eine Ersetzungs- und Wiederherstellungssequenz für einen 2-Bit-Code ist ebenso dargestellt. Für Pixel R3 ist der 2-Bit-Ersetzungscode gleich 0, wenn der Wert von R3 dem Wert von A am nächsten ist. Der 2-Bit-Ersetzungscode ist gleich 1, wenn der Wert von R3 dem Durchschnittswert von A und B am nächsten ist. Der 2-Bit-Ersetzungscode ist gleich 2, wenn der Wert von R3 dem Durchschnittswert von A und C am nächsten ist. Der 2-Bit- Ersetzungscode ist gleich 3, wenn der Wert von R3 dem Durchschnittswert von B und C am nächsten ist. Die Viederherstellungssequenz folgt der Ersetzungssequenz. Wenn der 2-Bit- Code 0 ist, ist der Wert von Pixel R3' gleich dem Wert von A. Wenn der 2-Bit-Code 1 ist, ist der Wert von Pixel R3' gleich dem Durchschnitt der Werte von A und B. Wenn der 2-Bit- Code 2 ist, ist der Wert von Pixel R3' gleich dem Durchschnitt der Werte der Pixels A und C. Wenn der 2-Bit-Code 3 ist, ist der Wert von Pixel R3' gleich dem Durchschnitt der Werte der Pixels B und C.

Ein 1-Bit-Code ist insofern vorteilhaft, als die bleibenden Pixels mit einer um 1 Bit höheren Auflösung beschrieben werden. Der 2-Bit-Code ist vorteilhaft, weil die ersetzten Pixels mit höherer Auflösung beschrieben werden. Es ist vorteilhaft für die Minimierung der notwendigen Zeilenspeicherkapazität, die Berechnungen auf die Werte von nur zwei Zeilen zu stützen, das heißt beispielsweise n - 1 und n oder n und n + 1. Andererseits könnte eine genauere Ersetzungssequenz erzeugt werden, wenn der Wert D in die Berechnungen eingeschlossen wäre, dies macht jedoch eine zusätzliche Zeile an Bildspeicherkapazität nötig. Paarweise Pixelkompression kann besonders effektiv für die Bereitstellung guter horizontaler und vertikaler Auflösung sein; in einigen Fällen ist diese besser als durch Dithern und Dedithern. Andererseits ist die Auflösung von diagonalen Übergängen gewöhnlich nicht so gut wie mit Dithern und Dedithern.

In Übereinstimmung mit einer erfindungsgemäßen Anordnung wird eine Anzahl von Datenreduktions- und Datenwiederherstellungsverfahren bereitgestellt, einschließlich beispielsweise paarweiser Pixelkompression sowie Dithern und Dedithern. Außerdem werden auch verschiedene Dithersequenzen, die verschiedene Anzahlen von Bits beeinflussen, und verschiedene paarweise Pixelkompressionen, die verschiedene Anzahlen von Bits beeinflussen, ebenfalls bereitgestellt. Das besondere Datenreduktions- und -wiederherstellungsverfahren kann durch den WSP µP gewählt werden, um die Auflösung des angezeigten Bilds für jede spezielle Art von Bildanzeigeformat zu maximieren.

Claims

1. Signal-Verarbeitungssystem, enhaltend:
eine Ditherschaltung mit:
Mitteln zum Kombinieren eines Dithersignals und eines n-Bit-Videosignals aus digitalen Abtastwerten und
Mitteln zum Abschneiden der geringstwertigen Bits jedes der Abtastwerte und einer Deditherschaltung mit:
Mitteln zur Verzögerung und Amplitudenanpassung, die einen ersten von zwei parallelen Signalwegen für das geditherte, beschnittene Videosignal bestimmen,
Mitteln zum Verstärken und Begrenzen im Bandpaßbereich, die einen zweiten der beiden Signalwege für das geditherte, beschnittene Videosignal bilden, und
Mitteln zum Addieren der Ausgangssignale der beiden Wege, um ein wenigstens teilweise dedithertes n-Bit-Videosignal zu erzeugen.

2. System nach Anspruch 1, worin das Dithersignal irgendeine sich wiederholende Folge der Zahlen 0, 2, 1, 3 ist.

3. System nach Anspruch 1, worin die Abschneidemittel das geringstwertige Bit von jedem Abtastwert abschneiden und die Ausgangsspannung des zweiten der beiden Wege ein neues geringstwertiges Bit für das wenigstens teilweise deditherte Videosignal liefert.

4. System nach Anspruch 1, worin die Abschneidemittel wenigstens zwei geringstwertige Bits von jedem Abtastwert abschneiden und der erste der beiden Wege außerdem Mittel zum Erzeugen von wenigstens zwei neuen geringstwertigen Bits enthält, die Werte aufweisen, die durch die Ausgangsspannung des zweiten der beiden Wege bestimmt sind.

5. Signal-Verarbeitungssystem, enhaltend:
eine Ditherschaltung mit:
Mitteln zum Kombinieren eines Dithersignals mit einem n-Bit-Videosignal aus digitalen Abtastwerten und
Mitteln zum Abschneiden der geringstwertigen Bits jedes Abtastwertes und einer Deditherschaltung mit:
einem ersten von zwei parallelen Signalwegen für das geditherte, beschnittene Videosignal, der durch die Mittel zur Verzögerung und Amplitudenanpassung bestimmt ist,
einem zweiten der beiden Wege für das geditherte, beschnittene Videosignal, der durch Bandpaß-Filtermittel, die auf eine Frequenz abgestimmt sind, die für das Dithersignal charakteristisch ist, und durch Begrenzungsmittel bestimmt ist, und
Mitteln zum Addieren der Ausgangsspannungen der beiden Wege zum Erzeugen eines wenigstens teilweise deditherten n-Bit-Videosignals.

6. System nach Anspruch 5, worin das Dithersignal einen Frequenzgang aufweist, die durch wenigstens eine Frequenzkomponente bestimmt ist, und die Mittel zur Bandpaßfilterung, auf diese wenigstens eine Frequenzkomponente abgestimmt sind.

7. System nach Anspruch 5, worin das Dithersignal einen Frequenzgang aufweist, der durch wenigstens zwei Frequenzkomponenten bestimmt ist, die relativ höhere und niedrigere Frequenzen aufweisen, und die Mittel zur Bandpaßfilterung auf die niedrigere der beiden Frequenzkomponenten abgestimmt sind.

8. System nach Anspruch 5, worin das Dithersignal einen Frequenzgang aufweist, der durch eine Viertel-Abtast-Frequenzkomponente und eine Halb-Abtast-Frequenz-Komponente bestimmt ist, und die Mittel zur Bandpaßfilterung auf die Viertel-Abtast- Frequenzkomponente abgestimmt sind.

9. System nach Anspruch 5, worin die Mittel zur Bandpaßfilterung in dem zweiten der beiden Wege Mittel zur invertierten Bandpaßfilterung enthalten.

10. System nach Anspruch 5, worin der zweite der beiden Wege zwei Bandpaßfilter und einen Begrenzer zwischen den beiden Bandpaßfiltern enthält.

11. Dither- und Dedithersystem, enthaltend:
Mittel zum Addieren eines Dithersignals zu einem n-Bit-Videosignal aus digitalen Abtastwerten,
Mittel zum Abschneiden der geringstwertigen Bits jedes Abtastwertes,
Mittel zum Ausbreiten des geditherten, beschnittenen Videosignals,
einen ersten Signalweg für das ausgebreitete Videosignal, der durch die Mittel zur Verzögerung und Amplitudenanpassung bestimmt ist,
einen zweiten Signalweg für das ausgebreitete Videosignal, der durch die Mittel zur Bandpaßfilterung und die Mittel zur Begrenzung bestimmt ist, und
Mittel zum Addieren der Ausgangsspannungen des ersten und des zweiten Signalwegs zum Erzeugen eines wenigstens teilweise deditherten n-Bit-Videosignals.

12. System nach Anspruch 11, worin das Dithersignal einen Frequenzgang aufweist, der durch wenigstens eine Frequenzkomponente bestimmt ist, und die Mittel zur Bandpaßfilterung auf die wenigstens eine Frequenzkomponente abgestimmt sind.

13. System nach Anspruch 11, worin das Dithersignal einen Frequenzgang aufweist, der durch wenigstens zwei Frequenzkomponenten mit relativ höheren und niedrigeren Frequenzen bestimmt ist, und die Mittel zur Bandpaßfilterung auf die niedrigere der wenigstens zwei Frequenzkomponenten abgestimmt sind.

14. System nach Anspruch 11, worin die Mittel zur Bandpaßfilterung in dem zweiten Signalweg Mittel für eine invertierte Bandpaßfilterung enthalten.

15. System nach Anspruch 11, worin der zweite Signalweg zwei Bandpaßfilter und einen Begrenzer zwischen den beiden Bandpaßfiltern enthält.

16. System nach Anspruch 11, worin die Mittel zum Ausbreiten des geditherten, beschnittenen Videosignals eine Übertragungskapazität von weniger als n Bits aufweisen.

17. System nach Anspruch 11, worin die Mittel zum Abschneiden das geringstwertige Bit von jedem Abtastwert abschneiden und die Ausgangsspannung des zweiten Signalwegs ein neues geringstwertiges Bit für das wenigstens teilweise deditherte Videosignal liefert.

18. System nach Anspruch 11, worin die Mittel zum Abschneiden wenigstens zwei geringstwertige Bits von jedem Abtastwert abschneiden und der erste Signalweg außerdem Mittel zum Erzeugen von wenigstens zwei neuen geringstwertigen Bits mit Werten enthält, die durch das Ausgangssignal des zweiten Signalwegs bestimmt sind.