JP3373509B2 - 表示システム - Google Patents

表示システム

Info

Publication number
JP3373509B2
JP3373509B2 JP51173191A JP51173191A JP3373509B2 JP 3373509 B2 JP3373509 B2 JP 3373509B2 JP 51173191 A JP51173191 A JP 51173191A JP 51173191 A JP51173191 A JP 51173191A JP 3373509 B2 JP3373509 B2 JP 3373509B2
Authority
JP
Japan
Prior art keywords
video
signal
display
sub
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51173191A
Other languages
English (en)
Other versions
JPH05507596A (ja
Inventor
ヘンリー ウイリス，ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10676970&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3373509(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JPH05507596A publication Critical patent/JPH05507596A/ja
Application granted granted Critical
Publication of JP3373509B2 publication Critical patent/JP3373509B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/04—Context-preserving transformations, e.g. by using an importance map
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/007—Systems with supplementary picture signal insertion during a portion of the active part of a television signal, e.g. during top and bottom lines in a HDTV letter-box system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Color Television Systems (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Image Analysis (AREA)
  • Television Signal Processing For Recording (AREA)
  • Details Of Television Scanning (AREA)
  • Image Processing (AREA)
  • Synchronizing For Television (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、異なるソースからの実質的に同じサイズの
画面を横に並べて表示することができるテレビジョンの
分野に関し、特に、ワイド表示フォーマット比のスクリ
ーンを有するテレビジョンに関するものである。本発明
は、直視型テレビジョンおよび投写型のテレビジョンの
両方に適用可能である。
【０００２】
【従来の技術】
今日のテレビジョンのほとんどのものは、「水平の
幅」対「垂直の高さ」が4:3の表示フォーマット比を持
っている。この表示フォーマット比4:3は、本明細書に
おいて、アスペクト比（横縦比）4:3、あるいはアスペ
クト比4/3（＝1.33）とも言う。ワイド表示フォーマッ
ト比は、映画の表示フォーマット比、例えば16:9により
近く対応している。
【０００３】
【発明が解決しようとする課題】
4:3、あるいは４×３とも称される表示フォーマット
比を持つテレビジョンは、単一のビデオ信号ソースおよ
び複数のビデオ信号ソースが表示されるか、という点で
制約がある。実験的なものを除いて、商業放送局のテレ
ビジョン信号の伝送は、４×３の表示フォーマットで放
送される。多くの視聴者は、４×３の表示フォーマット
は、映画におけるより広い表示フォーマット比よりも良
くないと考えている。ワイド表示フォーマット比のテレ
ビジョンは、より心地よい表示を行うだけでなく、ワイ
ド表示フォーマットの信号ソースそのものに対応したワ
イド表示フォーマットで表示することができる。映画
は、切り詰められたり（すなわち、画面の端が切り落と
されたり）、歪められたり（すなわち、ゆがみ変形され
たり）することなく、映画館での映画のように見える。
ビデオソースは、例えばテレシネ装置によってフィルム
からビデオに変換される場合、あるいは、テレビジョン
のプロセッサによって処理される場合、「切り詰める」
（換言すると、画面の端を切り落とすことにより、幅の
短い画面とする）必要がない。
【０００４】 ワイド表示フォーマット比のテレビジョンは、通常
の表示フォーマット信号とワイド表示フォーマット信号
の両方を種々の形で表示すること、および、これらの
表示フォーマット信号を多画面表示の形で表示するこ
と、に適している。しかし、ワイド表示比のスクリーン
を用いることには多くの問題が伴う。そのような問題の
うち、一般的なものとして、複数の信号ソースにおける
表示フォーマット比を変更すること、非同期ではあるが
同時に表示されるビデオ信号ソースから一致したタイミ
ング信号を生成すること、多画面表示を行うために複数
ソースを切り換えること、圧縮されてデータ信号から高
解像度の画面を生成すること、があげられる。
【０００５】
【課題を解決するための手段】
このような問題は、本発明によるワイドスクリーンテ
レビジョンにより解決される。本発明の種々の構成によ
るワイドスクリーンテレビジョンは、同じ表示フォーマ
ット比または異なる表示フォーマット比を有する、単一
−ソースおよび複数ソースから、高解像度の単一画面表
示および複数画面表示を、選択可能な表示フォーマット
比で表示できる。
【０００６】 ワイド表示フォーマット比を持つテレビジョンは、飛
越し走査形式および非飛越し走査形式の両方で、かつ、
基本的な即ち標準の水平走査周波数およびその倍数の水
平走査周波数の両方で、ビデオ信号を表示するテレビジ
ョンシステムに適用できる。例えば、標準NTSCビデオ信
号は、各ビデオフレームの連続するフィールドをインタ
レースすることにより表示される。ここで、各フィール
ドは、約15,734Hzの基本的（即ち、標準）水平走査周波
数を有するラスタ走査によって生成される。ビデオ信号
に関する基本的走査周波数は、fH,1fHあるいは1Hという
ように種々の呼び方がなされる。1fH信号の実際の周波
数は、ビデオの方式が異なれば変わる。テレビジョン装
置の画質を改善する努力によって、ビデオ信号を、非飛
越し走査（ノンインターレース）形式で順次走査（プロ
グレッシブ）表示するためのシステムが開発された。順
次（プログレッシブ）走査では、各表示フレームは、２
つある飛越しフォーマットのフィールドの１つを走査す
るために割り当てられた時間と同じ時間で走査する必要
がある。フリッカのないAA−BB表示は、各フィールドを
連続して２度走査することを要する。それぞれの場合に
おいて、水平走査周波数は標準の水平周波数の２倍とし
なければならない。このような順次走査表示あるいは無
フリッカ表示用の走査周波数は、2fHとか2Hとか色々な
呼び方がされている。例えば、米国の標準による2fH走
査周波数は、約31,468Hzである。
【０００７】 通常の表示フォーマット比を有するテレビジョン装置
を、例えば２つのビデオソースから得られる複数画面の
表示が行えるようにすることができる。これらのビデオ
ソースは、テレビジョンのチューナ、ビデオカセットレ
コーダのチューナ、ビデオカメラその他である。しばし
ばピクチャ・イン・ピクチャ（画面内画面）（PIP）と
称されるモードでは、テレビジョンのチューナが、スク
リーンあるいは表示領域の大部分を占める画面を供給
し、副ビデオソースが、概して、大きい方の画面の境界
内に入る小さい挿入画面を供給する。ワイドスクリーン
テレビジョン装置におけるPIP表示モードが第１図
（ｃ）に示されている。多くの場合、挿入画面は多数の
異なる位置に配置させることができる。別の表示モード
は、しばしば「チャンネル走査（スキャン）」と呼ばれ
るものであり、異なるチャンネルソースから供給された
多数の小さな画面が、静止画面（フリーズフレーム）合
成（モンタージュ）として、スクリーンを埋める。この
場合、少なくともサイズに関して主となる画面はない。
ワイドスクリーンテレビジョン装置におけるチャンネル
走査表示モードが第１図（ｉ）に示されている。ワイド
スクリーンテレビジョン装置では、この他の表示モード
も可能である。その１つは、ピクチャ・アウトサイド・
ピクチャ（画面外画面）（POP）と呼ばれるものであ
る。このモードでは、数枚の挿入副画面が主画面と共通
の境界を共有するようにできる。ワイドスクリーンテレ
ビジョン装置におけるPOPモードを第１図（ｆ）に示
す。また、特にワイドスクリーンテレビジョンに適した
モードとして、上述したように、異なるビデオソース、
例えば、２つの異なるチャンネルからの実質的に同じサ
イズの画面を横に並べて表示するサイド・バイ・サイド
（並置）画面がある。ワイドスクリーンテレビジョンに
おけるこのモードを、２つの4:3ビデオソースについて
第１図（ｄ）に示す。このモードはPOPモードの特殊な
ケースと考えることができる。
【０００８】 水平走査は、ワイドスクリーンテレビジョン装置にお
いては、通常のテレビジョン装置の場合と同じ「時間」
で行われる。しかし、水平走査の「距離」はワイドスク
リーンテレビジョンの場合の方が大きい。そのために、
画面が水平方向に伸び、表示画面中に相当な「アスペク
ト比歪」みが生じてしまう。従って、通常の4:3表示フ
ォーマット比のビデオ信号を、例えば、16:9の表示フォ
ーマット比を持つような、ワイドスクリーンテレビジョ
ン装置上に表示する時には、問題が生じる。これらの特
定の表示フォーマット比では、4/3倍（＝16/12倍）の水
平方向の伸び、即ち、伸張が生じる。これは、例えば、
PIPあるいはPOPのように、4:3表示フォーマット比を持
つ画面を主画面および副画面として表示する際の１つの
問題である。これはまた、主画面が、テレビジョン装置
の表示手段に合致する16:9の表示フォーマット比を持つ
ビデオソースからのものである場合においてもPIPおよ
びPOPモードで問題となる。
【０００９】 通常のテレビジョン装置においてPIPモードおよびチ
ャンネル走査モードを実現できる、画面内画面プロセッ
サと通常呼ばれるデジタル回路がある。このような画面
内画面プロセッサの１つは、CPIPチップと呼ばれ、トム
ソン・コンシューマ・エレクトロニクス・インコーポレ
イテッドから入手できる。このCPIPチップは、同社から
入手できる「The CTC 140 Picture in Picture（C
PIP）Technical Training Manual（CTC 140画面内画
面（CPIP）技術トレーニングマニュアル）」に更に詳し
く記載されている。このような画面内画面プロセッサ
は、例えば、PIP、POPおよびチャンネル走査などの特殊
な表示モードをワイドスクリーンテレビジョン装置で実
施するには適していない。このような画面内画面（PI
P）プロセッサによって副ビデオソースから生成された
副画面を、外部スピードアップ回路を用いることなく、
ワイドスクリーンテレビジョン装置で表示した場合、副
画面は前述したように幾何学的形状歪みを受けてしま
う。直視型であれ、投射型であれ、ワイド映像管のワイ
ド水平走査に起因して、この副画面は水平方向に4/3倍
の伸張を受ける。外部スピードアップ回路を用いた場合
には、副画面は「アスペクト比歪み」を伴うことなく表
示されるが、スクリーン全体、あるいは、副表示用とし
て割り当てられたスクリーンの部分を満たすことはな
い。
【００１０】 ワイドスクリーンテレビジョンにおける後段の表示に
おいて、副画面の画像がアスペクト比歪みを呈しないよ
うにビデオ信号（例えば、副ビデオ信号）を歪み処理す
る信号プロセッサを設けることができる。この歪み処理
は、非対称圧縮によって実現できる。その圧縮係数は、
副ビデオ信号およびワイドスクリーンテレビジョン装置
の相対的な表示フォーマット比によって決まる。4:3表
示フォーマット比の副ビデオ信号を16:9表示フォーマッ
ト比のテレビジョン装置上に表示するためには、副画面
を水平方向に係数4:1で圧縮し、垂直方向に係数3:1で圧
縮する。異なる表示フォーマット比、例えば、2:1の表
示フォーマット比を持つテレビジョン装置においては、
水平圧縮係数は垂直圧縮整数の1.5倍となる。この非対
称圧縮は幾何学的に歪んだ画面を生成し、この画面は、
画面内画面プロセッサに付属するビデオメモリに記憶で
きる。この非対称圧縮された副画面が、画面内画面プロ
セッサの通常動作に従ってメモリから読み出されると、
その結果生じる副表示はアスペクト比歪みを呈すること
なく、その初期の目的、PIP、POP、チャンネル走査、そ
の他に関係なく、適正なサイズで表示される。広いテレ
ビジョン映像管における走査により実現される水平伸張
は、ビデオメモリへの格納に先立って施された上述の補
助的な圧縮、即ち、非対称部分、を丁度打消す。
【００１１】 本発明の一構成による並置画面用ビデオ表示システム
は、それぞれ第１と第２の画面を表す第１と第２のビデ
オ信号を、相対的に高いレベルと低いレベルの量子化解
像度で量子化するアナログ−デジタル変換器を含んでい
る。このアナログ−デジタル変換器は異なるサンプリン
グ周波数で動作することができる。低い方のサンプリン
グ周波数の信号中で表されている画面は、他方の画面に
対して、サブサンプルされているような外観を持つこと
ができる。ビデオ表示装置は第１のビデオ信号に同期化
される。第２のビデオ信号は第１のビデオ信号に同期化
される。信号処理回路が、ビデオ表示装置よりも小さい
サイズで第１と第２の画面を表すように第１と第２のビ
デオ信号を変更する。多重化（マルチプレクス）回路が
上記画面を並置表示するために処理されたビデオ信号を
組み合わせる。量子化解像度増強回路が、低い方のレベ
ルの量子化解像度を持つビデオ信号の知覚される画質を
改善する。並置（サイド・バイ・サイド）画面では、そ
れぞれの画面が互いに異なった切り詰め量（画面両端の
切り落とし量）と画像アスペクト比歪みをもって表示で
きるばかりでなく、実質的に画像アスペクト比歪みを伴
うことなく並置画面を表示することもできる。
【００１２】 本発明の構成による並置画面を同期させるためのビデ
オ表示システムは、第１の画面の第１のビデオ信号ソー
スと第２の画面の第２のビデオ信号ソースとを備えてい
る。第１の信号プロセッサは、第１のビデオ信号をメモ
リから読み出すスピードをアップする。ビデオ表示器は
第１のビデオ信号に同期化される。第２のビデオ信号
は、第１のビデオ信号およびビデオ表示器と垂直的に同
期化される。第２のビデオ信号は、フィールドメモリ中
で１フィールド期間の一部分（何分の１か）の長さ分だ
け遅延される。第２の信号プロセッサが同期化された第
２のビデオ信号をメモリから読み出すスピードをアップ
する（以下、単にビデオ信号のスピードアップとする場
合もある）。第１と第２のビデオ信号は、画面の並置表
示を行うために組み合わされる。第１と第２のビデオ信
号はそれぞれ第１と第２の表示フォーマット比（すなわ
ち、横対縦比、または横／縦）を有し、ビデオ表示器は
第１と第２の表示フォーマット比の各々よりも大きな第
３の表示フォーマット比（すなわち、横対縦比、または
横／縦）を持っている。例えば、第１と第２の表示フォ
ーマット比が各々約4:3（すなわち、約4/3）であり、第
３の表示フォーマット比が約16:9（すなわち、約16/9）
の場合には、並置画面の各々は約8:9の表示フォーマッ
ト比（すなわち、約8/9）で表示できる。この場合、上
記ビデオ信号の各々が約4/3の係数でスピードアップさ
れ、約1/3の係数で水平方向に切り詰められれば、並置
画面の各々は実質的にアスペクト比歪みを生じることな
く表示されることになる。
【００１３】
【発明の実施の形態】
第１図のそれぞれは、本発明の異なる構成に従って実
現できる単一および複数画面表示フォーマットの種々の
組み合わせの中のいくつかのものを示す。説明のために
選んだこれらのものは、本発明の構成に従うワイドスク
リーンテレビジョンを構成するある特定の回路の記述を
容易にするためのものである。図示と、説明の便宜上、
一般に、ビデオソース、あるいは、ビデオ信号に関する
通常の表示フォーマットの幅対高さ比は４×３であると
し、一般に、ビデオソース、あるいは、ビデオ信号に関
するワイドスクリーン表示フォーマットの幅対高さ比
は、16×９であるとする。本発明の構成は、これらの定
義によって制限されるものではない。
【００１４】 第１図（ａ）は、４×３の通常のフォーマットの表示
比を有する直視型、あるいは、投写型テレビジョンを示
す。16×９表示フォーマット比画面が４×３表示フォー
マット比信号として伝送される場合は、上部と下部に黒
のバーが現れる。これを一般に郵便受け（レターボック
ス）フォーマットと呼ぶ。この場合、観察される画面は
表示に使用できる表示面積に関して小さい。別の方法と
しては、16×９表示フォーマット比のソースが伝送に先
立って変換されて、４×３フォーマット表示器の観察面
の垂直方向を満たすようにされる。しかし、その場合
は、かなりの情報が左および／または右側から切捨てら
れてしまう。さらに別の方法では、レターボックスフォ
ーマットを水平方向には引き伸ばさずに、垂直方向に引
き伸ばすことができるが、こうすると、垂直方向に引き
伸ばしたことにより歪みが生ずる。これらの３つの方法
のどれも特に魅力的であるとはいえない。
【００１５】 第１図（ｂ）は16×９のスクリーンを示す。16×９の
フォーマットの表示比のビデオソースは、切り詰めする
ことなく、歪みを伴うことなく完全に表示される。16×
９表示フォーマット比のレターボックスフォーマット画
面（これは、元来４×３表示フォーマット比信号の形で
あるが）は、充分な垂直解像度を有する大きな表示を行
うように、ライン２重化（ラインダブリング）またはラ
イン追加（ラインアディション）によって順次走査され
る。本発明によるワイドスクリーンテレビジョンは、主
ビデオソース、副ビデオソース、あるいは外部RGBソー
スに関係なく、このような16×９表示フォーマット比信
号を表示できる。
【００１６】 第１図（ｃ）は、４×３表示フォーマット比の挿入画
面が挿入表示されている16×９表示フォーマット比の主
信号を示す。主および副のビデオ信号が両方共、16×９
表示フォーマット比ソースである場合は、挿入画面も16
×９表示フォーマット比を持つ。挿入画面は多数の異な
る位置に表示することができる。
【００１７】 第１図（ｄ）は、主および副ビデオ信号が同じサイズ
の画面として表示されている表示フォーマットを示す。
各表示領域は８×９の表示フォーマット比を有し、これ
は、当然ながら、16×９とも４×３とも異なる。このよ
うな表示領域に、水平あるいは垂直歪みを伴うことなく
４×３表示フォーマット比ソースを表示するためには、
信号の左および／または右側を「切り詰め」なければな
らない。あるいは、画面を水平方向に「詰め込む」、す
なわち押し込む（「スクイーズ」（squeeze）する）こ
とに起因したある程度の「アスペクト比歪み」を我慢す
るならば、画面のもっと多くの部分を表示できる。水平
方向の「詰め込み（スクイーズ）」の結果、画面中の事
物・物体は垂直方向に細長くなる。本発明のワイドスク
リーンテレビジョンは、「アスペクト比歪み」を全く伴
わない最大の「切り詰め」処理から最大の「アスペクト
比歪み」を伴う無「切り詰め」までの、「切り詰め」と
「アスペクト比歪み」の任意の組み合わせを行うことが
できる。
【００１８】 副ビデオ信号処理系路にデータサンプリング制限があ
ると、主ビデオ信号からの表示と同じ大きさの高解像度
画面の生成が複雑になる。このような複雑化を解消する
ために種々の方法を開発できる。
【００１９】 第１図（ｅ）は、４×３フォーマットの表示比画面が
16×９表示フォーマット比スクリーンの中央に表示され
ている表示フォーマットを示す。黒色のバーが左右両側
に現れている。
【００２０】 第１図（ｆ）は、１つの大きな４×３表示フォーマッ
ト比画面と３つの小さい４×３表示フォーマット比画面
が同時に表示される表示フォーマットを示す。大きい画
面の周辺の外側の小さい画面は、時には、PIP、即ち、
画面内画面（親子画面）ではなく、POP、即ち、画面外
画面と呼ばれる。PIPまたは画面内画面（ピクチャ・イ
ン・ピクチャ）という語は、この明細書中では、これら
２つの表示フォーマットに用いられている。ワイドスク
リーンテレビジョンに２つのチューナが設けられている
場合、両方共内部に設けられている場合でも、１つが内
部に、１つが外部、例えば、ビデオカセットレコーダに
設けられている場合でも、表示画面の中の２つは、ビデ
オソースに従ってリアルタイムで動きを表示できる。残
いの画面は静止画面フォーマットで表示できる。さらに
チューナと副信号処理路とを付加すれば、３以上の動画
面を表示できることは理解できよう。また、大画面と３
つの小画面の位置を第１図（ｇ）に示すように切り換え
ることも可能である。
【００２１】 第１図（ｈ）は、４×３表示フォーマット比画面を中
央に表示して、６つの小さい４×３表示フォーマット比
画面を両側に縦列に表示した別のものを示す。上述した
フォーマットと同様、２つのチューナを備えたワイドス
クリーンテレビジョンであれば、２つの動画面を表示で
きる。そして、残りの11画面は静止画面フォーマットで
表示されることになる。
【００２２】 第１図（ｉ）は、12の４×３表示フォーマット比画面
の碁盤目状表示フォーマットを示す。このような表示フ
ォーマットは、特に、チャンネル選択ガイドに適してお
り、その場合、各画面は異なるチャンネルからの少なく
とも静止した画面である。前の例と同様、動きのある画
面の数は、利用できるチューナと信号処理の数によって
決まる。
【００２３】 第１図に示した種々のフォーマットは一例であって、
限定的なものではなく、残りの図面に示され、以下に詳
述するワイドスクリーンテレビジョンによって実現でき
る。
【００２４】 本発明の構成によるワイドスクリーンテレビジョンの
うち、2fHの水平走査で動作するように適合されたもの
の全体的なブロック図を第２図に示してあり、全体を10
とする。テレビジョン10は、概略的に言えば、ビデオ信
号入力部20、シャーシまたはTVマイクロプロセッサ21
6、ワイドスクリーンプロセッサ30、1fH−2fH変換器4
0、偏向回路50、RGBインタフェース60、YUV−RGB変換器
240、映像管駆動回路242、直視型または投写型管244、
および、電源70を含んでいる。種々の回路の異なる機能
ブロックへのグループ化は、説明の便宜を図るためのも
のであって、このような回路相互間の物理的位置関係を
限定することを意図するものではない。
【００２５】 ビデオ信号入力部20は、異なるビデオソースからの複
数の複合ビデオ信号を受信するようにされている。ビデ
オ信号は主ビデオ信号あるいは副ビデオ信号として表示
するために選択的に切り換えることができる。RFスイッ
チ204は２つのアンテナ入力ANT1とANT2を持っている。
これらの入力は無線放送アンテナによる受信とケーブル
からの受信の両方のための入力を表わす。RFスイッチ20
4は、第１のチューナ206と第２のチューナ208に、どち
らのアンテナ入力を供給するかを制御する。１のチュー
ナ206の出力は、ワンチップ202への入力となる。ワンチ
ップ202は、同調制御、水平および垂直偏向制御、ビデ
オ制御に関係する多数の機能を果たす。図示のワンチッ
プは産業用のTA7777である。第１のチューナ206からの
信号からワンチップで生成されたベースバンドビデオ信
号VIDEO OUTはビデオスイッチ200とワイドスクリーン
プロセッサ30のTV1入力への入力となる。ビデオスイッ
チ200への他のベースバンドビデオ入力はAUX1とAUX2で
示されている。これらの入力は、ビデオカメラ、レーザ
ディスクプレーヤ、ビデオテーププレーヤ、ビデオゲー
ム等に用いることができる。シャーシまたはTVマイクロ
プロセッサ216によって制御されるビデオスイッチ200の
出力は切り換えビデオ（SWITCHED VIDEO）と示されて
いる。このSWITCHED VIDEOはワイドスクリーンプロセ
ッサ30へ別の入力として供給される。
【００２６】 第３図を参照すると、ワイドスクリーンプロセッサ30
中のスイッチSW1は、Y/Cデコーダ210への入力となるSEL
COMP OUTビデオ信号として、TV1信号とSWITCHED VI
DEO信号の一方を選択する。Y/Cデコーダ210は適応型ラ
インコム形フィルタの形で実現できる。Y/Cデコーダ210
へは、さらに２つのビデオソースS1とS2も入力される。
S1とS2の各々は異なるＳ−VHSソースを表わし、各々、
別々のルミナンス信号およびクロミナンス信号から成っ
ている。いくつかの適応型ラインコム形フィルタでY/C
デコーダの一部として組込まれているような、あるい
は、別のスイッチとして実現してもよいスイッチがTVマ
イクロプロセッサ216に応動して、Y_MおよびC_INとして
示した出力として、一対のルミナンスおよびクロミナン
ス信号を選択する。選択された対をなすルミナンスおよ
びクロミナンス信号は、その後は、主信号として見なさ
れ、主信号路に沿って処理される。_Mあるいは_MNを含
む信号表記は主信号路を表わす。クロミナンス信号C_IN
はワイドスクリーンプロセッサ30によって、再びワンチ
ップに返され、色差信号U_MおよびV_Mが生成される。こ
こで、Ｕは（Ｒ−Ｙ）と同等のものを表わし、Ｖは（Ｂ
−Ｙ）と同等である。Y_M、U_MおよびV_M信号は、その
後の信号処理のために、ワイドスクリーンプロセッサ30
でデジタル形式に変換する。
【００２７】 機能的にはワイドスクリーンプロセッサ30の一部と定
義される第２のチューナ208がベースバンドビデオ信号T
V2を生成する。スイッチSW2が、Y/Cデコーダ220への入
力として、TV2信号とSWITCHED VIDEO信号の１つを選
ぶ。Y/Cデコーダ220は適応型ラインコム形フィルタとし
て実施できる。スイッチSW3とSW4が、Y/Cデコーダ220の
ルミナンスおよびクロミナンス出力と、それぞれY_EXT
とC_EXTで示す外部ビデオソースのルミナンスおよびク
ロミナンス信号の一方を選択する。Y_EXTおよびC_EXT信
号は、Ｓ−VHS入力S1に対応する。Y/Cデコーダ220とス
イッチSW3とSW4は、いくつかの適応型ラインコム形フィ
ルタで行われているように、組み合わせてもよい。スイ
ッチSW3とSW4の出力は、この後は、副信号と考えられ
て、副信号路に沿って処理される。選択されたルミナン
ス出力はY_Aとして示されている。_A、_AXおよび_AUXを
含む信号表記は副信号路に関して用いられている。選択
されたクロミナンスは色差信号U_AとV_Aに変換される。
Y_A信号、U_A信号およびV_A信号は、その後の信号処理
のためにデジタル形式に変換される。主および副信号路
中でビデオ信号ソースの切り換えを行う構成により、異
なる画面表示フォーマットの異なる部分についてのビデ
オソース選択をどのようにするかについての融通性が大
きくなる。
【００２８】 Y_Mに対応する複合同期信号COMP SYNCがワイドスク
リーンプロセッサ30から同期分離器212に供給される。
水平および垂直同期成分ＨとＶが垂直カウントダウン回
路214に入力される。垂直カウントダウン回路はワイド
スクリーンプロセッサ30に供給されるVERTICAL RESET
（垂直リセット）信号を発生する。ワイドスクリーンプ
ロセッサ30は、RGBインタフェース60に供給される内部
垂直リセット出力信号INT VERT RST OUTを発生す
る。RGBインタフェース60中のスイッチが、内部垂直リ
セット出力信号と外部RGBソースの垂直同期成分との間
の選択を行う。このスイッチの出力は偏向回路50に供給
される選択された垂直同期成分SEL VERT SYNCであ
る。副ビデオ信号の水平および垂直同期信号は、ワイド
スクリーンプロセッサ30中の同期分離器250によって生
成される。
【００２９】 1fH−2fH変換器40は、飛越し走査形式のビデオ信号を
順次走査される非飛越し走査形式の信号に変換する働き
をする。例えば、水平ラインの各々が２度表示されると
か、あるいは、同じフィールド中の隣接水平ラインの補
間によって付加的な水平ラインの組が生成される。いく
つかの例においては、前のラインを用いるか、補間した
ラインを用いるかは、隣接フィールドまたは隣接フレー
ム間で検出される動きのレベルに応じて決められる。変
換回路40はビデオRAM420と関連して動作する。このビデ
オRAM420は、順次表示を行うために、フレームの１また
はそれ以上のフィールドを記憶するために用いられる。
Y_2fH、U_2fHおよびV_2fH信号としての変換されたビデ
オデータはRGBインタフェース60に供給される。
【００３０】 第16図に詳細に示されているRGBインタフェース60
は、表示のための、ビデオ信号入力部による変換ビデオ
データまたは外部RGBビデオデータの選択ができるよう
にする。外部RGB信号は2fH走査用に適合させられたワイ
ド表示フォーマット比信号とする。主信号の垂直同期成
分はワイドスクリーンプロセッサによってRGBインタフ
ェースに対し、内部垂直リセット出力（INT VERT RST
OUT）として供給されて、選択された垂直同期（fVmま
たはfVext）を偏向回路50に供給できるようにする。こ
のワイドスクリーンテレビジョンの動作によって、内部
／外部制御信号INT/XETを発生させて、外部RGB信号の使
用者による選択を可能とする。しかし、このような外部
RGB信号が存在しない場合に、外部RGB信号入力を選択す
ると、ラスタの垂直方向の崩壊、および、陰極線管また
は投与型管の損傷が生じる可能性がある。従って、RGB
インタフェース回路は存在しない外部RGB入力の選択を
無効とするために、外部同期信号を検出する。WSPマイ
クロプロセッサ340は、また外部RGB信号に対するカラー
および色調制御を行う。
【００３１】 ワイドスクリーンプロセッサ30は、副ビデオ信号の特
殊な信号処理を行うピクチャ・イン・ピクチャ（画面内
画面）プロセッサ320を含んでいる。画面内画面という
用語は、時には、PIPあるいはピクス・イン・ピクス（p
ix−in pix）と省略される。ゲートアレー300が、第１
図（ａ）〜第１図（ｉ）の例で示されているような、種
々の表示フォーマットで主および副ビデオ信号データを
組み合わせる。画面内画面プロセッサ320とゲートアレ
ー300はワイドスクリーンプロセッサ・マイクロプロセ
ッサ（WSP μＰ）340の制御下にある。マイクロプロセ
ッサ340は、直列バスを介してTVマイクロプロセッサ216
に応動する。この直列バスは、データ、クロック信号、
イネーブル信号およびリセット信号用の４本の信号ライ
ンを含んでいる。ワイドスクリーンプロセッサ30は、ま
た、３レベルのサンドキャッスル（砂で作った城）信号
として、複合垂直ブランキング／リセット（COMPOSITE
VERTICAL BLANKING/RESET）信号を発生する。あるい
は、垂直ブランキング信号とリセット信号は別々の信号
として生成してもよい。複合ブランキング信号はビデオ
信号入力部によってRGBインタフェース60に供給され
る。
【００３２】 第15図にさらに詳細に示す偏向回路50はワイドスクリ
ーンプロセッサ30から垂直リセット信号を、RGBインタ
フェース60から選択された2fH水平同期信号を、また、
ワイドスクリーンプロセッサ30から付加的な制御信号を
受けとる。この付加制御信号は、水平位相合わせ、垂直
サイズ調整および左右ピン調整に関するものである。偏
向回路50は2fHフライバックパルスをワイドスクリーン
プロセッサ30、1fH−2fH変換器40およびYUV−RGB変換器
240に供給する。
【００３３】 ワイドスクリーンテレビジョン全体に対する動作電圧
は、例えば、AC主電源により付勢するようにできる電源
70によって生成される。
【００３４】 ワイドスクリーンプロセッサ30を第３図により詳細に
示す。ワイドスクリーンプロセッサ30の主要な成分は、
ゲートアレー300、画面内画面回路301、アナログ−デジ
タル変換器とデジタル−アナログ変換器342,346、第２
のチューナ208、ワイドスクリーンプロセッサ・マイク
ロプロセッサ340（WSP μＰ）およびワイドスクリーン
出力エンコーダ227である。1fHおよび2fHシャーシの両
方に共通のワイドスクリーンプロセッサ30の詳細な部
分、例えばPIP回路が第６図に示されている。PIP回路30
1の重要な部分を構成する画面内画面プロセッサ320は第
７図により詳細に示されている。また、第８図には、ゲ
ートアレー300がより詳細に示されている。第３図に示
した、主および副信号路の部分を構成する多数の素子に
ついては、既に詳細に記述した。
【００３５】 第２のチューナ208には、IF段224とオーディオ段226
が付設されている。また、第２のチューナ208はWSP μ
P340と共に動作する。WSP μP340は入力／出力I/O部34
0Aとアナログ出力部340Bとを含んでいる。I/O部340Aは
色調（ティント）制御信号とカラー制御信号、外部RGB
ビデオソースを選択するためのINT/EXT信号、および、
スイッチSW1〜SW6用の制御信号を供給する。I/O部は、
また、偏向回路と陰極線管を保護するために、RGBイン
タフェース60からのEXT SYNC DET信号をモニタする。
アナログ出力部340Bは、それぞれのインタフェース回路
254,256および258を通して、垂直サイズ、左右調整およ
び水平位相用制御信号を供給する。
【００３６】 ゲートアレー300は主および副信号路からのビデオ情
報を組み合わせて、複合ワイドスクリーン表示、例え
ば、第１図の個々の部分に示されているものの１つを作
る働きをする。ゲートアレー用のクロック情報は、低域
通過フィルタ376と協同して動作する位相ロックループ3
74によって供給される。主ビデオ信号はアナログ形式
で、Y_M、U_MおよびV_Mで示した信号として、YUVフォー
マットでワイドスクリーンプロセッサに供給される。こ
れらの主信号は、第４図により詳細に示すアナログ−デ
ジタル変換器342と346によってアナログからデジタル形
式に変換される。
【００３７】 カラー成分信号は、上位概念的表記ＵおよびＶによっ
て示されており、これらは、Ｒ−ＹまたはＢ−Ｙ信号、
あるいは、ＩおよびＱ信号に付すことができる。システ
ムクロック周波数は1024fH（これは約16MHzである）な
ので、サンプルされたルミナンスの帯域幅は8MHzに制限
される。ＵおよびＶ信号は500KHz、あるいは、ワイドＩ
については1.5MHz、に制限されるので、カラー成分デー
タのサンプリングは、１つのアナログ−デジタル変換器
とアナログスイッチで行うことができる。このアナログ
スイッチ、即ち、マルチプレクサ344のための選択ライ
ンUV_MUXは、システムクロックを２で除して得た8MHzの
信号である。１クロック幅のライン開始SOLパルスが、
各水平ビデオラインの始点でこの信号を周期的に０にリ
セットする。ついで、UV_MUXラインは、その水平ライン
を通して、各クロックサイクル毎に状態が反転する。ラ
イン長さはクロックサイクルの偶数倍なので、一旦初期
化されると、UV_MUXの状態は、中断されることなく、0,
1,0,1…と変化する。アナログ−デジタル変換器342と34
6からのＹおよびUVデータストリームは、アナログ−デ
ジタル変換器が各々、１クロックサイクルの遅延を持っ
ているので、シフトしている。このデータシフトに対応
するために、主信号処理路304の補間器制御器349からの
クロックゲート情報も同ように遅延させられなければな
らない。このクロックゲート情報が遅延していないと、
削除が行われた時、UVデータは正しく対をなすように組
み合わされない。この点は、各UV対が１つのベクトルを
表すので、重要なことである。１つのベクトルからのＵ
成分は、他のベクトルからのＶ成分と対にすると、カラ
ーシフトが生じてしまう。そこで、先行する対からのＶ
サンプルは、その時のＵサンプルと共に削除される。こ
のUVマルチプレクス法は、各カラー成分（U,V）サンプ
ル対に対して２つのルミナンスサンプルがあるので、2:
1:1と称される。ＵおよびＶの双方に対するナイキスト
周波数はルミナンスのナイキスト周波数の２分の１に実
効的に減じられる。従って、ルミナンス成分に対するア
ナログ−デジタル変換器の出力のナイキスト周波数は8M
Hzとなり、一方、カラー成分に対するアナログ−デジタ
ル変換器の出力のナイキスト周波数は4MHzとなる。
【００３８】 PIP回路および／またはゲートアレーは、データ圧縮
をしても副データの解像度が増強されるようにする手段
を含むことができる。例えば、対（ペアド）ピクセル圧
縮およびディザリング（dithering）とデ（逆）ディザ
リング（dedithering）を含む、多くのデータ減縮およ
びデータ復元手法が開発されている。さらに、ビット数
が異なる異なったディザリングシーケンスや、ビット数
が異なる異なった対ピクセル圧縮が考えられている。多
数の特徴あるデータ減縮および復元手法の１つをWSP
μP340によって選択して、各特定の画面表示フォーマッ
トそれぞれについて表示ビデオの解像度を最大にするよ
うにすることができる。
【００３９】 ゲートアレー300は、FIFO356と358として実現できる
ラインメモリと協同して動作する補間器を含んでいる。
補間器とFIFOは主信号を必要に応じて再サンプル（リサ
ンプル）するために使用される。別に設けた補間器によ
って、副信号を再サンプルできる。ゲートアレー300中
のクロックおよび同期回路が主および副信号を組み合わ
せて、Y_MX、U_MXおよびV_MX成分を有する１つの出力ビ
デオ信号を作ることを含む、主および副の両信号のデー
タ操作を制御する。上記出力成分はデジタル−アナログ
変換器360,362および364によってアナログ形式に変換さ
れる。Ｙ、ＵおよびＶで示すアナログ形式の信号は、非
飛越し走査への変換のために、1fH−2fH変換器40に供給
される。また、Ｙ、ＵおよびＶ信号はエンコーダ227に
よってY/Cフォーマットに符号化されて、パネルのジャ
ックに、ワイドフォーマット比出力信号Y_OUT_EXT_/C_O
UT_EXTが出力される。スイッチSW5が、エンコーダ227の
ための同期信号を、ゲートアレーからのC_SYNC_MNと、P
IP回路からのC_SYNC_AUXから選択する。スイッチSW6
は、ワイドスクリーンパネル出力用の同期信号として、
Y_MとC_SYNC_AUXのどちらかを選択する。
【００４０】 水平同期回路の部分がより詳細に第14図に示されてい
る。位相比較器228は、低域通過フィルタ230、電圧制御
発振器232、除算器234およびキャパシタ236を含む位相
ロックループの一部をなしている。電圧制御発振器232
は、セラミック共振器または同等のもの238に応動し
て、32fHで動作する。電圧制御発振器の出力は、32で除
算されて、適切な周波数の第２の入力信号として位相比
較器228に供給される。分周器234の出力は1fH−REFタイ
ミング信号である。32fHREFタイミング信号と1fHREFタ
イミング信号は16分の１カウンタ400に供給される。2fH
出力がパルス幅回路402に供給される。分周器400を1fHR
EF信号によってプリセットすることにより、この分周器
は、確実に、ビデオ信号入力部の位相ロックループと同
期的して動作する。パルス幅回路402は2fH−REF信号
が、位相比較器404、例えば、CA1391が適正な動作を行
うようにするために充分なパルス幅を持つようにする。
位相比較器404は、低域通過フィルタ406と2fH電圧制御
発振器408を含む第２の位相ロックループの一部を構成
している。電圧制御発振器408は内部2fHタイミング信号
を発生し、この信号は順次走査される表示器を駆動する
ために用いられる。位相比較器404への他方の入力信号
は、2fHフライバックパルスまたはこれに関係付けられ
たタイミング信号である。位相比較器404を含む第２の
位相ロックループを用いることは、入力信号の各1fH期
間内で各2fH走査周期を対称になるようにするために役
立つ。このようにしなかった場合は、ラスタの分離、例
えば、ビデオラインの半分が右にシフトし、ビデオライ
ンの半分が左にシフトするというようなことが起きる。
【００４１】 第15図には、偏向回路50が詳細に示されている。回路
500は、異なる表示フォーマットを実現するために必要
な垂直過走査の所要量に応じてラスタの垂直のサイズを
調整するために設けられている。線図的に示すように、
定電流源502が垂直ランプキャパシタ504を充電する一定
量の電流IRAMPを供給する。トランジスタ506が垂直ラン
プキャパシタに並列に結合されており、垂直リセット信
号に応じて、このキャパシタを周期的に放電させる。い
かなる調整もしなければ、電流IRAMPは、ラスタに最大
可能な垂直サイズを与える。これは、第１図（ａ）に示
すような、拡大４×３表示フォーマット比信号ソースに
よりワイドスクリーン表示を満たすに必要とされる垂直
過走査の大きさに対応する。より小さな垂直ラスタサイ
ズが必要とされる場合は、可調整電流源508がIRAMPから
可変量の電流IADJを分流させて、垂直ランプキャパシタ
504をよりゆっくりと、より小さなピーク値まで充電す
る。可変電流源508は、垂直サイズ制御回路によって生
成された、例えば、アナログ形式の、垂直サイズ調整信
号に応動する。垂直サイズ調整回路500は手動垂直サイ
ズ調整回路510から独立しており、この手動垂直サイズ
調整は、ポテンショメータあるいは背面パネル調整ノブ
によって行うことができる。いずれの場合でも、垂直偏
向コイル512は適切な大きさの駆動電流を受ける。水平
偏向は、位相調整回路518、左右ピン補正回路514、2fH
位相ロックループ520および水平出力回路516によって与
えられる。
【００４２】 第16図には、RGBインタフェース60がより詳しく示さ
れている。最終的に表示される信号が、1fH−2fH変換器
40の出力と外部RGB入力から選択される。ここで述べる
ワイドスクリーンテレビジョンを説明するために、外部
RGB入力をワイド表示フォーマット比の順次走査ソース
であるとする。外部RGB信号とビデオ信号入力部20から
の複合ブランキング信号がRGB−YUV変換器610に入力さ
れる。外部RGB信号に対する外部2fH複合同期信号が外部
同期信号分離器600に入力される。垂直同期信号の選択
はスイッチ608によって行われる。水平同期信号の選択
はスイッチ604によって行われる。ビデオ信号の選択は
スイッチ606によって行われる。スイッチ604,606,608の
各々はWSP μP340によって生成される内部／外部制御
信号に応動する。内部ビデオソースを選択するか外部ビ
デオソースを選択するかは、利用者の選択である。しか
し、外部RGBソースが接続されていない、あるいは、タ
ーンオンされていない時に、使用者が不用意にそのよう
な外部ソースを選択した場合、あるいは、外部ソースが
なくなった場合は、垂直ラスタが崩れ、陰極線管に重大
な損傷を生じさせる可能性がある。そこで、外部同期検
出器602が外部同期信号の存在を検出する。この信号が
ない場合には、スイッチ無効化制御信号が各スイッチ60
4,606,608に送られ、外部RGBソースからの信号がない時
に、このような外部RGBソースが選択されることを防止
する。RGB−YUV変換器610も、WSP μP340から色調およ
びカラー制御信号を受ける。
【００４３】 本発明の構成によるワイドスクリーンテレビジョンで
あって、1fH水平走査で動作するようにしたものの全体
的なブロック図を第４図に符号11を付して示す。第２図
に示すテレビジョン10の対応部分に実質的に相当するテ
レビジョン11の部分には同じ参照符号を付してある。全
体として、テレビジョン11は、ビデオ信号入力部21、シ
ャーシあるいはTVマイクロプロセッサ216、ワイドスク
リーンプロセッサ31、水平偏向回路52、垂直偏向回路5
6、映像管駆動回路242、直視型または投写型映像管24
4、および電源70を含んでいる。1fH−2fH変換器およびR
GBインタフェースは用いられない。従って、外部からの
ワイド表示フォーマット比RGB信号を2fH走査周波数で表
示するための構成はない。種々の回路を異なる機能ブロ
ックにグループ分けしたのは、説明の便のためであり、
これらの回路の相対的な物理的位置を限定することを意
図するものではない。
【００４４】 ビデオ信号入力部21は、異なるビデオソースからの複
数の複合ビデオ信号を受信するようにされている。ビデ
オ信号は主ビデオ信号および副ビデオ信号として、選択
的に切り換えることができる。RFスイッチ204は２つの
アンテナ入力ANT1とANT2を持っている。これらの入力は
無線放送アンテナによる受信とケーブルからの受信の両
方のための入力を表わす。RFスイッチ204は、第１のチ
ューナ206と第２のチューナ208に、どちらのアンテナ入
力を供給するかを制御する。第１のチューナ206の出力
は、ワンチップ203への入力となる。ワンチップ203は、
同調制御、水平および垂直偏向制御、ビデオ制御に関係
する多数の機能を果たす。図示のワンチップ203は産業
用のTA8680である。第１のチューナ206からの信号から
ワンチップで生成されたベースバンドビデオ信号VIDEO
OUTはビデオスイッチ200とワイドスクリーンプロセッ
サ31のTV1入力への入力となる。ビデオスイッチ200への
他のベースバンドビデオ入力はAUX1とAUX2で示されてい
る。これらの入力は、ビデオカメラ、ビデオレコーダ等
に用いることができる。シャーシまたはTVマイクロプロ
セッサ216によって制御されるビデオスイッチ200の出力
はSWITCHED VIDEOと示されている。このSWITCHED VID
EOはワイドスクリーンプロセッサ31へ別の入力として供
給される。
【００４５】 第５図を参照すると、ワイドスクリーンプロセッサ中
のスイッチSW1は、Y/Cデコーダ210への入力となるSELEC
TED COMP OUTビデオ信号として、TV1信号とSWITCHED
VIDEO信号の一方を選択する。Y/Cデコーダ210は適応
型ラインコム形フィルタの形で実現できる。Y/Cデコー
ダ210へは、さらに別のビデオソースS1も入力される。S
1はＳ−VHSソースを表わし、別々のルミナンス信号およ
びクロミナンス信号から成っている。いくつかの適応型
ラインコム形フィルタでY/Cデコーダの一部として組込
まれているような、あるいは、別のスイッチとして実現
してもよいスイッチがTVマイクロプロセッサ216に応動
して、Y_MおよびC_INとして示した出力として、一対の
ルミナンスおよびクロミナンス信号を選択する。選択さ
れた対をなすルミナンスおよびクロミナンス信号は、そ
の後は、主信号として見なされ、主信号路に沿って処理
される。ワイドスクリーンプロセッサ中のデコーダ／復
調器が色差信号U_MおよびV_Mを発生する。Y_M、U_Mおよ
びV_M信号は、ゲートアレー300でその後の信号処理のた
めに、ワイドスクリーンプロセッサでデジタル形式に変
換する。
【００４６】 機能的にはワイドスクリーンプロセッサ31の一部と定
義される第２のチューナ208がベースバンドビデオ信号T
V2を生成する。スイッチSW2が、Y/Cデコーダ220への入
力として、TV2信号とSWITCHED VIDEO信号の１つを選
ぶ。Y/Cデコーダ220は適応型ラインコム形フィルタとし
て実施できる。スイッチSW3とSW4が、Y/Cデコーダ220の
ルミナンスおよびクロミナンス出力と、Y_EXT/C_EXTで
示す外部ビデオソースのルミナンスおよびクロミナンス
信号およびY_M、C_INの１つを選択する。Y_EXT/C_EXT信
号は、Ｓ−VHS入力S1に対応する。Y/Cデコーダ220とス
イッチSW3とSW4は、いくつかの適応型ラインコム形フィ
ルタに、組み合わせてもよい。スイッチSW3とSW4の出力
は、この後は、副信号と考えられて、副信号路に沿って
処理される。選択されたルミナンス出力はY_Aとして示
されている。選択されたクロミナンスは色差信号U_AとV
_Aに変換される。Y_A信号、U_A信号およびV_A信号は、
その後の信号処理のためにデジタル形式に変換される。
主および副信号路中でビデオ信号ソースの切り換えを行
う構成により、異なる画像表面フォーマットの異なる部
分についてのビデオソース選択をどのようにするかにつ
いての融通性が大きくなる。
【００４７】 ワイドスクリーンプロセッサ31は、副ビデオ信号の特
殊な信号処理を行うピクチャ・イン・ピクチャ（画面内
画面）プロセッサ320を含んでいる。画面内画面という
用語は、時には、PIPあるいはピクス・イン・ピクス（p
ix−in pix）と省略される。ゲートアレー300が、第１
図（ｂ）〜第１図（ｉ）の例で示されているような、種
々の表示フォーマットで主および副ビデオ信号データを
組み合わせる。画面内画面プロセッサ320とゲートアレ
ー300はワイドスクリーンマイクロプロセッサ（WSP μ
Ｐ）340の制御下にある。マイクロプロセッサ340は、直
列バスを介してTVマイクロプロセッサ216に応動する。
この直列バスは、データ、クロック信号、イネーブル信
号およびリセット信号用の４本の信号ラインを含んでい
る。ワイドスクリーンプロセッサ31は、また、３レベル
のサンドキャッスル（砂で作った城）信号として、複合
垂直ブランキング／リセット信号を発生する。あるい
は、垂直ブランキング信号とリセット信号は別々の信号
として生成してもよい。複合ブランキング信号はビデオ
信号入力部によってRGBインタフェースに供給される。
【００４８】 主信号路の水平および垂直同期成分は、ワイドスクリ
ーンプロセッサの一部である復調器288の一部をなす同
期分離器286で生成される。水平同期成分は1fH位相ロッ
クループ290へ入力される。副ビデオ信号の水平および
垂直同期信号はワイドスクリーンプロセッサ31内の同期
分離器250によって生成される。WSP μP340からの左右
ピン調整および水平位相制御信号に応動する水平偏向回
路52がワンチップと協働する。垂直偏向回路56は垂直サ
イズ制御回路54に応動する。垂直サイズ制御回路54はWS
P μP340からの垂直サイズ制御信号に応動し、前述し
た2fHシャーシの垂直サイズ制御と同様の動作をする。
【００４９】 ワイドスクリーンプロセッサ31を第５図により詳細に
示す。このワイドスクリーンプロセッサの主要な成分
は、ゲートアレー300、画面内画面回路301、アナログ−
デジタル変換器とデジタル−アナログ変換器と、第２の
チューナ208、ワイドスクリーンプロセッサ・マイクロ
プロセッサ340およびワイドスクリーン出力エンコーダ2
27である。1fHおよび2fHシャーシの両方に共通のワイド
スクリーンプロセッサの詳細な部分、例えば、PIP回
路、が第６図に示されている。PIP回路301の重要な部分
を構成する画面内画面プロセッサ320は第７図により詳
細に示されている。また、第８図には、ゲートアレー30
0がより詳細に示されている。第３図に示した、主およ
び副信号路の部分を構成する多数の素子については、既
に詳細に記述した。また、多数の他の素子、例えば、第
２のチューナ208、WSP μP340およびインタフェース出
力、アナログ−デジタルおよびデジタル−アナログ変換
器、ゲートアレー300、PIP回路301、PLL374等は、実質
的に第３図に関係して説明したように動作する。従っ
て、その詳細は繰り返さない。
【００５０】 主ビデオ信号はY_MおよびC_INとして示した信号とし
てアナログ形式でワイドスクリーンプロセッサに供給さ
れる。信号C_INは復調器288によって色差信号U_Mおよび
V_Mにデコードされる。これらの主信号は、第６図によ
り詳しく示すアナログ−デジタル変換器342と346によっ
て、アナログ形式からデジタル形式に変換される。副ビ
デオデータも、Y_A、U_AおよびV_Aとして示した信号と
して、アナログ形式でかつYUVフォーマットで供給され
る。PIP回路301において、これらの副信号はデジタル形
式に変換され、データ圧縮され、主信号との同期化に備
えてフィールドメモリに記憶され、選択された画面表示
フォーマットに必要とされる時に、主信号と、例えば、
ライン対ラインベースでマルチプレクスすることによっ
て、組み合わせるためにゲートアレー300に供給され
る。PIP回路の動作は図６を参照して、さらに詳しく説
明される。PIP回路および／またはゲートアレーには、
データ圧縮をした場合でも、副データの解像度を増強す
る手段を設けてもよい。Y,U,Vで示したアナログ形式の
信号はエンコーダ227に供給され、ワイドフォーマット
比の出力信号Y_OUT_EXT/C_OUT_EXTが形成される。これ
らの信号は、この場合は、ワンチップ203へ入力され
る。エンコーダ227はゲートアレーからはC_SYNC_MNのみ
を受けとる。スイッチSW5が、アナログ−デジタル変換
器への入力として、Y_MとC_SYNC_AUXの一方を選択す
る。このワンチップはRGBマルチプレクス241に対するYU
Vフォーマット信号を生成する。RGBマトリクス241は、Y
_OUT_EXT信号とC_OUT_EXTからRGBフォーマット信号を映
像管駆動回路に供給する。
【００５１】 第６図は、第３図と第５図にそれぞれ示した1fHおよ
び2fHシャーシの両方に共通のワイドスクリーンプロセ
ッサ30と31をさらに詳細に示すブロック図である。Y_
A、U_AおよびV_A信号が、解像度処理回路370を含むこと
のできる画面内画面プロセッサ320の入力となる。本発
明の一態様によるワイドスクリーンテレビジョンは、ビ
デオの伸張および圧縮ができる。第１図にその一部を示
した種々の複合表示フォーマットにより実現される特殊
効果は画面内画面プロセッサ320によって生成される。
このプロセッサ320は、解像度処理回路370からの解像度
処理されたデータ信号Y_RP、U_RPおよびV_RPを受信する
ように構成できる。解像度処理は常に必要なわけではな
く、選択された表示フォーマット中に行われる。第５図
に、画面内画面プロセッサ320がさらに詳細に示されて
いる。画面内画面プロセッサの主要成分は、アナログ−
デジタル変換器部322、入力部324、高速スイッチ（FS
W）およびバス部326、タイミングおよび制御部328、お
よびデジタル−アナログ変換部330である。タイミング
および制御部328の詳細が第13図に示されている。
【００５２】 画面内画面プロセッサ320は、例えば、トムソン・コ
ンシューマ・エレクトロニクス・インコーポレイテッド
により開発された基本CPIPチップを改良したものとして
実施できる。多数の特徴あるいは特殊効果が可能であ
る。次はその一例である。基本的な特殊効果は、第１図
（ｃ）に示すような、大きい画面上に小さい画面が置か
れたものである。これらの大小の画面は同じビデオ信号
あるいは別のビデオ信号からでもよく、また、入れ換え
もできる。一般に、オーディオ信号は常に大きい画面に
対応するように切り換えられる。小画面はスクリーン上
の任意の位置に動かすこともできるし、あるいは、多数
の予め定められた位置に移させることができる。ズーム
効果は、小画面のサイズを、例えば、多数の予め設定さ
れたサイズの任意のものへ大きくしたり小さくしたりす
る。ある点において、例えば、第１図（ｄ）に示す表示
フォーマットの場合、大小の画面は同じ大きさとなる。
【００５３】 単一画面モード、例えば、第１図（ｂ）、第１図
（ｅ）あるいは第１図（ｆ）に示すモードの場合、使用
者は、その単一画面の内容を、例えば、1.0:1〜5.1:1の
比の範囲でステップ状にズーム・インすることができ
る。ズームモードでは、使用者は画面内容をサーチし、
あるいは、パンして、スクリーン上の画像を画面の異な
る領域内で動かすことができる。いずれの場合でも、小
さい画面、大きい画面あるいはズームした画面を静止画
面（静止画面フォーマット）として表示できる。この機
能により、ビデオの最後の９フレームを繰り返しスクリ
ーン上に表示するストロボフォーマットが可能となる。
フレームの繰り返し率は、１秒につき30フレームから０
フレームまで換えることができる。
【００５４】 本発明の別の構成によるワイドスクリーンテレビジョ
ンで使用される画面内画面プロセッサは上述した基本的
なCPIPチップの現在の構成とは異なる。基本的CPIPチッ
プを16×９スクリーンを有するテレビジョンに使用する
場合で、ビデオスピードアップ回路を用いない場合は、
広い16×９スクリーンを走査することによって、実効的
に水平方向に4/3倍の拡大が生じ、そのために、アスペ
クト比歪みが生じてしまう。画面中の物体は水平方向に
細長くなる。外部スピードアップ回路を用いた場合は、
アスペクト比歪みは生じないが、画面がスクリーン全体
に表示されない。
【００５５】 通常のテレビジョンで使用されているような基本CPIP
チップを基にした既存の画面内画面プロセッサは、ある
望ましくない結果を伴う特別な態様で動作させられる。
入来ビデオは、主ビデオソースの水平同期信号にロック
された640fHのクロックでサンプルされる。即ち、CPIP
チップに結合されたビデオRAMに記憶されたデータは、
入来する副ビデオソースに対しオーソゴナル（orthogon
al）にサンプルされない。これが、フィールド同期にお
ける基本CPIP方法上の根本的な制約である。入力サンプ
リング率の非オーソゴナルな性質のために、サンプルさ
れたデータにスキューエラーが生じてしまう。この制限
は、ビデオRAMが、データの書き込みと読み出しに同じ
クロックを使わねばならないCPIチップと共に用いられ
ていることの結果である。例えばビデオRAM350のような
ビデオRAMからのデータが表示される時は、スキューエ
ラーは、画面の垂直端縁に沿ったランダムなジッタとし
て現れ、一般には、非常に不快であると考えられてい
る。
【００５６】 基本的なCPIPチップと異なり、本発明の構成に従う画
面内画面プロセッサ320では、複数の選択可能な表示モ
ードの１つとして、ビデオデータを非対称に圧縮するよ
うに変更されている。この動作モードでは、画面は水平
方向に4:1で圧縮され、垂直方向には3:1で圧縮される。
この非対称圧縮モードにより、アスペクト比歪みを有す
る画面が生成されて、ビデオRAMに記憶される。画面中
の事物は水平方向に詰め込まれる。しかし、これらの画
面が通常の通り、例えば、チャンネル走査モードで、読
み出されて、16×９表示フォーマット比スクリーン上に
表示されると、画面は正しく見える。この画面なスクリ
ーンを満たし、アスペクト比歪みは生じない。本発明の
この態様による非対称圧縮モードを用いると、外部スピ
ードアップ回路を用いることなく、16×９のスクリーン
上に特別の表示フォーマットを生成することが可能とな
る。
【００５７】 第13図は、例えば、上述したCPIPチップを変更した画
面内画面プロセッサのタイミングおよび制御部328のブ
ロック図であり、このタイミングおよび制御部328は、
複数の選択可能な表示モードの１つとしての非対称圧縮
を行うためのデシメーション（decimation）回路328Cを
含んでいる。残りの表示モードは異なるサイズの副画面
を生成できる。水平方向および垂直デシメーション回路
の各々はWSP μP340の制御の下に値のテーブルから圧
縮係数を求めるようにプログラムされたカウンタを含ん
でいる。値の範囲は1:1、2:1、3:1等とすることができ
る。圧縮係数は、テーブルをどのように構成するかに応
じて対称的にも非対称にもできる。圧縮比の制御は、WS
P μP340の制御下で、完全にプログラマブルな汎用デ
シメーション回路によって行うことができる。
【００５８】 全スクリーンPIPモードでは、自走発振器348と共に働
く画面内画面プロセッサは、例えば適応形ラインコム形
フィルタとすることのできるデコーダからY/C入力を受
取り、この信号をY,U,Vカラー成分に復号し、水平およ
び垂直同期パルスを生成する。これらの信号は、ズー
ム、静止、チャンネル走査などの種々の全スクリーンモ
ードのために、画面内画面プロセッサで処理される。例
えば、チャンネル走査モード中、ビデオ信号入力部から
の水平および垂直同期は、サンプルされた信号（異なる
チャンネル）が互いに関連性のない同期パルスを有し、
また、見かけ上、時間的にランダムな時点で切り換えら
れるので、何度も中断するであろう。従って、サンプル
クロック（および読み出し／書き込みビデオRAMクロッ
ク）は自走発振器によって決められる。静止およびズー
ムモード用には、サンプルクロックは入来ビデオ水平同
期信号にロックされる。これらの特別なケースでは、入
来ビデオ水平同期の周波数は表示クロック周波数と同じ
である。
【００５９】 再び第６図を参照すると、画面内画面プロセッサから
のアナログ形式のY,U,VおよびC_SYNC（複合同期）出力
は、エンコーダ回路366でY/C成分へ再符号化することが
できる。エンコーダ回路366は3.58MHz発振器380と協同
して動作する。このY/C_PIP_ENC信号は、再符号化Y/C成
分を主信号のY/C成分の代わりに用いることを可能とす
るY/Cスイッチ（図示せず）に接続してもよい。この点
以後、PIP符号化Y,U,Vおよび同期信号が、シャーシの残
部における水平および垂直タイミングの基礎となる。こ
の動作モードは、主信号路中の補間器およびFIFOの動作
に基づくPIPのズームモードの実行に適している。
【００６０】 マルチチャンネルモード、例えば、図１（ｉ）に示す
モードでは、予め定められた走査リストの12のチャンネ
ルを同時に12枚の小さな画面に表示できる。画面内画面
プロセッサは、3.58MHz発振器348に応動する内部クロッ
クを持っている。入来副信号はアナログ形式からデジタ
ル形式に変換され、選ばれた特殊効果に応じて、ビデオ
RAM350にロードされる。前述した技術トレーニングマニ
ュアルの例では、コンパイルされた特殊効果は、主信号
ビデオデータと組み合わせる前に、画面内画面プロセッ
サでアナログ形式に再変換される。しかし、ここに記述
するワイドスクリーンテレビジョンでは、１つには、利
用できる異なるクロック周波数の数に制限があることに
より、副データは、それ以上画面内画面プロセッサ320
による処理を受けることなく、ビデオRAM350から直接出
力される。クロック信号の数を少なくすることにより、
テレビジョンの回路中での無線周波数干渉を減じること
ができるという利点がある。
【００６１】 さらに第７図を参照すると、画面内画面プロセッサ32
0は、アナログ−デジタル変換器322、入力部324、高速
スイッチFSWおよびバス制御部326、タイミングおよび制
御部328、およびデジタル−アナログ変換部330を含んで
いる。一般に、画面内画面プロセッサ320は、ビデオ信
号をデジタル化してルミナンス（Ｙ）および色差信号
（U,V）とし、その結果をサブサンプルして、上述した
ような１メガビットのビデオRAM350に記憶させる。画面
内画面プロセッサ320に付設されているビデオRAM350は
１メガビットのメモリ容量を持つが、これは、８ビット
サンプルでビデオデータの１フィールド全部を記憶する
には充分な大きさではない。メモリ容量を増すことは、
費用がかかり、さらに複雑な処理回路構成が必要となる
であろう。副チャンネルのサンプル当たりのビット数を
少なくすることは、全体を通じて８ビットサンプルで処
理される主信号に対して、量子化解像度、あるいは、帯
域幅の減少を意味する。この実効的な帯域幅減少は、副
表示画面が相対的に小さい時は、通常問題とはならない
が、副表示画面が相対的に大きい、例えば、主表示画面
と同じサイズの場合は、問題となる可能性がある。解像
度処理回路370が、副ビデオデータの量子化解像度ある
いは実効帯域幅を増強させるための１つまたはそれ以上
の手法を選択的に実施することができる。例えば、対
（ペアド）ピクセル圧縮およびディザリングとデ（逆）
ディザリングを含む多数のデータ減縮およびデータ復元
手法が開発されている。ディザリング回路は、ビデオRA
M350の下流、例えば、以下に詳述するように、ゲートア
レーの副信号路中に配置する。さらに、異なるビット数
を伴う異なるディザリングと逆ディザリングシーケン
ス、および、異なるビット数の異なる対ピクセル圧縮が
考えられる。各特定の画面表示フォーマットに対して表
示ビデオの解像度を最大にするために、多数の特殊なデ
ータ減縮および復元手法の１つをWSP μＰによって選
ぶことができる。
【００６２】 ルミナンスおよび色差信号は、8:1:1の６ビットY,U,V
形式で記憶される。即ち、各成分は６ビットサンプルに
量子化される。色差サンプルの各対に対し８個のルミナ
ンスサンプルがある。画面内画面プロセッサ320は、入
来ビデオデータが、入来副ビデオ同期信号にロックされ
た640fHクロック周波数でサンプルされるようなモード
で動作させられる。このモードでは、ビデオRAMに記憶
されたデータはオーソゴナルにサンプルされる。データ
が画面内画面プロセッサのビデオRAM350から読み出され
る時は、このデータは入来副ビデオ信号にロックされた
同じ640fHクロックを用いて読み出される。しかし、こ
のデータはオーソゴナルにサンプルされ記憶されるが、
そして、オーソゴナルに読み出せるが、主および副ビデ
オソースの非同期性のために、ビデオRAM350から直接オ
ーソゴナルには表示できない。主および副ビデオソース
は、それらが同じビデオソースからの信号を表示してい
る時のみ、同期していると考えられる。
【００６３】 ビデオRAM350からのデータの出力である副チャンネル
を主チャンネル同期させるには、さらに処理を行う必要
がある。第６図を再び参照すると、ビデオRAMの４ビッ
ト出力ポートからの８ビットデータブロックを再組み合
わせするために、２つの４ビットラッチ352Aと352Bが用
いられる。この４ビットラッチは、データクロック周波
数を1280fHから640fHに下げる。
【００６４】 一般には、ビデオ表示および偏向系は主ビデオ信号に
同期化される。前述したように、ワイドスクリーン表示
を満たすようにするためには、主ビデオ信号はスピード
アップされねばならない。副ビデオ信号は、第１のビデ
オ信号とビデオ表示とに、垂直同期せねばならない。副
ビデオ信号は、フィールドメモリ中で１フィールド周期
の何分の１かだけ遅延させ、ラインメモリで伸張させる
ようにすることができる。副ビデオデータの主ビデオデ
ータへの同期化は、ビデオRAM350をフィールドメモリと
して利用し、先入れ先出し（FIFO）ラインメモリ装置35
4を信号の伸張に利用することにより行われる。FIFO354
のサイズは2048×８である。FIFOのサイズは、読み出し
／書き込みポインタの衝突（collision）を避けるに必
要であると合理的に考えられる最低ライン記憶容量に関
係する。読み出し／書き込みポインタの衝突は、新しい
データがFIFOに書き込まれ得る時がくる前に、古いデー
タがFIFOから読み出される時に生じる。読み出し／書き
込みポインタの衝突は、また、古いデータがFIFOから読
み出される時がくる前に、新しいデータがメモリを上書
き（overwrite）する時にも生じる。
【００６５】 ビデオRAM350からの８ビットのDATA_PIPデータブロッ
クは、ビデオデータをサンプルするために用いたものと
同じ画面内画面プロセッサ640fHクロック、即ち、主信
号ではなく副信号にロックされた640fHクロックを用い
て2048×8FIFO354に書き込まれる。FIFO354は、主ビデ
オチャンネルの水平同期成分にロックされた1024fHの表
示クロックを用いて読み出される。互いに独立した読み
出しおよび書き込みポートクロックを持った複数ライン
メモリ（FIFO）を用いることにより、第１の周波数でオ
ーソゴナルにサンプルされたデータを第２の周波数でオ
ーソゴナルに表示することができる。しかし、読み出し
および書き込み両クロックが非同期の性質を持っている
ことにより、読み出し／書き込みポインタの衝突を避け
るための対策をとる必要がある。
【００６６】 ゲートアレー300は、ワイドスクリーンプロセッサ30
（第３図参照）と31（第５図参照）の両方に共通であ
る。主信号路304、副信号路306および出力信号路312が
ブロック図の形で第８図に示されている。ゲートアレー
はさらに、クロック／同期回路320とWSP μＰデコーダ
310を含んでいる。WSP μＰデコーダ310のWSP DATAで
示したデータおよびアドレス出力ラインは、画面内画面
プロセッサ320と解像度処理回路370と同様に、上述した
主回路および信号路にも供給される。ある回路がゲート
アレーの一部をなすかなさないかは、殆ど、本発明の構
成の説明を容易にするための便宜上の事項である。
【００６７】 ゲートアレーは、異なる画面表示フォーマットを実行
するために、必要に応じて、主ビデオチャンネルを伸張
し、圧縮し、あるいは、切り詰める作用をする。ルミナ
ンス成分Y_MNが、ルミナンス成分の補間の性質に応じた
長さの時間、先入れ先出し（FIFO）ラインメモリ356に
記憶される。組み合わされたクロミナンス成分U/V_MNは
FIFO358に記憶される。副信号のルミナンスおよびクロ
ミナンス成分Y_PIP、U_PIPおよびV_PIPはデマルチプレ
クサ355によって生成される。ルミナンス成分は、必要
とあれば、回路357で解像度処理を受け、必要とあれ
ば、補間器359によって伸張されて、出力として信号Y_A
UXが生成される。
【００６８】 ある場合には、副表示が第１図（ｄ）に示すように主
信号表示と同じ大きさとなることがある。画面内画面プ
ロセッサおよびビデオRAM350に付随するメモリの制限の
ために、そのような大きな面積を満たすには、データ
点、即ち、ピクセルの数が不足することがある。そのよ
うな場合には、解像度処理回路357を用いて、データ圧
縮あるいは減縮の際に失われたピクセルに置き代えるべ
きピクセルを副ビデオ信号に復元することができる。こ
の解像度処理は第６図に示された回路370によって行わ
れるものに対応させることができる。例えば、回路370
はディザリング回路とし、回路357をデディザリング回
路とすることができる。
【００６９】 副ビデオ入力データは640fHの周波数でサンプルさ
れ、ビデオRAM350に記憶される。副データはビデオRAM3
50から読み出され、VRAM_OUTとして示されている。PIP
回路301は、また、副画面を水平および垂直方向に、非
対称に減縮することができると同時に、同じ整数の係数
分の１に減縮することもできる。第10図を参照すると、
副チャンネルデータは、４ビットラッチ352Aと352B、副
FIFO354、タイミング回路369および同期回路368によっ
て、バッファされ主チャンネルデジタルビデオに同期化
される。VRAM_OUTデータは、デマルチプレクサ355によ
って、Ｙ（ルミナンス）、Ｕ、Ｖ（カラー成分）および
FSW_DAT（高速スイッチデータ）に分類される。FSW_DAT
は、どのフィールド型式がビデオRAMに書き込まれたか
を示す。PIP_FSW信号がPIP回路から直接供給され、ビデ
オRAMから読み出されたどのフィールドが小画面モード
時に表示されるべきかを決めるために、出力制御回路32
1に供給される。
【００７０】 副チャンネルは640fHでサンプルされ、一方主チャン
ネルは1024fHサンプルされる。副チャンネルFIFO354
は、データを、副チャンネルサンプル周波数から主チャ
ンネルクロック周波数に変換する。この過程において、
ビデオ信号は8/5すなわち1024/640の圧縮を受ける。こ
れは、副チャンネル信号を正しく表示するに必要な4/3
の圧縮より大きい。従って、副チャンネルは、４×３の
小画面を正しく表示するためには、補間器359によって
伸張されねばならない。補間器359は補間器制御回路371
によって制御され、補間器制御回路371自身はWSP μP3
40に応動する。必要とされる補間器による伸張の量は5/
6である。伸張係数Ｘは次のようにして決められる。
【００７１】 Ｘ＝（640/1024）×（4/3）＝5/6 クロミナンス成分U_PIPとV_PIPは回路367によって、
ルミナンス成分の補間の内容に応じて決まる長さの時間
遅延され、信号V_AUXとV_AUXが出力として生成される。
主信号と副信号のそれぞれのＹ、ＵおよびＶ成分は、FI
FO354,356および358の読み出しイネーブル信号を制御す
ることにより、出力信号路312中のそれぞれのマルチプ
レクサ315,317および319で組み合わされる。マルチプレ
クサ315,317,319は出力マルチプレクサ制御回路321に応
動する。この出力マルチプレクサ制御回路321は、画面
内画面プロセッサ320とWSP μP340からのクロック信号
CLK、ライン開始信号SOL、Ｈ−カウント（COUNT）信
号、垂直ブランキングリセット信号および高速スイッチ
の出力に応動する。マルチプレクスされたルミナンスお
よびクロミナンス成分Y_MX、U_MXおよびV_MXは、それぞ
れのデジタル／アナログ変換器360,362および364に供給
される。第６図に示すように、このデジタル−アナログ
変換器360,362,364の後段には、それぞれ低域通過フィ
ルタ361,363,365が接続されている。画面内画面プロセ
ッサ、ゲートアレーおよびデータ減縮回路の種々の機能
はWSP μP340によって制御される。WSP μP340は、こ
れに直列バスを介して制御されたTV μP216に応動す
る。この直列バスは、図示のように、データ、クロック
信号、イネーブル信号およびリセット信号用のラインを
有する４本ラインバスとすることができる。WSP μP34
0はWSP μＰデコーダ310を通じてゲートアレーの種々
の回路と交信する。
【００７２】 あるケースでは、４×3NTSCビデオを、表示画面のア
スペクト比歪みを避けるために、係数4/3で圧縮するこ
とが必要となる。別のケースでは、通常は垂直方向のズ
ーミングをも伴う、水平ズーミングを行うために、ビデ
オを伸張することもある。33％までの水平ズーミング動
作は、圧縮を4/3未満に減じることによって行うことが
できる。サンプル補間器は、Ｓ−VHSフォーマットでは
5.5MHzまでとなるルミナンスビデオ帯域幅が、1024fHの
時は8MHzであるナイキスト折返し周波数の大きなパーセ
ンテージを占めるので、入来ビデオを新たなピクセル位
置に計算しなおすために用いられる。
【００７３】 第８図に示すように、ルミナンスデータY_MNは、ビデ
オの圧縮または伸張に基づいてサンプル値を再計算（re
calculate）する主信号路304中の補間器354を通され
る。スイッチ、即ち、ルート選択器323および331の機能
は、FIFO356と補間器354の相対位置に対する主信号路30
4のトポロジーを反転させることである。即ち、これら
のスイッチは、例えば圧縮に必要とされる場合などに、
補間器354をFIFO356に先行させるか、画面伸張に必要と
される場合のように、FIFO356を補間器354に先行させる
かを選択する。スイッチ323と331はルート制御回路335
に応動し、この回路335自体はWSP μP340に応動する。
小画面のモードでは、副ビデオ信号がビデオRAM350に記
憶するために圧縮され、実用目的には伸張のみが必要で
あることが想起されよう。従って、副信号路にはこれら
に相当するスイッチは不要である。
【００７４】 主信号路は第11図により詳細に示されている。スイッ
チ323は２つのマルチプレクサ325と327で構成されてい
る。スイッチ331はマルチプレクサ333によって構成され
ている。これら３つのマルチプレクサはルート制御回路
355に応動し、このルート制御回路335自体はWSP μP34
0に応動する。水平タイミング／同期回路339が、ラッチ
347,351およびマルチプレクサ353の動作を制御し、ま
た、FIFOの書き込みと読み出しを制御するタイミング信
号を発生する。クロック信号CLKとライン開始信号SOLは
クロック／同期回路320によって生成される。アナログ
−デジタル変換制御回路369は、Y_MN、WSP μP340、お
よびUV MNの最上位ビットに応動する。
【００７５】 補間器制御回路349は、中間ピクセル位置値（Ｋ）、
補間器補償フィルタ重み付け（Ｃ）、および、ルミナン
スに対するクロックゲーティング情報CGYとカラー成分
に対するクロックゲーティング情報CGUVを生成する。圧
縮を行うためにサンプルをいくつかのクロック時に書き
込まれないようにし、あるいは、伸張のために、いくつ
かのサンプルを複数回読み出せるようにするために、FI
FOデータの中断（デシメーション）または繰り返しを行
わせるのが、このクロックゲーティング情報である。
【００７６】 FIFOを用いてビデオ圧縮および伸張を実施することが
可能である。例えば、WR_EN_MN_Y信号により、データを
FIFO356に書き込むことができる。４個目ごとのサンプ
ルがこのFIFOに書き込まれることを禁止することができ
る。これによって、4/3圧縮が行われる。FIFOから読み
出されるデータが凹凸にならずに、滑らかとなるよう
に、FIFOに書き込まれているルミナンスサンプルを再計
算するのは、補間器337（第11図参照）の機能である。
伸張は圧縮と全く逆の態様で行うことができる。圧縮の
場合は、書き込みイネーブル信号に、禁止パルスの形で
クロックゲーティング情報が付されている。データの伸
張のためには、クロックゲーティング情報は読み出しイ
ネーブル信号に適用される。これにより、データがFIFO
356から読み出される時に、データの中断（ポーズ）が
行われる。この場合、サンプルされたデータを凹凸のあ
る状態から滑らかになるように再計算するのは、この処
理中はFIFO356に後続する位置にある補間器337の機能で
ある。伸張の場合、データは、FIFO356から読み出され
ている時および補間器337にクロック書き込みされてい
る時に、中断されねばならない。これは、データが連続
して補間器337中をクロックされる圧縮の場合と異な
る。圧縮および伸張の両方の場合において、クロックゲ
ーティング動作は、容易に、同期した態様で行わせるこ
とができる。即ち、各動作は、システムクロック1024fH
の立ち上がりエッジを基礎にして生じる。
【００７７】 ルミナンス補間のためのこの構成には多数の利点があ
る。クロックデーティング動作、即ち、データデシメー
ションおよびデータ繰り返しは同期的に行うことができ
る。切り換え可能なビデオデータのトポロジーを用いて
補間器とFIFOの位置の切り換えを行わなければ、データ
の中断または繰り返しのために、書き込みまたは読み出
しクロックはダブルクロック（double clock）されねば
ならなくなってしまう。この「ダブルクロックされる」
という語は、１つのクロックサイクル中に２つのデータ
点がFIFOに書き込まれる、あるいは、１つのクロックサ
イクル中に２つのデータ点がFIFOから読み出されねばな
らないという意味である。その結果、書き込みまたは読
み出しクロック周波数がシステムクロック周波数の２倍
とならねばならないので、回路構成をシステムクロック
に同期して動作するようにすることはできない。さら
に、この切り換可能なトポロジーは圧縮と伸張の両方の
目的に対して、１つの補間器と１つのFIFOしか必要とし
ない。ここに記載したビデオ切り換構成を用いなけれ
ば、圧縮と伸張の両機能を達成するために、２つのFIFO
を用いた場合のみ、ダブルクロッキングを避けることが
できる。その場合は、伸張用の１つのFIFOを補間器の前
に置き、圧縮用の１つのFIFOを補間器の後に置く必要が
ある。
【００７８】 副信号の補間は副信号路306で行われる。PIP回路301
が、６ビットY,U,V、8:1:1メモリであるビデオRAM350を
操作して、入来ビデオデータを記憶させる。ビデオRAM3
50はビデオデータの２フィールド分を複数のメモリ位置
に保持する。各メモリ位置はデータの８ビットを保持す
る。各８ビット位置には、１つの６ビットＹ（ルミナン
ス）サンプル（640fHでサンプルされたもの）と他に２
つのビットがある。これら他の２ビットは、高速スイッ
チデータか、ＵまたはＶサンプル（80fHでサンプルされ
たもの）の一部かのいずれか一方を保持している。高速
スイッチデータの値は、どの型のフィールドがビデオRA
Mに書き込まれたかを示す。ビデオRAM350にはデータの
２フィールド分が記憶されており、全ビデオRAM350は表
示期間中に読み出されるので、両方のフィールドが表示
走査期間中に読み出される。PIP回路301は、高速スイッ
チデータを用いることにより、どちらのフィールドをメ
モリから読み出して表示すべきかを決める。PIP回路
は、動きの分断という問題を解決するために、常に、書
き込まれているものと反対の形式のフィールドを読み出
す。読み出されているフィールドの形式が表示中のもの
と逆である場合は、ビデオRAMに記憶されている偶数フ
ィールドが、そのフィールドがメモリから読み出される
時に、そのフィールドの最上部のラインを削除して反転
される。その結果、小画面は動きの分断を伴うことなく
正しいインタレースを維持する。
【００７９】 クロック／同期回路320は、FIFO354,356および358を
動作させるために必要な読み出し、書き込み、およびイ
ネーブル信号を発生する。主および副チャンネルのため
のFIFOは、各ビデオラインの後で表示するのに必要な部
分について格納場所へのデータ書き込みに対してイネー
ブルされる。データは、表示の同じ１つまたはそれ以上
のライン上で各ソースからのデータを組み合わせるため
に必要とされる、主および副チャンネルのうちの一方
（両方ではなく）から書き込まれる。副チャンネルのFI
FO354は副ビデオ信号に同期して書き込まれるが、読み
出しは主ビデオ信号に同期して行われる。主ビデオ信号
成分は主ビデオ信号と同期してFIFO356と358に読込ま
れ、主ビデオに同期してメモリから読み出される。主チ
ャンネルと副チャンネルの間で読み出し機能が切り換え
られる頻度は、選択された特定特殊効果に関連してい
る。
【００８０】 「切り詰め」形の並置（サイド・バイ・サイド）画面
のような別の特殊効果の発生は、ラインメモリFIFOに対
する読み出しおよび書き込みイネーブル制御信号を操作
して行われる。この表示フォーマットのための処理が第
９図と第10図に示されている。切り詰め並置表示画面の
場合は、副チャンネルの2048×8FIFO354に対する書き込
みイネーブル制御信号（WR_EN_AX）は、第９図に示すよ
うに、表示有効ライン期間の（1/2）×（5/6）＝5/12、
即ち、約41％（ポスト・スピードアップ（post speed u
p）の場合）、または、副チャンネルの有効ライン期間
の67％（プリ・スピードアップ（pre speed up）の場
合）の間、アクティブとなる。これは、約33％の切り詰
め（約67％が有効画面）および補間器による5/6の信号
伸張に相当する。第10図の上部に示す主ビデオチャンネ
ルにおいては、910×8FIFO356と358に対する書き込みイ
ネーブル制御信号（WR_EN_MN_Y）は、表示有効ライン期
間の（1/2）×（4/3）＝0.67、即ち、67％の間、アクテ
ィブとなる。これは、約33％の切り詰め、および、910
×8FIFOにより主チャンネルビデオに対して施される4/3
の圧縮比に相当する。
【００８１】 FIFOの各々において、ビデオデータは、ある特定の時
点で読み出されるようにバッファされる。データを各FI
FOから読み出すことのできる時間の有効領域は、選んだ
表示フォーマットによって決まる。図示した並置切り詰
めモードの例においては、主チャンネルビデオは表示の
左半部に表示されており、副チャンネルビデオは表示の
右半部に表示される。各波形の任意のビデオ部分は、図
示のように、主および副チャンネルで異なっている。主
チャンネルの910×8FIFOの読み出しイネーブル制御信号
（RD_EN_MN）は、ビデオバックポーチに直ちに続く有効
ビデオの開始点で始まる表示の表示有効ライン期間の50
％の間、アクティブである。副チャンネル読み出しイネ
ーブル制御信号（RD_EN_AX）は、RD_EN_MN信号の立下が
りエッジで始まり、主チャンネルビデオのフロントポー
チの開始点で終わる表示有効ライン期間の残りの50％の
間、アクティブとされる。書き込みイネーブル制御信号
は、それぞれのFIFO入力データ（主または副）と同期し
ており、一方、読み出しイネーブル制御信号は主チャン
ネルビデオと同期している。
【００８２】 第１図（ｄ）に示す表示フォーマットは、２つのほぼ
全フィールドの画面を並置フォーマットで表示できるの
で、特に望ましい。この表示は、特にワイド表示フォー
マット比の表示、例えば、16×９に有効でかつ適してい
る。ほとんどのNTSC信号は４×３フォーマットで表わさ
れており、これは、勿論、12×９に相当する。２つの４
×３表示フォーマット比のNTSC画面を、これらの画面を
33％「切り詰める」（すなわち、画面の端を切り落と
す）か、または、33％「詰め込み（スクイーズ）」を行
うことにより「アスペクト比歪み」を導入して、同じ16
×９表示フォーマット比の表示器上に表示することがで
きる。使用者の好みに応じて、画面「切り詰め」と「ア
スペクト比歪み」との比を０％と33％の両限界間の任意
の点に設定できる。例えば、２つの並置画面を16.7％詰
め込み、16.7％切り詰めて表示することができる。
【００８３】 この装置の動作を、スピードアップと切り詰めの一般
的な比として説明することができる。ビデオ表示手段
は、M:Nの幅対高さの表示フォーマット比を持つと考
え、第１のビデオ信号ソースはA:Bの表示フォーマット
比を持ち、第２ビデオ信号ソースをC:Dの表示フォーマ
ット比を持つと考えることができる。第１のビデオ信号
は、約１〜（M/N÷A/B）の第１の範囲内にある係数で選
択的にスピードアップされ、約０〜〔（M/N÷A/B）−
１〕の第２の範囲内の係数で水平方向に選択的に切り詰
めることができる。第２のビデオ信号は約１〜（M/N÷C
/D）の第３の範囲内の係数で選択的にスピードアップさ
れ、約０〜〔（M/N÷C/D）−１〕の第４の範囲内の係数
で選択的に水平方向に切り詰めることができる。
【００８４】 16×９表示フォーマットの表示に要する水平表示時間
は４×３表示フォーマットの表示の場合と同じである。
なぜなら、両方共、正規のラインの長さが62.5μ秒だか
らである。従って、NTSCビデオ信号は、歪みを生じさせ
ることなく正しいアスペクト比を保持するためには、4/
3倍にスピードアップされねばならない。この4/3という
係数は、２つの表示フォーマットの比、 4/3＝（16/9）／（4/3） として計算される。ビデオ信号をスピードアップするた
めに、本発明の態様に従って可変補間器が用いられる。
過去においては、入力と出力において異なるクロック周
波数を持つFIFOが、同様の機能の遂行のために用いられ
ていた。比較のために、２つのNTSC4×３表示フォーマ
ット比信号を１つの４×３表示フォーマット比の表示器
上に表示するとすれば、各画面は50％だけ、歪ませる
か、切り詰めるか、あるいはその両方を組み合わせなけ
ればならない。ワイドスクリーン関係で必要とされるス
ピードアップに相当するスピードアップは不要である。 （まとめ） 本発明は、特にワイドスクリーンテレビジョンに敵し
たモードとしての、異なるビデオソース、例えば２つの
異なるチャンネルからの実質的に同じサイズの画面を横
に並べて表示するサイド・バイ・サイド（並置）画面に
関するものである。
【００８５】 この目的を達成するために、本発明のビデオ表示シス
テムは、第１の画面の第１の表示フォーマット比を有す
る第１のビデオ信号ソースと、この第１のビデオ信号の
メモリからの読み出しスピードをアップする第１の信号
処理手段と、第２の画面の第２の表示フォーマット比を
有する第２のビデオ信号ソースと、上記第１のビデオ信
号に同期したビデオ表示手段と、上記第２のビデオ信号
を上記第１のビデオ信号と上記ビデオ表示手段とに垂直
同期させる手段と、上記第２のビデオ信号のメモリから
の読み出しスピードをアップする第２の信号処理手段
と、上記画面を横に並べて表示するために上記第１と第
２の処理されたビデオ信号を組み合わせる手段と、を含
む構成を取る。
【００８６】 また、上記ビデオ表示手段が、上記第１、第２の表示
フォーマット比約4:3よりも大きい第３の表示フォーマ
ット比約16:9を有する場合、上記横に並べて表示される
画面の各々が約8:9の表示フォーマット比で表示される
ように、上記メモリからの読み出しスピードをアップす
る第１、第２の信号処理手段のいずれか一方が画面を切
り詰める手段と共に、これら第１、第２の信号処理手段
の作用によりそれぞれ変更された上記第１と第２の画面
を実質的に同等の大きさで横に並べて表示するために、
上記処理された上記第１と第２のビデオ信号を組み合わ
せる手段をも含む構成を取る。 ［図面の簡単な説明］
【図１】 （ａ）〜（ｉ）は、ワイドスクリーンテレビジョンの
種々の表示フォーマットの説明に有用である。
【図２】 本発明の種々の態様に従うワイドスクリーンテレビジ
ョンの2fHの水平走査で動作するようにしたもののブロ
ック図である。
【図３】 第２図に示したワイドスクリーンプロセッサのブロッ
ク図である。
【図４】 本発明の態様に従うワイドスクリーンテレビジョンの
1fH水平走査で動作するようにされたもののブロック図
である。
【図５】 第４図に示したワイドスクリーンプロセッサのブロッ
ク図である。
【図６】 第３図と第５図に共通のワイドスクリーンプロセッサ
のさらなる詳細を示すブロック図である。
【図７】 第６図に示した画面内画面プロセッサのブロック図で
ある。
【図８】 第６図に示したゲートアレー300のブロック図であ
り、主信号路、副信号路、出力信号路を示している。
【図９】 充分に切り詰めた信号を用いることにより、第１図
（ｄ）に示した表示フォーマットの発生を説明するタイ
ミング図である。
【図１０】 充分に切り詰めた信号を用いることにより、第１図
（ｄ）に示した表示フォーマットの発生を説明するタイ
ミング図である。
【図１１】 第８図の主信号路をより詳細に示すブロック図であ
る。
【図１２】 第８図の副信号路をより詳細に示すブロック図であ
る。
【図１３】 第７図に示した画面内画面（PIP）プロセッサのタイ
ミング−制御部のブロック図である。
【図１４】 1fH−2fH変換における内部2fH信号を発生する回路の
ブロック図である。
【図１５】 第２図に示した偏向回路用の組み合わせブロックおよ
び回路図である。
【図１６】 第２図に示したRGBインタフェースのブロックであ
る。
フロントページの続き (72)発明者 ウイリス，ドナルド ヘンリー アメリカ合衆国 インデイアナ州 46240 インデイアナポリス イース ト・セブンテイフオース・プレース 5175 (56)参考文献 特開 平２−52584（ＪＰ，Ａ) 特開 平２−65575（ＪＰ，Ａ) 特開 平２−45046（ＪＰ，Ａ) 特開 平１−117575（ＪＰ，Ａ) 特開 昭62−84665（ＪＰ，Ａ) 実開 昭62−58984（ＪＰ，Ｕ)

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の表示フォーマット比を有する主画像
    を表す、主ビデオ信号の第１のソースと、 前記主ビデオ信号をスピードアップし、且つ前記主ビデ
    オ信号を切り詰めることにより前記第１の表示フォーマ
    ット比を低減する第１の信号処理手段と、 第２の表示フォーマット比を有する副画像を表す、副ビ
    デオ信号の第２のソースと、 前記副ビデオ信号をスピードアップし、且つ前記副ビデ
    オ信号を切り詰めることにより前記第２の表示フォーマ
    ット比を低減する第２の信号処理手段と、 前記主ビデオ信号および前記副ビデオ信号に同期して動
    作し、前記第１の表示フォーマット比および前記第２の
    表示フォーマット比のいずれよりも大きい第３の表示フ
    ォーマット比を有する表示領域を備えたビデオ表示手段
    と、 前記処理された主ビデオ信号および前記処理された副ビ
    デオ信号を結合し、前記主画像および前記副画像を並置
    表示させる際にして、前記第１の信号処理手段および前
    記第２の信号処理手段それぞれを別々の態様で動作させ
    ることにより、ほぼ同サイズの前記主画像および前記副
    画像を並置表示させる手段と、 を具備し、 前記主画像および前記副画像のそれぞれは、前記第１の
    信号処理手段および前記第２の信号処理手段それぞれに
    より、表示される際に、画像サイズと画像のアスペクト
    比について制御されることを特徴とするビデオ表示シス
    テム。
  2. 【請求項２】前記並置画像について、実質的に画像アス
    ペクト比歪みが生じない表示を行うことを特徴とする、
    請求項１に記載のビデオ表示システム。
  3. 【請求項３】前記第１と第２の表示フォーマット比は各
    々約4:3であり、上記第３の表示フォーマット比は約16:
    9であり、且つ、横に並べて表示される画面の各々は約
    8:9の表示フォーマット比で表示されることを特徴とす
    る、請求項２に記載のビデオ表示システム。
  4. 【請求項４】前記ビデオ信号のそれぞれは約4/3の係数
    でスピードアップされ、表示フォーマット比は約1/3の
    係数で水平に切り詰められ、並置画像のそれぞれは、約
    8:9の表示フォーマット比で表示されることを特徴とす
    る、請求項１に記載のビデオ表示システム。
  5. 【請求項５】前記ビデオ信号のそれぞれは約4/3の係数
    でスピードアップされ、表示フォーマット比は約1/3の
    係数で水平に切り詰められ、並置画像のそれぞれは、約
    8:9の表示フォーマット比で表示されることを特徴とす
    る、請求項１に記載のビデオ表示システム。
  6. 【請求項６】前記副ビデオ信号を同期させる手段とし
    て、前記副ビデオ信号を１フィールド期間の何分かの長
    さだけ遅延させる手段を含むことを特徴とする、請求項
    １に記載のビデオ表示システム。
  7. 【請求項７】前記遅延させる手段はフィールドメモリを
    含むことを特徴とする、請求項６に記載のビデオ表示シ
    ステム。
  8. 【請求項８】前記ビデオ表示手段は幅対高さがM:Nの表
    示フォーマット比を有し、前記主ビデオ信号ソースはA:
    Bの表示フォーマット比を有し、前記第１の信号処理手
    段は前記主ビデオ信号を約１乃至〔（M/N÷A/B）の第１
    の範囲内の係数で選択的にメモリからの読み出しスピー
    ドをアップすることを特徴とする、請求項１に記載のビ
    デオ表示システム。
  9. 【請求項９】前記第１の信号処理手段は前記主ビデオ信
    号を、約０乃至〔（M/N÷A/B）−１〕の第２の範囲内の
    係数で水平方向に選択的に切り詰めることを特徴とす
    る、請求項８に記載のビデオ表示システム。
  10. 【請求項１０】前記ビデオ表示手段は、幅対高さがM:N
    の表示フォーマット比を有し、前記主ビデオ信号ソース
    はA:Bの表示フォーマット比を有し、前記第１の信号処
    理手段は前記主ビデオ信号を水平方向に約０乃至〔（M/
    N÷A/B）−１〕の範囲内の係数で選択的に切り詰めるこ
    とを特徴とする、請求項１に記載のビデオ表示システ
    ム。
  11. 【請求項１１】前記ビデオ表示手段は、幅対高さがM:N
    の表示フォーマット比を有し、前記副ビデオ信号ソース
    はC:Dの表示フォーマット比を有し、前記第２の信号処
    理手段は前記副ビデオ信号を約１乃至（M/N÷C/D）の第
    １の範囲内の係数で選択的にメモリからの読み出しスピ
    ードをアップすることを特徴とする、請求項１に記載の
    ビデオ表示システム。
  12. 【請求項１２】前記第２の信号処理手段は前記副ビデオ
    信号を水平方向に約０乃至〔（M/N÷C/D）−１〕の第２
    の範囲内の係数で選択的に切り詰められることを特徴と
    する、請求項11に記載のビデオ表示システム。
  13. 【請求項１３】前記ビデオ表示手段は、幅対高さがM:N
    の表示フォーマット比を有し、前記副ビデオ信号ソース
    はC:Dの表示フォーマット比を有し、前記第２の信号処
    理手段は前記副ビデオ信号を水平方向に約０乃至〔（M/
    N÷C/D）−１〕の範囲内の係数で選択的に切り詰めるこ
    とを特徴とする、請求項１に記載のビデオ表示システ
    ム。
  14. 【請求項１４】前記ビデオ表示手段は幅対高さがM:Nの
    表示フォーマット比を有し、前記主ビデオ信号ソースは
    A:Bの表示フォーマット比を有し、前記副ビデオ信号ソ
    ースはC:Dの表示フォーマット比を有し、 前記第１の信号処理手段は、前記主ビデオ信号を、約１
    乃至（M/N÷A/B）の第１の範囲内の係数で選択的にスピ
    ードアップし、且つ、水平方向に約０乃至〔（M/N÷A/
    B）−１〕の第２の範囲内の係数で選択的に切り詰め、 前記第２の信号処理手段は、前記副ビデオ信号を、約１
    乃至（M/N÷C/D）の第３の範囲内の係数で選択的にスピ
    ードアップし、且つ、水平方向に約０乃至〔（M/N÷C/
    D）−１〕の第４の範囲内の係数で選択的に切り詰める
    ことを特徴とする、請求項１に記載のビデオ表示システ
    ム。
  15. 【請求項１５】前記第１の範囲および前記第３の範囲は
    約１乃至4/3であり、前記第２の範囲および前記第４の
    範囲は約０乃至1/3であることを特徴とする、請求項14
    に記載のビデオ表示システム。
  16. 【請求項１６】前記処理された主ビデオ信号および前記
    処理された副ビデオ信号を結合する手段は、時分割マル
    チプレクサを含むことを特徴とする、請求項１に記載の
    ビデオ表示システム。
  17. 【請求項１７】第１の表示フォーマット比を有する主画
    像を表す、主ビデオ信号の第１のソースと、 前記主ビデオ信号をスピードアップし、且つ前記主ビデ
    オ信号を切り詰めることにより前記第１の表示フォーマ
    ット比を低減する第１の信号処理手段と、 第２の表示フォーマット比を有する副画像を表す、副ビ
    デオ信号の第２のソースと、 前記副ビデオ信号をスピードアップし、且つ前記副ビデ
    オ信号を切り詰めることにより前記第２の表示フォーマ
    ット比を低減する第２の信号処理手段と、 前記第１の表示フォーマット比および前記第２の表示フ
    ォーマット比よりも大きい第３の表示フォーマット比を
    有する表示領域を備えたビデオ表示手段と、 前記主画像と前記副画像を実質的に同等のサイズの並置
    画像とした並置表示を行うために、処理された前記主ビ
    デオ信号および前記副ビデオ信号を時分割マルチプレッ
    クスする手段と、 を具備し、 前記主ビデオ信号および前記副ビデオ信号は、互いに同
    期していると同時に、前記ビデオ表示手段に同期してお
    り、 前記主画像および前記副画像のそれぞれは、前記第１の
    信号処理手段および前記第２の信号処理手段それぞれに
    より、表示される際に、画像サイズと画像のアスペクト
    比について制御されることを特徴とするビデオ表示シス
    テム。
JP51173191A 1990-06-01 1991-05-29 表示システム Expired - Lifetime JP3373509B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB909012326A GB9012326D0 (en) 1990-06-01 1990-06-01 Wide screen television
GB9012326,6 1990-06-01
PCT/US1991/003746 WO1991019397A1 (en) 1990-06-01 1991-05-29 Synchronizing side by side pictures

Publications (2)

Publication Number Publication Date
JPH05507596A JPH05507596A (ja) 1993-10-28
JP3373509B2 true JP3373509B2 (ja) 2003-02-04

Family

ID=10676970

Family Applications (20)

Application Number Title Priority Date Filing Date
JP51065191A Expired - Lifetime JP3338048B2 (ja) 1990-06-01 1991-05-29 フィールド形式整合システム
JP51065291A Expired - Fee Related JP3333191B2 (ja) 1990-06-01 1991-05-29 ディザリングによる画面解像度の増強
JP51173191A Expired - Lifetime JP3373509B2 (ja) 1990-06-01 1991-05-29 表示システム
JP51029991A Expired - Fee Related JP3333189B2 (ja) 1990-06-01 1991-05-29 同期化システム
JP91511219A Pending JPH05507831A (ja) 1990-06-01 1991-05-29 スキューイングディザシーケンス
JP51146591A Expired - Lifetime JP3251581B2 (ja) 1990-06-01 1991-05-29 ビデオシステム
JP51065091A Expired - Lifetime JP3228420B2 (ja) 1990-06-01 1991-05-29 非対称画面圧縮
JP91510297A Pending JPH05508061A (ja) 1990-06-01 1991-05-29 ビデオ信号制御装置
JP51121891A Expired - Fee Related JP3145703B2 (ja) 1990-06-01 1991-05-29 ２段補間システム
JP51029891A Expired - Lifetime JP3420234B2 (ja) 1990-06-01 1991-05-29 表示システム
JP91511739A Pending JPH05507597A (ja) 1990-06-01 1991-05-30 テレビジョン用垂直ズーム及びパン
JP51173891A Expired - Fee Related JP3298876B2 (ja) 1990-06-01 1991-05-30 画面オーバレイ用アスペクト比制御
JP03510477A Expired - Fee Related JP3140774B2 (ja) 1990-06-01 1991-05-30 信号処理システム
JP3510859A Expired - Fee Related JP2780869B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51047691A Expired - Fee Related JP3354927B2 (ja) 1990-06-01 1991-05-30 表示システム
JP51047591A Expired - Fee Related JP3310667B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51122491A Expired - Fee Related JP3247373B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理回路
JP2001228467A Expired - Lifetime JP3699373B2 (ja) 1990-06-01 2001-07-27 ビデオ表示システム
JP2004320829A Expired - Lifetime JP4227950B2 (ja) 1990-06-01 2004-11-04 ビデオ表示システム
JP2006309408A Pending JP2007129728A (ja) 1990-06-01 2006-11-15 ビデオ表示システム

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP51065191A Expired - Lifetime JP3338048B2 (ja) 1990-06-01 1991-05-29 フィールド形式整合システム
JP51065291A Expired - Fee Related JP3333191B2 (ja) 1990-06-01 1991-05-29 ディザリングによる画面解像度の増強

Family Applications After (17)

Application Number Title Priority Date Filing Date
JP51029991A Expired - Fee Related JP3333189B2 (ja) 1990-06-01 1991-05-29 同期化システム
JP91511219A Pending JPH05507831A (ja) 1990-06-01 1991-05-29 スキューイングディザシーケンス
JP51146591A Expired - Lifetime JP3251581B2 (ja) 1990-06-01 1991-05-29 ビデオシステム
JP51065091A Expired - Lifetime JP3228420B2 (ja) 1990-06-01 1991-05-29 非対称画面圧縮
JP91510297A Pending JPH05508061A (ja) 1990-06-01 1991-05-29 ビデオ信号制御装置
JP51121891A Expired - Fee Related JP3145703B2 (ja) 1990-06-01 1991-05-29 ２段補間システム
JP51029891A Expired - Lifetime JP3420234B2 (ja) 1990-06-01 1991-05-29 表示システム
JP91511739A Pending JPH05507597A (ja) 1990-06-01 1991-05-30 テレビジョン用垂直ズーム及びパン
JP51173891A Expired - Fee Related JP3298876B2 (ja) 1990-06-01 1991-05-30 画面オーバレイ用アスペクト比制御
JP03510477A Expired - Fee Related JP3140774B2 (ja) 1990-06-01 1991-05-30 信号処理システム
JP3510859A Expired - Fee Related JP2780869B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51047691A Expired - Fee Related JP3354927B2 (ja) 1990-06-01 1991-05-30 表示システム
JP51047591A Expired - Fee Related JP3310667B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51122491A Expired - Fee Related JP3247373B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理回路
JP2001228467A Expired - Lifetime JP3699373B2 (ja) 1990-06-01 2001-07-27 ビデオ表示システム
JP2004320829A Expired - Lifetime JP4227950B2 (ja) 1990-06-01 2004-11-04 ビデオ表示システム
JP2006309408A Pending JP2007129728A (ja) 1990-06-01 2006-11-15 ビデオ表示システム

Country Status (23)

Country Link
US (2) US5285282A (ja)
EP (17) EP0533738B1 (ja)
JP (20) JP3338048B2 (ja)
KR (16) KR100190247B1 (ja)
CN (15) CN1034460C (ja)
AU (15) AU7909591A (ja)
BR (1) BR9106539A (ja)
CA (1) CA2082260C (ja)
DE (19) DE69132822T2 (ja)
ES (12) ES2124703T3 (ja)
FI (1) FI100931B (ja)
GB (2) GB9012326D0 (ja)
HK (1) HK1004588A1 (ja)
HU (2) HUT64662A (ja)
IN (1) IN177990B (ja)
MY (14) MY115270A (ja)
PL (1) PL167644B1 (ja)
PT (13) PT97814B (ja)
RU (1) RU2119187C1 (ja)
SG (11) SG82550A1 (ja)
TR (1) TR25549A (ja)
TW (3) TW223215B (ja)
WO (17) WO1991019385A1 (ja)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5351135A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos
US5249049A (en) * 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5345270A (en) * 1990-06-01 1994-09-06 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos and closed captions
US5309234A (en) * 1991-05-29 1994-05-03 Thomson Consumer Electronics Adaptive letterbox detector
JPH04365278A (ja) * 1991-06-13 1992-12-17 Matsushita Electric Ind Co Ltd 多画面表示回路
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
JPH05183833A (ja) * 1992-01-07 1993-07-23 Sony Corp 表示装置
EP0616466B1 (en) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
TW220024B (ja) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
JPH05236377A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像セレクタ
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
JP3435172B2 (ja) * 1992-06-02 2003-08-11 株式会社東芝 テレビジョン信号処理回路
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
GB2254977B (en) * 1992-04-23 1996-01-17 Philips Electronics Nv Receiver for letterbox television signals
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
TW234806B (ja) * 1992-07-10 1994-11-21 Thomson Consumer Electronics
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
DE69333713T2 (de) 1992-12-09 2005-07-21 Sedna Patent Services, Llc Vorrichtung und Verfahren zur Bereitstellen von Rundfunkdatendiensten
US5369341A (en) * 1992-12-11 1994-11-29 Thomson Consumer Electronics, Inc. Vertical retrace with zoom and centered fast retrace
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
TW274673B (ja) * 1993-02-10 1996-04-21 Thomson Consumer Electronics
EP0685139B1 (en) * 1993-02-17 2001-07-18 Thomson Consumer Electronics, Inc. Adaptive letterbox detection
WO1994019911A1 (en) * 1993-02-17 1994-09-01 Thomson Consumer Electronics, Inc. Managing letterbox displays
JPH06311449A (ja) * 1993-02-26 1994-11-04 Sony Corp テレビジョン受像機
EP0656727B1 (en) * 1993-11-03 1999-04-28 SONY-WEGA PRODUKTIONS GmbH Teletext receiver
DE69328824T2 (de) * 1993-03-15 2000-10-19 Thomson Consumer Electronics, Inc. Horizontale Panoramierung für ein Breitbildschirmfernsehen
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
GB2308266B (en) * 1993-03-30 1997-08-20 Sony Corp Video signal display apparatus and video signal processing circuit therefor
CN1050255C (zh) * 1993-04-03 2000-03-08 汤姆森消费电子有限公司 用于宽屏电视的水平画面摄取***
CN1051896C (zh) * 1993-04-21 2000-04-26 汤姆森消费电子有限公司 视频显示控制***
CN1042786C (zh) * 1993-04-21 1999-03-31 汤姆森消费电子有限公司 视频显示控制***
BE1007167A3 (nl) * 1993-05-13 1995-04-11 Philips Electronics Nv Zendstation voor het uitzenden van een pluraliteit van televisie programma's, en een ontvanger voor het ontvangen daarvan.
US5363143A (en) * 1993-09-03 1994-11-08 Thomson Consumer Electronics, Inc. Side by side picture display with reduced cropping
JP3022713B2 (ja) * 1993-09-30 2000-03-21 日本ビクター株式会社 画像信号処理方法
KR960012492B1 (ko) * 1993-11-03 1996-09-20 엘지전자 주식회사 와이드 티브이 수상기의 수직 위치 가변회로
SG93754A1 (en) * 1993-11-26 2003-01-21 Thomson Consumer Electronics Emulation of computer monitor in a wide screen television
JP2554450B2 (ja) * 1993-12-16 1996-11-13 日本テレビ放送網株式会社 フレームシンクロナイザおよびこれを使用した信号切り替え装置
TW312076B (ja) * 1993-12-21 1997-08-01 Thomson Consumer Electronics
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
BR9408481A (pt) * 1994-01-12 1997-10-28 Thomson Consumer Electronics Sistema de descompressão de sinais para descomprimir um sinal de vídeo submetido à compressão em uma pluralidade de modos e resoluções espaciais e conversor de mútliplos modos para a conversão de um sinal de vídeo para cima na dimensão espacialmente vertical
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US5790197A (en) * 1994-01-12 1998-08-04 Thomson Consumer Electronics,. Inc. Multimode interpolation filter as for a TV receiver
TW307971B (ja) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
US5719636A (en) * 1994-04-28 1998-02-17 Kabushiki Kaisha Toshiba Letter-box screen detection apparatus
EP0697787A3 (de) * 1994-08-20 1996-05-29 Loewe Opta Gmbh Verfahren und Schaltungsanordnung zur Darstellung eines 16:9-Fernsehbildes nach dem PAL-Plus-Verfahren auf dem Bildschirm eines Fernsehempfängers mit einer 16:9-formatigen Bildröhre
DE4432169A1 (de) * 1994-09-09 1996-03-14 Bosch Siemens Hausgeraete Fernsehgerät
US5574508A (en) * 1994-11-02 1996-11-12 Rca Thomson Licensing Corporation Vertical panning for interlaced video
ATE190792T1 (de) * 1994-12-12 2000-04-15 Sony Wega Produktions Gmbh Verfahren und vorrichtung zur gleichzeitigen darstellung von zwei bildern
EP0737004A1 (en) * 1995-04-05 1996-10-09 Thomson Consumer Electronics, Inc. Field type detector for video signal
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
JP3617130B2 (ja) * 1995-07-21 2005-02-02 ソニー株式会社 映像信号処理回路及び画像表示装置
EP0758184B1 (fr) * 1995-08-09 2000-07-12 Koninklijke Philips Electronics N.V. Appareil d'affichage d'images avec décalage de bas d'image
KR0176825B1 (ko) * 1995-08-16 1999-05-01 구자홍 티브이의 영상 모드 선택 방법 및 그 장치
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
JPH0993548A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 文字情報表示機能付きテレビ受信機
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
FR2742279B1 (fr) * 1995-12-06 1998-01-09 Thomson Multimedia Sa Dispositif de decimation de sequences de donnees numeriques
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
JP3575153B2 (ja) * 1996-01-17 2004-10-13 ソニー株式会社 アスペクト比判別回路及び映像モニタ装置
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
CN1065396C (zh) * 1996-02-17 2001-05-02 明碁电脑股份有限公司 宽屏幕电视的屏幕检测***
JPH09284671A (ja) * 1996-04-18 1997-10-31 Toshiba Corp 走査線変換装置
EP0802671B1 (en) * 1996-04-18 2000-03-01 Matsushita Electric Industrial Co., Ltd. Digital signal processing circuit for a television receiver
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
EP0822711A3 (en) * 1996-08-02 1998-07-01 SANYO ELECTRIC Co., Ltd. Internet information displaying apparatus
KR100206802B1 (ko) * 1996-08-20 1999-07-01 구자홍 텔레비젼수상기의 자동 와이드화면 디스플레이 방법 및 장치
KR100678355B1 (ko) * 1996-09-27 2007-05-14 소니 가부시끼 가이샤 영상표시및제어장치와그의방법
US5854902A (en) * 1996-10-31 1998-12-29 Sensormatic Electronics Corporation Video data capture and formatting in intelligent video information management system
DE19652362A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Kompensation der durch die Verarbeitung von Chrominanz-Signalen entstehenden Luminanzdefekte
JPH1198422A (ja) * 1997-09-19 1999-04-09 Sony Corp 映像信号判別回路
JP3464924B2 (ja) * 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
GB9817421D0 (en) * 1998-08-11 1998-10-07 Danmere Limited Interactive television control/operating system
CN1096181C (zh) * 1998-08-13 2002-12-11 汤姆森消费电子有限公司 视频显示控制***
DE19911947C2 (de) * 1999-03-17 2003-04-24 Infineon Technologies Ag Verfahren zur Farbkantenverbesserung bei einer Bildeinblendung
GB2349288B (en) 1999-04-16 2003-10-22 Quantel Ltd A video editing system
US6791578B1 (en) 2000-05-30 2004-09-14 Apple Computer, Inc. 16:9 aspect ratio and anamorphic image processing
US7181416B2 (en) * 2000-06-08 2007-02-20 Blackstone Corporation Multi-function transaction processing system
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US20030204457A1 (en) * 2002-04-26 2003-10-30 Arias Luis A. Payee account payment system
DE10226071A1 (de) * 2002-06-12 2004-01-08 Fujitsu Siemens Computers Gmbh Verfahren und Vorrichtung zum Darstellen eines digitalisierten Bildes
US20060032911A1 (en) * 2002-10-07 2006-02-16 Arias Luis A Prepaid card issuing system
CN100341325C (zh) * 2003-03-08 2007-10-03 中兴通讯股份有限公司 会议电视***数字多画面回传的终端名显示的方法
CN101702756B (zh) 2003-04-28 2013-04-17 松下电器产业株式会社 记录介质和方法、再现装置和方法、程序和集成电路
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
CN100385926C (zh) * 2004-03-31 2008-04-30 凌阳科技股份有限公司 具有储存功能的液晶显示***
JP4537107B2 (ja) * 2004-04-06 2010-09-01 キヤノン株式会社 映像表示装置、映像表示方法、及びコンピュータプログラム
US7113200B2 (en) * 2004-05-21 2006-09-26 Polycom, Inc. Method and system for preparing video communication image for wide screen display
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7427704B2 (en) * 2004-09-09 2008-09-23 Huwaldt David A Stringed instrument fingering guide
CN100584166C (zh) 2005-05-07 2010-01-20 富准精密工业(深圳)有限公司 液冷散热装置
US20070008338A1 (en) * 2005-05-28 2007-01-11 Young-Chan Kim Display system, display apparatus, and method of controlling video source and display apparatus
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
MX2008001485A (es) * 2005-08-05 2008-04-04 Samsung Electronics Co Ltd Aparato para proporcionar pantallas multiples y metodo para configurar dinamicamente pantallas multiples.
US8949894B2 (en) 2005-08-05 2015-02-03 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
WO2007057875A2 (en) 2005-11-15 2007-05-24 Nds Limited Digital video zooming system
WO2007114675A1 (en) * 2006-04-06 2007-10-11 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method for dynamic configuration of the same
FR2901947A1 (fr) * 2006-05-30 2007-12-07 Nds Technologies France Soc Pa Procede de gestion de l'affichage d'une video retaillee notamment pour la television haute definition
CN101946500B (zh) * 2007-12-17 2012-10-03 伊克鲁迪控股公司 实时视频包含***
CN101483034B (zh) * 2008-02-22 2010-10-13 青岛海信电器股份有限公司 多画面显示方法和装置
JP5096247B2 (ja) * 2008-07-08 2012-12-12 ルネサスエレクトロニクス株式会社 画像処理装置、及び方法
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8508449B2 (en) * 2008-12-18 2013-08-13 Sharp Corporation Adaptive image processing method and apparatus for reduced colour shift in LCDs
BRPI1011302A2 (pt) * 2009-06-17 2016-03-22 Sharp Kk registrador de deslocamento, circuito de excitação de vídeo, painel de exibição e dispositivo de exibição
WO2010146752A1 (ja) * 2009-06-17 2010-12-23 シャープ株式会社 シフトレジスタ、表示駆動回路、表示パネル、表示装置
BR112012008070A2 (pt) * 2009-07-29 2016-03-01 Sharp Kk dispositivo de exibição de imagem e método de exibição de imagem
JP2013514430A (ja) 2009-12-18 2013-04-25 エクソンモービル リサーチ アンド エンジニアリング カンパニー 炭化水素精製プロセスにおける汚れ軽減のためのポリアルキレンエポキシポリアミン添加剤
CN102107040B (zh) * 2009-12-25 2013-05-01 朝日英达科株式会社 导线
KR101682147B1 (ko) * 2010-04-05 2016-12-05 삼성전자주식회사 변환 및 역변환에 기초한 보간 방법 및 장치
US8698958B2 (en) 2010-06-16 2014-04-15 Silicon Image, Inc. Mechanism for memory reduction in picture-in-picture video generation
JP5672862B2 (ja) 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
RU2452125C1 (ru) * 2011-06-23 2012-05-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Система обработки изображений
TWI486052B (zh) 2011-07-05 2015-05-21 Realtek Semiconductor Corp 立體影像處理裝置以及立體影像處理方法
CN103686064B (zh) * 2012-08-31 2017-05-03 杭州海康威视数字技术股份有限公司 画面分割显示的方法及客户端
CN104798129B (zh) * 2012-11-27 2018-10-19 索尼公司 显示装置、显示方法和计算机可读介质
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术
CN107454283B (zh) * 2016-06-01 2020-12-01 联发科技股份有限公司 视频信号输出***与方法
CN106162262A (zh) * 2016-07-28 2016-11-23 王晓光 视频广告接收侧的接收方法及***
US11229135B2 (en) 2019-04-01 2022-01-18 Dell Products L.P. Multiple function chassis mid-channel
CN111179883B (zh) * 2020-01-03 2022-06-03 云谷（固安）科技有限公司 图像显示方法和装置、移动终端、计算机设备、存储介质

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE490074A (ja) * 1948-07-09
AT303141B (de) * 1970-01-20 1972-11-10 Siemens Ag Anordnung zum Auswerten bestimmter Bildteile
US3624289A (en) * 1970-08-26 1971-11-30 Data Plex Systems Apparatus for blanking portion of fields of television video signals
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5329019A (en) * 1976-08-30 1978-03-17 Toshiba Corp Color relevision receiver set
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4259690A (en) * 1977-10-06 1981-03-31 Sharp Kabushiki Kaisha Multi-picture tuning scheme of television receiver
US4266242A (en) * 1978-03-21 1981-05-05 Vital Industries, Inc. Television special effects arrangement
DK149879A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
JPS5853791Y2 (ja) * 1979-05-08 1983-12-07 ソニー株式会社 画像デイスプレイ装置
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
GB2073536B (en) * 1980-04-09 1984-06-06 British Broadcasting Corp Television signal processing
US4399462A (en) * 1981-01-30 1983-08-16 Fairchild-Weston Systems Inc. Video split screen technique
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
DE3233288A1 (de) * 1982-09-08 1984-03-08 Robert Bosch Gmbh, 7000 Stuttgart System zur zeitlichen kompression und/oder expansion von elektrischen signalen
US4651195A (en) * 1983-04-04 1987-03-17 Robot Research, Inc. Monochrome-compatible color slow scan television system
US4524447A (en) * 1983-05-25 1985-06-18 Rca Corporation Digital signal processing apparatus having digital dither
US4556900A (en) * 1983-05-25 1985-12-03 Rca Corporation Scaling device as for quantized B-Y signal
US4556906A (en) * 1983-11-15 1985-12-03 Rca Corporation Kinescope blanking scheme for wide-aspect ratio television
JPS60160780A (ja) * 1984-01-31 1985-08-22 Nec Corp 特殊効果用画像記憶装置
US4622577A (en) * 1984-02-03 1986-11-11 Rca Corporation Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
JPS60180383A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
GB2160051A (en) * 1984-04-26 1985-12-11 Philips Electronic Associated Video signal processing arrangement
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
US4707742A (en) * 1984-04-26 1987-11-17 U.S. Philips Corporation Video signal processing arrangement
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4594726A (en) * 1984-11-29 1986-06-10 Rca Corporation Dedithering circuitry in digital TV receiver
US4796086A (en) * 1984-11-30 1989-01-03 Fuji Photo Film Co., Ltd. Method for converting color picture signals
NL8403929A (nl) * 1984-12-24 1986-07-16 Philips Nv Kleurentelevisietransmissie- respektievelijk informatieopslagsysteem met tijdmultiplexkodering en daartoe geschikte informatiegever en -ontvanger.
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4656516A (en) * 1985-03-25 1987-04-07 Rca Corporation Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4670784A (en) * 1985-04-15 1987-06-02 Cbs, Inc. Methods for coping with non-uniform phosphor aging in dual mode television receivers
GB2179828B (en) * 1985-08-14 1989-08-02 Rca Corp Selectable raster size for video display
US4763194A (en) * 1985-08-14 1988-08-09 Rca Licensing Corporation Selectable raster size for video display
JPS6239762A (ja) * 1985-08-16 1987-02-20 Nippon Mining Co Ltd 管状体の超音波探傷方法
US4729012A (en) * 1985-08-30 1988-03-01 Rca Corporation Dual mode television receiver for displaying wide screen and standard aspect ratio video signals
US4758893A (en) * 1985-09-23 1988-07-19 Quanticon Inc. Cinematic dithering for television systems
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
AU591743B2 (en) * 1985-12-28 1989-12-14 Sony Corporation Television receiver
GB8602644D0 (en) 1986-02-04 1986-03-12 British Broadcasting Corp Video systems
DE3663875D1 (en) * 1986-03-08 1989-07-13 Ant Nachrichtentech Motion compensating field interpolation method using a hierarchically structured displacement estimator
JPH07113821B2 (ja) * 1986-04-21 1995-12-06 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPS62263780A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
JPS62263781A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
DE3787923T2 (de) * 1986-05-12 1994-05-26 Hitachi Ltd Bildverarbeitungssystem.
FR2599201A1 (fr) * 1986-05-23 1987-11-27 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
US4768093A (en) * 1986-06-05 1988-08-30 North American Philips Corporation Vertical pre-filter for pip television receivers
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPH0797838B2 (ja) * 1986-09-30 1995-10-18 キヤノン株式会社 撮像装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory
US4689681A (en) * 1986-10-24 1987-08-25 The Grass Valley Group, Inc. Television special effects system
JPS63146671A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JPS63146672A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受信装置
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
JPH0824355B2 (ja) * 1987-01-27 1996-03-06 松下電器産業株式会社 テレビジヨン受信装置
GB8701770D0 (en) * 1987-01-27 1987-03-04 Thorn Emi Home Electron Video processing
JP2506718B2 (ja) * 1987-02-06 1996-06-12 松下電器産業株式会社 テレビジヨン受像機
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4991014A (en) * 1987-02-20 1991-02-05 Nec Corporation Key signal producing apparatus for video picture composition
US4839728A (en) * 1987-03-23 1989-06-13 Rca Licensing Corporation Picture-in-picture video signal generator
EP0285902A3 (de) * 1987-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datenreduktion digitaler Bildsequenzen
US5005080A (en) * 1987-05-15 1991-04-02 Pioneer Electronic Corporation Method and apparatus of image processing
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JPS6429178A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Image display device
JP2595551B2 (ja) * 1987-08-14 1997-04-02 ソニー株式会社 画像信号処理装置
DE3728444A1 (de) * 1987-08-26 1989-03-09 Thomson Brandt Gmbh Verfahren und schaltungsanordnung zur verbesserung der aufloesung von digitalen signalen
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US4766355A (en) * 1987-09-25 1988-08-23 Zenith Electronics Corporation Automatic vertical size control
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
US4891705A (en) * 1987-11-30 1990-01-02 Nec Corporation Apparatus for generating a picture signal at precise horizontal position
JP2578852B2 (ja) * 1987-12-14 1997-02-05 松下電器産業株式会社 高品位テレビジョン受信装置
JPH01157181A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01157182A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01205688A (ja) * 1988-02-10 1989-08-18 Nec Corp テレビ受像機
JPH01221067A (ja) * 1988-02-29 1989-09-04 Sony Corp 画像表示装置
JPH01248879A (ja) * 1988-03-30 1989-10-04 Toshiba Corp アドレス制御回路
JP2829962B2 (ja) * 1988-04-28 1998-12-02 松下電器産業株式会社 テレビジョン受像機
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US4829378A (en) * 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
US4910585A (en) * 1988-06-29 1990-03-20 General Electric Company Frequency selective video signal intraframe processor
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
KR950010887B1 (en) * 1988-07-08 1995-09-25 Samsung Electronics Co Ltd Multi-screen producting image control circuit
NL8801802A (nl) * 1988-07-15 1990-02-01 Philips Nv Videosignaalverwerkingsschakeling.
JPH0813126B2 (ja) * 1988-08-12 1996-02-07 沖電気工業株式会社 画像通信装置
US4916525A (en) * 1988-08-29 1990-04-10 Hughes Aircraft Company High definition TV system
US4984078A (en) * 1988-09-02 1991-01-08 North American Philips Corporation Single channel NTSC compatible EDTV system
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
JPH02132980A (ja) * 1988-11-14 1990-05-22 Sony Corp Ｔｖ受像機
JPH02137585A (ja) * 1988-11-18 1990-05-25 Sony Corp テレビジョン受像機
US4984081A (en) * 1989-01-24 1991-01-08 Matsushita Electric Industrial Co., Ltd. Apparatus for receiving and selecting high-definition television (HDTV) signals and standard television (NTSC) signals
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
HU217387B (hu) * 1989-08-23 2000-01-28 Thomson Consumer Electronics Inc. Elrendezés konvergáltatás vezérlésére különböző, függőleges formátumú kijelzések létrehozásánál, és képernyős megjelenítőkészülék
US5027078A (en) * 1989-10-10 1991-06-25 Xerox Corporation Unscreening of stored digital halftone images by logic filtering
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5021887A (en) * 1989-12-13 1991-06-04 Samsung Electronics Co., Ltd. Method and circuit for composing still image of picture-in-picture
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry

Also Published As

Publication number Publication date
PT97816B (pt) 1998-12-31
US5285282A (en) 1994-02-08
DE4191166T (ja) 1993-04-01
CN1057148A (zh) 1991-12-18
MY115270A (en) 2003-05-31
WO1991019397A1 (en) 1991-12-12
EP0532665B1 (en) 1997-05-02
ES2134196T3 (es) 1999-10-01
MY105289A (en) 1994-09-30
CA2082260A1 (en) 1991-12-02
AU8084591A (en) 1991-12-31
JP3310667B2 (ja) 2002-08-05
PT97818B (pt) 1998-12-31
EP0532653A4 (en) 1993-11-24
KR100195360B1 (en) 1999-06-15
PT97814B (pt) 1998-12-31
JPH05507824A (ja) 1993-11-04
CN1034460C (zh) 1997-04-02
CN1057560A (zh) 1992-01-01
PL167644B1 (pl) 1995-10-31
DE69128784T2 (de) 1998-05-14
JPH05507831A (ja) 1993-11-04
WO1991019387A1 (en) 1991-12-12
AU7909591A (en) 1991-12-31
JP4227950B2 (ja) 2009-02-18
PT97810A (pt) 1993-08-31
PT97812B (pt) 1998-12-31
WO1991019386A1 (en) 1991-12-12
EP0831645B1 (en) 2000-08-16
JP3338048B2 (ja) 2002-10-28
AU7983391A (en) 1991-12-31
SG75762A1 (en) 2000-10-24
JPH05508065A (ja) 1993-11-11
KR100195358B1 (ko) 1999-06-15
WO1991019385A1 (en) 1991-12-12
CN1057140A (zh) 1991-12-18
JPH05507595A (ja) 1993-10-28
JP2007129728A (ja) 2007-05-24
KR100195363B1 (ko) 1999-06-15
SG64307A1 (en) 1999-04-27
EP0532682B1 (en) 1997-10-08
JP3140774B2 (ja) 2001-03-05
JPH05507825A (ja) 1993-11-04
CN1057139A (zh) 1991-12-18
ES2103814T3 (es) 1997-10-01
ES2148152T3 (es) 2000-10-16
DE69132349T2 (de) 2000-12-28
JPH05507830A (ja) 1993-11-04
EP0831645A1 (en) 1998-03-25
CN1057141A (zh) 1991-12-18
TR25549A (tr) 1993-05-01
PT97808B (pt) 1998-12-31
CN1034466C (zh) 1997-04-02
DE69129806D1 (de) 1998-08-20
CN1053310C (zh) 2000-06-07
CN1041878C (zh) 1999-01-27
JP2002125171A (ja) 2002-04-26
EP0532667A1 (en) 1993-03-24
DE69125936T2 (de) 1997-08-21
DE69125936D1 (de) 1997-06-05
MY108640A (en) 1996-10-31
DE69131501D1 (de) 1999-09-09
AU7907391A (en) 1991-12-31
EP0532667A4 (en) 1993-12-22
PT97818A (pt) 1993-06-30
PT97816A (pt) 1993-06-30
GB2259830B (en) 1994-11-16
ES2108046T3 (es) 1997-12-16
AU8072591A (en) 1991-12-31
SG79895A1 (en) 2001-04-17
EP0532635B1 (en) 1997-08-06
PT97811B (pt) 1999-05-31
EP0532672A1 (en) 1993-03-24
EP0533748A1 (en) 1993-03-31
DE69126665D1 (de) 1997-07-31
MY106816A (en) 1995-07-31
EP0532592B1 (en) 1998-01-21
JPH05507832A (ja) 1993-11-04
JPH05507823A (ja) 1993-11-04
EP0532672B1 (en) 1998-12-09
KR100195589B1 (ko) 1999-06-15
JPH05507593A (ja) 1993-10-28
WO1991019390A1 (en) 1991-12-12
EP0532652B1 (en) 1999-02-10
PT97815B (pt) 1998-12-31
JP2780869B2 (ja) 1998-07-30
ES2151217T3 (es) 2000-12-16
AU7996791A (en) 1991-12-31
EP0532592A4 (ja) 1994-01-05
JPH05507596A (ja) 1993-10-28
DE69130892D1 (de) 1999-03-25
PT102241A (pt) 2000-07-31
EP0533748B1 (en) 2001-11-21
SG64872A1 (en) 1999-05-25
EP0532682A1 (en) 1993-03-24
CN1036430C (zh) 1997-11-12
WO1991019388A1 (en) 1991-12-12
JP3145703B2 (ja) 2001-03-12
HU9203768D0 (en) 1993-04-28
IN177990B (ja) 1997-03-01
EP0532711A4 (en) 1993-12-15
RU2119187C1 (ru) 1998-09-20
KR0183367B1 (ko) 1999-05-01
SG81864A1 (en) 2001-07-24
JPH05507827A (ja) 1993-11-04
DE69127193T2 (de) 1997-12-18
MY107482A (en) 1995-12-31
EP0533738B1 (en) 1997-08-13
PT97813A (pt) 1993-06-30
DE69127286T2 (de) 1998-01-02
EP0532676B1 (en) 1999-08-04
HK1004588A1 (en) 1998-11-27
EP0540548A1 (en) 1993-05-12
EP0532635A4 (en) 1993-12-22
CA2082260C (en) 2002-01-22
SG96156A1 (en) 2003-05-23
EP0540548A4 (en) 1993-11-24
EP0532652A1 (en) 1993-03-24
EP0532676A4 (en) 1993-11-24
CN1041879C (zh) 1999-01-27
JPH05508521A (ja) 1993-11-25
CN1057149A (zh) 1991-12-18
MY106666A (en) 1995-07-31
CN1057142A (zh) 1991-12-18
JP3420234B2 (ja) 2003-06-23
CN1057373A (zh) 1991-12-25
MY106812A (en) 1995-07-31
EP0532711A1 (en) 1993-03-24
CN1057147A (zh) 1991-12-18
DE4191157C2 (de) 1996-06-13
PT97810B (pt) 1998-12-31
SG91239A1 (en) 2002-09-17
AU8083991A (en) 1991-12-31
CN1034465C (zh) 1997-04-02
PT97809A (pt) 1993-06-30
TW252257B (ja) 1995-07-21
WO1991019394A1 (en) 1991-12-12
AU8064391A (en) 1991-12-31
CN1057144A (zh) 1991-12-18
WO1991019400A1 (en) 1991-12-12
DE69132376D1 (de) 2000-09-21
TW243575B (ja) 1995-03-21
KR100191409B1 (en) 1999-06-15
EP0532635A1 (en) 1993-03-24
DE69132349D1 (de) 2000-09-07
WO1991019384A1 (en) 1991-12-12
EP0533738A1 (en) 1993-03-31
CN1057372A (zh) 1991-12-25
EP0532615A1 (en) 1993-03-24
EP0532592A1 (en) 1993-03-24
CN1039372C (zh) 1998-07-29
ES2124703T3 (es) 1999-02-16
FI925436A (fi) 1992-11-30
DE4191157T1 (de) 1993-10-07
MY106821A (en) 1995-07-31
KR100190247B1 (ko) 1999-06-15
EP0532653A1 (en) 1993-03-24
MY111161A (en) 1999-09-30
WO1991019381A1 (en) 1991-12-12
MY106517A (en) 1995-06-30
WO1991019399A1 (en) 1991-12-12
WO1991019398A1 (en) 1991-12-12
AU8211591A (en) 1991-12-31
CN1057150A (zh) 1991-12-18
GB2259830A (en) 1993-03-24
JP3354927B2 (ja) 2002-12-09
EP0532667B1 (en) 1997-08-06
DE69125834T2 (de) 1997-07-31
WO1991019380A1 (en) 1991-12-12
KR100195591B1 (ko) 1999-06-15
KR100195361B1 (ko) 1999-06-15
SG55018A1 (en) 1998-12-21
PT97817B (pt) 1998-12-31
WO1991019378A1 (en) 1991-12-12
HUT64662A (en) 1994-01-28
AU7960791A (en) 1991-12-31
DE4191166C2 (de) 2002-07-18
GB9012326D0 (en) 1990-07-18
CN1034461C (zh) 1997-04-02
EP0533748A4 (en) 1993-11-24
AU8087191A (en) 1991-12-31
EP1130909A2 (en) 2001-09-05
JP3247373B2 (ja) 2002-01-15
KR100195364B1 (ko) 1999-06-15
WO1991019393A1 (en) 1991-12-12
JPH05507597A (ja) 1993-10-28
JPH05507822A (ja) 1993-11-04
EP0532583A1 (en) 1993-03-24
AU8186091A (en) 1991-12-31
JP2005130515A (ja) 2005-05-19
DE69130892T2 (de) 1999-07-01
DE69127897D1 (de) 1997-11-13
PT97808A (pt) 1993-06-30
JPH05508061A (ja) 1993-11-11
CN1034545C (zh) 1997-04-09
DE69127193D1 (de) 1997-09-11
KR100195359B1 (ko) 1999-06-15
DE69132376T2 (de) 2001-02-01
ES2128319T3 (es) 1999-05-16
KR930701061A (ko) 1993-03-16
MY110220A (en) 1998-03-31
CN1057143A (zh) 1991-12-18
EP0540548B1 (en) 1997-04-23
CN1052601C (zh) 2000-05-17
CN1034544C (zh) 1997-04-09
EP0532665A4 (en) 1993-11-24
DE69127286D1 (de) 1997-09-18
EP0532665A1 (en) 1993-03-24
KR100195590B1 (ko) 1999-06-15
WO1991019379A1 (en) 1991-12-12
JP3699373B2 (ja) 2005-09-28
PT97813B (pt) 1998-12-31
PT97811A (pt) 1993-08-31
AU8185891A (en) 1991-12-31
ES2100232T3 (es) 1997-06-16
EP0532676A1 (en) 1993-03-24
DE69127897T2 (de) 1998-03-05
MY106670A (en) 1995-07-31
JP3228420B2 (ja) 2001-11-12
SG82550A1 (en) 2001-08-21
KR100195357B1 (ko) 1999-06-15
PT97809B (pt) 1998-12-31
US5289284A (en) 1994-02-22
DE69132822D1 (de) 2002-01-03
DE69125834D1 (de) 1997-05-28
AU8076891A (en) 1991-12-31
CN1052600C (zh) 2000-05-17
PT97819B (pt) 1998-12-31
DE69127194T2 (de) 1997-12-18
CN1034462C (zh) 1997-04-02
EP0532672A4 (en) 1993-12-22
EP1130909A3 (en) 2001-10-24
PT97814A (pt) 1993-06-30
WO1991019395A1 (en) 1991-12-12
ES2165841T3 (es) 2002-04-01
DE69132822T2 (de) 2002-04-11
PT97817A (pt) 1993-08-31
TW223215B (ja) 1994-05-01
DE69128784D1 (de) 1998-02-26
EP0532583B1 (en) 1998-07-15
KR100195362B1 (ko) 1999-06-15
DE69129806T2 (de) 1998-11-19
SG63585A1 (en) 1999-03-30
KR100202157B1 (ko) 1999-06-15
DE69127194D1 (de) 1997-09-11
ES2118085T3 (es) 1998-09-16
FI925436A0 (fi) 1992-11-30
HU225277B1 (en) 2006-08-28
MY110244A (en) 1998-03-31
AU8059091A (en) 1991-12-31
BR9106539A (pt) 1993-05-25
SG80522A1 (en) 2001-05-22
DE69131501T2 (de) 1999-11-18
DE69130610T2 (de) 1999-05-06
ES2106082T3 (es) 1997-11-01
CN1057146A (zh) 1991-12-18
JP3298876B2 (ja) 2002-07-08
JP3251581B2 (ja) 2002-01-28
EP0532583A4 (en) 1993-11-24
JPH05508522A (ja) 1993-11-25
CN1057138A (zh) 1991-12-18
KR100195588B1 (ko) 1999-06-15
JP3333191B2 (ja) 2002-10-07
PT97815A (pt) 1993-08-31
EP0532615B1 (en) 2000-08-02
GB9223471D0 (en) 1993-01-13
DE69130610D1 (de) 1999-01-21
PT97819A (pt) 1993-06-30
EP0532615A4 (en) 1993-11-24
EP0532653B1 (en) 1997-06-25
FI100931B (fi) 1998-03-13
DE69126665T2 (de) 1997-12-11
ES2106083T3 (es) 1997-11-01
PT97812A (pt) 1993-06-30
JP3333189B2 (ja) 2002-10-07
PT102241B (pt) 2003-07-31
JPH06502748A (ja) 1994-03-24
KR930701064A (ko) 1993-03-16
EP0532682A4 (en) 1993-12-01
MY107487A (en) 1995-12-30
EP0533738A4 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
JP3373509B2 (ja) 表示システム
US5434625A (en) Formatting television pictures for side by side display
JP3394060B2 (ja) 水平パンシステム
US5311309A (en) Luminance processing system for compressing and expanding video data
US5329369A (en) Asymmetric picture compression
US5420643A (en) Chrominance processing system for compressing and expanding video data
US5345272A (en) Delay matching for video data during expansion and compression
US5365278A (en) Side by side television pictures
JP3576383B2 (ja) ビデオ表示制御装置
JP3240210B2 (ja) ビデオシステム
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9