JPH05508061A - ビデオ信号制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 自動郵便受は検出 この発明は非同期ビデオ信号のための多画面表示を有するテレビジョン、特に、 ワイド表示フォーマット比のスクリーンを有する上記のようなテレビシランに関 するものである。今日のテレビシランのほとんどのものは、水平な幅対垂直の高 さが４：３のフォーマット表示比を持っている。ワイドフォーマット表示比は映 画の表示フォーマット比、例えば１６：９により近く対応する。この発明は直視 型テレビシラン及び投写型テレビジョンの両方に適用可能である。

４：３、しばしば４Ｘ３とも称するフォーマット表示比を持つテレビジョンは、 単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験的 なものを除いて、商業放送局のテレビシラン信号の伝送は４×３のフォーマット の表示比で放送される。多くの視聴者は、４×３表示フォーマットは、映画に関 係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマッ ト表示比のテレビシランは、より心地よい表示を行うだけでなく、ワイド表示フ ォーマットの信号源を対応するワイド表示フォーマットで表示することができる 。映画は、切り詰められたり、歪められたりすることなく、映画のように見える 。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される場 合、あるいは、テレビジタンのプロセッサによっても、切り詰める（ｃｒｏｐｐ ｉｎｇ）必要がない。

ワイド表示フォーマット比のテレビジョンは、通常の表示フォーマット信号とワ イド表示フォーマット信号の両方を種々の形で表示すること、及びこれらのフォ ーマットの信号を多画面表示の形で表示するのに適している。

しかし、ワイド表示比のスクリーンを用いることには多くの問題が伴う。そのよ うな問題の中で一般的なものには、複数の信号源の表示フォーマット比の変更、 非同期ではなるが同時表示されるビデオ信号源から一致したタイミング信号を生 成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号 から高解像度の画面を生成することがある。このような問題はこの発明によるワ イドスクリーンテレビジョンで解決される。この発明の種々の態様によるワイド スクリーンテレビジョンは、同じまたは異なるフォーマット比を有する単−及び 複数の非同期源から高解像度の単−及び複数画面表示を、選択可能な表示フォー マット比で表示できる。

現在、消責者が入手し得るほとんど全てのビデオ製品は４Ｘ３のフォーマット表 示比を持っており、一方ビデオ作品のフォーマット表示比は太き（多様化してい る。

ビデオ作品に４×３よりも大きいアスペクト比が用いられた場合には、消費者用 テレビジョンで表示する前にアスペクト比の変換を行わないと、画面の歪みが生 じる。

アスペクト比変換の１つの方法は、郵便受は化（ｌｅｔｔｅｒｂｏｘｉｎｇ）と して知られている。郵便受は化では、各フィールド中の表示線の数を犠牲にして 、水平符表千５−５０８０６１　（２） 線情報の多く（あるいは全て）が保持される。１６×９のフォーマットで作成さ れたビデオ源は、４×３の郵便受はフォーマットに変換されると、各フィールド に１８１本のビデオ線を含むことになる。各フィールドで用いられなかった余分 の線は平板なフィールドの黒（または灰色）レベルに設定することができる。ビ デオ源のアスペクト比が高くなると、それに比例して１フイールド当たりに含ま れる線が少なくなる。

例えば、ここに記載するようなワイドスクリーンテレビジョンは１６×９のフォ ーマット表示比を持つことができる。この構成により、信号はより大きな融通性 をもって郵便受はフォーマットで表示できる。元々１６×９のアスペクト比で作 られた郵便受は信号は、水平情報を失わせることなく、即ち、歪みを生じさせる ことなく、スクリーン全面を満たすように垂直にズーム、即ち、伸張されること がある。この発明の構成による自動郵便受は検出回路は、ビデオ信号の表示の郵 便受はフォーマットを表すビデオフィールド中の平板なフィールド領域を検出す ることができる。この検出は、ここに記載する発明の構成により、種々の方法と それに対応する装置によって行うことができる。

発明の１つの構成では、自動郵便受は検出器は、郵便受はビデオ信号がＡ、Ｂ及 びＣで表す３つの領域を持っているという想定に基づいている。領域ＡとＣは有 効なビデオを全く持たないか、あるいは、予め定められたルーマ閾値より小さい 最小ビデオルーマレベルを持ち、黒のバーに対応する。領域Ｂは有効ビデオを持 つか、あるいは、最小ビデオルーマレベルが予め定められたルーマ閾値より大き い領域で、黒いバーの間の領域に対応する。

１　領域Ａ、Ｂ及びＣのそれぞれの時間は、郵便受はフォーマットの関数で、こ れは、例えば、１６ｘ９から２１Ｘ９までの範囲とすることができる。領域Ａと Ｃの持続時間は１６×９の郵便受はフォーマットの場合、それぞれ約２０本の線 分である。郵便受は検出器は領域Ａ及び／またはＣについてルーマレベルを検査 する。有効ビデオ、あるいは、少なくとも最小ビデオルーマレベルが領域Ａ及び ／またはＣで検出されると、郵便受は検出器は通常の４×３フオ一マツト表示比 のＮＴＳＣ信号源であることを示す出力信号、例えば、論理０を生成する。しか し、領域Ｂでビデオが検出され、領域ＡとＣでは検出されなかった時は、そのビ デオは郵便受は信号源であると推定される。この場合は出力信号は論理ｌとなる 。

検出器の動作はヒステリシスによって改善できる。一度郵便受は信号が検出され ると、郵便受は信号ではない信号のある最低数のフィールドが検出されなければ 、表示は通常の４×３信号に必要とされる表示に切換わらない。同様に、一旦通 常の４×３信号が検出されると、郵便受はフォーマットが最低フィールド数検出 されて始めて、表示がワイドスクリーンモードに切り換わる。

発明の別の構成では、郵便受は検出は、ビデオフィールド中の各線について２つ の勾配を計算することにより行われる。この２つの勾配の計算には４つの値、即 ち、その時の線の最大及び最小値とその前の線の最大及び最小値の４つの値が必 要である。第１の勾配、これを正の勾配と呼ぶ、はその時の線の最大値からその 前の線の最小値を減じることによってめる。第２の勾配、これを負の勾配と呼ぶ 、は前の線の最大値からその時の線の最小値を差し引くことにより形成される。

シーンの内容によって、これらの勾配のいずれも正または負の値を持つが、両方 の勾配の負の値は無視できる。これは、ある与えられた時には、一方の勾配しか 負にならず、正の値を持った勾配の大きさは、負の値を持った勾配の大きさより 常に大きいかまたは等しくなるためである。こうすることにより、勾配の絶対値 を計算する必要がなくなるために、回路が簡単になる。どちらかの勾配がプログ ラム可能な（プログラマブル）閾値を超える正の値を持つならば、その時の線か その前の線のどちらかにビデオが存在している考えられる。これらの値はビデオ 原画郵便受はフォーマットかどうかを決定するために、マイクロプロセッサが用 いるようにできる。

発明のさらに別の構成によれば、自動郵便受は検出回路によって、１６Ｘ９のフ ォーマット表示比の表示を含む４Ｘ３フオ一マツト表示比信号の垂直ズームある いは伸張を自動的に実施できる。郵便受はフォーマットが検出されると、垂直偏 向高さが自動的に４／３だけ増大され、それによって、郵便受は信号の有効ビデ オ部分が、画像アスペクト比歪みを生じることなく、ワイドスクリーンを満たす ようにする。

第１図（ａ）〜（１）は、ワイドスクリーンテレビジョンの種々の表示フォーマ ットの説明に有用である。

第２図は、この発明の種々の態様に従うワイドスクリーンテレビ）ｇンの２ｆ＊ の水平走査で動作するようにしたもののブロック図である。

第３図は、第２図に示すワイドスクリーンプロセッサのブロック図である。

第４図は、第３図に示すワイドスクリーンプロセッサの詳細を示すブロック図で ある。

第５図は、第４図に示す画面白画面プロセッサのブロック図である。

第６図は、第４図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第７図と第８図は、充分に切り詰めた信号を用いた第１図（ｄ）に示す表示フォ ーマットの発生の説明に用いるタイミング図である。

第９図は、１ｆ＊　２ｆ＊変換において内部２ｆ、信号を発生する回路のブロッ ク図である。

第１Ｏ図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第１１図は、第２図に示すＲＧＢインターフェースのブロックである。

箪１２図と第１３図は、自動郵便受は検出器の動作を説明するために有用な図で ある。

第１４図は、第１２図−第１３図に関連して説明される自動郵便受は検出器のブ ロック図である。

第１５図は、自動郵便受は検出器を作るための代替回路のブロック図である。

第１６図は、自動郵便受は検出器を含む垂直サイズ制御回路のブロック図である 。

第１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。図示と、説明 の便宜上、一般に、ビデオ源、あるいは、ビデオ信号に関する通常の表示フォー マットの幅対高さ比は４×３であるとし、一般に、ビデオ源、あるいは、ビデオ 信号に関するワイドスクリーン表示フォーマットの幅対高さ比は、１６Ｘ　９で あるとする。この発明の構成は、これらの定義によって制限されるものではない 。

第１図（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジョンを示す。１６×９フオ一マツト表示比画面が４×３フオ 一マツト表示比信号として伝送される場合は、上部と下部に黒のバーが現れる。

これを一般に郵便受け（レターボックス）フォーマットと呼ぶ。この場合、観察 される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１ ６Ｘ９フオ一マツト表示比の源が伝送に先立って変換されて、４×３フオ一マツ ト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、かな りの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では、 郵便受はフォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすことが できるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これら の３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は１６Ｘ９のスクリーンを示す。１６Ｘ　９のフォーマットの表示 比のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される 。１６×９フオ一マツト表示比の郵便受は画面（これは、元来４Ｘ３フオ一マツ ト表示比信号であるが）は、充分な垂直解像度を有する大きな表示を行うように 、線倍化（ラインダブリング）または線追加（ラインアディシジン）によって順 次走査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、 副ビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６Ｘ９フオ一マツ ト表示比信号を表示できる。

第１図（Ｃ）は、４×３フオ一マツト表示比の挿入画面が挿入表示されている１ ６×９フオ一マツト表示比の主信号を示す。主及び副のビデオ信号が両方共、１ ６Ｘ　９フオ一マツト表示比源である場合は、挿入画面も１６×９フオ一マツト 表示比を持つ。挿入画面は多数の異なる位置に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されている 表示フォーマットを示す。各表示領域は８Ｘ９のフォーマット表示比を有し、こ れは、当然ながら、１６×９とも４×３とも異なる。このような表示領域に、水 平あるいは垂直歪みを伴うことなく４Ｘ３フオ一マツト表示比源を表示するため には、信号の左及び／または右側を切り詰めねばならない。画面を水平方向に詰 込む（ｓｑｕｅｅｚｅ）ことによるある程度のアスペクト比歪みを我慢するなら 、画面のもつと多くの部分を表示できる。水平方向の詰め込みの結果、画面中の 事物は垂直方向に細長くなる。この発明のワイドスクリーンテレビジョンは、ア スペクト比歪みを全く伴わない最大の切り詰め処理から最大のアスペクト比歪み を伴う無切り詰めまでの、切り詰めとアスペクト比歪みの任意の組合わせを行う ことができる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

第１図（ｅ）は、４×３フオーマツトの表示比画面が１６Ｘ　９フオ一マツト表 示比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが 左右両側に現れている。

第１図（ｆ）は、１つの大きな４×３フオ一マツト表示比画面と３つの小さい４ ×３フオ一マツト表示比画面が同時に表示される表示フォーマットを示す。大き い画面の周辺の外側の小さい画面は、時には、ＰＩＦ、即ち、画面内画面（親子 画面）ではなく、ｐｏｐ、即ち、画面外画面と呼ばれる。ＰＩＦまたは画面内画 面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つの 表示フォーマットに用いられている。ワイドスクリーンテレビジョンに２つのチ ューナが設けられている場合、両方共内部に設けられている場合でも１つが内部 に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合でも、 表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。残 りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理路 とを付加すれば、３以上の動画面を表示できることは理解できょう。また、大画 面と３つの小画面の位置を第１図（ｇ）に示すように切換えることも可能である 。

第１図（ｈ）は、４Ｘ３フオ一マツト表示比画面を中央に表示して、６つの小さ い４ｘ３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。上述 したフォーマットと同様、２つのチューナを備えたワイドスクリーンテレビジョ ンであれば、２つの動画面を表示できる。そして、残りの１１画面は静止画面フ ォーマットで特表千５−５０８０６１　（４） 表示されることになる。

第１図（ｉ）は、１２の４×３フオ一マツト表示比画面の基盤目状表示フォーマ ットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適 しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面 である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理 路の数によって決まる。

第１図に示した種々のフォーマットは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジジンで、２ｆ、水平走査用とさ れたものの全体的なブロック図が第２図に示されており、全体を１０で示されて いる。

テレビジョン１０は、概略的に言えば、ビデオ信号入力部２０、シャーシまたは ＴＶマイクロプロセッサ２１６、ワイドスクリーンプロセッサ３０Ｓｌ　ｆ＋＋ −２１ｎ変換器４０１偏向回路５０、ＲＧＢインタ’７ｚ−ス６０ＳＹＵＶ−Ｒ ＧＢ変換器２４０、映像管駆動回路２４２、直視型または投写型管２４４、及び 、電１ｉ７０を含んでいる。種々の回路の異なる機能ブロックへのグループ化は 、説明の便宜を図るためのものであって、このような回路相互間の物理的位置関 係を限定することを意図するものではない。

ビデオ信号入力部２ｏは、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。Ｒ，Ｆスイッチ２０４は２つのアンテナ入力ＡＮＴ 　１とＡＮＴ２を持っている。これらの入力は無線放送アンテナによる受信とケ ーブルからの受信の両方のための入力を表わす。ＲＦスイッチ２０４は、第１の チューナ２０６と第２のチューナ２０８に、どちらのアンテナ入力を供給するか を制御する。第１のチューナ２０６の出力は、ワンチップ２０２への入力となる 。ワンチップ２０２は、同調側り水平及び垂直偏向制御、ビデオ制御に関係する 多数の機能を果たす。図示のワンチップは産業用のＴ　Ａ　７７７７である。第 １のチューナ２０６からの信号からワンチップで生成されたベースバンドビデオ 信号ＶＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリーンプロセッサ３ ０のＴＶ１入力への入力となる。ビデオスイッチ２００への他のベースバンドビ デオ入力はＡＵＸｌとＡＵＸ２で示されている。これらの入力は、ビデオカメラ 、レーザディスクプレーヤ、ビデオテーププレーヤビデオゲーム等に用いること ができる。シャーシまたはＴＶマイクロプロセッサ２１６によって制御されるビ デオスイッチ２００ノ出力ｊｔｓＷＩＴｃＨＥＤ　ＶＩＤＥＯと示されている。

この５ＷＩＴＣＨＥＤ　ＶＩＤＥＯはワイドスクリーンプロセッサ３ｏへ別の入 力として供給される。

事３図を参照すると、スイッチｓＷｌワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオ源３１と８２も入力される。Ｓｌと８２の 各々は異なる５−ＶＨ３源を表わし、各々、別々のルミナンス信号及びクロミナ ンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコーダ の一部として組込まれているような、あるいは、別のスイッチとして実現しても よいスイッチがＴＶマイクロプロセッサ２１６に応答して、ＹＭ及びＣＩＮとし て示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選択 された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として見 なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は主 信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサによっ て、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、Ｕ は（Ｒ−Ｙ）と同等のものを表わし、■は（Ｂ−Ｙ）と同等である。ＹＭ、、Ｕ Ｍ及びＶＭ傷信号、その後の信号処理のために、ワイドスクリーンプロセッサで デジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３ｏの一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力として、ＴＶ２信号と５ＷＩＴＣＨＥＤＶＩＤＥＯ信号 の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施でき る。スイッチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びクロミ ナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のルミナンス 及びクロミナンス信号の一方を選択する。Ｙ　ＥＸＴ及びＣＥＸＴ信号は、５− ＶＨＳ入力Ｓ１に対応する。Ｙ／Ｃデコーダ２２０とスイッチＳＷ３とＳＷ４は 、いくつかの適応型線くし形フィルタで行われているように、組合わせてもよい 。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信号路 に沿って処理される。選択されたルミナンス出力はＹＡとして示されている。− Ａ、ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられている。選択 されたクロミナンスは色差信号ＵＡとＶＡに変換される。ＹＡ傷信号ＵＡ傷信号 びＶ−Ａ信号は、その後の信号処理のためにデジタル形式に変換される。主及び 副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フォーマ ットの異なる部分についてのビデオ源選択をどのようにするかについての融通性 が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴ　ＩＣＡＬ　ＲＥＳＥＴ　（垂直リセット ）信号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴを発生する。ＲＧＢイン タフェース６０中のスイッチが、内部垂直リセット出力信号と外部ＲＧＢ源の垂 直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給され る選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣである。副ビデオ信号の 水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離器２５０に よって生成される。

ｌｆ＋＋　２ｆｎ変換器４０は、飛越し走査ビデオ信号を順次走査される非飛越 し信号に変換する働きをする。例えば、水平線の各々が２度表示されるとか、あ るいは、同じフィールド中の隣接水平線の補間によって付加的な水平線の組が生 成される。いくつかの例においては、前の線を用いるか、補間した線を用いるか は、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じて決 められる。変換回路４０はビデオＲＡ　Ｍ　４２０と関連して動作する。ビデオ ＲＡＭは、順次表示を行うために、フレームの１またはそれ以上のフィールドを 記憶するために用いられる。Ｙ　２ｆヨ、Ｕ２ｆ＋＋及びＶ−２ｆＨ信号として の変換されたビデオデータはＲＧＢインタフェース６０に供給される。

第１１図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力部 による表示のための、変換ビデオデータまたは外部ＲＧＢビデオデータの選択を 可能とする。外部ＲＧＢ信号は２ｆ＊走査用に適合させられたワイドフォーマッ ト表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサによ ってＲＧＢインタフェースニ対し、ＴＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴとして供 給されて、選択された垂直同期（ｆ　Ｖｓまたはｆｖ、□）を偏向回路５０に供 給できるようにする。このワイドスクリーンテレビジョンの動作によって、内部 ／外部制御信号ＩＮＴ／ＥＸＴを発生させて、外部ＲＧＢ信号の使用者による選 択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない場合に、外部 ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、隘極線管または 投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェース回路は存 在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号を検出する。

ＷＳＰマイクロプロセッサ３４０も、外部ＲＧＢ信号に対するカラー及び色調制 御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行う画面 白画面（ピクチャ・イン・ピクチャ）プロセッサ３２０を含んでいる。画面白画 面という用語は、時には、ＰＩＦあるいはビクス・イン・ピクス（ｐｉｘ−ｉｎ 　ｐｉｘ）と省略される。ゲートアレー３００が、第１図（ａ）〜第１図（ｉ） の例で示されているような、種々の表示フォーマットで主及び副ビデオ信号デー タを組合わせる。画面白画面プロセッサ３２０とゲートアレー３００はワイドス クリーンマイクロプロセッサ（ＷＳＰμＰ）３４０の制御下にある。マイクロプ ロセッサ３４０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する 。この直列バスは、データ、クロック信号、イネーブル信号及びリセット信号用 の４本の信号ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また、 ３レベルのサンドキャッスル（砂で作った城）信号として、複合垂直ブランキン グ／リセット信号を発生する。あるいは、垂直ブランキング信号とリセット信号 は別々の信号として生成してもよい。複合ブランキング信号はビデオ信号入力部 によってＲＧＢインタフェースに供給される。

第１Ｏ図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、ＲＧＢインタフェース６０から選択された２ｆ、ｌ水平同期 信号を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる。

この付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ビン調整に関す るものである。偏向回路５０は２ｆ＊フライバツクパルスをワイドスクリーンプ ロセッサ３０、ｌｆ、ｌ−２ｆ、ｌ変換器４０及びＹＵＶ−ＲＧＢ変換器２４０ に供給する。

ワイドスクリーンテレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源に より付勢するようにできる電ｊｉ７０によって生成される。

ワイドスクリーンプロセッサ３０を第３図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１、アナ ログ−デジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンコーダ２２７である。ワイドスクリーンプロセッサのこれ以上の詳細は第 ４図に示されている。ＰＩＦ回路回路３０璽０成する画面白画面プロセッサ３２ ０は第５図により詳細に示されている。また、第６図には、ゲートアレー３００ がより詳細に示されている。第３図に示した多数の素子については、既に詳細に 記述した。

第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６が付設されてい る。また、第２のチューナ２０８はＷＳＰ　μＰ３４０と共に動作する。ＷＳＰ 　μＰ３４０は入力／出力Ｉ１０部３４０Ａとアナログ出力部３４０Ｂとを含ん でいる。１１０部３４０Ａは色調（ティント）制御信号とカラー制御信号、外部 ＲＧＢビデオ源を選択するためのＩＮＴ／ＥＸＴ信号、及び、スイッチＳＷＩ　 〜ＳＷｅ用の制御信号を供給する。１１０部は、また、偏向回路と陰掻線管を保 護するために、ＲＧＢインタフェースがらのＥＸＴ　５ＹＮＣ　ＤＥＴ信号をモ ニタする。アナログ出力部３４０　Ｂは、それぞれのインタフェース回路２５４ 　、２５６および２５８を通して、垂直サイズ、左右調整及び水平位相用制御信 号を供給する。

ゲートアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイ ドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを作 る働きをする。ゲートアレー用のクロック情報は、低域通過フィルタ３７６と協 同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はア ナログ形式で、ＹＭＳＵＭ及びＶＭで示した信号として、ＹＵＶフォーマットで ワイドスクリーンプロセッサに供給される。

これらの主信号は、第４図により詳細に示すアナログ−デジタル変換器３４２と ３４６によってアナログからデジタル形式に変換される。

カラー成分信号は、上位概念的表記Ｕ及びＶによって示されており、これらは、 Ｒ−ＹまたはＢ−Ｙ信号、あるいは、■及びＱ信号に付すことができる。システ ムクロック周波数は１０２４ｆ＋＋、これは約１６ＭＨｚである、なので、サン プルされたルミナンスの帯域幅は８ＭＨｚに制限される。Ｕ及びＶ信号は５００ ＫＨｚ，あるいは、ワイドＩについては１．５ＭＨｚ，に制限されるので、カラ ー成分データのサンプルは、１つのアナログ−デジタル変換器とアナログスイッ チで行うことができる。このアナログスイッチ、即ち、マルチプレクサ３４４の ための選択線ＵＶ　ＭＵＸは、システムクロックを２で除して得た８ＭＨｚの信 号である。ｌクロック幅の線開始ＳＱＬパルスが、各水平ビデオ線の始点でこの 信号を同期的にＯにリセットする。ついで、ＵＶＭＵＸ線は、その水平線を通し て、各クロックサイクル毎に状態が反転する。

線の長さはクロックサイクルの偶数倍なので、一旦初期化されると、ＩＪＶ　Ｍ ＵＸの状態は、中断されることなく、０，１、０、１・ψ・・と変化する。アナ ログ−デジタル変換器３４２と３４６からのＹ及びＵＶデータストリームは、ア ナログ−デジタル変換器が各々、ｌクロックサイクルの遅延を持っているので、 シフトしている。このデータシフトに対応するために、主信号処理路３０４から のクロックゲート情報も同じように遅延させられなければならない。このクロッ クゲート情報が遅延していないと、削除が行われた時、ＵＶデータは正しく対を なすように組合わされない。この点は、各ＵＶ対が１つのベクトルを表すので、 重要なことである。１つのベクトルからＵ成分は、他のベクトルからのＶ成分と 対にすると、カラーシフトが生じてしまう。先行する対からのＶサンプルは、そ の時のリサンプルと共に削除される。このＵＶマルチプレクス法は、各カラー成 分（Ｕ，Ｖ）サンプル対に対して２つのルミナンスサンプルがあるので、２：ｌ ・１と称される。Ｕ及びＶの双方に対するナイキスト周波数はルミナンスのナイ キスト周波数の２分の１１：実効的に減じられる。従って、ルミナンス成分に対 するアナログ−デジタル変換器の出力のナイキスト周波数は８ＭＨｚとなり、一 方、カラー成分に対するアナログ−デジタル変換器の出力のナイキスト周波数は ４ＭＨｚとなる。

ＦＴＰ回路及び／またはゲートアレーは、データ圧線をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ペアド）ビクセ ル圧縮及びディザリング（ｄｉＬｈｅｒｉｎｇ）とディザリング（ｄｅ−ｄｉｔ ｈｅｒｉｎｇ）を含む、多くのデータ減縮及びデータ回復構想が開発されている 。さらに、ビット数が異なる異なったディザリングシーケンスや、ビット数が異 なる異なった対ピクセル圧縮が考えられている。多数の特定のデータ減縮及び回 復構想の１つをＷＳＰ　μＰ　３４０によって選択して、各特定の画面表示フォ ーマットについて表示ビデオの解像度を最大にするようにすることができる。

ゲートアレーは、ＰＩＦＯ３５６と３５８として実現できる線メモリと協同して 動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サン プル（リサンプル）するために使用される。別に設けた補間器によって、副信号 を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号を 組合わせて、ＹＭＸＳＵＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信号を 作ることを含む、主及び副の両信号のデータ操作を制御する。上記出力成分はデ ジタル−アナログ変換器３６０　、　３６２及び３６４によってアナログ形式に 変換される。Ｙ，Ｕ及びＶで示すアナログ形式の信号は、非飛越し走査への変換 のために、１ｆ＋＋　２ｆｌｌ変換器４０に供給される。また、Ｙ，Ｕ及びＶ信 号はエンコーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジ ャックに、ワイドフォーマット比出力信号ＹＯＵＴ　ＥＸＴ　／ＣＯＵＴ　ＥＸ Ｔが生成される。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲ ートアレーからのＣ５ＹＮＣＭＮと、ＰＩＰ回路からのＣ５ＹＮＣＡＵＸから選 択する。スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号として、 ＹＭとＣ５ＹＮＣＡＵＸのどちらかを選択する。

水平同期回路の部分がより詳細に第９図に示されている。位相比較器２２８は、 低域通過フィルタ２３０、電圧制御発振器２３２、除算器２３４及びキャパシタ ２３６を含む位相ロックループの一部をなしている。電圧制御発振器２３２は、 セラミック共振器または同等のもの２３８に応動して、３２ｆ＋＋で動作する。

電圧制御発振器の出力は、３２で除算されて、適切な周波数の第２の入力信号と して位相比較器２２８に供給される。分局器２３４の出力は１ｆ＋＋ＲＥＦタイ ミング信号である。３２ｆＭＲＥＦタイミング信号と１ｆイＲＥＦタイミング信 号は１６分のｌカウンタ４００に供給される。２ｆｎ出力がパルス幅回路４０２ に供給される。分周器４００を１ｆｌＩＲＥＦ信号によってプリセットすること により、この分周器は、確実に、ビデオ信号入力部の位相ロックループと同期的 に動作する。パルス幅回路４０２は２　ｆ、−ＲＥＦ信号が、位相比較器４０４ 、例えば、ＣＡ　１３９１が適正な動作を行うようにするために充分なパルス幅 を待つようにする。位相比較器４０４は、低域通過フィルタ４０６と２ｆｍ電圧 制御発振器４０８を含む第２の位相ロックループの一部を構成している。電圧制 御発振器４０８は内部２ｆｍタイミング信号を発生し、この信号は順次走査され る表示器を駆動するために用いられる。位相比較器４０４への他方の入力信号は 、２ｆ＋ｔフライバツクパルスまたはこれに関係付けられたタイミング信号であ る。位相比較器４０４を含む第２の位相ロックループを用いることは、入力信号 の各１１ｎ期間内で各２ｆｗ走査周期を対称になるようにするために役立つ。こ のようにしなかった場合は、ラスタの分離、例えば、ビデオ線の半分が右にシフ トし、ビデオ線の半分が左にシフトするというようなことが起きる。

第１Ｏ図には、偏向回路５０が詳細に示されている。回路５００は、異なる表示 フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直 のサイズを調整するために設けられている。線図的に示すように、定電流源５０ ２が垂直ランプキャパシタ５０４を充電する一定量の電流Ｉ　ＲＡＭＦを供給す る。トランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂直 リセット信号に応じて、このキャパシタを周期的に放電させる。

いかなる調整もしなければ、電流！ＲＡＭＰは、ラスタに最大可能な垂直サイズ を与える。これは、第１図（ａ）に示すような、拡大４×３フオ一マツト表示比 信号源によりワイドスクリーン表示を満たすに必要とされる垂直過走査の大きさ に対応する。より小さな垂直ラスタサイズが必要とされる場合は、可調整電流源 ５０８がＩ　ＲＡＭＦから可変量の電流Ｉ　ＡＤＪを分流させて、垂直ランプキ ャパシタ５０４をよりゆっくりと、より小さなピーク値まで充電する。可変電流 源５０８は、第１６図に示された垂直サイズ制御回路１０３０によって生成され た、例えば、アナログ形式の、垂直サイズ調整信号に応答する。垂直サイズ調整 ５００は手動垂直サイズ調整５１０から独立しており、この手動垂直サイズ調整 は、ポテンシヨメータあるいは背面パネル調整ノブによって行うことができる。

いずれの場合でも、垂直偏向コイル５１２は適切な大きさの駆動電流を受ける。

水平偏向は、位相調整回路５１８、左右ピン補正回路５１４．２ｆ＋＋位相ロッ クループ５２０及び水平出力回路５１６によって与えられる。

第１１図には、ＲＧＢインタフェース６０がより詳しく示されている。最終的に 表示される信号が、１　ｆＭ　−２ｆ。

変換器４０の出力と外部ＲＧＢ入力から選択される。ここで述べるワイドスクリ ーンテレビジョンを説明するために、外部ＲＧＢ入力をワイドフォーマット表示 比の順次走査源であるとする。外部ＲＧＢ信号とビデオ信号入力部２０からの複 合ブランキング信号がＲＧＢ−ＹＵＶ変換器６１０に入力される。外部ＲＧＢ信 号に対する外部２ｆＭ複合同期信号が外部同期信号分離器６００に入力される。

垂直同期信号の選択はスイッチ６０８によって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。

ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４　、６０ ６．６０Ｂの各々はＷＳＰ　μＰ３４０によって生成される内部／外部制御信号 に応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは、利用者の 選択である。しかし、外部ＲＧＢＩＩ［が接続されていない、あるいは、ターン オンされていない時に、使用者が不用意にそのような外部源を選択した場合、あ るいは、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損傷 を生じさせる可能性がある。そこで、外部同期検出器６０２が外部同期信号の存 在を検出する。この信号がない場合には、スイッチ無効化制御信号が各スイッチ ６０４　、６０６．６０８に送られ、外部ＲＧＢ源からの信号がない時に、この ような外部ＲＧＢ源が選択されることを防止する。ＲＧＢ−ＹＵＶ変換器６１０ も、ｗｓｐμＰ　３４０から色調及びカラー制御信号を受ける。

第４図は、第３図に示したワイドスクリーンプロセッサ３０をさらに詳細に示す ブロック図である。ＹＡＳＵＡ及びＶＡ倍信号、解像度処理回路３７０を含むこ とのできる画面内画面プロセッサ３２０の入力となる。この発明の一態様による ワイドスクリーンテレビジョンは、ビデオの伸張及び圧縮ができる。第１図にそ の一部を示した種々の複合表示フォーマットにより実現される特殊効果は画面内 画面プロセッサ３２０によって生成される。

このプロセッサ３２０は、解像度処理回路３７０からの解像度処理されたデータ 信号Ｙ　ＲＰ、Ｕ　ＲＰ及びＶＲＰを受信するように構成できる。解像度処理は 常に必要なわけではなく、選択された表示フォーマット中に行われる。第５図に 、画面内画面プロセッサ３２０がさらに詳細に示されている。画面内画面プロセ ッサの主要成分は、アナログ−デジタル変換器部３２２、入力部３２４、高速ス イッチ（ＦＳＷ）及びバス部３２６、タイミング及び制御部３２８、及びデジタ ル−アナログ変換部３３０である。

画面内画面プロセッサ３２０は、例えば、トムソン・コンシューマ・エレクトロ ニクス・インコーホレーテッドにより開発された基本ＣＰＩＰチップを改良した ものとして実施できる。この基本ＣＰＩＰチップの詳細は、インディアナ州イン ディアナポリスのトムソン・コンシューマ・エレクトロニクス・インコーホレー テッドから発行されているｒＴｈｅ　ＣＴＣ１４０Ｐｉｃｔｕｒｅ　ｉｎ　Ｐｉ ｃｔｕｒｅ　（ＣＰＩＰ）Ｔｅｃｈｎｉｃａｌ　Ｔｒａｉｎｉｎｇ　Ｍａｎｕａ ｌ　（ＣＴＣ１４０画面内画面（ＣＰＩＰ）技術トレーニング　マニュアル）」 に記載されている。

多数の特徴あるいは特殊効果が可能である。次はその一例である。基本的な特殊 効果は、第１図（Ｃ）に示すような、大きい画面上に小さい画面が置かれたもの である。

これらの大小の画面は同じビデオ信号あるいは別のビデオ信号からでもよく、ま た、入れ換えもできる。一般に、オーディオ信号は常に大きい画面に対応するよ うに切換えられる。小画面はスクリーン上の任意の位置に動かすこともできるし 、あるいは、多数の子め定められた位置に移させることができる。ズーム効果は 、小画面のサイズを、例えば、多数の子め設定されたサイズの任意のものへ大き くしたり小さくする。ある点において、例えば、第１図（ｄ）に示す表示ツメ− マットの場合、大小の画面は同じ大きさとなる。

単一画面モード、例えば、第１図（ｂ）、第１図（ｅ）あるいは第１図（ｆ）に 示すモードの場合、使用者は、その単一画面の内容を、例えば、１．０　：　１ 〜５．１：１の比の範囲でステップ状にズーム・インすることができるズームモ ードでは、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上の 画像を画面の異なる領域内で動かすことができる。いずれの場合でも、小さい画 面、大きい画面あるいはズームした画面を静止画面（静止画面フォーマット）と して表示できる。この機能により、ビデオの最後の９フレームを繰返しスクリー ン上に表示するストロボフォーマットが可能となる。フレームの繰返し率は、１ 秒にっき３０フレームから０フレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビジョンで使用される画面内画 面プロセッサは上述した基本的なｃｐｒｐチップの現在の構成とは異なる。基本 的ＣＰＩＰチップを１６×９スクリーンを有するテレビジョンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１６×９スクリーンを走査 することによって、実効的に水平方向に４７３倍の拡大が生じ、そのために、ア スペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部ス ピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がスク リーン全体に表示されない。

通常のテレビジョンで使用されているような基本ＣＰＩＰチップを基にした既存 の画面内画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆ、の クロックでサンプルされる。即ち、ＣＰＩＰチップに関連するビデオＲＡＭに記 憶されたデータは、入来する副ビデオ源に対しオーソゴナルに（ｏｒｔｈ−ｏｇ ｏｎａｌｌｙ）にサンプルされない。これが基本ＣＰＩＰ法によるフィールド同 期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな性質の ために、サンプルされたデータにスキューエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないＣＰ■チップと共に用いた結果である。例えばビデオＲＡ　Ｍ　３５ ０のようなビデオＲＡＭからのデータが表示される時は、スキニーエラーは、画 面の垂直端縁に沿ったランダムなジッダとして現れ、一般には、非常に不快であ ると考えられる。

基本ＣＰＩＰチップと異なり、この発明の構成に従う画面内画面プロセッサ３２ ０は、複数の選択可能な表示モードの１つで、ビデオデータを非対称に圧縮する ようにされている。この動作モードでは、画面は水平方向に４：１で圧縮され、 垂直方向には３：１で圧縮される。この非対称圧縮モードにより、アスペクト比 歪みを有する画面が生成されて、ビデオＲＡＭに記憶される。画面中の事物は水 平方向に詰め込まれる。しかし、これらの画面が普通に、例えば、チャンネル走 査モードで、読出されて、１６Ｘ　９フオ一マツト表示比スクリーン上に表示さ れると、画面は正しく見える。この画面はスクリーンを満たし、アスペクト比歪 みはない。この発明のこの態様による非対称圧縮モードを用いると、外部スピー ドアップ回路を用いることなく、１６Ｘ９のスクリーン上に特別の表示フォーマ ットを生成することが可能となる。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働く画面内画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、水平及び垂直同期パ ルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面内画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中 断するであろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭ クロック）は自走発振器によって決められる。静止及びズームモード用には、サ ンプルクロックは入来ビデオ水平同期信号にロックされる。これらの特別なケー スでは、入来ビデオ水平同期の周波数は表示クロック周波数と同じである。

再び第４図を参照すると、画面白画面プロセッサからのアナログ形式のＹ、Ｕ、 ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分・ ＼再符号化することができる。エンコーダ回路３６６は３．５８ＭＨｚ発振器３ ８０と協同して動作する。このＹ／ＣＰＩＰ　ＥＮＣ信号は、再符号化Ｙ／Ｃ成 分を主信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図 示せず）に接続してもよい。この点以後、ＰＮＰ符号化Ｙ、Ｕ、Ｖおよび同期信 号が、シャーシの残部における水平及び垂直タイミングの基礎となる。この動作 モードは、主信号路中の補間器及びＦＩＦＯの動作に基づ＜ＰＩＦのズームモー ドの実行に適している。

さらに第５図を参照すると、画面白画面プロセッサ３２０は、アナログ−デジタ ル変換部３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タ イミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる 。一般に、画面白画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナ ンス（Ｙ）及び色差信号（Ｕ％Ｖ）とし、その結果をサブサンプルして、上述し たような１メガビツトのビデオＲＡ　Ｍ　３５０に記憶させる。

画面白画面プロセッサ３２０に付設されているビデオＲＡＭ　３５０は１メガビ ツトのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータの１フィ ールド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費 用がかかり、さらに複雑な操作回路構成が必要となるであろう。副チャンネルの サンプル当たりのビット数を少なくすることは、全体を通じて８ビツトサンプル で処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味す る。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題と はならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイズ の場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデータ の量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の構 想を選択的に実施することができる。例えば、対ピクセル圧縮及びディザリング と逆ディザリングを含む多数のデータ減縮及びデータ回復構想が開発されている 。ディザリング回路は、ビデオＲＡＭ３５０の下流、例えば、以下に詳述するよ うに、ゲートアレーの副信号路中に配置する。さらに、異なるビット数を伴う異 なるディザリングと逆ディザリングシーケンス、及び、異なるビット数の異なる 対ピクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表示ビデ オの解像度を最大にするために、多数の特定データ減縮及び回復構想の１つをＷ ＳＰ　μＰによって選ぶことができる。

シ１信号のルミナンス及び色差信号は、画面白画面プロセッサの部分を構成する ビデオＲＡＭ３５０に８：１：１の６ビツトＹ、Ｕ、Ｖ形式で記憶される。即ち 、各成分は６ビツトサンプルに量子化される。色差サンプルの各対に対し８個の ルミナンスサンプルがある。短く説明すると、画面白画面プロセッサ３２０は、 入来ビデオデータが、入来副ビデオ同期信号にロックされた６４０ｆ＋＋クロッ ク周波数でサンプルされるようなモードでは動作させられる。このモードでは、 ビデオＲＡＭ３５０に記憶されたデータはオーソゴナルにサンプルされる。デー タが画面白画面プロセッサのビデオＲＡ　Ｍ　３５０から読出される時は、この データは入来副ビデオ信号にロックされた同じ６４０ｆＮクロツクを用いて読出 される。しかし、このデータはオーソゴナルにサンプルされ記憶されるが、そし て、オーソゴナルに読出せるが、主及び副ビデオ源の非同期性のために、ビデオ ＲＡ　Ｍ　３５０から直接オーソゴナルには表示できない。主及び副ビデオ源は 、それらが同じビデオ源からの信号を表示している時のみ、同期していると考え られる。

ゲートアレー３００の主信号路３０４、副信号路３０６及び出力信号路３１２が ブロック図の形で第６図に示されている。ゲートアレーはさらに、クロック／同 期回路３２０とｗｓｐ　μＰデコーダ３１０を含んでいる。ｗｓｐ　μＰデコー ダ３１０のＷＳＰ　ＤＡＴＡで示したデータ及びアドレス出力ラインは、画面白 画面プロセッサ３２０と解像度処理回路３７０と同様に、上述した主回路及び信 号路にも供給される。ある回路がゲートアレーの一部をなすかなさないかは、殆 ど、この発明の詳細な説明を容易にするための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマットを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先 入れ先出しくＦＩＦＯ）線メモリ３５６に記憶される。組合わされたクロミナン ス成分Ｕ／Ｖ　ＭＮはＦＩＦＯ３５８に記憶される。副信号のルミナンス及びク ロミナンス成分Ｙ　ＰＩＰ、Ｕ　ＰＩＰ及びｖ　ｐｏｐはデマルチプレクサ３５ ５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間器３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成される 。

ある場合には、副表示が第１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面白画面プロセッサ及びビデオＲＡ　Ｍ　３５０に付随するメ モリの制限のために、そのような大きな面積を満たすには、データ点、即ち、ピ クセルの数が不足することがある。そのような場合には、解像度処理回路３５７ を用いて、データ圧縮あるいは減縮の際に失われたピクセルに置き代えるべきピ クセルを副ビデオ信号に回復することができる。この解像度処理は第４図に示さ れた回路３７０によって行われるものに対応させることができる。例えば、回路 ３７０はディザリング（ｄｉｔｈｅｒｉｎｇ）回路とし、回路３５７をディザリ ング（ｄｅｄｉＬｈｅｒｉｎｇ）回路とすることができる。

副チャンネルは６４０ｆ＋＋でサンプルされ、一方主チャンネルは＋０２４　ｆ 　Ｍでサンプルされる。副チャンネルＦＩＦＯ３５４は、データを、副チヤンネ ルサンプル周波数から主チヤンネルクロック周波数に変換する。この過程におい て、ビデオ信号は８１５（１０２４／６４０　）の圧縮を受ける。これは、副チ ャンネル復号を正しく表示するに必要な４／３の圧縮より大きい。従って、副チ ャンネルは、４×３の小画面を正しく表示するためには、補間器３５９によって 伸張されねばならない。補間器３５９は補間器制御回路３７１によって制御され 、補間器制御回路３７１自身はＷＳＰ　μＰ３４０に応答する。必要とされる補 間器による伸張の量は５／６である。伸張係数Ｘは次のようにして決められる。

Ｘ＝　（６４０／１０２４）　＊　（４／３）　−５／６クロＥ＋：／ス成分Ｕ 　ＰＩＰとＶ　ＰＩＰは回路３６７によって、ルミナンス成分の補間の内容に応 じて決まる長さの時間遅延され、信号Ｕ　ＡＵＸと’ｉ’　ＡＵＸが出力として 生成される。主信号と副信号のそれぞれのＹｌＵ及びＶ成分は、Ｆ　Ｉ　Ｆ　０ ３５４．３５６及び３５８の読出しイネーブル信号を制御することにより、出力 信号路３１２中のそれぞれのマルチプレクサ３１５．３１７及び３１９で組合わ される。マルチプレクサ３１５．３１７．３１９は出力マルチプレクサ制御回路 ３２１に応答する。この出力マルチプレクサ制御回路３２１は、画面内画面プロ セッサとｗｓＰ　μＰ３４０からのクロック信号、線開始信号、水平線カウンタ 信号、垂直ブランキングリセット信号及び高速スイッチの出力に応答する。マル チプレクサされたルミナンス及びクロミナンス成分Ｙ　ＭＸ、Ｕ　ＭＸ及びＶＭ Ｘは、それぞれのデジタル／アナログ変換器３６０１３６２及び３６４に供給さ れる。第４図に示すように、このデジタル−アナログ変換器３６０．３６２．３ ６４の後段には、それぞれ低域通過フィルタ３６１．３６３．３６５が接続され ている。画面内画面プロセッサ、ゲートアレー及びデータ減縮回路の種々の機能 はＷＳＰ　μＰ３４０によって制御されるＷＳＰ　μＰ３４０は、これに直列バ スを介して接続されたＴ　Ｖ　ｕ　Ｐ　２１６に応答する。この直列バスは、図 示のように、データ、クロック信号、イネーブル信号及びリセット信号用のライ ンを有する４本線バスとすることができる。ＷＳＰ　μＰ３４０はｗｓｐ　μＰ デコーダ３１０を通してゲートアレーの種々の回路と交信する。

１つのケースでは、４Ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未満に減じる ことによって行うことができる。サンプル補間器は、５−ＶＨＳフォーマットで は５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４　ｆ　＊の時は ８ＭＨｚであるナイキスト折返し周波数の大きなパーセンテージを占めるので、 入来ビデオを新たなピクセル位置に計算しなおすために用いられる。

第６図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａｔｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦＩＦＯ３５６と補間器３３７の相対位置に対する主信号路３０４のト ポロジーを反転させることである。即ち、これらのスイッチは、例えば画面圧縮 に必要とされる場合などに、補間器３３７をＦＩＦＯ３５６に先行させるか、画 面伸張に必要とされる場合のように、ＰＩＦＯ３５６を補間器３３７に先行させ るかを選択する。スイッチ３２３と３３１はルート制御回路３３５に応答し、こ の回路３３５自体はＷＳＰ　μＰ３４０に応答する。シービデオ信号がビデオＲ Ａ　Ｍ　３５０に記憶するために圧縮され、実用目的には伸張のみが必要である ことが想起されよう。従って、副信ＦＩＦＯを用いてビデオ圧縮を行うために、 ４個目ごとのサンプルがこのＦＩＦＯに書込まれることを禁止することができる 。これによって、４／３圧縮が行われる。

ＦＩＦＯから読出されるデータが凹凸にならずに、清らかとなるように、ＦＩＦ Ｏに書込まれているルミナンスサンプルを再計算するのは、補間器３３７の機能 である。

伸張は圧縮と全く逆の態様で行うことができる。圧縮の場合は、書込みイネーブ ル信号に、禁止パルスの形でクロックゲーティング情報が付されている。データ の伸張のためには、クロックゲーティング情報は読出しイネーブル信号に適用さ れる。これにより、データがＰＩＦ０３５６から読出される時に、データの中断 （ポーズ）が行われる。この場合、サンプルされたデータを凹凸のある状態から 滑らかになるように再計算するのは、この処理中はＰＩＦＯ３５６に後続する位 置にある補間器３３７の機能である。伸張の場合、データは、ＦＩＦＯ３５６か ら読出されている時及び補間器３３７にクロック書込みされている時に、中断さ れねばならない。これは、データが連続して補間器３３７中をクロックされる圧 縮の場合と異なる。圧縮及び伸張の両方の場合において、クロックゲーティング 動作は、容易に、同期した態様で行わせることができる。即ち、事象は、システ ムクロブク１０２４　ｆ□の立上がりエツジを基礎にして生じる。

副信号の補間は副信号路３０６で行われる。ＰＩＦ回路３０１が、６ビツトＹ、 Ｕ、Ｖ、８　：　１　：　ｌメモリであるビデオＲＡＭ３５０を操作して、入来 ビデオデータを記憶させる。ビデオＲＡ　Ｍ　３５０はビデオデータの２フィー ルド分を複数のメモリ位置に保持する。各メモリ位置はデータの８ビツトを保持 する。各８ビツト位置には、１つの６ビツトＹ（ルミナンス）サンプル（６４０ ｆ＋＋でサンプルされたもの）と他に２つのビットがある。これら他の２ビツト は、高速スイッチデータか、ＵまたはＶサンプル（８０ｆ１１でサンプルされた もの）の一部かのいずれか一方を保持している。高速スイッチデータの値は、ど の型のフィールドがビデオＲＡＭに書込まれたかを示す。

ビデオＲＡ　Ｍ　３５０にはデータの２フィールド分が記憶されており、全ビデ オＲＡ　Ｍ　３５０は表示期間中に読出されるので、両方のフィールドが表示走 査期間中に読出される。ＰＩＦ回路３０１は、高速スイッチデータを用いること により、どちらのフィールドをメモリから読出して表示すべきかを決める。ＰＩ Ｆ回路は、動きの分断という問題を解決するために、常に、書込まれているもの と反対のフィールドの型を読出す。読出されているフィールドの型が表示中のも のと逆である場合は、ビデオＲＡＭに記憶されている偶数フィールドが、そのフ ィールドがメモリから読出される時に、そのフィールドの最上部の線を削除して 反転される。その結果、小画面は動きの分断を伴うことなく正しいインターレー スを維持する。

クロック／同期回路３２０はＦ　Ｉ　Ｆ　０３５４．３５６及び３５８を動作さ せるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チ ャンネルのためのＦＩＦＯは、各ビデオ線の後で表示するのに必要な部分につい てデータを記憶のために書込むようにイネーブルされる。データは、表示の同じ １つまたはそれ以上の線上で６源からのデータを組合わせるために必要とされる 、主及び副チャンネルのうちの一方（両方ではな（）から書込まれる。副チャン ネルのＦＩＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主ビデ オ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＰＩＦ ０３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。主チ ャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された特定 の特殊効果の関数である。

切り詰め形の並置（サイド・パイ・サイド）画面のような別の特殊効果の発生は 、線メモリＦＩＦＯに対する読出し及び書込みイネーブル制御信号を操作して行 われる。この表示フォーマットのための処理が第７図と第８図に示されている。

切り詰め並置表示画面の場合は、副チャンネルの２０４８Ｘ　８　Ｆ　Ｉ　Ｆ　 Ｏ３５４に対する書込みイネーブル制御信号（ＷＲＥＮ　ＡＸ）は、第７図に示 すように、表示有効線期間の（１／２）＊　（５／１２）−５／１２、即ち、約 ４１％（ポスト・スピードアップ（ｐｏｓｔｓｐｅｅｄ　ｕｐ）の場合）、また は、副チャンネルの有効線期間の６７％（ブリ・スピードアップ（ｐｒｅ　５ｐ ｅｅｄ　ｕｐ）の場合）の間、アクティブとなる。これは、約３３％の切り詰め （約６７％が有効画面）及び補間器による５７６の信号伸張に相当する。第８図 の上部に示す主ビデオチャンネルにおいては、９１０　ｘ　８　Ｆ　Ｅ　ＦＯ３ ５６と３５８ニ対すル書込みイネーブル制御信号（ＷＲＥＮ　ＭＮ　Ｙ）は、表 示有効線期間の（１／２）＊　（４／３）≠０．６７、即ち、６７％の間、アク ティブとなる。これは、約３３％の切り詰め、及び、９１０Ｘ８ＦＩＦＯにより 主チヤンネルビデオに対して施される４／３の圧縮比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるように バッファされる。データを各ＦＩＦＯから読出すことのできる時間の有効領域は 、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例に おいては、主チヤンネルビデオは表示の左半部に表示されており、副チヤンネル ビデオは表示の右半部に表示される。各波形の任意のビデオ部分は、図示のよう に、主及び副チャンネルで異なっている。主チャンネルの９１０ｘ８ＦＩＦＯの 読出しイネーブル制御信号（ＲＤ　ＥＮ　ＭＮ）は、ビデオバブクポーチに直ち に続く有効ビデオの開始点で始まる表示の表示有効線期間の５０％の間、アクテ ィブである。副チヤンネル読出しイネーブル制御信号（ＲＤ　ＥＮ　ＡＸ）は、 ＲＤ−ＥＮ　ＭＮ信号の立下がりエツジで始まり、主チヤンネルビデオのフロン トポーチの開始点で終わる表示有効線期間の残りの５０％の間、アクティブとさ れる。書込みイネーブル制御信号は、それぞれのＦＩＦＯ入カデータ（主または Ｗｌ）と同期しており、一方、読出しイネーブル制御信号は主チヤンネルビデオ と同期している。

第１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 フォーマットで表示できるので、特に望ましい。この表示は、特にワイドフォー マット表示比の表示、例えば、１６×９に有効でかつ遇している。はとんどのＮ ＴＳＣ信号は４×３フオーマツトで表わされており、これは、勿論、１２×９に 相当する。２つの４×３フオ一マブト表示比のＮＴＳＣ画面を、これらの画面を ３３％切り詰めるか、または、３３％詰め込め、アスペクト比歪みを導入して、 同じ１６Ｘ　９フオ一マツト表示比の表示器上に表示することができる。使用者 の好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％と３３％の両限 界間の任意の点に設定できる。例えば、２つの並置画面を１６．７％詰め込み、 １６．７％切り詰めて表示することができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４×３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４／３倍にスピードアップされ ねばならない。この４／３という係数は、２つの表示フォーマットの比、４／３ ＝　（１６／９）／　（４／３）として計算される。ビデオ信号をスピードアッ プするために、この発明の態様に従って可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣＸ３ フォーマット表示比信号が１つの４×３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

一般に、ビデオ表示器と偏向システムは主ビデオ信号に同期化される。主ビデオ 信号は、前述したように、ワイドスクリーン表示全面に表示するためにはスピー ドアップされねばならない。副ビデオ信号は第１のビデオ信号とビデオ表示器に 垂直同期させる必要がある。副ビデオ信号はフィールドメモリ中で、ｌフィール ド期間の一部に相当する長さだけ遅延させられ、次いで、線メモリで伸張される 。副ビデオデータの主ビデオデータとの同期化は、フィールドメモリとしてビデ オＲＡ　Ｍ　３５０を用い、信号の伸張のために先入れ先出しくＦＩＦＯ）線メ モリ装置１３５４を用いて行われる。

読出しクロックと書込みクロックの非同期性のために、読出し／書込みポインタ 衝突を避けるための手段を施す必要がある。読出し／書込みポインタの衝突は、 新しいデータがＦＩＦＯに書込まれる機会を持つ前に、古いデータがＦＩＦＯか ら読出される時に起きる。また、読出し／書込みポインタの衝突は、古いデータ ＦＩＦＯから読出される機会を持つ前に、新しいデータがＦＩＦＯを重ね書きす る時に起きる。ＦＩＦＯのサイズは、読出し／書込みポインタの衝突を避けるに 合理的に必要であると考えられる最小線記憶容量に関係している。

画面白画面プロセッサは、入来副ビデオ信号の水平同期成分にロックされた６４ ０ｆ＋＋のクロックで副ビデオデータがサンプルされるように動作する。この動 作により、オーソゴナルにサンプルされたデータをビデオＲＡＭ３５０に記憶す ることができる。データは同じ＜６４Ｏｆ＋＋の周波数でビデオＲＡＭから読出 されねばならない。このデータは、主及び副ビデオ源の全体として非同期的な性 質のために、変更を加えることなしには、ビデオＲＡＭからオーソゴナルに表示 することは出来ない。副信号の主信号への同期化を容易にするために、互いに独 立した書込み及び読出しボートクロックを有する線メモリが、！＋１信号路中、 ビデオＲＡ　Ｍ　３５０の出力の後に配置されている。

副チャンネルＦＴＦＯからのデータの読出しと書込みが非同期であり、読出しク ロック周波数が書込みクロック周波数よりもかなり速いために、読出し／書込み ポインタの衝突が起きる可能性がある。読出し／書込みポインタの衝突は、既に 前に読出されている古いデータが新しく書込まれたデータで置き換えられる前に 、読出しイネーブル信号が受信される時に生じる。インタレースの完全性も保持 されねばならない。副チャンネルＦＩＦＯにおける読出し／書込みポインタの衝 突を避けるためには、第１には、充分大きなメモリを選ばねばならない。

垂直解像度を付加するためには補間が必要となるかも知れないが、郵便受は信号 がワイドスクリーンフォーマット表示比のスクリーンを満たすように伸張できる というのは、ワイドスクリーンフォーマット表示比のテレビジョンの特別な利点 である。この発明の１つの態様によれば、１６×９のフォーマット表示比の郵便 受は表示を含む４×３フオ一マツト表示比の信号の伸張を自動的に行う自動郵便 受は検出回路が提供される。この自動郵便受は検出器を第１２図〜第１６図を参 照して、詳細に説明する。

郵便受は信号の垂直高さを大きくするために、表示ビデオの垂直走査率が大きく されて、画面の上部と底部の黒色の領域がなくなるようにされるか、少なくとも 、相当小さくなるようにされる。自動郵便受は検出器は、このビデオ信号が第１ ２図に示すものに全体として対応しているものと想定する。領域ＡとＣには有効 ビデオが全くないか、あるいは、予め定められたルーマ閾値よりも小さい最小ル ーマレベルを持つ。領域Ｂは有効ビデオ、あるいは、少なくとも、予め定められ たルーマ閾値よりも大きいビデオルーマレベルを持っている。領域ＡＳＢ及びＣ のそれぞれの時間の長さは、１６×９から２１Ｘ９までの範囲とすることのでき る郵便受はフォーマットの関数である。１６×９郵便受はフォーマットの場合で は、領域ＡとＣの各々の持続時間は線約２０本分である。

郵便受は検出器は領域Ａ及び／またはＣのルーマレベルを調べる。領域Ａ及び／ またはＣに有効ビデオあるいは少なくとも最小ビデオルーマレベルが見出された 場合には、郵便受は検出器は、通常の４×３フオ一マツト表示比ＮＴＳＣ信号源 であることを示す出力信号、例えば、論理０を供給する。しかし、領域Ｂではビ デオが検出されたが、領域ＡとＣではビデオが検出されない場合には、そのビデ オは郵便受は信号源であると考えられる。この場合、出力信号は論理１となろう 。

検出器の動作は、第１３図に模型的に示すように、ヒステリシスによって改善で きる。一度郵便受は信号が検出されると、郵便受は信号ではない信号のある最低 数のフィールドが検出されなければ、表示は通常の４×３信号に必要とされる表 示に切換わらない。同様に、一旦通常の４×３信号が検出されると、郵便受はフ ォーマットが最低フィールド数検出されて始めて、表示がワイドスクリーンモー ドに切り換わる。この技法を実施するための回路１０００を第１４図に示す。回 路１０００は、線カウンタ１００４、フィールドカウンタ１００６、及び検出器 回路１００２を含み、ここで、上述したアルゴリズムが実行されてビデオ信号の 分析が行われる。

発明の別の構成では、郵便受は検出は、ビデオフィールド中の各線について２つ の勾配を計算することにより行われる。この２つの勾配の計算には４つの値、即 ち、その時の線の最大値及び最小値とその前の線の最大値及び最小値の４つの値 が必要である。第１の勾配、これを正の勾配と呼ぶ、はその時の線の最大値から その前の線の最小値を減じることによってめる。第２の勾配、これを負の勾配と 呼ぶ、は前の線の最大値からその時の線の最小値を差し引くことにより形成され る。シーンの内容によって、これらの勾配のいずれかが正または負の値を持つが 、両方の勾配の負の値は無視できる。これは、ある与えられた時には一方の勾配 しか負にならず、正の値を持った勾配の大きさは、負の値を持った勾配の大きさ より常に大きいかまたは等しいためである。こうすることにより、勾配の絶対値 を計算する必要がなくなるために、回路が簡単になる。どちらかの勾配がプログ ラム可能な（プログラマブル）閾値を超える正の値を持つならば、その時の線か その前の線のどちらかにビデオが存在している考えられる。これらの値はビデオ 源が郵便受はフォーマットかどうかを決定するために、マイクロプロセッサが用 いるようにできる。

郵便受は検出のこの方法を実施するための回路１０１０が第１５図に示されてい る。回路１０１０はルーマ入力フィルタと、線最大値（ｍａｘ）検出器１０２０ ．線最小値（ｍｉｎ）検出器１０２２、及び出力部１０２４を含んでいる。ルー マ入力フィルタは、有限インパルス応答（ＦＩＲ）段１０１２と１０１４と加算 器１０１６と１０１８を含む。郵便受は検出回路１０１０はワイドスクリーンス クリーンプロセッサからのデジタルルーマデータＹ　ＩＮに基づいて動作する。

入力フィルタは、雑音性能を改善し、検出をより信頼性のあるものにするために 用いられている。基本的に、このフィルタは、次のような伝達関数を有すカスケ ード接続された２つのＦＩＲ段からなる。

Ｈ（ｚ）；（１／４）本（１＋　Ｚ　−’）零（１＋　Ｚ−”）各段の出力は、 ｌの直流利得が保持されるように、８ビツトに切り捨て処理される（２で除算さ れる）。

線最大値検出！！：１０２０は２つのレジスタを含んでいる。第１のレジスタは 、その線部間のその時の点における最大ピクセル値（ｍａｘ　ｐｉｘ）を収容し ている。

このレジスタは各線部間の開始点で、５ＱＬ（Ｓｔａｒｔ　ｏｆ　Ｌｔｎｅｓ線 開始）で示されているｌクロック幅のパルスによって、８０ｈの値に初期化され る。この値８０ｈは、２の補数フォーマットの８ビツト数に対する可能な最小値 を表す。この回路は、有効ビデオ線の約７０％に対して高となる、ＬＴＲＢＸ　 ＥＮで示した、信号によりイネーブルされる。第２のレジスタは、その前の線全 体についての最大ピクセル値（ｍａｘ　１ｉｎｅ）を収容しており、線期間毎に １度更新される。入力ルーマデータＹ　ＩＮは最大ビクセル値レジスタに記憶さ れているその時の最大ピクセル値と比較される。入力ルーマデータがレジスタ値 を超えている時は、最大ピクセル値レジスタは次のクロプクサイクルで更新され る。

ビデオ線の終了時では、この最大ピクセル値レジスタは、それがイネーブルされ た線の部分の全体にわたる最大値を収容している。次のビデオ線の開始時で、最 大ピクセル値レジスタの値は最大線レジスタにロードされる。

線最小値検出器１０２２は、最小線レジスタがその前の線についての最小ビクセ ル値を収容する点を除けば、同じ態様で動作する。最小ピクセル値は、値７Ｆｈ に初期化される。この値は、２の補数フォーマットの８ビツト数に対する可能な 最大ピクセル値である。

出力部１０２４は最大線レジスタ値と最小線レジスタ値を取り、それを線毎に一 度更新される８ビツトラツチに記憶させる。次に、２つの勾配、即ち、正の勾配 と負の勾配が計算される。これらの勾配の一方が正で、かつ、プログラマブルな 閾値よりも大きいフィールドにおける一番目の線で、第１線用レジスタがその時 の線カウント値でロードされ得るようにするイネーブル信号が生成される。勾配 の一方が正でプログラマブル閾値を超えるような全ての線毎に、最終線のレジス タがその時の線カウント値でロードされ得るようにする別のイネーブル信号が生 成される。このようにして、最終線レジスタは、閾値が超えられるフィールドの 最後の線を収容する。これらのイネーブル信号は双方とも、各フィールドの線２ ４と線２５０の間でのみ生じうるようにされている。このようにすることにより 、閉じられたキャプション情報（ｃｌｏｓｅｄ　ｅａｐｔｉｏｎｉｎｇ　１ｎｆ ｏｒ＋＊ａ目ｏｎ　）やＶＣＲのヘッドの切換え遷移に基づく誤った検出が防止 できる。各フィールドの開始時に、回路は再初期化され、第１線レジスタと最終 線レジスタ中の値はそれぞれの郵便受は端部レジスタにロードされる。ＬＴＲＢ Ｘ　ＢＥＧ信号とＬＴＲＢＸ　ＥＮＤ信号がそれぞれ郵便受は信号の開始点と終 了点を示す。

第１６図は垂直サイズ制御回路１０３０の一部としての自動郵便受は検出器を示 す。垂直サイズ制御回路は郵便受は検出器１０３２と、垂直表示制御回路１０３ ２、及び３状態出力装置１０３４とを含んでいる。発明の構成によれば、この自 動郵便受は検出器回路は、１６×９フオ一マツト表示比の郵便受は表示を含む４ ×３フオ一マツト表示比の信号の垂直ズームあるいは伸張を自動的に行うことが できる。出力信号ＶＥＲＴＩＣＡＬ　５ＩＺＥ　ＡＤＪがアクティブになると、 垂直偏向高さが４／３増加しく第１Ｏ図参照）、これによって、郵便受は信号の 有効ビデオ部分が、画像アスペクト比歪みを生じることなく、ワイドスクリーン を満たすことができるようになる。

図示しないが、さらに別の実施例では、自動郵便受は検出器は、郵便受は信号源 によって搬送される、その信号が郵便受はフォーマットであることを示すコード 語または信号を復号するための回路を含むことができる。

ＦＩＧ、　’？ 要約書 ビデオ制御システムは次元的に調整可能なラスタを有する偏向システムと、郵便 受はビデオ信号源を検出する回路（１０３２）と、検出回路に応答して偏向シス テムのラスタを次元的に制御する回路（５０）とを含む。検出回路と制御回路は 自動動作可能である。検出回路としては、各ビデオフィールドの少なくとも２つ の領域（Ａ。

Ｃ）におけるビデオ信号源のビデオルーマレベルを測定する回路（１０００）と 、これらの領域の各々からのルーマレベルをそれぞれの閾値と比較する回路とを 有するものを用いることができる。代替法では、検出回路（ｌＯｌＯ）は、複数 の連続するビデオ線についてそれぞれ最小及び最大ルミナンス値を比較する回路 （１０２０，１０２２）と、複数のビデオ線についての最小及び最大ルミナンス 値を記憶する回路（ｌ　Ｏ２４）と、記憶された値を表す勾配を生成する回路と 、これらの勾配を閾値と比較する回路とを含む。

補正書の翻訳文提出書 （特許法第１８４条の８） 多

Claims (4)

【特許請求の範囲】
1. １．次元的に調整可能なラスタを有する偏向システムと； 郵便受けビデオ信号源を検出する手段と；上記検出手段に応答して上記偏向シス テムのラスタを次元的に制御する手段と； を含むビデオ制御システム。
2. ２．上記検出手段と上記制御手段が自動動作可能である、請求項１のシステム。
3. ３．上記検出手段が、 各ビデオフィールドの少なくとも２つの領域において上記ビデオ信号源のビデオ ルーマレベルを測定する手段と； 上記領域の各々からの上記ルーマレベルをそれぞれの閾値レベルと比較する手段 と； を含む、請求項１のシステム。
4. ４．上記検出手段が、 複数の連続するビデオ線について、それぞれの最小及び最大ルミナンス値を比較 する手段と；上記複数のビデオ線についての最小及び最大ルミナンス値を記憶す る手段と； 上記記憶された値を表す勾配を発生する手段と；上記勾配を閾値と比較する手段 と； を含む、請求項１のシステム。