DE69126665T2

DE69126665T2 - Halbbildsynchronisierungssystem mit schreib-/lesezeigersteuerung

Info

Publication number: DE69126665T2
Application number: DE69126665T
Authority: DE
Inventors: Barth Alan Indianapolis In 46226 Canfield; Nathaniel Haluk Brownsburg In 46112 Ersoz
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1990-06-01
Filing date: 1991-05-29
Publication date: 1997-12-11
Anticipated expiration: 2011-05-30
Also published as: PT97816B; US5285282A; DE4191166T; CN1057148A; MY115270A; WO1991019397A1; EP0532665B1; ES2134196T3; MY105289A; CA2082260A1; AU8084591A; JP3310667B2; PT97818B; EP0532653A4; KR100195360B1; PT97814B; JPH05507824A; CN1034460C; CN1057560A; PL167644B1

Description

Die Erfindung bezieht sich auf das Gebiet von Fernsehgeräten, die mehrfache Bildanzeigen für asynchrone Videosignale haben, und insbesondere auf solche Fernsehgeräte, die einen Schirm mit Breitformat-Bildseitenverhältnis haben. Die meisten Fernsehgeräte haben heute ein Bildseitenverhältnis, dessen horizontale Breite zur vertikalen Höhe 4:3 beträgt. Ein Breitformat-Bildseitenverhältnis enspricht mehr dem Bildseitenverhältnis von Kinofilmen, z.B. 16:9. Die Erfindung ist sowohl bei Direktbetrachtungs-Fernsehempfängern als auch bei Projektions-Fernsehempfängern anwendbar.
Fernsehgeräte mit einem Bildseitenverhältnis von 4:3, oft auch als 4 X 3 bezeichnet, sind hinsichtlich der Möglichkeit begrenzt, einzelne und mehrere Video-Signalquellen anzuzeigen. Die Fernsehsignal-Übertragungen von kommerziellen Sendern werden mit Ausnahme von experimentellen Material mit einem 4 X 3 Bildseitenverhältnis ausgestrahlt. Viele Betrachter finden das 4 X 3 Bildseitenverhältnis weniger ansprechend als das bei den Kinofilmen vorhandene Breitformat-Bildseitenverhältnis. Fernsehgeräte mit einem Breitformat-Bildseitenverhältnis liefern nicht nur eine ansprechende Anzeige, sondern sind auch in der Lage, signalguellen mit einem Breitformat-Bildseitenverhältnis in einem entsprechenden Breitformat-Bildseitenverhältnis anzuzeigen. Kinofilme sehen wie Kinofilme aus und sind keine abgeschnittenen oder verzerrten Versionen davon. Die Videoquelle braucht nicht abgeschnitten zu werden, weder wenn sie vom Film in Video umgewandelt wird, beispielsweise mit einem Filmabtaster, noch durch Prozessoren in dem Fernsehgerät.
Fernsehgeräte mit einem Breitformat-Bildseitenverhältnis sind auch für eine breite Vielzahl von Anzeigen von konventionellen und Breitformat-Anzeigesignalen geeignet, wie auch von Kombinationen davon in Mehrfach-Bildanzeigen. Die Verwendung eines Schirrns mit Breitformat-Bildseitenverhältnis bringt jedoch zahlreiche Probleme. Die Änderung des Bildseitenverhältnisses von Mehrfach-Signalquellen, die Erzeugung von widerspruchsfreien Zeitsteuersignalen aus asynchronen aber gleichzeitig angezeigten Quellen, das Schalten zwischen mehreren Quellen zur Erzeugung von Mehrfach-Bildanzeigen, und die Erzeugung von Bildern mit hoher Auflösung aus komprimierten Datensignalen sind allgemeine Kategorien solcher Probleme. Diese Probleme werden in einem Breitschirm-Fernsehgerät gemäß der Erfindung gelöst. Ein Breitschirm-Fernsehgerät gemäß den verschiedenen Aspekten der Erfindung ist in der Lage, Einzel- und Mehrfach-Bildanzeigen mit hoher Auflösung aus einzelnen und mehreren asynchronen Quellen mit gleichen oder unterschiedlichen Bildseitenverhältnissen und mit auswählbaren Bildseitenverhältnissen zu liefern.
Wenn ein Hilfs-Bild eine kleine Einfügung ist, sind verschiedene Artefakte durch ungenaue Synchronisation mit dem Haupt-Signal tolerierbar. Bei einigen besonders für ein Breitschirm-Fernsehgerät geeigneten Formaten, z.B. bei zwei Seite an Seite angeordneten Bildern gleicher Größe, können solche ungenauigkeiten und Artefakte nicht toleriert werden. Die großen Abmessungen des Hilfs-Bildes können solche Artefakte schmerzlich augenfällig machen. Im allgemeinen wird das Video-Anzeige- und Ablenksystem für zusammengesetzte Bildanzeigen mit dem Haupt- Videosignal synchronisiert. Das Hilfs-Videosignal muß vertikal mit dem Haupt-Videosignal und der Video-Anzeige synchronisiert werden. In einem verhältnismäßig preiswerten System kann das Hilfs-Videosignal durch einen Bruchteil einer Halbbild-Periode in einem Halbbild-Speicher verzögert und dann in einem Zeilenspeicher beschleunigt werden. In einem verhältnismäßig teuren und komplizierten System, das allgemein in Studios mit Rundfunkqualität verwendet wird, kommen vier asynchrone Halbbild- Speicher mit Doppelanschluß zur Anwendung. Asynchrone Speicher, also solche, die unabhängige Schreib- und Lese-Taktanschlüsse haben, sind allgemein teurer als synchrone Speicher.
Gemäß den hier beschriebenen erfindungsgemäßen Anordnungen kann ein Maß an Halbbild-Synchronisation erzielt werden, das etwa an die Wirksamkeit eines 4-Halbbild-Systems angepaßt ist, das jedoch nur einen einzigen synchronen Video-RAM als Halbbild- Speicher und eine einzige asynchrone Erst-Ein-Erst-Aus-(FIFO)- Mehrfach-Zeilenspeichervorrichtung benutzt. Wenn der FIFO ein 5- Zeilen-Speicher ist, können die folgenden Artefakte auftreten: (1) zwei Vollbild-Zeilen-Verschiebungen und eine Halbbild-Zeilenverschiebung tritt jedesmal auf, wenn die beiden Signale eine Präzession durch ein Video-Vollbild erfahren; und (2) das Hilfs- Kanal-Videosignal wird im Bild unten verzerrt, sobald die Präzessionsrate zwischen den Haupt- und Hilfs-Signalen größer als zwei Zeilen pro Vollbild ist. Es wurde gefunden, daß im Bereich der Unterhaltungs-Elektronik das Auftreten einer solchen Präzessionsrate nicht wahrscheinlich ist. Die Kosteneinsparung gegenüber einem 4-Halbbild-System beträgt etwa 4:1, ohne daß ein nennenswertes Opfer in der Wirksamkeit auftritt. Die Größe des FIFO ist auf die minimale Zeilenspeicher-Kapazität bezogen, von der man annimmt, daß sie vernünftigerweise notwendig ist, um Lese/Schreib-Zeiger-Kollisionen zu vermeiden. Lese/Schreib-Zeiger-Kollisionen treten auf, wenn alte Daten aus dem FIFC ausgelesen werden, bevor neue Daten die Möglichkeit hatten, in den FIFO eingeschrieben zu werden. Lese/Schreib-Zeiger-Kollisionen treten auch auf, wenn neue Daten den Speicher überschreiben, bevor die alten Daten die Gelegenheit hatten, aus dem FIFO ausgelesen zu werden. Die Größe des hier verwendeten FIFO, beispielsweise 2048 X 8, entspricht etwa 5 Zeilen.
Gemäß einer erfindungsgemäßen Anordnung umfaßt ein Halbbild- Synchronisationssystem für asynchrone Videosignale eine Videoanzeige, die mit einem ersten Videosignal synchronisiert ist. Das erste Videosignal hat eine erste zeilenfrequente Komponente und eine erste halbbildfrequente Komponente entsprechend den Horizontal- und Vertikal-Synchronkomponenten des ersten Videosignals. Ein Halbbild-Speicher mit synchronen Schreib- und Lese- Anschlüssen ist für ein zweites Videosignal vorgesehen. Das zweite Videosignal hat eine zweite zeilenfrequente Komponente, die der Horizontal-Synchronkomponente des zweiten Videosignals entspricht. Ein Mehrfach-Zeilenspeicher (FIFO) für das zweite Videosignal hat asynchrone Schreib- und Lese-Anschlüsse und unabhängig rückstellbare Schreib- und Lese-Zeiger. Das zweite Videosignal, das gegebenenfalls unterabgetatet wird, wird in dem Halbbild-Speicher gespeichert und synchron mit der zweiten zeilenfrequenten Komponente in den Halbbild-Speicher geschrieben. Das zweite Videosignal, das gegebenenfalls unterabgetastet wird, wird in den Vielfach-Zeilenspeicher synchron mit der zweiten zeilenfrequenten Komponente eingeschrieben. Die dem zweiten Videosignal entsprechenden Daten sind daher vollständig orthogonal, sind unterabgetastet worden und synchron mit ihren eigenen Synchronkomponenten gespeichert worden. Das zweite Videosignal, das gegebenenfalls unterabgetastet wird, wird aus dem Vielfach- Zeilenspeicher synchron mit der ersten zeilenfrequenten Komponente gelesen. Eine Abtast- und Verzögerungsschaltung steuert die Rückstellung der Schreib- und Lese-Zeiger. Ein Schreib-Zeiger-Rückstellsignal wird durch Abtastung der ersten halbbildfrequenten Komponente mit der zweiten zeilenfrequenten Komponente erzeugt. Der Schreib-Zeiger wird bis zu einer Zeilenpreiode des zweiten Videosignals nach jedem Start eines Halbbildes des ersten Videosignals zurückgestellt. Ein Lese-Zeiger-Rückstellsignal wird durch Abtastung der ersten halbbildfrequenten Komponente mit der ersten zeilenfrequenten Komponente erzeugt. Der Lese-Zeiger wird wenigstens zwei Zeilenperioden des ersten Videosignals nach jedem Start eines Halbbildes des ersten Videosignals zurückgestellt, und genauer gesagt, um wenigstens zwei aber nicht mehr als drei Zeilenperioden des ersten Videosignals nach jedem Start eines Halbbildes des ersten Videosignals.
Datenblöcke von dem Video-RAM werden in den 2048 X 8 FIFO mit demselben Takt geschrieben, der zur Abtastung der Video-Daten verwendet wurde, beispielsweise mit einem 640 fH-Takt, der mit dem Hilfs-Signal verriegelt wird, anstatt mit dem Haupt-Signal. Der FIFO wird unter Verwendung der Anzeige-Taktfrequenz von beispielsweise 1024 fH gelesen, die mit der Horizontal-Synchronkomponente des Haupt-Videokanals verriegelt ist. Die Verwendung eines Mehrfach-Zeilenspeichers (FIFO), der unabhängige Lese- und Schreib-Anschlußtakte hat, ermöglicht, daß Daten, die orthogonal mit einer ersten Rate abgetastet wurden, orthogonal mit einer zweiten Rate angezeigt werden. Die Verwendung des asynchronen FIFO für den Hilfs-Kanal löst nicht alle Probleme, die mit der Video-Synchronisation verbunden sind. Da das Lesen und Schreiben von Daten aus dem Hilfs-Kanal-FIFO asynchron ist, besteht die Möglichkeit einer Lese/Schreib-Zeiger-Kollision. Eine Lese/Schreib-Zeiger-Kollision tritt auf, wenn ein Lese-Auslösesignal empfangen wird, bevor alte Daten, die bereits zuvor gelesen worden sind, durch neu geschriebene Daten ersetzt worden sind. Es muß auch für eine Zeilensprung-Integrität gesorgt werden.
Es muß in erster Linie ein ausreichend großer Speicher gewählt werden, um eine Lese/Schreib-Zeiger-Kollision in dem Hilfs-Kanal-FIFO zu vermeiden. Um ein um 33% abgeschnittenes Videosignal mit normalem Bildseitenverhältnis anzuzeigen, ist der Hilfs-FIFO, der eine Größe von 2048 X 8 hat, in der Lage, 5,9 Zeilen der Video-Daten beispielsweise auf der Basis einer 82% aktiven Zeilenperiode zu speichern. Eine erfindungsgemäße Anordnung erkennt, daß Präzessionsraten größer als zwei Zeilen pro Halbbild wahrscheinlich nicht auftreten. Daher kann als Bemessungskriterium für ein 5-Zeilen-FIFO für den Hilfs-Kanal ausreichend sein, um Lese/Schreib-Zeiger-Kollisionen zu verhindern.
Da die Haupt- und Hilfs-Signale asynchron sind, ist eine gewisse Mehrdeutigkeit darüber vorhanden, wo genau der Schreib- Zeiger ist, wenn der Lese-Zeiger zurückgestellt wird. Es ist bekannt, daß der Schreib-Zeiger dem Lese-Zeiger um wenigstens zwei Zeilen vorauseilt. Wenn jedoch die Frequenz des Hilfs-Kanal-Horizontal-Synchronsignals höher ist als die Frequenz des Haupt-Kanal-Horizontal-Synchronsignals, dann ist der Schreib-Zeiger hinter die zweite Zeile fortgeschritten. Für unterschiedliche Signale, die eine Präzessionsrate von weniger als zwei Zeilen/Halbbild haben, kann das Maß, um das der Schreib-Zeiger fortgeschritten sein kann, beispielsweise 10 Bytes betragen.
Hierdurch wird eine Zeiger-Kollision für alle Signale mit einer Präzessionsrate von weniger als zwei Zeilen/Halbbild vermieden. Der Hilfs-Kanal FIFO kann in fünf Zeilen-Stücke durch geeignet getimete Lese- und Schreib-Rückstellsignale unterteilt werden. Bei diesem Schema werden die Lese- und Schreib-Zeiger am Beginn jedes angezeigten Halbbildes wenigstens zwei Zeilen voneinander entfernt ausgelöst.
Wenn der FIFO nicht vollständige fünf Zeilen lang wäre, würde das System den Speicherabstand von dem Schreib-Zeiger zum Lese-Zeiger opfern. Dies ist der Fall für unterschiedliche Quetsch-Betriebsarten. Im Falle einer Quetschung von 16% ist die tatsächliche FIFO-Länge 4,7 Zeilen. Selbst wenn der Schreib-Zeiger den Lese-Zeiger einholt, bleiben noch wenigstens 2,6 Zeilen des Speichers zwischen den Zeigern beim Start des Halbbildes. Bei dem Quetschfall von 33% beträgt die aktuelle FIFO-Länge 4, Zeilen. Dies reicht nicht aus, um die Zeiger-Integrität für Präzessionsraten bis hinauf zu zwei Zeilen/Halbbild sicherzustellen.
Fig. 1(a) bis 1(i) sind nützlich zur Erläuterung verschiedener Anzeige-Formate eines Breit-Bildschirm-Fernsehgerätes.
Fig. 2 ist ein Blockschaltbild eines Breit-Bildschirm- Fernsehgerätes gemäß Aspekten dieser Erfindung, das für den Betrieb mit einer 2fH-Horizontal-Abtastung angepaßt ist.
Fig. 3 ist ein Blockschaltbild des Breit-Bildschirmprozessors von Fig. 2.
Fig. 4 ist ein Blockschaltbild, das weitere Einzelheiten des Breit-Bildschirm-Prozessors von Fig. 3 zeigt.
Fig. 5 ist ein Blockschaltbild des in Fig. 4 dargestellten Bild-in-Bild-Prozessors.
Fig. 6 ist ein Blockschaltbild der in Fig. 4 dargestellten Gate-Anordnung und veranschaulicht die Haupt-, Hilfs- und Ausgangssignal-Wege.
Fig. 7 und 8 sind Zeitsteuer-Diagramme, die nützlich zur Erläuterung der Erzeugung des in Fig. 1(d) gezeigten Anzeige-Formats sind, wobei voll abgeschnittene Signale verwendet werden.
Fig. 9 ist ein Blockschaltbild für die Erzeugung des internen 2fH-Signals bei der Umwandlung von 1fH in 2fH.
Fig. 10 ist eine mit Blöcken kombinierte Schaltung für die in Fig. 2 dargestellte Ablenkschaltung.
Fig. 11 ist ein Blockschaltbild der in Fig. 2 dargestellten RGB-Schnittstelle
Fig. 12 ist ein Blockschaltbild eines Teils des in Fig. 6 dargestellten Hilfs-Signalweges.
Fig. 13 ist ein Diagramm eines 5-Zeilen-FIFO-Zeilenspeichers, der nützlich zur Erläuterung der Vermeidung von Lese/Schreib-Zeiger-Kollisionen ist.
Fig. 14 ist ein Blockschaltbild einer vereinfachten Schaltung zur Ausführung einer Hilfs-Weg-Synchronisierungsschaltung für die Gate-Anordnung.
Fig. 15 ist ein Zeitsteuer-Diagramm, das die Zuordnung eines oberen/unteren Halbbild-Indikators zu den Horizontal-Zeilen eines Video-Vollbildes veranschaulicht.
Fig. 16 bis 18 sind nützlich zur Erläuterung eines Verfahrens zur Aufrechterhaltung der Zeilensprung- Integrität für gleichzeitig wiedergegebene Videosignale, die eine relative Präzession besitzen.
Die verschiedenen Teile von Fig. 1 veranschaulichen einige aber nicht alle verschiedenen Kombinationen von einzelnen und mehrfachen Bildanzeige-Formaten, die bei den verschiedenen erfindungsgemäßen Anordnungen ausgeführt werden können. Die zur Veranschaulichung ausgewählten sollen die Beschreibung bestimmter Schaltungen erleichtern, die Breit-Bildschirm-Fernsehgeräte gemäß den erfindungsgemäßen Anordnungen umfassen. Aus Gründen der Vereinfachung der Darstellung und der Erläuterung wird allgemein davon ausgegangen, daß eine Videoquelle oder ein Signal ein Bildseitenverhältnis mit Breite:Höhe von 4 X 3 hat, während ein Breit-Bildschirm-Bildseitenverhältnis für eine Videoquelle oder ein Signal ein Bildseitenverhältnis mit Breite:Höhe von 16 X 9 hat. Die erfindungsgemäßen Anordnungen sind nicht auf diese Definitionen beschränkt.
Fig. 1(a) zeigt ein Fernsehgerät für direkte Betrachtung oder ein Projektionsgerät mit einem üblichen Bildseitenverhältnis von 4 X 3. Wenn ein Bild mit einem Seitenverhältnis von 16 X 9 als Signal mit einem Seitenverhältnis von 4 X 3 übertragen wird, erscheinen oben und unten schwarze Balken. Dies wird allgemein als Letterbox-Format bezeichnet. In diesem Fall ist das betrachtete Bild ziemlich klein in bezug auf die gesamt verfügbare Anzeigefläche. Alternativ wird die Quelle mit dem Bildseitenverhältnis 16 X 9 vor der Aussendung umgewandelt, so daß sie die vertikale Ausdehnung einer Betrachtungsfläche mit einem Seitenverhältnis von 4 X 3 ausfüllt. Es sind jedoch viele Informationen an der linken und/oder rechten Seite abgeschnitten. Als weitere Alternative kann das Letterbox-Bild vertikal aber nicht horizontal expandiert werden, wodurch das resultierende Bild eine Verzerrung durch vertikale Ausdehnung zeigt. Keine der drei Alternativen findet einen besonderen Anklang.
Fig. 1(b) zeigt einen 16 X 9 Schirm. Eine Videoquelle mit 16 X 9 Bilsseitenverhältnis würde voll ohne Abschneiden und ohne Verzerrung angezeigt. Ein Letterbox-Bild mit einem 16 X 9 Bildseitenverhältnis, das selbst in einem Signal mit einem 4 X 3 Bildseitenverhältnis ist, kann progressiv durch Zeilen-Verdoppelung oder Zeilen-Hinzufügung abgetastet werden, um so eine größere Anzeige mit ausreichender vertikaler Auflösung vorzusehen. Ein Breit-Bilsschirm-Fernsehgerät gemäß dieser Erfindung kann ein solches Signal mit einem 16 X 9 Bildseitenverhältnis anzeigen, ob es die Haupt-Quelle, die Hilfs-Quelle oder eine externe RGB-Quelle ist.
Fig. 1(c) veranschaulicht ein Haupt-Signal mit 16 X 9 Bildseitenverhältnis, bei dem ein Einfügungs-Bild mit einem 4 X 3 Bildseitenverhältnis angezeigt wird. Wenn sowohl die Haupt- als auch die Hilfs-Videosignale Quellen mit 16 X 9 Bildseitenverhältnis sind, kann das Einfügungs-Bild auch ein 16 X 9 Bildseitenverhältnis haben. Das Einfügungs-Bild kann an vielen unterschiedlichen Positionen angezeigt werden.
Fig. 1(d) veranschaulicht ein Bildseitenverhältnis, bei dem Haupt- und Hilfs-Videosignale mit derselben Bildgröße angezeigt werden. Jeder Anzeigebereich hat ein Bildseitenverhältnis von 8 X 9, was natürlich unterschiedlich sowohl von 16 X 9 als auch von 4 X 3 ist. Um in einem solchen Anzeigebereich eine Quelle mit einem 4 X 3 Bildseitenverhältnis ohne horizontale oder vertikale Verzerrung zu zeigen, muß das Signal an der linken und rechten Seite abgeschnitten werden. Es kann mehr von dem Bild mit weniger Abschneiden gezeigt werden, wenn eine gewisse Verzerrung des Bildseitenverhältnisses durch horizontales Quetschen des Bildes toleriert wird. Horizontales Quetschen führt zu einer vertikalen Dehnung von Objekten in dem Bild. Ein Breit-Bildschirm-Fernsehgerät gemäß der Erfindung kann eine Mischung von Abschneiden und Verzerrung des Bildseitenverhältnisses von maximalem Abschneiden mit keiner Verzerrung des Bildseitenverhältnisses bis zu keinem Abschneiden mit maximaler Verzerrung des Bildseitenverhältnisses vorsehen.
Daten-Abtastbegrenzungen in dem Hilfs-Videosignal-Verarbeitungsweg komplizieren die Erzeugung des Bildes mit hoher Auflösung, das eine Größe hat, die gleich groß wie die Anzeige von dem Haupt-Videosignal ist. Es können verschiedene Verfahren entwickelt werden, um diese Komplikationen zu überwinden.
Fig. 1(e) ist ein Bildseitenverhältnis, bei dem ein Bild mit einem Format von 4 X 3 in der Mitte eines Anzeigeschirms mit einem 16 X 9 Bildseitenverhältnis angezeigt wird. Dunkle Balken sind an der linken und rechten Seite ersichtlich.
Fig. 1(f) veranschaulicht ein Bildseitenverhältnis, bei dem ein großes Bild mit einem 4 X 3 Bildseitenverhältnis und drei kleinere Bilder mit 4 X 3 Bildseitenverhältnis gleichzeitig angezeigt werden. Ein kleineres Bild außerhalb des Umfangs des großen Bildes wird auch als POP bezeichnet, d.h. ein Bild-außerhalb-des-Bildes, anstatt ein PIP, ein Bild-in-Bild. Die begriffe PIP oder Bild-in-Bild werden hier für beide Anzeige-Formate verwendet. In den Fällen, in denen das Breit-Bildschirm-Fernsehgerät mit zwei Tunern versehen ist, entweder beide intern oder einer intern und einer extern, beispielsweise in einem Video-Kassettenrecorder, können beide angezeigten Bilder Bewegung in Echtzeit gemäß der Quelle anzeigen. Die verbleibenden Bilder können in Standbild-Format angezeigt werden. Es sei hervorgehoben, daß die Hinzufügung von weiteren Tunern und zusätzlichen Hilfs-Signal-Verarbeitungswegen für mehr als zwei bewegte Bilder sorgen kann. Es wird auch hervorgehoben, daß das große Bild einerseits und die drei kleinen Bilder andererseits in ihrer Position umgeschaltet werden können, was in Fig. 1(g) dargestellt ist.
Fig. 1(h) veranschaulicht eine Alternative, bei der das Bild mit 4 X 3 Bildseitenverhältnis zentriert ist und sechs kleinere Bilder mit 4 X 3 Bildseitenverhältnis in vertikalen Spalten an beiden Seiten angezeigt werden. Wie bei dem zuvor beschriebenen Format kann ein Breit-Bildschirm-Fernsehgerät, das mit zwei Tunern ausgerüstet ist, zwei sich bewegende Bilder vorsehen. Die verbleibenden elf Bilder können im Standbild-Format sein.
Fig. 1(i) zeigt ein Anzeige-Format mit einem Gitter von zwölf Bildern mit 4 X 3 Bildseitenverhältnis. Ein solches Anzeige-Format ist insbesondere als Kanal-Auswählanleitung geeignet, bei der jedes Bild wenigstens ein Standbild von einem anderen Kanal ist. Wie zuvor hängt die Zahl der sich bewegenden Bilder von der Zahl der verfügbaren Tuner und Signalverarbeitungswege ab.
Die verschiedenen in Fig. 1 dargestellten Formate sind veranschaulichend und nicht begrenzend und können durch Breit-Bildschirm-Fernsehgeräte ausgeführt werden, die in den übrigen Zeichnungen dargestellt und in Einzelheiten nachfolgend beschrieben werden.
Ein Gesamt-Blockschaltbild für ein Breit-Bildschirm-Fernsehgerät gemäß erfindungsgemäßen Anordnungen, das mit einer 2fH-Horizontal-Abtastung arbeitet, ist in Fig. 2 dargestellt und allgemein mit 10 bezeichnet. Das Fernsehgerät 10 umfaßt allgemein einen Videosignal-Eingangsabschnitt 20, einen TV-Mikroprozessor 216, einen Breit-Bildschirm-Prozessor 30, einen 1fH-in-2fH-Wandler 40, eine Ablenkschaltung 50, eine RGB-Schnittstelle 60, einen wandler 240 von YUV in RGB, Bildröhren-Ansteuerschaltungen 242, Röhren 244 für unmittelbare Betrachtung oder Projektionsröhren, und eine Stromversorgung 70. Die Gruppierung der verschiedenen Schaltungen in unterschiedliche funktionelle Blöcke erfolgt aus Gründen der Vereinfachung der Beschreibung und soll nicht die physikalische Position dieser Schaltungen relativ zueinander begrenzen.
Der Videosignal-Eingangsabschnitt 20 dient zum Empfang einer Vielzahl von zusammengesetzten Videosignalen von verschiedenen Videoquellen. Die Videosignale können wahlweise für die Anzeige als Haupt- und Hilfs-Videosignale umgeschaltet werden. Ein HF- Schalter 204 hat zwei Antennen-Eingänge ANT1 und ANT2. Diese stellen Eingänge für Antennenempfang durch die Luft und Kabelempfang dar. Der HF-Schalter 204 steuert, welcher Antennen-Eingang einem ersten Tuner 206 und einem zweiten Tuner 208 zugeführt wird. Der Ausgang des ersten Tuners 206 dient als Eingang zu einem Ein-Chip 202, der eine Anzahl von Funktionen ausführt, wie Abstimmung, Horizontal- und Vertikal-Ablenkung und Video- Steuerungen. Der dargestellte Ein-Chip ist der industriell gefertigte Typ TA7730. Das Basisband-Videosignal VIDEO OUT, das in dem Ein-Chip erzeugt wird und von dem Signal von dem ersten Tuner 206 herrührt, dient als Eingang sowohl zu dem Videoschalter 200 als auch zu dem TV1-Eingang des Breit-Bildschirm-Prozessors 30. Andere Basisband-Video-Eingänge zum Videoschalter 200 sind mit AUX1 und AUX2 bezeichnet. Diese können für Video-Kameras, Laser-Plattenspieler, Video-Bandspieler, Video-Spiele und dergl. verwendet werden. Der Ausgang des Video-Schalters 200, der durch den TV-Mikroprozessor 216 gesteuert wird, ist mit SWITCHED VIDEO bezeichnet. SWITCHED VIDEO ist ein weiterer Eingang zum Breit- Bildschirm-Prozessor 30.
Unter weiterer Bezugnahme auf Fig. 3 wählt ein Schalter SW1 in dem Breit-Bildschirm-Prozessor zwischen den Signalen TV1 und SWITCHES VIDEO als SEL-COMP-OUT-Videosignal, das den Eingang zu einem Y/C-Dekoder 210 bildet. Der Y/C-Dekoder 210 kann als adaptives Zeilenkamm-Filter ausgeführt werden. Zwei weitere Video- Quellen S1 und S2 sind auch Eingänge zu dem Y/C-Dekoder 210. Die beiden Video-Quellen S1 und S2 stellen unterschiedliche S-VHS- Quellen dar, und jede besteht aus getrennten Luminanz- und Chrominanzsignalen. Ein Schalter, der als Teil in den Y/C-Dekoder einbezogen sein kann wie in einigen adaptiven Zeilenkamm-Filtern, oder der als getrennter Schalter ausgeführt sein kann, spricht auf den TV-Mikroprozessor 216 an, um ein Paar von Luminanz- und Chrominanzsignalen als Ausgänge auszuwählen, die als Y_M bzw. C_IN bezeichnet sind. Das ausgewählte Paar von Luminanz- und Chrominanzsignalen wird anschließend als Haupt-Signal betrachtet und entlang eines Haupt-Signalweges verarbeitet. Signalbezeichnungen _M oder _MN beziehen sich auf den Haupt-Signalweg. Das Chrominanzsignal C_IN wird durch den Breit-Bildschirm-Prozessor zurück zu dem Ein-Chip geleitet, um Farbdifferenz-Signale U_M und V_M zu erzeugen. In dieser Hinsicht ist U eine äquivalente Bezeichnung für (R-Y) und V ist eine äquivalente Bezeichnung für B-Y. Die Y_M- und U_M- und V_M-Signale werden in dem Breit-Bildschirm-Prozessor für weitere Signalverarbeitung in digitale Form umgewandelt.
Der zweite Tuner 280, der funktionell als Teil des Breit- Schirm-Prozessors 30 definiert ist, erzeugt ein Basisband-Videosignal TV2. Ein Schalter SW2 wählt zwischen den Signalen TV2 und SWITCHED VIDEO als Eingang zu einem Y/C-Dekoder 220. Der Y/C-Dekoder 220 kann als adaptives Zeilen-Kammfilter ausgeführt werden. Die Schalter SW3 und SW4 wählen zwischen den Luminanz- und Chrominanz-Ausgängen des Y/C-Dekoders 220 und den Luminanz- und Chrominanzsignalen einer externen Video-Quelle, die mit Y_EXT bzw. C_EXT bezeichnet ist. Die Y_EXT- und C_EXT-Signale entsprechen dem S-VHS-Eingang S1. Der Y/C-Dekoder 220 und die Schalter SW3 und SW4 können wie in einigen adaptiven Zeilen-Kammfiltern kombiniert werden. Der Ausgang der Schalter SW3 und SW4 wird anschließend als das Hilfs-Signal betrachtet und in einem Hilfs- Signalweg verarbeitet. Der ausgewählte Luminanz-Ausgang ist mit Y_A bezeichnet. Signalbezeichnungen A, _AX und _AUX beziehen sich auf den Hilf s-Signalweg. Das ausgewählte Chrominanzsignal wird in Farbdifferenz-Signale U_A und V_A umgewandelt. Die Y_A-, U_A- und V_A-Signale werden für weitere Signalverarbeitung in digitale Form umgewandelt. Die Anordnung der Umschaltung der Videosignal-Quelle in dem Haupt- und Hilfs-Signalwef maximiert die Flexibilität bei der Handhabung der Quellenauswahl für die verschiedenen Teile der verschiedenen Bildanzeige-Formate.
Ein zusammengesetztes Synchronisierungs-Signal COMP SYNC, das Y_M entspricht, wird von dem Breitschirm-Prozessor einer Synchronsignal-Abtrennschaltung 212 zugeführt. Die Horizontalund Vertikal-Synchronkomponenten H bzw. V sind Eingänge für eine Vertikal-Abwärts-Zählschaltung 214. Die Vertikal-Abwärts-Zählschaltung erzeugt ein VERTICAL-RESET-Signal, das dem Breitschirm-Prozessor 30 zugeführt wird. Der Breitschirm-Prozessor erzeugt ein internes Vertikal-Rückstell-Ausgangssignal INT VERT RST OUT, das der RGB-Schnittstelle 60 zugeführt wird. Ein Schalter in der RGB-Schnittstelle 60 wählt zwischen dem internen Vertikal-Rückstell-Ausgangssignal und der Vertikal-Synchronkomponente der externen RGB-Quelle. Der Ausgang dieses Schalters ist eine ausgewählte Vertikal-Synchron-Komponente SEL_VERT_SYNC, die der Ablenkschaltung 50 zugeführt wird. Horizontal- und Vertikal- Synchronsignale des Hilfs-Videosignals werden durch die Synchronsignal-Abtrennschaltung 250 in dem Breitschirm-Prozessor erzeugt.
Der 1fH-in-2fH-Wandler 40 ist verantwortlich für die Umwandlung von Zeilensprung-Videosignalen in progressiv abgetastete Nicht-Zeilensprung-Signale, beispielsweise eines, bei dem jede horizontale Zeile zweimal angezeigt wird, oder es wird eine zusätzliche Gruppe von horizontalen Zeilen durch Interpolation von benachbarten horizontalen Zeilen desselben Halbbildes erzeugt. In einigen Fällen hängt die Verwendung einer vorhergehenden Zeile oder die Verwendung einer interpolierten Zeile von dem Bewegungspegel ab, der zwischen benachbarten Halbbildern oder Vollbildern festgestellt wird. Die Wandlerschaltung 40 arbeitet in Verbindung mit einem Video-RAM 420. Der Video-RAM kann dezu verwendet werden, ein oder mehrere Halbbilder eines Vollbildes zu speichern, um die progressive Anzeige zu ermöglichen. Die umgewandelten Video-Daten wie die Y_2fH-, U_2fH- und V_2fH-Signale werden der RGB-Schnittstelle 60 zugeführt.
Die in größeren Einzelheiten in Fig. 11 dargestellte RGB- Schnittstelle 60 ermöglicht die Auswahl der umgewandelten Video- Daten oder der externen RGB-Video-Daten zur Anzeige durch den Videosignal-Eingangsabschnitt. Von dem externen RGB-Signal wird angenommen, daß es ein Signal für Breitformat-Bildseitenverhältnis ist, das für eine 2fG-Abtastung angepaßt ist. Die Vertikal- Synchronkomponente des Hauptsignals wird der RGB-Schnittstelle durch den Breitschirm-Prozessor als INT VERT RST OUT zugeführt, wodurch es möglich ist, daß ein ausgewähltes Vertikal-Synchron- Signal (fVm oder fVext) für die Ablenkschaltung 50 verfügbar ist. Der Betrieb des Breitschirm-Fernsehgerätes ermöglicht dem Benutzer die Auswahl eines externen RGB-Signals durch Erzeugung eines internen/externen Steuersignals INT/EXT. Die Auswahl eines externen RGB-Signaleingangs kann bei Fehlen eines solchen Signals jedoch zu einem vertikalen Zusammenbruch des Rasters führen und die Kathodenstrahlröhre und die Projektionsröhren beschädigen. Daher stellt die RGB-Schnittstelle ein externes Synchronsignal fest, um sich über die Auswahl eines nicht vorhandenen RGB-Eingangs hinwegzusetzen. Der WSP-Mikroprozessor 340 sorgt auch für die Farb- und Farbtonsteuerung für das externe RGB-Signal.
Der Breitschirm-Prozessor 30 umfaßt einen Bild-in-Bild-Prozessor 320 für spezielle Signalverarbeitung des Hilfs-Videosignals. Der Begriff Bild-in-Bild wird auch abgekürzt als PIP oder Pix-in-Pix bezeichnet. Eine Gate-Anordnung 300 kombiniert die Haupt- und Hilfs-Videosignal-Daten in einer breiten Vielfalt von Anzeige-Formaten, die als Beispiele in den Fig. 1(b) bis 1(i) dargestellt sind. Der Bild-in-Bild-Prozessor 320 und die Gate- Anordnung 300 werden von dem Breitschirm-Mikroprozessor (WSP µP) 340 gesteuert. Der Mikroprozessor 340 spricht auf den TV-Mikroprozessor 216 über einen Serienbus an. Der Serienbus enthält vier Signalleitungen für Daten, Taktsignale, Auslösesignale und Rückstellsignale. Der Breitschirm-Prozessor 30 erzeugt auch ein zusammengesetztes Vertikal-Austast/Rückstellsignal als ein Drei- Pegel-Sandburg-Signal. Alternativ können das Vertikal-Austastsignal und die Rückstellsignale als getrennte Signale erzeugt werden. Ein zusammengesetztes Austastsignal wird der RGB-Schnittstelle durch den Videosignal-Eingangsabschnitt zugeführt.
Die in größeren Einzelheiten in Fig. 10 dargestellte Ablenkschaltung 50 empfängt ein vertikales Rückstellsignal von dem Breitschirm-Prozessor, ein ausgewähltes 2fH-Horizontal-Synchronsignal von der RGB-Schnittstelle 60 und zusätzliche Steuersignale von dem Breitschirm-Prozessor. Diese zusätzlichen Steuersignale beziehen sich auf horizontalen Phasenabgleich, Einstellung der vertikalen Größe und Einstellung der Ost-West-Kissenverzerrung. Die Ablenkschaltung 50 führt 2fH-Rücklaufimpulse dem Breitschirm-Prozessor 30, dem 1fH-in-2fH-Wandler 40 und dem YUV- in-RGB-Wandler 240 zu.
Die Betriebsspannungen für das gesamte Breitschirm-Fernsehgerät werden von einem Netzteil 70 erzeugt, das von einer Netzwechsel-Spannungsquelle gespeist werden kann.
Der Breitschirm-Prozessor 30 ist in größeren Einzelheiten in Fig. 3 dargestellt. Die prinzipiellen Komponenten des Breitschirm-Prozessors sind eine Gate-Anordnung 300, eine Bild-in- Bild-Schaltung 301, Analog/Digital- und Digital/Analog-wandler, der zweite Tuner 208, ein Breitschirm-Prozessor-Mikroprozessor 340 und ein Breitschirm-Ausgangs-Kodierer 227. Weitere Einzelheiten des Breitschirm-Prozessors sind in Fig. 4 dargestellt. Ein Bild-in-Bild-Prozessor 320, der einen bedeutsamen Teil der PIP-Schaltung 301 bildet, ist in größeren Einzelheiten in Fig. 5 dargestellt. Die Gate-Anordnung 300 ist in größeren Einzelheiten in Fig. 6 dargestellt. Eine Anzahl der in Fig. 3 dargestellten Komponenten ist bereits in Einzelheiten beschrieben worden.
Dem zweiten Tuner 208 ist eine ZF-Stufe 224 und eine Audio- Stufe 226 zugeordnet. Der zweite Tuner 208 arbeitet auch in Verbindung mit dem WSP µP 340. Der WSP µP 340 umfaßt einen Eingangs-Ausgangs-I/O-Abschnitt 340A und einen analogen Ausgangs- Abschnitt 3408. Der I/O-Abschnitt 340 liefert Farbton- und Farbsteuersignale, das INT/EXT-Signal zur Wahl der externen RGB-Videoquelle und Steuersignale für die Schalter SW1 bis SW6. Der I/O-Abschnitt überwacht auch das EXT SYNC DET-Signal von der RGB-Schnittstelle, um die Ablenkschaltung und die Kathodenstrahlröhre(n) zu schützen. Der analoge Ausgangs-Abschnitt 340B liefert Steuersignale für die vertikale Größe, die Ost-West-Einstellung und die horizontale Phase über entsprechende Schnittstellen-Schaltungen 254, 256 und 258.
Die Gate-Anordnung 300 ist verantwortlich für die Kombination der Video-Information von den Haupt- und Hilfs-Signalwegen, um eine zusammengesetzte Breitschirm-Anzeige auszuführen, beispielsweise eine von denen, die in den verschiedenen Teilen von Fig. 1 dargestellt sind. Die Taktinformation für die Gate-Anordnung wird von einer Phasenregelschleife 274 geliefert, die in Verbindung mit einem Tiefpaßfilter 376 arbeitet. Das Haupt-Videosignal wird dem Breitschirm-Prozessor in analoger Form und im Y U V-Format als Signale zugeführt, die mit Y_M, U_M und V_M bezeichnet werden. Diese Haupt-Signale werden durch die Analog/Digital-wandler 342 und 346 von analoger in digitale Form umgewandelt, was in Einzelheiten in Fig. 4 dargestellt ist.
Die Farbkomponenten-Signale sind allgemein mit U und V bezeichnet, wobei diese Bezeichnungen entweder R-Y- oder B-Y-Signalen oder I- und Q-Signalen zugeordnet werden können. Die abgetastete Luminanz-Bandbreite ist auf 8 MHz beschränkt, weil die System-Taktrate 1024 fH ist, was etwa 16 MHz entspricht. Es kann ein einzelner Analog/Digital-Wandler und ein Analog-Schalter verwendet werden, um die Farbkomponenten-Daten abzutasten, weil die U- und V-Signale auf 500 kHz oder 1,5 MHz für breites I beschränkt sind. Das Zeilen-Auswahlsignal UV_MUX für den analogen Schalter oder den Multiplexer 344 ist ein 8 MHz-Signal, das durch Teilen des Systemtaktes durch 2 abgeleitet wird. Ein einen Takt breiter Start des SOL-Zeilenimpulses stellt synchron dieses Signal am Beginn jeder horizontalen Video-Zeile auf null zurück. Das UV_MUX-Signal kippt dann in seinem Zustand bei jeder Taktperiode während der gesamten horizontalen Zeile hin und her. Da die Zeilenlänge eine gerade Zahl von Taktperioden ist, schaltet der Zustand von UV_MUX nach Auslösung ständig ohne Unterbrechung 0, 1, 0, 1 ... um. Die Y- und UV-Datenströme aus den Analog/Digital-Wandlern 342 und 346 werden geschoben&sub1; weil die Analog/Digital-Wandler jeweils eine Verzögerung von einer Taktperiode haben. Um diese Datenverschiebung zu berücksichtigen, muß die Takt-Tastinformation von dem Haupt-Signalverarbeitungsweg 304 in gleicher Weise verzögert werden. Würde die Takt-Tastinformation nicht verzögert, würden die UV-Daten nicht richtig gepaart sein, wenn sie gelöscht werden. Dies ist wichtig, weil jedes UV-Paar einen Vektor darstellt. Ein U-Element von einem Vektor kann nicht mit einem V-Element von einem anderen Vektor ohne Verursachung einer Farbverschiebung gepaart werden. Statt dessen wird eine V-Abtastung von einem vorherigen Paar zusammen mit der gegenwärtigen U-Abtastung gelöscht. Dieses Verfahren des UV-Multiplexens wird mit 2:2:1 bezeichnet, da es zwei Luminanz-Abtastungen für jedes Paar von Farbkomponenten (UV)-Abtastungen gibt. Die Nyquist-Frequenz für U als auch V wird tatsächlich auf die Hälfte der Luminanz-Nyquist-Frequenz vermindert. Demzufolge ist die Nyquist-Frequenz des Ausgangs des Analog/Digital-wandlers für die Luminanz-Komponente 8 MHz, während die Nyquist-Frequenz des Ausgangs des Analog/Digital-wandlers für die Farbkomponenten 4 MHz ist.
Die PIP-Schaltung und/oder die Gate-Anordnung kann auch Mittel zur Verbesserung der Auflösung der Hufs-Daten ungeachtet der Datenkompression enthalten. Es sind eine Reihe von Schemata zur Daten-Verminderung und Daten-Wiederherstellung einschließlich beispielsweise der Kompression gepaarter Pixel und Dithering und Dedithering entwickelt worden. Ferner werden unterschiedliche Dithering-Sequenzen mit unterschiedlichen Bit-Zahlen und unterschiedlichen Kompressionen gepaarter Pixel mit unterschiedlichen Bit-Zahlen in Betracht gezogen. Aus einer Zahl von bestimmten Daten-Verminderungs und Daten-Wiederherstellungs-Schemata kann eines durch den WSP µP 340 ausgewählt werden, um die Auflösung des angezeigten Videosignals für jede Art von Bildanzeige-Format zu maximieren.
Die Gate-Anordnung enthält Interpolatoren, die in Verbindung mit Zeilenspeichern arbeiten, die als FIFOs 356 und 358 ausgebildet sein können. Der Interpolator und die FIFOs dienen gegebenenfalls zur erneuten Abtastung des Haupt-Signals. Ein zusätzlicher Interpolator kann das Hilfs-Signal erneut abtasten. Taktund Synchronisations-Schaltungen der Gate-Anaordnung steuern die Daten-Manipulation sowohl der Haupt- als auch der Hilfs-Signale einschließlich deren Kombination in ein einzelnes Video-Ausgangssigna, das Y_MX-, U_MX- und V_MX-Komponenten hat. Diese Ausgangs-Komponenten werden durch Digital/Analog-Wandler 360, 362 und 364 in analoge Form umgewandelt. Die mit Y, U und V bezeichneten analogen Signale werden dem 1fH-in-2fH-Wandler 40 zur Umwandlung in Nicht-Zeilensprung-Abtastung zugeführt. Die Signale Y, U und V werden auch durch den Kodierer 227 in Y/C-Format kodiert, um ein Breit-Format-Ausgangssignal Y_OUT_EXT/C_OUT_EXT zu definieren, das an Einbaubuchsen verfügbar ist. Ein Schalter SW5 wählt ein Synchronisationssignal für den Kodierer 227, entweder C_SYNC_MN von der Gate-Anordnung oder C_SYNC_AUX von der PIP-Schaltung aus. Schalter SW6 wählt zwischen Y_M und C_SYNC_AUX als Synchronsignal für den Breitschirm-Buchsenausgang aus.
Teile der Horizontal-Synchronschaltung sind in größeren Einzelheiten in Fig. 9 dargestellt. Die Phasenvergleichsschaltung 228 ist Teil einer Phasenregelschleife einschließlich Tiefpaßfilter 230, spannungsgesteuertem Oszillator 232, Teiler 234 und Kondensator 236. Der spannungsgesteuerte Oszillator 232 arbeitet mit 32fH in Abhängigkeit von einem keramischen Resonator 238 oder dergl. Der Ausgang des spannungsgesteuerten Oszillators wird durch 32 geteilt, um an die Phasenvergleichsschaltung 228 ein zweites Eingangssignal mit geeigneter Frequenz zu liefern. Der Ausgang des Teilers 234 ist ein lfH REF-Zeitsteuersignal. Die 32fH REF- und 1fH REF-Zeitsteuersignale werden einer durch 16 teilenden Zählschaltung 400 zugeführt. Ein 2fH-Ausgang wird einer Impulsbreiten-Schaltung 402 zugeführt. Die Voreinstellung des Teilers 400 durch das 1fH REF-Signal stellt sicher, daß der Teiler synchron mit der Phasenregelschleife des Videosignal-Eingangsabschnitts arbeitet. Die Impulsbreiten-Schaltung 402 stellt sicher, daß ein 2fH REF-Signal eine angemessene Impulsbreite hat, um den richtigen Betrieb der Phasenvergleichsschaltung 404 zu gewährleisten, die beispielsweise vom Typ CA1391 ist, und die Teil einer zweiten Phasenregelschleife bildet, die ein Tiefpaßfilter 406 und einen 2fH-spannungsgesteuerten Oszillator 408 enthält. Der spannungsgesteuerte Oszillator 408 erzeugt ein internes 2fH-Zeitsteuersignal, das zur Ansteuerung der progressiv abgetasteten Anzeige verwendet wird. Das andere Eingangssignal zur Phasenvergleichsschaltung 404 sind die 2fH-Rücklaufimpulse oder ein darauf bezogenes Zeitsteuersignal. Die Verwendung der zweiten Phasenregelschleife mit der Phasenvergleichsschaltung 404 ist nützlich, um sicherzustellen, daß jede 2fH-Abtastperiode symmetrisch innerhalb jeder 1fH-Periode des Eingangssignals ist. Andernfalls kann die Anzeige einen Rastersprung aufweisen, bei dem beispielsweise die Hälfte der Video-Zeilen nach rechts und die Hälfte der Video-Zeilen nach links verschoben ist.
Die Ablenkschaltung so ist in größeren Einzelheiten in Fig. 10 dargestellt. Eine Schaltung 500 dient zur Einstellung der vertikalen Größe des Rasters gemäß einer gewünschten Menge an vertikaler überabtastung, die zur Ausführung verschiedener Anzeige-Formate erforderlich ist. Wie schematisch dargestellt ist, liefert eine Konstant-Stromquelle 502 eine konstante Menge an Strom IRAMP, die einen Vertikal-Rampenkondensator 504 auflädt Ein Transistor 506 liegt parallel zum Vertikal-Rampenkondensator und entlädt den Kondensator periodisch in Abhängigkeit von dem Vertikal-Rückstellsignal. Bei Fehlen einer Einstellung liefert der Strom IRAMP die maximal verfügbare vertikale Größe für das Raster. Dies kann dem Maß der vertikalen Überabtastung entsprechen, die benötigt wird, um die Breitschirm-Anzeige durch eine Signalquelle mit expandiertem 4 X 3 Bildseiten-Format auszufüllen, wie in Fig. 1(a) dargestellt. Sollte weniger vertikale Rastergröße erforderlich sein, leitet eine einstellbare Stromquelle 508 eine veränderbare Strommenge IADJ von IRAMP ab, so daß der Vertikal-Rampenkondensator 504 sich langsamer auflädt und auf einen geringeren Spitzenwert. Die veränderbare Stromquelle 508 spricht auf ein Einstellsignal für die vertikale Größe an, das beispielsweise in analoger Form von der Vertikal-Größe-Steuerschaltung erzeugt wird. Die vertikale Größeneinstellung 500 ist unabhängig von einer manuellen vertikalen Größeneinstellung 510, die durch ein Potentiometer oder einen Einstellknopf an der Rückwand durchgeführt werden kann. In jedem Fall empfangen die Vertikal-Ablenkspulen 512 einen Ansteuerstrom mit der richtigen Größe. Die Horizontal-Ablenkung wird durch eine Phaseneinstell-Schaltung 518, eine Ost-West-Kissenverzerrungs-Korrekturschaltung 514, eine 2fH-Phasenregelschleife 520 und eine Horizontal-Ausgangsschaltung 516 vorgesehen.
Die RGB-Schnittstelle-Schaltung 60 ist in größeren Einzelheiten in Fig. 11 dargestellt. Das schließlich anzuzeigende Signal wird zwischen dem Ausgang des 1fH-in-2fH-Wandler 40 und einem externen RGB-Eingang ausgewählt. Für Zwecke des hier beschriebenen Breitschirm-Fernsehempfängers wird von dem externen RGB-Eingang angenommen, daß er eine progressiv abgetastete Quelle mit Breit-Format-Bildseitenverhältnis ist. Die externen RGB-Signale und ein zusammengesetztes Austastsignal von dem Videosignal-Eingangsabschnitt 20 werden als Eingänge einem RGB-in- YUV-Wandler 610 zugeführt. Das externe zusammengesetzte 2fH-Synchronsignal für das externe RGB-Signal dient als Eingang zu einer externen Synchronsignal-Abtrennschaltung 600. Die Auswahl des Vertikal-Synchronsignals wird durch einen Schalter 608 durchgeführt. Die Auswahl des Horizontal-Synchronsignals wird durch einen Schalter 604 ausgeführt. Die Auswahl des Videosignals wird durch einen Schalter 606 ausgeführt. Alle Schalter 604, 606 und 608 sprechen auf ein internes-externes Steuersignal an, das von dem WSP µP 340 erzeugt wird. Die Auswahl von internen oder externen Videoquellen erfolgt durch den Benutzer. Wenn jedoch ein Benutzer unabsichtlich eine externe RGB-Quelle auswählt, wenn eine solche Quelle weder angeschlossen noch eingeschaltet ist, oder wenn die externe Quelle ausfällt, bricht das vertikale Raster zusammen, und es kann eine ernsthafte Beschädigung der Kathodenstrahlröhre(n) eintreten. Demzufolge prüft ein externer Synchrondetektor 602 das Vorhandensein eines externen Synchronsignals. Bei Fehlen eines solchen Signals wird den Schaltern 604, 606 und 608 ein Schalter-Übersteuerungs-Steuersignal zugeführt, um die Wahl der externen RGB-Quelle zu verhindern, wenn das Signal von dort nicht vorhanden ist. Der RGB-in- YUV-Wandler 610 empfängt ebenfalls Farbton- und Farb-Steuersignale von dem WSP µP 340.
Fig. 4 ist ein Blockschaltbild, das weitere Einzelheiten des in Fig. 3 dargestellten Breitschirm-Prozessors 30 zeigt. Die Y_A-, U_A- und V_A-Signale dienen als Eingang zu dem Bild-in- Bild-Prozessor 320, der eine Auflösungs-Verarbeitungsschaltung 370 enthalten kann. Der Breitschirm-Fernsehempfänger gemäß Aspekten dieser Erfindung kann Videosignale expandieren und komprimieren. Die besonderen Effekte, die durch die verschiedenen teilweise in Fig. 1 veranschaulichten Anzeige-Formate verkörpert werden, werden durch den Bild-in-Bild-Prozessor 320 erzeugt, der in der Auflösung verarbeitete Datensignale Y_RP, U_RP und V_RP von der Auflösungs-Verarbeitungsschaltung 370 empfangen kann. Die Auflösungs-Verarbeitung braucht nicht ständig verwendet zu werden, aber bei ausgewählten Anzeige-Formaten. Der Bild-in- Bild-Prozessor 320 ist in größeren Einzelheiten in Fig. 5 dargestellt. Die prinzipiellen Bestandteile des Bild-in-Bild-Prozessors sind ein Analog/Digital-wandler-Abschnitt 322, ein Eingangs-Abschnitt 324, ein schneller Schalter (FSW) und ein Bus- Abschnitt 326, ein Takt- und Steuerabschnitt 328 und ein Digital /Analog-Wandler-Abschnitt 330.
Der Bild-in-Bild-Prozessor 320 kann als verbesserte Variation eines Basis-CPIP-Chips ausgeführt sein, der von Thomson Consumer Electronics, Inc., entwickelt wurde. Der Basis-CPIP- chip ist in größeren Einzelheiten in einer Veröffentlichung mit dem Titel beschrieben The CTC 140 Picture in Picture (CPIP) Technical Training Manual, erhältlich bei Thomson Consumer Electronics, Inc., Indianapolis, Indiana. Eine Anzahl von besonderen Merkmalen oder besonderen Effekten ist möglich, von denen der folgende veranschaulichend ist. Der besondere grundsätzliche Effekt ist ein großes Bild, auf einem Teil von dem ein kleines Bild liegt, wie in Fig. 1(c) dargestellt. Das große und das kleine Bild können von demselben Videosignal, von unterschiedlichen Videosignalen stammen, und die Bilder können ausgetauscht werden. Generell wird das Audiosignal immer so geschaltet, daß es dem großen Bild entspricht. Das kleine Bild kann in jede Position auf dem Schirm bewegt werden, oder es kann schrittweise durch ein Anzahl von vorgegebenen Positionen bewegt werden. Ein Zoom-Merkmal vergrößert oder verkleinert die Größe des kleinen Bildes, beispielsweise auf eine aus einer Anzahl von voreingestellten Größen. An einem gewissen Punkt, beispielsweise bei dem in Fig. 1(d) gezeigten Anzeige-Format, haben das große und das kleine Bild tatsächlich dieselbe Größe.
Bei einem Betrieb mit einem einzelnen Bild, wie beispielsweise in Fig. 1(b), 1(e) und 1(f) dargestellt ist, kann ein Benutzer durch Zoom den Inhalt des einzelnen Bildes beispielsweise in Schritten von einem Verhältnis von 1,0:1 bis 5,0:1 verändern. Im Zoom-Betrieb dagegen kann der Benutzer durch den Bildinhalt suchen und schwenken, wodurch es möglich ist, das Bild des Schirms über verschiedene Bereiche des Bildes zu bewegen. In jedem Fall kann sowohl das kleine Bild aus auch das große Bild und das Zoom-Bild als Standbild (noch Bildformat) angezeigt werden. Diese Funktion ermöglicht ein Abtast-Format, bei dem die letzten neun Vollbilder des Videosignals auf dem Schirm wiederholt werden können. Die wiederholungsrate kann von dreißig Vollbildern pro Sekunde bis null Bilder pro Sekunde verändert werden.
Der bei dem Breitschirm-Fernsehempfänger verwendete Bild-in- Bild-Prozessor gemäß einer weiteren erfindungsgemäßen Anordnung unterscheidet sich von der vorhandenen Konfituration des oben beschriebenen Basis-CPIP-Chips. Wenn der Basis-CPIP-Chip bei einem Fernsehempfänger mit 16 X 9 Schirm ohne eine Video-Beschleunigungsschaltung verwendet würde, würden die eingefügten Bilder eine Verzerrung des Seitenverhältnisses aufgrund der wirksamen 4/3-fachen Horizontal-Expansion aufweisen, die von der Abtastung des breiteren 16 X8 9 Schirms herrührt. Gegenstände des Bildes würden horizontal verlängert. Wenn eine externe Beschleunigungsschaltung verwendet würde, gäbe es keine Verzerrung des Bild-Seitenverhältnisses, jedoch würde das Bild nicht den ganzen Schirm ausfüllen.
Vorhandene Bild-in-Bild-Prozessoren, die auf dem Basis-CPIP- Chip beruhen und in üblichen Femsehempfängern verwendet werden, werden in einer bestimmten Weise betrieben, die gewisse unerwünschte Konsequenzen hat. Das ankommende Videosignal wird mit einem 640fH-Takt abgetastet, der mit dem Horizontal-Synchronsignal der Haupt-Videoquelle verriegelt ist. In anderen Worten werden in dem dem CPIP-Chip zugeordneten Video-RAM gespeicherte Daten nicht orthogonal in bezug auf die ankommende Hilfs-Videoquelle abgetastet. Dies ist eine grundsätzliche Begrenzung für das Basis-CPIP-Verfahren der Halbbild-Synchronisation. Die nicht-orthogonale Eigenschaft der Eingangs-Abtastrate führt zu Verschiebungsfehlern der abgetasteten Daten. Die Begrenzung ist ein Ergebnis des beim CPIP-Chip verwendeten Video-RAM, der denselben Takt zum Schreiben und Lesen von Daten verwenden muß. Wenn Daten aus dem Video-RAM, z.B. dem Video-RAM 350 angezeigt werden, sind die Verschiebungsfehler als sichtbares Flackern entlang vertikaler Ränder des Bildes wahrnehmbar und werden allgemein als ziemlich störend empfunden.
Der Bild-in-Bild-Prozessor 320 gemäß einer erfindungsgemäßen Anordnung ist im Gegensatz zum Basis-CPIP-chip für asyrninetrische Komprimierung der Video-Daten in einer aus einer Vielzahl von auswählbaren Anzeige-Betriebsarten eingerichtet. Bei dieser Betriebsart werden die Bilder 4:1 in der horizontalen Richtung und 3:1 in der vertikalen Richtung komprimiert. Diese asymmetrische Art von Kompression erzeugt hinsichtlich des Bild-Seitenverhältnisses verzerrte Bilder für die Speicherung in dem Video-RAM. Gegenstände in den Bildern sind horizontal gequetscht. Wenn diese Bilder jedoch normal ausgelesen werden, beispielsweise beim Kanal-Abtastbetrieb für eine Anzeige von einem Schirm mit einem 16/9-Bild-Seitenverhältnis erscheinen die Bilder richtig. Das Bild füllt den Schirm, und es ist keine Verzerrung des Bild- Seitenverhältnisses vorhanden. Die asymmetrische Kompressionsart gemäß diesem Aspekt der Erfindung macht es möglich, die speziellen Anzeige-Formate auf einem 16 X 9 Schirm ohne externe Beschleunigungsschaltung zu erzeugen.
In PIP-Betriebsart mit vollem Schirm nimmt der Bild-in-Bild- Prozessor in Verbindung mit einem frei schwingenden Oszillator 348 den Y/C-Eingang von einem Dekoder, beispielsweise einem adaptiven Zeilen-Kammfilter, dekodiert das Signal in Y-, U-, V- Farbkomponenten und erzeugt Horizontal- und Vertikal-Synchronimpulse. Diese Signale werden in dem Bild-in-Bild-Prozessor für die verschiedenen Betriebsarten mit vollem Schirm z.B. Zoom, Standbild und Kanalabtastung verarbeitet. Während des Kanal-Abtastungsbetriebs haben beispielsweise die von dem Videosignal- Eingangsabschnitt kommenden Horizontal- und Vertikal-Synchronimpulse zahlreiche Diskontinuitäten, weil die abgetasteten Signale (unterschiedliche Kanäle) nicht-bezogene Synchron-Impulse haben und in scheinbar willkürlichen zeitlichen Augenblicken geschaltet werden. Daher wird der Abtast-Takt (und der Lese/Schreib/Video-RAM-Takt) durch den frei schwingenden Oszillator bestimmt. Für Einzelbild- und Zoom-Betriebsarten wird der Abtast-Takt mit dem ankommenden Video-Horizontal-Synchronsignal verriegelt, das in diesen besonderen Fällen gleich der Anzeige-Taktfrequenz ist.
Unter erneuter Bezugnahme auf Fig. 4 können die Y -, U-, V- und C_SYNC (zusammengesetzte Synchronsignale) Ausgänge von dem Bild-in-Bild-Prozessor in analoger Form erneut in Y/C-Komponenten durch die Kodierschaltung 336 kodiert werden, die in Verbindung mit einem 3,85 MHz-Oszillator 380 arbeitet. Dieses Y/C_PIP_ENC-Signal kann einem nicht dargestellten Y/C-Schalter zugeführt werden, der bewirkt, daß die wiederkodierten Y/C- Komponenten die Y/C-Komponenten des Haupt-Signals ersetzen. Von diesem Punkt an würden die PIP-kodierten Y-, U-, V- und Synchronsignale die Basis für die horizontale und vertikale Zeitsteuerung in dem übrigen Gerät sein. Diese Betriebsart ist für die Ausführung einer Zoom-Betriebsart für PIP geeignet, die auf dem Betrieb des Interpolators und der FIFOs in dem Haupt-Signalweg beruht.
Unter weiterer Bezugnahme auf Fig. 5 umfaßt der Bild-in- Bild-Prozessor 320 einen Analog/Digital-Wandler-Abschnitt 322, einen Eingangs-Abschnitt 324, einen schnellen Schalter FSW mit Bus-Steuerabschnitt 326, einen Takt- und Steuer-Abschnitt 328 und einen Digital/Analog-Wandler-Abschnitt 330. Im allgemeinen digitalisiert der Bild-in-Bild-Prozessor 320 das Videosignal in Luminanz-(Y)- und Farbdifferenz-Signale (U, V), wobei die Ergebnisse unterabgetastet und in einem Ein-Mega-Bit-Video-RAM 350 - wie zuvor erläutert - gespeichert werden. Der Video-RAM 350, der dem Bild-in-Bild-Prozessor 320 zugeordnet ist, hat eine Speicherkapazität von einem Mega-Bit, die nicht groß genug ist, um ein volles Halbbild aus Video-Daten mit 8-Bit-Abtastungen zu speichern. Eine erhöhte Speicherkapazität wird zu teuer und kann eine kompliziertere Handhabungsschaltung erfordern. Die kleinere Bit-Zahl pro Abtastung in dem Hilfs-Kanal stellt eine Verminderung in der Quantisierungs-Auflösung oder Bandbreite relativ zum Haupt-Signal dar, das völlig mit 8-Bit-Abtastungen verarbeitet wird. Diese wirksame Verminderung der Bandbreite ist üblicherweise kein Problem, wenn das angezeigte Hilfs-Bild verhältnismäßig klein ist, aber sie kann unangenehm werden, wenn das angezeigte Hilfs-Bild größer ist und beispielsweise dieselbe Größe hat wie das angezeigte Haupt-Bild. Die Auflösungs-Verarbeitungsschaltung 370 kann wahlweise ein oder mehrere Schemata zur Verbesserung der Quantisierungs-Auflösung oder der wirksamen Bandbreite der Hilfs-Video-Daten ausführen. Eine Anzahl von Daten- Verminderungs- und Daten-Wiederholungs-Schemata ist entwickelt worden, einschließlich beispielsweise für gepaarte Pixelkompression und Dithering und Dedithering. Eine Dedithering-Schaltung würde betrieblich stromabwärts vom Video-RAM 350 angeordnet, beispielsweise im Hilfs-Signalweg der Gate-Anordnung, wie nachfolgend in größeren Einzelheiten erläutert wird. Ferner werden unterschiedliche Dithering- und Dedithering-Sequenzen mit unterschiedlichen Bit-Zahlen und Kompressionen von Pixelpaaren mit einer unterschiedlichen Bit-Zahl ins Auge gefaßt. Aus einer Anzahl von besonderen Daten-Verminderungs- und Wiederherstellungs- Schemata kann eines durch den WSP µP ausgewählt werden, um die Auflösung des angezeigten Videosignals für jede Art von Bildanzeige-Format zu maximieren.
Die Luminanz- und Farb-Differenzsignale des Hilfs-Signals werden in einer 8:1:1 6-Bit Y-, U-, V-Art in einem Video-RAM 350 gespeichert, der Teil des Bild-in-Bild-Prozessors bildet. In anderen Worten wird jede Komponente in 6-Bit-Abtastungen quantisiert. Es gibt acht Luminanz-Abtastungen für jedes Paar von Farbdifferenz-Abtastungen. Kurz gesagt wird der Bild-in-Bild- Prozessor 320 in einer Art betrieben, bei der ankommende Video- Daten mit einer 640fH-Taktrate abgetastet werden, die statt dessen mit dem ankommenden Hilfs-Video-Synchronsignal verriegelt wird. Bei dieser Betriebsart werden in dem Video-RAM 350 gespeicherte Daten orthogonal abgetastet. Wenn die Daten aus dem Bildin-Bild-Prozessor-Video-RAM 350 ausgelesen werden, werden sie unter Verwendung desselben 640fH-Taktes ausgelesen, der mit dem ankommenden Hilfs-Videosignal verriegelt ist. Obwohl diese Daten jedoch sogar orthogonal abgetastet und gespeichert werden und orthogonal ausgelesen werden können, können sie nicht orthogonal unmittelbar von dem Video-RAM 350 aufgrund der asynchronen Eigenschaft der Haupt- und Hilfs-Videoquellen angezeigt werden. Man könnte erwarten, daß die Haupt- und Hilfs-Videoquellen nur dann synchron sind, wenn sie Signale von derselben Videoquelle anzeigen.
Der Haupt-Sognalweg 304, der Hilfs-Signalweg 306 und der Ausgangs-Signalweg 312 der Gate-Anordnung 300 sind in Fig. 6 als Blockschaltbild dargestellt. Die Gate-Anordnung umfaßt auch eine Takt/Synchronschaltung 320 und einen WSP µP-Dekoder 310. Datenund Adressen-Ausgangsleitungen des WSP µP-Dekoders 310, die als WSP DATA bezeichnet sind, werden jeder oben genannten Haupt- Schaltungen und jedem Weg zugeführt wie auch dem Bild-in-Bild- Prozessor 320 und der Auflösungs-Verarbeitungsschaltung 370. Es sei bemerkt, daß die Frage, ob bestimmte Schaltungen als Teil der Gate-Anordnung definiert werden oder nicht, im wesentlichen eine Frage der Bequemlichkeit zur Erleichterung der Erläuterung der erfindungsgemäßen Anordnungen ist.
Die Gate-Anordnung ist verantwortlich für das Expandieren, das Komprimieren und das Abschneiden von Video-Daten des Haupt- Video-Kanals und gegebenenfalls zur Ausführung verschiedener Bildanzeige-Formate. Die Luminanzkomponente Y_MN wird in einem First-in-First-out-FIFO-Zeilenspeicher 356 während einer Zeitdauer gespeichert, die von der Eigenschaft der Interpolation der Luminanzkomponente abhängt. Die kombinierten Chrominanzkomponenten U/V_MN werden im FIFO 358 gespeichert. Hilfs-Signal-Luminanz- und Chrominanzkomponenten Y_PIP, U_PIP und V_PIP werden durch den Demultiplexer 355 erzeugt. Die Luminanzkomponente wird wie gewünscht einer Auflösungs-Verarbeitung in der Schaltung 337 unterworfen und in der notwendigen Weise durch den Interpolator 359 expandiert, wobei das Signal Y_AUX als Ausgang erzeugt wird.
In einigen Fällen ist die Hilfs-Anzeige so groß wie die Haupt-Signalanzeige, wie beispielsweise in Fig. 1(d) dargestellt ist. Die mit dem Bild-in-Bild-Prozessor und dem Video-RAM 350 zusammenhängenden Speicherbegrenzungen können eine unzureichende Zahl von Datenpunkten oder Pixeln zum Ausfüllen eines so großen Anzeigebereichs erzeugen. In diesen Fällen kann die Auflösungs- Verarbeitungsschaltung 357 dazu verwendet werden, Pixel für das Hilfs-Videosignal wiederherzustellen, um die bei der Datenkompression oder -reduktion verlorenen Pixel zu ersetzen. Die Auflösungs-Verarbeitung kann der Auflösungs-Verarbeitung entsprechen, die die Schaltung 370 von Fig. 4 ausführt. Beispielsweise kann die Schaltung 370 eine Dithering-Schaltung und die Schaltung 357 eine Dedithering-Schaltung sein.
Unter weiterer Bezugnahme auf Fig. 12 werden die Hilfs-Video-Eingangsdaten mit einer 640fH-Rate abgetastet und im Video- RAM 350 gespeichert. Die aus dem Video-RAM 350 ausgelesenen Hilfs-Daten sind mit VRAM_OUT bezeichnet. Die PIP-Schaltung 301 hat auch die Möglichkeit, das Hilfs-Bild durch gleiche ganzzahlige Faktoren horizontal und vertikal zu vermindern wie auch asymmetrisch. Die Hilfs-Kanal-Daten werden gepuffert und mit dem Haupt-Kanal-Digital-Videosignal durch die 4 -Bit-Latch-Vorrichtungen 352A und 352B, den Hilfs-FIFO 354, die Taktschaltung 369 und die Synchronisationsschaltung 368 synchronisiert. Die VRAM_OPUT-Daten werden in Y (Luminanz), U, V (Farbkomponenten) und FSW_DAT (Daten des schnellen Schalters) durch den Demultiplexer 355 sortiert. FSW-DAT gibt an, welcher Halbbild-Typ in den Video-RAM geschrieben wurde. Das PIP_FSW-Signal wird unmittelbar von der PIP-Schaltung empfangen und der Ausgangs-Steuerschaltung 321 zugeführt, um zu bestimmen, welches aus dem Video- RAM ausgelesene Halbbild während der Betriebsart mit kleinem Bild angezeigt werden sollen.
Der Hilfs-Kanal wird mit einer 640fH-Rate abgetastet, während der Haupt-Kanal mit einer 1024fH-Rate abgetastet wird. Der Hilfs-Kanal-FIFO 354 wandelt die Daten von der Hilfs-Kanal-Abtastrate in die Haupt-Kanal-Taktrate um. Bei diesem Prozeß erfährt das Videosignal eine 8/5 (1024/640) Kompression. Dies ist mehr als die 4/3 Kompression, die erforderlich ist, um das Hilfs-Kanal-Signal richtig anzuzeigen. Daher muß der Hilfs-Kanal durch den Interpolator 349 expandiert werden, um ein kleines 4 X 3 Bild richtig anzuzeigen. Der Interpolator 359 wird durch die Interpolator-Steuerschaltung 371 gesteuert, die selbst auf den WSP µP 340 anspricht. Die erforderliche Interpolator-Expansionsmenge ist 5/6. Der Expansionsfaktor X wird wie folgt bestimmt:
X = (640/1024) * (4/3) = 5/6.
Die Chrominanzkomponenten U_PIP und V_PIP werden durch die Schaltung 367 für eine Zeitlänge verzögert, die von der Eigenschaft der Interpolation der Luminanzkomponente abhängt, wobei als Ausgänge Signale U_AUX und V_AUX erzeugt werden. Die entsprechenden Y-, U- und V-Komponenten der Haupt- und Hilfs-Signale werden entsprechenden Multiplexern 315, 317 und 319 in dem Ausgangs-Signalweg 312 durch Steuerung der Lese-Auslösesignale der FIFOs 354, 356 und 358 kombiniert. Die Multiplexer 315, 317 und 319 sprechen auf die Ausgangs-Multiplexer-Steuerschaltung 321 an. Die Ausgangs-Multiplexer-Steuerschaltung 321 spricht auf ein Taktsignal, ein Zeilenstart-Signal, ein Horizontal-Zeilenzähl-Signal, das Vertikal-Austast-Rückstellsignal und den Ausgang des schnellen Schalters von dem Bild-in-Bild-Prozessor und den WSP µP 340 an. Die gemultiplexten Luminanz- und Chrominanzkomponenten Y_MX, U_MX und V_MX werden entsprechenden Digital/Analog-Wandlern 360, 362 bzw. 364 zugeführt. Den Digital- Analog-Wandlern sind Tiefpaßfilter 361, 363 bzw. 365 nachgeschaltet, die in Fig. 4 dargestellt sind. Die verschiedenen Funktionen des Bild-in-Bild-Prozessors, der Gate-Anordnung und der Daten-Reduktionsschaltung werden durch den WSP µP 340 gesteuert. Der WSP µP 340 spricht auf den TV µP 216 an, der mit ihm durch einen seriellen Bus verbunden ist. Der serielle Bus kann ein Vier-Leitungs-Bus - wie dargestellt - sein, der Leitungen für Daten, Taktsignale, Auslösesignale und Rückstellsignale hat. Der WSP µP 340 kommuniziert mit den verschiedenen Schaltungen der Gate-Anordnung durch einen WSP µP- Dekoder 310.
In einem Fall ist es erforderlich, das 4 X 3 NTSC-Videosignal durch einen Faktor von 4/3 zu komprimieren, um eine Verzerrung des Bild-Seitenverhältnisses des angezeigten Bildes zu vermeiden. In dem anderen Fall kann das Videosignal expandiert werden, um horizontale Zoom-Operationen auszuführen, die üblicherweise von vertikalen Zoom-Operationen begleitet sind. Horizontale Zoom-Operationen bis zu 33% können durch Verminderung von Kompressionen auf weniger als 4/3 bewirkt werden. Es wird ein Abtast-Interpolator verwendet, um das ankommende Videosignal neu für neue Pixelpositionen zu berechnen, weil die Luminanz-Video- Bandbreite bis hinauf zu 5,5 MHz für S-VHS-Format einen großen Prozentsatz der Nyquist-Faltung über der Frequenz einnimmt, die 8 MHz für einen 1024fH-Takt ist.
Wie in Fig. 6 dargestellt ist, werden die Luminanzdaten Y_MN durch einen Interpolator 337 in den Haupt-Signalweg 304 geleitet, der Abtastwerte, die auf der Kompression oder der Expansion der Videosignale beruhen, neu berechnet. Die Funktion der Schalter oder der Wegewähler 323 und 331 besteht darin, die Topologie des Haupt-Signalweges 304 in bezug auf die relativen Positionen des FIFO 356 und des Interpolators 337 umzukehren. Insbesondere wählen diese Schalter aus, ob der Interpolator 337 dem FIFO 356 - wie für eine Bildkompression erforderlich - vorangeht, oder ob der FIFO 356 dem Interpolator 337 - wie für eine Bildexpansion erforderlich - vorangeht. Die Schalter 323 und 331 sprechen auf eine Weg-Steuerschaltung 335 an, die selbst auf den WSP µP 340 anspricht. Es sei daran erinnert, daß das Hilfs-Videosignal zur Speicherung in dem Video-RAM 350 komprimiert wird, und eine Expansion nur aus praktischen Gründen notwendig ist. Demzufolge ist in dem Hilfs-Signalweg keine vergleichbare Umschaltung erforderlich.
Um die Video-Kompressionen durch die Verwendung eines FIFOs auszuführen, kann beispielsweise jede vierte Abtastung daran gehindert werden, in den FIFO 356 eingeschrieben zu werden. Dies stellt eine 4/3-Kompression dar. Es ist die Funktion des Interpolators 337, die in den FIFO eingeschriebenen Luminanz-Abtastungen neu zu berechnen, so daß die aus dem FIFO ausgelesenen Daten glatt anstatt zackenförmig sind. Expansionen können in genau der entgegengesetzten Art wie Kompressionen ausgeführt werden. Im Fall von Kompressionen ist dem Schreib-Auslösesignal eine Takt-Tastinformation in Form von Sperrimpulsen zugeordnet. Zum Expandieren von Daten wird die Takt-Tastinformation dem Lese-Auslösesignal zugeführt. Dies unterbricht die Daten, die aus dem FIFO 356 ausgelesen werden. In diesem Fall ist die Funktion des Interpolators 337, der während dieses Prozesses dem FIFO 356 folgt, die abgetasteten Daten von gezackt zu glatt neu zu berechnen. Im Expansionsfall müssen die Daten pausieren, während sie aus dem FIFO 356 ausgelesen werden und während sie in den Interpolator 337 getaktet werden. Dies ist unterschiedlich gegenüber dem Kompressionsfall, bei dem die Daten kontinuierlich durch den Interpolator 337 getaktet werden. Für beide Fälle, Kompression und Expansion, können die Takt-Tastoperationen leicht in synchroner Weise durchgeführt werden, d.h. es können Ereignisse auftreten, die auf den ansteigenden Flanken des Systemtaktes 1024fH beruhen.
Die Interpolation des Hilfs-Signals findet in dem Hilfs-Signalweg 306 statt. Die PIP-Schaltung 301 manipuliert einen 6- Bit Y, V, 8:1:1 Halbbild-Speicher, den Video-RAM 350, um ankommende Video-Daten zu speichern. Der Video-RAM 350 hält zwei Halbbilder mit Video-Daten in einer Vielzahl von Speicherplätzen. Jeder Speicherplatz hält acht Daten-Bits. An jedem 8-Bit- Platz gibt es eine 6-Bit Y (Luminanz) Abtastung (abgetastet mit 640fH) und zwei weitere Bits. Diese zwei weiteren Bits halten entweder Daten (FSW_DAT) des schnellen Schalters oder einen Teil einer U- oder V-Abtastung (abgetastet mit 80fH). Die FSW_DAT- Werte zeigen an, von welcher Art das Halbbild war, das in den Video-RAM geschrieben wurde. Da die Daten von zwei Halbbildern in dem Video-RAM 350 gespeichert sind und der ganze Video-RAM 350 während der Anzeigeperiode gelesen wird, werden beide Halbbilder während der Anzeige-Abtastung gelesen. Die PIP-Schaltung 301 bestimmt, welches Halbbild aus dem Speicher gelesen wird, damit es durch die Verwendung der Daten des schnellen Schalters angezeigt wird. Die PIP-Schaltung liest immer den entgegengesetzten Halbbild-Typ, der geschrieben wird, um das Problem eines Bewegungssprungs zu überwinden. Wenn der gelesene Halbbild-Typ vom entgegengesetzten Typ wie der angezeigte ist, wird das in dem Video-RAM gespeicherte gerade Halbbild durch Löschung der oberen Teile des Halbbildes invertiert, wenn das Halbbild aus dem Speicher ausgelesen wird. Im Ergebnis bleibt das kleine Bild im richtigen Zeilensprung ohne einen Bewegungssprung.
Die Takt/Synchronisationsschaltung 320 erzeugt Lese-, Schreib- und Auslösesignale, die zum Betrieb der FIFOs 354, 356 und 358 benötigt werden. Die FIFOs für den Haupt- und Hilfs-Kanal werden zum Einschreiben von Daten in die Speicherung für jene Teile jeder Video-Zeile freigegeben, die für die anschließende Anzeige erforderlich ist. Daten werden aus dem Haupt- oder Hilfs-Kanal geschrieben, aber nicht von beiden, was notwendig ist, um Daten von jeder Quelle von derselben Video-Zeile oder denselben Video-Zeilen der Anzeige zu kombinieren. Der FIFO 354 des Hilfs-Kanals wird synchron mit dem Hilfs-Videosignal eingeschrieben, aber aus dem Speicher synchron mit dem Haupt-Videosignal ausgelesen. Die Haupt-Videosignal-Komponenten werden in die FIFOs 356 uind 358 synchron mit dem Haupt-Videosignal eingelesen, und sie werden aus dem Speicher synchron mit dem Haupt-Videosignal ausgelesen. Wie oft die Lesefunktion zwischen dem Haupt- und Hilfs-Kanal hin- und hergeschaltet wird, ist eine Funktion des jeweils gewählten besonderen Effekts.
Die Erzeugung von verschiedenen besonderen Effekten wie abgeschnittene Seite-an-Seite-Bilder, wird durch Manipulation der Lese- und Schreib-Auslöse-Steuersignale für die Zeilenspeicher- FIFOs bewirkt. Der Prozeß für dieses Anzeige-Format ist in Fig. 7 und 8 dargestellt. Im Fall von abgeschnittenen, Seite-an-Seite angezeigten Bildern wird das Schreib-Auslöse-Steuersignal (WR_EN_AX) für den 2048 X 8 FIFO 354 des Hufs-Kanals aktiv für (1/2) * (5/12) = 5/12 oder annähernd 41% der aktiven Anzeige- Zeilenperiode (nach Beschleunigung), oder 67% der aktiven Hilfs- Kanal-Zeilenperiode (vor Beschleunigung) wie in Fig. 7 dargestellt. Dies entspricht etwa 33% Abschneiden (annähernd 67% aktives Bild) und der Interpolator-Expansion des Signals um 5/6. In dem im oberen Teil von Fig. 8 dargestellten Haupt-Video-Kanal ist das Schreib-Auslöse-Steuersignal (WR_EN_MN_Y) für die 910 X 8 FIFOs 356 und 358 während (1/2) * (4/3) = 0,67 oder 67% der aktiven Anzeige-Zeilenperiode aktiv. Dies entspricht etwa 33% Abschneiden und einem im Haupt-Video-Kanal durch die 910 X 8 FIFOs ausgeführten Kompressionsverhältnis von 4/3.
In jedem FIFO werden die Video-Daten gepuffert, um zu einem bestimmten Zeitpunkt ausgelesen zu werden. Dieser aktive Zeitbereich, in dem die Daten aus jedem FIFO ausgelesen werden können, wird durch das gewählte Anzeige-Format bestimmt. Bei dem dargestellten Beispiel der Betriebsart mit abgeschnittenen Seite-an- Seite-Bildern wird das Haupt-Kanal-Videosignal in der linken Hälfte der Anzeige und das Hilfs-Kanal-Videosignal in der rechten Hälfte der Anzeige wiedergegeben. Die willkürlichen Video- Teile der Wellenformen sind - wie dargestellt - für den Hauptund Hilfs-Kanal verschieden. Das Lese-Auslöse-Steuersignal (RD_EN_MN) der Haupt-Kanal 910 X 8 FIFOs ist während 50% der aktiven Anzeige-Zeilenperiode der Anzeige aktiv und beginnt mit dem Start des aktiven Videosignals unmittelbar nach der Video- Schwarzschulter. Das Hilfs-Kanal-Lese-Auslöse-Steuersignal (RD_EN_AX) wird während der anderen 50% der aktiven Anzeige-Zeilenperiode aktiv und beginnt mit der fallenden Flanke des RD_EN_MN-Signals und endet mit dem Beginn der vorderen Schwarzschulter des Haupt-Kanal-Videosignals. Es sei bemerkt, daß Schreib-Auslöse-Steuersignale synchron mit ihren entsprechenden FIFO-Eingangs-Daten (Haupt- oder Hilfs-Kanal) sind, während die Lese-Auslöse-Steuersignale synchron mit dem Haupt-Kanal-Videosignal sind.
Das in Fig. 1(d) dargestellte Anzeige-Format ist insbesondere erwünscht, da es die Anzeige von zwei nahezu vollständigen Halbbildern in einem Format Seite-an-Seite ermöglicht. Die Anzeige ist insbesondere wirksam und geeignet für eine Anzeige mit Breitformat-Bildseitenverhältnis, beispielsweise 16 X 9. Viele NTSC-Signale werden in einem 4 X 3 Format dargestellt, das natürlich 12 X 9 entspricht. Zwei NTSC-Bilder mit einem Bild-Seitenverhältnis von 4 X 3 können auf derselben Anzeige mit dem Bild-Seitenverhältnis von 16 X 9 dargestellt werden, entweder durch Abschneiden der Bilder um 33% oder Quetschen der Bilder um 33% und Einführung einer Verzerrung des Bild-Seitenverhältnisses. Je nach dem, was der Benutzer vorzieht, kann das Verhältnis von Abschneiden des Bildes zu Verzerrung des Bild-Seitenverhältnisses irgendwo zwischen den Grenzen von 0% und 33% festgelegt werden. Beispielsweise können zwei nebeneinander wiedergegebene Bilder 16,7% gequetscht und 16,7% abgeschnitten sein.
Die horizontale Anzeigezeit für eine Anzeige mit einem Bild- Seitenverhältnis von 16 X 9 ist dieselbe wie die Anzeige mit einem Bild-Seitenverhältnis von 4 X 3, weil beide eine nominelle Zeilenlänge von 62,5 Mikrosekunden haben. Daher muß ein NTSC-Videosignal um einen Faktor von 4/3 beschleunigt werden, um ein richtiges Bild-Seitenverhältnis ohne Verzerrung zu erhalten. Der 4/3-Faktor wird als Verhältnis der beiden Anzeige-Formate berechnet:
4/3 = (16/9) / (4/3)
Gemäß Aspekten dieser Erfindung werden veränderbare Interpolatoren verwendet, um die Videosignale zu beschleunigen. In der Vergangenheit sind FIFOs mit unterschiedlichen Taktraten an den Eingängen und Ausgängen verwendet worden, um eine ähnliche Funktion auszuführen. Wenn vergleichsweise zwei NTSC-Signale mit einem Bild-Seitenverhältnis von 4:3 auf einer einzigen Anzeige mit einem Bild-Seitenverhältnis von 4:3 wiedergegeben werden, muß jedes Bild um 50% verzerrt oder abgeschnitten werden, oder eine Kombination davon. Eine Beschleunigung vergleichbar zu der, die für eine Breitschirm-Anwendung benötigt wird, ist nicht erforderlich.
Im allgemeinen ist das Video-Anzeige- und -Ablenksystem mit dem Haupt-Videosignal synchronisiert. Das Haupt-Videosignal muß - wie oben erwähnt - beschleunigt werden, um die Breitschirm-Anzeige auszufüllen. Das Hilfs-Videosignal muß vertikal mit dem ersten Videosignal und der Video-Anzeige synchronisiert werden. Das Hilfs-Videosignal kann um einen Bruchteil einer Halbbild-Periode in einem Halbbild-Speicher verzögert und dann in einem Zeilenspeicher expandiert werden. Die Synchronisation der Hilfs- Dideo-Daten mit den Haupt-Video-Daten wird durch Verwendung des Video-RAM 350 als Halbbild-Speicher und einer Erst-Ein-Erst-Aus(FIFO)-Zeilenspeicher-Vorrichtung 354 zum Expandieren des Signals bewirkt.
Die asynchrone Eigenschaft der Lese- und Schreib-Takte erfordert jedoch, daß Schritte unternommen werden, um Lese/ Schreib-Zeigerkollisionen zu vermeiden. Lese/Schreib-Zeigerkollisionen treten auf, wenn alte Daten aus dem FIFO ausgelesen werden, bevor neue Daten Gelegenheit hatten, in den FIFO geschrieben zu werden. Lese/Schreib-Zeigerkollisionen treten auch auf, wenn neue Daten den Speicher überschreiben, bevor die alten Daten Gelegenheit hatten, aus dem FIFO ausgelesen zu werden. Die Größe des FIFO ist auf die minimale Zeilenspeicher-Kapazität bezogen, die als vernünftigerweise notwendig angesehen wird, um Lese/Schreib-Zeigerkollisionen zu vermeiden. Ein Halbbild-Synchronisationssystem zum Vermeiden von Lese/Schreib-Zeigerkollisionen und zur Aufrechterhaltung der Zeilensprung-Integrität wird ausführlicher in Verbindung mit Fig. 12 bis 18 beschrieben.
Der Bild-in-Bild-Prozessor arbeitet in einer solchen Weise, daß die Hilfs-Video-Daten mit einem 640fH-Takt abgetastet werden, der mit der Horizontal-Synchronkomponente des ankommenden Hilfs-Videosignals verriegelt wird. Diese Operation ermöglicht, daß orthogonal abgetastete Daten in dem Video-RAM 350 gespeichert werden. Daten müssen aus dem Video-RAM mit derselben 640fH-Rate ausgelesen werden. Die Daten können nicht orthogonal von dem Video-RAM ohne Modifikation aufgrund der im allgemeinen asynchronen Eigenschaft von Haupt- und Hilfs-Videoquelle angezeigt werden. Um die Synchronisation des Hilfs-Signals mit dem Haupt-Signal zu erleichtern, wird ein Zeilenspeicher mit unabhängigen Schreib- und Lese-Eingangs-Takten in dem Hilfs-Signalweg hinter dem Ausgang des Video-RAM 350 vorgesehen.
Wie im einzelnen in Fig. 12 dargestellt ist, dient der Ausgang des Video-RAM 350 als Eingang zu dem ersten von zwei 4-Bit- Latch-Vorrichtungen 352A und 3528. Der VRAM_OUT-Ausgang erfolgt in 4-Bit-Datenblöcken. Die 4-Bit-Latch-Vorrichtungen werden dazu verwendet, das Hilfs-Signal zurück in 8-Bit-Datenblöcke zu rekombinieren. Die Latch-Vorrichtungen vermindern auch die Daten- Taktrate von 1280fH auf 640fH Die 8-Bit-Datenblöcke werden in den FIFO 354 mit demselben 640fH-Takt eingeschrieben, der zur Abtastung der Hilfs-Video-Daten zur Speicherung in dem Video-RAM 350 verwendet wird. Die Größe des FIFO 354 ist 2048 X 8. Die 8- Bit-Datenblöcke werden aus dem FIFO 354 mit dem 1024fH-Anzeigetakt ausgelesen, der mit der Horizontal-Synchronkomponente des Haupt-Videosignals verriegelt ist. Diese Grundkonfiguration, die einen Mehrfach-Zeilenspeicher verwendet, der unabhängige Leseund Schreib-Eingangs-Takte enthält, ermöglicht, daß Daten, die orthogonal abgetastet worden sind, orthogonal angezeigt werden. Die 8-Bit-Datenblöcke werden in 6-Bit-Luminanz- und Farbdifferenz-Abtastungen durch einen Dernultiplexer 355 geteilt. Die Daten-Abtastungen können dann -soweit notwendig - für das gewünschte Bild-Seitenverhältnis interpoliert und als Video- Daten-Ausgang geschrieben werden.
In erster Linie muß ein ausreichend großer Speicher gewählt werden, um eine Lese/Schreib-Zeigerkollision in dem Hilfs-Kanal- FIFO zu vermeiden. Zur Anzeige eines Videosignals mit normalem Bild-Seitenverhältnis, das 33% abgeschnitten ist, muß der Hilfs- FIFO, der eine Größe von 2048 X 8 hat, in der Lage sein, 5,9 Zeilen an Video-Daten zu speichern, was wie folgt berechnet wird, wobei N die Anzahl von Malen und L die Länge jeder Zeile ist:
N = (2/3) * (0,82) * (640) = 350 auf der Basis von 82% aktiver Zeilenperiode
L = 2048/350 = 5,9
Ein Aspekt der Erfindung erkennt, daß Präzessionsraten, die größer als 2 Zeilen/Halbbild sind, wahrscheinlich nicht auftreten. Daher kann ein Bemessungskriterium eines 5-Zeilen-FIFO für den Hilfs-Kanal ausreichend sein, um Lese/Schreib-Zeigerkollisionen zu verhindern.
Die Speicherverwendung des Hilfs-Kanal-FIFO kann gemäß Fig. 13 dargestellt werden. Ein Blockschaltbild für eine vereinfachte U Schaltung aus Flip/Flops vom D-Typ zur Erzeugung von Zeilenverzögerungen (Z&supmin;¹) und von Rückstellimpulsen zur Steuerung des Schreibens und Lesens im FIFO 354 in dem Hilfs-Signalweg ist in Fig. 14 dargestellt. Am Beginn eines neuen Haupt-Signal-Halbbildes wird der Schreibzeiger zum Start des FIFO zurückgestellt. Dieser Rückstellimpuls, der mit WR_EST_AX bezeichnet ist, ist die Kombination von V_SYNC_MN abgetastet durch H_SYNC_AX. In anderen Worten tritt WR_RST_AX beim ersten Horizontal-Synchronimpuls des Hilfs-Videosignals auf, der nach einem Vertikal-Synchronimpuls des Haupt-Signals auftritt. Zwei horizontale Zeilen des Haupt-Signals später wird der Lese-Zeiger zum Start des FIFO 354 zurückgestellt. Dieser Rückstellimpuls ist mit RD_RST_AX bezeichnet. In anderen Worten tritt RD_EST_AX bei dem dritten Horizontal-Synchronimpuls des Haupt-Videosignals auf, der nach einem Vertikal-Synchronimpuls des Haupt-Signals auftritt, oder anders ausgedrückt beim zweiten Horizontal-Synchronimpuls des Haupt-Signals, der nach dem WR_RST_AX-Impuls auftritt.
Da das Haupt- und Hilfs-Signal asynchron sind, gibt es eine gewisse Mehrdeutigkeit darüber, wo genau der Schreib-Zeiger ist, wenn der Lese-Zeiger zurückgestellt wird. Es ist bekannt, daß der Schreib-Zeiger dem Lese-Zeiger um wenigstens zwei Zeilen vorauseilt. Wenn jedoch die Frequenz des Hufs-Kanal-Horizontal- Synchronsignals höher ist als die Frequenz des Haupt-Kanal-Horizontal-Synchronsignals, dann ist der Schreib-Zeiger hinter die dargestellte Zwei-Zeilen-Markierung vorgeeilt. Auf diese Weise wird eine Zeigerkollision für alle Signale vermieden, die eine Präzessionsrate von weniger als zwei Zeilen/Halbbild haben. Der Hilfs-Kanal-FIFO 354 wird in fünf Zeilenstücke durch in geeigneter Weise zeitlich gesteuerte Lese- und Schreib-Rückstellsignale aufgeteilt. Bei diesem Schema werden die Lese- und Schreib-Zeiger am Beginn jedes angezeigten Haibbildes wenigstens zwei Zeilen voneinander entfernt ausgelöst.
Wenn der FIFO nicht eine Länge von fünf vollständigen Zeilen hätte, würde das System den Speicherabstand von dem Schreib-Zeiger zum Lese-Zeiger opfern. Dies ist der Fall für verschiedene Quetsch-Betriebsarten, beispielsweise für eine 16% Quetschung: 16% Quetschung N = (5/6) * (0,82) * 640 = 437
L = 2048 (5*437) = 4,7
In diesen Fällen bestätigt der FIFO, daß er eine Länge von weniger als fünf Zeilen hat. Bei einer 15% Quetschung beträgt die tatsächliche FIFO-Länge 4,7 Zeilen. Der (0,8)-Faktor in der N-Gleichung des 33% Quetschens spiegelt eine betriebliche Begrenzung des CPIP-Chips wider.
Da die FIFO-Lese- und Schreib-Rückstellungen einen minimalen Abstand von zwei Zeilen des aktiven Videosignals haben, kommt das Opfer immer auf Kosten davon, daß das Einholen des Schreib- Zeigers durch den Lese-Zeiger zugelassen wird. Ferner werden nur 80% der Video-Zeile als aktiv betrachtet, weil der Bild-in-Bild- Prozessor nicht in der Lage ist, mehr ald 512 Video-Abtastungen in dem Video-RAM 350 zu speichern. In der Praxis bedeutet dies noch eine gute aktive Video-Zeile. In diesen Fällen wird die Präzessionsrate für einen mehr sichtbaren Bildinhalt geopfert. Zusätzlich ist mehr Verzerrung in dem Hilfs-Videosignal vorhanden. Im schlimmsten Fall kann eine Präzession bis hinauf zu einer Zeile pro Halbbild zwischen der Haupt- und Hilfs-Videoquelle toleriert werden. Dies ist noch mehr als für die meisten Video- Quellen erforderlich ist, und die Toleranz der Präzessionsrate wird jenen Betriebsarten geopfert, von denen erwartet werden kann, daß sie am wenigsten benutzt werden.
Ein anderes, von dem asynchronen Lesen und Schreiben des FIFO stammendes Problem ist die Aufrechterhaltung der Zeilensprung-Integrität des Hilfs-Kanal-Videosignals. Da die Anzeige mit dem Haupt-Kanal-Videosignal verriegelt ist, wird der Typ des gegenwartig angezeigten Haibbildes, das ist das obere oder untere Halbbild, durch das Haupt-Signal bestimmt. Der Halbbild- Typ, der in dem Video-RAM-Speicher 350 gespeichert wird und beim Start des Haupt-Kanal-Halbbildes zum Auslesen bereit ist, kann oder kann nicht gleich sein wie der angezeigte Halbbild-Typ. Es kann erforderlich sein, den in dem Video-RAM 350 gespeicherten Hilfs-Halbbild-Typ an den der Haupt-Kanal-Anzeige anzupassen.
Der Bild-in-Bild-Prozessor 320 und die Gate-Anordnung 300 quantisieren 262,5-Zeilen-Halbbilder des NTSC-Signals in obere Halbbilder mit 263 Zeilen (manchmal auch als ungerade Halbbilder bezeichnet) und untere Halbbilder mit 262 Zeilen (manchmal auch geradzahlige Halbbilder genannt). Dies beruht auf der Tat-sache, daß das Vertikal-Synchronsignal mit Impulsen abgetastet wird, die das Horizontal-Synchronsignal darstellen. Dies ist in dem Diagramm von Fig. 15 dargestellt. Eine Anzeigevorrichtung für den oberen/unteren Halbbild-Typ hat einen Wert 1 für obere Halbbilder und einen Wert 0 für untere Haibbilder. Die oberen Halbbilder enthalten ungerade Zeilen 1 bis 263. Die unteren Halbbilder enthalten gerade Zeilen 2 bis 262. In Fig. 16 stellt der Indikator für den ersten Halbbild-Typ U/L MAIN SIGNAL den Halbbild-Typ des Haupt-Video-Kanals dar. Das Signal HSYNC_AX stellt die Horizontal-Synchronsignale für jede Zeile des Hilfs-Kanals dar.
Der Indikator für den Halbbild-Typ U/L (A) stellt den Halbbild-Typ dar, der in dem Video-RAM 350 gespeichert wird, wenn jede Hilfs-Kanal-Zeile "normal" eingeschrieben würde. Der Begriff normal wird hier verwendet, um anzuzeigen, daß die ungeraden Zeilen 1 bis 263 in den Video-RAM 350 eingeschrieben werden, da das obere Halbbild empfangen und dekodiert wird. Der Indikator für den Halbbild-Typ U/L (B) stellt den in dem Video-RAM 350 gespeicherten Halbbild-Typ dar, wenn die erste Zeile des oberen Halbbildes nicht während des Empfangs eines oberen Halbbildes in den Video-RAM 350 geschrieben wird. Statt dessen wird die erste Zeile tatsächlich an die letzte Zeile (Nummer 262) des unteren Halbbildes angeheftet. Dies invertiert den Halbbild-Typ, da die Zeile 2 die erste in dem Vollbild angezeigte Zeile und die Zeile 3 die zweite in dem Vollbild angezeigte Zeile ist. Das empfangene obere Halbbild wird nun das untere Halbbild und umgekehrt. Der Indikator des Halbbild-Typs U/L (C) stellt den Halbbild-Typ dar, der in dem Video-RAM 350 gespeichert wird, wenn die letzte Zeile des oberen Halbbildes dem Video-RAM 350 während des Empfangs des unteren Halbbildes hinzugefügt wird. Dies invertiert den Typ des Halbbildes, da die Zeile 263 die erste angezeigte Zeile und die Zeile 1 die zweite angezeigte Zeile sein wird.
Die Addition und Subtraktion von Zeilen in den Betriebsarten B und C verschlechtert nicht das Hilfs-Kanal-Bild, weil diese Zeilen während des vertikalen Rücklaufs oder der Überabtastung auftreten. Die Reihenfolge der angezeigten Zeilen ist in Fig. 18 dargestellt, wo durchgezogene Linien obere Halbbild-Zeilen und gestrichelte Linien untere Halbbild-Zeilen darstellen.
Da die Haupt- und Hilfs-Kanal-Signale eine Präzession erfahren, verschiebt sich das U/L MAIN SIGNAL nach links oder nach rechts in bezug auf die Indikatoren für den Hufs-Kanal-Halbbild-Typ U/L (A, B, C). In der in dem Diagramm dargestellten Position sollten Daten in den Video-RAM 350 unter Verwendung der Betriebsart A eingeschrieben werden, weil der Entscheidungsrand in Zone A liegt. Die Betriebsart A ist geeignet, weil sie - wenn der Bild-in-Bild-Prozessor Vertikal-Synchronsignale empfängt, denselben Halbbild-Typ in den Video-RAM 350 schreibt, der für die Anzeige erforderlich ist, um aus dem Video-TAM 350, beginnend mit V_SYNC_MN (Haupt-Kanal-Vertikal-Synchronsignal) zu lesen. Da die Signale eine Präzession erfahren, ändert sich die Betriebsart mit ihren relativen Positionen. Die gültigen Betriebsarten sind grafisch in Fig. 16 oben und in der Tabelle von Fig. 17 dargestellt. Es ist eine Überlappung zwischen den Betriebsarten B und C vorhanden, da die meiste Zeit, in der die Betriebsart B gültig ist, auch die Betriebsart c gültig ist, und umgekehrt. Dies trifft für alle 262 Zeilen außer zwei Zeilen zu. Beide Betriebsarten B oder C können verwendet werden, wenn beide gültig sind. Die Wahl kann willkürlich sein oder auf anderen Schaltungs-Überlegungen beruhen.

Claims

1.) Synchronisierungssystem umfassend:

Video-Anzeigemittel, die mit einem ersten Videosignal synchronisiert sind, das eine erste zeilenfrequente und einer erste halbbildfrequente Komponente hat;

einen Halbbildspeicher für ein zweites Videosignal, das eine zweite zeilenfrequente Komponente hat;

einen Mehrfachzeilenspeicher, der unabhängig rückstellbare Schreib- und Lesezeiger hat;

Mittel, die synchron mit der zweiten zeilenfrequenten Komponente arbeiten, um: das zweite Videosignal unterabzutasten, das unterabgetastete Videosignal in den Halbbildspeicher zu schreiben bzw. aus diesem zu lesen und das unterabgetastete Videosignal in den Mehrfachzeilenspeicher unter Verwendung des Schreibzeigers zu schreiben;

Mittel, die synchron mit der ersten zeilenfrequenten Komponente arbeiten, um das unterabgetastete Videosignal aus dem Mehrfachzeilenspeicher unter Verwendung des Lesezeigers auszulesen;

Mittel zum Rückstellen des Schreibzeigers durch Abtasten der ersten halbbildfrequenten Komponente mit der zweiten zeilenfrequenten Komponente; und

Mittel zum Rückstellen des Lesezeigers durch Abtasten der ersten halbbildfrequenten Komponente mit der ersten zeilenfrequenten Komponente, wobei die Rückstellung des Lesezeigers um wenigstens zwei Zeilenperioden des ersten Videosignals relativ zu der Rückstellung des Schreibzeigers verzögert wird.

2.) System nach Anspruch 1, bei dem der Schreibzeiger bis zu einer Zeilenperiode des zweiten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückgestellt wird.

3.) System nach Anspruch 1, bei dem der Lesezeiger wenigstens zwei Zeilenperioden des ersten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückgestellt wird.

4.) System nach Anspruch 1, bei dem der Lesezeiger wenigstens zwei, aber nicht mehr als drei Zeilenperioden des ersten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückgestellt wird.

5.) System nach Anspruch 1, bei dem jedes der Mittel zum Zurückstellen des Schreib- und Lesezeigers entsprechende Verzögerungsmittel umfaßt, um den Schreibzeiger bis zu einer Zeilenperiode des zweiten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückzustellen, und um den Lesezeiger wenigstens zwei Zeilenperioden des ersten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückzustellen

6.) System nach Anspruch 1, bei dem jedes der Mittel zum Zurückstellen des Schreib- und Lesezeigers entsprechende Verzögerungsmittel umfaßt, um den Schreibzeiger bis zu einer Zeilenperiode des zweiten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückzustellen, und um den Lesezeiger wenigstens zwei, aber nicht mehr als drei Zeilenperioden des ersten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückzustellen.

7.) System nach Anspruch 1, bei dem die Mittel zum Zurückstellen des Schreib- und Lesezeigers entsprechende Verzögerungsmittel umfassen, um Schreib-/Lesezeiger-Kollisionen für alle Signale zu verhindern, die eine Präzessionsrate von nicht mehr als zwei Zeilen pro Halbbild haben.

8.) System nach Anspruch 5, bei dem die entsprechenden Verzögerungsmittel den Schreibzeiger bis zu einer Zeilenperiode des zweiten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückstellen, und den Lesezeiger wenigstens zwei Zeilenperioden des ersten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückstellen.

9.) System nach Anspruch 5, bei dem die entsprechenden Verzögerungsmittel den Schreibzeiger bis zu einer Zeilenperiode des zweiten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückstellen und den Lesezeiger wenigstens zwei, aber nicht mehr als drei Zeilenperioden des ersten Videosignals nach jedem Halbbildbeginn des ersten Videosignals zurückstellen

10.) System nach Anspruch 1, umfassend Verzögerungsmittel zum Vermeiden von Lese-/Schreibzeiger-Kollisionen.

11.) System nach Anspruch 10, bei dem die Video-Verzögerungsmittel umfassen:

erste einstufige Latch-Mittel vom D-Typ, in denen die erste halbbildfrequente Komponente als Ausgang durch die erste zeilenfrequente Komponente getaktet wird;

zweite einstufige Latch-Mittel vom D-Typ, in denen der Ausgang der ersten einstufigen Latch-Mittel vom D-Typ als Schreib- Rückstellsignal durch die zweite zeilenfrequente Komponente getaktet wird; und

zweistufige Latch-Mittel vom D-Typ, in denen der Ausgang der ersten einstufigen Latch-Mittel vom D-Typ durch die zweistufigen Latch-Mittel vom D-Typ als Lese-Rückstellsignal durch die erste zeilenfrequente Komponente hindurchgetaktet werden.

12.) Synchronisierungssystem umfassend:

Video-Anzeigemittel, die mit einem ersten Videosignal synchronisiert sind, das erste Horizontal- und Vertikal-Synchronkomponenten hat;

einen Mehrfachzeilenspeicher für ein zweites Videosignal, das eine zweite Horizontal-Signalkomponente hat, wobei der Mehrfachzeilenspeicher asynchrone Schreib- und Leseanschlüsse und unabhängig rückstellbare Schreib- und Lesezeiger hat;

Mittel zur Erzeugung eines Schreib-Taktsignals synchron mit der zweiten Horizontal-Synchronkomponente zum Schreiben des zweiten Videosignals in den Mehrfachzeilenspeicher unter Verwendung des Schreibzeigers;

Mittel zur Erzeugung eines Lese-Taktsignals synchron mit der ersten Horizontal-Synchronkomponente zum Lesen des zweiten Videosignals aus dem Mehrfachzeilenspeicher unter Verwendung des Lesezeigers;

Mittel zum Rückstellen des Schreibzeigers am ersten Ende einer Zeilenperiode des zweiten Videosignals nach jedem Halbbildbeginn des ersten Videosignals; und

Mittel zum Rückstellen des Lesezeigers am zweiten Ende einer Zeilenperiode des ersten Videosignals nach Rückstellen des Schreibzeigers.

13.) System nach Anspruch 12, umfassend ferner einen Halbbildspeicher zum Speichern des zweiten Videosignals vor dem Schreiben des Signals in den Mehrfachzeilenspeicher.

14.) System nach Anspruch 13, bei dem der Halbbildspeicher Scheib- und Leseanschlüsse hat, die synchron mit der zweiten Horizontal-Synchronkomponente getaktet werden.

15.) System nach Anspruch 13, umfassend ferner Mittel zur Unterabtastung des zweiten Videosignals synchron mit der zweiten Horizontal-Synchronkomponente vor der Speicherung in dem Halbbildspeicher.