JP3354927B2 - 表示システム - Google Patents

表示システム

Info

Publication number
JP3354927B2
JP3354927B2 JP51047691A JP51047691A JP3354927B2 JP 3354927 B2 JP3354927 B2 JP 3354927B2 JP 51047691 A JP51047691 A JP 51047691A JP 51047691 A JP51047691 A JP 51047691A JP 3354927 B2 JP3354927 B2 JP 3354927B2
Authority
JP
Japan
Prior art keywords
video
signal
screen
data
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51047691A
Other languages
English (en)
Other versions
JPH05507822A (ja
Inventor
ハルク アーソズ，ナタニエル
ウイリアム サージヤー，テイモシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10676970&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3354927(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JPH05507822A publication Critical patent/JPH05507822A/ja
Application granted granted Critical
Publication of JP3354927B2 publication Critical patent/JP3354927B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/04—Context-preserving transformations, e.g. by using an importance map
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/007—Systems with supplementary picture signal insertion during a portion of the active part of a television signal, e.g. during top and bottom lines in a HDTV letter-box system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Color Television Systems (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Image Analysis (AREA)
  • Television Signal Processing For Recording (AREA)
  • Details Of Television Scanning (AREA)
  • Image Processing (AREA)
  • Synchronizing For Television (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

【発明の詳細な説明】
【０００１】 本発明は、例えば、ワイド表示フォーマット比のスク
リーンを有するテレビジョンのような、種々の表示フォ
ーマットを実現するためにビデオデータ補間を行わねば
ならないようなテレビジョンに関するものである。今日
のテレビジョンのほとんどのものは、水平の幅対垂直の
高さが4:3のフォーマット表示比を持っている。ワイド
フォーマット表示比は、映画の表示フォーマット比、例
えば16:9により近く対応する。本発明は直視型テレビジ
ョン及び投写型テレビジョンの両方に適用可能である。
【０００２】 4:3、しばしば４×３とも称するフォーマット表示比
を持つテレビジョンは、単一のビデオ信号ソースと複数
のビデオ信号ソースが表示されるかという点で制約があ
る。実験的なものを除いて、商業放送局のテレビジョン
信号の伝送は４×３のフォーマットの表示比で放送され
る。多くの視聴者は、４×３表示フォーマットは、映画
における広いフォーマット表示比よりも良くないと考え
る。ワイドフォーマット表示比のテレビジョンは、より
心地よい表示を行うだけでなく、ワイド表示フォーマッ
トの信号ソースをそれに対応するワイド表示フォーマッ
トで表示することができる。映画は、切り詰められた
り、歪められたりすることなく、映画のように見える。
ビデオソースは、例えばテレシネ装置によってフィルム
からビデオに変換される場合、あるいは、テレビジョン
のプロセッサによっても、切り詰める（cropping）必要
がない。
【０００３】 ワイド表示フォーマット比のテレビジョンは、通常の
表示フォーマット信号とワイド表示フォーマット信号の
両方を種々の形で表示すること、及びこれらのフォーマ
ットの信号を組み合わせた多画面表示の形で表示するの
に適している。しかし、ワイド表示比のスクリーンを用
いることには多くの問題が伴う。そのような問題の中で
一般的なものには、複数の信号ソースの表示フォーマッ
ト比の変更、非同期ではあるが同時表示されるビデオ信
号ソースから同期したタイミング信号を生成すること、
多画面表示を行うための、複数信号ソース間の切り換
え、圧縮データ信号から高解像度の画像を生成すること
等が挙げられる。このような問題は、本発明によるワイ
ドスクリーンテレビジョンで解決される。本発明の種々
の構成によるワイドスクリーンテレビジョンは、同じま
たは異なるフォーマット比を有する単一及び複数のビデ
オ信号ソースから高解像度の単一及び複数画面表示を、
選択可能な表示フォーマット比で表示できる。
【０００４】 ワイド表示フォーマット比を持つテレビジョンは、飛
越走査形式及び非飛越走査形式の両方で、かつ、基本的
な、即ち、標準の水平走査周波数及びその倍数の両方で
ビデオ信号を表示するテレビジョンシステムに適用でき
る。例えば、標準NTSCビデオ信号は、各ビデオフレーム
の、各々が約15.734Hzの基本的、即ち、標準水平走査周
波数のラスタ走査によって生成される相続くフィールド
をインターレースすることにより表示される。ビデオ信
号に関する基本的走査周波数は、fH、1fHあるいは1Hと
いうように種々の呼び方がなされる。1fH信号の実際の
周波数はビデオの方式が異なれば変わる。テレビジョン
装置の画質を改善する努力によって、ビデオ信号を、順
次走査形式で、非飛越形式で表示するためのシステムが
開発された。順次走査では、各表示フレームは、飛越し
フォーマットにおける２つのフィールドの１つを走査す
るために割り当てられた時間と同じ時間で走査する必要
がある。フリッカのないAA−BB表示は、各フィールドを
連続して２度走査することを要する。それぞれの場合に
おいて、水平走査周波数は、標準の水平周波数の２倍と
しなければならない。このような順次走査表示あるいは
無フリッカ表示用の走査周波数は、2fHとか2Hとか色々
な呼び方がされている。例えば、米国の標準による2fH
走査周波数は、約31.468Hzである。
【０００５】 同時画面表示におけるオーバレイ（overlay−重ね表
示）機能は、正しい時間に、大画面から小画面へ切り換
え再び大画面へ切り換えるために、表示器にタイミング
信号を与える。小画面オーバレイの水平及び垂直両タイ
ミングは、小画面を表示するためには重要である。副ビ
ット情報が６ビットＹ、Ｕ、Ｖ、8:1:1ビデオRAMフィー
ルドメモリに記憶されるような形で使用できる。このビ
デオRAMは複数のメモリ位置に、ビデオデータの２フィ
ールド分を保持する。各メモリ位置はデータの８ビット
を保持する。各８ビット位置には、１つの６ビットＹ
（ルミナンス）サンプルと２つの他のビットがある。こ
れらの他の２ビットは、高速スイッチデータとＵまたは
Ｖサンプルの一部とのうちの一方を保持している。高速
スイッチ値は復号されて、ビデオRAMにフィールド形式
のどれが書込まれたかを、上側（奇数）フィールド、下
側（偶数）フィールド、または画面無し（無効データ）
のいずれかとして指示する。フィールドはビデオRAM中
の、水平及び垂直アドレスによって規定される境界を有
する空間位置を占める。この境界は、画面無しから有効
フィールドへ、あるいは有効フィールドから画面無しへ
の高速スイッチデータの変化によって上記のアドレスに
規定される。高速スイッチデータのこのような遷移が画
面オーバレイの周縁を規定する。オーバレイ（重ね表示
画面）中の物体の画像アスペクト比は、オーバレイ自身
のフォーマット表示比、例えば、４×３あるいは16×
９、とは無関係に制御できることがわかろう。スクリー
ン上のオーバレイの位置は、主信号の各フィールドにつ
いての走査の開始におけるビデオRAMの読出しポインタ
の開始アドレスによって決まる。ビデオRAMにはデータ
の２フィールドが記憶されており、表示期間中には、ビ
デオRAM全体が読出されるので、表示器走査中、両方の
フィールドが読出される。メモリから読出されるフィー
ルドのどちらが表示されるかは、高速スイッチデータを
復号し、ビデオRAMの読出しポインタの開始位置を設定
することによって決められる。
【０００６】 主ビデオソースにロックされている表示器が主画面の
上側フィールドを表示しているときは、次に、ビデオRA
Mの副画面の上側フィールドに対応する部分がビデオRAM
から読出され、アナログデータに変換され、表示される
のが当然であるように思える。これは、主及び副ビデオ
ソース間の全ての可能な位相関係の中のほぼ半分につい
ては、当てはまる。問題は、PIPモードにおける圧縮さ
れた画面に関しては、ビデオRAMの読出しの方がビデオR
AMへの書込みよりも常に高速で行われるということによ
って生じる。同じフィールド形式が同時に書込まれ読出
されていると、読出しメモリポインタが書込みポインタ
に追いついてしまう。これが起きると、小画面のどこか
で運動の分断（tear）が50％の確率で生じる。従って、
この運動分断の問題に対処するために、PIP回路は常
に、その時書込まれているものと反対のフィールド形式
を読出す。読出されているフィールド形式が表示されつ
つあるものと逆のフィールド形式であれば、ビデオRAM
に記憶されている偶数フィールドは、メモリから読出さ
れるときにそのフィールドの最上部のラインが取り除か
れて、反転される。
【０００７】 副ビデオ成分データが、異なる表示フォーマットに必
要な複数の異なる比で選択的に圧縮あるいは伸張される
場合に、別の問題が生じる。本発明の構成によれば、高
速スイッチ情報は、ビデオ成分データ（Ｙ、Ｕ、Ｖ）が
どのような圧縮あるいは伸張を受けるかには関係無く、
このビデオ成分データと共に伸張され、圧縮されるの
で、画面オーバレイは正しいサイズを維持する。その結
果、小画面は運動分断を生じることなく、正しい、イン
ターレース関係を維持する。
【０００８】 本発明の構成により画面オーバレイシステムは、同時
表示において、オーバレイ画面のサイズと位置を適正に
維持することができる。このシステムは、ビデオメモリ
と、ビデオ信号からのビデオデータとフィールド形式に
関する情報をビデオメモリに書込み、そこから読出すた
めの制御回路とを含んでいる。読出し回路が、別のビデ
オ信号のための表示器に同期してビデオメモリからの情
報を供給する。補間器が、読出し回路からの読出された
情報を選択的に圧縮しあるいは伸張する。フィールド形
式情報は、ビデオ情報と共に圧縮され伸張される。復号
（デコーディング）回路がフィールド形式情報を複合し
て、第１と第２のフィールド形式と有効ビデオデータの
不存在を示す。マルチプレクサが、復号回路に応答し
て、これらのビデオ信号を、同時表示のために、合成す
る。読出し回路は、ビデオメモリの読出しに同期して動
作しうる書込みポートと、上記他のビデオ信号のための
表示器に同期して動作しうる読出しポートとを有する、
ビデオメモリから読み出された情報用の非同期ラインメ
モリを含むものとすることができる。
【０００９】 第１図のそれぞれは、本発明の異なる構成に従って実
現できる単一及び複数画面表示フォーマットの種々の組
合わせの中のいくつかのものを示す。説明のために選ん
だこれらのものは、本発明の構成に従うワイドスクリー
ンテレビジョンを構成するある特定の回路の記述を容易
にするためのものである。本発明の構成は、ある場合に
は、特定の基礎となる回路構成とは別に、表示フォーマ
ットそのものに対応する構成である。図示と説明の便宜
上、一般に、ビデオソース、あるいは、ビデオ信号に関
する通常の表示フォーマットの幅対高さ比は４×３であ
るとし、一般に、ビデオソース、あるいは、ビデオ信号
に関するワイドスクリーン表示フォーマットの幅対高さ
比は、16×９であるとする。本発明の構成は、これらの
定義によって制限されるものではない。
【００１０】 第１図（ａ）は、４×３の通常のフォーマットの表示
比を有する直視型、あるいは、投写型テレビジョンを示
す。16×９フォーマット表示比画面が４×３フォーマッ
ト表示比信号として伝送される場合は、上部と下部に黒
のバーが現れる。これを一般に郵便受け（レターボック
ス）フォーマットと呼ぶ。この場合、観察される画面は
表示に使用できる表示面積に関して小さい。別の方法と
しては、16×９フォーマット表示比のソースが伝送に先
立って変換されて、４×３フォーマット表示器の観察面
の垂直方向を満たすようにされる。しかし、その場合
は、かなりの情報が左及び／または右側から切捨てられ
てしまう。さらに別の方法では、郵便受けフォーマット
を水平方向には引伸ばさずに、垂直方向に引伸ばすこと
ができるが、こうすると、垂直方向に引伸ばしたことに
より歪みが生じる。これらの３つの方法のどれも特に魅
力的であるといはいえない。
【００１１】 第１図（ｂ）は16×９のスクリーンを示す。16×９の
フォーマットの表示比のビデオソースからの信号は、切
り詰めすることなく、歪みを伴うことなく完全に表示さ
れる。16×９フォーマット表示比の郵便受け画面（これ
は、４×３フォーマット表示比信号の形であるが）は、
充分な垂直解像度を有する大きな表示を行うように、ラ
イン２重比（ライン・ダブリング）またはライン追加
（ライン・アディション）によって順次走査される。本
発明によるワイドスクリーンテレビジョンは、主ビデオ
ソース、副ビデオソース、あるいは外部RGBソースに関
係なく、このような16×９フォーマット表示比信号を表
示できる。
【００１２】 第１図（ｃ）は、４×３フォーマット表示比の挿入画
面が挿入表示されている16×９フォーマット表示比の主
信号を示す。主及び副のビデオ信号が両方共、16×９フ
ォーマット表示比ソースである場合は、挿入画面も16×
９フォーマット表示比を持つ。挿入画面は多数の異なる
位置に表示することができる。
【００１３】 第１図（ｄ）は、主及び副ビデオ信号が同じサイズの
画面として表示されている表示フォーマットを示す。各
表示領域は８×９のフォーマット表示比を有し、これ
は、当然ながら、16×９とも４×３とも異なる。このよ
うな表示領域に、水平あるいは垂直歪みを伴うことなく
４×３フォーマット表示比ソースを表示するためには、
信号の左及び／または右側を切り詰めねばならない。画
面を水平方向に詰込む（squeeze）ことによるある程度
のアスペクト比歪みを我慢するなら、画面のもっと多く
の部分を表示できる。水平方向の詰め込みの結果、画面
中の物体は垂直方向に細長くなる。本発明のワイドスク
リーンテレビジョンは、アスペクト比歪みを全く伴わな
い最大の切り詰め処理から最大のアスペクト比歪みを伴
う無切り詰めまでの、切り詰めとアスペクト比歪みの任
意の組合わせを行うことができる。
【００１４】 副ビデオ信号処理路にデータサンプリング制限がある
と、主ビデオ信号からの表示と同じ大きさの高解像度画
面の生成が複雑になる。このような複雑化を解消するた
めに種々の方法を開発できる。
【００１５】 第１図（ｅ）は、４×３フォーマットの表示比画面が
16×９フォーマット表示比スクリーンの中央に表示され
ている表示フォーマットを示す。黒色のバーが左右両側
に現れている。
【００１６】 第１図（ｆ）は、１つの大きな４×３フォーマット表
示比画面と３つの小さい４×３フォーマット表示比画面
が同時に表示される表示フォーマットを示す。大きい画
面の周辺の外側の小さい画面は、時には、PIP、即ち、
画面内画面（親子画面）ではなく、POP、即ち、画面外
画面と呼ばれる。PIPまたは画面内画面（ピクチャ・イ
ン・ピクチャ）という語は、この明細書中では、これら
２つの表示フォーマットに用いられている。ワイドスク
リーンテレビジョンに２つのチューナが設けられている
場合、両方共内部に設けられている場合でも、１つが内
部に、１つが外部、例えば、ビデオカセットレコーダに
設けられている場合でも、表示画面の中の２つは、ビデ
オソースに従ってリアルタイムで動きを表示できる。残
りの画面は静止画面フォーマットで表示できる。さらに
チューナと副信号処理路とを付加すれば、３以上の動画
面を表示できることは理解できよう。また、大画面と３
つの小画面の位置を第１図（ｇ）に示すように切り換え
ることも可能である。
【００１７】 第１図（ｈ）は、４×３フォーマット表示比画面を中
央に表示して、６つの小さい４×３フォーマット表示比
画面を両側に縦列に表示した別のものを示す。上述した
フォーマットと同様、２つのチューナを備えたワイドス
クリーンテレビジョンであれば、２つの動画面を表示で
きる。そして、残りの11画面は静止画面フォーマットで
表示されることになる。
【００１８】 第１図（ｉ）は、12の４×３フォーマット表示比画面
の碁盤目状表示フォーマットを示す。このような表示フ
ォーマットは、特に、チャンネル選択ガイドに適してお
り、その場合、各画面は異なるチャンネルからの少なく
とも静止した画面である。前の例と同様、動きのある画
面の数は、利用できるチューナと信号処理路の数によっ
て決まる。
【００１９】 第１図に示した種々のフォーマットは一例であって、
限定的なものではなく、残りの図面に示され、以下に詳
述するワイドスクリーンテレビジョンによって実現でき
る。
【００２０】 本発明の構成によるワイドスクリーンテレビジョン
で、2fHの水平走査で動作するように適合されたものの
全体的なブロック図が図２に示されており、全体を10で
示されている。テレビジョン10は、概略的に言えば、ビ
デオ信号入力部20、シャーシまたはTVマイクロプロセッ
サ216、ワイドスクリーンプロセッサ30、1fH−2fH変換
器40、偏向回路50、RGBインターフェース60、YUV−RGB
変換器240、映像管駆動回路242、直視型または投写型管
244、及び、電源70を含んでいる。種々の回路の異なる
機能ブロックへのグループ化は、説明の便宜を図るため
のものであって、このような回路相互間の物理的位置関
係を限定することを意図するものではない。
【００２１】 ビデオ信号入力部20は、異なるビデオソースからの複
数の複合ビデオ信号を受信するようにされている。ビデ
オ信号は主ビデオ信号あるいは副ビデオ信号として表示
用に選択的に切り換えることができる。RFスイッチ204
は２つのアンテナ入力ANT1とANT2を持っている。これら
の入力は無線放送アンテナによる受信とケーブルからの
受信の両方のための入力を表す。RFスイッチ204は、第
１のチューナ206と第２のチューナ208に、どちらのアン
テナ入力を供給するかを制御する。第１のチューナ206
の出力は、ワンチップ202への入力となる。ワンチップ2
02は、同調制御、水平及び垂直偏向制御、ビデオ制御に
関係する多数の機能を果たす。図示のワンチップは産業
用のTA7777である。第１のチューナ206からの信号から
ワンチップで生成されたベースバンドビデオ信号VIDEO
OUTはビデオスイッチ200とワイドスクリーンプロセッ
サ30のTV1入力への入力となる。ビデオスイッチ200への
他のベースバンドビデオ入力はAUX1とAUX2で示されてい
る。これらの入力は、ビデオカメラ、レーザディスクプ
レーヤ、ビデオテーププレーヤ、ビデオゲーム等に用い
ることができる。シャーシまたはTVマイクロプロセッサ
216によって制御されるビデオスイッチ200の出力は切り
換えビデオ（SWITCHED VIDEO）と示されている。このS
WITCHED VIDEOはワイドスクリーンプロセッサ30へ別の
入力として供給される。
【００２２】 図３を併せて参照すると、ワイドスクリーンプロセッ
サ30中のスイッチSW1は、Y/Cデコーダ210への入力とな
るSEL COMP OUTビデオ信号として、TV1信号とSWITCHE
D VIDEO信号の一方を選択する。Y/Cデコーダ210は適応
型ラインコム形フィルタの形で実現できる。Y/Cデコー
ダ210へは、さらに２つのビデオソースS1とS2も入力さ
れる。S1とS2の各々は異なるＳ−VHSソースを表し、各
々、別々のルミナンス信号及びクロミナンス信号から成
っている。いくつかの適応型ラインコム形フィルタでY/
Cデコーダの一部として組込まれているような、あるい
は、別のスイッチとして実現してもよいスイッチがTVマ
イクロプロセッサ216に応動して、Y_M及びC_INとして示
した出力として、一対のルミナンス及びクロミナンス信
号を選択する。選択された対をなすルミナンス及びクロ
ミナンス信号は、その後は、主信号として見なされ、主
信号路に沿って処理される。_Mあるいは_MNを含む信号
表記は主信号路を表す。クロミナンス信号C_INはワイド
スクリーンプロセッサ30によって、再びワンチップに返
され、色差信号U_M及びV_Mが生成される。ここで、Ｕは
（Ｒ−Ｙ）と同等のものを表し、Ｖは（Ｂ−Ｙ）と同等
である。Y_M、U_M及びV_M信号は、その後の信号処理の
ために、ワイドスクリーンプロセッサ30でデジタル形式
に変換する。
【００２３】 機能的にはワイドスクリーンプロセッサ30の一部と定
義される第２のチューナ208がベースバンドビデオ信号T
V2を生成する。スイッチSW2が、Y/Cデコーダ220への入
力として、TV2信号とSWITCHED VIDEO信号の１つを選
ぶ。Y/Cデコーダ220は適応型ラインコム形フィルタとし
て実施できる。スイッチSW3とSW4が、Y/Cデコーダ220の
ルミナンス及びクロミナンス出力と、それぞれY_EXTとC
_EXTで示す外部ビデオソースのルミナンス及びクロミナ
ンス信号の一方を選択する。Y_EXT及びC_EXT信号は、Ｓ
−VHS入力S1に対応する。Y/Cデコーダ220とスイッチSW3
とSW4は、いくつかの適応型ラインコム形フィルタで行
われているように、組合わせてもよい。スイッチSW3とS
W4の出力は、この後は、副信号と考えられて、副信号路
に沿って処理される。選択されたルミナンス出力はY_A
として示されている。_A、_AX及び_AUXを含む信号表記
は副信号路に関して用いられている。選択されたクロミ
ナンスは色差信号U_AとV_Aに変換される。Y_A信号、U_A
信号及びV_A信号は、その後の信号処理のためにデジタ
ル形式で変換される。主及び副信号路中でビデオ信号ソ
ースの切換えを行う構成により、異なる画面表示フォー
マットの異なる部分についてのビデオソース選択をどの
ようにするかについての融通性が大きくなる。
【００２４】 Y_Mに対応する複合同期信号COMP SYNCがワイドスク
リーンプロセッサから同期分離器212に供給される。水
平及び垂直同期成分ＨとＶが垂直カウントダウン回路21
4に入力される。垂直カウントダウン回路214はワイドス
クリーンプロセッサ30に供給されるVERTICAL RESET
（垂直リセット）信号を発生する。ワイドスクリーンプ
ロセッサ30は、RGBインターフェース60に供給される内
部垂直リセット出力信号INT VERT RST OUTを発生す
る。RGBインタフェース60中のスイッチが、内部垂直リ
セット出力信号と外部RGBソースの垂直同期成分との間
の選択を行う。このスイッチの出力は偏向回路50に供給
される選択された垂直同期成分SEL_VERT_SYNCである。
副ビデオ信号の水平及び垂直同期信号は、ワイドスクリ
ーンプロセッサ30中の同期分離器250によって生成され
る。
【００２５】 1fH−2fH変換器40は、飛越し走査ビデオ信号を順次走
査される非飛越し信号に変換する働きをする。例えば、
水平ラインの各々が２度表示されるとか、あるいは、同
じフィールド中の隣接水平ラインの補間によって付加的
な水平ラインの組が生成される。いくつかの例において
は、前のラインを用いるか、補間したラインを用いるか
は、隣接フィールドまたは隣接フレーム間で検出される
動きのレベルに応じて決められる。変換回路40はビデオ
RAM420と関連して動作する。このビデオRAM420は、順次
表示を行うために、フレームの１またはそれ以上のフィ
ールドを記憶するために用いられる。Y_2fH、U_2fH及び
V_2fH信号としての変換されたビデオデータはRGBインタ
フェース60に供給される。
【００２６】 図14に詳細に示されているRGBインタフェース60は、
表示のためのビデオ信号入力部による変換ビデオデータ
または外部RGBビデオデータの選択ができるようにす
る。外部RGB信号は2fH走査用に適合させられたワイドフ
ォーマット表示比信号とする。主信号の垂直同期成分は
ワイドスクリーンプロセッサによってRGBインタフェー
スに対し、内部垂直リセット出力（INT VERT RST OU
T）として供給されて、選択された垂直同期（fVmまたは
fVext）を偏向回路50に供給できるようにする。このワ
イドスクリーンテレビジョンの動作によって、内部／外
部制御信号INT/EXTを発生させて、外部RGB信号の使用者
による選択を可能とする。しかし、このような外部RGB
信号が存在しない場合に、外部RGB信号入力を選択する
と、ラスタの垂直方向の崩壊、及び、陰極線管または投
写型管の損傷が生じる可能性がある。従って、RGBイン
タフェース回路は存在しない外部RGB入力の選択を無効
とするために、外部同期信号を検出する。WSPマイクロ
プロセッサ340は、また外部RGB信号に対するカラー及び
色調制御を行う。
【００２７】 ワイドスクリーンプロセッサ30は、副ビデオ信号の特
殊な信号処理を行うピクチャ・イン・ピクチャ・プロセ
ッサ320（第４図）を含んでいる。画面内画面という用
語は、時には、PIPあるいはピクス・イン・ピクス（pix
−in−pix）と省略される。ゲートアレー300が、図１
（ａ）〜（ｉ）の例で示されているような、種々の表示
フォーマットで主及び副ビデオ信号データを組合わせ
る。ピクチャ・イン・ピクチャ回路320とゲートアレー3
00はワイドスクリーンプロセッサ・マイクロプロセッサ
（WSP μＰ）340の制御下にある。マイクロプロセッサ
340は、直列バスを介してTVマイクロプロセッサ216に応
動する。この直列バスは、データ、クロック信号、イネ
ーブル信号及びリセット信号用の４本の信号ラインを含
んでいる。ワイドスクリーンプロセッサ30は、また、３
レベルのサンドキャッスル（砂で作った城）信号とし
て、複合垂直ブランキング／リセット（COMPOSITE VER
TICAL BLANKING/RESET）信号を発生する。あるいは、
垂直ブランキング信号とリセット信号は別々の信号とし
て生成してもよい。複合ブランキング信号はビデオ信号
入力部によってRGBインタフェース60に供給される。
【００２８】 図13にさらに詳細に示す偏向回路50はワイドスクリー
ンプロセッサ30から垂直リセット信号を、RGBインタフ
ェース60から選択された2fH水平同期信号を、また、ワ
イドスクリーンプロセッサから付加的な制御信号を受け
とる。この付加制御信号は、水平位相合わせ、垂直サイ
ズ調整及び左右ピン調整に関するものである。偏向回路
50は2fHフライバックパルスをワイドスクリーンプロセ
ッサ30、1fH−2fH変換器40及びYUV−RGB変換器240に供
給する。
【００２９】 ワイドスクリーンテレビジョン全体に対する動作電圧
は、例えば、AC主電源により付勢するようにできる電源
70によって生成される。
【００３０】 ワイドスクリーンプロセッサ30を図３により詳細に示
す。ワイドスクリーンプロセッサ30の主要な成分は、ゲ
ートアレー300、画面内画面回路301、アナログ−デジタ
ル変換器とデジタル−アナログ変換器342、346、第２の
チューナ208、ワイドスクリーンプロセッサ・マイクロ
プロセッサ（WSP μＰ）340及びワイドスクリーン出力
エンコーダ227である。1fHおよび2fHシャーシの両方に
共通のワイドスクリーンプロセッサ30の詳細な部分、例
えば、PIP回路、が図４に示されている。PIP回路301の
重要な部分を構成する画面内画面プロセッサ320は図５
により詳細に示されている。また、図６には、ゲートア
レー300がより詳細に示されている。図３に示した、主
及び副信号路の部分を構成する多数の素子については、
既に詳細に記述した。
【００３１】 第２のチューナ208には、IF段224とオーディオ段226
が付設されている。また、第２のチューナ208はWSP μ
P340と共に動作する。WSP μP340は入／出力I/O部340A
とアナログ出力部340Bとを含んでいる。I/O部340Aは色
調（ティント）制御信号とカラー制御信号、外部RGBビ
デオソースを選択するためのINT/EXT信号、及び、スイ
ッチSW1〜SW6用の制御信号を供給する。I/O部は、ま
た、偏向回路と陰極線管を保護するために、RGBインタ
フェース60からのEXT SYNC DET信号をモニタする。ア
ナログ出力部340Bは、それぞれのインタフェース回路25
4、256および258を通して、垂直サイズ、左右調整及び
水平位相用制御信号を供給する。
【００３２】 ゲートアレー300は主及び副信号路からのビデオ情報
を組合わせて、複合ワイドスクリーン表示、例えば、図
１の個々の部分に示されているものの１つを作る働きを
する。ゲートアレー用のクロック情報は、低域通過フィ
ルタ376と協同して動作する位相ロックループ374によっ
て供給される。主ビデオ信号はアナログ形式で、Y_M、U
_M及びV_Mで示した信号として、YUVフォーマットでワイ
ドスクリーンプロセッサに供給される。これらの主信号
は、図４により詳細に示すアナログ−デジタル変換器34
2と346によってアナログからデジタル形式に変換され
る。
【００３３】 カラー成分信号は、上位概念的な表記Ｕ及びＶによっ
て示されているが、これらを、Ｒ−Ｙまたは、Ｂ−Ｙ信
号、あるいは、Ｉ及びＱ信号に割り当てることができ
る。システムクロック周波数1024fH、即ち約16MHz、な
ので、サンプリングされたルミナンスの帯域幅は8MHzに
制限される。Ｕ及びＶ信号は500KHz、あるいは、ワイド
Ｉについては1.5MHzに制限されるので、カラー成分デー
タのサンプリングは、１つのアナログ−デジタル変換器
とアナログスイッチで行うことができる。このアナログ
スイッチ、即ち、マルチプレクサ344のための選択ライ
ンUV_MUXは、システムクロックを２で除して得た8MHzの
信号である。１クロック幅のライン開始SOLパルスが、
各水平ビデオラインの始点でこの信号を同期的に０にリ
セットする。ついで、UV_MUXラインは、その水平ライン
を通して、各クロックサイクル毎に状態が反転する。ラ
インの長さはクロックサイクルの偶数倍なので、一旦初
期化されると、UV_MUXの状態は、中断されることなく、
０、１、０、１・・・・と変化する。アナログ−デジタ
ル変換器342と346からのＹ及びUVデータストリームは、
アナログ−デジタル変換器が各々、１クロックサイクル
の遅延を持っているので、シフトしている。このデータ
シフトに対応するために、主信号処理路304の補間器制
御器349からのクロックゲート情報も同じように遅延さ
せられなければならない。このクロックゲート情報が遅
延していないと、削除が行われたとき、UVデータは正し
く対をなすように組合わされない。この点は、各UV対が
１つのベクトルを表すので、重要なことである。１つの
ベクトルからのＵ成分を他のベクトルからのＶ成分と対
にすると、カラーシフトが生じてしまう。そうしない
で、先行する対からのＶサンプルは、現在のＵサンプル
と共に削除される。このUVマルチプレクス法は、各カラ
ー成分（Ｕ、Ｖ）サンプル対に対して２つのルミナンス
サンプルがあるので、2:1:1と称される。Ｕ及びＶの双
方に対するナイキスト周波数はルミナンスのナイキスト
周波数の２分の１に実効的に減じられる。従って、ルミ
ナンス成分に対するアナログ−デジタル変換器の出力の
ナイキスト周波数は8MHzとなり、一方、カラー成分に対
するアナログ−デジタル変換器の出力のナイキスト周波
数は4MHzとなる。
【００３４】 PIP回路301及び／またはゲートアレー300は、データ
圧縮をしても副データの解像度が増強されるようにする
手段を含むことができる。例えば、対（ペアド）ピクセ
ル圧縮及びディザリング（dithering）とデ（逆）ディ
ザリング（dedithering）を含む、多くのデータ減縮及
びデータ復元手法が開発されている。さらに、ビット数
が異なる異なったディザリングシーケンスや、ビット数
が異なる異なった対ピクセル圧縮が考えられている。多
数の特徴あるデータ減縮及び復元手法の１つをWSP μP
340によって選択して、各特定の画面表示フォーマット
それぞれについて表示ビデオの解像度を最大にするよう
にすることができる。
【００３５】 ゲートアレー300は、FIFO356と358として構成できる
ラインメモリと協同して動作する補間器を含んでいる。
補間器とFIFOは主信号を必要に応じて再サンプル（リサ
ンプル）するために使用される。別に設けた補間器によ
って、副信号を再サンプルできる。ゲートアレー中のク
ロック及び同期回路が主及び副信号を組合わせて、Y_M
X、U_MX及びV_MX成分を有する１つの出力ビデオ信号を
作ることを含む、主及び副の両信号のデータ操作を制御
する。上記出力成分はデジタル−アナログ変換器360、3
62及び364によってアナログ形式に変換される。Ｙ、Ｕ
及びＶで示すアナログ形式の信号は、非飛越し走査への
変換のために、1fH−2fH変換器40に供給される。また、
Ｙ、Ｕ及びＶ信号はエンコーダ227によってY/Cフォーマ
ットに符号化されて、パネルのジャックに、ワイドフォ
ーマット比出力信号Y_OUT_EXT_/C_OUT_EXTが出力され
る。スイッチSW5が、エンコーダ227のための同期信号
を、ゲートアレー300からのC_SYNC_MNと、PIP回路301か
らのC_SYNC_AUXから選択する。スイッチSW6は、ワイド
スクリーンパネル出力用の同期信号として、Y_MとC_SYN
C_AUXのどちらかを選択する。
【００３６】 水平同期回路の部分がより詳細に図12に示されてい
る。位相比較器228は、低域通過フィルタ230、電圧制御
発振器232、除算器234及びキャパシタ236を含む位相ロ
ックループの一部をなしている。電圧制御発振器232
は、セラミック共振器または同等のもの238に応動し
て、32fHで動作する。電圧制御発振器の出力は、32で除
算されて、適切な周波数の第２の入力信号として位相比
較器228に供給される。分周器234の出力は1fHREFタイミ
ング信号である。32fHREFタイミング信号と1fHREFタイ
ミング信号は16分の１カウンタ400に供給される。2fH出
力がパルス幅回路402に供給される。分周器400を1fHREF
信号によってプリセットすることにより、この分周器
は、確実に、ビデオ信号入力部の位相ロックループと同
期して動作する。パルス幅回路402は2fH−REF信号が、
位相比較器404、例えば、CA1391が適正な動作を行うよ
うにするために充分なパルス幅を持つようにする。位相
比較器404は、低域通過フィルタ406と2fH電圧制御発振
器408を含む第２の位相ロックループの一部を構成して
いる。電圧制御発振器408は内部2fHタイミング信号を発
生し、この信号は順次走査される表示器を駆動するため
に用いられる。位相比較器404への他方の入力信号は、2
fHフライバックパルスまたはこれに関係付けられたタイ
ミング信号である。位相比較器404を含む第２の位相ロ
ックループを用いることは、入力信号の各1fH期間内で
各2fH走査周期を対称になるようにするために役立つ。
このようにしなかった場合は、ラスタの分離、例えば、
ビデオラインの半分が右にシフトし、ビデオラインの半
分が左にシフトするというようなことが起きる。
【００３７】 図13には、偏向回路50が詳細に示されている。回路50
0は、異なる表示フォーマットを実現するために必要な
垂直過走査の所要量に応じてラスタの垂直のサイズを調
整するために設けられている。ライン図的に示すよう
に、定電流源502が垂直ランプキャパシタ504を充電する
一定量の電流IRAMPを供給する。トランジスタ506が垂直
ランプキャパシタに並列に結合されており、垂直リセッ
ト信号に応じて、このキャパシタを周期的に放電させ
る。いかなる調整もしなければ、電流IRAMPは、ラスタ
に最大可能な垂直サイズを与える。これは、図１（ａ）
に示すような、拡大４×３フォーマット表示比信号ソー
スによりワイドスクリーン表示を満たすに必要とされる
垂直過走査の大きさに対応する。
【００３８】 より小さな垂直ラスタサイズが必要とされる場合は、
可調整電流源508がIRAMPから可変量の電流IADJを分流さ
せて、垂直ランプキャパシタ504をよりゆっくりと、よ
り小さなピーク値まで充電する。可変電流源508は、垂
直サイズ制御回路によって生成された、例えば、アナロ
グ形式の、垂直サイズ調整信号に応動する。垂直サイズ
調整回路500は手動垂直サイズ調整回路510から独立して
おり、この手動垂直サイズ調整は、ポテンショメータあ
るいは背面パネル調整ノブによって行うことができる。
いずれの場合でも、垂直偏向コイル512は適切な大きさ
の駆動電流を受ける。水平偏向は、位相調整回路518、
左右ピン補正回路514、2fH位相ロックループ520及び水
平出力回路516によって与えられる。
【００３９】 図14には、RGBインタフェース60がより詳しく示され
ている。最終的に表示される信号が、1fH−2fH変換器40
の出力と外部RGB入力から選択される。ここで述べるワ
イドスクリーンテレビジョンを説明するために、外部RG
B入力をワイドフォーマット表示比の順次走査ソースで
あるとする。外部RGB信号とビデオ信号入力部20からの
複合ブランキング信号がRGB−YUV変換器610に入力され
る。外部RGB信号に対する外部2fH複合同期信号が外部同
期信号分離器600に入力される。垂直同期信号の選択は
スイッチ608によって行われる。水平同期信号の選択は
スイッチ604によって行われる。ビデオ信号の選択はス
イッチ606によって行われる。スイッチ604、606、608の
各々はWSP μP340によって生成される内部／外部制御
信号に応動する。内部ビデオソースを選択するか外部ビ
デオソースを選択するかは、利用者の選択である。しか
し、外部RGBソースが接続されていない、あるいは、タ
ーンオンされていないときに、使用者が不用意にそのよ
うな外部ソースを選択した場合、あるいは、外部ソース
がなくなった場合は、垂直ラスタが崩れ、陰極線管に重
大な損傷を生じさせる可能性がある。そこで、外部同期
検出器602が外部同期信号の存在を検出する。この信号
がない場合には、スイッチ無効化制御信号が各スイッチ
604、606、608に送られ、外部RGBソースからの信号がな
いときに、このような外部RGBソースが選択されること
を防止する。RGB−YUV変換器610も、WSP μP340から色
調及びカラー制御信号を受ける。
【００４０】 本発明の構成によるワイドスクリーンテレビジョン
を、図示はしていないが、2fH水平走査の代わりに1fH水
平走査で実施することもできる。1fH回路を用いれば、1
fH−2fH変換器もRGBインタフェースも不要となる。従っ
て、2fH走査周波数の外部ワイドフォーマット表示比RGB
信号の表示のための手段はなくなることになる。1fH回
路用のワイドスクリーンプロセッサと画面内画面プロセ
ッサは非常に類似したものとなる。ゲートアレーは実質
的に同じでよいが、全ての入力と出力を用いることはな
いであろう。ここに記載する種々の解像度増強手法は、
一般的に言って、テレビジョンが1fH走査で動作しよう
と、2fH走査で動作しようと関係なく採用できる。
【００４１】 図４は、1fH及び2fHシャーシの両方について同じとす
ることができる。図３に示したワイドスクリーンプロセ
ッサ30をさらに詳細に示すブロック図である。Y_A、U_A
及びV_A信号が、解像度処理回路370を含むことのできる
画面内画面プロセッサ320の入力となる。本発明の一態
様によるワイドスクリーンテレビジョンは、ビデオの伸
張及び圧縮ができる。図１にその一部を示した種々の複
合表示フォーマットにより実現される特殊効果は画面内
画面プロセッサ320によって生成される。このプロセッ
サ320は、解像度処理回路370からの解像度処理されたデ
ータ信号Y_RP、U_RP及びV_RPを受信するように構成でき
る。解像度処理は常に必要なわけではなく、選択された
表示フォーマット中に行われる。図５に、画面内画面プ
ロセッサ320がさらに詳細に示されている。画面内画面
プロセッサ320の主要成分は、アナログ−デジタル変換
器部322、入力部324、高速スイッチ（FSW）及びバス部3
26、タイミング及び制御部328、及びデジタル−アナロ
グ変換部330である。タイミング及び制御部328の詳細が
図11に示されている。
【００４２】 画面内画面プロセッサ320は、例えば、トムソン・コ
ンシューマ・エレクトロニクス・インコーポレーテッド
により開発された基本CPIPチップを改良したものとして
実施できる。この基本CPIPチップの詳細は、インディア
ナ州インディアナポリスのトムソン・コンシューマ・エ
レクトロニクス・インコーポレーテッドから発行されて
いる「The CTC 140 Picture in Picture（CPIP）T
echnical Training Manual （CTC 140画面内画面
（CPIP）技術トレーニング マニュアル）」に記載され
ている。多数の特徴あるいは特殊効果が可能である。次
はその一例である。基本的な特殊効果は、図１（ｃ）に
示すような、大きい画面上に小さい画面が置かれたもの
である。これらの大小の画面は同じビデオ信号あるいは
別のビデオ信号からでもよく、また、入れ換えもでき
る。一般に、オーディオ信号は常に大きい画面に対応す
るように切り換えられる。小画面はスクリーン上の任意
の位置に動かすこともできるし、あるいは、多数の予め
定められた位置に移動させることができる。ズーム効果
は、小画面のサイズを、例えば、多数の予め設定された
サイズの任意のものへ大きくしたり小さくする。ある点
において、例えば、図１（ｄ）に示す表示フォーマット
の場合、大小の画面は同じ大きさとなる。
【００４３】 単一画面モード、例えば、図１（ｂ）、（ｅ）あるい
は（ｆ）に示すモードの場合、使用者は、その単一画面
の内容を、例えば、1.0:1〜5.0:1の比の範囲でステップ
状にズーム・インすることができる。ズームモードで
は、使用者は画面内容をサーチし、あるいは、パンし
て、スクリーン上の画像を画面の異なる領域内で動かす
ことができる。いずれの場合でも、小さい画面、大きい
画面あるいはズームした画面を静止画面（静止画面フォ
ーマット）として表示できる。この機能により、ビデオ
の最後の９フレームを繰返しスクリーン上に表示するス
トロボフォーマットが可能となる。フレームの繰返し率
は、１秒につき30フレームから０フレームまで変えるこ
とができる。
【００４４】 本発明の別の構成によるワイドスクリーンテレビジョ
ンで使用される画面内画面プロセッサ320は上述した基
本的なCPIPチップの現在の構成とは異なる。基本的CPIP
チップを16×９スクリーンを有するテレビジョンに使用
する場合で、ビデオスピードアップ回路を用いない場合
は、広い16×９スクリーンを走査することによって、実
効的に水平方向に4/3倍の拡大が生じ、そのために、ア
スペクト比歪みが生じてしまう。画面中の事物は水平方
向に細長くなる。外部スピードアップ回路を用いた場合
は、アスペクト比歪みは生じないが、画面がスクリーン
全体に表示されない。
【００４５】 通常のテレビジョンで使用されているような基本CPIP
チップを基にした既存の画面内画面プロセッサは、ある
望ましくない結果を伴う特別な態様で動作させられる。
入来ビデオは、主ビデオソースの水平同期信号にロック
された640fHのクロックでサンプルされる。即ち、CPIP
チップに関連するビデオRAMに記憶されたデータは、入
来する副ビデオソースに対しオーソゴナルに（orthogon
al）にサンプルされない。これが、フィールド周期にお
ける基本CPIP方法上の根本的な制限である。入力サンプ
リング率の非オーソゴナルな性質のために、サンプルさ
れたデータにスキューエラーが生じてしまう。この制限
は、ビデオRAMを、データの書込みと読出しに同じクロ
ックを使わねばならないCPIPチップと主に用いた結果で
ある。例えばビデオRAM350のようなビデオRAMからのデ
ータが表示されるときは、スキューエラーは、画面の垂
直端縁に沿ったランダムなジッタとして現れ、一般に
は、非常に不快であると考えられている。
【００４６】 基本CPIPチップと異なり、本発明の構成に従う画面内
画面プロセッサ320は、複数の表示モードの１つで、ビ
デオデータを非対称に圧縮するように変更されている。
この動作モードでは、画面は水平方向に4:1で圧縮さ
れ、垂直方向には3:1で圧縮される。この非対称圧縮モ
ードにより、アスペクト比歪みを有する画面が生成され
て、ビデオRAMに記憶される。画面中の事物は水平方向
に詰め込まれる。しかし、これらの画面が通常の通り、
例えば、チャンネル走査モードで、読出されて、16×９
フォーマット表示比スクリーン上に表示されると、画面
は正しく見える。この画面はスクリーンを満たし、アス
ペクト比歪みはない。本発明のこの態様による非対称圧
縮モードを用いると、外部スピードアップ回路を用いる
ことなく、16×９のスクリーン上に特別の表示フォーマ
ットを生成することが可能となる。
【００４７】 図11は、例えば、上述したCPIPチップを変更した画面
内画面プロセッサ320のタイミング及び制御部328のブロ
ック図であり、このタイミング及び制御部328は、複数
の選択可能な表示モードの１つとしての非対称圧縮を行
うためのデシメーション（decimation−間引き）回路32
8Cを含んでいる。残りの表示モードは異なるサイズの副
画面を生成できる。水平及び垂直デシメーション回路の
各々はWSP μP340の制御の下に値のテーブルから圧縮
係数を求めるようにプログラムされたカウンタを含んで
いる。値の範囲は1:1、2:1、3:1等とすることができ
る。圧縮係数は、テーブルをどのように構成するかに応
じて対称的にも非対称にもできる。圧縮比の制御は、WS
P μP340の制御下で、完全にプログラマブルな汎用デ
シメーション回路によって行うことができる。
【００４８】 全スクリーンPIPモードでは、自走発振器348と共に働
く画面内画面プロセッサ320は、例えば適応形ラインコ
ム形フィルタとすることのできるデコーダからY/C入力
を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、
水平及び垂直同期パルスを生成する。これらの信号は、
ズーム、静止、チャンネル走査などの種々の全スクリー
ンモードのために、画面内画面プロセッサ320で処理さ
れる。例えば、チャンネル走査モード中、ビデオ信号入
力部からの水平及び垂直同期は、サンプルされた信号
（異なるチャンネル）が互いに関連性のない同期パルス
を有し、また、見かけ上、時間的にランダムな時点で切
り換えられるので、何度も中断するであろう。従って、
サンプルクロック（及び読出し／書込みビデオRAMクロ
ック）は自走発振器によって決められる。静止及びズー
ムモード用には、サンプルクロックは入来ビデオ水平同
期信号にロックされる。これらの特別なケースでは、入
来ビデオ水平同期の周波数は表示クロック周波数と同じ
である。
【００４９】 再び図４を参照すると、画面内画面プロセッサ320か
らのアナログ形式のＹ、Ｕ、ＶおよびC_SYNC（複合同
期）出力は、エンコーダ回路366でY/C成分へ再符号化す
ることができる。エンコーダ回路366は3.58MHz発振器38
0と協同して動作する。このY/C_PIP_ENC信号は、再符号
化Y/C成分を主信号のY/C成分の代わりに用いることを可
能とするY/Cスイッチ（図示せず）に接続してもよい。
この点以後、PIP符号化Ｙ、Ｕ、Ｖおよび同期信号が、
シャーシの残部における水平及び垂直タイミングの基礎
となる。この動作モードは、主信号路中の補間器及びFI
FOの動作に基づくPIPのズームモードの実行に適してい
る。
【００５０】 さらに図５を参照すると、画面内画面プロセッサ320
は、アナログ−デジタル変換部322、入力部324、高速ス
イッチFSW及びバス制御部326、タイミング及び制御部32
8、及びデジタル−アナログ変換部330を含んでいる。一
般に、画面内画面プロセッサ320は、ビデオ信号をデジ
タル化してルミナンス（Ｙ）及び色差信号（Ｕ、Ｖ）と
し、その結果をサブサンプルして、上述したように１メ
ガビットのビデオRAM350に記憶させる。画面内画面プロ
セッサ320に付設されているビデオRAM350は１メガビッ
トのメモリ容量を持つが、これは、８ビットサンプルで
ビデオデータの１フィールド全部を記憶するには充分な
大きさではない。メモリ容量を増すことは、費用がかか
り、さらに複雑な処理回路構成が必要となるであろう。
副チャンネルのサンプル当たりのビット数を少なくする
ことは、全体を通じて８ビットサンプルで処理される主
信号に対して、量子化解像度、あるいは、帯域幅の減少
を意味する。
【００５１】 この実効的な帯域幅減少は、副表示画面が相対的に小
さいときは、通常問題とはならないが、副表示画面が相
対的に大きい、例えば、主表示画面と同じサイズの場合
は、問題となる可能性がある。解像度処理回路370が、
副ビデオデータの量子化解像度あるいは実効帯域幅を増
強させるための１つまたはそれ以上の手法を選択的に実
施することができる。例えば、対ピクセル圧縮及びディ
ザリングと逆ディザリングを含む多数のデータ減縮及び
データ復元手法が開発されている。逆ディザリング回路
は、ビデオRAM250の下流、例えば、以下に詳述するよう
に、ゲートアレー300の副信号路中に配置する。さら
に、異なるビット数を伴う異なるディザリングと逆ディ
ザリングシーケンス、及び、異なるビット数の異なる対
ピクセル圧縮が考えられる。各特定の画面表示フォーマ
ットに対して表示ビデオの解像度を最大にするために、
多数の特定データ減縮及び復元手法の１つをWSPμP340
によって選ぶことができる。
【００５２】 ルミナンス及び色差信号は、8:1:1のビットＹ、Ｕ、
Ｖ形式で記憶される。即ち、各成分は６ビットサンプル
に量子化される。色差サンプルの各対に対し８個のルミ
ナンスサンプルがある。画面内画面プロセッサ320は、
入来ビデオデータが、入来副ビデオ同期信号にロックさ
れた640fHクロック周波数でサンプルされるようなモー
ドで動作させられる。このモードでは、ビデオRAM350に
記憶されたデータはオーソゴナルにサンプルされる。デ
ータが画面内画面プロセッサ320のビデオRAM350から読
出されるときは、このデータは入来副ビデオ信号にロッ
クされた同じ640fHクロックを用いて読出される。しか
し、このデータはオーソゴナルにサンプルされ記憶され
るが、そして、オーソゴナルに読出せるが、主及び副ビ
デオソースの非同期性のために、ビデオRAM350から直接
オーソゴナルには表示できない。主及び副ビデオソース
は、それらが同じビデオソースからの信号を表示してい
るときのみ、同期していると考えられる。
【００５３】 ビデオRAM350からのデータの出力である副チャンネル
を主チャンネルに同期させるには、さらに処理を行う必
要がある。図４を再び参照すると、ビデオRAMの４ビッ
ト出力ポートからの８ビットデータブロックを再組合わ
せするために、２つの４ビットラッチ352Aと352Bが用い
られる。この４ビットラッチは、データクロック周波数
を1280fHから640fHに下げる。
【００５４】 一般には、ビデオ表示及び偏向系は主ビデオ信号に同
期化される。前述したように、ワイドスクリーン表示を
満たすようにするためには、主ビデオ信号はスピードア
ップされねばならない。副ビデオ信号は、第１のビデオ
信号とビデオ表示とに、垂直同期せねばならない。副ビ
デオ信号は、フィールドメモリ中で１フィールド周期の
何分の１かだけ遅延させ、ラインメモリで伸張させるよ
うにすることができる。副ビデオデータの主ビデオデー
タへの同期化は、ビデオRAM350をフィールドメモリとし
て利用し、先入れ先出し（FIFO）ラインメモリ装置354
を信号の伸張に利用することにより行われる。FIFO354
のサイズは2048×８である。FIFOのサイズは、読出し／
書込みポインタの衝突（collision）を避けるに必要で
あると合理的に考えられる最低ライン記憶容量に関係す
る。読出し／書込みポインタの衝突は、新しいデータが
FIFOに書込まれ得るときがくる前に、古いデータがFIFO
から読出されるときに生じる。読出し／書込みポインタ
の衝突は、また、古いデータがFIFOから読出されるとき
がくる前に、新しいデータをメモリ上に上書き（overwr
ite）するときにも生じる。
【００５５】 ビデオRAM350からの８ビットのDATA_PIPデータブロッ
クは、ビデオデータをサンプルするために用いたものと
同じ画面内画面プロセッサ640fHクロック、即ち、主信
号ではなく副信号にロックされた640fHクロックを用い
て2048×8FIFO354に書込まれる。FIFO354は、主ビデオ
チャンネルの水平同期成分にロックされた1024fHの表示
クロックを用いて読出される。互いに独立した読出し及
び書込みポートクロックを持った複数ラインメモリ（FI
FO）を用いることにより、第１の周波数でオーソゴナル
にサンプルされたデータを第２の周波数でオーソゴナル
に表示することができる。しかし、読出し及び書込み両
クロックが非同期の性質を持っていることにより、読出
し／書込みポインタの衝突を避けるための対策をとる必
要がある。
【００５６】 ゲートアレー300の主信号系路304、副信号系路306及
び出力信号系路312がブロック図の形で図６に示されて
いる。ゲートアレー300はさらに、クロック／同期回路3
41とWSP μＰデコーダ310を含んでいる。WSP μＰデ
コーダ310のWSP DATAで示したデータ及びアドレス出力
ラインは、画面内画面プロセッサ320と解像度処理回路3
70と同様に、上述した主回路及び信号系路にも供給され
る。ある回路がゲートアレーの一部をなすかなさないか
は、殆ど、本発明の構成の説明を容易にするための便宜
上の事項である。
【００５７】 ゲートアレー300は、異なる画像表示フォーマットを
実行するために、必要に応じて、主ビデオチャンネルを
伸張し、圧縮し、あるいは、切り詰める作用をする。ル
ミナンス成分Y_MNは、ルミナンス成分の補間の種類に応
じた長さの時間、先入れ先出し（FIFO）ラインメモリ35
6に記憶される。組合わされたクロミナンス成分U/V_MN
はFIFO358に記憶される。副信号のルミナンス及びクロ
ミナンス成分Y_PIP、U_PIP及びV_PIPはデマルチプレク
サ355によって生成される。ルミナンス成分は、必要と
あれば、回路357で解像度処理を受け、必要とあれば、
補間器359によって伸張され、出力として信号Y_AUXが生
成される。
【００５８】 ある場合には、副表示が図１（ｄ）に示すように主信
号表示と同じ大きさとなることがある。画面内画面プロ
セッサ320及びビデオRAM350に付随するメモリの制約の
ために、そのような大きな面積を満たすには、データ
点、即ち、ピクセルの数が不足することがある。そのよ
うな場合には、解像度処理回路357を用いて、データ圧
縮あるいは減縮の際に失われたピクセルに置き換えるべ
きピクセルを副ビデオ信号に復元することができる。こ
の解像度処理は図４に示された回路370によって行われ
るものに対応させることができる。例えば、回路370は
ディザリング（dithering）回路とし、回路357を逆ディ
ザリング（dedithering）回路とすることができる。
【００５９】 副信号の補間は副信号系路306で行われる。PIP回路30
1が、６ビットＹ、Ｕ、Ｖ、8:1:1メモリであるビデオRA
M350を操作して、入来ビデオデータを記憶させる。ビデ
オRAM350はビデオデータの２フィールド分を複数のメモ
リ位置に保持する。各メモリ位置はデータの８ビットを
保持する。各８ビット位置には、１つの６ビットＹ（ル
ミナンス）サンプル（640fHでサンプルされたもの）と
他に２つのビットがある。これら他の２ビットは、高速
スイッチデータか、ＵまたはＶサンプル（80fHでサンプ
ルされたもの）の一部かのいずれか一方を保持してい
る。このFSW_DAT値は次のように、ビデオRAMにどちらの
型のフィールドが書込まれたかを示す。
【００６０】 FSW_DAT＝0:画像なし（No Picture） FSW_DAT＝1:上側（奇数番目）のフィールド FSW_DAT＝2:下側（偶数番目）のフィールド これらのフィールドはビデオRAM中の、第15図のメモリ
位置を示す図によって示唆されているように、水平およ
び垂直アドレスによって規定された境界を持つように空
間位置を占める。この境界は高速スイッチデータの画像
なしから有効フィールドへの、または有効フィールドか
ら画像なし（No picture）への変化に基づくそれぞれの
アドレスに応じて規定される。高速スイッチデータのこ
のような遷移が、PIPボックスあるいはPIPオーバレイと
も呼ばれるPIP挿入画面の周縁を規定する。PIP画面中の
物体の画像アスペクト比はPIPボックスあるいはオーバ
レイのフォーマット表示比、例えば、４×３あるいは16
×９に関係なく、制御することができる。スクリーン上
のPIPオーバレイの位置は、主信号の各フィールドに対
する走査の開始点からビデオRAMの読出しポインタのア
ドレスを開始することによって決まる。ビデオRAM350に
は２フィールド分のデータが記憶されており、表示期間
中、ビデオRAM350全体が読出されるので、表示走査中に
両方のフィールドが読み出される。PIP回路301が、高速
スイッチデータと読出しポインタの開始位置とを用い
て、表示のためにメモリからどちらのフィールドが読み
出されるべきかを決定する。主ビデオソースにロックさ
れている表示器が主画面の上側フィールドを表示してい
るときは、次ぎに、ビデオRAMの副画面の上側フィール
ドに対応する部分がビデオRAMから読み出され、アナロ
グデータに変換され、表示されるのは当然であるように
思える。
【００６１】 これは、主及び副ビデオソース間の全ての可能な位相
関係の中のほぼ半分については、当てはまる。問題は、
PIPモードにおける圧縮された画面に関しては、ビデオR
AMの読出しの方がビデオRAMへの書込みよりも常に高速
で行われることによって生じる。同じフィールド形式が
同時に書込まれ読出されていると、読出しメモリポイン
タが書込みポインタに追いついてしまう。これが起きる
と、小画面のどこかで運動の分断（tear）が50％の確率
で生じる。従って、この運動分断の問題に対処するため
に、PIP回路は常に、その時書込まれているものと反対
のフィールド形式を読出す。読出されているフィールド
形式が表示されつつあるものと逆のフィールド形式であ
れば、ビデオRAMに記憶されている偶数フィールドは、
メモリから読出されるときにそのフィールドの最上部の
ラインが取り除かれて、反転される。その結果、小画面
は運動分断を生じることなく、正しいインターレース関
係を維持する。このフィールド同期化により、最終的
に、CPIPチップはPIP_FSWと呼ばれる信号を供給する。
これが、主及び副チャンネルY/C（ルミナンス情報及び
変調されたクロミナンスビデオ情報）信号間を切り換え
るアナログスイッチに、PIP信号が供給するオーバレイ
信号である。
【００６２】 第４図と第10図を参照すると、副ビデオ入力データは
640fHの周波数でサンプルされ、ビデオRAM350に記憶さ
れる。副データはビデオRAM350から読出され、VRAM_OUT
として示されている。PIP回路301は、また、副画面を水
平及び垂直方向に、非対称に減縮することができると同
時に、同じ整数の係数分の１に減縮することもできる。
副チャンネルデータは、４ビットラッチ352Aと352B、副
FIFO354、タイミング回路369及び同期回路371によっ
て、バッファされ主チャンネルデジタルビデオに同期化
される。VRAM_OUTデータは、デマルチプレクサ355によ
って、Ｙ（ルミナンス）、Ｕ、Ｖ（カラー成分）及びFS
W_DAT（高速スイッチデータ）に分類される。FSW_DAT
は、どの形式のフィールドがビデオRAMに書込まれたか
を示す。PIP_FSW信号がPIP回路から直接供給され、出力
制御回路に加えられる。ここで、ビデオRAMから読出さ
れたフィールドのどちらが表示されるかが決められる。
最後に、副チャンネルビデオ成分データが、図６の３つ
の出力マルチプレクサ315、317及び319を通して表示器
に出力として与えられるべく選択される。複合またはY/
Cインタフェースにおけるアナログスイッチを使用してP
IP小画面を重ね合わせる代わりに、WSP μP340がPIPの
重ね合わせをデジタル的に行う。
【００６３】 副チャンネルは640fHでサンプルされ、一方主チャン
ネルは1024fHでサンプルされる。副チャンネルFIFO354
（2048×８）は、データを、副チャンネルサンプル周波
数から主チャンネルクロック周波数に変換する。この過
程において、ビデオ信号は8/5、すなわち、1024/640の
圧縮を受ける。これは、副チャンネル信号を正しく表示
するに必要な4/3の圧縮より大きい。従って、副チャン
ネルは、４×３の小画面を正しく表示するためには、補
間器359によって伸張されねばならない。補間器359は補
間器制御回路371によって制御され、補間器制御回路371
自身はWSP μP340に応動する。必要とされる補間器に
よる伸張の量は5/6である。伸張係数Ｘは次のようにし
て決められる。
【００６４】 Ｘ＝（640/1024）＊（4/3）＝5/6 従って、小画面がPIPプロセッサによってどのように
縮小されても、補間器359を5/6伸張（５サンプルを入力
し、６サンプルを出力する）を行うように設定すること
によって、小画面を表示器上に４×３のフォーマットで
正しく表示することができる。
【００６５】 PIP_FSWデータは、PIPビデオデータが正しいPIPアス
ペクト比を維持するために水平にラスタマッピングされ
ているので、CPIP VRAMのどのフィールドが表示される
べきかを判断するためには、充分に良い方法ではない。
PIP小画面は正しいインターレースを保持するであろう
が、一般には、PIPオーバレイ領域は水平方向のサイズ
が間違っている。PIPオーバレイサイズが正しくなる唯
一の場合は、補間器359を用いた5/8伸張の場合で、これ
は16×９の小画面を生じるものである。他の全ての補間
器の設定では、オーバレイボックスは16×９を維持する
が、挿入画面は水平方向に変動するであろう。PIP_FSW
信号はPIPオーバレイの正しい水平サイズに関する情報
を持っていない。PIP回路が同期アルゴリズムを仕上げ
る前に、ビデオRAMデータが読出される。従って、ビデ
オRAMデータストリームVRAM_OUTに埋め込まれている高
速スイッチデータFSW_DATはビデオRAMに書込まれたフィ
ールド形式に対応している。ビデオRAMビデオ成分デー
タ（Ｙ、Ｕ、Ｖ）は運動分断（motion tear）が補償さ
れ、正しいインターレースが行われるが、FSW_DATは変
更されてはいない。
【００６６】 本発明の構成によれば、PIPオーバレイボックスは、F
SW_DAT情報がビデオ成分データ（Ｙ、Ｕ、Ｖ）と共に伸
張され、補間されるので、正しいサイズを持つ。FSW_DA
T情報はオーバレイ領域の正しいサイズ情報を持ってい
るが、どちらのフィールドが表示されるべき正しいフィ
ールドかを指示しない。PIP_FSWとFSW_DATを一緒に用い
て、インターレースの完全性と正しいオーバレイサイズ
を維持する問題を解決することができる。通常動作で
は、CPIPチップが４×３テレビジョン受像機で使用され
るので、ビデオRAMにおけるフィールドの位置は任意で
ある。フィールドは垂直あるいは水平に整列させてもよ
いし、全く整列させなくてもよい。ワイドスクリーンプ
ロセッサとCPIPチップをコンパティブルに動作するよう
にするためには、PIPフィールドのそれぞれの位置が同
じ垂直ライン上に記憶されないようにする必要がある。
即ち、PIPフィールドのそれぞれは、同じ垂直アドレス
が上側フィールド形式と下側フィールド形式の両方に使
用されることがないようにプログラムされよう。プログ
ラミングの観点からは、PIPフィールドをビデオRAM350
中で、図15に示すように、垂直に整列させるような態様
で、記憶させることが便利である。
【００６７】 信号PIP_OVLがアクティブなとき、即ち、論理Ｈ（高
レベル）のとき、この信号は出力制御回路321に働いて
副データを表示させるようにする。PIP_OVL信号を発生
する回路のブロック図を図16に示す。回路680は、Ｑ出
力がマルチプレクサ688の一方の入力とされたＪ−Ｋフ
リップフロップ682を含んでいる。マルチプレクサ688の
出力はＤ型フリップフロップ684の入力とされ、Ｄ型フ
リップフロップ684のＱ出力はマルチプレクサ688の他方
の入力及びANDゲート690の一方の入力に接続されてい
る。PIP_FSW信号とSOL（ライン開始）信号がフリップフ
ロップ682のＪ及びＫ入力として加えられる。排他的OR
ゲート686には２つの高速スイッチデータビットFSW_DAT
0及びFSW_DAT1信号が入力として供給される。論理排他
入力である（１、０）と（０、１）の値は、それぞれ、
偶数番目と奇数番目の有効フィールドを示す。論理排他
的でない（０、０）と（１、１）の値はビデオデータが
有効なものではないことを示す。（０、１）または
（１、０）のいずれか一方から（０、０）または（１、
１）のいずれか一方への遷移、または（０、０）または
（１、１）のいずれか一方から（０、１）または（１、
０）のいずれか一方への遷移がPIPボックスまたはPIPオ
ーバレイを規定（define）する境界遷移（boundary tra
nsition）を示す。排他的ORゲート686の出力はANDゲー
ト690への第２の入力となる。ANDゲート690の第３の入
力はRD_EN_AX信号、即ち、副FIFO354に対する読出しイ
ネーブル信号である。ANDゲート690の出力がPIP_OVL信
号である。回路680は、PIP_FSWがアクティブになるとき
からオーバレイ領域が実際にイネーブルされるまでに１
ライン（フィールドライン）期間の遅延を導入する。こ
れはビデオデータ路でFIFO354が同じく１フィールドラ
イン遅延を表示中のPIPビデオデータに導入することに
より説明される。従って、PIオーバレイはPIP回路によ
ってプログラムされたときよりも１フィールドライン遅
いが、完全にビデオデータ上に重ねられる。RD_EN_AX信
号は、有効な副FIFOデータがFIFO354から読出されたと
きのみに、PIPが重ねて表示される（オーバレイされ
る）ようにする。このことは重要な点である。なぜな
ら、FIFOデータは読出し後にFIFOデータが保持されるこ
ともあるためである。これによって、PIPオーバレイ論
理はPIPオーバレイが有効なPIPデータの外側でアクティ
ブになる様にさせている。PIPオーバレイをRD_EN_AXで
イネーブルすることは、PIPデータが有効であることを
保証する。本発明の構成によれば、小画面副ビデオのオ
ーバレイあるいはボックスは、その副ビデオがどのよう
に伸張され、あるいは圧縮され、あるいは補間されたも
のであったとしても、それには関係なく、正しい位置と
サイズで表示される。この動作は、４×３、16×９、及
び他のフォーマットの小画面ビデオソースに有効であ
る。
【００６８】 クロミナンス成分U_PIPとV_PIPは回路367によって、
ルミナンス成分の補間の内容に応じて決まる長さの時間
遅延され、信号U_AUXとV_AUXが出力として生成される。
主信号と副信号のそれぞれのＹ、Ｕ及びＶ成分は、FIFO
354、356及び358の読出しイネーブル信号を制御するこ
とにより、出力信号路312中のそれぞれのマルチプレク
サ315、317及び319で組合わされる。マルチプレクサ31
5、317、319は出力マルチプレクサ制御回路321に応動す
る。この出力マルチプレクサ制御回路321は、画面内画
面プロセッサ320とWSP μP340からのクロック信号CL
K、ライン開始信号SOL、H_COUNT信号、垂直ブランキン
グリセット信号及び高速スイッチの出力に応動する。マ
ルチプレクスされたルミナンス及びクロミナンス成分Y_
MX、U_MX及びV_MXは、それぞれのデジタル／アナログ変
換器360、362及び364に供給される。図４に示すよう
に、このデジタル−アナログ変換器360、362、364の後
段には、それぞれ低域通過フィルタ361、363、365が接
続されている。画面内画面プロセッサ320、ゲートアレ
ー300及びデータ減縮回路の種々の機能はWSP μP340に
よって制御される。WSP μP340は、これに直列バスを
介して接続されたTV μP216に応動する。この直列バス
は、図示のように、データ、クロック信号、イネーブル
信号及びリセット信号用のラインを有する４本ラインバ
スとすることができる。WSP μP340はWSP μＰデコー
ダ310を通してゲートアレーの種々の回路と交信する。
【００６９】 １つのケースでは、４×3NTSCビデオを、表示画面の
アスペクト比歪みを避けるために、係数4/3で圧縮する
ことが必要となる。別のケースでは、通常は垂直方向の
ズーミングをも伴う、水平ズーミングを行うために、ビ
デオを伸張することもある。33％までの水平ズーミング
動作は、圧縮を4/3未満に減じることによって行うこと
ができる。サンプル補間器は、Ｓ−VHSフォーマットで
は5.5MHzまでとなるルミナンスビデオ帯域幅が、1024fH
のときは8MHzであるナイキスト折返し周波数の大きなパ
ーセンテージを占めるので、入来ビデオを新たなピクセ
ル位置に計算しなおすために用いられる。
【００７０】 図６に示すように、ルミナンスデータY_MNは、ビデオ
の圧縮または伸張に基づいてサンプル値を再計算（reca
lculate）する主信号路304中の補間器337を通される。
スイッチ、即ち、ルート選択器323及び331の機能は、FI
FO356と補間器337の相対位置に対する主信号路304のト
ポロジーを反転させることである。即ち、これらのスイ
ッチは、例えば圧縮に必要とされる場合などに、補間器
337がFIFO356に先行するようにするか、伸張に必要とさ
れる場合のように、FIFO356が補間器337に先行するよう
にするかを選択する。スイッチ323と331はルート制御回
路335に応動し、この回路335自体はWSP μP340に応動
する。小画面のモードでは、副ビデオ信号がビデオRAM3
50に格納するために圧縮されているので、実用目的には
伸張のみが必要であることが想起されよう。従って、副
信号路にはこれらに相当するスイッチは不要である。
【００７１】 主信号路は図９により詳細に示されている。スイッチ
323は２つのマルチプレクサ325と327によって構成され
ている。スイッチ331はマルチプレクサ333によって構成
されている。これら３つのマルチプレクサはルート制御
回路335に応動し、このルート制御回路335自体はWSP
μP340に応動する。水平タイミング／同期回路339が、
ラッチ347、351及びマルチプレクサ353の動作を制御
し、また、FIFOの書込みと読出しを制御するタイミング
信号を発生する。クロック信号CLKとライン開始信号SOL
はクロック／同期回路341によって生成される。アナロ
グ−デジタル変換制御回路369は、Y_MN、WSP μP340、
及びUV_MNの最上位ビットに応動する。
【００７２】 補間器制御回路349は、中間ピクセル位置値（Ｋ）、
補間器補償フィルタ重み付け（Ｃ）、及び、ルミナンス
に対するクロックゲーティング情報CGYとカラー成分に
対するクロックゲーティング情報CGUVを生成する。圧縮
を行うためにサンプルをいくつかのクロック時に書込ま
れないようにし、あるいは、伸張のために、いくつかの
サンプルを複数回読出せるようにするために、FIFOデー
タの間引き（デシメーション）または繰返しを行わせる
のが、このクロックゲーティング情報である。
【００７３】 FIFOを用いてビデオ圧縮及び伸張を実施することは可
能であるが、例えば、WR_EN_MN_Y信号により、データを
FIFO356に書込むことができる。４個目ごとのサンプル
がこのFIFOに書込まれることを禁止することができる。
これによって、4/3圧縮が行われる。FIFOから読出され
るデータが凹凸にならずに、滑らかとなるように、FIFO
に書込まれているルミナンスサンプルを再計算するの
は、補間器337の機能である。伸張は圧縮と全く逆の態
様で行うことができる。圧縮の場合は、書込みイネーブ
ル信号には、禁止パルスの形でクロックゲーティング情
報が付されている。データの伸張のためには、クロック
ゲーティング情報は読出しイネーブル信号に適用され
る。これにより、データがFIFO356から読出されるとき
に、データの中断が行われる。この場合、サンプルされ
たデータを凹凸のある状態から滑らかになるように再計
算するのは、この処理中はFIFO356に後続した位置にあ
る補間器337の機能である。伸張の場合、データは、FIF
O356から読出されているとき及び補間器337にクロック
書込みされている時に、中断されねばならない。これ
は、データが連続して補間器337中をクロックされる圧
縮の場合と異なる。圧縮及び伸張の両方の場合におい
て、クロックゲーティング動作は、容易に、同期した態
様で行わせることができる。即ち、各動作は、システム
クロック1024fHの立上がりエッジに基づいて生じる。
【００７４】 ルミナンス補間のためのこの構成には多数の利点があ
る。クロックゲーティング動作、即ち、データデシメー
ション及びデータ繰返しは同期的に行うことができる。
切換可能なビデオデータのトポロジーを用いて補間器と
FIFOの位置の切換えを行わない限り、データの中断また
は繰返しのために、書込みまたは読出しクロックはダブ
ルクロック（double clock）されねばならなくなってし
まう。この「ダブルクロックされる」という語は、１つ
のクロックサイクル中に２つのデータ点がFIFOに書込ま
れる、あるいは、１つのクロックサイクル中に２つのデ
ータ点がFIFOから読出されねばならないという意味であ
る。その結果、書込みまたは読出しクロック周波数がシ
ステムクロック周波数の２倍とならねばならないので、
回路構成をシステムクロックに同期して動作するように
することはできない。さらに、この切換可能なトポロジ
ーは圧縮と伸張の両方の目的に対して、１つの補間器と
１つのFIFOしか必要としない。ここに記載したビデオ切
換構成を用いなければ、圧縮と伸張の両機能を達成する
ために、２つのFIFOを用いた場合のみ、ダブルクロッキ
ングを避けることができる。その場合は、伸張用の１つ
のFIFOを補間器の前に置き、圧縮用の１つのFIFOを補間
器の後に置く必要がある。
【００７５】 ワイドスクリーンプロセッサは、垂直ズーム機能を実
行するための垂直偏向の制御も行うことができる。ワイ
ドスクリーンプロセッサのトポロジーは、副及び主チャ
ンネル水平ラスタのマッピング（補間）機能が互いに独
立しており、かつ、（垂直偏向を操作する）垂直ズーム
から独立して行われるようにしたものである。このトポ
ロジーのために、主チャンネルは正しいアスペクト比の
主チャンネルズームを保持するために、水平及び垂直両
方向に伸張されることがある。しかし、副チャンネル補
間器の設定を変えなければ、PIP（小画面）は垂直には
ズームされるが、水平にはズームされない。従って、副
チャンネル補間器は、垂直の伸張が行われるときにPIP
小画面の正しい画像アスペクト比を維持するためにより
大きな伸張を行うようにすることができる。
【００７６】 このプロセスの良い例は、主チャンネルが16×９郵便
受けフォーマットのソース画像を表示している場合であ
る。主水平ラスタマッピングは1:1（即ち、伸張圧縮無
し）に設定される。垂直方向は、郵便受けフォーマット
のソース画像に付随する黒色のバーを除くために、33％
ズームされる（即ち、4/3で伸張される）。これで主チ
ャンネル画像アスペクト比は正しくなる。垂直ズームを
行わない場合の４×３フォーマットのソース画像に対す
る副チャンネルの通常の設定は5/6である。伸張係数Ｘ
の異なる値は次のようにして求める。
【００７７】 Ｘ＝（5/6）＊（3/4）＝5/8 副チャンネル補間器359が5/8に設定されているときは、
正しい小画面画像アスペクト比が保持され、PIP中の事
物はアスペクト比歪みなしに表示される。
【００７８】 主及び副信号のルミナンス成分用の補間器はスキュー
補正フィルタとすることができる。例えば、そこに記載
されているように、４点補間器は、２点直線補間器と、
これに付随して、振幅及び位相補正を行うようにカスケ
ードに接続されたフィルタと乗算器とを含む。合計で４
つの隣接するデータサンプルが各補間点の計算に用いら
れる。入力信号は２点直線補間器に供給される。入力に
与えられる遅延は遅延制御信号（Ｋ）の値に比例する。
遅延された信号の振幅及び位相のエラーは、付加された
カスケード接続されたフィルタと乗算器によって得られ
る補正信号を加えることによって最小にすることができ
る。この補正信号は、全ての（Ｋ）の値に対して、２点
直線補間フィルタの周波数応答を等化するピーキングを
行わせる。このオリジナルの４点補間器は、fsをデータ
サンプル周波数として、fs/4の通過帯域を持つ信号に用
いるために最適となるように調整される。
【００７９】 あるいは、関連出願に示されている構成に従って、両
チャンネルで、２段補間プロセスと呼ばれるプロセスを
用いることもできる。元の可変補間フィルタの周波数応
答はこのような２段プロセス、２段補間器と称する、を
用いることにより改善することができる。２段補間器
は、例えば、固定係数を有する2n＋４タップ有限インパ
ルス応答形（FIR）フィルタと４点可変補間器とを含
む。FIRフィルタ出力は空間的に入力ピクセルサンプル
間の中間の位置にある。FIRフィルタの出力は、遅延さ
れた元のデータサンプルとインターリーブすることによ
り合成されて、実効的な2fsサンプル周波数を作る。こ
れは、FIRフィルタの通過帯域中の周波数に関しては妥
当な想定である。その結果、元の４点補間器の実効通過
帯域は大幅に増加する。
【００８０】 クロック／同期回路341はFIFO354、356及び358を動作
させるために必要な読出し、書込み、及びイネーブル信
号を発生する。主及び副チャンネルのためのFIFOは、各
ビデオラインの後で表示するのに必要な部分についてデ
ータを記憶のために書込むようにイネーブルされる。デ
ータは、表示の同じ１つまたはそれ以上のビデオライン
上で各ソースからのデータを組合わせるために必要とさ
れる、主及び副チャンネルのうちの一方（両方ではな
く）から書込まれる。副チャンネルのFIFO354は副ビデ
オ信号に同期して書込まれるが、読出しは主ビデオ信号
に同期して行われる。主ビデオ信号成分は主ビデオ信号
と同期してFIFO356と358に読込まれ、主ビデオに同期し
てメモリから読出される。主チャンネルと副チャンネル
間で読出し機能が切り換えられる頻度は、選択された特
定の特殊効果の相関的要素である。
【００８１】 切り詰め形の並置画面のような別の特殊効果の発生
は、ラインメモリFIFOに対する読出し及び書込みイネー
ブル制御信号を操作して行われる。この表示フォーマッ
トのための処理が図７と図８に示されている。切り詰め
並置表示画面の場合は、副チャンネルの2048×8FIFO354
に対する書込みイネーブル制御信号（WR_EN_AX）は、図
７に示すように、副チャンネルの（1/2）＊（4/3）＝0.
67、約67％（プリ・スピードアップ（pre speed up）の
場合）の間、アクティブとなる。これは、約33％の切り
詰め（約67％が有効画面）及び副チャンネルビデオ上の
圧縮比4/3に相当する。図８の上部に示す主ビデオチャ
ンネルにおいては、910×8FIFO356と358に対する書込み
イネーブル制御信号（WR_EN_MN_Y）は、主チャンネル有
効ライン期間の（1/2）＊（4/3）＝0.67、即ち67％の
間、アクティブとなる。これは、約33％の切り詰め、及
び、910×8FIFOにより主チャンネルビデオに対して施さ
れる4/3の圧縮比に相当する。
【００８２】 FIFOの各々において、ビデオデータは、ある特定の時
点で読出されるようにバッファされる。データを各FIFO
から読出すことのできる時間の有効領域は、選んだ表示
フォーマットによって決まる。図示した並置切り詰めモ
ードの例においては、主チャンネルビデオは表示の左半
部に表示されており、副チャンネルビデオは表示の右半
部に表示される。各波形の任意のビデオ部分は、図示の
ように、主及び副チャンネルで異なっている。主チャン
ネルの910×8FIFOの読出しイネーブル制御信号（RD_EN_
MN）は、ビデオバックポーチに直ちに続く有効ビデオの
開始点で始まる表示の表示有効ライン期間の50％の間、
アクティブである。副チャンネル読出ブル制御信号（RD
_EN_AX）は、RD_EN_MN信号の立下がりエッジで始まり、
主チャンネルビデオのフロントポーチの開始点で終わる
表示有効ライン期間の残りの50％の間、アクティブとさ
れる。書込みイネーブル制御信号は、それぞれのFIFO入
力データ（主または副）と同期しており、一方、読出し
イネーブル制御信号は主チャンネルビデオと同期してい
る。
【００８３】 図１（ｄ）に示す表示フォーマットは、２つのほぼ全
フィールドの画面を並置フォーマットで表示できるの
で、特に望ましい。この表示は、特にワイドフォーマッ
ト表示比の表示、例えば、16×９に有効でかつ適してい
る。ほとんどのNTSC信号は４×３フォーマットで表され
ており、これは、勿論、12×９に相当する。２つの４×
３フォーマット表示比のNTSC画面を、これらの画面を33
％切り詰めるか、または、33％詰め込み、アスペクト比
歪みを導入して、同じ16×９フォーマット表示比の表示
器上に表示することができる。使用者の好みに応じて、
画面切り詰めとアスペクト比歪みとの比を０％と33％の
両限界間の任意の点に設定できる。例えば、２つの並置
画面を16.7％詰め込み、16.7％切り詰めて表示すること
ができる。
【００８４】 16×９フォーマットの表示比の表示に要する水平表示
時間は４×３フォーマットの表示比の表示の場合と同じ
である。なぜなら、両方共、正規のラインの長さが63.5
μ秒だからである。従って、NTSCビデオ信号は、歪むこ
となく正しいアスペクト比を保持するためには、4/3倍
にスピードアップされねばならない。この4/3という係
数は、２つの表示フォーマットの比、 4/3＝（16/9）／（4/3） として計算される。ビデオ信号をスピードアップ及びス
ロウダウンさせるために、本発明の態様に従って可変補
間器が用いられる。過去においては、入力と出力におい
て異なるクロック周波数を持つFIFOが、同様の機能の遂
行のために用いられていた。比較のために、２つのNTSC
4×３フォーマット表示比信号が１つの４×３フォーマ
ット表示比の表示器上に表示するとすれば、各画面は50
％だけ、歪ませるか、切り詰めるか、あるいはその両方
を組合わせなければならない。ワイドスクリーン関係で
必要とされるスピードアップに相当するスピードアップ
は不要である。 ［図面の簡単な説明］
【図１】 （ａ）〜（ｉ）は、ワイドスクリーンテレビジョンの
種々の表示フォーマットの説明に有用な図である。
【図２】 本発明の種々の態様に従うワイドスクリーンテレビジ
ョンの2fHの水平走査で動作するようにしたもののブロ
ック図である。
【図３】 第２図に示すワイドスクリーンプロセッサのブロック
図である。
【図４】 第３図に示すワイドスクリーンプロセッサの詳細を示
すブロック図である。
【図５】 第４図に示す画面内画面プロセッサのブロック図であ
る。
【図６】 第４図に示すゲートアレーのブロック図で、主信号
路、副信号路、出力信号路を示している。
【図７】 充分に切り詰めた信号を用いた第図１（ｄ）に示す表
示フォーマットの発生の説明に用いるタイミング図であ
る。
【図８】 充分に切り詰めた信号を用いた第図１（ｄ）に示す表
示フォーマットの発生の説明に用いるタイミング図であ
る。
【図９】 第６図の主信号路をより詳細に示すブロック図であ
る。
【図１０】 第６図の副信号路をより詳細に示すブロック図であ
る。
【図１１】 第５図の画面内画面プロセッサのタイミング−制御部
のブロック図である。
【図１２】 1fH−2fH変換における内部2fH信号を発生する回路の
ブロック図である。
【図１３】 第２図に示す偏向回路用の組合わせブロック及び回路
図である。
【図１４】 第２図に示すRGBインタフェースのブロック図であ
る。
【図１５】 画面内画面プロセッサに付属のビデオRAMにおけるメ
モリマッピングを説明するための図である。
【図１６】 主及び副ビデオ信号間の出力切換えを制御するための
回路のブロック図である。
フロントページの続き (72)発明者 アーソズ，ナタニエル ハルク アメリカ合衆国 インデイアナ州 46112 ブラウンズバーグ イースト・ ステート・ロード 136 6565 (72)発明者 サージヤー，テイモシー ウイリアム アメリカ合衆国 インデイアナ州 46260 インデイアナポリス ナシユ ア・ドライブ 8318 (56)参考文献 特開 平２−65575（ＪＰ，Ａ) 特開 平２−65576（ＪＰ，Ａ) 特開 昭62−84665（ＪＰ，Ａ) 特開 昭63−263893（ＪＰ，Ａ) 特開 昭63−207284（ＪＰ，Ａ) 特開 平２−33272（ＪＰ，Ａ) 特開 昭63−258173（ＪＰ，Ａ) 特公 昭59−37913（ＪＰ，Ｂ２)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の第１と第２のフィールドを有する第
    １のインターレースされたビデオ信号によって表される
    画像データと、前記複数のフィールドのうちどのフィー
    ルドが前記第１のフィールドであるかあるいは前記複数
    のフィールドのうちどのフィールドが前記第２のフィー
    ルドであるかを表すフィールド形式識別データとが結合
    されたデータを受けて、前記画像データを伸張しあるい
    は圧縮して前記画像のサイズを変化させる手段であっ
    て、前記フィールド形式識別データを前記画像データと
    ともに伸張しあるいは圧縮する伸張／圧縮手段と、 前記伸張／圧縮手段からの前記伸張あるいは圧縮された
    データを受けて、前記伸張あるいは圧縮された画像デー
    タと前記伸張あるいは圧縮されたフィールド形式識別デ
    ータとを相互に分離する分離手段と、 該伸張／圧縮手段により前記サイズが変更された第１の
    画像と、第１と第２のフィールドを有するインターレー
    スされた第２のビデオ信号によって表される第２の画像
    とを、ビデオ表示手段上へ前記第２ビデオ信号に同期し
    て、同時表示する間、前記分離されたフィールド形式識
    別データに応動して、前記サイズが変更された画像の正
    しいインターレースを維持するように制御する制御手段
    とを備えたことを特徴とする表示システム。
  2. 【請求項２】第１のビデオ信号によって表される画像を
    格納するビデオ・メモリ手段であって、前記メモリ内の
    各ロケーションが前記画像データを含むかあるいは前記
    画像データを含まないかを指示するフィールド形式識別
    データを格納するビデオ・メモリと、 該ビデオ・メモリから転送された前記画像データを伸張
    しあるいは圧縮して前記画像のサイズを変化させる手段
    であって、前記ビデオ・メモリから前記画像データと共
    に転送された前記フィールド形式識別データを前記画像
    データとともに伸張しあるいは圧縮する伸張／圧縮手段
    と、 該伸張／圧縮手段からの前記伸張あるいは圧縮されたデ
    ータを受けて、前記伸張あるいは圧縮された画像データ
    と前記伸張しあるいは圧縮されたフィールド形式識別デ
    ータとを相互に分離する分離手段と、 該分離手段により分離されたフィールド形式識別データ
    に応動して画面内画面表示を制御する手段であって、前
    記サイズが変更された伸張あるいは圧縮された第１の画
    像と、第２ビデオ信号によって表される第２の画像と
    を、ビデオ表示手段上へ、前記第２ビデオ信号に同期し
    て、画面内画面表示するように制御する制御手段とを備
    え、 前記フィールド形式識別データの第１の値は前記第１の
    ビデオ信号が有効画像データを含むことを表し、前記フ
    ィールド形式識別データの第２の値は前記第１のビデオ
    信号が有効画像データを含まないことを表し、前記第１
    と第２の値の一方から前記第１と第２の値の他方への遷
    移は、前記画面内画面表示を形成する画面内画面オーバ
    レイの周囲の境界を定め、これにより、前記第１のビデ
    オ信号から生成された前記サイズが変更された画像は、
    前記サイズが変更された画像がどのように圧縮されある
    いは伸張されていても、それには関係なく、前記ビデオ
    表示手段上に正しい位置とサイズで表示される ことを特徴とする表示システム。
JP51047691A 1990-06-01 1991-05-30 表示システム Expired - Fee Related JP3354927B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB909012326A GB9012326D0 (en) 1990-06-01 1990-06-01 Wide screen television
GB9012326,6 1990-06-01
PCT/US1991/003815 WO1991019386A1 (en) 1990-06-01 1991-05-30 Picture overlay system for television

Publications (2)

Publication Number Publication Date
JPH05507822A JPH05507822A (ja) 1993-11-04
JP3354927B2 true JP3354927B2 (ja) 2002-12-09

Family

ID=10676970

Family Applications (20)

Application Number Title Priority Date Filing Date
JP51065191A Expired - Lifetime JP3338048B2 (ja) 1990-06-01 1991-05-29 フィールド形式整合システム
JP51065291A Expired - Fee Related JP3333191B2 (ja) 1990-06-01 1991-05-29 ディザリングによる画面解像度の増強
JP51173191A Expired - Lifetime JP3373509B2 (ja) 1990-06-01 1991-05-29 表示システム
JP51029991A Expired - Fee Related JP3333189B2 (ja) 1990-06-01 1991-05-29 同期化システム
JP91511219A Pending JPH05507831A (ja) 1990-06-01 1991-05-29 スキューイングディザシーケンス
JP51146591A Expired - Lifetime JP3251581B2 (ja) 1990-06-01 1991-05-29 ビデオシステム
JP51065091A Expired - Lifetime JP3228420B2 (ja) 1990-06-01 1991-05-29 非対称画面圧縮
JP91510297A Pending JPH05508061A (ja) 1990-06-01 1991-05-29 ビデオ信号制御装置
JP51121891A Expired - Fee Related JP3145703B2 (ja) 1990-06-01 1991-05-29 ２段補間システム
JP51029891A Expired - Lifetime JP3420234B2 (ja) 1990-06-01 1991-05-29 表示システム
JP91511739A Pending JPH05507597A (ja) 1990-06-01 1991-05-30 テレビジョン用垂直ズーム及びパン
JP51173891A Expired - Fee Related JP3298876B2 (ja) 1990-06-01 1991-05-30 画面オーバレイ用アスペクト比制御
JP03510477A Expired - Fee Related JP3140774B2 (ja) 1990-06-01 1991-05-30 信号処理システム
JP3510859A Expired - Fee Related JP2780869B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51047691A Expired - Fee Related JP3354927B2 (ja) 1990-06-01 1991-05-30 表示システム
JP51047591A Expired - Fee Related JP3310667B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51122491A Expired - Fee Related JP3247373B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理回路
JP2001228467A Expired - Lifetime JP3699373B2 (ja) 1990-06-01 2001-07-27 ビデオ表示システム
JP2004320829A Expired - Lifetime JP4227950B2 (ja) 1990-06-01 2004-11-04 ビデオ表示システム
JP2006309408A Pending JP2007129728A (ja) 1990-06-01 2006-11-15 ビデオ表示システム

Family Applications Before (14)

Application Number Title Priority Date Filing Date
JP51065191A Expired - Lifetime JP3338048B2 (ja) 1990-06-01 1991-05-29 フィールド形式整合システム
JP51065291A Expired - Fee Related JP3333191B2 (ja) 1990-06-01 1991-05-29 ディザリングによる画面解像度の増強
JP51173191A Expired - Lifetime JP3373509B2 (ja) 1990-06-01 1991-05-29 表示システム
JP51029991A Expired - Fee Related JP3333189B2 (ja) 1990-06-01 1991-05-29 同期化システム
JP91511219A Pending JPH05507831A (ja) 1990-06-01 1991-05-29 スキューイングディザシーケンス
JP51146591A Expired - Lifetime JP3251581B2 (ja) 1990-06-01 1991-05-29 ビデオシステム
JP51065091A Expired - Lifetime JP3228420B2 (ja) 1990-06-01 1991-05-29 非対称画面圧縮
JP91510297A Pending JPH05508061A (ja) 1990-06-01 1991-05-29 ビデオ信号制御装置
JP51121891A Expired - Fee Related JP3145703B2 (ja) 1990-06-01 1991-05-29 ２段補間システム
JP51029891A Expired - Lifetime JP3420234B2 (ja) 1990-06-01 1991-05-29 表示システム
JP91511739A Pending JPH05507597A (ja) 1990-06-01 1991-05-30 テレビジョン用垂直ズーム及びパン
JP51173891A Expired - Fee Related JP3298876B2 (ja) 1990-06-01 1991-05-30 画面オーバレイ用アスペクト比制御
JP03510477A Expired - Fee Related JP3140774B2 (ja) 1990-06-01 1991-05-30 信号処理システム
JP3510859A Expired - Fee Related JP2780869B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP51047591A Expired - Fee Related JP3310667B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理装置
JP51122491A Expired - Fee Related JP3247373B2 (ja) 1990-06-01 1991-05-30 ビデオ信号処理回路
JP2001228467A Expired - Lifetime JP3699373B2 (ja) 1990-06-01 2001-07-27 ビデオ表示システム
JP2004320829A Expired - Lifetime JP4227950B2 (ja) 1990-06-01 2004-11-04 ビデオ表示システム
JP2006309408A Pending JP2007129728A (ja) 1990-06-01 2006-11-15 ビデオ表示システム

Country Status (23)

Country Link
US (2) US5285282A (ja)
EP (17) EP0533738B1 (ja)
JP (20) JP3338048B2 (ja)
KR (16) KR100190247B1 (ja)
CN (15) CN1034460C (ja)
AU (15) AU7909591A (ja)
BR (1) BR9106539A (ja)
CA (1) CA2082260C (ja)
DE (19) DE69132822T2 (ja)
ES (12) ES2124703T3 (ja)
FI (1) FI100931B (ja)
GB (2) GB9012326D0 (ja)
HK (1) HK1004588A1 (ja)
HU (2) HUT64662A (ja)
IN (1) IN177990B (ja)
MY (14) MY115270A (ja)
PL (1) PL167644B1 (ja)
PT (13) PT97814B (ja)
RU (1) RU2119187C1 (ja)
SG (11) SG82550A1 (ja)
TR (1) TR25549A (ja)
TW (3) TW223215B (ja)
WO (17) WO1991019385A1 (ja)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5351135A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos
US5249049A (en) * 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5345270A (en) * 1990-06-01 1994-09-06 Thomson Consumer Electronics, Inc. Managing letterbox signals with logos and closed captions
US5309234A (en) * 1991-05-29 1994-05-03 Thomson Consumer Electronics Adaptive letterbox detector
JPH04365278A (ja) * 1991-06-13 1992-12-17 Matsushita Electric Ind Co Ltd 多画面表示回路
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
JPH05183833A (ja) * 1992-01-07 1993-07-23 Sony Corp 表示装置
EP0616466B1 (en) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
TW220024B (ja) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
JPH05236377A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像セレクタ
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
JP3435172B2 (ja) * 1992-06-02 2003-08-11 株式会社東芝 テレビジョン信号処理回路
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
GB2254977B (en) * 1992-04-23 1996-01-17 Philips Electronics Nv Receiver for letterbox television signals
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
TW234806B (ja) * 1992-07-10 1994-11-21 Thomson Consumer Electronics
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
DE69333713T2 (de) 1992-12-09 2005-07-21 Sedna Patent Services, Llc Vorrichtung und Verfahren zur Bereitstellen von Rundfunkdatendiensten
US5369341A (en) * 1992-12-11 1994-11-29 Thomson Consumer Electronics, Inc. Vertical retrace with zoom and centered fast retrace
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
TW274673B (ja) * 1993-02-10 1996-04-21 Thomson Consumer Electronics
EP0685139B1 (en) * 1993-02-17 2001-07-18 Thomson Consumer Electronics, Inc. Adaptive letterbox detection
WO1994019911A1 (en) * 1993-02-17 1994-09-01 Thomson Consumer Electronics, Inc. Managing letterbox displays
JPH06311449A (ja) * 1993-02-26 1994-11-04 Sony Corp テレビジョン受像機
EP0656727B1 (en) * 1993-11-03 1999-04-28 SONY-WEGA PRODUKTIONS GmbH Teletext receiver
DE69328824T2 (de) * 1993-03-15 2000-10-19 Thomson Consumer Electronics, Inc. Horizontale Panoramierung für ein Breitbildschirmfernsehen
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
GB2308266B (en) * 1993-03-30 1997-08-20 Sony Corp Video signal display apparatus and video signal processing circuit therefor
CN1050255C (zh) * 1993-04-03 2000-03-08 汤姆森消费电子有限公司 用于宽屏电视的水平画面摄取***
CN1051896C (zh) * 1993-04-21 2000-04-26 汤姆森消费电子有限公司 视频显示控制***
CN1042786C (zh) * 1993-04-21 1999-03-31 汤姆森消费电子有限公司 视频显示控制***
BE1007167A3 (nl) * 1993-05-13 1995-04-11 Philips Electronics Nv Zendstation voor het uitzenden van een pluraliteit van televisie programma's, en een ontvanger voor het ontvangen daarvan.
US5363143A (en) * 1993-09-03 1994-11-08 Thomson Consumer Electronics, Inc. Side by side picture display with reduced cropping
JP3022713B2 (ja) * 1993-09-30 2000-03-21 日本ビクター株式会社 画像信号処理方法
KR960012492B1 (ko) * 1993-11-03 1996-09-20 엘지전자 주식회사 와이드 티브이 수상기의 수직 위치 가변회로
SG93754A1 (en) * 1993-11-26 2003-01-21 Thomson Consumer Electronics Emulation of computer monitor in a wide screen television
JP2554450B2 (ja) * 1993-12-16 1996-11-13 日本テレビ放送網株式会社 フレームシンクロナイザおよびこれを使用した信号切り替え装置
TW312076B (ja) * 1993-12-21 1997-08-01 Thomson Consumer Electronics
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
BR9408481A (pt) * 1994-01-12 1997-10-28 Thomson Consumer Electronics Sistema de descompressão de sinais para descomprimir um sinal de vídeo submetido à compressão em uma pluralidade de modos e resoluções espaciais e conversor de mútliplos modos para a conversão de um sinal de vídeo para cima na dimensão espacialmente vertical
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US5790197A (en) * 1994-01-12 1998-08-04 Thomson Consumer Electronics,. Inc. Multimode interpolation filter as for a TV receiver
TW307971B (ja) * 1994-03-31 1997-06-11 Matsushita Electric Ind Co Ltd
US5719636A (en) * 1994-04-28 1998-02-17 Kabushiki Kaisha Toshiba Letter-box screen detection apparatus
EP0697787A3 (de) * 1994-08-20 1996-05-29 Loewe Opta Gmbh Verfahren und Schaltungsanordnung zur Darstellung eines 16:9-Fernsehbildes nach dem PAL-Plus-Verfahren auf dem Bildschirm eines Fernsehempfängers mit einer 16:9-formatigen Bildröhre
DE4432169A1 (de) * 1994-09-09 1996-03-14 Bosch Siemens Hausgeraete Fernsehgerät
US5574508A (en) * 1994-11-02 1996-11-12 Rca Thomson Licensing Corporation Vertical panning for interlaced video
ATE190792T1 (de) * 1994-12-12 2000-04-15 Sony Wega Produktions Gmbh Verfahren und vorrichtung zur gleichzeitigen darstellung von zwei bildern
EP0737004A1 (en) * 1995-04-05 1996-10-09 Thomson Consumer Electronics, Inc. Field type detector for video signal
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
JP3617130B2 (ja) * 1995-07-21 2005-02-02 ソニー株式会社 映像信号処理回路及び画像表示装置
EP0758184B1 (fr) * 1995-08-09 2000-07-12 Koninklijke Philips Electronics N.V. Appareil d'affichage d'images avec décalage de bas d'image
KR0176825B1 (ko) * 1995-08-16 1999-05-01 구자홍 티브이의 영상 모드 선택 방법 및 그 장치
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
JPH0993505A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 文字多重デコーダを有するテレビ受信機
JPH0993548A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 文字情報表示機能付きテレビ受信機
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
FR2742279B1 (fr) * 1995-12-06 1998-01-09 Thomson Multimedia Sa Dispositif de decimation de sequences de donnees numeriques
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
JP3575153B2 (ja) * 1996-01-17 2004-10-13 ソニー株式会社 アスペクト比判別回路及び映像モニタ装置
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
CN1065396C (zh) * 1996-02-17 2001-05-02 明碁电脑股份有限公司 宽屏幕电视的屏幕检测***
JPH09284671A (ja) * 1996-04-18 1997-10-31 Toshiba Corp 走査線変換装置
EP0802671B1 (en) * 1996-04-18 2000-03-01 Matsushita Electric Industrial Co., Ltd. Digital signal processing circuit for a television receiver
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
EP0822711A3 (en) * 1996-08-02 1998-07-01 SANYO ELECTRIC Co., Ltd. Internet information displaying apparatus
KR100206802B1 (ko) * 1996-08-20 1999-07-01 구자홍 텔레비젼수상기의 자동 와이드화면 디스플레이 방법 및 장치
KR100678355B1 (ko) * 1996-09-27 2007-05-14 소니 가부시끼 가이샤 영상표시및제어장치와그의방법
US5854902A (en) * 1996-10-31 1998-12-29 Sensormatic Electronics Corporation Video data capture and formatting in intelligent video information management system
DE19652362A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Kompensation der durch die Verarbeitung von Chrominanz-Signalen entstehenden Luminanzdefekte
JPH1198422A (ja) * 1997-09-19 1999-04-09 Sony Corp 映像信号判別回路
JP3464924B2 (ja) * 1998-03-13 2003-11-10 株式会社東芝 同期制御回路
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
GB9817421D0 (en) * 1998-08-11 1998-10-07 Danmere Limited Interactive television control/operating system
CN1096181C (zh) * 1998-08-13 2002-12-11 汤姆森消费电子有限公司 视频显示控制***
DE19911947C2 (de) * 1999-03-17 2003-04-24 Infineon Technologies Ag Verfahren zur Farbkantenverbesserung bei einer Bildeinblendung
GB2349288B (en) 1999-04-16 2003-10-22 Quantel Ltd A video editing system
US6791578B1 (en) 2000-05-30 2004-09-14 Apple Computer, Inc. 16:9 aspect ratio and anamorphic image processing
US7181416B2 (en) * 2000-06-08 2007-02-20 Blackstone Corporation Multi-function transaction processing system
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US20030204457A1 (en) * 2002-04-26 2003-10-30 Arias Luis A. Payee account payment system
DE10226071A1 (de) * 2002-06-12 2004-01-08 Fujitsu Siemens Computers Gmbh Verfahren und Vorrichtung zum Darstellen eines digitalisierten Bildes
US20060032911A1 (en) * 2002-10-07 2006-02-16 Arias Luis A Prepaid card issuing system
CN100341325C (zh) * 2003-03-08 2007-10-03 中兴通讯股份有限公司 会议电视***数字多画面回传的终端名显示的方法
CN101702756B (zh) 2003-04-28 2013-04-17 松下电器产业株式会社 记录介质和方法、再现装置和方法、程序和集成电路
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
CN100385926C (zh) * 2004-03-31 2008-04-30 凌阳科技股份有限公司 具有储存功能的液晶显示***
JP4537107B2 (ja) * 2004-04-06 2010-09-01 キヤノン株式会社 映像表示装置、映像表示方法、及びコンピュータプログラム
US7113200B2 (en) * 2004-05-21 2006-09-26 Polycom, Inc. Method and system for preparing video communication image for wide screen display
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置
US7427704B2 (en) * 2004-09-09 2008-09-23 Huwaldt David A Stringed instrument fingering guide
CN100584166C (zh) 2005-05-07 2010-01-20 富准精密工业(深圳)有限公司 液冷散热装置
US20070008338A1 (en) * 2005-05-28 2007-01-11 Young-Chan Kim Display system, display apparatus, and method of controlling video source and display apparatus
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
MX2008001485A (es) * 2005-08-05 2008-04-04 Samsung Electronics Co Ltd Aparato para proporcionar pantallas multiples y metodo para configurar dinamicamente pantallas multiples.
US8949894B2 (en) 2005-08-05 2015-02-03 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method of dynamically configuring multiple screens
WO2007057875A2 (en) 2005-11-15 2007-05-24 Nds Limited Digital video zooming system
WO2007114675A1 (en) * 2006-04-06 2007-10-11 Samsung Electronics Co., Ltd. Apparatus for providing multiple screens and method for dynamic configuration of the same
FR2901947A1 (fr) * 2006-05-30 2007-12-07 Nds Technologies France Soc Pa Procede de gestion de l'affichage d'une video retaillee notamment pour la television haute definition
CN101946500B (zh) * 2007-12-17 2012-10-03 伊克鲁迪控股公司 实时视频包含***
CN101483034B (zh) * 2008-02-22 2010-10-13 青岛海信电器股份有限公司 多画面显示方法和装置
JP5096247B2 (ja) * 2008-07-08 2012-12-12 ルネサスエレクトロニクス株式会社 画像処理装置、及び方法
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8508449B2 (en) * 2008-12-18 2013-08-13 Sharp Corporation Adaptive image processing method and apparatus for reduced colour shift in LCDs
BRPI1011302A2 (pt) * 2009-06-17 2016-03-22 Sharp Kk registrador de deslocamento, circuito de excitação de vídeo, painel de exibição e dispositivo de exibição
WO2010146752A1 (ja) * 2009-06-17 2010-12-23 シャープ株式会社 シフトレジスタ、表示駆動回路、表示パネル、表示装置
BR112012008070A2 (pt) * 2009-07-29 2016-03-01 Sharp Kk dispositivo de exibição de imagem e método de exibição de imagem
JP2013514430A (ja) 2009-12-18 2013-04-25 エクソンモービル リサーチ アンド エンジニアリング カンパニー 炭化水素精製プロセスにおける汚れ軽減のためのポリアルキレンエポキシポリアミン添加剤
CN102107040B (zh) * 2009-12-25 2013-05-01 朝日英达科株式会社 导线
KR101682147B1 (ko) * 2010-04-05 2016-12-05 삼성전자주식회사 변환 및 역변환에 기초한 보간 방법 및 장치
US8698958B2 (en) 2010-06-16 2014-04-15 Silicon Image, Inc. Mechanism for memory reduction in picture-in-picture video generation
JP5672862B2 (ja) 2010-08-27 2015-02-18 ソニー株式会社 撮像装置、撮像システム及び撮像方法
RU2452125C1 (ru) * 2011-06-23 2012-05-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Система обработки изображений
TWI486052B (zh) 2011-07-05 2015-05-21 Realtek Semiconductor Corp 立體影像處理裝置以及立體影像處理方法
CN103686064B (zh) * 2012-08-31 2017-05-03 杭州海康威视数字技术股份有限公司 画面分割显示的方法及客户端
CN104798129B (zh) * 2012-11-27 2018-10-19 索尼公司 显示装置、显示方法和计算机可读介质
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术
CN107454283B (zh) * 2016-06-01 2020-12-01 联发科技股份有限公司 视频信号输出***与方法
CN106162262A (zh) * 2016-07-28 2016-11-23 王晓光 视频广告接收侧的接收方法及***
US11229135B2 (en) 2019-04-01 2022-01-18 Dell Products L.P. Multiple function chassis mid-channel
CN111179883B (zh) * 2020-01-03 2022-06-03 云谷（固安）科技有限公司 图像显示方法和装置、移动终端、计算机设备、存储介质

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE490074A (ja) * 1948-07-09
AT303141B (de) * 1970-01-20 1972-11-10 Siemens Ag Anordnung zum Auswerten bestimmter Bildteile
US3624289A (en) * 1970-08-26 1971-11-30 Data Plex Systems Apparatus for blanking portion of fields of television video signals
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5329019A (en) * 1976-08-30 1978-03-17 Toshiba Corp Color relevision receiver set
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4259690A (en) * 1977-10-06 1981-03-31 Sharp Kabushiki Kaisha Multi-picture tuning scheme of television receiver
US4266242A (en) * 1978-03-21 1981-05-05 Vital Industries, Inc. Television special effects arrangement
DK149879A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4356511A (en) * 1978-05-23 1982-10-26 Sony Corporation Digital soft-edge video special effects generator
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
JPS5853791Y2 (ja) * 1979-05-08 1983-12-07 ソニー株式会社 画像デイスプレイ装置
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
GB2073536B (en) * 1980-04-09 1984-06-06 British Broadcasting Corp Television signal processing
US4399462A (en) * 1981-01-30 1983-08-16 Fairchild-Weston Systems Inc. Video split screen technique
JPS57208772A (en) * 1981-06-18 1982-12-21 Sony Corp Television receiver
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus
DE3233288A1 (de) * 1982-09-08 1984-03-08 Robert Bosch Gmbh, 7000 Stuttgart System zur zeitlichen kompression und/oder expansion von elektrischen signalen
US4651195A (en) * 1983-04-04 1987-03-17 Robot Research, Inc. Monochrome-compatible color slow scan television system
US4524447A (en) * 1983-05-25 1985-06-18 Rca Corporation Digital signal processing apparatus having digital dither
US4556900A (en) * 1983-05-25 1985-12-03 Rca Corporation Scaling device as for quantized B-Y signal
US4556906A (en) * 1983-11-15 1985-12-03 Rca Corporation Kinescope blanking scheme for wide-aspect ratio television
JPS60160780A (ja) * 1984-01-31 1985-08-22 Nec Corp 特殊効果用画像記憶装置
US4622577A (en) * 1984-02-03 1986-11-11 Rca Corporation Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
JPS60180383A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
GB2160051A (en) * 1984-04-26 1985-12-11 Philips Electronic Associated Video signal processing arrangement
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
US4707742A (en) * 1984-04-26 1987-11-17 U.S. Philips Corporation Video signal processing arrangement
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4594726A (en) * 1984-11-29 1986-06-10 Rca Corporation Dedithering circuitry in digital TV receiver
US4796086A (en) * 1984-11-30 1989-01-03 Fuji Photo Film Co., Ltd. Method for converting color picture signals
NL8403929A (nl) * 1984-12-24 1986-07-16 Philips Nv Kleurentelevisietransmissie- respektievelijk informatieopslagsysteem met tijdmultiplexkodering en daartoe geschikte informatiegever en -ontvanger.
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4656516A (en) * 1985-03-25 1987-04-07 Rca Corporation Vertical subsampling and memory synchronization system for a picture within a picture television receiver
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4670784A (en) * 1985-04-15 1987-06-02 Cbs, Inc. Methods for coping with non-uniform phosphor aging in dual mode television receivers
GB2179828B (en) * 1985-08-14 1989-08-02 Rca Corp Selectable raster size for video display
US4763194A (en) * 1985-08-14 1988-08-09 Rca Licensing Corporation Selectable raster size for video display
JPS6239762A (ja) * 1985-08-16 1987-02-20 Nippon Mining Co Ltd 管状体の超音波探傷方法
US4729012A (en) * 1985-08-30 1988-03-01 Rca Corporation Dual mode television receiver for displaying wide screen and standard aspect ratio video signals
US4758893A (en) * 1985-09-23 1988-07-19 Quanticon Inc. Cinematic dithering for television systems
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
AU591743B2 (en) * 1985-12-28 1989-12-14 Sony Corporation Television receiver
GB8602644D0 (en) 1986-02-04 1986-03-12 British Broadcasting Corp Video systems
DE3663875D1 (en) * 1986-03-08 1989-07-13 Ant Nachrichtentech Motion compensating field interpolation method using a hierarchically structured displacement estimator
JPH07113821B2 (ja) * 1986-04-21 1995-12-06 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPS62263780A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
JPS62263781A (ja) * 1986-05-09 1987-11-16 Matsushita Electric Ind Co Ltd 高品位テレビジヨン受信装置
DE3787923T2 (de) * 1986-05-12 1994-05-26 Hitachi Ltd Bildverarbeitungssystem.
FR2599201A1 (fr) * 1986-05-23 1987-11-27 Trt Telecom Radio Electr Dispositif de codage a modulation differentielle par impulsions codees, dispositif de decodage associe et systeme de transmission comportant au moins un tel dispositif de codage ou de decodage
US4768093A (en) * 1986-06-05 1988-08-30 North American Philips Corporation Vertical pre-filter for pip television receivers
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPH0797838B2 (ja) * 1986-09-30 1995-10-18 キヤノン株式会社 撮像装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory
US4689681A (en) * 1986-10-24 1987-08-25 The Grass Valley Group, Inc. Television special effects system
JPS63146671A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JPS63146672A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd テレビジヨン受信装置
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
JPH0824355B2 (ja) * 1987-01-27 1996-03-06 松下電器産業株式会社 テレビジヨン受信装置
GB8701770D0 (en) * 1987-01-27 1987-03-04 Thorn Emi Home Electron Video processing
JP2506718B2 (ja) * 1987-02-06 1996-06-12 松下電器産業株式会社 テレビジヨン受像機
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4991014A (en) * 1987-02-20 1991-02-05 Nec Corporation Key signal producing apparatus for video picture composition
US4839728A (en) * 1987-03-23 1989-06-13 Rca Licensing Corporation Picture-in-picture video signal generator
EP0285902A3 (de) * 1987-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datenreduktion digitaler Bildsequenzen
US5005080A (en) * 1987-05-15 1991-04-02 Pioneer Electronic Corporation Method and apparatus of image processing
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JPS6429178A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Image display device
JP2595551B2 (ja) * 1987-08-14 1997-04-02 ソニー株式会社 画像信号処理装置
DE3728444A1 (de) * 1987-08-26 1989-03-09 Thomson Brandt Gmbh Verfahren und schaltungsanordnung zur verbesserung der aufloesung von digitalen signalen
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US4766355A (en) * 1987-09-25 1988-08-23 Zenith Electronics Corporation Automatic vertical size control
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
US4891705A (en) * 1987-11-30 1990-01-02 Nec Corporation Apparatus for generating a picture signal at precise horizontal position
JP2578852B2 (ja) * 1987-12-14 1997-02-05 松下電器産業株式会社 高品位テレビジョン受信装置
JPH01157181A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01157182A (ja) * 1987-12-14 1989-06-20 Matsushita Electric Ind Co Ltd 高品位テレビジョン受信装置
JPH01205688A (ja) * 1988-02-10 1989-08-18 Nec Corp テレビ受像機
JPH01221067A (ja) * 1988-02-29 1989-09-04 Sony Corp 画像表示装置
JPH01248879A (ja) * 1988-03-30 1989-10-04 Toshiba Corp アドレス制御回路
JP2829962B2 (ja) * 1988-04-28 1998-12-02 松下電器産業株式会社 テレビジョン受像機
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US4829378A (en) * 1988-06-09 1989-05-09 Bell Communications Research, Inc. Sub-band coding of images with low computational complexity
US4910585A (en) * 1988-06-29 1990-03-20 General Electric Company Frequency selective video signal intraframe processor
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
KR950010887B1 (en) * 1988-07-08 1995-09-25 Samsung Electronics Co Ltd Multi-screen producting image control circuit
NL8801802A (nl) * 1988-07-15 1990-02-01 Philips Nv Videosignaalverwerkingsschakeling.
JPH0813126B2 (ja) * 1988-08-12 1996-02-07 沖電気工業株式会社 画像通信装置
US4916525A (en) * 1988-08-29 1990-04-10 Hughes Aircraft Company High definition TV system
US4984078A (en) * 1988-09-02 1991-01-08 North American Philips Corporation Single channel NTSC compatible EDTV system
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
JPH02132980A (ja) * 1988-11-14 1990-05-22 Sony Corp Ｔｖ受像機
JPH02137585A (ja) * 1988-11-18 1990-05-25 Sony Corp テレビジョン受像機
US4984081A (en) * 1989-01-24 1991-01-08 Matsushita Electric Industrial Co., Ltd. Apparatus for receiving and selecting high-definition television (HDTV) signals and standard television (NTSC) signals
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
HU217387B (hu) * 1989-08-23 2000-01-28 Thomson Consumer Electronics Inc. Elrendezés konvergáltatás vezérlésére különböző, függőleges formátumú kijelzések létrehozásánál, és képernyős megjelenítőkészülék
US5027078A (en) * 1989-10-10 1991-06-25 Xerox Corporation Unscreening of stored digital halftone images by logic filtering
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5021887A (en) * 1989-12-13 1991-06-04 Samsung Electronics Co., Ltd. Method and circuit for composing still image of picture-in-picture
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry

Also Published As

Publication number Publication date
PT97816B (pt) 1998-12-31
US5285282A (en) 1994-02-08
DE4191166T (ja) 1993-04-01
CN1057148A (zh) 1991-12-18
MY115270A (en) 2003-05-31
WO1991019397A1 (en) 1991-12-12
EP0532665B1 (en) 1997-05-02
ES2134196T3 (es) 1999-10-01
MY105289A (en) 1994-09-30
CA2082260A1 (en) 1991-12-02
AU8084591A (en) 1991-12-31
JP3310667B2 (ja) 2002-08-05
PT97818B (pt) 1998-12-31
EP0532653A4 (en) 1993-11-24
KR100195360B1 (en) 1999-06-15
PT97814B (pt) 1998-12-31
JPH05507824A (ja) 1993-11-04
CN1034460C (zh) 1997-04-02
CN1057560A (zh) 1992-01-01
PL167644B1 (pl) 1995-10-31
DE69128784T2 (de) 1998-05-14
JPH05507831A (ja) 1993-11-04
WO1991019387A1 (en) 1991-12-12
AU7909591A (en) 1991-12-31
JP4227950B2 (ja) 2009-02-18
PT97810A (pt) 1993-08-31
PT97812B (pt) 1998-12-31
WO1991019386A1 (en) 1991-12-12
EP0831645B1 (en) 2000-08-16
JP3338048B2 (ja) 2002-10-28
AU7983391A (en) 1991-12-31
SG75762A1 (en) 2000-10-24
JPH05508065A (ja) 1993-11-11
KR100195358B1 (ko) 1999-06-15
WO1991019385A1 (en) 1991-12-12
CN1057140A (zh) 1991-12-18
JPH05507595A (ja) 1993-10-28
JP2007129728A (ja) 2007-05-24
KR100195363B1 (ko) 1999-06-15
SG64307A1 (en) 1999-04-27
EP0532682B1 (en) 1997-10-08
JP3140774B2 (ja) 2001-03-05
JPH05507825A (ja) 1993-11-04
CN1057139A (zh) 1991-12-18
ES2103814T3 (es) 1997-10-01
ES2148152T3 (es) 2000-10-16
DE69132349T2 (de) 2000-12-28
JPH05507830A (ja) 1993-11-04
EP0831645A1 (en) 1998-03-25
CN1057141A (zh) 1991-12-18
TR25549A (tr) 1993-05-01
PT97808B (pt) 1998-12-31
CN1034466C (zh) 1997-04-02
DE69129806D1 (de) 1998-08-20
CN1053310C (zh) 2000-06-07
CN1041878C (zh) 1999-01-27
JP2002125171A (ja) 2002-04-26
EP0532667A1 (en) 1993-03-24
DE69125936T2 (de) 1997-08-21
DE69125936D1 (de) 1997-06-05
MY108640A (en) 1996-10-31
DE69131501D1 (de) 1999-09-09
AU7907391A (en) 1991-12-31
EP0532667A4 (en) 1993-12-22
PT97818A (pt) 1993-06-30
PT97816A (pt) 1993-06-30
GB2259830B (en) 1994-11-16
ES2108046T3 (es) 1997-12-16
AU8072591A (en) 1991-12-31
SG79895A1 (en) 2001-04-17
EP0532635B1 (en) 1997-08-06
PT97811B (pt) 1999-05-31
EP0532672A1 (en) 1993-03-24
EP0533748A1 (en) 1993-03-31
DE69126665D1 (de) 1997-07-31
MY106816A (en) 1995-07-31
EP0532592B1 (en) 1998-01-21
JPH05507832A (ja) 1993-11-04
JPH05507823A (ja) 1993-11-04
EP0532672B1 (en) 1998-12-09
KR100195589B1 (ko) 1999-06-15
JPH05507593A (ja) 1993-10-28
WO1991019390A1 (en) 1991-12-12
EP0532652B1 (en) 1999-02-10
PT97815B (pt) 1998-12-31
JP2780869B2 (ja) 1998-07-30
ES2151217T3 (es) 2000-12-16
AU7996791A (en) 1991-12-31
EP0532592A4 (ja) 1994-01-05
JPH05507596A (ja) 1993-10-28
DE69130892D1 (de) 1999-03-25
PT102241A (pt) 2000-07-31
EP0533748B1 (en) 2001-11-21
SG64872A1 (en) 1999-05-25
EP0532682A1 (en) 1993-03-24
CN1036430C (zh) 1997-11-12
WO1991019388A1 (en) 1991-12-12
JP3145703B2 (ja) 2001-03-12
HU9203768D0 (en) 1993-04-28
IN177990B (ja) 1997-03-01
EP0532711A4 (en) 1993-12-15
RU2119187C1 (ru) 1998-09-20
KR0183367B1 (ko) 1999-05-01
SG81864A1 (en) 2001-07-24
JPH05507827A (ja) 1993-11-04
DE69127193T2 (de) 1997-12-18
MY107482A (en) 1995-12-31
EP0533738B1 (en) 1997-08-13
PT97813A (pt) 1993-06-30
DE69127286T2 (de) 1998-01-02
EP0532676B1 (en) 1999-08-04
HK1004588A1 (en) 1998-11-27
EP0540548A1 (en) 1993-05-12
EP0532635A4 (en) 1993-12-22
CA2082260C (en) 2002-01-22
SG96156A1 (en) 2003-05-23
EP0540548A4 (en) 1993-11-24
EP0532652A1 (en) 1993-03-24
EP0532676A4 (en) 1993-11-24
CN1041879C (zh) 1999-01-27
JPH05508521A (ja) 1993-11-25
CN1057149A (zh) 1991-12-18
MY106666A (en) 1995-07-31
CN1057142A (zh) 1991-12-18
JP3420234B2 (ja) 2003-06-23
CN1057373A (zh) 1991-12-25
MY106812A (en) 1995-07-31
EP0532711A1 (en) 1993-03-24
CN1057147A (zh) 1991-12-18
DE4191157C2 (de) 1996-06-13
PT97810B (pt) 1998-12-31
SG91239A1 (en) 2002-09-17
AU8083991A (en) 1991-12-31
CN1034465C (zh) 1997-04-02
PT97809A (pt) 1993-06-30
TW252257B (ja) 1995-07-21
WO1991019394A1 (en) 1991-12-12
AU8064391A (en) 1991-12-31
CN1057144A (zh) 1991-12-18
WO1991019400A1 (en) 1991-12-12
DE69132376D1 (de) 2000-09-21
TW243575B (ja) 1995-03-21
KR100191409B1 (en) 1999-06-15
EP0532635A1 (en) 1993-03-24
DE69132349D1 (de) 2000-09-07
WO1991019384A1 (en) 1991-12-12
EP0533738A1 (en) 1993-03-31
CN1057372A (zh) 1991-12-25
EP0532615A1 (en) 1993-03-24
EP0532592A1 (en) 1993-03-24
CN1039372C (zh) 1998-07-29
ES2124703T3 (es) 1999-02-16
FI925436A (fi) 1992-11-30
DE4191157T1 (de) 1993-10-07
MY106821A (en) 1995-07-31
KR100190247B1 (ko) 1999-06-15
EP0532653A1 (en) 1993-03-24
MY111161A (en) 1999-09-30
WO1991019381A1 (en) 1991-12-12
MY106517A (en) 1995-06-30
WO1991019399A1 (en) 1991-12-12
WO1991019398A1 (en) 1991-12-12
AU8211591A (en) 1991-12-31
CN1057150A (zh) 1991-12-18
GB2259830A (en) 1993-03-24
EP0532667B1 (en) 1997-08-06
DE69125834T2 (de) 1997-07-31
WO1991019380A1 (en) 1991-12-12
KR100195591B1 (ko) 1999-06-15
KR100195361B1 (ko) 1999-06-15
SG55018A1 (en) 1998-12-21
PT97817B (pt) 1998-12-31
WO1991019378A1 (en) 1991-12-12
HUT64662A (en) 1994-01-28
AU7960791A (en) 1991-12-31
DE4191166C2 (de) 2002-07-18
GB9012326D0 (en) 1990-07-18
CN1034461C (zh) 1997-04-02
EP0533748A4 (en) 1993-11-24
AU8087191A (en) 1991-12-31
EP1130909A2 (en) 2001-09-05
JP3247373B2 (ja) 2002-01-15
KR100195364B1 (ko) 1999-06-15
WO1991019393A1 (en) 1991-12-12
JPH05507597A (ja) 1993-10-28
JPH05507822A (ja) 1993-11-04
EP0532583A1 (en) 1993-03-24
AU8186091A (en) 1991-12-31
JP2005130515A (ja) 2005-05-19
DE69130892T2 (de) 1999-07-01
DE69127897D1 (de) 1997-11-13
PT97808A (pt) 1993-06-30
JPH05508061A (ja) 1993-11-11
CN1034545C (zh) 1997-04-09
DE69127193D1 (de) 1997-09-11
KR100195359B1 (ko) 1999-06-15
DE69132376T2 (de) 2001-02-01
ES2128319T3 (es) 1999-05-16
KR930701061A (ko) 1993-03-16
MY110220A (en) 1998-03-31
CN1057143A (zh) 1991-12-18
EP0540548B1 (en) 1997-04-23
CN1052601C (zh) 2000-05-17
CN1034544C (zh) 1997-04-09
EP0532665A4 (en) 1993-11-24
DE69127286D1 (de) 1997-09-18
EP0532665A1 (en) 1993-03-24
KR100195590B1 (ko) 1999-06-15
WO1991019379A1 (en) 1991-12-12
JP3699373B2 (ja) 2005-09-28
PT97813B (pt) 1998-12-31
PT97811A (pt) 1993-08-31
AU8185891A (en) 1991-12-31
ES2100232T3 (es) 1997-06-16
EP0532676A1 (en) 1993-03-24
DE69127897T2 (de) 1998-03-05
MY106670A (en) 1995-07-31
JP3228420B2 (ja) 2001-11-12
SG82550A1 (en) 2001-08-21
KR100195357B1 (ko) 1999-06-15
PT97809B (pt) 1998-12-31
US5289284A (en) 1994-02-22
DE69132822D1 (de) 2002-01-03
DE69125834D1 (de) 1997-05-28
AU8076891A (en) 1991-12-31
CN1052600C (zh) 2000-05-17
PT97819B (pt) 1998-12-31
DE69127194T2 (de) 1997-12-18
CN1034462C (zh) 1997-04-02
EP0532672A4 (en) 1993-12-22
EP1130909A3 (en) 2001-10-24
PT97814A (pt) 1993-06-30
JP3373509B2 (ja) 2003-02-04
WO1991019395A1 (en) 1991-12-12
ES2165841T3 (es) 2002-04-01
DE69132822T2 (de) 2002-04-11
PT97817A (pt) 1993-08-31
TW223215B (ja) 1994-05-01
DE69128784D1 (de) 1998-02-26
EP0532583B1 (en) 1998-07-15
KR100195362B1 (ko) 1999-06-15
DE69129806T2 (de) 1998-11-19
SG63585A1 (en) 1999-03-30
KR100202157B1 (ko) 1999-06-15
DE69127194D1 (de) 1997-09-11
ES2118085T3 (es) 1998-09-16
FI925436A0 (fi) 1992-11-30
HU225277B1 (en) 2006-08-28
MY110244A (en) 1998-03-31
AU8059091A (en) 1991-12-31
BR9106539A (pt) 1993-05-25
SG80522A1 (en) 2001-05-22
DE69131501T2 (de) 1999-11-18
DE69130610T2 (de) 1999-05-06
ES2106082T3 (es) 1997-11-01
CN1057146A (zh) 1991-12-18
JP3298876B2 (ja) 2002-07-08
JP3251581B2 (ja) 2002-01-28
EP0532583A4 (en) 1993-11-24
JPH05508522A (ja) 1993-11-25
CN1057138A (zh) 1991-12-18
KR100195588B1 (ko) 1999-06-15
JP3333191B2 (ja) 2002-10-07
PT97815A (pt) 1993-08-31
EP0532615B1 (en) 2000-08-02
GB9223471D0 (en) 1993-01-13
DE69130610D1 (de) 1999-01-21
PT97819A (pt) 1993-06-30
EP0532615A4 (en) 1993-11-24
EP0532653B1 (en) 1997-06-25
FI100931B (fi) 1998-03-13
DE69126665T2 (de) 1997-12-11
ES2106083T3 (es) 1997-11-01
PT97812A (pt) 1993-06-30
JP3333189B2 (ja) 2002-10-07
PT102241B (pt) 2003-07-31
JPH06502748A (ja) 1994-03-24
KR930701064A (ko) 1993-03-16
EP0532682A4 (en) 1993-12-01
MY107487A (en) 1995-12-30
EP0533738A4 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
JP3354927B2 (ja) 表示システム
JP3394060B2 (ja) 水平パンシステム
US5434625A (en) Formatting television pictures for side by side display
US5420643A (en) Chrominance processing system for compressing and expanding video data
US5313303A (en) Aspect ratio control for picture overlays
US5365278A (en) Side by side television pictures
US5432560A (en) Picture overlay system for television
JP3576383B2 (ja) ビデオ表示制御装置
JP3240210B2 (ja) ビデオシステム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070927

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees