PT97815B - Dispositivo de processamento de luminancia - Google Patents

Description

Memória descritiva

presente invento refere-se ao campo das televisões que têm visores de imagem múltipla para sinais de video assíncronos, e em particular, para televisões que têm écran com uma relação larga de formato de visionamento. A maioria das televisões actuais têm uma relação de formato de visionamento com largura horizontal por altura vertical de 4:3. Uma relação larga de formato de visionamento corresponde aproximadamente, à relação de formato de visionamento dos filmes para cinema, que é, por exemplo, de 16:9. O invento é aplicável tanto para as televisões de visão directa como para as de projecção.

As televisões com uma relação de formato de visionamento de 4:3, muitas vezes designada como 4*3, estão limitadas com a maneira como as fontes de sinal video singulares ou múltiplas podem ser visionadas. Transmissões do sinal de televisão dos emissores comerciais, excepto para material experimental, são emitidas com uma relação de formato de visionamento de 4*3. Muitos espectadores acham que o formato de visionamento 4*3 é menos atraente que a relação larga de formato de visionamento associada aos filmes para cinema. Televisões com relação larga de formato de visionamento apresentam não só um visor mais atraente como são capazes de apresentar fontes de sinal com largo formato de visionamento num correspondente largo formato de visionamento. Os filmes já se parecem com o cinema e não versões cortadas ou distorcidas desses filmes. A fonte de video não necessita de ser cortada nem na conversão de filme para video, como por exemplo, utilizando um aparelho de telecinema, nem usando processadores internos na televisão.

As televisões com uma relação larga de formato de visionamento estão também preparadas para uma grande variedade de visionamentos, tanto para sinais de formato convencional de visionamento como para sinais com largo formato de visionamento, assim como, usando combinações desses sinais para visores de imagem múltipla. Porém, o uso de écrans com relação larga de visionamento comporta numerosos problemas. Mudar as relações de

646

RCA 86 373 &

formato de visionamento das múltiplas fontesWe sifíal, criar sinais de sincronismo consistentes, resultantes de fontes assíncronas e simultaneamente visionadas, comutar entre fontes múltiplas de modo a gerar visores de imagem múltipla, e proporcionar imagens de alta resolução derivadas da compressão de sinais de dados, são categorias gerais deste tipo de problemas. Tais problemas, ficam resolvidos numa televisão de écran largo, de acordo com este invento. Uma televisão de écran largo, segundo as diversas características deste invento, é capaz de proporcionar alta resolução, visores de imagem singular e múltipla resultantes de fontes assíncronas singulares e múltiplas, com semelhantes ou diferentes relações de formato e com relações de formato de visionamento seleccionáveis.

processamento considerável de sinal do sinal video principal é necessário para implementar muitos dos formatos de visionamento que são especialmente apropriados para uma televisão de écran largo. Os dados video devem ser comprimidos e expandidos selectivamente, dependendo do formato desejado. Num caso, é necessário comprimir o video NTSC 4x3 por um factor 4/3 ou 4:3 para evitar a distorção da relação de aspecto da imagem visionada. No outro caso, por exemplo, o video pode ser expandido, de modo a executar operações de aproximação e afastamento horizontal (zoom) acompanhadas por aproximação e afastamento vertical (zoom). As operações de aproximação e afastamento horizontais até 33% podem ser conseguidas executando compressões menores do que 4/3, por exemplo 5/4. É utilizado um interpolador de amostra para recalcular o video de entrada, para uma nova posição de pixel, devido à largura de banda video de luminância, até 5,5 MHz para o formato S-VHS, ocupar uma grande percentagem da sobrefrequência de Nyquist ou dobragem, que é de 8 MHz para um relógio de dispositivo de 1024f_H.

Os dados de luminância para o sinal principal são encaminhados ao longo de um trajecto de sinal principal incluindo uma memória de linha FIFO (primeiro a entrar primeiro a sair) para comprimir (fazer a pausa) e expandir (repetir) os dados e um interpolador para recalcular os valores de amostra para

646

RCA 86 373

regularizar os dados. No entanto, as posições relativas da FIFO e do interpolador são diferentes para a compressão do que o são para a expansão. De acordo com um arranjo, comutadores ou selectores de encaminhamento invertem a topologia do trajecto de sinal principal em relação às posições relativas da FIFO e do interpolador evitando a necessidade de dois trajectos de sinal principais, requerendo duas FIFO r dois interpoladores. Em particular, estes comutadores seleccionam se o interpolador antecede a FIFO como requerido pela compressão ou se a FIFO precede o interpolador como requerido para expansão. Os comutadores podem responder a um circuito de controlo de encaminhamento que responde ele próprio a um microprocessador.

Um circuito de controlo do interpolador gera valores de posição de pixel, informação de ponderação de filtro de compensador de interpolador e bloqueio de relógio para os dados de luminância. É a informação de bloqueio de relógio que produz pausas (dizimas) ou repete os dados da FIFO para permitir às amostras não serem escritas nos mesmos blocos para efectuarem a compressão ou algumas amostras sejam lidas em instantes múltiplos para expansão. Para processar uma compressão de 4/3, por exemplo, em que 4/3 representa a relação do número das amostras de entrada e o número das amostras de saída, cada quarta amostra pode ser inibida de ser escrita na FIFO. A inclinação média de uma rampa lida a partir de uma FIFO de luminância é 33% mais inclinada do que a correspondente rampa de entrada. Note-se que são requeridos 33% menos de tempo de leitura activa para ler a rampa, quando foi requerido escrever nos dados. Isto constitui a compressão de 4/3. é a função do interpolador recalcular as amostras de luminância a serem escritas na de modo que os dados lidos a partir da FIFO são regularizados em vez de desfasados.

As expansões podem ser executadas exactamente da maneira oposta às compressões. No caso das compressões a escrita permite ao sinal ter informação de bloqueio de relógio fixada ao mesmo na forma de impulsos de inibição para escrever na FIFO de saída. Para dados expandidos, a informação de bloqueio de relógio é aplicada ao sinal de permissão de leitura. Este fará a pausa dos

-572 646

RCA 86 373 dados quando estão a sere lidos na FIFO. A inclinação de média de uma rampa lida da fifo de luminância é 33% mais baixa do que a rampa de entrada correspondente para uma expansão de 3/4 ou zoom. Neste caso é a função do interpolador que segue a FIFO para recalcular os dados amostrados de irregulares para regulares após a expansão. No caso de expansão os dados devem fazer pausa enquanto estão a ser lidos da FIFO e enquanto estão a ser temporizados no interpolador. isto é diferente do caso de compressão porque os dados são continuamente temporizados através do interpolador. Para ambos os casos compressão e expansão, as operações de bloqueio de relógio podem ser facilmente executadas de uma maneira síncrona isto é, os eventos podem ocorrer baseados na elevação de bordos do relógio de sistema 1024fjj.

Existe um certo número de vantagens nesta topologia para interpolação de luminância. As operações de bloqueio de relógio nomeadamente a dizimação de dados e a repetição de dados, podem ser executadas de uma maneira síncrona. Se uma topologia de circuitos de dados video comutável não fosse usada para permutar as posições do interpolador e da FIFO, os relógios de leitura ou escrita necessitariam de ser duplamente temporizados para fazer pausa ou repetir os dados. 0 termo duplamente temporizado significa que os que dois pontos de dados devem ser escritos na FIFO num ciclo de relógio único ou lidos da FIFO durante um ciclo d relógio único. Os circuitos resultantes não podem ser feitos operar sincronizadamente com o relógio de sistema uma vez que a frequência de relógio de escrita ou leitura deve ser duas vezes tão alta como a frequência do relógio do sistema. Além disso, a topologia comutável requer apenas um interpolador e uma FIFO para executar quer compressões quer expansões. Se o arranjo de comutação de circuito video descrito aqui não fosse usado, a situação de dupla temporização podia ser evitada apenas utilizando duas FIFO para conseguirem quer a compressão quer a expansão. Uma FIFO para expansões necessitaria de ser colocada em frente do interpolador e uma FIFO para compressões necessitaria de ser colocada após o interpolador.

circuito para compressão e expansão de dados video de acordo com um arranjo do invento, compreende uma memória de linha

646

RCA 86 373

FIFO e um interpolador. Um circuito de temporização gera sinais de controlo para escrita de dados na memória de linha e para a leitura de dados da memória de linha para comprimir e expandir os dados. 0 interpolador regulariza os dados comprimidos ou expandidos na memória de linha FIFO. Uma rede de comutação estabelece selectivamente o primeiro trajeeto de sinal, no qual a memória de linha antecede o interpolador para implementar a expansão de dados e um segundo trajeeto de sinal no qual o interpolador antecede a memória de linha para implementar a compressão de dados. A rede de comutação é controlada de acordo com formatos de visionamentos seleccionados requerendo compressão ou expansão, por exemplo por um microprocessador.

As figuras l(a)-l(i) são úteis para explicar diferentes formatos de visionamento numa televisão de écran largo.

A figura 2 é um diagrama de blocos de uma televisão de écran largo de acordo com características deste invento, e adaptada para funcionamento com exploração horizontal de 2f_H.

A figura 3 é um diagrama de blocos do processador de écran largo, representado na figura 2.

A figura 4 é um diagrama de blocos que mostra outros detalhes do processador de écran largo, representado na figura 3.

A figura 5 é um diagrama de blocos do processador imagem em imagem representado na figura 4.

A figura 6 é um diagrama de blocos da disposição de portas representada na figura 4 e que ilustra os trajectos do sinal principal, do sinal auxiliar e do sinal de saída.

As figuras 7 e 8 são diagramas de sincronismo, úteis para explicar a geração do formato de visionamento, representado na figura l(d), usando sinais completamente cortados.

A figura 9 é uma diagrama de blocos mostrando o trajeeto de sinal principal das figura 6 em maior detalhe.

646

RCA 86 373

-7A figura 10 é um diagrama de blocos mostrando o trajecto de sinal auxiliar da figura 6 em maior detalhe.

A figura 11 é um diagrama de blocos da secção de temporização e controlo de um processador imagem em imagem da figura 5.

A figura 12 é um diagrama de blocos dum circuito que gera o sinal interno 2f_H na conversão de lf_H para 2f_H.

A figura 13 é uma combinação de circuito e diagrama de blocos para o circuito de deflexão representado na figura 2.

A figura 14 é um diagrama de blocos do interface RGB, representado na figura 2.

a figura 15 representa formas de ondas úteis para explicarem a compressão video.

A figura 16 representa formas de onda úteis para explicarem a expansão video.

As várias partes da figura 1 representam algumas, mas não todas das várias combinações dos formatos de visionamento de imagem simples e múltipla que podem ser implementadas de acordo com as diferentes arranjos do invento. Os seleccionados para representação pretendem facilitar a descrição de circuitos particulares, que compreendem televisões de écran largo de acordo com os arranjos do invento. Para efeitos de conveniência na representação e discussão nisto aqui, uma relação de formato de visionamento convencional de entre largura por altura para uma fonte video ou sinal é geralmente julgada ser de 4x3, enquanto que uma relação de formato de visionamento de écran largo de entre largura por altura é geralmente julgado ser de 16x9. As arranjos do invento não estão limitadas por estas definições.

A figura l(a) representa uma televisão, de visão directa ou de projecção, que tem uma relação de formato de visionamento convencional de 4x3. Quando uma imagem de relação de formato de

646

RCA 86 373

visionamento de 16x9 é transmitida, como um sinal de relação de formato de visionamento de 4x3, aparecem barras pretas no topo e no fundo. Isto é usualmente designado como formato letra de forma. Neste exemplo, a imagem visionada é um pouco mais pequena relativamente à área de visionamento total disponível. Alternativamente, a fonte de relação de formato de visionamento de 16x9 é convertida antes da transmissão, para que ela encha a extensão vertical de uma superfície de formato de visionamento de 4x3. Contudo, muita informação será cortada dos lados esquerdo e/ou direito. Como uma alternativa adicional, a imagem letra de forma pode ser expandida verticalmente mas não horizontalmente, pelo que a imagem resultante evidenciará distorção por alongamento vertical. Nenhuma das três alternativas é particularmente atraente.

A figura l(b) mostra um écran de 16x9. Uma fonte video de relação de formato de visionamento de 16x9 será totalmente visionada, sem cortes e sem distorção. Uma imagem letra de forma de relação de formato de visionamento de 16x9, que está ela própria num sinal de relação de formato de visionamento de 4x3, pode ser progressivamente explorada por duplicação de linha ou adição de linha, de modo a proporcionar um visionamento mais largo com suficiente resolução vertical. Uma televisão de écran largo de acordo com este invento pode visionar um tal sinal de relação de formato de visionamento de 16x9 quer da fonte principal, da fonte auxiliar quer de uma fonte externa RGB.

A figura l(c) representa um sinal principal de relação de formato de visionamento de 16x9 no qual é visionada uma imagem inserida de relação de formato de visionamento de 4x3. Se tanto o sinal video principal como o auxiliar forem fontes de relação de formato de visionamento de 16x9, a imagem inserida pode também ter uma relação de formato de visionamento de 16x9. A imagem inserida pode ser visionada em posições muito diferentes.

A figura l(d) representa um formato de visionamento, em que os sinais video principal e auxiliar são visionados com a imagem da mesma dimensão. Cada zona de visionamento tem uma relação de

646

RCA 86 373

-9formato de visionamento de 8x9, que é com certeza diferente tanto da de 16x9 como da de 4x3. A fim de exibir uma fonte de relação de formato de visionamento de 4x3 numa tal zona de visionamento, sem distorção horizontal ou vertical, o sinal deve ser cortado nos lados esquerdo e/ou direito. A maior parte da imagem pode ser exibida, com menos cortes, se for tolerada alguma distorção da relação de aspecto por compressão horizontal da imagem. Compressão horizontal resulta no alongamento vertical de objectos na imagem. A televisão de écran largo de acordo com este invento pode proporcionar qualquer mistura de corte e distorção de relação de aspecto a partir de corte máximo com nenhuma distorção de relação de aspecto a nenhum corte com máxima distorção de relação de aspecto.

Limitações de amostragem de dados no trajecto de processamento do sinal video auxiliar complicam a geração de uma imagem de alta resolução a qual é tão larga em dimensão quanto o visionamento do sinal video principal. Podem ser desenvolvidos vários processos para superar estas complicações.

A figura l(e) é um formato de visionamento em que uma imagem de relação de formato de visionamento de 4x3 é visionada no centro de um écran de relação de formato de visionamento de 16x9. Barras escuras são evidentes nos lados esquerdo e direito.

A figura l(f) representa um formato de visionamento em que são visionadas simultaneamente uma imagem grande de relação de formato de visionamento de 4x3 e três imagens mais pequenas de relação de formato de visionamento de 4x3. Uma imagem mais pequena fora do perímetro da imagem grande é algumas vezes designada como uma POP, isto é uma imagem fora de imagem, em vez de um PIP, uma imagem em imagem. Os termos PIP ou imagem em imagem são utilizados nisto aqui para ambos os formatos de visionamento. Naquelas circunstâncias em que é fornecido televisão de écran largo com dois sintonizadores quer ambos internos quer um interno e um externo, por exemplo num gravador de cassetes video, duas das imagens visionadas podem visionar movimento em tempo real de acordo com a fonte. As restantes imagens podem ser visionadas no formato de quadro de

646 RCA 86 373 —10— imobilização. Será apreciado que a adição de sintonizadores adicionais e trajectos de processamento de sinal auxiliar adicionais podem proporcionar mais do que duas imagens em movimento. Será também apreciado que a imagem grande por um lado, e as três imagens pequenas por outro lado, podem ser comutadas em posição, como mostrado na figura l(g).

A figura l(h) representa uma alternativa em que a imagem de relação de formato de visionamento de 4x3 está centrada, e seis imagens mais pequenas de relação de formato de visionamento de 4x3 são visionadas em colunas verticais em ambos os lados. Como no formato anteriormente descrito, uma televisão de écran largo fornecido com dois sintonizadores pode proporcionar duas imagens em movimento. As restantes onze imagens estarão em formato de quadro imóvel.

A figura l(i) mostra um formato de visionamento que tem uma grelha de doze imagens de relação de formato de visionamento de 4x3. Um tal formato de visionamento é particularmente apropriado para um guia de selecção de canal, em que cada imagem é pelo menos um quadro de imobilização de um canal diferente. Como antes, o número de imagens em movimento dependerá do número de sintonizadores disponíveis e trajectos de processamento de sinal.

Os vários formatos mostrados na figura 1 são representativos, e não limitativos, e podem ser implementados por televisões de écran largo mostrado nos restantes desenhos e descrita em detalhe mais abaixo.

Um diagrama de blocos global para uma televisão de écran largo de acordo com os arranjos do invento, e adaptado para operar com exploração horizontal 2f_H, é mostrada na figura 2 e designado geralmente por 10. A televisão 10 compreende geralmente uma secção de entrada de sinais video 20, uma base ou microprocessador TV 216, um processador de écran largo 30, um conversor de lf_H a 2fjj 40, um circuito de deflexão 50, uma interface RGB 60, um conversor de YUV para RGB 240, um accionador de cinescópio 242, tubos de projecção ou de visão directa 244 e

646

RCA 86 373

-11uma fonte de energia 70. O agrupamento de vários circuitos em diferentes blocos funcionais é feita para efeitos de conveniência na descrição, e não pretende ser limitador da posição física relativa de tais circuitos entre si.

A secção de entrada de sinais video 20 está adaptada para receber uma pluralidade de sinais video compósitos de diferentes fontes video. Os sinais video podem ser comutados selectivamente para visionamento como sinais video principais e auxiliares. Um comutador RF 204 tem duas entradas de antena ANTl e ANT2. Estas representam entradas para a recepção tanto por antena aérea distante como por cabo. 0 comutador RF 2004 controla qual a entrada de antena que é fornecida a um primeiro sintonizador 206 e a um segundo sintonizador 208. A saída do primeiro sintonizador 206 é uma entrada para uma monopastilha 202, que executa um número de funções relativas à sintonia, deflexão horizontal e vertical e controlos video. A monopastilha particular apresentada é designada industrialmente como do tipo TA7730. 0 sinal video de banda de base VIDEO OUTPUT (saída video) desenvolvido na monopastilha e que resulta do sinal do primeiro sintonizador 206 é uma entrada tanto para o comutador video 200 como para a entrada TV1 do processador de écran largo 30. Outras entradas video de banda de base para o comutador video 200 são designadas por AUX1 e AUX2. Estas podem ser utilizadas para câmaras video, reprodutores de discos laser, reprodutores de cassetes video, jogos video e semelhantes. A saída do comutador video 200, que é controlada pelo base ou microprocessador TV 216 é designado por SWITCHED VIDEO (video comutado), O SWITCHED VIDEO é uma outra entrada para o processador de écran largo 30.

Com referência adicional à figura 3, um processador comutador SW1 de écran largo selecciona entre os sinais TV1 e SWITCHED VIDEO, como sinal video SEL COMP OUT (saída composta seleccionada) que é uma entrada para um descodificador Y/C 210. 0 descodificador Y/C 210 pode ser implementado como um filtro pente em linha adaptativo. Duas fontes video adicionais Sl e S2 são também entradas para o descodificador Y/C 210. Cada um dos Sl e S2 representam diferentes fontes S-VHS, e cada uma consiste de

646

RCA 86 373

-12sinais de luminância e crominância separados. Um comutador, que pode ser incorporado como parte do descodificador Y/C, ou que pode ser implementado como um comutador separado, que responde ao microprocessador TV 216 para seleccionar um par de sinais de luminância e crominância como saídas designadas por Y_M e C_IN respectivamente. 0 par seleccionado dos sinais de luminância e crominância é consequentemente considerado o sinal principal e é processado ao longo de um trajecto de sinal principal. As designações do sinal incluindo _M ou MN referem-se ao trajecto de sinal principal. 0 sinal de crominância C_IN é redireccionado pelo processador de écran largo de volta à monopastilha, para desenvolver sinais de diferença de cor U_M e V_M. Neste contexto, U é uma designação equivalente para ((R-Y) e V é uma designação equivalente para (B-Y). Os sinais Y_M, U_M, e V_M são convertidos para o formato digital no processador de écran largo para processamento de sinal adicional.

segundo sintonizador 208, definido funcionalmente como parte do processador de écran largo 30, desenvolve um sinal video de banda de base TV2. Um comutador SW selecciona entre os sinais SWITCHED VIDEO e TV2 como uma entrada para um descodificador Y/C 220. O descodificador Y/C 220 pode ser implementado como um filtro pente em linha adaptativo. Os comutadores SW3 e SW4 seleccionam entre as saídas de luminância e crominância do descodificador Y/C 220 e os sinais de luminância e crominância de uma fonte video externa Y_EXT e C_EXT respectivamente. Os sinais Y_EXT e C_EXT correspondem à entrada S-VHS Sl. 0 descodificador Y/C 220 e os comutadores SW3 e SW4 pode estar combinados como em alguns filtros pente em linha adaptativos. A saída dos comutadores SW3 e SW4 é consequentemente considerada o sinal auxiliar e é processado ao longo de um trajecto de sinal auxiliar. A saída de luminância seleccionada é designada Y_A. As designações de sinal incluindo _A, _AX e _AUX referem-se ao trajecto de sinal auxiliar. A crominância seleccionada é convertida para sinais de diferença de cor U_A e V_A. Os sinais Y_A, U_A e V_A são convertidos para formato digital para processamento de sinal adicional. A disposição de fonte de sinal video que comuta nos trajecto de sinal principal e auxiliar,

646

RCA 86 373 —13 — ,,-» maximiza flexibilidade gerindo a selecção da fonte para as diferentes partes dos diferentes formatos de visionamento de imagem.

Um sinal de sincronização compósito COMP SYNC, correspondendo a Y__M é fornecido pelo processador de écran largo a um separador síncrono 212. Os componentes de sincronização horizontal e vertical H e V respectívamente são entradas para um circuito de contagem decrescente vertical 214. 0 circuito de contagem decrescente vertical desenvolve um sinal de VERTICAL RESET (restabelecimento vertical) que é dirigido para dentro do processador de écran largo 30. 0 processador de écran largo gera um sinal de saída de restabelecimento vertical interno INT VERT RST OUT dirigido para a interface RGB 60. Um comutador na interface RGB 60 selecciona entre o sinal de saída de restabelecimento vertical interno e o componente de sincronização vertical da fonte externa RGB. A saída deste comutador é um componente de sincronização vertical seleccionado SEL_VERT_SYNC dirigido para o circuito de deflexão 50. Os sinais de sincronização horizontal e vertical do sinal video auxiliar são desenvolvidos pelo separador síncrono 250 no processador de écran largo.

conversor de lf_H para 2f_H 40 é responsável por converter sinais video entrelaçados para sinais não entrelaçados explorados progressivamente, por exemplo um em que cada linha horizontal é gerada por interpolação das linhas horizontais adjacentes do mesmo campo. Em alguns casos, a utilização de uma linha anterior ou a utilização de uma linha interpolada dependerá do nível de movimento que é detectado entre campos adjacentes ou quadros. 0 circuito conversor 40 funciona em conjunto com uma RAM (memória apenas de leitura) video 420. A RAM video pode ser utilizada para armazenar um ou mais campos de um quadro para possibilitar o visionamento progressivo. Os dados video convertidos como sinais Y_2f_H, U_2fjj e V_2fjj são fornecidos à interface RGB 60.

A interface RGB 60, mostrada mais detalhadamente na figura 15, possibilita a selecção dos dados video convertidos ou dados video externos RGB para visionamento pela secção de entrada de

646

RCA 86 373

sinais video. 0 sinal RGB externo é julgado ser um sinal de relação de formato de visionamento largo adaptado para exploração 2f_H. A componente de sincronização vertical do sinal principal é fornecido à interface RGB pelo processador de écran largo como INT VERT RST OUT, possibilitando que uma sincronização vertical seleccionada (f_Vm ou fy_ext) esteja disponível ao circuito de deflexão 50. O funcionamento da televisão de écran largo possibilita a selecção pelo utilizador de um sinal RGB externo, gerando-se um sinal de controlo interno/externo INT/EXT. Contudo, a selecção de uma entrada de sinal RGB externo, na ausência de um tal sinal, pode resultar no colapso vertical do quadro, e danos no tubo de raios catódicos ou tubos de projecção. Consequentemente, o circuito interface RGB detecta um sinal de sincronização externo, a fim de anular a selecção dé uma entrada externa RGB não existente. 0 microprocessador WSP 340 fornece também controlos de cor e matiz para o sinal RGB externo.

processador de écran largo 30 compreende uma imagem em imagem 320 para processamento de sinal especial do sinal video auxiliar. O termo imagem em imagem é algumas vezes abreviado como PIP ou pix-in-pix. Uma disposição de portas 300 combina os dados de sinal principal e auxiliar num grande variedade de formatos de visionamento, como mostrado pelos exemplos das figuras de l(b) a l(i). 0 circuito de imagem em imagem 320 e a disposição de portas 300 estão sob o controlo de um microprocessador de écran largo (WSP μΡ) 340 . O microprocessador 340 que responde ao microprocessador TV 216 através de um bus série. 0 bus série inclui quatro linhas de sinal, para dados, sinais de relógio, sinais de autorização e sinais de restabelecimento, o processador de écran largo 30 gera também um sinal vertical compósito de apagamento/restabelecimento, como um sinal castelo de areia de três níveis. Alternativamente, os sinais de apagamento e restabelecimento verticais podem ser gerados como sinais separados. Um sinal de apagamento compósito é fornecido à interface RGB pela secção de entrada de sinal video.

circuito de deflexão 50, exposto com maior detalhe na figura 14, recebe um sinal de restabelecimento vertical do processador de écran largo, um sinal de sincronização horizontal

646

RCA 86 373

2f_H seleccionado a partir da interface RGB 60 e sinais de controlo adicional a partir do processador de écran largo. Estes sinais de controlo adicional dizem respeito ao faseamento horizontal, ajustamento de dimensão vertical e ajustamento de cavilha este-oeste.. O circuito de deflexão 50 fornece impulsos de retorno 2f_H ao processador de écran largo 30, o conversor de lf_H para 2f_H 40 e o conversor de YUV para RGB 240.

As tensões de funcionamento para toda a televisão de écran largo são geradas por uma fonte de energia 70 que pode ser alimentada por uma fonte principal de corrente alternada.

O processador de écran largo 30 está mostrado com maior detalhe na figura 3. os principais componentes do processador de écran largo são uma disposição de portas 300, um circuito de imagem em imagem 301, conversores de analógico para digital e de digital para analógico, o segundo sintonizador 208, um microprocessador processador de écran largo 340 e um codificador de saída de écran largo 227. Detalhes adicionais do processador de écran largo, que são comuns tanto à base lf_H como ao 2f_H, por exemplo o circuito PIP, estão mostrados na figura 4. Um processador de imagem em imagem 320, que constitui uma parte significativa do circuito PIP 301, é mostrada com maior detalhe na figura 5. A disposição de portas 300 está mostrada com mais detalhe na figura 6. Uma pluralidade dos componentes mostrados na figura 3, que constituem partes dos trajectos de sinal principal e auxiliar, foram já descritos em detalhe.

segundo sintonizador 208 tem associado nele um estágio IF 224 e um estágio audio 226. 0 segundo sintonizador 208 opera também em conjunção com o WSP μΡ 340. O WSP μΡ 340 compreende uma secção de entrada saída I/O 340A e uma secção de saída analógica 340B. A secção I/O 340B fornece sinais de controlo de matiz e cor, o sinal INT/EXT para seleccionar a fonte video RGB externa e sinais de controlo para os comutadores de SW1 a SW6. A secção 1/0 controla também o sinal EXT SYNC DET da interface RGB para proteger o circuito de deflexão e tubo(s) de raios catódicos. A secção de saída analógica 340B fornece sinais de

646

RCA 86 373

-16controlo para dimensão vertical, ajustamento este-oeste e fase horizontal, através dos respectivos circuitos de interface 254, 256 e 258.

A disposição de portas 300 é responsável para combinar informação video dos trajectos de sinal principal e auxiliar para implementar um visionamento de écran largo compósito, por exemplo por um dos mostrados nas diferentes partes da figura l. A informação de relógio para a disposição de portas é fornecida por circuito fechado de bloqueio de fase 374, que funciona em conjunção com filtro de passagem de baixas frequências 376. O sinal video principal é fornecido ao processador de écran largo no formato analógico, e formato Y U V, como sinais designados por Y_M, U_M e V_M. Estes sinais principais são convertidos do formato analógico para o formato digital por conversores de analógico para digital 342 e 346, mostrados com mais detalhe na figura 4.

Os sinais de componente de cor são designados pelas designações genéricas U e V, que pode ser atribuídos quer aos sinais R-Y ou B-Y, quer aos sinais I e Q. A largura de banda da luminância amostrada está limitada a 8 MHz porque a frequência do dispositivo de relógio é de 1024f_H, que é aproximadamente de 16 MHz. Um conversor simples de analógico para digital e um comutador analógico podem ser utilizados para amostrar os dados de componente de cor porque os sinais U e V estão limitados a 500 kHz, ou 1,5 MHz para a largura I. A linha seleccionada UV_MUX para o comutador analógico, ou dispositivo de multiplexação 344, é um sinal de 8 MHz derivado dividindo-se o relógio do dispositivo por 2. Um início largo mono relógio de impulso de linha SOL restabelece sincronizadamente este sinal a zero no começo de cada linha video horizontal. A linha UV_MUX varia então de estado em cada ciclo de relógio através da linha horizontal. Dado que o comprimento de linha é um número ímpar de ciclos de relógio, o estado do UVMUX, uma vez iniciado, variará consistentemente 0, 1, 1, 1, ..., sem interrupção. Os fluxos de dados Y e UV fora dos conversores de analógico para digital 342 e 346 estão deslocados porque os conversores de analógico para

646

RCA 86 373 —17— digital têm cada um 1 ciclo de relógio de atraso. A fim de se adaptar a esta mudança de dados, a informação da acesso relógio do trajecto de processamento de sinal principal 304 deve ser atrasado de maneira semelhante. Se a informação da acesso relógio não fosse atrasada, os dados UV não seriam correctamente emparelhados quando apagados. Isto é importante porque cada par UV representa um vector. Um elemento U de um vector não pode ser emparelhado com um elemento V de um outro vector sem originar uma mudança de cor. Em vez disso, uma amostra V de um par anterior seria apagado juntamente com a amostra corrente U. Este processo de multiplexação UV é referido como 2:1:1, dado que há duas amostras de luminância para todos os pares de amostras de componente de cor (U,V). A frequência Nyquist tanto para U como para V é efectivamente reduzida para um meio da frequência Nyquist de luminância. Consequentemente, a frequência Nyquist da saída do conversor de analógico para digital para o componente de luminância é de 8 MHz, enquanto que a frequência Nyquist da saída do conversor analógico para digital para o componente de cor é de 4 MHz.

circuito PIP e/ou a disposição de portas podem incluir também meios para aumentarem a resolução dos dados auxiliares não opondo-se à compressão de dados. Uma pluralidade de esquemas de redução de dados e de restauração de dados foram desenvolvidos, incluindo por exemplo compressão de pixel (ponto) emparelhada e excitação e não excitação. Além do mais, são contempladas diferentes sequências de excitação envolvendo diferentes números de bits e diferentes compressões de pixel (ponto) emparelhados envolvendo números diferentes de bits. Um de uma pluralidade de esquemas de redução e restauração de dados particulares pode ser seleccionado pelo WSP μΡ 340 a fim de maximizar a resolução do video visionado para cada tipo particular de formato de visionamento de imagem.

A disposição de portas inclui interpoladores que funcionam em conjunção com memórias de linha, que podem ser implementados como FIFO 356 e 3558. 0 interpolador e as FIFO são utilizados para reamostrar o sinal principal como desejado. Um interpolador

646

RCA 86 373

-18adicional pode reamostrar o sinal auxiliar. Circuitos de sincronização e de relógio na disposição de portas controlam a manipulação dos dados de ambos os sinais principal e auxiliar, incluindo a sua combinação num único sinal video de saída tendo componentes Y_MX, U_MX e V_MX. Estes componentes de saída são convertidos para o formato analógico pelos conversores de digital para analógico 360, 362 e 364. 0 formato analógico dos sinais, designados Y, U e V, são fornecidos ao conversor de lf_H para 2f_H 40 para conversão para exploração não entrelaçada. Os sinais Y, U e V são também codificados para o formato Y/C pelo codificador 227 para definir um sinal de saída de relação de formato largo Y_OUT_EXT/C_OUT_EXT disponível nas tomadas do painel. O comutador SW5 selecciona um sinal de sincronização para o codificador 227 quer da disposição de portas, C_SYNC_MN, quer do circuito PIP, C_SYNC_AUX. O comutador SW6 selecciona entre Y_M e C_SYNC_AUX como sinal de sincronização para a saída de painel de écran largo.

Porções do circuito de sincronismo horizontal, são representadas com mais detalhe na figura 9. O comparador de fase 228, é parte de um inversor de bloqueio de fase, incluindo um filtro de baixa frequência 230, um oscilador de tensão controlada 232, um divisor 234 e um condensador 236. O oscilador de tensão controlada 232, funciona a 3 2fjj e em ligação a um ressonador de cerâmica, ou similar, 238. A saída do oscilador de tensão controlada é dividida por 32, de modo a proporcionar uma conveniente frequência, do segundo sinal de entrada, para o comparador de fase 228. A saída do divisor 234, é um sinal de sincronismo lf_H REF. Os sinais de sincronismo 32f_H REF e lf_H REF, são fornecidos a um contador 400, que divide por 16. Uma saída 2f_H, é fornecida a um circuito de duração de impulso 402. Um divisor 400 pré-estabelecido pelo sinal lf_H REF assegura que o divisor funcione sincronizadamente com o inversor de bloqueio de fase da secção de entrada dos sinais video. O circuito de duração de impulso 402, assegura que um sinal 2f_H REF, tem uma duração de impulso adequada, para assegurar um funcionamento conveniente do comparador de fase 404, por exemplo, um do tipo CA 1391, que é parte de um segundo inversor de bloqueio de fase, que inclui um

controlada 2f_H 408. 0 oscilador de tensão controlada 408, gera um sinal interno de sincronismo 2f_H, que é usado para conduzir a exploração contínuo do visor. 0 outro sinal de entrada para o comparador de fase 404, são os impulsos de retorno 2f_H, ou um sinal de sincronismo com ele relacionado. 0 uso do segundo inversor de bloqueio de fase, que inclui o comparador de fase 404, é útil, porque assegura que cada período de exploração 2f_H, é simétrico com cada período lf_H do sinal de entrada. De outro modo, o visor pode apresentar uma abertura no quadro, por exemplo, onde metade das linhas video estão deslocadas para a direita e metade para a esquerda.

circuito de deflexão 50, é representado com mais detalhe na figura 10. Um circuito 500, é fornecido, para ajuste do comprimento vertical do quadro, de acordo com a quantidade desejada de sobrexploração vertical, necessária para a implementação de diferentes formatos de visionamento. Como representado no diagrama, uma fonte de corrente contínua 502 fornece uma quantidade constante de corrente Ir&MP' ^{que carre<}?^{a um} condensador de rampa vertical 504. Um transístor 506, está ligado em paralelo com o condensador de rampa vertical, e descarrega periodicamente o condensador, que funciona em ligação com o sinal de reposição vertical. Na falta de ajustamento, a corrente IramP' fornece o máximo comprimento vertical disponível, ao quadro. Isto, pode corresponder ao ponto de sobrexploração vertical necessário ao preenchimento do visor de écran largo, por uma fonte de sinal com relação expandida de formato de visionamento 4x3, como representado na figura l(a). Até ao ponto em que menos comprimento vertical de quadro é requerido, uma fonte de corrente ajustável 580, diversifica uma quantidade variável de corrente ^ADJ -ÊRAMP' ^{moâo a} Φ¹® ° condensador de rampa vertical 504, carregue mais devagar e para um menor valor de pico. A fonte de corrente variável 508, funciona em ligação com um sinal de afinação de comprimento vertical, por exemplo, em forma analógica, gerado pelo circuito de controlo do comprimento vertical 1030, mostrado na figura 12. O ajuste do comprimento vertical 500, é independente de um ajuste manual de comprimento vertical

646

RCA 86 373

510, que pode ser implementado por um potenciómetro ou por um botão de ajuste na parte traseira do quadro de instrumentos. Em qualquer dos casos, a(s) bobina(s) de deflexão vertical 512 recebe(m) corrente de excitação com a intensidade conveniente. A deflexão horizontal é fornecida pelo circuito de ajuste de fase 518, pelo circuito de correcção do eixo este-oeste 514, pelo inversor do bloqueio de fase 2f_R 520 e pelo circuito de saída horizontal 516.

circuito interface RGB 60, é mostrado com mais detalhe na figura 11. 0 sinal que vai ser exibido em último lugar, vai ser seleccionado entre a saída do conversor lf_H para 2f_H 40, e uma entrada RGB exterior. Para finalidade da televisão de écran largo, aqui descrita, a entrada exterior RGB é suposta ter uma fonte de exploração contínuo, com relação larga de formato de visionamento. Os sinais RGB exteriores, e um sinal compósito de bloqueio, provenientes da secção de entrada dos sinais video 20, dão entrada num conversor de RGB para YUV 610. O sinal exterior compósito de sincronismo 2f_H para o sinal RGB exterior, é uma entrada para o separador de sinal exterior de sincronismo, 600. A selecção do sinal de sincronismo vertical é implementada pelo comutador 608. A selecção do sinal de sincronismo horizontal é implementada pelo comutador 604. A selecção do sinal video é implementada pelo comutador 606. Cada um dos comutadores 604, 606 e 608, age em resposta a um sinal de controlo interno/externo, gerado pelo WSP μΡ 340. A selecção de fontes de video internas ou externas, é uma selecção a fazer pelo utilizador. Porém, se um utilizador, inadvertidamente, selecciona uma fonte exterior RGB, quando tal fonte não está ligada ou activada, ou se a fonte exterior se desliga, o quadro vertical vai-se deformar e podem resultar sérios estragos no(s) tubo(s) de raios catódicos. Em conformidade, um detector de sincronismo exterior 602, verifica a presença de um sinal exterior de sincronismo. Na inexistência desse sinal, um sinal de controlo do comutador de cancelamento, é transmitido para cada um dos comutadores 604, 606 e 608, de modo a evitar a escolha duma fonte exterior RGB, se o sinal daí resultante não estiver presente, o conversor de RGB para YUV 610, também recebe sinais de controlo de cor e matiz do WSP μΡ 340.

2172 646

RCA 86 373

Uma televisão de écran largo de acordo com os arranjos do invento pode ser implementada com exploração horizontal lf_H em vez de exploração horizontal de 2f_H, no entanto um tal circuito não é representado. Um circuito de um f_H não quereria o conversor de um f_H para dois f_H e a interface RGB. Consequentemente não seria previsto o visionamento de um sinal RGB de relação de visionamento de formato largo externo a uma frequência de exploração de 2fjj. 0 processador de écran largo e o processador de imagem em imagem para o circuito lf_H seria muito similar. A disposição de portas podia ser substancialmente idêntica, apesar de nem todas as entradas e saídas serem utilizadas. Os vários esquemas de aperfeiçoamento de resolução descritos aqui podem ser geralmente aplicados indiferentemente a se a televisão opera com exploração de lf_H ou 2f_H.

A figura 4 é um diagrama de blocos, representando outros detalhes do processador de écran largo 30, mostrado na figura 3. Os sinais Y_A, U_A e V_A são entradas para o processador de imagem em imagem 320 , que pode incluir um circuito de processamento de resolução 370. A televisão de écran largo, de acordo com características deste invento, pode expandir ou comprimir o video. Os efeitos especiais, incorporados pelos diversos formatos compostos de visionamento representados, em parte, na figura 1, são criados pelo processador imagem em imagem 320, que pode receber sinais de dados de resolução, processados, Y_RP, U_RP e V_RP do circuito de processamento de resolução 370. 0 processamento da resolução não necessita de ser sempre utilizado, mas apenas durante os formatos de visionamento seleccionados. 0 processador imagem em imagem 320, é representado com mais detalhe na figura 5. Os componentes principais do processador imagem em imagem são, uma secção de conversão analógica digital 322, uma secção de entrada 324, um comutador rápido (FSW) e uma secção de bus 326, uma secção de controlo e sincronismo 328 e uma secção conversora digital analógica 330.

processador imagem em imagem 320, pode ser concretizado como uma variação melhorada dum circuito integrado básico CPIP, criado pela Thompson Consumer Electronics, Inc. 0 circuito ι

4/L

3Br

-2272 646

RCA 86 373 integrado básico CPIP é descrito com maior precisão numa publicação com o título The CTC 140 Picture in Picture (CPIP) Technical Training Manual, disponível através da Thomson Consumer Electronics, Inc., Indianapolis, Indiana. Um número de características especiais ou efeitos especiais são possíveis, sendo os próximos, representativos. 0 efeito especial básico é uma imagem grande, tendo uma imagem pequena sobrepondo uma porção dessa imagem grande, como representado na figura l(c). As imagens grande e pequena podem resultar do mesmo sinal video, de sinais videos diferentes e podem ser trocadas ou mudadas de posição entre si. Falando de um modo geral, o sinal audio é comutado de modo a corresponder sempre à imagem grande. A imagem pequena pode ser movimentada para qualquer posição no écran, ou pode saltar por um número de posições predeterminadas. Uma característica da ampliação progressiva, é a de aumentar e diminuir o tamanho da imagem pequena, para, por exemplo, um qualquer número de tamanhos pré-fixados. Numa dada situação, como por exemplo, no formato de visionamento mostrado na figura l(d), temos as imagens pequena e grande com o mesmo tamanho.

Num modo de imagem única, como por exemplo a mostrada nas figuras l(b), l(e) ou l(f), um utilizador pode ampliar progressivamente, no conteúdo da imagem única, por exemplo, em saltos com uma relação de 1,0:1 para 5,0:1. Enquanto que no modo de ampliação progressiva, um utilizador pode procurar ou usar um efeito panorâmico através do conteúdo da imagem, permitindo que a imagem, no écran, se mova através de diferentes áreas da cena. Em qualquer dos casos, tanto a imagem pequena, como a imagem grande, como a imagem ampliada, podem ser visionadas num quadro em estado estacionário (formato de imagem parada). Esta função permite um formato estroboscópico, onde os últimos nove quadros do video podem ser repetidos no écran. A velocidade de repetição do quadro, pode ser mudada de 30 quadros por segundo, para zero quadros por segundo.

O processador de imagem em imagem, usado na televisão de écran largo, de acordo com outra disposição do invento, difere da presente configuração do circuito integrado básico CPIP, descrito

646

RCA 86 373

acima. Se o circuito integrado básico CPIP, fosse usado com uma televisão com écran 16x9, e sem um circuito de aceleração de video, as imagens inseridas exibiriam distorção do formato de imagem devido à efectiva expansão 4/3 vezes horizontal, resultante da exploração ao longo do écran mais largo 16x9. Os objectos na imagem, ficariam alongados horizontalmente. Se um circuito de aceleração exterior fosse utilizado, não haveria distorção do formato de imagem, mas a imagem não preencheria a totalidade do écran.

Os processadores imagem em imagem existentes, baseados no circuito integrado básico CPIP, que são usados em televisões convencionais, funcionam de uma maneira particular, tendo consequências indesejáveis. 0 sinal video recebido é amostrado por um relógio de 640f_H, que é bloqueado por um sinal de sincronismo horizontal da fonte video principal. Noutras palavras, os dados armazenados na RAM video, associada com o circuito integrado CPIP, não são amostrados ortogonalmente, no que diz respeito à fonte auxiliar de video recebida. Isto é uma limitação fundamental no método de sincronismo de quadro do CPIP básico. A natureza não ortogonal da velocidade de amostragem da entrada, resulta em erros de desvio dos dados amostrados. A limitação resulta da utilização da RAM video com o circuito integrado CPIP, que deve usar o mesmo relógio para escrever e ler dados. Quando os dados da RAM video, tal como a RAM video 350, são exibidos, os erros de desvio são vistos como distorção aleatória da imagem, ao longo das margens verticais da imagem e são, geralmente consideradas, muito prejudiciais.

processador de imagem em imagem 320, de acordo com arranjos do invento e, ao contrário do circuito integrado básico CPIP, está adaptado para compressão assimétrica dos dados video, numa pluralidade de modos de visionamento seleccionáveis. Neste modo de funcionamento, as imagens são comprimidas 4:1 na direcção horizontal e 3:1 na direcção vertical. Este modo assimétrico de compressão produz formatos de imagem distorcidos para armazenamento na RAM video. Os objectos, nas imagens, são apertados horizontalmente. Porém, se estas imagens forem lidas

646

RCA 86 373

normalmente, como por exemplo no modo de exploração de canal para exibição num écran com relação de formato de visionamento de 16x9, a imagem aparece correctamente. A imagem preenche o écran e não há distorção do formato de imagem. 0 modo de compressão assimétrica, de acordo com características deste invento, torna possível a criação de formatos especiais de visionamento, num écran 16x9, sem circuitos de aceleração exteriores.

A figura 11 é um diagrama de blocos da secção de temporização em controlo 328 do processador imagem em imagem por exemplo uma versão modificada da pastilha CPIP atrás descrita, que inclui um circuito de dizimação 328C para implementar a compressão assimétrica como um de uma pluralidade de modos de visionamento seleccionáveis. Os modos de visionamento restantes podem proporcionar imagens auxiliares de diferentes tamanhos. Cada um dos circuitos de dizimação horizontal e vertical compreende um contador que está programado para um factor de compressão a partir de uma tabela de valores sobre o controlo da WSP μΡ 340. a gama dos valores pode ser de 1:1, 2:1, 3:1 e assim por diante. Os factores de compressão podem ser simétricos ou assimétricos dependendo de como a tabela é estabelecida, o controlo das relações de compressão pode também ser implementado por circuitos de dizimação totalmente programáveis de uso geral, sob o controlo da WSP μΡ340.

Em modos PIP de écran cheio, o processador imagem em imagem, em conjunto com um oscilador de livre funcionamento 348, vai buscar a entrada Y/C de um descodificador, por exemplo, um filtro de pente de linha adaptável, descodifica o sinal em componentes de cor, Y, U e V, e gera impulsos de sincronismo horizontal e vertical. Estes sinais são processados no processador imagem em imagem para os diversos modos de écran cheio, tais como, modo de ampliação progressiva, modo estacionário e modo de exploração de canal. Durante o modo de exploração de canal, por exemplo, o sincronismo horizontal e vertical, presentes pela secção de entrada dos sinais video, terão muitas descontinuidades, porque os sinais amostrados ( canais diferentes ) terão impulsos de sincronismo não relacionados e serão comutados em momentos

646

RCA 86 373

-25semelhantemente aleatórios no tempo. Portanto, o relógio de amostragem (e o relógio de leitura/escrita da RAM video) é determinado pelo oscilador de livre funcionamento. Para os modos estacionário e de ampliação progressiva, o relógio de amostragem será bloqueado através do sincronismo horizontal video recebido, o qual, nestes casos especiais, é o mesmo que para a frequência do relógio de visionamento.

Referindo novamente a figura 4, as saídas Y, U e V, e C_SYNC, (sincronismo composto), do processador imagem em imagem, em forma analógica, podem ser recodifiçados em componentes Y/C, pelo circuito codificador 366, que funciona em conjugação com um oscilador 380, de 3.58 MHz. Este sinal Y/C_PIP_ENC pode ser ligado a um comutador Y/C, que não é mostrado na figura, o que permite aos componentes recodifiçados Y/C, serem substituídos por componentes Y/C do sinal principal. Daqui para a frente, os sinais Y,U,V PIP, codificados e os sinais de sincronismo, seriam a base para sincronização horizontal e vertical no resto do chassis. Este modo de funcionamento é apropriado para a implementação de um modo de ampliação progressiva para o PIP, baseado no funcionamento do interpolador e da FIFO, no trajecto do sinal principal.

Com referência adicional à figura 5, o processador imagem em imagem 320, compreende uma secção de conversão analógica digital 322, uma secção de entrada 324, um comutador rápido FSW e uma secção de controlo de bus 326, uma secção de controlo e sincronismo 328 e uma secção de conversão digital analógica 330. De modo geral, o processador imagem em imagem 320, digitaliza o sinal de video em luminância (Y) e em diferentes sinais de cor (U,V), subamostrando e armazenando os resultados numa RAM video 350, de 1 megabit, como acima descrito. A RAM video 350, associada com o processador imagem em imagem 320, tem uma capacidade de memória de 1 megabit, que não é suficientemente espaçosa para armazenar um campo completo de dados video, com amostras de 8 bits. Capacidade de memória aumentada tende a ser cara e pode necessitar de circuitos de controlo mais complexos. 0 menor número de bits por amostra, no canal auxiliar, representa

-26uma redução na resolução de quantificação, ou na largura de banda, no que diz respeito ao sinal principal, que é inteiramente processado com amostras de 8 bits. Esta redução efectiva da largura de banda, não é, normalmente, um problema quando a imagem auxiliar visionada é relativamente pequena, mas pode causar problemas se a imagem auxiliar visionada for maior, se por exemplo, tiver o mesmo tamanho da imagem principal visionada. 0 circuito de processamento de resolução 370, pode implementar selectivamente, um ou mais esquemas para realçar a resolução de quantificação ou a largura de banda efectiva, ou os dados auxiliares de video. Um determinado número de esquemas de redução e recuperação de dados foram criados, incluindo, por exemplo, compressão de pontos de imagem emparelhados, excitação e não excitação. Um circuito de não excitação seria disponível a jusante da RAM video 350, por exemplo, no trajecto do sinal auxiliar da disposição de portas, como abaixo explicado com mais detalhe. Além disso, são contempladas diferentes sequências de excitação e não excitação, envolvendo diferentes números de bits e diferentes compressões de pontos de imagem emparelhados envolvendo um diferente número de bits. Um número particular de esquemas de redução e recuperação de dados, pode ser seleccionado pelo WSP μΡ, de modo a maximizar a resolução do visionamento video para cada espécie particular de formato de visionamento da imagem.

Os sinais de luminância e diferença de cor, do sinal auxiliar, são armazenados, com o modelo 8:1:1, Y,U,V de seis bits, numa RAM video 350, que é parte de um processador de imagem em imagem. Por outras palavras, cada componente é quantificado em amostras de seis bits. Existem oito amostras de luminância para cada par de diferentes amostras de cor. 0 processador imagem em imagem 320, é operado num modo onde os dados video recebidos são amostrados com uma velocidade de relógio de 640f_H, bloqueado pelo sinal de sincronismo video auxiliar. Neste modo, os dados armazenados na RAM video 350, são amostrados ortogonalmente. Quando os dados são lidos à saída da RAM video 350 do processador imagem em imagem, são lidos usando o mesmo relógio de 640f_H bloqueado pelo sinal auxiliar de video recebido. Porém, embora estes dados sejam amostrados e armazenados ortogonalmente, e

646

RCA 86 373 —27— possam ser lidos à saída ortogonalmente, não podem ser enviados directamente da RAM video 350, para visionamento ortogonal, visto gue as fontes de video auxiliares e principais são de natureza assíncrona. As fontes de video auxiliares e principais só podem ser síncronas no caso de serem sinais de visionamento resultantes da mesma fonte video.

É requerido processamento adicional para sincronizar o canal auxiliar, que é a saída de dados da RAM video 350 para o canal principal. Referindo de novo a figura 4, dois trincos de 4 bits 352a e 352b são utilizados para recombinarem os blocos de dados de 8 bits do acesso de saída de 4 bits da RAM Video. Os trincos de 4 bits reduzem também a frequência de relógio de dados de 1280f_H para 640f_H.

De modo geral o visor video e o dispositivo de deflexão são sincronizados com o sinal video principal. O sinal video principal deve ser acelerado como explicado atrás para preencher o visor de écran largo, o sinal vidro auxiliar deve ser sincronizado verticalmente com o primeiro sinal video e com visor vidro, o sinal video auxiliar pode ser retardado de uma fraeção de um período de campo numa memória de campo e em seguida expandido numa memória de linha. A sincronização dos dados video auxiliares com os dados video principais é conseguida utilizando a RAM video 350 como uma memória de campo e um primeiro dispositivo de memória de linha primeiro entrado (FIFO) 354 para expandir o sinal. O tamanho da FIFO 354 é 2548x8. 0 tamanho da FIFO está relacionado com a capacidade de armazenagem de linha mínima concebida de modo a ser razoavelmente necessária apara evitar colisões de ponteiro de leitura/escrita. As colisões de ponteiro de leitura/escrita ocorrem quando dados antigos são lidos da FIFO antes dos novos dados terem uma oportunidade de serem escritos na FIFO. As colisões de ponteiro de leitura/escrita ocorrem também quando dados novos são sobrepostos na memória antes dos dados antigos terem uma oportunidade de serem lidos da FIFO.

Os blocos de dados DATA_PIP de 8 bits da RAM video 350 são

646

RCA 86 373

-28escritos na FIFO de 2048x8 354 cora o mesmo relógio de 640fjj de processador de imagem em imagem que foi usado para amostrar os dados video, isto é o relógio de 640 f_H que é bloqueado para o sinal auxiliar em vez de para o sinal principal. A FIFO 354 é lida utilizando o relógio de visor de 1024 f_H, que é bloqueado para o componente de sincronização horizontal do canal video principal. A utilização de uma memória de linha múltipla (FIFO) que tenha relógios de acesso de leitura e escrita independentes permite aos dados que firam amostrados ortogonalmente a uma primeira frequência serem apresentados ortogonalmente a uma segunda frequência. A natureza assíncrona dos relógios de leitura e escrita, no entanto, requer que sejam dados passos para evitar a colisões de ponteiro de leitura/escrita.

O trajecto de sinal principal 304, o trajecto de sinal auxiliar 306 e o trajecto de sinal de saída 312 da disposição de portas 300 são mostradas em forma de diagrama de blocos na figura 6. A disposição de portas compreende também um circuito de temporização/sincronização 320 e um descodificador WSP μΡ 310. As linhas de saída de dados e endereços do descodificador WSP μΡ 310, identificadas como WSP DATA, são fornecidos a cada um dos circuitos e trajectos identificados acima bem como para o processador de imagem em imagem 320 e circuito de processamento de resolução 370. Apreciar-se-á que certos circuitos quer sejam ou não sejam definidos como sendo parte da disposição de portas é inteiramente uma questão de conveniência para facilitar a explicação dos arranjos do invento.

A disposição de portas é responsável pelo expanção, compressão e corte dos dados video do canal video principal, quando e se necessário, para implementar diferentes formatos de visionamento de imagem. 0 componente de luminância Y_MN é armazenado numa memória de linha primeiro a entrar, primeiro a sair (FIFO) 356, durante um período de tempo que depende da natureza da interpolação do componente de luminância. Os componentes combinados de crominância U/V_MN são armazenados na FIFO 358. Os componentes de luminância e crominância do sinal auxiliar YJPIP UJPIP e V_PIP, são criados pelo desmultiplexador

646

RCA 86 373

29355. 0 componente de luminância sofre um processamento de resolução, como desejado, no circuito 357 e é aumentado tanto quanto o necessário pelo interpolador 359 criando um sinal de saída Y_AUX.

Nalguns casos, o sinal auxiliar do visionamento será tão grande quanto o sinal principal do visionamento, como representado na figura l(d). As limitações de memória associadas com o processador imagem em imagem e com a RAM video 350, não conseguem arranjar um número suficiente de pontos de dados, ou pontos de imagem, de modo a preencher uma tão grande área de visionamento. Nestas circunstâncias, o circuito de processamento de resolução 357, pode ser usado para recuperar pontos de imagem para o sinal video auxiliar, para substituir os que foram perdidos durante a compressão ou redução de dados. 0 processamento de resolução pode corresponder ao processamento de resolução levado a cabo pelo circuito 370 representado na figura 4. Como exemplo, o circuito 370, pode ser um circuito de excitação e o circuito 357 um circuito não excitação.

Os dados de entrada video auxiliares são amostrados numa taxa 640f_H e armazenados na RAM video 350. Os dados auxiliares são extraídos da RAM video 350 e são designados VRAM_OUT. O circuito PIP 301 tem também a capacidade de reduzir horizontalmente e verticalmente a imagem auxiliar segundo factores inteiros iguais, assim como assimetricamente. Com mais referência à figura 12, os dados de canal auxiliar são retidos e sincronizados para o video digital de canal principal pelos trincos de 4 bits 352A e 352B, pela FIFO auxiliar 354, pelo circuito temporizador 369 e pelo circuito de sincronização 368. Os dados VRAM_OUT são classificados em Y (luminância), U, V (componentes de cor), e FSW_DAT (dados de comutador rápido) pelo desmultiplexador 355. 0 FSW_DAT indica qual o tipo de campo foi escrito na RAM video. O sinal PIP_FSW é recebido directamente do circuito PIP e aplicado ao circuito de controlo de saída 321 para determinar qual o campo extraído da RAM video que será visionado durante os modos de imagem pequena.

646

RCA 86 373

canal auxiliar é amostrado à velocidade de 640f_H, enquanto que o canal principal é amostrado à velocidade de 1024f_H. 0 canal auxiliar FIFO 354, converte os dados recebidos à velocidade de amostragem do canal auxiliar, para a velocidade de relógio do canal principal. Neste processo, o sinal video sofre uma compressão de 8/5 (1024/640). Isto é mais que a compressão de 4/3 necessária para a exibição correcta do sinal do canal auxiliar. Portanto, o canal auxiliar deve ser aumentado pelo interpolador 359, para que a exibição duma imagem pequena em 4x3 seja correcto. 0 interpolador 359 é controlado pelo circuito de controlo do interpolador 371, o qual, por sua vez, funciona em ligação com o WSP μΡ 340 . A quantidade de expansão do interpolador, requerida, é de 5/6. o factor de expansão X é determinado da seguinte maneira:

X = (640/1024) * (4/3) = 5/6

Os componentes de crominância U_PIP e VPIP, são atrasados pelo circuito 367, por um período de tempo dependente da natureza da interpolação do componente de luminância, gerando sinais de saída U_AUX e V_AUX. Os respectivos componentes Y, U e V dos sinais principal e auxiliar são combinados nos respectivos multiplexadores 315, 317 e 319 no trajecto do sinal de saída 312, através do controlo dos sinais de permissão de leitura provenientes das FIFO 354, 356 e 358. Os multiplexadores 315, 317 e 319 funcionam em ligação com o circuito de controlo de saída dos multiplexadores 321. O circuito de controlo de saída dos multiplexadores 321, funciona em ligação com um sinal de relógio, um sinal de início de linha, um sinal de contador de linha horizontal, o sinal de reposição do bloqueio vertical e com a saída do comutador rápido do processador imagem em imagem e do WSP μΡ 340. Os componentes de luminância e de crominância, multiplexados, Y_MX, U_MX e V_MX, são fornecidos aos respectivos conversores digitais analógicos 360, 362 e 364, respectivamente. Os conversores analógicos digitais são seguidos por filtros de baixa frequência 341, 343 e 345 respectivamente, representados na

F

646

RCA 86 373

-31figura 4. As diversas funções do processador imagem em imagem, da disposição de portas e do circuito de redução de dados, são controlados pelo WSP μΡ 340. 0 WSP μΡ 340, funciona em ligação com o TV μΡ 216, sendo ligado através de um bus em série. O bus em série pode ser um bus de quatro fios, como mostrado, tendo linhas para dados, sinais de relógio, sinais de permissão e sinais de reposição. O WSP μΡ 340, comunica com os diferentes circuitos da disposição de portas através do descodificador WSP μΡ 310.

Num caso, é necessário comprimir o video 4x3 NTSC com um factor de 4/3, para evitar distorção do formato de imagem da imagem exibida. Noutro caso, o video pode ser expandido de modo a realizar operações de ampliação horizontal, normalmente acompanhados por ampliação vertical. Operações de ampliação horizontal até 33%, podem ser conseguidas reduzindo as compressões para menos de 4/3. Um interpolador de amostragem é utilizado para recalcular o video recebido, para novas posições dos pontos de imagem, porque a largura de banda da luminância video, até 5.5 MHz para o formato S-VHS, ocupa uma grande percentagem da frequência de distorção de imagem de Nyquist, que é de 8 MHz para um relógio de 1024 f_H.

Como representado na figura 6, os dados de luminância Y_MN são dirigidos através de um interpolador 337, no trajecto do sinal principal 304, que recalcula valores de amostragem baseado na compressão ou expansão do video. A função dos comutadores ou selectores de trajecto, 323 e 331, é de inverter a topologia do trajecto do sinal principal 304 no que diz respeito às posições relativas da FIFO 356, e do interpolador 337. Em particular, estes comutadores seleccionam se o interpolador 337 precede a FIFO 356, como requerido para compressão da imagem, ou se a FIFO 356 precede o interpolador 337, como requerido para expansão da imagem. Os comutadores 323 e 331, funcionam em ligação com um circuito de controlo de trajecto 335, que por sua vez funciona em ligação com o WSP μΡ 340. Será lembrado que o sinal auxiliar de video é comprimido para armazenamento na RAM video 350, e só a expansão é necessária para fins práticos. Em conformidade, não

646

RCA 86 373

são requeridos comutadores com funções semelhantes no trajecto do sinal auxiliar.

trajecto de sinal principal é mostrado em maior detalhe na figura 9. 0 comutador 323 é implementado por dois multiplexadores 325 e 327. 0 comutador 331 é implementado pelo multiplexador 333. Os três multiplexadores respondem ao circuito de controlo de encaminhamento 335 que responde ele próprio ao WSP μΡ 340. O circuito horizontal de temporização/sincronização 339 gera sinais de temporização que controlam a escrita e a leitura de FIFO bem como os trincos 347 e 351, e o multiplexador 353. 0 sinal de relógio CLK e o arranque do sinal de linha SOL são gerados pelo circuito de temporização/sincronização 320. Um circuito de controlo de analógico para digital 369 responde ao Y_MN do WSP μΡ 340 e ao bit mais significativo de UV_MN.

Um circuito de controlo de interpolador 349 gera valores de posição de pixel (K), ponderação de filtro de compensação de interpolador (C) e informação de bloqueio de relógio CGY para a luminância e CGUV para os componentes de cor. É a informação de bloqueio que faz a pausa (dizima) ou repete os dados de FIFO para permitir às amostras não serem escritas em alguns blocos para efectuarem compressão ou algumas amostras serem lidas múltiplas vezes para expansão.

Uma tal compressão está representada na figura 15. A linha LUMA__RAMP_IN representa os dados de video de rampa de luminância a serem escritos na FIFO. 0 sinal WR_EN_MN_Y é altamente activo significando que quando este sinal é alto os dados estão a ser escritos na FIFO. Cada quarta amostra é inibida de ser escrito na FIFO. A linha distorcida LUMA_RAMP_ALT representa os dados de rampa como seriam lidos da FIFO, se os dados não fossem primeiro interpolados. Note-se que a inclinação média da leitura de rampa da FIFO de luminância é 33% mais inclinada do que a rampa de entrada. Note-se também que 33% do tempo de leitura menos activo é requerido para ler a rampa quando for requeridos escrever os dados. Isto constitui a compressão 4/3. É a função do interpolador 337 recalcular as amostras de luminância a serem

regularizados em vez de serem distorcidos. As expansões podem ser executadas exactamente da maneira oposta às compressões. No caso das compressões o sinal que permite a escrita tem informação de bloqueio de relógio fixada no mesmo na forma de impulso de inibição. Para dados de expansão a informação de bloqueio de relógio é aplicada ao sinal de permissão de leitura, isto fará a pausa dos dados á medida que os mesmos são lidos da FIFO 356, como mostrado na figura 16. A linha LUMA_RAMP_IN representa os dados antes de serem escritos na FIFO 356 e a linha distorcida LUMA_RAMP_ALT representa os dados guando os mesmos são lidos na FIFO 356. Neste caso é a função do interpolador que permite à FIFO 356 recalcular os dados amostrados dos distorcidos para regularização a expansão. No caso de expansão os dados devem fazer pausa enquanto estão a ser lidos da FIFO 356 e enquanto estão a ser temporizados através do interpolador 337. Isto é diferente no caso de compressão em que os dados são continuamente temporizados através do interpolador 337. Para ambos os casos, compressão e expansão, as operações de bloqueio de relógio podem ser facilmente executadas de uma maneira síncrona, isto é os eventos podem ocorrer com base nos bordos elevando-se do relógio de dispositivo 1024 f_H.

Existe um certo número de vantagens nesta topologia para interpolação de luminância. As operações de bloqueio de relógio nomeadamente a dizimação de dados e a repetição de dados podem ser executadas de uma maneira síncrona. Se uma maneira topologia de dados video comutável não fosse utilizada para permutar as posições do interpolador e da FIFO, os relógios de leitura ou escrita necessitariam de ser temporizados duas vezes para fazer pausa ou repetir os dados. 0 termo temporizados duas vezes significa que dois pontos de dados devem ser escritos na FIFO num único ciclo de relógios ou lidos da FIFO durante um único ciclo de relógio. Os circuitos resultantes não podem ser feitos de modo a operar sincronizadamente com o relógio do dispositivo, apesar da frequência de relógio de leitura ou escrita poder ser duas vezes tão elevada como a frequência de relógio do dispositivo. Além do mais, a topologia comutável requer apenas um interpolador

646

RCA 86 373

e uma FIFO para executar tanto compressões como expansões. Se o arranjo de comutação video descrito aqui n ao fosse usado a situação de temporização dupla podia ser evitada apenas utilizando duas FIFO para alcançar a funcionalidade tanto da compressão como da expansão. Uma FIFO para expansões necessitaria de ser colocada em frente do interpolador e uma FIFO para compressões necessitaria de ser colocada após o interpolador.

A interpolação do sinal auxiliar acontece no trajecto do sinal auxiliar 306. 0 circuito PIP 301, manipula uma memória de quadro Y,U,V, 8:1:1, com 6 bits, RAM video 350, para armazenar dados video recebidos. A RAM video 350, guarda dois quadros de dados video numa diversidade de posições de memória. Cada posição de memória guarda oito bits de dados. Em cada posição de 8 bits, há uma amostra de Y (luminância) com 6 bits (amostrada a 640fjj) e 2 outros bits. Estes dois outros bits, guardam os dados do comutador rápido, ou uma parte da amostra U ou V (amostrada a 80fjj). Os valores de dados do comutador rápido indicam que tipo de quadro foi introduzido na RAM video. Uma vez que há dois quadros com dados armazenados na RAM video 350, e toda a RAM video 350 é lida durante o período de visionamento, ambos os quadros são lidos durante a exploração do visor. O circuito PIP 301, vai determinar qual o quadro que vai ser lido da memória, para ser visionado, através da utilização dos dados do comutador rápido, o circuito PIP, lê sempre o tipo de quadro oposto ao que está a ser escrito, para ultrapassar um problema de interrupção de movimento. Se o tipo de quadro que está a ser lido é o tipo oposto do quadro que está a ser exibido, então o quadro par, armazenado na RAM video 350, é invertido, apagando a linha de cima do quadro, quando o quadro estiver a ser lido da memória. O resultado é que a imagem pequena mantém um entrelaçamento correcto sem interrupção de movimento.

circuito de relógio/sincronismo 320, gera sinais de leitura, de escrita e de permissão, necessários para operar as FIFO 354, 356 e 358. As FIFO para os canais principal e auxiliar têm permissão para escrever dados para armazenamento, para aquelas porções de cada linha video, que é requerida para

646

RCA 86 373

subsequente visionamento. Os dados são escritos ou do canal principal ou do auxiliar, mas não de ambos, como seja necessário, de modo a combinar os dados de cada fonte na mesma linha ou linhas video do visor. A FIFO 354, do canal auxiliar é escrita sincronizadamente com o sinal auxiliar de video, mas é lido à saída da memória, sincronizadamente com o sinal principal de video. Os componentes do sinal principal de video são lidos para a FIFO 356 e 358, sincronizadamente com o sinal principal de video e são lidos à saída da memória, sincronizadamente com o video principal. Quantas vezes a função de leitura é ligada para trás e para a frente entre os canais principal e auxiliar é uma função do efeito especial particular que for escolhido.

A geração de diferentes efeitos especiais tais como imagens cortadas de lado a lado, é conseguida através da manipulação dos sinais de controlo de permissão de leitura e escrita para a memória de linha FIFO O processo para este formato de visionamento está representado nas figuras 7 e 8. No caso da exibição de imagens cortadas lado a lado, o sinal de controlo de permissão de escrita (WR_EN_AX) para a FIFO 354, 2048x8, do canal auxiliar está activo para (1/2)x(5/12) = 5/12 ou, aproximadamente 41% do período de visionamento da linha útil (pós-aceleração), ou 67% do período de linha útil do canal auxiliar (pré-aceleração), como representado na figura 7. Isto corresponde a, aproximadamente, 33% de corte (aproximadamente 67% de imagem útil) e a uma expansão de sinal do interpolador de 5/6. No canal video principal, representado na parte superior da figura 8, o sinal de controlo de permissão de escrita (WR_EN_MN_Y), para a FIFO 356 e 358 910x8, está activo para (l/2)x(4/3) = 0,67 ou 67% do período de visionamento da linha útil. Isto corresponde a, aproximadamente, 33% de corte e uma relação de compressão de 4/3 a ser executada no canal video principal pelas FIFO 910x8.

Em cada uma das FIFO, os dados video são armazenados temporariamente de modo a serem lidos num determinado ponto, particular, no tempo. A região activa do tempo, onde os dados podem ser lidos à saída de cada FIFO, é determinada pelo formato de visionamento escolhido. No exemplo representado, do modo

646

RCA 86 373

cortado lado a lado, o canal principal de video é exibido na metade esquerda do visor, e o canal auxiliar de video é exibido na metade direita do visor. As porções arbitrárias das formas de onda do video são diferentes, como representado, para os canais principal e auxiliar. 0 sinal de controlo de permissão de leitura (RD_EN_MN) das FIFO 910x8 do canal principal está activo para 50% do período de visionamento da linha útil, do visor, começando com o início do video activo seguindo imediatamente a entrada posterior de video. 0 sinal de controlo de pe permissão de leitura, do canal auxiliar (RDEN ΑΧ), está activo para os outros 50% do período de visionamento da linha útil, começando com a margem descendente do sinal RD_EN_MN e acabando com o início da entrada dianteira do canal principal de video. Pode ser constatado que os sinais de controlo de permissão de escrita, estão sincronizados com os seus respectivos dados de entrada FIFO (principal ou auxiliar), enquanto que os sinais de controlo de permissão de leitura estão sincronizados com o canal principal de video.

O formato de visionamento representado na figura l(d) é particularmente desejado, uma vez que permite às duas imagens que preenchem quase completamente o visor, a exibição num formato lado a lado. 0 visionamento é particularmente eficaz e apropriado para um visor com relação larga de formato de visionamento, por exemplo em 16x9. A maioria dos sinais NTSC, são representados com um formato 4x3, o que, claro, corresponde a 12x9. Duas imagens NTSC com relação de formato de visionamento de 4x3, podem ser apresentadas no mesmo visor com relação de formato de visionamento de 16x9, ou cortando as imagens em 33% ou comprimindo as imagens em 33% e introduzindo distorção do formato de imagem. Dependendo da preferência do utilizador, a relação corte de imagem distorção do formato de imagem, pode ser ajustada algures entre os limites de 0% e de 33%. Como exemplo, duas imagens lado a lado podem ser apresentadas com 16,7% de compressão e 16,7% de corte.

tempo de visionamento horizontal para um visor com relação de formato de visionamento de 16x9 é o mesmo que para um visor com relação de formato de visionamento de 4x3, porque ambos têm

646

RCA 86 373

uma duração nominal de linha de 62,5 microssegundo. Em conformidade, um sinal de video NTSC deve ser acelerado com um factor de 4/3, de modo a preservar um formato de imagem correcto, sem distorção. 0 factor 4/3 é calculado como uma divisão de dois formatos de visionamento:

4/3 = (16/9)/(4/3)

Interpoladores variáveis são utilizados, de acordo com as características deste invento, para acelerar os sinais video. No passado, as FIFO com diferentes velocidades de relógio nas entradas e saídas, foram usadas para executar funções semelhantes. Usando termos de comparação, se dois sinais NTSC com relação de formato de visionamento 4x3, forem exibidos num único visor com relação de formato de visionamento 4x3, cada imagem deve ser distorcida ou cortada, ou alguma combinação entre estas, em 50%. Uma aceleração comparável a essa, necessária para uma aplicação em écran largo, é desnecessária.

Claims (3)

1. REIVINDIÇAÇÕES

   1 - Circuito de processamento de sinal, caracterizado por compreender:

   uma memória de linha;

   meios para gerarem sinais de controlo para dados de escrita na dita memória de linha e para leitura de dados da dita memória de linha, para comprimir e expandir os ditos dados;

   um interpolador para alisar os dados comprimidos ou expandidos na dita memória de linha; e uma rede de comutação para estabelecer, selectivamente, um primeiro circuito de sinal, no qual a dita memória de linha precede o dito interpolador, para implementar a dita expansão de dados, e um segundo circuito de sinal no qual o dito interpolador precede a dita memória de linha, para implementar a dita compressão de dados.
2. 2 - Circuito de acordo com a reivindicação 1, caracterizado por compreender adicionalmente meios para controlarem a dita rede de comutação.
3. 3 - Circuito de acordo com a reivindicação 1, caracterizado por a dita linha de memória ser um dispositivo de primeiro entrado, primeiro saído (FIFO), tendo acessos de escrita e leitura independentemente permitidos.