JPH05507830A - ２段補間システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ２段補間システム この発明は、例えば、種々の表示フォーマントを実現するためにビデオデータを 補間する必要のある、ワイド表示フォーマット比スクリーンを有するようなテレ ビジョンに関するものである。今日のテレビジョンのほとんどのものは、水平な 幅対垂直の高さが４３のフォーマット表示比を持っている。ワイドフォーマット 表示比は映画の表示フォーマット比、例えば１６：９により近く対応する。この 発明は直視型テレビジョン及び投写型テレビジョンの両方に適用可能である。

４：３、しばしば４Ｘ３とも称するフォーマット表示比を持つテレビジョンは、 単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験的 なものを除いて、商業放送局のテレビジョン信号の伝送は４×３のフォーマット の表示比で放送される。多くの視聴者は、４×３表示フォーマットは、映画に関 係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマッ ト表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド表示フ ォーマットの信号源を対応するワイド表示フォーマットで表示することができる 。映画は、切り詰められたり、歪められたりすることなく、映画のように見える 。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される場 合、あるいは、テレビジョンのプロセッサによっても、切り詰める必要がない。

ワイド表示フォーマット比のテレビジョンは、通常の表示フォーマット信号とワ イド表示フォーマット信号の両方を種々の形で表示すること、及びこれらのフォ ーマットの信号を多画面表示の形で表示するのに適している。

しかし、ワイド表示比のスクリーンを用いることには多くの問題が伴う。そのよ うな問題の中で一般的なものには、複数の信号源の表示フォーマット比の変更、 非同期ではなるが同時表示されるビデオ信号源から一致したタイミング信号を生 成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号 から高解像度の画面を生成することがある。このような問題は、この発明による ワイドスクリーンテレビジタンで解決される。

この発明の種々の構成によるワイドスクリーンテレビジョンは、同じまたは異な るフォーマット比を有する単−及び複数ビデオ信号源から高解像度の単−及び複 数画面表示を、選択可能な表示フォーマット比で表示できる。

広い表示フォーマット比を持つテレビジョンは、飛越し及び非飛越しの両方で、 かっ、基本的な、即ち標準の水平走査周波数及びその倍数の両方でビデオ信号を 表示するテレビジョンシステムに実施できる。例えば、標準ＮＴＳＣビデオ信号 は、各ビデオフレームの、各々が約１５．７３４Ｈｚの基本的、即ち、標準水平 走査周波数のラスク走査によって生成される相続くフィールドをインクレースす ることにより表示される。ビデオ信号に関する基本的走査周波数は、ｆ８．１ｆ ＊あるいはＩＨというように種々の呼び方がなされる。Ｉｆイ信号の実際の周波 数はビデオの方式が異なれば変わる。テレビジョン装置の画質を改善する努力に よって、ビデオ信号を順次に非飛越しで表示するためのシステムが開発された。

順次走査では、各表示フレームは、飛越しフォーマットの２つのフィールドの１ つを走査するために割り当てられた時間と同じ時間で走査する必要がある。７リ ツカのないＡＡ−ＢＢ表示は、各フィールドを連続して２度走査することを要す る。それぞれの場合において、水平走査周波数は標準の水平周波数の２倍としな ければならない。このような順次走査表示あるいは無フリッカ表示用の走査周波 数は、２ｆ＋＋とか２Ｈとか色々な呼び方がされている。例えば、米国の標準に よる２ｆイ走査周波数は、約３１．４６８Ｈｚである。

この発明の種々の構成によるワイドスクリーンテレビジョンは、適応形補間フィ ルタを用いることによりビデオを水平方向に伸長し、圧縮できる。例えば、同等 の大きさの並置（サイド・パイ・サイド）画面のフォーマット表示の場合、ビデ オ信号の一方を圧縮し、他方を拡大する必要がある。ズームの場合は、信号の一 方を初めに切り捨て処理して、その後、伸長する必要がある。主及び副信号のル ミナンス成分用の補間器は、クリストファ氏に付与された米国特許第４．６９４ ，４１４号に記載されているようなスキュー補正フィルタであってもよい。

例えば、そこに記載されているように、４点補間器は、特表千５−５０７８３０ 　（３） ２点直線補間器と、これに付随して、振幅及び位相補正を行うようにカスケード に接続されたフィルタと乗算器とを含む。合計で４つの隣接するデータサンプル が各補間点の計算に用いられる。入力信号は２点直線補間器に供給される。入力 に与えられる遅延は遅延制御信号（Ｋ）の値に比例する。遅延された信号の振幅 及び位相のエラーは、付加されたカスケード接続されたフィルタと乗算器によっ て得られる補正信号を加えることによって最小にすることができる。この補正信 号は、全ての（Ｋ）の値に対して、２点直線補間フィルタの周波数応答を等化す るピーキングを行わせる。このオリジナルの４点補間器は、ｆｓをデータサンプ ル周波数として、０．２５ｆＳの通過帯域を持つ信号に用いるために最適となる ように調整される。

あるいは、この発明による構成に従って、両チャンネルで、２段補間プロセスと 呼ばれるプロセスを用いることもできる。元の可変補間フィルタの周波数応答は このような２段プロセスを用いることにより改善することができる。このプロセ スを、以下、２段補間器と称する。

この発明による２段補間器は、例えば、固定係数を有する２ｎ＋４タツプ有限イ ンパルス応答形（Ｆ　Ｉ　Ｒ）フィルタと４点可変補間器とを含む。ＦＩＲフィ ルタ出力は入力ビクセルサンプル間の中間の位置にある。ＦＩＲフィルタの出力 は、遅延された元のデータサンプルとインタリーブすることにより合成されて、 実効的な２ｆｓサンプル周波数を作る。これは、ＦＩＲフィルタの通過帯域中の 周波数に関しては妥当な想定である。その結果、元の４点補間器の実効通過帯域 は大幅に増加する。

従来の補正済み可変補間フィルタは、信号の周波数成分がサンプル周波数のほぼ ４分のｌ　０．２５ｆｓ、以下である限りは、正確に補間されたサンプルを供給 する。

上記の２段法は、実質的に０．２５ｆｓよりも大きな周波数成分を有する信号に 用いることができる。この発明の構成によれば、有限インパルス応答形フィルタ は、デジタルサンプルの第１の信号から、第１の信号のサンプル間の信号点を表 すデジタルサンプルの第２の信号を生成する。第１の信号は、例えば、ピクセル 値のデータストリームによって規定されるビデオ信号である。この第１の信号は 遅延を受けるが、その他の点では実質的に変更を受けない。第２の信号と遅延さ れた第１の信号は、例えば、マルチプレクサによってインタリーブされ、第１の 信号のサンプル密度の２倍のサンプル密度を持った第３のデジタル値の信号が生 成される。補正済み可変補間器はこの第３の信号からデジタルサンプルからなる 第４の信号を取り出す。この第４の信号では、第１の信号によって表された情報 の周波数成分が変わっている。この周波数成分は圧縮あるいは伸長することが出 来る。第１の信号は、この第１の信号に対するサンプリング周波数の約４０％ま での周波数成分を持っていてもよく、その場合、伸長されても、第４の信号の帯 域幅が大幅に減少することはない。ビデオ信号によって表される画面を拡大する 場合、ビデオ信号は有限インノくシス応答形フィルタによって遅延を与えられ処 理される前に、例えば、ＦＩＦＯ線メモリで切り捨て処理が施される。補正済み 可変補間器は、例えば、マイクロプロセッサある０は同等のハードウェアによっ て制御して、圧縮または伸長のための選択された比率を供給する。

第１図（ａ）〜（１）は、ワイドスクリーンテレビジョンの種々の表示フォーマ ットの説明に有用である。

第２図は、この発明の種々の態様に従うワイドスクリーンテレビジョンの２ｆ＋ ＋の水平走査で動作するようにしたもののブロック図である。

第３図は、第２図に示すワイドスクリーンプロセッサのブロック図である。

第４図は、第３図に示すワイドスクリーンプロセッサの詳細を示すブロック図で ある。

第５図は、第４図に示す画面白画面プロセッサのブロック図である。

第６図は、第４図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第７図と第８図は、充分に切り詰めた信号を用いた第１図（ｄ）に示す表示フォ ーマットの発生の説明に用ｔ）るタイミング図である。

第９図は、第６図の主信号路をより詳細に示すブロック図である。

第１Ｏ図は、第６図の副信号路をより詳細に示すブロック図である。

第１１図は、第５図の画面内画面プロセッサのタイミング−制御部のブロック図 である。

第１２図は、ｌｆｗ　２ｆ＋＋変換における内部２ｆＨ信号を発生する回路のブ ロック図である。

第１３図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第１４図は、第２図に示すＲＧＢインターフェースのブロックである。

第１５図と第１６図は、例えば、第６図、第９図及び第１０第１７図は、２段補 正可変補間フィルタのブロック図である。

第１８図は、ズームを行うための構成とされた２段補正可変補間フィルタのブロ ック図である。

第１９図は、８タップ２段補間フィルタを実現するための回路のブロックである 。

第１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示７オーマントの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。図示と、説明 の便宜上、一般に、ビデオ源、あるいは、ビデオ信号に関する通常の表示フォー マットの幅対高さ比は４×３であるとし、一般に、ビデオ源、あるいは、ビデオ 信号に関するワイドスクリーン表示フォーマットの幅対高さ比は、１６×９であ るとする。この発明の構成は、これらの定義によって制限されるものではない。

第１図（ａ）は、４Ｘ３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジョンを示す。１６×９フオ一マツト表示比画面が４×３フオ 一マツト表示比信号として伝送される場合は、上部と下部に黒のバーが現れる。

これを一般に郵便受け（レターボックス）フォーマットと呼ぶ。この場合、観察 される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１ ６×９フオ一マツト表示比の源が伝送に先立って変換されて、４×３フオ一マツ ト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、かな りの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では、 郵便受はフォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすことが できるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これら の３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は１６Ｘ９のスクリーンを示す。１６×９のフォーマットの表示比 のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される。

１６×９フオ一マツト表示比の郵便受は画面（これは、元来４Ｘ３フオ一マツト 表示比信号であるが）は、充分な垂直解像度を有する大きな表示を行うように、 線倍化（ラインダブリング）または線追加（ラインアデイション）によって順次 走査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、副 ビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６×９フオーマ・ノ ド表示比信号を表示できる。

第１図（Ｃ）は、４×３フオ一マツト表示比の挿入画面が挿入表示されている１ ６×９フオ一マツト表示比の主信号を示す。主及び副のビデオ信号が両方共、１ ６×９フオ一マツト表示比源である場合は、挿入画面も１６Ｘ９フオ一マツト表 示比を持つ。挿入画面は多数の異なる位置に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されている 表示フォーマットを示す。各表示領域は８×９のフォーマット表示比を有し、こ れは、当然ながら、１６×９とも４×３とも異なる。このような表示領域に、水 平あるいは垂直歪みを伴うことなく４×３フオ一マツト表示比源を表示するため には、信号の左及び／または右側を切り詰めねばならない。画面を水平方向に詰 込む（ｓｑｕｅｅｚｅ）ことによるある程度のアスペクト比歪みを我慢するなら 、画面のもっと多くの部分を表示できる。水平方向の詰め込みの結果、画面中の 事物は垂直方向に細長くなる。この発明のワイドスクリーンテレビジョンは、ア スペクト比歪みを全く伴わない最大の切り詰め処理から最大のアスペクト比歪み を伴う無切り詰めまでの、切り詰めとアスペクト比歪みの任意の組合わせを行う ことができる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

第１図（ｅ）は、４Ｘ３フオーマツトの表示比画面が１６×９フオ一マツト表示 比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが左 右両側に現れている。

第１図（ｆ）は、１つの大きな４Ｘ３フオ一マツト表示比画面と３つの小さい４ ×３フオ一マツト表示比画面が同時に表示される表示フォーマットを示す。大き い画面の周辺の外側の小さい画面は、時には、ＰＩＦ、即ち、画面内画面（親子 画面）ではなく、ＰＯＰ、即ち、画面外画面と呼ばれる。ＰＩＦまたは画面内画 面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つの 表示フォーマットに用いられている。ワイドスクリーンテレビジョンに２つのチ ューナが設けられている場合、両方弁内部に設けられている場合でも１つが内部 に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合でも、 表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。残 りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理路 とを付加すれば、３以上の動画面を表示できることは理解できよう。また、大画 面と３つの小画面の位置を第１図（ｇ）に示すように切換えることも可能である 。

第１図（ｈ）は、４×３フオ一マツト表示比画面を中央に表示して、６つの小さ い４Ｘ３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。上述 したフォーマットと同様、２つのチューナを備えたワイドスクリーンテレビジョ ンであれば、２つの動画面を表示できる。そして、残りの１１画面は静止画面フ ォーマ・ノドで表示されることになる。

第１図（１）は、１２の４ｘ３フオ一マツト表示比画面の基盤目状表示フォーマ ットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適 しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面 である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理 路の数によって決まる。

第１図に示した種々のフォーマットは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジョンで、２ｆ９水平走査用とさ れたものの全体的なブロック特表平５−５０７８３０　（５） 図が第２図に示されており、全体を１０で示されて（嘱る。

テレビジョンｌＯは、概略的に言えば、ビデオ信号入力部２０、シャーシまたは ＴＶマイクロプロセッサ２１６、ワイドスクリーンプロセッサ３０、ｌｆＨ２ｆ ＋＋変換器４０、偏向回路５０、ＲＧＢインタ７エＸ６０、ＹＵＶ−ＲＧＢ変換 器２４０、映像管駆動回路２４２、直視型または投写型管２４４、及び、電源７ ０を含んでいる。種々の回路の異なる機能ブロックへのグループ化は、説明の便 宜を図るためのものであって、このような回路相互間の物理的位置関係を限定す ることを意図するものではない。

ビデオ信号入力部２０は、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンチ線放送アンテナ による受信とケーブルからの受信の両方のための入力を表わす。ＲＦスイッチ２ ０４は、第１のチューナ２０６と第２のチューナ２０８に、どちらのアンテナ入 力を供給するかを制御する。第１のチューナ２０６の出力は、ワンチップ２０２ への入力となる。ワンチップ２０２は、同調制御、水平及び垂直偏向制御、ビデ オ制御に関係する多数の機能を果たす。図示のワンチップは産業用のＴ　Ａ　７ ７７７である。第１のチューナ２０６からの信号からワンチップで生成されたベ ースバンドビデオ信号ＶＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリ ーンプロセッサ３０のＴＶ１入力への入力となる。ビデオスイッチ２００への他 のベースバンドビデオ入力はＡＵＸ　ｌとＡＵＸ２で示されている。これらの入 力は、ビデオカメラ、レーザディスクプレーヤ、ビデオテーププレーヤビデオゲ ーム等に用いることができる。シャーシまたはＴＶマイクロプロセッサ２１６に よって制御されるビデオスイッチ２００）出力は５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ と示されている。この５ＷＩＴＣＨＥＤ　ＶＩＤＥＯはワイドスクリーンプロセ ッサ３０へ別の入力として供給される。

第３図を参照すると、スイッチＳＷｌワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択する。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオ源３１と８２も入力される。Ｓｌと３２の 各々は異なる５−ＶＨ３源を表わし、各々、別々のルミナンス信号及びクロミナ ンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコーダ の一部として組込まれているような、あるいは、別のスイッチとして実現しても よいスイッチがＴＶマイクロプロセッサ２１６に応答して、ＹＭ及びＣＩＮとし て示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選択 された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として見 なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は主 信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサによっ て、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、Ｕ は（Ｒ−Ｙ）と同等のものを表わし、■は（Ｂ−Ｙ）と同等である。ＹＭ、ＵＭ 及びＶＭ信号は、その後の信号処理のために、ワイドスクリーンプロセッサでデ ジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３０の一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力として、ＴＶ２信号と５ＷＩＴＣＨＥＤＶＩＤＥＯ信号 の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施でき る。スイッチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びクロミ ナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のルミナンス 及びクロミナンス信号の一方を選択する。Ｙ　ＥＸＴ及びＣＥＸＴ信号は、５− ＶＨ３入力Ｓ１に対応する。Ｙ　／　Ｃデコーダ２２０とスイッチＳＷ３とＳＷ ４は、いくつかの適応型線くし形フィルタで行われているように、組合わせても よい。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信 号路に沿って処理される。選択されたルミナンス出力はＹＡとして示されている 。−Ａ、ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられている。

選択されたクロミナンスは色差信号ＵＡとＶ−Ａに変換される。ＹＡ傷信号ＵＡ 傷信号びＶＡ倍信号、その後の信号処理のためにデジタル形式に変換される。主 及び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フォ ーマットの異なる部分についてのビデオ源選択をどのようにするかについての融 通性が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴＩＣＡＬ　ＲＥＳＥＴ　（垂直リセット） 信号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴを発生する。ＲＧＢイン タフェース６０中のスイッチが、内部垂直リセット出力信号と外部ＲＧＢ源の垂 直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給され る選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣである。副ビデオ信号の 水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離器２５０に よって生成される。

ｌｆＨ２ｆ□変換器４０は、飛越し走査ビデオ信号を順次走査される非飛越し信 号に変換する働きをする。例えば、水平線の各々が２度表示されるとか、あるい は、同じフィールド中の隣接水平線の補間によって付加的な水平線の組が生成さ れる。いくつかの例においては、前の線を用いるか、補間した線を用いるかは、 隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じて決めら れる。変換回路４０はビデオＲＡ　Ｍ　４２０と関連して動作する。ビデオＲＡ Ｍは、順次表示を行うために、フレームの１またはそれ以上のフィールドを記憶 するために用いられる。Ｙ２ｆ＋＋％Ｕ　２ｆ＋＋及びＶ−２ｆ＋＋信号として の変換されたビデオデータはＲＧＢインタフェース６０に供給される。

第１４図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力部 による表示のための、変換ビデオデータまたは外部ＲＧＢビデオデータの選択を 可能とする。外部ＲＧＢ信号は２ｆＭ走査用に適合させられたワイドフォーマッ ト表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサによ ってＲＧＢイン９７　工Ｘ　ｌ：　対し、ＴＮＴ　ＶＥＲＴ　Ｒ８Ｔ　ＯＵＴと して供給されて、選択された垂直同期（ｆ　ｖ−またはｆ　Ｖａｔｌ）を偏向回 路５０に供給できるようにする。このワイドスクリーンテレビジョンの動作によ って、内部／外部制御信号ＩＮＴ／ＥＸＴを発生させて、外部ＲＧＢ信号の使用 者による選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない場 合に、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、陰極 線管または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェー ス回路は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号を 検出する。ＷＳＰマイクロプロセッサ３４０も、外部ＲＧＢ信号に対するカラー 及び色調制御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行うピク チャ・イン・ピクチャプロセッサ３２０を含んでいる。画面内画面という用語は 、時には、ＰＩＰあるいはピクス・イン・ピクス（ｐｉｘ−ｉｎ　ｐｉｘ）と省 略される。ゲートアレー３００が、第１図（ａ）〜第１図（ｉ）の例で示されて いるような、種々の表示フォーマットで主及びＷＩ＋ビデオ信号データを組合わ せる。画面内画面プロセッサ３２０とゲートアレー３００はワイドスクリーンマ イクロプロセッサ（ＷＳＰ　μＦ）３４０の制御下にある。マイクロプロセッサ ３４０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する。この直 列バスは、データ、クロック信号、イネーブル信号及びリセット信号用の４本の 信号ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また、３レベル のサンドキャッスル（砂で作った城）信号として、複合垂直ブランキング／リセ ット信号を発生する。あるいは、垂直ブランキング信号とリセット信号は別々の 信号として生成してもよい。複合ブランキング信号はビデオ信号入力部によって ＲＧＢインタフェースに供給される。

第１３図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、ＲＧＢインタフェース６０から選択された２ｆｓ水平同期信 号を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる。こ の付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ビン調整に関する ものである。偏向回路５０は２ｆｎ　フライバックパルスをワイドスクリーンプ ロセッサ３０．１　ｆｎ　−２ｆｔｓ変換器４０及びＹＵＶ−ＲＧＢ変換器２４ ０に供給する。

ワイドスクリーンテレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源に より付勢するようにできる電源７０によって生成される。

ワイドスクリーンプロセッサ３０を第３図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１１アナ ログーデジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンコーダ２２７である。１ｆ□および２ｆＮシヤーシの両方に共通のワイド スクリーンプロセッサの詳細な部分、例えば、ＰＩＦ回路、が第４図に示されて いる。ＰＩＦ回路３０１の重要な部分を構成する画面内画面プロセッサ３２０は 第５図により詳細に示されている。また、第６図には、ゲートアレー　３００が より詳細に示されている。第３図に示した、主及び副信号路の部分を構成する多 数の素子については、既に詳細に記述した。

第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６が付設されてい る。また、第２のチューナ２０８はＷＳＰ　μＰ３４０と共に動作する。ＷＳＰ 　μＰ３４０は入／出力１１０部３４０Ａとアナログ出力部３４０Ｂとを含んで いる。１１０部３４０Ａは色Ｉｔ（ティント）制御信号とカラー制御信号、外部 ＲＧＢビデオ源を選択するためのｒＮＴ／ＥＸＴ信号、及び、スイッチ５ＷＩ− ５ＷＳ用の制御信号を供給する。１１０部は、また、偏向回路と隘極線管を保護 するために、ＲＧＢインタフェースからのＥＸＴ　５ＹＮＣＤＥＴ信号をモニタ する。アナログ出力部３４０Ｂは、それぞれのインタフェース回路２５４．２５ ６および２５８を通して、垂直サイズ、左右調整及び水平位相用制御信号を供給 する。

ゲートアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイ ドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを作 る働きをする。ゲートアレー用のクロック情報は、低域通過フィルタ３７６と協 同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はア ナログ形式で、ＹＭ、ＵＭ及びＶＭで示した信号として、ＹＵＶフォーマットで ワイドスクリーンプロセッサに供給される。

これらの主信号は、第４図により詳細に示すアナログ−デジタル変換器３４２と ３４６によってアナログからデジタル形式に変換される。

カラー成分信号は、上位概念的な表記Ｕ及びＶによって示されており、これらは 、Ｒ−Ｙまたは、Ｂ−Ｙ信号、特表平５−５０７８３０　（７） あるいは、■及びＱ信号に付すことができる。システムクロック周波数は１０２ ４ｆ、、これは約１６ＭＨｚである、なので、サンプルされたルミナンスの帯域 幅は８ＭＨｚに制限される。Ｕ及びＶ信号は５００ＫＨｚ、あるいは、ワイドＩ については１．５ＭＨｚに制限されるので、カラー成分データのサンプルは、１ つのアナログ−デジタル変換器とアナログスイッチで行うことができる。このア ナログスイッチ、即ち、マルチプレクサ３４４のための選択線ＵＶ　ＭＵＸは、 システムクロックを２で除して得た８ＭＨｚの信号である。ｌクロック幅の線開 始ＳＱＬパルスが、各水平ビデオ線の始点でこの信号を同期的に０にリセットす る。ついで、ＵＶ　ＭＵＸ線は、その水平線を通して、各クロックサイクル毎に 状態が反転する。

線の長さはクロックサイクルの偶数倍なので、−見切期化されると、ＵＶ　ＭＵ Ｘの状態は、中断されることなく、ＯＳ　ｌ、０．ｌ・・・・と変化する。アナ ログ−デジタル変換器３４２と３４６からのＹ及びＵＶデータストリームは、ア ナログ−デジタル変換器が各々、ｌクロックサイクルの遅延を持っているので、 シフトしている。このデータンフトに対応するために、主信号処理路３０４の補 間器制御器からのクロックゲート情報も同じように遅延させられなければならな い。このクロックゲート情報が遅延していないと、削除が行われた時、ＵＶデー タは正しく対をなすように組合わされない。この点は、各ＵＶ対が１つのベクト ルを表すので、重要なことである。ｌっのベクトルからＵ成分は、他のベクトル からのＶ成分と対にすると、カラーシフトが生じてしまう。先行する対からのＶ サンプルは、その時のリサンプルと共に削除される。このＵＶマルチプレクス法 は、各カラー成分（Ｕ。

■）サンプル対に対して２つのルミナンスサンプルがあるので、２：ｌ：１と称 される。Ｕ及びＶの双方に対するナイキスト周波数はルミナンスのナイキスト周 波数の２分の１に実効的に減じられる。従って、ルミナンス成分に対するアナロ グ−デジタル変換器の出力のナイキスト周波数は８ＭＨｚとなり、一方、カラー 成分に対するアナログ−デジタル変換器の出力のナイキスト周波数は４ＭＨｚと なる。

ＰＩＦ回路及び／またはゲートアレーは、データ圧縮をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ペアド）ピクセ ル圧縮及びディザリングとディザリングを含む、多くのデータ減縮及びデータ回 復構想が開発されている。さらに、ビット数が異なる異なったディザリングンー ケンスや、ビット数が異なる異なった対ピクセル圧縮が考えられている。多数の 特定のデータ減縮及び回復構想の１つをＷＳＰ　μＰ３４０によって選択して、 各特定の画面表示フォーマットについて表示ビデオの解像度を最大にするように することができる。−，′ ゲートアレーは、ＦＩＦＯ３５６と３５８として実現できる線メモリと協同して 動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サン プル（リサンプル）するために使用される。別に設けた補間器によって、副信号 を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号を 組合わせて、ＹＭＸＳＵＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信号を 作ることを含む、主及びシ１の両信号のデータ操作を制御する。上記出力成分は デジタル−アナログ変換器３６０．３６２及び３６４によってアナログ形式に変 換される。Ｙ、Ｕ及びＶで示すアナログ形式の信号は、非飛越し走査への変換の ために、１ｆ＋１−２ｆイ変換器４０に供給される。また、Ｙ、Ｕ及びＶ信号は エンコーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジャッ クに、ワイドフォーマット比出力信号ＹＯＵＴ　ＥＸＴ　／ＣＯＵＴ　ＥＸＴが 生成される。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲート アレーからのＣ５ＹＮＣＭＮと、ＰＥＦ回路からのＣ５ＹＮＣＡＵＸから選択す る。スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号として、ＹＭ とＣ５ＹＮＣＡＵＸのどちらかを選択する。

水平同期回路の部分がより詳細に第１２図に示されている。位相比較器２２８は 、低域通過フィルタ２３ｏ１電圧制御発振器２３２、除算器２３４及びキャパシ タ２３６を含む位相ロックループの一部をなしている。電圧制御発振器２３２は 、セラミック共振器または同等のもの２３８に応動して、３２ｆｗで動作する。

電圧制御発振器の出力は、３２で除算されて、適切な周波数の第２の入力信号と して位相比較器２２８に供給される。分周器２３４の出力はＩｆ□ＲＥＦタイミ ング信号である。３２ｆＮＲＥＦタイミング信号と１ｆ＋＋ＲＥＦタイミング信 号は１６分のｌカウンタ４００に供給される。２ｆｓ出力がパルス幅回路４０２ に供給される。分周器４００を１ｆｕＲＥＦ信号によってプリセットすることに より、この分周器は、確実に、ビデオ信号入力部の位相ロックループと同期的に 動作する。パルス幅回路４０２は２　ｆＭ−ＲＥＦ信号が、位相比較器４０４、 例えば、ＣＡ　１３９１が適正な動作を行うようにするために充分なパルス幅を 持つようにする。位相比較器４０４は、低域通過フィルタ４０６と２ｆｏ電圧制 御発振器４０Ｂを含む第２の位相ロックループの一部を構成している。電圧制御 発振器４０８は内部２ｆ８タイミング信号を発生し、この信号は順次走査される 表示器を駆動するために用いられる。位相比較器４０４への他方の入力信号は、 ２ｆＨフライバツクパルスまたはこれに関係付けられたタイミング信号である。

位相比較器４０４を含む第２の位相ロックループを用いることは、入力信号の各 １ｆ、Ｉ期間内で各２ｆｘ走査周期を対称になるようにするために役立つ。この ようにしなかった場合は、ラスタの分離、例えば、ビデオ線の半分が右にシフト し、ビデオ線の半分が左にシフトするというようなことが起きる。

特表平５−５０７８３０　（８） 第１３図には、偏向回路５０が詳細に示されている。回路５００は、異なる表示 フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの！１ １１のサイズを調整するために設けられている。線図的に示すように、定電流Ｉ Ｉ　５０２が垂直ランプキャパシタ５０４を充電する一定量の電流！□、を供給 する。トランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂 直リセット信号に応じて、このキャパシタを周期的に放電させる。

いかなる調整もしなければ、電流Ｉ　ＲＡＭＰは、ラスタに最大可能な垂直サイ ズを与える。これは、第１図（ａ）に示すような、拡大４Ｘ３フオ一マツト表示 比信号源によりワイドスクリーン表示を満たすに必要とされる垂直過走査の大き さに対応する。より小さな垂直ラスタサイズが必要とされる場合は、可調整電流 源５０８がＩ　ＲＡＭＦから可変量の電ＷｔＩＡＤＪを分流させて、垂直ランプ キャパシタ５０４をよりゆっくりと、より小さなピーク値まで充電する。可変電 流源５０８は、垂直サイズ制御回路によって生成された、例えば、アナログ形式 の、！直サイズ調整信号に応答する。垂直サイズ調整５００は手動垂直サイズ調 整５１０から独立しており、この手動垂直サイズ調整は、ボテンシタメータある いは背面パネル調整ノブによって行うことができる。いずれの場合でも、垂直偏 向コイル５１２は適切な大きさの駆動電流を受ける。水平偏向は、位相調整回路 ５Ｉ８、左右ピン補正回路５１４，２ｆ、１位相ロックループ５２０及び水平出 力回路５１６によって与えられる。

第１４図には、ＲＧＢインタフェース６０がより詳しく示されている。最終的に 表示される信号が、１　ｆｎ　２　ｆｎ変換器４０の出力と外部ＲＧＢ入力から 選択される。ここで述べるワイドスクリーンテレビジョンを説明するために、外 部ＲＧＢ入力をワイドフォーマット表示比の順次走査源であるとする。外部ＲＧ Ｂ信号とビデオ信号入力部２０からの複合ブランキング信号がＲＧＢ−ＹＵＶ変 換器６１０に入力される。外部ＲＧＢ信号に対する外部２ｆ＋＋複合同期信号が 外部同期信号分離器６００に入力される。

垂直同期信号の選択はスイッチ６０Ｂによって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。

ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４．６０６ ．６０８の各々はＷＳＰ　μＰ３４０によって生成される内部／外部制御信号に 応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは、利用者の選 択である。しかし、外部ＲＧＢ源が接続されていない、あるいは、ターンオンさ れていない時に、使用者が不用意にそのような外部源を選択した場合、あるいは 、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損傷を生じ させる可能性がある。そこで、外部同期検出器６０２が外部同期信号の存在を検 出する。この信号がない場合には、スイッチ無効化制御信号が各スイッチ６０４ ．６０６．６０８に送られ、外部ＲＧＢ源からの信号がない時に、このような外 部ＲＧＢ源が選択されることを防止する。ＲＧＢ−ＹＵＶ変換器６１０も、ＷＳ ＰμＰ３４０から色調及びカラー制御信号を受ける。

この発明の構成によるワイドスクリーンテレビジョンを、図示はしていないが、 ２ｆ、水平走査の代わりにｌｆｌ、ｌ水平走査で実施することもできる。ｌｆｌ １回路を用いれば、ｌｆＭ　２ｆｎ変換器もＲＧＢインタフェースも不要となる 。従って、２ｆｓ走査周波数の外部ワイドフォーマット表示比ＲＧＢ信号の表示 のための手段はなくなることになる。ｌｆｌ１回路用のワイドスクリーンプロセ ッサと画面内画面プロセッサは非常に類似したものとなる。ゲートアレーは実質 的に同じでよいが、全ての入力と出力を用いることはないであろう。ここに記載 する種々の解像度増強構想は、一般的に言って、テレビジョンがｌｆ、！走査で 動作しようと、２ｆＨ走査で動作しようと関係なく採用できる。

第４図は、ｌｆｉ及び２ｆ＋＋シヤーシの両方について同じとすることができる 、第３図に示したワイドスクリーンプロセッサ３０をさらに詳細に示すブロック 図である。

ＹＡ、ＵＡ及びＶＡ倍信号、解像度処理回路３７０を含むことのできる画面内画 面プロセッサ３２０の入力となる。この発明の一態様によるワイドスクリーンテ レビジョンは、ビデオの伸張及び圧縮ができる。第１図にその一部を示した種々 の複合表示フォーマットにより実現される特殊効果は画面内画面プロセッサ３２ ０によって生成される。このプロセッサ３２０は、解像度処理回路３７０からの 解像度処理されたデータ信号Ｙ　ＲＰ、Ｕ　ＲＰ及びＶ　ＲＰを受信するように 構成できる。解像度処理は常に必要なわけではなく、選択された表示フォーマッ ト中に行われる。第５図に、画面内画面プロセッサ３２０がさらに詳細に示され ている。画面内画面プロセッサの主要成分は、アナログ−デジタル変換器部３２ ２、入力部３２４、高速スイッチ（ＦＳＷ）及びバス部３２６、タイミング及び 制御部３２８、及びデジタル−アナログ変換部３３０である。タイミング及び制 御部３２８の詳細が第１１図に示されている。

画面内画面プロセッサ３２０は、例えば、トムソン・コンシューマ・エレクトロ ニクス・インコーホレーテッドにより開発された基本ＣＰＩＰチップを改良した ものとして実施できる。この基本ＣＰＩＰチップの詳細は、インディアナ州イン ディアナポリスのトムソン・コンシューマ・エレクトロニクス・インコーホレー テッドから発行されているｒＴｈｅ　ＣＴＣ１４０Ｐｉｃｔｕｒｅ　ｉｎ　Ｐｉ ｃｔｕｒｅ　（ＣＰＩＰ）Ｔｅｃｈｎｉｃａｌ　Ｔｒａｉｎｉｎｇ　Ｍａｎｕａ ｌ　（ＣＴＣ１４０画面内画面（ＣＰＩＰ）技術トレーニング　マニュアル）」 に記載されている。

多数の特徴あるいは特殊効果が可能である。次はその一例である。基本的な特殊 効果は、第１図（ｃ）に示すような、大きい画面上に小さい画面が置かれたもの である。

これらの大小の画面は同じビデオ信号あるいは別のビデオ信号からでもよく、ま た、入れ換えもできる。一般に、オーディオ信号は常に大きい画面に対応するよ うに切換特表平５−５０７８３０　（９） えられる。小画面はスクリーン上の任意の位置に動かすこともできるし、あるい は、多数の子め定められた位置に移させることができる。ズーム効果は、小画面 のサイズを、例えば、多数の子め設定されたサイズの任意のものへ大きくしたり 小さくする。ある点において、例えば、第１図（ｄ）に示す表示フォーマットの 場合、大小の画面は同じ大きさとなる。

単一画面モード、例えば、第１図（ｂ）、第１図（ｅ）あるいは第１図（ｆ、） に示すモードの場合、使用者は、その単一画面の内容を、例えば、１．０＋１〜 ５．１：１の比の範囲でステップ状にズーム・インすることができるズームモー ドでは、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上の画 像を画面の異なる領域内で動かすことができる。いずれの場合でも、小さい画面 、大きい画面あるいはズームした画面を静止画面（静止画面フォーマット）とし て表示できる。この機能により、ビデオの最後の９フレームを繰返しスクリーン 上に表示するストロボフォーマットが可能となる。フレームの繰返し率は、１秒 につき３０フレームから０フレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビジョンで使用される画面内画 面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本 的ＣＰＩＰチップを１６×９スクリーンを有するテレビジョンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１６×９スクリーンを走査 することによって、実効的に水平方向に４／３倍の拡大が生じ、そのために、ア スペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部ス ピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がスク リーン全体に表示されない。

通常のテレビジョンで使用されているような基本ＣＰＩＰチップを基にした既存 の画面内画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆ、Ｉ のクロックでサンプルされる。即ち、ＣＰＩＰチップに関連するビデオＲＡＭに 記憶されたデータは、入来する副ビデオ源に対しオーソゴナルに（ｏｒｔｈ−ｏ ｇｏｎａｌｌｙ）にサンプルされない。これが基本ＣＰＩＰ法によるフィールド 同期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな性質 のために、サンプルされたデータにスキニーエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないＣＰＩチップと共に用いた結果である。例えばビデオＲＡ　Ｍ　３５ ０のようなビデオＲＡＭからのデータが表示される時は、スキューエラーは、画 面の垂直端縁に沿ったランダムなジッタとして現れ、一般には、非常に不快であ ると考えられる。

基本ＣＰＩＰチップと異なり、この発明の構成に従う画面内画面プロセッサ３２ ０は、複数の選択可能な表示モードの１つで、ビデオデータを非対称に圧縮する ように変更されている。この動作モードでは、画面は水平方向に４＝１で圧縮さ れ、垂直方向には３：１で圧縮される。

コノ非対称圧縮モードにより、アスペクト比歪みを有する画面が生成されて、ビ デオＲＡＭに記憶される。画面中の事物は水平方向に詰め込まれる。しかし、こ れらの画面が通常の通り、例えば、チャンネル走査モードで、読出されて、１６ ×９フオ一マツト表示比スクリーン上に表示されると、画面は正しく見える。こ の画面はスクリーンを満たし、アスペクト比歪みはない。この発明のこの態様に よる非対称圧縮モードを用いると、外部スピードアップ回路を用いることなく、 １６Ｘ９のスクリーン上に特別の表示フォーマットを生成することが可能となる 。

第１１図は、例えば、上述したＣＰＩＰチップを変更した画面内画面プロセッサ のタイミング及び制御部３２８のブロック図であり、このタイミング及び制御部 ３２８は、複数の選択可能な表示モードの１つとしての非対称圧縮を行うための デシメーション（ｄｅｃｉｍａｔｉｏｎ）回路３２８Ｃを含んでいる。残りの表 示モードは異なるサイズの副画面を生成できる。水平及び垂直デシメーション回 路の各々はＷＳＰ　μＰ３４０の制御の下に値のテーブルから圧縮係数をめるよ うにプログラムされたカウンタを含んでいる。値の範囲は１：１，２：１，３： １等とすることができる。圧縮係数は、テーブルをどのように構成するかに応じ て対称的にも非対称にもできる。圧縮比の制御は、ＷＳＰ　μＰ３４０の制御下 で、完全にプログラマブルな汎用デシメーション回路によって行うことができる 。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働く画面内画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をＹＳＵＳＶカラー成分に復号し、水平及び垂直同期パ ルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面内画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中 断するであろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭ クロック）は自走発振器によって決められる。静止及びズームモード用には、サ ンプルクロックは入来ビデオ水平同期信号にロックされる。これらの特別なケー スでは、入来ビデオ水平同期の周波数は表示クロック周波数と同じである。

再び第４図を参照すると、画面内画面プロセッサからのアナログ形式のＹＳＵＳ ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ 再符号化することができる。エンコーダ回路３６６は３．５８Ｍ　８２発振器３ ８０と協同して動作する。このＹ／ＣＰＩＰＥＮＣ信号は、再符号化Ｙ／Ｃ成分 を主信号のＹ／Ｃ特表千５−５０７８３０　（１０） 成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示せず）に接続して もよい。この点以後、ＰＩＰ符号化骨化Ｕ、Ｖおよび同期信号が、シャーシの残 部における水平及び垂直タイミングの基礎となる。この動作モードは、主信号路 中の補間器及びＦＩＦＯの動作に基づ＜ｐｒｐのズームモードの実行に適してい る。

さらに第５図を参照すると、画面内画面プロセッサ３２０は、アナログ−デジタ ル変換部３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タ イミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる 。一般に、画面内画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナ ンス（Ｙ）及び色差信号（Ｕ、Ｖ）とし、その結果をサブサンプルして、上述し たような１メガビツトのビデオＲＡ　Ｍ　３５０に記憶させる。

画面内画面プロセッサ３２０に付設されているビデオＲＡＭ　３５０は１メガビ ツトのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータの１フィ ールド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費 用がかかり、さらに複雑な操作回路構成が必要となるであろう。副チャンネルの サンプル当たりのビット数を少なくすることは、全体を通じて８ビツトサンプル で処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味す る。この実効的な帯域幅減少は、副表、示画面が相対的に小さい時は、通常問題 とはならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイ ズの場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデー タの量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の 構想を選択的に実施することができる。例えば、対ピクセル圧縮及びディザリン グと逆ディザリングを含む多数のデータ減縮及びデータ回復構想が開発されてい る。ディザリング回路は、ビデオＲＡ　Ｍ　３５０の下流、例えば、以下に詳述 するように、ゲートアレーの副信号路中に配置する。さらに、異なるビット数を 伴う異なるディザリングと逆ディザリングシーケンス、及び、異なるビット数の 異なる対ビクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表 示ビデオの解像度を最大にするために、多数の特定データ減縮及び回復構想の１ つをＷＳＰ　μＰによって選ぶことができる。

ルミナンス及び色差信号は、８：１：ｌの６ビツトＹ１Ｕ、Ｖ形式で記憶される 。即ち、各成分は６ビツトサンプルに量子化される。色差サンプルの多対に対し ８個のルミナンスサンプルがある。画面内画面プロセッサ３２０は、入来ビデオ データが、′入来副ビデオ同期信号にロックされた６４０１Ｈクロック周波数で サンプルされるようなモードでは動作させられる。このモードでは、ビデオＲＡ Ｍに記憶されたデータはオーソゴナルにサンプルされる。データが画面内画面プ ロセッサのビデオＲＡＭ３５０から読出される時は、このデータは、オーソゴナ ル関係を維持するために、入来副ビデオ信号にロックされた同じ６４０ｆ）クロ ックを用いて読出される。しかし、このデータはオーソゴナルにサンプルされ記 憶されるが、そして、オーソゴナルに読出せるが、主及び副ビデオ源の非同期性 のために、ビデオＲＡ　Ｍ　３５０から直接オーソゴナルには表示できない。主 及び副ビデオ源は、それらが同じビデオ源からの信号を表示している時のみ、同 期していると考えられる。

ビデオＲＡ　Ｍ　３５０からのデータの出力である副チャンネルを主チャンネル に同期させるには、さらに処理を行う必要がある。第４図を再び参照すると、ビ デオＲＡＭの４ビツト出力ボートからの８ビツトデータブロツクを耳組合わせす るために、２つの４ビツトラツチ３５２Ａと３５２Ｂが用いられる。この４ビツ トラツチは、データクロック周波数を１２８０ｆｌＩから６４Ｏｆ、に下げる。

一般には、ビデオ表示及び偏向系は主ビデオ信号に同期化される。前述したよう に、ワイドスクリーン表示を満たすようにするためには、主ビデオ信号はスピー ドアップされねばならない。副ビデオ信号は、第１のビデオ信号とビデオ表示と に、垂直同期せねばならない。副ビデオ信号は、フィールドメモリ中で１フィー ルド周期の何分の１かだけ遅延させ、線メモリで伸張させるようにすることがで きる。副ビデオデータの主ビデオデータへの同期化は、ビデオＲＡＭ３５０をフ ィールドメモリとして利用し、先入れ先出しくＦ　Ｉ　ＦＯ）　ＩＩメそり装ｆ ｆｉ　３５４を信号の伸張に利用することにより行われる。ＰＩＦＯ３５４のサ イズは２０４８ｘ　８である。ＦＩＦＯのサイズは、読出し／書込みポインタの 衝突（ｃｏｌｌｉｓｉｏｎ）を避けるに必要であると合理的に考えられる最低線 記憶容量に関係する。読出し／書込みポインタの衝突は、新しいデータがＦＩＦ Ｏに書込まれ得る時がくる前に、古いデータがＦＩＦＯから読出される時に生じ る。読出し／書込みポインタの衝突は、また、古いデータがＦＩＦＯから読出さ れる時がくる前に、新しいデータがメモリを重ね書き（ｏｖｅｒｗｒｉｔｅ）す る時にも生じる。。

ビデオＲＡ　Ｍ　３５０からの８ビツトのＤＡＴＡ　ＰＩＦデータブロックは、 ビデオデータをサンプルするために用いたものと同じ画面内画面プロセッサ６４ ０ｆ、クロ１り、即ち、主信号ではなく副信号にロックされた６４０ｆ＋＋クロ ツクを用いて２０４８Ｘ　８　Ｆ　Ｉ　Ｆ　Ｏ３５４に書込まれる。ＦｒＦＯ３ ５４は、主ビデオチャンネルの水平同期成分にロックされた１０２４　ｆ　Ｍの 表示クロックを用いて読出される。互いに独立した読出し及び書込みボートクロ ックを持った複数線メモリ（ＦＩＦＯ）を用いることにより、第１の周波数でオ ーソゴナルにサンプルされたデータを第２の周波数でオーソゴナルに表示するこ とができる。しかし、読出し及び書込み両クロックが非同期の性質を持っている ことにより、読出し／書込みポインタの衝突を避けるための対策をとる必要がな い。

ゲートアレー３００の、主信号路３ｏ４、副信号路３０６及び出力信号路３１２ がブロック図の形で第６図に示されている。ゲートアレーはさらに、クロック／ 同期回路３２０とｗｓｐ　ｕｐデコーダ３１０を含んでいる。ｗｓｐ　ｕＰデコ ーダ３１０のＷＳＰ　ＤＡＴＡで示したデータ及びアドレス出力ラインは、画面 内画面プロセッサ３２０と解像度処理回路３７０と同様に、上述した主回路及び 信号路にも供給される。ある回路がゲートアレーの一部をなすかなさないかは、 殆ど、この発明の詳細な説明を容易にするための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマットを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧値し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先 入れ先出しくＦ　Ｉ　ＦＯ）線メモリ３５６に記憶される。組合わされたクロミ ナンス成分Ｕ／Ｖ　ＭＮはＦＩＦＯ３５８に記憶される。副信号のルミナンス及 びクロミナンス成分Ｙ　ＰＩＰ、Ｕ　ＰＩＰ及びＶ　ＰＩＰはデマルチプレクサ ３５５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間器３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成される 。

ある場合には、副表示が第１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面内画面プロセッサ及びビデオＲＡ　Ｍ　３５０に付随するメ モリの制限のために、そのような大きな面積を満たすには、データ点、即ち、ピ クセルの数が不足することがある。そのような場合には、解像度処理回路３５７ を用いて、データ圧縮あるいは減縮の際に失われたピクセルに置き代えるべきピ クセルを副ビデオ信号に回復することができる。この解像度処理は第４図に示さ れた回路３７０によって行われるものに対応させることができる。例えば、回路 ３７０はディザリング回路とし、回路３５７をディザリング回路とすることがで きる。

副ビデオ入力データは６４０ｆｌの周波数でサンプルされ、ビデオＲＡＭ３５０ に記憶される。副データはビデオＲＡ　Ｍ　３５０から読出され、ＶＲＡＭ　Ｏ ＵＴとして示されている。ＰＩＦ回路３０１は、また、副画面を水平及び垂直方 向に、非対称に減縮することができると同時に、同じ整数の係数分のｌに減縮す ることもできる。第１Ｏ図を参照すると、副チヤンネルデータは、４ビツトラツ チ３５２Ａと　３５２ＢＳ副ＰＩＦＯ３５４、タイミング回路３６９及び同期回 路３６８によって、バッファされ主チヤンネルデジタルビデオに同期化される。

ＶＲＡＭ　ＯＵＴデータは、デマルチプレクサ３５５によって、Ｙ（ルミナンス ）、Ｕｌｖ（カラー成分）及びＦＳＷ　ＤＡＴ　（高速スイッチデータ）に分類 される。ＦＳＷ　ＤＡＴは、どのフィールド型式がビデオＲＡＭに書込まれたか を示す。

ＰＩＰ　ＦＳＷ信号がＰＩＰ回路から直接供給され、ビデオＲＡＭから読出され たどのフィールドが小画面モード時に表示されるべきかを決めるために、出力制 御回路３２１に供給される。

副チャンネルは６４０ｆ□でサンプルされ、−畜生チヤンネルは１０２４ｆｌＩ でサンプルされる。副チャンネルＦＩＦＯ３５４は、データを、副チヤンネルサ ンプル周波数から主チヤンネルクロック周波数に変換する。この過程において、 ビデオ信号は８１５（１０２４／６４０　）の圧縮を受ける。これは、副チャン ネル信号を正しく表示するに必要な４／３の圧縮より大きい。従って、副チャン ネルは、４×３の小画面を正しく表示するためには、補間器３５９によって伸張 されねばならない。補間器３５９は補間器制御回路３７１によって制御され、補 間器制御回路３７１自身はＷＳＰ　μＰ３４０に応答する。必要とされる補間器 による伸張の量は５／６である。伸張係数Ｘは次のようにして決められる。

Ｘ＝　（６４０／１０２４）　＊　（４／３）　＝５／６クロミナンス成分Ｕ　 ＰＩＰとＶ　ＰＩＰは回路３６７によって、ルミナンス成分の補間の内容に応じ て決まる長さの時間遅延され、信号Ｕ　ＡＵＸとＶ　ＡＵＸが出力として生成さ れる。主信号と副信号のそれぞれのＹ。

Ｕ及びＶ成分は、Ｆ　Ｉ　Ｆ　０３５４．３５６及び３５８ノ読出しイネーブル 信号を制御することにより、出力信号路３１２中のそれぞれのマルチプレクサ３ １５．３１７及び３１９で組合わされる。マルチプレクサ３１５．３１７．３１ ９は出力マルチプレクサ制御回路３２１に応答する。この出力マルチプレクサ制 御回路３２１は、画面内画面プロセッサとＷＳＰ　μＰ３４０からのクロック信 号ＣＬＫ、線開始信号ＳＯＬ、ＨＣ０ＵＮＴ信号、垂直ブランキングリセット信 号及び高速スイッチの出力に応答する。マルチプレクサされたルミナンス及びク ロミナンス成分ＹＭＸ、ＵＭＸ及びＶ　ＭＸは、それぞれのデジタル／アナログ 変換器３６０．３６２及び３６４に供給される。第４図に示すように、このデジ タル−アナログ変換器３６０．３６２．３６４の後段には、それぞれ低域通過フ ィルタ３６１．３６３．３６５が接続されている。画面白画面プロセッサ、ゲー トアレー及びデータ減縮回路の種々の機能はｗｓＰ　μＰ３４０によって制御さ れるＷＳＰ　μＰ３４０は、これに直列バスを介して接続されたＴＶ　μＰ２１ ６に応答する。

この直列バスは、図示のように、データ、クロック信号、イネーブル信号及びリ セット信号用のラインを有する４本線バスとすることができる。ＷＳＰ　μＰ　 ３４０はｗｓＰ　μＰデコーダ３１０を通してゲートアレーの種々の回路と交信 する。

１つのケースでは、４Ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未満に減じる ことによって行うことができる。サンプル補間器は、５−ＶＨＳフォーマットで は５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４ｆｌＩの時は８ ＭＨｚであるナイキスト折返し周波数の大キなパーセンテージを占めるので、入 来ビデオを新たなピクセル位置に計算しなおすために用いられる。

第６図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａｔｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦＴＦＯ３５６と補間器３３７の相対位置に対する主信号路３０４のト ポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮に必 要とされる場合などに、補間器３３７がＦＩＦＯ３５６に先行するようにするか 、伸張に必要とされる場合のように、ＦＩＦＯ３５６が補間器３３７に先行する ようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５に応 答し、この回路３３５自体はＷＳＰ　μＰ３４０に応答する。小画面のモードで は、副ビデオ信号がビデオＲＡ　Ｍ　３５０に記憶するために圧縮され、実用目 的には伸張のみが必要であることが想起されよう。従って、副信号路にはこれら に相当するスイッチは不要である。

主信号路は第９図により詳細に示されている。スイッチ３２３は２つのマルチプ レクサ３２５と３２７によって具体化されている。スイッチ３３１はマルチプレ クサ３３３によって具体化されている。これら３つのマルチプレクサはルート制 御回路３３５に応答し、このルート制御回路３３５自体はｗｓＰ　μＰ３４０に 応答する。水平タイミング／同期回路３３９が、ラッチ３４７．３５１及びマル チプレクサ３５３の動作を制御し、また、ＦＩＦＯの書込みと読出しを制御する タイミング信号を発生する。クロック信号ＣＬＫと線開始信号ＳＱＬはクロック ／同期回路３２０によって生成される。アナログ−デジタル変換制御回路３６９ は、Ｙ　ＭＮ、　ＷＳＰ　μＰ３４０　、及びＵＶ　ＭＮｆ７）最上位ビットに 応答する。

補間器制御回路３４９は、中間ピクセル位置値（Ｋ）、補間器補償フィルタ重み 付け（Ｃ）、及び、ルミナンスに対するクロックゲーティング情報ＣＧＹとカラ ー成分に対するクロックゲーティング情報ＣＧＵＶを生成する。

圧縮を行うためにサンプルをいくつかのクロック時に書込まれないようにし、あ るいは、伸張のために、いくつかのサンプルを複数回読出せるようにするために 、ＦＩＦＯデータの中断（デシメーション）または繰返しを行わせるのが、この クロックゲーティング情報である。

ＦＩＦＯを用いてビデオ圧縮及び伸張を実施することは可能である。例えば、Ｗ ＲＥＮ　ＭＮ　Ｙ信号により、データをＦＩＦＯ３５６に書込むことができる。

４個目ごとのサンプルがこのＦＩＦＯに書込まれることを禁止することができる 。これによって、４／３圧縮が行われる。ＦＩＦＯから読出されるデータが凹凸 にならずに、滑らかとなるように、ＦＩＦＯに書込まれているルミナンスサンプ ルを再計算するのは、補間器３３７の機能である。伸張は圧縮と全く逆の態様で 行うことができる。圧縮の場合は、書込みイネーブル信号には、禁止パルスの形 でクロックゲーティング情報が付されている。データの伸張のためには、クロッ クゲーティング情報は読出しイネーブル信号に適用される。これにより、データ がＰＩ　Ｆ　Ｏ３５６から読出される時に、データの中断が行われる。この場合 、サンプルされたデータを凹凸のある状態から滑らかになるように再計算するの は、この処理中はＦＩＦＯ３５６に後続した位置にある補間器３３７の機能であ る。伸張の場合、データは、ＰＩＦＯ３５６から読出されている時及び補間器３ ３７にクロック書込みされている時に、中断されねばならない。これは、データ が連続して補間器３３７中をクロックされる圧縮の場合と異なる。

圧縮及び伸張の両方の場合において、クロックゲーティング動作は、容易に、同 期した態様で行わせることができる。即ち、事象は、システムクロック１０２４ ｆ＋＋の立上がりエツジを基礎にして生じる。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーション及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばならなくなってし まう。この「ダブルクロックされる」という語は、１つのクロックサイクル中に ２つのデータ点がＰＩＦＯに書込まれる、あるいは、１つのクロックサイクル中 に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。その 結果、書込みまたは読出しクロック周波数がシステムクロック周波数の２倍とな らねばならないので、回路構成をシステムクロックに同期して動作するようにす ることはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の目 的に対して、１つの補間器と１つのＦＩＦＯしか必要としない。ここに記載した ビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、２つの ＦＩＦＯを用いた場合のみ、ダブルクロッキングを避けることができる。その場 合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧縮用の１つのＦＩＦＯを 補間器の後に置く必要がある。

副信号の補間は副信号路３０６で行われる。ＰＩＦ回路３０１カ、６ビー／　ト Ｙ、　Ｕ、　Ｖ、　８　：　ｌ　：　ｌ　Ｊモ’Ｊ　テアルビデオＲＡ　Ｍ　３ ５０を操作して、入来ビデオデータを記憶させる。ビデオＲＡ　Ｍ　３５０はビ デオデータの２フィールド分を複数のメモリ位置に保持する。各メモリ位置はデ ータの８ビツトを保持する。各８ビツト位置には、１つの６ビツトＹ（ルミナン ス）サンプル（６４０ｆＨでサンプルされたもの）と他に２つのビットがある。

これら他の２ビツトは、高速スイッチデータ（ＦＳＷ　ＤＡＴ）か、ＵまたはＶ サンプル（８０ｆ、でサンプルされたもの）の一部かのいずれか一方を保持して いる。ＦＳＷ　ＤＡＴの値は、どの型のフィールドがビデオＲＡＭに書込まれた かを示す。ビデオＲＡ　Ｍ　３５０にはデータの２フィールド分が記憶されてお り、全ビデオＲＡ　Ｍ　３５０は表示期間中に読出されるので、両方のフィール ドが表示走査期間中に読出される。ＰＩＦ回路３０１は、高速スイッチデータを 用いることにより、どちらのフィールドをメモリから読出して表示すべきかを決 める。ＰＩＦ回路は、動きの分断という問題を解決するために、常に、書込まれ ているものと反対のフィールドの型を読出す。読出されているフィールドの型が 表示中のものと逆である場合は、ビデオＲＡＭに記憶されている偶数フィールド が、そのフィールドがメモリから読出される時に、そのフィールドの最上部の線 を削除して反転される。その結果、小画面は動きの分断を伴うことなく正しいイ ンターレースを維持する。

クロック／同期回路３２０はＦ　Ｉ　Ｆ　０３５４．３５６及び３５８を動作さ せるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チ ャンネルのためのＦＩＦＯは、各ビデオ線の後で表示するのに必要な部分につい てデータを記憶のために書込むようにイネーブルされる。データは、表示の同じ １つまたはそれ以上の線上で多源からのデータを組合わせるために必要とされる 、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チャン ネルのＦＩＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主ビデ オ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＦＩＦ Ｏ３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。主チ ャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された特定 の特殊効果の関数である。

切り詰め形の並置画面のような別の特殊効果の発生は、線メモリＦＩＦＯに対す る読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマ ットのための処理が第７図と第８図に示されている。切り詰め並！表示画面の場 合は、副チャンネルの２０４８ｘ　８　Ｆ　Ｉ　ＦＯ３５４に対する書込みイネ ーブル制御信号（ＷＲＥＮ−ＡＸ）は、第７図に示すように、表示有効線期間の （１／２）　＊　（５／１２）　＝５／１２、即ち、約４１％（ポスト・スピー ドアップ（ｐｏｓｔ　５ｐｅｅｄ　ｕｐ）の場合）、または、副チャンネルの有 効線期間の６７％（ブリ・スピードアップ（ｐｒｅ　５ｐｅｅｄ　ｕｐ）の場合 ）の間、アクティブとなる。これは、約３３％の切り詰め（約６７％が有効画面 ）及び補間器による５／６の信号伸張に相当する。第８図の上部に示す主ビデオ チャンネルにおいては、９１０ｘ８ＦＩＦＯ３５６と３５８に対する書込みイネ ーブル制御信号（ＷＲ−ＥＮ　ＭＮ　Ｙ）は、表示有効線期間の（１／２）＊（ ４／３）＝０．６７、即ち、６７％の間、アクティブとなる。

これは、約３３％の切り詰め、及び、９１０Ｘ８ＦＩＦＯにより主チヤンネルビ デオに対して施される４／３の圧縮比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるように バッファされる。データを各ＦＩＦＯから読出すことのできる時間の有効領域は 、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例に おいては、主チヤンネルビデオは表示の左半部に表示されており、副チヤンネル ビデオは表示の右半部に表示される。各波形の任意のビデオ部分は、図示のよう に、主及び副チャンネルで異なっている。主チャンネルの９１０Ｘ８ＦＩＦＯの 読出しイネーブル制御信号（ＲＤ　ＥＮ　ＭＮ）は、ビデオバックポーチに直ち に続く有効ビデオの開始点で始まる表示の表示有効線期間の５０％の間、アクテ ィブである。副チヤンネル読出しイネーブル制御信号（ＲＤ　ＥＮ　ＡＸ）は、 ＲＤ−ＥＮ　ＭＮ信号の立下がりエツジで始まり、主チヤンネルビデオのフロン トポーチの開始点で終わる表示有効線期間の残りの５０％の間、アクティブとさ れる。書込みイネーブル制御信号は、それぞれのＦＩＦＯ入カデータ（主または 副）と同期しており、一方、読出しイネーブル制御信号は主チヤンネルビデオと 同期している。

第１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 フォーマットで表示できるので、特に望ましい。この表示は、特にワイドフォー マット表示比の表示、例えば、１６Ｘ９に有効でかつ適している。はとんどのＮ ＴＳＣ信号は４Ｘ３フオーマツトで表わされており、これは、勿論、１２×９に 相当する。２つの４×３フオ一マツト表示比のＮ７３０画面を、これらの画面を ３３％切り詰めるか、または、３３％詰め込め、アスペクト比歪みを導入して、 同じ１６×９フオ一マツト表示比の表示器上に表示することができる。使用者の 好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％と３３％の両限界 間の任意の点に設定できる。例えば、２つの並置画面を１６．７％詰め込み、１ ６．７％切り詰めて表示することができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４×３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４／３倍にスピードアップされ ねばならない。この４／３という係数は、２つの表示フォーマットの比、４／３ ＝　（１６／９）／　（４／３）として計算される。ビデオ信号をスピードアッ プするために、この発明の態様に従って可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣＸ３ フォーマット表示比信号が１つの４×３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

特表平５−５０７８３０　（１４） この発明の種々の構成によるワイドスクリーンテレビジョンは、適応形補間フィ ルタを用いることによりビデオを水平方向に伸長し、圧縮できる。主及び副信号 のルミナンス成分用の補間器は、クリストファ氏に付与された米国特許第４，６ ９４．４１４号に記載されているようなスキニー補正フィルタであってもよい。

例えば、そこに記載されているように、４点補間器は、２点直線補間器と、これ に付随して、振幅及び位相補正を行うようにカスケードに接続されたフィルタと 乗算器とを含む。

合計で４つの隣接するデータサンプルが各補間点の計算に用いられる。入力信号 は２点直線補間器に供給される。

入力に与えられる遅延は遅延制御信号（Ｋ）の値に比例する。遅延された信号の 振幅及び位相のエラーは、付加されたカスケード接続されるフィルタと乗算器に よって得られる補正信号を加えることによって最小にすることができる。この補 正信号は、全ての（Ｋ）の値に対して、２点直線補間フィルタの周波数応答を等 化するピーキングを行う。このオリジナルの４点補間器は、ｆｓをデータサンプ ル周波数として、ｆ　ｓ　／　４の通過帯域を持つ信号に用いるために最適とな るように調整される。

あるいは、この発明による構成に従って、両チャンネルで、２段補間プロセスと 呼ばれるプロセスを用いることもできる。元の可変補間フィルタの周波数応答は このような２段プロセスを用いることにより改善することができる。このプロセ スを、以下、２段補間器と称する。

この発明による２段補間器は、第１５〜１６図に示すような、固定係数を有する ２ｎ＋４タツプ有限インパルス応答形（Ｆ　Ｉ　Ｒ）フィルタと４点可変補間器 とを含む。

ＦＩＲフィルタ出力は、第１５図に示すように、空間的に入力ピクセルサンプル 間の中間の位置にある。ＦＩＲフィルタの出力は、遅延された元のデータサンプ ルとインタリーブすることにより合成されて、実効的な２ｆｓサンプル周波数を 作る。これは、ＦＩＲフィルタの通過帯域中の周波数に関して妥当な想定である 。その結果、元の４点補間器の実効通過帯域は大幅に増加する。

従来の補正済み可変補間フィルタは、信号の周波数成分がサンプル周波数のほぼ ４分の１１即ち、１／４ｆｓ。

以下である限りは、正確に補間されたサンプルを供給する。上記の２段法は、第 １７図の２段補間器３９０についてのブロック図に示されているように、実質的 にｌ／４ｆｓよりも大きな周波数成分を有する信号に用いることができる。サン プル周波数ｆｓのデジタルサンプルの信号ＤＳ　Ａが有限インパルス応答形（Ｆ 　Ｉ　Ｒ）フィルタ、例えば、固定ＦＩＲフィルタ３９１に入力として供給され る。有限インパルス応答形フィルタ３９１は、信号ＤＳ　Ａから、同じくサンプ リング周波数ｆｓを有し、第１の信号ＤＳ　Ａの値の間に、例えば、各値の中間 点に時間的に位置する、デジタルサンプルの第２の信号ＤＳＢを生成する。この 信号ＤＳ　Ａも遅延回路３９２に入力される。遅延回路３９２は、信号ＤＳ　Ａ と同じであるが、（Ｎ＋１）／ｆｓだけ時間遅延されたデジタルサンプルの信号 ＤＳ　Ｃを生成する。データストリームＤＳ　ＢとＤＳ　Ｃはマルチプレクサ３ ９３においてインクリーピングによって合成され、サンプリング周波数の２倍、 即ち、２ｆｓ１の値ＤＳ　Ｄのデータストリームが生成される。データストリー ムＤＳ　Ｄは補正済み可変補間器３９４の入力となる。

一般に、固定ＦＩＲフィルタは、入来サンプル位置間の丁度中間の時間位置に対 応するサンプル値を正しく生成するように設計される。これらのサンプル値は、 次いで、遅延されているが、その他の点では変更が加えられていないサンプルと インタリーブされて、２ｆｓのサンプル周波数を持つデータストリームが生成さ れる。ＦＩＲフィルタは、偶数個の対称に重み付けされたタップを用いると、最 も容易に作ることができる。例えば、タップ重み、−１／３２．５／６４、−１ １／６４．５／８．５／８、−Ｉｆ／６４．５／６４、−１／３２を有する８− タップフィルタを用いると、約０．４ｆｓまでの周波数成分を有する信号を正確 に補間できる。データ率がインタリーピングによって２倍とされて２ｆｓになっ ているので、この可変補間器によって処理されている信号はサンプル周波数の１ ／４１！りも高い周波数成分は含んでいない。

この２段補間器の利点は、サンプル周波数の１７２に近い帯域幅の信号を正確に 補間できることである。従って、このシステムは時間伸長を必要とする表示モー ド、例えば、事物が元の帯域幅を出来るだけ多く保持する必要のある、ズーム等 に最も適している。この点は、ワイドスクリーンスクリーンテレビジョン、特に 、副信号が初めに非常に低い周波数、例えば、ＩＯＭＨｚでサンプルされている 副チャンネルにおいて妥当する。可能な限り多くの帯域幅を保存することは重要 である。

ズームに適した２段補間ｉ！ｉ３９０’　がブロック図の形で第１８図に示され ている。第１７図に示されている補間器３９０と共通の素子には、データストリ ームの場合と同じように、同じ参照番号が付されている。この２段補間器３９０ ′の目的は、入来画像を水平方向に、係数ｍだけズームすることで、ここで、ｍ は２．０より大きい。従って、データイン及びデータアウト信号が同じサンプル 周波数ｆ＋ｘで生じているならば、各入力サンプル毎にｍ個の出力サンプルが生 成される必要がある。信号はｆｌＮの周波数でＦＩＦＯ線メモリに記憶され、そ の一部が、低い周波数ｆｓでデータストリームＤＳ　Ａとして読出される。ｆｓ クロックはｆ＋ｍクロックパルスのサブセットからなり、均一な周期を持ってい ない。

データストリームＤＳ　Ａの既存のサンプル間の中間の４６サンプル値に対応す るデータストリームＤＳ　Ｂが、固定ＦＩＲフィルタ３９１を用いて推定され、 次いで、データストリームＤＡ　Ｃの遅延されたサンプルとインタリーブされて 、２倍の周波数のデータストリームＤＳ　Ｄが形成される。元のサンプル密度の ２倍のサンプル密度を育するデータストリームは、次いで、可変補間器３９４に よって処理されて各ｆｒｙ周期にサンプル値が生成される。ラッチ３９Ｂと加算 器３９９を含むアキュムレータ回路が、ｆ＋＋＋クロ７り期間毎にｒ　＝　２　 ／　ｍずつ増加（インクリメント）する出力を発生する。この分数部はラッチ３ ９８からのに値を供給することによって可変補間器を制御する。整数桁上げ出力 （ＣＯ）が、ＦＩＦＯ３９５からデータを読出し、ＦＩＲフィルタ３９１１遅延 回路３９２、マルチプレクサ３９３及び補間器３９４を介してデータをシフトさ せるための２ｆｓクロツクをラッチ３９７を介して生成する。分周器３９６が２ ｆｓ信号からｆｓ傷信号生成する。

補間器の実現には幾つかの案がある。その第１は、上述した２段補間器も２ｎ＋ ４ＦＩＲフイルタと補正を施していない単純な直線補間器とを用いて構成できる 。これは、４点補間器の補正乗数Ｃを０に設定したことと同等である。第２の代 替案は、元の４点補間器を固定重みの直線位相２ｎ＋５タツプＦＩＲと共に用い ることである。これをうまく行うためには、初めに、元の４点補間器技法を最大 限に利用できるようにすることが必要である。

４点補間器は非線形位相を持つ可変ＦＩＲフィルタと見ることができる。４点補 間器の周波数応答は選択される値Ｋに大きく依存することを認識する必要がある 。各特定の水平圧縮または伸長は、各々がそれ自身の固有の周波数と位相応答を 持つ幾つかの異なるＦＩＲフィルタの出力で構成されていると見なすことができ る。補間器の集合的な周波数応答が分散している時は、補間におけるアーティフ ァクトが明瞭になる。従って、ある特定の水平圧縮または伸長の全体的な通過帯 域は、最も均等化された周波数応答を与えるＫの値を選ぶことによって最適化す ることができる。

この最適化は、４サンプルから３サンプルへの減縮、即ち、４：３圧縮の周波数 応答を検査することにより示すことができる。いつアーティファクトが許容でき なくなる時をきめるために用いられる基準は、個々の補間の振幅曲線が１ｄＢよ り大きく偏移する周波数である。Ｋの初期の値を１．５／ＩＧ及びｌ　ｌ／ｌ　 ６に選択することにより、０．３Ｘｆｓの使用可能な通過帯域が得られる。Ｋの 値を８／Ｉ６、Ｉ　３／１６及び３／１６に選ぶと、使用可能な通過帯域は０． ３５Ｘｆｓとなる。これは、１６．６％の改善を表す。この技法を用いると、水 平補間器の周波数応答を等化できる。

ＫとＣの値は、メモリブロックに入れることができ、また、必要とされるスピー ドアップに応じて、カウンタが、所要のメモリ位置を呼出し、ＫとＣを補間器の 乗数にロードするために読出しポインタをインデックスすることができる。この ような理由で、Ｃの値をＫの値にエンコードし、１つの４ビツトまたは５ビツト 語でＫとＣの両方の値を搬送するようにすると非常に有利である。

即ち、ＣはＫの関数で、Ｃ＝ｆ　（Ｋ）で表される。制御信号がＫの値を直線補 間器に送る。Ｋの値は復号されて、補償回路網の乗数のためのＣの値を生成する 。ＦＩＲ係数が、総合的な補間器の式のＣに対する乗数となる。

この発明のこの態様は、一般に、補償回路網として用いられる２ｎタツプＦＩＲ フイルタに拡張できる。但し、直線補間及びそれに付随する補償回路網の計算に ２つしか線形乗数を用いないようにすることは、ますます難しくなる。伺えば、 １０タツプＦＩＲフイルタの代わりとして、タップｚ−１〜Ｚ−ａに８タツプＦ ＩＲフイルタを与え、タップＺｌとｚ−１をＫまたはＣの値に依存するようにす ることでかできる。これは、Ｋがいずれかの方向から、即ち、Ｋ＝Ｏまたはに＝ １から、１／２の値に近づくにつれて、周波数応答の通過帯域を広げるために、 周波数応答に付加的な補正を必要とするので、実施可能である。

４点補間器を用いた８タップ２段フィルタを実施するための１つの特定の回路１ １５０のブロック図を第１９図に示す。伸長または圧縮されるべきビデオルミナ ンス信号が水平遅延線回路１１５２に入力として供給される。

遅延線Ｚ６、Ｚ−１、Ｚ−ｆｆｉ、ｚ４、Ｚ−４、ｚ−’Ｓｚ−’及びＺ−７の 出力は８タツプＦＩＲフイルタ１１５４に入力として供給される。ＦＩＲフィル タは、例えば、現実のサンプル、Ｚで示す、の各々の間の中間サンプル、■で示 す、からなる少なくとも１つの組を発生する。この結果は、複数のＦＩＲフィル タを用いて複数組の中間点を生成するようにすることにより、改善できることも あるが、そのようにすると、システムの複雑さがさらに増してしまう。そのよう な付加的なＦＩＲフィルタは、各々、Ｚ−１遅延回路を必要とするが、これを複 数個のＦＩＲフィルタ１１５４とｚ−１遅延回路１１５ｇで示す。出力ｚ−８、 ｚ−１及びＺ４も遅延整合回路１１５６に入力として供給される。■６出力は直 接データ選択回路１１６０の入力とされ、回路１１５８によって遅延された■ｏ 比出力即ち、Ｉ−１もデータ選択回路１１６０に供給される。出力ｚ−＋ｌ◆− ）、ｚ−Ｂ＊ａ＋及びｚ　−１１＋ｍｌ　モ、チー９　Ｊ　択Ｄ　回路１１６０ に入力として供給される。データ選択器回路１１６０への入力は、遅延に関して 最も対称的となるように選ばれる。このような入力の数は第２段の補間器、この 場合は、４点補間器１１６２の点の数より１だけ多い。

データ選択器１１６０への入力の相対的な時間的位置は次の通りである。

ｚ−Ｌｓ＊璽＋、　Ｈａ　、　ｚ−＋＋＋ｓ１．　１−１．　Ｚ−＋Ｓ＋ｓｌデ ータ選択器回路１１６０は、例えば、ＭＵＸ　ＳＥＬ制御信号によって制御され るマルチプレクサからなるアレーを用いることができる。この選択可能な組を図 式的に示す。この選択可能な組みは、補間器１１６２の各補間が２つの実際の点 と２つの中間点とに基づいて行われるように構成されている。データ選択回路１ １６０の出力ＹＯ，Ｙ１．Ｙ２及びＹ３は、２つの選択可能な組の１つに対応し 、４点補間器１１６２への入力となる。

マルチプレクサケ導Ｐ信号ＭＵＸ　ＳＥＬの動作は、Ｋ値の関数、即ち、ＭＵＸ 　５ＥＬ＝ｆ　（Ｋ）　、である。ＭＵＸ　ＳＥＬの選択は中間点が元の点のど れとどれの間にあるかに応じて決まる。Ｋ及びＣ制御値に応答して動作する補間 器１１６２の出力Ｙｏｕｔが伸長または圧縮されたルミナンス信号である。

要　約　書 ２段補間システムは、補間によって圧縮及び伸長される信号、例えば、ズームあ るいは拡大モードで表示されるビデオ信号に大きな帯域幅を与える。有限インパ ルス応答形フィルタがデジタルサンプルからなる第１の信号から、この第１の信 号のサンプル間の信号点を表すデジタルサンプルからなる第２の信号を生成する 。この第１の信号は遅延を受ける。但し、他の点では、実質的な変更を受けない 。第２の信号と遅延された第１の信号が、例えば、マルチプレクサによってイン タリーブされ、第１の信号のサンプル密度の２倍のサンプル密度を持つデジタル 値からなる第３の信号が生成される。補正された可変補間器が第３の信号から、 第１の信号によって表される情報の周波数内容が変更されているデジタルサンプ ルからなる第４の信号を取り出す。第１の信号は、伸長された時でも、第４の信 号における帯域幅を大幅に減じることなく、第１の信号に対するサンプリング周 波数のほぼ４０％までもの高さの周波数成分を持つことができる。ビデオ信号に よって表される画面の拡大の場合は、ビデオ信号は、有限インパルス応答形フィ ルタによる遅延と処理に先立って、例えば、ＦＩＦＯ線メモリにおいて切り捨て 処理できる。補正された可変補間器は、圧縮または伸長の選択された比を与える ために、例えば、マイクロプロセッサあるいは同等のハードウェアによって制御 することができる。

国際調査報告

Claims (20)

【特許請求の範囲】
1. １．デジタルサンプルの第１の信号から、この第１の信号の上記サンプル間の信 号点を表すデジタルサンプルの第２の信号を生成する有限インパルス応答形フィ ルタと； 上記第１の信号を遅延させる手段と； 上記第２の信号と上記遅延を受けた第１の信号とをインタリーブして、上記第１ の信号のサンプル密度の２倍のサンプル密度を持ったデジタル値からなる第３の 信号を生成する手段と； 上記第３の信号から、上記第１の信号によって表される情報の周波数内容が変更 されているデジタルサンプルからなる第４の信号を取り出す補正可変補間器と； を含む補間システム。
2. ２．上記第１と第２の信号が第１のサンプリング周波数を持ち、上記第３と第４ の信号が上記第１のサンプリング周波数の２倍の第２のサンプリング周波数を有 するものである、請求項１のシステム。
3. ３．上記第２の信号の上記信号点が時間的に上記第１の信号のサンプルの間にあ る、請求項１のシステム。
4. ４．上記第２の信号の上記信号点が、上記第１の信号の上記サンプル間の時間的 に中間に配置されている、請求項１のシステム。
5. ５．さらに、上記第１の信号の部分を、上記第２の信号の生成及び第１の信号の 遅延に先立って、切り捨て処理する手段を含んでいる、請求項１のシステム。
6. ６．上記第１の信号がビデオ信号であり、上記第４の信号が上記切り捨て処理さ れたビデオ信号によって表される画面の拡大を表す、請求項５のシステム。
7. ７．上記第１の信号がビデオ信号であり、上記第４の信号が上記ビデオ信号によ って表される画面の圧縮を表す、請求項１のシステム。
8. ８．上記第１の信号がビデオ信号であり、上記第４の信号が上記ビデオ信号によ って表される画面の一部の拡大を表す、請求項１のシステム。
9. ９．上記補正可変補間器が、上記第３の信号における単位時間当たりのサンプル 数に対する上記第４の信号における単位時間当たりのサンプル数の比を制御する 、請求項１のシステム。
10. １０．さらに、上記第１の信号中の情報の圧縮及び伸長の選択された比が得られ るように上記補正可変補間器を制御する手段を有する、請求項１のシステム。
11. １１．上記比が、一方の限界が１より大きく他方の限界が１より小さい範囲内に ある、請求項９のシステム。
12. １２．上記比が整数の比である、請求項９のシステム。
13. １３．デジタルサンプルからなるビデオ信号の部分を切り捨てる手段と； 上記切り捨て処理されたビデオ信号から、この切り捨て処理されたビデオ信号の 上記サンプル間の信号点を表すデジタルサンプルからなる第２の信号を生成する 有限インパルス応答形フィルタと； 上記切り捨で処理されたビデオ信号を遅延させる手段と； 上記第２の信号と上記遅延されたビデオ信号とをインタリーブして、上記ビデオ 信号のサンプル密度の２倍のサンプル密度を持つ第３の信号を生成する手段と； 上記画面の一部を拡大して表示するために、上記第３の信号から、この第３の信 号中の単位時間当たりのサンプル数よりも大きい単位時間当たりサンプル数を有 するデジタルサンプルからなる第４の信号を取り出す補正済み可変補間器と； を含む補間システム。
14. １４．上記ビデオ信号が、上記拡大画面における帯域幅を大きく減少させること なく、上記ビデオ信号のサンプリング周波数の約２５％より高い周波数成分を持 つことができる、請求項１３のシステム。
15. １５．上記ビデオ信号が、上記拡大画面における帯域幅を大きく減少させること なく、上記ビデオ信号のサンプリング周波数の約４０％までの高さの周波数成分 を持つことができる、請求項１３のシステム。
16. １６．上記切り捨て手段がＦＩＦＯ線メモリを含む、請求項１３のシステム。
17. １７．さらに、選択された拡大比を与えるように上記補正可変補間器を制御する 手段を有する、請求項１３のシステム。
18. １８．デジタルサンプルの第１の組から、この第１の組の上記サンプル間の点を 表すデジタルサンプルの第２の組を生成する有限インパルス応答形フィルタと； 上記第１の組のサンプルを遅延させる手段と；上記第２の組のサンプルと上記遅 延された第１の組のサンプルをインタリーブして、上記サンプルの第１の組のサ ンプル密度より高いサンプル密度を有するデジタルサンプルの第３の組を生成す る手段と；上記サンプルの第３の組から、上記第１の組によって表される情報の 周波数内容が変更されているサンプルの第４の組を取り出す補間器と； を含む補間システム。
19. １９．上記サンプルインタリービング手段が上記補間器によって処理するために 、上記第３の組からサンプルの群を選択し、この第３の組の上記群の各々が上記 第１と第２の組の各々からの少なくとも１つのサンプルを含んでいるものである 、請求項１８のシステム。
20. ２０．上記中間サンプルからなる複数の組を生成する複数の有限インパルス応答 形フィルタを含む、請求項１８のシステム。