KR100678355B1 - 영상표시및제어장치와그의방법 - Google Patents

Abstract

본 발명은 정사각형 픽셀의 컴퓨터 그래픽스 영상을 직사각형 픽셀의 MPEG2 영상 포맷에 정상 구형(regular roundness)으로 표시하기 위한 영상 표시 및 제어 장치에 관한 것이다. 그래픽스 프로세서 블록은 두 개의 1H 버퍼 내에 저장된 2-라인 데이터인 640× 480 픽셀의 데이터를 생성하고, 라인 변환 회로를 통한 가중치 제어 회로에 의해 출력된 가중치를 각각 곱한다. 그 결과, 640× 432의 데이터가 생성된다. 지연 회로는 그래픽스 프로세서 블록에 의해 출력된 수직 동기 신호를 14H만큼 지연시킨다. 위상 비교기 회로는 위상이 14H 지연된 수직 동기 신호를 MPEG2 비디오 디코더에 의해 출력된 수직 동기 신호와 비교한다. 그래픽스 프로세서 블록에서의 수직 동기 신호의 생성 타이밍은 MPEG2 비디오 디코더의 수직 동기 신호의 생성 타이밍보다 14H 정도 빠르도록 설정된다. 처리 회로내의 라인 변환 회로 앞의 버퍼에 요구되는 메모리 용량은 두 라인용이면 족하며, 한편 라인 변환 처리는 픽셀 데이터를 깨뜨리지 않고 실행된다.

Description

영상 표시 및 제어 장치와 그의 방법

1.발명의 분야

본 발명은 영상 표시 및 제어 장치와 그의 방법에 관한 것으로서, 특히, 정사각형 모양의 픽셀들로 구성되며 하나의 종횡비(aspect ratio)를 갖는 영상이 직사각형 모양의 픽셀들로 구성되며 다른 종횡비를 갖는 제 2 영상으로서 표시되는 경우 구형(roundness)이 보장되는 영상 표시 및 제어 장치와 그 방법에 관한 것이다.

2. 관련 기술의 설명

가정용 텔레비전 수신기들 또는 표시 모니터들(NTSC 텔레비전 CRT 표시 모니터들은 이후에 단순히 TV 모니터들이라고 부른다)은 큰 도트 피치와 느린 스크린 재생율(초당 30 프레임)을 갖는다. 개인용 컴퓨터에 생기는 그래픽스 영상을 TV 모니터 상에 나타내고자 하는 경우, 표시된 영상은 개인용 컴퓨터의 표시 모니터 상의 상응하는 영상 보다 더 조악해진다. 따라서, 적정 영상이 TV 모니터 상에 재생될 수 없다.

가능하게는 거실에 설치된 TV 모니터가 개인용 컴퓨터에서 생긴 그래픽스 영상을 나타낼 수 있는 경우, 텔레비전 영상과 컴퓨터 그래픽스 영상 모두가 동일한 모니터를 사용하여 제공될 수 있다. 이를 위해, VGA/NTSC 주사 변환기가 사용된다. 주사 변환기는 처음에 프레임 메모리 상에 개인용 컴퓨터에 의해 공급된 영상 데이터를 기록하고, 텔레비전 수신기의 수직 동기 주파수에서 영상 데이터를 판독하며, 영상 데이터를 TV 모니터 상에 표시될 복합 영상 신호로 변환시킨다.

프레임 메모리를 갖는 주사 변환기가 개인용 컴퓨터에 내장되는 경우, 개인용 컴퓨터의 전체 비용은 상승될 것이다.

또한, 개인용 컴퓨터는 DVD(디지털 범용 디스크, Digital Versatile Disc) 플레이어가 장착될 수 있다. DVD 플레이어는 MPEG(동화상 전문가 그룹, Moving Picture Expert Group) 2 포맷으로 비트 스트림을 재생하며 재생된 데이터는 TV 모니터 상에 표시되도록 MPEG2 디코더를 통해 디코드된다.

위의 방법들에서, 개인용 컴퓨터에 생긴 그래픽스 영상이 MPEG2 디코더(MPEG2 영상으로서 지칭됨)에 의해 판독된 영상 상에 중복되는 경우, 다음 문제점이 발생할 것이다.

현재의 텔레비전 시스템에서의 복합 신호들의 디지털 코딩 규칙들은 권장 ITU-R(국제 전기 통신 연합 라디오 통신 섹터,International Telecommunication Union Radio Communication Sector) BT. 601로 공식화된다. 이러 권장은 휘도 및 색차의 아날로그 신호들의 디지털 신호들로의 변환에서 표본화 주파수, 양자화 수준 등을 특정화시킨다.

ITU-R BT. 601에 따르면, 표본화 주파수는 13.5 MHz이며, 주사 라인당 휘도 신호에 대한 유효 픽셀들의 수는 720이다. 한편, NTSC 표준은 하나의 프레임이 525 라인들로 구성되는 것을 특정화한다. 이들로부터, 실제로 스크린 상에 나타낸 유효 라인들의 수는 약 480이다.

MP@ML(MainProfile@Main Level)에 따르면, 국제 표준 ISO/ITC (국제 표준화 기구/국제 전기 공학 위원회,International Organization for Standardization/International Electrotechnical Commission) 13818인 MPEG2, 720 픽셀들/라인, 576 라인들/프레임 및 30 프레임들/초가 특정화된다.

MPEG2 영상은 720× 480 도트들의 픽셀 데이터로 구성된다. 또한 MPEG2 디코더는 초당 60 필드 속도의 비월 주사 시스템에서 720× 240 도트들로 구성된 홀수 필드(odd field) 영상 데이터와 720× 240 도트들로 구성된 짝수 필드(even field) 영상 데이터를 출력한다. 따라서, 720× 480 도트들의 MPEG2 영상은 초당 30 프레임들의 속도로 표시된다. 스크린 상에 영상을 구성하는 각 도트는 화소(picture element) 또는 픽셀(pixel)로 불린다.

720× 480 픽셀들(3:2의 종횡비를 갖는)의 MPEG2 영상이 4:3의 종횡비를 갖는 TV 모니터 상에 표시되는 경우, 영상은 각 픽셀의 보다 긴 측(longer side)이 수직 배향되는 직사각형 픽셀로서 나타나게 스크린 상에 표시된다.

MPEG2 영상에서 720× 480 픽셀들 모두가 TV 모니터 상에 나타나지는 않으며, 대략 10％ 과주사 영역이 각 수직 및 수평 방향들에 제공된다. 실제로 스크린상에서 눈에 보이는 것은 약 648× 432 픽셀들이다. 도 12A는 가시 영역 및 영상-표시되지만 눈에 보이지 않는 영역(과주사 영역) 사이의 상호 관계를 나타내다.

IBM PC AT용 그래픽스 표준으로서의 IBM 및 이들의 호환성 기계들에 의해 공식화된 널리 공지된 VGA(비디오 그래픽 어레이,Video Graphics Array)에 따른 컴퓨터 그래픽스 영상은, 하나의 프레임에 640× 480 픽셀들을 포함한다. 도 12B에서 나타낸 바와 같이, VGA 영상은 모든 픽셀이 표시 모니터 상에서 보이도록 스크린 상에 표시된다.

VGA 영상이 4:3의 종횡비를 갖는 TV 모니터 상에 표시되는 경우, VGA 영상을 구성하는 640× 480 픽셀들의 영상이 상응하게 4:3 종횡 영상이기 때문에 각 픽셀은 정사각형 픽셀로서 표시된다.

도 11에서 도시한 바와 같이, TV 모니터 상에 표시된 720× 480 픽셀들의 MPEG2 영상이 중복 형태로 640× 480 픽셀들의 VGA 영상과 합성되는 경우, 종횡비의 차이 때문에 VGA 영상은 수직으로 연장된 것을 나타낸다. 즉, 영상의 구형(roundness)은 1이 아니다.

도 13을 참조하면, 640× 480 픽셀들의 VGA 영상은 VGA 영상이 MPEG2 영상의 종횡비와 동일한 4:3의 종횡비를 가지도록, 480 라인에서 432 라인으로 라인수 변환되고, MPEG2 영상과 합성된다. 이러한 방법으로, VGA 영상은 정상 구형으로 표시된다.

480 라인들로부터 432 라인들까지 변환된 후 VGA 영상이 표시되는 경우, 라인들의 수는 비월 주사 시스템과 호환성을 갖도록 하기 위해 216으로 2등분 되도록 하여야 한다.

도 14를 참조하면, 240 라인들로 구성된 하나의 필드 MPEG2 영상으로부터 상부 12 라인들 및 하부 12 라인들의 제거는 216 라인들을 생성하고, 비월 주사 시스템에서 하나의 필드 VGA 영상이 216 라인들에 걸쳐 표시되는 경우, VGA 영상은 MPEG2 영상 상에 정상 구형으로 중복될 것이다.

이들 216 라인들은 비-비월 주사 시스템에서 VGA 영상의 480 라인들 부근에서 라인들의 영상 데이터를 처리하여 발생된다. 만약 비-비월 VGA 영상의 주사가 NTSC 방식의 주사율의 두 배로 실행된다면, 비-비월 VGA 영상은 필드당 480 라인들의 비율로 주사된다. 필드당 216 라인들의 비월된 VGA 영상은 480 라인들의 비-비월 VGA 영상을 처리하여 얻어질 수 있다.

도 14에 나타낸 바와 같이, 비월된 VGA 영상에서 216 라인들의 r 의 영역 내의 라인들은 비-비월 VGA 영상에서 480 라인들의 영역 R 내의 라인들로부터 생성될 수 있다. 도 14에서 볼 수 있는 바와 같이, 영역 r 내의 라인들을 생성하는 타이밍에, 영역 R 내의 라인들은 아직 공급되지 않았다. 이러한 이유 때문에, 비-비월 VGA 영상은 프레임 메모리에 한 번 저장되고, 저장된 영상으로부터 나가며, 영역 내의 라인들에 상응하는 영상 데이터는 비월된 VGA 영상의 라인들을 생성하기 위해 판독된다.

라인수(line number)를 변환하기 위한 프레임 메모리의 사용은 장치의 비용을 상승시킨다.

발명의 요약

따라서, 본 발명의 목적은 비용이 적게들고 TV 모니터 상에 컴퓨터 그래픽스 영상을 정상 구형으로 표시하는 영상 표시 및 제어 장치를 제공하는 것이다.

본 발명의 제 1 형태에 따르면, 제 1 종횡비를 갖는 제 1 영상을 제 2 종횡비를 갖는 제 2 영상으로서 표시하는 영상 표시 및 제어 장치는, 상기 제 1 영상의 픽셀 데이터를 수평 라인 단위로 저장하는 메모리 수단과, 상기 메모리 수단에 저장된 적어도 두 개의 라인들의 영상 데이터를 처리하여 상기 제 1 영상을 상기 제 2 종횡비로 표시하도록 상기 제 1 영상의 하나의 표시 영상을 포함하는 라인수를 변환하는 라인수 변환기 수단과, 상기 제 1 영상이 상기 라인수 변환기 수단에 의한 변환 처리에서 깨지지 않도록 상기 메모리 수단의 저장 동작 타이밍을 제어하는 타이밍 제어 수단을 포함한다.

본 발명의 제 2 형태에 따르면, 제 1 종횡비를 갖는 제 1 영상을 제 2 종횡비를 갖는 제 2 영상으로서 표시하는 영상 표시 및 제어 방법에서, 상기 방법은 상기 제 1 영상의 픽셀 데이터를 수평 라인 단위로 저장하는 단계를 포함하고, 상기 저장 단계에서 저장된 적어도 두 개의 라인들의 영상 데이터를 처리하여 상기 제 1 영상을 상기 제 2 종횡비로 표시하도록 상기 제 1 영상중의 하나의 표시 영상을 포함하는 라인수를 변환하며, 상기 제 1 영상이 상기 변환 단계에서 깨지지 않도록 상기 저장 단계의 저장 동작 타이밍을 제어한다.

본 발명의 제 1 및 제 2 형태들에 따른 영상 표시 및 제어 장치와 이의 방법에서, 적어도 두 개의 라인들의 영상 데이터는, 상기 제 1 영상이 제 2 종횡비로 표시되도록 하나의 스크린을 구성하는 라인들의 수를 변환하기 위해 처리된다. 적어도 두 개의 라인들에 대한 영상 데이터를 저장하기 위한 용량만큼의 메모리 용량이면 충분하므로, 저비용 설계가 이루어진다.

바람직한 실시예들의 설명

도 1은 본 발명의 영상 표시 및 제어 장치가 결합된 AV(오디오-비디오) 시스템의 한 예를 도시한다. 도시한 바와 같이, 동조기, 증폭기, 및 비디오 디스크 플레이어를 포함하는 AV 장치(2)와 함께, 개인용 컴퓨터(1)는 텔레비전 수신기(3)에 연결되어 있다. 텔레비전 수신기(3)는 영상을 표시하기 위한 CRT(4) 및 사운드를 출력시키기 위한 확성기(5)를 포함한다.

키보드(11)는 다수의 키(key)들(12) 및 접촉패드(touchpad)(13)를 포함하며 키보드의 적외선 송신기(14)로부터 개인용 컴퓨터(1)로 각 키의 동작에 상응하는 적외선 신호를 방출하도록 설계된다.

도 2는 개인용 컴퓨터(1)의 외부도이다. 개인용 컴퓨터(1)의 치수들은 폭 225 mm× 높이 94 mm× 깊이 350 mm이다. 개인용 컴퓨터(1)는 도어(21)의 양측 상에 플립-다운(flip-down) 도어(21) 및 패널들(22)이 제공된다. 도 2에서 좌측 패널 상에 배치된 것은 전력을 온(on) 또는 오프(off)시키기 위한 전원 스위치(23) 및 키보드(11)에서 적외선 송신기(14)에 의해 방출된 적외선 신호를 수신하기 위한 적외선 수신기(24)이다.

개인용 컴퓨터(1)는, 이의 상부 표면 상에, 주변 장치의 접지부(feet)를 수용하기 위한 소켓부들(25)을 가지므로 주변 장치가 인터페이스되는 경우 개인용 컴퓨터(1)에 확실히 위치된다.

도 3은 개인용 컴퓨터(1)의 도어(21)가 개방된 상태를 도시한다. 도시한 바와 같이 도어가 개방된 상태로, DVD(디지털 범용 디스크) 드라이브(33)가 보여진다. DVD 드라이브(33) 아래에 배열된 것은 일련의 접속기로서 USB 터미널(31) 및 IEEE(전기 및 전자 기술자 협회) 1394 표준에 적합한 1394 터미널(32)이다.

도 4는 개인용 컴퓨터(1)의 뒷면 도어(41)가 개방된 상태를 도시한다. 도어(41)가 개방된 상태로, PC 카드 슬롯(42)이 보여진다. PC 카드 슬롯(42) 아래에 배열된 것은 프린터에 연결되는 프린터 터미널(45) 및 컴퓨터 그래픽 데이터를 출력하기 위한 VGA 터미널(46), 이외에 USB 터미널(43) 및 1394 터미널(44)이다.

도 5는 개인용 컴퓨터(1)의 내부 구조의 블록도이다. CPU(중앙 처리 장치)(71)는 예를 들어, 인텔(Intel)사에 의해 제조된 팬티엄 프로세서(Pentium processor)(상표명)일 수 있다. CPU는 이의 내부용 클록(Clock) 166 MHZ, 또는 외부용 클록 66 MHZ하에 동작한다. RAM(72)는 16 MB의 주 메모리 장치이며 적합한 것으로서 CPU(71)에 의해 실행된 프로그램들과 데이터를 저장한다. ROM(73)은 다양한 처리들을 실행하기 위해 CPU(71)가 실행하는 프로그램들을 저장한다. EEPROM(Electrically Erasable Programmable Read Only Memory)(74)은 필요에 따라, 심지어 전원이 개인용 컴퓨터(1)로부터 제거되는 경우에도 저장될 필요가 있는 데이터를 저장한다.

그래픽스 프로세서 블록(75)은 동화상 처리들(동화상 데이터 포맷에서 YUU 신호를 그래픽스 신호 데이터 포맷에서 RGB 신호로 변환하기 위한 색 공간 변환 및 원하는 크기로 영상을 표현하기 위한 스케일링(확대 또는 축소)을 포함), 3-차원 그래픽 처리들(2-차원 평면상에 대한 3-차원 오브젝트(object)를 투영하기 위한 래스터화(rasterization), 더욱 부드러운 룩(look)을 갖는 오브젝트를 이루기 위한 고우러드 세이딩 처리(Gouraud shading process) 및 반투명 오브젝트를 표시하기 위한 알파-블렌딩(alpha-blending)처리)을 실행하고, 이러한 처리들의 결과들을 비디오 메모리(76)로 기록하고, 이들을 합성기 회로(85)로 출력한다.

MPEG2 비디오 디코더(77)는 DVD 드라이브(33)에 의해 DVD로부터 재생된 데이터를 디코드하고 합성기 회로(85)로 디코드된 데이터를 출력한다. 디지털 사운드 프로세서 블록(81)은 ADPCM(적응 차분 펄스 부호 변조방식,Adaptive Difference Pulse Code Modulation) 사운드를 확장(expand)하고, MPEG 오디오 데이터를 확장하고, 주파수-변조 사운드와 리버버레이션(reverberation)(즉, 다른 주파수들 및 진폭들을 갖는 다수의 사인파들 합성에 의한 오디오 신호를 생성하는 것)을 위한 특수 효과 사운드에 의해 사운드를 합성하고, MIDI(음악용 장치 디지털 인터페이스, Musical Instrument Digital Interface) 웨이브 테이블들을 합성한다. MIDI 웨이브 테이블을 합성하는 것은 각 음악용 장치의 사운드 성분인 디지털 데이터를 저장하는 웨이브 테이블에 기초한 빌트-인(built-in) 합성기를 사용하여 MIDI 데이터를 재생하기 위한 것이다. 따라서, 개별적으로 처리된 오디오 신호들은 빌트-인 오디오 합성기에 의해 합성되고, 아날로그 오디오 신호로 변환되며, 텔레비전 수신기(3)의 확성기(5)를 통해 사운드로서 출력한다.

인터카스트(Intercast)(상표명) 기판(78)은 안테나(91)를 통한 인터카스트 방송 신호를 수신하고 신호를 복조하는데 사용된다. 인터카스트 방송에서, 월드 와이드 웹 페이지(World Wide Web(WWW) page)를 위한 기초로서 역할하는 HTML(하이퍼 텍스트 마크업 언어, Hyper Text Markup Language) 데이터는 전송전 수직 귀선 주기(vertical retrace period)에 삽입된다. 수신된 데이터는 하드 디스크 드라이브(HDD)(80)에 의해 구동된 하드 디스크에 저장된다. 하드 디스크 드라이브(80)상의 HTML 데이터를 로밍(roaming)함으로써, 동작자는 의사-대화식 환경(pseudo-interactive environment)을 획득한다.

더욱 구체적으로, 극적인 순간들의 정지 화상들인 스코어들(scores) 및 영상 클립들은 예를 들어, 스포츠 프로그램들의 인터카스트에서 방송될 수 있다. 정지 화상들 및 비디오 클립들은 연관된 정보에 링크될 수 있으며 전화기 회선을 통해 링크된 소스(source)로부터 이러한 연관된 정보를 획득하기 위해 액세스할 수 있다. 인터카스트는 인텔사에 의해 개발되었다.

DSVD(디지털 동시 음성 및 데이터) 모뎀(79)은 인텔사에 의해 개발된 DSVD 방식이다. DSVD 모뎀(79)은 음성 및 데이터를 시간-분할 다중화시키고(time-division multiplexes) 전화 회선을 지나 모듈러 잭(92)을 통해 음성 및 데이터를 전송하고 전화 회선을 통해 입력된 DSVD 신호를 음성 신호 및 데이터로 복조하고 분리한다. 이러한 방법에서, 디지털 압축된 음성 신호 및 통상의 음성 신호는 V.43 프로토콜 헤더를 사용하여 다중화된다. 음성 신호가 존재하지 않는 경우 최대 전송 속도는 28.8 kbit/초이며, 음성 신호가 존재하는 경우 최대 전송 속도는 19.2 kbit/초이다. 음성 신호의 전송 속도는 9.6 kbit/초이다. 음성 신호의 압축 및 압축해제 방법은 로크웰(Rockwell)사에 의한 디티토크(DitiTalk)(상표명) 또는 DSP 그룹에 의한 트루스피치(TrueSpeech)(상표명)일 수 있다.

키보드 제어기(84)는 적외선 수신기(24)로부터 신호를 수신하며 수신된 신호에 상응하는 신호를 CPU(71)에 공급한다.

합성기 회로(85)는 필요에 따라, 그래픽스 프로세서 블록(75)의 출력과 MPEG2 비디오 디코더(77)의 출력을 합성하고 합성된 신호를 NTSC 인코더(86)로 공급한다. NTSC 인코더(86)는 합성기 회로(85)에 의해 공급된 비디오 데이터를 NTSC 아날로그 비디오 신호로 변환하고, 이는 텔레비전 수신기(3)에 공급된다.

도 3은 편의를 위해 단지 하나의 버스(bus)를 도시하지만, 실제로 버스는 CPU(71)를 RAM(72)에 연결하는 로컬 버스, 키보드 제어기(84)에 연결된 ISA(산업 표준 아키텍처,Industry Standard Architecture) 버스 및 ROM(73), HDD(80) 등을 위한 PCI(Peripheral Component Interconnect) 버스를 포함한다. ISA 버스는 8 비트 버스 또는 16 비트 버스이며, 한편 PCI 버스는 32 비트 또는 64 비트 버스이다. PCI 버스는 25 MHz 내지 66 MHz 사이의 속도에서 실행되며, 528 KB/초의 처리량을 제공한다. 이러한 속도는 ISA 버스의 것보다 42배 높다.

확장 슬롯(82)은 PCI 버스용이며 확장 슬롯(S3)은 ISA 버스용이다. 필요한 기능은 주변 장치 회로(예를 들어, SCSI 기판)를 연결시켜 추가할 수 있다.

전용 버스 브리지 회로들(도시되지 않음)은 각각 국부 버스와 PCI 버스 사이 및 PCI 버스 및 ISA 버스 사이에 배열된다.

도 6은 합성기 회로(85)의 블록도이다. 그래픽스 프로세서 블록(75)에 의해 출력된 수직 동기 신호(Vsync)는 지연 회로(101)에 의해 14H(14 라인들)만큼 지연되며, 이어서 위상 비교기 회로(PC)(102)로 공급된다. 지연 회로(101)는 14H의 지연 시간을 제공하도록 그래픽스 프로세서 블록(75)에 의해 수평 동기 신호(Hsync)가 제공된다.

위상 비교기 회로(102)에는 MPEG2 비디오 디코더(77)에 의해 출력된 수직 동기 신호가 제공된다. 위상 비교기 회로(102)는 그래픽스 프로세서 블록(75)이 지연 회로(101)를 통해 공급하는 수직 동기 신호를 MPEG2 비디오 디코더(77)에 의해 공급된 수직 동기 신호와 비교하여, 둘 사이의 위상 오류를 전압-제어 발진기(VCO)(103)로 출력한다. 위상 비교기 회로(102)에 의해 공급된 위상 오류에 응답하여, 전압-제어 발진기(103)는 위상 클록을 발생시켜 이를 그래픽스 프로세서 블록(75)으로 출력시킨다.

기록 제어 회로(104)는 그래픽스 프로세서 블록(75)에 의해 공급된 수평 동기 신호와 동기화하여 기록 제어 신호를 발생시켜, 기록 신호를 처리 회로(105B)의 1H 버퍼들(131, 132 및 134)로 출력시킨다. 판독 제어 회로(106)는 MPEG2 비디오 디코더(77)에 의해 공급된 수평 신호와 동기화하여 판독 제어 신호를 발생시켜, 판독 제어 신호를 처리 회로(105B)의 1H 버퍼들(131, 132 및 134)로 출력시킨다.

라인 카운터(107)는 MPEG2 비디오 디코더(77)에 의해 출력된 수평 동기 신호를 카운트(count)하고, 이렇게 카운트한 것을 판독 제어 회로(106), 가중치 제어 회로(110) 및 키(key) 발생기 회로(109)로 출력시킨다. 픽셀 카운터(108)는 MPEG2 비디오 디코더(77)에 의해 출력된 픽셀 클록(PixCLK)을 카운트하여, 이렇게 카운트한 것을 키 발생기 회로(109)로 출력시킨다.

가중치 제어 회로(110)는 라인 카운터(107)에 의해 제공된 카운트에 대한 가중치를 발생시키고, 가중치를 처리 회로(105B)의 라인 변환 회로(133)로 출력시킨다. 키 발생기 회로(109)는 참조 값들로서 40 픽셀들(도트들) 및 24 라인들의 값들로 디폴트된다. 픽셀 카운터(108)로부터의 카운트 및 라인 카운터(107)로부터의 카운트가 디폴트된 참조값들에 대해 미리 측정된 상호 관계로 되면 키 발생기 회로(109)는 미리 측정된 키 신호를 멀티플렉서(multiplexor)(111)로 출력시킨다.

처리 회로(105B)에서, 1H 버퍼(131) 및 1H 버퍼(132)는 그래픽스 프로세서 블록(75)에 의해 출력된 하나의 라인(1H)에 대한 블루(blue) 픽셀 데이터를 저장하고, 저장된 데이터를 라인 변환 회로(133)로 출력시킨다. 가중치 제어 회로(110)에 의해 공급된 가중치에 응답하여, 라인 변환 회로(133)는 1H 버퍼(131) 및 1H 버퍼(132)로부터의 데이터를 처리하며, 처리된 데이터를 1H 버퍼(134)로 출력시킨다. 1H 버퍼(134)로부터 판독된 데이터는 멀티플렉서(111)로 공급된다.

합성기 회로는 또한, 블루 픽셀 데이터를 처리하는 처리 회로(105B) 이외에 각각 레드(red) 및 그린(green) 픽셀 데이터를 처리하는 처리 회로들(105R 및105G)을 포함한다. 이들 회로는 처리 회로(105B)의 회로의 것과 같은 동일한 회로 장치를 갖는다.

상기 멀티플렉서(111)는 처리 회로들(105R, 105G 및 105B) 및 그래픽스 프로세서 블록(75)으로부터의 VGA 영상을 위한 R, G 및 B 데이터를 MPEG2 비디오 디코더(77)로부터의 R, G 및 B 데이터와 합성하여, 합성된 데이터를 NTSC 디코더(86)로 출력시킨다.

도 7은 키보드(11)의 내부 구조를 도시한다. 검출기 회로(141)는 키(12)중 어느 것이 동작하는지를 검출한다. 검출기 회로(141)는 또한 접촉패드(13)상의 활성된 지점의 좌표들(X, Y)을 검출한다. 검출기 회로(141)는 송신기 모듈(142)로 검출된 결과들을 출력시킨다. 송신기 모듈(142)은 입력 신호를 전송 신호로 변환하고, 이어서 이를 적외선 신호로서 전송되도록 적외선 송신기(14)에 공급한다.

배터리(143)는 전원 공급 회로(144)에 전원을 공급한다. 전원 공급 회로(144)는 검출기 회로(141) 및 송신기 모듈(142)에 필요한 전원을 공급한다. 전원 스위치(145)는 키보드(11)의 사용을 시작하거나 정지시키기 위해 동작된다.

장치의 동작이 이제 기술된다. 예를 들어, DVD를 재생시키기 위해, 사용자는 개인용 컴퓨터(1)의 도어(21)를 개방시키고, 도시되지 않은 DVD를 DVD 드라이브(33)에 적재한다. 사용자는 키보드(11)를 동력시키기 위해 키보드(11)에 대한 전원 스위치(145)를 동작하고, DVD를 재생시키도록 DVD 드라이브에 명령하기 위해 키들(12)중 필요한 키들을 동작한다.

검출기 회로(141)는 활성된 키(12)로부터 신호를 수신하고, 키(12)에 응답하여 검출된 신호를 송신기 모듈(142)로 출력한다. 송신기 모듈(142)은 검출된 신호를 전송 신호로 변환하고, 이어서 이를 적외선 신호로서 적외선 송신기(14)에 의해 개인용 컴퓨터(1)로 전송시킨다.

개인용 컴퓨터(1)는 이의 적외선 수신기(24)에서 적외선 신호를 수신한다. 적외선 수신기(24)의 신호 출력 검출시, 키보드 제어기(84)는 검출된 신호에 응답하여 신호들을 CPU(71)로 출력한다. 입력 신호에 응답하여, CPU(71)는 DVD 드라이브(33)를 제어하고 DVD의 재생을 시작한다.

DVD로부터 재생된 데이터로부터의 비디오 데이터는 DVD 드라이브(33)로부터 MPEG2 비디오 디코더(77)로 공급되어 거기서 디코드된다. MPEG2 비디오 디코더(77)에 의해 출력된 데이터는 합성기 회로(85)의 멀티플렉서(111)를 통해 NTSC 인코더(86)에 공급된다. NTSC 인코더(86)는 입력 데이터를 아날로그 NTSC 신호로 변환하고, 이것이 CRT(4)에 표시되도록 텔레비전 수신기(3)(TV 모니터)로 출력시킨다. 이러한 방법에서, 720× 480 직사각형 모양의 픽셀들의 MPEG2 영상은 정상 구형으로 제공된다.

DVD로부터 재생된 데이터로부터의 오디오 데이터는 DVD 드라이브(33)로부터 디지털 사운드 프로세서 블록(81)으로 입력되어 거기서 디코드된다. 디코드된 데이터는 D/A 변환되고 사운드가 방출되는 텔레비전 수신기(3)의 확성기(5)로 출력된다.

이러한 방법으로, 사용자는 텔레비전 수신기(3)를 사용하여 DVD상에 기록된 프로그램들을 즐긴다.

컴퓨터 그래픽스 영상을 재생시키기 위해, 사용자는 또한 키보드(11)를 동작한다. 상기와 같은 동일한 방법으로, 적외선 형태의 명령은 키보드(11)로부터 개인용 컴퓨터(1)로 입력된다. 명령에 응답하여, CPU(71)는 그래픽스 프로세서 블록(75)을 제어하여 640× 480 픽셀 포맷에 VGA 영상 데이터를 생성하도록 한다. 그래픽스 프로세서 블록(75)에 의해 출력된 VGA 영상의 R, G 및 B 데이터는 각각 처리 회로들(105R,105G 및105B)에 공급된다.

처리 회로(105B)는 다음과 같이 동작한다. 처리 회로(105R, 105G)는 처리 회로(105B)와 동일한 방법으로 동작되기 때문에, 본 원에서는 단지 처리 회로(105B)의 동작만이 기술될 것이다.

그래픽스 프로세서 블록(75)에 의해 출력된 블루 픽셀 데이터의 제 1 라인 L₁에 대한 픽셀 데이터는 1H 버퍼(131)에 저장된다. 다음 라인 L₂에 대한 픽셀 데이터가 출력되면 1H 버퍼(131)에 저장된다. 이전에 저장된 라인 L₁에 대한 픽셀 데이터는 1H 버퍼(132)로 전송된다. 동일한 방법으로, 제 3 라인 데이터, 이후 L₃, L₄ … 는 1H 버퍼(131, 132)에 연속적으로 저장된다.

라인 변환 회로(133)는 가중치 제어 회로(110)에 의해 공급된 가중치들 w₁ 및 w₂로 1H 버퍼들(131, 132)에 의해 공급된 각각 두 개의 적합한 데이터를 곱하여 이 결과들을 합함으로써 새로운 라인 ML_i를 얻는다. 이 가중치들 w₁, w₂는 도 8에서 도시한 바와 같이 변한다.

더욱 구체적으로, 도 8에서 도시한 바와 같이, 1H 버퍼(132)에 의해 출력된 라인 L₁을 위한 픽셀 데이터에는 가중치 w₁으로서 0.9가 곱해지고 1H 버퍼(131)에 의해 출력된 라인 L₂를 위한 픽셀 데이터는 가중치 w₂로서 0.1가 곱해진다. 라인 변환 회로(133)의 출력 ML₁은 0.9 L₁ + 0.1 L₂ 이다.

1H 버퍼(132)는 라인 L₂를 출력하고 1H 버퍼(131)는 라인 L₃을 출력하는 경우, 가중치들 W₁, W₂는 각각 0.8 및 0.2이다. 따라서 라인 변환 회로(133)의 출력 ML₂는 0.8 L₂ + 0.2 L₃이다.

또한 상기와 동일한 방법으로, 가중치 w₁은 라인마다 0.1씩 감소하고 가중치 w₂는 라인마다 0.1씩 증가한다. 9 라인들 ML₁ 내지 ML₉는 라인들 L₁ 내지 L₁₀으로부터 구동된다. 도 8에서 도시한 방법으로, 10 라인들마다 동일한 단계가 반복된다. 이러한 방법으로, 그래픽스 영상에서 480 라인들로부터 432(=480× 9/10) 라인들이 생성된다.

라인 변환 회로(133)에 의해 출력된 432 라인들을 위한 데이터 중에서, 홀수-번호 라인들 ML₁, ML₃, ML₅, ML₇,… 의 총 216 라인들에 대한 데이터는 홀수 필드에서 다음 스테이지 1H 버퍼(134)상에 기록된다. 짝수 필드에서, 짝수-번호 라인들 ML₂, ML₄, ML₆, ML₈,… 의 총 216 라인들에 대한 데이터는 1H 버퍼(134)상에 기록된비. 즉, 비-비월 VGA 영상 데이터는 비월된 데이터로 변환된다.

각 필드에서 1H 버퍼(134)로부터 판독된 216 라인들의 데이터는 멀티플렉서(111)로 입력된다. 멀티플렉서(111)는, 데이터를 NTSC 인코더(86)에 공급하기 전에, MPEG2 비디오 디코더(77)에 의해 공급되는 경우, 데이터를 MPEG2 영상의 데이터 상에 중복시킨다. MPEG2 영상이 공급되지 않은 경우, 멀티플렉서(111)는 데이터를 1H 버퍼(134)로부터 NTSC 인코더(86)까지 직접 공급한다. 이미 기술한 바와 같이, NTSC 인코더(86)는 입력 데이터를 NTSC 신호로 변환하고, 이를 텔레비전 수신기(3)로 출력하여 CRT(4)상에 표시한다.

도 9에서 도시한 MPEG2 필드에서, 240 라인들은 하나의 수직 동기 신호 후 14 라인들 및 다음 수직 동기 신호 전 14 라인들을 제외하고 배열되며, 한편 비월된 VGA주사 시스템에서의 한 필드에서 216 라인들은 MPEG2 영상의 240 라인들로부터 처음 12 라인들 및 마지막 12 라인들이 제거되고 배열된다. 키 발생기 회로(109)는 키 발생기 회로(109)의 카운트(MPEG2 영상에서 라인수를 표시한다)가 0 내지 12의 범위 내, 즉 디폴트 참조값 24의 반 이내와 229 내지 240의 범위 내에 있는 경우 제어되지 않은 신호를 제공한다. 카운트가 13 내지 228의 범위 내에 있는 경우 키 발생기 회로(109)는 이의 제어 신호를 멀티플렉서(111)로 출력한다. 멀티플렉서(111)가 키 발생기 회로(109)로부터 제어 신호를 수신하는 경우, 멀티플렉서(111)는 처리 회로(105R, 105G 및 105B)로부터 공급된 비월된 VGA 영상 데이터를 NTSC 인코더(86)로 출력시킨다.

VGA 영상에서 라인 당 픽셀들의 수가 도 13에서 도시한 바와 같이 640 이기 때문에, VGA 영상에 상응하는 픽셀 데이터는 MPEG2 영상을 구성하는 720 픽셀들 중 처음 40 픽셀들과 마지막 40 픽셀들의 타이밍들에서 존재하지 않는다. 키 발생기 회로(109)는 픽셀 카운터(108)의 카운터(MPEG2 영상에서 각 라인에 대한 픽셀 수를 표시한다)는 40까지의 범위 및 641 이상의 범위 내에 있는 경우 제어 신호들을 제공하지 않는다. 키 발생기 회로(109)는 카운터가 41 내지 680의 범위 내에 있는 경우 제어 신호를 제공한다. 제어 신호에 응답하여, 상기 멀티플렉서(111)는 각 수평 주사상의 640 VGA 픽셀들에 대한 픽셀 데이터를 NTSC 인코더(86)로 공급한다.

도 8을 참조로 하여 이미 기술한 바와 같이, 처리 회로들(105R, 105G 및 105B)은 새로운 라인 L₄₃₂를 구동시키기 위해 미리 두 개의 라인들 L₄₇₉, L₄₈₀상에 데이터를 수집하는 것을 필요로 한다. 그러나, 도 6에서 도시한 바와 같이, 처리 회로들(105R, 105G 및 105B)에는 프레임 메모리들이 제공되어 있지 않다. 단지 두 라인들에 대한 1H 버퍼들(131, 132)만이 라인 변환 회로(133) 앞에 제공된다. 도 6에서 도시한 실시예에서, 그래픽스 프로세서 블록(75)에서 비-비월 VGA의 수직 동기 신호의 발생 타이밍은 비월된 MPEG2 영상에서 수직 동기 신호의 발생 타이밍보다 14 라인들만큼 빨리 되도록 설정되어, 비-비월 VGA 영상에서 480 라인들의 마지막 라인은 비월된 VGA 영상에서 216 라인들의 마지막 라인의 타이밍보다 두 라인들 빠른 타이밍에서 공급된다.

결과적으로, 도 6에 도시한 합성기 회로(85)는 지연 회로(101)로 하여금 그래픽스 프로세서 블록(75)에 의하여 출력된 VGA 영상의 수직 동기 신호를 14 라인들만큼 지연시키며, 지연된 신호를 위상 비교기 회로(102)로 공급한다. 위상 비교기 회로(102)는 그래픽스 프로세서 블록(75)에 의해 공급된 신호로부터 14 라인들만큼 지연된, 지연 수직 동기 신호를 만들고 MPEG2 영상에서 수직 동기 신호와 동기화하는 위상 오류 신호를 발생시킨다. 도 9에서 나타낸 바와 같이, 그래픽스 프로세서 블록(75)에 의해 발생된 수직 동기 신호의 발생 타이밍은 따라서 MPEG2 비디오 디코더(77)에 의해 생성된 수직 동기 신호 보다 14 라인들만큼 빨리 된다.

처리 회로(105B)가 홀수 필드의 216 라인들 중의 마지막 라인 ML₄₃₁(또는 짝수 필드의 216 라인들 중의 마지막 라인 ML₄₃₂)을 출력하는 타이밍에서, 1H 버퍼(131, 132)는 각각 라인 L₄₇₉ 및 L₄₈₀을 홀드(hold)한다. 라인 변환 회로(133)에서는 데이터의 부족으로 인한 라인수 변환 처리의 실패(라인 ML_i를 생성하도록 하기 위한 실패)가 방지되어, 실-시간 기준으로 라인수 변환을 실행한다.

상기 실시예에서, 지연 회로(101)는 그래픽스 프로세서 블록(75) 및 MPEG2 비디오 디코더(77)로부터 수직 동기 신호들의 타이밍들을 조절한다. 대안으로, 다양한 파라메터들이 설정되는 그래픽스 프로세서 블록(75)의 레지스터 CRTC(CRT 제어기)에서 파라메터들은 전압-제어 발진기(103)에 의해 공급된 클록과 동기화하여 수직 동기 신호의 타이밍에 대해 14 라인들의 리드를 갖는 수직 동기 신호를 내부적으로 발생하도록 설정될 수 있다.

도 10은 텔레비전 수신기(3)상의 표시의 실시예들을 도시한다, MPEG2 비디오 디코더(77)에 의해 출력된 MPEG2 영상은 동화상 형태로 CRT(4)의 A 영역 상에 표시된다. B 영역 상에 표시되는 것은 팩스밀리 수신 시간 동안 CPU(71) 제어 하에 팩스밀리 수신기용 응용 소프트웨어에 의해 표시되는 윈도(window)이다. 현재 윈도는 메시지 팩스 수신됨(FAX RECEIVED)"을 표시한다.

C 영역은 전화기 전송/수신 소프트웨어를 개시하기 위해 클릭될 수 있는 아이콘을 제공한다. D 영역은 컴퓨터의 디렉토리에 있는 폴더 또는 파일을 제공하는 윈도를 개방시키기 위해 클릭될 수 있는 아이콘을 제공한다. E 영역은 화상중 화상(picture-in-picture) 형식으로 인터카스트 기판(78)을 통해 수신된 텔레비전 화상을 표시하는 삽입 스크린(축소된 스크린)을 제공한다. 영역 B 내지 E의 표시는 그래픽 프로세서 블록(75)에서 모두 생성되어, 제공된다. 이들 영역들에 대한 이러한 화상들은 정상 구형으로 제공된다.

상기 실시예에서, 그래픽스 영상은 640× 480 픽셀들로 구성되며, 한편 MPEG2 영상은 720× 480 픽셀들로 구성된다. 픽셀들의 수는 이들 수들에 제한되지 않는다. 종횡비들은 상기 기술한 것들에 제한되지 않는다.

본 발명의 제 1 및 제 2 실시예 각각에 따른 영상 표시 및 제어 장치와 이의 방법에서, 라인수 변환용 픽셀 데이터는 라인 기본에 의해 라인 상에 저장되고, 제 1 영상은 제 2 영상으로서 정상 구형으로 표시된다.

본 발명은 비용이 적게 들고 TV 모니터 상에 컴퓨터 그래픽스 영상을 정상 구형으로 표시하는 영상 표시 및 제어 장치를 제공한다.

도 1은 본 발명의 영상 표시 및 제어 장치가 결합된 AV(시청각) 시스템의 투시도.

도 2는 도 1에서 도시한 개인용 컴퓨터의 정면 투시도.

도 3은 도 2의 개인용 컴퓨터의 도어가 개방된 상태의 투시도.

도 4는 개인용 컴퓨터의 뒷면 도어가 개방된 상태의 투시도.

도 5는 도 1의 개인용 컴퓨터의 내부 구조의 블록도.

도 6은 도 5에서 도시한 합성기 회로의 블록도.

도 7은 도 1에서 도시한 키보드의 내부 구조의 블록도.

도 8은 라인수 변환 처리를 도시하는 설명도.

도 9는 MPEG2 영상의 수직 동기 신호와 VGA 영상의 수직 동기 신호의 타이밍들을 도시하는 설명도.

도 10은 그래픽스 영상과 MPEG2 영상의 예들을 도시하는 도면.

도 11은 MPEG2 영상과 VAG 영상의 종횡비들의 설명도.

도 12는 그래픽스 영상과 텔레비전 영상의 표시 영역들을 도시하는 설명도.

도 13은 MPEG2 영상과 VGA 영상이 정상 구형에 합성되는 원리를 도시하는 도면.

도 14는 MPEG2 영상과 VGA 영상의 수직 동기 신호의 타이밍들을 도시하는 설명도.

*도면의 주요부분에 대한 부호의 설명*

1. 개인용 컴퓨터 2. AV 장치

3. 텔레비전 수신기 4. CRT

5. 확성기 11. 키보드

12. 키 13. 접촉패드

14. 적외선 송신기

Claims (12)

1. 제 1 종횡비를 갖는 제 1 영상을 제 2 종횡비를 갖는 제 2 영상으로서 표시하는 영상 표시 및 제어 장치에 있어서, 상기 장치는:

   상기 제 1 영상의 픽셀 데이터를 수평 라인 단위로 저장하는 메모리 수단과,

   상기 메모리 수단에 저장된 적어도 두 라인들의 픽셀 데이터를 처리하여 상기 제 1 영상을 상기 제 2 종횡비로 표시하도록 상기 제 1 영상의 하나의 표시 영상을 포함하는 라인수를 변환하는 라인수 변환기 수단과,

   상기 제 1 영상이 상기 라인수 변환기 수단에 의한 변환 처리에서 깨지지 않도록 상기 메모리 수단의 저장 동작 타이밍을 제어하는 타이밍 제어기 수단을 포함하는, 영상 표시 및 제어 장치.
2. 제 1 항에 있어서, 상기 타이밍 제어기 수단은, 상기 메모리 수단으로부터 판독된 픽셀 데이터의 상기 라인 형태가 비월 주사 시스템의 라인 포맷이 되도록 수평 라인 단위로 상기 저장 동작을 제어하는, 영상 표시 및 제어 장치.
3. 제 2 항에 있어서, 상기 제 1 영상은 비-비월 주사 시스템의 480 라인들을 포함하고,

   상기 제 2 영상은 비월 주사 시스템의 480 라인들을 포함하고,

   상기 메모리 수단은 두 라인들에 대한 픽셀 데이터를 저장하고,

   상기 라인수 변환기 수단은 두 라인들에 대한 상기 픽셀 데이터를 처리하여 480 라인들을 432 라인들로 변환하고,

   상기 타이밍 제어기 수단은 상기 제 2 영상의 시작 타이밍 보다 14 라인 빠르도록 상기 제 1 영상의 시작 타이밍을 제어하는, 영상 표시 및 제어 장치.
4. 제 1 항에 있어서, 상기 라인수 변환기 수단에 의해 변환된 상기 라인수를 갖는 상기 제 1 영상의 픽셀 데이터와 상기 제 2 영상의 픽셀 데이터를 합성하는 픽셀 데이터 합성기 수단을 더 포함하는, 영상 표시 및 제어 장치.
5. 제 1 항에 있어서, 상기 제 2 영상의 픽셀 데이터와 상기 라인수 변환기에 의해 변환된 상기 라인수를 갖는 상기 제 1 영상의 픽셀 데이터를 합성하는 신호 영상 합성기 수단을 더 포함하며, 상기 제 1 영상의 상기 픽셀 데이터는 비월 주사 시스템의 라인 형태를 포함하도록 상기 메모리 수단으로부터 수평 라인 단위로 판독되는, 영상 표시 및 제어 장치.
6. 제 5 항에 있어서, 상기 제 1 영상은 정사각형 모양의 픽셀들을 포함하는 컴퓨터 그래픽스 영상이고, 상기 제 2 영상은 직사각형 모양의 픽셀들을 포함하는 MPEG 포맷 영상인, 영상 표시 및 제어 장치.
7. 제 1 종횡비를 갖는 제 1 영상을 제 2 종횡비를 갖는 제 2 영상으로서 표시하는 영상 표시 및 제어 방법에 있어서, 상기 방법은:

   상기 제 1 영상의 픽셀 데이터를 수평 라인 단위로 저장하는 단계와,

   상기 저장 단계에서 저장된 적어도 2 라인들의 픽셀 데이터를 처리하여 상기 제 1 영상을 상기 제 2 종횡비로 표시하도록 상기 제 1 영상의 하나의 표시 영상을 포함하는 라인수를 변환하는 단계와,

   상기 제 1 영상이 상기 변환 단계의 변환 처리에서 깨지지 않도록 상기 저장 단계의 저장 동작 타이밍을 제어하는 단계를 포함하는, 영상 표시 및 제어 방법.
8. 제 7 항에 있어서, 상기 제어 단계는 메모리 수단으로부터 판독된 픽셀 데이터의 상기 라인 형태가 비월 주사 시스템의 라인 포맷이 되도록 수평 라인 단위로 저장 동작의 타이밍을 제어하는 것을 포함하는, 영상 표시 및 제어 방법.
9. 제 8 항에 있어서,

   상기 제 1 영상은 비-비월 주사 시스템의 480 라인들을 포함하고,

   상기 제 2 영상은 비월 주사 시스템의 480 라인들을 포함하고,

   두 라인들에 대한 픽셀 데이터가 상기 저장 단계에서 저장되고,

   480 라인들은 상기 변환 단계의 두 라인들에 대한 상기 픽셀 데이터를 처리함으로써 432 라인들로 변환되고,

   상기 제 1 영상에 대한 시작 타이밍은 상기 제어 단계의 상기 제 2 영상의 시작 타이밍보다 14 라인 빠르도록 제어되는, 영상 표시 및 제어 방법.
10. 제 7 항에 있어서, 상기 변환 단계에서 변환된 상기 라인수를 갖는 상기 제 1 영상의 픽셀 데이터와 상기 제 2 영상의 픽셀 데이터를 합성하는 단계를 더 포함하는, 영상 표시 및 제어 방법.
11. 제 7 항에 있어서, 상기 제 2 영상의 픽셀 데이터와 상기 변환 단계에서 변환된 상기 라인수를 갖는 상기 제 1 영상의 상기 픽셀 데이터를 합성하는 단계를 더 포함하며, 상기 제 1 영상의 픽셀 데이터는 비월 주사 시스템의 라인 형태를 포함하도록 상기 저장 단계에서 수평 라인 단위로 판독되는, 영상 표시 및 제어 방법.
12. 제 11 항에 있어서, 상기 제 1 영상은 정사각형 모양의 픽셀들을 포함하는 컴퓨터 그래픽스 영상이고, 상기 제 2 영상은 직사각형 모양의 픽셀들을 포함하는 MPEG 포맷 영상인, 영상 표시 및 제어 방법.

Images