JP3941133B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3941133B2 JP3941133B2 JP18942496A JP18942496A JP3941133B2 JP 3941133 B2 JP3941133 B2 JP 3941133B2 JP 18942496 A JP18942496 A JP 18942496A JP 18942496 A JP18942496 A JP 18942496A JP 3941133 B2 JP3941133 B2 JP 3941133B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- nitride film
- conductive layer
- contact window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/905—Plural dram cells share common contact or common trench
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置およびその製造方法に係り、特にＤＲＡＭ(Dynamic Random Access Memory)の高集積化、および高信頼性化に寄与する半導体記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭが大容量化されていく中で、高集積化と低価格化を実現する為には、その基本構成要素であるメモリセルの微細化を進めることが必要である。
一般的なＤＲＡＭセルは、一つのＭＯＳトランジスタと、一つのキャパシターから構成される。したがって、メモリセルの微細化を進めていくためには、小さなセルサイズで、いかにして大きなキャパシター容量を確保するかという事が重要である。
【０００３】
近年、キャパシター容量を確保する方法として、基板に溝を形成し、その中にキャパシターを形成するトレンチ型セルや、キャパシターをＭＯＳトランジスタの上部に３次元的に積層して形成するスタック型セルが提案され、実際のＤＲＡＭのセル構造として採用されてきた。
特にスタック型セルに関しては、その発展型として基板と概ね平行な方向に複数枚の蓄積電極を配置することにより、それぞれの蓄積電極の上下両面をキャパシターとして利用することで、専有面積あたりの容量を通常のスタック型よりも増加させているフィン型セルや、基板と概ね垂直方向にシリンダー状に蓄積電極を配置することで容量を増加させている、シリンダー型セルなどの改良されたセル構造が提案されている。
【０００４】
これらのセル構造、およびその製造プロセスを適用する事により０．３５μｍのデザインルールを持つ６４Ｍｂｉｔクラスの集積度のＤＲＡＭを実現する事が可能になった。
【０００５】
【発明が解決しようとする課題】
しかしながら、さらに高集積化を進めた、０．２５μｍから０．１５μｍのデザインルールを持つ２５６Ｍｂｉｔ、１Ｇｂｉｔクラスの集積度のＤＲＡＭを実現するためには、これらの技術だけでは不十分である。
したがって、キャパシタ電極の専有面積を狭めるだけでなく、フォトリソグラフィ法において配線間のショート等の弊害を防ぐために設けられている位置合わせ余裕をなるべく少なくする必要がある。また、シリンダー型セルなどの改良されたセル構造において生じた問題を解決する必要が求められている。
【０００６】
第１に位置合わせに関する問題がある。
従来より、微細なコンタクト窓を形成する方法として、セルフアラインコンタクト法（Self Align Contact：ＳＡＣ）と呼ばれる方法が知られている。この方法は、たとえば特開昭５８−１１５８５９号に開示されている。すなわち、ＭＯＳトランジスタのゲート電極上に第１の絶縁膜を形成した状態でゲート電極のパターニングを行う。
【０００７】
そして、ソース・ドレイン拡散層を形成したあとでさらに第２の絶縁膜を形成し、異方性エッチング法を用いて第２の絶縁膜を拡散層が露出するまでエッチングする。これによって、第１の絶縁膜を含むゲート電極部の側壁に絶縁膜が形成されるため、ゲート電極の周囲を第１、第２の絶縁膜で完全に絶縁することができ、かつ、自己整合（セルフアライン）的に拡散層上にコンタクト窓領域を形成することが可能となる。
【０００８】
このようなセルフアラインコンタクト法を用いてコンタクト窓を形成すると、下地の導電層とコンタクト窓との位置合わせ余裕をとらなくてよいため、その余裕分だけセルを微細にすることができる。ただし、高集積化されたＤＲＡＭセルでは微細化のために多層工程が用いられているため、このような単純なセルフアラインコンタクト法では、まだ不十分である。
【０００９】
ＤＲＡＭセルで用いられる改良されたセルフアラインコンタクト技術の一例を図３４から図３５の模式工程断面図をもとに説明する。
図３４と図３５は、典型的なメモリセル部のワードラインの延在方向に交差する方向で切断した断面図である。この図をもとに、ビットラインや蓄積電極とＭＯＳトランジスタのソース・ドレイン拡散層とのコンタクト窓をセルフアラインコンタクト技術を用いて形成する方法について具体的に述べる。
【００１０】
はじめに、図３４（ａ）に示すように、ＬＯＣＯＳ酸化膜１１２で画定されたシリコン基板１１１上にゲート絶縁膜１１３を形成し、さらにその上にポリシリコン１１４とタングステンシリサイド１１５からなるポリサイドゲート電極とソース・ドレイン拡散層１１６と、ポリサイドゲート電極の周囲を覆う窒化膜１１７を形成する。このポリサイド電極がワードラインに相当する。
【００１１】
この工程までは、前記したセルフアラインコンタクト法と同じであるため、前記した特開昭５８−１１５８５９号に記載された方法によって行なえばよい。
つづいて、その上に全面にシリコン酸化膜１１８を形成する。この酸化膜は後工程を容易にするために、ＣＭＰ（Chemical Mechanical Polishing 化学機械研磨）法等を用いて平坦化しておく。
【００１２】
次に、図３４（ｂ）に示すように、平坦化された酸化膜１１８の上にレジストを塗布し、通常のフォトリソグラフィ法を用いて、エッチングのマスクとなるレジスト層のパターニングを行い、レジストパターン１１９を形成する。
次に、図３５（ａ）に示すように、レジスト１１９をマスクとして酸化膜１１８をエッチングし、拡散層１１６に到達するコンタクト窓１２０を形成する。このとき、エッチング条件は酸化膜とシリコン窒化膜の選択比が大きくなるような条件で行う。したがって、酸化膜のエッチングによって窒化膜１１７が露出しても、窒化膜はそれほどエッチングされないため、最初に形成した窒化膜によるセルフアラインコンタクト窓領域とほぼ同等の領域がコンタクト窓として形成される。
【００１３】
つづいて、レジスト１１９を周知の技術で除去する。
次に、図３５（ｂ）に示すようにコンタクト窓に導電層１２１を形成する。
以上のような方法で形成したコンタクト窓は、レジストパターン１１９が位置ずれをおこしてゲート電極の上部や近傍に開口されたとしても、導電層１２１とポリサイド電極とのショートを生じないので、コンタクト窓をポリサイド電極に対して位置合わせ余裕をとる必要がない。
【００１４】
すなわち、本技術によれば、層間絶縁膜となる酸化膜１１８を平坦化しながら、コンタクト窓をセルフアラインで形成することが可能となる。
このようなセルフアラインコンタクト技術を、以降「窒化膜スペーサＳＡＣ」と呼ぶ。
窒化膜スペーサＳＡＣを用いる上で、以下のような問題点がある。
【００１５】
ひとつめは、窒化膜スペーサＳＡＣをゲート電極として用いた場合のトランジスタ特性の劣化の問題である。
窒化膜サイドウォールをゲート電極構造に用いた場合の問題点は、たとえば、IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.38 NO.3 MARCH 1991“Hot-Carrier Injection Suppression Due to the Nitride-Oxide LDD Spacer Structure ”T.Mizuno et.al. に示されている。
【００１６】
すなわち、窒化膜をサイドウォールとして有するＭＯＳトランジスタを形成した場合に、酸化膜をサイドウォールとして有するＭＯＳトランジスタにくらべて、ホットキャリア効果等の特性劣化が大きく、その信頼性が低いことが示されている。これは、酸化膜に比べ、シリコン窒化膜中にトラップが多く存在するためと考えられている。
【００１７】
上記論文では、その解決法として窒化膜サイドウォールとゲート電極との間および窒化膜サイドウォールと基板との間に酸化膜をもうけ、窒化膜の影響を抑えることでトランジスタ特性の劣化を抑える方法が開示されている。
しかし、このような構造を、そのまま窒化膜スペーサＳＡＣ構造に適用することはできない。
【００１８】
図３６から図３７をもとに、その問題点について説明する。なお、図３６と３７は図３４と図３５と同じく典型的なメモリセル部のワードラインの延在方向に交差する方向で切断した断面図であり、図中の符号で図３４や図３５中の符号に相当するものには、同じ符号をつけている。
図３６（ａ）は、図３４（ｂ）に相当する工程であり、コンタクト窓を形成するためのレジストパターン１１８を酸化膜１１７上に形成した状態を示している。シリコン膜１１４とシリサイド膜１１５からなるポリサイド電極の上にはシリコン窒化膜１２２が形成されており、ポリサイド電極とシリコン窒化膜１２２の積層体の側壁には酸化膜１２３を介してシリコン窒化膜１２４が形成されている。また、ゲート電極の横の基板１１１中にはソース・ドレイン拡散層となる不純物領域１１６が形成されている。
【００１９】
窒化膜スペーサＳＡＣ構造のコンタクト窓を形成するために、レジストパターン１１８が形成されている。ただし、位置合わせずれのためにレジストパターンがずれている状態を示している。
この状態で酸化膜１１７をエッチングすると、図３６（ｂ）に示すように窒化膜サイドウォール１２４とポリサイドゲート電極との間のサイドウォール酸化膜１２３も同時にエッチングされてしまい、ゲート電極の側壁が露出してしまう。
【００２０】
次に、図３７に示すように、コンタクト窓内に配線用電極１２１を形成すると、露出したゲート電極の側壁を介して、配線用電極１２１や拡散層１１６とゲート電極がショートしてしまう。
これを避けるためには位置合わせ余裕をとる必要があり、セルフアラインでコンタクト窓を形成することはできない。すなわち、上記論文に記載された窒化膜サイドウォール構造は、窒化膜スペーサＳＡＣに適用することができない。
【００２１】
窒化膜スペーサＳＡＣを用いる場合のふたつめの問題点は、窒化膜スペーサＳＡＣとポリサイド導電層と組み合わせることで生じる、シリサイド膜はがれの問題である。
シリコン膜と、タングステンシリサイド（ＷＳｉ）やモリブデンシリサイド（ＭｏＳｉ）などのシリサイド膜との積層構造であるポリサイド構造は、シリコン膜にくらべて低抵抗が得られるため、ゲート電極やワードライン、ビットライン等に広く用いられる。
【００２２】
しかし、ポリサイド膜からなる導電層に対して、前記窒化膜スペーサＳＡＣ工程を適用した場合に、ポリサイド膜と窒化膜との熱膨張係数の違いにより応力が生じ、後工程の熱処理によってシリサイド膜がはがれてしまうという現象があることが分かった。
したがって、トランジスタ特性劣化などの影響がない、ビット線などの配線構造に関しても、従来の窒化膜スペーサＳＡＣを用いることはできないことが分かった。
【００２３】
本発明の第１の観点によれば、上記課題を解決し、ポリサイド構造に窒化膜スペーサＳＡＣ構造を適用できるようにすることで、ＤＲＡＭのメモリセルの微細化を進め、高集積化を実現する方法を提案するものである。
第２にコンタクト窓に埋め込まれているプラグ導電膜に対するコンタクト窓開け工程の問題がある。
【００２４】
高集積化されたＤＲＡＭ構造では、後工程での配線層の断線等を防ぐため、平坦化処理を行なう必要があり、コンタクト窓にプラグと呼ばれる導電膜を埋め込む構造が取られる。
プラグとさらに上層の配線とのコンタクトをとるために、コンタクト窓を開ける場合には、位置あわせずれに対してマージンのあるプロセスが望ましい。また、コンタクト窓開けにＳＡＣ法が用いられると、微細化が可能となるため好ましい。
【００２５】
しかし、プラグの周囲にある絶縁膜が、コンタクト窓開け工程でエッチングされてしまうため、位置合わせずれに対してマージンをとることができず、また、ＳＡＣ法も用いることがでない。このため、位置合わせ余裕をとる必要があり、集積化をすすめる上で問題であった。
本発明の第２の観点によれば、上記課題を解決し、プラグ上の位置ずれに対してもプロセスマージンのあるとともに、ＳＡＣ構造を適用できる手段を提案するものである。
【００２６】
第３にシリンダ型蓄積電極の形成方法に関する問題がある。
シリンダ型蓄積電極は、シリンダの側面をキャパシタ容量として利用するため、容量を安定させるためには、シリンダの側面積を一定にする必要がある。
一般に、シリンダ蓄積電極は、絶縁膜に開口を形成したあと蓄積電極となる導電層を開口の側壁と底面にのみ残すように形成し、つづいて絶縁膜をエッチング除去することで形成される。
【００２７】
このような形成方法をとる場合、蓄積電極となるシリンダ型の導電層の外側の絶縁膜のエッチング量によって、蓄積電極の外側面の露出面積が変わるため、容量が変化して安定しないという問題があった。
本発明の第３の観点によれば、上記課題を解決し、シリンダ型蓄積電極の外側の側面の露出面積を一定にして、安定した容量を得られる方法を提案するものである。
【００２８】
第４に高低差の大きい導電層へのコンタクト窓開けの問題がある。
小さなセル面積で、十分なキャパシター容量を確保する為に、先に示したようにシリンダー型セルのような３次元的に蓄積電極の面積を増やした構造が検討されている。そして、キャパシタ容量を十分に確保するためには、蓄積電極部の高さをどんどん高くする必要がある。このため、セル部と、周辺回路部との高低差（段差）が大きな問題となってきた。
【００２９】
これは、段差による配線の切断という問題だけではなく、例えば、金属配線層を、セル部、及び周辺回路部上でパターニングする時、フォトリソグラフィの焦点深度が不足し、寸法精度が低下するという問題を生じる。
これに対して、絶縁膜を形成した後に凹部にＳＯＧ（Spin On Glass)などの塗布絶縁膜やレジストを埋め込んでからエッチバックしたり、ＣＭＰ法を用いてセル部、周辺回路部の高低差を生じないように絶縁膜を平坦化するという方法が、たとえば、特開平３−１５５６６３号に開示されている。
【００３０】
このような平坦化を行うことで、焦点深度が不足するという問題点は解決できた。しかし、新たな問題として以下に示すものが浮かんできた。
ＤＲＡＭ構造では、周辺回路部のＭＯＳトランジスタのソース・ドレイン拡散層やワードラインやビットラインあるいはメモリセル部のビットラインやキャパシタ対向電極など、上層の金属配線層とのコンタクトを必要とする多くの導電層が存在している。
【００３１】
これらの導電層は、同じ層レベルに形成されているわけではなく、いくつかの層間絶縁膜を有して多層配線構造で形成されている。したがって、各導電層の基板からの距離には差がある。
先に述べた方法により、上層の絶縁膜を平坦化した場合、絶縁膜の表面は基板とほぼ平行な面に形成されるため、絶縁膜に形成されるコンタクト窓の深さに差が生じる。
【００３２】
したがって、一度のフォトリソグラフィ工程でコンタクト窓を形成しようとすると、たとえば最下層の導電層である拡散層を露出する開口をするとき、最上層の導電層は先に開口されるため、導電層が露出したまま長時間エッチング雰囲気にさらされることになる。
導電層に対する絶縁膜のエッチング選択比は、それほど大きくとれないため、コンタクト窓は最上層の導電層を貫いてさらに下層の絶縁膜までもエッチングしてしまい、場合によってはコンタクト窓の下部の別の導電層とショートしてしまう。
【００３３】
したがって、下層配線層とショートをおこさない信頼性の高いコンタクト窓を形成するためには、フォトリソグラフィ工程を複数回に分けるなどして、工程数を増やすことで対処せざるを得なかった。
本発明の第４の観点によれば、コンタクト窓の深さが異なる構造であっても、一度のフォトリソグラフィ工程で窓開けを行なうことができ、製造工程数を減らした手段を提案するものである。
【００３４】
第５に平坦化の問題がある。
高集積化されるにつれて、微細化のためにＤＲＡＭの製造プロセスは複雑になり、かつ、工程数も増えてしまう。これは、製品の歩留まりを低下させる要因にもなり、最終的にはコストの増大を招く。
一方、高集積化のために、多層配線工程が用いられるようになり、絶縁層や配線層の平坦化が重要である。
【００３５】
したがって、製造プロセスを複雑にせずに平坦化する技術が必要である。
本発明の第５の観点によれば、窒化膜スペーサＳＡＣに平坦化工程を適用して製造プロセスを簡略化した方法を提案するものである。
第６にＭＯＳトランジスタ特性の問題がある。
高集積化されるにつれて、ＭＯＳトランジスタも微細化されており、微細化にともなう特性の劣化や信頼性の低下が考えられる。
【００３６】
本発明の第６の観点によれば、ＤＲＡＭのメモリセル部に用いられるＭＯＳトランジスタに関して、特性を改善したＭＯＳトランジスタ構造を提案するものである。
【００３７】
【課題を解決するための手段】
本発明の第１の観点によれば、上記課題は以下の特徴を持つ半導体装置によって解決される。
少なくとも金属または金属シリサイドを一層含む導電層パターンと、前記導電層パターンの側壁部に形成されたシリコン窒化膜以外の絶縁膜からなる第１の絶縁膜と、前記導電層パターンの上部と導電層パターンの側壁部に形成された第１の絶縁膜を覆うように形成されたシリコン窒化膜からなる第２の絶縁膜とを有することを特徴とする半導体装置。
【００３８】
少なくとも金属または金属シリサイドを一層含む導電層パターンと、
前記導電層パターンの側壁部と上部を覆うように形成された、シリコン窒化膜以外の絶縁膜からなる第１の絶縁膜と、前記導電層パターンを覆う前記第１の絶縁膜を覆うように形成されたシリコン窒化膜からなる第２の絶縁膜とを有することを特徴とする半導体装置。
【００３９】
前記第１の絶縁膜は、前記導電層パターンの側壁部と上部とで異なる膜で構成されていることを特徴とする半導体装置。
前記第１の絶縁膜は、前記導電層パターンの側壁部に位置する前記シリコン窒化膜からなる第２の絶縁膜の下部にもあることを特徴とする半導体装置。
前記導電層パターンはＭＩＳトランジスタのゲート電極を構成することを特徴とする半導体装置。
【００４０】
前記第１の絶縁膜は導電層パターン上面では側面よりも厚く形成されていることを特徴とする半導体装置。
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上に少なくとも金属シリサイドを一層含む導電層を形成する工程と、前記導電層上に第１のシリコン窒化膜を形成する工程と、前記導電層と前記第１のシリコン窒化膜からなる積層体をパターニングする工程と、熱酸化法により、前記導電層の側壁部に酸化膜を形成する工程と、前記パターニングされた積層体および側壁の酸化膜を含む前記半導体基板上に第２のシリコン窒化膜を形成する工程と、前記第２のシリコン窒化膜を異方性エッチングして、前記側壁の酸化膜を含む前記積層体の側壁に第２のシリコン窒化膜からなるサイドウォールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【００４１】
半導体基板上に少なくとも金属シリサイドを一層含む導電層を形成する工程と、前記導電層上に第１の絶縁膜と第１のシリコン窒化膜を順次形成する工程と、前記導電層と前記第１の絶縁膜と前記第１のシリコン窒化膜からなる積層体をパターニングする工程と、熱酸化法により、導電層の側壁部に酸化膜を形成する工程と、前記パターニングされた積層体および側壁の酸化膜を含む前記半導体基板上に第２のシリコン窒化膜を形成する工程と、前記第２のシリコン窒化膜を異方性エッチングして、前記側壁の酸化膜を含む前記積層体の側壁に第２のシリコン窒化膜からなるサイドウォールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【００４２】
前記第１の絶縁膜は前記酸化膜よりもその膜厚が厚くなるように形成することを特徴とする半導体装置の製造方法。
前記第１の絶縁膜は、熱酸化法または気相成長法によって形成することを特徴とする半導体装置の製造方法。
前記第１の絶縁膜は、熱酸化法と気相成長法で形成した積層膜であることを特徴とする半導体装置の製造方法。
【００４３】
本発明の第１の観点を図１をもとに説明する。
図１（ａ）において、１はシリコン基板、２はフィールド絶縁膜、３はゲート酸化膜、４はシリコン膜、５はシリサイド膜、６はシリコン酸化膜、７は不純物拡散層領域、８はシリコン窒化膜スペーサ、９は層間絶縁膜、１０はコンタクト窓である。
【００４４】
フィールド絶縁膜２により画定した活性層領域を有する基板１上にゲート酸化膜３を介して、シリコン膜４、シリサイド膜５の積層体からなるゲート電極が形成され、その上部にはおよび側面がシリコン窒化膜８によって覆われている。またスペーサーとしてのシリコン窒化膜８の下部およびゲート電極の側壁との間には酸化膜６が存在する。
【００４５】
スペーサーとなるシリコン窒化膜８の下部には酸化膜６が存在するので、ＭＯＳトランジスタチャネル部で発生したホットキャリアは、そのほとんどが酸化膜６中にトラップされるため、シリコン窒化膜８の影響を受けることはない。したがって、従来の酸化膜スペーサーを用いたのＭＯＳトランジスタと同等の信頼性を得ることができる。
【００４６】
一方、ゲート電極の側壁と、シリコン窒化膜の間に存在する酸化膜６は、シリサイド膜５と窒化膜８との緩衝膜として働き、シリサイド膜が後の熱処理工程等で剥離することを防止することができる。
また、ゲート電極の側壁部のみにシリコン酸化膜６が存在し、ゲート電極の上部の領域にはシリコン酸化膜が露出しないため、窒化膜スペーサＳＡＣを用いてコンタクト窓１０を形成する際に、マスクが位置ずれしたとしても従来例で説明したような、導電層とゲート電極が電気的にショートしてしまうという問題は生じない。
【００４７】
図１（ｂ）は本発明の第１の観点の別の例を説明する図である。
図１（ｂ）において、１はシリコン基板、２はフィールド絶縁膜、３はゲート酸化膜、４はシリコン膜、５はシリサイド膜、７は不純物拡散層領域、８はシリコン窒化膜スペーサ、９は層間絶縁膜、１０はコンタクト窓、１１はシリコン酸化膜である。なお、図１（ａ）の中の番号に相当するものには、同じ番号を付している。
【００４８】
本発明は、図１（ａ）に対して、ゲート電極を構成するシリサイド膜５の上部にも酸化膜を設け、ゲート電極の上部と側壁をシリコン酸化膜１１で完全に覆ったところが異なる。この構造では、シリコン窒化膜８とシリサイド膜５とが直接接する事はないため、後の熱処理等の工程による剥離に対し、さらに強い構造となる。
【００４９】
なお、上記図１（ａ）や図１（ｂ）に示した構造は、ＭＯＳトランジスタのゲート電極だけでなく、ポリサイド構造を有するビットライン等の他の配線層にも適用できる。
米国特許５，３６４，８０４号には、ポリサイドを用いたゲート電極で、窒化膜とゲート電極の間に酸化膜が形成された例が記載されている。しかし、本米国特許は、前記文献に記載されたものと同様に、ポリサイド上の窒化膜の側壁にも酸化膜が存在するため、従来例の問題点として図３５、３６で説明したものと同じ問題があることは明らかである。
【００５０】
特開平８−９７２１０号には、図１（ａ）に一見類似した構造が記載されている。しかし、本公報にはシリサイド膜上に窒化膜が直接形成されることで、シリサイド膜が剥離するという問題については何も記載していないし、窒化膜との間に酸化膜を形成することで、剥離を防ぐ効果があることについても何ら記載がない。
【００５１】
また、本公報に記載された発明では、たとえば同公報の図１に記載されているようにゲート電極の上の領域まで側壁シリコン酸化膜が形成されており、ゲート電極を覆うシリコン窒化膜の領域に酸化膜が食い込む構造になっていて、シリコン窒化膜の一部が薄く形成されている。
このような構造では、後工程のコンタクト窓の形成時に窒化膜がエッチングされて側壁酸化膜が露出し、エッチングされてコンタクト窓内に形成された配線層とゲート電極とがショートしてしまう危険性がある。
【００５２】
これに対して、本発明の第１の観点によれば、側壁の酸化膜はゲート電極の側壁の部分にしかなく、ゲート電極を覆うシリコン窒化膜中に食い込んでいないため、構造が異なる。
そして、この酸化膜の食い込みがないため、窒化膜厚が薄くなるようなことはなく、コンタクト窓形成時にゲート電極が露出するような危険性を避けることができる。
【００５３】
また、本公報ではゲート電極上のシリコン窒化膜の横にも酸化膜を形成するために、ＣＶＤ法によって酸化膜を形成している。しかし、本発明では、ＣＶＤ酸化膜だけでなく、熱酸化法で酸化膜を形成することができる。熱酸化法による酸化膜を用いることで、ＣＶＤ酸化膜を用いた場合にくらべてシリサイド膜の剥離を防ぐ効果を大きくすることができる。
【００５４】
さらに、基板を熱酸化して得られる酸化膜は、基板と酸化膜の界面の状態がＣＶＤ酸化膜にくらべて良好であるため、熱酸化膜が基板とシリコン窒化膜との間に存在することで、ＣＶＤ酸化膜が基板とシリコン窒化膜との間にある場合よりも、ＭＯＳトランジスタ特性が向上し、信頼性が増すという効果もある。
特開昭６１−１６５７１号には、ゲート電極上に酸化膜と窒化膜の積層構造を設け、ゲート電極の側壁に窒化膜サイドウォールを有する構造が記載されている。しかし、本公報ではゲート電極の側壁には酸化膜がなく、窒化膜とゲート電極が直接接している点で本発明とは全く異なるものであり、また、ポリサイド構造にした場合の問題点についても何も記載されていない。
【００５５】
特開昭５６−２７９７１号には、その実施例２としてゲート電極の上面と側壁を酸化膜と窒化膜で覆う構造が記載されている。しかし、ゲート電極側壁の窒化膜の下には酸化膜がなく、本発明とは異なる構成であり、ＭＯＳトランジスタの特性向上の効果は望めない。また、本公報にもポリサイド構造を用いることや、ポリサイド上に窒化膜を形成することで生ずる問題点について何も記載されていない。
【００５６】
特開昭６１−１９４７７９号には、ゲート電極の上面と側壁を酸化膜と窒化膜で覆う構造が記載されている。しかし、本公報にもポリサイド構造を用いることや、ポリサイド上に直接窒化膜を形成することで生ずる問題点について何も記載されていない。
特開昭６２−２６１１４５号には、ポリサイド構造を有する配線層のまわりに酸化膜とシリコン窒化膜からなる複合膜を形成することが記載されている。しかし、本公報に記載された発明の目的は、スパッタ法で形成したシリサイド膜からの金属汚染を防ぐためにシリコン窒化膜を用いるものであって、本発明の窒化膜サイドウォールＳＡＣ構造に関するものとは全く異なる。
【００５７】
また、本公報ではシリコン窒化膜を酸化膜の下に設けて、シリコン窒化膜がポリサイドと直接接しても良いことが記載されており、本発明で述べられているシリサイド膜上に窒化膜が直接形成されることで、シリサイド膜が剥離するという問題については何も記載していないし、窒化膜との間に酸化膜を形成することで、剥離を防ぐ効果があることについても何ら記載がない。
【００５８】
さらに、本公報はポリサイド構造をパターニングしてから酸化膜とシリコン窒化膜の複合膜を形成しており、本発明のポリサイド上に酸化膜とシリコン窒化膜を形成してからパターニングを行い、つづいて側壁酸化膜やシリコン窒化膜を形成する方法とは異なる。
その他、上記５つの発明と本発明との違いとして、本発明では、ポリサイドからなる電極上の酸化膜厚を電極側壁に形成されたる酸化膜厚よりも厚くすることで、窒化膜の剥離を防ぐ効果を増大させることができるが、上記５つの発明にはその点について何ら記載がない。
【００５９】
このように、上記５つの公知例は本発明とは全く異なるものであり、また、本発明を示唆するものは何も記載されていない。
本発明の第２の観点によれば、上記課題は、以下の特徴を持つ半導体装置によって解決される。
基板上に、略平行に、かつ複数本配置された第１の導電層と、第１の導電層上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されたシリコン窒化膜からなる第２の絶縁膜と、前記第１、第２の絶縁膜を貫いて形成され、前記複数の第１の導電層の間に形成された第１のコンタクト窓と、前記コンタクト窓内に形成された第２の導電層と、前記シリコン窒化膜からなる第２の絶縁膜上に形成された、前記シリコン窒化膜とエッチング特性の異なる第３の絶縁膜と、前記第３の絶縁膜中に形成され、前記第２の導電層上に位置する第２のコンタクト窓と、前記第２のコンタクト窓を介して前記第２の導電層と接続する第３の導電層とを有することを特徴とする半導体装置。
【００６０】
半導体基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる第１と第２の不純物拡散層領域と、前記ゲート電極と第１と第２の不純物拡散層領域を含む前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されたシリコン窒化膜からなる第２の絶縁膜と、前記第１と第２の絶縁膜を貫いて前記第１の不純物拡散層領域に到達する第１のコンタクト窓と、前記第２の不純物拡散層領域に到達する第２のコンタクト窓と、前記第１のコンタクト窓内に形成され、前記第１の不純物拡散層領域上に接続された第２の導電層と、前記第２のコンタクト窓内に形成され、前記第２の不純物拡散層領域上に接続された第３の導電層と、前記第２と第３の導電層を含む前記第２の絶縁膜上に形成された第３の絶縁膜と、前記第３の絶縁膜を貫き、前記第２の導電層に到達する第３のコンタクト窓と、前記第３のコンタクト窓を介して前記第２の導電層と接続する第４の導電層とを有することを特徴とする半導体装置。
【００６１】
さらに、前記第３の絶縁膜を貫き、前記第２の不純物拡散層領域に接続された前記第３の導電層に到達する第４のコンタクト窓と、前記第４のコンタクト窓を介して前記第３の導電層と接続する、蓄積電極となる第５の導電層と、前記第５の導電層と対向して、キャパシタ絶縁膜を介して形成された、対向電極となる第６の導電層を有することを特徴とする半導体装置。
【００６２】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上にゲート絶縁膜と第１の導電膜を形成し、パターニングしてＭＩＳトランジスタのゲート電極を形成する工程と、前記ゲート電極をマスクとして前記基板中にソースまたはドレインとなる不純物拡散層領域を形成する工程と、前記ゲート電極を含む前記半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上にシリコン窒化膜からなる第２の絶縁膜を形成する工程と、前記第２の絶縁膜と第１の絶縁膜を選択的に順次エッチングして前記不純物拡散層領域の少なくとも一方に達する第１のコンタクト窓を形成する工程と、前記第１のコンタクト窓内に第２の導電層を形成する工程と、前記第２の導電層を含む前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜を貫き、前記第２の導電層に接続する第２のコンタクト窓を形成する工程と、前記コンタクト窓を介して前記第２の導電層と接続する第３の導電層を形成する工程を有することを特徴とする半導体装置の製造方法。
【００６３】
本発明の第２の観点によれば、コンタクト窓内に形成された配線用の導電層の周辺にエッチングストッパ層として機能する窒化膜があって、酸化膜やＢＰＳＧ等の下層の層間絶縁膜が表面に露出していないため、窒化膜上にさらに形成された上層の層間絶縁膜のコンタクト窓を形成するときに、位置合わせずれをおこしても導電層の周辺の下層絶縁膜がエッチングされることはなく、位置合わせずれに対してマージンの大きいプロセスとなる。
【００６４】
また、上層配線層の横に前記コンタクト窓が形成されている場合には、下層絶縁膜がエッチングされないため、ＳＡＣ工程をとることが可能である。
本発明の第３の観点によれば、上記課題は、以下の特徴をもつ半導体装置によって解決される。
半導体基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる第１と第２の不純物拡散層領域と、前記ゲート電極と第１と第２の不純物拡散層領域を含む前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されたシリコン窒化膜からなる第２の絶縁膜と、前記第１と第２の絶縁膜を貫いて前記第１の不純物拡散層領域に到達する第１のコンタクト窓と、前記第２の不純物拡散層領域に到達する第２のコンタクト窓と、前記第１のコンタクト窓内に形成され、前記第１の不純物拡散層領域上に接続された第２の導電層と、前記第２のコンタクト窓内に形成され、前記第２の不純物拡散層領域上に接続された第３の導電層と、前記第２と第３の導電層を含む前記第２の絶縁膜上に形成された第３の絶縁膜と、前記第３の絶縁膜を貫き、前記第２の導電層に到達する第３のコンタクト窓と、前記第３のコンタクト窓を介して前記第２の導電層と接続する第４の導電層とを有することを特徴とする半導体装置。
【００６５】
シリコン基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる不純物拡散層領域と、前記ゲート電極と前記不純物拡散層領域を竦む前記シリコン基板上に形成された第１の絶縁膜と、前記第１の絶縁膜を貫いて前記不純物拡散層領域の少なくとも一方に到達する第１のコンタクト窓と、前記第１のコンタクト窓内に形成され、前記不純物拡散層領域に接続された第２の導電層と、前記第２の導電層を含む前記第１の絶縁膜上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成されたシリコン窒化膜からなる第３の絶縁膜と、前記第２、第３の絶縁膜を貫き、前記不純物拡散層領域に接続された前記第２の導電層に到達する第２のコンタクト窓と、前記第２のコンタクト窓を介して前記第２の導電層と接続し、底面部と、基板に対して垂直に形成された筒状の形状を有し、蓄積電極となる第３の導電層と、前記第３の導電層と対向して、キャパシタ絶縁膜を介して形成され、かつ、一部は前記第３の絶縁膜の表面とキャパシタ絶縁膜を介して接触する第４の導電層とを有することを特徴とする半導体装置。
【００６６】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上にゲート絶縁膜と第１の導電膜を形成し、パターニングしてＭＩＳトランジスタのゲート電極を形成する工程と、前記ゲート電極をマスクとして前記基板中にソースまたはドレインとなる不純物拡散層領域を形成する工程と、前記ゲート電極を含む前記半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上にシリコン窒化膜からなる第２の絶縁膜を形成する工程と、前記第２の絶縁膜と第１の絶縁膜を選択的に順次エッチングして前記不純物拡散層領域の少なくとも一方に達する第１のコンタクト窓を形成する工程と、前記第１のコンタクト窓内に第２の導電層を形成する工程と、前記第２の導電層を含む前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜を貫き、前記第２の導電層に接続する第２のコンタクト窓を形成する工程と、前記コンタクト窓を介して前記第２の導電層と接続する第３の導電層を形成する工程を有することを特徴とする半導体装置の製造方法。
【００６７】
さらに、全面に第４の絶縁膜を形成する工程と、前記第３の導電層が形成されていない前記第２の導電層上の前記第４の絶縁膜と第３の絶縁膜を選択的に除去して前記第２の導電層に到達する第３のコンタクト窓を形成する工程と、前記第３のコンタクト窓の底面および側面に選択的に第４の導電層を形成する工程と、前記第４の導電層をマスクとし、前記第２の絶縁膜をエッチングストッパとして前記第４の絶縁膜を除去して、前記第４の導電層を筒状に露出させる工程と、前記第４の導電層の表面に第５の絶縁膜を形成する工程と、前記第５の絶縁膜を含む半導体基板上に第５の導電層を形成する工程と、前記第５の導電層を少なくとも前記第４の導電層を含む領域の一部を残して選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。
【００６８】
さらに、第３の導電層の上部および側壁部を覆うシリコン窒化膜からなる第６の絶縁膜を形成する工程と、前記第２の絶縁膜と前記第６の絶縁膜をエッチングストッパとして前記第４の絶縁膜を除去する工程を有することを特徴とする半導体装置の製造方法。
基板上に第１の導電層と第１の絶縁膜とシリコン窒化膜からなる第２の絶縁膜と第３の絶縁膜を順次形成する工程と、前記第３、第２、第１の絶縁膜を順次エッチングして第１の導電層に達するコンタクト窓を形成する工程と、前記コンタクト窓の底面および側面に選択的に第２の導電膜を形成する工程と、前記第２の導電層をマスクとし、前記第２の絶縁膜をエッチングストッパとして前記第３の絶縁膜を除去して、前記第２の導電層を筒状に露出させる工程と、前記第２の導電層の表面に第４の絶縁膜を形成する工程と、前記第４の絶縁膜を含む半導体基板上に第３の導電層を形成する工程と、前記第３の導電層を少なくとも前記第２の導電層を含む領域の一部を残して選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。
【００６９】
半導体基板上にゲート絶縁膜と第１の導電膜を形成し、パターニングしてＭＩＳトランジスタのゲート電極を形成する工程と、前記ゲート電極をマスクとして前記基板中にソースまたはドレインとなる不純物拡散層領域を形成する工程と、前記ゲート電極を含む前記半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を選択的にエッチングして前記不純物拡散層領域に達する第１のコンタクト窓を形成する工程と、前記第１のコンタクト窓内に第２の導電層を形成する工程と、前記第２の導電層を含む前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜を貫き、前記第２の導電層に接続する第２のコンタクト窓を形成する工程と、前記第２のコンタクト窓を介して前記第２の導電層と接続する第３の導電層を形成する工程と、前記第３の導電層を含む前記半導体基板上に、第３の絶縁膜とシリコン窒化膜からなる第４の絶縁膜と第５の絶縁膜を順次形成する工程と、前記第３の導電層が形成されていない前記第２の導電層上の前記第５、第４、第３および第２の絶縁膜を順次選択的に除去して前記第２の導電層に到達する第３のコンタクト窓を形成する工程と、前記第３のコンタクト窓の底面および側面に選択的に第４の導電層を形成する工程と、前記第４の導電層をマスクとし、前記第４の絶縁膜をエッチングストッパとして前記第５の絶縁膜を除去して、前記第４の導電層を筒状に露出させる工程と、前記第４の導電層の表面に第６の絶縁膜を形成する工程と、前記第６の絶縁膜を含む半導体基板上に第５の導電層を形成する工程と、前記第５の導電層を少なくとも前記第４の導電層を含む領域の一部を残して選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。
【００７０】
本発明の第３の観点によれば、シリンダ型蓄積電極を形成する際に、蓄積電極の外側の絶縁膜の下にエッチングストッパ膜として機能する窒化膜を形成しておくことにより、蓄積電極の外側の絶縁膜をすべて除去することができるため、シリンダ型の蓄積電極の外側面の面積を一定にすることができ、キャパシタ容量のバラツキが小さく、安定したＤＲＡＭセルを製造することが可能となる。
【００７１】
また、セル領域と周辺回路部との高低差をあまり大きくすることなくＤＲＡＭセルを製造することも可能になる。
本発明の第４の観点によれば、上記課題は、以下の特徴を持つ半導体装置によって解決される。
基板からの距離の異なるレベルに形成された第１と第２の導電層と、前記第１と第２の導電層を含む前記基板上に形成された第１の絶縁膜と、前記第１の絶縁膜を貫いて前記第１の導電層の表面が露出するように形成された第１のコンタクト窓と、前記第１の絶縁膜と前記第２の導電層を貫いて形成された第２のコンタクト窓と、少なくとも前記第１、第２のコンタクト窓の中に形成され、前記第１のコンタクト窓を通して前記第１の導電層の表面と接続され、前記第２のコンタクト窓を通して前記第２の導電層の側壁部と接続される第３の導電層とを有し、前記第１の絶縁膜表面から前記第１の導電層までの深さをＤ１、前記第１の絶縁膜表面から前記第２の導電層までの深さをＤ２としたとき、Ｄ１はＤ２より大であることを特徴とする半導体装置。
【００７２】
前記第２の導電層の下には、前記第１の絶縁膜とエッチング特性の異なる第２の絶縁膜を有していることを特徴とする半導体装置。
基板からの距離の異なるレベルに形成された第１と第２と第３の導電層と、前記第１と第２と第３の導電層を含む前記基板上に形成された第１の絶縁膜と、前記第２の導電層の下に形成された、前記第１の絶縁膜とエッチング特性の異なる第２の絶縁膜と、前記第３の導電層の上に形成された前記第２の絶縁膜と同じエッチング特性を有する第３の絶縁膜と、前記第１の絶縁膜を貫いて前記第１の導電層の表面が露出するように形成された第１のコンタクト窓と、前記第１の絶縁膜と前記第２の導電層と前記第２の絶縁膜とを貫いて形成された第２のコンタクト窓と、前記第１の絶縁膜と前記第３の絶縁膜を貫いて前記第３の導電層の表面が露出するように形成された第３のコンタクト窓と、前記第１のコンタクト窓を介して前記第１の導電層の表面と接続され、前記第２のコンタクト窓を介して前記第２の導電層の側壁部と接続され、前記第３のコンタクト窓を介して前記第３の導電層の表面と接続される第４の導電層とを有し、前記第１の絶縁膜表面から前記第１の導電層までの深さをＤ１、前記第１の絶縁膜表面から前記第２の導電層までの深さをＤ２、前記第１の絶縁膜表面から前記第３の導電層までの深さをＤ３としたとき、Ｄ１＞Ｄ３＞Ｄ２であることを特徴とする半導体装置。
【００７３】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上に第１の導電層を形成する工程と、前記第１の導電層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の導電層を形成する工程と、前記第２の導電層を含む半導体基板上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上にコンタクト窓形成用のマスクを形成する工程と、前記マスクを用いて前記第２の絶縁膜と前記第１の絶縁膜を順次エッチングして第１の導電層上にコンタクト窓を形成するとともに、前記第２の絶縁膜と前記第２の導電層を順次エッチングして前記第２の導電層を貫くコンタクト窓を形成することを特徴とする半導体装置の製造方法。
【００７４】
半導体基板上に第１の導電層を形成する工程と、前記第１の導電層上に第１の絶縁膜と、シリコン窒化膜からなる第２の絶縁膜を順次形成する工程と、前記第２の絶縁膜上に第２の導電層を形成する工程と、少なくとも前記第１の導電層のコンタクト領域を含む領域の前記第２の絶縁膜を選択的に除去する工程と、前記第２の絶縁膜と前記第１の絶縁膜と前記第２の導電層を含む前記半導体基板上に、第３の絶縁膜を形成する工程と、前記第３の絶縁膜上にコンタクト窓形成用のマスクを形成する工程と、前記マスクを用いて前記第３の絶縁膜と前記第１の絶縁膜を順次エッチングして第１の導電層上にコンタクト窓を形成するとともに、前記第３の絶縁膜と前記第２の導電層を順次エッチングして前記第２の導電層を貫くコンタクト窓を形成することを特徴とする半導体装置の製造方法。
【００７５】
本発明の第４の観点によれば、複数の配線層にコンタクト窓を形成するときに、上層の配線層の下に窒化膜を設けて、窒化膜をストッパとしてエッチングすることで、コンタクト窓が上層の配線層から窒化膜下の絶縁層まで突き抜けて、下層の配線層まで達することを防ぐことができる。したがって、層間のショートを防ぐことができるため、コンタクト窓の深さが異なる上層の配線層と下層の配線層のコンタクト窓を一度のフォトリソグラフィ工程で形成することができ、工程を短縮することができる。
【００７６】
また、上層と下層の中間の配線層上に窒化膜を形成しておき、窒化膜をストッパとして第１ステップのエッチングを行い、つづいて窒化膜をエッチングする第２ステップのエッチングを行なうことで、コンタクト窓が上層の配線層から窒化膜下の絶縁層を突き抜けたり、中間層の配線層を突き抜けてさらに下層の絶縁層を突き抜けたりして、下層の配線層に達することを防ぐことができる。したがって、層間のショートを防ぐことができるため、コンタクト窓の深さが異なる上層と中間層と下層の配線層のコンタクト窓を一度のフォトリソグラフィ工程で形成することができ、工程を短縮することができる。
【００７７】
本発明の第５の観点によれば、上記課題は、以下の特徴を持つ半導体装置によって解決される。
基板上に略平行に、かつ複数本配置された第１の導電層と、前記第１の導電層を覆うように設けられた第１の絶縁膜と、前記隣接する第１の導電層間を埋め込み、前記第１の絶縁膜の上面と一致する、前記基板と平行な面を持つ第２の絶縁膜と、前記第２の絶縁膜に設けられ、その底部の一部が前記第１の絶縁膜上にかかるように形成されたコンタクト窓を有することを特徴とする半導体装置。
【００７８】
基板上に略平行に、かつ複数本配置され、基板からの距離のレベルが複数ある第１の導電層と、前記第１の導電層を覆うように設けられた第１の絶縁膜と、前記隣接する第１の導電層間を埋め込み、前記第１の絶縁膜の基板からの距離のレベルが最も大きい第１の絶縁膜の上面と一致する、前記基板と平行な面を持つ第２の絶縁膜を有することを特徴とする半導体装置。
【００７９】
前記第２の絶縁膜に設けられ、その底部の一部が前記第１の絶縁膜上にかかるように形成されたコンタクト窓を有することを特徴とする半導体装置。
前記基板からの距離のレベルが大きい第１の絶縁膜はフィールド絶縁膜上に形成され、前記基板からの距離のレベルが最も小さい第１の導電層は活性領域上に形成されていることを特徴とする半導体装置。
【００８０】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上に第１の導電層と第１の絶縁膜を順次形成する工程と、前記第１の絶縁膜と前記第１の導電層からなる積層体を略平行に配置するようにパターニングする工程と、前記積層体を含む前記半導体基板上に第２の絶縁膜を形成し、異方性エッチングを行なって積層体の側壁にサイドウォールを形成する工程と、前記第１および第２の絶縁膜に覆われた前記第１の導電層を含む前記半導体基板上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜を前記第１の絶縁膜をストッパーとして、ＣＭＰ法により平坦化する工程と、前記第３の絶縁膜の一部を除去し、その底部の一部が少なくとも前記第２の絶縁膜の一部の上にくるように、コンタクト窓を形成することを特徴とする半導体装置の製造方法。
【００８１】
半導体基板に素子分離用の絶縁膜を形成して活性領域を画定する工程と、前記素子分離用絶縁膜と活性領域を含む前記半導体基板上に第１の導電層と第１の絶縁膜を順次形成する工程と、前記第１の絶縁膜と前記第１の導電層からなる積層体を略平行に配置するようにパターニングする工程と、前記積層体を含む前記半導体基板上に第２の絶縁膜を形成し、異方性エッチングを行なって積層体の側壁にサイドウォールを形成する工程と、前記第１および第２の絶縁膜に覆われた前記第１の導電層と素子分離用絶縁膜を含む前記半導体基板上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜を前記素子分離用絶縁膜上の前記第１の絶縁膜をストッパーとして、ＣＭＰ法により平坦化する工程とを有することを特徴とする半導体装置の製造方法。
【００８２】
本発明の第５の観点によれば、窒化膜スペーサーＳＡＣに用いる配線群の上の絶縁膜を平坦化するときに、窒化膜をＣＭＰのストッパーとして用いることにより、ストッパーとなる層を新たに形成しないで平坦化ができる。したがって、新たな工程の増加を行なわずに精度のよい平坦化が可能である。
また、基板からの距離の異なる配線層群の上に形成された絶縁膜を平坦化する工程において、基板からの距離が最も大きい配線群の上に設けた窒化膜をＣＭＰ工程のストッパとして用いることにより、上記配線層群の上に設けられた絶縁膜の平坦化を精度よく行なうことができる。
【００８３】
このとき基板からの距離が最も大きいものではない配線群上の絶縁膜の下の膜はストッパとして研磨にさらされないので、一定の厚さを保つことができ、耐圧を維持することが可能である。
特開平６−１８１２０９号には、導電層の上面にシリコン窒化膜を設け、その上部に形成された絶縁膜を、前記シリコン窒化膜をストッパとしてＣＭＰ法により平坦化する方法が示されている。そして、本公報の図４には従来技術として、所望の形状にパターニングされた導電層の上面および側面、さらに導電層間にシリコン窒化膜が設けられ、それをＣＭＰのストッパー膜として用いることが記載されている。
【００８４】
しかし、本公報には窒化膜スペーサＳＡＣについては何も記載されていないし、窒化膜スペーサＳＡＣをＤＲＡＭに用いた場合の問題については何も記載されていない。
本発明によるＤＲＡＭの製造方法では導電層上の窒化膜をストッパ層として用いることで、上部に形成された絶縁膜を平坦化できるだけでなく、膜厚のばらつきを少なくすることもできる。
【００８５】
平坦化した絶縁膜の膜厚がばらついていると、後工程の窒化膜スペーサＳＡＣでコンタクト窓形成するときのエッチング量に分布が生じ、コンタクト窓形成時に窒化膜領域が減少して導電層とコンタクト窓内に形成される上層導電層とがショートする危険性が増してしまう。
本発明では、ストッパーとなる層をわざわざ形成するのではなく、窒化膜スペーサーＳＡＣを用いるために必要となる、窒化膜スペーサをそのまま用いることができるため、新たな工程の増加を招くことはない。
【００８６】
上記公知例には、このような窒化膜スペーサＳＡＣをＤＲＡＭに用いたときの特有の問題について何ら記載がないし、それを解決する手段についての示唆もない。
さらに、本発明では、配線層を基板からの距離の異なるように設け、基板からの距離が最も大きい配線層の窒化膜のみをストッパとして用い、それよりも基板に近いレベルの配線層上の窒化膜はストッパとして機能させないことで、基板に近いレベルの配線層の窒化膜の絶縁耐圧を低下させないことができるが、本公報にはそのようなことはどこにも記載されていない。
【００８７】
本発明の第６の観点によれば、上記課題は、以下の特徴を持つ半導体装置によって解決される。
シリコン基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる第１と第２の不純物拡散層領域と、前記ゲート電極と第１と第２の不純物拡散層領域を竦む前記シリコン基板上に形成された絶縁膜と、前記絶縁膜を貫いて前記第１と第２の不純物拡散層領域にそれぞれ到達するコンタクト窓と、前記コンタクト窓を介して、前記第１と第２の不純物拡散層領域上にそれぞれ接続された、同一の導電層から形成された第１と第２の導電層と、前記第１の導電層を介して前記第１の不純物拡散領域に接続されたビット線と、前記第２の導電層を介して前記第２の不純物拡散領域に接続されたキャパシタ蓄積電極とを有し、前記第２の不純物拡散層の濃度は前記第１の不純物拡散層の濃度よりも大であることを特徴とする半導体装置。
【００８８】
シリコン基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、同じ不純物濃度を有する、ソースまたはドレインとなる第１と第２の不純物拡散層領域と、前記ゲート電極と第１と第２の不純物拡散層領域上に形成された絶縁膜と、前記絶縁膜を貫いて前記第１と第２の不純物拡散層領域にそれぞれ到達するコンタクト窓と、前記第２の不純物拡散領域上に位置する前記コンタクト窓の下部の基板中に形成された、前記第２の不純物拡散層領域と同導電型の第３の不純物拡散層領域と、前記コンタクト窓を介して、前記第１の不純物拡散領域と接続された第１の導電層と、前記コンタクト窓と前記第３の不純物拡散層を介して前記第２の不純物拡散層領域上に接続された前記第１の導電層と同一の導電層から形成された第２の導電層と、前記第１の導電層を介して前記第１の不純物拡散領域に接続されたビット線と、前記第２の導電層を介して前記第２の不純物拡散領域に接続されたキャパシタ蓄積電極とを有し、前記第３の不純物拡散層領域の不純物濃度は、前記第１および第２の不純物拡散層領域の不純物濃度よりも大であることを特徴とする半導体装置。
【００８９】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
一導電型半導体基板上にゲート酸化膜とゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記一導電型基板中に反対導電型の第１の不純物をイオン注入してゲート電極の両側に、ソース・ドレインとなる第１と第２の不純物拡散層領域を形成する工程と、前記一導電型基板上に前記ゲート電極を覆うように絶縁膜を形成する工程と、前記絶縁膜の一部をエッチングして前記第１の不純物拡散層領域に達する第１のコンタクト窓と、前記第２の不純物拡散層領域に達する第２のコンタクト窓を形成する工程と、前記第２のコンタクト窓をマスク部材で覆う工程と、前記マスク部材および前記絶縁膜をマスクとして、前記第１のコンタクト窓に露出した前記第１の拡散層領域に、反対導電型の第２の不純物をイオン注入し、第３の不純物拡散層領域を形成する工程と、前記第１のコンタクト窓を介して、前記第３および第１の不純物拡散層領域に接続される第１の導電層と、前記第２のコンタクト窓を介して、前記第２の不純物拡散層領域に接続される第２の導電層を形成する工程と、前記第１の導電層を介して前記第３および第１の不純物拡散層領域に接続されるＤＲＡＭの蓄積電極を形成する工程と、前記第２の導電層を介して前記第２の不純物拡散層領域に接続されるＤＲＡＭのビット線を形成する工程とを有することを特徴とする、半導体装置の製造方法。
【００９０】
前記第２の不純物のイオン注入のドーズ量は、前記第１の不純物のイオン注入のドーズ量よりも大きいことを特徴とする半導体装置の製造方法。
本発明の第６の観点によれば、メモリセル部のキャパシタ側のソース・ドレイン領域にのみ接合リークを防ぐための不純物を導入し、ビットラインとの接続側のソース・ドレイン領域には接合リークを防ぐための不純物を新たに導入しない。
【００９１】
前記不純物注入をキャパシタが接続される側のみに行うことにより、ＭＯＳトランジスタのソース・ドレインの内、片側は浅い接合深さとすることができ、トランジスターの短チャネル効果や、素子間のリーク電流への悪影響を抑える事ができ、しかも、接合リークに関してシビアなキャパシタ側では接合リークを抑えることが可能である。
【００９２】
【発明の実施の形態】
以下、各実施の形態について説明をする。なお、図中の符号で各実施の形態で同じもの、または相当するものに対しては、同じ符号を用いている。
［第１の実施の形態］
図２は、ＤＲＡＭのメモリセル部の模式平面図である。図において、１１は活性領域、１２はＭＯＳトランジスタのゲート電極も兼ねるワードライン、１３はビットライン、１４はビットラインとＭＯＳトランジスタのソース・ドレイン拡散層とのコンタクト窓、１５はシリンダ型蓄積電極とＭＯＳトランジスタのソース・ドレイン拡散層とのコンタクト窓である。なお、ゲート電極上やビットライン上に形成される裏打ちワードラインなどの配線層は図中には示していない。
【００９３】
次に、図３から図１３をもとに、本発明のＤＲＡＭに対してコンタクト窓をセルフアラインコンタクト技術を用いて形成する方法について具体的に述べる。なお、図３〜図１３は、メモリセル部については図２のＡ−Ａ’部の、周辺回路部については典型的な例としての配線構造の模式切断断面図である。
はじめに、図３（ａ）に示すように、ｐ型シリコン基板１６上に、公知のＬＯＣＯＳ法（LOCal Oxidation of Silicon) を用いて厚い酸化膜１７（フィールド酸化膜）を形成し、素子分離領域と活性領域を画定する。図中ＭＣはメモリセル領域、ＰＣは周辺回路領域を表している。
【００９４】
周辺回路領域には、種々の回路が形成されるため、通常は、これらの回路を構成するためのｎチャネルＭＯＳトランジスタ形成領域やｐチャネルＭＯＳトランジスタ形成領域が形成されている
ｐチャネルＭＯＳトランジスタ形成領域としては、ｐ型シリコン基板中に形成されたｎ型ウェル内に形成されるものがあり、ｎチャネルＭＯＳトランジスタ形成領域としては、ｐ型シリコン基板中に形成されたｐ型ウェル内に形成されるものや、ｐ型シリコン基板中に形成されたｎ型ウェル内にさらに形成されたｐ型ウェル（三重ウェル構造）内に形成されるものなどがある。これらの構成は、所望の特性によって適宜選べば良い。
【００９５】
したがって、図示していないが、ＬＯＣＯＳ工程の前後で周辺回路領域ＰＣの他の領域には、ｐ型の不純物やｎ型の不純物をイオン注入し、それぞれｐ型ウェル、ｎ型ウェルを形成し、ｎ型ウェル領域の中の一部には、さらにｐ型の不純物を導入する事により、ｎ型ウェルにその周辺部、底部を囲まれたｐ型ウェルを形成する。
【００９６】
このとき、必要であればフィールド酸化膜１７の下部には、ウェルの不純物型を考慮して、ｐ型不純物やｎ型不純物をイオン注入し、チャネルストップ層を形成する。
また、活性領域には、これも図示していないが、各ＭＯＳトランジスタの特性に合わせて、しきい値（Ｖth）を制御するための不純物を導入する。
【００９７】
なお、上記したウェル層やチャネルストップ層およびＶth制御用のイオン注入は、工程上必ずしもこの位置で行う必要があるわけではなく、以下に順次説明するゲート酸化膜形成工程やゲート電極形成工程などの後でも構わないことは言うまでもない。
次に、図３（ｂ）に示すように、基板表面を酸化してゲート酸化膜１８を８ｎｍ形成し、その上にリンをドープしたシリコン膜１９を５０ｎｍ、タングステンシリサイド（ＷＳｉ）膜２０を５０ｎｍ、シリコン窒化膜２１を８０ｎｍを順次公知のＣＶＤ法（Chemical Vapor Deposition 化学気相成長法）を用いて形成する。
【００９８】
これらの積層体を公知のフォトリソグラフィ法を用いてＭＯＳトランジスタのゲート電極となるよう所望のパターンにパターニングする。セル部においては、これらの積層体のポリサイド構造はワード線（図１の１２に相当）となる。
次に、図４（ａ）に示すように、熱酸化により酸化膜２２を２〜１０ｎｍ成長させる。この酸化により、ポリサイド構造のシリコン膜１９とＷＳｉ膜２０の側壁および活性領域のシリコン基板１６表面に酸化膜が形成されるが、シリコン窒化膜は酸化されないので、シリコン窒化膜２１の側壁には酸化膜が形成されない。 また、シリコン膜１９は基板１１にくらべて不純物濃度が高いため、酸化膜２２の厚さは基板よりも厚くなる。
【００９９】
つづいて前記ゲート電極をマスクとして、基板全面にｎ型の不純物であるリンを１×１０13ｃｍ-2のドーズ量でイオン注入する。これによってｎチャネルＭＯＳトランジスタ領域ではＬＤＤ（Lightly Doped Drain ）構造のｎ- 層に相当する不純物拡散層２３が形成される。
このとき、ｐチャネルＭＯＳトランジスタ領域にもこのｎ型不純物が導入されるが、後工程の高濃度のｐ型不純物層のイオン注入により実質的に消失させることができるため問題はないし、最終的にこのｎ型不純物領域をソース・ドレイン部となるｐ型不純物拡散層の周囲に残しておけば、パンチスルー防止の役割をもたせることも可能である。
【０１００】
次に図４（ｂ）に示すように、ＣＶＤ法によりシリコン窒化膜を５０〜１５０ｎｍ形成し、それを公知のＲＩＥ（Reactive Ion Etching）法などで異方性エッチングすることにより、ゲート電極の側壁に窒化膜からなるサイドウォールスペーサを形成する。
このとき、基板１６上などの、窒化膜に覆われていない領域の酸化膜２２は、残した状態でエッチングを終了するほうが、エッチングダメージが少ないため、より好ましいが、必ずしも残す必要があるわけではない。
【０１０１】
このサイドウォール窒化膜はポリサイド電極上の窒化膜２０と一体化して、窒化膜領域２４を構成する。
この工程により、シリコン膜１９とＷＳｉ膜２０からなるポリサイド電極の周囲は窒化膜領域２４で覆われるが、ポリサイド電極の側壁部では、酸化膜２２が存在するため、後工程の熱処理でＷＳｉ膜２０が基板から剥離することを防ぐことができる。
【０１０２】
つづいて熱酸化によって酸化膜を２〜１０ｎｍ成長する。このときシリコン基板上に露出している酸化膜２２をフッ酸系のエッチャントで除去してから酸化してもよい。膜厚の制御性からは除去したほうがよいが、フィールド酸化膜１７や、サイドウォール窒化膜の下にある酸化膜２２まで削られる危険性がある。
この酸化によって、窒化膜領域２４に覆われたシリコン膜１９やＷＳｉ膜２０は酸化されないため、主として活性領域上のシリコン基板が酸化され、前記酸化膜２２と一体化する。なお、本実施の形態では以降この一体化した酸化膜を酸化膜２２と称する。
【０１０３】
つづいて、セル領域を除く周辺領域のｎチャネルＭＯＳトランジスタ領域が露出するようにレジストパターンを形成し、窒化膜領域２４を有するゲート電極をマスクとして、前記レジストの開いた領域に、ｎ型不純物であるヒ素を５×１０15ｃｍ-2のドーズ量でイオン注入する。これによって、周辺領域のｎチャネルＭＯＳトランジスタ領域には、高濃度不純物拡散層領域２５がＬＤＤ構造のｎ+ 層として形成される。
【０１０４】
なお、セル領域のトランジスターのソース・ドレイン層に、この高濃度ｎ型不純物層のイオン注入は行わない理由は、高濃度の不純物導入による結晶欠陥を防ぎ、微少な電荷を貯えるキャパシターからのリーク電流を抑えるためである。
つづいて、周辺領域のｐチャネルＭＯＳトランジスタ領域が露出するようにレジストパターンを形成し、窒化膜領域２４を有するゲート電極をマスクとして、前記レジストの開いた領域に、ＢＦ2 + イオンを５×１０15ｃｍ-2のドーズ量でイオン注入し、ｐチャネルＭＯＳトランジスタのソース・ドレイン領域となる不純物拡散層領域を形成する。
【０１０５】
次に、図５（ａ）に示すように、ＢＰＳＧ膜２６をＣＶＤ法により１００〜２００ｎｍ成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
さらに平坦化を行う為に、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わない。
【０１０６】
なお、エッチバック法やＣＭＰ法を用いる場合には、除去される膜厚分だけ厚くＢＰＳＧ膜の成長を行い、エッチバックやＣＭＰ処理後の膜厚が１００〜２００ｎｍとなるようにする。
つづいて、セル領域のＭＯＳトランジスタのソース・ドレイン領域が露出するようにレジストを開口し、開口内のＢＰＳＧ膜２６と酸化膜２２を、たとえばＣ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によって順次エッチングして、基板表面を露出させ、コンタクト窓２７を形成する。
【０１０７】
コンタクト窓２７は窒化膜領域２４のスペーサによってセルフアラインで規定されており、しかも、前記レジストの開口部が位置ずれをおこしたとしても、ポリサイドゲート電極のまわりは全て窒化膜で覆われていて酸化膜が露出していないため、エッチングで除去されてしまうことはなく、図３５の従来例で述べたようなゲート電極とコンタクト電極がショートするようなことはない。
【０１０８】
なお、望ましくは、ＢＰＳＧ膜２６と酸化膜２２のエッチングは、窒化膜領域２４がエッチングされないように、窒化膜との選択比が１０以上ある条件で行うことが好ましい。
つづいて、レジストを除去したあと、ＢＰＳＧ膜２６と窒化膜領域２４をマスクとして、コンタクト窓２７のシリコン基板中に、ｎ型不純物であるリンを３×１０13ｃｍ-2のドーズ量でイオン注入し、ｎ型拡散層２８を形成する。
【０１０９】
このｎ型拡散層２８は必ずしも必要ではないが、コンタクト窓２７が位置ずれしてフィールド酸化膜１７のエッジ付近にかかって形成された場合に、ソース・ドレイン拡散層形成用のｎ型不純物が導入されていないフィールド酸化膜１７のエッジ付近で、接合リークが大きくなってしまうという問題が生ずるのを防ぐことができる。
【０１１０】
次に、図５（ｂ）に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を全面に形成した後、エッチバック法やＣＭＰ法を用いて、コンタクト窓２７内にシリコン膜のプラグ２９を残存させる。
なお、エッチバック法やＣＭＰ法を用いずに、選択ＣＶＤ法を用いてシリコン膜のプラグ２９を形成してもよい。
【０１１１】
つづいて、ＣＶＤ法により酸化膜３０を３０〜１００ｎｍ成長する。
次に、図６（ａ）に示すように、ビット線接続領域にレジストを開口して、それをマスクに酸化膜３０をエッチングし、シリコン膜プラグ２９の上面の一部が露出するようなコンタクト窓３１を形成したあと、レジストを除去する。
つづいて、リンをドープしたシリコン膜３２を３０ｎｍ、ＷＳｉ膜３３を５０ｎｍ、シリコン窒化膜３４を８０ｎｍを順次ＣＶＤ法により形成する。
【０１１２】
これらの積層体を公知のフォトリソグラフィ法を用いて所望の配線パターンにパターニングする。これらの積層体のポリサイド電極は、セル部においてはビット線（図２の１３に相当）となり、周辺回路部ではビット線以外の配線層としても用いられる。
次に、図６（ｂ）に示すように、熱酸化により酸化膜３５を２〜１０ｎｍ成長させる。この酸化により、ポリサイド構造のシリコン膜３２とＷＳｉ膜３３の側壁部には酸化膜が形成されるが、シリコン窒化膜は酸化されないので、シリコン窒化膜３４の側壁には酸化膜が形成されない。
【０１１３】
つづいて、ＣＶＤ法により、シリコン窒化膜を５０〜１５０ｎｍ形成し、それをＲＩＥ法で異方性エッチングし、ビット線の側壁に窒化膜からなるサイドウォールを形成する。
このサイドウォール窒化膜はポリサイド電極上の窒化膜３４と一体化して、窒化膜領域３６を構成する。
【０１１４】
この工程により、シリコン膜３２と、ＷＳｉ膜３３からなるポリサイド電極の周囲は窒化膜領域３６で覆われるが、ポリサイド電極の側壁部では、酸化膜３５が存在するため、後工程の熱処理でＷＳｉ膜３３が基板から剥離することを防ぐことができる。
次に、図７に示すように、ＢＰＳＧ膜３７をＣＶＤ法により５００ｎｍ成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
【０１１５】
さらに平坦化を行うために、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わない。
なお、エッチバック法やＣＭＰ法を用いる場合には、除去される膜厚分だけ厚くＢＰＳＧ膜の成長を行い、エッチバックやＣＭＰ処理後の膜厚が５００ｎｍとなるようにする。
【０１１６】
ＢＰＳＧ膜３７の厚さは、シリンダ型蓄積電極の場合には容量を決定する条件のひとつとなる。したがって、さらに大きな容量が必要な場合は、５００ｎｍ以上に厚く形成する必要がある。
次に、図８に示すようにキャパシター接続領域が露出するようレジストを開口し、それをマスクに開口内のＢＰＳＧ膜３７と酸化膜３０をたとえばＣ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によって順次エッチングして、シリコン膜プラグ２９の上面が露出するようなコンタクト窓３８を形成する。
【０１１７】
通常、シリンダ型蓄積電極を用いる場合、コンタクト窓３８の大きさはシリンダ型蓄積電極の底面積および周辺長と関係するため、キャパシタ容量を増やすためには、なるべく大きく開口することが望ましい。
本発明では、コンタクト窓３８は窒化膜領域３６によってビット線とセルフアラインで規定されているため、コンタクト窓をビット線であるポリサイド電極の上部まで広げることができ、シリンダ型蓄積電極の底面積および周辺長を最大にすることができる。
【０１１８】
しかも、ポリサイドゲート電極のまわりは全て窒化膜領域３６で覆われているため、エッチングで除去されてしまうことはなく、ビット線と蓄積電極とがショートするようなことはない。
なお、望ましくは、ＢＰＳＧ膜３７と酸化膜３０のエッチングは、窒化膜との選択比が１０以上ある条件で行うことが好ましい。
【０１１９】
次に、レジストを除去したあと図９に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成した後、エッチバック法やＣＭＰ法を用いてコンタクト窓３８内の側壁及び底面にのみシリコン膜３９を残存させる。
次に、図１０に示すように、フッ酸系のエッチャントを用いてＢＰＳＧ膜３７をコントロールエッチングして、たとえば１５０ｎｍ程度残すことにより、内部がくりぬかれたシリンダ状の蓄積電極３９が形成される。
【０１２０】
次に、図１１に示すように、ＣＶＤ法によりシリコン窒化膜を４０ｎｍ形成し、１〜２ｎｍ熱酸化することで、蓄積電極３９の表面にキャパシター絶縁膜を形成する。（キャパシタ絶縁膜は図中に示していない）
つづいて、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成した後、パターニングしてキャパシタの対向電極４０を形成する。このとき、対向電極４０のパターンに合わせてキャパシタ絶縁膜も除去する。
【０１２１】
次に、図１２に示すように、ＢＰＳＧ膜４１をＣＶＤ法により１μｍ成長したあと、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
さらに平坦化を行うために、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わない。
【０１２２】
このような平坦化処理により、セル領域と周辺回路領域で高低差がほとんどなくなり、ほぼ平坦な表面を得る事が出来る。
次に、図１３に示すように、４２〜４５のコンタクト窓を形成する。コンタクト窓４２は対向電極４０の、コンタクト窓４３はシリコン膜３２、ＷＳｉ膜３３からなる周辺回路の配線層の、コンタクト窓４４はシリコン膜１９、ＷＳｉ膜２０からなる周辺回路の配線層の、コンタクト窓４５は周辺回路のＭＯＳトランジスタの拡散層２５のコンタクト用の窓である。
【０１２３】
ＢＰＳＧ膜４１が平坦化されているため、レジスト露光工程で露光装置の被写界深度内に凹凸を抑えることができ、寸法精度の低下を抑えることができる。
なお、これらのコンタクト窓４２〜４５は一度のフォトリソグラフィ工程で窓開けすると工程が短縮されて望ましいが、コンタクト窓の深さが大きく異なるため、最下層の拡散層２５のコンタクト窓４５を形成している間に、最上層の対向電極４０のコンタクト窓４２が突き抜けてしまい、場合によっては下層配線層とショートしてしまうことがある。
【０１２４】
このような場合には、コンタクト窓４２〜４５の窓開け工程を、対向電極上のコンタクト窓と、その他の導電層上のコンタクト窓に分けたり、対向電極とビット線上のコンタクト窓、ワード線とシリコン基板上のコンタクト窓の二回に分けるななど、深いコンタクト窓と浅いコンタクト窓とに分離して複数回に分けて行うことで、エッチング工程によって導電層を突き抜けるなどの弊害を取り除くことができる。
【０１２５】
次に図１４に示すように、チタン膜（Ｔｉ）をスパッタ法、窒化チタン膜（Ｔｉｎ）をリアクティブスパッタ法、タングステン膜（Ｗ）をＣＶＤ法で順次形成し、これをパターニングして第１の金属配線層４６を形成する。
第１の金属配線層４６は、セル領域ではワード線と平行な向きに配置され、ワード・デコーダーと、サブワード・デコーダーとを結ぶ配線に主として用いられる。
【０１２６】
以降図示しないが、第１の金属配線層４６の上部に層間絶縁膜を成長し、それをＣＭＰ法により平坦化する。
第１の金属配線層４６の上部にコンタクト窓を形成したあと、第２の金属配線層を形成してパターニングする。第２の金属配線層としては、たとえばＴｉＮ膜とアルミニウム膜（Ａｌ）とＴｉＮ膜からなる積層体を用いることができる。
【０１２７】
第２の金属配線層はセル領域では、ビット線と平行な向きに配置され、コラム・デコーダーと、センスアンプとを結ぶ配線に主として用いられる。
また、第２の金属配線層はボンディングパッドとしても用いられる。
最後にパッシベーション膜としてプラズマＣＶＤ法によりシリコン酸化膜とシリコン窒化膜を順次形成し、ボンディングパッド上のパッシベーション膜をエッチング除去してＤＲＡＭが完成する。
【０１２８】
本実施の形態によれば、ワード線、ゲート電極、ビット線あるいは周辺回路の配線層を形成するポリサイド電極は、周囲を窒化膜スペーサで覆われているが、ポリサイド電極の側壁部では、酸化膜が存在するため、後工程の熱処理でポリサイド電極が基板から剥離することを防ぐことができる。
しかも、ポリサイドゲート電極のまわりは全て窒化膜で覆われていて、酸化膜が露出しないため、セルフアラインコンタクト窓を形成するときのエッチングで除去されてしまうことはなく、ポリサイド電極と上層配線とがショートするようなことはない。
【０１２９】
なお、ゲート電極の横に形成される酸化膜２２の厚さは厚いほうがシリサイド膜の剥離に対して強くなる。ただし、熱酸化法で酸化膜２２を形成する場合には、基板も同時に酸化されて、ゲート電極の下部の端部にゲートバーズビークと言われるゲート酸化膜よりも厚い領域が形成されるため、ＭＯＳトランジスタの特性を劣化させる可能性があるので、これらを考慮して膜厚を決定するとよい。
［第２の実施の形態］
上記第１の実施の形態では、図１（ａ）に示したように、ポリサイド電極の側壁部にのみ酸化膜がある例を示した。第２の実施の形態として、図１（ｂ）に相当するポリサイド電極が酸化膜に覆われた例について、図１５、図１６をもとに説明する。なお、図１５、図１６とも、メモリセル部については図１のＡ−Ａ’部の、周辺回路部については典型的な例としての配線構造の模式切断断面図であるのは第１の実施の形態と同じである。
【０１３０】
図１５は図１（ｂ）に記載した発明をゲート電極やセル部のワード線（図１の１２に相当）に用いた例である。
第１の実施の形態の図３（ａ）で説明したのと同様な方法で、ｐ型シリコン基板１６上に、フィールド酸化膜１７を形成する。
次に、図１５（ａ）に示すように、基板表面を酸化してゲート酸化膜１８を８ｎｍ形成し、その上にリンをドープしたシリコン膜１９を５０ｎｍ、ＷＳｉ膜２０を５０ｎｍをＣＶＤ法で順次形成する。
【０１３１】
つづいて、酸化膜４７を３〜５０ｎｍ形成する。形成方法は熱酸化法でもＣＶＤ法でも構わないが、熱酸化法を用いるほうが剥離に強い構造が得られるので好ましい。また、熱酸化法で酸化膜を形成すると、ポリサイド膜の膜厚が薄くなってしまうので、熱酸化法で薄く酸化膜を形成したあとでＣＶＤ法で酸化膜を形成して所望の厚さにする方法も有効である。
【０１３２】
つづいて、ＣＶＤ法を用いてシリコン窒化膜２１を８０ｎｍ形成したあと、これらの積層体をゲート電極や配線層となるようパターニングする。
第１の実施の形態と異なり、シリコン膜１９、ＷＳｉ膜２０、酸化膜４７、シリコン窒化膜２１からなる積層体が形成される。
次に、図１５（ｂ）に示すように 熱酸化により酸化膜を２〜１０ｎｍ成長させると、ポリサイド構造のシリコン膜１９とＷＳｉ膜２０の側壁部に酸化膜が形成されて、酸化膜４７と一体化した酸化膜領域４８が形成できる。
【０１３３】
つづいて、第１の実施の形態と同じく、前記ゲート電極をマスクとして、基板全面にｎ型の不純物であるリンを１×１０13ｃｍ-2のドーズ量でイオン注入して、ｎチャネルＭＯＳトランジスタ領域にＬＤＤ（構造のｎ- 層に相当する不純物拡散層２３を形成する。
つづいて、ＣＶＤ法によりシリコン窒化膜を５０〜１５０ｎｍ形成し、それを公知異方性エッチングする事により、窒化膜領域２４が酸化膜領域４８を覆うように形成される。
【０１３４】
以降、第１の実施の形態と同様な工程をとって、ＤＲＡＭを作成する。
本実施の形態によれば、シリコン膜１９、ＷＳｉ膜２０の側壁部だけでなく、ＷＳｉ膜２０の上面にも酸化膜が形成されるため、ポリサイド電極はシリコン窒化膜に直接接する事がない。したがって、ＷＳｉ膜の剥離に対して、さらに強い構造を得ることが出来る。
【０１３５】
図１６は図１（ｂ）に記載した発明をセル部のビット線（図１の１３に相当）に用いた例である。
第１の実施の形態の図５（ｂ）までと、同様な工程をとることで、平坦化されたＢＰＳＧ膜２６の上にシリコン酸化膜３０が形成されている。
次に、図１６（ａ）に示すように、ビット線接続領域にレジストを開口して、それをマスクに酸化膜３０をエッチングし、シリコン膜プラグ２９の上面の一部が露出するようなコンタクト窓３１を形成したあと、レジストを除去する。
【０１３６】
つづいて、リンをドープしたシリコン膜３２を３０ｎｍ、ＷＳｉ膜３３を５０ｎｍをＣＶＤ法で形成した後、酸化膜４９を３〜５０ｎｍ形成する。形成方法や構成は、先にワード線に用いた例で示したものと同じである。
つづいて、ＣＶＤ法を用いてシリコン窒化膜２１を８０ｎｍ形成したあと、これらの積層体をビット線や配線層となるようパターニングする。
【０１３７】
次に、図１６（ｂ）に示すように、熱酸化により酸化膜を２〜１０ｎｍ成長させて、ポリサイド構造のシリコン膜３２とＷＳｉ膜３３の側壁部に酸化膜を形成し、酸化膜４９と一体化した酸化膜領域５０を形成する。
つづいて、ＣＶＤ法によりシリコン窒化膜を５０〜１５０ｎｍ形成し、それを異方性エッチングする事により、窒化膜領域３６が酸化膜領域４８を覆うように形成される。
【０１３８】
以降、第１の実施の形態と同様な工程をとって、ＤＲＡＭを作成する。
この場合もワード線に用いた場合と同様に、シリコン膜３２、ＷＳｉ膜３３の側壁部だけでなく、ＷＳｉ膜３３の上面にも酸化膜が形成されるため、ポリサイド電極はシリコン窒化膜に直接接する事がない。したがって、ＷＳｉ膜の剥離に対して、さらに強い構造を得ることが出来る。
【０１３９】
上記説明では、セル部のワード線とビット線にそれぞれ用いた場合について説明したが、本発明の形態は別々に用いても構わないし、２つ組み合わせてワード線とビット線の両方に適用しても構わないことは言うまでもない。
なお、本実施の形態でもゲート電極を覆う酸化膜厚は厚いほうがシリサイド膜の剥離に対して強い構造となるが、前記したように、熱酸化法で酸化膜を形成する場合には、ゲート電極側壁の膜厚を厚く形成しようとするとＭＯＳトランジスタの特性を劣化させるため、あまり厚くすることができない。したがって、ゲート電極上面の酸化膜厚をゲート電極側壁の膜厚よりも厚くすることで、ＭＯＳトランジスタの特性を劣化させずに、剥離に対して強い構造とすることができる。
［第３の実施の形態］
第３の実施の形態を図１７から図２３の模式工程断面図をもとに述べる。なお、第１、第２の実施の形態と同じく、メモリセル部については、図１のＡ−Ａ’部の、周辺回路部については典型的な例としての配線構造の模式断面図である。
【０１４０】
第１の実施の形態と同様な手法で図４（ｂ）の工程まで処理を行い、ワード電極やゲート電極となるポリサイド電極、窒化膜領域２４等を形成する。
次に、図１７（ａ）に示すように、ＢＰＳＧ膜２６をＣＶＤ法により１００〜２００ｎｍ成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
【０１４１】
さらに平坦化を行うためにエッチバック法やＣＭＰ法を用いても良いのは、第１の実施の形態と同様である。
つづいて平坦化されたＢＰＳＧ膜２４の上に、ＣＶＤ法によりシリコン窒化膜５１を１０〜５０ｎｍ成長する。
次に図１７（ｂ）に示すようにセル領域のＭＯＳトランジスタのソース・ドレイン領域が露出するようにレジストを開口し、窒化膜５１とＢＰＳＧ膜２６と酸化膜２２を順次エッチングして基板表面を露出させ、コンタクト窓２７を形成する。
【０１４２】
窒化膜５１のエッチングはＲＩＥ法によりＣＦ4 ガスを用いて行い、ＢＰＳＧ膜２６の表面が露出したら、ガスをＣ4 Ｆ8 とＣＯの混合ガスに変えて、同じくＲＩＥ法により窒化膜との選択比の大きい条件でエッチングする。これは、窒化膜領域２４がエッチングされないようにするためであり、窒化膜との選択比が１０以上ある条件で行うのが好ましい。
【０１４３】
本実施の形態においても、コンタクト窓２７は窒化膜領域２４のスペーサ部によってセルフアラインで規定されており、しかも、ポリサイドゲート電極のまわりは全て窒化膜で覆われていて酸化膜が露出していないため、前記レジストの開口部が位置ずれをおこしたとしても、スペーサ部がエッチングで除去されてしまうことはなく、図３５から３７の従来例で述べたようなゲート電極とコンタクト電極がショートするようなことはない。
【０１４４】
つづいて、第１の実施の形態と同じく、レジストを除去したあと、ＢＰＳＧ膜２６と窒化膜領域２４をマスクとして、コンタクト窓２７のシリコン基板中に、ｎ型不純物であるリンを３×１０13ｃｍ-2のドーズ量でイオン注入し、ｎ型拡散層２８を形成する。
次に、図１８（ａ）に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を全面に形成した後、エッチバック法やＣＭＰ法を用いて、コンタクト窓２７内にシリコン膜のプラグ２９を残存させる。
【０１４５】
なお、エッチバック法やＣＭＰ法を用いずに、選択ＣＶＤ法を用いてシリコン膜のプラグ２７を形成してもよいのは、第１の実施の形態で述べたのと同様である。
つづいて、ＣＶＤ法によりシリコン酸化膜３０を３０〜１００ｎｍ成長する。
次に、図１８（ｂ）に示すように、ビット線接続領域にレジストを開口して、それをマスクに酸化膜３０をエッチングし、シリコン膜プラグ２９の上面の一部が露出するようなコンタクト窓３１を形成したあと、レジストを除去する。
【０１４６】
つづいて、リンをドープしたシリコン膜３２を３０ｎｍ、ＷＳｉ膜３３を５０ｎｍ、シリコン窒化膜３４を８０ｎｍを順次ＣＶＤ法により形成する。
これらの積層体を公知のフォトリソグラフィ法を用いて所望の配線パターンにパターニングする。これらの積層体のポリサイド電極は、セル部においてはビット線（図１の１３に相当）となり、周辺回路部ではビット線以外の配線層としても用いられる。
【０１４７】
次に、図１９に示すように、ＢＰＳＧ膜３７をＣＶＤ法により５００ｎｍ成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
さらに平坦化を行うために、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わないのは、第１の実施の形態と同じである。
【０１４８】
つづいて、キャパシター接続領域が露出するようレジストを開口し、それをマスクに開口内のＢＰＳＧ膜３７と酸化膜３０をたとえばＣ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によって順次エッチングして、シリコン膜プラグ２９の上面が露出するようなコンタクト窓３８を形成する。
このとき、ポリサイドゲート電極のまわりは全て窒化膜領域３６で覆われているため、エッチングで除去されてしまうことはなく、ビット線と蓄積電極とがショートするようなことはない。
【０１４９】
また、第１の実施の形態では、図８に示すように、酸化膜３０の下にはＢＰＳＧ膜２６が存在するため、ＢＰＳＧ膜３５と酸化膜２８をエッチングしてコンタクト窓３８を開けるときに、ＢＰＳＧ膜２６までエッチングされて、キャパシタ接続領域のプラグ２７の側部に溝が形成される危険性がある。
このため、溝上に形成された蓄積電極の形状が変化して面積が変わるため、キャパシタ容量が変化し、安定した素子特性が得られない可能性がある。
【０１５０】
これに対して本実施の形態では、酸化膜３０の下には窒化膜５１が存在しており、蓄積電極のコンタクト部でＢＰＳＧ膜３７と酸化膜３０をエッチングするときに、この窒化膜５１がストッパとして働くため、キャパシタ接続領域のプラグ２９の側部に溝が形成されることはない。したがって、安定した容量を保つことができ、ＤＲＡＭの歩留りを上げるのに役立つ。
【０１５１】
次に、レジストを除去したあと図２０に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成した後、エッチバック法やＣＭＰ法を用いてコンタクト窓３７内の側壁及び底面にのみシリコン膜３９を残存させる。
つづいて、フッ酸系のエッチャントを用いて、窒化膜５１をエッチングストッパとしてＢＰＳＧ膜３７をすべてエッチング除去することにより、内部がくりぬかれたシリンダ状の蓄積電極３９が形成される。
【０１５２】
第１の実施の形態では図９に示したように、シリコン膜３９をコンタクト窓３８内の側壁及び底面にのみ残存させたあと、図１０に示したように、フッ酸系のエッチャントを用いてＢＰＳＧ膜をコントロールエッチングして、内部がくりぬかれた柱状の蓄積電極３９を形成した。
本実施の形態では、窒化膜５１をエッチングストッパとして、シリコン膜３９の外側のＢＰＳＧ膜３７をフッ酸系のエッチャントですべて除去することができる。このため、ＢＰＳＧ膜３７のエッチング量がばらつくことはなく、シリンダ型蓄積電極の外側の面積を一定にすることができるため、キャパシタ容量のバラツキが小さく、安定したＤＲＡＭセルを製造することが可能となる。
【０１５３】
次に、図２１に示すように、ＣＶＤ法によりシリコン窒化膜を４０ｎｍ形成し、１〜２ｎｍ熱酸化することで、蓄積電極３７の表面にキャパシター絶縁膜を形成する。（キャパシタ絶縁膜については図中で示していない）
つづいて、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成したあと、パターニングしてキャパシタの対向電極４０を形成する。つづいて、対向電極４０のパターンに合わせてキャパシタ絶縁膜とシリコン窒化膜５１を同時にエッチング除去する。
【０１５４】
このとき、シリコン窒化膜５１を残していても構わないが、シリコン窒化膜が周辺回路部に存在すると、後工程における、周辺回路の拡散層に対するコンタクト窓の窓開け工程が、酸化膜とシリコン窒化膜両方をエッチングするため複雑になったり、コンタクト窓部でエッチング特性の違いにより、シリコン窒化膜がひさしとなり、コンタクト窓内に形成する金属配線層が断線する不具合を生じる可能性があるので、取り除いておくほうが好ましい。
【０１５５】
また、シリコン窒化膜５１のエッチング時に、セル部のビット線と同時に形成する周辺回路部の配線層のまわりのシリコン窒化膜領域３６も同時にエッチングされてしまうので、シリコン窒化膜領域３６を構成する、ＷＳｉ膜３３上のシリコン窒化膜３４の膜厚は、前記シリコン窒化膜５１の膜厚より厚く設定しておくと良い。
【０１５６】
以降の工程は第１の実施の形態と同様な工程でコンタクト窓開けや金属配線層を形成することにより、ＤＲＡＭを形成することができる。
本実施の形態では、第１の実施の形態にくらべて、エッチングストッパ層として機能する窒化膜５１があるため、蓄積電極のコンタクトの形成や蓄積電極の形成に際して面積を一定にすることができ、安定した容量を保つことができるため、ＤＲＡＭの歩留りを上げるのに役立つ。
【０１５７】
その他の効果として、ビットラインのコンタクト窓を安定して開口できる効果も期待できる。以下、図２２と２３をもとにこの点について説明する。
図２２、図２３は図１のＡ−Ａ’で切断したセル部の模式断面図であり、図１８（ｂ）で形成したコンタクト窓３１が位置ずれした場合を示している。なお、図２２が酸化膜３０の下にシリコン窒化膜５１がない、第１の実施の形態に相当し、図２３が酸化膜３０の下にシリコン窒化膜５１がある第３の実施の形態に相当する。
【０１５８】
第１の実施の形態に相当する工程によれば、図２２に示すように、コンタクト窓３１が位置ずれして開けられた場合に、酸化膜３０のエッチングによってＢＰＳＧ膜２６もエッチングされ、シリコン膜のプラグ２９の側部に溝が掘られてしまう。
この溝のために上層のビット線が断線したり、溝が埋まらずにボイドとして残ったり、逆に溝内に残った配線層によってプラグ２９間がショートするなど、素子に何らかの悪影響を与える危険性がある。
【０１５９】
これに対して、本実施の形態によれば、図２３に示すように、コンタクト窓３１が位置ずれして開けられた場合でも、窒化膜５１がストッパとして働くため、ＢＰＳＧ膜２６がエッチングされる危険性はなく、シリコン膜のプラグ２９の側部に溝が掘られることはないため、上記した悪影響は生じない。
また、この窒化膜ストッパ４９を積極的に利用して、コンタクト窓３１の大きさをシリコン膜のプラグ２９より大きくすることも可能であり、コンタクト窓開け工程のマージンを高めることも可能である。
［第４の実施の形態］
第４の実施の形態を図２４から図２８の模式工程断面図をもとに述べる。なお、第１、第２の実施の形態と同じく、メモリセル部については、図１のＡ−Ａ’部の、周辺回路部については典型的な例としての配線構造の模式断面図である。
【０１６０】
第１の実施の形態と同様な手法で図６（ｂ）の工程まで処理を行い、ワードラインや周辺部のＭＯＳトランジスタなどの上部に、ビットラインや周辺部で配線層となるポリサイド電極、シリコン窒化膜領域３６等を形成する。
次に、図２４に示すように、全面にＢＰＳＧ膜５２をＣＶＤ法により成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
【０１６１】
さらに平坦化を行うために、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わない。
つづいて、シリコン窒化膜５３、ＢＰＳＧ膜５４を順次ＣＶＤ法により成長する。
ここで、ＢＰＳＧ膜５２と５４の膜厚は、二層あわせて５００ｎｍとなるようにし、シリコン窒化膜５３は１０〜５０ｎｍとなるようにする。
【０１６２】
なお、ＢＰＳＧ膜５２の厚さは、平坦化できる程度に必要であり、ＢＰＳＧ膜５４の厚さは、容量に直接関係するシリンダ型蓄積電極の外側面の面積を規定するので、要求される容量により選ぶ必要がある。したがって、ＢＰＳＧ膜５０と５２の膜厚比やトータルの膜厚は、これらを考慮して適宜選べばよい。
次に、図２５に示すようにキャパシター接続領域が露出するようレジストを開口し、それをマスクに開口内のＢＰＳＧ膜５４をＣ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によってエッチングし、つづいて窒化膜５３をＣＦ4 ガスを用いてＲＩＥ法によってエッチングし、つづいてＢＰＳＧ膜５２と酸化膜３０を再度Ｃ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によって順次エッチングして、シリコン膜プラグ２９の上面が露出するようなコンタクト窓３８を形成する。
【０１６３】
次に、レジストを除去したあと図２６に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成したあと、エッチバック法やＣＭＰ法を用いてコンタクト窓３８内の側壁及び底面にのみシリコン膜３９を残存させる。
次に、図２７に示すようにシリコン膜３９の外側のＢＰＳＧ膜５４をフッ酸系のエッチャントを用いて除去する。窒化膜５３がエッチングストッパとして働くため、ＢＰＳＧ膜５４のみをすべて除去することができる。この工程で内部がくりぬかれたシリンダ状の蓄積電極３９が形成される。
【０１６４】
本実施の形態でも、第３の実施の形態と同じく、シリンダ型蓄積電極３９の外側のＢＰＳＧ膜５４をすべて除去することができる。したがって、シリンダ型蓄積電極の外側の面積を一定にすることができるため、キャパシタ容量のばらつきが小さく、安定したＤＲＡＭセルを製造することが可能となる。
次に、図２８に示すように、ＣＶＤ法によりシリコン窒化膜を４０ｎｍ形成し、１〜２ｎｍ熱酸化することで、蓄積電極３９の表面にキャパシター絶縁膜を形成する。（キャパシタ絶縁膜は図には示していない）
つづいて、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成した後、パターニングしてキャパシタの対向電極４０を形成する。つづいて、対向電極４０のパターンに合わせてキャパシタ絶縁膜とシリコン窒化膜５３も除去する。
【０１６５】
このとき、シリコン窒化膜５３を残していても構わないが、シリコン窒化膜が周辺回路部に存在すると、後工程で拡散層とのコンタクト窓の窓開け工程が、酸化膜とシリコン窒化膜両方をエッチングするため複雑になったり、コンタクト窓部部でエッチング特性の違いにより、シリコン窒化膜がひさしとなり、コンタクト窓内に形成する金属配線層が断線する不具合を生じる可能性があるので、取り除いておくほうが好ましいのは、第３の実施の形態と同様である。
【０１６６】
以降の工程は第１の実施の形態と同様な工程でコンタクト窓開けや金属配線層を形成することにより、ＤＲＡＭを形成することができる。
本実施の形態では、シリンダ蓄積電極３７の外側のＢＰＳＧ膜５２のみをすべて除去することができる。したがって、シリンダ型蓄積電極の外側の面積を一定にすることができるため、キャパシタ容量のばらつきが小さく、安定したＤＲＡＭセルを製造することが可能となる。
【０１６７】
第１の実施の形態の図１１に示したように、キャパシタ対向電極３８を形成したあとに、絶縁膜で完全に平坦化を行うが、本実施の形態のようにセル部と周辺回路部との高低差が小さいほうが、後工程での平坦化が容易であることは言うまでもない。
すなわち、本実施の形態によれば、安定した容量を得るという効果とメモリセル部と周辺回路部の高低差を小さくして平坦化を容易にするという効果の両方を考慮してプロセス設計をすることができ、安定した特性のＤＲＡＭを製造することが可能となる。
【０１６８】
なお、前記窒化膜５３は、対向電極３８をエッチングする際、同時に除去されるため、第３の実施の形態で述べたのと同様に、シリコン窒化膜が周辺回路部に存在することによる不具合を避けることができる。
このとき、本実施の形態では、第３の実施の形態とは異なり、シリコン窒化膜５３の下はＢＰＳＧ膜５２が存在するため、これをエッチングストッパとしてシリコン窒化膜５３をエッチングでき、セル部のビット線に相当する周辺回路部の配線層のまわりのシリコン窒化膜領域３４がエッチングされるおそれがなくなるという効果を得ることもできる。
［第５の実施の形態］
図２９と図３０をもとに、第５の実施の形態について説明する。本実施の形態は、第１の実施の形態の図１３に示した第１の金属配線層とのコンタクト窓４２〜４５の形成方法に関するものである。
【０１６９】
図２９は第３の実施の形態にしたがって、対向電極４０を形成したあとＢＰＳＧ膜を形成して平坦化し、本実施の形態にそってコンタクト窓４２〜４５を形成した状態を示している。
はじめに、コンタクト窓４２〜４５の窓開け工程で、第１のステップとして、ＢＰＳＧ膜４１のエッチングを窒化膜との選択比が十分大きい条件で行う。このエッチングは窒化膜ＳＡＣ構造の形成するときに用いた、Ｃ4 Ｆ8 とＣＯの混合ガスなどを使用するとよい。
【０１７０】
上記第１ステップのエッチングは最下層の拡散層２５の表面が露出するまで行なう。このとき、最上層の対向電極４０はエッチングされて除去されてしまうが、対向電極の下部には窒化膜５１があるため、エッチングはここでストップし、その下層のＢＰＳＧ膜２６がエッチングされることはない。また、コンタクト窓４３、４４のエッチングも、それぞれ窒化膜領域３６、２５でストップする。
【０１７１】
つづいて、第２ステップのエッチングとして、ＣＨＦ3 とＯ2 の混合ガス等を用いて、酸化膜と選択比の大きい条件でシリコン窒化膜のエッチングを行う。これにより、コンタクト窓４３、４４の底部にある窒化膜領域３６、２５を除去してコンタクトをとることができるようになる。
なお、この窒化膜エッチングにより、対向電極４０の下にある窒化膜５１もエッチングされてしまうが、その下層のＢＰＳＧ膜２６でエッチングがストップするため、コンタクト窓４２で対向電極４０が下層配線層とショートをおこす心配はない。また、このようなコンタクト窓構造でも、コンタクト窓内に形成された、第１の金属配線層は、対向電極４０の側壁で電気的に接続されるので、何ら問題はない。
【０１７２】
図３０は第４の実施の形態にしたがって、対向電極４０を形成したあとＢＰＳＧ膜を形成して平坦化し、本実施の形態にそってコンタクト窓４２〜４５を形成した状態を示している。
図３０も図２９と同じように対向電極４０の下に窒化膜５３とＢＰＳＧ膜５２があるため、上記した２ステップエッチングを適用することができ、下層配線とのショートなどの問題をおこさずに、コンタクト窓４２〜４５を一度のフォトリソグラフィ工程で形成することができる。
【０１７３】
本実施の形態によれば、コンタクト窓の深さが異なる構造であっても、一度のフォトリソグラフィ工程で窓開けを行なうことができ、工程を短縮することができる。
なお、コンタクト窓４１や４２の底面に窒化膜が形成されておらず、第１のステップで配線層やゲート電極の表面を露出できる場合には、第２のステップの窒化膜エッチングを行なう必要はない。
【０１７４】
また、本実施の形態で述べたコンタクト窓の形成方法は、上記実施の形態に限られたものではなく、複数の配線層で上層の配線層の下に窒化膜を設けて、窒化膜をストッパとしてエッチングすることで、同様の効果が得られることは言うまでものない。
ただし、本実施の形態にそった形で用いれば、上記本実施の形態のによる効果だけでなく、第３の実施の形態や第４の実施の形態で述べた効果も合わせて奏することができるため、有利である。
［第６の実施の形態］
第６の実施の形態を図３１の模式工程断面図をもとに述べる。
【０１７５】
第１実施の形態の図５（ａ）では、ＢＰＳＧ膜２４をリフロー、エッチバック法またはＣＭＰ法で平坦化している。
本実施の形態では、図３１に示すように、ゲート電極やワード線の上に形成されたＢＰＳＧ膜２６の平坦化をＣＭＰ法を用いて行い、シリコン窒化膜領域２４をそのストッパ層として用いる。
【０１７６】
ポリサイド電極の周囲を覆うシリコン窒化膜領域２４の基板からの距離は、ゲート電極として活性層上にあるものと、配線層としてフィールド酸化膜１７上にあるものとで異なるが、本実施の形態では高いほうの窒化膜スペーサだけをストッパ層として用い、低いほうの窒化膜スペーサの上にはＢＰＳＧ膜２６が残るようにしている。
【０１７７】
このとき、研磨剤としては、たとえばシリカ系のものを用いることで、シリコン窒化膜とのエッチング選択比を高くした状態でＢＰＳＧ膜を研磨することが可能である。
このストッパ層によりＢＰＳＧ膜２６は平坦化できるだけでなく、膜厚のばらつきを少なくすることもできる。
【０１７８】
平坦化したＢＰＳＧの膜厚がばらついていると、後工程のコンタクト窓形成時のエッチング量に分布が生じる。コンタクトを確実にとるためには、コンタクト窓内のＢＰＳＧ膜をすべてエッチング除去しなければならないから、ＢＰＳＧ膜のオーバーエッチ量を多くしなければならない。
したがって、窒化膜スペーサＳＡＣを用いる場合には、このオーバーエッチで窒化膜スペーサの膜厚が減少して、ポリサイド電極と上層配線とがショートする危険性が増すため、特に、ＢＰＳＧ膜厚の安定性が重要である。
【０１７９】
本実施の形態では、ストッパーとなる層をわざわざ形成するのではなく、窒化膜スペーサーＳＡＣを用いるために必要となる、窒化膜領域２４をそのまま用いることができるため、新たな工程の増加を招くことはない。
また、ＣＭＰによる平坦化を行った後、さらにＢＰＳＧ膜を形成して層間膜厚を厚くし、寄生容量を減少させるようにしてもよいし、第３の実施の形態で示したように、シリコン窒化膜を形成してからコンタクト窓形成工程を行なってもよい。
【０１８０】
なお、ＢＰＳＧ膜２６の膜厚は、上層に形成されるビット線の寄生容量に影響を与えるので、本実施の形態の方法により、膜厚ばらつきを小さくすることで、ビット線容量のばらつきを小さくすることができ、ＤＲＡＭの動作の安定性を高くできるという効果もある。
さらに、本実施の形態では、ワード線や配線層として用いられているフィールド絶縁膜上の窒化膜スペーサのみをストッパ層として用い、ゲート電極として用いられている活性層上の窒化膜スペーサにはストッパとしての役割を持たせていない。
【０１８１】
したがって、ＣＭＰ法でＢＰＳＧ膜を平坦化するときに、活性層上の窒化膜スペーサが研磨されて、膜厚が減少することはない。
窒化膜スペーサＳＡＣでは、窒化膜スペーサをマスクとしてセルフアラインでコンタクト窓を形成しているが、このコンタクト窓は、当然フィールド絶縁膜上には形成されず、活性層領域の拡散層上に形成されるから、窒化膜スペーサＳＡＣ工程をＣＭＰ法による平坦化で膜厚が減少していない窒化膜をマスクとして用いることができる
したがって、本実施の形態では、ストッパ層を用いたＣＭＰ法により制御性のよい平坦化を行いながら、窒化膜スペーサＳＡＣによるコンタクト窓形成でポリサイド電極と上層配線層とのショートを防ぐという効果を得ることができる。
【０１８２】
以上、本実施の形態によれば、工程を増やすことなく、製品歩留まりの向上、及び、動作の安定性が増大するという効果が得られる。
［第７の実施の形態］
第７の実施の形態を図３２の模式工程断面図をもとに述べる。
本実施の形態では、第６の実施の形態で示した技術をビット線となる導電層上の平坦化工程に用いる。
【０１８３】
第１の実施の形態の図７では、ＢＰＳＧ膜３７をリフロー、エッチバック法またはＣＭＰ法で平坦化している。
本実施の形態では、図３２に示すように、ビット線上に形成されたＢＰＳＧ膜３７の平坦化をＣＭＰ法を用いて行い、シリコン窒化膜領域３６をストッパ層として用いる。
【０１８４】
このとき、研磨剤としては、たとえばシリカ系のものを用いることで、シリコン窒化膜とのエッチング選択比を高くした状態でＢＰＳＧ膜を研磨することが可能であることは、第６の実施の形態で述べたことと同じである。
このストッパ層によりＢＰＳＧ膜３７は平坦化できるだけでなく、膜厚のばらつきも少なくすることができる。
【０１８５】
平坦化したＢＰＳＧの膜厚がばらついていると、後工程のコンタクト窓形成時のエッチング量に分布が生じ、窒化膜領域３６が減少してポリサイド電極と上層の蓄積電極とがショートする危険性が増すため、特に、ＢＰＳＧ膜厚の安定性が重要である点も第６の実施形態で述べたことと同じである。
また、本実施の形態でも、ストッパーとなる層をわざわざ形成するのではなく、窒化膜スペーサーＳＡＣを用いるために必要となる、窒化膜領域３６をそのまま用いることができるため、新たな工程の増加を招くことはない。
【０１８６】
なお、ＢＰＳＧ膜３７の厚さは蓄積電極の面積に影響し、キャパシタ容量に影響を与えるので、ＣＭＰによる平坦化を行った後、さらにＢＰＳＧ膜を形成して所望の容量が得られるように厚さを設定してもよいし、第４の実施の形態で示したように、ＢＰＳＧ膜を２層として間に窒化膜を形成してもよい。
［第８の実施の形態］
第８の実施の形態を図３３の模式工程断面図をもとに述べる。
【０１８７】
第１の実施の形態の図５（ａ）において、接合リーク低減のためｎ型拡散層２６を形成した。
本実施の形態では、図３３に示すようにメモリセル部のキャパシタ側のソース・ドレイン領域にのみｎ型拡散層２８を形成するために、ビット線が接続される側のソース・ドレイン領域をレジスト５５で覆ってから、ＢＰＳＧ膜２６と窒化膜領域２４をマスクとして、コンタクト窓２７のシリコン基板中に、ｎ型不純物であるリンを３×１０13ｃｍ-2のドーズ量でイオン注入する。
【０１８８】
ｎ型拡散層２８は第１の実施の形態で説明したように、接合リークが大きくなるという問題を防ぐことができる。しかし、一方で、このイオン注入により、ソース・ドレインの接合深さが深くなるので、トランジスターの短チャネル効果に悪影響を及ぼしたり、素子間のリーク電流が大きくなるという問題も生じる。
微少な電荷を貯えるキャパシタ側の拡散層は、接合リークを十分低くすることが要求されるのに対して、ビット線が接続される側の拡散層は、接合リークに関しては、それほど厳しくない。
【０１８９】
本実施の形態では、そこで、前記イオン注入をキャパシタが接続される側のみに行うことにより、ＭＯＳトランジスタのソース・ドレインの内、片側は浅い接合深さとすることができ、トランジスターの短チャネル効果や、素子間のリーク電流への悪影響を抑える事が可能となる。
以上第１〜第８の実施の形態をもとに本発明を説明したが、本発明は上記実施の形態にとどまるものではなく、本発明と同様な技術思想を持つプロセスに広く適用できることは言うまでもない。
【０１９０】
上記説明では、ポリサイド電極としてＷＳｉを用いたが、ＭｏＳｉやＴｉＳｉなどその他のシリサイドでも適用できる。また、シリサイドに限らずタングステン（Ｗ）やモリブデン（Ｍｏ）あるいは窒化チタン（ＴｉＮ）やチタンタングステン（ＴｉＷ）など金属や金属化合物も使用することが可能である。なお、金属や金属化合物の場合には熱酸化法で酸化膜を形成するのが困難なので、ＣＶＤ法等による酸化膜を用いればよい。
【０１９１】
また、上記説明では、窒化膜との間に設ける絶縁膜としてシリコン酸化膜の例を述べたが、シリコン窒化膜の応力を緩和できるようなものであれば他の絶縁膜でも使用できる。特に、シリコン酸窒化膜（ＳｉＯＮ）膜を用いると、シリサイド膜上では反射防止膜としても使用できるため、工程短縮になって好ましい。
また、層間絶縁膜として、ＢＰＳＧの例を示したが、ＰＳＧやシリコン酸化膜等なども使用することができる。
【０１９２】
また、エッチング方法としてウェットエッチング法による等方性エッチングとＲＩＥ法による異方性エッチングを用いる例を示したが、その他等方性のプラズマエッチング法や、ＥＣＲを用いたエッチング法など他のエッチング手法でも、用途に合わせて適宜使用することができる。
また、コンタクト窓に形成するプラグとしてリンをドープしたシリコン膜の例を示したが、ｐ型拡散層やｐ型シリコン層上に形成するならば、ボロン等のｐ型不純物をドープしたシリコン膜を用いればよい。なお、プラグとしてはシリコン膜に限られるわけではなく、ＷやＴｉＷなどの金属や金属化合物あるいは金属シリサイドであっても構わない。
【０１９３】
また、キャパシタ絶縁膜として窒化膜を酸化した例を示したが、タンタル酸化膜（Ｔａ2 Ｏ5 ）やＰＺＴなどの高誘電体膜や強誘電体膜などを用いることができる。その場合には、蓄積電極や対向電極を金属にすることで、電極の自然酸化膜による容量の減少や、キャパシタ絶縁膜とシリコン膜との反応を防ぐことができて好ましい。
【０１９４】
また、シリコン膜としては、ポリシリコンやアモルファスシリコンを用いてもよく、不純物ドープは、膜の成長と同時にしてもよいし、成長後に拡散法やイオン注入法などを用いてドープしても良い。
また、実施の形態ではシリンダー型キャパシタの製造方法を例として示したが、スタック型やＦＩＮ型など、他のキャパシタ構造に適用しても構わないことは言うまでもない。
【０１９５】
【発明の効果】
本発明によれば、ＭＯＳトランジスタの信頼性を損なうことなく、さらにゲート電極を構成する金属シリサイド膜の剥離を防止し、窒化膜スペーサーＳＡＣを可能にする。
本発明は、さらに、ＤＲＡＭの微細化や製造マージンの増大、製造工程の短縮等に寄与する。
【図面の簡単な説明】
【図１】本発明を説明する図である。
【図２】本発明のメモリセル部を示す模式平面図である。
【図３】本発明の第１の実施の形態を示す模式工程断面図（その１）である。
【図４】本発明の第１の実施の形態を示す模式工程断面図（その２）である。
【図５】本発明の第１の実施の形態を示す模式工程断面図（その３）である。
【図６】本発明の第１の実施の形態を示す模式工程断面図（その４）である。
【図７】本発明の第１の実施の形態を示す模式工程断面図（その５）である。
【図８】本発明の第１の実施の形態を示す模式工程断面図（その６）である。
【図９】本発明の第１の実施の形態を示す模式工程断面図（その７）である。
【図１０】本発明の第１の実施の形態を示す模式工程断面図（その８）である。
【図１１】本発明の第１の実施の形態を示す模式工程断面図（その９）である。
【図１２】本発明の第１の実施の形態を示す模式工程断面図（その１０）である。
【図１３】本発明の第１の実施の形態を示す模式工程断面図（その１１）である。
【図１４】本発明の第１の実施の形態を示す模式工程断面図（その１２）である。
【図１５】本発明の第２の実施の形態を示す模式工程断面図（その１）である。
【図１６】本発明の第２の実施の形態を示す模式工程断面図（その２）である。
【図１７】本発明の第３の実施の形態を示す模式工程断面図（その１）である。
【図１８】本発明の第３の実施の形態を示す模式工程断面図（その２）である。
【図１９】本発明の第３の実施の形態を示す模式工程断面図（その３）である。
【図２０】本発明の第３の実施の形態を示す模式工程断面図（その４）である。
【図２１】本発明の第３の実施の形態を示す模式工程断面図（その５）である。
【図２２】本発明の第３の実施の形態の効果を説明する模式工程断面図（その１）である。
【図２３】本発明の第３の実施の形態の効果を説明する模式工程断面図（その２）である。
【図２４】本発明の第４の実施の形態を示す模式工程断面図（その１）である。
【図２５】本発明の第４の実施の形態を示す模式工程断面図（その２）である。
【図２６】本発明の第４の実施の形態を示す模式工程断面図（その３）である。
【図２７】本発明の第４の実施の形態を示す模式工程断面図（その４）である。
【図２８】本発明の第４の実施の形態を示す模式工程断面図（その５）である。
【図２９】本発明の第５の実施の形態を示す模式工程断面図（その１）である。
【図３０】本発明の第５の実施の形態を示す模式工程断面図（その２）である。
【図３１】本発明の第６の実施の形態を示す模式工程断面図である。
【図３２】本発明の第７の実施の形態を示す模式工程断面図である。
【図３３】本発明の第８の実施の形態を示す模式工程断面図である。
【図３４】窒化膜スペーサＳＡＣを説明する模式工程断面図（その１）である。
【図３５】窒化膜スペーサＳＡＣを説明する模式工程断面図（その２）である。
【図３６】従来技術の問題点を説明する模式工程断面図（その１）である。
【図３７】従来技術の問題点を説明する模式工程断面図（その２）である。
【符号の説明】
４、１９、１１４ シリコン膜
５、２０、１１５ シリサイド膜
６、２２ シリコン酸化膜
７、２３、１１６ ｎ- 型不純物拡散層
８、２４、１１７ シリコン窒化膜領域
９、２６、１１８ ＢＰＳＧ膜
１０、２７、１１９ コンタクト窓
２５ ｎ+ 型不純物拡散層
２８ ｎ型不純物拡散層
３１ コンタクト窓
３２ シリコン膜
３３ シリサイド膜
３４ シリコン窒化膜
３５ シリコン酸化膜
３６ シリコン窒化膜領域
３８ コンタクト窓
３９ シリンダ型蓄積電極
４０ キャパシタ対向電極
４１ ＢＰＳＧ膜
４２、４３、４４、４５ コンタクト窓
４８、５０ シリコン酸化膜領域
５１、５３ シリコン窒化膜
５２、５４ ＢＰＳＧ膜
１２３ シリコン酸化膜
１２４ シリコン窒化膜
【発明の属する技術分野】
本発明は、半導体記憶装置およびその製造方法に係り、特にＤＲＡＭ(Dynamic Random Access Memory)の高集積化、および高信頼性化に寄与する半導体記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭが大容量化されていく中で、高集積化と低価格化を実現する為には、その基本構成要素であるメモリセルの微細化を進めることが必要である。
一般的なＤＲＡＭセルは、一つのＭＯＳトランジスタと、一つのキャパシターから構成される。したがって、メモリセルの微細化を進めていくためには、小さなセルサイズで、いかにして大きなキャパシター容量を確保するかという事が重要である。
【０００３】
近年、キャパシター容量を確保する方法として、基板に溝を形成し、その中にキャパシターを形成するトレンチ型セルや、キャパシターをＭＯＳトランジスタの上部に３次元的に積層して形成するスタック型セルが提案され、実際のＤＲＡＭのセル構造として採用されてきた。
特にスタック型セルに関しては、その発展型として基板と概ね平行な方向に複数枚の蓄積電極を配置することにより、それぞれの蓄積電極の上下両面をキャパシターとして利用することで、専有面積あたりの容量を通常のスタック型よりも増加させているフィン型セルや、基板と概ね垂直方向にシリンダー状に蓄積電極を配置することで容量を増加させている、シリンダー型セルなどの改良されたセル構造が提案されている。
【０００４】
これらのセル構造、およびその製造プロセスを適用する事により０．３５μｍのデザインルールを持つ６４Ｍｂｉｔクラスの集積度のＤＲＡＭを実現する事が可能になった。
【０００５】
【発明が解決しようとする課題】
しかしながら、さらに高集積化を進めた、０．２５μｍから０．１５μｍのデザインルールを持つ２５６Ｍｂｉｔ、１Ｇｂｉｔクラスの集積度のＤＲＡＭを実現するためには、これらの技術だけでは不十分である。
したがって、キャパシタ電極の専有面積を狭めるだけでなく、フォトリソグラフィ法において配線間のショート等の弊害を防ぐために設けられている位置合わせ余裕をなるべく少なくする必要がある。また、シリンダー型セルなどの改良されたセル構造において生じた問題を解決する必要が求められている。
【０００６】
第１に位置合わせに関する問題がある。
従来より、微細なコンタクト窓を形成する方法として、セルフアラインコンタクト法（Self Align Contact：ＳＡＣ）と呼ばれる方法が知られている。この方法は、たとえば特開昭５８−１１５８５９号に開示されている。すなわち、ＭＯＳトランジスタのゲート電極上に第１の絶縁膜を形成した状態でゲート電極のパターニングを行う。
【０００７】
そして、ソース・ドレイン拡散層を形成したあとでさらに第２の絶縁膜を形成し、異方性エッチング法を用いて第２の絶縁膜を拡散層が露出するまでエッチングする。これによって、第１の絶縁膜を含むゲート電極部の側壁に絶縁膜が形成されるため、ゲート電極の周囲を第１、第２の絶縁膜で完全に絶縁することができ、かつ、自己整合（セルフアライン）的に拡散層上にコンタクト窓領域を形成することが可能となる。
【０００８】
このようなセルフアラインコンタクト法を用いてコンタクト窓を形成すると、下地の導電層とコンタクト窓との位置合わせ余裕をとらなくてよいため、その余裕分だけセルを微細にすることができる。ただし、高集積化されたＤＲＡＭセルでは微細化のために多層工程が用いられているため、このような単純なセルフアラインコンタクト法では、まだ不十分である。
【０００９】
ＤＲＡＭセルで用いられる改良されたセルフアラインコンタクト技術の一例を図３４から図３５の模式工程断面図をもとに説明する。
図３４と図３５は、典型的なメモリセル部のワードラインの延在方向に交差する方向で切断した断面図である。この図をもとに、ビットラインや蓄積電極とＭＯＳトランジスタのソース・ドレイン拡散層とのコンタクト窓をセルフアラインコンタクト技術を用いて形成する方法について具体的に述べる。
【００１０】
はじめに、図３４（ａ）に示すように、ＬＯＣＯＳ酸化膜１１２で画定されたシリコン基板１１１上にゲート絶縁膜１１３を形成し、さらにその上にポリシリコン１１４とタングステンシリサイド１１５からなるポリサイドゲート電極とソース・ドレイン拡散層１１６と、ポリサイドゲート電極の周囲を覆う窒化膜１１７を形成する。このポリサイド電極がワードラインに相当する。
【００１１】
この工程までは、前記したセルフアラインコンタクト法と同じであるため、前記した特開昭５８−１１５８５９号に記載された方法によって行なえばよい。
つづいて、その上に全面にシリコン酸化膜１１８を形成する。この酸化膜は後工程を容易にするために、ＣＭＰ（Chemical Mechanical Polishing 化学機械研磨）法等を用いて平坦化しておく。
【００１２】
次に、図３４（ｂ）に示すように、平坦化された酸化膜１１８の上にレジストを塗布し、通常のフォトリソグラフィ法を用いて、エッチングのマスクとなるレジスト層のパターニングを行い、レジストパターン１１９を形成する。
次に、図３５（ａ）に示すように、レジスト１１９をマスクとして酸化膜１１８をエッチングし、拡散層１１６に到達するコンタクト窓１２０を形成する。このとき、エッチング条件は酸化膜とシリコン窒化膜の選択比が大きくなるような条件で行う。したがって、酸化膜のエッチングによって窒化膜１１７が露出しても、窒化膜はそれほどエッチングされないため、最初に形成した窒化膜によるセルフアラインコンタクト窓領域とほぼ同等の領域がコンタクト窓として形成される。
【００１３】
つづいて、レジスト１１９を周知の技術で除去する。
次に、図３５（ｂ）に示すようにコンタクト窓に導電層１２１を形成する。
以上のような方法で形成したコンタクト窓は、レジストパターン１１９が位置ずれをおこしてゲート電極の上部や近傍に開口されたとしても、導電層１２１とポリサイド電極とのショートを生じないので、コンタクト窓をポリサイド電極に対して位置合わせ余裕をとる必要がない。
【００１４】
すなわち、本技術によれば、層間絶縁膜となる酸化膜１１８を平坦化しながら、コンタクト窓をセルフアラインで形成することが可能となる。
このようなセルフアラインコンタクト技術を、以降「窒化膜スペーサＳＡＣ」と呼ぶ。
窒化膜スペーサＳＡＣを用いる上で、以下のような問題点がある。
【００１５】
ひとつめは、窒化膜スペーサＳＡＣをゲート電極として用いた場合のトランジスタ特性の劣化の問題である。
窒化膜サイドウォールをゲート電極構造に用いた場合の問題点は、たとえば、IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.38 NO.3 MARCH 1991“Hot-Carrier Injection Suppression Due to the Nitride-Oxide LDD Spacer Structure ”T.Mizuno et.al. に示されている。
【００１６】
すなわち、窒化膜をサイドウォールとして有するＭＯＳトランジスタを形成した場合に、酸化膜をサイドウォールとして有するＭＯＳトランジスタにくらべて、ホットキャリア効果等の特性劣化が大きく、その信頼性が低いことが示されている。これは、酸化膜に比べ、シリコン窒化膜中にトラップが多く存在するためと考えられている。
【００１７】
上記論文では、その解決法として窒化膜サイドウォールとゲート電極との間および窒化膜サイドウォールと基板との間に酸化膜をもうけ、窒化膜の影響を抑えることでトランジスタ特性の劣化を抑える方法が開示されている。
しかし、このような構造を、そのまま窒化膜スペーサＳＡＣ構造に適用することはできない。
【００１８】
図３６から図３７をもとに、その問題点について説明する。なお、図３６と３７は図３４と図３５と同じく典型的なメモリセル部のワードラインの延在方向に交差する方向で切断した断面図であり、図中の符号で図３４や図３５中の符号に相当するものには、同じ符号をつけている。
図３６（ａ）は、図３４（ｂ）に相当する工程であり、コンタクト窓を形成するためのレジストパターン１１８を酸化膜１１７上に形成した状態を示している。シリコン膜１１４とシリサイド膜１１５からなるポリサイド電極の上にはシリコン窒化膜１２２が形成されており、ポリサイド電極とシリコン窒化膜１２２の積層体の側壁には酸化膜１２３を介してシリコン窒化膜１２４が形成されている。また、ゲート電極の横の基板１１１中にはソース・ドレイン拡散層となる不純物領域１１６が形成されている。
【００１９】
窒化膜スペーサＳＡＣ構造のコンタクト窓を形成するために、レジストパターン１１８が形成されている。ただし、位置合わせずれのためにレジストパターンがずれている状態を示している。
この状態で酸化膜１１７をエッチングすると、図３６（ｂ）に示すように窒化膜サイドウォール１２４とポリサイドゲート電極との間のサイドウォール酸化膜１２３も同時にエッチングされてしまい、ゲート電極の側壁が露出してしまう。
【００２０】
次に、図３７に示すように、コンタクト窓内に配線用電極１２１を形成すると、露出したゲート電極の側壁を介して、配線用電極１２１や拡散層１１６とゲート電極がショートしてしまう。
これを避けるためには位置合わせ余裕をとる必要があり、セルフアラインでコンタクト窓を形成することはできない。すなわち、上記論文に記載された窒化膜サイドウォール構造は、窒化膜スペーサＳＡＣに適用することができない。
【００２１】
窒化膜スペーサＳＡＣを用いる場合のふたつめの問題点は、窒化膜スペーサＳＡＣとポリサイド導電層と組み合わせることで生じる、シリサイド膜はがれの問題である。
シリコン膜と、タングステンシリサイド（ＷＳｉ）やモリブデンシリサイド（ＭｏＳｉ）などのシリサイド膜との積層構造であるポリサイド構造は、シリコン膜にくらべて低抵抗が得られるため、ゲート電極やワードライン、ビットライン等に広く用いられる。
【００２２】
しかし、ポリサイド膜からなる導電層に対して、前記窒化膜スペーサＳＡＣ工程を適用した場合に、ポリサイド膜と窒化膜との熱膨張係数の違いにより応力が生じ、後工程の熱処理によってシリサイド膜がはがれてしまうという現象があることが分かった。
したがって、トランジスタ特性劣化などの影響がない、ビット線などの配線構造に関しても、従来の窒化膜スペーサＳＡＣを用いることはできないことが分かった。
【００２３】
本発明の第１の観点によれば、上記課題を解決し、ポリサイド構造に窒化膜スペーサＳＡＣ構造を適用できるようにすることで、ＤＲＡＭのメモリセルの微細化を進め、高集積化を実現する方法を提案するものである。
第２にコンタクト窓に埋め込まれているプラグ導電膜に対するコンタクト窓開け工程の問題がある。
【００２４】
高集積化されたＤＲＡＭ構造では、後工程での配線層の断線等を防ぐため、平坦化処理を行なう必要があり、コンタクト窓にプラグと呼ばれる導電膜を埋め込む構造が取られる。
プラグとさらに上層の配線とのコンタクトをとるために、コンタクト窓を開ける場合には、位置あわせずれに対してマージンのあるプロセスが望ましい。また、コンタクト窓開けにＳＡＣ法が用いられると、微細化が可能となるため好ましい。
【００２５】
しかし、プラグの周囲にある絶縁膜が、コンタクト窓開け工程でエッチングされてしまうため、位置合わせずれに対してマージンをとることができず、また、ＳＡＣ法も用いることがでない。このため、位置合わせ余裕をとる必要があり、集積化をすすめる上で問題であった。
本発明の第２の観点によれば、上記課題を解決し、プラグ上の位置ずれに対してもプロセスマージンのあるとともに、ＳＡＣ構造を適用できる手段を提案するものである。
【００２６】
第３にシリンダ型蓄積電極の形成方法に関する問題がある。
シリンダ型蓄積電極は、シリンダの側面をキャパシタ容量として利用するため、容量を安定させるためには、シリンダの側面積を一定にする必要がある。
一般に、シリンダ蓄積電極は、絶縁膜に開口を形成したあと蓄積電極となる導電層を開口の側壁と底面にのみ残すように形成し、つづいて絶縁膜をエッチング除去することで形成される。
【００２７】
このような形成方法をとる場合、蓄積電極となるシリンダ型の導電層の外側の絶縁膜のエッチング量によって、蓄積電極の外側面の露出面積が変わるため、容量が変化して安定しないという問題があった。
本発明の第３の観点によれば、上記課題を解決し、シリンダ型蓄積電極の外側の側面の露出面積を一定にして、安定した容量を得られる方法を提案するものである。
【００２８】
第４に高低差の大きい導電層へのコンタクト窓開けの問題がある。
小さなセル面積で、十分なキャパシター容量を確保する為に、先に示したようにシリンダー型セルのような３次元的に蓄積電極の面積を増やした構造が検討されている。そして、キャパシタ容量を十分に確保するためには、蓄積電極部の高さをどんどん高くする必要がある。このため、セル部と、周辺回路部との高低差（段差）が大きな問題となってきた。
【００２９】
これは、段差による配線の切断という問題だけではなく、例えば、金属配線層を、セル部、及び周辺回路部上でパターニングする時、フォトリソグラフィの焦点深度が不足し、寸法精度が低下するという問題を生じる。
これに対して、絶縁膜を形成した後に凹部にＳＯＧ（Spin On Glass)などの塗布絶縁膜やレジストを埋め込んでからエッチバックしたり、ＣＭＰ法を用いてセル部、周辺回路部の高低差を生じないように絶縁膜を平坦化するという方法が、たとえば、特開平３−１５５６６３号に開示されている。
【００３０】
このような平坦化を行うことで、焦点深度が不足するという問題点は解決できた。しかし、新たな問題として以下に示すものが浮かんできた。
ＤＲＡＭ構造では、周辺回路部のＭＯＳトランジスタのソース・ドレイン拡散層やワードラインやビットラインあるいはメモリセル部のビットラインやキャパシタ対向電極など、上層の金属配線層とのコンタクトを必要とする多くの導電層が存在している。
【００３１】
これらの導電層は、同じ層レベルに形成されているわけではなく、いくつかの層間絶縁膜を有して多層配線構造で形成されている。したがって、各導電層の基板からの距離には差がある。
先に述べた方法により、上層の絶縁膜を平坦化した場合、絶縁膜の表面は基板とほぼ平行な面に形成されるため、絶縁膜に形成されるコンタクト窓の深さに差が生じる。
【００３２】
したがって、一度のフォトリソグラフィ工程でコンタクト窓を形成しようとすると、たとえば最下層の導電層である拡散層を露出する開口をするとき、最上層の導電層は先に開口されるため、導電層が露出したまま長時間エッチング雰囲気にさらされることになる。
導電層に対する絶縁膜のエッチング選択比は、それほど大きくとれないため、コンタクト窓は最上層の導電層を貫いてさらに下層の絶縁膜までもエッチングしてしまい、場合によってはコンタクト窓の下部の別の導電層とショートしてしまう。
【００３３】
したがって、下層配線層とショートをおこさない信頼性の高いコンタクト窓を形成するためには、フォトリソグラフィ工程を複数回に分けるなどして、工程数を増やすことで対処せざるを得なかった。
本発明の第４の観点によれば、コンタクト窓の深さが異なる構造であっても、一度のフォトリソグラフィ工程で窓開けを行なうことができ、製造工程数を減らした手段を提案するものである。
【００３４】
第５に平坦化の問題がある。
高集積化されるにつれて、微細化のためにＤＲＡＭの製造プロセスは複雑になり、かつ、工程数も増えてしまう。これは、製品の歩留まりを低下させる要因にもなり、最終的にはコストの増大を招く。
一方、高集積化のために、多層配線工程が用いられるようになり、絶縁層や配線層の平坦化が重要である。
【００３５】
したがって、製造プロセスを複雑にせずに平坦化する技術が必要である。
本発明の第５の観点によれば、窒化膜スペーサＳＡＣに平坦化工程を適用して製造プロセスを簡略化した方法を提案するものである。
第６にＭＯＳトランジスタ特性の問題がある。
高集積化されるにつれて、ＭＯＳトランジスタも微細化されており、微細化にともなう特性の劣化や信頼性の低下が考えられる。
【００３６】
本発明の第６の観点によれば、ＤＲＡＭのメモリセル部に用いられるＭＯＳトランジスタに関して、特性を改善したＭＯＳトランジスタ構造を提案するものである。
【００３７】
【課題を解決するための手段】
本発明の第１の観点によれば、上記課題は以下の特徴を持つ半導体装置によって解決される。
少なくとも金属または金属シリサイドを一層含む導電層パターンと、前記導電層パターンの側壁部に形成されたシリコン窒化膜以外の絶縁膜からなる第１の絶縁膜と、前記導電層パターンの上部と導電層パターンの側壁部に形成された第１の絶縁膜を覆うように形成されたシリコン窒化膜からなる第２の絶縁膜とを有することを特徴とする半導体装置。
【００３８】
少なくとも金属または金属シリサイドを一層含む導電層パターンと、
前記導電層パターンの側壁部と上部を覆うように形成された、シリコン窒化膜以外の絶縁膜からなる第１の絶縁膜と、前記導電層パターンを覆う前記第１の絶縁膜を覆うように形成されたシリコン窒化膜からなる第２の絶縁膜とを有することを特徴とする半導体装置。
【００３９】
前記第１の絶縁膜は、前記導電層パターンの側壁部と上部とで異なる膜で構成されていることを特徴とする半導体装置。
前記第１の絶縁膜は、前記導電層パターンの側壁部に位置する前記シリコン窒化膜からなる第２の絶縁膜の下部にもあることを特徴とする半導体装置。
前記導電層パターンはＭＩＳトランジスタのゲート電極を構成することを特徴とする半導体装置。
【００４０】
前記第１の絶縁膜は導電層パターン上面では側面よりも厚く形成されていることを特徴とする半導体装置。
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上に少なくとも金属シリサイドを一層含む導電層を形成する工程と、前記導電層上に第１のシリコン窒化膜を形成する工程と、前記導電層と前記第１のシリコン窒化膜からなる積層体をパターニングする工程と、熱酸化法により、前記導電層の側壁部に酸化膜を形成する工程と、前記パターニングされた積層体および側壁の酸化膜を含む前記半導体基板上に第２のシリコン窒化膜を形成する工程と、前記第２のシリコン窒化膜を異方性エッチングして、前記側壁の酸化膜を含む前記積層体の側壁に第２のシリコン窒化膜からなるサイドウォールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【００４１】
半導体基板上に少なくとも金属シリサイドを一層含む導電層を形成する工程と、前記導電層上に第１の絶縁膜と第１のシリコン窒化膜を順次形成する工程と、前記導電層と前記第１の絶縁膜と前記第１のシリコン窒化膜からなる積層体をパターニングする工程と、熱酸化法により、導電層の側壁部に酸化膜を形成する工程と、前記パターニングされた積層体および側壁の酸化膜を含む前記半導体基板上に第２のシリコン窒化膜を形成する工程と、前記第２のシリコン窒化膜を異方性エッチングして、前記側壁の酸化膜を含む前記積層体の側壁に第２のシリコン窒化膜からなるサイドウォールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【００４２】
前記第１の絶縁膜は前記酸化膜よりもその膜厚が厚くなるように形成することを特徴とする半導体装置の製造方法。
前記第１の絶縁膜は、熱酸化法または気相成長法によって形成することを特徴とする半導体装置の製造方法。
前記第１の絶縁膜は、熱酸化法と気相成長法で形成した積層膜であることを特徴とする半導体装置の製造方法。
【００４３】
本発明の第１の観点を図１をもとに説明する。
図１（ａ）において、１はシリコン基板、２はフィールド絶縁膜、３はゲート酸化膜、４はシリコン膜、５はシリサイド膜、６はシリコン酸化膜、７は不純物拡散層領域、８はシリコン窒化膜スペーサ、９は層間絶縁膜、１０はコンタクト窓である。
【００４４】
フィールド絶縁膜２により画定した活性層領域を有する基板１上にゲート酸化膜３を介して、シリコン膜４、シリサイド膜５の積層体からなるゲート電極が形成され、その上部にはおよび側面がシリコン窒化膜８によって覆われている。またスペーサーとしてのシリコン窒化膜８の下部およびゲート電極の側壁との間には酸化膜６が存在する。
【００４５】
スペーサーとなるシリコン窒化膜８の下部には酸化膜６が存在するので、ＭＯＳトランジスタチャネル部で発生したホットキャリアは、そのほとんどが酸化膜６中にトラップされるため、シリコン窒化膜８の影響を受けることはない。したがって、従来の酸化膜スペーサーを用いたのＭＯＳトランジスタと同等の信頼性を得ることができる。
【００４６】
一方、ゲート電極の側壁と、シリコン窒化膜の間に存在する酸化膜６は、シリサイド膜５と窒化膜８との緩衝膜として働き、シリサイド膜が後の熱処理工程等で剥離することを防止することができる。
また、ゲート電極の側壁部のみにシリコン酸化膜６が存在し、ゲート電極の上部の領域にはシリコン酸化膜が露出しないため、窒化膜スペーサＳＡＣを用いてコンタクト窓１０を形成する際に、マスクが位置ずれしたとしても従来例で説明したような、導電層とゲート電極が電気的にショートしてしまうという問題は生じない。
【００４７】
図１（ｂ）は本発明の第１の観点の別の例を説明する図である。
図１（ｂ）において、１はシリコン基板、２はフィールド絶縁膜、３はゲート酸化膜、４はシリコン膜、５はシリサイド膜、７は不純物拡散層領域、８はシリコン窒化膜スペーサ、９は層間絶縁膜、１０はコンタクト窓、１１はシリコン酸化膜である。なお、図１（ａ）の中の番号に相当するものには、同じ番号を付している。
【００４８】
本発明は、図１（ａ）に対して、ゲート電極を構成するシリサイド膜５の上部にも酸化膜を設け、ゲート電極の上部と側壁をシリコン酸化膜１１で完全に覆ったところが異なる。この構造では、シリコン窒化膜８とシリサイド膜５とが直接接する事はないため、後の熱処理等の工程による剥離に対し、さらに強い構造となる。
【００４９】
なお、上記図１（ａ）や図１（ｂ）に示した構造は、ＭＯＳトランジスタのゲート電極だけでなく、ポリサイド構造を有するビットライン等の他の配線層にも適用できる。
米国特許５，３６４，８０４号には、ポリサイドを用いたゲート電極で、窒化膜とゲート電極の間に酸化膜が形成された例が記載されている。しかし、本米国特許は、前記文献に記載されたものと同様に、ポリサイド上の窒化膜の側壁にも酸化膜が存在するため、従来例の問題点として図３５、３６で説明したものと同じ問題があることは明らかである。
【００５０】
特開平８−９７２１０号には、図１（ａ）に一見類似した構造が記載されている。しかし、本公報にはシリサイド膜上に窒化膜が直接形成されることで、シリサイド膜が剥離するという問題については何も記載していないし、窒化膜との間に酸化膜を形成することで、剥離を防ぐ効果があることについても何ら記載がない。
【００５１】
また、本公報に記載された発明では、たとえば同公報の図１に記載されているようにゲート電極の上の領域まで側壁シリコン酸化膜が形成されており、ゲート電極を覆うシリコン窒化膜の領域に酸化膜が食い込む構造になっていて、シリコン窒化膜の一部が薄く形成されている。
このような構造では、後工程のコンタクト窓の形成時に窒化膜がエッチングされて側壁酸化膜が露出し、エッチングされてコンタクト窓内に形成された配線層とゲート電極とがショートしてしまう危険性がある。
【００５２】
これに対して、本発明の第１の観点によれば、側壁の酸化膜はゲート電極の側壁の部分にしかなく、ゲート電極を覆うシリコン窒化膜中に食い込んでいないため、構造が異なる。
そして、この酸化膜の食い込みがないため、窒化膜厚が薄くなるようなことはなく、コンタクト窓形成時にゲート電極が露出するような危険性を避けることができる。
【００５３】
また、本公報ではゲート電極上のシリコン窒化膜の横にも酸化膜を形成するために、ＣＶＤ法によって酸化膜を形成している。しかし、本発明では、ＣＶＤ酸化膜だけでなく、熱酸化法で酸化膜を形成することができる。熱酸化法による酸化膜を用いることで、ＣＶＤ酸化膜を用いた場合にくらべてシリサイド膜の剥離を防ぐ効果を大きくすることができる。
【００５４】
さらに、基板を熱酸化して得られる酸化膜は、基板と酸化膜の界面の状態がＣＶＤ酸化膜にくらべて良好であるため、熱酸化膜が基板とシリコン窒化膜との間に存在することで、ＣＶＤ酸化膜が基板とシリコン窒化膜との間にある場合よりも、ＭＯＳトランジスタ特性が向上し、信頼性が増すという効果もある。
特開昭６１−１６５７１号には、ゲート電極上に酸化膜と窒化膜の積層構造を設け、ゲート電極の側壁に窒化膜サイドウォールを有する構造が記載されている。しかし、本公報ではゲート電極の側壁には酸化膜がなく、窒化膜とゲート電極が直接接している点で本発明とは全く異なるものであり、また、ポリサイド構造にした場合の問題点についても何も記載されていない。
【００５５】
特開昭５６−２７９７１号には、その実施例２としてゲート電極の上面と側壁を酸化膜と窒化膜で覆う構造が記載されている。しかし、ゲート電極側壁の窒化膜の下には酸化膜がなく、本発明とは異なる構成であり、ＭＯＳトランジスタの特性向上の効果は望めない。また、本公報にもポリサイド構造を用いることや、ポリサイド上に窒化膜を形成することで生ずる問題点について何も記載されていない。
【００５６】
特開昭６１−１９４７７９号には、ゲート電極の上面と側壁を酸化膜と窒化膜で覆う構造が記載されている。しかし、本公報にもポリサイド構造を用いることや、ポリサイド上に直接窒化膜を形成することで生ずる問題点について何も記載されていない。
特開昭６２−２６１１４５号には、ポリサイド構造を有する配線層のまわりに酸化膜とシリコン窒化膜からなる複合膜を形成することが記載されている。しかし、本公報に記載された発明の目的は、スパッタ法で形成したシリサイド膜からの金属汚染を防ぐためにシリコン窒化膜を用いるものであって、本発明の窒化膜サイドウォールＳＡＣ構造に関するものとは全く異なる。
【００５７】
また、本公報ではシリコン窒化膜を酸化膜の下に設けて、シリコン窒化膜がポリサイドと直接接しても良いことが記載されており、本発明で述べられているシリサイド膜上に窒化膜が直接形成されることで、シリサイド膜が剥離するという問題については何も記載していないし、窒化膜との間に酸化膜を形成することで、剥離を防ぐ効果があることについても何ら記載がない。
【００５８】
さらに、本公報はポリサイド構造をパターニングしてから酸化膜とシリコン窒化膜の複合膜を形成しており、本発明のポリサイド上に酸化膜とシリコン窒化膜を形成してからパターニングを行い、つづいて側壁酸化膜やシリコン窒化膜を形成する方法とは異なる。
その他、上記５つの発明と本発明との違いとして、本発明では、ポリサイドからなる電極上の酸化膜厚を電極側壁に形成されたる酸化膜厚よりも厚くすることで、窒化膜の剥離を防ぐ効果を増大させることができるが、上記５つの発明にはその点について何ら記載がない。
【００５９】
このように、上記５つの公知例は本発明とは全く異なるものであり、また、本発明を示唆するものは何も記載されていない。
本発明の第２の観点によれば、上記課題は、以下の特徴を持つ半導体装置によって解決される。
基板上に、略平行に、かつ複数本配置された第１の導電層と、第１の導電層上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されたシリコン窒化膜からなる第２の絶縁膜と、前記第１、第２の絶縁膜を貫いて形成され、前記複数の第１の導電層の間に形成された第１のコンタクト窓と、前記コンタクト窓内に形成された第２の導電層と、前記シリコン窒化膜からなる第２の絶縁膜上に形成された、前記シリコン窒化膜とエッチング特性の異なる第３の絶縁膜と、前記第３の絶縁膜中に形成され、前記第２の導電層上に位置する第２のコンタクト窓と、前記第２のコンタクト窓を介して前記第２の導電層と接続する第３の導電層とを有することを特徴とする半導体装置。
【００６０】
半導体基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる第１と第２の不純物拡散層領域と、前記ゲート電極と第１と第２の不純物拡散層領域を含む前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されたシリコン窒化膜からなる第２の絶縁膜と、前記第１と第２の絶縁膜を貫いて前記第１の不純物拡散層領域に到達する第１のコンタクト窓と、前記第２の不純物拡散層領域に到達する第２のコンタクト窓と、前記第１のコンタクト窓内に形成され、前記第１の不純物拡散層領域上に接続された第２の導電層と、前記第２のコンタクト窓内に形成され、前記第２の不純物拡散層領域上に接続された第３の導電層と、前記第２と第３の導電層を含む前記第２の絶縁膜上に形成された第３の絶縁膜と、前記第３の絶縁膜を貫き、前記第２の導電層に到達する第３のコンタクト窓と、前記第３のコンタクト窓を介して前記第２の導電層と接続する第４の導電層とを有することを特徴とする半導体装置。
【００６１】
さらに、前記第３の絶縁膜を貫き、前記第２の不純物拡散層領域に接続された前記第３の導電層に到達する第４のコンタクト窓と、前記第４のコンタクト窓を介して前記第３の導電層と接続する、蓄積電極となる第５の導電層と、前記第５の導電層と対向して、キャパシタ絶縁膜を介して形成された、対向電極となる第６の導電層を有することを特徴とする半導体装置。
【００６２】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上にゲート絶縁膜と第１の導電膜を形成し、パターニングしてＭＩＳトランジスタのゲート電極を形成する工程と、前記ゲート電極をマスクとして前記基板中にソースまたはドレインとなる不純物拡散層領域を形成する工程と、前記ゲート電極を含む前記半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上にシリコン窒化膜からなる第２の絶縁膜を形成する工程と、前記第２の絶縁膜と第１の絶縁膜を選択的に順次エッチングして前記不純物拡散層領域の少なくとも一方に達する第１のコンタクト窓を形成する工程と、前記第１のコンタクト窓内に第２の導電層を形成する工程と、前記第２の導電層を含む前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜を貫き、前記第２の導電層に接続する第２のコンタクト窓を形成する工程と、前記コンタクト窓を介して前記第２の導電層と接続する第３の導電層を形成する工程を有することを特徴とする半導体装置の製造方法。
【００６３】
本発明の第２の観点によれば、コンタクト窓内に形成された配線用の導電層の周辺にエッチングストッパ層として機能する窒化膜があって、酸化膜やＢＰＳＧ等の下層の層間絶縁膜が表面に露出していないため、窒化膜上にさらに形成された上層の層間絶縁膜のコンタクト窓を形成するときに、位置合わせずれをおこしても導電層の周辺の下層絶縁膜がエッチングされることはなく、位置合わせずれに対してマージンの大きいプロセスとなる。
【００６４】
また、上層配線層の横に前記コンタクト窓が形成されている場合には、下層絶縁膜がエッチングされないため、ＳＡＣ工程をとることが可能である。
本発明の第３の観点によれば、上記課題は、以下の特徴をもつ半導体装置によって解決される。
半導体基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる第１と第２の不純物拡散層領域と、前記ゲート電極と第１と第２の不純物拡散層領域を含む前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されたシリコン窒化膜からなる第２の絶縁膜と、前記第１と第２の絶縁膜を貫いて前記第１の不純物拡散層領域に到達する第１のコンタクト窓と、前記第２の不純物拡散層領域に到達する第２のコンタクト窓と、前記第１のコンタクト窓内に形成され、前記第１の不純物拡散層領域上に接続された第２の導電層と、前記第２のコンタクト窓内に形成され、前記第２の不純物拡散層領域上に接続された第３の導電層と、前記第２と第３の導電層を含む前記第２の絶縁膜上に形成された第３の絶縁膜と、前記第３の絶縁膜を貫き、前記第２の導電層に到達する第３のコンタクト窓と、前記第３のコンタクト窓を介して前記第２の導電層と接続する第４の導電層とを有することを特徴とする半導体装置。
【００６５】
シリコン基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる不純物拡散層領域と、前記ゲート電極と前記不純物拡散層領域を竦む前記シリコン基板上に形成された第１の絶縁膜と、前記第１の絶縁膜を貫いて前記不純物拡散層領域の少なくとも一方に到達する第１のコンタクト窓と、前記第１のコンタクト窓内に形成され、前記不純物拡散層領域に接続された第２の導電層と、前記第２の導電層を含む前記第１の絶縁膜上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成されたシリコン窒化膜からなる第３の絶縁膜と、前記第２、第３の絶縁膜を貫き、前記不純物拡散層領域に接続された前記第２の導電層に到達する第２のコンタクト窓と、前記第２のコンタクト窓を介して前記第２の導電層と接続し、底面部と、基板に対して垂直に形成された筒状の形状を有し、蓄積電極となる第３の導電層と、前記第３の導電層と対向して、キャパシタ絶縁膜を介して形成され、かつ、一部は前記第３の絶縁膜の表面とキャパシタ絶縁膜を介して接触する第４の導電層とを有することを特徴とする半導体装置。
【００６６】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上にゲート絶縁膜と第１の導電膜を形成し、パターニングしてＭＩＳトランジスタのゲート電極を形成する工程と、前記ゲート電極をマスクとして前記基板中にソースまたはドレインとなる不純物拡散層領域を形成する工程と、前記ゲート電極を含む前記半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上にシリコン窒化膜からなる第２の絶縁膜を形成する工程と、前記第２の絶縁膜と第１の絶縁膜を選択的に順次エッチングして前記不純物拡散層領域の少なくとも一方に達する第１のコンタクト窓を形成する工程と、前記第１のコンタクト窓内に第２の導電層を形成する工程と、前記第２の導電層を含む前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜を貫き、前記第２の導電層に接続する第２のコンタクト窓を形成する工程と、前記コンタクト窓を介して前記第２の導電層と接続する第３の導電層を形成する工程を有することを特徴とする半導体装置の製造方法。
【００６７】
さらに、全面に第４の絶縁膜を形成する工程と、前記第３の導電層が形成されていない前記第２の導電層上の前記第４の絶縁膜と第３の絶縁膜を選択的に除去して前記第２の導電層に到達する第３のコンタクト窓を形成する工程と、前記第３のコンタクト窓の底面および側面に選択的に第４の導電層を形成する工程と、前記第４の導電層をマスクとし、前記第２の絶縁膜をエッチングストッパとして前記第４の絶縁膜を除去して、前記第４の導電層を筒状に露出させる工程と、前記第４の導電層の表面に第５の絶縁膜を形成する工程と、前記第５の絶縁膜を含む半導体基板上に第５の導電層を形成する工程と、前記第５の導電層を少なくとも前記第４の導電層を含む領域の一部を残して選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。
【００６８】
さらに、第３の導電層の上部および側壁部を覆うシリコン窒化膜からなる第６の絶縁膜を形成する工程と、前記第２の絶縁膜と前記第６の絶縁膜をエッチングストッパとして前記第４の絶縁膜を除去する工程を有することを特徴とする半導体装置の製造方法。
基板上に第１の導電層と第１の絶縁膜とシリコン窒化膜からなる第２の絶縁膜と第３の絶縁膜を順次形成する工程と、前記第３、第２、第１の絶縁膜を順次エッチングして第１の導電層に達するコンタクト窓を形成する工程と、前記コンタクト窓の底面および側面に選択的に第２の導電膜を形成する工程と、前記第２の導電層をマスクとし、前記第２の絶縁膜をエッチングストッパとして前記第３の絶縁膜を除去して、前記第２の導電層を筒状に露出させる工程と、前記第２の導電層の表面に第４の絶縁膜を形成する工程と、前記第４の絶縁膜を含む半導体基板上に第３の導電層を形成する工程と、前記第３の導電層を少なくとも前記第２の導電層を含む領域の一部を残して選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。
【００６９】
半導体基板上にゲート絶縁膜と第１の導電膜を形成し、パターニングしてＭＩＳトランジスタのゲート電極を形成する工程と、前記ゲート電極をマスクとして前記基板中にソースまたはドレインとなる不純物拡散層領域を形成する工程と、前記ゲート電極を含む前記半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を選択的にエッチングして前記不純物拡散層領域に達する第１のコンタクト窓を形成する工程と、前記第１のコンタクト窓内に第２の導電層を形成する工程と、前記第２の導電層を含む前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜を貫き、前記第２の導電層に接続する第２のコンタクト窓を形成する工程と、前記第２のコンタクト窓を介して前記第２の導電層と接続する第３の導電層を形成する工程と、前記第３の導電層を含む前記半導体基板上に、第３の絶縁膜とシリコン窒化膜からなる第４の絶縁膜と第５の絶縁膜を順次形成する工程と、前記第３の導電層が形成されていない前記第２の導電層上の前記第５、第４、第３および第２の絶縁膜を順次選択的に除去して前記第２の導電層に到達する第３のコンタクト窓を形成する工程と、前記第３のコンタクト窓の底面および側面に選択的に第４の導電層を形成する工程と、前記第４の導電層をマスクとし、前記第４の絶縁膜をエッチングストッパとして前記第５の絶縁膜を除去して、前記第４の導電層を筒状に露出させる工程と、前記第４の導電層の表面に第６の絶縁膜を形成する工程と、前記第６の絶縁膜を含む半導体基板上に第５の導電層を形成する工程と、前記第５の導電層を少なくとも前記第４の導電層を含む領域の一部を残して選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。
【００７０】
本発明の第３の観点によれば、シリンダ型蓄積電極を形成する際に、蓄積電極の外側の絶縁膜の下にエッチングストッパ膜として機能する窒化膜を形成しておくことにより、蓄積電極の外側の絶縁膜をすべて除去することができるため、シリンダ型の蓄積電極の外側面の面積を一定にすることができ、キャパシタ容量のバラツキが小さく、安定したＤＲＡＭセルを製造することが可能となる。
【００７１】
また、セル領域と周辺回路部との高低差をあまり大きくすることなくＤＲＡＭセルを製造することも可能になる。
本発明の第４の観点によれば、上記課題は、以下の特徴を持つ半導体装置によって解決される。
基板からの距離の異なるレベルに形成された第１と第２の導電層と、前記第１と第２の導電層を含む前記基板上に形成された第１の絶縁膜と、前記第１の絶縁膜を貫いて前記第１の導電層の表面が露出するように形成された第１のコンタクト窓と、前記第１の絶縁膜と前記第２の導電層を貫いて形成された第２のコンタクト窓と、少なくとも前記第１、第２のコンタクト窓の中に形成され、前記第１のコンタクト窓を通して前記第１の導電層の表面と接続され、前記第２のコンタクト窓を通して前記第２の導電層の側壁部と接続される第３の導電層とを有し、前記第１の絶縁膜表面から前記第１の導電層までの深さをＤ１、前記第１の絶縁膜表面から前記第２の導電層までの深さをＤ２としたとき、Ｄ１はＤ２より大であることを特徴とする半導体装置。
【００７２】
前記第２の導電層の下には、前記第１の絶縁膜とエッチング特性の異なる第２の絶縁膜を有していることを特徴とする半導体装置。
基板からの距離の異なるレベルに形成された第１と第２と第３の導電層と、前記第１と第２と第３の導電層を含む前記基板上に形成された第１の絶縁膜と、前記第２の導電層の下に形成された、前記第１の絶縁膜とエッチング特性の異なる第２の絶縁膜と、前記第３の導電層の上に形成された前記第２の絶縁膜と同じエッチング特性を有する第３の絶縁膜と、前記第１の絶縁膜を貫いて前記第１の導電層の表面が露出するように形成された第１のコンタクト窓と、前記第１の絶縁膜と前記第２の導電層と前記第２の絶縁膜とを貫いて形成された第２のコンタクト窓と、前記第１の絶縁膜と前記第３の絶縁膜を貫いて前記第３の導電層の表面が露出するように形成された第３のコンタクト窓と、前記第１のコンタクト窓を介して前記第１の導電層の表面と接続され、前記第２のコンタクト窓を介して前記第２の導電層の側壁部と接続され、前記第３のコンタクト窓を介して前記第３の導電層の表面と接続される第４の導電層とを有し、前記第１の絶縁膜表面から前記第１の導電層までの深さをＤ１、前記第１の絶縁膜表面から前記第２の導電層までの深さをＤ２、前記第１の絶縁膜表面から前記第３の導電層までの深さをＤ３としたとき、Ｄ１＞Ｄ３＞Ｄ２であることを特徴とする半導体装置。
【００７３】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上に第１の導電層を形成する工程と、前記第１の導電層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の導電層を形成する工程と、前記第２の導電層を含む半導体基板上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上にコンタクト窓形成用のマスクを形成する工程と、前記マスクを用いて前記第２の絶縁膜と前記第１の絶縁膜を順次エッチングして第１の導電層上にコンタクト窓を形成するとともに、前記第２の絶縁膜と前記第２の導電層を順次エッチングして前記第２の導電層を貫くコンタクト窓を形成することを特徴とする半導体装置の製造方法。
【００７４】
半導体基板上に第１の導電層を形成する工程と、前記第１の導電層上に第１の絶縁膜と、シリコン窒化膜からなる第２の絶縁膜を順次形成する工程と、前記第２の絶縁膜上に第２の導電層を形成する工程と、少なくとも前記第１の導電層のコンタクト領域を含む領域の前記第２の絶縁膜を選択的に除去する工程と、前記第２の絶縁膜と前記第１の絶縁膜と前記第２の導電層を含む前記半導体基板上に、第３の絶縁膜を形成する工程と、前記第３の絶縁膜上にコンタクト窓形成用のマスクを形成する工程と、前記マスクを用いて前記第３の絶縁膜と前記第１の絶縁膜を順次エッチングして第１の導電層上にコンタクト窓を形成するとともに、前記第３の絶縁膜と前記第２の導電層を順次エッチングして前記第２の導電層を貫くコンタクト窓を形成することを特徴とする半導体装置の製造方法。
【００７５】
本発明の第４の観点によれば、複数の配線層にコンタクト窓を形成するときに、上層の配線層の下に窒化膜を設けて、窒化膜をストッパとしてエッチングすることで、コンタクト窓が上層の配線層から窒化膜下の絶縁層まで突き抜けて、下層の配線層まで達することを防ぐことができる。したがって、層間のショートを防ぐことができるため、コンタクト窓の深さが異なる上層の配線層と下層の配線層のコンタクト窓を一度のフォトリソグラフィ工程で形成することができ、工程を短縮することができる。
【００７６】
また、上層と下層の中間の配線層上に窒化膜を形成しておき、窒化膜をストッパとして第１ステップのエッチングを行い、つづいて窒化膜をエッチングする第２ステップのエッチングを行なうことで、コンタクト窓が上層の配線層から窒化膜下の絶縁層を突き抜けたり、中間層の配線層を突き抜けてさらに下層の絶縁層を突き抜けたりして、下層の配線層に達することを防ぐことができる。したがって、層間のショートを防ぐことができるため、コンタクト窓の深さが異なる上層と中間層と下層の配線層のコンタクト窓を一度のフォトリソグラフィ工程で形成することができ、工程を短縮することができる。
【００７７】
本発明の第５の観点によれば、上記課題は、以下の特徴を持つ半導体装置によって解決される。
基板上に略平行に、かつ複数本配置された第１の導電層と、前記第１の導電層を覆うように設けられた第１の絶縁膜と、前記隣接する第１の導電層間を埋め込み、前記第１の絶縁膜の上面と一致する、前記基板と平行な面を持つ第２の絶縁膜と、前記第２の絶縁膜に設けられ、その底部の一部が前記第１の絶縁膜上にかかるように形成されたコンタクト窓を有することを特徴とする半導体装置。
【００７８】
基板上に略平行に、かつ複数本配置され、基板からの距離のレベルが複数ある第１の導電層と、前記第１の導電層を覆うように設けられた第１の絶縁膜と、前記隣接する第１の導電層間を埋め込み、前記第１の絶縁膜の基板からの距離のレベルが最も大きい第１の絶縁膜の上面と一致する、前記基板と平行な面を持つ第２の絶縁膜を有することを特徴とする半導体装置。
【００７９】
前記第２の絶縁膜に設けられ、その底部の一部が前記第１の絶縁膜上にかかるように形成されたコンタクト窓を有することを特徴とする半導体装置。
前記基板からの距離のレベルが大きい第１の絶縁膜はフィールド絶縁膜上に形成され、前記基板からの距離のレベルが最も小さい第１の導電層は活性領域上に形成されていることを特徴とする半導体装置。
【００８０】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
半導体基板上に第１の導電層と第１の絶縁膜を順次形成する工程と、前記第１の絶縁膜と前記第１の導電層からなる積層体を略平行に配置するようにパターニングする工程と、前記積層体を含む前記半導体基板上に第２の絶縁膜を形成し、異方性エッチングを行なって積層体の側壁にサイドウォールを形成する工程と、前記第１および第２の絶縁膜に覆われた前記第１の導電層を含む前記半導体基板上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜を前記第１の絶縁膜をストッパーとして、ＣＭＰ法により平坦化する工程と、前記第３の絶縁膜の一部を除去し、その底部の一部が少なくとも前記第２の絶縁膜の一部の上にくるように、コンタクト窓を形成することを特徴とする半導体装置の製造方法。
【００８１】
半導体基板に素子分離用の絶縁膜を形成して活性領域を画定する工程と、前記素子分離用絶縁膜と活性領域を含む前記半導体基板上に第１の導電層と第１の絶縁膜を順次形成する工程と、前記第１の絶縁膜と前記第１の導電層からなる積層体を略平行に配置するようにパターニングする工程と、前記積層体を含む前記半導体基板上に第２の絶縁膜を形成し、異方性エッチングを行なって積層体の側壁にサイドウォールを形成する工程と、前記第１および第２の絶縁膜に覆われた前記第１の導電層と素子分離用絶縁膜を含む前記半導体基板上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜を前記素子分離用絶縁膜上の前記第１の絶縁膜をストッパーとして、ＣＭＰ法により平坦化する工程とを有することを特徴とする半導体装置の製造方法。
【００８２】
本発明の第５の観点によれば、窒化膜スペーサーＳＡＣに用いる配線群の上の絶縁膜を平坦化するときに、窒化膜をＣＭＰのストッパーとして用いることにより、ストッパーとなる層を新たに形成しないで平坦化ができる。したがって、新たな工程の増加を行なわずに精度のよい平坦化が可能である。
また、基板からの距離の異なる配線層群の上に形成された絶縁膜を平坦化する工程において、基板からの距離が最も大きい配線群の上に設けた窒化膜をＣＭＰ工程のストッパとして用いることにより、上記配線層群の上に設けられた絶縁膜の平坦化を精度よく行なうことができる。
【００８３】
このとき基板からの距離が最も大きいものではない配線群上の絶縁膜の下の膜はストッパとして研磨にさらされないので、一定の厚さを保つことができ、耐圧を維持することが可能である。
特開平６−１８１２０９号には、導電層の上面にシリコン窒化膜を設け、その上部に形成された絶縁膜を、前記シリコン窒化膜をストッパとしてＣＭＰ法により平坦化する方法が示されている。そして、本公報の図４には従来技術として、所望の形状にパターニングされた導電層の上面および側面、さらに導電層間にシリコン窒化膜が設けられ、それをＣＭＰのストッパー膜として用いることが記載されている。
【００８４】
しかし、本公報には窒化膜スペーサＳＡＣについては何も記載されていないし、窒化膜スペーサＳＡＣをＤＲＡＭに用いた場合の問題については何も記載されていない。
本発明によるＤＲＡＭの製造方法では導電層上の窒化膜をストッパ層として用いることで、上部に形成された絶縁膜を平坦化できるだけでなく、膜厚のばらつきを少なくすることもできる。
【００８５】
平坦化した絶縁膜の膜厚がばらついていると、後工程の窒化膜スペーサＳＡＣでコンタクト窓形成するときのエッチング量に分布が生じ、コンタクト窓形成時に窒化膜領域が減少して導電層とコンタクト窓内に形成される上層導電層とがショートする危険性が増してしまう。
本発明では、ストッパーとなる層をわざわざ形成するのではなく、窒化膜スペーサーＳＡＣを用いるために必要となる、窒化膜スペーサをそのまま用いることができるため、新たな工程の増加を招くことはない。
【００８６】
上記公知例には、このような窒化膜スペーサＳＡＣをＤＲＡＭに用いたときの特有の問題について何ら記載がないし、それを解決する手段についての示唆もない。
さらに、本発明では、配線層を基板からの距離の異なるように設け、基板からの距離が最も大きい配線層の窒化膜のみをストッパとして用い、それよりも基板に近いレベルの配線層上の窒化膜はストッパとして機能させないことで、基板に近いレベルの配線層の窒化膜の絶縁耐圧を低下させないことができるが、本公報にはそのようなことはどこにも記載されていない。
【００８７】
本発明の第６の観点によれば、上記課題は、以下の特徴を持つ半導体装置によって解決される。
シリコン基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる第１と第２の不純物拡散層領域と、前記ゲート電極と第１と第２の不純物拡散層領域を竦む前記シリコン基板上に形成された絶縁膜と、前記絶縁膜を貫いて前記第１と第２の不純物拡散層領域にそれぞれ到達するコンタクト窓と、前記コンタクト窓を介して、前記第１と第２の不純物拡散層領域上にそれぞれ接続された、同一の導電層から形成された第１と第２の導電層と、前記第１の導電層を介して前記第１の不純物拡散領域に接続されたビット線と、前記第２の導電層を介して前記第２の不純物拡散領域に接続されたキャパシタ蓄積電極とを有し、前記第２の不純物拡散層の濃度は前記第１の不純物拡散層の濃度よりも大であることを特徴とする半導体装置。
【００８８】
シリコン基板上にゲート絶縁膜を介して形成されたＭＩＳトランジスタのゲート電極と、前記ゲート電極の両側の基板中に形成された、同じ不純物濃度を有する、ソースまたはドレインとなる第１と第２の不純物拡散層領域と、前記ゲート電極と第１と第２の不純物拡散層領域上に形成された絶縁膜と、前記絶縁膜を貫いて前記第１と第２の不純物拡散層領域にそれぞれ到達するコンタクト窓と、前記第２の不純物拡散領域上に位置する前記コンタクト窓の下部の基板中に形成された、前記第２の不純物拡散層領域と同導電型の第３の不純物拡散層領域と、前記コンタクト窓を介して、前記第１の不純物拡散領域と接続された第１の導電層と、前記コンタクト窓と前記第３の不純物拡散層を介して前記第２の不純物拡散層領域上に接続された前記第１の導電層と同一の導電層から形成された第２の導電層と、前記第１の導電層を介して前記第１の不純物拡散領域に接続されたビット線と、前記第２の導電層を介して前記第２の不純物拡散領域に接続されたキャパシタ蓄積電極とを有し、前記第３の不純物拡散層領域の不純物濃度は、前記第１および第２の不純物拡散層領域の不純物濃度よりも大であることを特徴とする半導体装置。
【００８９】
また、上記課題は、以下の特徴を持つ半導体装置の製造方法によって解決される。
一導電型半導体基板上にゲート酸化膜とゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記一導電型基板中に反対導電型の第１の不純物をイオン注入してゲート電極の両側に、ソース・ドレインとなる第１と第２の不純物拡散層領域を形成する工程と、前記一導電型基板上に前記ゲート電極を覆うように絶縁膜を形成する工程と、前記絶縁膜の一部をエッチングして前記第１の不純物拡散層領域に達する第１のコンタクト窓と、前記第２の不純物拡散層領域に達する第２のコンタクト窓を形成する工程と、前記第２のコンタクト窓をマスク部材で覆う工程と、前記マスク部材および前記絶縁膜をマスクとして、前記第１のコンタクト窓に露出した前記第１の拡散層領域に、反対導電型の第２の不純物をイオン注入し、第３の不純物拡散層領域を形成する工程と、前記第１のコンタクト窓を介して、前記第３および第１の不純物拡散層領域に接続される第１の導電層と、前記第２のコンタクト窓を介して、前記第２の不純物拡散層領域に接続される第２の導電層を形成する工程と、前記第１の導電層を介して前記第３および第１の不純物拡散層領域に接続されるＤＲＡＭの蓄積電極を形成する工程と、前記第２の導電層を介して前記第２の不純物拡散層領域に接続されるＤＲＡＭのビット線を形成する工程とを有することを特徴とする、半導体装置の製造方法。
【００９０】
前記第２の不純物のイオン注入のドーズ量は、前記第１の不純物のイオン注入のドーズ量よりも大きいことを特徴とする半導体装置の製造方法。
本発明の第６の観点によれば、メモリセル部のキャパシタ側のソース・ドレイン領域にのみ接合リークを防ぐための不純物を導入し、ビットラインとの接続側のソース・ドレイン領域には接合リークを防ぐための不純物を新たに導入しない。
【００９１】
前記不純物注入をキャパシタが接続される側のみに行うことにより、ＭＯＳトランジスタのソース・ドレインの内、片側は浅い接合深さとすることができ、トランジスターの短チャネル効果や、素子間のリーク電流への悪影響を抑える事ができ、しかも、接合リークに関してシビアなキャパシタ側では接合リークを抑えることが可能である。
【００９２】
【発明の実施の形態】
以下、各実施の形態について説明をする。なお、図中の符号で各実施の形態で同じもの、または相当するものに対しては、同じ符号を用いている。
［第１の実施の形態］
図２は、ＤＲＡＭのメモリセル部の模式平面図である。図において、１１は活性領域、１２はＭＯＳトランジスタのゲート電極も兼ねるワードライン、１３はビットライン、１４はビットラインとＭＯＳトランジスタのソース・ドレイン拡散層とのコンタクト窓、１５はシリンダ型蓄積電極とＭＯＳトランジスタのソース・ドレイン拡散層とのコンタクト窓である。なお、ゲート電極上やビットライン上に形成される裏打ちワードラインなどの配線層は図中には示していない。
【００９３】
次に、図３から図１３をもとに、本発明のＤＲＡＭに対してコンタクト窓をセルフアラインコンタクト技術を用いて形成する方法について具体的に述べる。なお、図３〜図１３は、メモリセル部については図２のＡ−Ａ’部の、周辺回路部については典型的な例としての配線構造の模式切断断面図である。
はじめに、図３（ａ）に示すように、ｐ型シリコン基板１６上に、公知のＬＯＣＯＳ法（LOCal Oxidation of Silicon) を用いて厚い酸化膜１７（フィールド酸化膜）を形成し、素子分離領域と活性領域を画定する。図中ＭＣはメモリセル領域、ＰＣは周辺回路領域を表している。
【００９４】
周辺回路領域には、種々の回路が形成されるため、通常は、これらの回路を構成するためのｎチャネルＭＯＳトランジスタ形成領域やｐチャネルＭＯＳトランジスタ形成領域が形成されている
ｐチャネルＭＯＳトランジスタ形成領域としては、ｐ型シリコン基板中に形成されたｎ型ウェル内に形成されるものがあり、ｎチャネルＭＯＳトランジスタ形成領域としては、ｐ型シリコン基板中に形成されたｐ型ウェル内に形成されるものや、ｐ型シリコン基板中に形成されたｎ型ウェル内にさらに形成されたｐ型ウェル（三重ウェル構造）内に形成されるものなどがある。これらの構成は、所望の特性によって適宜選べば良い。
【００９５】
したがって、図示していないが、ＬＯＣＯＳ工程の前後で周辺回路領域ＰＣの他の領域には、ｐ型の不純物やｎ型の不純物をイオン注入し、それぞれｐ型ウェル、ｎ型ウェルを形成し、ｎ型ウェル領域の中の一部には、さらにｐ型の不純物を導入する事により、ｎ型ウェルにその周辺部、底部を囲まれたｐ型ウェルを形成する。
【００９６】
このとき、必要であればフィールド酸化膜１７の下部には、ウェルの不純物型を考慮して、ｐ型不純物やｎ型不純物をイオン注入し、チャネルストップ層を形成する。
また、活性領域には、これも図示していないが、各ＭＯＳトランジスタの特性に合わせて、しきい値（Ｖth）を制御するための不純物を導入する。
【００９７】
なお、上記したウェル層やチャネルストップ層およびＶth制御用のイオン注入は、工程上必ずしもこの位置で行う必要があるわけではなく、以下に順次説明するゲート酸化膜形成工程やゲート電極形成工程などの後でも構わないことは言うまでもない。
次に、図３（ｂ）に示すように、基板表面を酸化してゲート酸化膜１８を８ｎｍ形成し、その上にリンをドープしたシリコン膜１９を５０ｎｍ、タングステンシリサイド（ＷＳｉ）膜２０を５０ｎｍ、シリコン窒化膜２１を８０ｎｍを順次公知のＣＶＤ法（Chemical Vapor Deposition 化学気相成長法）を用いて形成する。
【００９８】
これらの積層体を公知のフォトリソグラフィ法を用いてＭＯＳトランジスタのゲート電極となるよう所望のパターンにパターニングする。セル部においては、これらの積層体のポリサイド構造はワード線（図１の１２に相当）となる。
次に、図４（ａ）に示すように、熱酸化により酸化膜２２を２〜１０ｎｍ成長させる。この酸化により、ポリサイド構造のシリコン膜１９とＷＳｉ膜２０の側壁および活性領域のシリコン基板１６表面に酸化膜が形成されるが、シリコン窒化膜は酸化されないので、シリコン窒化膜２１の側壁には酸化膜が形成されない。 また、シリコン膜１９は基板１１にくらべて不純物濃度が高いため、酸化膜２２の厚さは基板よりも厚くなる。
【００９９】
つづいて前記ゲート電極をマスクとして、基板全面にｎ型の不純物であるリンを１×１０13ｃｍ-2のドーズ量でイオン注入する。これによってｎチャネルＭＯＳトランジスタ領域ではＬＤＤ（Lightly Doped Drain ）構造のｎ- 層に相当する不純物拡散層２３が形成される。
このとき、ｐチャネルＭＯＳトランジスタ領域にもこのｎ型不純物が導入されるが、後工程の高濃度のｐ型不純物層のイオン注入により実質的に消失させることができるため問題はないし、最終的にこのｎ型不純物領域をソース・ドレイン部となるｐ型不純物拡散層の周囲に残しておけば、パンチスルー防止の役割をもたせることも可能である。
【０１００】
次に図４（ｂ）に示すように、ＣＶＤ法によりシリコン窒化膜を５０〜１５０ｎｍ形成し、それを公知のＲＩＥ（Reactive Ion Etching）法などで異方性エッチングすることにより、ゲート電極の側壁に窒化膜からなるサイドウォールスペーサを形成する。
このとき、基板１６上などの、窒化膜に覆われていない領域の酸化膜２２は、残した状態でエッチングを終了するほうが、エッチングダメージが少ないため、より好ましいが、必ずしも残す必要があるわけではない。
【０１０１】
このサイドウォール窒化膜はポリサイド電極上の窒化膜２０と一体化して、窒化膜領域２４を構成する。
この工程により、シリコン膜１９とＷＳｉ膜２０からなるポリサイド電極の周囲は窒化膜領域２４で覆われるが、ポリサイド電極の側壁部では、酸化膜２２が存在するため、後工程の熱処理でＷＳｉ膜２０が基板から剥離することを防ぐことができる。
【０１０２】
つづいて熱酸化によって酸化膜を２〜１０ｎｍ成長する。このときシリコン基板上に露出している酸化膜２２をフッ酸系のエッチャントで除去してから酸化してもよい。膜厚の制御性からは除去したほうがよいが、フィールド酸化膜１７や、サイドウォール窒化膜の下にある酸化膜２２まで削られる危険性がある。
この酸化によって、窒化膜領域２４に覆われたシリコン膜１９やＷＳｉ膜２０は酸化されないため、主として活性領域上のシリコン基板が酸化され、前記酸化膜２２と一体化する。なお、本実施の形態では以降この一体化した酸化膜を酸化膜２２と称する。
【０１０３】
つづいて、セル領域を除く周辺領域のｎチャネルＭＯＳトランジスタ領域が露出するようにレジストパターンを形成し、窒化膜領域２４を有するゲート電極をマスクとして、前記レジストの開いた領域に、ｎ型不純物であるヒ素を５×１０15ｃｍ-2のドーズ量でイオン注入する。これによって、周辺領域のｎチャネルＭＯＳトランジスタ領域には、高濃度不純物拡散層領域２５がＬＤＤ構造のｎ+ 層として形成される。
【０１０４】
なお、セル領域のトランジスターのソース・ドレイン層に、この高濃度ｎ型不純物層のイオン注入は行わない理由は、高濃度の不純物導入による結晶欠陥を防ぎ、微少な電荷を貯えるキャパシターからのリーク電流を抑えるためである。
つづいて、周辺領域のｐチャネルＭＯＳトランジスタ領域が露出するようにレジストパターンを形成し、窒化膜領域２４を有するゲート電極をマスクとして、前記レジストの開いた領域に、ＢＦ2 + イオンを５×１０15ｃｍ-2のドーズ量でイオン注入し、ｐチャネルＭＯＳトランジスタのソース・ドレイン領域となる不純物拡散層領域を形成する。
【０１０５】
次に、図５（ａ）に示すように、ＢＰＳＧ膜２６をＣＶＤ法により１００〜２００ｎｍ成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
さらに平坦化を行う為に、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わない。
【０１０６】
なお、エッチバック法やＣＭＰ法を用いる場合には、除去される膜厚分だけ厚くＢＰＳＧ膜の成長を行い、エッチバックやＣＭＰ処理後の膜厚が１００〜２００ｎｍとなるようにする。
つづいて、セル領域のＭＯＳトランジスタのソース・ドレイン領域が露出するようにレジストを開口し、開口内のＢＰＳＧ膜２６と酸化膜２２を、たとえばＣ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によって順次エッチングして、基板表面を露出させ、コンタクト窓２７を形成する。
【０１０７】
コンタクト窓２７は窒化膜領域２４のスペーサによってセルフアラインで規定されており、しかも、前記レジストの開口部が位置ずれをおこしたとしても、ポリサイドゲート電極のまわりは全て窒化膜で覆われていて酸化膜が露出していないため、エッチングで除去されてしまうことはなく、図３５の従来例で述べたようなゲート電極とコンタクト電極がショートするようなことはない。
【０１０８】
なお、望ましくは、ＢＰＳＧ膜２６と酸化膜２２のエッチングは、窒化膜領域２４がエッチングされないように、窒化膜との選択比が１０以上ある条件で行うことが好ましい。
つづいて、レジストを除去したあと、ＢＰＳＧ膜２６と窒化膜領域２４をマスクとして、コンタクト窓２７のシリコン基板中に、ｎ型不純物であるリンを３×１０13ｃｍ-2のドーズ量でイオン注入し、ｎ型拡散層２８を形成する。
【０１０９】
このｎ型拡散層２８は必ずしも必要ではないが、コンタクト窓２７が位置ずれしてフィールド酸化膜１７のエッジ付近にかかって形成された場合に、ソース・ドレイン拡散層形成用のｎ型不純物が導入されていないフィールド酸化膜１７のエッジ付近で、接合リークが大きくなってしまうという問題が生ずるのを防ぐことができる。
【０１１０】
次に、図５（ｂ）に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を全面に形成した後、エッチバック法やＣＭＰ法を用いて、コンタクト窓２７内にシリコン膜のプラグ２９を残存させる。
なお、エッチバック法やＣＭＰ法を用いずに、選択ＣＶＤ法を用いてシリコン膜のプラグ２９を形成してもよい。
【０１１１】
つづいて、ＣＶＤ法により酸化膜３０を３０〜１００ｎｍ成長する。
次に、図６（ａ）に示すように、ビット線接続領域にレジストを開口して、それをマスクに酸化膜３０をエッチングし、シリコン膜プラグ２９の上面の一部が露出するようなコンタクト窓３１を形成したあと、レジストを除去する。
つづいて、リンをドープしたシリコン膜３２を３０ｎｍ、ＷＳｉ膜３３を５０ｎｍ、シリコン窒化膜３４を８０ｎｍを順次ＣＶＤ法により形成する。
【０１１２】
これらの積層体を公知のフォトリソグラフィ法を用いて所望の配線パターンにパターニングする。これらの積層体のポリサイド電極は、セル部においてはビット線（図２の１３に相当）となり、周辺回路部ではビット線以外の配線層としても用いられる。
次に、図６（ｂ）に示すように、熱酸化により酸化膜３５を２〜１０ｎｍ成長させる。この酸化により、ポリサイド構造のシリコン膜３２とＷＳｉ膜３３の側壁部には酸化膜が形成されるが、シリコン窒化膜は酸化されないので、シリコン窒化膜３４の側壁には酸化膜が形成されない。
【０１１３】
つづいて、ＣＶＤ法により、シリコン窒化膜を５０〜１５０ｎｍ形成し、それをＲＩＥ法で異方性エッチングし、ビット線の側壁に窒化膜からなるサイドウォールを形成する。
このサイドウォール窒化膜はポリサイド電極上の窒化膜３４と一体化して、窒化膜領域３６を構成する。
【０１１４】
この工程により、シリコン膜３２と、ＷＳｉ膜３３からなるポリサイド電極の周囲は窒化膜領域３６で覆われるが、ポリサイド電極の側壁部では、酸化膜３５が存在するため、後工程の熱処理でＷＳｉ膜３３が基板から剥離することを防ぐことができる。
次に、図７に示すように、ＢＰＳＧ膜３７をＣＶＤ法により５００ｎｍ成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
【０１１５】
さらに平坦化を行うために、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わない。
なお、エッチバック法やＣＭＰ法を用いる場合には、除去される膜厚分だけ厚くＢＰＳＧ膜の成長を行い、エッチバックやＣＭＰ処理後の膜厚が５００ｎｍとなるようにする。
【０１１６】
ＢＰＳＧ膜３７の厚さは、シリンダ型蓄積電極の場合には容量を決定する条件のひとつとなる。したがって、さらに大きな容量が必要な場合は、５００ｎｍ以上に厚く形成する必要がある。
次に、図８に示すようにキャパシター接続領域が露出するようレジストを開口し、それをマスクに開口内のＢＰＳＧ膜３７と酸化膜３０をたとえばＣ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によって順次エッチングして、シリコン膜プラグ２９の上面が露出するようなコンタクト窓３８を形成する。
【０１１７】
通常、シリンダ型蓄積電極を用いる場合、コンタクト窓３８の大きさはシリンダ型蓄積電極の底面積および周辺長と関係するため、キャパシタ容量を増やすためには、なるべく大きく開口することが望ましい。
本発明では、コンタクト窓３８は窒化膜領域３６によってビット線とセルフアラインで規定されているため、コンタクト窓をビット線であるポリサイド電極の上部まで広げることができ、シリンダ型蓄積電極の底面積および周辺長を最大にすることができる。
【０１１８】
しかも、ポリサイドゲート電極のまわりは全て窒化膜領域３６で覆われているため、エッチングで除去されてしまうことはなく、ビット線と蓄積電極とがショートするようなことはない。
なお、望ましくは、ＢＰＳＧ膜３７と酸化膜３０のエッチングは、窒化膜との選択比が１０以上ある条件で行うことが好ましい。
【０１１９】
次に、レジストを除去したあと図９に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成した後、エッチバック法やＣＭＰ法を用いてコンタクト窓３８内の側壁及び底面にのみシリコン膜３９を残存させる。
次に、図１０に示すように、フッ酸系のエッチャントを用いてＢＰＳＧ膜３７をコントロールエッチングして、たとえば１５０ｎｍ程度残すことにより、内部がくりぬかれたシリンダ状の蓄積電極３９が形成される。
【０１２０】
次に、図１１に示すように、ＣＶＤ法によりシリコン窒化膜を４０ｎｍ形成し、１〜２ｎｍ熱酸化することで、蓄積電極３９の表面にキャパシター絶縁膜を形成する。（キャパシタ絶縁膜は図中に示していない）
つづいて、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成した後、パターニングしてキャパシタの対向電極４０を形成する。このとき、対向電極４０のパターンに合わせてキャパシタ絶縁膜も除去する。
【０１２１】
次に、図１２に示すように、ＢＰＳＧ膜４１をＣＶＤ法により１μｍ成長したあと、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
さらに平坦化を行うために、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わない。
【０１２２】
このような平坦化処理により、セル領域と周辺回路領域で高低差がほとんどなくなり、ほぼ平坦な表面を得る事が出来る。
次に、図１３に示すように、４２〜４５のコンタクト窓を形成する。コンタクト窓４２は対向電極４０の、コンタクト窓４３はシリコン膜３２、ＷＳｉ膜３３からなる周辺回路の配線層の、コンタクト窓４４はシリコン膜１９、ＷＳｉ膜２０からなる周辺回路の配線層の、コンタクト窓４５は周辺回路のＭＯＳトランジスタの拡散層２５のコンタクト用の窓である。
【０１２３】
ＢＰＳＧ膜４１が平坦化されているため、レジスト露光工程で露光装置の被写界深度内に凹凸を抑えることができ、寸法精度の低下を抑えることができる。
なお、これらのコンタクト窓４２〜４５は一度のフォトリソグラフィ工程で窓開けすると工程が短縮されて望ましいが、コンタクト窓の深さが大きく異なるため、最下層の拡散層２５のコンタクト窓４５を形成している間に、最上層の対向電極４０のコンタクト窓４２が突き抜けてしまい、場合によっては下層配線層とショートしてしまうことがある。
【０１２４】
このような場合には、コンタクト窓４２〜４５の窓開け工程を、対向電極上のコンタクト窓と、その他の導電層上のコンタクト窓に分けたり、対向電極とビット線上のコンタクト窓、ワード線とシリコン基板上のコンタクト窓の二回に分けるななど、深いコンタクト窓と浅いコンタクト窓とに分離して複数回に分けて行うことで、エッチング工程によって導電層を突き抜けるなどの弊害を取り除くことができる。
【０１２５】
次に図１４に示すように、チタン膜（Ｔｉ）をスパッタ法、窒化チタン膜（Ｔｉｎ）をリアクティブスパッタ法、タングステン膜（Ｗ）をＣＶＤ法で順次形成し、これをパターニングして第１の金属配線層４６を形成する。
第１の金属配線層４６は、セル領域ではワード線と平行な向きに配置され、ワード・デコーダーと、サブワード・デコーダーとを結ぶ配線に主として用いられる。
【０１２６】
以降図示しないが、第１の金属配線層４６の上部に層間絶縁膜を成長し、それをＣＭＰ法により平坦化する。
第１の金属配線層４６の上部にコンタクト窓を形成したあと、第２の金属配線層を形成してパターニングする。第２の金属配線層としては、たとえばＴｉＮ膜とアルミニウム膜（Ａｌ）とＴｉＮ膜からなる積層体を用いることができる。
【０１２７】
第２の金属配線層はセル領域では、ビット線と平行な向きに配置され、コラム・デコーダーと、センスアンプとを結ぶ配線に主として用いられる。
また、第２の金属配線層はボンディングパッドとしても用いられる。
最後にパッシベーション膜としてプラズマＣＶＤ法によりシリコン酸化膜とシリコン窒化膜を順次形成し、ボンディングパッド上のパッシベーション膜をエッチング除去してＤＲＡＭが完成する。
【０１２８】
本実施の形態によれば、ワード線、ゲート電極、ビット線あるいは周辺回路の配線層を形成するポリサイド電極は、周囲を窒化膜スペーサで覆われているが、ポリサイド電極の側壁部では、酸化膜が存在するため、後工程の熱処理でポリサイド電極が基板から剥離することを防ぐことができる。
しかも、ポリサイドゲート電極のまわりは全て窒化膜で覆われていて、酸化膜が露出しないため、セルフアラインコンタクト窓を形成するときのエッチングで除去されてしまうことはなく、ポリサイド電極と上層配線とがショートするようなことはない。
【０１２９】
なお、ゲート電極の横に形成される酸化膜２２の厚さは厚いほうがシリサイド膜の剥離に対して強くなる。ただし、熱酸化法で酸化膜２２を形成する場合には、基板も同時に酸化されて、ゲート電極の下部の端部にゲートバーズビークと言われるゲート酸化膜よりも厚い領域が形成されるため、ＭＯＳトランジスタの特性を劣化させる可能性があるので、これらを考慮して膜厚を決定するとよい。
［第２の実施の形態］
上記第１の実施の形態では、図１（ａ）に示したように、ポリサイド電極の側壁部にのみ酸化膜がある例を示した。第２の実施の形態として、図１（ｂ）に相当するポリサイド電極が酸化膜に覆われた例について、図１５、図１６をもとに説明する。なお、図１５、図１６とも、メモリセル部については図１のＡ−Ａ’部の、周辺回路部については典型的な例としての配線構造の模式切断断面図であるのは第１の実施の形態と同じである。
【０１３０】
図１５は図１（ｂ）に記載した発明をゲート電極やセル部のワード線（図１の１２に相当）に用いた例である。
第１の実施の形態の図３（ａ）で説明したのと同様な方法で、ｐ型シリコン基板１６上に、フィールド酸化膜１７を形成する。
次に、図１５（ａ）に示すように、基板表面を酸化してゲート酸化膜１８を８ｎｍ形成し、その上にリンをドープしたシリコン膜１９を５０ｎｍ、ＷＳｉ膜２０を５０ｎｍをＣＶＤ法で順次形成する。
【０１３１】
つづいて、酸化膜４７を３〜５０ｎｍ形成する。形成方法は熱酸化法でもＣＶＤ法でも構わないが、熱酸化法を用いるほうが剥離に強い構造が得られるので好ましい。また、熱酸化法で酸化膜を形成すると、ポリサイド膜の膜厚が薄くなってしまうので、熱酸化法で薄く酸化膜を形成したあとでＣＶＤ法で酸化膜を形成して所望の厚さにする方法も有効である。
【０１３２】
つづいて、ＣＶＤ法を用いてシリコン窒化膜２１を８０ｎｍ形成したあと、これらの積層体をゲート電極や配線層となるようパターニングする。
第１の実施の形態と異なり、シリコン膜１９、ＷＳｉ膜２０、酸化膜４７、シリコン窒化膜２１からなる積層体が形成される。
次に、図１５（ｂ）に示すように 熱酸化により酸化膜を２〜１０ｎｍ成長させると、ポリサイド構造のシリコン膜１９とＷＳｉ膜２０の側壁部に酸化膜が形成されて、酸化膜４７と一体化した酸化膜領域４８が形成できる。
【０１３３】
つづいて、第１の実施の形態と同じく、前記ゲート電極をマスクとして、基板全面にｎ型の不純物であるリンを１×１０13ｃｍ-2のドーズ量でイオン注入して、ｎチャネルＭＯＳトランジスタ領域にＬＤＤ（構造のｎ- 層に相当する不純物拡散層２３を形成する。
つづいて、ＣＶＤ法によりシリコン窒化膜を５０〜１５０ｎｍ形成し、それを公知異方性エッチングする事により、窒化膜領域２４が酸化膜領域４８を覆うように形成される。
【０１３４】
以降、第１の実施の形態と同様な工程をとって、ＤＲＡＭを作成する。
本実施の形態によれば、シリコン膜１９、ＷＳｉ膜２０の側壁部だけでなく、ＷＳｉ膜２０の上面にも酸化膜が形成されるため、ポリサイド電極はシリコン窒化膜に直接接する事がない。したがって、ＷＳｉ膜の剥離に対して、さらに強い構造を得ることが出来る。
【０１３５】
図１６は図１（ｂ）に記載した発明をセル部のビット線（図１の１３に相当）に用いた例である。
第１の実施の形態の図５（ｂ）までと、同様な工程をとることで、平坦化されたＢＰＳＧ膜２６の上にシリコン酸化膜３０が形成されている。
次に、図１６（ａ）に示すように、ビット線接続領域にレジストを開口して、それをマスクに酸化膜３０をエッチングし、シリコン膜プラグ２９の上面の一部が露出するようなコンタクト窓３１を形成したあと、レジストを除去する。
【０１３６】
つづいて、リンをドープしたシリコン膜３２を３０ｎｍ、ＷＳｉ膜３３を５０ｎｍをＣＶＤ法で形成した後、酸化膜４９を３〜５０ｎｍ形成する。形成方法や構成は、先にワード線に用いた例で示したものと同じである。
つづいて、ＣＶＤ法を用いてシリコン窒化膜２１を８０ｎｍ形成したあと、これらの積層体をビット線や配線層となるようパターニングする。
【０１３７】
次に、図１６（ｂ）に示すように、熱酸化により酸化膜を２〜１０ｎｍ成長させて、ポリサイド構造のシリコン膜３２とＷＳｉ膜３３の側壁部に酸化膜を形成し、酸化膜４９と一体化した酸化膜領域５０を形成する。
つづいて、ＣＶＤ法によりシリコン窒化膜を５０〜１５０ｎｍ形成し、それを異方性エッチングする事により、窒化膜領域３６が酸化膜領域４８を覆うように形成される。
【０１３８】
以降、第１の実施の形態と同様な工程をとって、ＤＲＡＭを作成する。
この場合もワード線に用いた場合と同様に、シリコン膜３２、ＷＳｉ膜３３の側壁部だけでなく、ＷＳｉ膜３３の上面にも酸化膜が形成されるため、ポリサイド電極はシリコン窒化膜に直接接する事がない。したがって、ＷＳｉ膜の剥離に対して、さらに強い構造を得ることが出来る。
【０１３９】
上記説明では、セル部のワード線とビット線にそれぞれ用いた場合について説明したが、本発明の形態は別々に用いても構わないし、２つ組み合わせてワード線とビット線の両方に適用しても構わないことは言うまでもない。
なお、本実施の形態でもゲート電極を覆う酸化膜厚は厚いほうがシリサイド膜の剥離に対して強い構造となるが、前記したように、熱酸化法で酸化膜を形成する場合には、ゲート電極側壁の膜厚を厚く形成しようとするとＭＯＳトランジスタの特性を劣化させるため、あまり厚くすることができない。したがって、ゲート電極上面の酸化膜厚をゲート電極側壁の膜厚よりも厚くすることで、ＭＯＳトランジスタの特性を劣化させずに、剥離に対して強い構造とすることができる。
［第３の実施の形態］
第３の実施の形態を図１７から図２３の模式工程断面図をもとに述べる。なお、第１、第２の実施の形態と同じく、メモリセル部については、図１のＡ−Ａ’部の、周辺回路部については典型的な例としての配線構造の模式断面図である。
【０１４０】
第１の実施の形態と同様な手法で図４（ｂ）の工程まで処理を行い、ワード電極やゲート電極となるポリサイド電極、窒化膜領域２４等を形成する。
次に、図１７（ａ）に示すように、ＢＰＳＧ膜２６をＣＶＤ法により１００〜２００ｎｍ成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
【０１４１】
さらに平坦化を行うためにエッチバック法やＣＭＰ法を用いても良いのは、第１の実施の形態と同様である。
つづいて平坦化されたＢＰＳＧ膜２４の上に、ＣＶＤ法によりシリコン窒化膜５１を１０〜５０ｎｍ成長する。
次に図１７（ｂ）に示すようにセル領域のＭＯＳトランジスタのソース・ドレイン領域が露出するようにレジストを開口し、窒化膜５１とＢＰＳＧ膜２６と酸化膜２２を順次エッチングして基板表面を露出させ、コンタクト窓２７を形成する。
【０１４２】
窒化膜５１のエッチングはＲＩＥ法によりＣＦ4 ガスを用いて行い、ＢＰＳＧ膜２６の表面が露出したら、ガスをＣ4 Ｆ8 とＣＯの混合ガスに変えて、同じくＲＩＥ法により窒化膜との選択比の大きい条件でエッチングする。これは、窒化膜領域２４がエッチングされないようにするためであり、窒化膜との選択比が１０以上ある条件で行うのが好ましい。
【０１４３】
本実施の形態においても、コンタクト窓２７は窒化膜領域２４のスペーサ部によってセルフアラインで規定されており、しかも、ポリサイドゲート電極のまわりは全て窒化膜で覆われていて酸化膜が露出していないため、前記レジストの開口部が位置ずれをおこしたとしても、スペーサ部がエッチングで除去されてしまうことはなく、図３５から３７の従来例で述べたようなゲート電極とコンタクト電極がショートするようなことはない。
【０１４４】
つづいて、第１の実施の形態と同じく、レジストを除去したあと、ＢＰＳＧ膜２６と窒化膜領域２４をマスクとして、コンタクト窓２７のシリコン基板中に、ｎ型不純物であるリンを３×１０13ｃｍ-2のドーズ量でイオン注入し、ｎ型拡散層２８を形成する。
次に、図１８（ａ）に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を全面に形成した後、エッチバック法やＣＭＰ法を用いて、コンタクト窓２７内にシリコン膜のプラグ２９を残存させる。
【０１４５】
なお、エッチバック法やＣＭＰ法を用いずに、選択ＣＶＤ法を用いてシリコン膜のプラグ２７を形成してもよいのは、第１の実施の形態で述べたのと同様である。
つづいて、ＣＶＤ法によりシリコン酸化膜３０を３０〜１００ｎｍ成長する。
次に、図１８（ｂ）に示すように、ビット線接続領域にレジストを開口して、それをマスクに酸化膜３０をエッチングし、シリコン膜プラグ２９の上面の一部が露出するようなコンタクト窓３１を形成したあと、レジストを除去する。
【０１４６】
つづいて、リンをドープしたシリコン膜３２を３０ｎｍ、ＷＳｉ膜３３を５０ｎｍ、シリコン窒化膜３４を８０ｎｍを順次ＣＶＤ法により形成する。
これらの積層体を公知のフォトリソグラフィ法を用いて所望の配線パターンにパターニングする。これらの積層体のポリサイド電極は、セル部においてはビット線（図１の１３に相当）となり、周辺回路部ではビット線以外の配線層としても用いられる。
【０１４７】
次に、図１９に示すように、ＢＰＳＧ膜３７をＣＶＤ法により５００ｎｍ成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
さらに平坦化を行うために、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わないのは、第１の実施の形態と同じである。
【０１４８】
つづいて、キャパシター接続領域が露出するようレジストを開口し、それをマスクに開口内のＢＰＳＧ膜３７と酸化膜３０をたとえばＣ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によって順次エッチングして、シリコン膜プラグ２９の上面が露出するようなコンタクト窓３８を形成する。
このとき、ポリサイドゲート電極のまわりは全て窒化膜領域３６で覆われているため、エッチングで除去されてしまうことはなく、ビット線と蓄積電極とがショートするようなことはない。
【０１４９】
また、第１の実施の形態では、図８に示すように、酸化膜３０の下にはＢＰＳＧ膜２６が存在するため、ＢＰＳＧ膜３５と酸化膜２８をエッチングしてコンタクト窓３８を開けるときに、ＢＰＳＧ膜２６までエッチングされて、キャパシタ接続領域のプラグ２７の側部に溝が形成される危険性がある。
このため、溝上に形成された蓄積電極の形状が変化して面積が変わるため、キャパシタ容量が変化し、安定した素子特性が得られない可能性がある。
【０１５０】
これに対して本実施の形態では、酸化膜３０の下には窒化膜５１が存在しており、蓄積電極のコンタクト部でＢＰＳＧ膜３７と酸化膜３０をエッチングするときに、この窒化膜５１がストッパとして働くため、キャパシタ接続領域のプラグ２９の側部に溝が形成されることはない。したがって、安定した容量を保つことができ、ＤＲＡＭの歩留りを上げるのに役立つ。
【０１５１】
次に、レジストを除去したあと図２０に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成した後、エッチバック法やＣＭＰ法を用いてコンタクト窓３７内の側壁及び底面にのみシリコン膜３９を残存させる。
つづいて、フッ酸系のエッチャントを用いて、窒化膜５１をエッチングストッパとしてＢＰＳＧ膜３７をすべてエッチング除去することにより、内部がくりぬかれたシリンダ状の蓄積電極３９が形成される。
【０１５２】
第１の実施の形態では図９に示したように、シリコン膜３９をコンタクト窓３８内の側壁及び底面にのみ残存させたあと、図１０に示したように、フッ酸系のエッチャントを用いてＢＰＳＧ膜をコントロールエッチングして、内部がくりぬかれた柱状の蓄積電極３９を形成した。
本実施の形態では、窒化膜５１をエッチングストッパとして、シリコン膜３９の外側のＢＰＳＧ膜３７をフッ酸系のエッチャントですべて除去することができる。このため、ＢＰＳＧ膜３７のエッチング量がばらつくことはなく、シリンダ型蓄積電極の外側の面積を一定にすることができるため、キャパシタ容量のバラツキが小さく、安定したＤＲＡＭセルを製造することが可能となる。
【０１５３】
次に、図２１に示すように、ＣＶＤ法によりシリコン窒化膜を４０ｎｍ形成し、１〜２ｎｍ熱酸化することで、蓄積電極３７の表面にキャパシター絶縁膜を形成する。（キャパシタ絶縁膜については図中で示していない）
つづいて、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成したあと、パターニングしてキャパシタの対向電極４０を形成する。つづいて、対向電極４０のパターンに合わせてキャパシタ絶縁膜とシリコン窒化膜５１を同時にエッチング除去する。
【０１５４】
このとき、シリコン窒化膜５１を残していても構わないが、シリコン窒化膜が周辺回路部に存在すると、後工程における、周辺回路の拡散層に対するコンタクト窓の窓開け工程が、酸化膜とシリコン窒化膜両方をエッチングするため複雑になったり、コンタクト窓部でエッチング特性の違いにより、シリコン窒化膜がひさしとなり、コンタクト窓内に形成する金属配線層が断線する不具合を生じる可能性があるので、取り除いておくほうが好ましい。
【０１５５】
また、シリコン窒化膜５１のエッチング時に、セル部のビット線と同時に形成する周辺回路部の配線層のまわりのシリコン窒化膜領域３６も同時にエッチングされてしまうので、シリコン窒化膜領域３６を構成する、ＷＳｉ膜３３上のシリコン窒化膜３４の膜厚は、前記シリコン窒化膜５１の膜厚より厚く設定しておくと良い。
【０１５６】
以降の工程は第１の実施の形態と同様な工程でコンタクト窓開けや金属配線層を形成することにより、ＤＲＡＭを形成することができる。
本実施の形態では、第１の実施の形態にくらべて、エッチングストッパ層として機能する窒化膜５１があるため、蓄積電極のコンタクトの形成や蓄積電極の形成に際して面積を一定にすることができ、安定した容量を保つことができるため、ＤＲＡＭの歩留りを上げるのに役立つ。
【０１５７】
その他の効果として、ビットラインのコンタクト窓を安定して開口できる効果も期待できる。以下、図２２と２３をもとにこの点について説明する。
図２２、図２３は図１のＡ−Ａ’で切断したセル部の模式断面図であり、図１８（ｂ）で形成したコンタクト窓３１が位置ずれした場合を示している。なお、図２２が酸化膜３０の下にシリコン窒化膜５１がない、第１の実施の形態に相当し、図２３が酸化膜３０の下にシリコン窒化膜５１がある第３の実施の形態に相当する。
【０１５８】
第１の実施の形態に相当する工程によれば、図２２に示すように、コンタクト窓３１が位置ずれして開けられた場合に、酸化膜３０のエッチングによってＢＰＳＧ膜２６もエッチングされ、シリコン膜のプラグ２９の側部に溝が掘られてしまう。
この溝のために上層のビット線が断線したり、溝が埋まらずにボイドとして残ったり、逆に溝内に残った配線層によってプラグ２９間がショートするなど、素子に何らかの悪影響を与える危険性がある。
【０１５９】
これに対して、本実施の形態によれば、図２３に示すように、コンタクト窓３１が位置ずれして開けられた場合でも、窒化膜５１がストッパとして働くため、ＢＰＳＧ膜２６がエッチングされる危険性はなく、シリコン膜のプラグ２９の側部に溝が掘られることはないため、上記した悪影響は生じない。
また、この窒化膜ストッパ４９を積極的に利用して、コンタクト窓３１の大きさをシリコン膜のプラグ２９より大きくすることも可能であり、コンタクト窓開け工程のマージンを高めることも可能である。
［第４の実施の形態］
第４の実施の形態を図２４から図２８の模式工程断面図をもとに述べる。なお、第１、第２の実施の形態と同じく、メモリセル部については、図１のＡ−Ａ’部の、周辺回路部については典型的な例としての配線構造の模式断面図である。
【０１６０】
第１の実施の形態と同様な手法で図６（ｂ）の工程まで処理を行い、ワードラインや周辺部のＭＯＳトランジスタなどの上部に、ビットラインや周辺部で配線層となるポリサイド電極、シリコン窒化膜領域３６等を形成する。
次に、図２４に示すように、全面にＢＰＳＧ膜５２をＣＶＤ法により成長した後、７５０〜９００℃の温度で熱処理を行い、リフローさせて表面を平坦化する。
【０１６１】
さらに平坦化を行うために、エッチバック法やＣＭＰ法を用いてもよいし、これらを組み合わせて平坦化しても構わない。
つづいて、シリコン窒化膜５３、ＢＰＳＧ膜５４を順次ＣＶＤ法により成長する。
ここで、ＢＰＳＧ膜５２と５４の膜厚は、二層あわせて５００ｎｍとなるようにし、シリコン窒化膜５３は１０〜５０ｎｍとなるようにする。
【０１６２】
なお、ＢＰＳＧ膜５２の厚さは、平坦化できる程度に必要であり、ＢＰＳＧ膜５４の厚さは、容量に直接関係するシリンダ型蓄積電極の外側面の面積を規定するので、要求される容量により選ぶ必要がある。したがって、ＢＰＳＧ膜５０と５２の膜厚比やトータルの膜厚は、これらを考慮して適宜選べばよい。
次に、図２５に示すようにキャパシター接続領域が露出するようレジストを開口し、それをマスクに開口内のＢＰＳＧ膜５４をＣ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によってエッチングし、つづいて窒化膜５３をＣＦ4 ガスを用いてＲＩＥ法によってエッチングし、つづいてＢＰＳＧ膜５２と酸化膜３０を再度Ｃ4 Ｆ8 とＣＯの混合ガスを用いてＲＩＥ法によって順次エッチングして、シリコン膜プラグ２９の上面が露出するようなコンタクト窓３８を形成する。
【０１６３】
次に、レジストを除去したあと図２６に示すように、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成したあと、エッチバック法やＣＭＰ法を用いてコンタクト窓３８内の側壁及び底面にのみシリコン膜３９を残存させる。
次に、図２７に示すようにシリコン膜３９の外側のＢＰＳＧ膜５４をフッ酸系のエッチャントを用いて除去する。窒化膜５３がエッチングストッパとして働くため、ＢＰＳＧ膜５４のみをすべて除去することができる。この工程で内部がくりぬかれたシリンダ状の蓄積電極３９が形成される。
【０１６４】
本実施の形態でも、第３の実施の形態と同じく、シリンダ型蓄積電極３９の外側のＢＰＳＧ膜５４をすべて除去することができる。したがって、シリンダ型蓄積電極の外側の面積を一定にすることができるため、キャパシタ容量のばらつきが小さく、安定したＤＲＡＭセルを製造することが可能となる。
次に、図２８に示すように、ＣＶＤ法によりシリコン窒化膜を４０ｎｍ形成し、１〜２ｎｍ熱酸化することで、蓄積電極３９の表面にキャパシター絶縁膜を形成する。（キャパシタ絶縁膜は図には示していない）
つづいて、ＣＶＤ法によりリンをドープしたシリコン膜を５０ｎｍ形成した後、パターニングしてキャパシタの対向電極４０を形成する。つづいて、対向電極４０のパターンに合わせてキャパシタ絶縁膜とシリコン窒化膜５３も除去する。
【０１６５】
このとき、シリコン窒化膜５３を残していても構わないが、シリコン窒化膜が周辺回路部に存在すると、後工程で拡散層とのコンタクト窓の窓開け工程が、酸化膜とシリコン窒化膜両方をエッチングするため複雑になったり、コンタクト窓部部でエッチング特性の違いにより、シリコン窒化膜がひさしとなり、コンタクト窓内に形成する金属配線層が断線する不具合を生じる可能性があるので、取り除いておくほうが好ましいのは、第３の実施の形態と同様である。
【０１６６】
以降の工程は第１の実施の形態と同様な工程でコンタクト窓開けや金属配線層を形成することにより、ＤＲＡＭを形成することができる。
本実施の形態では、シリンダ蓄積電極３７の外側のＢＰＳＧ膜５２のみをすべて除去することができる。したがって、シリンダ型蓄積電極の外側の面積を一定にすることができるため、キャパシタ容量のばらつきが小さく、安定したＤＲＡＭセルを製造することが可能となる。
【０１６７】
第１の実施の形態の図１１に示したように、キャパシタ対向電極３８を形成したあとに、絶縁膜で完全に平坦化を行うが、本実施の形態のようにセル部と周辺回路部との高低差が小さいほうが、後工程での平坦化が容易であることは言うまでもない。
すなわち、本実施の形態によれば、安定した容量を得るという効果とメモリセル部と周辺回路部の高低差を小さくして平坦化を容易にするという効果の両方を考慮してプロセス設計をすることができ、安定した特性のＤＲＡＭを製造することが可能となる。
【０１６８】
なお、前記窒化膜５３は、対向電極３８をエッチングする際、同時に除去されるため、第３の実施の形態で述べたのと同様に、シリコン窒化膜が周辺回路部に存在することによる不具合を避けることができる。
このとき、本実施の形態では、第３の実施の形態とは異なり、シリコン窒化膜５３の下はＢＰＳＧ膜５２が存在するため、これをエッチングストッパとしてシリコン窒化膜５３をエッチングでき、セル部のビット線に相当する周辺回路部の配線層のまわりのシリコン窒化膜領域３４がエッチングされるおそれがなくなるという効果を得ることもできる。
［第５の実施の形態］
図２９と図３０をもとに、第５の実施の形態について説明する。本実施の形態は、第１の実施の形態の図１３に示した第１の金属配線層とのコンタクト窓４２〜４５の形成方法に関するものである。
【０１６９】
図２９は第３の実施の形態にしたがって、対向電極４０を形成したあとＢＰＳＧ膜を形成して平坦化し、本実施の形態にそってコンタクト窓４２〜４５を形成した状態を示している。
はじめに、コンタクト窓４２〜４５の窓開け工程で、第１のステップとして、ＢＰＳＧ膜４１のエッチングを窒化膜との選択比が十分大きい条件で行う。このエッチングは窒化膜ＳＡＣ構造の形成するときに用いた、Ｃ4 Ｆ8 とＣＯの混合ガスなどを使用するとよい。
【０１７０】
上記第１ステップのエッチングは最下層の拡散層２５の表面が露出するまで行なう。このとき、最上層の対向電極４０はエッチングされて除去されてしまうが、対向電極の下部には窒化膜５１があるため、エッチングはここでストップし、その下層のＢＰＳＧ膜２６がエッチングされることはない。また、コンタクト窓４３、４４のエッチングも、それぞれ窒化膜領域３６、２５でストップする。
【０１７１】
つづいて、第２ステップのエッチングとして、ＣＨＦ3 とＯ2 の混合ガス等を用いて、酸化膜と選択比の大きい条件でシリコン窒化膜のエッチングを行う。これにより、コンタクト窓４３、４４の底部にある窒化膜領域３６、２５を除去してコンタクトをとることができるようになる。
なお、この窒化膜エッチングにより、対向電極４０の下にある窒化膜５１もエッチングされてしまうが、その下層のＢＰＳＧ膜２６でエッチングがストップするため、コンタクト窓４２で対向電極４０が下層配線層とショートをおこす心配はない。また、このようなコンタクト窓構造でも、コンタクト窓内に形成された、第１の金属配線層は、対向電極４０の側壁で電気的に接続されるので、何ら問題はない。
【０１７２】
図３０は第４の実施の形態にしたがって、対向電極４０を形成したあとＢＰＳＧ膜を形成して平坦化し、本実施の形態にそってコンタクト窓４２〜４５を形成した状態を示している。
図３０も図２９と同じように対向電極４０の下に窒化膜５３とＢＰＳＧ膜５２があるため、上記した２ステップエッチングを適用することができ、下層配線とのショートなどの問題をおこさずに、コンタクト窓４２〜４５を一度のフォトリソグラフィ工程で形成することができる。
【０１７３】
本実施の形態によれば、コンタクト窓の深さが異なる構造であっても、一度のフォトリソグラフィ工程で窓開けを行なうことができ、工程を短縮することができる。
なお、コンタクト窓４１や４２の底面に窒化膜が形成されておらず、第１のステップで配線層やゲート電極の表面を露出できる場合には、第２のステップの窒化膜エッチングを行なう必要はない。
【０１７４】
また、本実施の形態で述べたコンタクト窓の形成方法は、上記実施の形態に限られたものではなく、複数の配線層で上層の配線層の下に窒化膜を設けて、窒化膜をストッパとしてエッチングすることで、同様の効果が得られることは言うまでものない。
ただし、本実施の形態にそった形で用いれば、上記本実施の形態のによる効果だけでなく、第３の実施の形態や第４の実施の形態で述べた効果も合わせて奏することができるため、有利である。
［第６の実施の形態］
第６の実施の形態を図３１の模式工程断面図をもとに述べる。
【０１７５】
第１実施の形態の図５（ａ）では、ＢＰＳＧ膜２４をリフロー、エッチバック法またはＣＭＰ法で平坦化している。
本実施の形態では、図３１に示すように、ゲート電極やワード線の上に形成されたＢＰＳＧ膜２６の平坦化をＣＭＰ法を用いて行い、シリコン窒化膜領域２４をそのストッパ層として用いる。
【０１７６】
ポリサイド電極の周囲を覆うシリコン窒化膜領域２４の基板からの距離は、ゲート電極として活性層上にあるものと、配線層としてフィールド酸化膜１７上にあるものとで異なるが、本実施の形態では高いほうの窒化膜スペーサだけをストッパ層として用い、低いほうの窒化膜スペーサの上にはＢＰＳＧ膜２６が残るようにしている。
【０１７７】
このとき、研磨剤としては、たとえばシリカ系のものを用いることで、シリコン窒化膜とのエッチング選択比を高くした状態でＢＰＳＧ膜を研磨することが可能である。
このストッパ層によりＢＰＳＧ膜２６は平坦化できるだけでなく、膜厚のばらつきを少なくすることもできる。
【０１７８】
平坦化したＢＰＳＧの膜厚がばらついていると、後工程のコンタクト窓形成時のエッチング量に分布が生じる。コンタクトを確実にとるためには、コンタクト窓内のＢＰＳＧ膜をすべてエッチング除去しなければならないから、ＢＰＳＧ膜のオーバーエッチ量を多くしなければならない。
したがって、窒化膜スペーサＳＡＣを用いる場合には、このオーバーエッチで窒化膜スペーサの膜厚が減少して、ポリサイド電極と上層配線とがショートする危険性が増すため、特に、ＢＰＳＧ膜厚の安定性が重要である。
【０１７９】
本実施の形態では、ストッパーとなる層をわざわざ形成するのではなく、窒化膜スペーサーＳＡＣを用いるために必要となる、窒化膜領域２４をそのまま用いることができるため、新たな工程の増加を招くことはない。
また、ＣＭＰによる平坦化を行った後、さらにＢＰＳＧ膜を形成して層間膜厚を厚くし、寄生容量を減少させるようにしてもよいし、第３の実施の形態で示したように、シリコン窒化膜を形成してからコンタクト窓形成工程を行なってもよい。
【０１８０】
なお、ＢＰＳＧ膜２６の膜厚は、上層に形成されるビット線の寄生容量に影響を与えるので、本実施の形態の方法により、膜厚ばらつきを小さくすることで、ビット線容量のばらつきを小さくすることができ、ＤＲＡＭの動作の安定性を高くできるという効果もある。
さらに、本実施の形態では、ワード線や配線層として用いられているフィールド絶縁膜上の窒化膜スペーサのみをストッパ層として用い、ゲート電極として用いられている活性層上の窒化膜スペーサにはストッパとしての役割を持たせていない。
【０１８１】
したがって、ＣＭＰ法でＢＰＳＧ膜を平坦化するときに、活性層上の窒化膜スペーサが研磨されて、膜厚が減少することはない。
窒化膜スペーサＳＡＣでは、窒化膜スペーサをマスクとしてセルフアラインでコンタクト窓を形成しているが、このコンタクト窓は、当然フィールド絶縁膜上には形成されず、活性層領域の拡散層上に形成されるから、窒化膜スペーサＳＡＣ工程をＣＭＰ法による平坦化で膜厚が減少していない窒化膜をマスクとして用いることができる
したがって、本実施の形態では、ストッパ層を用いたＣＭＰ法により制御性のよい平坦化を行いながら、窒化膜スペーサＳＡＣによるコンタクト窓形成でポリサイド電極と上層配線層とのショートを防ぐという効果を得ることができる。
【０１８２】
以上、本実施の形態によれば、工程を増やすことなく、製品歩留まりの向上、及び、動作の安定性が増大するという効果が得られる。
［第７の実施の形態］
第７の実施の形態を図３２の模式工程断面図をもとに述べる。
本実施の形態では、第６の実施の形態で示した技術をビット線となる導電層上の平坦化工程に用いる。
【０１８３】
第１の実施の形態の図７では、ＢＰＳＧ膜３７をリフロー、エッチバック法またはＣＭＰ法で平坦化している。
本実施の形態では、図３２に示すように、ビット線上に形成されたＢＰＳＧ膜３７の平坦化をＣＭＰ法を用いて行い、シリコン窒化膜領域３６をストッパ層として用いる。
【０１８４】
このとき、研磨剤としては、たとえばシリカ系のものを用いることで、シリコン窒化膜とのエッチング選択比を高くした状態でＢＰＳＧ膜を研磨することが可能であることは、第６の実施の形態で述べたことと同じである。
このストッパ層によりＢＰＳＧ膜３７は平坦化できるだけでなく、膜厚のばらつきも少なくすることができる。
【０１８５】
平坦化したＢＰＳＧの膜厚がばらついていると、後工程のコンタクト窓形成時のエッチング量に分布が生じ、窒化膜領域３６が減少してポリサイド電極と上層の蓄積電極とがショートする危険性が増すため、特に、ＢＰＳＧ膜厚の安定性が重要である点も第６の実施形態で述べたことと同じである。
また、本実施の形態でも、ストッパーとなる層をわざわざ形成するのではなく、窒化膜スペーサーＳＡＣを用いるために必要となる、窒化膜領域３６をそのまま用いることができるため、新たな工程の増加を招くことはない。
【０１８６】
なお、ＢＰＳＧ膜３７の厚さは蓄積電極の面積に影響し、キャパシタ容量に影響を与えるので、ＣＭＰによる平坦化を行った後、さらにＢＰＳＧ膜を形成して所望の容量が得られるように厚さを設定してもよいし、第４の実施の形態で示したように、ＢＰＳＧ膜を２層として間に窒化膜を形成してもよい。
［第８の実施の形態］
第８の実施の形態を図３３の模式工程断面図をもとに述べる。
【０１８７】
第１の実施の形態の図５（ａ）において、接合リーク低減のためｎ型拡散層２６を形成した。
本実施の形態では、図３３に示すようにメモリセル部のキャパシタ側のソース・ドレイン領域にのみｎ型拡散層２８を形成するために、ビット線が接続される側のソース・ドレイン領域をレジスト５５で覆ってから、ＢＰＳＧ膜２６と窒化膜領域２４をマスクとして、コンタクト窓２７のシリコン基板中に、ｎ型不純物であるリンを３×１０13ｃｍ-2のドーズ量でイオン注入する。
【０１８８】
ｎ型拡散層２８は第１の実施の形態で説明したように、接合リークが大きくなるという問題を防ぐことができる。しかし、一方で、このイオン注入により、ソース・ドレインの接合深さが深くなるので、トランジスターの短チャネル効果に悪影響を及ぼしたり、素子間のリーク電流が大きくなるという問題も生じる。
微少な電荷を貯えるキャパシタ側の拡散層は、接合リークを十分低くすることが要求されるのに対して、ビット線が接続される側の拡散層は、接合リークに関しては、それほど厳しくない。
【０１８９】
本実施の形態では、そこで、前記イオン注入をキャパシタが接続される側のみに行うことにより、ＭＯＳトランジスタのソース・ドレインの内、片側は浅い接合深さとすることができ、トランジスターの短チャネル効果や、素子間のリーク電流への悪影響を抑える事が可能となる。
以上第１〜第８の実施の形態をもとに本発明を説明したが、本発明は上記実施の形態にとどまるものではなく、本発明と同様な技術思想を持つプロセスに広く適用できることは言うまでもない。
【０１９０】
上記説明では、ポリサイド電極としてＷＳｉを用いたが、ＭｏＳｉやＴｉＳｉなどその他のシリサイドでも適用できる。また、シリサイドに限らずタングステン（Ｗ）やモリブデン（Ｍｏ）あるいは窒化チタン（ＴｉＮ）やチタンタングステン（ＴｉＷ）など金属や金属化合物も使用することが可能である。なお、金属や金属化合物の場合には熱酸化法で酸化膜を形成するのが困難なので、ＣＶＤ法等による酸化膜を用いればよい。
【０１９１】
また、上記説明では、窒化膜との間に設ける絶縁膜としてシリコン酸化膜の例を述べたが、シリコン窒化膜の応力を緩和できるようなものであれば他の絶縁膜でも使用できる。特に、シリコン酸窒化膜（ＳｉＯＮ）膜を用いると、シリサイド膜上では反射防止膜としても使用できるため、工程短縮になって好ましい。
また、層間絶縁膜として、ＢＰＳＧの例を示したが、ＰＳＧやシリコン酸化膜等なども使用することができる。
【０１９２】
また、エッチング方法としてウェットエッチング法による等方性エッチングとＲＩＥ法による異方性エッチングを用いる例を示したが、その他等方性のプラズマエッチング法や、ＥＣＲを用いたエッチング法など他のエッチング手法でも、用途に合わせて適宜使用することができる。
また、コンタクト窓に形成するプラグとしてリンをドープしたシリコン膜の例を示したが、ｐ型拡散層やｐ型シリコン層上に形成するならば、ボロン等のｐ型不純物をドープしたシリコン膜を用いればよい。なお、プラグとしてはシリコン膜に限られるわけではなく、ＷやＴｉＷなどの金属や金属化合物あるいは金属シリサイドであっても構わない。
【０１９３】
また、キャパシタ絶縁膜として窒化膜を酸化した例を示したが、タンタル酸化膜（Ｔａ2 Ｏ5 ）やＰＺＴなどの高誘電体膜や強誘電体膜などを用いることができる。その場合には、蓄積電極や対向電極を金属にすることで、電極の自然酸化膜による容量の減少や、キャパシタ絶縁膜とシリコン膜との反応を防ぐことができて好ましい。
【０１９４】
また、シリコン膜としては、ポリシリコンやアモルファスシリコンを用いてもよく、不純物ドープは、膜の成長と同時にしてもよいし、成長後に拡散法やイオン注入法などを用いてドープしても良い。
また、実施の形態ではシリンダー型キャパシタの製造方法を例として示したが、スタック型やＦＩＮ型など、他のキャパシタ構造に適用しても構わないことは言うまでもない。
【０１９５】
【発明の効果】
本発明によれば、ＭＯＳトランジスタの信頼性を損なうことなく、さらにゲート電極を構成する金属シリサイド膜の剥離を防止し、窒化膜スペーサーＳＡＣを可能にする。
本発明は、さらに、ＤＲＡＭの微細化や製造マージンの増大、製造工程の短縮等に寄与する。
【図面の簡単な説明】
【図１】本発明を説明する図である。
【図２】本発明のメモリセル部を示す模式平面図である。
【図３】本発明の第１の実施の形態を示す模式工程断面図（その１）である。
【図４】本発明の第１の実施の形態を示す模式工程断面図（その２）である。
【図５】本発明の第１の実施の形態を示す模式工程断面図（その３）である。
【図６】本発明の第１の実施の形態を示す模式工程断面図（その４）である。
【図７】本発明の第１の実施の形態を示す模式工程断面図（その５）である。
【図８】本発明の第１の実施の形態を示す模式工程断面図（その６）である。
【図９】本発明の第１の実施の形態を示す模式工程断面図（その７）である。
【図１０】本発明の第１の実施の形態を示す模式工程断面図（その８）である。
【図１１】本発明の第１の実施の形態を示す模式工程断面図（その９）である。
【図１２】本発明の第１の実施の形態を示す模式工程断面図（その１０）である。
【図１３】本発明の第１の実施の形態を示す模式工程断面図（その１１）である。
【図１４】本発明の第１の実施の形態を示す模式工程断面図（その１２）である。
【図１５】本発明の第２の実施の形態を示す模式工程断面図（その１）である。
【図１６】本発明の第２の実施の形態を示す模式工程断面図（その２）である。
【図１７】本発明の第３の実施の形態を示す模式工程断面図（その１）である。
【図１８】本発明の第３の実施の形態を示す模式工程断面図（その２）である。
【図１９】本発明の第３の実施の形態を示す模式工程断面図（その３）である。
【図２０】本発明の第３の実施の形態を示す模式工程断面図（その４）である。
【図２１】本発明の第３の実施の形態を示す模式工程断面図（その５）である。
【図２２】本発明の第３の実施の形態の効果を説明する模式工程断面図（その１）である。
【図２３】本発明の第３の実施の形態の効果を説明する模式工程断面図（その２）である。
【図２４】本発明の第４の実施の形態を示す模式工程断面図（その１）である。
【図２５】本発明の第４の実施の形態を示す模式工程断面図（その２）である。
【図２６】本発明の第４の実施の形態を示す模式工程断面図（その３）である。
【図２７】本発明の第４の実施の形態を示す模式工程断面図（その４）である。
【図２８】本発明の第４の実施の形態を示す模式工程断面図（その５）である。
【図２９】本発明の第５の実施の形態を示す模式工程断面図（その１）である。
【図３０】本発明の第５の実施の形態を示す模式工程断面図（その２）である。
【図３１】本発明の第６の実施の形態を示す模式工程断面図である。
【図３２】本発明の第７の実施の形態を示す模式工程断面図である。
【図３３】本発明の第８の実施の形態を示す模式工程断面図である。
【図３４】窒化膜スペーサＳＡＣを説明する模式工程断面図（その１）である。
【図３５】窒化膜スペーサＳＡＣを説明する模式工程断面図（その２）である。
【図３６】従来技術の問題点を説明する模式工程断面図（その１）である。
【図３７】従来技術の問題点を説明する模式工程断面図（その２）である。
【符号の説明】
４、１９、１１４ シリコン膜
５、２０、１１５ シリサイド膜
６、２２ シリコン酸化膜
７、２３、１１６ ｎ- 型不純物拡散層
８、２４、１１７ シリコン窒化膜領域
９、２６、１１８ ＢＰＳＧ膜
１０、２７、１１９ コンタクト窓
２５ ｎ+ 型不純物拡散層
２８ ｎ型不純物拡散層
３１ コンタクト窓
３２ シリコン膜
３３ シリサイド膜
３４ シリコン窒化膜
３５ シリコン酸化膜
３６ シリコン窒化膜領域
３８ コンタクト窓
３９ シリンダ型蓄積電極
４０ キャパシタ対向電極
４１ ＢＰＳＧ膜
４２、４３、４４、４５ コンタクト窓
４８、５０ シリコン酸化膜領域
５１、５３ シリコン窒化膜
５２、５４ ＢＰＳＧ膜
１２３ シリコン酸化膜
１２４ シリコン窒化膜
Claims (13)
- 少なくとも金属または金属シリサイドを一層含む導電層パターンと、
前記導電層パターンの上部に形成されたシリコン窒化膜以外の絶縁膜からなる第１の絶縁膜と、
前記導電層パターンの側壁部に形成されたシリコン窒化膜以外の絶縁膜からなる第２の絶縁膜と、
前記導電層パターン、前記第１の絶縁膜、及び、前記第２の絶縁膜を覆うように形成されたシリコン窒化膜からなる第３の絶縁膜と、を有し、
前記第１の絶縁膜の厚さは前記第２の絶縁膜の厚さより厚いことを特徴とする半導体装置。 - 前記第２の絶縁膜は、前記導電層パターンの側壁部に位置する前記シリコン窒化膜からなる第３の絶縁膜の下部にも存在することを特徴とする請求項１記載の半導体装置。
- 前記導電層パターンはＭＩＳトランジスタのゲート電極を構成することを特徴とする請求項１記載の半導体装置。
- 前記第１の絶縁膜はシリコン酸化膜からなることを特徴とする請求項１記載の半導体装置。
- 前記第１の絶縁膜はシリコン酸化窒化膜（ＳｉＯＮ膜）からなることを特徴とする請求項１記載の半導体装置。
- 前記第２の絶縁膜はシリコン酸化膜からなる事を特徴とする請求項１記載の半導体装置。
- 前記シリコン窒化膜からなる第３の絶縁膜上に形成された、シリコン窒化膜とエッチング特性の異なる第４の絶縁膜と、前記第４の絶縁膜に形成され、その底部の一部が前記シリコン窒化膜からなる第３の絶縁膜上にかかるように形成されたコンタクト窓を有することを特徴とする請求項１から請求項６記載の半導体装置。
- 前記第４の絶縁膜の表面は、前記半導体基板に対して概ね平行となるように形成されていることを特徴とする請求項７記載の半導体装置。
- 半導体基板上に少なくとも金属シリサイドを一層含む導電層を形成する工程と、
前記導電層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１のシリコン窒化膜を形成する工程と、
前記導電層、前記第１の絶縁膜、及び、前記第１のシリコン窒化膜からなる積層体をパターニングする工程と、
熱酸化法により、前記導電層の側壁部に酸化膜を形成する工程と、
前記パターニングされた積層体及び前記側壁部に形成された前記酸化膜を含む前記半導体基板上に第２のシリコン窒化膜を形成する工程と、
前記第２のシリコン窒化膜を異方性エッチングして、前記側壁部に形成された前記酸化膜を含む前記積層体の側壁に第２のシリコン窒化膜からなるサイドウォ−ルを形成する工程と、を含み、
前記第１の絶縁膜は前記酸化膜よりもその膜厚が厚くなるように形成することを特徴とする半導体装置の製造方法。 - 第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を貫き、さらに、その底部の一部が少なくとも前記第２のシリコン窒化膜の一部の上にくるように、コンタクト窓を開口する工程と、
をさらに有することを特徴とする請求項９記載の半導体装置の製造方法。 - 前記第２の絶縁膜を形成後、平坦化処理をする工程を含むことを特徴とする請求項１０記載の半導体装置の製造方法。
- 前記第１の絶縁膜は、熱酸化法または気相成長法によって形成することを特徴とする請求項９記載の半導体装置の製造方法。
- 前記第１の絶縁膜は、熱酸化法と気相成長法で形成した積層膜であることを特徴とする請求項９の半導体装置の製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18942496A JP3941133B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体装置およびその製造方法 |
| TW086107957A TW344858B (en) | 1996-07-18 | 1997-06-10 | Highly integrated and reliable DRAM and its manufacture |
| US08/876,908 US6344692B1 (en) | 1996-07-18 | 1997-06-16 | Highly integrated and reliable DRAM adapted for self-aligned contact |
| KR1019970032027A KR100252205B1 (ko) | 1996-07-18 | 1997-07-10 | 반도체장치 및 그 제조방법 |
| US09/920,927 US6818993B2 (en) | 1996-07-18 | 2001-08-03 | Insulation structure for wiring which is suitable for self-aligned contact and multilevel wiring |
| US10/050,169 US6930347B2 (en) | 1996-07-18 | 2002-01-18 | Semiconductor memory device having electrical connection by side contact |
| US10/827,292 US7145242B2 (en) | 1996-07-18 | 2004-04-20 | Highly integrated and reliable DRAM |
| US11/541,726 US20070023812A1 (en) | 1996-07-18 | 2006-10-03 | Highly integrated and reliable DRAM and its manufacture |
| US11/727,709 US7649261B2 (en) | 1996-07-18 | 2007-03-28 | Highly integrated and reliable DRAM and its manufacture |
| US12/314,040 US8143723B2 (en) | 1996-07-18 | 2008-12-03 | Highly integrated and reliable DRAM and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18942496A JP3941133B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体装置およびその製造方法 |
Related Child Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005099102A Division JP4602818B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法 |
| JP2005099235A Division JP2005236321A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置とその製造方法 |
| JP2005099237A Division JP2005236322A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置とその製造方法 |
| JP2005099236A Division JP2005252280A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041482A JPH1041482A (ja) | 1998-02-13 |
| JP3941133B2 true JP3941133B2 (ja) | 2007-07-04 |
Family
ID=16241025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18942496A Expired - Lifetime JP3941133B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (7) | US6344692B1 (ja) |
| JP (1) | JP3941133B2 (ja) |
| KR (1) | KR100252205B1 (ja) |
| TW (1) | TW344858B (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3941133B2 (ja) * | 1996-07-18 | 2007-07-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US6486023B1 (en) * | 1997-10-31 | 2002-11-26 | Texas Instruments Incorporated | Memory device with surface-channel peripheral transistor |
| KR100269510B1 (ko) | 1998-05-20 | 2000-10-16 | 윤종용 | 반도체 장치의 제조 방법 |
| US6458649B1 (en) * | 1999-07-22 | 2002-10-01 | Micron Technology, Inc. | Methods of forming capacitor-over-bit line memory cells |
| US6483144B2 (en) * | 1999-11-30 | 2002-11-19 | Agere Systems Guardian Corp. | Semiconductor device having self-aligned contact and landing pad structure and method of forming same |
| US6420250B1 (en) | 2000-03-03 | 2002-07-16 | Micron Technology, Inc. | Methods of forming portions of transistor structures, methods of forming array peripheral circuitry, and structures comprising transistor gates |
| KR100569587B1 (ko) * | 2000-06-30 | 2006-04-10 | 주식회사 하이닉스반도체 | 고유전체 캐패시터의 제조 방법 |
| KR100363710B1 (ko) * | 2000-08-23 | 2002-12-05 | 삼성전자 주식회사 | 셀프-얼라인 콘택 구조를 갖는 반도체 장치 및 그 제조방법 |
| KR100355236B1 (ko) | 2000-09-21 | 2002-10-11 | 삼성전자 주식회사 | 자기 정렬된 컨택 형성 방법 및 이를 이용한 반도체소자의 제조 방법 |
| US7170115B2 (en) * | 2000-10-17 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method of producing the same |
| JP2002222858A (ja) * | 2001-01-25 | 2002-08-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US20030166885A1 (en) * | 2001-03-02 | 2003-09-04 | Millennium Pharmaceuticals, Inc. | 52948, a human ABC transporter family member and uses therefor |
| KR100421048B1 (ko) * | 2001-09-07 | 2004-03-04 | 삼성전자주식회사 | 국부배선층을 갖는 반도체 소자 및 그 제조방법 |
| JP2003100769A (ja) * | 2001-09-20 | 2003-04-04 | Nec Corp | 半導体装置およびその製造方法 |
| US6717194B2 (en) * | 2001-10-30 | 2004-04-06 | Micron Technology, Inc. | Magneto-resistive bit structure and method of manufacture therefor |
| KR100474537B1 (ko) * | 2002-07-16 | 2005-03-10 | 주식회사 하이닉스반도체 | 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법 |
| DE10256936B3 (de) * | 2002-12-05 | 2004-09-09 | Infineon Technologies Ag | Verfahren zur Herstellung von selbstjustierten Kontaktierungen auf vergrabenen Bitleitungen |
| KR100505656B1 (ko) * | 2002-12-10 | 2005-08-04 | 삼성전자주식회사 | 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법 |
| JP2004200400A (ja) * | 2002-12-18 | 2004-07-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100505667B1 (ko) * | 2003-01-16 | 2005-08-03 | 삼성전자주식회사 | 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법 |
| US6800892B2 (en) * | 2003-02-10 | 2004-10-05 | Micron Technology, Inc. | Memory devices, and electronic systems comprising memory devices |
| US6921692B2 (en) * | 2003-07-07 | 2005-07-26 | Micron Technology, Inc. | Methods of forming memory circuitry |
| US7100216B2 (en) * | 2003-10-15 | 2006-09-05 | Impact Innovative Products, Llc | Garment with energy dissipating conformable padding |
| US7329953B2 (en) * | 2003-10-29 | 2008-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same |
| JP2005217189A (ja) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 容量素子及びその製造方法 |
| KR100583609B1 (ko) * | 2004-07-05 | 2006-05-26 | 삼성전자주식회사 | 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법 |
| KR100850425B1 (ko) * | 2005-09-15 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 플래시 메모리 셀 및 그 제조 방법 |
| TWI297931B (en) * | 2006-01-11 | 2008-06-11 | Ind Tech Res Inst | Cylindrical capacitor and method of manufacturing the same |
| CN100468695C (zh) * | 2006-12-04 | 2009-03-11 | 中芯国际集成电路制造(上海)有限公司 | 改善多晶硅缺陷的方法 |
| KR100843234B1 (ko) * | 2007-01-26 | 2008-07-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US8866254B2 (en) | 2008-02-19 | 2014-10-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
| US9190494B2 (en) * | 2008-02-19 | 2015-11-17 | Micron Technology, Inc. | Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin |
| US7742324B2 (en) * | 2008-02-19 | 2010-06-22 | Micron Technology, Inc. | Systems and devices including local data lines and methods of using, making, and operating the same |
| US7915659B2 (en) * | 2008-03-06 | 2011-03-29 | Micron Technology, Inc. | Devices with cavity-defined gates and methods of making the same |
| US8546876B2 (en) | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
| US7898857B2 (en) | 2008-03-20 | 2011-03-01 | Micron Technology, Inc. | Memory structure having volatile and non-volatile memory portions |
| US7808042B2 (en) | 2008-03-20 | 2010-10-05 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
| US7969776B2 (en) | 2008-04-03 | 2011-06-28 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| US8076229B2 (en) * | 2008-05-30 | 2011-12-13 | Micron Technology, Inc. | Methods of forming data cells and connections to data cells |
| US8148776B2 (en) | 2008-09-15 | 2012-04-03 | Micron Technology, Inc. | Transistor with a passive gate |
| DE102008059500B4 (de) * | 2008-11-28 | 2010-08-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Mehr-Gatetransistors mit homogen silizidierten Stegendbereichen |
| JP2010177521A (ja) * | 2009-01-30 | 2010-08-12 | Elpida Memory Inc | 半導体記憶装置の製造方法 |
| US8294511B2 (en) | 2010-11-19 | 2012-10-23 | Micron Technology, Inc. | Vertically stacked fin transistors and methods of fabricating and operating the same |
| CN102420175B (zh) * | 2011-06-15 | 2013-12-04 | 上海华力微电子有限公司 | 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法 |
| US9287405B2 (en) * | 2011-10-13 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
| CN109755245B (zh) * | 2017-11-08 | 2020-12-01 | 华邦电子股份有限公司 | 存储器装置及其制造方法 |
| KR20220033850A (ko) | 2020-09-10 | 2022-03-17 | 삼성전자주식회사 | 집적회로 장치 |
Family Cites Families (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627971A (en) | 1979-08-15 | 1981-03-18 | Nec Corp | Semiconductor device and manufacture thereof |
| JPS58115859A (ja) | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6116571A (ja) | 1984-07-03 | 1986-01-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH0673368B2 (ja) | 1985-01-31 | 1994-09-14 | 富士通株式会社 | 半導体記憶装置およびその製造方法 |
| JPS61194779A (ja) | 1985-02-22 | 1986-08-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US4840923A (en) * | 1986-04-30 | 1989-06-20 | International Business Machine Corporation | Simultaneous multiple level interconnection process |
| JP2570263B2 (ja) | 1986-05-07 | 1997-01-08 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US5196910A (en) | 1987-04-24 | 1993-03-23 | Hitachi, Ltd. | Semiconductor memory device with recessed array region |
| DE3856143T2 (de) | 1987-06-17 | 1998-10-29 | Fujitsu Ltd | Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff |
| JPH0198243A (ja) | 1987-10-12 | 1989-04-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5235199A (en) * | 1988-03-25 | 1993-08-10 | Kabushiki Kaisha Toshiba | Semiconductor memory with pad electrode and bit line under stacked capacitor |
| KR910010167B1 (ko) * | 1988-06-07 | 1991-12-17 | 삼성전자 주식회사 | 스택 캐패시터 dram셀 및 그의 제조방법 |
| US5061985A (en) * | 1988-06-13 | 1991-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| JPH0828517B2 (ja) * | 1989-07-04 | 1996-03-21 | シャープ株式会社 | 薄膜トランジスタアレイ |
| JPH088343B2 (ja) | 1989-08-21 | 1996-01-29 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2932540B2 (ja) | 1989-11-28 | 1999-08-09 | ソニー株式会社 | 半導体メモリ装置 |
| JP3049733B2 (ja) | 1990-05-25 | 2000-06-05 | 日本電気株式会社 | 半導体装置 |
| JPH04145660A (ja) | 1990-10-08 | 1992-05-19 | Nec Corp | 半導体メモリ |
| US5037773A (en) * | 1990-11-08 | 1991-08-06 | Micron Technology, Inc. | Stacked capacitor doping technique making use of rugged polysilicon |
| JPH04287967A (ja) | 1991-02-01 | 1992-10-13 | Hitachi Ltd | 半導体記憶装置 |
| JPH04259241A (ja) | 1991-02-14 | 1992-09-14 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
| TW203148B (ja) * | 1991-03-27 | 1993-04-01 | American Telephone & Telegraph | |
| US5150278A (en) * | 1991-04-16 | 1992-09-22 | J. E. Thomas Specialties Limited | Finned housing |
| DE4213945A1 (de) * | 1991-04-29 | 1992-11-05 | Micron Technology Inc | Speicherkondensator und verfahren zu dessen herstellung |
| US5110754A (en) * | 1991-10-04 | 1992-05-05 | Micron Technology, Inc. | Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM |
| US5204286A (en) * | 1991-10-15 | 1993-04-20 | Micron Technology, Inc. | Method of making self-aligned contacts and vertical interconnects to integrated circuits |
| KR940006682B1 (ko) | 1991-10-17 | 1994-07-25 | 삼성전자 주식회사 | 반도체 메모리장치의 제조방법 |
| US5192703A (en) | 1991-10-31 | 1993-03-09 | Micron Technology, Inc. | Method of making tungsten contact core stack capacitor |
| US5384287A (en) * | 1991-12-13 | 1995-01-24 | Nec Corporation | Method of forming a semiconductor device having self-aligned contact holes |
| JP3010945B2 (ja) | 1991-12-13 | 2000-02-21 | 日本電気株式会社 | セルフアライン・コンタクト孔の形成方法 |
| US5639382A (en) * | 1991-12-23 | 1997-06-17 | Baxter International Inc. | Systems and methods for deriving recommended storage parameters for collected blood components |
| US5150276A (en) | 1992-01-24 | 1992-09-22 | Micron Technology, Inc. | Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings |
| JPH05235267A (ja) | 1992-02-20 | 1993-09-10 | Nec Corp | 半導体装置及びその製造方法 |
| JP2875093B2 (ja) * | 1992-03-17 | 1999-03-24 | 三菱電機株式会社 | 半導体装置 |
| JPH05275543A (ja) | 1992-03-27 | 1993-10-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05275644A (ja) | 1992-03-27 | 1993-10-22 | Sharp Corp | 半導体メモリ素子及びその製造方法 |
| US5302551A (en) * | 1992-05-11 | 1994-04-12 | National Semiconductor Corporation | Method for planarizing the surface of an integrated circuit over a metal interconnect layer |
| US5612254A (en) * | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
| DE4221432C2 (de) * | 1992-06-30 | 1994-06-09 | Siemens Ag | Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile |
| JP3247729B2 (ja) | 1992-07-10 | 2002-01-21 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP3197064B2 (ja) * | 1992-07-17 | 2001-08-13 | 株式会社東芝 | 半導体記憶装置 |
| JP3782119B2 (ja) | 1992-07-17 | 2006-06-07 | 株式会社東芝 | 半導体記憶装置 |
| JP3212150B2 (ja) * | 1992-08-07 | 2001-09-25 | 株式会社日立製作所 | 半導体装置 |
| JPH0697190A (ja) | 1992-09-17 | 1994-04-08 | Sanyo Electric Co Ltd | Ｍｏｓトランジスタの製造方法 |
| US5292677A (en) * | 1992-09-18 | 1994-03-08 | Micron Technology, Inc. | Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts |
| JPH06104398A (ja) | 1992-09-18 | 1994-04-15 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPH06120447A (ja) | 1992-10-05 | 1994-04-28 | Mitsubishi Electric Corp | 半導体装置の導電層接続構造およびその構造を備えたｄｒａｍ |
| JPH06120423A (ja) | 1992-10-06 | 1994-04-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH06140391A (ja) | 1992-10-26 | 1994-05-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR960005251B1 (ko) | 1992-10-29 | 1996-04-23 | 삼성전자주식회사 | 반도체 메모리장치의 제조방법 |
| JP3278933B2 (ja) | 1992-11-13 | 2002-04-30 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2611615B2 (ja) | 1992-12-15 | 1997-05-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH06209088A (ja) | 1993-01-11 | 1994-07-26 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5338700A (en) * | 1993-04-14 | 1994-08-16 | Micron Semiconductor, Inc. | Method of forming a bit line over capacitor array of memory cells |
| US5605857A (en) * | 1993-02-12 | 1997-02-25 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| KR0136684B1 (en) * | 1993-06-01 | 1998-04-29 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| KR960015490B1 (ko) | 1993-07-28 | 1996-11-14 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| US5364813A (en) * | 1993-09-01 | 1994-11-15 | Industrial Technology Research Institute | Stacked DRAM poly plate capacitor |
| US5364804A (en) * | 1993-11-03 | 1994-11-15 | Taiwan Semiconductor Manufacturing Company | Nitride cap sidewall oxide protection from BOE etch |
| JPH07235537A (ja) * | 1994-02-23 | 1995-09-05 | Mitsubishi Electric Corp | 表面が平坦化された半導体装置およびその製造方法 |
| US5571751A (en) * | 1994-05-09 | 1996-11-05 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
| US5418180A (en) * | 1994-06-14 | 1995-05-23 | Micron Semiconductor, Inc. | Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon |
| JP2682455B2 (ja) * | 1994-07-07 | 1997-11-26 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JPH0823079A (ja) | 1994-07-08 | 1996-01-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH0828257A (ja) * | 1994-07-11 | 1996-01-30 | Toyota Motor Corp | 二重排気管 |
| US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
| JPH0855968A (ja) * | 1994-08-10 | 1996-02-27 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH0888329A (ja) | 1994-09-19 | 1996-04-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0897210A (ja) | 1994-09-28 | 1996-04-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3384896B2 (ja) | 1994-12-08 | 2003-03-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR100190834B1 (ko) * | 1994-12-08 | 1999-06-01 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체장치및그제조방법 |
| JP3623834B2 (ja) | 1995-01-31 | 2005-02-23 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
| US5623114A (en) * | 1995-03-03 | 1997-04-22 | Soper; Terry A. | Selectable fire trigger mechanism |
| JPH0936325A (ja) | 1995-07-25 | 1997-02-07 | Hitachi Ltd | 半導体集積回路装置 |
| US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
| JP3853406B2 (ja) * | 1995-10-27 | 2006-12-06 | エルピーダメモリ株式会社 | 半導体集積回路装置及び当該装置の製造方法 |
| SG54456A1 (en) * | 1996-01-12 | 1998-11-16 | Hitachi Ltd | Semconductor integrated circuit device and method for manufacturing the same |
| US5814553A (en) * | 1996-05-09 | 1998-09-29 | United Microelectronics Corp. | Method of fabricating self-align contact window with silicon nitride side wall |
| US5663108A (en) * | 1996-06-13 | 1997-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optimized metal pillar via process |
| JP3941133B2 (ja) * | 1996-07-18 | 2007-07-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US5731130A (en) * | 1996-11-12 | 1998-03-24 | Vanguard International Semiconductor Corporation | Method for fabricating stacked capacitors on dynamic random access memory cells |
| JPH10270555A (ja) * | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1996
- 1996-07-18 JP JP18942496A patent/JP3941133B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-10 TW TW086107957A patent/TW344858B/zh not_active IP Right Cessation
- 1997-06-16 US US08/876,908 patent/US6344692B1/en not_active Expired - Lifetime
- 1997-07-10 KR KR1019970032027A patent/KR100252205B1/ko not_active IP Right Cessation
-
2001
- 2001-08-03 US US09/920,927 patent/US6818993B2/en not_active Expired - Lifetime
-
2002
- 2002-01-18 US US10/050,169 patent/US6930347B2/en not_active Expired - Lifetime
-
2004
- 2004-04-20 US US10/827,292 patent/US7145242B2/en not_active Expired - Fee Related
-
2006
- 2006-10-03 US US11/541,726 patent/US20070023812A1/en not_active Abandoned
-
2007
- 2007-03-28 US US11/727,709 patent/US7649261B2/en not_active Expired - Fee Related
-
2008
- 2008-12-03 US US12/314,040 patent/US8143723B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020096772A1 (en) | 2002-07-25 |
| US20070176222A1 (en) | 2007-08-02 |
| US7649261B2 (en) | 2010-01-19 |
| US7145242B2 (en) | 2006-12-05 |
| US20040197980A1 (en) | 2004-10-07 |
| KR100252205B1 (ko) | 2000-04-15 |
| US20020027259A1 (en) | 2002-03-07 |
| US20070023812A1 (en) | 2007-02-01 |
| US20090091035A1 (en) | 2009-04-09 |
| US6930347B2 (en) | 2005-08-16 |
| JPH1041482A (ja) | 1998-02-13 |
| US6818993B2 (en) | 2004-11-16 |
| TW344858B (en) | 1998-11-11 |
| US6344692B1 (en) | 2002-02-05 |
| US8143723B2 (en) | 2012-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941133B2 (ja) | 半導体装置およびその製造方法 | |
| JP3805603B2 (ja) | 半導体装置及びその製造方法 | |
| US6518130B1 (en) | Method for forming a semiconductor device having a DRAM region and a logic region on the substrate | |
| US6900492B2 (en) | Integrated circuit device with P-type gate memory cell having pedestal contact plug and peripheral circuit | |
| US7675110B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4635333B2 (ja) | 半導体装置の製造方法 | |
| US6620674B1 (en) | Semiconductor device with self-aligned contact and its manufacture | |
| JP4034535B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JP3669919B2 (ja) | 半導体装置の製造方法 | |
| US20100127398A1 (en) | Wiring structure of a semiconductor device | |
| US6037211A (en) | Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes | |
| JP5076168B2 (ja) | 半導体装置の製造方法 | |
| JP4759819B2 (ja) | 半導体装置の製造方法 | |
| JP5112577B2 (ja) | 半導体装置の製造方法 | |
| JP4602818B2 (ja) | 半導体装置の製造方法 | |
| JP5735680B2 (ja) | 半導体装置およびその製造方法 | |
| JP5003743B2 (ja) | 半導体装置とその製造方法 | |
| JP2005236322A (ja) | 半導体装置とその製造方法 | |
| JP2005252280A (ja) | 半導体装置とその製造方法 | |
| JP2005236321A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term | ||
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |