JP4602818B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4602818B2 JP4602818B2 JP2005099102A JP2005099102A JP4602818B2 JP 4602818 B2 JP4602818 B2 JP 4602818B2 JP 2005099102 A JP2005099102 A JP 2005099102A JP 2005099102 A JP2005099102 A JP 2005099102A JP 4602818 B2 JP4602818 B2 JP 4602818B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- nitride film
- etching
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
しかしながら、さらに高集積化を進めた、0.25μmから0.15μmのデザインルールを持つ256Mbit、1Gbitクラスの集積度のDRAMを実現するためには、これらの技術だけでは不十分である。したがって、キャパシタ電極の専有面積を狭めるだけでなく、フォトリソグラフィ法において配線間のショート等の弊害を防ぐために設けられている位置合わせ余裕をなるべく少なくする必要がある。また、シリンダー型セルなどの改良されたセル構造において生じた問題を解決する必要が求められている。
IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.38 NO.3 MARCH 1991"Hot-Carrier InjectionSuppression Due to the Nitride-Oxide LDD Spacer Structure"T.Mizuno et.al. すなわち、窒化膜をサイドウォールとして有するMOSトランジスタを形成した場合に、酸化膜をサイドウォールとして有するMOSトランジスタにくらべて、ホットキャリア効果等の特性劣化が大きく、その信頼性が低いことが示されている。これは、酸化膜に比べ、シリコン窒化膜中にトラップが多く存在するためと考えられている。
高集積化されたDRAM構造では、後工程での配線層の断線等を防ぐため、平坦化処理を行なう必要があり、コンタクト窓にプラグと呼ばれる導電膜を埋め込む構造が取られる。プラグとさらに上層の配線とのコンタクトをとるために、コンタクト窓を開ける場合には、位置あわせずれに対してマージンのあるプロセスが望ましい。また、コンタクト窓開けにSAC法が用いられると、微細化が可能となるため好ましい。
第6に、MOSトランジスタ特性の問題がある。高集積化されるにつれて、MOSトランジスタも微細化されており、微細化にともなう特性の劣化や信頼性の低下が考えられる。
半導体基板上に、第1導電パターンと、前記第1導電パターン上に形成された第1絶縁膜とを有する第1積層構造を形成する工程と、
前記第1積層構造を覆うように、前記半導体基板上に、前記第1絶縁膜とエッチング特性の異なる第2絶縁膜を形成する工程と、
少なくとも前記第1積層構造の上方に開口を有する第2積層構造であって、前記第2絶縁膜とはエッチング特性の異なる第3絶縁膜と、前記第3絶縁膜上に形成された第2導電パタ−ンとを有する第2積層構造を、前記第2絶縁膜上に形成する工程と、
前記第2積層構造を覆うように、前記第2絶縁膜上に、前記第3絶縁膜とエッチング特性の異なる第4絶縁膜を形成する工程と、
前記第1導電パターン上方に第1開口を、前記第2導電パターンの一部上方に第2開口を有するマスク層を前記第4絶縁膜上に形成する工程と、
前記マスク層をマスクとし、前記第1絶縁膜をエッチングストッパとして、前記第1開口の下方の前記第4絶縁膜および、前記第2絶縁膜をエッチングするとともに、前記マスク層をマスクとし、前記第3絶縁膜をエッチングストッパとして、前記第2開口の下方の前記第4絶縁膜および前記第2導電パターンをエッチングする工程と、
前記マスク層をマスクとして、前記第1開口の下方の前記第1絶縁膜をエッチングして第1コンタクトホールを形成するとともに、前記マスク層をマスクとし、前記第2絶縁膜をエッチングストッパとして、前記第2開口の下方の前記第3絶縁膜をエッチングして第2コンタクトホールを形成する工程と、
前記第1コンタクトホールおよび前記第2コンタクトホールに導電材を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法
が提供される。
本発明の基本実施例を図1を参照して説明する。図1(a)において、1はシリコン基板、2はフィールド絶縁膜、3はゲート酸化膜、4はシリコン膜、5はシリサイド膜、6はシリコン酸化膜、7は不純物拡散層領域、8はシリコン窒化膜スペーサ、9は層間絶縁膜、10はコンタクト窓である。
以下、より具体的な各実施の形態について説明をする。なお、図中の符号で各実施の形態で同じもの、または相当するものに対しては、同じ符号を用いている。
特開平8−97210号には、図1(a)に一見類似した構造が記載されている。しかし、本公報にはシリサイド膜上に窒化膜が直接形成されることで、シリサイド膜が剥離するという問題については何も記載していないし、窒化膜との間に酸化膜を形成することで、剥離を防ぐ効果があることについても何ら記載がない。
本発明の第2の観点によれば、コンタクト窓内に形成された配線用の導電層の周辺にエッチングストッパ層として機能する窒化膜があって、酸化膜やBPSG等の下層の層間絶縁膜が表面に露出していないため、窒化膜上にさらに形成された上層の層間絶縁膜のコンタクト窓を形成するときに、位置合わせずれをおこしても導電層の周辺の下層絶縁膜がエッチングされることはなく、位置合わせずれに対してマージンの大きいプロセスとなる。
本発明の第3の観点によれば、シリンダ型蓄積電極を形成する際に、蓄積電極の外側の絶縁膜の下にエッチングストッパ膜として機能する窒化膜を形成しておくことにより、蓄積電極の外側の絶縁膜をすべて除去することができるため、シリンダ型の蓄積電極の外側面の面積を一定にすることができ、キャパシタ容量のバラツキが小さく、安定したDRAMセルを製造することが可能となる。
本発明の第4の観点によれば、コンタクト窓の深さが異なる構造であっても、一度のフォトリソグラフィ工程で窓開けを行なうことができ、製造工程数を減らした手段を提供するものである。
本発明の第5の観点によれば、窒化膜スペーサーSACに用いる配線群の上の絶縁膜を平坦化するときに、窒化膜をCMPのストッパーとして用いることにより、ストッパーとなる層を新たに形成しないで平坦化ができる。したがって、新たな工程の増加を行なわずに精度のよい平坦化が可能である。また、基板からの距離の異なる配線層群の上に形成された絶縁膜を平坦化する工程において、基板からの距離が最も大きい配線群の上に設けた窒化膜をCMP工程のストッパとして用いることにより、上記配線層群の上に設けられた絶縁膜の平坦化を精度よく行なうことができる。
DRAMの製造方法では導電層上の窒化膜をストッパ層として用いることで、上部に形成された絶縁膜を平坦化できるだけでなく、膜厚のばらつきを少なくすることもできる。
図3から図13を参照して、本発明の第1の実施の形態によるDRAMに対してコンタクト窓をセルフアラインコンタクト技術を用いて形成する方法について具体的に述べる。なお、図3〜図13は、メモリセル部については図2のA−A’部の、周辺回路部については典型的な例としての配線構造の模式切断断面図である。はじめに、図3(a)に示すように、p型シリコン基板16上に、公知のLOCOS法(LOCal Oxidation of Silicon) を用いて厚い酸化膜17(フィールド酸化膜)を形成し、素子分離領域と活性領域を画定する。図中MCはメモリセル領域、PCは周辺回路領域を表している。
さらに平坦化を行うために、エッチバック法やCMP法を用いてもよいし、これらを組み合わせて平坦化しても構わない。なお、エッチバック法やCMP法を用いる場合には、除去される膜厚分だけ厚くBPSG膜の成長を行い、エッチバックやCMP処理後の膜厚が500nmとなるようにする。
つづいて、CVD法によりリンをドープしたシリコン膜を50nm形成した後、パターニングしてキャパシタの対向電極40を形成する。このとき、対向電極40のパターンに合わせてキャパシタ絶縁膜39aも除去する。
[第2の実施の形態]
図1(b)に示すように、ポリサイド電極が酸化膜に覆われた構成を、第2の実施の形態として、図15、図16を参照して説明する。なお、図15、図16とも、メモリセル部については図2のA−A’部の、周辺回路部については典型的な例としての配線構造の模式切断断面図であるのは第1の実施の形態と同じである。
図17から図23の模式断面図を参照して、第3の実施の形態を述べる。なお、第1、第2の実施の形態と同じく、メモリセル部については、図1のA−A’部の、周辺回路部については典型的な例としての配線構造の模式断面図である。
図17(a)に示すように、BPSG膜26をCVD法により100〜200nm成長した後、750〜900℃の温度で熱処理を行い、リフローさせて表面を平坦化する。さらに平坦化を行うためにエッチバック法やCMP法を用いても良いのは、第1の実施の形態と同様である。つづいて平坦化されたBPSG膜26の上に、CVD法によりシリコン窒化膜51を10〜50nm成長する。
つづいて、CVD法によりリンをドープしたシリコン膜を50nm形成したあと、パターニングしてキャパシタの対向電極40を形成する。つづいて、対向電極40のパターンに合わせてキャパシタ絶縁膜とシリコン窒化膜51を同時にエッチング除去する。
図22、図23は図1のA−A’で切断したセル部の模式断面図であり、図18(b)で形成したコンタクト窓31が位置ずれした場合を示している。なお、図22が酸化膜30の下にシリコン窒化膜51がない、第1の実施の形態に相当し、図23が酸化膜30の下にシリコン窒化膜51がある第3の実施の形態に相当する。
図24から図28の模式断面図を参照して、第4の実施の形態を述べる。なお、第1、第2の実施の形態と同じく、メモリセル部については、図1のA−A’部の、周辺回路部については典型的な例としての配線構造の模式断面図である。
さらに平坦化を行うために、エッチバック法やCMP法を用いてもよいし、これらを組み合わせて平坦化しても構わない。つづいて、シリコン窒化膜53、BPSG膜54を順次CVD法により成長する。ここで、BPSG膜52と54の膜厚は、二層あわせて500nmとなるようにし、シリコン窒化膜53は10〜50nmとなるようにする。
つづいて、CVD法によりリンをドープしたシリコン膜を50nm形成した後、パターニングしてキャパシタの対向電極40を形成する。つづいて、対向電極40のパターンに合わせてキャパシタ絶縁膜とシリコン窒化膜53も除去する。
図29と図30を参照して、第5の実施の形態について説明する。本実施の形態は、第1の実施の形態の図13に示した第1の金属配線層とのコンタクト窓42〜45の形成方法に関するものである。
図31の模式断面図を参照して、第6の実施の形態を述べる。
第1実施の形態の図5(a)では、BPSG膜24をリフロー、エッチバック法またはCMP法で平坦化している。本実施の形態では、図31に示すように、ゲート電極やワード線の上に形成されたBPSG膜26の平坦化をCMP法を用いて行い、シリコン窒化膜領域24をそのストッパ層として用いる。
[第7の実施の形態]
図32の模式断面図を参照して、第7の実施の形態を述べる。本実施の形態では、第6の実施の形態で示した技術をビット線となる導電層上の平坦化工程に用いる。
図33の模式断面図を参照して、第8の実施の形態を述べる。
第1の実施の形態の図5(a)において、接合リーク低減のためn型拡散層26を形成した。本実施の形態では、図33に示すようにメモリセル部のキャパシタ側のソース/ドレイン領域にのみn型拡散層28を形成するために、ビット線が接続される側のソース/ドレイン領域をレジスト55で覆ってから、BPSG膜26と窒化膜領域24をマスクとして、コンタクト窓27のシリコン基板中に、n型不純物であるリンを3×1013cm-2のドーズ量でイオン注入する。
5、20、115 シリサイド膜
6、22 シリコン酸化膜
7、23、116 n- 型不純物拡散層
8、24、117 シリコン窒化膜領域
9、26、118 BPSG膜
10、27、119 コンタクト窓
25 n+ 型不純物拡散層
28 n型不純物拡散層
31 コンタクト窓
32 シリコン膜
33 シリサイド膜
34 シリコン窒化膜
35 シリコン酸化膜
36 シリコン窒化膜領域
38 コンタクト窓
39 シリンダ型蓄積電極
40 キャパシタ対向電極
41 BPSG膜
42、43、44、45 コンタクト窓
48、50 シリコン酸化膜領域
51、53 シリコン窒化膜
52、54 BPSG膜
123 シリコン酸化膜
124 シリコン窒化膜
Claims (12)
- 半導体基板上に、第1導電パターンと、前記第1導電パターン上に形成された第1絶縁膜とを有する第1積層構造を形成する工程と、
前記第1積層構造を覆うように、前記半導体基板上に、前記第1絶縁膜とエッチング特性の異なる第2絶縁膜を形成する工程と、
少なくとも前記第1積層構造の上方に開口を有する第2積層構造であって、前記第2絶縁膜とはエッチング特性の異なる第3絶縁膜と、前記第3絶縁膜上に形成された第2導電パタ−ンとを有する第2積層構造を、前記第2絶縁膜上に形成する工程と、
前記第2積層構造を覆うように、前記第2絶縁膜上に、前記第3絶縁膜とエッチング特性の異なる第4絶縁膜を形成する工程と、
前記第1導電パターン上方に第1開口を、前記第2導電パターンの一部上方に第2開口を有するマスク層を前記第4絶縁膜上に形成する工程と、
前記マスク層をマスクとし、前記第1絶縁膜をエッチングストッパとして、前記第1開口の下方の前記第4絶縁膜および、前記第2絶縁膜をエッチングするとともに、前記マスク層をマスクとし、前記第3絶縁膜をエッチングストッパとして、前記第2開口の下方の前記第4絶縁膜および前記第2導電パターンをエッチングする工程と、
前記マスク層をマスクとして、前記第1開口の下方の前記第1絶縁膜をエッチングして第1コンタクトホールを形成するとともに、前記マスク層をマスクとし、前記第2絶縁膜をエッチングストッパとして、前記第2開口の下方の前記第3絶縁膜をエッチングして第2コンタクトホールを形成する工程と、
前記第1コンタクトホールおよび前記第2コンタクトホールに導電材を埋め込む工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第1絶縁膜および前記第3絶縁膜はシリコン窒化膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2絶縁膜および前記第4絶縁膜はシリコン酸化膜であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第4絶縁膜を形成する工程の後、前記マスク層を形成する工程の前に、前記第4絶縁膜の表面を平坦化する研磨工程を行なうことを特徴とする、請求項1乃至3いずれか1項に記載の半導体装置の製造方法。
- 前記第2絶縁膜を形成する工程の前に、前記第2導電パターンが形成される領域の下方に、第3導電パターンを形成する工程を更に有することを特徴とする、請求項1乃至4いずれか1項に記載の半導体装置の製造方法。
- 前記第2開口の下方の前記第3絶縁膜をエッチングして第2コンタクトホールを形成する工程は、前記第2コンタクトホールの底面が、前記第2絶縁膜の上面より低く、前記第3導電パターンの上面よりも高い位置において終了することを特徴とする請求項5に記載の半導体装置の製造方法。
- 半導体基板上に、第1絶縁膜を形成する工程と、
前記第1絶縁膜上に、第1導電パターンと、前記第1導電パターン上に形成された第2絶縁膜とを有する第1積層構造を形成する工程と、
前記第1絶縁膜上であって、前記第1積層構造が形成された領域とは相違する領域に、前記第1絶縁膜とエッチング特性の異なる第3絶縁膜と、前記第3絶縁膜上に形成された第2導電パターンとを有する第2積層構造を形成する工程と、
前記第1積層構造および前記第2積層構造を覆うように、前記第1絶縁膜上に、前記第2絶縁膜および前記第3絶縁膜とはエッチング特性の異なる第4絶縁膜を形成する工程と、
前記第4絶縁膜上に、前記第1導電パターン上方に第1開口を、前記第2導電パターンの一部上方に第2開口を有するマスク層を形成する工程と、
前記マスク層をマスクとし、前記第2絶縁膜をエッチングストッパとして、前記第1開口の下方の前記第4絶縁膜をエッチングするとともに、前記マスク層をマスクとし、前記第3絶縁膜をエッチングストッパとして、前記第2開口の下方の前記第4絶縁膜および前記第2導電パターンをエッチングする工程と、
前記マスク層をマスクとして、前記第1開口の下方の前記第2絶縁膜をエッチングして第1コンタクトホールを形成するとともに、前記マスク層をマスクとし、前記第1絶縁膜をエッチングストッパとして、前記第2開口の下方の前記第3絶縁膜をエッチングして第2コンタクトホールを形成する工程と、
前記第1コンタクトホールおよび前記第2コンタクトホールに導電材を埋め込む工程とを有することを特徴とする半導体装置の製造方法。 - 前記第2絶縁膜および前記第3絶縁膜はシリコン窒化膜であることを特徴とする、請求項7に記載の半導体装置の製造方法。
- 前記第1絶縁膜および前記第4絶縁膜はシリコン酸化膜であることを特徴とする、請求項7または8に記載の半導体装置の製造方法。
- 前記第4絶縁膜を形成する工程の後、前記マスク層を形成する工程の前に、前記第4絶縁膜の表面を平坦化する研磨工程を行なうことを特徴とする、請求項7乃至9いずれか1項に記載の半導体装置の製造方法。
- 前記第1絶縁膜を形成する工程の前に、前記第2導電パターンが形成される領域の下方に、第3導電パターンを形成する工程を更に有することを特徴とする、請求項7乃至10いずれか1項に記載の半導体装置の製造方法。
- 前記第2開口の下方の前記第3絶縁膜をエッチングして第2コンタクトホールを形成す
る工程は、前記第2コンタクトホールの底面が、前記第1絶縁膜の上面より低く、前記第3導電パターンの上面よりも高い位置において終了することを特徴とする、請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099102A JP4602818B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099102A JP4602818B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18942496A Division JP3941133B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009241474A Division JP5003743B2 (ja) | 2009-10-20 | 2009-10-20 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005252279A JP2005252279A (ja) | 2005-09-15 |
JP4602818B2 true JP4602818B2 (ja) | 2010-12-22 |
Family
ID=35032409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005099102A Expired - Lifetime JP4602818B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4602818B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018190766A (ja) * | 2017-04-28 | 2018-11-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイス、製造方法、撮像素子、および電子機器 |
CN109524295B (zh) * | 2017-09-20 | 2023-12-08 | 长鑫存储技术有限公司 | 半导体器件及其形成方法、存储器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0198243A (ja) * | 1987-10-12 | 1989-04-17 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3049733B2 (ja) * | 1990-05-25 | 2000-06-05 | 日本電気株式会社 | 半導体装置 |
JPH04259241A (ja) * | 1991-02-14 | 1992-09-14 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
US5204286A (en) * | 1991-10-15 | 1993-04-20 | Micron Technology, Inc. | Method of making self-aligned contacts and vertical interconnects to integrated circuits |
JPH05275543A (ja) * | 1992-03-27 | 1993-10-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3247729B2 (ja) * | 1992-07-10 | 2002-01-21 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP3782119B2 (ja) * | 1992-07-17 | 2006-06-07 | 株式会社東芝 | 半導体記憶装置 |
JP3278933B2 (ja) * | 1992-11-13 | 2002-04-30 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JPH0855968A (ja) * | 1994-08-10 | 1996-02-27 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP3384896B2 (ja) * | 1994-12-08 | 2003-03-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2005
- 2005-03-30 JP JP2005099102A patent/JP4602818B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005252279A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3941133B2 (ja) | 半導体装置およびその製造方法 | |
US6900492B2 (en) | Integrated circuit device with P-type gate memory cell having pedestal contact plug and peripheral circuit | |
US6518130B1 (en) | Method for forming a semiconductor device having a DRAM region and a logic region on the substrate | |
JP3805603B2 (ja) | 半導体装置及びその製造方法 | |
KR100720642B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치 | |
US7675110B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5717943B2 (ja) | 半導体装置およびその製造方法 | |
US6608356B1 (en) | Semiconductor device using damascene technique and manufacturing method therefor | |
US20100127398A1 (en) | Wiring structure of a semiconductor device | |
US8013373B2 (en) | Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof | |
JP5076168B2 (ja) | 半導体装置の製造方法 | |
JP4759819B2 (ja) | 半導体装置の製造方法 | |
JP5112577B2 (ja) | 半導体装置の製造方法 | |
JP4602818B2 (ja) | 半導体装置の製造方法 | |
JP5735680B2 (ja) | 半導体装置およびその製造方法 | |
JP5003743B2 (ja) | 半導体装置とその製造方法 | |
JP2005236322A (ja) | 半導体装置とその製造方法 | |
JP2005252280A (ja) | 半導体装置とその製造方法 | |
JP2005236321A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091020 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091029 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term | ||
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |