CN109755245B - 存储器装置及其制造方法 - Google Patents

存储器装置及其制造方法 Download PDF

Info

Publication number
CN109755245B
CN109755245B CN201711088409.3A CN201711088409A CN109755245B CN 109755245 B CN109755245 B CN 109755245B CN 201711088409 A CN201711088409 A CN 201711088409A CN 109755245 B CN109755245 B CN 109755245B
Authority
CN
China
Prior art keywords
insulating layer
width
contact
memory device
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711088409.3A
Other languages
English (en)
Other versions
CN109755245A (zh
Inventor
李书铭
欧阳自明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201711088409.3A priority Critical patent/CN109755245B/zh
Priority to US16/170,696 priority patent/US10593676B2/en
Publication of CN109755245A publication Critical patent/CN109755245A/zh
Application granted granted Critical
Publication of CN109755245B publication Critical patent/CN109755245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种具有自对准接触结构的存储器装置及其制造方法，存储器装置包括两个第一栅极结构及多层绝缘结构。多层绝缘结构由下而上依序包括第一绝缘层、第二绝缘层、第三绝缘层及第四绝缘层。第二绝缘层的宽度相同于第三绝缘层的宽度，并且小于第一绝缘层的宽度。第四绝缘层的底表面的宽度大于第三绝缘层的顶表面的宽度。此存储器装置亦包括形成于第一栅极结构之间的电容接触插塞。电容接触插塞包括第一接触部件、缓冲层及第二接触部件。第二接触部件的顶表面宽于其底表面。

Description

存储器装置及其制造方法
技术领域
本发明是有关于一种存储器装置，且特别是有关于一种具有自对准接触结构的存储器装置及其制造方法。
背景技术
随着可携式电子产品日渐普及，对于存储器装置的需求也与日俱增。所有可携式电子产品(例如，数字相机、笔记本电脑、移动电话等)皆需要可轻巧靠的存储器装置，以利于数据的储存及传输。
动态随机存取存储器(dynamic random access memory,DRAM)具有体积小、存储容量大、读写速度快及产品寿命长等优点，因而广泛地使用在各式各样的电子产品中。
随着电子产品日渐小型化之趋势，对于存储器装置亦有逐渐小型化的需求。然而，随着存储器装置的小型化，提高产品的良率变得更为困难。因此，对于且具有高良率的存储器装置及其制造方法仍有所需求。
发明内容
本发明之一实施例揭示一种存储器装置，包括：基板，其中基板包括数组区及周边区；两个第一栅极结构，形成于数组区中；多层绝缘结构，形成于第一栅极结构上，其中多层绝缘结构包括：第一绝缘层，形成于第一栅极结构上，且覆盖第一栅极结构；第二绝缘层，形成于第一绝缘层上，其中第二绝缘层的宽度小于第一绝缘层的宽度；第三绝缘层，形成于第二绝缘层上，其中第三绝缘层的宽度相同于第二绝缘层的宽度；以及第四绝缘层，形成于第三绝缘层上，其中第四绝缘层的底表面的宽度大于第三绝缘层的顶表面的宽度；以及电容接触插塞，形成于第一栅极结构之间，其中电容接触插塞包括：第一接触部件，形成于基板上；第二接触部件，形成于第一接触部件上，其中第二接触部件的顶表面的宽度大于第二接触部件的底表面的宽度；以及缓冲层，形成于第一接触部件与第二接触部件之间。
本发明的另一实施例揭示一种存储器装置的制造方法，包括：提供基板，其中基板包括数组区及周边区；形成两个第一栅极结构于数组区中；形成多层绝缘结构于第一栅极结构上，其中多层绝缘结构包括：第一绝缘层，形成于第一栅极结构上，且覆盖等第一栅极结构；第二绝缘层，形成于第一绝缘层上，其中第二绝缘层的宽度小于第一绝缘层的宽度；第三绝缘层，形成于第二绝缘层上，其中第三绝缘层的宽度相同于第二绝缘层的宽度；以及第四绝缘层，形成于第三绝缘层上，其中第四绝缘层的底表面的宽度大于第三绝缘层的顶表面的宽度；以及形成电容接触插塞于第一栅极结构之间，其中电容接触插塞包括：第一接触部件，形成于基板上；第二接触部件，形成于第一接触部件上，其中第二接触部件的顶表面的宽度大于第二接触部件的底表面的宽度；以及缓冲层，形成于第一接触部件与第二接触部件之间。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，作详细说明如下：
附图说明
图1A至图1L为本发明一些实施例的存储器装置的制作工艺剖面示意图。
图2为图1K中区域R的放大剖面示意图。
图3为本发明一些实施例的第四绝缘层的剖面示意图。
【符号说明】
10～数组区
20～周边区
100～存储器装置
102～基板
104～多晶硅栅极
106～金属栅极
108～第一绝缘层
110～保护层
111～开口
112～第二绝缘层
114～第三绝缘层
115、123、127、129、131～开口
116～第一罩幕层
118～第二罩幕层
120～光阻层
121～第二导电材料
122、222、322、422～第四绝缘层
122S、222S、322S、422S～侧壁
122B、222B、322B、422B～底表面
122T、222T、322T、422T～顶表面
124～第五绝缘层
125～自对准接触孔
130～缓冲层
133～源极/漏极接触孔
135～栅极接触孔
140～第二接触部件
142～栅极接触插塞
144～源极/漏极接触插塞
145～孔洞
150～第一接触部件
160～电容结构
T1～最大厚度
W1、W2、W3、W4、W5、W6、W7、W8～宽度
θ～夹角
具体实施方式
为使本发明的上述和其他目的、特征、优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。然而，为了使说明更加清晰，可任意增减各种特征结构的相对尺寸比例或数量。再者，本实施方式中的不同范例中可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
本发明的一些实施例提供一种存储器装置及其制造方法，图1A至图1L为本发明一些实施例的存储器装置100的制作工艺剖面示意图。
请参照图1A，存储器装置100包括一基板102，且基板102包括一数组区10以及一周边区20。数组区10的基板102上形成多个第一栅极结构，第一栅极结构包括多晶硅栅极104以及堆栈于多晶硅栅极104上的金属栅极106。再者，周边区20的基板102上形成多个第二栅极结构，第二栅极结构包括多晶硅栅极104以及堆栈于多晶硅栅极104上的金属栅极106。
基板102的材料可包括硅、含硅半导体、绝缘层上覆硅(silicon on insulator,SOI)、其他合适的材料或上述材料的组合。金属栅极106的材料可为，例如，钨、铝、铜、金、银、钽、铪、锆、上述的合金或其他合适的金属材料。
在形成第一栅极结构与第二栅极结构之后，形成一第一绝缘层108于第一栅极结构与第二栅极结构上，并且第一绝缘层108覆盖第一栅极结构与第二栅极结构。接着，将第一绝缘层108图案化，以分别形成开口115于第一栅极结构之间以及第二栅极结构之间，如图1A所示。可经由任何现有的技术形成并图案化第一绝缘层108，在此不再详述。
接着，在数组区10中，沉积第一导电材料于第一栅极结构之间的开口115中，以形成第一接触部件150。第一导电材料可为非金属的导电材料，例如，包括但不限于：经掺杂或未经掺杂的单晶硅、多晶硅或非晶硅。可经由任何现有的技术沉积第一导电材料，在此不再详述。
在形成第一接触部件150之前，可在周边区20形成保护层110，其覆盖第一绝缘层108与第二栅极结构，并填满第一栅极结构之间的开口115，以避免第一导电材料沉积于周边区20上。在形成第一接触部件150之后，可利用平坦化制作工艺或蚀刻制作工艺，移除周边区20上的保护层110的一部分，以暴露出第一绝缘层108。如此一来，即可得到如图1A所示的结构。
请参照图1B，形成第二绝缘层112于第一绝缘层108上，且第二绝缘层112填入于数组区的开口中。接着，可视需要进行平坦化制作工艺。第二绝缘层112在数组区10与周边区20具有实质上等高的顶表面。换言之，第二绝缘层112具有实质上平坦的顶表面。之后，形成第三绝缘层114于第二绝缘层112之上，第三绝缘层114在数组区10与周边区20具有实质上等高的顶表面。换言之，第三绝缘层114在数组区10与周边区20具有实质上相同的厚度。
请参照图1C，形成第一罩幕层116、第二罩幕层118及光阻层120于第三绝缘层114上。在本实施例中，使用第一罩幕层116与第二罩幕层118作为蚀刻制作工艺的罩幕。然而，并不以此为限，可视需要而使用单一层或多层的罩幕层。第一罩幕层116与第二罩幕层118可各自独立包括碳化物、氮化物、碳氮化物、氮氧化物或其他合适的材料。
接着，图案化光阻层120，以在数组区10中形成多个开口111，并在周边区20中形成多个开口123。如图1C所示，开口111位于开口115上，且其位置对应于开口115的位置。再者，开口111的宽度比开口115的宽度宽。此外，开口123的位置对应于第二栅极结构的两侧。
请参照图1C及图1D，进行第一蚀刻制作工艺，分别蚀刻位于开口111与开口123下方的各层，以将第三绝缘层114图案化。为了有效地移除第三绝缘层114，第一蚀刻制作工艺对第三绝缘层114的蚀刻速率以较高为佳。第一蚀刻制作工艺可为干式蚀刻、湿式蚀刻或上述的组合。
接着，以图案化后的第三绝缘层114为罩幕，进行第二蚀刻制作工艺，以移除部分的第二绝缘层112与第一绝缘层108，并形成自对准接触孔125于第一栅极结构之间，并形成开口127于第二栅极结构的两侧。
为了使用第三绝缘层114作为蚀刻罩幕，第二蚀刻制作工艺对于第二绝缘层112与第三绝缘层114具有高蚀刻选择性。换言之，第二蚀刻制作工艺对第二绝缘层112的蚀刻速率R1大于对第三绝缘层114的蚀刻速率R2。此外，为了形成如图1D所示的自对准接触孔125，第二蚀刻制作工艺对于第二绝缘层112与第一绝缘层108具有高蚀刻选择性。换言之，第二蚀刻制作工艺对第二绝缘层112的蚀刻速率R1大于对第一绝缘层108的蚀刻速率R3。
第二蚀刻制作工艺可为干式蚀刻、湿式蚀刻或上述的组合。在第二蚀刻制作工艺的期间，由于第二蚀刻制作工艺对于第二绝缘层112与第三绝缘层114具有高蚀刻选择性，因此，可在自对准接触孔125的上部分形成实质上垂直的侧壁。当蚀刻深度到达第一绝缘层108的顶表面时，由于第二蚀刻制作工艺对于第二绝缘层112与第一绝缘层108具有高蚀刻选择性，第一绝缘层108仅被移除很少的部分。换言之，第二蚀刻制作工艺能够在维持第一绝缘层108的形状的前提下，而完全移除位于自对准接触孔125下部分的第二绝缘层112。
在一些实施例中，在第二蚀刻制作工艺的期间，第二绝缘层112的蚀刻速率R1对第三绝缘层114的蚀刻速率R2的比率R1/R2为5-40。在一些实施例中，R1/R2为10-40。在另一些实施例中，R1/R2为20-30。在一些实施例中，在第二蚀刻制作工艺的期间，第二绝缘层112的蚀刻速率R1对第一绝缘层108的蚀刻速率R3的比率R1/R3为10-50。在一些实施例中，R1/R3为10-40。在另一些实施例中，R1/R3为20-30。
第一绝缘层108、第二绝缘层112与第三绝缘层114可各自独立为氧化物、氮化物、氮氧化物、金属氧化物、上述的组合或其他合适的绝缘材料。可藉由选择合适的材料形成第一绝缘层108、第二绝缘层112与第三绝缘层114，而将各个绝缘层在第二蚀刻制作工艺的蚀刻速率调整到所需的范围。
在一些实施例中，第一绝缘层108与第三绝缘层114可为氮化物(例如，氮化硅)，且第二绝缘层112可为氧化物(例如，氧化硅)。在其他实施例中，第一绝缘层108与第三绝缘层114可为不同的材料，只要R1/R2与R1/R3分别为5-50即可。
为了使R1/R2与R1/R3分别为5-50，也可选择适当的蚀刻制作工艺及/或蚀刻参数。在一些实施例中，第二蚀刻制作工艺为干式蚀刻，且可用以调整蚀刻选择性的参数包括但不限于，例如，蚀刻气体的组成、蚀刻气体的流量、蚀刻温度或蚀刻功率。
在第二蚀刻制作工艺之后，第三绝缘层114的宽度与第二绝缘层112的宽度实质上相同，且第三绝缘层114的宽度小于位于其下方的第一绝缘层108的宽度，如图1D所示。换言之，所形成的自对准接触孔125的剖面轮廓具有较宽的上部分及较窄的下部分。如此的自对准接触孔125可有助于改善存储器装置的良率与临界尺寸的平衡，此部分将于下文中详细讨论。
请参照图1E，在数组区10与周边区20中形成第一罩幕层116、第二罩幕层118及光阻层120。接着，图案化周边区20的光阻层120，以在周边区20中形成多个开口129与开口131。开口131位于开口127上，且其位置对应于开口127的位置。再者，开口131的宽度比开口127的宽度宽。此外，开口129位于第二栅极结构上，且其位置对应于第二栅极结构的位置。
请参照图1E及图1F，进行第三蚀刻制作工艺，分别蚀刻位于开口129与开口131下方的各层，以形成栅极接触孔135于第二栅极结构上，并形成源极/漏极接触孔133于第二栅极结构的两侧。此外，在第三蚀刻制作工艺后，位于数组区10的自对准接触孔125被暴露出来。第三蚀刻制作工艺可与第一蚀刻制作工艺及/或第二蚀刻制作工艺相同或相似，在此不再详述。
请参照图1G，进行金属硅化反应，以在自对准接触孔125、栅极接触孔135及源极/漏极接触孔133的底部形成缓冲层130。可使用任何合适的制作工艺形成缓冲层130。举例而言，可先沉积金属(例如，钴或钨)于硅的表面，接着，在特定的高温下退火，以使金属与硅进行反应，而形成金属硅化物。此金属硅化物即为构成缓冲层130的材料。
请参照图1H，沉积第二导电材料121于自对准接触孔125、栅极接触孔135及源极/漏极接触孔133中。第二导电材料121可包括金属，例如，钨、铝、铜、金、银、上述的合金或其他合适的金属材料。
第一导电材料为非金属的导电材料，第二导电材料121为金属材料，两者之间的黏合力不佳，且两者的导电性亦有明显差异。藉由形成缓冲层130，可改善第一导电材料与第二导电材料121之间的黏合力，且可避免电阻值的急遽变化。
请参照图1I，进行平坦化制作工艺，移除部分的第二导电材料121，以形成第二接触部件140于自对准接触孔125中，并分别形成栅极接触插塞142及源极/漏极接触插塞144于栅极接触孔135及源极/漏极接触孔133中。
如图1I所示，第二接触部件140的底表面高于第一栅极结构的顶表面。第二接触部件140与金属栅极106均包括导电性良好的金属材料。因此，若第二接触部件140与第一栅极结构的距离太近，则两者在操作时容易发生电性干扰。
请参照图1J，在数组区10与周边区20中形成第四绝缘层122。在一些实施例中，第四绝缘层122可使用与第三绝缘层114相同的材料。在本实施例中，第四绝缘层122为氮化物(例如，氮化硅)。
请参照图1K，形成第五绝缘层124于第四绝缘层122之上。在一些实施例中，第五绝缘层124可使用与第二绝缘层112相同的材料。在本实施例中，第五绝缘层124为氧化物(例如，氧化硅)。
接着，形成图案化罩幕层(未绘示于图中)于数组区10的第五绝缘层124上，并进行第四蚀刻制作工艺，以移除部分的第五绝缘层124及部分的第四绝缘层122，并在第五绝缘层124中形成多个孔洞145于第二接触部件140的顶表面上。每一个孔洞145位于一个第二接触部件140上，且每一个孔洞145皆暴露出一个第二接触部件140的一部分顶表面，并使第四绝缘层122具有向上逐渐缩窄的剖面轮廓，如图1K所示。
在进行第四蚀刻制作工艺之前，可在周边区20形成保护层(未绘示于图中)，以避免第四蚀刻制作工艺对周边区20的第五绝缘层124造成损伤。在进行第四蚀刻制作工艺之后，可移除周边区20上的保护层，以暴露出第五绝缘层124。如此一来，即可得到如图1K所示的结构。
第四蚀刻制作工艺可为干式蚀刻、湿式蚀刻或上述的组合。第四蚀刻制作工艺对于第五绝缘层124与第四绝缘层122可具有合适的蚀刻选择性，因此可在孔洞145中保留部分的第四绝缘层122。换言之，可使位于孔洞145底部的第四绝缘层122具有朝向孔洞145内延伸的凸出部分。
在一些实施例中，在第四蚀刻制作工艺的期间，第五绝缘层124的蚀刻速率R4对第四绝缘层122的蚀刻速率R5的比率R4/R5为2-30。在一些实施例中，R4/R5为5-20。在另一些实施例中，R4/R5为10-15。
在一些实施例中，第四蚀刻制作工艺为湿式蚀刻制作工艺，且第四绝缘层122具有向上逐渐缩窄的剖面轮廓，如图1K所示。如此的第四绝缘层122可有助于大幅改善存储器装置的良率，此部分将于下文中详细讨论。
请参照图1L，形成电容结构160于孔洞145中，其中电容结构160的底表面直接接触第二接触部件140的顶表面，以使电容结构160与第二接触部件140形成电性连接。电容结构160可利用现有的方法形成，在此不再详述。
图2为图1K中区域R的放大剖面示意图。请同时参照图1K与图2，第二接触部件140可包括第一部分、第二部分及第三部分。第一部分(即，上部分)自第四绝缘层122的底表面122B向下延伸。第二部分(即，下部分)，自缓冲层130的顶表面向上延伸。第三部分(即，中段部分)位于第一部分与第二部分之间，并且邻接于第一部分与第二部分，其中第三部分朝向第二部分逐渐缩窄。
第二接触部件140的第二部分位于两个第一栅极结构之间。若第二部分的宽度太宽，则第二接触部件140与第一栅极结构的距离太近，容易导致操作的错误。为了避免这样的操作错误，可增厚位于第二接触部件140下部分与金属栅极106之间的第一绝缘层108。然而，由于第一绝缘层108变得较厚，将导致两个第一栅极结构之间的距离变大。换言之，若第二部分的宽度太宽，则无法缩小第一栅极结构之间的距离。如此一来，将无法降低临界尺寸，而不利于存储器装置的小型化。
另一方面，在形成孔洞145的第四蚀刻制作工艺中，第二接触部件140可作为蚀刻停止层，而保护第二绝缘层112及第三绝缘层114不会被第四蚀刻制作工艺移除。然而，由于孔洞145的宽度与第二接触部件140的宽度相近。若进行第四蚀刻制作工艺时第二接触部件140的位置与孔洞145的位置未对准，则第四蚀刻制作工艺可能会移除位于第二接触部件140两侧的第二绝缘层112及第三绝缘层114。接着，当用以形成电容结构的导电材料填入孔洞145时，这些导电材料会填入第二绝缘层112及第三绝缘层114中。如此一来，将造成存储器装置的操作错误，进而导致最终产品的良率下降。这样的问题，在临界尺寸缩小时，会更为严重。此外，若要非常精准地对准第二接触部件140的位置与孔洞145的位置，其制作工艺难度非常高且可能耗费额外的时间与成本。
因应前述问题，本发明的第二接触部件140具有宽度较窄的第二部分，因此，可有利于降低临界尺寸与存储器装置的小型化。另一方面，由于第二接触部件140具有宽度较宽的第一部分，可使第二接触部件140与孔洞145的对准变得较为容易(亦即，操作窗口(process window)较大)，进而改善最终产品的良率。因此，能够有助于改善存储器装置的良率与临界尺寸的平衡。
请同时参照图1C与图2，在第一蚀刻制作工艺后，第三绝缘层114的宽度为W3。在第二蚀刻制作工艺后，第二绝缘层112的宽度W2实质上相等于第三绝缘层114的宽度W3。另一方面，由于第二蚀刻制作工艺几乎不会减少第一绝缘层108的宽度，因此，第一绝缘层108的宽度W1大于第二绝缘层112的宽度W2。如此一来，对第二蚀刻制作工艺所形成的自对准接触孔125而言，下部分的宽度W6小于上部分的宽度W7。
第二接触部件140的形状是对应且相同于自对准接触孔125的形状。因此，藉由控制第二蚀刻制作工艺的参数条件，即可轻易调整自对准接触孔125(或第二接触部件140)的形状。如此一来，可减少光罩的使用及微影制作工艺的实施次数，进而简化制作工艺并且降低生产成本。
换言之，如图2所示，第二接触部件140的顶表面的宽度W7对第二接触部件140的底表面的宽度W6具有一比率W7/W6，可藉由将W7/W6调整至特定的范围，而改善存储器装置的良率与临界尺寸的平衡。在一些实施例中，W7/W6为1.1-1.5。在一些实施例中，W7/W6为1.2-1.4。在另一些实施例中，W7/W6为1.3。
在一些实施例中，第四蚀刻制作工艺为湿式蚀刻制作工艺，蚀刻溶液有可能穿过第二接触部件140与第三绝缘层114之间的界面而到达第二绝缘层112。因此，将导致部分的第二绝缘层112被移除，并且产生空洞于第二绝缘层112中。在形成电容结构160时，导电材料可能会填入此空洞中，因而降低第二绝缘层112的绝缘性。如此一来，造成存储器装置的操作错误，进而导致最终产品的良率下降。
请参照图2，第四绝缘层122的底表面的宽度W4大于第三绝缘层114的顶表面的宽度W3。换言之，第四绝缘层122覆盖于第二接触部件140与第三绝缘层114之间的界面上。再者，第四绝缘层122的底表面与第二接触部件140的顶表面齐平且直接接触，如图2所示。由于第四蚀刻制作工艺对第四绝缘层122的蚀刻速率较慢，因此，具有此特定形状的第四绝缘层122可减少甚至完全避免蚀刻溶液穿过界面而到达第二绝缘层112。如此一来，可大幅改善上述存储器装置操作错误的问题。
再者，第四绝缘层122具有向上逐渐缩窄的剖面轮廓，如图2所示。由于孔洞145底部的形状对应于第四绝缘层122的形状，因此，孔洞145的底部具有向下逐渐缩窄的剖面轮廓。换言之，孔洞145底部的宽度小于上部分的宽度。
若孔洞145具有从顶部至底部均一的宽度，则难以取得存储器装置的良率与临界尺寸的平衡。更具体而言，若孔洞145的宽度太大，则第二接触部件140与孔洞145的对准变得非常困难，且不利于降低临界尺寸，而不利于存储器装置的小型化。另一方面，若孔洞145的宽度太小，则孔洞145的深宽比太高，难以将形成电容结构160的材料良好地填入孔洞145，进而导致最终产品的良率下降。
由于孔洞145具有宽度较窄的下部分，因此，可有利于第二接触部件140与孔洞145的对准、临界尺寸的降低与存储器装置的小型化。另一方面，由于孔洞145具有宽度较宽的上部分，可使电容结构160的形成(即，孔洞145的填充)变得较为容易，进而改善最终产品的良率。因此，能够有助于改善存储器装置的良率与临界尺寸的平衡。
第四绝缘层122的底表面122B的宽度W4对第四绝缘层122的顶表面122T的宽度W5的比率为W4/W5，如图2所示。换言之，藉由将W4/W5调整至特定的范围，可进一步改善存储器装置的良率与临界尺寸的平衡。在一些实施例中，W4/W5为1.1-3.0。在一些实施例中，W4/W5为1.3-2.5。在另一些实施例中，W4/W5为1.5-2.0。
在图2所绘示的结构中，第四绝缘层122的厚度与剖面轮廓也是影响存储器装置100的良率的重要参数。
请参照图2，第四绝缘层122具有最大厚度T1。若T1太小，则位于孔洞145底部的第四绝缘层122的凸出部分会太薄，而无法有效地阻挡蚀刻溶液与保护第二绝缘层112。反之，若T1太大，则难以藉由第四蚀刻制作工艺移除足够的第四绝缘层122，而形成暴露第二接触部件140的开口。因此，为了改善良率，可将第四绝缘层122的最大厚度T1控制在特定的范围内。在一些实施例中，第四绝缘层的最大厚度T1为10-60nm。在一些实施例中，T1为20-50nm。在另一些实施例中，T1为30-40nm。
请参照图2，第四绝缘层122的侧壁122S与第四绝缘层122的底表面122B具有一夹角θ，且夹角θ可用以描述第四绝缘层122的剖面轮廓。
若夹角θ太小，则表示第四绝缘层122是和缓地缩窄。因此，第四绝缘层122的凸出部分较薄，无法有效地阻挡蚀刻溶液与保护第二绝缘层112。再者，在第四绝缘层122的最大厚度T1相同的条件下，夹角θ较小代表孔洞145所暴露出的第二接触部件140的面积较小(亦即，宽度W8较小)，因此，电容结构160与第二接触部件140之间的电阻值会随之提升，不利于存储器装置100的操作。反之，若夹角θ太大，则表示第四绝缘层122是急遽地缩窄。因此，在第四绝缘层122的最大厚度T1相同的条件下，夹角θ较大代表第四绝缘层122的凸出部分较短(或是较窄)，无法有效地阻挡蚀刻溶液与保护第二绝缘层112及第三绝缘层114。再者，夹角θ较大代表孔洞145所暴露出的第二接触部件140的面积较大(亦即，宽度W8较大)，第二接触部件140与孔洞145的对准变得困难，不利于改善最终产品的良率。因此，为了改善良率，可将夹角θ控制在特定的范围内。在一些实施例中，夹角θ为20-60度。在另一些实施例中，θ为30-50度。
此外，在一些实施例中，是先藉由第二蚀刻制作工艺形成宽度较小的开口127后，再藉由第三蚀刻制作工艺增加开口127的上部分宽度，以形成源极/漏极接触孔133。由于源极/漏极接触孔133的下部分的宽度较小，可减少占用基板102的可用面积，有利于存储器装置的小型化。另一方面，源极/漏极接触孔133的上部分的宽度较大，可使第二导电材料121的填充变得较为容易，并且可减少在源极/漏极接触插塞144中形成空洞。有利于降低源极/漏极接触插塞144的电阻值。在本案中，藉由第二蚀刻制作工艺与第三蚀刻制作工艺，可简单地形成具有上述剖面轮廓的源极/漏极接触插塞144。相较于现有技术，可简化制作工艺的步骤并降低生产成本。
本发明的一些实施例提供一种存储器装置，请参照图1L，本发明的存储器装置100可包括基板102，其具有数组区10及周边区20。在数组区10中，多个第一栅极结构形成于基板102上，以及多层绝缘结构，形成于这些第一栅极结构上。此多层绝缘结构由下而上依序包括第一绝缘层108、第二绝缘层112、第三绝缘层114及第四绝缘层122。第一绝缘层108形成于第一栅极结构上且覆盖第一栅极结构。
请参照图2，第二绝缘层112的宽度W2小于第一绝缘层108的宽度W1。第三绝缘层114的宽度W3相同于第二绝缘层112的宽度W2。第四绝缘层122的底表面的宽度W4大于第三绝缘层112的顶表面的宽度W3。第四绝缘层122的底表面W4的宽度大于第四绝缘层122的顶表面的宽度W5。可藉由选择合适的材料及控制第二蚀刻制作工艺的参数条件而调整第一绝缘层108、第二绝缘层112、第三绝缘层114及第四绝缘层122等各层的厚度的相对关系。
在数组区10中有多个电容接触插塞，每一个电容接触插塞形成于相邻的两个第一栅极结构之间。电容接触插塞由下而上依序包括第一接触部件150、缓冲层130及第二接触部件140。第二接触部件140包括自第四绝缘层的底表面向下延伸的第一部分、自缓冲层130的顶表面向上延伸的第二部分；以及，形成于第一部分与第二部分之间的第三部分。第三部分邻接于第一部分与第二部分，并且朝向第二部分逐渐缩窄。第二接触部件140的顶表面的宽度W7大于第二接触部件140的底表面的宽度W6，如图2所示。
请参照图1L，在数组区10中形成有第五绝缘层124，在第五绝缘层124间形成有多个电容结构160。每一个电容结构160形成于一个电容接触插塞之上，且其位置对应于电容接触插塞的位置。请参照图2，第五绝缘层124的宽度相等于第四绝缘层122的顶表面的宽度W5。电容结构160的底部宽度W8小于第二接触部件140的顶表面的宽度W7。
仍请参照图1L，在周边区20中形成有多个第二栅极结构。栅极接触插塞142形成在第二栅极结构上，且其位置对应于第二栅极结构的位置。两个源极/漏极接触插塞144分别形成在第二栅极结构的两侧。源极/漏极接触插塞144包括上部分及下部分，且上部分的底表面的宽度大于下部分的顶表面的宽度。
如上文所述，在一些实施例中，藉由控制第二接触部件140与第四绝缘层122的剖面轮廓，可大幅改善存储器装置的良率与临界尺寸的平衡。
请参照图2，在一些实施例中，第四绝缘层122具有顶表面122T、底表面122B及侧壁122S。侧壁122S为直线状，且侧壁122S与底表面122B具有一夹角θ。然而，第四绝缘层122的剖面轮廓并不以此为限。
图3为本发明一些实施例的第四绝缘层的剖面示意图。图3的第四绝缘层222具有顶表面222T、底表面222B及侧壁222S，且侧壁222S与底表面222B具有一夹角θ。请同时参照图2及图3，图3的第四绝缘层222与图2的第四绝缘层122相似，差别在于图3的侧壁222S为向内凹的曲线状。再者，图3的第四绝缘层322的侧壁322S为向外凸的曲线状。此外，图3的第四绝缘层422的侧壁422S为不规则的锯齿状。图2及图3所绘示的第四绝缘层的剖面轮廓仅用于说明，并非用以限定本发明。因此，第四绝缘层的侧壁的剖面轮廓可为直线状、曲线状、锯齿状、不规则状或上述的组合。
综上所述，本发明的一些实施例提供一种可改善良率与临界尺寸的存储器装置。再者，本发明的一些实施例提供一种低成本及高效率的制造方法，可用以形成良率与临界尺寸均获得改善的存储器装置。
具体而言，本发明实施例所提供的存储器装置及其制造方法的优点至少包括：
(1)第二接触部件包括宽度较小的下部分，可降低临界尺寸，而有利于存储器装置的小型化。
(2)第二接触部件包括宽度较大的上部分，可使第二接触部件与电容结构的对准较为容易(增加操作窗口)，进而改善最终产品的良率。
(3)电容结构包括向下逐渐缩窄的下部分，可更进一步增加操作窗口，进而改善最终产品的良率。
(4)第四绝缘层覆盖于第三绝缘层与第二接触部件的界面上，且第四绝缘层的底表面的宽度大于第三绝缘层的顶表面的宽度，可有效地阻挡蚀刻溶液与保护第二绝缘层，更进一步改善最终产品的良率。
(5)第四绝缘层具有向上逐渐缩窄的剖面轮廓，可有效地阻挡蚀刻溶液与保护第二绝缘层112，并且可使第二接触部件与电容结构的对准较为容易，可大幅改善最终产品的良率。
(6)藉由选择合适的材料及控制第二蚀刻制作工艺的参数条件，即可调整第一绝缘层、第二绝缘层、第三绝缘层及第四绝缘层等各层的厚度的相对关系。因此，不需要复杂的制作工艺步骤，即可形成具有不同宽度的绝缘层。如此一来，可降低生产所耗费的时间与成本。
(6)本发明实施例所提供的存储器装置的制造方法可轻易地整合至既有的存储器装置制作工艺中，而不需额外更换或修改生产设备。可在降低制作工艺复杂度及生产成本的前提下，有效地改善存储器装置的良率与临界尺寸。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当以本发明权利要求范围所界定者为准。

Claims (16)

1.一种存储器装置，其特征在于，所述的存储器装置包括：
一基板，其中所述的基板包括一数组区及一周边区；
两个第一栅极结构，形成于所述的数组区中；
一多层绝缘结构，形成于所述第一栅极结构上，其中所述的多层绝缘结构包括：
一第一绝缘层，形成于所述的第一栅极结构上，且覆盖所述的第一栅极结构；
一第二绝缘层，形成于所述的第一绝缘层上，其中所述的第二绝缘层的宽度小于所述的第一绝缘层的宽度；
一第三绝缘层，形成于所述的第二绝缘层上，其中所述的第三绝缘层的宽度相同于所述的第二绝缘层的宽度；以及
一第四绝缘层，形成于所述的第三绝缘层上，其中所述的第四绝缘层的底表面的宽度大于所述的第三绝缘层的顶表面的宽度，且所述的第四绝缘层的所述的底表面与所述的第三绝缘层的所述的顶表面齐平且直接接触；以及
一电容接触插塞，形成于所述的第一栅极结构之间，其中所述的电容接触插塞包括：
一第一接触部件，形成于所述的基板上且形成于所述的两个第一栅极结构之间；
一第二接触部件，形成于所述的第一接触部件上，其中所述的第二接触部件的顶表面的宽度大于所述的第二接触部件的底表面的宽度，且所述的第四绝缘层的所述的底表面与所述的第二接触部件的所述的顶表面齐平且直接接触，且所述的第二接触部件的所述的底表面高于所述的第一栅极结构的顶表面；以及
一缓冲层，形成于所述的第一接触部件与所述的第二接触部件之间。
2.如权利要求1所述的存储器装置，其特征在于，所述的第四绝缘层具有向上逐渐缩窄的剖面轮廓。
3.如权利要求1所述的存储器装置，其特征在于，所述的第四绝缘层的所述的底表面的宽度对所述的第四绝缘层的顶表面的宽度的比率为1.1-3.0。
4.如权利要求1所述的存储器装置，其特征在于，所述的第四绝缘层的一侧壁与所述的第四绝缘层的所述的底表面具有一夹角为20度-60度。
5.如权利要求4所述的存储器装置，其特征在于，所述的第四绝缘层的所述的侧壁为直线状、曲线状、锯齿状或不规则状。
6.如权利要求1所述的存储器装置，其特征在于，所述第四绝缘层的最大厚度为10-60nm。
7.如权利要求1所述的存储器装置，其特征在于，所述的第二接触部件包括：
一第一部分，自所述的第四绝缘层的所述的底表面向下延伸；
一第二部分，自所述的缓冲层的顶表面向上延伸；以及
一第三部分，形成于所述的第一部分与所述的第二部分之间，并且邻接于所述的第一部分与所述的第二部分，其中所述的第三部分朝向所述的第二部分逐渐缩窄。
8.如权利要求4所述的存储器装置，其特征在于，所述的第二接触部件的所述的顶表面的宽度对所述的第二接触部件的所述的底表面的宽度的比率为1.1-1.5。
9.如权利要求1所述的存储器装置，其特征在于，所述的第二绝缘层的材料不同于所述的第一绝缘层的材料，且所述的第二绝缘层的材料不同于所述的第三绝缘层的材料。
10.如权利要求9所述的存储器装置，其特征在于，所述的第一绝缘层为氮化物，所述的第二绝缘层为氧化物，所述的第三绝缘层为氮化物，且所述的第四绝缘层为氮化物。
11.如权利要求1所述的存储器装置，其特征在于，所述的存储器装置更包括：
一第五绝缘层，形成于所述的第四绝缘层上，其中所述的第五绝缘层的材料不同于所述的第四绝缘层的材料；以及
一电容结构，形成于所述的电容接触插塞上。
12.如权利要求1所述的存储器装置，其特征在于，所述的存储器装置更包括：
一第二栅极结构，形成于所述的周边区中；
一栅极接触插塞，形成于所述的第二栅极结构上；
一源极/漏极接触插塞，形成于所述的基板上，其中所述的源极/漏极接触插塞包括一上部分及一下部分，且上部分的底表面的宽度大于下部分的顶表面的宽度。
13.一种存储器装置的制造方法，其特征在于，所述的方法包括：
提供一基板，其中所述的基板包括一数组区及一周边区；
形成两个第一栅极结构于所述的数组区中；
形成一多层绝缘结构于所述的第一栅极结构上，其中所述的多层绝缘结构包括：
一第一绝缘层，形成于所述的第一栅极结构上，且覆盖所述的第一栅极结构；
一第二绝缘层，形成于所述的第一绝缘层上，其中所述的第二绝缘层的宽度小于所述的第一绝缘层的宽度；
一第三绝缘层，形成于所述的第二绝缘层上，其中所述的第三绝缘层的宽度相同于所述的第二绝缘层的宽度；以及
一第四绝缘层，形成于所述的第三绝缘层上，其中所述的第四绝缘层的底表面的宽度大于所述的第三绝缘层的顶表面的宽度，且所述的第四绝缘层的所述的底表面与所述的第三绝缘层的所述的顶表面齐平且直接接触；以及
形成一电容接触插塞于所述的第一栅极结构之间，其中所述的电容接触插塞包括：
一第一接触部件，形成于所述的基板上且形成于所述的两个第一栅极结构之间；
一第二接触部件，形成于所述的第一接触部件上，其中所述的第二接触部件的顶表面的宽度大于所述的第二接触部件的底表面的宽度，且所述的第四绝缘层的所述的底表面与所述的第二接触部件的所述的顶表面齐平且直接接触，且所述的第二接触部件的所述的底表面高于所述的第一栅极结构的顶表面；以及
一缓冲层，形成于所述的第一接触部件与所述的第二接触部件之间。
14.如权利要求13所述的存储器装置的制造方法，其特征在于，形成所述的多层绝缘结构包括：
在所述的数组区中形成所述的第二绝缘层，以覆盖所述的第一栅极结构及所述的第一绝缘层，其中所述的第二绝缘层具有一平坦的顶表面；
形成所述的第三绝缘层于所述的第二绝缘层上，其中所述的第三绝缘层在所述的数组区中具有均一的厚度；
进行一第一蚀刻制作工艺，以将所述的第三绝缘层图案化，其中图案化后的所述的第三绝缘层的宽度小于其下方的所述的第一绝缘层的宽度；
以图案化后的所述的第三绝缘层为罩幕，进行一第二蚀刻制作工艺，以移除部分的所述的第二绝缘层，并形成一开口于所述的第一栅极结构之间；
填入一导电材料于所述的开口中，以形成所述的第二接触部件；
形成所述的第四绝缘层于所述的第三绝缘层及所述的第二接触部件上；以及
进行一第三蚀刻制作工艺，以移除部分的所述的第四绝缘层，并暴露出部分的所述的第二接触部件的所述的顶表面。
15.如权利要求14所述的存储器装置的制造方法，其特征在于，在所述的第二蚀刻制作工艺中，所述的第二绝缘层的蚀刻速率对所述的第一绝缘层的蚀刻速率之比率为5-50。
16.如权利要求14所述的存储器装置的制造方法，其特征在于，在形成所述的第四绝缘层之后，更包括：
形成一第五绝缘层于所述的第四绝缘层上；
进行所述的第三蚀刻制作工艺，以移除部分的所述的第四绝缘层及第五绝缘层，并在所述的第五绝缘层中形成一孔洞于所述的第二接触部件的所述的顶表面上；以及
形成一电容结构于所述的孔洞中，其中所述的电容结构的底表面直接接触所述的第二接触部件的所述的顶表面。
CN201711088409.3A 2017-11-08 2017-11-08 存储器装置及其制造方法 Active CN109755245B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711088409.3A CN109755245B (zh) 2017-11-08 2017-11-08 存储器装置及其制造方法
US16/170,696 US10593676B2 (en) 2017-11-08 2018-10-25 Memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711088409.3A CN109755245B (zh) 2017-11-08 2017-11-08 存储器装置及其制造方法

Publications (2)

Publication Number Publication Date
CN109755245A CN109755245A (zh) 2019-05-14
CN109755245B true CN109755245B (zh) 2020-12-01

Family

ID=66328902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711088409.3A Active CN109755245B (zh) 2017-11-08 2017-11-08 存储器装置及其制造方法

Country Status (2)

Country Link
US (1) US10593676B2 (zh)
CN (1) CN109755245B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023507038A (ja) * 2020-08-14 2023-02-20 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製造方法
CN114496927B (zh) * 2020-10-26 2024-06-11 长鑫存储技术有限公司 半导体结构及其形成方法
CN114446884B (zh) * 2020-11-02 2024-05-21 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US5688713A (en) * 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
TW468273B (en) * 1997-04-10 2001-12-11 Hitachi Ltd Semiconductor integrated circuit device and method for manufacturing the same
US6074908A (en) * 1999-05-26 2000-06-13 Taiwan Semiconductor Manufacturing Company Process for making merged integrated circuits having salicide FETS and embedded DRAM circuits
JP4368085B2 (ja) * 2002-01-08 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
TW584923B (en) * 2003-04-10 2004-04-21 Nanya Technology Corp Bit line contact and method for forming the same
KR100672816B1 (ko) * 2004-03-16 2007-01-22 삼성전자주식회사 반도체 메모리 장치의 캐패시터 형성방법
TW201007885A (en) 2008-07-18 2010-02-16 Nec Electronics Corp Manufacturing method of semiconductor device, and semiconductor device
JP2011040421A (ja) 2009-08-06 2011-02-24 Elpida Memory Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN109755245A (zh) 2019-05-14
US20190139961A1 (en) 2019-05-09
US10593676B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
US9123774B2 (en) Semiconductor devices and methods of fabricating the same
CN107275283B (zh) 半导体器件及其制造方法
US9087844B2 (en) Semiconductor device and fabricating method thereof
CN109216359B (zh) 存储器装置及其制造方法
US10056375B2 (en) Semiconductor device and method for fabricating the same
KR102495914B1 (ko) 반도체 소자
CN109755245B (zh) 存储器装置及其制造方法
US9293336B2 (en) Semiconductor device and method of fabricating the same
KR20120048791A (ko) 수직형 반도체 소자 제조 방법
TWI660464B (zh) 記憶體裝置及其製造方法
US11830567B2 (en) Integrated circuit device
US7709375B2 (en) Semiconductor device including contact pattern and method for fabricating the same
CN212810271U (zh) 半导体结构
CN110610922B (zh) 接触结构及其形成方法
US6812096B2 (en) Method for fabrication a flash memory device having self-aligned contact
US7030011B2 (en) Method for avoiding short-circuit of conductive wires
US11658112B2 (en) Semiconductor structure and fabrication method thereof
CN110277362B (zh) 半导体结构及其形成方法
US8685852B2 (en) Method of forming metal line of semiconductor device
KR20000004548A (ko) 반도체 소자의 콘택 형성방법
US20070010089A1 (en) Method of forming bit line of semiconductor device
KR20230067339A (ko) 집적회로 소자
CN114242687A (zh) 半导体器件及其形成方法
KR101204925B1 (ko) 반도체 소자의 형성 방법
KR20070015778A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant