CN100468695C - 改善多晶硅缺陷的方法 - Google Patents

改善多晶硅缺陷的方法 Download PDF

Info

Publication number
CN100468695C
CN100468695C CNB2006101190583A CN200610119058A CN100468695C CN 100468695 C CN100468695 C CN 100468695C CN B2006101190583 A CNB2006101190583 A CN B2006101190583A CN 200610119058 A CN200610119058 A CN 200610119058A CN 100468695 C CN100468695 C CN 100468695C
Authority
CN
China
Prior art keywords
polysilicon
interlayer dielectric
dielectric layer
layer
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101190583A
Other languages
English (en)
Other versions
CN101197310A (zh
Inventor
杨芸
杨振良
金贤在
王刚宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101190583A priority Critical patent/CN100468695C/zh
Priority to US11/852,936 priority patent/US20080132076A1/en
Publication of CN101197310A publication Critical patent/CN101197310A/zh
Application granted granted Critical
Publication of CN100468695C publication Critical patent/CN100468695C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种改善多晶硅缺陷的方法，包括下列步骤：在硅基底上形成氧化硅层；在氧化硅层中形成多晶硅插塞，所述多晶硅插塞贯穿氧化硅层；在氧化硅层上形成氮化硅层，且覆盖多晶硅插塞；在氮化硅层上形成层间介质层；蚀刻多晶硅插塞上方的层间介质层，形成开口；蚀刻开口处的氮化硅层，露出多晶硅插塞；在开口内填充多晶硅，与多晶硅插塞连通。经过上述步骤，由于氮化硅层的保护，不会产生热标准清洗液1号与多晶硅插塞反应；由于氮化硅层是最后被蚀刻掉的，因此就不会产生氮化硅层露出，使后续填充平整。

Description

改善多晶硅缺陷的方法
技术领域
本发明涉及一种半导体存储器件的制作方法，尤其涉及在动态随机存储器电容过程中，改善多晶硅缺陷的方法。
背景技术
动态随机存储器是一种广泛应用的集成电路组件。目前生产线上常见的动态随机存储器大多是由一晶体管和一电容器所构成。电容器是用来储存电荷以提供电子信息的，其应具有足够大的电容量，方可避免数据的流失并减低充电更新的频率。
集成电路制作工艺中集成度的不断增加，提升动态随机存储器的集成密度已成为趋势，然而，动态随机存取存储器存储单元的密度越高，电容器在动态随机存取存储器存储单元所能利用的面积就越小。为了在电容器的面积减小的同时，仍能维持可靠的性能，因此在电容器所占的面积缩小的同时，仍能维持每个电容器的电容量是很重要的。为了提高电容器的电容量，理论上可从：(1)增加储存电极的表面积，(2)提高介电层的介电常数，(3)减小介电层的厚度几个方向着手。近来，还发展出三维空间的电容器结构用以增加存储单元电容量，例如：双叠式，鳍状构造，分散堆叠式或皇冠型构造等电容器。此外，在使用多晶硅存储节点时，借助于在此多晶硅层之上形成半球形颗粒的多晶硅层(HSG)，也可以增加电容量。
现有在制作动态随机存储器电容过程中形成多晶硅层的方法请参考美国专利申请US2006197131公开的技术方案。如图1A所示，首先，在硅基底100上形成动态随机存储器的场效应晶体管，包括栅极104、漏极105和源极106，其中，栅极104上有顶盖层103，并且在栅极104侧壁形成有间隙壁107，顶盖层103与间隙壁107的材料为氮化硅；然后，用化学气相沉积法在硅基底100上形成氧化硅层108；用化学气相沉积法在氧化硅层108上形成氮化硅层110。
如图1B所示，用旋涂法在氮化硅层110上形成第一光阻层(未图示)，经过曝光和显影工艺后，在第一光阻层上形成开口图形，所述开口图形与源极106对应；以第一光阻层为掩膜，蚀刻氮化硅层110和氧化硅层108至露出硅基底100，在源极106处形成接触窗开口112；去除第一光阻层111；用化学气相沉积法在氮化硅层110上形成多晶硅层114，且将多晶硅层114填充满接触窗开口112。
如图1C所示，用化学机械抛光法研磨多晶硅层114至露出氮化硅层110，在接触窗开口112是形成多晶硅插塞115；用化学气相沉积法在氮化硅层110上形成第一层间介质层116，第一层间介质层116的材料为硼磷硅酸盐玻璃(BPSG)；然后再用化学气相沉积法在第一层间介质层116上形成第二层间介质层118，第二层间介质层的材料为正硅酸乙酯层(TEOS)。
如图1D所示，用旋涂法在正硅酸乙酯层118上形成图案化第二光阻层(未图示)；以第二光阻层为掩膜，首先用干法蚀刻法蚀刻第二层间介质层118、第一层间介质层116和氮化硅层110至露出氧化硅层108，形成开口119与多晶硅插塞115连通；由于干法蚀刻对硼磷硅酸盐玻璃和正硅酸乙酯的蚀刻速率不一样，对硼磷硅酸盐玻璃的蚀刻速率为5000埃/分钟，对正硅酸乙酯的蚀刻速率为7000埃/分钟，造成蚀刻后的第二层间介质层118的开口宽度h2比第一层间介质层116的开口宽度h1宽200埃。
如图1E所示，为了使第一层间介质层116和第二层间介质层118的开口宽度一致，用对正硅酸乙酯和硼磷硅酸盐玻璃的蚀刻选择比为1：10的热标准清洗液1号(HSC1)对第二层间介质层118和第一层间介质层116进行进一步蚀刻；继续用对正硅酸乙酯和硼磷硅酸盐玻璃的蚀刻选择比为1：1的缓冲氧化物蚀刻溶液(BOE)蚀刻第二层间介质层118和第一层间介质层116，以增大开口119的宽度，具体增大30埃～50埃，使存储电极的表面积增大，用以提高电容器的电容量；去除第二光阻层，在开口119中填充满多晶硅，并在多晶硅上形成半球形颗粒的多晶硅层。
如图2A所示，用电子扫描显微镜在放大倍数为150千倍时观察形成开口119后的情况，在将开口119宽度增大时，由于热标准清洗液1号(HSC1)溶液和缓冲氧化物蚀刻溶液(BOE)无法蚀刻氮化硅层，因此能看到在开口119处有氮化硅层(图中椭圆中所示)未被清除，这样会造成后续填充多晶硅时会出现不平整现象。
如图2B所示，用电子扫描显微镜在放大倍数为250千倍时观察形成开口119后的情况，由于在热标准清洗液1号(HSC1)对第二层间介质层118、第一层间介质层116进行蚀刻时，会和多晶硅插塞产生反应，造成多晶硅插塞中产生缺陷(图中椭圆中所示)，导致电学失效。
现有技术由于第一层间介质层的材料是正硅酸乙酯，第二层间介质层的材料是硼磷硅酸盐玻璃，并且干法蚀刻的气体对正硅酸乙酯和硼磷硅酸盐玻璃的蚀刻速率不一致，导致第一层间介质层与第二层间介质层开口宽度不同，因此需要使用热标准清洗液1号(HSC1)将第一层间介质层和第二层间介质层的开口宽度蚀刻至相同，但是热标准清洗液1号(HSC1)会和多晶硅插塞产生反应，造成多晶硅插塞中产生缺陷，进而导致电学失效。同时由于热标准清洗液1号(HSC1)和缓冲氧化物蚀刻溶液(BOE)在对层间介质层进行蚀刻时，由于无法蚀刻氮化硅层，造成氮化硅层残留，进而导致后续薄膜填充时会出现空洞或不平整现象。
发明内容
本发明解决的问题是提供一种改善多晶硅缺陷的方法，防止由于热标准清洗液1号(HSC1)和缓冲氧化物蚀刻溶液(BOE)在对层间介质层进行蚀刻时，由于无法蚀刻氮化硅层，造成氮化硅层残留，进而导致后续薄膜填充时会出现空洞或不平整现象；同时由于热标准清洗液1号(HSC1)会和多晶硅插塞产生反应，造成多晶硅插塞中产生缺陷，进而导致电学失效。
为解决上述问题，本发明提供一种改善多晶硅缺陷的方法，包括下列步骤：在硅基底上形成氧化硅层；在氧化硅层中形成多晶硅插塞，所述多晶硅插塞贯穿氧化硅层；在氧化硅层上形成氮化硅层，且覆盖多晶硅插塞；在氮化硅层上形成层间介质层；蚀刻多晶硅插塞上方的层间介质层，形成开口；蚀刻开口处的氮化硅层，露出多晶硅插塞；在开口内填充多晶硅，与多晶硅插塞连通。
用化学气相沉积方法形成氮化硅层。所述氮化硅层的厚度为400埃～800埃。用干法蚀刻法蚀刻氮化硅层，干法蚀刻采用的气体为CHF3和O2，且CHF3：O2等于15：5。
在氮化硅层上形成第一层间介质层；在第一层间介质层上形成第二层间介质层。
形成第一层间介质层和第二层间介质层的方法是化学气相沉积法，所述第一层间介质层的材料为硼磷硅酸盐玻璃，所述第二层间介质层的材料为正硅酸乙酯。
先用干法蚀刻法对多晶硅插塞上方的第一层间介质层和第二层间介质层进行第一次蚀刻，形成与多晶硅插塞对应的开口；接着用湿法蚀刻对第一层间介质层和第二层间介质层进行第二次蚀刻，使第一层间介质层和第二层间介质层开口宽度一致；最后用湿法蚀刻对第一层间介质层和第二层间介质层进行第三次蚀刻，使开口宽度增大。
第一次蚀刻采用的气体为C4F6和O2。
第二次蚀刻采用的溶液为热标准清洗液1号。
第三次蚀刻采用的溶液为缓冲氧化物蚀刻溶液。
与现有技术相比，本发明具有以下优点：本发明在制作完多晶硅插塞后再形成氮化硅层，在后续蚀刻过程，由于氮化硅层的保护，不会产生热标准清洗液1号(HSC1)与多晶硅插塞反应，进而不会造成多晶硅插塞中产生缺陷，实现电学性能提高；同时由于氮化硅层是最后被蚀刻掉的，因此就不会产生氮化硅层残留，使后续薄膜填充平整。
附图说明
图1A至图1E是现有技术制作动态随机存储器电容过程中形成多晶硅层示意图；
图2A至图2B是用电子扫描显微镜观察现有技术制作的动态随机存储器电容中多晶硅层的缺陷示意图；
图3是本发明改善多晶硅层缺陷的流程图；
图4A至图4F是本发明制作动态随机存储器电容过程中形成多晶硅层示意图；
图5是用电子扫描显微镜观察本发明制作的动态随机存储器电容中多晶硅层的示意图。
具体实施方式
现有技术在制作动态随机存储器电容过程中形成多晶硅层时，由于第一层间介质层的材料是正硅酸乙酯，第二层间介质层的材料是硼磷硅酸盐玻璃，并且干法蚀刻的气体对正硅酸乙酯和硼磷硅酸盐玻璃的蚀刻速率不一致，导致第一层间介质层与第二层间介质层开口宽度不同，因此需要使用热标准清洗液1号(HSC1)将第一层间介质层和第二层间介质层的开口宽度蚀刻至相同，但是热标准清洗液1号(HSC1)会和多晶硅插塞产生反应，造成多晶硅插塞中产生缺陷，进而导致电学失效。同时由于热标准清洗液1号(HSC1)和缓冲氧化物蚀刻溶液(BOE)在对层间介质层进行蚀刻时，由于无法蚀刻氮化硅层，造成氮化硅层残留，进而导致后续薄膜填充时会出现空洞或不平整现象。本发明在制作完多晶硅插塞后再形成氮化硅层，在后续蚀刻过程，由于氮化硅层的保护，不会产生热标准清洗液1号(HSC1)与多晶硅插塞反应，进而不会造成多晶硅插塞中产生缺陷，实现电学性能提高；同时由于氮化硅层是最后被蚀刻掉的，因此就不会产生氮化硅层残留，使后续薄膜填充平整。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图3是本发明改善多晶硅层缺陷的流程图。如图3所示，执行步骤S201在硅基底上形成氧化硅层；S202在氧化硅层中形成多晶硅插塞，所述多晶硅插塞贯穿氧化硅层；S203在氧化硅层上形成氮化硅层，且覆盖多晶硅插塞；S204在氮化硅层上形成层间介质层；S205蚀刻多晶硅插塞上方的层间介质层，形成开口；S206蚀刻开口处的氮化硅层，露出多晶硅插塞；S207在开口内填充多晶硅，与多晶硅插塞连通。
图4A至图4F是本发明制作动态随机存储器电容过程中形成多晶硅层示意图。如图4A所示，首先，在硅基底200上形成动态随机存储器的场效应晶体管，包括栅极204、漏极205和源极206，其中，栅极204上有顶盖层203，并且在栅极204侧壁形成有间隙壁207，顶盖层203与间隙壁207的材料为氮化硅；然后，用化学气相沉积法在硅基底200上形成氧化硅层208，氧化硅层208的作用是用来作为器件间的隔离。
形成场效应晶体管的方法为公知技术，首先对在硅基底200中注入离子形成阱；然后在炉管中通入氧气氧化硅基底200形成栅氧化层201；用化学气相沉积法在栅氧化层201上形成多晶硅层，作为栅极204；用低压化学气相沉积法在多晶硅层上形成顶盖层203，便于形成后续的自对准位线接触孔；由栅氧化层201、栅极204和顶盖层203组成的栅极结构；接着以栅极结构为掩膜，在栅极结构两侧的硅基底200中注入离子，形成低掺杂漏极；接着，在栅极结构的侧壁形成间隙壁207；以栅极结构为掩模，在栅极结构两侧的硅基底200中注入离子，进行重掺杂，形成漏极205和源极206。
如图4B所示，用旋涂法在氧化硅层208上形成第一光阻层(未图示)，经过曝光和显影工艺后，在第一光阻层上形成开口图形，所述开口图形与源极206对应；以第一光阻层为掩膜，沿开口图形蚀刻氧化硅层208至露出硅基底200，在源极206处形成接触窗开口212；用灰化和湿法蚀刻法去除第一光阻层；用化学气相沉积法在氧化硅层208上形成多晶硅层214，且将多晶硅层214填充满接触窗开口212。
去除第一光阻层的方法为公知技术，先在温度为100℃～300℃时灰化第一光阻层，由于灰化不能完全去除第一光阻层，因此再用湿法蚀刻法进一步去除第一光阻层的残留。
如图4C所示，用化学机械抛光法研磨多晶硅层214至露出氧化硅层208，在接触窗开口212处形成多晶硅插塞215；用化学气相沉积法在氧化硅层208上形成厚度为400埃～800埃的氮化硅层210，氮化硅层210作为后续蚀刻层间介质层的停止层；用化学气相沉积法在氮化硅层210上形成层间介质层，层间介质层包括第一层间介质层216和第二层间介质层218，其中，第一层间介质层216的厚度为12000埃～15000埃，材料是硼磷硅酸盐玻璃(BPSG)，第二层间介质层218的厚度为5000埃～8000埃，材料为正硅酸乙酯。
本实施例中，氮化硅层210的厚度具体例如400埃、500埃、600埃、700埃或800埃。
本实施例中，第一层间介质层216的厚度具体例如12000埃、13000埃、14000埃或15000埃；第二层间介质层218的厚度具体例如5000埃、6000埃、7000埃或8000埃。
如图4D所示，用旋涂法在第二层间介质层218上形成图案化第二光阻层(未图示)；以第二光阻层为掩膜，首先用干法蚀刻法蚀刻第一层间介质层216和第二层间介质层218至露出氮化硅层210，形成与多晶硅插塞215对应的开口219；由于干法蚀刻中采用的气体为C4F6和O2，对正硅酸乙酯和硼磷硅酸盐玻璃的蚀刻速率不一样，其中对硼磷硅酸盐玻璃的蚀刻速率为5000埃/分钟，对正硅酸乙酯的蚀刻速率为7000埃/分钟，从而造成蚀刻后的第二层间介质层218中的开口宽度h2比第一层间介质层216的开口宽度h1宽200埃。
本实施例中，干法蚀刻第一层间介质层216和第二层间介质层218所采用的气体C4F6和O2的比例为30：24。
如图4E所示，为了使第一层间介质层216和第二层间介质层218的开口宽度一致，接着用对正硅酸乙酯和硼磷硅酸盐玻璃的蚀刻选择比为1：10的热标准清洗液1号(HSC1)对第二层间介质层218和第一层间介质层216进行湿法蚀刻，使第二层间介质层218和第一层间介质层216的开口宽度一致；继续用对正硅酸乙酯和硼磷硅酸盐玻璃的蚀刻选择比为1：1的和缓冲氧化物蚀刻溶液(BOE)蚀刻第二层间介质层218和第一层间介质层216，以增大开口219的宽度，具体增大30埃～50埃，使存储电极的表面积增大，用以提高电容器的电容量。
本实施例中，用热标准清洗液1号(HSC1)对第二层间介质层218和第一层间介质层216进行湿法蚀刻所用时间为150秒～250秒，具体例如150秒、170秒、190秒、210秒、230秒或250秒。
本实施例中，用缓冲氧化物蚀刻溶液(BOE)蚀刻第二层间介质层218和第一层间介质层216所用时间的为10秒～50秒、具体例如10秒、20秒、30秒、40秒或50秒。
如图4F所示，用干法蚀刻法蚀刻氮化硅层210，使多晶硅插塞215露出；用灰化和湿法蚀刻法去除第二光阻层；在开口219中填充满多晶硅，与多晶硅插塞215连通，在多晶硅上形成半球形颗粒的多晶硅层，所述的半球形颗粒的多晶硅层，也可以增加电容量。
去除第二光阻层的方法为公知技术，先在温度为100℃～300℃时灰化第二光阻层，由于灰化不能完全去除第二光阻层，因此再用湿法蚀刻法进一步去除第二光阻层的残留。
本实施例中，干法蚀刻法蚀刻氮化硅层210所采用的气体为CHF3和O2，且CHF3：O2等于15：5。
图5是用电子扫描显微镜观察本发明制作的动态随机存储器电容中多晶硅层的示意图。如图5所示，用扫描电子显微镜在放大倍数为250千倍时观察动态随机存储器电容的形貌，由于氮化硅层是在形成多晶硅插塞后再形成的，因此在用热标准清洗液1号(HSC1)蚀刻层间介质层时，由于氮化硅层对多晶硅插塞的保护，热标准清洗液1号(HSC1)不会和多晶硅插塞产生反应，因此观察到多晶硅插塞315上没有任何缺陷；同时由于形成开口以后再蚀刻氮化硅层，所以能将开口处(椭圆中所示)的氮化硅层全部去除，不会产生氮化硅层残留，因此使后续填充多晶硅时会出现不平整现象。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (13)

1.一种改善多晶硅缺陷的方法，包括下列步骤:
a.在硅基底上形成氧化硅层；
b.在氧化硅层中形成多晶硅插塞，所述多晶硅插塞贯穿氧化硅层；
c.在氧化硅层上形成氮化硅层，且覆盖多晶硅插塞；
d.在氮化硅层上形成层间介质层；
e.蚀刻多晶硅插塞上方的层间介质层，形成开口；
f.蚀刻开口处的氮化硅层，露出多晶硅插塞；
g.在开口内填充多晶硅，与多晶硅插塞连通。
2.根据权利要求1所述的改善多晶硅缺陷的方法，其特征在于:用化学气相沉积方法形成氮化硅层。
3.根据权利要求2所述的改善多晶硅缺陷的方法，其特征在于:所述氮化硅层的厚度为400埃～800埃。
4.根据权利要求3所述的改善多晶硅缺陷的方法，其特征在于:用干法蚀刻法蚀刻氮化硅层。
5.根据权利要求4所述的改善多晶硅缺陷的方法，其特征在于:干法蚀刻采用的气体为CHF3和O2，且CHF3:O2等于15:5。
6.根据权利要求1所述的改善多晶硅缺陷的方法，其特征在于:步骤d包括:
在氮化硅层上形成第一层间介质层；
在第一层间介质层上形成第二层间介质层。
7.根据权利要求6所述的改善多晶硅缺陷的方法，其特征在于:形成第一层间介质层和第二层间介质层的方法是化学气相沉积法。
8.根据权利要求7所述的改善多晶硅缺陷的方法，其特征在于:所述第一层间介质层的材料为硼磷硅酸盐玻璃。
9.根据权利要求8所述的改善多晶硅缺陷的方法，其特征在于:所述第二层间介质层的材料为正硅酸乙酯。
10.根据权利要求6所述的改善多晶硅缺陷的方法，其特征在于:步骤e包括:
先用干法蚀刻法对多晶硅插塞上方的第一层间介质层和第二层间介质层进行第一次蚀刻，形成与多晶硅插塞对应的开口；
接着用湿法蚀刻法对第一层间介质层和第二层间介质层进行第二次蚀刻，使第一层间介质层和第二层间介质层开口宽度一致；
用湿法蚀刻法对第一层间介质层和第二层间介质层进行第三次蚀刻，使开口宽度增大。
11.根据权利要求10所述的改善多晶硅缺陷的方法，其特征在于:第一次蚀刻采用的气体为C4F6和O2。
12.根据权利要求10所述的改善多晶硅缺陷的方法，其特征在于:第二次蚀刻采用的溶液为热标准清洗液1号。
13.根据权利要求10所述的改善多晶硅缺陷的方法，其特征在于:第三次蚀刻采用的溶液为缓冲氧化物蚀刻溶液。
CNB2006101190583A 2006-12-04 2006-12-04 改善多晶硅缺陷的方法 Expired - Fee Related CN100468695C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2006101190583A CN100468695C (zh) 2006-12-04 2006-12-04 改善多晶硅缺陷的方法
US11/852,936 US20080132076A1 (en) 2006-12-04 2007-09-10 Method for avoiding polysilicon defect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101190583A CN100468695C (zh) 2006-12-04 2006-12-04 改善多晶硅缺陷的方法

Publications (2)

Publication Number Publication Date
CN101197310A CN101197310A (zh) 2008-06-11
CN100468695C true CN100468695C (zh) 2009-03-11

Family

ID=39476351

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101190583A Expired - Fee Related CN100468695C (zh) 2006-12-04 2006-12-04 改善多晶硅缺陷的方法

Country Status (2)

Country Link
US (1) US20080132076A1 (zh)
CN (1) CN100468695C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151270A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 沟槽式金属氧化物半导体肖特基势垒器件制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5711851A (en) * 1996-07-12 1998-01-27 Micron Technology, Inc. Process for improving the performance of a temperature-sensitive etch process
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
TW406409B (en) * 1999-03-08 2000-09-21 United Microelectronics Corp Manufacture method of fully automatic alignment transistor and memory
JP4057770B2 (ja) * 2000-10-11 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置
US6653159B2 (en) * 2001-05-11 2003-11-25 Au Optronics Corp. Method of fabricating a thin film transistor liquid crystal display
US6815331B2 (en) * 2001-05-17 2004-11-09 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
JP4911838B2 (ja) * 2001-07-06 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
AU2002353145A1 (en) * 2001-12-13 2003-06-30 Applied Materials, Inc. Self-aligned contact etch with high sensitivity to nitride shoulder
KR100483594B1 (ko) * 2002-12-27 2005-04-15 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100557994B1 (ko) * 2003-07-25 2006-03-06 삼성전자주식회사 매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법
KR100555512B1 (ko) * 2003-07-31 2006-03-03 삼성전자주식회사 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
JP2005064119A (ja) * 2003-08-08 2005-03-10 Renesas Technology Corp 半導体装置の製造方法
JP4499390B2 (ja) * 2003-09-09 2010-07-07 パナソニック株式会社 半導体装置及びその製造方法
KR100611777B1 (ko) * 2003-12-22 2006-08-11 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100546406B1 (ko) * 2004-04-10 2006-01-26 삼성전자주식회사 상변화 메모리 소자 제조 방법
KR100568257B1 (ko) * 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
TWI281231B (en) * 2004-12-20 2007-05-11 Hynix Semiconductor Inc Method for forming storage node of capacitor in semiconductor device
KR100718255B1 (ko) * 2005-03-05 2007-05-15 삼성전자주식회사 디램 장치 및 그 제조 방법
US7575990B2 (en) * 2005-07-01 2009-08-18 Macronix International Co., Ltd. Method of forming self-aligned contacts and local interconnects
KR100661217B1 (ko) * 2005-12-29 2006-12-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US20080014739A1 (en) * 2006-06-28 2008-01-17 Texas Instruments Incorporated Silicon nitride/oxygen doped silicon carbide etch stop bi-layer for improved interconnect reliability

Also Published As

Publication number Publication date
CN101197310A (zh) 2008-06-11
US20080132076A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
US5895250A (en) Method of forming semicrown-shaped stacked capacitors for dynamic random access memory
US5907782A (en) Method of forming a multiple fin-pillar capacitor for a high density dram cell
US6204141B1 (en) Method of manufacturing a deep trench capacitor
KR100193976B1 (ko) 매립 스트랩을 갖는 반도체 트렌치 커패시터 셀
US20060180843A1 (en) Methods of forming electronic devices including electrodes with insulating spacers thereon
US20070238244A1 (en) Trench-capacitor dram device and manufacture method thereof
US7247537B2 (en) Semiconductor device including an improved capacitor and method for manufacturing the same
US5726086A (en) Method of making self-aligned cylindrical capacitor structure of stack DRAMS
KR100650632B1 (ko) 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법
US7449383B2 (en) Method of manufacturing a capacitor and method of manufacturing a dynamic random access memory device using the same
JP2001077325A (ja) 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法
US20030060005A1 (en) Increased capacitance trench capacitor
US6808980B2 (en) Method of process simplification and eliminating topography concerns for the creation of advanced 1T-RAM devices
CN100468695C (zh) 改善多晶硅缺陷的方法
US6391712B2 (en) Method of forming a storage node of a capacitor that prevents HSG(Hemi-Spherical Grain) bridging
CN1110853C (zh) 动态随机存取存储器的电容的制造方法
US6964898B1 (en) Method for fabricating deep trench capacitor
US6100135A (en) Method of forming a crown-fin shaped capacitor for a high density DRAM cell
US5759891A (en) Increased surface area capacitor via use of a novel reactive ion etch procedure
US6815356B2 (en) Method for forming bottle trench
US6790740B2 (en) Process for filling polysilicon seam
JPH08125142A (ja) 半導体装置の製造方法
US6423611B1 (en) Manufacturing process of capacitor
US20230056584A1 (en) Manufacturing method of semiconductor structure
US6706587B1 (en) Method for forming buried plates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111114

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20181204

CF01 Termination of patent right due to non-payment of annual fee