JP2012256837A5 - 半導体装置 - Google Patents

Claims (2)

1. メモリセルを有するセルアレイと、
   ワード線駆動回路と、
   データ線駆動回路と、を有し、
   前記ワード線駆動回路は、前記セルアレイの下方に配置され、
   前記データ線駆動回路は、前記セルアレイの下方に配置され、
   前記ワード線駆動回路は、前記メモリセルのワード線の延在方向と沿うように配置され、
   前記データ線駆動回路は、前記メモリセルのデータ線の延在方向と沿うように配置されることを特徴とする半導体装置。
2. 請求項１において、
   前記ワード線は、第１のコンタクトホールを介して、前記ワード線駆動回路と電気的に接続され、
   前記データ線は、第２のコンタクトホールを介して、前記データ線駆動回路と電気的に接続され、
   前記第１のコンタクトホールは、前記セルアレイと重なる領域に複数あり、
   前記第２のコンタクトホールは、前記セルアレイと重なる領域に複数あることを特徴とする半導体装置。