JP2012256822A5 - 半導体装置 - Google Patents

Claims (5)

1. 第１の駆動回路と、
   第２の駆動回路と、
   第３の駆動回路と、
   第１のメモリセルと、
   第２のメモリセルと、を有し、
   前記第１の駆動回路は、第１のビット線を駆動する機能を有し、
   前記第２の駆動回路は、第２のビット線を駆動する機能を有し、
   前記第３の駆動回路は、第１のワード線を駆動する機能を有し、
   前記第３の駆動回路は、第２のワード線を駆動する機能を有し、
   前記第１のメモリセルは、第１のトランジスタと、第１の容量素子とを有し、
   前記第１のトランジスタのゲートは、前記第１のワード線と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、前記第１のビット線と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第１の容量素子の電極と電気的に接続され、
   前記第２のメモリセルは、第２のトランジスタと、第２の容量素子とを有し、
   前記第２のトランジスタのゲートは、前記第２のワード線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、前記第２のビット線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第２の容量素子の電極と電気的に接続され、
   前記第１のメモリセルを有するセルアレイは、絶縁膜を介して、前記第１の駆動回路と重なる領域を有し、
   前記第２のメモリセルを有するセルアレイは、前記絶縁膜を介して、前記第２の駆動回路と重なる領域を有することを特徴とする半導体装置。
2. 請求項１において、
   前記第１のトランジスタの活性層は、酸化物半導体を有し、
   前記第２のトランジスタの活性層は、酸化物半島体を有することを特徴とする半導体装置。
3. 請求項１又は請求項２において、
   前記第１の駆動回路乃至前記第３の駆動回路は、それぞれトランジスタを有し、
   前記トランジスタの活性層は、シリコン又はゲルマニウムを有することを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記第１のメモリセルを有する、第１のセルアレイ層と、
   前記第１のセルアレイ層上の、第２のセルアレイ層と、を有することを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記第２のメモリセルを有する、第３のセルアレイ層と、
   前記第３のセルアレイ層上の、第４のセルアレイ層と、を有することを特徴とする半導体装置。