JP2923700B2 - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2923700B2
JP2923700B2 JP3087778A JP8777891A JP2923700B2 JP 2923700 B2 JP2923700 B2 JP 2923700B2 JP 3087778 A JP3087778 A JP 3087778A JP 8777891 A JP8777891 A JP 8777891A JP 2923700 B2 JP2923700 B2 JP 2923700B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
insulating
substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3087778A
Other languages
English (en)
Other versions
JPH0541354A (ja
Inventor
舜平 山崎
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP3087778A priority Critical patent/JP2923700B2/ja
Priority to US07/858,883 priority patent/US5365081A/en
Priority to KR1019920005090A priority patent/KR950006966B1/ko
Publication of JPH0541354A publication Critical patent/JPH0541354A/ja
Priority to US08/273,923 priority patent/US5559042A/en
Priority to US08/666,930 priority patent/US5736439A/en
Priority to US09/012,736 priority patent/US6242759B1/en
Application granted granted Critical
Publication of JP2923700B2 publication Critical patent/JP2923700B2/ja
Priority to US09/750,064 priority patent/US6337236B2/en
Priority to US10/036,480 priority patent/US6589829B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、スイッチンング素子、
集積回路、液晶表示素子等に用いられる薄膜トランジス
タ、薄膜ダイオード等の薄膜半導体装置に関するもので
ある。
【０００２】
【従来の技術】薄膜半導体装置、例えば薄膜トランジス
タや薄膜ダイオードは、液晶表示装置の駆動回路やイメ
ージセンサの増幅回路の様に、絶縁性の基板上に形成で
きる素子として注目されてきたが、半導体基板上に素子
を形成するモノリシック技術においても、素子の集積度
を上げる目的で薄膜トランジスタを使用し、回路の立体
化を図ることが試みられている。このときに使用される
薄膜半導体としては、ポリシリコン等の多結晶材料、ア
モルファスシリコンのような非晶質材料、あるいは両者
の中間に位置し、多結晶としての特性と非晶質としての
特性とを兼ね備えたセミアモルファスシリコンのような
セミアモルファス半導体が使用されている。
【０００３】しかしながら、これらの薄膜半導体のキャ
リヤの移動度が単結晶のものに比べて数分の１から数１
０分の１と著しく小さいため、これらの材料を使用した
薄膜半導体装置の動作速度は著しく小さいものであっ
た。例えば、アモルファスシリコンでは、電子移動度が
１ｃｍ2 ／Ｖｓ以下であり、一般的なポリシリコンでは
電子移動度が１０〜３０ｃｍ2 ／Ｖｓであった。また、
レーザーアニールのごとき、特殊な作製方法によるもの
であっても、２００ｃｍ2 ／Ｖｓが限度であり、これ
は、単結晶珪素の電子移動度１３５０ｃｍ2 ／Ｖｓに比
べると著しく小さい。したがって、薄膜半導体装置は比
較的周波数の低い用途や単結晶半導体の補助的な用途、
例えばスタティックＲＡＭにおける負荷抵抗素子、とし
て使用されるのみであった。
【０００４】薄膜半導体のキャリヤ移動度が低い原因と
しては、例えば、非晶質材料においては結晶の周期性が
短いためキャリヤの散乱が起こりやすく、よってキャリ
ヤの平均自由工程が短いためと考えられる。また、多結
晶材料においては、結晶粒界で異元素の濃度が高くな
り、結晶粒界に障壁が生じ、よって結晶粒界においてキ
ャリヤが無秩序に散乱されるためと考えられる。したが
って、１つ１つの結晶の大きさを大きくすることによっ
て単位長さあたりの粒界の数を減らし、移動度を大きく
することが試みられている。セミアモルファス材料は全
体としては多結晶材料のように周期性の長い部分が大部
分であり、そして、明確な結晶粒界が存在しないため、
粒界におけるキャリヤの散乱は抑えられ、比較的大きな
キャリヤ移動度を示す。しかし、大きな粒径の結晶（長
距離秩序の保たれた領域）を有するセミアモルファス材
料は得ることが難しい。また、大きな粒径のポリシリコ
ンを得ることは簡単であるが、素子の大きさと粒径が同
じ程度であると、素子の特性のばらつきが大きくなり、
実用的ではない。
【０００５】
【発明が解決しようとする課題】本発明が解決しようと
する問題点は、薄膜半導体のキャリヤ移動度を向上せし
めるとともに、薄膜半導体素子に使用するのに適した半
導体材料を提供することである。
【０００６】
【課題を解決しようとする手段】本発明人らは、レーザ
ーアニールによって大きな移動度の材料が得られる原因
について考察を進めていた。すなわち、結晶の大きさが
いづれも同じ、数〜１０μｍ程度であるにも関わらず、
通常の電気炉での熱アニールによる場合では、得られる
電子移動度は３０ｃｍ2 ／Ｖｓであるのに対し、レーザ
ーアニールをおこなったものは２００ｃｍ2 ／Ｖｓであ
った。この原因の１つとしては熱アニールでは、十分長
時間かけてアニールをおこなうため、結晶粒界に異元素
が多く析出するのに対し、レーザーアニール、特にパル
スレーザーを利用するレーザーアニールでは異元素が粒
界へ移動するだけの時間がなく、粒界での障壁の形成が
不完全であることが考えられた。
【０００７】それに加えて、レーザーアニールではレー
ザー照射時に生じたストレスがそのまま保存され、粒界
に何らかの影響を与えていることが考えられた。すなわ
ち、レーザーアニールによって、粒界の接合が密接なも
のとなり、粒界の障壁の幅が小さくなるものと考えた。
【０００８】そして、その仮説を立証するために、図１
に示されるような実験をおこなった。すなわち、半導体
基板１０１上に熱によって収縮する絶縁性の材料の被
膜、例えば、リンガラス、ボロンガラス、リン・ボロン
ガラス、ＡＮガラス、石英ガラスの材料となる被膜を、
プラズマＣＶＤ法やスパッタ法によって形成し、その上
にさらに、薄膜半導体材料の被膜、例えば、ポリシリコ
ンやアモルファスシリコン、セミアモルファスシリコン
の被膜をプラズマＣＶＤ法やスパッタ法によって形成し
た。ここで、熱収縮ということは熱膨張ということとは
別であるということに注意するべきである。後者は、熱
サイクルにおいて可逆性を有するのに対し、前者は熱サ
イクルにおける可逆性を有しない。すなわち、非可逆的
な現象である。したがって、上記の積層工程において
は、熱収縮性被膜が収縮しない十分低い温度に維持する
ことが重要である。
【０００９】そして、半導体被膜と絶縁性被膜とをパタ
ーニングして図１（Ｂ）の状態を得た。その後、これら
を適切な温度で加熱することによって絶縁性被膜を収縮
せしめ、よって、その上の半導体被膜をも収縮せしめ
た。この温度は、下地の絶縁材料によって決定される
が、石英の場合には６００度Ｃぐらいが最適であり、ま
た、この温度においてアモルファスシリコン膜は結晶化
する。この状態で、例えば２４時間維持した。
【００１０】その後、アニールによる結晶の乱れを中和
する目的で、２００〜４００度Ｃで水素気流中で熱アニ
ールをおこない、アニールによってできたポリシリコン
に水素添加をおこなった。そして、この半導体を用いて
ＭＯＳ構造の素子を作製し、電子移動度を測定したとこ
ろ、４０〜６０ｃｍ2 ／Ｖｓの移動度が得られた。この
値は下地が特に熱収縮をおこさない材料上に形成された
場合に比べて、３０〜１００％も大きな値であった。
【００１１】この実験自体がレーザーアニールによって
高い移動度が得られることの直接の証明とはならない
が、下地に特殊な材料を用いることによって上部の半導
体被膜にストレスを加え、移動度を向上せしめることが
可能であることが偶然にも見出されたのである。この実
験をもとに本発明人らは研究を続け、以下の発明に到っ
たのである。
【００１２】基板として用いる材料は半導体でもガラス
材料のような絶縁体でも良い。また、一見矛盾するよう
であるが、後の工程で形成される熱収縮性の絶縁膜が十
分厚い場合には基板の影響は全く無視されうる。したが
って、このような場合には、特に基板はなんであっても
構わない。そして、これらの基板の上に熱収縮性の絶縁
材料、例えば、リンガラス、ボロンガラス、リン・ボロ
ンガラス、ＡＮガラス、石英ガラスの材料となるもの
を、光ＣＶＤ法や、プラズマＣＶＤ法、スパッタ法によ
って堆積する。その際には最初に酸化珪素被膜を形成し
たのち、イオン注入法等の方法によって、リンやボロン
を１０14〜１０18ｃｍ-2、好ましくは１０16〜５×１０
17ｃｍ-2の密度で注入したものを用いてもよい。これら
のガラス材料に水素が１０〜３０原子％含まれている場
合には、比較的熱収縮が大きいことがわかった。また、
これらの絶縁層の厚さとしては、５０〜１０００ｎｍが
適していた。この厚さは上に堆積される半導体被膜の厚
さや、素子の大きさによって決定される。しかしなが
ら、極めて薄い場合には熱収縮の際に基板から剥がれて
しまったり、あるいは基板の影響が大きすぎて収縮しな
かったりする。少なくとも５０ｎｍの厚さは必要であ
る。
【００１３】その後、その上に半導体材料、例えば、ア
モルファスシリコンやポリシリコン、あるいはセミアモ
ルファスシリコンの被膜を１０〜５００ｎｍ形成する。
これらの半導体被膜は水素を含んでいてもいなくても構
わない。また、例えば、アモルファスシリコン被膜を低
温にて形成した後、レーザーアニールによって被膜をポ
リシリコン化してもよい。なぜならば、レーザーアニー
ールでは半導体被膜の表面近傍のみが加熱され、大部分
の絶縁性被膜には熱的な影響がないからであり、特にレ
ーザー光として可視光を使用した場合には、シリコン等
の半導体層ではレーザー光が吸収されるのに対し、絶縁
性層は可視光に対し透明であるので熱的な作用は極めて
小さい。いづれにせよ半導体被膜の形成にあたっては、
下地の絶縁性層の被膜が熱収縮しない温度でおこなう必
要がある。
【００１４】ついで、この半導体被膜と絶縁性被膜とを
パターニングする。パターニングは図２（Ａ）のように
絶縁性被膜を全部除去してしまっても、あるいは同図
（Ｂ）のように、ある深さまで除去してもよいが、いづ
れの場合にも、パターニングによって分離する領域の幅
Ｌと半導体被膜と絶縁性被膜との界面から形成された溝
の底までの深さＴの選択が重要であることがわかった。
本発明人らは、Ｌ／Ｔ＜１０００、好ましくはＬ／Ｔ＜
１００であることが必要であることを見出した。このこ
とは、Ｌが熱収縮する絶縁層の厚さに比べて著しく大き
な場合には熱収縮は、横方向ではなく、縦方向に進行す
るためである。その場合には上に形成された半導体被膜
にはほとんど影響が及ばない。
【００１５】その後、加熱工程によって該絶縁性被膜を
収縮せしめる。このときの温度としては、酸化珪素の場
合には６００〜１０００度Ｃが適しているが、この工程
で同時に半導体被膜も結晶化が起こる。特に高温でアニ
ールすると結晶核が多く発生して結晶の大きさが小さく
なる。そのことを避けるために、最初に５００〜７００
度Ｃ、好ましくは５５０〜６００度Ｃで１２〜７０時
間、例えば５８０度Ｃで３６時間アニールして、アモル
ファスシリコン等のシリコン系材料の結晶化をおこな
い、ついで７００〜１０００度Ｃ、好ましくは７５０〜
８００度Ｃで１２〜７０時間、例えば７８０度Ｃで２４
時間アニールして、絶縁層の収縮をおこなってもよい。
また、これらの熱アニールの雰囲気はアルゴン等の非酸
化性雰囲気や水素等の還元性雰囲気が適していたが、１
０-2ｔｏｒｒ以下の真空中でアニールをおこなうと、特
に絶縁性被膜に水素を多く含んだ材料を用いた場合に顕
著に収縮がおこった。これは、絶縁性被膜中の水素が水
となって外部へ出ていったためと考えられる。このアニ
ールの温度を上げれば熱収縮はより顕著に起こるが、温
度が高すぎると絶縁性材料が溶融する、あるいはガラス
状になって流動性を示すため適切でない。特にリンガラ
ス、ボロンガラアス、リンボロンガラスを用いる場合に
は、ガラス化温度が低いので注意が必要である。
【００１６】図３には本発明を達成するための別の方法
を示した。まず最初に絶縁体もしくは半導体基板上に熱
収縮性絶縁被膜を形成し、それをパターニングして、図
３（Ａ）を得る。さらにその上に半導体被膜を形成して
図３（Ｂ）を得る。そして、熱アニールによって絶縁性
被膜を熱収縮させる。この場合には、図１および図２に
示される場合と異なり、半導体被膜が切断されることが
なく、また基板に半導体被膜が直接接触するので、半導
体被膜の一部を配線として使用する場合、あるいは半導
体基板等の基板と半導体被膜がコンタクトを取る必要が
ある場合には効果的である。
【００１７】図４には、図２および図３で示される本発
明を得るための工程を両方とも含んだ製造方法を示す。
まず、基板４０１上に熱収縮性を有する絶縁材料４０２
ＡおよびＢを選択的に形成し、その上に半導体被膜４０
３を形成する。そして、公知のドライエッチング等のパ
ターニング技術を用いて被膜４０３および４０２Ａ、Ｂ
をエッチングし、図４（Ｂ）を得る。その後、熱アニー
ルによって絶縁性被膜４０２ａ〜ｄを収縮せしめるとと
もに、その上の半導体被膜４０３ａ〜ｄにストレスを及
ぼし、よって高い移動度を示させる。
【００１８】図４（Ｃ）には、この方法によって作製さ
れた素子の例を示す。これは相補型ＭＯＳ（ＣＭＯＳ）
といわれる素子を薄膜トランジスタを用いて形成したも
のであり、単結晶半導体基板４１１上にｐ型の不純物領
域４１２ａ〜ｃが形成され、半導体ゲイト電極４１３
ａ、ｂが設けられている。半導体ゲイトはリンを含むｎ
型半導体を用いるのが一般的である。そして、その上に
熱収縮した絶縁被膜４１４ａ、ｂがあり、さらにその上
にｎ型の半導体領域を有する半導体被膜を形成する。ｎ
型半導体領域のうち、４１５ｂ、ｃは基板上に設けられ
たｎ型の半導体領域に接している。このように４１２ｂ
と４１５ｂ、あるいは４１２ｃと４１３ｃの界面はＰＮ
接合となるが、どちらも十分にドーピングされ、縮退半
導体となっている場合には整流作用はほとんどない。こ
の半導体領域の上には半導体ゲイト４１６ａ、ｂが設け
られている。さらに、層間絶縁膜４１７ａ〜ｅが形成さ
れ、穴開け工程の後に金属電極が、例えばアルミニウ
ム、アルミニウムーシリコン合金、タングステン、モリ
ブテン、あるいはそれらの珪素との合金等の材料によっ
て形成されている。
【００１９】このように、薄膜半導体領域を半導体基板
に接触させることは電極形成を容易にする。図４（ｄ）
は図４（ｃ）の素子の左側の素子の回路図を示す。この
ような多層構造を有する場合には、電極形成のためには
深い穴を形成しなければならないし、その深い穴を通し
て確実なコンタクトをとるためには穴の面積は図４
（Ｃ）の４１８ａおよびｆのように面積を十分大きくす
る必要がある。なぜならば穴が深い場合には、電極用の
被膜を形成する際に穴の側面に電極材料が付着し、穴の
奥まで被膜が形成されることなく穴がふさがってしまう
ことがよくあるからである。この場合にはコンタクトが
確実にとれない。しかしながら、例えば４１８ｂの電極
は比較的穴が浅いため、電極形成部の面積を小さくでき
る。
【００２０】多層構造半導体素子においては半導体基板
までコンタクト穴を形成して、最上層もしくはそれに近
い層の配線とコンタクトをとることは望ましくない。し
たがって、図４Ｃ）の場合にも、実際には、電極４１８
ａ、ｆを設けるかわりに、不純物領域４１２ａ、ｄが、
そのまま配線も兼ねるように設計することにより、該不
純物領域へのコンタクトは不要となり、素子の面積を図
４（Ｃ）に示すものより十分小さくできる。
【００２１】
【実施例】〔実施例１〕抵抗率１０3 Ωｃｍのｐ型の単
結晶珪素基板５０１上に従来の集積回路製造技術を利用
して図５（Ａ）に示すようなｎチャネル型ＭＯＳＦＥＴ
を作製した。すなわち、５０２ａ〜ｃは、いわゆるＬＯ
ＣＯＳ技術、あるいはその他の同様な技術によって形成
された厚い酸化膜からなる素子分離領域（フィールド絶
縁物ともいう）であり、５０３ａおよびｂは、厚さ１０
ｎｍのゲイト絶縁膜５０４ａおよびｂ上に形成された、
厚さ２００ｎｍのゲイト電極であり、リンを１０21ｃｍ
-3程度ドープされたｎ型の珪素である。これらのゲイト
電極は図５（Ｂ’）に示すようにＬ字型をしている。さ
らに、５０５ａ〜ｄは、フィールド絶縁物およびゲイト
電極をマスクとして、自己整合的に（セルフアライン的
に）形成された不純物領域であり、不純物としてリンお
よび砒素をそれぞれ、３×１０ 20ｃｍ-3、１×１０20ｃ
ｍ-3含んでいる。さらに、図５（Ｂ’）に示すように、
不純物領域５０５ａおよびｄは半導体基板上に形成され
た他の素子、および電源と電気的につながっている。ゲ
イト電極の幅は１μｍであった。また、ソース・ドレイ
ン方向の不純物領域の長さは約５μｍであり、チャネル
幅は３μｍであった。
【００２２】ついで、グロー放電プラズマＣＶＤ法によ
って、酸化珪素被膜を厚さ５００ｎｍ堆積した。このと
きの子の作製方法を簡単に説明する。原料ガスとして、
モノシランガス（ＳｉＨ4 ）と水素ガスを用い、高周波
（１３．５６ＭＨｚ）放電によって、モノシランを分解
した。反応時のチャンバー内の圧力は０．１ｔｏｒｒで
あった。また、基板温度は室温、あるいは液体窒素で冷
却した。このようにして得られた酸化珪素膜に含有され
ている水素の料は様々な測定から約３０原子％であるこ
とが明らかになった。そして、酸化珪素膜を公知のドラ
イエッチング技術によってエッチングし、酸化珪素領域
５０６ａおよびｂを形成した。原料ガスとしてはモノシ
ラン以外にもジシランガス（Ｓｉ2Ｈ6 ）も使用でき
る。
【００２３】ついで、スパッタ法によって、厚さ２００
ｎｍのアモルファス珪素膜５０７をその上に形成した。
基板温度は室温、スパッタターゲットは、純度９９．９
９９９９％以上のシリコンターゲットであった。スパッ
タ時の雰囲気はアルゴン１００％で、０．２ｔｏｒｒで
あった。スパッタに使用した電力は１３．５６ＭＨｚの
高周波２００Ｗであった。こうして図５（Ｂ）および
（Ｂ’）を得た。
【００２４】そして、公知のエッチング技術によって珪
素被膜５０７と酸化珪素被膜５０６ａおよびｂを選択的
に除去した。このエッチングによって得られた素子を上
から見たものが図５（Ｃ’）である。珪素被膜が下の基
板もしくはゲイト電極と接してコンタクトを形成してい
る部分は図中の斜線部である。このとき、酸化珪素膜は
２００ｎｍはそのまま残した。その後、基板を、１０-5
ｔｏｒｒの真空中で６００度Ｃに加熱し、その状態を７
０時間保持した。さらに、その状態で温度を２時間かけ
て８００度Ｃまで上昇させ、その状態を３時間保持し
た。この工程によって、アモルファス珪素の結晶化と絶
縁膜の熱収縮を引き起こす。
【００２５】その後、珪素被膜５０７の表面を乾燥した
高温の酸素雰囲気にさらして、厚さ約１０ｎｍの熱酸化
膜を形成した。この酸化膜は後にゲイト絶縁膜として使
用される。この酸化膜のうち、図５（Ｃ’）の５０７ｂ
およびｄの上に形成されたものは除去して下地の珪素被
膜を露出せしめる。さらに、シランの熱分解法によっ
て、その上に多結晶珪素被膜を形成した。多結晶珪素に
はリンを１０20〜１０21ｃｍ-3程度添加して良導電性と
した。そして、これを選択的に除去して、ゲイト電極５
０８ａおよびｂを形成した。このゲイト電極は５０７ｂ
およびｄにおいて、珪素被膜５０７ｂおよびｄと接し、
よって下に存在するゲイト電極５０３ａおよびｂと接す
ることとなる。
【００２６】さらに、イオン注入法によって、ホウソイ
オンを１０14〜１０15ｃｍ-2注入した。そして、真空中
で１０００度で３０分アニールして、イオン注入によっ
て生じたアモルファス領域を再結晶化せしめて、ｐ型の
不純物領域５０９ａ〜ｄを得た。さらに、リン・ボロン
ガラスを表面に形成し、リフロー技術を用いて表面の平
坦化をおこない、層間絶縁膜５１０とした。そして、電
極形成用穴を設けてアルミニウム電極５１１ａ〜ｄを形
成した。以上の工程を経て、図５（Ｄ）に示すように多
層構造の薄膜トランジスタを用いたＣＭＯＳが作製され
た。このようにして得られた薄膜トランジスタ（Ｐチャ
ネル型）のホール移動度は５０〜１００ｃｍ2 ／Ｖｓで
あり、従来のものに比べて約２倍の特性の向上が見られ
た。
【００２７】〔実施例２〕抵抗率１０Ωｃｍのｐ型の単
結晶珪素基板５０１上に従来の集積回路製造技術を利用
して図５（Ａ）に示すようなｎチャネル型ＭＯＳＦＥＴ
を作製した。素子の細部の大きさは実施例１の場合と同
じであった。ついで、グロー放電プラズマＣＶＤ法によ
って、酸化珪素被膜を厚さ５００ｎｍ堆積した。このと
きの作製方法は実施例１の場合とほぼ同じであったが原
料ガス中に１０００ｐｐｍ〜２０％のフォスフィン（Ｐ
Ｈ3 ）を混入した。したがって、得られた膜にはリンが
含まれていた。また、酸化珪素膜に含有されている水素
の量は実施例１と同じく３０原子％であった。このリン
を含む酸化珪素膜を公知のドライエッチング技術によっ
てエッチングし、酸化珪素領域５０６ａおよびｂを形成
した。ついで、スパッタ法によって、厚さ２００ｎｍの
アモルファス珪素膜５０７をその上に形成した。成膜条
件は実施例１とおなじであった。こうして図５（Ｂ）お
よび（Ｂ’）を得た。
【００２８】そして、公知のエッチング技術によって珪
素被膜５０７と酸化珪素被膜５０６ａおよびｂを選択的
に除去した。このエッチングによって得られた素子を上
から見たものが図５（Ｃ’）である。珪素被膜が下の基
板もしくはゲイト電極と接している部分は図中の斜線部
である。このとき、酸化珪素膜は２０ｎｍはそのまま残
した。その後、基板を、１０-6ｔｏｒｒの真空中にお
き、エキシマーレーザー光（ＫｒＦレーザー、波長２４
８ｎｍ、パルス幅３０ｎｓｅｃ：２００ｍＪ／パルス、
５０ショット）を照射した。この工程によって、アモル
ファス珪素被膜は結晶化した。その後、やはり真空中で
７００度Ｃで１２時間保持した。この工程によって、絶
縁膜が熱収縮を引き起こす。更に、水素雰囲気中で基板
を２００〜６００度Ｃに３時間保持して水素パッシベー
ションをおこない、珪素の電気特性を向上させた。
【００２９】その後、珪素被膜５０７の表面を乾燥した
高温の酸素雰囲気にさらして、厚さ約１０ｎｍの熱酸化
膜を形成した。この酸化膜は後にゲイト絶縁膜として使
用される。この酸化膜のうち、図５（Ｃ’）の５０７ｂ
およびｄの上に形成されたものは除去して下地の珪素被
膜を露出せしめる。さらに、シランの熱分解法によっ
て、その上に厚さ３００ｎｍの多結晶珪素被膜を形成し
た。多結晶珪素にはリンを１０20〜１０21ｃｍ-3程度添
加して良導電性とした。そして、これを選択的に除去し
て、ゲイト電極５０８ａおよびｂを形成した。このゲイ
ト電極は５０７ｂおよびｄにおいて、珪素被膜５０７ｂ
およびｄと接し、よって下に存在するゲイト電極５０３
ａおよびｂと接することとなる。
【００３０】さらに、イオン注入法によって、ホウソイ
オンを１０14〜１０15ｃｍ-2注入した。そして、真空中
で１０００度で３０分アニールして、イオン注入によっ
て生じたアモルファス領域を再結晶化せしめて、ｐ型の
不純物領域５０９ａ〜ｄを得た。さらに、リン・ボロン
ガラスを表面に形成し、リフロー技術を用いて表面の平
坦化をおこない、層間絶縁膜５１０とした。そして、電
極形成用穴を設けてアルミニウム電極５１１ａ〜ｄを形
成した。以上の工程を経て、図５（Ｄ）に示されるよう
な多層構造の薄膜トランジスタを用いたＣＭＯＳが作製
された。このようにして得られた薄膜トランジスタ（Ｐ
チャネル型）のホール移動度は１５０〜２００ｃｍ2 ／
Ｖｓであり、従来のものに比べて２倍以上の特性の向上
が見られた。
【００３１】〔実施例３〕抵抗率１０Ωｃｍのｐ型の単
結晶珪素基板５０１上に従来の集積回路製造技術を利用
して図５（Ａ）に示すようなｎチャネル型ＭＯＳＦＥＴ
を作製した。素子の細部の大きさは実施例１の場合と同
じであった。ついで、グロー放電プラズマＣＶＤ法によ
って、酸化珪素被膜を厚さ５００ｎｍ堆積した。このと
きの作製方法は実施例１の場合とほぼ同じであったが原
料ガス中に１０００ｐｐｍ〜２０％のフォスフィンを混
入した。したがって、得られた膜にはリンが含まれてい
た。また、酸化珪素膜に含有されている水素の量は実施
例１と同じく３０原子％であった。このリンを含む酸化
珪素膜を公知のドライエッチング技術によってエッチン
グし、酸化珪素領域５０６ａおよびｂを形成した。つい
で、スパッタ法によって、厚さ２００ｎｍのアモルファ
ス珪素膜５０７をその上に形成した。成膜条件は実施例
１とおなじであった。こうして図５（Ｂ）および
（Ｂ’）を得た。
【００３２】そして、公知のエッチング技術によって珪
素被膜５０７と酸化珪素被膜５０６ａおよびｂを選択的
に除去した。このエッチングによって得られた素子を上
から見たものが図５（Ｃ’）である。珪素被膜が下の基
板もしくはゲイト電極と接している部分は図中の斜線部
である。このとき、酸化珪素膜は２０ｎｍはそのまま残
した。その後、基板を、１０-6ｔｏｒｒの真空中にお
き、エキシマーレーザー光（ＫｒＦレーザー、波長２４
８ｎｍ、パルス幅３０ｎｓｅｃ、１００ｍＪ／パルス、
５０ショット）を照射した。この工程によって、アモル
ファス珪素被膜はセミアモルファス化した。セミアモル
ファス状態であることはラマン分光法によって判別され
た。その後、やはり真空中で６００度Ｃで７２時間保持
した。この工程によって、絶縁膜が熱収縮を引き起こし
た。さらに、基板を２００〜４００度Ｃ、例えば３００
度Ｃで３０分、水素雰囲気、例えば、水素２０％、アル
ゴン８０％の混合気体（１気圧）中に保持して、水素パ
ッシベーションをおこない、セミアモルファスシリコン
の電気特性を向上させた。
【００３３】その後、珪素被膜５０７上にグロー放電法
によって厚さ約１００ｎｍの酸化珪素膜を形成した。こ
の酸化膜は後にゲイト絶縁膜として使用される。この酸
化膜のうち、図５（Ｃ’）の５０７ｂおよびｄの上に形
成されたものは除去して下地の珪素被膜を露出せしめ
る。さらに、シランの熱分解法によって、その上に厚さ
３００ｎｍの多結晶珪素被膜を形成した。多結晶珪素に
はリンを１０20〜１０21ｃｍ-3程度添加して良導電性と
した。そして、これを選択的に除去して、ゲイト電極５
０８ａおよびｂを形成した。このゲイト電極は５０７ｂ
およびｄにおいて、珪素被膜５０７ｂおよびｄと接し、
よって下に存在するゲイト電極５０３ａおよびｂと接す
ることとなる。
【００３４】さらに、イオン注入法によって、ホウソイ
オンを１０14〜１０15ｃｍ-2注入した。そして、真空中
で６００度で３０時間分アニールして、イオン注入によ
って生じたアモルファス領域を再結晶化せしめて、ｐ型
の不純物領域５０９ａ〜ｄを得た。さらに、リン・ボロ
ンガラスを表面に形成し、リフロー技術を用いて表面の
平坦化をおこない、層間絶縁膜５１０とした。そして、
電極形成用穴を設けてアルミニウム電極５１１ａ〜ｄを
形成した。以上の工程を経て、図５（Ｄ）に示すような
薄膜トランジスタを用いたＣＭＯＳが作製された。この
ようにして得られた薄膜トランジスタ（Ｐチャネル型）
のホール移動度は１３０〜１５０ｃｍ2 ／Ｖｓであり、
従来のものに比べて２倍以上の特性の向上が見られた。
また、各素子による移動度のばらつきも小さかった。
【００３５】
【発明の効果】本発明によって薄膜半導体のキャリヤ移
動度を向上せしめることが可能となった。その向上の度
合いは、大体、２０〜１００％であったが、場合によっ
ては３倍以上の向上も見られた。本実施例では電子移動
度については特に述べなかったが、全く同様な工程を経
て作製することによって、移動度の向上が見られた。本
実施例では主として、半導体材料として珪素を用いて説
明したが、ゲルマニウムであっても、また、珪素ゲルマ
ニウム合金のごとき化合物半導体であっても同じ現象が
確認された。
【００３６】本実施例では、基板として半導体基板を用
いたもののみを示したが、絶縁性基板を用いてもよいこ
とは本文中に示した通りである。また、本実施例では半
導体基板上に第１層のトランジスタ、その上に第２層の
薄膜トランジスタという２層構造の素子のみを示した
が、例えば、半導体基板上に第１層のトランジスタ、そ
の上に本発明によって第１の薄膜トランジスタを形成
し、これを第２層のトランジスタとし、、この薄膜トラ
ンジスタ等を基板としてその上に熱収縮性の材料を形成
し、その上に第２の薄膜トランジスタを形成して、これ
を第３層のトランジスタという３層構造をとることも可
能であり、さらに、絶縁基板上に第１の薄膜トランジス
タとその上に第２の薄膜トランジスタを形成して、絶縁
基板上の２層構造素子を構成することも可能である。前
者は半導体集積回路における集積密度を上げる目的で、
また、後者は、例えば、液晶表示素子において、半導体
素子領域を減らして透光性領域を増やす目的で採用され
うる。
【図面の簡単な説明】
【図１】 本発明の薄膜半導体材料の作製方法の例を示
す。
【図２】 本発明の薄膜半導体材料の作製方法の例を示
す。
【図３】 本発明の薄膜半導体材料の作製方法の例を示
す。
【図４】 本発明の薄膜半導体材料の作製方法の例と本
発明の半導体材料を利用した素子の例を示す。
【図５】 本発明の薄膜半導体材料の作製方法の例を示
す。
【図６】 本発明の薄膜半導体材料の作製方法の例を示
す。
【符号の説明】 １０１・・・基板 １０２・・・熱収縮性を有する絶縁性被膜 １０３・・・半導体被膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/786 (56)参考文献 特開 平２−81423（ＪＰ，Ａ) 特開 平１−183145（ＪＰ，Ａ) 特開 平４−267517（ＪＰ，Ａ) 特開 平２−194522（ＪＰ，Ａ) 特開 平２−194557（ＪＰ，Ａ) 特開 昭60−52052（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁体もしくは半導体基板上に、１０〜３
    ０原子％の水素を含有する絶縁性被膜を気相反応を用い
    て形成する工程と、 該絶縁性被膜上に半導体被膜を形成する工程と、 前記半導体被膜を島状に成形する工程と、 ６００℃〜１０００℃で加熱して前記絶縁性被膜を収縮
    させる工程とを有する半導体装置の作製方法。
  2. 【請求項２】絶縁体もしくは半導体基板上に、１０〜３
    ０原子％の水素を含有する絶縁性被膜を気相反応を用い
    て形成する工程と、 該絶縁性被膜上に半導体被膜を形成する工程と、 前記絶縁性被膜および前記半導体被膜を島状に成形する
    工程と、６００℃〜１０００℃で 加熱して前記絶縁性被膜を収縮
    させる工程とを有する半導体装置の作製方法。
  3. 【請求項３】絶縁体もしくは半導体基板上に、１０〜３
    ０原子％の水素を含有する絶縁性被膜を気相反応を用い
    て形成する工程と、 該絶縁性被膜に島状の部分を形成する工程と、 該絶縁性被膜上に半導体被膜を形成する工程と、６００℃〜１０００℃で 加熱して前記絶縁性被膜を収縮
    させる工程とを有する半導体装置の作製方法。
  4. 【請求項４】絶縁体もしくは半導体基板上に、１０〜３
    ０原子％の水素を含有する絶縁性被膜を気相反応を用い
    て形成する工程と、 前記絶縁性被膜に溝を形成する工程と、 該絶縁性被膜を覆って半導体被膜を形成する工程と、 ６００℃〜１０００℃で加熱して前記絶縁性被膜を収縮
    させる工程とを有し、 前記半導体膜は前記基板と接触していることを特徴とす
    る半導体装置の作製方法。
  5. 【請求項５】請求項１乃至４のいずれか１項における作
    製方法によって作製されたことを特徴とする半導体装
    置。
JP3087778A 1991-03-27 1991-03-27 半導体装置およびその作製方法 Expired - Lifetime JP2923700B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP3087778A JP2923700B2 (ja) 1991-03-27 1991-03-27 半導体装置およびその作製方法
US07/858,883 US5365081A (en) 1991-03-27 1992-03-27 Semiconductor device incorporating thermally contracted film
KR1019920005090A KR950006966B1 (ko) 1991-03-27 1992-03-27 반도체 장치 및 그의 제작방법
US08/273,923 US5559042A (en) 1991-03-27 1994-07-12 Method of fabricating a thin film semiconductor device using an insulating film which contracts when thermally treated
US08/666,930 US5736439A (en) 1991-03-27 1996-06-20 Method for forming a semiconductor device in which the insulating layer is heated to contract after crystallization of the semiconductor layer
US09/012,736 US6242759B1 (en) 1991-03-27 1998-01-23 Semiconductor device and method for forming the same
US09/750,064 US6337236B2 (en) 1991-03-27 2000-12-29 Semiconductor device and method for forming the same
US10/036,480 US6589829B2 (en) 1991-03-27 2002-01-07 Semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3087778A JP2923700B2 (ja) 1991-03-27 1991-03-27 半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP31258698A Division JP3336274B2 (ja) 1991-03-27 1998-11-02 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH0541354A JPH0541354A (ja) 1993-02-19
JP2923700B2 true JP2923700B2 (ja) 1999-07-26

Family

ID=13924442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3087778A Expired - Lifetime JP2923700B2 (ja) 1991-03-27 1991-03-27 半導体装置およびその作製方法

Country Status (3)

Country Link
US (6) US5365081A (ja)
JP (1) JP2923700B2 (ja)
KR (1) KR950006966B1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923700B2 (ja) 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5591653A (en) * 1992-03-30 1997-01-07 Sony Corporation Method of manufacturing Si-Ge thin film transistor
US5640266A (en) * 1992-10-07 1997-06-17 Engle; Craig D. Electronically addressed deformable mirror device
US5955770A (en) * 1994-10-31 1999-09-21 Stmicroelectronics, Inc. Method of forming raised source/drain regions in an integrated circuit
US5683924A (en) * 1994-10-31 1997-11-04 Sgs-Thomson Microelectronics, Inc. Method of forming raised source/drain regions in a integrated circuit
EP0709880A3 (en) * 1994-10-31 1996-10-23 Sgs Thomson Microelectronics Method for forming projecting source / drain regions in an integrated circuit
US5682055A (en) * 1995-06-07 1997-10-28 Sgs-Thomson Microelectronics, Inc. Method of forming planarized structures in an integrated circuit
US5907770A (en) * 1995-07-19 1999-05-25 Semiconductor Energy Laboratory Co., Method for producing semiconductor device
US6902616B1 (en) * 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
CN1076861C (zh) * 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
US5963789A (en) * 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
US5872029A (en) * 1996-11-07 1999-02-16 Advanced Micro Devices, Inc. Method for forming an ultra high density inverter using a stacked transistor arrangement
JPH10229201A (ja) * 1997-02-14 1998-08-25 Sony Corp 薄膜半導体装置の製造方法
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US5926700A (en) 1997-05-02 1999-07-20 Advanced Micro Devices, Inc. Semiconductor fabrication having multi-level transistors and high density interconnect therebetween
US5888872A (en) 1997-06-20 1999-03-30 Advanced Micro Devices, Inc. Method for forming source drain junction areas self-aligned between a sidewall spacer and an etched lateral sidewall
US5818069A (en) * 1997-06-20 1998-10-06 Advanced Micro Devices, Inc. Ultra high density series-connected transistors formed on separate elevational levels
KR100290899B1 (ko) * 1998-02-06 2001-06-01 김영환 반도체소자및이의제조방법
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
US6277758B1 (en) 1998-07-23 2001-08-21 Micron Technology, Inc. Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
JP3530414B2 (ja) * 1999-03-26 2004-05-24 三洋電機株式会社 半導体装置
US6432804B1 (en) * 2000-05-22 2002-08-13 Sharp Laboratories Of America, Inc. Sputtered silicon target for fabrication of polysilicon thin film transistors
KR100504437B1 (ko) * 2000-12-29 2005-07-29 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법
US6809023B2 (en) * 2001-04-06 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
TW502453B (en) * 2001-09-06 2002-09-11 Winbond Electronics Corp MOSFET and the manufacturing method thereof
US6998683B2 (en) * 2002-10-03 2006-02-14 Micron Technology, Inc. TFT-based common gate CMOS inverters, and computer systems utilizing novel CMOS inverters
TW569350B (en) * 2002-10-31 2004-01-01 Au Optronics Corp Method for fabricating a polysilicon layer
JP3828511B2 (ja) * 2003-06-26 2006-10-04 株式会社東芝 半導体装置の製造方法
WO2005050567A1 (en) * 2003-11-18 2005-06-02 Scalado Ab Method for processing a digital image and image representation format
EP1768554A4 (en) * 2004-07-16 2010-12-08 Semiconductor Energy Lab BIOLOGICAL SIGNAL PROCESSING UNIT, WIRELESS MEMORY, BIOLOGICAL SIGNAL PROCESSING SYSTEM AND CONTROL SYSTEM FOR THE DEVICE TO BE CONTROLLED
KR101090258B1 (ko) 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
JP5395415B2 (ja) * 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5527966B2 (ja) 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101094294B1 (ko) * 2009-11-17 2011-12-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 제조 방법
EP2506303A4 (en) * 2009-11-27 2017-11-22 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP5667360B2 (ja) * 2009-12-21 2015-02-12 住友化学株式会社 半導体基板、電子デバイスおよび半導体基板の製造方法
US8945628B2 (en) * 2010-05-26 2015-02-03 The General Hospital Corporation Magnetic nanoparticles
TWI614747B (zh) * 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
WO2014046978A1 (en) * 2012-09-18 2014-03-27 Applied Materials, Inc. Tape assisted single step peel-off on sin layer above metal
US9153668B2 (en) 2013-05-23 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning tensile strain on FinFET
CN104779300B (zh) * 2015-04-16 2016-05-25 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制作方法和显示装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544789A (en) * 1978-09-27 1980-03-29 Nec Corp Formation of mono-crystal semiconductor layer
US5859443A (en) 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US4555721A (en) * 1981-05-19 1985-11-26 International Business Machines Corporation Structure of stacked, complementary MOS field effect transistor circuits
US4502202A (en) * 1983-06-17 1985-03-05 Texas Instruments Incorporated Method for fabricating overlaid device in stacked CMOS
JPS60134461A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体記憶装置
JPS60152066A (ja) 1984-01-19 1985-08-10 Sony Corp 電界効果型トランジスタ
JPS60152006A (ja) 1984-01-19 1985-08-10 松下電器産業株式会社 チップ型サ−ジ吸収器
JPS60245266A (ja) 1984-05-21 1985-12-05 Hitachi Ltd 半導体装置およびその製造方法
US4763183A (en) * 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
US4768076A (en) 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JPH0673366B2 (ja) 1984-12-12 1994-09-14 株式会社日立製作所 半導体装置
JPH0722121B2 (ja) 1984-09-25 1995-03-08 ソニー株式会社 半導体の製造方法
JPS61166171A (ja) 1985-01-18 1986-07-26 Hitachi Ltd 半導体集積回路装置
US4933296A (en) 1985-08-02 1990-06-12 General Electric Company N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
US4697197A (en) * 1985-10-11 1987-09-29 Rca Corp. Transistor having a superlattice
JPS62179715A (ja) * 1986-02-04 1987-08-06 Nec Corp Ｓｏｉ結晶製造方法
US4786952A (en) * 1986-07-24 1988-11-22 General Motors Corporation High voltage depletion mode MOS power field effect transistor
US4875086A (en) * 1987-05-22 1989-10-17 Texas Instruments Incorporated Silicon-on-insulator integrated circuits and method
JPH01104327A (ja) * 1987-10-17 1989-04-21 Tokico Ltd 気体分離装置
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US5049968A (en) * 1988-02-08 1991-09-17 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
JPH0281423A (ja) * 1988-09-17 1990-03-22 Fuji Electric Co Ltd Ｓｏｉ基板の製造方法
US5040041A (en) * 1988-10-20 1991-08-13 Canon Kabushiki Kaisha Semiconductor device and signal processing device having said device provided therein
US5135888A (en) 1989-01-18 1992-08-04 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5801396A (en) * 1989-01-18 1998-09-01 Stmicroelectronics, Inc. Inverted field-effect device with polycrystalline silicon/germanium channel
US5196233A (en) 1989-01-18 1993-03-23 Sgs-Thomson Microelectronics, Inc. Method for fabricating semiconductor circuits
JPH02194557A (ja) * 1989-01-23 1990-08-01 Matsushita Electron Corp 半導体装置およびその製造方法
JPH02194522A (ja) * 1989-01-23 1990-08-01 Fuji Electric Co Ltd Ｓｏｉ基板の製造方法
JPH02194620A (ja) 1989-01-24 1990-08-01 Seiko Epson Corp 半導体薄膜の結晶成長方法
JPH0335523A (ja) * 1989-07-01 1991-02-15 Fujitsu Ltd 半導体装置の配線の形成方法
US5083190A (en) * 1989-09-05 1992-01-21 Motorola, Inc. Shared gate CMOS transistor
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JPH03252164A (ja) * 1990-02-28 1991-11-11 Sanyo Electric Co Ltd 薄膜トランジスタ
US5272365A (en) * 1990-03-29 1993-12-21 Kabushiki Kaisha Toshiba Silicon transistor device with silicon-germanium electron gas hetero structure channel
JP2591251B2 (ja) 1990-04-25 1997-03-19 三菱電機株式会社 液冷媒入変圧器の内部浄化方法
JPH0423473A (ja) * 1990-05-18 1992-01-27 Sharp Corp 極薄膜再結晶化シリコン基板の形成方法
JPH0478172A (ja) 1990-07-20 1992-03-12 Hitachi Ltd 薄膜半導体装置の製造方法
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3125931B2 (ja) * 1990-07-24 2001-01-22 株式会社半導体エネルギー研究所 半導体作製方法
US5155571A (en) * 1990-08-06 1992-10-13 The Regents Of The University Of California Complementary field effect transistors having strained superlattice structure
JPH04120721A (ja) 1990-09-11 1992-04-21 Casio Comput Co Ltd 半導体装置およびその製造方法
US5250818A (en) * 1991-03-01 1993-10-05 Board Of Trustees Of Leland Stanford University Low temperature germanium-silicon on insulator thin-film transistor
JP2923700B2 (ja) 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5250444A (en) * 1992-02-21 1993-10-05 North American Philips Corporation Rapid plasma hydrogenation process for polysilicon MOSFETs

Also Published As

Publication number Publication date
US5365081A (en) 1994-11-15
JPH0541354A (ja) 1993-02-19
US6242759B1 (en) 2001-06-05
KR950006966B1 (ko) 1995-06-26
US20020160556A1 (en) 2002-10-31
US5559042A (en) 1996-09-24
US6337236B2 (en) 2002-01-08
US6589829B2 (en) 2003-07-08
US5736439A (en) 1998-04-07
US20010001073A1 (en) 2001-05-10

Similar Documents

Publication Publication Date Title
JP2923700B2 (ja) 半導体装置およびその作製方法
JP3193803B2 (ja) 半導体素子の作製方法
US6228692B1 (en) Thin film semiconductor device, method for fabricating the same and semiconductor device
JP3402380B2 (ja) 半導体回路およびその作製方法
JP2001028448A (ja) 薄膜トランジスタの作製方法
US4651182A (en) Insulated-gate field effect transistor and method of fabricating the same
JPH06196703A (ja) 薄膜トランジスタ及びその製造方法
JP2916524B2 (ja) 薄膜半導体装置
JP3336274B2 (ja) 半導体装置の作製方法
JP3361314B2 (ja) 半導体装置の作製方法
US4695856A (en) Semiconductor device
JPH02228042A (ja) 薄膜半導体装置の製造方法
JP3363130B2 (ja) 半導体装置の作製方法
JP3361317B2 (ja) 半導体装置の作製方法
JPH0832072A (ja) 半導体装置
JP3361670B2 (ja) 半導体装置およびその製造方法
JPH11233648A (ja) 半導体装置
JPS63119576A (ja) 薄膜トランジスターの活性領域の形成方法
JP2838155B2 (ja) 薄膜トランジスタの製造方法
JPH04305940A (ja) 薄膜トランジスタの製造方法
JP2585860B2 (ja) 半導体装置およびその作製方法
JP3181901B2 (ja) 薄膜トランジスタ
JP3325664B2 (ja) 薄膜トランジスタ及びその製造方法
JPH0575125A (ja) 薄膜トランジスタ
JPH0572556A (ja) アクテイブマトリクス基板およびアクテイブマトリクス基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

EXPY Cancellation because of completion of term