JP5305731B2 - 半導体素子の閾値電圧の制御方法 - Google Patents

半導体素子の閾値電圧の制御方法 Download PDF

Info

Publication number
JP5305731B2
JP5305731B2 JP2008124859A JP2008124859A JP5305731B2 JP 5305731 B2 JP5305731 B2 JP 5305731B2 JP 2008124859 A JP2008124859 A JP 2008124859A JP 2008124859 A JP2008124859 A JP 2008124859A JP 5305731 B2 JP5305731 B2 JP 5305731B2
Authority
JP
Japan
Prior art keywords
tft
threshold voltage
semiconductor
light
vth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008124859A
Other languages
English (en)
Other versions
JP2009277702A (ja
Inventor
将人 大藤
康好 高井
岳彦 川▲崎▼
典夫 金子
享 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008124859A priority Critical patent/JP5305731B2/ja
Priority to PCT/JP2009/059103 priority patent/WO2009139482A1/en
Priority to US12/992,073 priority patent/US8530246B2/en
Publication of JP2009277702A publication Critical patent/JP2009277702A/ja
Application granted granted Critical
Publication of JP5305731B2 publication Critical patent/JP5305731B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、半導体を利用した半導体素子の閾値電圧の制御方法に関する。
TFTバックプレーンとは、基板上に複数の薄膜トランジスタ(TFT)をアレイ状に作製したものである。現在、TFTバックプレーンを用いたアクティブマトリクス液晶ディスプレイやアクティブマトリクス有機電界発光ディスプレイ(有機ELディスプレイ)が盛んに研究開発されている。TFTとしては、水素化アモルファスシリコン(a−Si:H)TFTや低温多結晶シリコン(LTPS)TFTなどが用いられている。
このようなTFTバックプレーンにおいては、閾値電圧の安定性の向上と面内均一性の向上が重要な課題である。閾値電圧の安定性に関しては、種々の原因(経時変化・電気的ストレス・熱的ストレス)によるTFTの閾値電圧の変化を抑制することが課題となっている。一方、面内均一性に関しては、製造工程や材料構造の不均一性による閾値電圧の素子間ばらつきを抑制することが課題となっている。
閾値電圧の安定性について、nチャネルTFTであるa−Si:H TFTを例にとりさらに説明する。a−Si:H TFTに正のゲート−ソース間電圧(Vgs)を印加すると、これが電気的ストレスとなり閾値電圧が増加する。また、負のVgsを印加すると閾値電圧が減少する。このように、電気的ストレス等の原因により閾値電圧が変化し、TFTのVgsの制御電源電圧範囲を越えると、TFTが動作しなくなる。このときをTFTの1つの寿命と考えることができる。
次に、面内均一性について、LTPS TFTを例にとり説明する。チャネル層材料は多結晶薄膜であるので、同一基板上に複数のLTPS TFTを作製すると、各TFTのチャネル層における電気的に活性な欠陥の密度は互いに異なる。その結果、TFT間で閾値電圧のばらつきが生じる。また、チャネル層の結晶化工程に面内不均一性がある場合も、素子間ばらつきが生じる。ディスプレイのTFTバックプレーンにこのような閾値電圧のばらつきがあると、ディスプレイの表示均一性や階調性が損なわれる。
これらの課題を解決できる新規なTFTとして、酸化物半導体をチャネル層に用いたTFTが近年注目を集めている。例えば、RFスパッタ法によって形成したアモルファスIn−Ga−Zn−O(IGZO)薄膜をチャネル層に用いたTFTの作製法が、非特許文献1に開示されている。
酸化物TFTにおいても、電気的ストレスや、電気的ストレスと熱的ストレスの複合による閾値電圧変化が観測されている。それらは非特許文献2及び非特許文献3に開示されている。さらに、酸化物半導体TFTでは、可視光及び紫外光を照射することで閾値電圧が変化することも、非特許文献4に開示されている。
Yabuta et al.,Appl.Phys.Lett.,89,112123(2006). Riedl et al,Phys.Stat.Sol.,1,175(2007). Kim et al.,International ElectronDevice Meeting 2006(IEDM’06),11−13,1(2006) Barquinha et al.,J.Non−Cryst.Sol.,352,1756(2006).
しかしながら、酸化物TFTに関する上記のいずれの文献においても、前記原因による閾値電圧変化に対して、それを補償又は抑制する方法や、その閾値電圧変化の影響を相対的に小さくする方法は明らかにされていない。
したがって通常では、従来のアモルファスシリコン半導体を用いた素子及び該素子を用いた装置の場合、直接的に半導体チャネル層に対処するのではなく、生じた閾値電圧変化を補正する回路を別途に設けて対処している。この補正回路により、半導体に閾値電圧変化が生じた場合も装置は正常に動作するのであるが、そういった補正回路は半導体素子を含む複雑な回路であり、この補正回路を別途設けることは全体の回路を大規模かつ複雑にし、製造コストを増大させる。また、閾値電圧変化が極端に大きくなった場合、その補正回路だけでは閾値電圧変化を補正することが難しい。
一方、酸化物TFTに可視光及び紫外光を照射することで閾値電圧を変化させることもできる。しかし、それに伴って電荷移動度やサブスレッショルドスイング(S値)などの閾値電圧以外の特性が変化する。例えば、非特許文献4では、閾値電圧の低減と同時に移動度が減少することが報告されている。これらの特性も変化以前と同等に保つことが好ましいが、これを可能にする手段は知られていない。
また、バックプレーンに由来する問題ではないが、有機電界発光ディスプレイにおいては有機電界発光素子(有機発光ダイオード、OLED)の劣化による発光強度の減少が知られており、実用上問題となっている。
以上のように、酸化物TFTにおいて、その閾値電圧は種々の原因によって変化するものであり、面内均一性についても用途及び前記の回路構成による改善では不十分なのが現状である。
本発明は、以上の課題に鑑みてなされたものであり、酸化物TFTを含む装置を安定動作させるために、閾値電圧の変化や閾値電圧の素子間ばらつきを補償又は抑制することが可能な半導体素子の閾値電圧の制御方法を提供することを目的とする。
また、本発明の半導体素子の閾値電圧の制御方法は、少なくとも半導体を構成要素として有する半導体素子と、該半導体素子によって駆動される電界発光素子と、を少なくとも含む半導体装置における該半導体素子の閾値電圧の制御方法であって、半導体素子の閾値電圧の指標となる特性値を測定する工程と、前記特性値に基づいて前記半導体に照射する光の照射強度、照射時間又は波長を決定する工程と、前記照射強度、照射時間又は波長が決定された前記光を前記半導体に照射することにより前記半導体素子の閾値電圧を減少させる工程と、を含み、前記特性値は、前記電界発光素子の発光強度であることを特徴とする。
本発明により、製造工程履歴・経時変化・電気的ストレス・熱的ストレス等の原因による閾値電圧変化が生じる半導体素子及び該半導体素子を含む半導体装置において、閾値電圧変化を補償又は抑制することができる。
また、半導体装置に含まれる複数の素子について、素子間での閾値電圧のばらつきを抑えることができる。
また、電界発光素子を含む半導体装置において電界発光素子の劣化による発光強度の低下を抑えることができる。
これより、本発明の半導体素子の閾値電圧の制御方法の実施形態について、図を参照しながら詳細に説明する。
本発明は、少なくとも半導体を構成要素として有する半導体素子の閾値電圧を、以下の3つの工程を含む手順によって制御することを特徴とする。
工程(a):半導体素子の閾値電圧を測定する工程
工程(b):測定した閾値電圧に基づいて、半導体に照射する光の照射強度、照射時間又は波長を決定する工程
工程(c):決定した条件にしたがって、光を半導体に照射する工程
ここで、半導体素子とは半導体を少なくとも構成要素として有する素子のことであり、それは閾値電圧を定義することが可能であることを意味する。例えば、半導体をチャネル層に用いて作製したTFTはこれに含まれる。この閾値電圧は、√Ids−Vgs法(Ids:ドレイン−ソース電流、Vgs:ゲート−ソース電圧)などにより求められる閾値電圧(Vth)等を指す。
本発明を実施するためには、半導体にその吸収端波長よりも長波長の光を照射することにより、前記半導体素子の閾値電圧を変化させることが求められる。吸収端波長とは、半導体における自由キャリアのバンド間遷移に基づく光吸収において、最も低いエネルギの波長のことである。但し、本発明の上記吸収端波長とは、一般にアモルファス半導体で採用されるように、光子エネルギhνに対し√αhνをプロットし、x軸に外挿したx切片で定義されるものである。ここで、hはプランク定数(J・s)、νは光子の振動数(Hz)、αは吸収係数(cm−1)である。
したがって、吸収端波長より長波長側の光であっても、半導体バルクのギャップ内準位や界面準位等を含む局在準位による吸収は存在し得る。
また、本発明を効果的に実施するためには、上記の光の強度、照射時間、波長を調節することにより、半導体素子の閾値電圧を所望の量だけ変化させることが望ましい。
例えば、アモルファスIGZOをチャネル層とするTFT(アモルファスIGZO−TFT)は、本発明を適用できるnチャネルTFTの1つであり、それは特定の条件での光照射によって閾値電圧が減少する。閾値電圧の変化量は、照射強度や時間などの光照射条件を選ぶことによって調節することが可能である。
本発明の第1の効果は、製造工程履歴・経時変化・電気的ストレス・熱的ストレス等の種々の原因により閾値電圧が変化する半導体素子について、その変化を補償又は抑制できることである。本発明での補償とは、光照射によって閾値電圧を変化させ、前記種々の原因によって変化する前の値と実質的に等しくすることを意味する。実質的に等しいとは、前記原因によって発生する閾値電圧の変化量と、本発明の光照射による閾値電圧の変化量とを比較した場合に以下の関係を満たす場合をいう。すなわち、前記変化量が同一の場合だけでなく、変化量の値に差があっても、半導体素子を所望の精度で動作をさせる上でその差による問題が生じない場合も実質的に等しいといえる。特に、OLEDディスプレイにおけるOLED駆動用のTFTにおいては、上記2つの変化量の差によってTFTの閾値電圧がわずかに変化しても、OLED発光強度の変化量がディスプレイの階調性能に問題を与えない範囲であればよい。また、本発明での抑制とは、前記原因による閾値電圧変化と逆符号かつ大きさがそれよりも小さい閾値電圧変化を光照射によって発生させ、前記原因による閾値電圧変化を部分的に打ち消すことを意味する。補償・抑制のいずれにおいても、前記原因による閾値電圧の変化方向(プラス又はマイナス)に対して、光照射によって発生する閾値電圧変化が逆符号であることが求められる。
以上のような本発明の第1の効果が最もよく発揮されるのは、光照射の前記条件を調節して、前記原因による閾値電圧変化に対して光照射による補償を行う場合である。これにより、前記原因による閾値電圧変化に影響されずに半導体素子及び装置を使用することができる。
一方、光照射の前記条件を調節して、前記原因による閾値電圧変化に対して光照射による抑制を行う場合も本発明の第1の効果がある。例えば、ある半導体素子の寿命が、素子の閾値電圧が増加又は減少しつづけて一定値に達したときと定義される場合を考える。前記原因による半導体素子の閾値電圧変化が光照射によって完全には補償できなくても、前者を抑制することで半導体素子の寿命を延ばすことができる。
例えば、前述のアモルファスIGZO−TFTの場合は、ゲート電圧の印加(電気的ストレス)によって閾値電圧が増加する。すなわち、光照射による閾値電圧の変化の符号は、電気的ストレスによる変化の符号の逆である。アモルファスIGZO−TFTに本発明を適用することにより、電気的ストレスによる閾値電圧の変化の影響を補償したり抑制したりできる。その結果、このTFTの寿命を延ばすことができる。
本発明の第2の効果は、複数の半導体素子を含む半導体装置において、素子間での閾値電圧のばらつきを少なくすることができることである。
本発明の第3の効果は以下のとおりである。半導体装置は、半導体素子に加えて、半導体素子に光を照射するための光源とは別の電界発光素子を有しており、その電界発光素子が半導体素子によって駆動される系を考える。本発明をこのような系に適用する場合、半導体素子の閾値電圧を積極的に変化させることで電界発光素子の劣化による発光強度の低下を補償又は抑制できるという効果を得ることができる。具体的には、OLED制御用の半導体素子としてTFTを用いたアクティブマトリクス型OLEDディスプレイなどに本発明を好適に適用できる。この効果を得るための実施形態の詳細は後述する。
次に、上記の工程(a)、すなわち閾値電圧の測定について詳細に説明する。
本発明における閾値電圧には、√Ids−Vgs法により求められる閾値電圧(Vth)に限らず、他の指標を用いてもよい。例えば、TFTにおいて次のように定義される立ち上がり電圧Vonを用いることができる。すなわち、TFTのIds−Vgs特性においてIdsが特定の値Ids0を超えるVgsをVonとする。たとえば、W/L比(チャネル幅のチャネル長に対する比)が1程度のTFTについてIds0=10−11Aとすると、VonはIds0が10−11Aとなるときの値である。以下、特に説明がなければ、VonはW/L比=6のTFTにおいてIds0=10−10Aとして求めたものとする。なお、Ids0は、W/L比、及びVonの測定上の都合に応じて選ぶことができる。
工程(a)では、前述のいずれかの指標(Vth、Von)の代わりに、半導体素子の閾値電圧を反映して決まるほかの特性値を測定してもよい。その場合は、測定された特性値が実効的に閾値電圧を代表していると考えられ、本発明における閾値電圧をその特性値に置き換えて本発明を適用できる。半導体素子がTFTの場合、上記指標として採用し得る例として下記のものがある。
・所定のVgsでのIdsの大きさ
・所定のVgsでの、IdsのVgsによる微分
・所定のVgsを印加(例えばパルス電圧等を印加)している間の、所定の期間におけるIdsの時間積分(時間積分値)
・所定の範囲でVgsを掃引(例えば三角波等を印加する)したときのIdsの時間積分(時間積分値)
上記の最後の特性値について、適用例を実施例7に示した。
また、工程(a)の測定において、閾値電圧を変化させる素子(目的の素子)とは別に、閾値電圧測定用の参照素子を用いてもよい。この場合、参照素子の閾値電圧が、目的の素子の閾値電圧と同様の値となるように参照素子が駆動されていることが望ましい。また、参照素子に対しても目的の素子と同じ光が照射され、目的の素子の閾値電圧変化に合わせて閾値電圧が変化することが望ましい。実際には、参照素子の閾値電圧から目的の素子の閾値電圧が推定できればよいため、上記両素子の駆動状態や光照射状態は完全に同一でなくともよい。
次に、上記の工程(c)、すなわち光を半導体に照射する工程について詳細に説明する。
まず、本発明を適用できる半導体素子には次の2種類がある。〈1〉半導体にその吸収端波長よりも長波長の光を照射している間に、照射前と比べて閾値電圧が変化する半導体素子。〈2〉半導体にその吸収端波長よりも長波長の光を照射した後に、照射前と比べて閾値電圧が変化する半導体素子。
このうち〈1〉は、例えば半導体内部又は半導体の近傍にトラップされたキャリア等の固定電荷が上記の光照射によって解放されるような半導体素子である。〈2〉は、例えば半導体内や半導体近傍にトラップされたキャリアが光励起によって再配置し、光照射前とは異なる平衡状態に達するような半導体素子である。
光照射によって閾値電圧を変化させるとき、半導体素子における閾値電圧以外の電気特性は変化しないことが、半導体素子の駆動の都合上好ましい。半導体素子がTFTである場合、閾値電圧以外の特性とは電界効果移動度やS値(サブスレッショルドスロープ)を含む。
また、工程(c)の間において、半導体はその吸収端波長よりも短波長の光から十分に遮蔽されていることが望ましい。なぜなら、短波長の光が照射されると閾値電圧以外の特性も大きく変化してしまうからである。例えば、光によるキャリアのバンド間遷移により価電子帯・伝導帯のキャリア密度やギャップ内準位の占有状態が大きく変化するような半導体においては、吸収端波長よりも短波長の光を照射することで半導体の種々の特性が変化することがある。
また、工程(c)の前においても、半導体はその吸収端波長よりも短波長の光から十分に遮蔽されていることが望ましい。上記の長波長の光と同様に、短波長の光を遮断した後にも半導体にその影響が残ることがあるからである。半導体に光を照射する光源の発光スペクトルが上記短波長の光を含む場合、たとえば半導体素子と光源との間にフィルタを挿入することで上記の遮蔽が可能である。具体的には、吸収型(有機色素分散ハイカットフィルタ)・反射型(誘電体多層膜ミラー)・散乱型などのフィルタが利用できる。また、半導体素子の一部(TFTのチャネル保護層など)やそれに付随する部材(プラスチック基板上に作製したTFTにおける基板など)が、半導体に向かう特定の光を吸収・反射・散乱するフィルタの機能を備えていてもよい。なお、光源が単色発光するなどしてはじめから短波長の光を発しない場合には特に光源の光のスペクトルを調整する必要はないが、半導体自体は上記光源以外からの光(環境光など)のうち短波長の光から遮蔽されていることが求められる。
所望の効果が得られれば、光の照射は間欠的に繰り返しても、連続的に行ってもよい。
半導体に上記の光を照射する光源は、本発明を実施する半導体装置に組み込まれていてもよい。また、半導体装置と独立であっても、閾値電圧を変化させたい半導体素子と光学的に結合していれば(半導体素子の少なくとも一部に光を照射し、閾値電圧を変化させることができれば)よい。
閾値電圧を変化させたい素子(目的の素子)が複数ある場合、それと同数の光源が半導体素子と光学的に結合しており、かつ光源の発光状態は互いに独立に決められることが望ましい。これにより、個別の半導体素子に応じたきめ細かい制御が可能となる。一方、閾値電圧を変化させたい素子(目的の素子)が互いに近接して複数あり、それらに誘起したい閾値電圧変化量が互いに同程度である場合には、複数個の目的の素子を1つの光源と光学的に結合させてもよい。こうすることで、複数の素子の閾値電圧を同時に変化させることが可能になる。また、これにより光源の数を減らして構成を簡素化することができる。
次に、電界発光素子を駆動する装置に本発明を適用する場合の実施形態を説明する。
本発明の第3の効果が得られる実施形態の1つとして、アクティブマトリクス型OLEDディスプレイの画素回路の駆動TFTに本発明を適用する例を示す。
各画素において、図1のようにスイッチTFT308、駆動TFT309、OLED600が接続されているとする。OLED600と駆動TFT309には電源電圧Vdd(V)が印加されている。Vselは、水平選択期間においてはスイッチTFT308をON状態とし、それ以外においてはOFF状態とする。これにより駆動TFT309のゲート電圧に電位Vdataが書き込まれ。フレーム期間にわたってVdataの大きさに応じた強度でOLEDが発光する。駆動TFT309のチャネル層には図示しない光源によって光が照射できるようになっている。
図2を参照して、図1の回路に本発明を適用した場合の動作を説明する。図2において、符号991はOLED劣化前のOLED600の電流電圧特性を示している。また、符号992はOLED劣化前の駆動TFT309の出力特性を示している。OLED600が劣化する前の駆動TFT309の閾値電圧(Vth)をVth0とすると、駆動TFT309の出力特性はオーバードライブ電圧Vgs−Vthによって決まる。OLEDを所望の強度で発光させるために、発光強度に対応する電流(図2におけるIOLED)に応じてVdataが与えられる。このときのオーバードライブ電圧はVgs−Vth=Vdata−Vth0である。また、符号993はOLED劣化後のOLED600の電流電圧特性を示している。また、符号994は、OLED劣化に合わせて駆動TFT309に本発明を適用し、Vthを変化させた後の駆動TFT309の出力特性を示している。駆動TFT309のチャネル層である半導体に光を照射することによって駆動TFT309のVthを|ΔVth|だけ減少させる。オーバードライブ電圧はVgs−Vth=Vdata−Vth0+|ΔVth|となり、駆動TFT309の出力特性が図2の符号994のように変化する。OLEDの劣化に応じてVdataを変化させなくても、OLEDが劣化前と実質的に等しい強度で発光するように|ΔVth|を選ぶことができる。
このような制御を行うために駆動TFT309のVthを測定してもよいが、その代わりにOLED600についてその発光強度を直接測定し、駆動TFT309の閾値電圧制御のための入力量とする方が制御の精度が高くなり好ましい。
また、電流発光効率が時間的に大きく変化しない場合には、電界発光素子の発光強度の代わりに電界発光素子の貫通電流を測定してもよい。この場合、上記のように発光強度を測定する場合よりも装置を簡素化できる。
上記の制御において、光照射後の駆動TFT309のVthは初期値Vth0と等しくする必要は特にない。OLED600の発光強度を一定に保つためにVthを積極的に変化させることができる。
上記はOLEDの発光強度の減少を完全に補償するとして説明したが、光によるTFT閾値電圧変化量が相対的に小さく、OLEDの劣化が完全には補償されない場合も本発明の効果がある。例えばあるOLEDディスプレイの寿命が、OLEDの発光強度の減少量が一定値に達したときと定義される場合を考える。発光強度の減少がTFTへの光照射によって完全には補償できなくても、発光強度の減少を抑制することでOLEDディスプレイの寿命を延ばすことができる。
なお、この実施形態の半導体装置に含まれる電界発光素子は、半導体素子によって発光強度が制御され、かつ駆動(発光させる操作)により電界発光素子の劣化が進行し、その発光強度が徐々に変化するものであれば、OLEDに限定されない。たとえば無機電界発光素子を用いることができる。
次に、本発明を適用することができる半導体素子の半導体について説明する。
半導体の種類は、ギャップ内準位の面密度が1013cm−2eV−1以下の半導体が好ましい。ギャップ内準位密度がこれよりも大きい半導体では、バンドギャップよりも十分小さな(例えば半分程度の)光子エネルギの照射によっても、ギャップ内準位から伝導帯(価電子帯)への電子(ホール)の励起過程が無視できなくなる。すなわち、吸収端波長よりも十分長波長の光の照射によっても、上述の短波長の光を照射した状態と同様になるため好ましくない。
さらに、半導体のバンドギャップが1.55eV以上であることが好ましい。なぜなら、半導体に光を照射するための光源が連続スペクトル光を放つ場合に、実際に半導体に照射する光のスペクトルを調整する手段の選択肢が広がるからである。例えば、吸収端に対応する光子エネルギが可視光の領域(波長800nm以下)にあれば、有機色素による吸収を利用した一般的なハイカットフィルタが利用できる。これを光源と半導体との間に置けば、半導体の吸収端波長より長波長の光を半導体に照射する一方で、それよりも短波長の光を半導体に事実上照射しない状態を容易に実現できる。
さらに、半導体がTFTのチャネル層に用いられる場合、半導体のバンドギャップが2eV以上であることがより好ましい。なぜなら、TFTがオフ状態のときのチャネルリーク電流は半導体のバンドギャップに依存すると考えられるからである。具体的には、次式によってチャネルリーク電流Ioff(A)を見積もることができる。
Ioff=q(ni(μe+μh))・(W/L)・d・Vds
ここで、qは素電荷である。niは真性キャリア密度=(NcNv)1/2・exp(−Eg/2kT)[Nc:伝導帯端の状態密度、Nv:価電子帯端の状態密度、Eg:バンドギャップ、k:ボルツマン定数、T:絶対温度]である。μeは電子のドリフト移動度である。μhはホールのドリフト移動度である。WはTFTのチャネル幅である。LはTFTのチャネル長である。dはチャネル層の厚さである。VdsはTFTのドレイン−ソース電圧である。
上式によりIoffのEgに対する依存性を見積もる。d=20nm、W/L=4とし、Eg以外の材料定数をすべて単結晶シリコンにおけるものを用いると、Egが2eV程度よりも大きければIoffを10−18A程度以下に抑えることができる。このTFTを通じて保持容量(静電容量1pF)への電位の書き込み・保持を行う場合、書き込まれた電位のチャネルリーク電流による変動を10s(=11.5日)後も1V以下に抑えることができる。これは、例えばTFTを表示装置のバックプレーン画素駆動回路に用いる場合、表示内容を数日程度保持できると考えられ有効である。
さらに、In、Ga、Zn、Snのうち少なくともいずれかを含むワイドギャップ半導体は、上記の条件をすべて満たすため好ましい。具体的には、In−Ga−Zn−O(IGZO)などの酸化物半導体のほかに、例えばIn−Ga−As、In−Ga−Al−As、Ga−N、Zn−O、Zn−S、Zn−Seなどの構成元素を有する半導体を用いて本発明を実施することが可能であると考えられる。
さらに、半導体の少なくとも一部が非晶質であることが好ましい。なぜなら、非晶質を含む半導体は多結晶半導体よりもエッチング等の加工性や電気特性の近距離均一性に優れるからである。
上記の条件をすべて満たす半導体材料としてはアモルファスIn−Ga−Zn−O(IGZO)、アモルファスIn−Zn−O(IZO)、アモルファスZn−Sn−O(ZTO)等のアモルファス酸化物半導体が知られている。本発明はこれらを用いた半導体素子を含む半導体装置について本発明を適用できる。
次に、本発明を適用できる半導体装置に用いることができる半導体素子の1つであるアモルファスIGZO−TFTについて、その作製法と典型的なTFTの電気特性を示し、電気的ストレス及び光照射による電気特性の変化を以下に説明する。
〈1〉半導体薄膜の作製と評価
TFTチャネル層であるアモルファスIGZO膜の物性を次のように評価する。
被成膜基板としてはガラス基板(コーニング社製1737)を脱脂洗浄したものを用意した。ターゲット材料としては、InGaO(ZnO)組成を有する多結晶焼結体(サイズ直径98mm、厚さ5mm、電気伝導度0.25S・cm−1)を用いた。
酸素が5体積%含まれる酸素−アルゴン混合気体により成膜中の堆積室内の全圧を0.5Paとした。また、ターゲットと被成膜基板間の距離は75mmであった。投入電力をRF200W、成膜レートを1.2Ås−1として成膜を行った。基板温度は特に制御しなかった。
60nm積層した膜を肉眼で観察したところ透明であった。また60nm積層した膜に対し、測定対象面に対して入射角0.5度でX線を入射させX線回折測定を薄膜法にて行った。明瞭な回折ピークは認められなかったことから、作製したIn−Ga−Zn−O膜はアモルファスであると判断された。蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=1:0.9:0.6であった。
また、チタンと金の積層蒸着膜を用いたコプラナー型電極パターンによる電流−電圧測定を行い、同薄膜の電気伝導度を測定したところ、約1×10−6S・cm−1であった。電子移動度を約5cm・V−1・s−1と仮定すると、電子キャリア濃度は約1012cm−3と推定される。
以上のことから、作製したIn−Ga−Zn−O系薄膜は、InとGaとZnを含み、かつ少なくとも一部が非晶質の酸化物半導体アモルファスIGZOであることを確認した。
〈2〉TFTの作製
TFTを以下の手順で作製する。該TFTの断面図を図3に示す。
まず、シリコン熱酸化膜(膜厚100nm)付きn−シリコンウェハ(縦20×横20×厚さ0.525mm)を洗浄し基板とした。この基板上に半導体であるアモルファスIGZOをRFマグネトロンスパッタにより成膜した(成膜ガスO(5体積%)+Ar、成膜圧力0.5Pa、投入電力200W、膜厚20nm)。スパッタ成膜中には基板温度は特に制御しなかった。続いて、エッチングによりアモルファスIGZOを所定のサイズにパターニングしチャネル層とした。続いて、全体を大気雰囲気中にて300℃で20分間加熱した。この上にフォトレジスト膜を形成しパターニングした後、電子ビーム蒸着法でチタンと金を合計100nm成膜し、レジスト膜をリフトオフすることによってソース電極・ドレイン電極を形成した。
以上の手順により、基板の導電部をゲート電極312・熱酸化膜をゲート絶縁膜311・アモルファスIGZOをチャネル層330とし、ソース電極321・ドレイン電極322を備えたTFT300を得た。チャネル幅W=80μm、チャネル長L=10μmであった。このTFTにおいてドレイン−ソース間電圧Vds=+20Vにて伝達特性を測定したところ明らかなnチャネル特性を示した。√Ids−Vgs特性の線形近似によって求めた閾値電圧(Vth)と飽和移動度(μsat)はそれぞれ Vth=4.2V、μsat=13.1cm・V−1・s−1であった。S値は0.38V・dec−1であった。
〈3〉電気的ストレスによる閾値電圧変化
このTFTについて電気的ストレスによる閾値電圧変化を評価する。電気的ストレスとしては、このTFTにVgs=+20V・ドレイン−ソース電圧Vds=+0.1Vを1800秒間印加する。電気的ストレス印加前後の伝達特性を図4に示す。TFT特性は下記のとおりであった。
(ストレス前)Vth=4.2V、μsat=13.1cm・V−1・s−1、S=0.38V・dec−1
(ストレス後)Vth=4.8V、μsat=13.1cm・V−1・s−1、S=0.39V・dec−1
すなわち、このTFTは正のゲート電圧の印加によりVthが増加する。一方、このときのμsat及びS値の変化は小さい。
〈4〉光照射強度・照射波長によるTFT閾値電圧の調節可能性1
前記〈2〉と同様のTFTを4試料作製し、それぞれについて、Vds=+20Vにて暗所で伝達特性を測定した。次に、それぞれのTFTに電気的ストレスとしてVds=+0.1V、Vgs=+20Vの電圧を1800秒間印加した。その間、TFTによって異なる下記各条件で単色光を1800秒間照射した。
(A−1)光照射なし
(A−2)400nm、0.02mW/cm
(A−3)400nm、0.2mW/cm
(A−4)600nm、0.2mW/cm
その後光照射を止め、再びそれぞれのTFTについてVds=+20Vにて暗所で伝達特性を測定した。
電気的ストレス印加前後において測定した各伝達特性から、Vth・Von・μsat・S値を求めた。このうち、ストレスによるVth・Vonの各変化ΔVth(V)・ΔVon(V)を図5に示す。いずれの場合においても、電気的ストレス印加前後におけるμsatとS値の変化は初期値に対してそれぞれ2%未満、6%未満であった。すなわち、波長400nm又は600nmの光をTFTのチャネル部に照射することで、Vth・Vonのみを変化させることができた。したがって、波長400nm及び600nmの光はこのTFTを含む装置において本発明を適用するときに用いることができる。しかも、照射強度や照射波長を選ぶことによりVth・Vonに誘起する変化量を調節することができる。
同様のTFTを作製し、光照射条件を320nm・0.2mW・cm−2として同様に実験を行った。図示しないが、閾値電圧は波長400nm以上の光を用いた場合よりはるかに大きく変化した(ΔVth=−14.7V、ΔVon=−18.0V)が、μsatとS値は初期値に対してそれぞれ24%、51%増加した。すなわち、このTFTを含む装置において本発明を適用するときに320nmの光を用いると、駆動電圧に対するTFTの応答が変化してしまい、TFTを駆動するときに好ましくない。
〈5〉光照射強度・照射波長によるTFT閾値電圧の調節可能性2
以下に示すように、アモルファスIGZO−TFTに光を照射した場合、光照射を止めた後でも光照射前と比べて閾値電圧が変化する。
同様のTFT1試料について、以下の手順で連続して伝達特性(B−1)〜(B−4)を測定した。
イ)暗所でVds=+20Vにて伝達特性(B−1)を測定した。
ロ)暗所で電気的ストレスとしてVds=+20V、Vgs=+20Vの電圧を3600秒間印加した。
ハ)暗所で同様に伝達特性(B−2)を測定した。
ニ)(400nm、0.02mW・cm−2、100s)の条件で単色光を照射した。
ホ)暗所で伝達特性(B−3)を測定した。
ヘ)(400nm、0.2mW・cm−2、100s)の条件で単色光を照射した。
ト)暗所で伝達特性(B−4)を測定した。
それぞれの伝達特性から求めた(Vth、Von、μsat、S値)を図6に示す。
Vth、Vonとも電気的ストレスにより増加したが、光照射によりこれを減少させることができた。その間、移動度とS値の各変化はそれぞれ2%未満、4%未満であった。
〈6〉アモルファスIGZOのギャップ内準位密度の検討
このTFTにおける閾値電圧変化の波長依存性を、下記の方法でさらに詳細に調査した。キセノンランプからの光を回折格子分光器に導き単色化した光をTFTのチャネル側に照射した。分光器の光学的スリット幅は24nmであった。照射強度は各波長において0.2mW・cm−2となるように、光路に挿入したニュートラルデンシティ(ND)フィルタの濃度を調整した。
伝達特性の波長依存性を下記の手順で測定した。まず、TFTに波長600nmの単色光を100秒間照射後、そのまま光を照射しながらVds=+0.5Vとして伝達特性を測定した。次に波長590nmの単色光を同様に100秒間照射後、光を照射しながら同様に伝達特性を測定した。以下同様に波長300nmまで10nmごとに波長を走査しながら測定を行った。その結果を図7に示す。見易さのために、照射光波長600nm、550nm、500nm・・・のように50nmごとの伝達曲線のみ示した。
伝達曲線は照射光の短波長化に対して単調にVgsの負方向に移動した。照射光波長360nmまでは伝達曲線の形状はほとんど変化しておらず、暗状態で測定された伝達特性を平行移動させたものとみなせることが分かった。いずれの照射波長においても線形移動度μlinやS値はそれぞれの暗状態での値とほぼ等しかった。一方これよりも短波長側では、Vgsの負方向への伝達曲線の移動に加えて、曲線形状の変化がみられた。μlin・S値も暗状態と比べて大きく変化した。
360nmよりも長波長側での伝達曲線の平行移動は、半導体又は近傍に分布するギャップ内準位にトラップされた負の固定電荷が解放されたとして説明できる。一方、360nmよりも短波長で見られた伝達特性変化の機構は明らかでない。おそらく光による自由キャリアのバンド間遷移により、価電子帯や伝導帯のキャリア密度及びギャップ内準位の占有状態が大きく変化したことが関係していると推察される。
ここで、以下のように、伝達特性の平行移動に関係するギャップ内準位の面密度ΔNt(cm−2・eV−1)を見積もった。
図7より、照射光波長λを短波長側に10nm移動したときのVonの変化量ΔVonをλ(360nm≦λ≦600nm)の関数として求める。λを10nmづつ変化させるたびに、それ以下の光子エネルギによる励起では解放されることのなかった固定電荷が新たに解放され、Vonが変化したと考えられる。新たに放出された固定電荷の面密度ΔNf(cm−2)は、ΔVon、ゲート絶縁膜容量Ci(F・cm−2)、素電荷q(C)を用いて以下のように表される。
ΔNf=Ci・|ΔVon|/q
λ掃引ステップごとの照射光子エネルギの増分Δ(hν)に関する補正を考慮すると、固定電荷放出に関与した局在準位の面密度ΔNt(cm−2・eV−1)は次のように表される。
ΔNt=ΔNf/Δ(hν)=ΔNf/Δ(hc/λ)
ここで、hはプランク定数、cは真空中の光速である(λの変化による照射光子数変化は無視したが、それによる誤差はλ掃引範囲の両端で高々2倍程度しかない)。
ΔNtを照射光子エネルギに対してプロットしたものを図8に示す。これは、半導体における伝導帯上端のエネルギECを基準にした状態密度を表すと考えられる。
以上の解析により、このアモルファスIGZOにおけるエネルギE=EC−2(eV)からEC−3.4(eV)までのΔNt(E)は、おおむね1013cm−2・eV−1以下であると見積もられる。
なお上記のギャップ内準位が存在する部位を特定することはまだできないが、ギャップ内準位が半導体バルク中に分布している場合、ギャップ内準位は体積密度ΔNt’(cm−3・eV−1)で評価する方が好ましい。それは半導体膜厚をd(cm)として以下のように見積もられる。
ΔNt’=ΔNt/d
すなわち、膜厚10nmの半導体膜についてはΔNt=1013cm−2・eV−1はΔNt’=1019cm−3・eV−1に相当する。
これより、本発明の実施例について説明するが、本発明は以下の例に限定されはしない。
(実施例1)
本実施例では、以下の手順により、ガラス基板上に逆スタガ型アモルファスIGZO−TFTを作製した。このTFTの断面図を図9に示す。
まず、ガラス基板(コーニング社製1737)を洗浄し基板とした。この基板上に電子線蒸着法によりチタンと金の積層膜を合計50nm積層しリフトオフ法でパターニングすることによりゲート電極312を得た。この上に、SiOをターゲットに用いたRFマグネトロンスパッタ法(成膜ガスAr、成膜圧力0.1Pa、投入電力400W)により、SiO膜を200nm積層した。これをエッチングでパターニングすることによりゲート絶縁膜311を得た。この上にIn−Ga−Zn−O焼結体をターゲットに用いたRFマグネトロンスパッタ法(成膜ガス:O(5体積%)+Ar(95体積%)、成膜圧力0.5Pa、投入電力200W)により、アモルファスIGZOを20nm積層した。そして、それをエッチングでパターニングすることによりチャネル層330を得た。スパッタ成膜中には基板温度は特に制御しなかった。続いて、全体を大気雰囲気中にて300℃で20分間加熱した。この上にフォトレジスト膜を形成しパターニングした後、電子ビーム蒸着法でチタンと金を合計100nm成膜した。レジスト膜をリフトオフすることによってソース電極321・ドレイン電極322を形成し、TFT300を得た。チャネル幅W=80μm、チャネル長L=10μmであった。
さらに、紫色発光ダイオード(活性層SiC、中心波長395nm)をこのTFTのチャネル層のソース電極・ドレイン電極間開口部(以下チャネル部と呼ぶ)に対向するように実装した半導体装置を作製した。装置の概念図を図10に示す。TFT300のチャネル部と、発光ダイオード500とが対向している。発光ダイオード500に通電することにより、TFT300のチャネル部に発光ダイオードの発した光210が照射される。
この装置において、TFT特性(Vth、μsat、S値)の設計値は図11の(1−1)であった。
装置を暗所に置き、発光ダイオードに通電しない状態でTFTの伝達特性を測定しTFT特性を求めると、TFT特性は図11の(1−2)に示す値に変化した。すなわち、μsat、S値は設計値に近かったが、Vthは設計値よりも大きかった。Vthの差はいずれかの製造工程における不良(製造工程履歴)によるものと考えられる。
これをもとに、発光ダイオードからTFTのチャネル部に照射する光の強度を次のように決定した。まず、上記と同一の作製法で作製した別な装置について、任意の光照射時間についてVthの初期値に対する変化量ΔVthをあらかじめ求めておき検量線を作成しておいた。検量線の一例を図12に示す。この照射条件(波長395nmの単色光、強度0.2mW・cm−2)においては、照射時間を長くするほど、照射前に比べてTFTのVthが減少することがわかる。この検量線を元に、TFTに光を照射する条件を、強度0.2mW・cm−2、時間600秒と決定した。TFTにこの条件で光を照射し、上記時間経過後に光照射を止めた。
最後に、再び暗所でTFTの伝達特性からTFT特性を求めると図11の(1−3)に示すとおりになった。
このように、製造工程履歴による閾値電圧変化を生じる半導体素子を含む半導体装置において、閾値電圧を測定する工程、光照射条件(照射強度・照射時間)を調節する工程、光を照射する工程により、閾値電圧変化を補償することができた。
(実施例2)
本実施例では、実施例1の半導体装置に外部回路を追加した系を構築した。接続関係を図13に概念的に示す。
TFT駆動回路はTFTに接続され、TFTに意図した動作(TFTに接続された図示しない負荷の駆動など)をさせるための電源などを含む。Vth測定回路はTFT駆動回路と任意に切り替えてTFTに接続でき、TFTのVthを測定して発光ダイオード制御回路に出力する。本実施例では、Vth測定回路に可変電圧源と電流測定装置をもたせ、TFTの伝達特性を測定しVthを算出して発光ダイオード制御回路に出力する構成とする。メモリは、TFTに誘起すべきVth変化量に対して発光ダイオードに印加する電流を指定するルックアップテーブルを格納する。発光ダイオード制御回路は発光ダイオードの点灯・消灯を制御する回路と、発光ダイオードを駆動する可変電流電源などを含む。
この系におけるTFTの初期のVthをVth0とする。この系は次のような手順で制御できる。図14を参照しながら説明する。
(1)まず、TFTにTFT駆動回路を接続し、期間t1(秒)にわたって該TFT駆動回路によりTFTに所望の動作をさせる。図14(i)ではこの期間において一定のVgsがゲート−ソース間に印加されているが、任意の駆動波形でもよい。
(2)その後、TFT駆動回路をTFTから切断し、Vth測定回路をTFTに接続してVthを測定する。TFT駆動回路によってTFTに印加された電気的ストレスにより、VthはVth1=Vth0+ΔV1となっており、ΔV1(>0)だけシフトしている。
(3)発光ダイオード制御回路はこのΔV1をもとにメモリを参照して発光ダイオードに印加する電流の大きさを決め、期間t2(秒)にわたって所定の輝度で発光ダイオードを点灯させ、その後消灯する。点灯輝度は図14(ii)のようになる。
ここで、メモリへの格納値は適切な値にしておく。すなわち、(1)の操作でいかなる大きさのΔV1が生じても、期間t2の光照射によりその変化分を実質的に補償できるような適切な強度で点灯させるようにする。このようにすることで、期間t2後のTFTのVthは必ずVth0とほぼ等しくすることができる。このような動作を可能にするために、メモリはΔV1に対して例えば図15実線のような印加電流値Iを格納している。
以後、(1)から(3)の操作を任意の回数繰り返すことができる。このような制御によるVthの推移を図14(iii)に示す。(1)の操作によって生じるVthの変化量はTFTの駆動状況に依存する。具体的には(1)でTFTに印加されるVgsが大きければ大きいほどΔV1は増加する。しかし、メモリの格納値を最適化することにより、長期的に見ると図14(iii)のようにVthは常に初期の値Vth0とほぼ等しくすることができる。
なお、この系において電気的ストレス以外のほかの原因(熱的ストレス・経時変化など)によってTFTのVthが変化した場合にも同様の制御が可能であり、Vthを初期値Vth0近傍に保つことができる。
すなわち、種々の原因(経時変化・電気的ストレス・熱的ストレス)による閾値電圧変化を生じる半導体素子を含む半導体装置において、閾値電圧変化を補償することができる。
(実施例3)
本実施例では、経時変化による半導体素子の閾値電圧の変化を光照射により抑制した。
実施例2と同様の構成において、同様にTFTを駆動して実施例2と同程度の電気的ストレスを与える。ただしメモリの格納値は図15の点線のようになっており、発光ダイオードの保護のために実施例2よりも点灯輝度が小さくしてある。実施例2がVthを初期値Vth0の近くに安定させることができる系である場合、本実施例ではTFTのVthは徐々に増加していく。しかし、発光ダイオードを全く点灯させない場合と比較すると、電気的ストレスによるTFTのVthの増加を遅らせることができる。
このように、種々の原因による閾値電圧変化を生じる半導体素子を含む半導体装置において、閾値電圧変化を抑制することができる。
(実施例4)
本実施例では、半導体素子に照射する光の波長によって閾値電圧の変化量を調節した。
図16に半導体装置の概念図を示す。まず、実施例1と同様の作製法によりアモルファスIGZO−TFTを作製する。さらに、発光ダイオード1・501(活性層SiC、中心波長395nm)と発光ダイオード2・502(活性層AlGaInP、中心波長600nm)をともにTFT300のチャネル部に対向するように実装し半導体装置とする。他は実施例1と同様である。
この半導体装置に下記の外部回路を追加して駆動する。接続関係を図17に概念的に示す。実施例2と同様、TFT駆動回路、Vth測定回路、メモリ、発光ダイオード制御回路を有する。ただし、発光ダイオード制御回路は2つの発光ダイオードを制御する。また、メモリはTFT300に誘起すべきVth変化量に対して発光ダイオード1及び2にそれぞれ印加する電流を指定するルックアップテーブルを格納する。具体的には、TFT300に誘起すべきVth変化量が小さいときには発光ダイオード2を主に点灯させ、変化量が大きいときには発光ダイオード1を主に点灯させるようにする。この系は実施例2と同様に駆動でき、実施例2と等しい効果が得られる。
(実施例5)
本実施例では、閾値電圧を変化させたい素子とは別に、閾値電圧測定用の参照素子を備える装置の例を作製した。
図18のような半導体装置を作製する。ここでは、TFT300と、それと同様の参照用TFT301とが並置されている。参照用TFT301はTFT300と同一のサイズに設計されている。TFT300と参照用TFT301は共通の発光ダイオード500と対向し、発光ダイオードの光210が両者に入射する光量は等しい。それ以外は実施例1の半導体装置と同様である。
この装置に外部回路を追加する。接続関係を図19に概念的に示す。
TFT駆動回路はTFT300に接続され、TFT300に意図した動作をさせる(TFT300に接続された図示しない負荷を駆動させるなど)ための電源などを含む。Vth測定回路は参照用TFT301のVthを測定して発光ダイオード制御回路に出力することができる。またVth測定回路は、TFT駆動回路の動作中、該TFT駆動回路がTFT300に印加している電圧又は電流と等しい電圧又は電流を参照用TFT301に印加することもできる。メモリは、TFTに単位時間あたりに誘起すべきVth変化量に対して発光ダイオードに印加する電流を指定するルックアップテーブルを格納する。発光ダイオード制御回路は実施例2と同様である。
この系におけるTFT300と参照用TFT301との初期のVthが等しいとし、これらをVth0とする。発光ダイオード500は発光ダイオード制御回路によって制御され、一定の輝度で点灯又は消灯している。
この系は次のような手順で制御できる。
(1)期間t1(秒)にわたってTFT駆動回路によりTFT300に所望の動作をさせる。TFT300のVthは、TFT駆動回路による電気的ストレスと、発光ダイオードの光210によって初期値Vth0から変動する。一方、Vth測定回路はTFT駆動回路と常に等しい信号を出力し、参照用TFT301を同様に動作させる。期間t1後の参照用TFT301のVthは、TFT300のVthと等しいと考えられる。
(2)期間t2(秒)にわたってVth測定回路により参照用TFT301のVthを測定する。発光ダイオード制御回路は参照用TFTのVthの時間変化率をもとにメモリを参照し、発光ダイオード500の点灯状態を変化させる。一方この間、TFT駆動回路は任意の動作をしていてよい。例えば、手順(1)と同様の所望の動作を続けていてもよい。t1>>t2とすることにより、参照用TFT301のVthはTFT300のVthと実質的に常に等しい。
以後、(1)から(2)の操作を任意の回数繰り返すことができる。このような制御における、TFT300に印加されるゲート−ソース電圧Vgs、発光ダイオードの輝度及びTFT300のVthの推移を図20に示す。期間t1の後に発生しているTFT300のVthの変化量は、期間t1の前に照射された発光ダイオードの光210の輝度と、期間t1内のTFTに印加された電気的ストレスの量の差に依存するが、長期的に見るとVthは常に初期の値Vth0とほぼ等しい。
すなわち、電気的ストレスによる閾値電圧変化を生じる半導体素子を含む半導体装置において、閾値電圧変化を補償することができる。
本実施例を実施例2と比較すると、本実施例ではTFT300に行わせている所望の動作を中断させることなくそのVthを求めることができる。
(実施例6)
本実施例では、実施例2で示した半導体装置を並列に多数配列した半導体装置を、実施例2と同様に駆動した。
実施例2と同様の作製法により、アモルファスIGZO−TFTをアレイ状に配したm行n列TFTアレイを作製する。これにTFTと同数の紫色発光ダイオード(活性層SiC、中心波長395nm)を各TFTに対向するようにアレイ状実装して発光ダイオードアレイを形成し、半導体装置とする。アレイを構成する各TFTと、それに対応する発光ダイオードとの関係は、実施例1で示した図10と同様である。
この装置に下記の外部回路を追加して駆動する。接続関係を図21に示す。
ここで、メモリは実施例2と同様である。
m段ゲートドライバ、n段ソースドライバはm行n列のTFTアレイを駆動するためのものである。これらは実施例2におけるTFT駆動回路、Vth測定回路の機能を有しており、アレイにおける任意のTFTを選択してTFT駆動回路又はVth測定回路いずれかとして動作する。
m段カソードドライバ、n段アノードドライバはm行n列の発光ダイオードアレイを駆動するためのものである。これらは実施例2における発光ダイオード制御回路の機能を有している。m段ゲートドライバ、n段ソースドライバによって測定された各TFTのVthをもとに、アレイにおける対応する発光ダイオードを選択して、メモリを参照して点灯状態を制御することができる。
この装置のTFTアレイにおいて、TFTアレイの製造工程のうちいずれかの工程の面内不均一性により、図22(a)のようにアレイを構成するTFTのVthが平均値Vth0(V)の周りに±ΔVth0(V)の幅を持って分布しているとする。
この系を実施例2と同様に駆動する。駆動中において、アレイを構成するTFTのVthは、図22(b)のように平均値Vth0’(V)を中心に±ΔVth0’(V)の分布を持っているとする。Vth=Vth0’であるような平均的なTFTに対しても、そのTFTに対応する発光ダイオードから光が照射されており、Vth0’<Vth0である。Vth=Vth1’>Vth0’である別なTFTには、平均的なTFTに照射されるよりも多くの光が照射されており、初期状態と比べてこのTFTのVthはより平均値(Vth0’)に近づいている。同様に、Vth=Vth2’<Vth0’である別なTFTには、平均的なTFTに照射されるよりも少ない光が照射されており、このTFTのVthもVth0’に近づいている。よって定常状態においては、|ΔVth0’|<|ΔVth0|であると考えられる。すなわち、この系の駆動中においては、製造工程履歴によるVthのばらつきの影響は小さくなる。
このように、半導体装置に含まれる複数の素子について、素子間での閾値電圧のばらつきを抑えることができる。
(実施例7)
上記の実施例2から6のVth測定回路は、TFTのVthそのものの代わりに、Vthに準ずる情報を出力できる簡易な回路で代用できる。回路の一例と、その駆動タイミングチャートをそれぞれ図23、図24に示す。
TFT300のVthを求めるために、これを定電圧電源910及び負荷容量930と接続する。負荷容量930はリセットTFT307を通じてシャントされており、リセットTFT307のゲート電極へのリセット信号RSTの入力によりVoutの電位はリセットされる。TFT300をオフ状態とし、RSTを入力後、TFT300のゲート電圧を一定の電圧範囲で等速掃引し、ふたたびTFT300をオフ状態とする。
TFT300のVthの大きさに応じて、TFT300がオン状態となる期間の長さが変化し、それに応じてVoutの電位が上昇する。Voutの大きさは、上記の操作の間にTFT300に流れたドレイン−ソース電流を時間積分したものにほぼ比例すると考えられる。具体的には、TFT300のVthが小さい場合はTFT300がオン状態となる期間が長いため、TFT300をオフ状態とした後のVoutが大きい(図24実線)。逆に、TFT300のVthが大きい場合はVoutが小さい(図24破線)。したがって、Voutの電位を出力する回路によってTFT300のVth測定回路を代用できる。上記各実施例におけるメモリには、Voutの電位にしたがって発光ダイオードに印加する電流を指定するルックアップテーブルを格納しておけばよい。
このようにすることで、より簡便な回路で閾値電圧に準じる信号の測定が可能となる。それにより半導体素子を含む半導体装置において、閾値電圧変化を補償又は抑制することができる。また、半導体装置に含まれる複数の素子について、素子間での閾値電圧のばらつきを抑えることができる。
(実施例8)
本実施例では、実施例2から6のいずれかと実施例7とを組み合わせた実施例において、発光ダイオード制御回路を特定の構成とすることでメモリを省略した。
実施例7と同様の回路により、図25(i)の白矢印の各時刻においてTFT300におけるVoutを測定する。TFT300のVthが図25(i)の実線で示したとおりに推移する場合、Vout出力回路の出力は図25(ii)の黒点のようになる。
実施例2から6における(D)の入力段を、Voutと外部から供給する参照電位Vrefとを比較するコンパレータと、コンパレータ出力を保持するサンプル・ホールド回路によって構成する。コンパレータは、Vout<VrefであればHigh電位を、Vout>VrefであればLow電位を出力する。サンプル・ホールド回路はコンパレータの出力電位を次のVout信号の入力まで保持する。図25(ii)のVout・Vrefに対して、サンプル・ホールド回路の出力は図25(iii)のようになる。
実施例2から6における発光ダイオード駆動部を、発光ダイオードを駆動する定電圧電源と、それと直列に接続されたスイッチとで構成する。スイッチは、上記サンプル・ホールド回路によって制御され、発光ダイオードは次のVout信号の入力まで点灯・消灯の2値のどちらかに保持されている。すなわち、Vout<Vrefであれば点灯状態が維持されており、Vout>Vrefであれば消灯状態が維持されている。点灯時の輝度は電源電圧によって決まる一定値である。図25(iii)のVout・Vrefに対して、発光ダイオードの点灯状態は図25(iv)のようになる。
上記構成により、TFT300のVthとVrefとの大小関係に応じて発光ダイオードの実効的な点灯時間が制御され、TFT300のVthが所望の電圧近傍で安定する。すなわち、TFT300のVthが増加してVout<Vrefとなった場合、発光ダイオードが点灯する。TFT300のチャネル部に光が照射されVthが減少すると、Voutは増加する。Vout>Vrefとなると発光ダイオードは消灯する。このように、TFT300のVthは、Vout=VrefとなるようなVthの近傍で安定する。
上記操作におけるVrefの値を、TFT300のVthがVth=Vtarget(TFT300のVthの制御目標値:図25(i)に示す)であるときのVoutの値とすることができる。この結果、TFT300のVthはVtargetの近傍で安定する。
(実施例9)
本実施例では、電界発光素子を駆動する装置に本発明を適用する場合、半導体素子の閾値電圧ではなく電界発光素子の発光強度を半導体素子の閾値電圧制御のための入力量とした。
アクティブマトリクス型OLEDディスプレイの画素回路999と、画素回路999のOLED発光強度読み出し回路998が互いに近接して配置された半導体装置を図26に示す。画素回路999はスイッチTFT308・駆動TFT309・OLED600を有する。読み出し回路998は画素回路999に近接して配置されており、フォトダイオード800・読み出し容量931を有する。読み出し回路998は読み出し容量931の出力電位VoutをリセットするリセットTFT307を備えていてもよい。駆動TFT309のチャネル部に光を照射するための発光ダイオードなどは省略してある。
OLED600の発光をフォトダイオード800で受け、読み出し容量931上の電位Voutとして出力する。
この半導体装置において、実施形態の項に記したように駆動TFT309のVthを変化させることで、OLEDの劣化による発光強度の低下を補償又は抑制できる。具体的には、電圧差(Vout−Vdata)を常に特定の値に保つように発光ダイオードの光照射条件を制御し、駆動TFT309のVthを調節する。
このように、電界発光素子を含む半導体装置において電界発光素子の劣化による発光強度の低下を抑えることができる。
本発明の第3の効果が得られる実施形態の一例を説明する図である。 図1の回路に本発明を適用した場合の動作を説明する図である。 本発明を適用できる半導体素子の一例の断面図である。 本発明を適用できる半導体素子の一例の伝達特性を説明する図である。 本発明を適用できる半導体素子の一例の閾値電圧の変化を説明する図である。 本発明を適用できる半導体素子の一例における半導体素子特性の変化を説明する図である。 本発明を適用できる半導体素子の一例の伝達特性の変化を説明する図である。 本発明を適用できる半導体素子の一例のギャップ内準位の面密度を説明する図である。 実施例1における半導体素子の断面図である。 実施例1における半導体装置の概念図である。 実施例1における半導体素子の特性を説明する図である。 実施例1における検量線を説明する図である。 実施例2における半導体装置を含む系の概念図である。 実施例2における系の制御法を説明する図である。 実施例2及び3における系の制御法を説明する図である。 実施例4における半導体装置の概念図である。 実施例4における半導体装置を含む系の概念図である。 実施例5における半導体装置の概念図である。 実施例5における半導体装置を含む系の概念図である。 実施例5における系の制御法を説明する図である。 実施例6における半導体装置を含む系の概念図である。 実施例6における半導体素子の閾値電圧の分布を説明する図である。 実施例7における系の一部における回路図である。 実施例7における系の一部の駆動法を説明する図である。 実施例8における系の制御法を説明する図である。 実施例9における半導体装置の概念図である。
符号の説明
100 半導体
200 光源
210 光
300 TFT
301 参照用TFT
307 リセットTFT
308 スイッチTFT
309 駆動TFT
311 ゲート絶縁膜
312 ゲート電極
321 ソース電極
322 ドレイン電極
330 チャネル層
400 基板
500 発光ダイオード
501 発光ダイオード1
502 発光ダイオード2
600 有機発光ダイオード(OLED)
800 フォトダイオード
910 定電圧電源
930 負荷容量
931 読み出し容量
991 OLED劣化前のOLED600の電流電圧特性
992 OLED劣化前の駆動TFT309の出力特性
993 OLED劣化後のOLED600の電流電圧特
994 光照射後の駆動TFT309の出力特性
998 OLED発光強度読み出し回路
999 画素回路

Claims (4)

  1. 少なくとも半導体を構成要素として有する半導体素子と、該半導体素子によって駆動される電界発光素子と、を少なくとも含む半導体装置における該半導体素子の閾値電圧の制御方法であって、
    半導体素子の閾値電圧の指標となる特性値を測定する工程と、前記特性値に基づいて前記半導体に照射する光の照射強度、照射時間又は波長を決定する工程と、
    前記照射強度、照射時間又は波長が決定された前記光を前記半導体に照射することにより前記半導体素子の閾値電圧を減少させる工程と、
    を含み、前記特性値は、前記電界発光素子の発光強度であることを特徴とする半導体素子の閾値電圧の制御方法。
  2. 前記半導体装置は、複数の半導体素子を有することを特徴とする請求項に記載の半導体素子の閾値電圧の制御方法。
  3. 前記半導体素子は、ゲート電極、ソース電極、ドレイン電極、チャネル層、ゲート絶縁膜から少なくともなり、前記半導体は該チャネル層であることを特徴とする請求項1または2に記載の半導体素子の閾値電圧の制御方法。
  4. 前記半導体装置が有する前記電界発光素子は、有機ELであることを特徴とする請求項からのいずれか1項に記載の半導体素子の閾値電圧の制御方法。
JP2008124859A 2008-05-12 2008-05-12 半導体素子の閾値電圧の制御方法 Expired - Fee Related JP5305731B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008124859A JP5305731B2 (ja) 2008-05-12 2008-05-12 半導体素子の閾値電圧の制御方法
PCT/JP2009/059103 WO2009139482A1 (en) 2008-05-12 2009-05-11 Method for controlling threshold voltage of semiconductor element
US12/992,073 US8530246B2 (en) 2008-05-12 2009-05-11 Method for controlling threshold voltage of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008124859A JP5305731B2 (ja) 2008-05-12 2008-05-12 半導体素子の閾値電圧の制御方法

Publications (2)

Publication Number Publication Date
JP2009277702A JP2009277702A (ja) 2009-11-26
JP5305731B2 true JP5305731B2 (ja) 2013-10-02

Family

ID=40912051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008124859A Expired - Fee Related JP5305731B2 (ja) 2008-05-12 2008-05-12 半導体素子の閾値電圧の制御方法

Country Status (3)

Country Link
US (1) US8530246B2 (ja)
JP (1) JP5305731B2 (ja)
WO (1) WO2009139482A1 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
KR101865546B1 (ko) * 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR102290831B1 (ko) 2009-10-16 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20240042253A (ko) 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY180559A (en) 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
KR101911382B1 (ko) * 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101800038B1 (ko) * 2009-12-04 2017-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5584103B2 (ja) 2009-12-04 2014-09-03 株式会社半導体エネルギー研究所 半導体装置
KR102046308B1 (ko) 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101729933B1 (ko) * 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
EP2513966B1 (en) * 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102667910B (zh) 2009-12-18 2015-11-25 株式会社半导体能源研究所 液晶显示设备和电子设备
KR101871654B1 (ko) 2009-12-18 2018-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
KR20120101716A (ko) 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
EP3550604A1 (en) * 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG10201408329SA (en) * 2009-12-25 2015-02-27 Semiconductor Energy Lab Memory device, semiconductor device, and electronic device
KR101842413B1 (ko) * 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
EP2519972B1 (en) 2009-12-28 2019-06-12 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN105702631B (zh) 2009-12-28 2019-05-28 株式会社半导体能源研究所 半导体器件
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101848516B1 (ko) * 2010-01-15 2018-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101791279B1 (ko) * 2010-01-15 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102725841B (zh) * 2010-01-15 2016-10-05 株式会社半导体能源研究所 半导体器件
WO2011086847A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102542681B1 (ko) 2010-01-20 2023-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
KR101873730B1 (ko) * 2010-01-24 2018-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN102725842B (zh) * 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
WO2011099360A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR102129413B1 (ko) 2010-02-12 2020-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 구동 방법
KR20180110212A (ko) 2010-02-19 2018-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
CN102754163B (zh) * 2010-02-19 2015-11-25 株式会社半导体能源研究所 半导体器件
KR20230155614A (ko) 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2011105310A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101840185B1 (ko) 2010-03-12 2018-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로를 구동하는 방법 및 표시 장치를 구동하는 방법
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
TWI511236B (zh) * 2010-05-14 2015-12-01 Semiconductor Energy Lab 半導體裝置
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011152254A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8637802B2 (en) * 2010-06-18 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Photosensor, semiconductor device including photosensor, and light measurement method using photosensor
KR20120000499A (ko) * 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
TWI541782B (zh) 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
WO2012008286A1 (en) * 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008390A1 (en) * 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101853516B1 (ko) 2010-07-27 2018-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101842181B1 (ko) * 2010-08-04 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8537600B2 (en) * 2010-08-04 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Low off-state leakage current semiconductor memory device
US8467231B2 (en) * 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5671418B2 (ja) * 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9343480B2 (en) * 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103081092B (zh) 2010-08-27 2016-11-09 株式会社半导体能源研究所 存储器件及半导体器件
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8520426B2 (en) * 2010-09-08 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
TWI608486B (zh) * 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
WO2012053374A1 (en) * 2010-10-20 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9087744B2 (en) * 2010-11-05 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving transistor
US8854865B2 (en) * 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI562142B (en) * 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
TWI596769B (zh) * 2011-01-13 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體儲存裝置
JP5859839B2 (ja) * 2011-01-14 2016-02-16 株式会社半導体エネルギー研究所 記憶素子の駆動方法、及び、記憶素子
TWI614747B (zh) * 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
US8625085B2 (en) * 2011-03-08 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Defect evaluation method for semiconductor
TWI567735B (zh) * 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路,記憶體單元,及訊號處理電路
US9142320B2 (en) * 2011-04-08 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
WO2012143840A1 (en) * 2011-04-20 2012-10-26 Koninklijke Philips Electronics N.V. Measurement device and method for vapour deposition applications
US9443844B2 (en) 2011-05-10 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
US8669781B2 (en) * 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013016243A (ja) * 2011-06-09 2013-01-24 Semiconductor Energy Lab Co Ltd 記憶装置
US9236443B2 (en) 2012-09-11 2016-01-12 University Of Florida Research Foundation, Incorporated High electron mobility transistors having improved reliability
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9360564B2 (en) * 2013-08-30 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6142200B2 (ja) * 2013-09-30 2017-06-07 株式会社Joled 薄膜半導体装置及びその製造方法
JP6560508B2 (ja) 2014-03-13 2019-08-14 株式会社半導体エネルギー研究所 半導体装置
KR20150138026A (ko) 2014-05-29 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6541344B2 (ja) * 2014-12-22 2019-07-10 キヤノン株式会社 放射線撮像装置、放射線撮像システム、及び、放射線撮像装置の制御方法
CN104882486B (zh) * 2015-04-29 2016-03-09 广州新视界光电科技有限公司 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
JP7215240B2 (ja) * 2019-03-07 2023-01-31 富士電機株式会社 半導体装置の試験方法
CN115377208A (zh) * 2021-05-20 2022-11-22 合肥京东方显示技术有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板和装置
CN116224003B (zh) * 2022-12-26 2023-11-14 重庆大学 Mos型半导体器件的阈值电压稳定性测试电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
US5012314A (en) * 1989-03-31 1991-04-30 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display restoring apparatus
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5648665A (en) 1994-04-28 1997-07-15 Ngk Insulators, Ltd. Semiconductor device having a plurality of cavity defined gating regions and a fabrication method therefor
JPH09213965A (ja) 1996-01-31 1997-08-15 Sharp Corp 半導体装置の製造方法
JPH10209460A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 液晶表示装置
US6051857A (en) 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
JP3483484B2 (ja) 1998-12-28 2004-01-06 富士通ディスプレイテクノロジーズ株式会社 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法
JP2000208776A (ja) 1999-01-19 2000-07-28 Sony Corp 薄膜トランジスタの製造方法
JP2002299629A (ja) 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd ポリシリコン薄膜半導体およびポリシリコン薄膜半導体の製造方法
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2005044878A (ja) 2003-07-24 2005-02-17 Seiko Epson Corp 半導体装置及びその製造方法
JP4024764B2 (ja) * 2004-01-20 2007-12-19 松下電器産業株式会社 光照射熱処理方法および光照射熱処理装置
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法

Also Published As

Publication number Publication date
US20110076790A1 (en) 2011-03-31
JP2009277702A (ja) 2009-11-26
WO2009139482A1 (en) 2009-11-19
US8530246B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
JP5305731B2 (ja) 半導体素子の閾値電圧の制御方法
KR101097161B1 (ko) 반도체소자의 처리 방법
JP5202094B2 (ja) 半導体装置
US8728838B2 (en) Organic electroluminescent display device and method of producing the same
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
US7791082B2 (en) Semiconductor apparatus and method of manufacturing the same
TWI422942B (zh) 薄膜電晶體及顯示器
JP5016831B2 (ja) 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP5305730B2 (ja) 半導体素子の製造方法ならびにその製造装置
JP5511157B2 (ja) 発光表示装置
US20130240802A1 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US9178073B2 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US20130032798A1 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US20100224870A1 (en) Field effect transistor
WO2007119386A1 (en) Field effect transistor using oxide film for channel and method of manufacturing the same
KR20120114245A (ko) 픽셀회로 및 디스플레이 디바이스
JP2010205798A (ja) 薄膜トランジスタの製造方法
CN109004031B (zh) 铁电薄膜晶体管、有机发光阵列基板驱动电路和显示装置
WO2023140356A1 (ja) 表示装置
Jafarabadiashtiani Pixel circuits and driving schemes for active-matrix organic light-emitting diode displays
Zhu Modeling of a-Si: H TFT IV characteristics in the forward subthreshold operation
Lan et al. Oxide Thin-Film Transistors for Active Matrix OLEDs
Liu Amorphous indium gallium zinc oxide thin film transistor and memory device for future device applications

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

LAPS Cancellation because of no payment of annual fees