KR20200077607A

KR20200077607A - 스위치드 커패시터 전력 컨버터의 보호

Info

Publication number: KR20200077607A
Application number: KR1020207017945A
Authority: KR
Inventors: 아이첸 로우; 데이비드 엠. 줄리아노; 그레고리 슈체친스키; 제프 슈미트; 오스카 블라이드
Original assignee: 아크틱 샌드 테크놀로지스, 인크.
Priority date: 2013-03-15
Filing date: 2013-12-30
Publication date: 2020-06-30
Also published as: WO2014143366A1; GB202019303D0; KR102128137B1; GB2587732A; US20240014735A1; CN105229908B; GB2589040B; KR20150132530A; US10666134B2; GB2526492B; US20210152084A1; KR20220098263A; GB201516830D0; US10938299B2; GB202102388D0; GB2588878B; GB2589040A; US20200366195A1; DE112013006828T5; KR102416267B1

Abstract

스위치드 커패시터 전력 컨버터에 대한 과도현상 또는 고장 조건들(fault conditions)은 스위칭 소자들 (예, 트랜지스터들) 또는 위상 노드들과 관련된 적어도 하나의 내부 전압들 및/또는 전류들을 측정하여 검출하거나, 상기 컨버터 단자들의 전압들 또는 전류들을 측정하여 검출하고, 이와 같은 측정들에 기초하여 상기 측정이 소정의 범위를 벗어날 때 조건이 발생한 것을 검출한다. 상기 조건의 검출 시 고장(fault) 제어 회로부는 상기 컨버터의 동작을 변경하는데, 예를 들면, 상기 컨버터의 적어도 하나의 단자들로부터 적어도 몇 개의 상기 스위칭 소자들을 전기적으로 연결을 해제하기 위하여 고 전압 스위치(high voltage switch)를 사용하거나, 또는 상기 위상 신호들의 타이밍(timing) 특성들을 변경한다.

Description

스위치드 커패시터 전력 컨버터의 보호{Protection of switched capacitor power converter}

본 출원은 2013년 3월 15일 출원된 미국 출원 번호 13/838,681에 대해 우선권을 주장하여, 상기 문헌은 본원에 참조로 원용된다.

본 발명은 스위치드 커패시터 전력 컨버터를 보호하기 위한 기술과 관련된다.

본 발명은 스위치드 커패시터 전력 컨버터들의 보호에 관한 것이다.

스위치드 커패시터 변환 회로들의 다양한 구성들은 상기 회로에서의 커패시터 사이의 전하의 제어 된 전송을 통해 하이-사이드(High-Side) 전압과 로우-사이드(Low-Side) 전압 사이의 전압 변환(즉, 스텝 업, 스텝 다운, 또는 양방향)을 제공한다. 딕슨(Dickson) 전하 펌프는 변환 회로의 일례이다. 커패시터들 사이의 전하 이동의 제어는 일반적으로 “스위치들”로 동작하는 회로소자들, 예를 들어, 다이오드들 또는 EFT 트랜지스터들을 사용한다.

스위치 소자들 및 커패시터들의 일부 구성은 정상 동작에서 상기 스위치 소자들에 걸리는 전형적인 최대 전압을 제한한다. 그런 제한된 전압들은 풀 하이-사이드(full high-side) 전압 또는 상기 하이-사이드(High-Side) 전압과 상기 로우-사이드(Low-Side) 전압들 사이의 차이값을 필수적으로 수용하지 않아도 되는 스위치 소자들의 사용을 허용함으로써, “저 전압(low voltage)” 소자들의 사용을 허용한다. 예를 들어, 4 스테이지에서 20 볼트와 5 볼트 사이의 변환을 수행하는 종래의 딕슨(Dickson) 전하 펌프에서, 스위치 소자들은 일반적으로 동작 중에 최대 10 볼트를 경험함에 따라 10 볼트의 정격을(예, 브레이크다운 전압 정격) 필요로 한다.

전하 펌프들은 입력 전압을 각각의 커패시터에 걸리는 상기 입력 전압의 일부를 저장함으로써 스텝 업(step up) 또는 스텝 다운(step down) 한다. 전압 변환의 크기가 증가함에 따라, 커패시터들의 수의 증가가 필요하다. 각 커패시터 양 단자의 스위치들은 전하 전송을 수행할 필요가 있을 뿐만 아니라 요구되는 전압 변환 비율을 제공하는 전하 펌프(charge pump)를 구성한다.

도 1A-1B는 두 가지 전하 펌프들을 도시한다. 도 1A에서의 첫 번째는 1:3 스텝-다운 구성이고 도 1B에서의 두 번째는 3:1 스텝-업 구성이다. 각 노드에서의 전압 라벨들은 두 가지의 값을 가지며, 하나는 각각의 동작 스테이지를 위한 것이다: 스테이지 1 동안의 전압 값/ 스테이지 2 동안의 전압 값. 각각의 스위치는 스테이지 1 또는 스테이지 2 동안 비-중첩(non-overlapping) 방식으로 턴-온 또는 오프 될 필요가 있다. 상기 스텝-업 또는 스텝-다운 동안, VX로 표시(indicate)된 노드는 가장 낮은 전하 펌프 전압 레벨이다: VX는 전형적으로 스텝-다운의 출력이고, 및 반대로 스텝-업의 입력이다. VX는 상기 스위치가 꺼져있는 경우 각 스위치에 걸리는 단위 전압 강하(unit voltage drop)를 설정한다: 상기 커패시터들 하부에 있는 상기 스위치들은 각각은 VX의 최대 전압 강하를 참조하고, 반면에 각 커패시터들 상부에 있는 스위치들은 2VX의 최대 전압 강하를 참조한다. 이것은 상부의 스위치들로 선택된 상기 트랜지스터는 손상을 방지하기 위하여 2VX을 초과하는 드레인-소스 브레이크다운 전압 (BV_DSS)을 필요로 한다는 것을 의미한다. 일반적으로 MOS 트랜지스터의 BV_DSS가 높아질수록, 주어진 온-저항을 위한 상기 트랜지스터 영역과 커패시턴스는 커지며 이는 다이 비용과 스위칭 전력 손실을 증가시킨다. 따라서, 자신의 BV_DSS가 상기 트랜지스터가 지원할 필요가 있는 상기 최대 전압 강하에 가까운 트랜지스터를 사용하는 것이 요구되어 진다.

도 2는 도 1의 상기 스텝-다운 전하 펌프의 인터리브드(interleaved) 버전이며 여기서 상기 각 커패시터의 상부에 있는 상기 스위치들은 오직 NX의 최대 전압 강하를 참조한다. 상기 도 2의 인터리브드 토폴로지는 비록 다른 접근들이 또한 이 목적을 달성할지라도, 각각의 상기 상부 스위치들을 단순히 캐스코딩하여(또는 상부 스위치마다 두 개의 직렬 연결된 트랜지스터들을 사용하여), 각 스위치에 걸쳐서 보이는 최대 전압 강하를 줄일 수 있음을 주목해야 한다. 대부분의 CMOS 프로세스들에 대해, 상기 동일한 낮은 BV_DSS 트랜지스터들을 사용한 효율성과 다이 영역 이득은 여전히 더 높은 트랜지스터 개수와 복잡성을 정당화할 만큼 충분히 유리하다. 상기 복잡성은 VX의 배수인 다양한 공통-모드 전압에서 상기 저-전압 트랜지스터들을 제어하고 동작해야 하는 데서 발생한다. 도 2를 참고하여, 예시와 같이, 최상부 커패시터를 6V의 VIN으로 연결하는 상기 스위치는 3.3V 트랜지스터가 될 수 있는데 그 이유는 상기 트랜지스터 드레인 및 소스 단자들(동작 스테이지에 따라서 4V 또는 6V; 이 스위치를 위한 상기 공통 모드 전압 레벨 4V)에서의 절대 전압 레벨이 3.3V를 초과함에 불구하고, 상기 트랜지스터는 도통하지 않을 때 드레인-소스 단자들에 걸리는 2V를 다르게(differentially) 보기 때문이다. 이것은 BV_DSS 가상기 각각의 트랜지스터 단자들에서의 절대적인 제약이기보다는 상기 트랜지스터 드레인-소스 단자에 걸친 차등 전압 제약(differential voltage constraints)이기 때문이다. 비록 상기 드레인 및 소스 단자들 각각은 실리콘 기판에 절대적인 브레이크다운 전압을 가지고 있을지라도, 이 절대적인 브레이크다운 전압들은 전형적으로 BV_DSS보다 훨씬 더 높아서 상기 트랜지스터들이 BV_DSS를 초과하는 공통-모드 전압 레벨에서 작동되게 한다.

BV_DSS 외에도, MOS 트랜지스터에 대해 또 다른 차등 전압 제약은 게이트-옥사이드(gate-oxide) 브레이크다운 전압에 의해 결정되는 최대 게이트-소스 전압(V_GSmax)이다. 작은 기하학적 형상과 저-전압 트랜지스터들을 가지는 현대 CMOS 공정들은 성과(performance)를 유지하기 위해서 더 얇은 게이트 옥사이드들(gate oxides)을 필요로 하며, 이것은 또한 더 낮은 V_GSmax 정격(ratings)을 초래한다. 이것은 또한 저-전압 트랜지스터 스위치들을 사용한 저-전압 변환율 전하 펌프의 설계를 더 복잡하게 하는데, 그 이유는 스위치 동작 동안 게이트-소스 및 드레인-소스 전압 제약 모두를 초과하는 것을 피하기 위한 주의를 기울여야 하기 때문이다.

공통적으로 사용 가능한 저-전압 트랜지스터는 1.8V, 3.3V 및 때때로 5 트랜지스터들을 선호하며, 보통 V_GSmax 정격(rating)을 최대 동작 드레인-소스 전압 정격인 V_DSmax, (V_DSmax<BV_DSS)와 동일하게 명시한다. 상기 최소 VX 전압이 동작 범위에서 충분히 트랜지스터 임계 전압을 초과하는 어플리케이션들의 경우, 이 목적을 위해 개개의 내부 공급 레일들을 발생시키는 대신에, 상기 트랜지스터 게이트 드라이버들을 위해 동일한 상기 VX 전압 레벨을 사용하는 것이 편리하고 실용적이게 된다. 이것은 본질적인 상기 전하 펌프 동작인, VX-레벨 전압이 상기 인터리브드 전하 펌프의 각 비-스위칭(non-switching) 노드(예, 도 2에서 커패시터들 사이의 VIN, VX, 4V 노드)사이에서 이미 발생 되고 지지 된다는 사실 때문이다. 그러므로, 도 3에서 보여준 바와 같이, 각 트랜지스터를 위한 상기 게이트 드라이버는 상기 트랜지스터의 상기 공통 모드 전압 레벨로 레벨시프트(levelshifted)될 수 있으며, 상기 동일한 저-전압 트랜지스터들을 사용할 수 있으며, 및 0V와 VX 사이에서 상기 트랜지스터 게이트-소스를 구동할 수 있다. 인터리브드(interleaved) 전하 펌프의 제 n번째 섹션은 커패시터 상부의 한 쌍의 스위치를 보여 주며, 여기서 n은 정수이다. 동등한 트랜지스터-레벨(level)은 상기 트랜지스터들을 켜고 끄는데 사용되는 상기 게이트 드라이버들의 오른쪽에 표현된다. 상기 트랜지스터들 및 상기 게이트 드라이버 회로부는 자신들에 걸리는 VX의 최대 전압을 참조한다. 상기 도시된 하이-사이드(High-Side) 스위치는 PMOS 트랜지스터이지만, 만일 자신의 게이트 드라이버가 도시된 상기 커패시터와 V_n+1 과 V_n+2 사이에서 스위치하는 인접 커패시터사이에서 부트스트랩(bootstrapped) 된다면 NMOS 일 수도 있다.

전하-펌프들은 커패시터들에 걸리는 상기 입력 전압의 부분 또는 배수를 저장하여 입력 전압을 스텝 다운 또는 스텝 업 한다. 전환(transformation)의 크기가 증가함에 따라서, 사용되는 커패시터들의 수는 증가한다. 각 커패시터는 동작 주기의 일부 동안 고유한 증간전압을 생성할 수 있게 한다. 상기 커패시터들을 다른 구성들로 재정렬(re-arrange)하는데 사용되는 상기 스위치들은 몇 개의 에너지원에 의해 전력이 공급되는 것이 필요하다.

도 4A-B에서, 1;5 (스텝-다운) 구성에서(또는 5:1 스텝-업 전력 흐름이 반전된 경우) 직-병렬 및 딕슨 전하 펌프가 도시된다. 각 노드에서의 상기 전압 라벨들은 두 개의 값을 지닌다; 첫 번째는 동작 스테이지 1 동안의 상기 전압 값; 두 번째는 동작 스테이지 2 동안의 상기 전압 값.

딕슨(Dickson) 전하-펌프에서, 각 스테이지는 오직 상기 전하-펌프의 고 전압 사이드의 총 전압의 작은 부분만을 참조한다. 이것은 낮은 전압 정격(rated) 장치를 사용 가능하게 하고 효율을 향상시킨다. 그러나, 상기 고-전압 사이드가 갑자기 신속하게 스텝 업 해야 한다면, 상기 저-전압 스위치들은 손상될 수 있는 일시적인 과-전압(over-voltage) 스트레스를 경험할 수 있다.

일반적으로, 상기 변환 회로의 손상 또는 회로의 오동작을 막기 위해 상기 스위치가 자신의 브레이크다운 전압을 초과하는 전압에 노출되지 않도록 보호하는 것이 중요하다.

본 발명은 스위치드 커패시터 전력 컨버터의 고장을 검출하고 컨버터의 동작을 제어하여 컨버터를 보호하는 신규한 구성을 제공하는 데 목적이 있다.

일 측면에서, 일반적으로, 스위치드 커패시터 전력 컨버터에 대한 과도현상 또는 고장(fault) 조건들은 스위칭 소자들 (예, 트랜지스터들) 또는 위상 노드들과 관련된 적어도 하나의 내부 전압들 및/또는 전류들을 측정하여 검출하거나, 상기 컨버터 단자들의 전압들 또는 전류들을 측정하여 검출하고, 이와 같은 측정들에 기초하여 상기 측정이 소정의 범위를 벗어날 때 조건이 발생한 것을 검출한다. 상기 조건의 검출 시 고장 제어 회로부는 상기 컨버터의 동작을 변경하는데, 예를 들면, 상기 컨버터의 적어도 하나의 단자들로부터 적어도 몇 개의 상기 스위칭 소자들을 전기적으로 연결을 해제하기 위하여 고 전압 스위치(high voltage switch)를 사용하거나, 또는 상기 위상 신호들의 타이밍(timing) 특성들을 변경한다.

또 다른 측면에서, 일반적으로, 커패시터가 의도하지 않게 다음 스테이지, 자신에 걸쳐, 또는 접지(그것의 접지된 하부 플레이트와 같이)에 단락(Short)되는 경우에, 과-전압(over-voltage) 또는 저-전압(under-voltage) 보호는 구현될 수 있다. 상기 전하 펌프의 각 커패시터는 주어진 상기 전하-펌프 비율이 허용 범위 내에 있는지를 보기 위해 모니터 된다. 예를 들어, 상기 전하-펌프의 출력이 2V이어야 한다면, 상기 출력에 가장 근접한 상기 커패시터 또한 약 2V이어야 한다. 단열 충전(adiabatic charging)에서, 상기 커패시터 전압은 각 주기 동안 크게 변할 수 있어서, 상기 과-전압 및 저-전압 보호에서 정상 전압 변화를 고려한 충분한 마진(margin)이 필요하다.

또 다른 측면에서, 일반적으로, 스위치드 커패시터 전력 컨버터는 실질적으로 고 전압인 제1 외부회로에 결합하는 제1 단자를, 실질적으로 고 전압보다 낮은 저 전압인 제2 외부 회로와 결합하는 제2 단자를 가지고 있다. 상기 전력 컨버터 동작에서, 전하는 제1 단자와 제2 단자 사이에 전하 이동 경로(charge transfer path)상에서 통과한다. 상기 컨버터는 복수의 반도체 스위치 소자들을 포함한다. 상기 스위치 소자들은 제1 단자와 제2 단자 사이의 상기 전하 이동 경로상의 스위치 소자들의 제1 집합을 포함하며, 상기 스위치 소자들의 제1 집합에서 상기 단자를 통해 통과하는 모든 전류를 실질적으로 운반하기 위해 상기 제1 단자 또는 상기 제2단자 중 하나와 직렬로 연결되는 스위치 소자가 없으며, 및 상기 스위치 소자들의 제1 집합에서 각각의 스위치 소자는 대응하는 복수 커패시터의 서브세트 사이의 제어 가능한 전하 이동 경로를 형성하도록 구성된다. 상기 스위치 소자들은 적어도 일부의 커패시터들과 교류의 기준 전압들의 전기적 연결을 형성하도록 구성된 스위치 소자들의 제2 집합을 또한 포함한다. 상기 복수의 스위치 소자들은 동작의 연속적인 상태에서 상기 상호연결을 형성하도록 구성된다. 상기 컨버터는 스위치 소자들의 상기 제1 집합 또는 상기 제2 집합의 적어도 하나의 스위치 소자들의 전압 및 / 또는 전류 특성을 측정하기 위해 구성된 측정 회로부, 및 상기 측정 회로부와 결합되면서 상기 측정된 특성들이 상기 특성들의 소정의 범위를 벗어나는 경우를 결정하는 조건의 검출 시 상기 전력 컨버터의 동작을 변경하기 위해 구성된 고장(fault) 제어 회로를 더 포함한다.

측면들은 다음 특징들 중 적어도 하나를 포함할 수 있다.

복수의 스위치 소자들은 상기 제1 단자와 상기 제1 단자 또는 상기 제2 단자 중 하나와 직렬로 연결된 상기 제1 단자와 제2 단자 사이의 상기 전하 이동 경로에 있는 스위치 소자들의 제 3 집합을 더 포함한다.

스위치 소자들의 제2 집합은 동작의 일부 상태 동안 적어도 하나의 커패시터들을 상기 저-전압 단자에 전기적인 연결을 형성하는 스위치 소자들을 포함한다(예, 상기 컨버터의 “위상 노드).

상기 동작의 스테이지들은 반복되는 연속의 클록드 스테이지(clocked stage)를 포함한다.

상기 컨버터는 상기 복수의 커패시터들을 더 포함하며, 각각의 커패시터는 상기 복수의 스위치 소자들 중 적어도 하나의 스위치 소자의 단자와 결합된 단자를 가진다. 일부 예에서, 상기 커패시터들 및 스위치 소자들은 모놀리식 디바이스(monolithic device)에서 집적화(integrate)된다.

상기 컨버터는 딕슨(Dickson) 전하 펌프를 구성한다.

상기 적어도 하나의 스위치 소자들의 상기 전압 및 / 또는 전류 특징들은 다음으로 이루어진 그룹에 속한다:

스위치 소자들의 상기 제1 집합의 스위치 소자의 단자들에 걸리는 전압;

스위치 소자들의 상기 제1 집합의 스위치 소자를 흐르는 전류;

스위치 소자들의 상기 제1 집합의 스위치 소자와 상기 복수의 커패시터들의 커패시터 사이의 접점에서의 전압;

상기 스위치 소자에 결합된 상기 복수의 커패시터들의 커패시터 단자에 걸리는 전압;

스위치 소자들의 상기 제2 집합의 스위치 소자와 복수의 커패시터들의 커패시터 사이의 접점에서의 전압; 및

스위치 소자들의 상기 제1집합의 스위치 소자에 흐르는 전류

상기 스위치 소자의 상기 전압 및 / 또는 전류 특징은 상기 스위치 소자의 단자들에 걸리는 전압을 포함한다.

상기 스위치 소자의 상기 전압 및 / 또는 전류 특징은 상기 스위치 소자를 통하는 전류를 포함한다.

상기 스위치 소자의 상기 전압 및 / 또는 전류 특징은 상기 스위치 소자의 단자에서의 전압을 포함한다.

상기 스위치 소자의 상기 전압 및/ 또는 전류 특징은 상기 스위치 소자에 결합된 복수의 커패시터들의 커패시터의 단자들에 걸리는 전압을 포함한다.

스위치 소자들의 상기 제2 집합의 상기 스위치 소자들은 위상 제너레이터(generator)를 형성하고, 및 여기서 상기 스위치 소자의 상기 전압 및/ 또는 전류 특징은 상기 위상 제너레이터(generator)에 의해 공급된 전압 및 / 또는 전류를 포함한다.

상기 반도체 스위치 소자들의 각각은 적어도 두 개의 상기 커패시터들을 결합하기 위한 FET 트랜지스터를 포함한다.

상기 반도체 스위치 소자들의 적어도 일부는 다중(multiple) FET 트랜지스터들의 네트워크를 포함한다.

스위치 소자들의 상기 제1 집합 또는 스위치 소자들의 상기 제2 집합의 적어도 일부의 상기 스위치 소자들은 상기 고-전압보다 작은 최대 전압 정격을 갖는다.

스위치 소자들의 상기 제1 집합 또는 스위치 소자들의 상기 제2 집합의 적어도 일부의 스위치 소자들은 상기 고 전압과 상기 저 전압 사이의 차이보다 작은 최대 전압 정격을 갖는다

스위치 소자들의 상기 제1 집합 또는 스위치 소자들의 상기 제2 집합의 적어도 일부 스위치 소자들은 상기 고-전압과 상기-저 전압사이 차이값의 1/N (N>1) 보다 크지 않은 최대 전압 정격을 갖는다.

상기 고장(fault) 제어 회로는 상기 복수의 스위치들 중 적어도 일부의 상기 전압 정격보다 큰 최대 전압 정격을 각각 가지는 적어도 하나의 스위치들, 상기 복수의 스위치 소자들의 적어도 일부의 스위치 소자들을 통하여 흐르는 전류를 전기적으로 연결 해제하거나 제한하도록 구성되는 상기 적어도 하나의 스위치들을 포함한다. 일부 예에서, 상기 적어도 하나의 스위치들은 제1 단자에 직접 연결된 스위치를 포함한다. 일부 예에서, 상기 적어도 하나의 스위치들은 상기 복수의 스위치 소자들의 두 개의 스위치 소자들 사이에 결합된 스위치를 포함한다.

상기 고장(fault) 제어 회로는 상기 조건의 검출 시 상기 위상들의 상기 특징들을 수정하도록 구성된다. 일부 예들에서, 상기 위상들의 특징들은 다음으로 이루어진 그룹에 속한다.

클록드 위상들(clocked phases)의 듀티 사이클;

상기 위상들의 클락킹 주파수들(clocking phases); 및

클록 위상들(clock cycles)의 적어도 하나의 클럭 주기(clock cycles)의 스키핑(skipping).

본 발명은 스위치드 커패시터 전력 컨버터의 고장들을 검출하고 컨버터의 동작을 제어하는 방법에 있어서 신규한 구성을 제공하는 장점이 있다.

또한, 본 발명은 스위치드 커패시터 전력 컨버터가 동작 중에 또는 전력이 공급된 상태에서의 셧다운(Shut down)에서도 고장들을 검출하고 컨버터의 동작을 제어할 수 있는 장점이 있다.

도 1A 및 도 1B는 각각 1:3 전압 변환 비율 (스텝-다운) 전하 펌프, 3:1 전압 변환 비율 (스텝-업)전하 펌프의 회로도들이다.
도 2는 도 1A에서의 상기 스텝-다운 전하 펌프의 인터리브드(interleaved) 버전 회로도이다.
도 3은 한 쌍의 트랜지스터들의 트랜지스터-레벨을 표현하는 회로도이다.
도 4A-B는 각각 직-병렬 및 딕슨(Dickson) 전하 펌프의 회로도들이다.
도 5는 고장 표시기(fault indicator) 회로의 회로도이다.
도 6은 고장(fault) 검출 회로를 가지는 전하 펌프에 대한 회로도이다.
도 7은 캐스코드 스위치들을 가지는 전하 펌프의 회로도이다.
도 8은 캐스코드 스위치들 및 검출 회로부를 가지는 전하 펌프 회로도이다.
도 9는 입력 제어를 가지는 전하 펌프 회로도이다.
도 10은 입력 연결 해제를 가지는 전하 펌프 회로도이다.
도 11A-B는 각각 스텝-다운 및 스텝-업을 위한 하이-사이드(High-Side) 및 로-사이드(low-side switches)에 대한 회로도들이다.
도 12A-B는 전류 센싱(sensing)의 회로들이다.
도 13은 도 1에서 도시한 바와 같이 전하 펌프를 가지는 고장 검출기의 회로도이다.
도 14-15는 도 13의 회로 사용에 적합한 전류 센싱 및 비교 회로들(comparator circuits )에 관한 회로도들이다.
도 16은 고장 검출 회로부를 가지는 스텝-다운 전하 펌프를 포함하는 회로도이다.
도 17-20 은 누락(missing) 또는 개방(open) 단자 고장 검출기를 각각 포함하는 회로도들이다.

1 개요

스위치드 커패시터 전력 컨버터들 및 / 또는 그러한 컨버터들에 결합되는 회로부(예, 부하 회로부)의 고장들(또는 잠재적 고장들 또는 잠재적 실패들, 디바이스 정격 초과, 등등)의 검출을 위한 다수의 관련된 접근방식과, 및 그러한 고장들의 검출 후 컨버터들의 동작을 제어하여, 예를 들어, 상기 전하 펌프의 내부 및 외부의 실패를 피하기 위한 일부 예를 아래에서 설명하고 있다. 이러한 고장들과 실패들은 동작 중에, 또는 전력이 공급된 상태에서의 셧다운(shut down)(즉, 전력 컨버터로서 활성화된 동작은 아님)에서 발생할 수 있다. 아래에 기술된 상기 접근들은 독립적으로 사용될 수 있으며, 및 일반적으로, 다양한 조합으로 함께 사용될 수 있다는 것에 유의하여 한다. 또한, 비록 아래에 기술된 접근들은 특정 유형의 컨버터(예, 직/병렬 또는 딕슨(Dickson))의 컨텍스트(context)에서 설명되어지더라도, 적어도 일부의 상기 접근들은 훨씬 더 광범한 컨버터들에 적용 가능하다는 것을 이해해야 한다.

아래에 기술된 많은 접근들은 측정 목적, 및 상기 고장(fault) 또는 실패의 완화 방법에 따라 다르다. 측정들은 다음의 적어도 하나를 포함할 수 있다.

스위칭 트랜지스터의 상기 소스 및 드레인에 걸리는 전압

스위칭 트랜지스터를 통하는 전류;

상기 컨버터의 커패시터 단자(예, 외부 커패시터가 부착되는 디바이스의 상기 단자, 스위칭 트랜지스터가 부착되는 단자, 등등)에서의 전압

상기 컨버터의 상기 고 전압 또는 저 전압 단자에서의 전압 및 / 또는 전류

위상 노드의 상기 출력에서의, 또는 위상 노드에 부착된 커패시터 단자에서의 전압 및 / 또는 전류

상기 고장(fault) 또는 실패를 완화시키는 접근은 적어도 하나를 포함할 수 있다:

상기 컨버터의 일시 동작 정지(예, 상기 클록 동작의 일시 정지);

일시 동작 정지 없이 상기 컨버터의 클락킹(clocking)의 변경, 예를 들면, 상기 클락킹 속도(clocking rate)의 증가 또는 저하, 상기 듀티 주기(duty cycle) 변경, 등등, 을 이용하여, 상기 컨버터 내부의 전압 평형(voltage equilibration)을 가능하게 하고, 모든 스위칭을 억제한다;

상기 컨버터의 재시작(예, 스타트업 동작의 연속 수행) 재시작;

상기 컨버터를 통하여 흐르는 전류 흐름을 제한하기 위한, 예를 들면, 상기 컨버터의 고-전압 단자에서의 고-전압 스위치(트랜지스터)의 제어 (예, 전류 흐름을 정지시키기 위한 상기 스위치의 개방, 또는 상기 스위치를 일정 전류 모드(constant current mode)에 풋팅(putting) 하는 것);

상기 컨버터의 내부 경로들에 있을 수 있는 적어도 하나의 스위치들(예, 고-전압 스위치들)을 가지는 상기 컨버터를 통하는 상기 전기적 경로(들)의 디커플링(decoupling);

사용자가 인식하고 및 정정 동작(corrective action)(예, 상기 외부 부하의 감소, 컨버터 동작의 일시정지)을 취할 수 있도록 핀 전이(pin transition) 또는 외부 인터럽트(interrupt) 신호를 발생시키는 논리 고장(logic fault) 표시기(indicator)의 생성

상기 레지스터 내부의 상기 내용들이 다시 판독될 때 상기 고장들을 디버깅하는 상기 사용자를 지원하기 위한, 검출된 고장(들)의 유형에 따라서, 내부 레지스터에서 적어도 하나의 비트들의 상기 논리 상태의 변경

아래의 설명에서, FET 트랜지스터는 반도체 스위치 소자들의 예들로 사용된다. 다른 유형의 장치들(예, 다른 유형의 트랜지스터들), 및 복수(multiple) 장치들의 네트워크(예, 트랜지스터들의 직렬 및 / 또는 병렬 연결)는 이러한 스위치들을 형성하는데 사용될 수 있다.

일부 구현들에서, 상기 컨버터는 서로 다른 위상(out of phase)에서 동작하는 다수의 병렬 컨버터들(예, 180도 위상이 다른 두 개의 병렬 컨버터들, 중첩(overlapping) 위상들을 가지는 120도 위상이 다른 세 개의 컨버터들, 등등)을 포함할 수 있으며, 및 상기 검출과 완화 접근들은 독립적으로 각각의 위상을 위해 수행될 수 있거나, 또는 조직화(coordinate)될 수도 있다. 예를 들어, 상기 병렬 컨버터들 중 하나가 회복/ 재시작 하는 동안, 나머지 컨버터들은 무정전 변환(uninterrupted power conversion)을 공급하는 방식으로 동작하도록 재구성될 수 있다. (예, 클락킹 속도(clocking rate)에 대한 상대적 위상을 적절히 조정하는, 등등)

2. 단자들에서의 과전압/저전압 센싱

위에 소개된 바와 같이, 일례의 접근은 일반적으로 과전압 또는 저전압 조건들을 검출하기 위해 상기 컨버터의 단자에서 감지된 전압들을 사용한다. 많은 실시 예들에서, 상기 전하 펌프는 다음의 비정형 또는 고장 환경에서 전하 펌프 동작을 막기 위해 구성된다.

a) 상기 스위칭 트랜지스터들, 상기 스위칭 트랜지스터들의 게이트 드라이버들 및 제어 회로부와 관련된 상기 V_DSmax 및 V_DSmax 정격을 초과하는

b) 기능상(functional) 또는 파라메트릭 오작동(parametric misbehavior)이 발생할 수 있는 취약한 상태(weak state)에서의 상기 트랜지스터들을 동작하는

c) VX 와 직렬 연결된 하위시스템이 상기 정상 범위 밖의 동작을 일으키는

이벤트(a)가 발생하면, 상기 전하 펌프의 손상은 일시적이거나 장기적일 수 있으며 부품(the part)은 동작을 계속 할 수 있지만 감소된 내구성(robustness)과 성능 레벨에서 동작한다. 이벤트 (b) 및 (c)는 비정상적인 동작 행동을 일으켜, 부품(part)의 내구성과 성능을 저하 시킬 수 있다. 이러한 이벤트들은 VX가 패키지 (package) 핀이 될 가능성이 있으며, 패키지가 노출되어 사용자의 물리적 접촉에 취약하기 때문에 발생할 수 있다. 또한, 상기 조립 공정 자체가 패키지 핀 또는 외부 부품에서 단락(shorts) 또는 개방의 발생을 일으키거나, 또는 인접한 핀들 또는 부품들 사이의 단락을 야기한다. 예를 들어, 스텝다운 전하 펌프 동작 동안 상기 패키지 또는 보드의 다양한 노드들에 대한 사용자 프로빙(probing)이 우연히 VX를 접지 또는 공급 레일(rail)로 단락시킬 수 있다. 또는 상기 사용자가 무의식적으로 상기 VX의 규격화된 부하 전류보다 높은 전류를 공급함으로써, 상기 VX 전압이 정상 동작 범위 아래로 강하되는 것을 일으킨다. 상기 커패시터들이 상기 전하 펌프 다이(charge pump die) 및 패키지의 외부에 있는 경우, 조립 공정 결함(defect)으로 인하여 커패시터를 제외하거나(leave out) 또는 상기 전하 펌프에 연결되는 상기 커패시터 중 하나를 개방한 상태로 남겨둘 수 있다. 만일 상기 전하 펌프가 누락 또는 개방 커패시터로 동작하면, 상기 VX 전압은 또한 강하될 것이다.

상기 전하 펌프가 LDO 또는 다른 스위칭 컨버터(인덕터- 또는 커패시터- 기초의)와 같은 또 다른 서브시스템과 직렬로 동작 되는 어플리케이션에서, VX는 이 서브시스템에 전력을 공급하는 상기 입력 또는 상기 전하 펌프에 전력을 공급하는 상기 서브시스템 출력이 될 수 있다. 두 가지 경우 모두에서, VX에서의 저-전압(under-voltage) 또는 과-전압(over-voltage) 이벤트 또한 상기 서브시스템의 상기 성능 및 내구성(robustness )에 바람직하지 않을 수 있다.

2.1 VX 저-전압 및 과-전압 센싱 및 정지(lockout)

일부 실시 예에서 상기 VX 전압은 동작 또는 전원이 공급된 셧다운(shut down) 상태에서 감지되며, 및 내부 표시기(indicator)는, 상기 VX 전압이 미리 정해진 전압 윈도우의 밖으로 이동할 때마다, 동작을 디스에이블하기 위한 상기 전하 펌프와 관련된 또는 내부의 회로부에 의해 발생되거나 또는 인에이블시(정지) 전하 펌프 동작을 방지한다. VX가 상기 윈도우의 하한(the lower limit) 아래로 강하하면, VX는 저-전압(under-voltage)이며, 반면에 VX가 윈도우의 상한(the upper limit)을 초과하여 상승하면 VX는 과-전압(over-voltage)이다. VX 저-전압(UVLO) 및 과-전압(OVLO) 센싱 및 정지는 상기 트랜지스터 절대 최대 전압 정격이 초과되거나 또는 상기 트랜지스터가 불충분한 게이트 드라이버로 인해 안정적으로 스위치할 수 없는 경우에 전하 펌프 동작을 방지함으로써, 고 전압 변환 비율의 전하 펌프에서 사용한 저-전압 트랜지스터들의 1차 보호를 구현한다.

상기 OVLO 임계값, 또는 상기 VX-센싱 윈도우의 상한은, 상기 OVLO 회로 및 VX 과도 전압에서의 공차(tolerance)에 대한 마진을 주기 위해, 어플리케이션에 의해 요구되어지는 최대 동작 VX 레벨 위에서(단, 상기 트랜지스터들의 V_DSmax 정격 아래에서) 설정되어야 한다. 예를 들어, 상기 UVLO 임계값, 또는 상기 VX-센싱 윈도우의 하한은, 상기 어플리케이션 범위(space)에 걸쳐 발생할 수 있는 최대 VX 리플 진폭을 포함하는 상기 최소 동작 VX 레벨 이하에 설정되지만, 기본 트랜지스터 기능이 실패하거나 상기 전하 펌프 및 / 또는 VX와 직렬로 연결된 상기 서브시스템의 성능에 불리한 영향을 미칠 수 있는 지점까지 저하되는 상기 레벨 위에서 설정된다. 후자 제약조건의 예들은 상기 게이트 드라이버 입력에 따라 상기 게이트 드라이버 출력이 전이하는데 실패하거나, 또는 상기 게이트 드라이버의 전파지연이 상기 전하펌프에 오작동을 일으킬 정도로 증가하는 전압이다. 상기 애플리케이션 범위(space)에 따라, 상기 UVLO 임계값을 설정하는 것이 OVLO 임계값에 비해 보통 더 많은 유연성이 있으며, 후자는 주로 상기 전하 펌프 트랜지스터들의 상기 전압 정격에 의해 제한되기 때문이다. 고정된 전압 레벨 대신에, VX 전압 레벨 및 VX 리플 진폭과 같은 정보가 감지된 입력들 또는 내부적으로 프로그램된 설정들(settings)을 통하여 상기 전하 펌프에 사용 가능할 경우, 상기 UVLO 임계값은 상기 VX 전압 레벨 및 상기 VX 리플 진폭의 함수로서 변수가 될 수 있다. 예를 들면, 상기 전하 펌프 스위칭 주파수 및 커패시터 값들은 내부적으로 프로그램되어 설정(settings)되며 및 이러한 설정(settings)들은 직접적으로 상기 VX 리플 크기를 통제한다.

도 5는 상기 VX 노드에서 센싱하는 UVLO 및 OVLO를 구현하는 회로 예를 도시한다. 상기 구현 예는 논리적 고장(logical fault) 표시기(indicator)를 발생시키기 위해 출력들이 OR 게이트에 의해 결합되는 두 개의 비교기들을 사용한다. 상기 비교기들의 상기 입력들은 내부의 전압 분배기를 사용하여 생성되는 VX 또는 VX의 일부 부분, 및 상기 임계값 V_THuvlo 및 V_THovlo 들이며, 그들은 상기 VX-기반의 비교기 입력과 동일한 부분(fraction)에 의해 상기 UVLO 및 OVLO 임계값으로부터 스케일(scaled) 된다. 모든 실질적인 목적들을 위해, V_THovlo>V_THuvlo 이다. 상기 VX 전압이 상기 UVLO 및 OVLO 임계값들 사이에 있는 경우, 상기 비교기들의 상기 출력들은 모두 로우(low)이며 및 따라서 상기 고장 표시기(indicator) 또한 로직-로우(a logic low)이다. 그렇지 않으면 상기 고장 표시기(indicator)는 로직-하이(a logic high)가 될 것이며 및 이 로직 상태는 전하 펌프 동작을 디스에이블(disable) 하거나 인에이블(enable) 하는데 사용될 수 있다.

앞서 설명된 상기 전하 펌프의 대부분이 스텝-다운 구성이지만, 이 접근방식은 스텝-업 구성들에서도 유사한 방식으로 적용될 수 있으며, 그 이유는 상기 하나가 다른 하나의 역-방향 전력 흐름 버전(version)이기 때문이라는 것에 주목해야 한다.

3 내부 전압 편차의 검출

다른 접근은 예상된 동작 범위들 밖의 상기 컨버터에서 커패시터들 상의 전압 편차를 검출하는 것이다.

3.1 검출 스킴(Detection Scheme) 1

도 6은 커패시터 C1에서의 고장 조건을 검출하는데 적용되는 기본 기술을 도시한다. 유사한 회로가 C2, C3 및 C4에서의 상기 전압들을 모니터하는데 필요하다. 이 예는 5:1 스텝 다운 딕슨(Dickson) 전하 펌프를 보여주지만, 다른 실시 예들과 같이, 스텝-업 구성에, 모든 가능한 전하 펌프 비율에 및 상기 직-병렬 전하 펌프 토폴로지(topology)에 유사하게 적용될 수도 있다.

상기 전하 펌프는, 스위치 (S10) 및 비교기들 (CMP1, CMP2) 뿐만 아니라 저항기들 (R1, R2)과 함께, PMOS 장치 MP1(C1에 걸리는 더 높은 전압에서 동작하도록 선택되어야 하는)를 추가하여, 실질적으로 종래의 방식으로 동작한다.

전류 I1는 C1에 걸 상기 전압에 거의 비례한다(오류(error)는 MP1의 상기 소스-게이트 전압이다). 전류 I2는 I1와 거의 비슷하게 동일하다. R2의 적절한 선택에 의해 이 저항기에 걸리는 상기 전압은, 대략, C1에 걸리는 상기전압과 유사하며 원하는 대로 스케일 될 수 있다. 스위치(S10)는, 커패시터(Cfilter)와 함께, 오직 스위치(S8)가 켜져 있을 때 R2에서의 전압을 검출하도록 사용된다(스위치 (S9)는 상기 R2 전압을 제로가 되게 한다). CMP1 및 CMP2는, 저-전압(under-voltage) 및 과-전압(over-voltage) 기준 전압과 함께, 소위 말하는 윈도우 비교기(window comparator)를 형성한다. 표명된(asserted) 상기 OV 또는 UV 출력 중 하나는 고장 조건을 표시(indicate)하면서 상기 구현된 하나 또는 몇 가지의 보호 메커니즘들을 트리거(trigger)한다.

3.2 검출 스킴(Detection Scheme) 2

도 7은 상기 5:1 딕슨(Dickson) 전하 펌프의 가능한 좀 더 실제적인 구현 예를 도시한다. 상기 추가 스위치들이 요구되며, 상기 도 6을 참조하여 스위치들 (S2, S3, S4)이, 상기 오프(off) 상태일 때, 상기 오프(off) 상태에서의 스위치들 (S1, S5)에 걸리는 전압이 두 배가 되도록 노출(expose)되기 때문이다.

주어진 전하 펌프 비율 및 고정된 VIN에 대해, 주석이 달린 전압들 (V1, V2, V3)은 감지할 정도로(appreciably) 변경되지 않는다. 도 8은 각 커패시터의 윈도우 비교기를 사용해서(이전에 기술된) 상기 전하 펌프 커패시터들(caps)에 걸리는 전압에서 큰 변화를 검출하는데 필요한 검출 스킴(scheme)을 도시한다. 이 윈도우 비교기에 상기 입력은 상기 전하 펌프 커패시터 전압 자신의 감쇄된 버전(attenuated version)이다. 저항기 비율들 R1/R2, R3/R4 및 R5/R6은 그들의 커패시터 전압들을 적절하게 스케일(scale) 하기 위해서 선택된다. 비교기 출력 신호들 OV_ 및 UV_는 구현된 상기 보호 메커니즘의 일부 또는 전부를 트리거(trigger)시키는데 사용될 수 있다.

4 하이-사이드(High-Side) 과도현상 보호

도 9를 참조하여, 과도 고장(transient fault)으로부터 보호하는 또 다른 방법은 과도현상 이벤트 동안 전압 또는 전류 제한(limiting) 역할을 하는 고-전압 연결 해제(SWINP) 스위치를 사용하는 것이다. 도 9의 상기 회로에서 구현된 상기 방법은 하나 또는 여러 동작 모드의 조합을 이용하여 상기 SWINP 스위치를 제어한다.

하나의 가능한 모드는 로우 드롭 아웃 (LDO) 레귤레이터와 같은 것이다.

두 번째 모드는 전류 리미티드(limited) (CL) 스위치이다.

세 번째 모드는 과도 전압 억제기(Transient Voltage Suppressor) (TVS)이다.

LDO 모드에서 상기 N1에서의 전압은 최댓값을 지닌다. 상기 CONTROL은 N1에서의 전압이 상기 전하 펌프가 유지할 수 있는 상기 최대 전압을 초과하지 않도록 한다. VIN이 상기 최대 전압보다 작은 경우 스위치 SWINP는 낮은 임피던스(low impedance) 상태에 있을 것이다. 예를 들어 N1에 허용된 상기 최대 전압은 22볼트이다. 정상 상태에서 VIN의 상기 전압은 20볼트이다. N1의 상기 전압은 거의 20볼트 이다. 상기 VIN 공급은 22볼트까지 상승한다. N1의 상기 전압은 20볼트에서 유지한다.

CL 모드에서 SWINP가 VIN에서 N1으로 통과하도록 허용하는 최대 전류가 있다. N1이 상기 LDO에 의해 설정된 상기 최대 전압 또는 아래에 있는 조건에서, SWINP의 상기 출력 전류는 제한된다. 예를 들어 정상 동작에서 VIN=16볼트 및 N1의 전압은 거의 16볼트이다. SWINP를 통하는 상기 전류는 < 1 암페어(ampere) 이다. 노드 N1을 16볼트로 유지시키기 위해 SWINP를 통하는 전류에 3 암페어(ampere) 공급이 필요한 상황이 발생한다. 이 3 암페어(ampere)는 상기 스위치들의 안전 동작 범위를 초과한다. 상기 CONTROL은 상기 SWINP 전류를 2 암페어(ampere)까지 제한하고 N1의 전압은 감소할 것이다. 이 모드는 또한 상기 단자들의 과도 전압들의 상기 효과를 간접적으로 완화시키는데(mitigate) 유용하다.

TVS 모드에서 N1의 상기 전압은 미리 정해진 비율이상으로 변경되도록 허용되지 않는다. N1의 상기 전압은 상기 LDO에 의해 허용된 상기 최댓값 아래에 있으며, 상기 전류는 CL에 의해 허용된 최댓값 아래에 있다. 상기 TVS는 상기 전하 펌프가 상기 N1으로부터 적절히 상기 커패시터들 C_에 전압을 재분배하도록 허용할 것이다. 예를 들면 정상 동작에서 VIN=16볼트이다. SWINP를 흐르는 상기 전류는 < 1 암페어(ampere)이다. VIN의 상기 전압이 106초 내에 (1 μs) 18볼트까지 상승하는 상황이 발생한다. N1의 상기 최대 전압 슬루 비율(slew rate)은 μs 당 0.100 볼트로 설계된다. N1의 상기 전압은 18볼트까지 상승할 것이지만, 상기 CONTROL은 N1의 이 새로운 전압 레벨까지 도달하는데 20us가 걸리도록 할 것이다.

4.1 하이-사이드(High-Side) 보호

종래의 딕슨(Dickson) 전하 펌프에서(예, 도 4B 참조), 각각의 스테이지는 상기 전하 펌프의 고 전압 사이드 (VIN)에서의 상기 총 전압의 작은 프랙션(fraction)만을 참조한다. 정상 상태 동작에서 SW_중에서 어느 것에도 걸리는 상기 전압은 VOUT을 초과하지 않는다. 이것은 더 낮은 전압 정격의 스위치를 사용하게 하고 효율을 향상시킨다.

상기 회로에 전력을 공급하기 이전에 모든 노드들은 제로 볼트(GND) 전위에 있다. 전압 VIN이 상기 회로에 먼저 공급될 때, 상기 커패시터들 (C1, C2, C3, C4 )에 걸린 상기 전압은 여전히 제로 볼트이다. 이는 상기 스위치 (SW4)가 VIN의 상기 전체 전압을 지원하도록 설계되는 것이 필요하다.

상기 스위치들 SW_은 미리 지정된 순서(sequence)로 낮은 임피던스 상태와 높은 임피던스 상태 사이에서 모두 규칙적으로 토글(toggle)된다. 스위치 SW_ 각각은 게이트 커패시턴스(capacitance)를 가진다. 상기 게이트 커패시턴스(capacitance)의 상기 충전 및 방전은 전력 손실이다. 스위치가 토글(toggle)될 때 유한(finite) 전력 손실이 있다. 이 전력 손실은 상기 전하-펌프의 효율성을 감소시킨다. 상기 전력 손실은 상기 스위치 설계에 의존한다.

더 높은 정격 전압 스위치는 일반적으로 훨씬 더 큰 게이트 커패시턴스(capacitance)를 가지게 된다. 고 전압으로 설계된 스위치의 토글링(toggling) 전력 손실은 동일한 낮은 임피던스 값의 저 전압 설계된 스위치에서의 전력 손실 보다 상당히 더 크다.

도 10에 도시된 바와 같이, 고 전압을 위해 설계된 상기 고-전압 사이드에 추가적인 연결 해제 스위치 (SWINP)를 사용하는 것은 유리하다. 상기 전하-펌프가 동작하고 있을 때, 이 스위치는 주기적으로 토글(toggle)하지 않으므로, 자신의 큰 게이트 커패시턴스는 성능에 영향을 미치지 않는다.

파워업(powerup) 동안 상기 스위치 SWINP은 상기 잔여 스위치들에 공급하는 상기 전압들을 관리할 수 있다. N1의 상기 전압은 상기 스위치들 (SW_)을 오버 스트레싱(over stressing)하지 않고 상기 커패시터가 (C_)가 정상 상태 전압으로 접근할 수 있도록 관리된다. 이는 상기 잔여 스위치들이 모두 저 전압으로 설계된 스위치들로 유지되도록 한다.

전하 펌프 전력 컨버터에서의 여러 가지 가능한 고장들이 있다. 고장들은 내부 및 외부 장치들 모두를 포함한다. 고장(fault)들은 전원이 공급되기 이전에 또는 전원이 공급된 동작 동안 발생할 수 있다. 커패시터는 전기적으로 개방될 수 있거나 또는 임의의 두 개의 노드들이 전기적으로 단락(shorted) 될 수 있다. 흔하게 발생하는 고장들은 인쇄 회로 보드 연결들에서 너무 많거나 또는 부족한 솔더(solder)에 의한 조립 실수들을 포함한다. 고장(fault)이 발생할 때, 이 SWINP 스위치는 전류 제한 또는 상기 고-전압 사이드(side)를 상기 전하 펌프로부터 연결 해제시킴으로써 치명적인 전류 레벨들로부터 보호하는 것을 돕는다.

5 Phase Node Monitoring

5 위상 노드 모니터링

더 많은 추가적인 접근방식은 상기 컨버터의 상기 위상 노드에서의 전류 모니터링(monitoring)을 사용한다.

앞에서 언급한 n 접근방식들의 실시 예들이 아래에 기술되어 있으며 및 상기 전하 펌프 및 그것의 커패시터들 모두에 영향을 주는 고장(fault) 이벤트(events)들의 많은 유형을 검출하는 효율적인 방법을 제공한다. 상기 검출된 고장(fault) 이벤트들(events)은 고정된 (fixed) 레일에(접지 또는 위상-펌프 전원) 단락된 위상 노드를 포함한다; 고정된 레일(접지 또는 입력 전압 VIN) 또는 전하 펌프 출력 전압 (VOUT)에 단락된 커패시터의 양극 단자; 제2 커패시터의 상기 양극 단자에 단락된 제1 커패시터의 양극단자(상기 제1 커패시터는 입력 전압 VIN에 가장 가까움); 누락(missing) 커패시터 또는 개방 커패시터 단자; 및 접지 또는 과-전류 출력에 단락 된 전하 펌프 출력.

상기 고장(fault) 이벤트들은 상기 전하 펌프가 외부 또는 비-집적화된(non-integrated) 커패시터들을 사용하는 경우에 가장 발생하기 쉬운데, 상기 부품들과 상기 부품들의 연결들이 사용자에 의해 노출되며 및 물리적 접촉에 취약하기 때문이다. 또한, 상기 조립 공정 자체는 핀 또는 부품에서 단락(쇼트) 또는 개방이 일어나는 것을 유발하거나, 또는 인접한 핀들 또는 부품들에서 단락(쇼트)을 일으킨다. 상기 고장(fault) 이벤트들은 또한 스타트-업 또는 정상 동작 동안에 발생할 수 있다.

아래에 기술된 실시 예들은 적어도 부분적으로 상기 전하 펌프 위상 노드들의 상기 전류를 센싱함으로써 효율적인 방법으로 전하 펌프의 광범위한 고장 범위 (fault coverage) (다이 영역의 관점에서, 정지(quiescent) 전류)가 성취될 수 있다는 인식에 의존한다. 상기 스위치가 도통하는 동안 각각의 스위치를 통하여 흐르는 전류 흐름을 센싱함으로써, 고장(fault) 이벤트는 상기 스위치 전류 크기 및 극성에 근거하여 검출될 수 있다.

상기 입력 전압 VIN을 통하는 전류 또는 각각의 커패시터의 상기 양극 단자의 상기 스위치들을 통하는 전류를 센싱함으로써 상기 전술한 고장(fault) 이벤트 중 일부를 검출하는 것은 가능하다. 그러나 상기 입력 전압 VIN 및 각각의 커패시터의 상기 양극 단자들은 전하 펌프 구성에 따라 고전압에서 작동할 수 있으므로, 전류-감지 회로는 고-전압 장치들을 사용하여 설계되거나 또는 고-전압 레일들 사이에서 전원이 공급되는 것을 필요로한다.

고-전압 동작을 위한 설계는, 여기 기술된 상기 접근에서 사용된 바와 같이, 가장 낮은 전하 펌프 전압 레벨로부터 전원이 공급되는 동등한 회로와 비교하여, 전형적으로 더 큰 다이 영역 및 더 많은 정지(quiescent) 전류가 필요하다. 또한, 상기 방법은 위상 펌프마다 오직 두 개의 위상 노드들이 있기 때문에 동작 상태에서 공통인 상기 위상 노드들이 공유될 때, 노드 또는 핀 공유가 불가능한 각각의 커패시터의 양극 단자의 상기 스위치들에서의 전류 센싱과 비교하여, 상당히 더 큰 다이 영역 및 정지 전류 절감(saving)의 결과를 얻을 수 있다.

도 11A는 스텝-다운 전하 펌프를 위한 상기 하이-사이드(High-Side) 및 로우-사이드(Low-Side) 스위치들을 통하는 상기 전류 흐름 극성을 정의한다. 유사하게, 도 11B는 스텝-업 전하 펌프를 위한 상기 하이-사이드(High-Side) 및 로우-사이드(Low-Side)를 흐르는 상기 전류 흐름 극성을 정의한다. 정상 동작 동안 상기 전류 흐름 극성은 실선 화살표들로 도시되고, 반면에 고장(fault) 이벤트를 발생시킬 수 있는 역방향 전류 흐름 극성은 점선 화살표로 도시된다.

일부 고장(fault) 이벤트들의 경우, 상기 도통(conducting) 하이-사이드(High-Side) 또는 로우-사이드(Low-Side) 스위치는 고장이 없는 경우와 비교하여 상기 전류 크기의 비정상적인 증가만을 참조한다. 다른 이벤트들에서는, 상기 도통(conducting) 하이-사이드(High-Side) 또는 로우-사이드(Low-Side) 스위치는 전류 흐름의 상기 극성에서의 반전 및 전류 크기에서의 증가 모두를 참조한다. 상기 전하 펌프에서의 모든 스위치의 상태(도통 또는 아닌)는 항상 알려지고 및 제대로 제어되기 때문에, 상기 스위치 전류 크기 및 / 또는 극성을 타당한(valid) 고장(fault) 이벤트로 신호를 주는 미리 정해진(predefined) 레벨(level)과 비교하는 것은 어렵지 않다. 상기의 미리 정해진(predefined) 레벨(level)은 만약 앞서 설명한 정보가 상기 전하 펌프에 이용 가능하다면, 사용자-프로그램 가능한(user-programmable) 또는 출력 부하 전류와 같은 특정 신호들을 추적함으로써, 상기 전하 펌프의 모든 동작 조건들에서 고정될 수 있다. 상기 고장 이벤트의 상기 검출 시, 부품 손상 또는 “연기-및-화재” 발생은 모든 위상 스위치들을 즉시 끄고 및 상기 위상 노드들을 하이-임피던스로(high-impedance) 변환시켜 방지할 수 있다. 일부 고장 유형들에 대한 보호를 위해, 상기 위상 노드들을 제어하는 상기 스위치들은 고 전압 정격을 구비해야 함에 주의해야 한다.

표 1은 다음의 고장 이벤트들의 경우에 스텝-다운 전하 펌프의 상기 하이-사이드(High-Side) 및 로우-사이드(Low-Side) 스위치들을 통하는 상기 전류 흐름 극성을 요약한다: 접지에 단락된 위상 노드, 위상-펌프 전원에 단락된 위상 노드, 접지에 단락된 커패시터의 양극 단자, 상기 입력 전압 VIN에 단락된 커패시터의 양극 단자, 상기 출력 전압 VOUT에 단락된 커패시터의 양극 단자, 제2 커패시터의 양극 단자에 단락된 제1 커패시터의 양극 단자, 및 접지 또는 출력 과-전류(output over-current) 에 단락된 전하 펌프 출력. 스텝-업 전하 펌프의 경우, 상기 하이-사이드(High-Side) 및 로우-사이드(Low-Side) 스위치 전류 흐름 극성은, 별표(*)로 표시(indicate)된 상기 고장 이벤트들을 제외하고, 상기 스텝-다운의 반대가 될 것이다.

출력 과전류(over-current)를 제외하면, 표 1에 열거된 상기 고장들은 상기 커패시터들이 상기 전하 펌프와 동일한 다이에 집적(integrated)되거나, 상기 커패시터들이 스루-실리콘 비아(through-silicon via process) 공정을 사용하여 상기 전하 펌프 다이에 연결되거나, 또는 단일 모듈(single module) 내에서 상기 전하 펌프 다이의 상부에서 코-패키지된(co-packaged) 이산 부품(discrete component)으로 구성될 경우 훨씬 더 적게 발생할 가능성이 있다. 그러나 고장 검출을 구비하는 것은 진단 툴(diagnostic tool) 로서 또는 공정 결함들 (예, 인접 온-칩 커패시터들 사이에 금속 단락 또는 개방)에 의해 발생하는 연기-및-화재 이벤트 또는 코-패키징(co-packaging) 오류들을 방지하기 위해 여전히 유용할 수 있다.

도 12A-B는 스위치 전류 센싱을 수행하는데 사용될 수 있는 두 가지의 회로들을 도시한다. 두 회로 모두는 트랜스컨덕턴스 증폭기(transconductance amplifier)(GM1)을 사용하여 스위치 또는 상기 스위치와 직렬인 감지 저항(sensed resistor) 중 하나에 걸리는 전압 강하를 감지 전류 (ISEN)로 변환하며, 감지 전류 (ISEN)의 크기는 스위치 전류 (ISW)에 비례한다. 증폭기(GM1)의 내부 및 외부에 있는 상기 감지(sense) 전류 (ISEN)의 극성은 상기 스위치 전류(ISW)의 상기 극성을 따른다. 상기 감지 전류 (ISEN)는 검출될 상기 고장 이벤트와 일치하는 크기와 극성의 전류와 직접적으로 비교되며, 로직-레벨 (logic level)의 출력 고장 표시기 (indicator)를 발생시킨다.

예를 들면, 만일 도 12A에서 증폭기(GM1)의 트랜스컨덕턴스(transconductance)가 상기 스위치 컨덕턴스에 직접 비례하도록 설계되면, 상기 감지 전류(ISEN)는 상기 스위치 전류(ISW)의 다이렉트 배수(direct multiple)가 될 수 있으며 다른 어떤 변수도 1차가 아니다. 또한, 도 12B에서, 상기 스위치와 직렬인 상기 감지 저항은 상기 스위치와 상기 패키지 핀들 사이에 상호 연결된 메탈로 구성될 수 있으며, 상기 스위치 온-저항과 동일한 순서의 크기가 될 수 있다.

도 13은 도 1A에서의 상기 전하 펌프와 결합 될 수 있는 상기 고장 검출기의 예시 방법을 도시한다. 상기 위상 노드들 (P1, P2)의 상기 네 개의 스위치들의 각각에 걸친 전류 센싱 및 비교기 회로이다: CS1은 위상 노드 (P1)의 상기 하이-사이드(High-Side) 스위치 전류를 감지하고, CS2는 위상 노드 (P2)의 상기 하이-사이드(High-Side) 스위치 전류를 감지하고, C3는 위상 노드 (P1)의 상기 로우-사이드(Low-Side) 스위치를 감지하고, 및 CS4는 위상 노드 (P2)의 상기 로우-사이드(Low-Side) 스위치를 감지한다. 각각의 상기 네 가지 전류 센싱 및 비교기 회로들은 로직 출력 어떤 고장도 검출되지 않을 시에는 로직-로우, 및 상기 스위치 전류 크기 및 극성 변화에 기초하여 고장이 검출되면 로직-하이를 갖는다. 상기 네 개의 전류 센싱 및 비교기 회로들(CS1- CS4) 중 적어도 하나라도 전하 펌프가 동작하는 동안에 로직 하이 출력을 가지면, 로직 게이트 (OR1)은 로직-하이 신호를 출력하여 셋-리셋 래치(set-reset latch) (SR1)을 설정함으로써, 모든 스위치들을 폐쇄하고, 상기 전하 펌프를 즉시 셧다운(shut down) 시키며 및 버스 인터럽트(bus interrupt)를 발생시키거나 또는 출력 고장 표시기(indicator) 핀을 토글(toggle) 한다. 그 다음 상기 전하 펌프는 고장 리셋 신호가 상기 셋-리셋 래치 (SR1)에 의해 수신될 때까지, 전하 펌프 동작이 다시 시작할 수 있는 지점까지, 셧다운(shut down)을 유지하게 된다. 상기 고장 리셋 신호는 전원 저전압 정지(supply undervoltage-lockout) 또는 상기 전하 펌프 인에이블 입력의 토글(toggle)에서 나올 수 있다.

도 14 및 15는 도 13의 상기 전류 센싱 및 비교기 회로를 구현하는 두 가지 회로들을 도시하고 있으며, 동일한 구현은 네 가지의 전류 센싱 및 비교기 회로 (CS1 CS4) 모두에 적용할 수 있다. 도 14-15의 상기 전류 센싱 부는 도 12A 또는 도 12B의 상기 회로 중 하나를 사용하여 구현될 수 있으며, 도 12A는 상기 회로만을 보여주고 있다. 도 14에서, 크기 및 극성이 상기 스위치 전류를 따르는 상기 감지 전류 (ISEN)는 전류 미러(mirror) 또는 전류 증폭기를 사용하여 세 개의 분리 전류들 (ISEN1 ISEN3)로 미러(mirror) 되며, 각 전류는 상기 감지 전류 (ISEN) 또는 그 배수를 동일하게(equaling) 한다. 상기 전류들 (ISEN1, ISEN2)은 저항들을 사용하여 개별적으로 전압들 (VSEN1, VSEN2)로 전환될 수 있으며, 그 다음 상기 전압들은 전압 비교기들 (CP1, CP2)를 각각 사용하여 임계 전압들 (VTH1, VTH2)에 대해 비교된다. 상기 전류(ISEN3)은 전류의 극성을 결정하는 데 사용되는 단일-종단(single-ended) 전류 비교기 (ICP1)(Traff 전류 비교기와 같은)로 공급된다: 상기 스위치 전류 극성이 정상 인경우, 상기 감지 전류(ISEN)는 상기 트랜스컨덕턴스 증폭기 (GM2)로부터 흐르고 및 상기 미러된 전류(mirrored current) (ISEN3)는 상기 단일-종단 전류 비교기 (ICP1) 입력 단자로 흐르고, 상기 ICP1 의 출력 전압이 로직-로우 되며; 반대로 고장 이벤트 시 상기 스위치 전류 극성이 반전되는 경우, 상기 감지 전류 ISEN의 극성 또한 반전되고 및 상기 미러된 전류(mirrored current)(ISEN3)가 단일-종단(single-ended) 전류 비교기 (ICP1)의 입력 단자로부터 흐르게 되며, 상기 ICP1의 출력 전압을 로직-하이로 만든다. 상기 전압 비교기 (CP1, CP2)는 상기 정상 극성의 스위치 전류의 크기가 고장 이벤트에 일치하는 레벨을 초과 여부를 결정하는데 사용된다. 상이한 고장 이벤트들은 다른 스위치 전류 크기들과 관련될 수 있으며, 및 탐지될 수 있으며 하나 이상의 비교기 입력 전압 임계값(VTH1≠VTH2)을 사용하여 구별된다. 전압 비교기 (CP1, CP2, ICP1)의 상기 출력들은 상기 로직 게이트 (OR2)를 사용하여 논리적 OR 연산(operation)으로 결합되어 논리적 고장 표시기(logical fault indicator)를 생성하며 상기 비교기의 출력들 중 적어도 하나라도 로직-하이(logic-high)이면 논리적 고장 표시기(logical fault indicator)는 항상 로직-하이(logic-high)가 된다. 상기 비교기들 (CP1, CP2)은 전압 비교기들 일 필요는 없으며, 또한 차동형 전류 비교기가 아닐 수도 있으며, 상기 저항이 더 이상 필요하지 않고 및 상기 전압 임계값 (VTH1, VHT2)이 검출되는 각각의 고장 이벤트와 일치하는 전류 임계값 레벨들로 교체되어야 한다는 점에 주의해야 한다.

도 15는 도 4A의 상기 전류 센싱 및 비교기 회로의 다른 구현을 도시하고 있으며, 도 15에서는 스위치 전류 극성에서 반전(reversal)을 감지하기 위해서 도 4B의 ICP1과 같은 단일-종단 전류 비교기를 사용하는 대신에, 전압 비교기들 (CP1, CP2)과 유사한 전압 비교기 (CP3)가 사용된다. 상기 감지 전류 (ISEN)는 기준 전압(VREF) 전원 공급이 중단된 (powered off) 저항 분배기 네트워크 (resistor divider network)에 공급되며, 반면에 상기 저항 분배기 네트워크의 공통 전압 탭오프 (tap off)(VSEN)는 세 개의 전압 비교기 (CP1-CP3)에 의해 비교된다. 상기 전압 탭(VSEN)의 크기는 상기 감지 전류 (ISEN)의 크기 및 극성 모두의 함수이다 : 상기 스위치 전류 극성이 정상 인경우, 상기 전류 (ISEN)는 상기 트랜스컨덕턴스 증폭기 (GM2)으로부터 흐르며 및 상기 저항 분배기 네트워크의 상기 전압 탭 지점 (VSEN)으로 흐름으로써, 상기 저항 분배기 비율 및 상기 기준 전압 (VREF) 값에 의해 보통 결정되는 VDIV로 정의된 레벨을 초과하여 VSEN의 크기를 증가시킨다. 그러므로 상기 임계 전압들 (VTH1, VTH2)은, 상기 스위치 전류 크기가 비정형적으로 높아지는 고장 이벤트들에 대응하며, VDIV를 초과하여 설정되어야 한다. 상기 스위치 전류 극성이 반전하는 고장 이벤트 발생 시, 상기 감지 전류 (ISEN)는 상기 트랜스컨덕턴스 증폭기 (GM2)로 흐르며, VDIV 아래로 상기 전압 탭 (VSEN)을 끌어 내린다. 결과적으로, 상기 임계 전압 (VTH3)은 VDIV 아래로 설정되어야 한다. 도 4B와 같이, 상기 전압 비교기들 (CP1- CP3)의 출력들은 상기 로직 게이트 (OR2)에 의해 논리적 OR 연산으로 결합 되어, 논리적 고장 표시기(logical fault indicator)를 생성하며 상기 비교기의 출력들 중 적어도 하나라도 로직-하이(logic-high)이면 논리적 고장 표시기(logical fault indicator)는 항상 로직-하이(logic-high)가 된다.

누락 커패시터 또는 개방 커패시터 단자 고장 이벤트는 전형적으로 즉각적인 전하 펌프 손상 또는 연기-및-화재 이벤트를 일으키지 않는다. 그럼에도 불구하고, 이 고장 발생을 검출하는 것 및 상기 전하 펌프를 셧다운 시키는 것과 같은 예방적 조치를 하는 것은 바람직하며, 반대로 상기 전하 펌프는 최종적으로 특정 허용오차를 초과하기 전까지 여러 주기들 동안 계속 동작할 것이다.

도 16은 동작하는 중간에 외부 커패시터 개방 단자 연결을 검출하는 고장 검출 회로부를 가지는 스텝-다운 전하 펌프 (50) 을 도시한다. 외부 커패시터는 여기서 상기 입력전압 (VIN) 또는 상기 출력 전압 (VOUT)에 가장 가까운 상기 커패시터로 정의된다. 도 1A-1B에 도시된 바와 같이 상기 전하 펌프가 두 개 또는 더 적은 커패시터들을 가지면, 모든 커패시터들은 항상 외부 커패시터들이다.

전하 펌프 (50)는 N개 커패시터들 (C₁-C_N), 여기서 N은 짝수 정수 번호다. 상기 홀수-번호인 커패시터들 (C₁, C₃, . . . C_N-1)은 제1 위상 노드 (P1)를 공유하며 및 상기 짝수- 번호인 커패시터들 (C₂, C₄, . . . C_N)은 제2 위상 노드 (P2)를 공유한다. 상기 제1 및 제2 하이-사이드(High-Side) 스위치들 (HS1, HS2)은 제1 및 제2 위상 노드들 (P1, P2)을 상기 출력 전압 (VOUT)에 각각 결합시킨다. 비슷하게, 제1 및 제2 로우-사이드(Low-Side) 스위치들 (LS1, LS2)은 제1 및 제2 위상노드들 (P1, P2)을 접지에 각각 결합시킨다. 이 예에서, 상기 외부 커패시터들은 C₁ 및 C_N이다. 상기 전하 펌프 (50) 출력의 상기 부하는 전류 소스 (IOUT)이며, 상기 전류 소스는 상기 커패시터들 사이의 상기 전하 이동을 인에이블하여 소프트 차징(soft charging)으로 기술되는 과정에서, IOUT 에 비례하는 스무스 및 스테디 차징 전류(a smooth and steady charging current)를 통해 발생한다.

소프트 차징(soft charging)의 정상 동작 동안, 각각의 상태에서 상기 도통 위상 스위치들을 통하는 상기 전류들은 크기에서 동일하다. 예를 들면 제1 상태에서, 상기 제1 하이-사이드(High-Side) 스위치 (HS1) 및 제2 로우-사이드(Low-Side) 스위치 (LS2)는 두 개의 스위치들이 모두 같은 크기의 전류를 운반할 때 전류를 도통한다. 마찬가지로 제2 상태에서, 상기 제2 하이-사이드(High-Side) 스위치 (HS2) 및 제1 로우-사이드(Low-Side) 스위치 (LS1)은 두 개의 스위치들이 모두 같은 크기의 전류들을 운반할 때 전류를 도통한다.

외부 커패시터 C₁ 또는 C_N 중 하나의 단자가 동작하는 중간에 연결 해제된다면, 다음의 사항이 상기 전하 펌프 출력이 최종적으로 무너지기 전에 여러 스위칭 주기 동안 발생한다: 상기 위상 노드 전류들은 모든 다른 상태에서 불평형(unbalance)하게 되거나 또는 도통 하이-사이드(High-Side) 스위치를 통하는 상기 전류 크기가 동시에 도통하는 나머지 로우-사이드(Low-Side) 스위치를 통하는 전류크기와 더 이상 일치하지 않는다. 그 다음에 상기의 고장은 상기 위상 노드 스위치 전류들을 각각의 상태 동안 동시에 센싱 및 비교함으로써 검출될 수 있으며, 및 상기 전류 크기들이 미리 정의된 오프셋(offset)보다 더 크게 불일치(mismatch) 될 때마다 로직 플래그(logic flag)를 발생시켜 검출될 수 있다. 오탐지(false positives)를 피하기 위해서는, 상기 로직 플래그는 오직 상기 전류 불일치(mismatch)가 적어도 다수의 연속 주기에서 상기 미리 정의된 오프셋을 초과하는 경우에만 설정되어야 하며, 및 상기 미리 정의된 오프셋은 상기 외부 커패시터 값의 불일치에서 발생할 수 있는 비-고장 불일치들(non-fault mismatches)을 무시할 수 있을 정도로 충분히 커야 한다.

도 16은 또한 네 가지 전류 센싱 및 비교기 회로들 (CS5, CS6, CS7, CS8)을 도시한다; 각각은 상기 네 가지 위상 스위치들 중 하나에 걸쳐 있다. 각각의 전류 센싱 및 비교기 회로에 대한 상기 특별한 구현은 도 14 또는 도 15 에서와 비슷하다. 각각의 상태에서 상기 하이-사이드(High-Side) 및 로우-사이드(Low-Side) 스위치 전류 사이의 불일치를 검출하기 위해서, 상기 도 14 또는 도 15의 하나인 전압 임계값들 VTH1 또는 VTH2는 그 상태에서의 상기 스위치 전류의 함수로 설계될 수 있다. 예를 들어, 상기 제1 상태에서 상기 제1 하이-사이드(High-Side) 스위치 (HS1) 및 상기 제2 로우-사이드(Low-Side) 스위치 (LS2)가 도통하는 경우, 상기 전류 센싱 및 비교기 회로 (CS5)에서의 상기 전압 임계값 (VTH1)은 하이-사이드(High-Side) 스위치 (HS1)과 로우-사이드(Low-Side) 스위치 (LS2) 사이의 상기 전류 크기 불일치를 감지하기 위해서, 상기 로우-사이드(Low-Side) 스위치 (LS2)의 상기 전류 크기에 비례해야 한다. 비슷하게 제2 상태에서 상기 제2 하이-사이드(High-Side) 스위치 (HS2) 및 제1 로우-사이드(Low-Side) 스위치 (LS1)이 도통하는 경우에, 상기 전류 센싱 및 비교기 회로 (CS6)에서의 상기 전압 임계값 (VHT1)은, 하이-사이드(High-Side) 스위치 (HS2)와 로우-사이드(Low-Side) 스위치 (LS1) 사이의 상기 전류 크기 불일치를 감지하기 위해서, 상기 로우-사이드(Low-Side) 스위치 (LS1) 의 상기 전류 크기에 비례해야 한다. 상기 전압 임계값(VTH1)을 생성하는데 사용된 상기 위상 스위치 전류 크기의 비율은 미리 정의된 오프세트를 결정하며 이를 통해 개방 외부 커패시터 단자 고장이 검출될 수 있고 및 비-고장 불일치와 구분될 수 있다. 또한, 상기 비교기 (CP1)는 대칭적인 입력 오프셋 또는 히스테리시스(hysteresis)를 가지거나, 또는 양방향 전류 불일치를 검출하기 위해서 윈도우 비교기여야 한다.

누락 또는 개방 커패시터 단자 고장 검출기의 예는 도 17에서 도시한 전하 펌프 (60A)와 같이, 상기 위상 노드들 및 스위치들이 상기 공통-상태(common-state) 커패시터들에 의해 공유되지 않는 상기 전하 펌프에 또한 적용될 수 있다. 전하 펌프 (50A)와 같이, 전하 펌프 (60A)에는 N개의 커패시터들(C1-CN)이 있으며 여기서 N은 짝수 정수 번호이다. 각각의 커패시터는 상기 커패시터 음극 단자를 접지와 상기 출력 전압 (VOUT) 사이에 연결하는 자신만의 한 쌍의 위상 스위치들을 갖는다. 도 13 및 16에서의 상기 전하 펌프를 위해서 단지 2개의 하이-사이드(High-Side) 스위치들 및 2개의 로우-사이드(Low-Side) 스위치들 대신에, 모두 N개의 하이-사이드(High-Side) 스위치들 및 N개의 로우-사이드(Low-Side) 스위치들이 있다. 도 17 에서 도시된 상기 하이-사이드(High-Side) 스위치들을 위한 HCS₁-HCS_N 및 상기 로우-사이드(Low-Side) 스위치를 위한 LCS₁-LCS_N 과 같이, 전류 센싱 회로는 각각의 위상 스위치에 걸쳐 있다. 상기 위상 노드 전류 센싱 스킴(scheme)은 다이 영역 및 대기 전류(quiescent current)의 댓가로 다수의 스위치들에 이제 적용되어지지만, 각각의 커패시터를 통하는 전류 및 더 넓은 고장 범위(fault coverage)에 대한 더 많은 정보를 제공한다. 이 경우에, 개방 커패시터 단자 고장은 실질적으로 제로 또는 다른 커패시터 전류 레벨들보다 상당히 낮은 퍼-커패시터 전류 레벨(per-capacitor current level)을 플래깅(flagging) 함으로써 단지 상기 외부 커패시터들이 아닌, 상기 커패시터들 중에서 어느 것에서도 검출될 수 있다.

도 18은 도 17의 상기 하이-사이드(High-Side) 스위치들을 위한 상기 고장 검출의 특정 구현을 도시한다. 각각의 위상 스위치들에 걸쳐 있는 상기 전류 센싱 회로는 도 12A 또는 도 12B 중 하나의 회로를 사용하여 구현될 수 있다. 이전에 기술된 바와 같이, 각각의 전류 센싱 회로의 상기 출력은 상기 대응하는 스위치 전류의 크기 및 극성을 나타내는 전류이다. 도 18에서, 상기 제1 하이- 사이드 스위치 전류 센싱 회로 (HCS₁)의 상기 전류 출력은 전류 미러 또는 전류 증폭기를 사용하여, 두 개의 전류 복사본(current copies) (ISEN_HA1, SEN_HB1) 으로 먼저, 복제된다. 상기 홀수 번호의 하이-사이드(High-Side) 스위치 전류 센싱 회로들 (HCS₃, HCS₅ . . . HCS_N-1)의 잔여 전류 출력은 ISEN_HA1과 함께 합산되어 제1 상태를 위한 총 하이-사이드(High-Side) 스위치 전류 (ISEN_{H_STATE1})를 만들어 내며, 이것은 도 16에서의 상기 하이-사이드(High-Side) 스위치 (HS1) 전류와 동일하다. 그 다음에 스위치 전류 크기 및 극성 변화를 일으키는 고장 이벤트를 감지하기 위해 도 4A-4C에서 이미 기술된 상기 비교기 스킴(scheme)을 구현하기 위해 제2 전류 미러 및 전류 증폭기를 사용하여 ISEN_{H_STATE1} 는 복제될 수 있다. ISEN_HB1은 커패시터 (C1)에서 누락 또는 개방 단자 고장을 검출하는데 사용되며 이는 상기 제1 하이-사이드(High-Side) 스위치를 통하는 상기 전류 크기 및 확장하여 ISEN_HB1 의 크기는 상기 고장 발생 시 제로로 감소할 것이기 때문이다: ISEN_HB1 를 전류 커패시터 (ICP3)의 상기 입력에 연결함으로써, 상기 비교기 출력 로직 레벨은 ISEN_HB1 이 제로에 가깝게 검출되는 경우에는 높게, 및 ISEN_HB1 이 다른 전류 출력들 (ISEN_H1, ISEN_H3, ISEN_H5 . . . ISEN_HN-1. )과 동일할 경우 낮을 것이다.

비슷하게 제2 상태에서, 도 18은 상기 짝수-번호의 하이-사이드(High-Side) 스위치 전류 센싱 회로들 (HCS₂, HCS₄ . . . HCS_N) 도시하며 함께 합산되어 제2 상태 (ISEN_{H_STATE2})를 위한 총 하이-사이드(High-Side) 스위치 전류를 만들어 내며, 이것은 도 16에서의 상기 하이-사이드(High-Side) 스위치 (HS2) 전류와 동일하다. ISEN_{H_STATE2} 를 사용한 결과인 고장 검출 구현은 ISEN_{H_STATE1}에 사용된 것과 비슷하며, 및 각각의 상태에서 상기 개별 로직 고장 신호들은 OR 연산에서 논리적으로 결합될 수 있다.

도 19는 도 17의 상기 로우-사이드(Low-Side) 스위치들을 위한 상기 고장 검출기의 특정 구현을 도시한다. 상기 짝수-번호의 로우-사이드(Low-Side) 스위치 전류 센싱 회로들 (LCS₂, LCS₄, LCS₆, . . . LCS_N )의 상기 전류 출력들은 상기 제1 상태 동안 전류 미러 또는 전류 증폭기를 사용하여 두 개의 복사본(two copies)으로 먼저 복제된다. 상기 제2 상태 동안, 상기 홀수-번호의 하이-사이드(High-Side) 스위치 전류 센싱 회로들 (LCS₁, LCS₃, LCS₅ . . . LCS_N-1)의 상기 전류 출력들은 전류 미러 또는 전류 증폭기를 사용하여 유사하게 복제된다. 동작 상태 중 하나에서, 각각의 상태(제1 상태에서는 ISEN_LA2, ISEN_LA4, ISEN_LA6 . . . ISEN_LAN ; 제2 상태에서는 ISEN_LA1, ISEN_LA3, ISEN_LA5 . . . ISEN_LAN-1 )에 대응하는 상기 복제된 전류의 제1세트는 총 로우-사이드(Low-Side) 스위치 전류 (ISEN_{L_STATE1} 및 ISEN_{L_ STATE2})를 발생시키기 위해 함께 합산되며, 이것은 상기 도 5의 로우-사이드(Low-Side) 스위치들 (LS2, LS1)의 상기 전류와 각각 동일하다. 도 14-15에서 이전에 기술된 상기 비교기 스킴(scheme)은 ISEN_{L_STATE1} 및 ISEN_{L_STATE2}을 사용하여 적용될 수 있다.

상기 누락 또는 개방 커패시터 단자 고장 검출기는 도 18에서 이전에 설명한 상기 하이-사이드(High-Side) 스위치들을 위해 사용된 것과는 조금 다르다. 어떠한 커패시터에서라도 누락 또는 개방 단자 고장을 검출하기 위하여 상기 전류 크기가 제로거나 제로에 근접할 때 검출함으로써, 각각의 상태(상기 제1 상태에서는 ISEN_LB2, ISEN_LB4, ISEN_LB6 . . . ISEN_LBN ; 상기 제2 상태에서는 ISEN_LB1, ISEN_LB3, ISEN_LB5 . . . ISEN_LBN-1)에 대응하는 복제된 전류의 상기 제2세트는 각각 전류 비교기들 (ICP_L1- ICP_LN)에 연결된다. 상기 제로-전류 검출기는 실제로 상기 하이-사이드(High-Side) 스위치 구현 (도 18) 에도 사용될 수 있지만 모든 상기 하이-사이드(High-Side) 및 로우-사이드(Low-Side) 스위치들을 위해 상기 제로-전류 검출기를 사용하는 것이 필요하지는 않으며 그 이유는 상기 도 17의 커패시터들 (C₂ -C_N)은 제1 및 제2 상태 모두에서 항상 로우-사이드(Low-Side) 스위치와 직렬로 연결되기 때문이다; 오직 상기 위부 커패시터 (C₁)만이 제1 상태 동안 로우-사이드(Low-Side) 스위치와 직렬로 연결되지 않는다. 그러므로, 단지 상기 제1 하이-사이드(High-Side) 스위치를 위한 제로-전류 검출기는 도 18에서의 상기 전류 비교기 (ICP3 )로 도시된 바와 같이 요구되어 진다. 반대로, 상기 도 17의 커패시터들 (C₁ - C_N-1 )은 제1 및 제2 상태 모두에서 하이-사이드(High-Side) 스위치와 직렬로 항상 연결된다; 오직 상기 외부 커패시터 (CN )는 상기 제1 상태 동안 하이-사이드(High-Side) 스위치와 직렬로 연결되지 않는다. 한 예로, 도 18-19 은 모든 상기 로우-사이드(Low-Side) 스위치들을 위해 사용된 상기 제로-전류 검출기 및 커패시터 (C₁)에 연결된 상기 제1 하이-사이드(High-Side) 스위치만을 보여 주며, 두 가지 구현을 함께 사용하여 상기 도 17 전하펌프에서, 상기 외부 커패시터들만이 아닌, 어떠한 커패시터에서라도 누락 또는 개방 단자 고장을 검출 가능하다.

도 20은 비록 이 방법이 도 1B, 도 16 및 도 17에서의 상기 전하 펌프들과 같은 방식으로 또한 적용될 수 있을지라도, 도 1A에서의 상기 전하 펌프를 위한 어떤 커패시터에서라도 누락 또는 개방 커패시터 단자 고장을 검출하는 또 다른 방법을 도시한다. 상기 방법의 하나의 장점은 상기 전하 펌프가 상기 고장 검출기를 작동시키기 위해 소프트 차징(soft charging)으로 동작할 필요가 없다는 것이다. 누락 또는 개방 단자 고장 이벤트의 발생 시에, 전하 펌프 동작 중간이거나 또는 전하 펌프 동작이 시작하기 전에, 상기 전하 펌프는 전하 펌프 변환율에 의해 상기 목표 세트(target set)에 상기 출력을 조정(regulate)할 수 없을 것이며 및 연속적인 스위칭 주기에 걸쳐 VOUT 드룹(droop)은 작아질 것이다. 전압 비교기 (CP8)을 사용하여 전압 임계값 (VUVLO)에 대해 상기 VOUT 전압 레벨을 비교하여, 상기 전압 비교기 (CP8)의 출력은 VOUT이 상기 출력 임계값 VUVLO 아래로 드룹(droop)할 때 전하 펌프 작동을 디스에이블하는 논리적(logical) 고장 표시기(indicator)로 사용된다. 상기 전압 임계값 (VUVLO)은 상기 어플리케이션 범위(space)에 걸쳐 일어날 수 있는 가장 큰 (VOUT) 리플 진폭을 포함해서, 상기 어플리케이션에서 상기 최소 동작 VOUT 레벨 아래에서 설정되어야 하지만, 기본적인 트랜지스터 기능이 실패하는 또는 상기 전하 펌프 및 / 또는 VOUT 와 직렬로 연결된 서브시스템의 성능에 불리한 영향을 미칠 수 있는 지점까지 저하되는 레벨 위에 설정된다. 상기 전압 임계값 (VUVLO)는 만일 VX 전압 레벨 및 VX 리플 진폭과 같은 정보가 감지된 입력들 또는 내부적으로 프로그램된 설정들(settings)을 통하여 상기 전하 펌프에 사용 가능할 경우, 고정된 전압 레벨 또는 상기 VX 전압 레벨 및 상기 VX 리플 진폭의 함수로서 변수가 될 수 있다. 예를 들면, 상기 전하 펌프 스위칭 주파수 및 커패시터 값들은 내부적으로 프로그램되어 설정(settings)되며 및 이러한 설정(settings)들은 직접적으로 상기 VOUT 리플 크기를 통제한다.

6 구현 방법들

상기 기술된 상기 접근 방법들의 구현은 집적화된 및 / 또는 외부(예, 이산(discrete)) 커패시터들을 사용하여, 모놀리식(monolithic) 장치에서 집적화될 수 있다. 상기 검출된 상태들을 검출하고 처리하기 위한 제어 로직은 상기 장치에서 완전히 직접화 될 수 있거나, 외부 회로부를 사용하여 적어도 일부에 구현될 수 있다. 상기 집적화된 및 / 또는 외부 회로부는 전용 로직 회로(예, 응용 주문형 직접 회로, ASICs) 및 / 또는 제어기, 프로세서, 또는 몇 가지 다른 소프트웨어 제어된 요소를 포함한 소프트웨어로 구현된 로직을 사용할 수 있다. 그러한 소프트웨어는 컴퓨터 판독 가능한 매체 유형(예, 반도체 메모리, 광디스크, 등등)에 저장될 수 있다. 적어도 일부 디자인 단계 또는 상기 설명된 접근 방법을 구현하는 장치의 제조에대한 지시들 또한 컴퓨터 판독 가능 매체 유형(tangible machine-readable medium)에 저장 될 수 있다.

전술한 설명은 예시를 위한 것이며 첨부된 청구의 범위를 포함하는 본 발명의 범위를 제한하지 않는 것으로 이해되어야 한다. 다른 실시 예들은 다음의 청구 범위 내에 있다.

Claims

스위치드 커패시터 전력 컨버터는,
실질적으로 고 전압의 제 1 외부 회로에 결합하기 위한 제 1 단자;
상기 고 전압보다 실질적으로 낮은 저-전압의 제 2 외부 회로에 결합하기 위한 제 2 단자를 포함하되, 상기 전력 컨버터의 동작 중에 전하는 상기 제 1 단자와 상기 제 2 단자 사이에 있는 전하 이동 경로를 지남;
복수의 반도체 스위치 소자들 - 상기 복수의 반도체 스위치 소자들은,
상기 제 1 단자 및 상기 제 2 단자 사이의 상기 전하 이동 경로의 스위치 소자들의 제 1 세트- 상기 단자를 통하여 흐르는 모든 상기 전류를 실질적으로 운반하기 위해 스위치 소자들의 제 1 세트의 어떤 스위치 소자도 제 1 단자 또는 제 2 단자와 직렬로 연결되지 않으며, 스위치 소자들의 제 1 세트의 각 스위치 소자는 대응하는 복수 커패시터들의 서브세트 사이의 제어 가능한 전하 이동 경로를 형성하도록 구성됨;
적어도 일부의 커패시터들을 교류의 기준 전압들에 전기적 연결을 형성하도록 구성되는 스위치 소자들의 제 2 세트를 포함하며, 상기 복수의 스위치 소자들은 연속적인 동작 상태로 상기 상호 연결을 형성하도록 구성되며;
상기 스위치 소자들의 제 1세트 또는 상기 스위치 소자들의 제 2세트 중 적어도 하나의 스위치 소자의 전압 및 / 또는 전류의 특징을 측정하도록 구성되는 측정 회로부; 그리고
상기 스위치 소자들의 상기 측정된 특징들이 미리 결정된 상기 특징들의 범위에서 벗어날 때 결정되는 조건의 검출 시 상기 전력 컨버터의 동작을 변경하기 위해 구성된 상기 측정 회로부와 결합되는 고장 제어 회로부를 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 복수의 스위치 소자들은 상기 제 1 단자 또는 상기 제 2 단자 중 하나와 직렬로 연결된 상기 제 1 단자 및 상기 제 2단자 사이의 상기 전하 이동 경로의 스위치 소자들의 제 3세트를 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 스위치 소자들의 제 2 세트는 일부 동작 상태 동안 상기 커패시터들의 적어도 일부를 상기 저-전압 단자와 전기적 연결을 형성하는 스위치 소자들을 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 동작 스테이지들은 반복되는 순서의 클럭 스테이지들(clocked stages)을 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 스위치드 커패시터 전력 컨버터는 상기 복수의 커패시터 - 각각의 커패시터는 상기 복수의 스위치 소자들 중 적어도 하나의 스위치의 단자에 결합되는 단자를 가짐 - 를 포함하는 스위치드 커패시터 전력 컨버터.
제 5항에 있어서, 상기 스위치드 커패시터 컨버터에서, 상기 커패시터들과 스위치 소자들이 모노롤리식 장치에서 집적화되는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 컨버터는 딕슨 전하 펌프(Dickson charge pump를 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 적어도 하나의 스위치 소자들의 상기 전압 및/또는 전류 특성은,
스위치 소자들의 상기 제 1 세트의 스위치 소자의 단자에 걸리는 전압;
스위치 소자들의 제 1 세트의 스위치 소자를 통하는 전류;
스위치 소자들의 제 1세트의 스위치 소자 및 상기 복수의 커패시터들의 커패시터 사이의 접점에서의 전압;
상기 스위치 소자에 결합된 상기 복수의 커패시터들의 커패시터의 단자들에 걸리는 전압;
스위치 소자들의 상기 제 2세트의 스위치 소자 및 상기 복수의 커패시터들의 커패시터 사이의 접점에서의 전압; 및
스위치 소자들의 상기 제 1세트의 스위치 소자들을 통하는 전류로 구성되는 그룹에 속하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 스위치 소자의 상기 전압 및/또는 전류 특징은 상기 스위치 소자의 단자들에 걸리는 전압을 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 스위치 소자의 상기 전압 및/또는 전류 특징은 상기 스위치 소자를 통하는 전류를 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 스위치 소자의 상기 전압 및/또는 전류 특징은 상기 스위치 소자의 단자에서의 전압을 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 스위치 소자의 상기 전압 및/또는 전류 특징은 상기 스위치 소자에 결합된 상기 복수의 커패시터들의 커패시터의 단자들에 걸리는 전압을 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 스위치 소자들의 상기 제 2 세트의 상기 스위치 소자들은 위상 발생기를 형성하고, 상기 스위치 소자의 상기 전압 및/또는 전류 특징은 상기 위상 발생기에 의해 공급되는 전압 및/또는 전류를 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 각각의 상기 반도체 스위치 소자들은 적어도 두 개의 커패시터들 결합을 위한 FET 트랜지스터를 포함하는 스위치드 커패시터 전력 컨버터.
제 14항에 있어서, 상기 스위치드 커패시터 전력 컨버터는, 적어도 일부의 상기 반도체 스위치 소자들은 다중(multiple) FET 트랜지스터들의 네트워크를 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 스위치 소자들의 상기 제 1 세트 또는 스위치 소자들의 상기 제 2세트의 적어도 일부의 상기 스위치 소자들은 상기 고 전압보다 더 낮은 최대 전압 정격을 가지는 스위치드 커패시터 전력 컨버터.
제 16항에 있어서, 상기 스위치드 커패시터 전력 컨버터는, 스위치 소자들의 상기 제 1 세트 또는 스위치 소자들의 상기 제 2세트의 적어도 일부의 상기 스위치 소자들은 상기 고 전압 및 상기 저 전압 사이의 차이보다 더 낮은 최대 전압 정격을 가지는 스위치드 커패시터 전력 컨버터.
제 17항에 있어서, 상기 스위치 커패시터 전력 컨버터는, 스위치 소자들의 상기 제 1 세트 또는 스위치 소자들의 상기 제 2세트의 적어도 일부의 상기 스위치 소자들은 상기 고 전압 및 상기 저 전압 사이의 차이값의 1/N ( N>1) 보다 크지 않은 최대 전압 정격을 가지는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 고장 제어 회로부는 적어도 하나의 스위치 - 상기 적어도 하나의 스위치들 각각은 적어도 일부의 상기 복수의 스위치들의 상기 전압 정격보다 큰 전압 정격을 가짐 - 를 포함하며, 상기 적어도 하나의 스위치는 상기 복수의 스위치 소자들의 적어도 일부의 스위치 소자를 통하여 흐르는 전류를 전기적으로 연결하거나 또는 제한하도록 구성되는 스위치드 커패시터 전력 컨버터.
제 19항에 있어서 상기 스위치 커패시터 전력 컨버터는, 상기 적어도 하나의 스위치들은 상기 제 1 단자로 직접 연결되는 스위치를 포함하는 스위치드 커패시터 전력 컨버터.
제 19항에 있어서 상기 스위치드 커패시터 전력 컨버터는, 상기 적어도 하나의 스위치들은 상기 복수의 스위치 소자들 중 두 개의 스위치 소자들의 사이에 결합되는 스위치를 포함하는 스위치드 커패시터 전력 컨버터.
제 1항의 상기 스위치드 커패시터 전력 컨버터에 있어서, 상기 고장 제어 회로부는 상기 조건의 검출 시 상기 위상들의 특징들을 수정하도록 구성되는 스위치드 커패시터 전력 컨버터.
제 22항에 있어서, 상기 스위치드 커패시터 전력 컨버터는, 상기 위상들의 상기 특징들은:
클럭드(clocked) 위상들의 듀티 주기(duty cycle);
상기 위상들의 클락킹(clocking) 주파수; 및
클럭드 위상들(clocked phases)의 적어도 하나의 클럭 주기들(clock cycles)의 스키핑(skipping) 으로 구성되는 그룹에 속한 스위치드 커패시터 전력 컨버터.