JP2010119226A - チャージポンプ回路 - Google Patents

Abstract

【課題】チャージポンプ回路において、効率のよいプリチャージを行うようにし、プリチャージする電圧を大きくすると共に、電流供給能力を向上させる。
【解決手段】複数の容量素子Ｃ１およびＣ２を有し、各容量素子Ｃ１およびＣ２にプリチャージされる電圧をポンピングして昇圧された電圧を生成するチャージポンプ回路１において、各容量素子Ｃ１およびＣ２のプリチャージを行う際に、容量素子Ｃ１を電源電圧ＶＤＤによりプリチャージするスイッチＳＷｄ１に加えて、容量素子Ｃ２を電源電圧ＶＤＤによりプリチャージするスイッチＳＷｄ２を、プリチャージパスとして追加する。これにより、プリチャージ動作の開始の際に、容量素子Ｃ１およびＣ２を同時に電源電圧ＶＤＤによりプリチャージできるようにする。
【選択図】図１

Description

本発明は、チャージポンプ回路に関し、特に、電源効率を向上させるチャージポンプ回路に関する。

近年の半導体メモリ装置等のＬＳＩ（大規模集積回路）においては、回路内部において３Ｖ，５Ｖ，１０Ｖなどというように多電源が要求され、かつ高電圧が必要になることが多い。このため、単一の外部供給電源を昇圧して複数の電圧を生成するために、チャージポンプ回路が使用されている。

このチャージポンプ回路の種類としては、並列型、直列型、および直列・並列混載型に大別される。直列型のチャージポンプ回路としては、特許文献１に開示されたものがある。

また、並列型のチャージポンプ回路として、図６に示す構成のチャージポンプ回路が広く知られている。図６に示すチャージポンプ回路は、容量（容量素子Ｃ１およびＣ２）を並列に駆動して高電圧を発生させる並列２段式のチャージポンプ回路である。

出力電圧、外部から供給される電源の電源電圧ＶＤＤの２倍（２×ＶＤＤ）程度の昇圧電圧ＶＰＰ（ＶＰＰ＜２×ＶＤＤ）を従来の並列方式で生成する場合、まず、スイッチＳＷｄ１をＯＮ（導通）にし、スイッチＳＷｃ１、ＳＷｃ２をＯＦＦ（非導通）にし、容量素子Ｃ１を電源電圧ＶＤＤによりプリチャージ（充電）する。その後、スイッチＳＷｄ１、ＳＷｃ２をＯＦＦ、スイッチＳＷｃ１をＯＮ（導通）にし、クロック信号とバッファ回路１１により容量素子Ｃ１の電圧を昇圧して、この昇圧した容量素子Ｃ１により容量素子Ｃ２を充電することにより、容量素子Ｃ１から容量素子Ｃ２にポンピングする。そして、ディスチャージの際には、スイッチＳＷｃ１をＯＦＦ、スイッチＳＷｃ２をＯＮにし、バッファ回路１２により容量素子Ｃ２に充電された電圧を昇圧することによって、出力端子ＯＵＴから電流を出力する。２段以上の並列方式の場合、このような動作を、入力段から出力段へ順に繰り返している。
特開２００８−１６１０１４号公報

前述したように、図６に示すチャージポンプ回路では、容量素子Ｃ１をポンピングして高電圧を発生させるスイッチは電流効率が低いため、スイッチＳＷｃ１を介して容量素子Ｃ１から出力される電圧、すなわち、容量素子Ｃ２を充電する電圧が低くなるという問題があった。

また、電源電圧ＶＤＤによるプリチャージパスは容量素子Ｃ１に対してだけ設けられており、たとえば、容量素子Ｃ２に対して電源電圧ＶＤＤによりプリチャージする場合には、容量素子Ｃ１から容量素子Ｃ２へのポンピングに用いるスイッチを介してプリチャージを行う必要がある。しかしながら、このスイッチＳＷｃ１によるプリチャージパスは高電圧発生プリチャージパスであり、電流効率が低く（電圧降下が大きく）、容量素子Ｃ２に効率のよいプリチャージを行うことができないという問題があった。

さらに、並列方式の場合、ポンピングに使用する容量素子の段数が増えれば増えるほど、容量素子間のスイッチの数が増大するため、電流供給効率が低下していく問題があった。また、直列・並列混載型における並列型の構成部分も、図６に示した構成と同様な構成のため、図６に示した構成と同様な問題があった。

本発明のチャージポンプ回路は、並列に接続された複数の容量素子それぞれに順にクロック信号を印加してポンピング動作することにより、供給される電源電圧よりも高い電圧を生成するチャージポンプ回路が、前記各容量素子の内の予め定められている複数の容量素子を前記電源電圧でプリチャージするプリチャージパス、を備えることを特徴とするチャージポンプ回路である。

本発明のチャージポンプ回路においては、プリチャージの際に、プリチャージパスにより、複数の容量素子の内のあらかじめ定められている容量素子を電源電圧により充電するようにしている。例えば、並列型のチャージポンプ回路において、プリチャージパスが、初段の容量素子を電源電圧とともに、２段目以降の容量素子についても電源電圧によりプリチャージを行う。

このように、本発明のチャージポンプ回路では、プリチャージの際に、容量素子の間でポンピングに用いるスイッチを介すること無しに、複数の容量素子のうちのあらかじめ決められた容量素子に対して、電源電圧から、電流効率のよいプリチャージパスによる充電を行うことができる。このため、容量素子に、電流供給の効率を上昇させて、充電することが可能となる。

また、プリチャージの段階でこのプリチャージパスにより容量素子が充電されているために、ポンピングの際には、容量素子の電位として、従来技術のチャージポンプ回路の場合における電位よりも高い電位から開始することができる。そのため、ポンピングの効率も向上することができる。

これにより、容量素子に対して効率のよいポンピングを行うことができるようになり、出力する電圧を大きくすることができ、チャージポンプ回路におけるプリチャージおよびポンピングにおいて、電流供給能力を向上させることが可能となる。

以下、本発明の実施の形態を図面を参照して説明する。

［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るチャージポンプ回路の構成を示す図である。
図１（Ａ）に示すチャージポンプ回路１は、並列型の２段構成のチャージポンプ回路の例であり、図１（Ｂ）は、並列型のｎ段構成のチャージポンプ回路の例である。

図１（Ａ）に示す２段構成のチャージポンプ回路１は、複数の容量素子である２つの昇圧用の容量素子Ｃ１とＣ２、バッファ回路１１と１２、および４つのスイッチＳＷｃ１，ＳＷｃ２，ＳＷｄ１，ＳＷｄ２で構成される。これらのスイッチＳＷｃ１，ＳＷｃ２，ＳＷｄ１，ＳＷｄ２はＮ−ｃｈＭＯＳ（ＮチャネルＭＯＳ）トランジスタで構成される半導体スイッチ（Ｎ−ｃｈＭＯＳトランジスタスイッチ）である。なお、容量素子Ｃ１と容量素子Ｃ２とは、同じ程度の静電容量を有する。

また、チャージポンプ回路１には、クロック信号ＣＬＫ１およびＣＬＫ２を生成するクロック生成部３を有している。このクロック生成部３は、電源電圧ＶＤＤおよび接地電圧ＶＳＳを電源入力とし、“Ｈ（高レベル）”が電源電圧ＶＤＤの電圧レベル程度となるクロック信号ＣＬＫ１およびＣＬＫ２を出力する（図２（７）、（８）に示すクロック波形を参照）。

容量素子Ｃ１の一端であるノードＮａは、スイッチＳＷｄ１を介して外部電源の電源電圧ＶＤＤに接続され、容量素子Ｃ１の他端はバッファ回路１１の出力端子に接続される。バッファ回路１１の入力端子には、クロック信号ＣＬＫ１が入力される。

容量素子Ｃ１のノードＮａは、スイッチＳＷｃ１を介して、容量素子Ｃ２の一端（ノードＮｂ）に接続される。容量素子Ｃ２の他端はバッファ回路１２の出力端子に接続される。バッファ回路１２の入力端子には、クロック信号ＣＬＫ２が入力される。

また、ノードＮｂはスイッチＳＷｄ２を介して外部電源の電源電圧ＶＤＤに接続され、さらに、このノードＮｂはスイッチＳＷｃ２を介して出力端子ＯＵＴに接続されている。

この図１（Ａ）に示すように、第１の実施の形態のチャージポンプ回路１は、２段式の並列型のチャージポンプ回路であり、各容量素子Ｃ１，Ｃ２を電源電圧ＶＤＤにより同時に充電するプリチャージパスを有している。このプリチャージパスは、容量素子Ｃ１を電源電圧ＶＤＤにより充電するスイッチＳＷｄ１を含む第１のプリチャージパス４１と、容量素子Ｃ２を電源電圧ＶＤＤにより充電するスイッチＳＷｄ２を含む第２のプリチャージパス４２と、を有している。

次に、このチャージポンプ回路１の動作について、図２および図３を参照して説明する。なお、ここでは、図１（Ａ）に示す２段構成のチャージポンプ回路１の動作について説明する。

図２は、図１に示すチャージポンプ回路の動作を説明するためのタイミングチャートである。図に示すように、このチャージポンプ回路においては、最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）と、次のプリチャージ状態の期間Ｔｐｒｅ２（時刻ｔ３〜ｔ４）と、ディスチャージ期間Ｔｄｉｓ（時刻ｔ５〜ｔ６）との３つの動作期間を繰り返すことにより昇圧動作を行っている。

なお、本実施形態においては、チャージポンプ回路１の動作において、電源電圧ＶＤＤによりプリチャージする段階を、最初のプリチャージ状態の期間Ｔｐｒｅ１と称し、ポンピング（ポンピングの際に出力される昇圧された電圧により後段の容量素子をプリチャージ）する段階を、次のプリチャージ状態の期間Ｔｐｒｅ２と称して説明する。

また、本実施の形態において、「プリチャージ」という場合は、「電源電圧ＶＤＤにより容量素子を充電する場合」と、「ポンピングの際に前段の容量素子から出力される昇圧された電圧により容量素子を充電する場合」の両方がある。このため、明示して示す必要がある場合は、前者の場合を「電源電圧ＶＤＤによるプリチャージ」と称し、後者の場合を、「ポンピングによるプリチャージ」と称して以下説明する。

この図２のタイミングチャートにおいて、図２（１）は、容量素子Ｃ１のノードＮａの電圧波形を示し、図２（２）は、容量素子Ｃ２のノードＮｂの電圧波形を示している。

図２（３）は、スイッチＳＷｃ２のＯＮ（導通）／ＯＦＦ（非導通）状態を示している。この図の右側に示す電圧（ＶＤＤ＋ＶＰＰ）と電源電圧ＶＤＤは、スイッチＳＷｃ２をＯＮ／ＯＦＦさせるために、ＳＷｃ２のゲートに印加される信号波形の電圧レベルを示している。すなわち、スイッチＳＷｃ２をＯＮさせるために、スイッチＳＷｃ２のゲートに電圧（ＶＤＤ＋ＶＰＰ）が印加され、スイッチＳＷｃ２をＯＦＦさせるために、ゲートに電源電圧ＶＤＤが印加されることを示している。これは、スイッチＳＷｃ２が、容量素子Ｃ２のノードＮｂと出力端子ＯＵＴとを接続するＮ−ｃｈＭＯＳトランジスタのスイッチであるためである。以下、同様にして、図２（４）、（５）、（６）についても、Ｎ−ｃｈＭＯＳスイッチをＯＮ／ＯＦＦさせるため使用する電圧レベルが示されている。なお、ＶＳＳは接地電圧を示している。

図２（４）は、スイッチＳＷｄ２のＯＮ／ＯＦＦ状態を示し、図２（５）は、スイッチＳＷｃ１のＯＮ／ＯＦＦ状態を示し、図２（６）は、スイッチＳＷｄ１のＯＮ／ＯＦＦ状態を示している。

また、図２（７）は、クロック信号ＣＬＫ１の波形、図２（８）は、クロック信号ＣＬＫ２の電圧波形を示している。

図２のタイミングチャートに示すように、最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）においては、スイッチＳＷｃ２がＯＦＦ（非導通）、スイッチＳＷｄ１およびスイッチＳＷｄ２がＯＮ（導通）、スイッチＳＷｃ１がＯＦＦになっている。この最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）における各スイッチのＯＮ／ＯＦＦ状態を、図３（Ａ）に示す。

この図３（Ａ）に示すように、最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）において、スイッチＳＷｄ１はＯＮになっており、初段の容量素子Ｃ１のノードＮａは電源電圧ＶＤＤにプリチャージされている。

また、最初のプリチャージ状態の期間Ｔｐｒｅ１において、スイッチＳＷｄ２がＯＮになっているため、２段目の容量素子Ｃ２のノードＮｂが電源電圧ＶＤＤにプリチャージされる。この状態が、図２のＴｐｒｅ１期間（時刻ｔ１〜ｔ２）におけるノードＮａおよびノードＮｂの電圧波形に示されており、ノードＮａおよびＮｂが電源電圧ＶＤＤにプリチャージされている。

このように、最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）において、昇圧に使用される各容量素子Ｃ１，Ｃ２を、それぞれのプリチャージパス（スイッチＳＷｄ１およびスイッチＳＷｄ２）により、予め電源電圧ＶＤＤの電圧レベルに充電する。これにより、各容量素子Ｃ１，Ｃ２は、それぞれのプリチャージパスで充電されるために、各容量素子Ｃ１，Ｃ２をそれぞれ電源電圧ＶＤＤにより充電することができる。

よって、図６に示す従来技術のチャージポンプ回路と比較して、本実施形態によるチャージポンプ回路では、最初のプリチャージ状態の期間Ｔｐｒｅ１において、２段目の容量素子Ｃ２にも、初段目の容量素子Ｃ１と同様に、電源電圧ＶＤＤによる充電をすることができる。すなわち、本実施形態によるチャージポンプ回路では、各容量素子Ｃ１，Ｃ２に、電流供給の効率を上昇させて、充電することが可能となる。

そして、本実施形態によるチャージポンプ回路では、初段目の容量素子Ｃ１から２段目の容量素子Ｃ２にポンピングする際も、容量素子Ｃ２の電位として、図６に示す従来技術のチャージポンプ回路の場合における電位よりも高い電位から開始することができる。そのため、ポンピングの効率も向上することができる。

次に、最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）が終了すると、続いて、次のプリチャージ状態の期間Ｔｐｒｅ２（時刻ｔ３〜時刻ｔ４）に移行する。図２のタイミングチャートに示すように、次のプリチャージ状態の期間Ｔｐｒｅ２（時刻ｔ３〜ｔ４）においては、スイッチＳＷｃ２がＯＦＦ、スイッチＳＷｄ２がＯＦＦ、スイッチＳＷｃ１がＯＮ、スイッチＳＷｄ１がＯＦＦ状態になっている。この次のプリチャージ状態の期間Ｔｐｒｅ２（時刻ｔ３〜ｔ４）における各スイッチのＯＮ／ＯＦＦ状態を、図３（Ｂ）に示す。

図３（Ｂ）に示す次のプリチャージ状態の期間Ｔｐｒｅ２（時刻ｔ３〜ｔ４）おいては、バッファ回路１１の出力が“Ｈ”、すなわち、電源電圧ＶＤＤのレベルとなる。このため、ノードＮａは、図２（１）のノードＮａの電圧波形に示すように、時刻ｔ３の時点において、容量素子Ｃ１の充電電圧（電源電圧ＶＤＤのレベル）とバッファ回路１１の出力電圧（電源電圧ＶＤＤのレベル）が加算された電圧、すなわち、ＶＤＤの２倍の電圧に近い値の電圧、まで上昇する。その後、容量素子Ｃ１のノードＮａから、スイッチＳＷｃ１を介して、容量素子Ｃ２のノードＮｂに充電電流が流れるため、時刻ｔ３以後、ノードＮａの電圧は次第に降下する。一方、容量素子Ｃ２のノードＮｂの電圧は、図２（２）のノードＮｂの電圧波形に示すように、時刻ｔ３において上昇を開始する。

そして、時刻ｔ４においてスイッチＳＷｃ１がＯＦＦすると、ノードＮａとノードＮｂは切り離され、容量素子Ｃ２のノードＮｂには、容量素子Ｃ１により充電された電圧Ｖｐｒｅ（図２（２）に示すノードＮｂの電圧波形の電圧Ｖｐｒｅを参照）が残る。この容量素子Ｃ２のプリチャージ電圧Ｖｐｒｅは、容量素子Ｃ１により充電された分だけ、電源電圧ＶＤＤよりも高い電圧レベルとなる。これにより、容量素子Ｃ１から容量素子Ｃ２へのポンピングが完了する。

なお、プリチャージ電圧Ｖｐｒｅは、容量素子Ｃ１の静電容量をＣ１とし、容量素子Ｃ２の静電容量をＣ２とおくと、プリチャージ電圧Ｖｐｒｅのレベルは、概略、
Ｖｐｒｅ＝ＶＤＤ×（Ｃ２＋２×Ｃ１）／（Ｃ１＋Ｃ２）、となる。

この式において、Ｃ２＞０かつＣ１＞０であることより、（Ｃ２＋２×Ｃ１）／（Ｃ１＋Ｃ２）の値は１よりも大きい。よって、プリチャージ電圧Ｖｐｒｅの値は、電源電圧ＶＤＤの値よりも大きいことになる。

上述した最初のプリチャージ状態の期間Ｔｐｒｅ１、および次のプリチャージ状態の期間Ｔｐｒｅ２により、容量素子Ｃ２に対する電源電圧ＶＤＤによるプリチャージ、および容量素子Ｃ１から容量素子Ｃ２へのポンピングによるプリチャージが完了した後、時刻ｔ５において、ディスチャージ期間Ｔｄｉｓが開始される。

図２のタイミングチャートに示すように、ディスチャージ期間Ｔｄｉｓ（時刻ｔ５〜ｔ６）においては、スイッチＳＷｃ２がＯＮ、スイッチＳＷｄ２がＯＦＦ、スイッチＳＷｃ１がＯＦＦ、スイッチＳＷｄ１がＯＮ状態になっている。このディスチャージ期間Ｔｄｉｓ（時刻ｔ５〜ｔ６）における各スイッチのＯＮ／ＯＦＦ状態を、図３（Ｃ）に示す。

図３（Ｃ）に示すディスチャージ期間Ｔｄｉｓ（時刻ｔ５〜時刻ｔ６）においては、クロック信号ＣＬＫ２が“Ｈ（高レベル）”となるため、バッファ回路１２の出力が“Ｈ”、すなわち電源電圧ＶＤＤの電圧レベルとなる。このため、ノードＮｂは、図２（２）のノードＮｂの電圧波形Ｎｂに示すように、時刻ｔ５以後において、容量素子Ｃ２の充電電圧Ｖｐｒｅとバッファ回路１２の出力電圧（電源電圧ＶＤＤのレベル）が加算された電圧ＶＰＰまで上昇する。この電圧ＶＰＰが、スイッチＳＷｃ２を介して、出力端子ＯＵＴに出力される。また、このディスチャージ期間Ｔｄｉｓ（時刻ｔ５〜時刻ｔ６）において、スイッチＳＷｄ１がＯＮとなり、容量素子Ｃ１のノードＮａが、電源電圧ＶＤＤに充電される。

そして、時刻ｔ６に至ると、スイッチＳＷｃ２がＯＦＦし、このディスチャージ期間Ｔｄｉｓが終了する。以後、前述した最初のプリチャージ状態の期間Ｔｐｒｅ１からの動作が繰り返される。

このように、本発明のチャージポンプ回路においては、最初のプリチャージ期間Ｔｐｒｅ１において、容量素子Ｃ１を電源電圧ＶＤＤにプリチャージするとともに、容量素子Ｃ２を電源電圧ＶＤＤにプリチャージする２つのプリチャージパス（スイッチＳＷｄ１とスイッチＳＷｄ２）を有している。

すなわち、本実施の形態のチャージポンプ回路１では、プリチャージ動作の開始の際に、容量素子Ｃ２をスイッチＳＷｄ２のプリチャージパスにより電源の電源電圧ＶＤＤでプリチャージする。このプリチャージパスは電源から直接充電するため電流効率がよい。その後に、スイッチＳＷｃ１による高電圧発生プリチャージパスにより容量素子Ｃ１から容量素子Ｃ２へのポンピングを行う。

このように、容量素子Ｃ２を、電源ＶＤＤおよびスイッチＳＷｄ２による電流効率のよいプリチャージパスで電源電圧ＶＤＤの電圧レベルにプリチャージした後に、容量素子Ｃ１およびスイッチＳＷｃ１によりポンピングする。このポンピングの場合には、容量素子Ｃ２の電位として、プリチャージにより充電された電源電圧ＶＤＤの電圧レベルから開始することができるので、容量素子Ｃ２に対するポンピングにおける電流効率が改善される。このため、従来よりも容量素子Ｃ２に対するポンピングされた電位が大きくなる。また、これにより、容量素子Ｃ２が後段に出力する場合の、電流供給能力も向上させることが可能となる。

なお、上記の図２を用いて説明した本実施の形態のチャージポンプ回路１の動作では、ディスチャージ期間Ｔｄｉｓと最初のプリチャージ状態の期間Ｔｐｒｅ１とにおいて、スイッチＳＷｄ１をＯＮにするものとして説明した。しかしながら、ディスチャージ期間ＴｄｉｓにおいてスイッチＳＷｄ１をＯＮとすることにより、このディスチャージ期間Ｔｄｉｓにおいて、容量素子Ｃ１を電源電圧ＶＤＤによりプリチャージすることが可能である。そのため、最初のプリチャージ状態の期間Ｔｐｒｅ１においてはスイッチＳＷｄ１をＯＦＦとしてもよい。

また、上記の説明においては、容量素子Ｃ１と容量素子Ｃ２とは、同じ程度の静電容量を持つ容量素子を使用するものとして説明したが、これに限定されず、容量素子Ｃ１と容量素子Ｃ２とは静電容量が異なっていてもよい。容量素子Ｃ１と容量素子Ｃ２とが、異なる場合でも、同じ程度の静電容量の場合と同様に、チャージポンプ回路１は動作することが可能である。なお、この場合、容量素子Ｃ２が容量素子Ｃ１により昇圧されるようにするために、容量素子Ｃ１の容量値が容量素子Ｃ２の容量値よりも大きいことが望ましい。

また、以上の説明では、図１（Ａ）に示す並列型の２段式のチャージポンプ回路１を例に説明したが、これに限らず、図１（Ｂ）に示すように、ｎ段式（ｎ≧２）のチャージポンプ回路１´の構成とすることもできる。この図１（Ｂ）に示すチャージポンプ回路１´は、図１（Ａ）に示す２段構成のチャージポンプ回路１に、容量素子Ｃ３，・・・，Ｃｎ、バッファ回路１３，・・・，１ｎ、およびスイッチＳＷｄ３，・・・，ＳＷｄｎを追加し、また、クロック生成部３を、クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３，・・・，ＣＬＫｎを生成するクロック生成部３Ａに変更した構成である。

なお、図１（Ｂ）に示すｎ段の並列型のチャージポンプ部１´においては、スイッチＳＷｄ３、・・・、およびスイッチＳＷｄｎを含むプリチャージパス１４の部分を省略し、初段のプリチャージパス（スイッチＳＷｄ１）と、２段目のプリチャージパス（スイッチＳＷｄ２）だけを設ける構成でもよい。また、初段目の容量素子Ｃ１と２段目の容量素子Ｃ２のプリチャージパスに加えて、他の任意に選択した容量素子に対するプリチャージパスを設けるようにしてもよい。

このチャージポンプ回路１´では、初段目の容量素子Ｃ１と２段目の容量素子Ｃ２については、最初のプリチャージ状態の期間において、毎回、電源電圧ＶＤＤによるプリチャージが行われる。これにより、図１（Ａ）に示すチャージポンプ回路１と同様な効果が得られる。また、容量素子Ｃ３,・・・，Ｃｎについては、定常運転状態では、容量素子Ｃ３,・・・，Ｃｎの充電電圧は電源電圧ＶＤＤ以上であることが普通であり、この場合には、プリチャージパスを使用する必要はない。しかしながら、電源起動時等において、容量素子Ｃ３,・・・，Ｃｎの充電電圧レベルが電源電圧ＶＤＤよりも低い場合に、電源電圧ＶＤＤによるプリチャージを行うことができる。これにより、電源起動時における出力電圧の立ち上がり特性をよくすることができる。

以上説明したように、本実施の形態のチャージポンプ回路１または１´は、並列に接続された複数の容量素子Ｃ１，Ｃ２，・・・，Ｃｎのそれぞれに順にクロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３，・・・，ＣＬＫｎを印加してポンピング動作することにより、供給される電源電圧ＶＤＤよりも高い電圧を生成するチャージポンプであり、各容量素子Ｃ１，Ｃ２，・・・Ｃｎの内の予め定められている複数の容量素子（例えば、容量素子Ｃ１，Ｃ２）を電源電圧ＶＤＤによりプリチャージするプリチャージパス（スイッチＳＷｄ１、ＳＷｄ２）を有して構成される。

これにより、本実施の形態のチャージポンプ回路１または１´では、プリチャージの際に、各容量素子Ｃ１，Ｃ２を電源電圧ＶＤＤにより充電をすることができる。すなわち、本実施の形態のチャージポンプ回路では、ポンピングに用いられるスイッチを用いること無しに、各容量素子を電源電圧ＶＤＤによりプリチャージすることができるために、各容量素子Ｃ１，Ｃ２に、電流供給の効率を上昇させて、充電することが可能となる。

また、ポンピングの際に、容量素子の電位として、従来技術のチャージポンプ回路の場合における電位よりも高い電位から開始することができる。そのため、ポンピングの効率も向上することができる。

このため、容量素子に対して効率のよいプリチャージを行うことができるようになり、プリチャージする電圧を大きくすることができ、電流供給能力を向上させることが可能となる。

また、第１の実施の形態のチャージポンプ回路１´においては、プリチャージ動作を開始する際に、各容量素子の内の初段目の容量素子Ｃ１を電源電圧ＶＤＤによりプリチャージする第１のプリチャージパス（スイッチＳＷｄ１）と、２段目以降の容量素子Ｃ２，Ｃ３，・・・，Ｃｎの内のいずれかの容量素子を、電源電圧ＶＤＤにより充電する第２のプリチャージパス（スイッチＳＷｄ２）と、を有して構成される。

これにより、初段目の容量素子Ｃ１と、２段目以降の容量素子Ｃ２，Ｃ３，・・・，Ｃｎの内のいずれかの容量素子を、予め電源電圧ＶＤＤまで充電した後に、プリチャージ動作を開始することができる。このため、２段目以降の容量素子Ｃ２，Ｃ３，・・・，Ｃｎに対して効率のよいポンピング動作を行うことができるようになり、ポンピングによるプリチャージ電圧を大きくすることができると共に、電流供給能力を向上させることが可能となる。

［第２の実施の形態］
図１に示すチャージポンプ回路１または１´では、並列型のチャージポンプ回路の例について説明したが、第２の実施の形態では、直列・並列混載型のチャージポンプ回路の例について説明する。

図４は、本発明の第２の実施の形態に係るチャージポンプ回路の構成を示す図である。

まず、第２の実施の形態の概要について説明する。この図４に示すチャージポンプ回路２は、複数の並列型のチャージポンプ部２１および２２と、チャージポンプ部２１および２２の出力電圧を直列に接続して出力する直列型のチャージポンプ部２３とを有する直列・並列混載型の構成のものである。すなわち、第２の実施の形態は、直列・並列混載型のチャージポンプ回路２において、その並列型のチャージポンプ部２１および２２を、第１の実施の形態で説明したチャージポンプ回路１または１´で構成した点に特徴がある。従って、直列・並列混載型のチャージポンプ回路２においても、第１の実施の形態において説明した効果と同様な効果が得られる。

次に、第２の実施の形態について、詳細に説明する。この並列型のチャージポンプ部２１，２２は、図１に示すチャージポンプ回路１と同様な構成のものであり、この並列型のチャージポンプ回路２１，２２についての重複した説明は省略する。

直列型のチャージポンプ部２３は、容量素子Ｃ２とＣ２´、バッファ回路１２、Ｎ−ｃｈＭＯＳトランジスタの１つのスイッチＳＷｃ２、およびＰ−ｃｈＭＯＳトランジスタの１つのスイッチＳＷｔ´により構成される。なお、Ｐ−ｃｈＭＯＳトランジスタのスイッチＳＷｔ´と、Ｎ−ｃｈＭＯＳトランジスタスイッチＳＷｔとは、一方がＯＮの場合に、他方がＯＦＦとなる関係があるスイッチである。

そして、直列型のチャージポンプ部２３では、容量素子Ｃ２´の一方の端子（ノードＮｃ）と容量素子Ｃ２の一方の端子（ノードＮｂ１）とがスイッチＳＷｔ´により接続される。また、容量素子Ｃ２´の他方の端子は、バッファ回路１２の出力端子に接続される。バッファ回路１２の入力端子には、クロック信号ＣＬＫ２が入力される。また、容量素子Ｃ２の他方の端子（ノードＮｂ）は、スイッチＳＷｃ２を介して、出力端子ＯＵＴに接続されている。

図５は、図４に示すチャージポンプ回路の動作を説明するためのタイミングチャートである。図５のタイミングチャートに示すように、このチャージポンプ回路２においては、最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）と、次のプリチャージ状態の期間Ｔｐｒｅ２（時刻ｔ３〜ｔ４）と、ディスチャージ期間Ｔｄｉｓ（時刻ｔ５〜ｔ６）との３つの動作期間を繰り返すことにより昇圧動作を行っている。

また、図５のタイミングチャートにおいて、図５（１）は、容量素子Ｃ１のノードＮａ、容量素子Ｃ２のノードＮｂ、容量素子Ｃ１´のノードＮａ１、容量素子Ｃ２´のノードＮｃの電圧波形を示している。なお、図５（１）の右側には、電圧信号のレベルが示されており、ＶＤＤは電源電圧、ＶＳＳは接地電圧である。

また、図５（２）は、各動作期間におけるスイッチＳＷｄ２およびスイッチＳＷｄ２´のＯＮ（導通）／ＯＦＦ（非導通）状態を示している。この図の右側に示される電圧２ＶＤＤ（２×ＶＤＤ）と電源電圧ＶＤＤは、スイッチＳＷｄ２およびＳＷｄ２´をＯＮ／ＯＦＦさせるために、ゲートに印加される信号波形の電圧レベルを示している。この、ゲートに印加される信号波形の電圧レベルは、図２に示すタイミングチャートの場合と同様のものである。

以下、図５（３）、（４）、（５）、（６）についても、同様にＮ−ｃｈＭＯＳトランジスタのスイッチをＯＮ／ＯＦＦさせるためにゲートに印加される信号の電圧レベルが示されている。

図５（３）は、各動作期間におけるスイッチＳＷｃ１およびスイッチＳＷｃ１´のＯＮ／ＯＦＦ状態を示し、図５（４）は、スイッチＳＷｃ２のＯＮ／ＯＦＦ状態を示し、図５（５）は、スイッチＳＷｄ１およびスイッチＳＷｄ１´のＯＮ／ＯＦＦ状態を示し、図５（６）は、スイッチＳＷｔのＯＮ／ＯＦＦ状態を示している。なお、スイッチＳＷｔ´については図示していないが、スイッチＳＷｔ´は、スイッチＳＷｔがＯＮのときにＯＦＦになり、スイッチＳＷｔがＯＦＦのときにＯＮになるスイッチである。

また、図５（７）は、クロック信号ＣＬＫ２の波形、図５（８）は、クロック信号ＣＬＫ１の波形を示している。図５（７）に示すクロック信号ＣＬＫ２は、ディスチャージ期間Ｔｄｉｓ（時刻ｔ５〜ｔ６）において“Ｈ”となる。図５（８）に示すクロック信号ＣＬＫ１は、次のプリチャージ状態の期間Ｔｐｒｅ２（ｔ３〜ｔ４）において“Ｈ”となる。

図５のタイミングチャートに示すように、最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）においては、スイッチＳＷｄ２、スイッチＳＷｄ２´、スイッチＳＷｄ１、スイッチＳＷｄ１´、およびスイッチＳＷｔがＯＮ（導通）になっている。また、スイッチＳＷｃ１、スイッチＳＷｃ１´、スイッチＳＷｃ２がＯＦＦ（非導通）になっている。

最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）においては、スイッチＳＷｄ１がＯＮになっているため、容量素子Ｃ１のノードＮａは電源電圧ＶＤＤにプリチャージされている。また、スイッチＳＷｄ２およびスイッチＳＷｔもＯＮになっているため、容量素子Ｃ２のノードＮｂも電源電圧ＶＤＤにプリチャージされている。

同様に、最初のプリチャージ状態の期間Ｔｐｒｅ１（時刻ｔ１〜ｔ２）においては、スイッチＳＷｄ１´がＯＮになっているため、容量素子Ｃ１´のノードＮａ１は電源電圧ＶＤＤにプリチャージされている。また、スイッチＳＷｄ２´もＯＮになっているため、容量素子Ｃ２´のノードＮｃも電源電圧ＶＤＤにプリチャージされている。

この状態が、図５（１）のＴｐｒｅ１期間（時刻ｔ１〜ｔ２）に示され、この期間において、ノードＮａ、ノードＮｂ、ノードＮａ１、ノードＮｃの各電圧波形のレベルが、ほぼ電源電圧ＶＤＤのレベルになっていることが示されている。

そして、次のプリチャージ状態の期間Ｔｐｒｅ２（時刻ｔ３〜ｔ４）においては、図５のタイミングチャートに示すように、スイッチＳＷｄ２、スイッチＳＷｄ２´、スイッチＳＷｃ２、スイッチＳＷｄ１、およびスイッチＳＷｄ１´がＯＦＦの状態になる。また、スイッチＳＷｃ１、スイッチＳＷｃ１´、およびスイッチＳＷｔがＯＮの状態になる。また、スイッチＳＷｔ´がＯＦＦの状態になる。また、この期間においてクロック信号ＣＬＫ１は“Ｈ”となる。

この、次のプリチャージ状態の期間Ｔｐｒｅ２（時刻ｔ３〜ｔ４）においては、クロック信号ＣＬＫ１が“Ｈ（高レベル）”となり、バッファ回路１１の出力が“Ｈ”、すなわち、電源電圧ＶＤＤのレベルとなる。このため、容量素子Ｃ１のノードＮａは、図５（１）の波形Ｎａに示すように、時刻ｔ３の時点において、容量素子Ｃ１のプリチャージ電圧（電源電圧ＶＤＤのレベル）とバッファ回路１１の出力電圧（電源電圧ＶＤＤのレベル）とが加算された電圧（ＶＤＤの２倍の電圧）に近い値まで上昇する。

その後、容量素子Ｃ１のノードＮａから、スイッチＳＷｃ１を介して、容量素子Ｃ２のノードＮｂに充電電流が流れるため、時刻ｔ３以後、ノードＮａの電圧は次第に降下する。一方、容量素子Ｃ２のノードＮｂの電圧は、図５（１）の波形Ｎｂに示すように、時刻ｔ３において上昇を開始する。そして、時刻ｔ４において、ノードＮａとノードＮｂは、電圧Ｖｐｒｅまで昇圧される。

なお、プリチャージ電圧Ｖｐｒｅは、容量素子Ｃ１の静電容量をＣ１とし、容量素子Ｃ２の静電容量をＣ２とおくと、プリチャージ電圧Ｖｐｒｅのレベルは、概略、
Ｖｐｒｅ＝ＶＤＤ×（Ｃ２＋２×Ｃ１）／（Ｃ１＋Ｃ２）、となる。

この式において、Ｃ２＞０かつＣ１＞０であることより、（Ｃ２＋２×Ｃ１）／（Ｃ１＋Ｃ２）の値は１よりも大きい。よって、プリチャージ電圧Ｖｐｒｅの値は、電源電圧ＶＤＤの値よりも大きいことになる。

同様にして、次のプリチャージ状態の期間Ｔｐｒｅ２（時刻ｔ３〜ｔ４）において、クロック信号ＣＬＫ１が“Ｈ（高レベル）”となり、バッファ回路１１´の出力が“Ｈ”、すなわち電源電圧ＶＤＤのレベルとなる。このため、容量素子Ｃ１´のノードＮａ１は、図５（１）の波形Ｎａ１に示すように、時刻ｔ３の時点において、容量素子Ｃ１´の充電電圧（電源電圧ＶＤＤのレベル）と、バッファ回路１１´の出力電圧（電源電圧ＶＤＤのレベル）とが加算された電圧（ＶＤＤの２倍の電圧）に近い値まで上昇する。

その後、容量素子Ｃ１´のノードＮａ１から、スイッチＳＷｃ１´を介して、容量素子Ｃ２´のノードＮｃに充電電流が流れるため、時刻ｔ３以後、ノードＮａ１の電圧は次第に降下する。一方、容量素子Ｃ２´のノードＮｃの電圧は、図５（１）の波形Ｎｃに示すように、時刻ｔ３において上昇を開始する。そして、時刻ｔ４において、ノードＮａ１とノードＮｃは、電圧Ｖｐｒｅまで昇圧される。

そして、時刻ｔ４においてスイッチＳＷｃ１がＯＦＦすると、ノードＮａとノードＮｂは切り離され、容量素子Ｃ２のノードＮｂには、容量素子Ｃ１により充電された電圧Ｖｐｒｅが残る。この容量素子Ｃ２の電圧Ｖｐｒｅは、容量素子Ｃ１により充電された分だけ、電源電圧ＶＤＤよりも高い電圧レベルとなる。これにより、容量素子Ｃ１から容量素子Ｃ２へのポンピングが完了する。同様にして、時刻ｔ４においてスイッチＳＷｃ１´がＯＦＦすると、ノードＮａ１とノードＮｃは切り離され、容量素子Ｃ２´のノードＮｃには、容量素子Ｃ１´により充電された電圧Ｖｐｒｅが残る。この容量素子Ｃ２´の電圧Ｖｐｒｅは、容量素子Ｃ１´により充電された分だけ、電源電圧ＶＤＤよりも高い電圧レベルとなる。これにより、容量素子Ｃ１´から容量素子Ｃ２´へのポンピングが完了する。

上述した最初のプリチャージ状態の期間Ｔｐｒｅ１、および次のプリチャージ状態の期間Ｔｐｒｅ２により、容量素子Ｃ２およびＣ２´に対するポンピングが完了した後、時刻ｔ５において、ディスチャージ期間Ｔｄｉｓが開始される。

図５のタイミングチャートに示すように、ディスチャージ期間Ｔｄｉｓ（時刻ｔ５〜ｔ６）においては、スイッチＳＷｄ２、スイッチＳＷｄ２´、スイッチＳＷｃ１、スイッチＳＷｃ１´、およびスイッチＳＷｔがＯＦＦの状態になる。また、スイッチＳＷｃ２、スイッチＳＷｄ１、スイッチＳＷｄ１´、およびスイッチＳＷｔ´がＯＮの状態になる。また、このディスチャージ期間Ｔｄｉｓにおいて、クロック信号ＣＬＫ２が“Ｈ”となる。

このディスチャージ期間Ｔｄｉｓ（時刻ｔ５〜ｔ６）においては、クロック信号ＣＬＫ２が“Ｈ（高レベル）”となり、バッファ回路１２の出力が“Ｈ”、すなわち、電源電圧ＶＤＤのレベルとなる。このため、容量素子Ｃ２´のノードＮｃは、図５（１）の波形Ｎｃに示されるように、時刻ｔ５以後において、容量素子Ｃ２´のプリチャージ電圧Ｖｐｒｅとバッファ回路１２の出力電圧（電源電圧ＶＤＤのレベル）とが加算された電圧（Ｖｐｒｅ＋ＶＤＤ）まで上昇する。

そして、容量素子Ｃ２のノードＮｂには、容量素子Ｃ２´のノードＮｃの電圧と、容量素子Ｃ２にプリチャージされた電圧とが加算された電圧（Ｖｐｐ）が現われる。この電圧ＶＰＰが、スイッチＳＷｃ２を介して、出力端子ＯＵＴに出力される。また、このディスチャージ期間Ｔｄｉｓにおいて、スイッチＳＷｄ１およびスイッチＳＷｄ１´がＯＮとなり、容量素子Ｃ１のノードＮａと、容量素子Ｃ１´のノードＮａ１とが、電源電圧ＶＤＤに充電される。

そして、時刻ｔ６に至ると、このディスチャージ期間Ｔｄｉｓが終了する。以後、前述の最初のプリチャージ状態の期間Ｔｐｒｅ１に戻り、次のプリチャージ状態の期間Ｔｐｒｅ２、およびディスチャージ期間Ｔｄｉｓが繰り返される。

このように、第２の実施の形態に係るチャージポンプ回路２においては、最初のプリチャージ期間Ｔｐｒｅ１において、容量素子Ｃ１および容量素子Ｃ１´を電源電圧ＶＤＤにプリチャージするとともに、同時に容量素子Ｃ２および容量素子Ｃ２´を電源電圧ＶＤＤにプリチャージする４つのプリチャージパス（スイッチＳＷｄ１，ＳＷｄ１´，ＳＷｄ２，ＳＷｄ２´）を有している。

すなわち、プリチャージの開始の際に、容量素子Ｃ２およびＣ２´を、スイッチＳＷｄ２およびＳＷｄ２´のプリチャージパスにより電源電圧ＶＤＤにより予めプリチャージする。このプリチャージパスは電源から直接充電するので電流効率がよい。この後に、従来のスイッチＳＷｃ１およびＳＷｃ１´による高電圧発生プリチャージパスにより、容量素子Ｃ１から容量素子Ｃ２へのポンピング、および容量素子Ｃ１´から容量素子Ｃ２´へのポンピングを行う。

このように、容量素子Ｃ２およびＣ２´を、スイッチＳＷｄ２およびＳＷｄ２´を用いたプリチャージパスにより電源電圧ＶＤＤから直接にプリチャージすることにより、プリチャージの効率が改善される。このため、スイッチＳＷｄ２およびＳＷｄ２´によるプリチャージパスを使用しない場合に比べて、プリチャージ電位を大きくすることができ、電流供給能力を向上させることが可能となる。

以上説明したように、第２の実施の形態によるチャージポンプ回路２は、並列に接続された複数の第１の容量素子Ｃ１，Ｃ２それぞれに順にクロック信号を印加してポンピング動作することにより、供給される電源電圧ＶＤＤよりも高い電圧を生成する第１のチャージポンプ部２１と、並列に接続された複数の第２の容量素子Ｃ１´，Ｃ２´それぞれに順にクロック信号を印加してポンピング動作することにより、電源電圧ＶＤＤよりも高い電圧を生成する第２のチャージポンプ部２２と、を有して構成されている。
また、このチャージポンプ回路２は、複数の第１の容量素子Ｃ１，Ｃ２のうちの最終段の容量素子Ｃ２と、複数の第２の容量素子Ｃ１´，Ｃ２´のうちの最終段の容量素子Ｃ２´とを、直列に接続して昇圧された出力電圧を生成する第３のチャージポンプ部２３とを有して構成されている。
さらに、このチャージポンプ回路２は、第１のチャージポンプ部２１は、自チャージポンプ部２１が有する各容量素子Ｃ１，Ｃ２の内の予め定められている複数の容量素子Ｃ１，Ｃ２を電源電圧ＶＤＤによりプリチャージするプリチャージパス（スイッチＳＷｄ１，ＳＷｄ２）を有し、第２のチャージポンプ部２２は、自チャージポンプ部２２が有する各容量素子Ｃ１，Ｃ２の内の予め定められている複数の容量素子Ｃ１´，Ｃ２´を電源電圧ＶＤＤによりプリチャージするプリチャージパス（スイッチＳＷｄ１´，ＳＷｄ２´）を有して構成されている。

これにより、第２の実施の形態によるチャージポンプ回路２は、各並列型のチャージポンプ部２１および２２において、第１の実施形態と同様に、容量素子Ｃ２およびＣ２´に対して効率のよいプリチャージを行うことができる。更に、第２の実施の形態によるチャージポンプ回路２は、第３のチャージポンプ部２３により、更に、出力する電圧を大きくすることができると共に、電流供給能力を向上させることが可能となる。

なお、図４に示したチャージポンプ回路２では、２つの並列型のチャージポンプ部２１および２２と、１つの直列型のチャージポンプ部２３で構成される直列・並列混載型のチャージポンプ回路の例を示したが、これに限定されない。例えば、３つ以上の並列型のチャージポンプ部と、これらの複数の並列型のチャージポンプ部の出力電圧を直列に接続してポンピングする１つの直列型のチャージポンプ部を使用する構成とすることもできる。

さらに、並列型のチャージポンプ部２１および２２は、２個の容量素子を用いた２段式の構成に限定されず。図１（Ｂ）に示すような、ｎ個（ｎ≧２）の容量素子Ｃ１，Ｃ２，Ｃ３，・・・，Ｃｎを使用したｎ段構成のチャージポンプ部とすることもできる。

なお、ｎ段構成のチャージポンプ部である場合、このｎ段構成のチャージポンプ部のうち、少なくともいずれか１段のチャージポンプ部の構成を、第１の実施形態と同様の構成としてもよい。この場合でも、この第１の実施形態と同様の構成とした段については、第１の実施形態と同様の効果が得られる。

なお、上記に図１または図４を用いて説明したチャージポンプ回路は、半導体記憶装置において、たとえば、この半導体記憶装置に外部より供給されている電源電圧よりも高い電圧をワード線に印加する場合に、この印加する電圧を生成する回路に用いることができる。

本発明の第１の実施の形態に係るチャージポンプ回路の構成を示す図である。 図１に示すチャージポンプ回路の動作を説明するためのタイミングチャートである。 図１に示すチャージポンプ回路におけるプリチャージ期間およびディスチャージ期間における各スイッチのＯＮ／ＯＦＦ状態を示す図である。 本発明の第２の実施の形態に係るチャージポンプ回路の構成を示す図である。 図４に示すチャージポンプ回路の動作を説明するためのタイミングチャートである。 従来の並列型のチャージポンプ回路を示す図である。

符号の説明

１，１´，２・・・チャージポンプ回路、３，３Ａ・・・クロック生成部、１１，１１´，１２，１３，１ｎ・・・バッファ回路、２１，２２・・・並列型のチャージポンプ部、２３・・・直列型のチャージポンプ部、４１・・・第１のプリチャージパス、４２・・・第２のプリチャージパス、Ｃ１，Ｃ１´，Ｃ２，Ｃ２´，Ｃ３，Ｃｎ・・・容量素子、ＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫｎ・・・クロック信号、ＯＵＴ・・・出力端子、ＳＷｃ１，ＳＷｃ２´，ＳＷｄ１，ＳＷｄ１´，ＳＷｄ２，ＳＷｄ２´，ＳＷｄｎ，ＳＷｔ・・・Ｎ−ｃｈＭＯＳトランジスタスイッチ、ＳＷｔ´・・・Ｐ−ｃｈＭＯＳトランジスタスイッチ

Claims (8)

1. 並列に接続された複数の容量素子それぞれに順にクロック信号を印加してポンピング動作することにより、供給される電源電圧よりも高い電圧を生成するチャージポンプ回路が、
   前記各容量素子の内の予め定められている複数の容量素子を前記電源電圧でプリチャージするプリチャージパス、
   を備えることを特徴とするチャージポンプ回路。
2. 前記プリチャージパスが、
   前記各容量素子の内の初段目の容量素子を、前記電源電圧によりプリチャージする第１のプリチャージパスと、
   前記各容量素子の内の２段目以降の容量素子の内のいずれかの容量素子を、前記電源電圧により充電する第２のプリチャージパスと、
   を備えることを特徴とする請求項１に記載のチャージポンプ回路。
3. 並列に接続された複数の第１の容量素子それぞれに順にクロック信号を印加してポンピング動作することにより、供給される電源電圧よりも高い電圧を生成する第１のチャージポンプ部と、
   並列に接続された複数の第２の容量素子それぞれに順にクロック信号を印加してポンピング動作することにより、前記電源電圧よりも高い電圧を生成する第２のチャージポンプ部と、
   前記複数の第１の容量素子のうちの最終段の容量素子と、前記複数の第２の容量素子のうちの最終段の容量素子とを、直列に接続して昇圧された出力電圧を生成する第３のチャージポンプ部と
   を有し、
   前記第１のチャージポンプ部または前記第２のチャージポンプ部が、
   自チャージポンプ部が有する各容量素子の内の予め定められている複数の容量素子を前記電源電圧でプリチャージするプリチャージパス、
   を備えることを特徴とするチャージポンプ回路。
4. 第１電源ラインと第１ノードとの間に接続された第１スイッチと、
   前記第１ノードと第１クロック供給ノードとの間に接続された第１容量素子と、
   前記第１ノードと第２ノードとの間に接続された第２スイッチと、
   前記第１電源ラインと前記第２ノードとの間に接続された第３スイッチと、
   前記第２ノードと第２クロック供給ノードとの間に接続された第２容量素子と、
   前記第２ノードと第３ノードとの間に接続された第４スイッチと、
   を備えることを特徴とするチャージポンプ回路。
5. 前記第２容量素子と前記第２クロック供給ノードとの間に接続された第５スイッチおよび第３容量素子の直列回路と、
   前記第２容量素子および前記直列回路の接続ノードと第２電源ラインとの間に接続された第６スイッチと、
   前記第１電源ラインと第４ノードとの間に接続された第７スイッチと、
   前記第４ノードと前記第１クロック供給ノードとの間に接続された第４容量素子と、
   前記第４ノードと前記第５スイッチおよび前記第３容量素子の接続ノードとの間に接続された第８スイッチと、
   前記第１電源ラインと前記第５スイッチおよび前記第３容量素子の接続ノードとの間に接続された第９スイッチと、
   を更に備えることを特徴とする請求項４に記載のチャージポンプ回路。
6. 前記第１および第２クロック供給ノードに第１および第２のクロック信号を供給するクロック生成部、を更に備えることを特徴とする請求項４または請求項５に記載のチャージポンプ回路。
7. 前記第１および第２容量素子を前記第１電源ラインの電圧によりプリチャージする段階で、
   前記第１および第３スイッチをオンし、前記第２および第４スイッチをオフし、
   前記クロック生成部が、前記第１および第２のクロック信号の電圧レベルを、当該クロック信号が供給される容量素子を昇圧しない第１レベルにし、
   前記第１容量素子から前記第２容量素子へポンピングする段階で、
   前記第１、第３、および第４スイッチをオフし、前記第２スイッチをオンし、
   前記クロック生成部が、前記第１のクロック信号の電圧レベルを、当該クロック信号が供給される容量素子を昇圧する第２レベルにするとともに、前記第２のクロック信号の電圧レベルを前記第１レベルにし、
   前記第２容量素子からディスチャージする段階で、
   前記第１および第４スイッチをオンし、前記第２および第３スイッチをオフし、
   前記クロック生成部が、前記第１のクロック信号の電圧レベルを前記第１レベルにするとともに、前記第２のクロック信号の電圧レベルを前記第２レベルにする、
   ことを特徴とする請求項６に記載のチャージポンプ回路。
8. 前記第１、第２、第３および第４容量素子を前記第１電源ラインの電圧によりプリチャージする段階で、
   前記第１、第３、第６、第７、および第９スイッチをオンし、前記第２、第４、第５、および第８スイッチをオフし、
   前記クロック生成部が、前記第１および第２のクロック信号の電圧レベルを、当該クロック信号が供給される容量素子を昇圧しない第１レベルにし、
   前記第１容量素子から前記第２容量素子へポンピングすると共に、前記第４容量素子から前記第３容量素子へポンピングする段階で、
   前記第１、第３、第４、第５、第７および第９スイッチをオフし、前記第２、第６および第８スイッチをオンし、
   前記クロック生成部が、前記第１のクロック信号の電圧レベルを、当該クロック信号が供給される容量素子を昇圧する第２レベルにするとともに、前記第２のクロック信号の電圧レベルを前記第１レベルにし、
   前記第２容量素子からディスチャージする段階で、
   前記第１、第４、第５および第７スイッチをオンし、前記第２、第３、第６、第８および第９スイッチをオフし、
   前記クロック生成部が、前記第１のクロック信号の電圧レベルを前記第１レベルにするとともに、前記第２のクロック信号の電圧レベルを前記第２レベルにする、
   ことを特徴とする請求項６に記載のチャージポンプ回路。

Images