JP4944571B2 - チャージポンプ回路 - Google Patents

チャージポンプ回路 Download PDF

Info

Publication number
JP4944571B2
JP4944571B2 JP2006295100A JP2006295100A JP4944571B2 JP 4944571 B2 JP4944571 B2 JP 4944571B2 JP 2006295100 A JP2006295100 A JP 2006295100A JP 2006295100 A JP2006295100 A JP 2006295100A JP 4944571 B2 JP4944571 B2 JP 4944571B2
Authority
JP
Japan
Prior art keywords
charge pump
pump circuit
output terminal
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006295100A
Other languages
English (en)
Other versions
JP2008113269A (ja
Inventor
俊樹 ▲頼▼
定男 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006295100A priority Critical patent/JP4944571B2/ja
Priority to CNB2007101678290A priority patent/CN100544175C/zh
Priority to US11/927,095 priority patent/US20080143401A1/en
Publication of JP2008113269A publication Critical patent/JP2008113269A/ja
Application granted granted Critical
Publication of JP4944571B2 publication Critical patent/JP4944571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

本発明は、低い電圧から高い電圧を発生させるチャージポンプ回路(Charge Pump Circuit)に関し、特に降圧回路を備えたチャージポンプ回路に関するものである。
例えばＥＥＰＲＯＭ(Electrically Programmable Read Only Memory)等の不揮発性半導体記憶装置では、電源電圧よりも高い正の高電圧（または負の高電圧）をメモリセルに供給する必要がある。このように高電圧が必要な場合、チャージポンプ回路を装置に内蔵する方法が広く用いられている。
図３は従来例に係るチャージポンプ回路の回路図である。このチャージポンプ回路は、入力端子ＩＮに入力された入力電圧Ｖｉｎ（＝ＶＣＣ）を昇圧して、出力端子ＯＵＴから出力電圧Ｖｏｕｔとして高電圧ＨＶを出力するものである。入力端子ＩＮと出力端子ＯＵＴの間に、ゲートとドレインを短絡させたＮチャネル型電荷転送ＭＯＳトランジスタＴ０〜ＴＭ（Ｍは任意）が直列接続されている。各電荷転送ＭＯＳトランジスタＴ０〜ＴＭの接続点をノードＡ〜Ｘとする。
各ノードＡ〜Ｘには、容量素子Ｃ１〜ＣＭの一方の端子が接続されている。容量素子Ｃ１〜ＣＭの他方の端子には、第１のクロック信号ＣＬＫ及び第２のクロック信号＊ＣＬＫ（第１のクロック信号と逆相の信号）の一方が交互に印加される構成になっている。
上記構成において、入力端子ＩＮに電源電圧ＶＣＣが印加され、第１及び第２のクロック信号ＣＬＫ，＊ＣＬＫが容量素子Ｃ１〜ＣＭに印加されると、最終段のＭＯＳトランジスタＴＭのソース（出力端子ＯＵＴ）から出力電圧Ｖｏｕｔとして入力電圧ＶＣＣよりも高い高電圧ＨＶを得ることができる。チャージポンプ回路の段数をＭとすると、ＨＶ＝（Ｍ＋１）×ＶＣＣで表される。但し、電荷転送素子ＭＯＳトランジスタＴ０〜ＴＭの電圧ロスを無視する。
また、チャージポンプ回路の出力端子ＯＵＴは降圧回路１００に接続されている。降圧回路１００は、第１及び第２のクロック信号ＣＬＫ，＊ＣＬＫを停止させることでチャージポンプ回路による昇圧動作が終了した後に、出力端子ＯＵＴに生じた高電圧（ＨＶ）を電源電圧ＶＣＣレベルに降圧させるための回路である。
本発明に関連した技術は、例えば以下の特許文献に記載されている。
特開２００６−２２９７５５号公報
上述したチャージポンプ回路において、昇圧動作を終了させると、電流の経路が閉じるため、各ノードＡ〜Ｘには電荷がある程度残ることになる。この残留電荷は、時間の経過とともに自然放電される。しかしながら、この残留電荷によって主として以下の２点の問題が起きることが判った。
第１の問題について説明する。残留電荷が大きい場合には、自然放電されにくい。そして、ノードＡ〜Ｘの残留電荷が大きいことは、容量素子Ｃ１〜ＣＭ及び各電荷転送ＭＯＳトランジスタＴ０〜ＴＭに高電圧の負荷が生じていることを意味する。チャージポンプ回路では後段ほど高い電圧に昇圧されるため、特に後段の素子に対して高電圧の負荷が大きいと考えられる。そのため、容量素子Ｃ１〜ＣＭ及び各電荷転送ＭＯＳトランジスタＴ０〜ＴＭが残留電荷によって劣化するという問題があった。
第２の問題について説明する。チャージポンプ回路による昇圧動作を一旦終了させ、その後直ぐに動作を開始させる場合がある。例えば、瞬間的な停電が起きた場合等である。このような場合には、上記自然放電が間に合わず、残留電荷が外部に逃げ切らない。そうすると、初期化されていない不安定な状態でチャージポンプ回路の動作が開始されることになる。そして、その結果としてチャージポンプ回路が誤動作し、所望のレベルの高電圧が出力されないという問題があった。
なお、これらの問題は、上述した入力電圧を昇圧するチャージポンプ回路に限られず、入力電圧を降圧するチャージポンプ回路においても同様に発生し得ることである。
そこで本発明は、残留電荷によってチャージポンプ回路を構成する素子（容量素子や電荷転送素子）の劣化の問題、及び残留電荷による誤動作の問題を解消できるチャージポンプ回路を提供することを主たる目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明のチャージポンプ回路は、入力端子と出力端子との間に直列接続された複数の電荷転送素子と、前記複数の電荷転送素子の接続点のそれぞれに一方の端子が接続され、他方の端子にクロック信号が印加される複数の容量素子と、前記クロック信号の印加が停止されたときに前記出力端子の電圧を降圧する降圧回路と、前記接続点と前記出力端子の間に接続された降圧用の整流素子とを備え、前記整流素子の陽極が前記前記接続点に接続され、前記整流素子の陰極が前記前記出力端子に接続されたことを特徴とする。
また、本発明のチャージポンプ回路は、前記降圧回路が、制御信号に応じてオンあるいはオフする第１のトランジスタと、前記第１のトランジスタに直列に接続され、前記出力端子の電圧から所定の電圧まで降下したときにオフする第２のトランジスタとを備えることを特徴とする。
本発明のチャージポンプ回路によれば、電荷転送素子と出力端子との接続点に整流素子を設けたので、接続点の電荷を積極的に降圧回路へと逃がすことができる。そのため、残留電荷が過大になることはなく、従来あった残留電荷による素子の劣化や誤動作の問題を解消できる。
次に、本発明の実施形態について図面を参照しながら説明する。
本実施形態に係るチャージポンプ回路は、入力端子ＩＮに入力された入力電圧Ｖｉｎ＝ＶＣＣ（例えば３ボルト）を昇圧して、出力端子ＯＵＴから出力電圧Ｖｏｕｔとして高電圧ＨＶ（例えば約２０ボルト）を出力するものである。図１に示すように、入力端子ＩＮと出力端子ＯＵＴの間に、ゲートとドレインを短絡させたＮチャネル型電荷転送ＭＯＳトランジスタＴ０〜ＴＭ（Ｍは任意）が直列接続されている。各電荷転送ＭＯＳトランジスタＴ０〜ＴＭの接続点をノードＡ〜Ｘとする。
各ノードＡ〜Ｘには、容量素子Ｃ１〜ＣＭの一方の端子が接続されている。つまり、電荷転送ＭＯＳトランジスタと容量素子から成るブロックの単位が複数直列接続された構成となっている。容量素子Ｃ１〜ＣＭの他方の端子には、第１のクロック信号ＣＬＫ１と第２のクロック信号＊ＣＬＫ１（第１のクロック信号ＣＬＫ１と逆相の信号）の一方が印加される構成になっている。より詳しく言えば、容量素子Ｃ１，Ｃ３，・・中略・・，ＣＭ−１には第１のクロック信号ＣＬＫ１が印加され、容量素子Ｃ２，Ｃ４，・・中略・・，ＣＭには第２のクロック信号＊ＣＬＫ１が印加される。
ＮＡＮＤ回路１０は、チャージポンプ回路の動作を制御する回路であり、第１入力端子にクロック信号ＣＬＫが印加され、第２入力端子にイネーブル信号ＥＮＢが印加されている。クロック信号ＣＬＫは、容量素子Ｃ１〜ＣＭの充放電を制御するための信号である。イネーブル信号ＥＮＢは、チャージポンプ回路全体としてのオン及びオフを制御するための信号である。イネーブル信号ＥＮＢがハイレベル（Ｈ）のとき、クロック信号ＣＬＫはＮＡＮＤ回路１０を通して容量素子Ｃ１〜ＣＭに印加されることによりチャージポンプ回路は動作する。イネーブル信号ＥＮＢがロウレベル（Ｌ）のとき、ＮＡＮＤ回路１０の出力はハイレベル（Ｈ）に固定され、チャージポンプ回路の動作は停止する。
すなわち、イネーブル信号ＥＮＢがハイレベル（Ｈ）のとき、ＮＡＮＤ回路１０の出力端子からは、上記第１のクロック信号ＣＬＫ１が出力される。また、ＮＡＮＤ回路１０の出力端子からインバータ１１を介して上記第２のクロック信号＊ＣＬＫ１が出力される。
チャージポンプ回路の出力端子ＯＵＴは、レギュレータ回路２０に接続されている。レギュレータ回路２０は、昇圧された高電圧ＨＶ（例えば約２０ボルト）を所望の電圧（例えば約１０〜１２ボルト）に調節するための回路である。レギュレータ回路２０としては、例えばツェナーダイオードを用いることができる。レギュレータ回路２０によって調節された電圧はメモリセル等の不図示の負荷に供給される。
また、チャージポンプ回路の出力端子ＯＵＴは、降圧回路３０に接続されている。降圧回路３０は、クロック信号ＣＬＫの印加が停止されてチャージポンプ回路による昇圧動作が終了した後に、制御信号（コントロール信号Ｃｔｒｌ）に応じて出力端子ＯＵＴに生じた高電圧ＨＶを所定のレベル（例えば電源電圧ＶＣＣレベル）に降圧させるための回路である。
降圧回路３０は、例えば図１に示すように、出力端子ＯＵＴと接地端子（ＧＮＤ）との間に直列接続されたＰチャネル型ＭＯＳトランジスタ３１及びＮチャネル型ＭＯＳトランジスタ３２とから構成される。Ｐチャネル型ＭＯＳトランジスタ３１のゲートには、電源電圧ＶＣＣの値からＰチャネル型ＭＯＳトランジスタ３１のしきい値電圧Ｖｔｐの値を引いた分の電圧（ＶＣＣ−Ｖｔｐ）が印加され、出力端子ＯＵＴの電圧がＶＣＣ以下になるとオフするように構成されている。また、Ｎチャネル型ＭＯＳトランジスタ３２のゲートには、当該降圧回路３０を制御するためのコントロール信号Ｃｔｒｌが印加されている。
また、各ノードＡ〜Ｘは、ゲートとソースが短絡されたＮチャネル型ＭＯＳトランジスタＮ１〜ＮＭを介して出力端子ＯＵＴと接続されている。このＭＯＳトランジスタＮ１〜ＮＭは、ノードＡ〜Ｘから降圧回路３０側に電流を流す整流素子であり、チャージポンプ回路の動作終了後に、各ノードＡ〜Ｘの残留電荷を外部に逃がす経路となるものである。
ここで、ＭＯＳトランジスタＮ１〜ＮＭのトランジスタサイズは、電荷転送ＭＯＳトランジスタＴ０〜ＴＭのトランジスタサイズよりも小さいことが好ましい。ここでいうトランジスタサイズとは、ゲート幅をＷ，ゲート長をＬとしたときのＷ／Ｌを意味する。また、ＭＯＳトランジスタＮ１〜ＮＭの寄生容量は、電荷転送ＭＯＳトランジスタＴ０〜ＴＭの寄生容量及び容量素子Ｃ１〜ＣＭの容量よりも非常に小さいことが好ましい。ＭＯＳトランジスタＮ１〜ＮＭの寄生容量に電荷が保持されることによって、チャージポンプ回路の昇圧動作の効率が落ちることを回避するためである。なお、ここでいうＭＯＳトランジスタの寄生容量とは、ゲート容量やソース・ドレイン層と基板間のＰＮ接合による接合容量等の総和である。
なお、ＭＯＳトランジスタＮ１〜ＮＭのソースは、図１に示すように、降圧回路３０に接続することが好ましい。出力端子ＯＵＴに生じた高電圧を電源電圧ＶＣＣレベルに降圧させることと、各ノードＡ〜Ｘの残留電荷を逃がすことを一つの降圧回路３０で実現することで、回路構成を簡素にすることができるからである。なお、ＭＯＳトランジスタＮ１〜ＮＭの整流性によって、出力端子ＯＵＴ側から各ノードＡ〜Ｃに対して電流が流れることはない。なお、ＭＯＳトランジスタＮ１〜ＮＭに換えて、ＰＮ接合ダイオード等の整流素子を用いることもできるが、装置の微細化を図る観点からはＭＯＳトランジスタ構造を採用することが好ましい。
次に、上記構成のチャージポンプ回路の動作について、図２に示す動作タイミング図を参照して説明する。
まず、イネーブル信号ＥＮＢがロウレベルの期間は、チャージポンプ回路の昇圧動作は行われておらず、出力端子ＯＵＴの出力電圧ＶｏｕｔはＶＣＣレベルである（図２（ａ），（ｂ）参照）。
次に、イネーブル信号ＥＮＢがハイレベルに変化すると、クロック信号ＣＬＫに対応する第１のクロック信号ＣＬＫ１がＮＡＮＤ回路１０から出力され、容量素子Ｃ１，Ｃ３，・・・，ＣＭ−１に印加される（図２（ｄ）参照）。また、第１のクロック信号ＣＬＫ１が反転された第２のクロック信号＊ＣＬＫ１が容量素子Ｃ２，Ｃ４，・・・，ＣＭに印加される。
これにより、電荷転送ＭＯＳトランジスタＴ１〜ＴＭはオンとオフを交互に繰り返すとともに、容量素子Ｃ１〜ＣＭは充電及び放電を交互に繰り返す。そして、後段のＭＯＳトランジスタに向かって電荷が転送され、出力端子ＯＵＴからは昇圧された高電圧ＨＶが出力電圧Ｖｏｕｔとして出力される（図２（ａ）参照）。
次に、イネーブル信号ＥＮＢがロウレベルに変化すると、第１のクロック信号ＣＬＫ１はハイレベルに維持され、チャージポンプ回路の昇圧動作は終了する（図２（ｂ），（ｄ）参照）。
次に、コントロール信号Ｃｔｒｌがハイレベルに変化すると、Ｎチャネル型ＭＯＳトランジスタ３２がオンし、降圧回路３０が動作を開始する。そして、出力端子ＯＵＴから接地端子側に電流が流れる。出力端子ＯＵＴの電圧が高電圧ＨＶから電源電圧ＶＣＣに降圧するまで、Ｐチャネル型ＭＯＳトランジスタ３１はオンし続ける。出力端子ＯＵＴの電圧が電源電圧ＶＣＣに降下すると、Ｐチャネル型ＭＯＳトランジスタ３１はオフし、降圧回路３０の動作は終了する。
また、ノードＡ〜Ｘが、ＭＯＳトランジスタＮ１〜ＮＭを介して降圧回路３０と接続されている。そのため、各ノードＡ〜Ｘの残留電荷はＭＯＳトランジスタＮ１〜ＮＭを介して降圧回路３０側へ移動し、降圧回路３０で降圧（放電）される。この各ノードＡ〜Ｘの残留電荷を逃がすことは、各ノードＡ〜Ｘの電圧がＶＣＣレベルになるまで行われる。
このように本実施形態では、チャージポンプ回路の昇圧動作を終了させた際、ノードＡ〜Ｘから残留電荷を外部（降圧回路３０）へ積極的に逃がすための経路を有している。そのため、従来あった残留電荷による素子の劣化や誤動作の問題を解消できる。
なお、本発明は上記実施形態に限定されることはなくその要旨を逸脱しない範囲で設計変更が可能であることは言うまでも無い。例えば、上記実施形態では、ＭＯＳトランジスタを電荷転送素子として用いていたが、バイポーラトランジスタを用いることも可能である。また、降圧回路３０は、電源電圧ＶＣＣレベルまで降圧させる回路であったが、構成を変える事によって別のレベルに降圧させるものであってもよい。また、上記実施形態では、入力電圧を昇圧するチャージポンプ回路について説明したが、入力電圧を降圧するチャージポンプ回路においても同様である。本発明はチャージポンプ回路に広く適用できるものである。
本発明の実施形態に係るチャージポンプ回路を説明する回路図である。 本発明の実施形態に係るチャージポンプ回路の動作を説明する図である。 従来のチャージポンプ回路を説明する回路図である。
符号の説明
１０ ＮＡＮＤ回路 １１ インバータ ２０ レギュレータ回路
３０ 降圧回路 ３１ Ｐチャネル型ＭＯＳトランジスタ
３２ Ｎチャネル型ＭＯＳトランジスタ １００ 降圧回路
Ｔ０〜ＴＭ 電荷転送ＭＯＳトランジスタ Ｎ１〜ＮＭ ＭＯＳトランジスタ
Ａ〜Ｘ ノード ＩＮ 入力端子 ＯＵＴ 出力端子
Ｖｉｎ 入力電圧 ＶＣＣ 電源電圧 Ｖｏｕｔ 出力電圧
Ｖｔｐ Ｐチャネル型ＭＯＳトランジスタ３１のしきい値電圧
ＨＶ 高電圧 Ｃ１〜ＣＭ 容量素子 ＣＬＫ クロック信号
ＣＬＫ１ 第１のクロック信号 ＊ＣＬＫ１ 第２のクロック信号
ＥＮＢ イネーブル信号 Ｃｔｒｌ コントロール信号

Claims (5)

  1. 入力端子と出力端子との間に直列接続された複数の電荷転送素子と、
    前記複数の電荷転送素子の接続点のそれぞれに一方の端子が接続され、他方の端子にクロック信号が印加される複数の容量素子と、
    前記クロック信号の印加が停止されたときに前記出力端子の電圧を降圧する降圧回路と、
    前記接続点と前記出力端子の間に接続された降圧用の整流素子とを備え、前記整流素子の陽極が前記接続点に接続され、前記整流素子の陰極が前記出力端子に接続されたことを特徴とするチャージポンプ回路。
  2. 前記降圧回路は、制御信号に応じてオンあるいはオフする第１のトランジスタと、
    前記第１のトランジスタに直列に接続され、前記出力端子の電圧から所定の電圧まで降下したときにオフする第２のトランジスタとを備えることを特徴とする請求項１に記載のチャージポンプ回路。
  3. 前記電荷転送素子は、ゲートとドレインとが接続された第１のＭＯＳトランジスタから成り、
    前記整流素子は、ゲートとドレインとが接続された第２のＭＯＳトランジスタから成ることを特徴とする請求項１または請求項２に記載のチャージポンプ回路。
  4. 前記第２のＭＯＳトランジスタのトランジスタサイズは、前記第１のＭＯＳトランジスタのトランジスタサイズよりも小さいことを特徴とする請求項３に記載のチャージポンプ回路。
  5. 前記第２のＭＯＳトランジスタの寄生容量は、前記容量素子の容量及び前記第１のＭＯＳトランジスタの寄生容量よりも小さいことを特徴とする請求項３に記載のチャージポンプ回路。
JP2006295100A 2006-10-31 2006-10-31 チャージポンプ回路 Active JP4944571B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006295100A JP4944571B2 (ja) 2006-10-31 2006-10-31 チャージポンプ回路
CNB2007101678290A CN100544175C (zh) 2006-10-31 2007-10-26 电荷泵电路
US11/927,095 US20080143401A1 (en) 2006-10-31 2007-10-29 Charge pump circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006295100A JP4944571B2 (ja) 2006-10-31 2006-10-31 チャージポンプ回路

Publications (2)

Publication Number Publication Date
JP2008113269A JP2008113269A (ja) 2008-05-15
JP4944571B2 true JP4944571B2 (ja) 2012-06-06

Family

ID=39423112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006295100A Active JP4944571B2 (ja) 2006-10-31 2006-10-31 チャージポンプ回路

Country Status (3)

Country Link
US (1) US20080143401A1 (ja)
JP (1) JP4944571B2 (ja)
CN (1) CN100544175C (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030988B2 (en) * 2009-12-31 2011-10-04 Stmicroelectronics Asia Pacific Pte. Ltd. Method for generating multiple incremental output voltages using a single charge pump chain
KR101817926B1 (ko) 2010-03-02 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 승압 회로 및 승압 회로를 포함하는 ｒｆｉｄ 태그
CN101908821B (zh) * 2010-07-07 2012-12-12 杭州士兰微电子股份有限公司 电荷泵、电荷泵升压电路及其工作方法
JP2012164385A (ja) * 2011-02-07 2012-08-30 Rohm Co Ltd 半導体記憶装置
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
DE112015001260T5 (de) 2014-03-14 2016-12-08 Arctic Sand Technologies, Inc. Ladungspumpenstabilitätssteuerung
US10693368B2 (en) 2014-03-14 2020-06-23 Psemi Corporation Charge pump stability control
JP6699194B2 (ja) * 2016-01-21 2020-05-27 凸版印刷株式会社 チャージポンプ
JP6690250B2 (ja) * 2016-01-21 2020-04-28 凸版印刷株式会社 チャージポンプ
JP6834135B2 (ja) * 2016-01-21 2021-02-24 凸版印刷株式会社 チャージポンプ
US10110121B2 (en) * 2016-10-19 2018-10-23 Fortemedia, Inc. Charge pump with a rapid-discharge path
JP6817053B2 (ja) 2016-12-13 2021-01-20 ラピスセミコンダクタ株式会社 チャージポンプ回路及び昇圧回路
US10158364B1 (en) * 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Realignment strength controller for solving loop conflict of realignment phase lock loop
CN107728042B (zh) * 2017-11-13 2023-08-22 长鑫存储技术有限公司 具有保护测试的集成电路及其测试方法
CN112152446B (zh) * 2019-06-28 2022-04-19 瑞昱半导体股份有限公司 电荷泵升压电路
CN114765415A (zh) * 2021-01-11 2022-07-19 北京兆易创新科技股份有限公司 电荷泵电路、非易失性存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081371A (en) * 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
JPH08256473A (ja) * 1995-03-16 1996-10-01 Toshiba Corp 昇圧回路
KR100257866B1 (ko) * 1997-04-11 2000-06-01 윤종용 챠아지 펌핑 회로를 가지는 불 휘발성 메모리 장치
US5978283A (en) * 1998-07-02 1999-11-02 Aplus Flash Technology, Inc. Charge pump circuits
JP3280623B2 (ja) * 1998-08-11 2002-05-13 沖電気工業株式会社 チャージポンプ回路の駆動制御回路
JP2000123587A (ja) * 1998-10-15 2000-04-28 Sony Corp プリチャージ回路を備えたチャージポンプ回路
JP2001266581A (ja) * 2000-03-23 2001-09-28 Asahi Kasei Microsystems Kk 放電回路
KR100399359B1 (ko) * 2001-07-07 2003-09-26 삼성전자주식회사 전하 펌프 회로
US20030184360A1 (en) * 2002-03-29 2003-10-02 Yi-Ti Wang Charge pump for flash memory with serially connected capacitors for preventing breakdown

Also Published As

Publication number Publication date
US20080143401A1 (en) 2008-06-19
JP2008113269A (ja) 2008-05-15
CN100544175C (zh) 2009-09-23
CN101174789A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
JP4944571B2 (ja) チャージポンプ回路
KR101629812B1 (ko) 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법
KR100483298B1 (ko) 차지 펌프 회로 및 이것을 이용한 비휘발성 메모리의 동작방법
JP4849907B2 (ja) チャージポンプ回路
JP3872927B2 (ja) 昇圧回路
US7777557B2 (en) Booster circuit
US20160006349A1 (en) Four-phase charge pump circuit
US20050213781A1 (en) Charge pump circuit
US7855591B2 (en) Method and system for providing a charge pump very low voltage applications
US20080122506A1 (en) High efficiency low cost bi-directional charge pump circuit for very low voltage applications
JP2022125281A (ja) 半導体装置
KR102381493B1 (ko) 승압 회로 및 그것을 구비한 불휘발성 메모리
US7511559B2 (en) Booster circuit
JP2008198985A (ja) 昇圧回路
CN111490676B (zh) 电荷泵电路、半导体装置以及半导体存储装置
US7961035B2 (en) Boosting circuit
JP2009225580A (ja) チャージポンプ回路
KR100990089B1 (ko) 차지 펌프 회로
JP2009171692A (ja) チャージポンプ回路
JP5315087B2 (ja) 昇圧回路
JP2011004535A (ja) 昇圧回路
KR20020017304A (ko) 비휘발성 메모리 소자의 차지 펌프 회로
JP2010110032A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120302

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4944571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250