KR100673022B1 - 챠지 펌프 - Google Patents

챠지 펌프 Download PDF

Info

Publication number
KR100673022B1
KR100673022B1 KR1020050129799A KR20050129799A KR100673022B1 KR 100673022 B1 KR100673022 B1 KR 100673022B1 KR 1020050129799 A KR1020050129799 A KR 1020050129799A KR 20050129799 A KR20050129799 A KR 20050129799A KR 100673022 B1 KR100673022 B1 KR 100673022B1
Authority
KR
South Korea
Prior art keywords
output node
circuit
boosting
precharge
result
Prior art date
Application number
KR1020050129799A
Other languages
English (en)
Inventor
변대석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050129799A priority Critical patent/KR100673022B1/ko
Priority to US11/489,476 priority patent/US20070146052A1/en
Application granted granted Critical
Publication of KR100673022B1 publication Critical patent/KR100673022B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 개시된 챠지 펌프는, 이전 단의 승압 회로로부터 입력된 전압과 자신으로부터 발생된 전압의 합을 승압 결과로서 출력하는 복수 개의 승압 회로들을 포함한다. 상기 각각의 승압 회로는 상기 각각의 승압 결과를 다음 단에 연결된 승압 회로로 제공하는 출력 노드, 그리고 승압 동작 이전에 상기 출력 노드를 소정의 레벨로 프리챠지하는 프리챠지 회로를 구비하되, 상기 출력 노드가 마지막 출력 노드인 경우 해당 승압 회로에는 상기 프리챠지 회로가 구비되지 않는 것을 특징으로 한다.

Description

챠지 펌프{CHARGE PUMP}
도 1은 본 발명의 일 실시예에 따른 챠지 펌프의 회로도;
도 2는 본 발명의 다른 실시예에 따른 챠지 펌프의 회로도;
도 3은 초기화 트랜지스터의 구비 여부에 따른 챠지 펌프의 셋업 타임의 변화를 보여주는 그래프;
도 4는 모든 출력 노드에 초기화 트랜지스터가 연결된 경우의 승압 결과와, 본 발명에 따른 승압 결과를 간략하게 보여주는 그래프; 그리고
도 5는 및 도 6은 모든 출력 노드에 초기화 트랜지스터가 연결된 경우의 승압 결과와, 본 발명에 따른 승압 결과를 상세히 보여주는 그래프이다.
* 도면의 주요 부분에 대한 부호 설명 *
10, 20 : 펌프 회로 11, 21 : 전하 전달 소자
13, 23, 24 : 커패시터 15, 25 : 초기화 트랜지스터
N : 출력 노드
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 소거 및 프로그램 동작 동안 고전압을 필요로 하는 플래시 메모리 장치를 위한 챠지 펌프에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(volatile semiconductor memory device)와 불 휘발성 반도체 메모리 장치(non-volatile semiconductor memory device)로 구분된다. 휘발성 반도체 메모리 장치는 다시 다이내믹 랜덤 액세스 메모리(dynamic random access memory)와 스태틱 랜덤 액세스 메모리(static random access memory)로 구분된다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에, 불 휘발성 반도체 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 불 휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.
불 휘발성 반도체 메모리 장치로는 마스크 롬(mask read-only memory, MROM), 프로그램 가능한 롬(programmable read-only memory, PROM), 소거 및 프로그램 가능한 롬(erasable programmable read-only memory, EPROM), 전기적으로 소거 및 프로그램 가능한 롬(electrically erasable programmable read-only memory, EEPROM) 등이 있다.
일반적으로, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 갱신하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하기 때문에, 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있 다. 특히 플래시(flash) EEPROM은 기존의 EEPROM에 비해 집적도가 높아, 대용량 보조 기억 장치로의 응용에 매우 유리하다. 플래시 EEPROM 중에서도 낸드형(NAND-type) 플래시 EEPROM(이하, "낸드 플래시 메모리"라 칭함)은 다른 플래시 EEPROM에 비해 집적도가 매우 높은 장점을 가진다.
잘 알려진 바와 같이, 플래시 메모리는 소거, 프로그램, 읽기 동작들을 수행하기 위해서 전원 전압보다 높은 고전압들을 필요로 한다. 그러한 고전압들은 플래시 메모리 내부에 구비된 펌프 회로를 이용하여 생성된다. 왜냐하면, 고전압을 외부로부터 직접 인가하게 되면 칩 내부에 형성되는 전계 때문에 스트레스(stress)가 증가하여 트랜지스터 등의 소자가 동작불량을 일으키거나 파괴될 수 있기 때문이다. 따라서, 플래시 메모리는 문턱전압(threshold voltage)과 항복(降伏) 전압(breakdown voltage) 등과 같은 트랜지스터의 소자특성(즉, 디자인 룰(design rule))을 고려하여 칩 내부에서 고전압을 발생한다. 낮은 레벨의 전압으로부터 높은 레벨의 전압을 생성하는 승압 회로로써 많이 사용되는 것이 챠지 펌프(charge pump)이다.
한편, 반도체 메모리 장치는 고집적, 고성능 및 저전력화를 지속적으로 추구하고 있다. 반도체 메모리 장치가 고집적화됨에 따라 칩(chip) 내에 구성되는 소자들의 크기는 점점 작아지고 있고, 디자인 룰 또한 감소하고 있다. 그 결과, 소자들의 항복 전압은 일정 레벨 이상 증가되지 못하는 한계를 갖게 되었다. 항복 전압이 증가되지 않는다는 것은, 소자의 출력 예컨대 챠지 펌프로부터 발생된 고전압이 목표로 하는 전압보다 낮은 레벨로 클램핑 된다는 것을 의미한다. 낮아진 고전압은 플래시 메모리 장치의 안정적인 동작을 보장하지 못하는 문제를 야기한다. 따라서, 항복 전압에 영향을 받지않고 원하는 레벨의 고전압을 얻을 수 있는 방안이 절실히 요구된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 원하는 레벨의 고전압을 안정되게 발생할 수 있는 챠지 펌프를 제공하는데 있다.
(구성)
상기의 과제를 이루기 위하여 본 발명에 의한 챠지 펌프는, 이전 단의 승압 회로로부터 입력된 전압과 자신으로부터 발생된 전압의 합을 승압 결과로서 출력하는 복수 개의 승압 회로들을 포함한다. 여기서, 상기 각각의 승압 회로는 상기 각각의 승압 결과를 다음 단에 연결된 승압 회로로 제공하는 출력 노드, 그리고 승압 동작 이전에 상기 출력 노드를 소정의 레벨로 프리챠지하는 프리챠지 회로를 구비하되, 상기 출력 노드가 마지막 출력 노드인 경우 해당 승압 회로에는 상기 프리챠지 회로가 구비되지 않는 것을 특징으로 한다.
이 실시예에 있어서, 상기 프리챠지 회로는 고전압 트랜지스터인 것을 특징으로 한다.
이 실시예에 있어서, 상기 승압 회로는 클럭 신호에 응답해서 상기 전압을 발생하는 커패시터; 그리고 상기 커패시터로부터 발생된 전압과 상기 이전 단의 승 압 회로로부터 입력된 전압을 상기 다음 단에 연결된 승압 회로로 제공하는 전하 전달 소자를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 전하 전달 소자는 저전압 트랜지스터 및 다이오드 중 어느 하나로 구성되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 마지막 출력 노드는 바로 이전 단의 승압 회로에 구비된 출력 노드의 프리챠지 결과를 이용하여 프리챠지 되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 마지막 출력 노드는 바로 이전 단의 승압 회로에 구비된 출력 노드의 프리챠지 결과에 영향을 받지 않는 것을 특징으로 한다.
이 실시예에 있어서, 상기 출력 단자가 상기 마지막 출력 노드와 인접한 경우 해당 승압 회로에는 상기 프리챠지 회로가 구비되지 않는 것을 특징으로 한다.
이 실시예에 있어서, 상기 마지막 출력 노드와 인접한 출력 노드는 바로 이전 단의 승압 회로에 구비된 출력 노드의 프리챠지 결과를 이용하여 프리챠지 되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 마지막 출력 노드와 인접한 출력 노드는 바로 이전 단의 승압 회로에 구비된 출력 노드의 프리챠지 결과에 영향을 받지 않는 것을 특징으로 한다.
상기의 과제를 이루기 위하여 본 발명에 의한 챠지 펌프는, 승압 동작 이전에 대응되는 출력 노드를 프리챠지하는 프리챠지회로를 구비한 복수 개의 제 1 승압 회로들; 그리고 상기 프리챠지 회로를 구비하지 않은 하나 또는 그 이상의 제 2 승압 회로들을 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 승압 회로들은, 상기 제 1 승압 회로들 중 하나의 프리챠지 결과에 응답해서 자신의 출력 노드를 프리챠지하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 승압 회로들은 상기 제 1 승압 회로들의 프리챠지 결과에 영향을 받지 않는 것을 특징으로 한다.
이 실시예에 있어서, 각각의 제 1 및 제 2 승압 회로는, 클럭 신호에 응답해서 전압을 발생하는 커패시터; 그리고 상기 커패시터로부터 발생된 전압과 이전 단에 연결된 제 1 또는 제 2 승압 회로의 승압 결과를 다음 단에 연결된 제 1 또는 제 2 승압 회로로 전달하는 전하 전달 소자를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 전하 전달 소자는 저전압 트랜지스터 및 다이오드 중 어느 하나로 구성되는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 신규한 챠지 펌프는 마지막 출력 노드뿐만 아니라, 마지막 출력 노드와 인접한 하나 이상의 출력 노드에 초기화 트랜지스터를 구비하지 않는다. 초기화 트랜지스터는 승압 동작 이전에 대응되는 출력 노드를 소정의 레벨로 프리챠지 하는 동작을 수행하나, 항복 전압(Breakdown Voltage ; BV)에 의해 동작 범위가 제한을 받을 수 있다. 그러므로, 본 발명에서는 고전압을 발생하는 일부 출력 노드에서 초기화 트랜지스터를 제거함으로써, 챠지 펌프의 승압 결과(VPP)가 항복 전압(Breakdown Voltage ; BV)에 의해 클램핑되는 문제를 방지한다.
아래에서, 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 플래시 메모리와 같은 불 휘발성 메모리 장치에서 필요로 하는 고전압을 발생하는 챠지 펌프가 사용된다. 하지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
도 1은 본 발명에 따른 챠지 펌프의 회로도이다.
도 1을 참조하면, 본 발명에 따른 챠지 펌프는 직렬로 연결된 n개의 단위 펌프 회로들(101-10n)을 포함한다. 각 단위 펌프 회로(101-10n)는 다이오드(111-11n)와 커패시터(131-13n)를 포함한다. 단위 펌프 회로들(101-10n)의 개수는 승압 횟수 및 목표로 하는 전압의 레벨에 따라 조절 가능하다.
다이오드(111-11n)는 입력된 전하가 한 방향으로만 진행하도록 제어하는 전하 전달 소자이다. 직렬로 연결된 n개의 펌프 회로들(101-10n) 중 첫 번째 펌프 회로(101)의 다이오드(111)에는 전원전압(VDD)이 제공된다. 다이오드(111)는 입력된 전원전압(VDD)을 해당 펌프 회로(101)의 출력 노드(N1)로 제공한다. 이때 출력 노드(N1)로 제공되는 전압은 다이오드(111)의 문턱전압(threshold voltage)만큼 낮아지게 된다. 펌프 회로(101)의 출력 전압은 직렬로 연결된 다음 펌프 회로(102)의 다이오드(112)로 입력된다.
각 펌프 회로(101-10n)의 출력 노드(N1-Nn)에는 커패시터(131-13n)가 연결된 다. 커패시터(131-13n)에 의한 커플링(coupling) 특성 또는 챠지 공유(charge sharing) 동작에 의해서, n개의 펌프 회로들(101-10n)을 통해 단계적으로 상승된 최종 승압 결과(VPP)가 마지막 출력 노드(Nn)를 통해 출력된다. 각각의 출력 노드(N1-Nn)로부터 발생되는 승압 결과는 마지막 출력 노드(Nn)에 인접할수록 높은 레벨을 갖는다. 그리고, 마지막 출력 노드(Nn)를 통해 출력되는 최종 승압 결과(VPP)는 결과적으로 각 펌프 회로들(101-10n)의 출력 전압들을 합한 것과 같게 된다. 커패시터(131-13n)에 의한 커플링을 유발하기 위해 각각의 커패시터(131-13n)로 클럭 신호(CLK) 또는 반전된 클럭 신호(nCLK)가 공급된다. 예를 들면, 홀수 번째 펌프 회로들(101, 103, …)로는 클럭 신호(CLK)가 인가되고, 짝수 번째 펌프 회로들(102, 104, …)로는 반전된 클럭 신호(nCLK)가 공급된다. 커패시터(131-13n)는 입력된 클럭 신호(CLK 또는 nCLK)에 응답해서 전하를 축적하고, 축적된 전하를 대응되는 다이오드(111-11n)의 출력 노드(N1-Nn)로 제공한다. 각 펌프 회로의 출력은 연속된 다음 펌프 회로로 입력된다.
각각의 펌프 회로(101-10n)에 구비된 다이오드(111-11n)는, 벌크 실리콘 상에서 드레인과 게이트를 묶은 전계 효과 트랜지스터로 대체될 수 있다. 이 경우, 각 트랜지스터의 웰 영역은 외부와 전기적으로 격리(isolation)되기 때문에, 다이오드(111-11n)는 저전압 트랜지스터로 구성 가능하다.
한편, 본 발명에 따른 챠지 펌프는 챠지 펌프의 셋업 타임을 개선 시키기 위해 마지막 펌프 회로(10n)를 제외한 펌프 회로들(101-10n-1)의 출력 노드(N1-Nn -1)에 초기화 트랜지스터(151-15n-1)가 연결된다. 아래에서 상세히 설명되겠지만, 본 발명에 따른 챠지 펌프에서 마지막 출력 노드에 초기화 트랜지스터가 연결되지 않는 이유는, 챠지 펌프의 셋업 타임을 개선 시키면서도 최종 승압 결과(VPP)가 항복 전압(Breakdown Voltage ; BV)에 의해 클램핑되는 것을 방지하기 위함이다. 여기서, 상기 초기화 트랜지스터는 마지막 출력 노드뿐만 아니라, 마지막 출력 노드와 인접한 하나 이상의 펌프 회로들(예를 들면, 10n-1, …)에서도 생략이 가능하다.
도 2는 본 발명의 다른 실시예에 따른 챠지 펌프의 회로도이다.
도 2를 참조하면, 본 발명에 따른 전하 펌프 회로는 직렬로 연결된 n개의 펌프 회로들(201-20n)을 포함한다. 펌프 회로들(201-20n)에는 펌프 인에이블 신호(PUMPEN)에 의해서 턴 온/오프되어 전하를 공급하는 전한 공급 소자가 연결된다. n개의 펌프 회로들(201-20n) 중 홀수 번째(또는 짝수 번째) 펌프단들은 클럭 신호(CLK)에 응답하여 동작하고, 짝수 번째(또는 홀수 번째) 펌프단들은 클럭 신호(nCLK)에 응답하여 동작한다. 클럭 신호(CLK)와 클럭 신호(nCLK)는 서로 반대의 위상을 갖는다.
각각의 펌프 회로(201-20n)에는 2개의 커패시터들(23i, 24i)와, 하나의 PMOS 트랜지스터(21i)가 포함된다. PMOS 트랜지스터(21i)는 저전압 트랜지스터로 구성된 다. PMOS 트랜지스터(21i)는 도 1에 도시된 다이오드(11i)와 마찬가지로 전하 전달 소자로서 사용된다. 각각의 펌프 회로(201-20n)에 포함된 PMOS 트랜지스터들(211-21n)의 전류 통로는 서로 직렬로 연결되어 있으며, 상기 PMOS 트랜지스터들(211-21n)의 벌크(또는 벌크 단자)는 개별적으로 플로팅 상태로 유지된다.
도 2에 도시된 챠지 펌프는 도 1에 도시된 챠지 펌프와 마찬가지로, 챠지 펌프의 셋업 타임을 개선 시키기 위해 초기화 트랜지스터(251-25n-1)가 연결된다. 상기 초기화 트랜지스터(251-25n-1)는 마지막 펌프 회로(20n)를 제외한 펌프 회로들(201-20n-1)의 출력 노드(N1-Nn -1)에 연결된다.
도 1 및 도 2를 참조하면, 초기화 트랜지스터(151-15n-1)(251-25n-1)는 펌핑 동작을 수행하기 전에 대응되는 펌프 회로(101-10n-1)(201-20n-1)의 출력 노드(N1-Nn -1)를 VDD-Vth.hvn 레벨로 프리챠지 시킨다. 그 결과, 펌프 동작 개시 후 챠지 펌프가 목표로 하는 전압을 발생하기까지 소요되는 셋업 시간이 줄어들게 된다. 여기서, VDD는 전원전압을 의미하고, Vth.hvn는 초기화 트랜지스터(151-15n-1)(251-25n-1)의 문턱전압(threshold voltage)을 의미한다. 도 1에서 초기화 트랜지스터가 구비되지 않은 마지막 노드(Nn)의 프리챠지 레벨은 바로 이전 단의 출력 노드(Nn -1)의 초기 프리챠지 레벨에 의해 결정된다. 반면, 도 2에서 초기화 트랜지스터가 구비되지 않은 마지막 노드(Nn)의 프리챠지 레벨은 바로 이전 단의 출력 노드(Nn -1)의 초기 프리챠지 레벨에 영향을 받지 않는다. 왜냐하면, 트랜지스터의 동작 특성상 펌프 동작이 수행되기 이전에는 인접한 트랜지스터들(21n-1, 21n) 사이에 전류가 흐르지 않기 때문이다. 따라서, 도 2의 경우에는 이전 단의 프리챠지 레벨이 다음 단에 영향을 주지 않는다.
도 3은 초기화 트랜지스터의 구비 여부에 따른 챠지 펌프의 셋업 타임의 변화를 보여주는 그래프이다.
도 3을 참조하면, 본 발명과 같이 챠지 펌프에 초기화 트랜지스터(151-15n-1)(251-25n-1)가 연결된 경우의 최종 승압 결과(VPP)는, 초기화 트랜지스터가 연결되지 않은 경우(VPP_no_init)에 비해 셋업 타임이 현저히 줄어듦을 알 수 있다. 여기서, 셋업 타임이란, 챠지 펌프의 출력이 목표로 하는 전압 레벨(VPP_Target)에 이르는데 걸리는 시간을 의미한다. 초기화 트랜지스터(151-15n-1)(251-25n-1)는 N-타입의 고전압 트랜지스터로 구성될 수 있다. 그러나, 이는 본 발명의 구성을 설명하기 위한 일 예에 불과하며, 상기 트랜지스터(151-15n-1)(251-25n-1)는 공핍형 트랜지스터(depletion transistor), P-타입의 고전압 트랜지스터, 또는 다양한 형태의 프리챠지 회로로도 변형 가능하다.
아래에서는 마지막 출력 노드(Nn), 즉 마지막 펌프 회로(10n)의 출력 노드에 초기화 트랜지스터가 연결되지 않은 챠지 펌프의 회로적 구성과, 그로 인해 얻어지 는 효과에 대해 살펴보기로 한다.
프로그램과 소거 동작시 고전압을 필요로 하는 플래시 메모리는, 승압 결과(VPP)로서 23V 이상의 고전압을 필요로 한다. 챠지 펌프가 23V 이상의 승압 결과(VPP)를 출력하기 위해서는, 실질적으로 23V 이상의 전압이 마지막 출력 노드(Nn)에서 발생되어야만 한다. 따라서, 출력 노드를 통해 고전압과 직접 연결되는 초기화 트랜지스터들(특히, 마지막 출력 노드(Nn)와 연결되는 초기화 트랜지스터)은 최소한 23V 이상의 항복 전압(BV)을 견딜 수 있도록 설계되어야만 한다.
구체적으로, 챠지 펌프의 출력 전압이 원하는 레벨을 출력하기 위해서는, 초기화 트랜지스터에 영향을 미치는 항복 전압(BV)의 레벨이 승압 결과(VPP) 보다 VDD * α 만큼 높아야 한다(즉, BV ≥ VPP + VDD * α). 여기서, VDD는 전원전압 레벨이고, α는 챠지 펌프의 커플링 비율(coupling ratio)이다. 챠지 펌프에서 사용되는 α 값은 통상 0.5 내지 0.8의 값을 갖는다. 예를 들어, 승압 결과(VPP)가 23V이고 전원전압(VDD)이 2.5V이고 α가 0.8이라면, 항복전압(BV)은 25V (즉, 23 + (2.5*0.8) = 25) 이상이 되어야 한다. 즉, 챠지 펌프가 23V의 고전압(VPP)을 발생하기 위해서는 항복전압(BV)이 25V 이상으로 보장되어야 한다. 만일 항복전압(BV)이 25V 이상으로 보장되지 않을 경우에는, 항복 전압(BV)에 의해 챠지 펌프의 출력이 클램프 되어 원하는 레벨보다 낮아지게 된다. 그러나, 디자인 룰이 감소함에 따라 보장 가능한 항복전압(BV)의 최대치는 현재 거의 한계치에 도달했으며, 항복전압(BV)을 원하는 레벨(예를 들면, 25V 이상)로 올리는 것은 매우 어렵다.
따라서, 본 발명에서는 항복전압(BV)을 올리는 대신, 각 펌프 회로의 출력 노드와 연결되는 초기화 트랜지스터의 개수를 조절한다. 예를 들면, 본 발명에서는 챠지 펌프의 마지막 출력 노드(Nn)(또는, 마지막 출력 노드(Nn)와, 적어도 하나 이상의 인접 출력 노드(Nn -1, …))에 초기화 트랜지스터를 연결하지 않는다. 왜냐하면, 챠지 펌프에 포함된 각 단위 펌프 회로(101-10n)(201-20n)는 마지막 출력 노드(Nn)에 근접할수록 출력되는 전압의 레벨이 높아지기 때문에 항복전압(BV)의 영향을 받을 가능성이 높아지기 때문이다. 이와 같은 구성에 따르면, 초기화 트랜지스터가 연결되지 않은 출력 노드의 전압이 항복전압(BV)의 영향을 받지 않게 되어, 승압 결과(VPP)가 클램핑 되는 현상이 방지된다.
도 4는 모든 출력 노드에 초기화 트랜지스터가 연결된 경우의 승압 결과(VPP_all_init)와, 본 발명에 따른 승압 결과(VPP)를 간략하게 보여주는 그래프이다. 그리고, 도 5 및 도 6은 모든 출력 노드에 초기화 트랜지스터가 연결된 경우의 승압 결과(VPP_all_init)와, 본 발명에 따른 승압 결과(VPP)를 상세히 보여주는 그래프이다.
도 4 및 도 5를 참조하면, 모든 출력 노드에 초기화 트랜지스터가 연결된 경우, 챠지 펌프의 승압 결과(VPP_all_init)는 목표로 하는 승압 결과(VPP_Target)보다 낮게 발생 됨을 알 수 있다. 이는, 마지막 출력 노드(Nn)에 연결된 초기화 트랜지스터가 항복 전압(BV)의 영향을 받아 최종 승압 결과(VPP_all_init)가 다이오드 전압(Vdiode) 만큼 클램핑 다운(clamping down)되기 때문이다. 따라서, 최종 승압 결과(VPP_all_init)가 목표로 하는 승압 결과(VPP_Target) 보다 낮아지게 된다.
계속해서 도 4 및 도 6을 참조하면, 본 발명과 같이 마지막 출력 노드(Nn)에 초기화 트랜지스터가 연결되지 않은 경우, 챠지 펌프의 승압 결과(VPP)는 목표로 하는 승압 결과(VPP_Target)에 도달함을 알 수 있다. 즉, 본 발명에 따른 챠지 펌프는 마지막 출력 노드(Nn)에 초기화 트랜지스터가 연결되지 않으므로, 해당되는 출력 노드(Nn)의 전압이 항복전압(BV)의 영향을 받지 않게 된다. 그러므로, 챠지 펌프의 승압 결과(VPP)가 목표로 하는 승압 결과(VPP_Target)에 도달할 수 있게 된다.
도 1에 도시된 챠지 펌프의 경우, 초기화 트랜지스터가 연결되지 않은 마지막 출력 노드(Nn)의 초기 프리챠지 레벨은, 바로 이전 단의 출력 노드(Nn -1)의 초기 프리챠지 레벨에 의해 결정된다. 구체적으로, 바로 이전 단의 출력 노드(Nn -1)의 초기 프리챠지 레벨은 VDD - Vth.hvn가 되고, 마지막 출력 노드(Nn)의 초기 프리챠지 레벨은 (VDD - Vth.hvn) - Vdiode가 된다. 예를 들어, VDD가 2.5V이고, Vth.hvn가 0.7V이고, Vdiode가 0.6V 이면, 바로 이전 단의 출력 노드(Nn -1)의 초기 프리챠지 레벨은 1.8V가 되고, 마지막 출력 노드(Nn)의 초기 프리챠지 레벨은 1.2V가 된다. 즉, 마지막 출력 노드(Nn)에 초기화 트랜지스터가 연결되지 않았다 하더라도, 마지막 출력 노드(Nn)는 바로 이전 단의 출력 노드(Nn -1)의 프리챠지 결과(예를 들면, 1.8V)에 의해 소정 레벨(예를 들면, 1.2V)로 프리챠지 되므로, 챠지 펌프의 셋업 타임에는 별 영향을 끼치지 않게 된다. 따라서, 본 발명에 따른 챠지 펌프의 최종 승압 결과(VPP)의 셋업 타임은 도 3에 도시된 결과와 거의 동일하게 된다.
이와 달리, 도 2에 도시된 챠지 펌프의 마지막 출력 노드(Nn)의 프리챠지 레벨은, 바로 이전 단의 출력 노드(Nn -1)의 초기 프리챠지 레벨에 영향을 받지 않는다. 왜냐하면, 트랜지스터의 동작 특성상 펌프 동작이 수행되기 이전에는 인접한 트랜지스터들(21n-1, 21n) 사이에 전류가 흐르지 않기 때문이다. 따라서, 도 2의 경우에는 이전 단의 프리챠지 레벨이 다음 단에 영향을 주지 않는다. 그러나, 도 2의 경우 초기 동작시 프리챠지 되지 않는 출력 노드는 극히 일부(예를 들면, 마지막 출력 노드(Nn) 1개)에 불과하므로, 챠지 펌프의 최종 승압 결과(VPP)의 셋업 타임은 사실상 도 3에 도시된 결과와 거의 동일하게 된다.
앞에서 설명한 바와 같이, 본 발명에 따른 챠지 펌프는 마지막 출력 노드(Nn)에 초기화 트랜지스터를 연결하지 않으므로, 초기화 트랜지스터의 동작 범위를 제한하는 항복전압(BV)의 영향을 원천적으로 배제할 수 있다. 그 결과, 본 발명에 따른 챠지 펌프의 최종 승압 결과는 항복전압(BV)에 의해 클램핑 되지 않고, 목표로 하는 전압(VPP_Target)을 안정적으로 발생할 수 있게 된다. 그러나, 초기화 트랜지스터가 연결되지 않는 출력 노드의 개수는 극히 일부이기 때문에, 챠지 펌프의 셋업 타임에는 손실이 거의 발생하지 않게 된다.
이상에서, 마지막 출력 노드(Nn)에 초기화 트랜지스터가 연결되지 않은 챠지 펌프의 구성에 대해 설명되었다. 그러나, 이는 본 발명의 일 실시예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다. 예를 들면, 본 발명에 따른 챠지 펌프는 마지막 출력 노드(Nn) 뿐 만 아니라 마지막 출력 노드(Nn)와 인접한 적어도 하나 이상의 출력 노드(Nn -1, …)에 초기화 트랜지스터를 연결하지 않을 수도 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 셋업 타임에는 영향을 미치지 않으면서도, 항복전압(BV)에 의해 최종 승압 결과(VPP)가 클램핑 되는 현상을 근본적으로 차단할 수 있게 된다. 그 결과, 플래시 메모리 장치와 같이 고전압을 필요로 하는 반도체 메모리 장치가 안정된 프로그램/소거 동작을 수행할 수 있게 된다.

Claims (14)

  1. 이전 단의 승압 회로로부터 입력된 전압과 자신으로부터 발생된 전압의 합을 승압 결과로서 출력하는 복수 개의 승압 회로들을 포함하며,
    상기 각각의 승압 회로는,
    상기 각각의 승압 결과를 다음 단에 연결된 승압 회로로 제공하는 출력 노드; 그리고
    승압 동작 이전에 상기 출력 노드를 소정의 레벨로 프리챠지하는 프리챠지 회로를 구비하되,
    상기 출력 노드가 마지막 출력 노드인 경우 해당 승압 회로에는 상기 프리챠지 회로가 구비되지 않는 것을 특징으로 하는 챠지 펌프.
  2. 제 1 항에 있어서,
    상기 프리챠지 회로는 고전압 트랜지스터인 것을 특징으로 하는 챠지 펌프.
  3. 제 1 항에 있어서,
    상기 승압 회로는,
    클럭 신호에 응답해서 상기 전압을 발생하는 커패시터; 그리고
    상기 커패시터로부터 발생된 전압과 상기 이전 단의 승압 회로로부터 입력된 전압을 상기 다음 단에 연결된 승압 회로로 제공하는 전하 전달 소자를 포함하는 것을 특징으로 하는 챠지 펌프.
  4. 제 3 항에 있어서,
    상기 전하 전달 소자는 저전압 트랜지스터 및 다이오드 중 어느 하나로 구성되는 것을 특징으로 하는 챠지 펌프.
  5. 제 1 항에 있어서,
    상기 마지막 출력 노드는 바로 이전 단의 승압 회로에 구비된 출력 노드의 프리챠지 결과를 이용하여 프리챠지 되는 것을 특징으로 하는 챠지 펌프.
  6. 제 1 항에 있어서,
    상기 마지막 출력 노드는 바로 이전 단의 승압 회로에 구비된 출력 노드의 프리챠지 결과에 영향을 받지 않는 것을 특징으로 하는 챠지 펌프.
  7. 제 1 항에 있어서,
    상기 출력 단자가 상기 마지막 출력 노드와 인접한 경우 해당 승압 회로에는 상기 프리챠지 회로가 구비되지 않는 것을 특징으로 하는 챠지 펌프.
  8. 제 7 항에 있어서,
    상기 마지막 출력 노드와 인접한 출력 노드는 바로 이전 단의 승압 회로에 구비된 출력 노드의 프리챠지 결과를 이용하여 프리챠지 되는 것을 특징으로 하는 챠지 펌프.
  9. 제 7 항에 있어서,
    상기 마지막 출력 노드와 인접한 출력 노드는 바로 이전 단의 승압 회로에 구비된 출력 노드의 프리챠지 결과에 영향을 받지 않는 것을 특징으로 하는 챠지 펌프.
  10. 승압 동작 이전에 대응되는 출력 노드를 프리챠지하는 프리챠지회로를 구비한 복수 개의 제 1 승압 회로들; 그리고
    상기 프리챠지 회로를 구비하지 않은 하나 또는 그 이상의 제 2 승압 회로들을 포함하는 것을 특징으로 하는 챠지 펌프.
  11. 제 10 항에 있어서,
    상기 제 2 승압 회로들은, 상기 제 1 승압 회로들 중 하나의 프리챠지 결과에 응답해서 자신의 출력 노드를 프리챠지하는 것을 특징으로 하는 챠지 펌프.
  12. 제 10 항에 있어서,
    상기 제 2 승압 회로들은 상기 제 1 승압 회로들의 프리챠지 결과에 영향을 받지 않는 것을 특징으로 하는 챠지 펌프.
  13. 제 10 항에 있어서,
    각각의 제 1 및 제 2 승압 회로는,
    클럭 신호에 응답해서 전압을 발생하는 커패시터; 그리고
    상기 커패시터로부터 발생된 전압과 이전 단에 연결된 제 1 또는 제 2 승압 회로의 승압 결과를 다음 단에 연결된 제 1 또는 제 2 승압 회로로 전달하는 전하 전달 소자를 포함하는 것을 특징으로 하는 챠지 펌프.
  14. 제 13 항에 있어서,
    상기 전하 전달 소자는 저전압 트랜지스터 및 다이오드 중 어느 하나로 구성되는 것을 특징으로 하는 챠지 펌프.
KR1020050129799A 2005-12-26 2005-12-26 챠지 펌프 KR100673022B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050129799A KR100673022B1 (ko) 2005-12-26 2005-12-26 챠지 펌프
US11/489,476 US20070146052A1 (en) 2005-12-26 2006-07-20 Charge pump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129799A KR100673022B1 (ko) 2005-12-26 2005-12-26 챠지 펌프

Publications (1)

Publication Number Publication Date
KR100673022B1 true KR100673022B1 (ko) 2007-01-24

Family

ID=38014554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129799A KR100673022B1 (ko) 2005-12-26 2005-12-26 챠지 펌프

Country Status (2)

Country Link
US (1) US20070146052A1 (ko)
KR (1) KR100673022B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056141A1 (de) 2010-12-20 2012-06-21 Samsung Electronics Co., Ltd. Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet
US9203299B2 (en) * 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
CN104362847A (zh) * 2014-11-10 2015-02-18 无锡普雅半导体有限公司 一种数字控制上升时间和斜率的电荷泵电路
CN110504831A (zh) * 2019-09-04 2019-11-26 长江存储科技有限责任公司 一种电荷泵及其充放电方法和存储设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843402B1 (en) * 1996-11-14 2002-02-27 STMicroelectronics S.r.l. BiCMOS negative charge pump
JP3223504B2 (ja) * 1998-03-31 2001-10-29 日本電気株式会社 昇圧回路
US6888399B2 (en) * 2002-02-08 2005-05-03 Rohm Co., Ltd. Semiconductor device equipped with a voltage step-up circuit

Also Published As

Publication number Publication date
US20070146052A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
US5335200A (en) High voltage negative charge pump with low voltage CMOS transistors
KR100694977B1 (ko) 스위칭 동작 속도를 증가시키는 부스팅 회로를 포함하는고전압 스위치 회로와 이를 포함하는 플래시 메모리 장치
US7372739B2 (en) High voltage generation and regulation circuit in a memory device
CN107527654B (zh) 非易失性半导体存储装置及其字线的驱动方法
US7428169B2 (en) Nonvolatile semiconductor memory device and voltage generating circuit for the same
JP6768776B2 (ja) フラッシュメモリ装置のハイブリッドチャージポンプ並びに調節手段及び方法
WO2006118601A1 (en) Integrated circuit having a non-volatile memory with discharge rate control and method therefor
US11120881B2 (en) Charge pump for use in non-volatile flash memory devices
US6278639B1 (en) Booster circuit having booster cell sections connected in parallel, voltage generating circuit and semiconductor memory which use such booster circuit
US8344766B2 (en) Reset circuit of high voltage circuit
KR0167872B1 (ko) 반도체장치의 내부전원회로
KR100673022B1 (ko) 챠지 펌프
US20070069800A1 (en) Negative charge-pump with circuit to eliminate parasitic diode turn-on
US7576523B2 (en) Power supply circuit and semiconductor memory
US20050088220A1 (en) Charge pump circuit having high charge transfer efficiency
US20110182125A1 (en) Semiconductor memory device, semiconductor device, and method of data erase in the semiconductor memory device
US8085086B1 (en) Non-volatile memory device and charge pump circuit for the same
US9368221B2 (en) Switch and semiconductor device including the switch
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
KR100560769B1 (ko) 고전압 펌핑 회로
JP5255609B2 (ja) 電圧制御回路および電圧制御方法
JP4698592B2 (ja) 電圧制御回路および半導体装置
JP2019121413A (ja) 電源切替制御回路
JP2005184671A (ja) 電圧レベルシフタ回路
KR100607658B1 (ko) 비휘발성 메모리 소자의 차지 펌프 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee