JP4397291B2

JP4397291B2 - 表示装置の駆動回路、及び表示装置の駆動方法

Info

Publication number: JP4397291B2
Application number: JP2004190817A
Authority: JP
Inventors: 海松王; 厚志平間; 利夫寺石; 隆本田; 世明藍
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2004-06-29
Filing date: 2004-06-29
Publication date: 2010-01-13
Anticipated expiration: 2024-06-29
Also published as: JP2006014125A; US7129877B2; KR101200947B1; US20050285767A1; KR20060042150A; CN1716785A; CN1716785B

Description

本発明は、液晶駆動回路などに用いられる階調表示電圧発生回路及びD／A変換回路に関するものである。

近年の液晶表示装置の大型化に伴い、液晶駆動装置の様々な性能の向上が望まれている。特に鮮やかな色彩を表示するために、高階調が望まれている。近年の技術では、階調電圧がRGB各々１０ビット（１０２４）で約１０億色の液晶表示装置も登場してきている。よって、高諧調化を望む上で、外部から入力されたデジタル信号をアナログ信号に変換するD／A変換器の性能の向上は不可欠である。D／A変換器に関する技術は、例えば、下記特許文献１に記載されている。
特開２０００−１８３７４７

図８は、２ビットのストリング抵抗方式のＤ／Ａ変換器であり、図９は、３ビットのストリング抵抗方式のＤ／Ａ変換器である。ストリング抵抗方式のD／A変換器の場合単純に階調電圧のビット数が１つ増えるごとに素子数は倍になり面積も倍となる。特許文献１には、表示色数の増加や多階調化等により必要とされる階調電圧が増えた場合にも回路構成素子数の急激な増加をせずに実現できる発明が記載されている。

しかしながら、上述の特許文献１に開示された技術では、回路構成素子数の急激な増加を防止するため、演算増幅回路を設けている。特に、選択された二つの階調電圧の中間或いは１／４の電圧等を出力するために多段で構成されている。それにより通常時の消費電力の増加を避けることが出来ない。
本発明は、上記の点に鑑みてなされたものであり、多ビットD／A変換器でありながら、消費電力を抑えつつ小面積で構成されるD／A変換器を提供することにある。

本発明の代表的なDA変換器では、上述した課題を解決すべく、階調電圧として複数の基準電圧を発生する電圧生成回路と、基準電圧のいずれか一つを第１の出力として選択する第１の制御回路と、第１の出力に対応する諧調電圧に隣接する基準電圧を第２の出力として選択する第２の制御回路と、第１の出力と第２の出力と電位差に応じて、充電される第１の容量を有すると共に第１の出力と第２の出力との間の電圧を第３の出力として出力する第３の制御回路と、を備えたDA変換器と、DA変換器に接続された増幅器と、を備え、第３の制御回路は、増幅器の入力容量に対して、第１の容量に蓄積された電荷を分配するように制御される複数のスイッチ手段を備えている。

本発明のDA変換器の構成を取ることで、多ビットD／A変換器でありながら、消費電力を抑えつつ小面積で構成されるD／A変換器を提供することが可能となる。

以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明及び添付の図面において、略同一の機能及び構成を有する構成要素については、同一の符号を付すことにより重複説明を省略する。

図１は、本発明の第１の実施の形態におけるＤ／Ａ変換器１００の回路図である。まず、本実施例の構成を説明する。Ｄ／Ａ変換器１００は、３ビットのデジタル信号をアナログ信号へ変換する回路である。Ｄ／Ａ変換器１００は、電圧生成回路１０１、第１の制御回路１０２、第２の制御回路１０３、第３の制御回路１０４から構成されている。電圧生成回路１０１は、複数の基準電圧を生成する回路であって、電圧Ｖ0から抵抗等により電圧降下させたＶ１〜Ｖ４を出力する。Ｖ０〜Ｖ４はＶ０からＶ４にかけて順次電圧が低くなっている。以後、Ｖ0〜Ｖ４を総称して階調電圧と呼ぶ。図８図９に示すストリング抵抗方式のＤ／Ａ変換器では、２ⁿ個の階調電圧が必要であるが、本実施例のＤ／Ａ変換器では、２^n-1＋１個の階調電圧であればよい。本実施例では、５つ（２ビット+１）の電圧を出力しているが、出力される電圧の個数の基本は、２ⁿ＋１であるが限定はされない。

第１の制御回路１０２は、電圧生成回路１０１で出力された複数の階調電圧のうち一つを選択して第１の出力Ｖout１として出力する。本実施例では、階調電圧のうち偶数番目に当たる電圧の一つを入力された３ビットのデジタル信号のうち、上位２ビットのデジタル信号に応じて選択している。第２の制御回路１０３は、第１の制御回路１０２で選択された階調電圧である第１の出力Ｖout１に隣接する階調電圧を上位２ビットのデジタル信号に応じて選択し、第２の出力Ｖout２として出力する。本実施例においては、階調電圧のうち奇数番目に当たり、かつ第１の出力Ｖout１に隣接する電圧を選択している。第１の制御回路１０２及び第２の制御回路１０３は、隣接する２つの階調電圧が選択される制御回路であればよい。第３の制御回路１０４は、第１の入力Vin1と第２の入力Vin2を有していて、第１の入力Vin1と第２の入力Vin2とに第１の出力Ｖout１と第２の出力Ｖout２とが接続されている。ただし、Ｄ／Ａ変換器は、階調電圧の単調性を満たす必要がある。本実施例の第１の制御回路１０２及び第２の制御回路１０３では、必ずしもＶout１＞Ｖout２とはならないことがある。よって、本実施例においては、第１の制御回路１０２及び第２の制御回路１０３によっては、図２に示す切り替え回路１０５を挿入する必要がある。切り替え回路１０５は、第１の入力端子、第２の入力端子、第１の出力端子、及び第２の出力端子を有している。また、３ビットデジタル信号のうち、中間ビットのデジタル信号によって制御されて第１の入力端子から入力された信号を第１の出力端子又は第２の出力端子へ出力する。第２の入力端子から入力された信号は、第１の入力端子から入力された信号とは別の第１の出力端子又は第２の出力端子へ出力される。

また、第３の制御回路１０４は、第１の入力Vin1と第２の入力Vin2との間の電圧、第１の入力Vin1、又は第２の入力Vin2とを第３の出力Ｖout３として出力する。本実施例では、第１の入力Vin1と第２の入力Vin2との中間電圧、第１の入力Vin1、又は第２の入力Vin2が第３の出力Ｖout３として出力される。第３の制御回路１０４は、第１の入力Vin1と第２の入力Vin2との電圧差によって充電される第１の容量C１１を有する。また、第２の入力Vin2と第３の出力Ｖout３とにおいて、第１の容量C１１と並列に接続されるとともに第１の容量C１１と同一の容量を持つ第２の容量C１2を有する。ここで、同一とは、近似的な同一を示し、プロセスバラツキによる誤差は同一に包含される。階調電圧のビット数が多くなると第１の出力Ｖout１と第２の出力Ｖout２との電圧差は小さくなりプロセスバラツキによる誤差は許容される。以下の実施例においても同様の扱いとする。

第２の入力Vin2と第３の出力Ｖout３は、第１のスイッチS１１を介して接続されている。第３の制御回路１０４は、さらに第１の入力Vin1と第１の容量C１１の間に第２のスイッチS１２を有している。また、第１の容量C１１及び第２の容量C１2と第３の出力Ｖout３との間には、各々第３のスイッチS１３を有している。

次に、動作の説明を行う。説明の都合上、入力のデジタルデータを下位ビットから順に１D、２D、３Dと表す。また、反転信号を１DB、２DB、３DBと表す。第２の制御回路１０２は、入力のデジタルデータ２D、２DB、３D、３DBに応じて階調電圧のうち偶数番目の電圧を選択する。第３の制御回路１０３は、入力のデジタルデータ３D、３DBに応じて階調電圧のうち奇数番目の電圧を選択する。ここで、第１の出力Ｖout１と第２の出力Ｖout２とは、隣接する階調電圧が選択される。

第３の制御回路１０４は、第１の出力Ｖout１と第２の出力Ｖout２とを切り替え回路１０５を経由し、最下位１ビットのデジタル信号により第１の入力Vin1と第２の入力Vin2に入力とし、第１のスイッチS１１をオンさせることで、第２の入力Vin2を第３の出力Ｖout３として出力する。第１のスイッチS１１をオフし、第２のスイッチS１２をオンすることにより、第１の容量C１１をチャージする。その後、第２のスイッチS１２をオフし、第３のスイッチS１３をオンすることにより第１の容量C１１に蓄えられていた電荷が第１の容量C１１と第２の容量C１２とに分配される。ここで、第１の容量C１１と第２の容量C１２とは同一の容量を持つため第１の入力Vin1と第２の入力Vin2との中間電位が第３の出力Ｖout３として出力される。

本実施例のD／A変換器の構成によれば、電圧生成回路１０１で生成される階調電圧は従来と同様に出力が可能であり、さらに、第１の制御回路１０２、第２の制御回路１０３、及び第３の制御回路１０４、切り替え回路１０５を備えたことにより、第１の入力Vin1と第２の入力Vin2との中間電圧を生成することが可能となり階調電圧の単調性を保つことも可能となる。また、従来技術のようなｎビットの階調電圧を出力するD／A変換器からｎ+１ビットの階調電圧を出力するD／A変換器へ変更する場合、ｎビットのD／A変換器を２つ合わせるのと同等の面積になり、約２倍の面積になっていた。本実施例の構成によれば、ｎビットの階調電圧を出力するＤ／Ａ変換器と同じ面積規模の第１の制御回路１０２と第２の制御回路１０３に加えて第３の制御回路１０４及び切り替え回路１０５の制御によりｎ+１ビットの階調電圧を生成することを可能とし、面積の増大を削減することが可能となる。特に、ｎの値が大きくなればなるほど効果は大きくなる。

また、第１の入力Vin1と第２の入力Vin2との中間電圧を生成する場合においては、第１の容量C１１と第２の容量C１２とをチャージする際にのみ電力消費が行われる。これにより、省電力化も実現できる。

図３は本発明の第２の実施の形態における第３の制御回路である。第３の制御回路以外の部分は、第１の実施の形態と同様の構成であるため、省略されている。以下の説明おいて第１の実施の形態と同様の符号を用いて説明する。なお、第１の実施の形態と同一の部分に関しての説明は省略する。

本発明の第２の実施の形態における第３の制御回路２０４は、第１の入力Vin1と、第２の入力Vin2と、第１の入力Vin1と第２の入力Vin2とに応じて出力される第３の出力Ｖout３とを有している。第１の入力Vin1と第２の入力Vin2との間には、第１の入力Vin1と第２の入力Vin2との電圧差で充電される第１の容量C21を有している。また、第２の入力Vin2と第３の出力Vout3とにおいて、第１の容量C21と並列に接続されるとともに、第１の容量C21と同一の容量を持つ第２の容量C22を有する。さらに第１の入力Vin1と第２の入力Vin2とにおいて、第１の容量C21と並列に接続されるとともに、第１の容量C21の2倍の容量を持つ第３の容量C23を有する。

第３の制御回路２０４は、さらに第２の入力Vin2と第３の出力Vout3との間に第１のスイッチS21を有している。第１の入力Vin1と、第１の容量C21との間に第２のスイッチS22を有している。第１の容量C21と第３の出力Ｖout３との間及び第２の容量C22と第３の出力Ｖout３との間に各々同一に制御される第３のスイッチS23を有している。また、第２のスイッチS22と第１の容量C21との間と第３の容量C23との間に第４のスイッチS24を有している。

次に動作の説明を行う。本実施例は、4ビットのD／A変換器に含まれる第３の制御回路である。よって、説明の都合上、入力のデジタルデータを下位ビットから順に１Ｄ、２D、３D、４Dと表す。

第１のスイッチS21及び第４のスイッチS24は、入力のデジタルデータのうち１Ｄと２Dとによって制御される。例えば１D＝０、２D＝０の場合は、第１のスイッチS21をオンさせることで、第２の入力Vin2を直接第３の出力Vout3として出力する。

次に、１D＝０、２D＝１の場合は、まず、第２のスイッチS22がオンすることにより第１の容量C21を第１の入力Vin1と第２の入力Vin2の電圧の差によりチャージする。その後、第２のスイッチS22がオフし、第３のスイッチS23及び第４のスイッチS24がオンすることにより、第１の容量C21に蓄えられていた電荷が第１の容量C21、第２の容量C22及び第３の容量C23へ分配される。このとき、第１の容量C21と第２の容量C22は、同一であり、また、第３の容量C23は、第１の容量C21の2倍である。第１の容量C21、第２の容量C22、及び第３の容量C23は、並列接続されているので、単純に容量が第１の容量C21の４倍になる。電化保存の法則により、第３の出力Vout3は、
Vout3＝Vin2＋１／４（Vin1―Vin2）
となる。これは、第２の入力Vin2より第１の入力Vin1と第２の入力Vin2の電圧の差の１／４高い電圧を出力していることとなる。

次に、１D＝１、２D＝０の場合は、まず、第２のスイッチS22がオンすることにより第１の容量C21を第１の入力Vin1と第２の入力Vin2の電圧の差によりチャージする。その後、第２のスイッチS22がオフし、第３のスイッチS23が各々オンすることにより、第１の容量C21に蓄えられていた電荷が第１の容量C21及び第２の容量C22へ分配される。このとき、第１の容量C21と第２の容量C22は、同一であり、並列接続されているので、単純に容量が2倍になる。電化保存の法則により、第３の出力Vout3は、
Vout3＝Vin2＋１／２（Vin1―Vin2）
となる。これは、第１の入力Vin1と第２の入力Vin2の中間電圧を出力していることとなる。

最後に、１D＝１、２D＝１の場合は、まず、第２のスイッチS22及び第４のスイッチS24がオンすることにより、第１の容量C21及び第３の容量C23を第１の入力Vin1と第２の入力Vin2の電圧の差によりチャージする。その後、第４のスイッチS24はそのままオンさせ、第２のスイッチS22がオフし、第３のスイッチS23がオンすることにより、第１の容量C21及び第３の容量C23に蓄えられていた電荷が第１の容量C21第２の容量C22、及び第３の容量C23へ分配される。このとき、第１の容量C21と第２の容量C22は、同一であり、また、第３の容量C23は、第１の容量C21の2倍である。第１の容量C21、第２の容量C22、及び第３の容量C23は、並列接続されているので、単純に容量が４倍になる。電化保存の法則により、第３の出力Vout3は、
Vout3＝Vin2＋３／４（Vin1―Vin2）
となる。これは、第２の入力Vin2より第１の入力Vin1と第２の入力Vin2の電圧の差の３／４高い電圧を出力していることとなる。

入力のデジタルデータの下位２ビット１D及び２Dで、第３の制御回路２０４を制御することにより、第１の入力Vin1と第２の入力Vin2から新たに３種類の電圧を取り出すことが可能となる。
よって、下位２ビットの１D及び２Dを制御することにより、電圧生成回路１０１で生成された２つの電圧から５種類の電圧を取り出すことが可能となる。

図４は、本発明の第３の実施の形態における第３の制御回路である。第３の制御回路以外の部分は、第１の実施の形態と同様の構成であるため、省略されている。以下の説明において第１の実施の形態と同様の符号を用いて説明する。また、第１の実施の形態と同一の部分に関しての説明は省略する。

本発明における第３の制御回路は、できる限り面積を小さくかつ精度を高く形成することが望ましい。本発明の第３の実施の形態における第３の制御回路３０４は、第１の入力Vin1と、第２の入力Vin2と、第１の入力Vin1と第２の入力Vin2とに応じて出力される第３の出力Vout3とを有している。第１の入力Vin1と第２の入力Vin2との間には、第１の入力Vin1と第２の入力Vin2との電圧差で充電される第１の容量C31を有している。また、第２の入力Vin2と第３の出力Vout3との間には、第１のスイッチS31を有している。第１の入力Vin1と第１の容量C31との間には、第２のスイッチS32を有している。第２のスイッチS32と第１の容量C31との間のノードと第３の出力Vout3との間には、第３のスイッチS33を有している。第３の出力Vout3と電源Vddとの間に接続された第２の容量C3pと、第３の出力Vout3とグランドVSSとの間に接続された第３の容量C3nとを有する。第２の容量C3pは、電源Vddと第２の入力Vin2の電圧差により充電され、第３の容量C3nは、グランドVSSと第２の入力Vin2の電圧差によって充電される。

ここで、第１の容量C31は、第２の容量C3pと第３の容量C3nの和に等しい。ただし、先ほども述べたとおり、プロセス上のバラツキ程度は包含される。第２の容量及び第３の容量は、後段の増幅器の入力容量であるため、レイアウト的にD／A変換器の外部に形成されるが、本実施例及び以降の実施例において、第３の制御回路に第２の容量及び第３の容量を含む。

次に動作の説明を行う。本実施例の第３の制御回路３０４は、ｎビットの階調電圧を生成する電圧生成回路１０１に対して、n＋１ビットの階調電圧を出力することを可能とするものである。最下位ビット１Dによって、第１のスイッチS31及び第２のスイッチS32を制御する。例えば、最下位ビット１D＝０の場合、第１のスイッチS31をオンすることで、第２の入力Vin2をそのまま第３の出力Vout3へ出力することが可能である。また、最下位ビット１D＝１の場合、第１のスイッチS31をオフし、第２のスイッチS32をオンすることで、第１の容量C31を第１の入力Vin1と第２の入力Vin2との電圧差で充電し、第２の容量C3pを電源Vddと第２の入力Vin2との電圧差で充電し、第３の容量C3nをグランドVssと第２の入力Vin2との電圧差で充電する。十分に各容量に電荷が溜まった後、第２のスイッチS32をオフし、第３のスイッチS33をオンする。

電荷保存の法則により、第１の容量C31、第２の容量C3p、及び第３の容量C3nに蓄えられていた電荷が再分配され、
Vout3＝Vin2＋１／２（Vin1―Vin2）
となる。第３の出力Vout3は、第１の入力Vin1と第２の入力Vin2との中間の電圧を出力する。

本実施の形態では、第３の制御回路３０４を出来る限り小さく、かつ簡単に構成するために第１の容量C31、第２の容量C3p及び第３の容量C3nを使用している。さらに、第２の容量C3p及び第３の容量C3nは、第３の制御回路３０４の後段に接続される増幅器の入力容量である。よって、別途第３の制御回路３０４のために設けるわけではなく、D／A変換器の後段には必ず接続されるものである。純粋に第３の制御回路３０４の増加分が面積の増大となる。本実施の形態では、ｎビットの階調電圧を発生させるＤ／Ａに第３の制御回路３０４を加えた面積でｎ＋１ビットの階調電圧を発生させるＤ／Ａ変換器を構成することが出来る。言い換えれば、少量の面積の増大でｎ＋１ビットのＤ／Ａ変換器を構成することが出来る。

図５は、本発明の第４の実施の形態における第３の制御回路である。第３の制御回路以外の部分は、第１の実施の形態と同様の構成であるため、省略されている。以下の説明において第１の実施の形態と同様の符号を用いて説明する。また、第１の実施の形態と同一の部分に関しての説明は省略する。

本発明の第４の実施の形態における第３の制御回路４０４は、第３の実施の形態の第３の制御回路３０４に第１の容量C41と並列に接続された第４の容量C44及び第５の容量C45を有する。また、第２のスイッチS42と第１の容量C41との間のノードと第４の容量C44との間には、第４のスイッチS44を有する。第２のスイッチS42と第１の容量C41との間のノードと第５の容量C45との間には、第５のスイッチS45を有する。

ここで、第２の容量C4pと第３の容量C4nの和は、第１の容量C41の３倍に等しい。第４の容量C44は、第１の容量C41の２倍に等しい。第５の容量C45、第１の容量C41の６倍に等しい。ただし、先ほども述べたとおり、プロセス上のバラツキ程度は包含される。また、第１〜５の容量の値は、組み合わせによって、自由に設定でき、第３の出力Vout3を決定するものである。よって、本実施例の値に限定されるわけではない。

次に動作の説明を行う。本実施例の第３の制御回路３０４は、ｎビットの階調電圧を生成する電圧生成回路１０１に対して、n＋２ビットの階調電圧を出力することを可能とするものである。下位ビット１D及び２Dによって、第１〜５のスイッチを制御する。例えば下位ビット１D＝０、２D＝０の場合、第１のスイッチS41をオンすることで、第２の入力Vin2をそのまま第３の出力Vout3へ出力することが可能である。

また、例えば下位ビット１D＝１、２D＝０の場合、第１のスイッチS41をオフし、第２のスイッチS42をオンすることで、第１の容量C41を第１の入力Vin1と第２の入力Vin2との電圧差で充電し、第２の容量C4pを電源Vddと第２の入力Vin2との電圧差で充電し、第３の容量C4nをグランドVssと第２の入力Vin2との電圧差で充電する。十分に各容量に電荷が溜まった後、第２のスイッチS42をオフし、第３のスイッチS43をオンする。電荷保存の法則により、第１の容量C41、第２の容量C4p、及び第３の容量C4nに蓄えられていた電荷が再分配され、
Vout3＝Vin2＋１／４（Vin1―Vin2）
となる。第３の出力Vout3は、第２の入力Vin2より第１の入力Vin1と第２の入力Vin2との電圧の差の１／４高い電圧を出力する。

次に、例えば下位ビット１D＝０、２D＝１の場合、第１のスイッチS41をオフし、第２のスイッチS42及び第４のスイッチS44をオンすることで、第１の容量C41及び第４の容量C44を第１の入力Vin1と第２の入力Vin2との電圧差で充電し、第２の容量C4pを電源Vddと第２の入力Vin2との電圧差で充電し、第３の容量C4nをグランドVssと第２の入力Vin2との電圧差で充電する。十分に各容量に電荷が溜まった後、第２のスイッチS42をオフし、第３のスイッチS43をオンする。電荷保存の法則により、第１の容量C41、第２の容量C4p、第３の容量C4n、及び第４の容量C44に蓄えられていた電荷が再分配され、
Vout3＝Vin2＋１／２（Vin1―Vin2）
となる。第３の出力Vout3は、第１の入力Vin1と第２の入力Vin2の中間電位を出力する。

さらに、例えば下位ビット１D＝１、２D＝１の場合、第１のスイッチS41をオフし、第２のスイッチS42、第４のスイッチS44、及び第５のスイッチS45をオンすることで、第１の容量C41、第４の容量C44、及び第５の容量C45を第１の入力Vin1と第２の入力Vin2との電圧差で充電し、第２の容量C4pを電源Vddと第２の入力Vin2との電圧差で充電し、第３の容量C4nをグランドVssと第２の入力Vin2との電圧差で充電する。十分に各容量に電荷が溜まった後、第２のスイッチS42をオフし、第３のスイッチS43をオンする。電荷保存の法則により、第１の容量C41、第２の容量C4p、第３の容量C4n、第４の容量C44、及び第５の容量C45に蓄えられていた電荷が再分配され、
Vout3＝Vin2＋３／４（Vin1―Vin2）
となる。第３の出力Vout3は、第２の入力Vin2より第１の入力Vin1と第２の入力Vin2との電圧の差の３／４高い電圧を出力する。

本実施例にかかる構成によれば、DAコンバータの出力先である増幅器の入力容量を考慮したうえで第３の制御回路４０４の設計を行うことが可能である。また、実動作上の容量負荷も小さくすることが可能となり、動作速度を上げることも可能となる。さらに、本実施例では、ｎビット＋１（２ⁿ＋１）の基準電圧からｎ＋２ビット＋１（２ⁿ⁺²＋１）の階調電圧を生成することが可能である。第３及び第４実施例より、容量の配置と容量の値とを組み合わせることによりｎビットの基準電圧からｎ＋ｍビットの階調電圧を生成することも可能であることはいうまでも無い。本実施例の第３の制御回路４０４を用いたD／A変換器は、従来の方式では4倍の面積になるところ役３３％の面積の増大で実現することが可能となる。

図６は、本発明の第５の実施の形態における第３の制御回路である。第３の制御回路以外の部分は、第１の実施の形態と同様の構成であるため、省略されている。以下の説明において第１の実施の形態と同様の符号を用いて説明する。また、第１の実施の形態と同一の部分に関しての説明は省略する。

本発明の第５の実施の形態における第３の制御回路５０４は、第１の入力Vin1と、第２の入力Vin2と、第１の入力Vin1と第２の入力Vin2とに応じて出力される第３の出力Vout3とを有している。第１の入力Vin1と第２の入力Vin2との間には、第１の入力Vin1と第２の入力Vin2との電圧差で充電される第１の容量C51と第２の容量C52を有している。また、第２の入力Vin2と第３の出力Vout3との間には、第１のスイッチS51を有している。第１の入力Vin1と第１の容量C51と及び第２の容量C52との間には、各々第２のスイッチS52を有している。第２のスイッチS52と第１の容量C51との間のノードと第３の出力Vout3との間及び第２のスイッチS52と第２の容量C52との間のノードと第３の出力Vout3との間には、第３のスイッチS53を有している。第３の出力Vout3と電源Vddとの間に接続された第３の容量C5pと、第３の出力Vout3とグランドVSSとの間に接続された第４の容量C5nとを有する。第３の容量C5pは、電源Vddと第２の入力Vin2の電圧差により充電され、第４の容量C5nは、グランドVSSと第２の入力Vin2の電圧差によって充電される。

ここで、第１の容量C51は、第２の容量C52、第３の容量C5p、及び、第４の容量C5nに等しい。ただし、先ほども述べたとおり、プロセス上のバラツキ程度は包含される。また、第１〜４の容量は、すべてＭＯＳトランジスタのゲート容量で構成されている。さらに、第１の容量C51及び第３の容量C5pはＰＭＯＳトランジスタで構成され、第２の容量C52及び第４の容量C5nはＮＭＯＳトランジスタで構成されている。

次に動作の説明を行う。本実施例の第３の制御回路５０４は、ｎビットの階調電圧を生成する電圧生成回路１０１に対して、n＋１ビットの階調電圧を出力することを可能とするものである。最下位ビット１Dによって、第１のスイッチS51及び第２のスイッチS52を制御する。例えば、最下位ビット１D＝０の場合、第１のスイッチS51をオンすることで、第２の入力Vin2をそのまま第３の出力Vout3へ出力することが可能である。また、最下位ビット１D＝１の場合、第１のスイッチS51をオフし、第２のスイッチS52をオンすることで、第１の容量C51及び第２の容量C52を第１の入力Vin1と第２の入力Vin2との電圧差で充電し、第３の容量C5pを電源Vddと第２の入力Vin2との電圧差で充電し、第４の容量C5nをグランドVssと第２の入力Vin2との電圧差で充電する。十分に各容量に電荷が溜まった後、第２のスイッチS52をオフし、第３のスイッチS53をオンする。

電荷保存の法則により、第１の容量C51、第２の容量C52、第３の容量C5p、及び第４の容量C5nに蓄えられていた電荷が再分配され、
Vout3＝Vin2＋１／２（Vin1―Vin2）
第３の出力Vout3は、第１の入力Vin1と第２の入力Vin2との中間の電圧を出力する。

本実施例の第３の制御回路５０４は、第１〜第４の容量がＭＯＳトランジスタで構成されているため、プロセス上のバラツキの影響がＮＭＯＳ同士及びＰＭＯＳ同士で相殺しあうため、第１〜第４の実施例よりもさらに精度のよい出力が可能となる。MOSトランジスタのゲート容量を使用することで、微小な容量を使用するので高速な充放電が可能となりD／A変換器の高速動作が可能となる。

図７は、本発明の第６の実施の形態における第３の制御回路である。第３の制御回路以外の部分は、第１の実施の形態と同様の構成であるため、省略されている。以下の説明において第１の実施の形態と同様の符号を用いて説明する。また、第１の実施の形態と同一の部分に関しての説明は省略する。

本発明の第６の実施の形態における第３の制御回路６０４は、第１の入力Vin1と、第２の入力Vin2と、第１の入力Vin1と第２の入力Vin2とに応じて出力される第３の出力Vout3とを有している。第１の入力Vin1と第２の入力Vin2との間には、第１の入力Vin1と側から順に第１の容量C61と第２の容量C62とを直列に有している。さらに第２の容量C62に並列に第３の容量C63を有している。また、第２の入力Vin2と第３の出力Vout3との間には、第１のスイッチS61を有している。第１の入力Vin1と第１の容量C61との間には、第２のスイッチS62を有している。第２のスイッチS32と第１の容量C31との間のノードと第３の出力Vout3との間には、第３のスイッチS63を有している。第１の容量C61と第２の容量C62との間のノードと第３の出力Vout3との間には、第４のスイッチS64を有している。また、第１の容量C61に並列に形成された第５のスイッチS65を有する。第３の出力Vout3と電源Vddとの間に接続された第４の容量C6pと、第３の出力Vout3とグランドVSSとの間に接続された第５の容量C6nとを有する。第４の容量C6pは、電源Vddと第２の入力Vin2の電圧差により充電され、第３の容量C6nは、グランドVSSと第２の入力Vin2の電圧差によって充電される。

ここで、第１〜第５の容量は、全て同一の容量を有する。ただし、先ほども述べたとおり、プロセス上のバラツキ程度は包含される。第４の容量C6p及び第５の容量C6nは、D／A変換器の出力先である増幅器の入力容量である。また、第１の容量C61及び第４C6pの容量は、ＰＭＯＳトランジスタのゲート容量であり、第２の容量C62、第３の容量C63、及び第５の容量C6nは、ＮＭＯＳトランジスタのゲート容量である。

次に動作の説明を行う。本実施例の第３の制御回路６０４は、ｎビットの階調電圧を生成する電圧生成回路１０１に対して、n＋２ビットの階調電圧を出力することを可能とするものである。下位ビット１D及び２Dによって、第１〜５のスイッチを制御する。例えば下位ビット１D＝０、２D＝０の場合、第１のスイッチS61をオンすることで、第２の入力Vin2をそのまま第３の出力Vout3へ出力することが可能である。

また、例えば下位ビット１D＝１、２D＝０の場合、第１のスイッチS61及び第２のスイッチS62をオンすることで、第１の容量C61第２の容量C62及び第３の容量C63を第１の入力Vin1と第２の入力Vin2との電圧差で充電し、第４の容量C6pを電源Vddと第２の入力Vin2との電圧差で充電し、第５の容量C6nをグランドVssと第２の入力Vin2との電圧差で充電する。十分に各容量に電荷が溜まった後、第１のスイッチS61及び第２のスイッチS62をオフし、第３のスイッチS63をオンする。電荷保存の法則により、第１の容量C61、第２の容量C62、第３の容量C63に第４の容量C6p、及び第５の容量C6nに蓄えられていた電荷が再分配され、
Vout3＝Vin2＋１／４（Vin1―Vin2）
となる。第３の出力Vout3は、第２の入力Vin2より第１の入力Vin1と第２の入力Vin2との電圧の差の１／４高い電圧を出力する。

次に、例えば下位ビット１D＝０、２D＝１の場合、第１のスイッチS61、第２のスイッチS62及び第５のスイッチS65をオンすることで、第２の容量C62及び第３の容量C63を第１の入力Vin1と第２の入力Vin2との電圧差で充電し、第４の容量C6pを電源Vddと第２の入力Vin2との電圧差で充電し、第５の容量C5nをグランドVssと第２の入力Vin2との電圧差で充電する。十分に各容量に電荷が溜まった後、第１のスイッチS61、第２のスイッチS62及び第５のスイッチS65をオフし、第３のスイッチS63及び第４のスイッチS64をオンする。電荷保存の法則により、第２の容量C62、第３の容量C63、第４の容量C6p及び第５の容量C6nに蓄えられていた電荷が再分配され、
Vout3＝Vin2＋１／２（Vin1―Vin2）
となる。第３の出力Vout3は、第１の入力Vin1と第２の入力Vin2の中間電位を出力する。

さらに、例えば下位ビット１D＝１、２D＝１の場合、第１のスイッチS61、第２のスイッチS62及び第５のスイッチS65をオンすることで、第２の容量C62及び第３の容量C63を第１の入力Vin1と第２の入力Vin2との電圧差で充電し、第４の容量C6pを電源Vddと第２の入力Vin2との電圧差で充電し、第５の容量C5nをグランドVssと第２の入力Vin2との電圧差で充電する。十分に各容量に電荷が溜まった後、第１のスイッチS61、第２のスイッチS62及び第５のスイッチS65をオフし、第３のスイッチS63をオンする。電荷保存の法則により、第２の容量C62、第３の容量C63、第４の容量C6p及び第５の容量C6nに蓄えられていた電荷が再分配され、
Vout3＝Vin2＋３／４（Vin1―Vin2）
となる。第３の出力Vout3は、第２の入力Vin2より第１の入力Vin1と第２の入力Vin2との電圧の差の３／４高い電圧を出力する。

本実施例にかかる構成によれば、DAコンバータの出力先である増幅器の入力容量を考慮したうえで第３の制御回路４０４の設計を行うことが可能である。第１〜第５の容量がＭＯＳトランジスタで構成されているため、プロセス上のバラツキの影響がＮＭＯＳ同士及びＰＭＯＳ同士で相殺しあうため、第１〜第４の実施例よりもさらに精度のよい出力が可能となる。MOSトランジスタのゲート容量を使用することで、微小な容量を使用するので高速な充放電が可能となりD／A変換器の高速動作が可能となる。さらに、第５の実施の形態に比べて、さらに面積の増加を抑えることが可能となる。

本発明の第１の実施の形態におけるD／A変換器の回路図である。本発明の第１の実施の形態における切り替え回路である。本発明の第２の実施の形態における第３の制御回路の回路図である。本発明の第３の実施の形態における第３の制御回路の回路図である。本発明の第４の実施の形態における第３の制御回路の回路図である。本発明の第５の実施の形態における第３の制御回路の回路図である。本発明の第６の実施の形態における第３の制御回路の回路図である。従来の２ビットのD／A変換器の回路図である。従来の３ビットのD／A変換器の回路図である。

符号の説明

１００ D／A変換器
１０１電圧生成回路
１０２第１の制御回路
１０３第２の制御回路
１０４第３の制御回路
S11 第１のスイッチ
C11 第１の容量
Vout１第１の出力
１D 1ビット目のデジタルデータ

Claims

階調電圧として複数の基準電圧を発生する電圧生成回路と、前記基準電圧のいずれか一つを第１の出力として選択する第１の制御回路と、前記第１の出力に対応する前記諧調電圧に隣接する前記基準電圧を第２の出力として選択する第２の制御回路と、前記第１の出力と前記第２の出力と電位差に応じて、充電される第１の容量を有すると共に前記第１の出力と前記第２の出力との間の電圧を第３の出力として出力する第３の制御回路と、を備えたDA変換器と、
前記DA変換器に接続された増幅器と、を備え、
前記第３の制御回路は、前記増幅器の入力容量に対して、前記第１の容量に蓄積された電荷を分配するように制御される複数のスイッチ手段を備えていることを特徴とする表示装置の駆動回路。
前記入力容量は、前記第２の出力の電圧と第１の電源電圧とによって充電される第１のサブ容量と前記第２の出力の電圧と第２の電源電圧とによって充電される第２のサブ容量とからなることを特徴とする請求項１に記載の表示装置の駆動回路。
前記第１の容量は、前記第１のサブ容量と前記第２のサブ容量との容量の合計と等しいことを特徴とする請求項２に記載の表示装置の駆動回路。
前記複数のスイッチ手段は、前記第１の容量の一端と前記第１の出力との間に設けられた第１のスイッチ手段と、前記第１の容量の他端と前記第３の出力との間に設けられた第２のスイッチ手段と、前記第１の容量の一端と前記第３の出力との間に設けられた第３のスイッチ手段とを有することを特徴とする請求項１〜３のいずれかに記載の表示装置の駆動回路。
前記第３の制御回路は、さらに一端が前記第２の出力に接続されると共に他端が第４のスイッチ手段を介して前記第１の出力に接続される第４の容量と一端が前記第２の出力に接続されると共に他端が第５のスイッチ手段を介して前記第１の出力に接続される第５の容量とを有することを特徴とする請求項４に記載の表示装置の駆動回路。
前記第１、第４、及び第５の容量の容量値は、それぞれ１：２：６の比率で構成されることを特徴とする請求項５に記載の表示装置の駆動回路。
請求項６に記載の表示装置の駆動回路は、前記第１の出力の電圧と前記第２の出力の電圧との間の電圧を４分割しており、前記基準電圧がｍビットであれば、ｍ+２ビット分の階調電圧を出力することができることを特徴とする。
前記入力容量は、複数のＭＯＳトランジスタのゲート容量で構成されていることを特徴とする請求項１〜７のいずれかに記載の表示装置の駆動回路。
前記第１の容量は、ＭＯＳトランジスタのゲート容量で構成されていることを特徴とする請求項８に記載の表示装置の駆動回路。
前記入力容量を構成するＭＯＳトランジスタのゲート容量と前記第１の容量を構成するＭＯＳトランジスタのゲート容量は、同じ容量値を有することと特徴とする請求項９に記載の表示装置の駆動回路。
階調電圧として複数の基準電圧を発生する電圧生成回路と、前記基準電圧のいずれか一つを第１の出力として選択する第１の制御回路と、前記第１の出力に対応する前記諧調電圧に隣接する前記基準電圧を第２の出力として選択する第２の制御回路と、前記第１の出力と前記第２の出力と電位差に応じて充電される第１の容量を有し、前記第１の出力と前記第２の出力との間の電圧を第３の出力として出力する第３の制御回路と、を備えたDA変換器と、該DA変換器に接続された増幅器と、を用いて行う表示装置の駆動方法であって、
デジタルデータに応じて、第１の場合に前記第１の出力又は前記第２の出力のいずれか一方を前記第３の出力として出力し、第２の場合には、前記第１の出力と前記第２の出力の電位差で前記第１の容量を充電すると共に、前記増幅器の入力容量を充電し、充電された前記第１の容量と前記入力容量の接続関係を変化させることにより前記第１の容量から前記入力容量に電荷を分配し、前記第１の出力と前記第２の出力との間の電圧を第３の出力として出力することを特徴とする表示装置の駆動方法。