JP2007116651A - 高周波電力増幅用電子部品および無線通信装置 - Google Patents

高周波電力増幅用電子部品および無線通信装置 Download PDF

Info

Publication number
JP2007116651A
JP2007116651A JP2006052115A JP2006052115A JP2007116651A JP 2007116651 A JP2007116651 A JP 2007116651A JP 2006052115 A JP2006052115 A JP 2006052115A JP 2006052115 A JP2006052115 A JP 2006052115A JP 2007116651 A JP2007116651 A JP 2007116651A
Authority
JP
Japan
Prior art keywords
circuit
output
frequency power
detection
amplification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006052115A
Other languages
English (en)
Inventor
Kyoichi Takahashi
恭一 高橋
Nobuhiro Matsudaira
信洋 松平
Takaki Yokoi
貴樹 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Information and Telecommunication Engineering Ltd
Original Assignee
Renesas Technology Corp
Hitachi Information and Communication Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi Information and Communication Engineering Ltd filed Critical Renesas Technology Corp
Priority to JP2006052115A priority Critical patent/JP2007116651A/ja
Priority to US11/524,380 priority patent/US7738845B2/en
Publication of JP2007116651A publication Critical patent/JP2007116651A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H03G3/3047—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/01—Arrangements for measuring electric power or power factor in circuits having distributed constants

Abstract

【課題】出力電力検出回路のダイナミックレンジを広げ、出力電力の低い領域から高い領域まで変曲点を持たない連続した検出出力を得ることができ、それによって出力電力の制御性を向上させることができる高周波電力増幅用電子部品を提供する。
【解決手段】出力電力検出信号と出力レベルを指示する信号とに基づいて高周波電力増幅回路（２１０）の出力電力を制御する無線通信システムにおいて、出力電力検出回路（２２０）に、カプラや容量素子（２２１）を介して取り出された高周波信号を増幅する多段構成のアンプを設ける。また、各段のアンプの出力を検波する複数の検波回路と多段構成のアンプを通さない高周波信号を検波する検波回路を設け、これらの検波回路の出力を合成したものを出力電力検出信号として、出力電力制御信号を生成する誤差アンプに入力して高周波電力増幅回路の制御信号を生成するようにした。
【選択図】図１

Description

本発明は、高周波電力増幅回路を内蔵した高周波電力増幅用電子部品（ＲＦパワーモジュール）において出力検波回路のダイナミックレンジを広げて出力電力の制御性を向上させる技術に関し、例えば携帯電話機に用いられるＲＦパワーモジュールおよびこれを用いた無線通信装置に適用して有効な技術に関する。
携帯電話機等の無線通信装置（移動体通信装置）の送信出力部には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）やＧａＡｓ−ＭＥＳＦＥＴ等のトランジスタを増幅素子とする高周波電力増幅回路（ＰＡ）を内蔵したＲＦパワーモジュールが組み込まれている。
また、一般に、携帯電話機では、基地局から送られて来る送信電力指示情報に従って周囲環境に適応するように出力電力を変えて通話を行ない、他の携帯電話機との間で混信を生じさせないようシステムが構成されている。例えばＧＳＭ（Global System for Mobile Communication）方式の携帯電話機においては、出力電力検出信号とベースバンド回路からの出力レベル指示信号Ｖrampとを、誤差アンプなどからなるＡＰＣ（Automatic Power Control）回路において比較して、出力電力を制御する制御電圧Ｖapcを生成する。そして、この制御電圧Ｖapcによって通話に必要な出力電力となるように、送信出力部の高周波電力増幅回路の増幅段のゲイン（利得）をバイアス回路によって制御することが行なわれている。
特開平１１−１７７４４４号公報 特開２００１−０１６１１６号公報
従来の携帯電話機における出力電力制御にあっては、出力電力の低い領域における出力電力検出回路の感度が相対的に低いため、低出力電力時における出力電力の制御性が良好でないという問題点があった。そこで、出力電力の高い領域における出力電力の制御方式と出力電力の低い領域における出力電力の制御方式とを異ならせるようにした発明が提案されている(特許文献１)。また、高感度検波器と低感度検波器の２つの検波器を併用することで検波回路のダイナミックレンジを広くするようにした発明が提案されている(特許文献２)。
上記特許文献１の発明においては、出力電力があるレベルよりも低い場合には出力電力制御ループをオフさせ、外部からの送信電力指示値に応じて出力電力を制御する。そして、出力電力があるレベルよりも高い場合には、出力電力制御ループをオンしてフィードバックループによる自動送信電力制御に切り替えるようにしている。そのため、制御ループを切り替える際に応答遅れが発生するのを回避することができない。その結果、送信開始時に出力電力を所望のレベルまで立ち上げるいわゆるランプアップ時のスイッチングスペクトラムが悪化するおそれがある。
また、上記特許文献２の発明は、高感度検波器にリミッタを設け、出力電力があるレベルＢよりも低い場合には高感度検波器の出力を比較器（誤差アンプ）へ供給する。そして、出力電力があるレベルＡ（Ａ＜Ｂ）よりも高くなると低感度検波器が出力を開始し、出力電力が上記レベルＢに達すると高感度検波器の出力を制限する。そのため、高感度検波器の出力から低高感度検波器の出力へ切り替える辺りで、検波電圧の傾きが急に変化する変曲点を有してしまい、出力電力の制御を円滑に行なうことができないという課題がある。
さらに、携帯電話機では、一般に、カプラと呼ばれる方向性電力結合器により高周波電力増幅回路の出力側から取り出された高周波信号が、検波回路へ入力され、出力電力が検出されるように構成されている。このカプラには、ディスクリートの部品として構成されたものもあるが、モジュールおよび機器の小型化を図るため、モジュールの基板に形成された導電性のパターンにより構成された内蔵型カプラ（以下、マイクロカプラと称する）が使用されるようになってきている。なお、かかるマイクロカプラは、製造ばらつきによる特性の変動はそれほど大きくない。
ところが、マイクロカプラを使用したＲＦパワーモジュールでは、設計上の理由（特に反射波特性）から仕様の異なる製品間で、カプラのパターン形状やサイズを変えることが多い。本発明者らは、このマイクロカプラの構成の違いによってカップリングロスすなわちパワーアンプから見た高周波信号の減衰量に差異が生じ、それによって同一構成の検波回路を使用したとしても、検波回路の入力ダイミックレンジにばらつきが発生してしまうという課題があることを見出した。
なお、検波回路のダイミックレンジは、検波回路内部のアンプのゲイン等を変更することで調整することはできるが、それには検波回路の設計変更が必要である。また、単に検波回路内部のアンプのゲイン等を変更したのでは、低パワー領域における検波感度が低下してしまうおそれがあるという問題がある。
この発明の目的は、出力電力検出回路のダイナミックレンジを広げ、出力電力の低い領域から高い領域まで変曲点を持たない連続した検出出力を得ることができ、それによって出力電力の制御性を向上させることができる高周波電力増幅用電子部品（ＲＦパワーモジュール）を提供することにある。
この発明の他の目的は、送信開始時の出力電力立ち上げの際におけるスイッチングスペクトラムを悪化させることなく、出力電力の低い領域における出力電力の制御性を向上させることができる高周波電力増幅用電子部品（ＲＦパワーモジュール）を提供することにある。
この発明のさらに他の目的は、出力電力の検出に使用する電力結合器の形状やサイズが異なっていても、低パワー領域における検波感度を低下させたり回路の設計変更をしたりすることなく、出力電力検出回路のダイナミックレンジを所望の範囲に合わせ込むことができる高周波電力増幅用電子部品を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、出力電力検出信号と出力レベルを指示する信号とに基づいて高周波電力増幅回路の出力電力を制御する無線通信システムにおいて、出力電力検出回路に、カプラや容量素子を介して取り出された高周波信号を増幅する多段構成のアンプを設ける。また、該多段構成のアンプの各段のアンプの出力をそれぞれ検波する複数の検波回路と、多段構成のアンプを通さない高周波信号を検波する検波回路とを設け、これらの検波回路の出力を合成したものを出力電力検出信号として、出力電力制御信号を生成する誤差アンプに入力して高周波電力増幅回路の制御信号を生成する。
さらに、上記多段構成のアンプの初段のアンプに対応する検波回路は出力電力の高い領域で出力が飽和し、終段のアンプに対応する検波回路は出力電力の低い領域で出力が飽和し、中段のアンプに対応する検波回路は中間のパワー領域で出力が飽和するように、各段のアンプと各検波回路のゲインをそれぞれ適宜設計する。また、各段の検波回路の出力が飽和しない有効検波範囲を互いにオーバーラップさせるようにする。
上記した手段によれば、カプラ等を介して取り出された高周波信号が検波される前に多段構成のアンプで増幅されるため、出力電力の低い領域における出力電力検出回路の感度が向上する。また、複数の検波回路のうち多段構成のアンプのうち後段のものに対応する検波回路ほど出力電力の低い領域で出力が飽和するように構成し、各段の検波回路の有効検波範囲を互いにオーバーラップさせることにより、出力電力の低い領域から高い領域まで連続した検波出力を得ることができる。
つまり、出力電力の低い領域における出力電力検出回路の感度を向上させつつダイナミックレンジを広げることができ、それによって出力電力の制御性を向上させることができる。また、出力電力の低い領域においてもフィードバックループをオフする必要がないため、送信開始時の出力電力立ち上げの際におけるスイッチングスペクトラムを悪化させることがなく、出力電力の低い領域における出力電力の制御性を向上させることができる。
また、望ましくは、上記多段構成のアンプはソース接地型のトランジスタによりそれぞれ構成する。多段構成のアンプを差動アンプで構成すると回路が発振しやすくなるとともに回路の占有面積も大きくなるが、ソース接地されたトランジスタにより構成し、増幅率を抑えることで発振を防止しつつ回路の占有面積を小さくすることができる。また、多段構成のアンプを差動アンプで構成するとＣＭＯＳプロセスが必要になるため、ＮチャネルＭＯＳＦＥＴのみからなる高周波電力増幅回路と共に１チップの半導体集積回路として構成するとコストアップを招くが、ソース接地型のトランジスタを用いることでコストアップの上昇を回避しつつ１チップ化が容易となる。
さらに、本出願の他の発明は、パワーアンプの出力から取り出された高周波信号ＲＦｉｎを、増幅せずに検波する第１の検波回路と、多段構成のアンプを備え低パワー信号を段階的に増幅し検波する第２の検波回路とを設け、それらの出力を加算して検波出力を得るように構成し、第１の検波回路の入力側にはアッテネータを設けるようにした。これにより、このアッテネータの減衰量を調整して中高パワー領域の検波感度を変えることで、低パワー時の検波感度を落とすことなく検波回路のダイナミックレンジを調整できるようになる。
ここで、望ましくは、アッテネータとして予め複数の容量素子もしくは抵抗素子を半導体チップ上に形成しておいて、マスタスライスによる配線の形成の有無によって接続する素子を選択して減衰量を調整できるように構成する。これにより、配線パターンの形成に使用するマスクの変更のみで検波回路のダイナミックレンジを変えることができるため、回路の設計変更をする必要がなくなる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、出力電力検出回路のダイナミックレンジを広げ、パワーの低い領域から高い領域まで変曲点を持たない連続した検出出力を得ることができ、それによって出力電力の制御性を向上させることができる高周波電力増幅用電子部品（ＲＦパワーモジュール）を実現することができる。
また、出力電力の検出に使用する電力結合器（カプラ）の形状やサイズが異なっていても、低パワー領域における検波感度を低下させたり回路の設計変更をしたりすることなく、出力電力検出回路のダイナミックレンジを所望の範囲に合わせ込むことができる高周波電力増幅用電子部品を実現することができる。
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、高周波の送信信号を増幅する高周波電力増幅回路と、その出力電力のレベルを検出する出力電力検出回路の検出出力に応じて高周波電力増幅回路のゲインを制御する出力電力制御回路とを含む高周波電力増幅器の一実施例を示す。この実施例の高周波電力増幅器は、８００ＭＨｚ帯を使用するＧＳＭと１９００ＭＨｚ帯を使用するＤＣＳ（Digital Cellular System）の２つの方式の送信信号をモードに応じてそれぞれ電力増幅して出力できるように構成したものである。
この実施例の高周波電力増幅器は、高周波電力増幅回路２１０ａ，２１０ｂ、出力電力検出回路（検波回路）２２０、出力電力制御回路２３０などにより構成されている。これらの回路が１つまたは２以上のＩＣ（半導体集積回路）として形成され、高周波電力増幅器は、そのようなＩＣが容量や抵抗などの外付け素子と共に絶縁基板に実装されてモジュールとして構成されている。
本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。以下、モジュール化されたこの実施例の高周波電力増幅器をＲＦパワーモジュールと称する。
この実施例のＲＦパワーモジュール２００には、ＧＳＭ用の高周波電力増幅回路２１０ａおよびＤＣＳ用の高周波電力増幅回路２１０ｂが設けられている。そして、このＧＳＭとＤＣＳの増幅回路２１０ａと２１０ｂにそれぞれ対応してカプラＣＰＬと容量素子Ｃｉとからなる出力抽出手段２２１ａ，２２１ｂが設けられている。出力電力検出回路２２０および出力電力制御回路２３０は、出力抽出手段２２１ａ，２２１ｂを除きＧＳＭとＤＣＳの増幅回路２１０ａ，２１０ｂに共通の回路として設けられている。
また、モジュール２００には、高周波電力増幅回路２１０ａ，２１０ｂ内の増幅用トランジスタのバイアス電流を生成するバイアス生成回路２３１と、出力電力検出回路２２０からの検出電圧ＶDETとベースバンド回路からの出力指示信号Ｖrampとを比較し、それらの電位差に応じた制御電圧Ｖapcを生成してバイアス生成回路２３１へ供給する誤差アンプ２３４が設けられている。
上記出力抽出手段２２１ａ，２２１ｂ内のカプラＣＰＬには、電力増幅回路の出力端子に接続される絶縁基板上のマイクロストリップラインからなる出力線と平行に配設した比較的短いマイクロストリップラインとの間に形成される容量を利用するマイクロカプラを用いることができる。
ＧＳＭとＤＣＳの高周波電力増幅回路２１０ａ，２１０ｂの構成は同じであるが、内部の増幅用トランジスタのバイアス電流は、増幅する送信信号がＧＳＭの信号かＤＣＳの信号によって異なる。そのため、バイアス生成回路２３１は、ベースバンド回路から供給される送信モードがＧＳＭかＤＣＳかを示すバンド制御信号Ｖbandによって切替え制御がなされる。
さらに、バイアス生成回路２３１は、制御電圧Ｖapcに応じて、ＧＳＭの送信モードでは高周波電力増幅回路２１０ａへのバイアス電流を生成して供給し、ＤＣＳの送信モードでは高周波電力増幅回路２１０ｂへのバイアス電流を生成して供給する。このバイアス生成回路２３１には、後述の図８に示されているバイアス電流生成回路２２５内のオペアンプＯＰ１とその出力をゲート端子に受けるＭＯＳＦＥＴからなるトランジスタＱ１１〜Ｑ１４およびＱ１１と直列の抵抗Ｒ１１からなる回路と同様な構成を有し、定電圧Ｖｃ１の代わりに制御電圧ＶapcをオペアンプＯＰ１に入力するように構成した回路を用いることができる。
ＧＳＭ用の高周波電力増幅回路２１０ａおよびＤＣＳ用の高周波電力増幅回路２１０ｂは、それぞれ３個の増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３が従属接続、すなわち後段のトランジスタの制御端子としてのゲート端子に前段のトランジスタのドレイン端子の出力が入力されるように接続がなされた３段の増幅回路として構成されている。特に制限されるものでないが、増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３には、半導体チップ上で横方向に電極を拡散させた比較的高いソース・ドレイン間耐圧（約２０Ｖ）を有するＭＯＳＦＥＴであるＬＤＭＯＳ（Laterally Diffused MOSFET）が用いられている。また、各増幅段の増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３のドレイン端子と電源電圧端子Ｖｄｄ１，Ｖｄｄ２との間にはモジュールの基板上に形成されたマイクロストリップラインからなるインダクタＭＳＬ１，ＭＳＬ２，ＭＳＬ３が接続されている。
さらに、高周波電力増幅回路２１０ａ，２１０ｂの各増幅段の間には、増幅すべき高周波信号の直流成分を遮断する容量Ｃ１，Ｃ２，Ｃ３が設けられている。そして、最終段の増幅用トランジスタＱａ３のドレイン端子が、容量Ｃ４を介して出力端子に接続されている。また、各増幅段にはそれぞれの増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３とゲート端子同士が抵抗Ｒｂ１，Ｒｂ２，Ｒｂ３を介して接続されたＬＤＭＯＳからなるバイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３が設けられ、Ｑａ１とＱｂ１，Ｑａ２とＱｂ２，Ｑａ３とＱｂ３はそれぞれカレントミラー回路を構成している。そして、これらのトランジスタＱｂ１，Ｑｂ２，Ｑｂ３にバイアス生成回路２３１からバイアス電流Ｉｂ１，Ｉｂ２，Ｉｂ３が流されることで増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３にバイアスが与えられ、電力制御電圧Ｖapcに応じた動作電流が流されるようにされている。
なお、本実施例では、バイアス生成回路２３１は、カレントミラー方式で増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３にバイアスを与える回路として構成されているが、Ｖapcを適当な比率で分圧して各段の増幅用トランジスタのゲート端子に、バイアス電圧として与える抵抗分圧回路で構成しても良い。図１では、バイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３が高周波電力増幅回路２１０ａ，２１０ｂに含まれているように示されているが、Ｑｂ１，Ｑｂ２，Ｑｂ３とバイアス生成回路２３１とでバイアス回路を構成しているとみることもできる。また、本実施例では、高周波電力増幅回路２１０ａ，２１０ｂは３段の増幅段で構成されているが、１段あるいは２段であっても良い。
図２には、前記出力電力検出回路２２０の第１の実施例が示されている。なお、図２において符号ＲＦｉｎで示されている信号は、図１に示されている出力抽出手段２２１ａまたは２２１ｂにより高周波電力増幅回路２１０ａまたは２２０ｂの出力線から取り出された高周波信号である。また、図２において、ＭＯＳＦＥＴを表わす記号に外向きの矢印が付されているもの（例えばＱ１１）はＰチャネルＭＯＳＦＥＴで、内向きの矢印が付されているもの（例えばＱ２）はＮチャネルＭＯＳＦＥＴである（図８、図９も同様）。以下、特に言及しない限りトランジスタとは、ＭＯＳＦＥＴを意味する。
この実施例の出力電力検出回路２２０は、出力抽出手段２２１ａまたは２２１ｂにより取り出された高周波信号ＲＦｉｎを増幅する多段構成の増幅回路２２２と、該増幅回路２２２の各段の増幅信号をそれぞれ検波するマルチ検波回路２２３と、増幅回路２２２により増幅される前の高周波信号ＲＦｉｎを検波する検波回路２２４を備える。また、出力電力検出回路２２０は、マルチ検波回路２２３の各検波段に共通のバイアス点を与えるためのバイアス電流を生成するバイアス電流発生回路２２５と、マルチ検波回路２２３と検波回路２２４の出力電流を合成した電流を電圧に変換する電流−電圧変換回路２２６とを備える。電流−電圧変換回路２２６は、この実施例では、ゲートとドレインが結合されたいわゆるダイオード接続のトランジスタが用いられているが、抵抗素子であっても良い。
さらに、出力電力検出回路２２０は、電流−電圧変換回路２２６により変換された電圧とマルチ検波回路２２３の各検波段のバイアス電圧Ｖdet_refとの電位差に応じた電圧を検波出力Ｖdetとして出力するディファレンシャルアンプ（減算回路）２２７と、検波出力Ｖdetにオフセット電圧を付与するため該ディファレンシャルアンプ２２７に与えるオフセット電位Ｖoffを生成するオフセット電圧生成回路２２８を備える。
多段構成の増幅回路２２２は、直流カットの容量Ｃ５，Ｃ６，Ｃ７と増幅段ＡＭＰ１，ＡＭＰ２，ＡＭＰ３とが交互に直列に接続されてなる。マルチ検波回路２２３は、並列形態に設けられた３個の検波段ＤＥＴ１，ＤＥＴ２，ＤＥＴ３と、これらの検波段の入力側に設けられた直流カットの容量Ｃ１１，Ｃ１２，Ｃ１３と、バイアス電流Ｉbias1を電圧に変換し上記検波段ＤＥＴ１〜ＤＥＴ３に同一のバイアス電圧を与えるトランジスタＱ１および安定化容量Ｃ１０とからなる。バイアス電流Ｉbias1はバイアス電流発生回路２２５から供給される。トランジスタＱ１は、そのゲートとドレインが結合されたダイオード接続とされ、そのドレイン端子と接地点との間に容量Ｃ１０が接続されている。
そして、上記各増幅段ＡＭＰ１〜ＡＭＰ３のうち、ＡＭＰ１の出力が容量Ｃ１１を介して検波段ＤＥＴ１に入力され、ＡＭＰ２の出力が容量Ｃ１２を介して検波段ＤＥＴ２に入力され、ＡＭＰ３の出力が容量Ｃ１３を介して検波段ＤＥＴ３に入力されている。多段構成の増幅回路２２２のゲインは、トータルで４０ｄＢｍ以下、望ましくは３０ｄＢｍ以下となるように設計される。このように、増幅回路２２２のゲインを抑えることにより、ノイズを拾って発振するような不具合を回避することができる。
高周波信号ＲＦｉｎを直接検波する検波回路２２４は、上記検波段ＤＥＴ１〜ＤＥＴ３と同様な構成を有する検波段ＤＥＴ４と、入力信号から直流成分をカットする容量Ｃ１４と、バイアス電流Ｉbias0を電圧に変換し上記検波段ＤＥＴ４にバイアス電圧を与えるトランジスタＱ２および安定化容量Ｃ１５と、温度補償回路２２４ａとからなる。バイアス電流Ｉbias0はバイアス電流発生回路２２５から供給される。この実施例では、上記４つの検波段ＤＥＴ１〜ＤＥＴ４の出力電流Ｉdet1〜Ｉdet4が合成されて電流−電圧変換回路２２６に流されるように構成されている。
図３には、上記マルチ検波回路２２３の３つの検波段ＤＥＴ１〜ＤＥＴ３の出力電流Ｉdet1〜Ｉdet3と出力電力Ｐoutとの関係およびそれらの合成電流Ｉadd（=Ｉdet1＋Ｉdet2＋Ｉdet3）と出力電力Ｐoutとの関係が示されている。また、図４には、上記合成電流Ｉaddと出力電力Ｐoutとの関係、ＲＦｉｎを直接検波する検波回路２２４の検波段ＤＥＴ４の出力電流Ｉdet4と出力電力Ｐoutとの関係およびそれらを合成した検出電流Ｉdet（=Ｉdet1＋Ｉdet2＋Ｉdet3＋Ｉdet4）と出力電力Ｐoutとの関係が示されている。
図３に示されているように、この実施例ではマルチ検波回路２２３の３つの検波段ＤＥＴ１〜ＤＥＴ３の出力電流Ｉdet1〜Ｉdet3は、検波段ＤＥＴ３の出力電流Ｉdet3が最初に飽和し、次に検波段ＤＥＴ２の出力電流Ｉdet2が飽和し、最後に検波段ＤＥＴ１の出力電流Ｉdet1が飽和するように設計されている。
図３では、検波段ＤＥＴ３は出力電力Ｐoutの−５〜１５ｄＢｍを有効検波範囲Ｓ３とし、検波段ＤＥＴ２は５〜２５ｄＢｍを有効検波範囲Ｓ２とし、検波段ＤＥＴ１は１５〜３５ｄＢｍを有効検波範囲Ｓ１としている。また、図４では、ＲＦｉｎを直接検波する検波回路２２４の検波段ＤＥＴ４は１５〜４０ｄＢｍを有効検波範囲Ｓ４としている。このように、本実施例では４つの検波段ＤＥＴ１〜ＤＥＴ４がそれぞれ互いにオーバーラップしながら異なるＳ１からＳ４の範囲の検波を分担するように構成されており、これにより出力電力Ｐoutのほぼ全範囲を感度良く検波することができる。
図５（Ａ）〜（Ｃ）には、多段構成の増幅回路２２２の変形例が示されている。このうち、図５（Ａ）は、増幅段ＡＭＰ２と並列に増幅段ＡＭＰ２と同一の特性を有し、同一の信号を受けて同一レベルの信号を出力する増幅段ＡＭＰ２Ａを設けたものである。図２の実施例においては、検波段ＤＥＴ２に入力する信号をＡＭＰ２の出力としている。そのため、ＡＭＰ２の負荷が容量Ｃ７のみでなくＣ７とＣ１２となり、ＡＭＰ２の出力信号の周波数特性が劣化してしまうが、ＡＭＰ２の出力と同一レベルの信号を出力するＡＭＰ２Ａの出力を検波段ＤＥＴ２の入力として用いることにより、かかる周波数特性の劣化を回避することができる。
図５（Ｂ）は多段構成のアンプ２２２の初段の増幅段ＡＭＰ１にもこれと並列に増幅段ＡＭＰ２Ａと同様な増幅段ＡＭＰ１Ａを設けて、その出力を検波段ＤＥＴ１に入力させるように構成したものである。また、図５（Ｃ）は上記増幅段ＡＭＰ１Ａと並列にさらに増幅段ＡＭＰ１Ｂを設けて、検波段ＤＥＴ１の入力と増幅段ＡＭＰ２Ａの入力を別のアンプで形成させるように構成したものである。このようにしても、最初の検波段ＤＥＴ１の入力である高周波信号ＲＦｉｎはもともと駆動力の高い高周波電力増幅回路の最終段の増幅用トランジスタＱａ３の出力より取り出される信号であるため、増幅段ＡＭＰ１の出力信号の周波数特性の劣化を回避することができる。
ところで、図５のように、並列増幅段の数を多くすると信号の周波数特性の劣化を抑えることはできるが、回路の占有面積が増加して半導体チップサイズの増大をもたらす。よって、並列増幅段の数は、信号に要求される周波数特性と回路の占有面積とのトレードオフにより決定すればよい。本発明者らが行なったシミュレーションの結果では、ＧＳＭとＤＣＳの２つの方式の送信信号を電力増幅して出力可能なデュアルモードのシステムを構成する図１のようなＲＦパワーモジュールでは、図５（Ａ）のように増幅段ＡＭＰ２と並列に増幅段ＡＭＰ２Ａを設ければ、信号に要求される周波数特性を満たすことができることが分かった。
従って、ＧＳＭとＤＣＳのデュアルモードのシステムでは、増幅回路２２２として回路の占有面積をできるだけ抑えた図５（Ａ）の構成を採用するのが最適であると考えている。一方、例えばＧＳＭ方式のみの送信信号を電力増幅して出力可能なシステムに使用するＲＦパワーモジュールであれば、図１に示されているような並列アンプを持たない増幅回路２２２を有する検波回路を用いることが可能である。
次に、図２のバイアス電流発生回路２２５とディファレンシャルアンプ２２７について説明する。バイアス電流発生回路２２５は、電源電圧依存性および温度依存性のない定電圧を生成するバンドギャップリファランス回路のような定電圧回路２２５ａと、定電圧回路２２５ａにより生成された定電圧Ｖｃ１，Ｖｃ２をそれぞれ非反転入力端子に受ける２個のオペアンプ（演算増幅器）ＯＰ１，ＯＰ２とを備える。さらに、バイアス電流発生回路２２５は、オペアンプＯＰ１の出力電圧をゲート端子に受けるトランジスタＱ１１，Ｑ１２と、オペアンプＯＰ２の出力電圧をゲート端子に受けるトランジスタＱ１５，Ｑ１６を備える。そして、トランジスタＱ１１のソース側にはこれと直列に抵抗Ｒ１１と温度補償用のダイオードＤ１が、またトランジスタＱ１５のソース側にはこれと直列に抵抗Ｒ１２が接続されている。
オペアンプＯＰ１の反転入力端子にはＱ１１のソース電圧がフィードバックされることにより、Ｑ１１のソース電圧が定電圧回路２２５ａからの定電圧Ｖｃ１に一致するようにＱ１１が駆動され、定電圧Ｖｃ１に応じた所定の電流がＱ１１に流される。オペアンプＯＰ２の反転入力端子にはＱ１５のソース電圧がフィードバックされることにより、Ｑ１５のソース電圧が定電圧回路２２５ａからの定電圧Ｖｃ２に一致するようにＱ１５が駆動され、定電圧Ｖｃ２に応じた所定の電流がＱ１５に流される。
トランジスタＱ１２のゲート端子にはＱ１１と同様にオペアンプＯＰ１の出力電圧が印加されることにより、Ｑ１２にはＱ１１とＱ１２のサイズ比に応じてＱ１１のドレイン電流に比例した電流が流され、これがバイアス電流Ｉbias1として、前記マルチ検波回路２２３の検波段ＤＥＴ１〜ＤＥＴ３にバイアス電圧を与えるトランジスタＱ１に供給される。一方、トランジスタＱ１６のゲート端子にはＱ１５と同様にオペアンプＯＰ２の出力電圧が印加されることにより、Ｑ１６にはＱ１５とＱ１６のサイズ比に応じてＱ１５のドレイン電流に比例した電流が流され、これがバイアス電流Ｉbias0として、前記検波回路２２４の検波段ＤＥＴ４にバイアス電圧を与えるトランジスタＱ２に供給される。
抵抗Ｒ１１と直列にダイオードＤ１を接続しているのは、ダイオードＤ１の持つ負の温度特性を利用して上記バイアス電流Ｉbias1に正の温度特性を与えて、温度が変化しても一定の検波出力が得られるようにするためである。抵抗Ｒ１２と直列に温度補償用のダイオードを接続していないのは、マルチ検波回路２２３と検波回路２２４とでは温度補償量が異なるためであり、この実施例では検波回路２２４に供給するバイアス電流Ｉbias0には温度特性を与えず検波段ＤＥＴ４の後段に温度補償回路２２４ａを設けて温度補償するようにしている。
オフセット電圧生成回路２２８は、定電圧回路２２５ａからの定電圧Ｖｃ２を抵抗分割する直列抵抗Ｒ１３，Ｒ１４と、分割生成されたオフセット電圧Ｖoffをインピーダンス変換して出力するバッファアンプＢＵＦとからなる。
ディファレンシャルアンプ２２７は、マルチ検波回路２２３で生成されたバイアス電圧Ｖdet_refを非反転入力端子に受け、オフセット電圧生成回路２２８により生成されたオフセット電圧Ｖoffが抵抗Ｒ１５を介して反転入力端子に印加されるオペアンプＯＰ３と、抵抗Ｒ１７を介して該オペアンプＯＰ３の出力を反転入力端子に受けるオペアンプＯＰ４とからなる。オペアンプＯＰ３の出力端子と反転入力端子との間には帰還抵抗Ｒ１６が接続され、その出力電圧とオフセット電圧Ｖoffを抵抗Ｒ１５とＲ１６で抵抗分割した電圧がオペアンプＯＰ３の反転入力端子に印加されている。
また、オペアンプＯＰ４の出力端子と反転入力端子との間には帰還抵抗Ｒ１８が接続され、その出力電圧とオペアンプＯＰ３の出力を抵抗Ｒ１７とＲ１８で抵抗分割した電圧がオペアンプＯＰ４の反転入力端子に印加されている。なお、アンプＯＰ３の入力抵抗Ｒ１５とＯＰ４の帰還抵抗Ｒ１８は同一の抵抗値に、またアンプＯＰ３の帰還抵抗Ｒ１６とアンプＯＰ４の入力抵抗Ｒ１７は同一の抵抗値に設定される。そして、オペアンプＯＰ４の非反転入力端子には電流−電圧変換回路２２６で変換された検出電圧Ｖdetが入力されている。
ここで、抵抗Ｒ１５とＲ１８の抵抗値をｒ１、抵抗Ｒ１６とＲ１７の抵抗値をｒ２、２つのアンプの入力電圧Ｖdet_refとＶdetの差をΔＶin（＝Ｖdet−Ｖdet_ref）、回路全体のゲインをＫｇとおくと、Ｋｇ＝（ｒ１＋ｒ２）／ｒ２であり、回路の出力ＶDETはＶDET≒Ｖoff＋Ｋｇ・ΔＶinで表わされる。つまり、ディファレンシャルアンプ２２７は、Ｖdet_refとＶdetとの電位差に比例しＶoffによりシフトされた電圧を検出電圧ＶDETとして出力する。
これにより、ディファレンシャルアンプ２２７の出力は、バイアス電圧Ｖdet_refによる直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧ＶDETとなる。図２に示されているディファレンシャルアンプ２２７は、抵抗Ｒ１５，Ｒ１８とＲ１６，Ｒ１７の抵抗比を変えることで容易にゲインを変えられるため、かかるディファレンシャルアンプを用いることにより検波感度の調整が容易となる。また、これらの抵抗を外付け抵抗としておけば、ＩＣの製造後に検波感度を調整するようなことも可能となる。
また、本実施例の出力電力検出回路２２０は、ディファレンシャルアンプ２２７の前段のオペアンプＯＰ３に直流電圧としてオフセット電圧Ｖoffが与えられるようにしている。出力電力を制御する誤差アンプ２３４に出力レベル指示信号Ｖrampを供給するベースバンド回路の特性として出力レベルを「０」にしたい場合にも完全に０ＶのＶramp信号を出力することができない場合がある。そのような場合に出力電力検出回路２２０から誤差アンプ２３４に供給される検出電圧ＶDETが０Ｖであると、誤差アンプ２３４から出力される制御電圧Ｖapcが０Ｖよりも高くなって出力電力Ｐoutが「０」にならないおそれがあるためである。
図６に、ディファレンシャルアンプ２２７の入力電圧Ｖdet_ref，Ｖdetおよび出力電圧ＶDETと出力電力Ｐoutとの関係が示されている。また、図７には、本実施例の出力電力検出回路２２０を用いた図１のシステムにおける出力電力検出回路２２０の検波感度と出力電力Ｐoutとの関係が実線で示されている。
比較のため、図２の出力電力検出回路２２０において、多段構成の増幅回路２２２を省略するとともに、マルチ検波回路２２３を１つの検波段で構成し、この検波段に検波回路２２４の出力を入力することで２段検波回路を構成した場合の検波感度と出力電力Ｐoutとの関係を図７に一点鎖線で示す。近年、ＧＳＭのシステムでは、一般に、図７に破線で示すように、出力電力Ｐoutが−５〜３３ｄＢｍの範囲で０．１Ｖ／Ｖｒｍｓ以上の検波感度が要求される。図７より、本実施例の出力電力検出回路２２０はこの要求を満たすことができることが分かる。
図８には、図２の出力電力検出回路２２０における多段構成の増幅回路２２２とマルチ検波回路２２３と検波回路２２４を、素子レベルで現した回路例が示されている。なお、増幅回路２２２に関しては、図５（Ａ）のものを適用した。図８において、図２に示されている回路や素子には同一の符号を付して重複した説明は省略する。
図８に示されているように、増幅回路２２２の各増幅段ＡＭＰ１〜ＡＭＰ３は、それぞれソース接地型のトランジスタとその負荷抵抗とから構成されている。すなわち、増幅段ＡＭＰ１は、ソース端子が接地点に接続されゲート端子に高周波信号ＲＦｉｎが入力されるトランジスタＱ２１と、そのドレイン端子と電源電圧Ｖtxbとの間に接続された負荷抵抗Ｒ２１とから構成されている。増幅段ＡＭＰ２Ａは、ソース端子が接地点に接続されゲート端子に前段アンプの出力であるＱ２１のドレイン電圧が入力されるトランジスタＱ２２と、そのドレイン端子と電源電圧Ｖtxbとの間に接続された負荷抵抗Ｒ２２とから構成されている。
同様に、増幅段ＡＭＰ２は、ソース端子が接地点に接続されゲート端子に前段アンプの出力であるＱ２１のドレイン電圧が入力されるトランジスタＱ２３と、そのドレイン端子と電源電圧Ｖtxbとの間に接続された負荷抵抗Ｒ２３とから構成されている。また、増幅段ＡＭＰ３は、ソース端子が接地点に接続されゲート端子に前段アンプの出力であるＱ２３のドレイン電圧が入力されるトランジスタＱ２４と、そのドレイン端子と電源電圧Ｖtxbとの間に接続された負荷抵抗Ｒ２４とから構成されている。
さらに、増幅回路２２２は、バイアス電流生成回路２２５のオペアンプＯＰ１の出力をゲート端子に受けトランジスタＱ１１のドレイン電流に比例した電流を流すトランジスタＱ１４と、Ｑ１４から供給されるバイアス電流Ｉbias2を電圧に変換するダイオード接続のトランジスタＱ２０を備える。そして、このトランジスタＱ２０により変換された電圧が、上記増幅段ＡＭＰ１〜ＡＭＰ３の増幅用トランジスタＱ２１〜Ｑ２４のゲート端子に、それぞれ抵抗Ｒ２５〜Ｒ２７を介して動作点を与えるバイアス電圧として印加されている。
増幅用トランジスタＱ２１〜Ｑ２４は、他の回路を構成するエンハンスメント型トランジスタに比べてしきい値電圧が低いデプレッション型のトランジスタにより構成され、上記バイアス電圧はそのしきい値電圧よりも充分に高い電圧とされる。そのため、増幅用トランジスタＱ２１〜Ｑ２４のゲート端子に、トランジスタＱ２０で変換された電圧が印加されることによりＱ２１〜Ｑ２４はＡ級増幅動作を行ない、入力信号を交流信号のまま次段の検波回路２２３へ出力するように動作する。
次段の検波回路２２３は、出力電力検出回路２２０の増幅段ＡＭＰ１，ＡＭＰ２Ａ，ＡＭＰ３の出力を、容量Ｃ１１，Ｃ１２，Ｃ１３を介してゲート端子に受けるソース接地型のトランジスタＱ３１，Ｑ３２，Ｑ３３と、これらのソース端子側に直列形態で共通に接続されたＰチャネルトランジスタＱ３４とを有する。該トランジスタＱ３４は、ゲートとドレインが結合されたダイオード接続とされており、これにより上記トランジスタＱ３１，Ｑ３２，Ｑ３３に流れるドレイン電流を合成した電流を電圧に変換する。トランジスタＱ３１，Ｑ３２，Ｑ３３はエンハンスメント型トランジスタであり、そのゲート端子には、バイアス電流生成回路２２５からのバイアス電流Ｉbias1を電圧に変換するダイオード接続のトランジスタＱ１により変換された電圧がそれぞれ抵抗Ｒ３１〜Ｒ３３を介して印加されている。
本実施例では、このゲートバイアス電圧が、上記トランジスタＱ３１，Ｑ３２，Ｑ３３をＢ級増幅動作させることができるように、しきい値電圧に近い電圧値に設定されている。これにより、トランジスタＱ３１，Ｑ３２，Ｑ３３には、容量Ｃ１１，Ｃ１２，Ｃ１３を介して入力される交流波形に比例しそれを半波整流したような電流がそれぞれ流され、Ｑ３１，Ｑ３２，Ｑ３３のドレイン電流は入力交流信号の振幅に比例した直流成分を含む検波電流Ｉdet1，Ｉdet2，Ｉdet3となり、それらを合成した電流がトランジスタＱ３４に流される。
さらに、この実施例では、上記トランジスタＱ３４に検波回路２２４からの電流Ｉdet4も流されるようにされている。これにより、Ｑ３４には検波電流Ｉdet1，Ｉdet2，Ｉdet3とＩdet4を加算した大きさの電流が流れる。また、Ｑ３４にはゲート共通接続されたトランジスタＱ３５が設けられ、Ｑ３４と共にカレントミラー回路を構成し、サイズ比に応じた電流がＱ３５に流される。そして、このトランジスタＱ３５のドレイン電流が、Ｑ３５と直列に接続された電流−電圧変換回路２２６を構成するダイオード接続のトランジスタＱ３６に流されて電圧に変換されるように構成されている。
なお、前述したように、検波段ＤＥＴ１，ＤＥＴ２よりも検波段ＤＥＴ３の方がより積極的に飽和し易くなるようにするため、検波用トランジスタＱ３３とカレントミラー回路の転写元の電流が流されるトランジスタＱ３４との間に抵抗を設けるようにしてもよい。また、検波用トランジスタＱ３２，Ｑ３３のドレインとトランジスタＱ３４との間に抵抗をそれぞれ設け、Ｑ３３側の抵抗の値をＱ３２側の抵抗の値よりも大きくしてＱ３３の方が飽和し易くするように設定してもよい。
ここで、増幅回路２２２の各増幅段ＡＭＰ１〜ＡＭＰ３および検波回路２２３の検波段ＤＥＴ１〜ＤＥＴ３が、図８のように、ソース接地型のトランジスタで構成されている場合の温度補償について説明する。ソース接地型のトランジスタを用いる場合、温度よってトランジスタの相互コンダクタンスｇｍが変化して出力が変動するので、ｇｍの温度補償をするのが望ましい。
本実施例の出力電力検出回路２２０は、検波回路２２３で高周波信号を検波する前に増幅回路２２２で増幅するため、温度補償に当たっては、検波回路２２３のｇｍはもとより増幅回路２２２のｇｍの温度補償も考えなくてはならない。
一般に、ソース接地型のＦＥＴのバイアス電流（ドレイン電流）Ｉbiasは、次式（１）
Ｉbias＝(1／2)*(Ｗ／Ｌ)*β*(ＶGS−Ｖth)2*(1＋λＶDS) ……(１)
で表わされる。上記式（１）において温度変動パラメータとなるのはβとＶthである。式（１）を温度Ｔで微分すると、次式（２）
δＩbias／δＴ＝(1/2)*(W/L)*β*(ＶGS-Ｖth) 2*(1+λＶDS)*δβ/δT
−(W/L)*β*(ＶGS-Ｖth)*(1+λＶDS)*δＶth /δT
＝(W/L)*(1+λＶDS)*{(1/2)*(ＶGS-Ｖth) 2*δβ/δT
−β*(ＶGS−Ｖth)*δＶth /δT} ……(２)
が得られる。
したがって、バイアス電流の温度特性はｇｍの温度依存性が０となる条件を求めた上で、上記式（２）を満足するように設定する必要がある。そこで、先ず、ｇｍの温度補償条件を検討する。ｇｍは式（１）をＶGMで微分したものであるから、次式（３）
ｇｍ＝δＩbias／δＶGS＝(W/L)*β*(ＶGS-Ｖth) *(1+λＶDS) ……(３)
のように、表わされる。この式（３）を温度Ｔで微分すると、次式（４）
δｇｍ／δＴ＝(W/L)*(ＶGS-Ｖth) *(1+λＶDS)*δβ/δT
−β*(W/L)* (1+λＶDS)*δＶth/δT
＝(W/L)*(1+λＶDS)*{(ＶGS-Ｖth) *δβ/δT-β*δVth/δT}……(４)
が得られる。この式から、δｇｍ／δＴ＝０とするには、
(ＶGS-Ｖth) *δβ/δＴ＝β*Ｖth/δＴ ……(５)
とすればよいことが分かる。
そこで、式（５）を式（２）に代入して、バイアス電流に要求される温度特性を求めると、次式（６）
δIbias/δT＝(W/L)*(1+λＶDS)*{(1/2)*β*(ＶGS-Ｖth) *δVth/δT
−β*(ＶGS-Ｖth)*δＶth /δT｝
＝−(1/2)*(W/L)*β*(ＶGS-Ｖth)* (1+λＶDS)*δVth/δT
＝−{Ｉbias／(ＶGS-Ｖth)}*δＶth／δＴ ……(６)
が得られる。これを変形すると、
(δIbias/Ｉbias)／δＴ＝{−１／(ＶGS-Ｖth)}*δＶth／δＴ ……(７)
となる。一般に、δＶth／δＴ≒−２ｍＶ／degＣ、ＶGS−Ｖth＞０であるので、これを式（７）に入れると、
(δIbias/Ｉbias)／δＴ≒−２ｍＶ／degＣ／(ＶGS-Ｖth)＞０
となる。これより、増幅回路２２２と検波回路２２３のバイアス電流Ｉbias1，Ｉbias2には正の温度特性を持たせればよいことが分かる。
図８の実施例では、バイアス電流発生回路２２５内の抵抗Ｒ１１と直列に接続されたダイオードＤ１を設け、ダイオードの順方向電圧の負の温度特性を利用することにより、バイアス電流Ｉbias1，Ｉbias2に正の温度特性を持たせるようにしている。具体的には、温度が高くなるとダイオードＤ１の順方向電圧が小さくなり、オペアンプＯＰ１がトランジスタＱ１１のドレイン電圧を一定に保持させるべく抵抗Ｒ１１に流れる電流を増加させる。すると、Ｑ１１のゲート電圧が低くなってＱ１２，Ｑ１３の電流が増加して、増幅回路２２２と検波回路２２３に供給されるバイアス電流Ｉbias1，Ｉbias2が増加される。
一方、高周波信号ＲＦｉｎを直接検波する検波回路２２４は、バイアス電流発生回路２２５から供給されるバイアス電流Ｉbias0を電圧に変換するダイオード接続のトランジスタＱ２および容量Ｃ１５と、検波用トランジスタＱ３と、温度補償回路２２４ａとからなる。検波用トランジスタＱ３はソースが接地されており、Ｑ２により変換された電圧が動作点を与えるバイアス電圧として抵抗Ｒ１９を介してＱ３のゲート端子に印加される一方、このトランジスタＱ３のゲート端子に直流カット用の容量Ｃ１４を介して高周波信号ＲＦｉｎが入力されている。
トランジスタＱ３のゲート端子に印加されるバイアス電圧はＱ３のしきい値電圧の近傍に設定されている。トランジスタＱ３は、マルチ検波回路２２３のトランジスタＱ３１〜Ｑ３３と動作点が若干異なるのみでその動作は上述したＱ３１〜Ｑ３３の動作と同じであり、Ｂ級増幅を行なうことで高周波信号ＲＦｉｎを検波する。トランジスタＱ２のゲート端子と接地点との間に接続された容量Ｃ１５は、高周波信号ＲＦｉｎがトランジスタＱ２のゲート端子側に回り込んでドレイン電流を変動させ動作点が変動するのを防止する働きがある。
図９には、前記検波回路２２４に設けられる温度補償回路２２４ａの具体的な回路例が示されている。温度補償回路２２４ａは、定電圧回路２２５ａにより生成された定電圧Ｖｃ２を抵抗分割する２組の直列抵抗Ｒ４１，Ｒ４２およびＲ４３，Ｒ４４と、分割された電圧をゲートに受けるトランジスタＱ４１，Ｑ４２と、Ｑ４１，Ｑ４２のソース電圧をゲートに受けるトランジスタＱ４３，Ｑ４４と、Ｑ４４と直列に接続された負荷トランジスタＱ４５からなる差動段を有する。そして、この差動段のトランジスタＱ４３，Ｑ４４の共通ソースに検波回路２２４の検波用トランジスタＱ３のドレインが接続され、高周波信号ＲＦｉｎを検波することでＱ３に流される電流はＱ４３，Ｑ４４に分配され、このうちＱ４４に流される電流がＱ４５によって電圧に変換される。
また、温度補償回路２２４ａには、負荷トランジスタＱ４５とカレントミラー接続されたトランジスタＱ４６と、Ｑ４６と直列に接続されたトランジスタＱ４７、Ｑ４７とカレントミラー接続されたトランジスタＱ４８が設けられている。これにより、Ｑ４４に流される電流が２つのカレントミラーＱ４５，Ｑ４６とＱ４７，Ｑ４８で転写されて検波電流Ｉdet4として出力される。図９の実施例の温度補償回路２２４ａでは、抵抗Ｒ４２と直列に接続されたダイオードＤ２を設けることにより、出力検波電流Ｉdet4に正の温度特性を持たせるようにしている。
具体的には、ある温度で検波用トランジスタＱ３のドレイン電流が差動トランジスタＱ４３，Ｑ４４に等しく分配されていると仮定すると、チップ温度がその温度よりも高くなるとダイオードＤ２の順方向電圧が小さくなり、抵抗Ｒ４１，Ｒ４２に流れる電流が増加する。すると、Ｑ４１のゲート電圧が低くなってＱ４１の電流が増加し、Ｑ４３のゲート電圧が低くなってＱ４３の電流が減少、Ｑ４４の電流が増加し、この結果、出力検波電流Ｉdet4が増加する。チップ温度が下がると、上記とは逆の動作により出力検波電流Ｉdet4が減少する。
図１０は、前記実施例の高周波電力増幅用モジュールを使用した無線通信システムの一例の概略構成を示す。
図１０において、ＡＮＴは信号電波の送受信用アンテナ、１１０はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変復調やＥＤＧＥモードのＰＳＫ変復調を行なうことができる変復調回路を有する半導体集積回路化された高周波信号処理回路（以下、ベースバンドＩＣと称する）である。ベースバンドＩＣ１１０は、送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理したりする回路も有する。このベースバンドＩＣ１１０と、受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２と、送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２と、受信信号から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などが１つのパッケージに実装されて１つの電子部品として構成されている。ロウノイズアンプＬＮＡ１，ＬＮＡ２は、ベースバンドＩＣ１１０に内蔵させることも可能である。
ベースバンドＩＣ１１０には、ＧＳＭとＤＣＳの送信信号をそれぞれアップンコンバートするミキサTx‐MIX1，Tx-MIX2、ＧＳＭとＤＣＳの受信信号をそれぞれダウンコンバートするミキサRx‐MIX1，Rx-MIX2が設けられている。また、ベースバンドＩＣ１１０には、これらのミキサで送信信号や受信信号とミキシングされる発振信号を発生する発振器ＶＣＯ１〜ＶＣＯ４や、ＧＳＭとＤＣＳの送信信号をそれぞれ増幅する可変利得アンプＧＣＡ１，ＧＣＡ２が設けられている。
また、図１０において、２００はベースバンドＩＣ１１０から供給される高周波の送信信号を増幅する高周波電力増幅回路２１０ａ，２１０ｂや出力電力検出回路２２０、バイアス生成回路２３１、誤差アンプ２３４等を含む前記実施例のＲＦパワーモジュールである。また、３００は、送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦ１，ＬＰＦ２、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。
図１０に示されているように、この実施例では、ベースバンドＩＣ１１０からＲＦパワーモジュール２００に対してＧＳＭかＤＣＳかを示すモード制御信号Ｖbandと出力レベル指示信号Ｖrampと出力電力検出回路２２０の電源電圧Ｖtxbが供給される。すると、バイアス生成回路２３１は、制御信号Ｖbandに基づいて、モードに応じたバイアス電流を生成し高周波電力増幅回路２１０ａまたは２１０ｂのいずれかに供給する。また、出力レベル指示信号Ｖrampに基づいて、出力電力検出回路２２０、誤差アンプ２３４、バイアス生成回路２３１による出力電力のフィードバック制御を行なう。
ただし、本発明はこのようなシステムに限定されるものでない。例えば出力電力検出回路２２０の検出電圧ＶDETをチップ外部へ出力する端子と、バイアス生成回路２３１のバイアス電圧をチップ外部から受ける端子を設ける。そして、高周波電力増幅回路２１０の前段のベースバンドＩＣ１１０で出力レベル指示信号Ｖrampと検出電圧ＶDETに応じて出力する高周波信号の振幅制御を行なうシステムに利用することも可能である。
図１１には前記出力電力検出回路２２０の第２の実施例の概略構成が示されている。なお、図１１において図２と同一の回路および同一の素子には同一の符号を付して、重複した説明は省略する。
第２の実施例の出力電力検出回路２２０は、図１１に示されているように、方向性電力結合器（出力抽出手段）としてのカプラ２２１により高周波電力増幅回路２１０の出力から取り出された高周波信号ＲＦｉｎを、増幅回路を通さずに検波する第１の検波回路２２４の入力側に、アッテネータ２２９を設けたものである。それ以外は第１の実施例と同一の構成とすることができる。
ここで、アッテネータ２２９を設けた理由を説明する。例えば第１の実施例におけるカプラ２２１のカップリングロスが２０ｄＢであるとして第１検波回路２２４および第２の検波回路２２３のダイナミックレンジが設計されていた場合に、カプラの反射波特性等を向上させるために使用するカプラ２２１の形状やサイズ等が変わり、カップリングロスとして例えば１５ｄＢのものに変更されたとする。すると、そのままでは検波回路のダイナミックレンジが狭くなってしまい、出力が最大パワーに達しないおそれがある。
そこで、本実施例のように、検波回路２２４の入力側にアッテネータ２２９を設け、このアッテネータ２２９は５ｄＢの減衰率を有するように設定する。これにより、図１１の第１の検波回路２２４の入力は第１の実施例の場合と同じレベルになり、カプラがカップリングロス２０ｄＢのものから１５ｄＢのものに変更されたとしても、第１の検波回路２２４の出力は第１の実施例と同じレベルになる。その結果、検波回路のゲイン等を変えることなくダイナミックレンジが狭くなるのを回避することができる。
なお、第２の検波回路２２３へもアッテネータ２２９で減衰された高周波信号ＲＦｉｎを入力させる方式が考えられるが、第２の検波回路２２３は低パワー領域の高周波信号ＲＦｉｎを検波するものであるため、そのようにすると検波感度が低下してしまうおそれがある。本実施例では、アッテネータ２２９で減衰された高周波信号ＲＦｉｎを第１の検波回路２２４へのみ入力させているため、低パワー領域の検波感度を低下させることなくダイナミックレンジを広げることができる。
図１１の出力電力検出回路２２０における第２の検波回路２２３は、第１の実施例と同様に、３個の検波段を有するマルチ検波回路からなり、前段にはカプラ２２１により取り出された高周波信号ＲＦｉｎを増幅する多段増幅回路２２２が設けられている。そして、第１の検波回路２２４の出力電流Ｉdet4と第２の検波回路２２３の出力電流Ｉadd（＝Ｉdet1＋Ｉdet2＋Ｉdet3）とが合成されて、電流−電圧変換回路２２６に流されて電圧に変換される。この変換された電圧Ｖdetがディファレンシャルアンプ（減算回路）２２７に供給され、第２の検波回路２２３のバイアス電圧Ｖdet_refとの電位差に応じた電圧が検波出力ＶDETとして誤差アンプ２３４へ出力され、誤差アンプ２３４の出力Ｖapcに応じてパワーアンプ２１０のゲインが制御される。その結果、所望の出力電力制御が可能になる。
図１２には、第１の実施例の出力電力検出回路２２０を使用したシステムすなわち図１１においてアッテネータ２２９を省略した回路を用いたものおいて、カプラ２２１のカップリングロスＡＴＴを１１ｄＢから２７ｄＢまで４ｄＢおきに変化させて、出力制御電圧Ｖrampに対する出力電力Ｐoutの変化をシミュレーションによって求めた結果を示す。図１２より、カプラ２２１のカップリングロスＡＴＴが１５ｄＢ以下では、出力制御電圧Ｖrampをその最大電圧Ｖmaxである２Ｖに設定したときに、出力電力Ｐoutが最大出力レベルＰmaxである３２ｄＢｍに達しないことが分かる。
第２の実施例の出力電力検出回路では、アッテネータ２２９が設けられているため、カプラ２２１の変更によってカップリングロスＡＴＴが変化したとしても、アッテネータ２２９の減衰率を調整することで、出力電力Ｐoutが例えば３２ｄＢｍのような最大出力レベルＰmaxに達しなくなるような不具合が生じるのを回避できるようになる。
図１３には第２の実施例の出力電力検出回路２２０の具体的な回路例が示されている。なお、図１３において図２と同一の回路および同一の素子には同一の符号を付して、重複した説明は省略する。また、図１３に示されている素子および回路は、定電圧源ＶTXBを除きすべて単結晶シリコンのような１個の半導体チップ上に形成されている。
図１３の回路においては、アッテネータ２２９が、第１検波回路２２４の入力端子と接地点との間に接続された容量素子ＣATTにより構成されている。しかも、この実施例では、予め複数の容量素子ＣATT1〜ＣATTnを半導体チップ上に形成しておいて、マスタスライスによるアルミニウム配線の形成の有無によって、接続する素子を選択できるように構成されている。容量素子ＣATT1〜ＣATTnはそれぞれ同一の容量値でも良いし、異なる容量値を有するものでも良い。ちなみに、第１検波回路２２４が図８のような回路構成を有する場合、アッテネート容量ＣATTはＭＯＳＦＥＴ Ｑ３のゲート端子と抵抗Ｒ１９との接続ノードＮ１と接地点との間に接続される。

図１４には、一例として入力容量Ｃ１４が２ｐＦに設定され、アッテネート容量ＣATTとして０ｐＦ，０．５ｐＦ，１ｐＦ，１．５ｐＦ，２ｐＦをそれぞれ選択した場合に、入力高周波信号ＲＦｉｎのレベルと検波出力電流Ｉdet4およびＩadd(=Ｉdet1+Ｉdet2+Ｉdet3）との関係を、シミュレーションによって調べた結果を示す。図１４より、アッテネート容量ＣATTを大きくするほど検波出力電流Ｉdet4が少なくなることが分かる。また、当然のことであるが、第２検波回路２２３の検波出力電流Ｉaddは、ＣATTの大小にかかわらず同一である。
また、図１５には、同様な条件において、アッテネート容量ＣATTとして０ｐＦ，０．５ｐＦ，１ｐＦ，１．５ｐＦ，２ｐＦをそれぞれ選択した場合に、入力高周波信号ＲＦｉｎのレベルと検波回路２２０の出力電圧Ｖdetとの関係を、シミュレーションによって調べた結果を示す。さらに、図１６には、同様な条件で、カプラ２２１としてカップリングロスが１９ｄＢのものを使用した場合において、アッテネート容量ＣATTとして０ｐＦ，０．５ｐＦ，１ｐＦ，１．５ｐＦ，２ｐＦをそれぞれ選択した場合における、出力制御電圧Ｖrampのレベルとパワーアンプ２１０の出力電力Ｐoutとの関係を示す。
図１５より、アッテネート容量ＣATTを大きくするほど検波出力電圧Ｖdetが小さくなって最大検波出力電圧Ｖdet_maxに達するＲＦｉｎのレベルが高くなり、ダイナミックレンジが広くなることが分かる。また、図１６より、アッテネート容量ＣATTを大きくするほど同一Ｖrampに対する出力電力Ｐoutが高くなり、出力制御電圧Ｖrampをその最大電圧Ｖmaxである２Ｖに設定したときに、出力電力Ｐoutが最大出力レベルＰmaxである３２ｄＢｍに達するようにするには、ＣATTを１ｐＦ以上に設定する必要があることが分かる。
図１８には第２の実施例の出力電力検出回路２２０の変形例が示されている。図１８の回路においては、入力高周波信号ＲＦｉｎの入力端子と第１検波回路２２４の入力端子との間に、入力容量Ｃ１４と直列に接続された抵抗素子ＲATTによってアッテネータ２２９が構成されている。アッテネータ２２９以外は図１３の実施例と同じであるので、詳しい回路の図示は省略する。
この具体例でも、アッテネータ２２９を構成する素子として予め複数の抵抗素子ＲATT1〜ＲATTnを半導体チップ上に形成しておいて、マスタスライスによるアルミニウム配線の形成の有無によって、接続する素子を選択できるように構成されている。ＲATT1〜ＲATTnはそれぞれ同一の抵抗値を有する抵抗素子でも良いし、異なる抵抗値を有する抵抗素子でも良い。
さらに、マスタスライスによるアルミニウム配線の形成の有無により接続する抵抗素子ＲATT1〜ＲATTnは、入力容量Ｃ１４と第１検波回路２２４の入力端子との間でなく、図１３の容量素子と同様に第１検波回路２２４の入力端子と接地点との間に接続しても良い。その場合、入力容量Ｃ１４と第１検波回路２２４の入力端子との間には固定抵抗を設けておくのが望ましい。
図１７には、一例として入力容量Ｃ１４が５ｐＦに設定され、アッテネート抵抗ＲATTとして２．２５ｋΩ，１．８ｋΩ，１．３５ｋΩ，１．２ｋΩ，０．９ｋΩをそれぞれ選択した場合に、入力高周波信号ＲＦｉｎのレベルと検波回路２２０の出力電圧Ｖdetとの関係を、シミュレーションによって調べた結果を示す。図１７より、アッテネート抵抗ＲATTを大きくするほど検波出力電圧Ｖdetが小さくなって最大検波出力電圧Ｖdet_maxに達するＲＦｉｎのレベルが高くなり、ダイナミックレンジが広くなることが分かる。
なお、図１３にはアッテネータ２２９として容量素子を使用した例を、また図１８にはアッテネータ２２９として抵抗素子を使用した例をそれぞれ示したが、容量素子と抵抗素子を組み合わせたアッテネータを使用できることはいうまでもない。容量と抵抗を組み合わせたアッテネータの場合、一方の端子が接地点に接続されたアッテネート容量の他方の端子は、例えばマスタスライスによる配線で、図１８のアッテネート抵抗ＲATTと検波段ＤＥＴ４の入力端子との接続ノードＮ２に接続される。
また、回路の動作上からは、容量素子ＣATT1〜ＣATTnや抵抗素子ＲATT1〜ＲATTnとして外付けの素子を使用することも可能であるが、外付け素子を使用すると部品点数が増加し装置を小型、低コスト化する上で不利となる。よって、上記実施例のようにアッテネート容量やアッテネート抵抗としてオンチップの素子を使用することは、携帯電話機を構成するパワーモジュールにとって極めて重要なことである。

さらに、上記実施例では、マスタスライスによるアルミニウム配線の形成の有無により容量素子ＣATT1〜ＣATTnや抵抗素子ＲATT1〜ＲATTnを選択的に接続しているが、素子の接続の仕方はこれに限定されるものではない。
例えば図１９のように、容量素子ＣATT1〜ＣATTnまたは抵抗素子ＲATT1〜ＲATTnにそれぞれ接続されたボンディングパッドＰ１１〜Ｐ１ｎと、これらのパッドにそれぞれ近接して配置され第１検波回路２２４の入力端子に接続されているボンディングパッドＰ２１〜Ｐ２ｎとを設ける。そして近接する２つのパッドの境界にボンディングボールＢＢを形成することで、パッド間の電気的接続を行なういわゆるボンディングオプションで容量素子ＣATT1〜ＣATTnや抵抗素子ＲATT1〜ＲATTnを選択的に接続するように構成しても良い。ただし、マスタスライスによる接続の方がチップサイズの低減にとっては有利である。
図２０には第２の実施例の出力電力検出回路２２０の他の具体的な回路例が示されている。図２０の回路は、容量素子ＣATT1〜ＣATTnとそれぞれ直列に接続されたスイッチＭＯＳＦＥＴ ＳＷ１〜ＳＷｎと、これらのスイッチをオンオフ制御するコードを保持するレジスタＲＥＧとを設けて、スイッチのオン、オフ状態で接続する容量素子を選択できるように構成されている。ここで、スイッチＭＯＳＦＥＴ ＳＷ１〜ＳＷｎには、一般的なＭＯＳＦＥＴを用いてもよいしＬＤＭＯＳを用いても良い。レジスタＲＥＧは、揮発性のものでもよいし不揮発性のものでもよい。
レジスタＲＥＧとして揮発性のものを使用する場合には、その設定は、図１０で説明したベースバンドＩＣからの指示によって行なうようにされる。図１に示されているＲＦパワーモジュールのように、ＧＳＭ用の高周波電力増幅回路２１０ａおよびＤＣＳ用の高周波電力増幅回路２１０ｂが設けられ、出力電力検出回路２２０がＧＳＭとＤＣＳで共用されるように構成されているモジュールにあっては、ＧＳＭとＤＣＳとでカプラＣＰＬの特性が異なる。よって、ＧＳＭモードかＤＣＳモードかでアッテネータ２２９の減衰量を変えた方が、制御特性が向上する。
従って、アッテネータ２２９を、図２０のように容量素子ＣATT1〜ＣATTnとそれぞれ直列に接続されたスイッチＭＯＳＦＥＴ ＳＷ１〜ＳＷｎとで構成していおいて、ベースバンドＩＣからの指示で接続される容量素子を切り替えて減衰量を変えられるようにすると、ＲＦパワーモジュールの機能をより高めることができる。
なお、スイッチＭＯＳＦＥＴ ＳＷ１〜ＳＷｎの接続位置は、容量素子ＣATT1〜ＣATTnと接地点との間ではなく、容量素子ＣATT1〜ＣATTnと第１検波回路２２４の入力端子との間とすることも可能であるが、電位的には接地点側の方が望ましい。アッテネータ２２９を容量素子でなく抵抗素子とスイッチ素子とで構成する場合も同様である。さらに、上記実施例では、アッテネータ２２９を設けて使用するカプラの特性に応じてアッテネータ２２９の減衰量を変えるようにしているが、アッテネータ２２９の減衰量を変える代わりにカプラの特性に応じて第１検波回路２２３のゲインを変えるように構成しても良い。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、高周波電力増幅部の増幅用トランジスタＱａ１〜Ｑａ３，バイアス用Ｑｂ１〜Ｑｂ３にＬＤＭＯＳを用いているとしたが、通常のＭＯＳＦＥＴやバイポーラ・トランジスタ、ＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いることも可能である。
また、前記実施例では、検波電圧Ｖdetから検波回路での直流バイアス電圧Ｖdet_refを引いた電圧を検出電圧ＶDETとして出力する回路として２つのオペアンプをシリーズに接続したディファレンシャルアンプを用いているが、１つのオペアンプに入力抵抗を介して演算させたい電圧を入力させるように構成した減算回路を用いるようにしても良い。
さらに、前記実施例では、多段構成の増幅回路２２２として、３段構成の増幅回路が用いられているが、これに限定されるものでなく、２段構成あるいは４段以上の構成の増幅回路を用いても良い。また、実施例では、多段構成の増幅回路２２２を各々ソース接地されたＭＯＳＦＥＴ（Ｑ２１〜Ｑ２４）により構成したが、例えば高周波電力増幅回路の増幅用素子がバイポーラ・トランジスタにより構成されるような場合にはエミッタ接地されたバイポーラ・トランジスタにより構成するようにしても良い。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に用いられるＲＦパワーモジュールに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮを構成するＲＦパワーモジュールなどにも利用することができる。
図１は、本発明に係る高周波電力増幅器（ＲＦパワーモジュール）の一実施例を示すブロック図である。 図２は、出力電力検出回路の一実施例を示す回路構成図である。 図３は、実施例のＲＦパワーモジュールにおける出力電力Ｐoutとマルチ検波回路の検波電流Ｉdet1，Ｉdet2，Ｉdet3との関係を示すグラフである。 図４は、実施例のＲＦパワーモジュールにおける出力電力Ｐoutとマルチ検波回路の合成出力電流ＩaddとＲＦｉｎ信号の検波回路の出力電流Ｉdet4およびそれらを合成した電流Ｉdetとの関係を示すグラフである。 図５（Ａ）〜（Ｃ）は、マルチ検波回路の前段の多段構成の増幅回路の変形例を示す回路構成図である。 図６は、実施例のＲＦパワーモジュールにおける出力電力Ｐoutと電力検出回路の検出電圧ＶDET等との関係を示すグラフである。 図７は、実施例を適用した場合と適用しない場合における出力電力検波回路の検波感度と出力電力Ｐoutとの関係を示すグラフである。 図８は、図２の出力電力検出回路における多段構成の増幅回路とマルチ検波回路とＲＦｉｎ信号の検波回路を、素子レベルで現した回路例を示す回路図である。 図９は、実施例の出力電力検出回路におけるＲＦｉｎ信号の検波回路に設けられた温度補償回路を、素子レベルで現した回路例を示す回路図である。 図１０は、実施例のＲＦパワーモジュールを使用した無線通信システムの一例の概略構成を示すブロック図である。 図１１は、出力電力検出回路の第２の実施例の概略構成を示す回路構成図である。 図１２は、第１の実施例の出力電力検出回路を使用したシステムについて、カプラのカップリングロスＡＴＴを１１ｄＢから２７ｄＢまで４ｄＢおきに変化させて、出力制御電圧Ｖrampに対する出力電力Ｐoutの変化をシミュレーションによって求めた結果を示すグラフである。 図１３は、第２の実施例の出力電力検出回路の具体的な回路例を示す回路図である。 図１４は、図１３の回路においてアッテネート容量ＣATTとして０ｐＦ，０．５ｐＦ，１ｐＦ，１．５ｐＦ，２ｐＦをそれぞれ選択した場合に、入力高周波信号ＲＦｉｎのレベルと検波出力電流Ｉdet4およびＩadd(=Ｉdet1+Ｉdet2+Ｉdet3）との関係を、シミュレーションによって調べた結果を示すグラフである。 図１５は、図１３の回路においてアッテネート容量ＣATTとして０ｐＦ，０．５ｐＦ，１ｐＦ，１．５ｐＦ，２ｐＦをそれぞれ選択した場合に、入力高周波信号ＲＦｉｎのレベルと検波回路の出力電圧Ｖdetとの関係を、シミュレーションによって調べた結果を示すグラフである。 図１６は、図１３の回路においてカプラとしてカップリングロスが１９ｄＢのものを使用し、アッテネート容量ＣATTとして０ｐＦ，０．５ｐＦ，１ｐＦ，１．５ｐＦ，２ｐＦをそれぞれ選択した場合に、出力制御電圧Ｖrampのレベルとパワーアンプの出力電力Ｐoutとの関係をシミュレーションによって調べた結果を示すグラフである。 図１７は、図１８の回路においてアッテネート抵抗ＲATTとして２．２５ｋΩ，１．８ｋΩ，１．３５ｋΩ，１．２ｋΩ，０．９ｋΩをそれぞれ選択した場合に、入力高周波信号ＲＦｉｎのレベルと検波回路の出力電圧Ｖdetとの関係を、シミュレーションによって調べた結果を示すグラフである。 図１８は、第２の実施例の出力電力検出回路の変形例を示す回路図である。 図１９は、第２の実施例の出力電力検出回路の他の変形例を示す説明図である。 図２０は、第２の実施例の出力電力検出回路の他の具体的な回路例を示す回路図である。
符号の説明
１００ ＲＦデバイス
１１０ ベースバンド回路
２００ ＲＦパワーモジュール
２１０ 高周波電力増幅回路
２２０ 出力電力検出回路
２２１ 出力抽出手段
２２２ 多段構成の増幅回路
２２３ マルチ検波回路
２２４ 検波回路
２２５ バイアス電流発生回路
２２６ 電圧−電流変換回路
２２７ ディファレンシャルアンプ（減算回路）
２２９ アッテネータ
２３０ 出力電力制御回路
２３１ バイアス生成回路
２３４ 誤差アンプ
３００ フロントエンド・モジュール
ＣＰＬ カプラ
ＡＮＴ 送受信用アンテナ
ＬＰＦ ロウパスフィルタ
ＬＮＡ ロウノイズ・アンプ
ＧＣＡ 可変利得アンプ

Claims (20)

  1. 増幅用素子を含み高周波の送信信号を増幅する高周波電力増幅回路と、該高周波電力増幅回路の出力電力の大きさを検出する出力電力検出回路とを備え、前記出力電力検出回路の出力と出力レベルを指示する制御信号とに基づいて前記高周波電力増幅回路のゲインを制御する高周波電力増幅用電子部品であって、
    前記出力電力検出回路は、出力抽出手段により前記高周波電力増幅回路の出力から取り出された交流成分を検波する第１検波回路と、前記出力抽出手段により前記高周波電力増幅回路の出力から取り出された交流成分を増幅する多段構成の増幅回路と、該増幅回路の各増幅段の出力を検波する複数の検波段からなる第２検波回路とを備え、前記第１検波回路の出力と前記第２検波回路の出力を合成して出力し、前記第１検波回路と前記複数の検波段はそれぞれ異なる有効検波範囲を有し互いの有効検波範囲がオーバーラップするように設定されていることを特徴とする高周波電力増幅用電子部品。
  2. 増幅用素子を含み高周波の送信信号を増幅する高周波電力増幅回路と、該高周波電力増幅回路の出力電力の大きさを検出する出力電力検出回路とを備え、前記出力電力検出回路の出力と出力レベルを指示する制御信号とに基づいて前記高周波電力増幅回路のゲインを制御する高周波電力増幅用電子部品であって、
    前記出力電力検出回路は、出力抽出手段により前記高周波電力増幅回路の出力から取り出された交流成分を検波する第１検波回路と、前記出力抽出手段により前記高周波電力増幅回路の出力から取り出された交流成分を増幅する多段構成の増幅回路と、該増幅回路の各増幅段の出力を検波する複数の検波段からなる第２検波回路とを備え、前記高周波電力増幅回路の出力電力が次第に増加するように制御された場合、前記第２検波回路は前記複数の検波段のうち前記増幅回路の最終の増幅段に対応した検波段の出力が最初に飽和し、前記複数の検波段のうち前記増幅回路の先頭の増幅段に対応した検波段の出力が最後に飽和するように構成されていることを特徴とする高周波電力増幅用電子部品。
  3. 前記第１検波回路および前記第２検波回路の各検波段はソース接地された電界効果型トランジスタにより構成され、それぞれのゲート端子に検波すべき交流信号が入力されると共に所定の直流バイアス電圧が印加されている請求項１または２に記載の高周波電力増幅用電子部品。
  4. 前記増幅回路の各増幅段はソース接地された電界効果型トランジスタにより構成され、それぞれのゲート端子に増幅すべき交流信号が入力されると共に所定の直流バイアス電圧が印加されている請求項３に記載の高周波電力増幅用電子部品。
  5. 前記第２検波回路の各段の検波用電界効果型トランジスタのゲート端子に印加されるバイアス電圧と前記増幅回路の各段の増幅用電界効果型トランジスタのゲート端子に印加されるバイアス電圧は、共通の回路により生成されたバイアス電流に基づいて生成されるように構成されている請求項４に記載の高周波電力増幅用電子部品。
  6. 前記第１検波回路の検波用電界効果型トランジスタのゲート端子に印加されるバイアス電圧は、前記共通の回路とは別個の設けられた回路により生成されたバイアス電流に基づいて生成されるように構成されている請求項５に記載の高周波電力増幅用電子部品。
  7. 前記共通の回路は、前記第２検波回路の検波出力に正の温度特性を与えるようなバイアス電流を生成する温度補償手段を備えることを特徴とする請求項５に記載の高周波電力増幅用電子部品。
  8. 前記第１検波回路の検波出力に正の温度特性を与える温度補償回路を備えることを特徴とする請求項６に記載の高周波電力増幅用電子部品。
  9. 前記増幅回路の最終段よりも前の増幅段には並列接続された複数の増幅段が設けられ、複数の増幅段のうち１つの増幅段の出力が次段の増幅段に入力され、他の１つの増幅段の出力が前記第２検波回路内の対応する検波段に入力されるように構成されている請求項１または２に記載の高周波電力増幅用電子部品。
  10. 前記出力電力検出回路の出力と前記制御信号とを比較してその差に応じた信号を出力する誤差増幅回路と、該誤差増幅回路の出力に応じて前記増幅用素子にバイアスを与えるバイアス生成回路とを備える請求項１または２に記載の高周波電力増幅用電子部品。
  11. 所定の周波数帯の第１の送信信号を増幅して出力する第１の高周波電力増幅回路と、前記第１の送信信号と異なる周波数帯の第２の送信信号を増幅して出力する第２の高周波電力増幅回路とを備え、
    前記出力電力検出回路、前記誤差増幅回路および前記バイアス生成回路は前記第１の高周波電力増幅回路と第２の高周波電力増幅回路に共通の回路として設けられていることを特徴とする請求項１０に記載の高周波電力増幅用電子部品。
  12. 請求項１〜１１のいずれかに記載の高周波電力増幅用電子部品と、該高周波電力増幅用電子部品により増幅されるべき送信信号を生成するベースバンド回路とを備えた無線通信装置であって、出力レベルを指示する前記制御信号は前記ベースバンド回路から前記高周波電力増幅用電子部品へ与えられるように構成されてなる無線通信装置。
  13. 増幅用素子を含み高周波の送信信号を増幅する高周波電力増幅回路と、該高周波電力増幅回路の出力電力の大きさを検出する出力電力検出回路とを備え、前記出力電力検出回路の出力と出力レベルを指示する制御信号とに基づいて前記高周波電力増幅回路のゲインを制御する高周波電力増幅用電子部品であって、
    前記出力電力検出回路は、
    方向性電力結合器により前記高周波電力増幅回路の出力から取り出された交流成分を検波する第１検波回路と、
    前記方向性電力結合器により前記高周波電力増幅回路の出力から取り出された交流成分を増幅する多段構成の増幅回路と、
    前記増幅回路の各増幅段の出力を検波する複数の検波段からなる第２検波回路と、を備え、
    前記第１検波回路の出力と前記第２検波回路の出力を合成して出力するように構成され、前記第１検波回路の入力側にはアッテネータを設けられていることを特徴とする高周波電力増幅用電子部品。
  14. 前記アッテネータは、前記第１検波回路の入力端子と定電位点との間に接続可能にされた複数の容量素子または複数の抵抗素子からなり、前記複数の容量素子または複数の抵抗素子は前記出力電力検出回路を構成する素子が形成されている半導体基板と同一の半導体基板に形成されているオンチップの素子であることを特徴とする請求項１３に記載の高周波電力増幅用電子部品。
  15. 前記複数の容量素子または複数の抵抗素子は、配線形成工程でマスタスライスにより形成される配線の有無によって前記第１検波回路の入力端子と定電位点との間に選択的に接続されることを特徴とする請求項１４に記載の高周波電力増幅用電子部品。
  16. 前記アッテネータは、前記第１検波回路と前記第２検波回路の共通の入力端子と前記第１検波回路の入力端子との間に容量素子と直列に接続可能にされた並列形態の複数の抵抗素子からなり、前記複数の抵抗素子は前記出力電力検出回路を構成する素子が形成されている半導体基板と同一の半導体基板に形成されているオンチップの素子であることを特徴とする請求項１３に記載の高周波電力増幅用電子部品。
  17. 前記アッテネータは、前記複数の容量素子または複数の抵抗素子と直列に接続された複数のスイッチ素子を備え、前記複数のスイッチ素子のオン、オフ状態に応じて前記第１検波回路の入力端子と定電位点との間に選択的に接続されることを特徴とする請求項１４に記載の高周波電力増幅用電子部品。
  18. 前記方向性電力結合器は、前記第１検波回路を構成する素子が形成されている半導体基板が実装される絶縁基板上に形成された配線パターンにより構成されるカップリング容量であることを特徴とする請求項１７に記載の高周波電力増幅用電子部品。
  19. 第１の周波数の送信信号を増幅する第１の高周波電力増幅回路と、前記第１の周波数と異なる第２の周波数の送信信号を増幅する第２の高周波電力増幅回路と、前記第１の高周波電力増幅回路の出力から交流成分を取り出す第１の方向性電力結合器と、前記第２の高周波電力増幅回路の出力から交流成分を取り出す第２の方向性電力結合器と、を備え、
    前記出力電力検出回路は、前記第１の電力結合器により取り出された交流成分と前記第２の方向性電力結合器により取り出された交流成分を検波する共通の回路として設けられ、前記アッテネータは、前記出力電力検出回路がいずれの方向性電力結合器により取り出された交流成分を検波するかに応じてオン状態にされるスイッチ素子が切り替えられることを特徴とする請求項１８に記載の高周波電力増幅用電子部品。
  20. 請求項１７〜１９のいずれかに記載の高周波電力増幅用電子部品と、該高周波電力増幅用電子部品により増幅されるべき送信信号を生成するベースバンド回路とを備えた無線通信装置であって、前記複数のスイッチ素子をそれぞれオン状態にするかオフ状態にするかを指示する制御情報が前記ベースバンド回路から前記高周波電力増幅用電子部品へ与えられるように構成されてなる無線通信装置。
JP2006052115A 2005-09-22 2006-02-28 高周波電力増幅用電子部品および無線通信装置 Pending JP2007116651A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006052115A JP2007116651A (ja) 2005-09-22 2006-02-28 高周波電力増幅用電子部品および無線通信装置
US11/524,380 US7738845B2 (en) 2005-09-22 2006-09-21 Electronic parts for high frequency power amplifier and wireless communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005274822 2005-09-22
JP2006052115A JP2007116651A (ja) 2005-09-22 2006-02-28 高周波電力増幅用電子部品および無線通信装置

Publications (1)

Publication Number Publication Date
JP2007116651A true JP2007116651A (ja) 2007-05-10

Family

ID=37884840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006052115A Pending JP2007116651A (ja) 2005-09-22 2006-02-28 高周波電力増幅用電子部品および無線通信装置

Country Status (2)

Country Link
US (1) US7738845B2 (ja)
JP (1) JP2007116651A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284034A (ja) * 2008-05-20 2009-12-03 Renesas Technology Corp Ｒｆ電力増幅器およびｒｆ電力増幅装置
US8102208B2 (en) 2009-06-30 2012-01-24 Kabushiki Kaisha Toshiba Signal amplifier
KR101502644B1 (ko) * 2007-08-31 2015-03-13 프리스케일 세미컨덕터, 인크. 적절한 상태 하에 신호 전력을 줄이는 제어 유닛을 갖는 ｒｆ 회로
KR101680221B1 (ko) 2015-06-19 2016-11-29 (주)에프씨아이 전력 검출기
JP2017147681A (ja) * 2016-02-19 2017-08-24 富士通フロンテック株式会社 無線送信装置及び方法
US11245373B2 (en) 2019-09-13 2022-02-08 Kabushiki Kaisha Toshiba Amplifier circuitry and method of amplification

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000663B2 (en) * 2006-12-14 2011-08-16 Panasonic Corporation Mode shift calibration in power amplifiers
US7583941B2 (en) * 2006-12-20 2009-09-01 Broadcom Corporation Apparatus and method to adjust and filter current DAC signals
JP5245459B2 (ja) * 2008-03-04 2013-07-24 富士通株式会社 無線端末装置及び送信電力制御方法
US8219049B2 (en) * 2008-03-31 2012-07-10 Javelin Semiconductor, Inc. Generating a process and temperature tracking bias voltage
US8344808B2 (en) 2008-03-31 2013-01-01 Javelin Semiconductor, Inc. Non-linear capacitance compensation
US8787850B2 (en) 2008-03-31 2014-07-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Compensating for non-linear capacitance effects in a power amplifier
US8255009B2 (en) * 2008-04-25 2012-08-28 Apple Inc. Radio frequency communications circuitry with power supply voltage and gain control
US8212541B2 (en) 2008-05-08 2012-07-03 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US8103226B2 (en) 2008-10-28 2012-01-24 Skyworks Solutions, Inc. Power amplifier saturation detection
US8331883B2 (en) * 2008-10-30 2012-12-11 Apple Inc. Electronic devices with calibrated radio frequency communications circuitry
EP2353219B1 (en) 2008-11-11 2018-05-02 Massachusetts Institute of Technology An asymmetric multilevel outphasing architecture for rf amplifiers
US7859333B2 (en) * 2009-02-03 2010-12-28 Triquint Semiconductor, Inc. Power amplifier with reconfigurable direct current coupling
US8165642B2 (en) * 2009-05-13 2012-04-24 Apple Inc. Electronic device with data-rate-dependent power amplifier bias
JP5267321B2 (ja) * 2009-05-18 2013-08-21 富士通株式会社 増幅器、送信装置および利得補償方法
US8688060B2 (en) * 2009-06-18 2014-04-01 Qualcomm Incorporated Detection circuit for overdrive conditions in a wireless device
US8264255B2 (en) * 2009-11-03 2012-09-11 Silicon Laboratories Inc. Radio frequency (RF) power detector suitable for use in automatic gain control (AGC)
CN101834625B (zh) * 2010-04-23 2012-03-21 华为技术有限公司 射频信号环回方法及室外单元
US8471550B2 (en) 2010-05-05 2013-06-25 Javelin Semiconductor Delivered power detection for power amplifiers and related systems and methods
US8487705B2 (en) 2010-05-26 2013-07-16 Triquint Semiconductor, Inc. Protection circuit for radio frequency power amplifier
KR101101545B1 (ko) 2010-06-11 2012-01-02 삼성전기주식회사 씨모스 전력 증폭장치 및 그 온도 보상 회로
JP5522733B2 (ja) * 2010-09-30 2014-06-18 株式会社ヨコオ ベースバンド増幅ユニット及びパルスレーダ装置
US10389235B2 (en) 2011-05-05 2019-08-20 Psemi Corporation Power converter
US8514016B2 (en) 2011-01-18 2013-08-20 Skyworks Solutions, Inc. Single die power amplifier with closed loop power control
CN108964442A (zh) 2011-05-05 2018-12-07 北极砂技术有限公司 用于电源转换的装置
US10680515B2 (en) 2011-05-05 2020-06-09 Psemi Corporation Power converters with modular stages
US9882471B2 (en) 2011-05-05 2018-01-30 Peregrine Semiconductor Corporation DC-DC converter with modular stages
CN103477558B (zh) * 2011-08-31 2016-04-06 株式会社村田制作所 半导体集成电路装置及高频功率放大器模块
US8538368B1 (en) * 2011-11-14 2013-09-17 Triquint Semiconductor, Inc. Dynamic power limiter circuit
JP5758795B2 (ja) * 2011-12-22 2015-08-05 ルネサスエレクトロニクス株式会社 無線通信装置
US8989683B2 (en) * 2012-03-27 2015-03-24 Bae Systems Information And Electronic Systems Integration Inc. Ultra-wideband high power amplifier architecture
US8824978B2 (en) 2012-10-30 2014-09-02 Eta Devices, Inc. RF amplifier architecture and related techniques
US9537456B2 (en) 2012-10-30 2017-01-03 Eta Devices, Inc. Asymmetric multilevel backoff amplifier with radio-frequency splitter
US9166536B2 (en) 2012-10-30 2015-10-20 Eta Devices, Inc. Transmitter architecture and related methods
US8829993B2 (en) 2012-10-30 2014-09-09 Eta Devices, Inc. Linearization circuits and methods for multilevel power amplifier systems
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US9660520B2 (en) 2013-04-09 2017-05-23 Massachusetts Institute Of Technology Method and apparatus to provide power conversion with high power factor
WO2015069516A1 (en) 2013-10-29 2015-05-14 Massachusetts Institute Of Technology Switched-capacitor split drive transformer power conversion circuit
TWI523442B (zh) * 2013-11-22 2016-02-21 Compensation Method of Power Amplification Unit for Radio Frequency Module
WO2016004427A1 (en) 2014-07-03 2016-01-07 Massachusetts Institute Of Technology High-frequency, high-density power factor correction conversion for universal input grid interface
US9768731B2 (en) 2014-07-23 2017-09-19 Eta Devices, Inc. Linearity and noise improvement for multilevel power amplifier systems using multi-pulse drain transitions
CN107110898B (zh) * 2014-12-22 2022-06-07 美高森美公司 对数线性功率检测器
US9979421B2 (en) 2015-03-02 2018-05-22 Eta Devices, Inc. Digital pre-distortion (DPD) training and calibration system and related techniques
KR102163048B1 (ko) * 2015-04-30 2020-10-08 삼성전기주식회사 전력 증폭기 및 전력 증폭기의 전류 제한 방법
US9933464B2 (en) * 2016-01-14 2018-04-03 Qualcomm Technologies International, Ltd. Power detector
CN105717354A (zh) * 2016-01-28 2016-06-29 宜确半导体（苏州）有限公司 一种功率检测电路及检测方法
US9774301B1 (en) * 2016-05-17 2017-09-26 Nxp Usa, Inc. Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
US9866179B1 (en) * 2017-04-05 2018-01-09 SiTune Corporation Multipath linear low noise amplifier
CN110031485B (zh) * 2019-04-30 2023-04-07 东北林业大学 一种树干内部蛀干害虫蛀道检测装置及其检测方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522061A (ja) * 1991-07-12 1993-01-29 Oki Electric Ind Co Ltd 出力電力検出回路
JPH05267582A (ja) * 1992-03-17 1993-10-15 Nec Yamagata Ltd 半導体ウェーハおよび半導体装置の製造方法
JPH06169228A (ja) * 1992-11-27 1994-06-14 Sanyo Electric Co Ltd 送信電力制御装置
JPH1155059A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 可変減衰器
JPH11174143A (ja) * 1997-12-11 1999-07-02 Mitsubishi Electric Corp ダイナミックレンジの制御方法及びその制御回路
WO1999037019A1 (en) * 1998-01-20 1999-07-22 T.I.F. Co., Ltd. Detector circuit
WO2003009481A1 (fr) * 2001-07-17 2003-01-30 Mitsubishi Denki Kabushiki Kaisha Unite de commande de la puissance d'emission
JP2004159123A (ja) * 2002-11-07 2004-06-03 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信システム
JP2004350121A (ja) * 2003-05-23 2004-12-09 Matsushita Electric Ind Co Ltd 検波回路
JP2005236479A (ja) * 2004-02-18 2005-09-02 Toyota Industries Corp Ｒｓｓｉ回路
JP2005244414A (ja) * 2004-02-25 2005-09-08 Renesas Technology Corp 無線通信システムおよび制御用半導体集積回路
JP2006013753A (ja) * 2004-06-24 2006-01-12 Renesas Technology Corp 無線通信システムおよび半導体集積回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852770A (en) * 1995-09-19 1998-12-22 Sanyo Electric Co., Ltd. Transmission power control device for a portable terminal
JPH11177444A (ja) * 1997-12-15 1999-07-02 Matsushita Electric Ind Co Ltd 送信電力制御装置及び方法
JP2001016116A (ja) * 1999-07-02 2001-01-19 Nec Corp 携帯無線機
FR2826205B1 (fr) * 2001-06-13 2003-12-05 Matra Nortel Communications Procede de modulation de l'amplitude d'un signal radiofrequence, et dispositif pour sa mise en oeuvre

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522061A (ja) * 1991-07-12 1993-01-29 Oki Electric Ind Co Ltd 出力電力検出回路
JPH05267582A (ja) * 1992-03-17 1993-10-15 Nec Yamagata Ltd 半導体ウェーハおよび半導体装置の製造方法
JPH06169228A (ja) * 1992-11-27 1994-06-14 Sanyo Electric Co Ltd 送信電力制御装置
JPH1155059A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 可変減衰器
JPH11174143A (ja) * 1997-12-11 1999-07-02 Mitsubishi Electric Corp ダイナミックレンジの制御方法及びその制御回路
WO1999037019A1 (en) * 1998-01-20 1999-07-22 T.I.F. Co., Ltd. Detector circuit
WO2003009481A1 (fr) * 2001-07-17 2003-01-30 Mitsubishi Denki Kabushiki Kaisha Unite de commande de la puissance d'emission
JP2004159123A (ja) * 2002-11-07 2004-06-03 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信システム
JP2004350121A (ja) * 2003-05-23 2004-12-09 Matsushita Electric Ind Co Ltd 検波回路
JP2005236479A (ja) * 2004-02-18 2005-09-02 Toyota Industries Corp Ｒｓｓｉ回路
JP2005244414A (ja) * 2004-02-25 2005-09-08 Renesas Technology Corp 無線通信システムおよび制御用半導体集積回路
JP2006013753A (ja) * 2004-06-24 2006-01-12 Renesas Technology Corp 無線通信システムおよび半導体集積回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502644B1 (ko) * 2007-08-31 2015-03-13 프리스케일 세미컨덕터, 인크. 적절한 상태 하에 신호 전력을 줄이는 제어 유닛을 갖는 ｒｆ 회로
JP2009284034A (ja) * 2008-05-20 2009-12-03 Renesas Technology Corp Ｒｆ電力増幅器およびｒｆ電力増幅装置
US8102208B2 (en) 2009-06-30 2012-01-24 Kabushiki Kaisha Toshiba Signal amplifier
KR101680221B1 (ko) 2015-06-19 2016-11-29 (주)에프씨아이 전력 검출기
JP2017147681A (ja) * 2016-02-19 2017-08-24 富士通フロンテック株式会社 無線送信装置及び方法
US11245373B2 (en) 2019-09-13 2022-02-08 Kabushiki Kaisha Toshiba Amplifier circuitry and method of amplification

Also Published As

Publication number Publication date
US7738845B2 (en) 2010-06-15
US20070066250A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
JP2007116651A (ja) 高周波電力増幅用電子部品および無線通信装置
JP4488309B2 (ja) 高周波電力増幅用電子部品
US7224228B2 (en) Semiconductor integrated circuit for high frequency power amplifier, electronic component for high frequency power amplifier, and radio communication system
US8005445B2 (en) RF power amplifying device and wireless communication terminal device
JP4683468B2 (ja) 高周波電力増幅回路
JP4614238B2 (ja) Ｒｆ電力増幅装置
US7411457B2 (en) Power amplifying semiconductor integrated circuit device for use in communication equipment
KR20050058306A (ko) 증폭장치
JP2004193846A (ja) 高周波電力増幅用電子部品および無線通信システム
JP2006094076A (ja) 高周波電力増幅回路および高周波電力増幅用電子部品
JP2006270670A (ja) 高周波電力増幅回路および高周波電力増幅用電子部品
JP2010041634A (ja) 高周波電力増幅器並びにそれを用いた高周波送信モジュール及び送受信モジュール
WO2021124613A1 (ja) 電力増幅回路
JP2009218996A (ja) Ｒｆ電力増幅装置
JP2007019784A (ja) 高周波電力増幅器および動作電圧制御回路
JP4632882B2 (ja) 高周波電力増幅器および無線通信装置
US7994860B2 (en) Electronic component for high frequency power amplification
US7368995B2 (en) Power amplifier with active bias circuit
US11323080B2 (en) Amplification circuit, radio-frequency front end circuit, and communication device
US6259323B1 (en) Gain control for low noise amplifier
US10892714B2 (en) Power amplifier circuit
JP2007013792A (ja) 高周波電力増幅用電子部品および無線通信装置
JP2003188653A (ja) 無線通信用電子部品および通信用半導体集積回路
JP2006094075A (ja) 高周波電力増幅用半導体集積回路およびこれを搭載した電子部品
US20220416728A1 (en) Power amplifier circuit

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110210