JP3456074B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP3456074B2 JP3456074B2 JP29007095A JP29007095A JP3456074B2 JP 3456074 B2 JP3456074 B2 JP 3456074B2 JP 29007095 A JP29007095 A JP 29007095A JP 29007095 A JP29007095 A JP 29007095A JP 3456074 B2 JP3456074 B2 JP 3456074B2
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- power supply
- capacitance
- electrode
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧をさらに
低電圧に変換するダウンコンバータ等のＤＣ−ＤＣコン
バータに関するものである。
低電圧に変換するダウンコンバータ等のＤＣ−ＤＣコン
バータに関するものである。
【０００２】
【従来の技術】近年、チップ間およびチップ内小振幅転
送等、ＬＳＩ内部で電源電圧ＶCCと独立した低電圧（た
とえばＶCC／ｍ）電源への要求が高まっている。
送等、ＬＳＩ内部で電源電圧ＶCCと独立した低電圧（た
とえばＶCC／ｍ）電源への要求が高まっている。
【０００３】従来、この種の低電圧電源としては、一般
的に図５に示すようなシリーズレギュレータが用いられ
ている。このシリーズレギュレータは、図５に示すよう
に、反転入力（−）が定電圧Ｖ L の供給ラインに接続さ
れたオペアンプ１と、ゲートがオペアンプ１の出力に、
ソースが電源電圧ＶCCの供給ラインに、ドレインがオペ
アンプ１の非反転入力（＋）に接続されたｐチャネルＭ
ＯＳトランジスタ２により構成され、ノードＮ1から低
電圧ＶL を回路ブロック３に供給する。
的に図５に示すようなシリーズレギュレータが用いられ
ている。このシリーズレギュレータは、図５に示すよう
に、反転入力（−）が定電圧Ｖ L の供給ラインに接続さ
れたオペアンプ１と、ゲートがオペアンプ１の出力に、
ソースが電源電圧ＶCCの供給ラインに、ドレインがオペ
アンプ１の非反転入力（＋）に接続されたｐチャネルＭ
ＯＳトランジスタ２により構成され、ノードＮ1から低
電圧ＶL を回路ブロック３に供給する。
【０００４】ところで、上記シリーズレギュレータの電
力損失について考察すると、下記式で示すｐチャネルＭ
ＯＳトランジスタ２による損失ＰLSがある。
力損失について考察すると、下記式で示すｐチャネルＭ
ＯＳトランジスタ２による損失ＰLSがある。
【数１】
ＰLS＝（ＶCC−ＶL ）・ｉL …（１）
そして、ＶL ＜（ＶCC／２）のときは５０％以上の損失
となり、ＬＳＩの低消費電力化の大きな妨げとなってい
た。特に、ＶCC用外部電源として、リチウムイオン電池
を用いた場合、ＶCCの変動は大きく、その電力損失が問
題となっていた。
となり、ＬＳＩの低消費電力化の大きな妨げとなってい
た。特に、ＶCC用外部電源として、リチウムイオン電池
を用いた場合、ＶCCの変動は大きく、その電力損失が問
題となっていた。
【０００５】そこで、ドライバとしてのＭＯＳトランジ
スタを用いず、容量素子とスイッチ素子だけで構成した
所望の低電圧電源電位を得られるＤＣ−ＤＣコンバータ
が提案されている。
スタを用いず、容量素子とスイッチ素子だけで構成した
所望の低電圧電源電位を得られるＤＣ−ＤＣコンバータ
が提案されている。
【０００６】図６は、この従来提案されたＤＣ−ＤＣコ
ンバータの構成例を示す回路図である。図６に示すよう
に、このＤＣ−ＤＣコンバータ１０は、スイッチ回路１
１〜１３、キャパシタ２１〜２３により構成されてい
る。なお、スイッチ回路１１〜１３は、たとえばＭＯＳ
系トランジスタにより構成される。また、キャパシタ２
１，２２としては、容量が同一のものが用いられる。
ンバータの構成例を示す回路図である。図６に示すよう
に、このＤＣ−ＤＣコンバータ１０は、スイッチ回路１
１〜１３、キャパシタ２１〜２３により構成されてい
る。なお、スイッチ回路１１〜１３は、たとえばＭＯＳ
系トランジスタにより構成される。また、キャパシタ２
１，２２としては、容量が同一のものが用いられる。
【０００７】スイッチ回路１１の作動接点ａは電源電圧
ＶCCの供給ラインに接続され、作動接点ｂは出力ノード
ＮＤOUT に接続され、固定接点ｃがキャパシタ２１の一
方の電極に接続されている。スイッチ回路１２の作動接
点ａはスイッチ回路１３の作動接点ａに接続され、作動
接点ｂは接地され、固定接点ｃがキャパシタ２１の他方
の電極に接続されている。スイッチ回路１３の作動接点
ｂは出力ノードＮＤOUT に接続され、固定接点ｃがキャ
パシタ２２の一方の電極に接続されている。そして、キ
ャパシタ２２の他方の電極が接地されている。
ＶCCの供給ラインに接続され、作動接点ｂは出力ノード
ＮＤOUT に接続され、固定接点ｃがキャパシタ２１の一
方の電極に接続されている。スイッチ回路１２の作動接
点ａはスイッチ回路１３の作動接点ａに接続され、作動
接点ｂは接地され、固定接点ｃがキャパシタ２１の他方
の電極に接続されている。スイッチ回路１３の作動接点
ｂは出力ノードＮＤOUT に接続され、固定接点ｃがキャ
パシタ２２の一方の電極に接続されている。そして、キ
ャパシタ２２の他方の電極が接地されている。
【０００８】また、キャパシタ２３は、出力ノードＮＤ
OUT と接地ラインとの間に接続され、負荷電流ＩL によ
り出力ノードＮＤOUT の電圧落ちを抑制する安定化させ
るための安定化キャパシタである。なお、この安定化キ
ャパシタ２３は、出力電源ラインの寄生容量が大きい場
合には設ける必要はない。
OUT と接地ラインとの間に接続され、負荷電流ＩL によ
り出力ノードＮＤOUT の電圧落ちを抑制する安定化させ
るための安定化キャパシタである。なお、この安定化キ
ャパシタ２３は、出力電源ラインの寄生容量が大きい場
合には設ける必要はない。
【０００９】スイッチ回路１１，１２，１３は、クロッ
ク信号φがＶCCレベル（ハイレベル）のときは固定接点
ｃを作動接点ａに接続し、クロック信号φが接地レベル
（ローレベル）のときは固定接点ｃを作動接点ｂに接続
する。
ク信号φがＶCCレベル（ハイレベル）のときは固定接点
ｃを作動接点ａに接続し、クロック信号φが接地レベル
（ローレベル）のときは固定接点ｃを作動接点ｂに接続
する。
【００１０】このような構成において、クロック信号φ
がハイレベルの場合には、電源電圧ＶCCの供給ラインと
接地ラインとの間に、２つのキャパシタ２１，２２が直
列に接続され、各キャパシタ２１，２２に対する電荷の
充電が行われる。クロック信号φがローレベルの場合に
は、２つのキャパシタ２１，２２が並列に接続され、放
電が行われる。そして、キャパシタ２１，２２は容量が
同一のもので構成されていることから、上述した充放電
作用により、出力ノードＮＤOUT に現れる出力電圧Ｖａ
はＶCC／２となり、この低電圧ＶCC／２で動作する回路
ブロック３０に供給される。
がハイレベルの場合には、電源電圧ＶCCの供給ラインと
接地ラインとの間に、２つのキャパシタ２１，２２が直
列に接続され、各キャパシタ２１，２２に対する電荷の
充電が行われる。クロック信号φがローレベルの場合に
は、２つのキャパシタ２１，２２が並列に接続され、放
電が行われる。そして、キャパシタ２１，２２は容量が
同一のもので構成されていることから、上述した充放電
作用により、出力ノードＮＤOUT に現れる出力電圧Ｖａ
はＶCC／２となり、この低電圧ＶCC／２で動作する回路
ブロック３０に供給される。
【００１１】
【発明が解決しようとする課題】ところで、図６に示す
ダウンコンバータでは、ノードＮＤ１，ＮＤ２をそれぞ
れ電源電圧ＶCC、０．５ＶCCから０．５ＶCC、０Ｖに放
電するとき次式で示す電力Ｐｄが消費される。
ダウンコンバータでは、ノードＮＤ１，ＮＤ２をそれぞ
れ電源電圧ＶCC、０．５ＶCCから０．５ＶCC、０Ｖに放
電するとき次式で示す電力Ｐｄが消費される。
【００１２】
【数２】
Ｐｄ＝(1/2) ・（Ｃs1＋Ｃs2）・（ＶCC／２）2 ・（１／τ） …（２）
ここで、Ｃs1，Ｃs2はノードＮＤ１，ＮＤ２の寄生容量
である。
である。
【００１３】同様に、充電時も同量の電力が消費され、
結果として合計次式で示す電力Ｐが消費される。
結果として合計次式で示す電力Ｐが消費される。
【数３】
Ｐ＝(1/4) ・（Ｃs1＋Ｃs2）・（ＶCC／τ）2 …（３）
【００１４】しかし、上記（３）式で示す電力消費量で
は、ＬＳＩの低消費電力化の要求を十分に満足させるも
のではなく、さらに低い電力損失で安定な出力電圧を得
られるＤＣ−ＤＣコンバータの実現が望まれている。
は、ＬＳＩの低消費電力化の要求を十分に満足させるも
のではなく、さらに低い電力損失で安定な出力電圧を得
られるＤＣ−ＤＣコンバータの実現が望まれている。
【００１５】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、低い電力損失で安定な出力電圧
を得られるＤＣ−ＤＣコンバータを提供することにあ
る。
のであり、その目的は、低い電力損失で安定な出力電圧
を得られるＤＣ−ＤＣコンバータを提供することにあ
る。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数の容量素子を、外部電源と基準電源
間に直列に接続して充電した後、上記複数の容量素子を
出力ノードと上記基準電源間に並列に接続して放電させ
て外部電源電圧と基準電源電圧との間の値の出力電圧を
得るＤＣ−ＤＣコンバータであって、上記基準電源電圧
より高く上記外部電源電圧より低い電位用電源と、上記
複数の容量素子のうちの一つの容量素子の一方の電極と
上記外部電源または上記出力ノードを作動的に接続する
第１スイッチ回路と、上記一つの容量素子の他方の電極
と他の上記容量素子の一方の電極、上記低い電位用電
源、または上記基準電源とを作動的に接続する第２スイ
ッチ回路と、上記充電時は、上記第１スイッチ回路に上
記一つの容量素子の一方の電極を上記外部電源と接続さ
せ、上記第２スイッチ回路に上記他方の電極を上記他の
容量素子の一方の電極と接続させ、上記放電時は、上記
他の容量素子を上記出力ノードと上記基準電源間に並列
に接続させた状態で、上記第１スイッチ回路をオフにし
て、上記第２スイッチ回路に上記他方の電極を上記他の
容量素子の一方の電極に代えて上記低い電位用電源と接
続させ、上記第２スイッチ回路に上記一つの容量素子の
他方の電極を上記低い電位用電源に代えて上記基準電源
と接続させた後、上記第１スイッチ回路に上記一つの容
量素子の上記一方の電極を上記出力ノードと接続させて
放電を行わせる手段とを有する。また、上記一つの容量
素子の一方の電極と上記出力ノードを接続している第１
スイッチ回路をオフにし、上記第２スイッチ回路に上記
一つの容量素子の他方の電極を上記基準電源に代えて上
記低い電位用電源に接続させた後、上記第２スイッチ回
路をオフにして上記第１スイッチ回路に上記一つの容量
素子の一方の電極を上記外部電源に接続させて上記一つ
の容量素子の充電を行わせる手段を、さらに有する。
め、本発明は、複数の容量素子を、外部電源と基準電源
間に直列に接続して充電した後、上記複数の容量素子を
出力ノードと上記基準電源間に並列に接続して放電させ
て外部電源電圧と基準電源電圧との間の値の出力電圧を
得るＤＣ−ＤＣコンバータであって、上記基準電源電圧
より高く上記外部電源電圧より低い電位用電源と、上記
複数の容量素子のうちの一つの容量素子の一方の電極と
上記外部電源または上記出力ノードを作動的に接続する
第１スイッチ回路と、上記一つの容量素子の他方の電極
と他の上記容量素子の一方の電極、上記低い電位用電
源、または上記基準電源とを作動的に接続する第２スイ
ッチ回路と、上記充電時は、上記第１スイッチ回路に上
記一つの容量素子の一方の電極を上記外部電源と接続さ
せ、上記第２スイッチ回路に上記他方の電極を上記他の
容量素子の一方の電極と接続させ、上記放電時は、上記
他の容量素子を上記出力ノードと上記基準電源間に並列
に接続させた状態で、上記第１スイッチ回路をオフにし
て、上記第２スイッチ回路に上記他方の電極を上記他の
容量素子の一方の電極に代えて上記低い電位用電源と接
続させ、上記第２スイッチ回路に上記一つの容量素子の
他方の電極を上記低い電位用電源に代えて上記基準電源
と接続させた後、上記第１スイッチ回路に上記一つの容
量素子の上記一方の電極を上記出力ノードと接続させて
放電を行わせる手段とを有する。また、上記一つの容量
素子の一方の電極と上記出力ノードを接続している第１
スイッチ回路をオフにし、上記第２スイッチ回路に上記
一つの容量素子の他方の電極を上記基準電源に代えて上
記低い電位用電源に接続させた後、上記第２スイッチ回
路をオフにして上記第１スイッチ回路に上記一つの容量
素子の一方の電極を上記外部電源に接続させて上記一つ
の容量素子の充電を行わせる手段を、さらに有する。
【００１７】また、本発明のＤＣ−ＤＣコンバータは、
容量素子の直列接続と並列接続との切り換えがクロック
信号に基づいて行われる上記複数の容量素子の配列を少
なくとも２系統有し、少なくとも２系統に、逆相のクロ
ック信号が供給される。
容量素子の直列接続と並列接続との切り換えがクロック
信号に基づいて行われる上記複数の容量素子の配列を少
なくとも２系統有し、少なくとも２系統に、逆相のクロ
ック信号が供給される。
【００１８】また、本発明のＤＣ−ＤＣコンバータで
は、上記容量素子が、強誘電体容量、高誘電体容量、Ｍ
ＩＭ（金属−絶縁物−金属）構成の容量、ＤＲＡＭのト
レンチおよびスタック容量、プレーナ容量、外付け容
量、またはＭＯＳのゲート容量のうちいずれかの素子に
より構成されている。
は、上記容量素子が、強誘電体容量、高誘電体容量、Ｍ
ＩＭ（金属−絶縁物−金属）構成の容量、ＤＲＡＭのト
レンチおよびスタック容量、プレーナ容量、外付け容
量、またはＭＯＳのゲート容量のうちいずれかの素子に
より構成されている。
【００１９】本発明のＤＣ−ＤＣコンバータによれば、
複数の容量素子が外部電源と基準電源間に直列に接続さ
れて、次に、並列に接続されるとともに、外部電源に接
続されたスイッチ手段から接続、非接続状態を順次切り
換えて充電、放電が行われ、外部電源電圧と基準電源電
圧との間の値の出力電圧が得られる。
複数の容量素子が外部電源と基準電源間に直列に接続さ
れて、次に、並列に接続されるとともに、外部電源に接
続されたスイッチ手段から接続、非接続状態を順次切り
換えて充電、放電が行われ、外部電源電圧と基準電源電
圧との間の値の出力電圧が得られる。
【００２０】また、容量素子の直列接続と並列接続との
切り換えがクロック信号に基づいて行われ、かつ複数の
容量素子の２系統がそれぞれ逆相のクロック信号により
駆動される。これにより、負荷電流に伴うリップルを低
下させることができる。
切り換えがクロック信号に基づいて行われ、かつ複数の
容量素子の２系統がそれぞれ逆相のクロック信号により
駆動される。これにより、負荷電流に伴うリップルを低
下させることができる。
【００２１】また、容量素子が強誘電体容量等の比誘電
率の高い素子により構成されることにより、電力損失が
低減される。
率の高い素子により構成されることにより、電力損失が
低減される。
【００２２】
【発明の実施の形態】図１は、本発明に係るＤＣ−ＤＣ
コンバータの第１の実施形態を示す回路図である。ま
た、図２は図１の回路のタイミングチャートである。図
１に示すように、このＤＣ−ＤＣコンバータ１０ａは、
スイッチ回路１１ａ〜１３ａ、キャパシタ２１，２２，
２３、電源電圧ＶCCの外部電源４０、０．２５ＶCC用電
源５０、および図２に示すタイミングでクロック信号φ
１〜φ７を生成するタイミング生成回路６０により構成
されている。
コンバータの第１の実施形態を示す回路図である。ま
た、図２は図１の回路のタイミングチャートである。図
１に示すように、このＤＣ−ＤＣコンバータ１０ａは、
スイッチ回路１１ａ〜１３ａ、キャパシタ２１，２２，
２３、電源電圧ＶCCの外部電源４０、０．２５ＶCC用電
源５０、および図２に示すタイミングでクロック信号φ
１〜φ７を生成するタイミング生成回路６０により構成
されている。
【００２３】スイッチ回路（第１スイッチ回路）１１ａ
は、２つのオン・オフスイッチ１１１，１１２の固定接
点ｃ１，ｃ２がキャパシタ２１の一方の電極に対して並
列に接続され、スイッチ１１１の作動接点ａ１が外部電
源４０に接続され、スイッチ１１２の作動接点ａ２が出
力ノードＮＤOUT に接続されている。そして、スイッチ
１１１はクロック信号φ１によりオン・オフ制御され、
スイッチ１１２はクロック信号φ５によりオン・オフ制
御される。具体的には、スイッチ１１１，１１２は、ク
ロック信号がハイレベルのときオン状態となり、ローレ
ベルのときオフ状態となる。これらのオン・オフは相補
的に行われる。
は、２つのオン・オフスイッチ１１１，１１２の固定接
点ｃ１，ｃ２がキャパシタ２１の一方の電極に対して並
列に接続され、スイッチ１１１の作動接点ａ１が外部電
源４０に接続され、スイッチ１１２の作動接点ａ２が出
力ノードＮＤOUT に接続されている。そして、スイッチ
１１１はクロック信号φ１によりオン・オフ制御され、
スイッチ１１２はクロック信号φ５によりオン・オフ制
御される。具体的には、スイッチ１１１，１１２は、ク
ロック信号がハイレベルのときオン状態となり、ローレ
ベルのときオフ状態となる。これらのオン・オフは相補
的に行われる。
【００２４】スイッチ回路（第２スイッチ回路）１２ａ
は、３つのオン・オフスイッチ１２１，１２２，１２３
の固定接点ｃ１，ｃ２，ｃ３がキャパシタ２１の他方の
電極に対して並列に接続され、スイッチ１２１の作動接
点ａ１がスイッチ回路１３ａのスイッチ１３１の作動接
点ａ１に接続されている。スイッチ１２２の作動接点ａ
２は０．２５ＶCC用電源５０に接続され、スイッチ１２
３の作動接点ａ３が接地されている。そして、スイッチ
１２１はクロック信号φ２によりオン・オフ制御され、
スイッチ１２２はクロック信号φ６によりオン・オフ制
御され、スイッチ１２３はクロック信号φ７によりオン
・オフ制御される。具体的には、スイッチ１２１，１２
２，１２３は、クロック信号がハイレベルのときオン状
態となり、ローレベルのときオフ状態となる。これらス
イッチ１２１，１２２，１２３のオン・オフは順次に行
われる。
は、３つのオン・オフスイッチ１２１，１２２，１２３
の固定接点ｃ１，ｃ２，ｃ３がキャパシタ２１の他方の
電極に対して並列に接続され、スイッチ１２１の作動接
点ａ１がスイッチ回路１３ａのスイッチ１３１の作動接
点ａ１に接続されている。スイッチ１２２の作動接点ａ
２は０．２５ＶCC用電源５０に接続され、スイッチ１２
３の作動接点ａ３が接地されている。そして、スイッチ
１２１はクロック信号φ２によりオン・オフ制御され、
スイッチ１２２はクロック信号φ６によりオン・オフ制
御され、スイッチ１２３はクロック信号φ７によりオン
・オフ制御される。具体的には、スイッチ１２１，１２
２，１２３は、クロック信号がハイレベルのときオン状
態となり、ローレベルのときオフ状態となる。これらス
イッチ１２１，１２２，１２３のオン・オフは順次に行
われる。
【００２５】スイッチ回路１３ａは、２つのオン・オフ
スイッチ１３１，１３２の固定接点ｃ１，ｃ２がキャパ
シタ２２の一方の電極に対して並列に接続され、スイッ
チ１３２の作動接点ａ２が出力ノードＮＤOUT に接続さ
れている。そして、スイッチ１３１はクロック信号φ３
によりオン・オフ制御され、スイッチ１１２はクロック
信号φ４によりオン・オフ制御される。具体的には、ス
イッチ１３１，１３２は、クロック信号がハイレベルの
ときオン状態となり、ローレベルのときオフ状態とな
る。これらのオン・オフは相補的に行われる。また、キ
ャパシタ２２の他方の電極は接地されている。
スイッチ１３１，１３２の固定接点ｃ１，ｃ２がキャパ
シタ２２の一方の電極に対して並列に接続され、スイッ
チ１３２の作動接点ａ２が出力ノードＮＤOUT に接続さ
れている。そして、スイッチ１３１はクロック信号φ３
によりオン・オフ制御され、スイッチ１１２はクロック
信号φ４によりオン・オフ制御される。具体的には、ス
イッチ１３１，１３２は、クロック信号がハイレベルの
ときオン状態となり、ローレベルのときオフ状態とな
る。これらのオン・オフは相補的に行われる。また、キ
ャパシタ２２の他方の電極は接地されている。
【００２６】なお、スイッチ回路１１ａ〜１３ａは、た
とえばＭＯＳ系トランジスタにより構成される。
とえばＭＯＳ系トランジスタにより構成される。
【００２７】また、出力ノードＮＤOUT と接地ラインと
の間には、負荷電流ＩL により出力ノードＮＤOUT の電
圧落ちを抑制する安定化キャパシタ２３が接続されてい
る。なお、この安定化キャパシタ２３は、出力電源ライ
ンの寄生容量が大きい場合には設ける必要はない。ま
た、キャパシタ２１，２２としては、容量が同一のもの
が用いられる。
の間には、負荷電流ＩL により出力ノードＮＤOUT の電
圧落ちを抑制する安定化キャパシタ２３が接続されてい
る。なお、この安定化キャパシタ２３は、出力電源ライ
ンの寄生容量が大きい場合には設ける必要はない。ま
た、キャパシタ２１，２２としては、容量が同一のもの
が用いられる。
【００２８】図３は、０．２５ＶCC用電源５０の構成例
を示す回路図である。この０．２５ＶCC用電源５０は、
図２に示すように、スイッチ回路５１１〜５１７、キャ
パシタ５２１〜５２５により構成されている。なお、ス
イッチ回路５１１〜５１７は、たとえばＭＯＳ系トラン
ジスタにより構成される。また、キャパシタ５２１〜５
２４としては、容量が同一のものが用いられる。
を示す回路図である。この０．２５ＶCC用電源５０は、
図２に示すように、スイッチ回路５１１〜５１７、キャ
パシタ５２１〜５２５により構成されている。なお、ス
イッチ回路５１１〜５１７は、たとえばＭＯＳ系トラン
ジスタにより構成される。また、キャパシタ５２１〜５
２４としては、容量が同一のものが用いられる。
【００２９】スイッチ回路５１１の作動接点ａは電源電
圧ＶCCの供給ラインに接続され、作動接点ｂは出力ノー
ドＮＤOUT に接続され、固定接点ｃがキャパシタ５２１
の一方の電極に接続されている。スイッチ回路５１２の
作動接点ａはスイッチ回路５１３の作動接点ａに接続さ
れ、作動接点ｂは接地され、固定接点ｃがキャパシタ５
２１の他方の電極に接続されている。スイッチ回路５１
３の作動接点ｂは出力ノードＮＤOUT に接続され、固定
接点ｃがキャパシタ５２２の一方の電極に接続されてい
る。スイッチ回路５１４の作動接点ａはスイッチ回路５
１５の作動接点ａに接続され、作動接点ｂは接地され、
固定接点ｃがキャパシタ５２２の他方の電極に接続され
ている。スイッチ回路５１５の作動接点ｂは出力ノード
ＮＤOUT に接続され、固定接点ｃがキャパシタ５２３の
一方の電極に接続されている。スイッチ回路５１６の作
動接点ａはスイッチ回路５１７の作動接点ａに接続さ
れ、作動接点ｂは出力ノードＮＤOUT に接続され、固定
接点ｃがキャパシタ５２４の一方の電極に接続されてい
る。そして、キャパシタ５２４の他方の電極が接地され
ている。
圧ＶCCの供給ラインに接続され、作動接点ｂは出力ノー
ドＮＤOUT に接続され、固定接点ｃがキャパシタ５２１
の一方の電極に接続されている。スイッチ回路５１２の
作動接点ａはスイッチ回路５１３の作動接点ａに接続さ
れ、作動接点ｂは接地され、固定接点ｃがキャパシタ５
２１の他方の電極に接続されている。スイッチ回路５１
３の作動接点ｂは出力ノードＮＤOUT に接続され、固定
接点ｃがキャパシタ５２２の一方の電極に接続されてい
る。スイッチ回路５１４の作動接点ａはスイッチ回路５
１５の作動接点ａに接続され、作動接点ｂは接地され、
固定接点ｃがキャパシタ５２２の他方の電極に接続され
ている。スイッチ回路５１５の作動接点ｂは出力ノード
ＮＤOUT に接続され、固定接点ｃがキャパシタ５２３の
一方の電極に接続されている。スイッチ回路５１６の作
動接点ａはスイッチ回路５１７の作動接点ａに接続さ
れ、作動接点ｂは出力ノードＮＤOUT に接続され、固定
接点ｃがキャパシタ５２４の一方の電極に接続されてい
る。そして、キャパシタ５２４の他方の電極が接地され
ている。
【００３０】また、キャパシタ５２５は、出力ノードＮ
ＤOUT と接地ラインとの間に接続され、負荷電流ＩL に
より出力ノードＮＤOUT の電圧落ちを抑制する安定化さ
せるための安定化キャパシタである。なお、この安定化
キャパシタ５２５は、出力電源ラインの寄生容量が大き
い場合には設ける必要はない。
ＤOUT と接地ラインとの間に接続され、負荷電流ＩL に
より出力ノードＮＤOUT の電圧落ちを抑制する安定化さ
せるための安定化キャパシタである。なお、この安定化
キャパシタ５２５は、出力電源ラインの寄生容量が大き
い場合には設ける必要はない。
【００３１】スイッチ回路５１１〜５１７は、クロック
信号φ50がＶCCレベル（ハイレベル）のときは固定接点
ｃを作動接点ａに接続し、クロック信号φ50が接地レベ
ル（ローレベル）のときは固定接点ｃを作動接点ｂに接
続する。
信号φ50がＶCCレベル（ハイレベル）のときは固定接点
ｃを作動接点ａに接続し、クロック信号φ50が接地レベ
ル（ローレベル）のときは固定接点ｃを作動接点ｂに接
続する。
【００３２】このような構成を有する電源５０において
は、クロック信号φ50がハイレベルの場合には、電源電
圧ＶCCの供給ラインと接地ラインとの間に、４つのキャ
パシタ５２１，５２２，５２３，５２４が直列に接続さ
れ、各キャパシタ５２１〜５２４に対する電荷の充電が
行われる。クロック信号φ50がローレベルの場合には、
４つのキャパシタ４２１〜４２４が並列に接続され、放
電が行われる。そして、キャパシタ５２１〜５２４は容
量が同一のもので構成されていることから、上述した充
放電作用により、出力ノードＮＤOUT に現れる出力電圧
ＶａはＶCC／４＝０．２５ＶCCとなり、図１の回路にお
けるスイッチ回路１２ａのスイッチ１２２の作動接点ａ
２に供給される。
は、クロック信号φ50がハイレベルの場合には、電源電
圧ＶCCの供給ラインと接地ラインとの間に、４つのキャ
パシタ５２１，５２２，５２３，５２４が直列に接続さ
れ、各キャパシタ５２１〜５２４に対する電荷の充電が
行われる。クロック信号φ50がローレベルの場合には、
４つのキャパシタ４２１〜４２４が並列に接続され、放
電が行われる。そして、キャパシタ５２１〜５２４は容
量が同一のもので構成されていることから、上述した充
放電作用により、出力ノードＮＤOUT に現れる出力電圧
ＶａはＶCC／４＝０．２５ＶCCとなり、図１の回路にお
けるスイッチ回路１２ａのスイッチ１２２の作動接点ａ
２に供給される。
【００３３】タイミング生成回路６０は、図２に示すよ
うに、まず、クロック信号φ１〜φ３をハイレベルに設
定して、スイッチ１１１，１２１，１３１をオン状態に
保持させて外部電源４０と接地ラインとの間に、２つの
キャパシタ２１，２２を直列に接続させ、各キャパシタ
２１，２２に対する電荷の充電を行わせる。次いで、時
刻ｔ１においてクロック信号φ１〜φ３をローレベルに
切り換え、れ、クロック信号φ４およびφ６をハイレベ
ルに設定してノードＮＤ２を０．２５ＶCC用電源５０に
接続させ、ノードＮＤ２に接続された側のキャパシタ２
１の電荷を電源５０に放電させる。そして、所定時間後
の時刻ｔ２においてクロック信号φ６がローレベルに切
り換えられ、クロック信号φ７をハイレベルに設定して
ノードＮＤ２を接地ラインに接続させて、ノードＮＤ１
が０．５ＶCCに、ノードＮＤ２が０Ｖとなるようにキャ
パシタ２１の電荷の放電を行わせる。次に、時刻ｔ３に
おいてクロック信号φ５をハイレベルに設定してノード
ＮＤ１を出力ノードＮＤOUT に接続させて０．５Ｖ
CC（ＶCC／２）を出力ノードＮＤOUT に供給させる。さ
らに、時刻ｔ４においてクロック信号φ５，φ７をロー
レベルに切り換えて、クロック信号φ６をハイレベルに
設定して、ノードＮＤ２を０．２５ＶCC用電源５０に接
続させ、ノードＮＤ１が０．５ＶCCから０．７５Ｖ
CCに、ノードＮＤ２が０Ｖから０．２５となるようにキ
ャパシタ２１へ電荷の充電を行わせる。次に、時刻ｔ５
において、クロック信号φ６をローレベルに切り換え、
クロック信号φ１をハイレベルに設定して、ノードＮＤ
１を外部電源４０に接続させ、ノードＮＤ１をＶCCに、
ノードＮＤ２が０．５ＶCCとなるようにキャパシタ２１
に対する電荷の充電を行わせる。
うに、まず、クロック信号φ１〜φ３をハイレベルに設
定して、スイッチ１１１，１２１，１３１をオン状態に
保持させて外部電源４０と接地ラインとの間に、２つの
キャパシタ２１，２２を直列に接続させ、各キャパシタ
２１，２２に対する電荷の充電を行わせる。次いで、時
刻ｔ１においてクロック信号φ１〜φ３をローレベルに
切り換え、れ、クロック信号φ４およびφ６をハイレベ
ルに設定してノードＮＤ２を０．２５ＶCC用電源５０に
接続させ、ノードＮＤ２に接続された側のキャパシタ２
１の電荷を電源５０に放電させる。そして、所定時間後
の時刻ｔ２においてクロック信号φ６がローレベルに切
り換えられ、クロック信号φ７をハイレベルに設定して
ノードＮＤ２を接地ラインに接続させて、ノードＮＤ１
が０．５ＶCCに、ノードＮＤ２が０Ｖとなるようにキャ
パシタ２１の電荷の放電を行わせる。次に、時刻ｔ３に
おいてクロック信号φ５をハイレベルに設定してノード
ＮＤ１を出力ノードＮＤOUT に接続させて０．５Ｖ
CC（ＶCC／２）を出力ノードＮＤOUT に供給させる。さ
らに、時刻ｔ４においてクロック信号φ５，φ７をロー
レベルに切り換えて、クロック信号φ６をハイレベルに
設定して、ノードＮＤ２を０．２５ＶCC用電源５０に接
続させ、ノードＮＤ１が０．５ＶCCから０．７５Ｖ
CCに、ノードＮＤ２が０Ｖから０．２５となるようにキ
ャパシタ２１へ電荷の充電を行わせる。次に、時刻ｔ５
において、クロック信号φ６をローレベルに切り換え、
クロック信号φ１をハイレベルに設定して、ノードＮＤ
１を外部電源４０に接続させ、ノードＮＤ１をＶCCに、
ノードＮＤ２が０．５ＶCCとなるようにキャパシタ２１
に対する電荷の充電を行わせる。
【００３４】次に、上記構成による動作を、図２のタイ
ミングチャートを参照しつつ説明する。まず、タイミン
グ生成回路６０でクロック信号φ１〜φ７のうちクロッ
ク信号φ１，φ２，φ３がハイレベルに設定され、クロ
ック信号φ１がスイッチ回路１１ａのスイッチ１１１
に、クロック信号φ２がスイッチ回路１２ａのスイッチ
１２１に、クロック信号φ３がスイッチ回路１３１にそ
れぞれ供給される。これにより、スイッチ１１１，１２
１，１３１がオン状態となり外部電源４０と接地ライン
との間に、２つのキャパシタ２１，２２が直列に接続さ
れ、各キャパシタ２１，２２に対する電荷の充電が行わ
れる。
ミングチャートを参照しつつ説明する。まず、タイミン
グ生成回路６０でクロック信号φ１〜φ７のうちクロッ
ク信号φ１，φ２，φ３がハイレベルに設定され、クロ
ック信号φ１がスイッチ回路１１ａのスイッチ１１１
に、クロック信号φ２がスイッチ回路１２ａのスイッチ
１２１に、クロック信号φ３がスイッチ回路１３１にそ
れぞれ供給される。これにより、スイッチ１１１，１２
１，１３１がオン状態となり外部電源４０と接地ライン
との間に、２つのキャパシタ２１，２２が直列に接続さ
れ、各キャパシタ２１，２２に対する電荷の充電が行わ
れる。
【００３５】次に、時刻ｔ１において、タイミング生成
回路６０でクロック信号φ１〜φ３がローレベルに切り
換えられ、クロック信号φ４およびφ６がハイレベルに
設定されて、クロック信号φ４がスイッチ回路１３ａの
スイッチ１３２に、クロック信号φ６がスイッチ回路１
２ａのスイッチ１２２にそれぞれ供給される。これによ
り、スイッチ１１１，１２１，１３１がオフ状態とな
り、スイッチ１３２および１２２がオン状態となり、キ
ャパシタ２３および回路ブロック３０へのＶCC／２の供
給が開始される。
回路６０でクロック信号φ１〜φ３がローレベルに切り
換えられ、クロック信号φ４およびφ６がハイレベルに
設定されて、クロック信号φ４がスイッチ回路１３ａの
スイッチ１３２に、クロック信号φ６がスイッチ回路１
２ａのスイッチ１２２にそれぞれ供給される。これによ
り、スイッチ１１１，１２１，１３１がオフ状態とな
り、スイッチ１３２および１２２がオン状態となり、キ
ャパシタ２３および回路ブロック３０へのＶCC／２の供
給が開始される。
【００３６】スイッチ１２２がオン状態となったことに
伴い、ノードＮＤ２が０．２５ＶCC用電源５０に接続さ
れ、ノードＮＤ２に接続された側のキャパシタ２１の電
荷が電源５０に放電される。ここで、スイッチ１２２を
介して電源５０へ０．２５ＶCC（Ｃs1＋ＣS2）の電荷が
流入する。このときのノードＮＤ１のレベルは０．７５
ＶCCである。この場合に、スイッチ１２２では、次式で
示す電力消費が行われる。
伴い、ノードＮＤ２が０．２５ＶCC用電源５０に接続さ
れ、ノードＮＤ２に接続された側のキャパシタ２１の電
荷が電源５０に放電される。ここで、スイッチ１２２を
介して電源５０へ０．２５ＶCC（Ｃs1＋ＣS2）の電荷が
流入する。このときのノードＮＤ１のレベルは０．７５
ＶCCである。この場合に、スイッチ１２２では、次式で
示す電力消費が行われる。
【００３７】
【数４】
Ｐ111 ＝(1/2) ・（Ｃs1＋Ｃs2）・（ＶCC／４）2 ・（１／τ）…（４）
ここで、Ｃs1，Ｃs2はノードＮＤ１、ＮＤ２の寄生容量
であり、キャパシタ２１の容量Ｃ21とは、Ｃ21＞＞Ｃs
1，ＣS2とする。
であり、キャパシタ２１の容量Ｃ21とは、Ｃ21＞＞Ｃs
1，ＣS2とする。
【００３８】次に、時刻ｔ２において、タイミング生成
回路６０でクロック信号φ６がローレベルに切り換えら
れ、クロック信号φ７がハイレベルに設定されて、クロ
ック信号φ７がスイッチ回路１２ａのスイッチ１２３に
供給される。これにより、スイッチ１２２がオフ状態と
なり、スイッチ１２３がオン状態となる。
回路６０でクロック信号φ６がローレベルに切り換えら
れ、クロック信号φ７がハイレベルに設定されて、クロ
ック信号φ７がスイッチ回路１２ａのスイッチ１２３に
供給される。これにより、スイッチ１２２がオフ状態と
なり、スイッチ１２３がオン状態となる。
【００３９】スイッチ１２３がオン状態したことに伴
い、ノードＮＤ２が接地ラインに接続される。その結
果、ノードＮＤ１が０．５ＶCCに、ノードＮＤ２が０Ｖ
となるようにキャパシタ２１の電荷の放電が行われる。
この場合に、スイッチ１２３では、上記（４）式で示す
電力と同等の電力が消される。そして、時刻ｔ３におい
て、タイミング生成回路６０でクロック信号φ５がハイ
レベルに設定されて、スイッチ回路１１ａのスイッチ１
１２に供給される。これにより、スイッチ１１２がオン
状態となり、０．５ＶCC（ＶCC／２）が出力ノードＮＤ
OUT に供給される。
い、ノードＮＤ２が接地ラインに接続される。その結
果、ノードＮＤ１が０．５ＶCCに、ノードＮＤ２が０Ｖ
となるようにキャパシタ２１の電荷の放電が行われる。
この場合に、スイッチ１２３では、上記（４）式で示す
電力と同等の電力が消される。そして、時刻ｔ３におい
て、タイミング生成回路６０でクロック信号φ５がハイ
レベルに設定されて、スイッチ回路１１ａのスイッチ１
１２に供給される。これにより、スイッチ１１２がオン
状態となり、０．５ＶCC（ＶCC／２）が出力ノードＮＤ
OUT に供給される。
【００４０】また、時刻ｔ４において、タイミング生成
回路６０でクロック信号φ５，φ７がローレベルに切り
換えられ、クロック信号φ６がハイレベルに設定され
て、クロック信号φ６がスイッチ回路１２ａのスイッチ
１２２に供給される。これにより、スイッチ１１２，１
２３がオフ状態となり、スイッチ１２２がオン状態とな
る。
回路６０でクロック信号φ５，φ７がローレベルに切り
換えられ、クロック信号φ６がハイレベルに設定され
て、クロック信号φ６がスイッチ回路１２ａのスイッチ
１２２に供給される。これにより、スイッチ１１２，１
２３がオフ状態となり、スイッチ１２２がオン状態とな
る。
【００４１】スイッチ１２２がオン状態したことに伴
い、ノードＮＤ２が０．２５ＶCC用電源５０に接続され
る。その結果、ノードＮＤ１が０．５ＶCCから０．７５
ＶCCに、ノードＮＤ２が０Ｖから０．２５ＶCCとなるよ
うにキャパシタ２１へ電荷の充電が行われる。この場合
に、スイッチ１２２では、上記（４）式で示す電力と同
等の電力が消される。ここで、スイッチ１２２を介して
電源５０から０．２５ＶCC（Ｃs1＋Ｃs2）の電荷が流出
する。このように０．２５ＶCC用電源５０では、放電、
充電により０．２５ＶCC（Ｃs1＋Ｃs2）の流出入があ
り、電荷はリサイクルされる。このため、電源５０用の
クロック信号φ50の周波数は低くてよく、図１の回路に
よる電力損失はほとんどない。
い、ノードＮＤ２が０．２５ＶCC用電源５０に接続され
る。その結果、ノードＮＤ１が０．５ＶCCから０．７５
ＶCCに、ノードＮＤ２が０Ｖから０．２５ＶCCとなるよ
うにキャパシタ２１へ電荷の充電が行われる。この場合
に、スイッチ１２２では、上記（４）式で示す電力と同
等の電力が消される。ここで、スイッチ１２２を介して
電源５０から０．２５ＶCC（Ｃs1＋Ｃs2）の電荷が流出
する。このように０．２５ＶCC用電源５０では、放電、
充電により０．２５ＶCC（Ｃs1＋Ｃs2）の流出入があ
り、電荷はリサイクルされる。このため、電源５０用の
クロック信号φ50の周波数は低くてよく、図１の回路に
よる電力損失はほとんどない。
【００４２】次に、時刻ｔ５において、タイミング生成
回路６０でクロック信号φ６がローレベルに切り換えら
れ、クロック信号φ１がハイレベルに設定されて、クロ
ック信号φ１がスイッチ回路１１ａのスイッチ１１１に
供給される。これにより、スイッチ１２２がオフ状態と
なり、スイッチ１１１がオン状態となる。
回路６０でクロック信号φ６がローレベルに切り換えら
れ、クロック信号φ１がハイレベルに設定されて、クロ
ック信号φ１がスイッチ回路１１ａのスイッチ１１１に
供給される。これにより、スイッチ１２２がオフ状態と
なり、スイッチ１１１がオン状態となる。
【００４３】スイッチ１１１がオン状態になったことに
伴い、ノードＮＤ１が外部電源４０に接続される。その
結果、ノードＮＤ１がＶCCに、ノードＮＤ２が０．５Ｖ
CCとなるようにキャパシタ２１に対する電荷の充電が行
われる。この場合に、スイッチ１１１では、上記（４）
式で示す電力と同等の電力が消される。
伴い、ノードＮＤ１が外部電源４０に接続される。その
結果、ノードＮＤ１がＶCCに、ノードＮＤ２が０．５Ｖ
CCとなるようにキャパシタ２１に対する電荷の充電が行
われる。この場合に、スイッチ１１１では、上記（４）
式で示す電力と同等の電力が消される。
【００４４】上述した一連の放電、充電動作で消費され
る電力ＰＴは次式で与えられえる。
る電力ＰＴは次式で与えられえる。
【数５】
ＰＴ＝４×(1/2) ・（Ｃs1＋Ｃs2）・（ＶCC／４）2 ・（１／τ）
＝４×(1/8) ・（Ｃs1＋Ｃs2）・ＶCC 2 ・（１／τ） …（５）
【００４５】この電力消費量は、従来回路の消費電力Ｐ
＝(1/4) ・（Ｃs1＋ＣS2）・（ＶCC／τ）2 の１／２で
ある。
＝(1/4) ・（Ｃs1＋ＣS2）・（ＶCC／τ）2 の１／２で
ある。
【００４６】以上説明したように、本第１の実施形態に
よれば、２つのキャパシタ２１，２２を、クロック信号
φ１〜φ３により外部電源と基準電源（グランド）間に
直列に接続して充電し、並列に接続して外部電源電圧と
基準電源電圧との間の値の出力電圧Ｖａを得るＤＣ−Ｄ
Ｃコンバータにおいて、外部電源４０ＶCCより低い電位
用電源５０、および接地電源を設け、外部電源４０およ
び低い電位用電源５０とキャパシタ２１とをそれぞれ作
動的に接続するスイッチ１２１，１２２，１２３と、外
部電源に接続されたスイッチ側から接続、非接続状態を
順次切り換えてキャパシタ２１の充電、放電を行わせ、
接地電源側に接続されたスイッチ側から接続、非接続状
態を順次切り換えてキャパシタ２１の充電を行わせる回
路５０とを設け、いわゆる断熱充電を行わせるようにし
たので、低い電力損失で安定な出力電圧Ｖａを得られる
低電圧電源を実現できる利点がある。
よれば、２つのキャパシタ２１，２２を、クロック信号
φ１〜φ３により外部電源と基準電源（グランド）間に
直列に接続して充電し、並列に接続して外部電源電圧と
基準電源電圧との間の値の出力電圧Ｖａを得るＤＣ−Ｄ
Ｃコンバータにおいて、外部電源４０ＶCCより低い電位
用電源５０、および接地電源を設け、外部電源４０およ
び低い電位用電源５０とキャパシタ２１とをそれぞれ作
動的に接続するスイッチ１２１，１２２，１２３と、外
部電源に接続されたスイッチ側から接続、非接続状態を
順次切り換えてキャパシタ２１の充電、放電を行わせ、
接地電源側に接続されたスイッチ側から接続、非接続状
態を順次切り換えてキャパシタ２１の充電を行わせる回
路５０とを設け、いわゆる断熱充電を行わせるようにし
たので、低い電力損失で安定な出力電圧Ｖａを得られる
低電圧電源を実現できる利点がある。
【００４７】なお、本実施形態では、いわゆる２ステッ
プ充電法を用いたが、さらにスイッチ回路１２ａのスイ
ッチ数をｎ個に増やしたｎステップ充電法を採用するこ
とにより、電力損失を従来の１／ｎに低減することがで
きる。
プ充電法を用いたが、さらにスイッチ回路１２ａのスイ
ッチ数をｎ個に増やしたｎステップ充電法を採用するこ
とにより、電力損失を従来の１／ｎに低減することがで
きる。
【００４８】なお、キャパシタの接続数等は本例に限定
されるものではなく、種々の態様が可能であることはい
うまでもない。また、スイッチ回路としては、たとえば
ＣＭＯＳタイプの転送ゲートで構成することができる
が、転送電位に対応してｐチャネルＭＯＳトランジスタ
およびｎチャネルＭＯＳトランジスタを選択して用いる
ことが望ましい。
されるものではなく、種々の態様が可能であることはい
うまでもない。また、スイッチ回路としては、たとえば
ＣＭＯＳタイプの転送ゲートで構成することができる
が、転送電位に対応してｐチャネルＭＯＳトランジスタ
およびｎチャネルＭＯＳトランジスタを選択して用いる
ことが望ましい。
【００４９】また、電力損失を低減するために、キャパ
シタとして、外付けキャパシタ、高誘電体容量、ＭＩＭ
（金属−絶縁物−金属）構造の容量、ＤＲＡＭ用トレン
チ、スタック容量、プレーナ容量、強誘電体キャパシタ
等を用いることが望ましい。特に、ＰＺＴ等の強誘電体
は、その比誘電率がＳｉＯ2 より２桁以上大きく、寄生
容量を十分小さくできる。
シタとして、外付けキャパシタ、高誘電体容量、ＭＩＭ
（金属−絶縁物−金属）構造の容量、ＤＲＡＭ用トレン
チ、スタック容量、プレーナ容量、強誘電体キャパシタ
等を用いることが望ましい。特に、ＰＺＴ等の強誘電体
は、その比誘電率がＳｉＯ2 より２桁以上大きく、寄生
容量を十分小さくできる。
【００５０】図４は、本発明に係るＤＣ−ＤＣコンバー
タの第２の実施形態を示す回路図である。本第２の実施
形態が上述した第１の実施形態と異なる点は、Ａ系統と
Ｂ系統のスイッチ回路およびキャパシタ列を並列に接続
し、それぞれ逆相（τ／２位相ずらした）のクロック信
号φ１〜φ７および／φ１〜／φ７（ただし、／は反転
を示す）で駆動するようにしたことにある。なお、回路
自体の基本的な動作は上述した第１の実施形態と同様で
あるため、ここではその説明を省略する。
タの第２の実施形態を示す回路図である。本第２の実施
形態が上述した第１の実施形態と異なる点は、Ａ系統と
Ｂ系統のスイッチ回路およびキャパシタ列を並列に接続
し、それぞれ逆相（τ／２位相ずらした）のクロック信
号φ１〜φ７および／φ１〜／φ７（ただし、／は反転
を示す）で駆動するようにしたことにある。なお、回路
自体の基本的な動作は上述した第１の実施形態と同様で
あるため、ここではその説明を省略する。
【００５１】このような構成においては、Ａ系統の回路
においては、たとえばノードＮＤ１Ａ，ＮＤ２Ａをそれ
ぞれＶCC、０．５ＶCCから０．７５ＶCC、０．２５ＶCC
へスイッチ１２２Ａを介して０．２５ＶCC用電源５０へ
放電するとき、Ｂ系統の回路においては、逆に同じ電荷
量だけ充電動作が行われることから両者はキャンセルさ
れる。したがって、０．２５ＶCC用電源５０からの電荷
の供給は０で、０．２５ＶCC用電源５０は非常に安定す
る利点がある。負荷電流ＩL に伴う出力ノードＮＤOUT
のリップルを低下させることができる。
においては、たとえばノードＮＤ１Ａ，ＮＤ２Ａをそれ
ぞれＶCC、０．５ＶCCから０．７５ＶCC、０．２５ＶCC
へスイッチ１２２Ａを介して０．２５ＶCC用電源５０へ
放電するとき、Ｂ系統の回路においては、逆に同じ電荷
量だけ充電動作が行われることから両者はキャンセルさ
れる。したがって、０．２５ＶCC用電源５０からの電荷
の供給は０で、０．２５ＶCC用電源５０は非常に安定す
る利点がある。負荷電流ＩL に伴う出力ノードＮＤOUT
のリップルを低下させることができる。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
低い電力損失で安定な出力電圧を得られる利点がある。
また、容量素子の直列接続と並列接続との切り換えがク
ロック信号に基づいて行われ、かつ複数の容量素子の２
系統をそれぞれ逆相のクロック信号により駆動すること
により、チャージ・リサイクリング電源の負担を大幅に
低減でき、また、負荷電流に伴うリップルを低下させる
ことができる。また、容量素子を強誘電体容量等の比誘
電率の高い素子により構成することにより、電力損失を
低減できる。
低い電力損失で安定な出力電圧を得られる利点がある。
また、容量素子の直列接続と並列接続との切り換えがク
ロック信号に基づいて行われ、かつ複数の容量素子の２
系統をそれぞれ逆相のクロック信号により駆動すること
により、チャージ・リサイクリング電源の負担を大幅に
低減でき、また、負荷電流に伴うリップルを低下させる
ことができる。また、容量素子を強誘電体容量等の比誘
電率の高い素子により構成することにより、電力損失を
低減できる。
【図１】本発明に係るＤＣ−ＤＣコンバータの第１の実
施例を示す回路図である。
施例を示す回路図である。
【図２】図１の回路のタイミングチャートである。
【図３】本発明に係る０．２５ＶCC用電源の構成例を示
す回路図である。
す回路図である。
【図４】本発明に係るＤＣ−ＤＣコンバータの第２の実
施例を示す回路図である。
施例を示す回路図である。
【図５】従来のダウンコンバータとしてのシリーズレギ
ュレータの基本構成を示す回路図である。
ュレータの基本構成を示す回路図である。
【図６】従来のＤＣ−ＤＣコンバータの構成例を示す回
路図である。
路図である。
１０，１０ａ…ＤＣ−ＤＣコンバータ
１１ａ〜１３ａ，１１Ａ〜１３Ａ，１１Ｂ〜１３Ｂ…ス
イッチ回路 ２１〜２３，２１Ａ〜２３Ａ，２１Ｂ〜２３Ｂ…キャパ
シタ ４０…外部電源 ５０…０．２５ＶCC用電源 ６０…タイミング生成回路
イッチ回路 ２１〜２３，２１Ａ〜２３Ａ，２１Ｂ〜２３Ｂ…キャパ
シタ ４０…外部電源 ５０…０．２５ＶCC用電源 ６０…タイミング生成回路
Claims (4)
- 【請求項１】 複数の容量素子を、外部電源と基準電源
間に直列に接続して充電した後、上記複数の容量素子を
出力ノードと上記基準電源間に並列に接続して放電させ
て外部電源電圧と基準電源電圧との間の値の出力電圧を
得るＤＣ−ＤＣコンバータであって、上記基準電源電圧より高く 上記外部電源電圧より低い電
位用電源と、 上記複数の容量素子のうちの一つの容量素子の一方の電
極と上記外部電源または上記出力ノードを作動的に接続
する第１スイッチ回路と、 上記一つの容量素子の他方の電極と他の上記容量素子の
一方の電極、上記低い電位用電源、または上記基準電源
とを作動的に接続する第２スイッチ回路と、 上記充電時は、上記第１スイッチ回路に上記一つの容量
素子の一方の電極を上記外部電源と接続させ、上記第２
スイッチ回路に上記他方の電極を上記他の容量素子の一
方の電極と接続させ、上記放電時は、上記他の容量素子
を上記出力ノードと上記基準電源間に並列に接続させた
状態で、上記第１スイッチ回路をオフにして、上記第２
スイッチ回路に上記一つの容量素子の他方の電極を上記
他の容量素子の一方の電極に代えて上記低い電位用電源
と接続させ、上記第２スイッチ回路に上記他方の電極を
上記低い電位用電源に代えて上記基準電源と接続させた
後、上記第１スイッチ回路に上記一つの容量素子の上記
一方の電極を上記出力ノードと接続させて放電を行わせ
る手段と を有するＤＣ−ＤＣコンバータ。 - 【請求項２】 上記一つの容量素子の一方の電極と上記
出力ノードを接続している第１スイッチ回路をオフに
し、上記第２スイッチ回路に上記一つの容量素子の他方
の電極を上記基準電源に代えて上記低い電位用電源に接
続させた後、上記第２スイッチ回路をオフにして上記第
１スイッチ回路に上記一つの容量素子の一方の電極を上
記外部電源に接続させて上記一つの容量素子の充電を行
わせる手段を有する請求項１記載のＤＣ−ＤＣコンバー
タ。 - 【請求項３】 容量素子の直列接続と並列接続との切り
換えがクロック信号に基づいて行われる上記複数の容量
素子の配列を少なくとも２系統有し、 上記少なくとも２系統に、逆相のクロック信号が供給さ
れる請求項１記載のＤＣ−ＤＣコンバータ。 - 【請求項４】 上記容量素子が、強誘電体容量、高誘電
体容量、ＭＩＭ（金属−絶縁物−金属）構成の容量、Ｄ
ＲＡＭのトレンチおよびスタック容量、プレーナ容量、
外付け容量、またはＭＯＳのゲート容量のうちいずれか
の素子により構成されている請求項１記載のＤＣ−ＤＣ
コンバータ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29007095A JP3456074B2 (ja) | 1995-11-08 | 1995-11-08 | Ｄｃ−ｄｃコンバータ |
| US08/743,825 US5856918A (en) | 1995-11-08 | 1996-11-05 | Internal power supply circuit |
| KR1019960052632A KR970031198A (ko) | 1995-11-08 | 1996-11-07 | 내부전원회로(Internal Power Supply Circuit) |
| SG1996011077A SG48486A1 (en) | 1995-11-08 | 1996-11-07 | Internal power supply circuit |
| IDP963235A ID18396A (id) | 1995-11-08 | 1996-11-08 | Tata cara untuk membuat tabung sinar katode |
| CN96121658A CN1061484C (zh) | 1995-11-08 | 1996-11-08 | 内部电源电路 |
| EP96402383A EP0773622A3 (en) | 1995-11-08 | 1996-11-08 | Internal power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29007095A JP3456074B2 (ja) | 1995-11-08 | 1995-11-08 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135567A JPH09135567A (ja) | 1997-05-20 |
| JP3456074B2 true JP3456074B2 (ja) | 2003-10-14 |
Family
ID=17751407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29007095A Expired - Fee Related JP3456074B2 (ja) | 1995-11-08 | 1995-11-08 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3456074B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002315308A (ja) | 2001-04-10 | 2002-10-25 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータ及び記憶装置 |
| JP2011188641A (ja) * | 2010-03-09 | 2011-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 電圧生成回路 |
| US8619445B1 (en) | 2013-03-15 | 2013-12-31 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
| US10193441B2 (en) * | 2015-03-13 | 2019-01-29 | Psemi Corporation | DC-DC transformer with inductor for the facilitation of adiabatic inter-capacitor charge transport |
-
1995
- 1995-11-08 JP JP29007095A patent/JP3456074B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09135567A (ja) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856918A (en) | Internal power supply circuit | |
| US5532916A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
| US5606491A (en) | Multiplying and inverting charge pump | |
| JP3150127B2 (ja) | 昇圧回路 | |
| US5939935A (en) | Charge pump | |
| US7986131B2 (en) | Booster power supply circuit and control method therefor and driver IC | |
| JP4040467B2 (ja) | プログラマブルチャージポンプ装置 | |
| US5790393A (en) | Voltage multiplier with adjustable output level | |
| US20060028266A1 (en) | Voltage generating circuit | |
| KR20050022069A (ko) | 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법 | |
| KR20080036607A (ko) | 차지 펌프 회로, ｌｃｄ 드라이버 ｉｃ, 및 전자 기기 | |
| JP2003511003A (ja) | 集積回路に使用されるキャパシタの端子間のストレスを軽減するための方法および装置 | |
| US8493132B2 (en) | Supply voltage generating circuit | |
| US7071765B2 (en) | Boost clock generation circuit and semiconductor device | |
| JP2815293B2 (ja) | 高効率ｎチャネルチャージポンプ | |
| CN115360906A (zh) | 电荷泵电路、转换电路、芯片、电子设备及电流控制方法 | |
| JP3456074B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH09154274A (ja) | チャージポンプ回路 | |
| JPS6144414B2 (ja) | ||
| JP3675456B2 (ja) | 半導体装置及び表示装置 | |
| US20100181979A1 (en) | DC/DC converter circuit | |
| JPH0947018A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0923639A (ja) | 電圧変換装置 | |
| US20210203221A1 (en) | Charge pump circuit arrangement | |
| JP3067719B2 (ja) | 低消費電力出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |