JP5178775B2 - Ｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP5178775B2
JP5178775B2 JP2010110077A JP2010110077A JP5178775B2 JP 5178775 B2 JP5178775 B2 JP 5178775B2 JP 2010110077 A JP2010110077 A JP 2010110077A JP 2010110077 A JP2010110077 A JP 2010110077A JP 5178775 B2 JP5178775 B2 JP 5178775B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal silicon
substrate
layer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010110077A
Other languages
English (en)
Other versions
JP2010226124A (ja
Inventor
健司 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010110077A priority Critical patent/JP5178775B2/ja
Publication of JP2010226124A publication Critical patent/JP2010226124A/ja
Application granted granted Critical
Publication of JP5178775B2 publication Critical patent/JP5178775B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Liquid Crystal (AREA)

Description

本願発明は絶縁表面を有する基板上に形成された単結晶半導体薄膜有するＳＯＩ基板及びそれを用いた薄膜トランジスタ（以下、ＴＦＴと呼ぶ）の作製方法を提供するものであり、ＴＦＴで構成された半導体回路を含む半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般を指す。即ち、液晶表示装置に代表される電気光学装置、ＴＦＴを集積化した半導体回路、またその様な電気光学装置や半導体回路を部品として含む電子機器も半導体装置である。
近年、ＶＬＳＩ技術が飛躍的な進歩を遂げる中で低消費電力を実現するＳＯＩ（Silicon on Insulator）構造が注目されている。この技術は従来バルク単結晶半導体で形成されていたＦＥＴの活性領域（チャネル形成領域）を、薄膜単結晶半導体とする技術である。
ＳＯＩ基板では単結晶シリコン上に酸化シリコンでなる埋め込み酸化膜が存在し、その上に単結晶半導体薄膜が形成される。この様なＳＯＩ基板の作製方法は様々な方法が知られているが、最近では貼り合わせＳＯＩ基板が注目されている。貼り合わせＳＯＩ基板とは、その名の通り２枚のシリコン基板を貼り合わせることでＳＯＩ構造を実現するものである。この技術は将来的にはガラス基板などの上にも単結晶シリコン薄膜を形成できる可能性がある。
その貼り合わせＳＯＩ基板の中でも最近特に注目されているのがSmart-Cut（SOITEC社の登録商標）と呼ばれる技術である。Smart-Cut法は水素脆化を利用した貼り合わせＳＯＩ基板の作製方法である。Smart-Cut法の詳細な技術に関しては、「工業調査会,電子材料８月号,pp.83〜87,1997」に詳しい。
上記文献によれば、支持体となるシリコン基板上に単結晶シリコン薄膜を形成する際、２回の熱処理工程を行う。１度目は４００〜６００℃の熱処理により水素脆化現象を発生させて単結晶シリコン薄膜を分離する工程、２度目は１１００℃程度の熱処理により貼り合わせ界面の安定化を図る工程である。
この時、特に２度目の熱処理工程において強い応力が単結晶シリコン薄膜に生じてしまい、シリコン基板の端部で単結晶シリコン薄膜が割れたり剥がれたりするという現象が起こる場合がある。この問題点は、Smart-Cut法を用いる上で非常に重要な問題点であり、根本的な解決が要求されている。
本願発明は上記問題点を解決するための手段を提供するものであり、単結晶半導体薄膜（典型的には単結晶シリコン薄膜）の割れや剥がれを生じることなく貼り合わせＳＯＩ基板を作製するための技術を提供することを課題とする。
そして、本願発明のＳＯＩ基板を用いて形成されたＴＦＴの製造歩留まりの向上や製造コスト低減、延いてはＴＦＴを用いた半導体回路や電気光学装置の歩留まり向上やコスト低減を課題とする。さらに、その様な半導体回路や電気光学装置を搭載した電子機器の製造歩留まりの向上や製品価格の低減を課題とする。
本明細書で開示する発明の構成は、 単結晶半導体（典型的には単結晶シリコン）基板の主表面に絶縁膜でなるマスクを形成する工程と、 陽極化成処理により前記単結晶半導体基板の一部を多孔質層に変化させる工程と、 前記マスクを除去する工程と、 前記単結晶半導体基板及び前記多孔質層の主表面に第１酸化物層を形成する工程と、 前記第１酸化物層の上から水素を添加し、前記単結晶半導体基板及び多孔質層中に水素添加層を形成する工程と、 前記単結晶半導体基板に対して第２酸化物層を設けた支持基板を貼り合わせる工程と、 第１熱処理により前記単結晶半導体基板及び前記多孔質層を前記水素添加層に沿って分断する工程と、 前記水素添加層に沿って分断する工程の後、支持基板に対して９００〜１２００℃の温度範囲で第２熱処理を行う工程と、 前記第２熱処理の後、支持基板の上に存在する多孔質層を除去する工程と、 を有することを特徴とするものである。
なお、上記構成において、前記第１酸化物層を形成した後、当該第１酸化物層を平坦化する工程を行っても良い。平坦化工程としてはＣＭＰ（ケミカルメカニカルポリッシング）などの研磨技術を用いると良い。
また、前記第１熱処理は４００〜６００℃（代表的には５００℃）の温度で行われる。この時、水素添加層において水素添加層に沿った方向（貼り合わせ界面に平行な方向）で水素脆化が起こり、この部分から単結晶半導体基板は分断されることになる。
また、前記第２熱処理は９００〜１２００℃（代表的には１０５０〜１１５０℃）の温度で行われる。１１００℃付近を超えるとSi-O-Si結合の応力緩和が起こり貼り合わせ界面が安定化する。
また、上記構成において、前記第２熱処理は還元雰囲気（水素雰囲気又は水素を含む雰囲気）中で行われることが好ましい。水素を含む雰囲気としては水素と窒素の混合雰囲気やアンモニア雰囲気などが挙げられる。勿論、本願発明を実施するにあたって還元雰囲気に限定する必要はない。
以上の様な構成を含む本願発明であるが、最も重要な要旨は、貼り合わせＳＯＩ基板を作製するに先だって単結晶半導体基板（単結晶半導体薄膜の母体となる基板）に応力緩和のための工夫を施しておくことにある。
即ち、後に活性層となる領域以外の主表面近傍を予め多孔質層に変化させておくことで、基板貼り合わせ時の熱処理によって生じる応力を多孔質層で緩和する。そうすることにより応力による単結晶半導体薄膜の割れや剥がれを防ぐことができる。
従って、歩留まり良く単結晶半導体薄膜を形成することが可能となり、ＳＯＩ基板さらにはそのＳＯＩ基板を用いたＴＦＴの製造歩留まりが向上する。従って、その様なＴＦＴで半導体回路を構成する全ての半導体装置の歩留まり向上及び製造コスト低減を実現することが可能となる。
Smart-Cut法により単結晶半導体薄膜を形成するにあたって、途中の熱処理工程で単結晶半導体薄膜がひび割れしたり、剥がれたりするといった問題を防止することができる。即ち、ＳＯＩ基板の製造歩留まりを大幅に向上させ、ＳＯＩ基板の製造コストを大きく引き下げることが可能となる。
さらにＳＯＩ基板の製造歩留まりが向上することによって、それを用いたＴＦＴの製造歩留まりも向上し、その結果としてＴＦＴで構成された半導体回路を含む全ての半導体装置の製造コストを低減することができる。
ＳＯＩ基板の作製工程を示す図。 ＳＯＩ基板の作製工程を示す図。 ＴＦＴの作製工程を示す図。。 電気光学装置の構成を示す図。 半導体回路の構成を示す図。 電子機器の構成を示す図。
本願発明の実施の形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
本願発明の構成について、図１、図２を用いて説明する。まず、単結晶シリコン基板１０１を用意し、その主表面（素子形成面）に５０nm厚の絶縁膜（本実施例では酸化シリコン膜）を形成する。そして、酸化シリコン膜をパターニングして選択的にマスク１０２を形成する。なお、本実施例では酸化シリコン膜を用いるが、窒化シリコン膜や酸化窒化シリコン膜、さらにはレジストマスクなど他の絶縁膜を用いても良い。
また、マスク１０２を形成する位置は少なくとも後にＴＦＴの活性層として機能する部分である。マスク１０２を設けた部分のみが単結晶シリコン薄膜として用いることが可能となる。
次に、単結晶シリコン基板１０１の主表面を陽極化成処理することにより単結晶シリコン基板１０１の一部（マスク１０２が設けられず露呈した領域）を多孔質層１０３に変化させる。陽極化成工程はフッ酸とエタノールの混合溶液中で行えば良い。多孔質層１０３は柱状の表面孔が表面密度にして１０11個/cm3程度存在し、単結晶シリコン基板１０１の結晶状態（配向性等）をそのまま受け継ぐ。
この時、多孔質層１０３は後に水素添加層が形成される深さよりも深くまで形成しておくことが好ましい。
次に、マスク１０２を除去して単結晶シリコン基板１０１及び多孔質層１０３の主表面に第１酸化物層１０４を形成する。（図１（Ｂ））
なお、第１酸化物層１０４を形成する前（マスク１０２を除去した後）に還元雰囲気中において９００〜１２００℃（好ましくは１０００〜１１５０℃）の温度範囲の熱処理工程を行うことは有効である。還元雰囲気としては水素雰囲気、アンモニア雰囲気、水素又はアンモニアを含む不活性雰囲気（水素と窒素又は水素とアルゴンの混合雰囲気など）が望ましい。
この還元雰囲気における熱処理工程を行うと多孔質層１０３の表面孔がシリコン原子の移動によって閉塞される。即ち、非常に平坦な単結晶に近い層が形成される。こうしておいた方が、次の工程で均一な酸化シリコン層を形成しやすくなる。
この時、第１酸化物層１０４の形成方法としては公知の酸化方法（熱酸化法またはプラズマ酸化法）若しくは公知の気相法（プラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法）を用いることができる。また、第１酸化物層１０４を形成した後、第１酸化物層１０４を平坦化することは有効である。平坦化手段としては、ＣＭＰ技術を用いた研磨方法やドライエッチング技術を用いたエッチバック法がある。
こうして図１（Ｂ）の状態が得られたら、第１酸化物層１０４を通して単結晶シリコン基板１０１及び多孔質層１０３中に水素（厳密には水素イオン）を添加する。この水素イオンの添加工程によって水素添加層１０５が形成される。（図１（Ｃ））
この場合、水素イオンの添加工程にはイオンインプランテーション法を用いれば良い。勿論、プラズマドーピング法など他の手段で行うことも可能である。本実施例ではこの工程で水素イオンを１×１０16〜１×１０17atoms/cm2のドーズ量で添加する。
なお、水素添加層１０５が形成される深さは後に単結晶シリコン薄膜の膜厚を決定するため、精密な制御が必要である。本実施例では単結晶シリコン基板１０１の主表面と水素添加層１０５との間に５０nm厚の単結晶シリコン薄膜が残る様に水素添加プロファイルの深さ方向の制御を行っている。
またこの時、多孔質層１０３を水素添加層１０５が横切る様にしておくことが好ましい。こうすることで、後の工程において水素添加層に沿って分断した際に、その時点で多孔質層を露呈させることができるからである。
次に、支持基板１０７として表面に第２酸化物層１０６を設けたセラミックス基板を用意する。セラミックス基板の代わりに石英基板、ガラスセラミックス基板、半導体基板（単結晶も多結晶も含む）、ステンレス基板又は金属（Ｔａ、Ｗ、Ｍｏ、Ｔｉ若しくはそれらを組み合わせた合金）基板を用いても良いが、貼り合わせ工程の段階で必要となるので表面に酸化シリコン層を設けておく必要がある。
また、上記支持基板では第２酸化物層１０６の下地として金属層や窒化アルミニウム層等の放熱性（熱伝導性）の高い材料を設けておくことも好ましい。こうすることで発熱による半導体装置の劣化を防ぐことができる。
なお、第２酸化物層１０６の形成方法は減圧熱ＣＶＤ法、スパッタ法、プラズマＣＶＤ法などの気相法を用いても良いし、支持基板が半導体基板（例えば単結晶半導体基板）であれば熱酸化法やプラズマ酸化法を用いても良い。
こうして単結晶シリコン基板（第１基板）と支持基板（第２基板）の準備が完了したら、互いの主表面を向かい合わせる形で両基板を貼り合わせる。この場合、第１酸化物層１０４と第２酸化物層１０６とを接着させる。（図１（Ｄ））
この時、貼り合わせ界面は親水性の高い酸化シリコン膜同士となるので、両表面に含まれた水分の反応により水素結合で接着される。
次に、４００〜６００℃（典型的には５００℃）の熱処理（第１熱処理）を行う。この熱処理により水素添加層１０５では微小空乏の体積変化が起こり、単結晶シリコン基板１０１は水素添加層１０５に沿って分断される。これにより単結晶シリコン基板１０１は分断され、第２酸化物層１０６の上には第１酸化物層１０４、単結晶シリコン薄膜１０９及び多孔質層１１０が残される。（図２（Ａ）
）
次に、第２熱処理工程として９００〜１２００℃（代表的には１０５０〜１１５０℃）の温度範囲でファーネスアニール工程を行う。この工程では貼り合わせ界面において、Si-O-Si結合の応力緩和が起こり、貼り合わせ界面が安定化する。即ち、単結晶シリコン薄膜１０９を支持基板１０７上に完全に接着させるための工程となる。本実施例ではこの工程を１１００℃２時間で行う。処理雰囲気は水素を含む雰囲気でも酸化性雰囲気でも良い。（図２（Ｂ））
こうして貼り合わせ界面が安定化することで埋め込み絶縁層１１１が画定する。なお、図２（Ｂ）において埋め込み絶縁層１１１中の点線は、貼り合わせ界面を示しており、界面が強固に接着されたことを意味している。
次に、単結晶シリコン薄膜１０９及び多孔質層１１０の表面を研磨工程によって平坦化する。研磨工程は公知のあらゆる手段を用いることができる。本実施例では、ＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれる研磨技術を用いることにする。
次に、支持基板１０７の上に存在する多孔質層１１０（単結晶シリコン薄膜１０９と並んで点在する多孔質層１１０）をウェットエッチング法により選択的に除去する。用いるエッチャントはフッ酸水溶液と過酸化水素水溶液との混合溶液が良い。４９％ＨＦと３０％Ｈ2Ｏ2を１：５で混合した溶液は、単結晶シリコンと多孔質シリコンとの間で１０万倍以上の選択比を持つことが報告されている。
こうして図２（Ｃ）の状態が得られる。この状態ではセラミックス基板（支持基板）１０７上に埋め込み絶縁層１１１が設けられ、その上に複数の島状単結晶シリコン層１１２が形成されている。
この時点でＳＯＩ基板は完成しているのだが、島状単結晶シリコン層１１２の表面には微小な凹凸が存在するので、還元雰囲気（水素雰囲気又は水素を含む雰囲気）中で９００〜１２００℃（代表的には１０５０〜１１５０℃）熱処理工程を行い、表面の平坦化を施すことが望ましい。この平坦化現象は自然酸化膜を還元することによってシリコン原子の増速表面拡散が生じることによるものである。
なお、この時、水素原子によって島状単結晶シリコン層１１２中に含まれる不純物元素（単結晶半導体基板１０１に元来含まれていたリンやボロンなど）が気相中へと離脱する効果もあるので不純物の低減にも有効である。
以上の様にして、絶縁表面を有する支持基板上に島状の単結晶シリコン薄膜が形成されたＳＯＩ基板が完成する。本実施例に従えば、貼り合わせのための熱処理工程（図２（Ｂ）に示す工程）において、多孔質層１１０が応力緩和層として機能するため、応力に起因するひび割れや剥がれといった問題を防ぐことができる。即ち、ＳＯＩ基板の製造歩留まりを大幅に向上することができる。
本実施例では、実施例１の構成を用いて形成された島状の単結晶シリコン層を用いてＴＦＴを作製する場合について図３を用いて説明する。
まず実施例１の作製工程に従って島状単結晶シリコン層３０１を形成したら、次に酸化シリコン膜でなるゲート絶縁膜３０２を形成する。本実施例ではプラズマＣＶＤ法を用い、１２０nmの厚さに形成する。次にｎ型ポリシリコン膜でなるゲート電極３０３を形成する。（図３（Ａ））
次に、ゲート電極３０３をマスクとして自己整合的にｎ型またはｐ型を付与する不純物を添加する。本実施例ではｎ型ＴＦＴを作製する例とし、不純物としてリンを添加する。勿論、ｐ型ＴＦＴを形成するならばボロンを添加すれば良い。
この工程により不純物領域３０４を形成する。（図３（Ｂ））
また、ゲート電極直下のシリコン層中に逆導電型不純物（例えばｎ型ＴＦＴに対してはボロン）を添加してＴＦＴのしきい値電圧を制御することも有効である。この不純物はゲート電極上からスルードープによって添加しても良いし、ゲート電極形成前に予め添加しておいても良い。
こうして図３（Ｂ）の状態が得られたら、次に酸化シリコン膜でなるサイドウォール（サイドスペーサー）３０５を形成する。サイドウォール３０５は公知の異方性エッチング技術を用いることで形成できる。また、前もってゲート電極３０３の表面にプラズマ酸化法等により酸化シリコン膜を設け、その上に窒化シリコン膜でなるサイドウォールを形成しても良い。
サイドウォール３０５を形成した後、再びリンの添加工程を行い、前述の不純物領域３０４よりも濃度の高い不純物領域を形成する。この二度に渡る不純物添加工程を経て、ソース領域３０６、ドレイン領域３０７、ＬＤＤ領域３０８、チャネル形成領域３０９が画定する。（図３（Ｃ））
次に、熱アニール工程を行い、前工程で添加した不純物の活性化と、添加時のダメージによるシリコン層の損傷の回復とを行う。この熱アニール工程はファーネスアニール、レーザーアニール、ランプアニールのいずれかの手段を単独又は併用して行えば良い。
次に、図３（Ｃ）の状態で全面をコバルト膜（図示せず）で覆い、熱アニール処理を行ってコバルトシリサイド層３１０を形成する。コバルト以外にもチタン、タングステン等の金属膜を用いることもできる。この工程は公知のサリサイド技術であるので詳細な説明は省略する。
次に、樹脂材料でなる層間絶縁膜３１１を１μmの厚さに形成する。樹脂材料としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン（ＢＣＢ）等を用いることができる。また、他にも酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜を用いても良いし、これらの樹脂材料とこれらの絶縁膜を積層しても良い。
次に、層間絶縁膜３１１にコンタクトホールを形成してアルミニウムを主成分とする材料でなるソース配線３１２及びドレイン配線３１３を形成する。最後に素子全体に対して水素雰囲気中で３５０℃２時間のファーネスアニールを行い、水素化を完了する。
こうして、図３（Ｄ）に示す様なＴＦＴが得られる。なお、本実施例で説明した構造は一例であって本願発明を適用しうるＴＦＴ構造はこれに限定されない。
従って、公知のあらゆるトップゲート構造のＴＦＴに対して適用可能である。
さらに、図３（Ｄ）の構造においてドレイン配線３１３と電気的に接続する画素電極（図示せず）を公知の手段で形成すればアクティブマトリクス型表示装置の画素用のスイッチング素子を形成することも容易である。
即ち、本願発明は液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置などの電気光学装置の作製方法としても非常に有効な技術である。
この様に、本願発明はあらゆる構造のＴＦＴに対して適用可能であり、本願発明を利用して様々な半導体回路を構築することができる。即ち、本願発明はＴＦＴでもって形成された半導体回路を含むあらゆる半導体装置に対して適用できると言える。
本実施例では、実施例２の作製工程に従って形成されたＴＦＴでもって半導体回路を構成した液晶表示装置の例を図４に示す。画素ＴＦＴ（画素用のスイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
図４において１１は支持基板、１２は画素マトリクス回路、１３はソースドライバー回路、１４はゲイトドライバー回路、１５は対向基板、１６はＦＰＣ（フレキシブルプリントサーキット）、１７は信号処理回路である。
信号処理回路１７としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成することができる。勿論、支持基板上に従来の単結晶半導体基板上に作り込んだＭＯＳＦＥＴで構成されるＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
なお、本実施例に示した液晶表示装置は一例であって本願発明の電気光学装置は本実施例に限定されるものではない。
本願発明は従来のＩＣ技術全般に適用することが可能である。即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、Ｄ／Ａコンバータ等の信号処理回路から携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても良い。
図５に示すのは、マイクロプロセッサの一例である。マイクロプロセッサは典型的にはＣＰＵコア２１、ＲＡＭ２２、クロックコントローラ２３、キャッシュメモリー２４、キャッシュコントローラ２５、シリアルインターフェース２６、Ｉ／Ｏポート２７等から構成される。
勿論、図５に示すマイクロプロセッサは簡略化した一例であり、実際のマイクロプロセッサはその用途によって多種多様な回路設計が行われる。しかし、どの様な機能を有するマイクロプロセッサであっても中枢として機能するのはＩＣ（Integrated Circuit）２８である。ＩＣ２８は半導体チップ２９上に形成された集積化回路をセラミック等で保護した機能回路である。
そして、その半導体チップ２９上に形成された集積化回路（半導体回路）が本願発明の半導体回路である。本実施例では半導体回路の基本構造としてＮチャネル型ＴＦＴ３０、Ｐチャネル型ＴＦＴ３１で構成されるＣＭＯＳ回路を示してある。なお、ＣＭＯＳ回路を最小単位として構成することで消費電力を抑えることができる。
また、本実施例に示したマイクロプロセッサは様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュータなども挙げられる。
本願発明の半導体装置は、様々な電子機器のディスプレイとして利用される。
その様な電子機器としては、ビデオカメラ、デジタルスチルカメラ、プロジェクター（リア型またはフロント型）、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら半導体装置の例を図６に示す。
図６（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を音声出力部２００２、音声入力部２００３、表示装置２００４やその他の信号制御回路に用いることができる。
図６（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に用いることができる。
図６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に用いることができる。
図６（Ｄ）はパーソナルコンピュータであり、本体２３０１、受像部２３０２、表示装置２３０３、キーボード２３０４等で構成される。本願発明は表示装置２３０４やその他の信号制御回路に用いることができる。
図６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３やその他の信号制御回路に用いることができる。
図６（Ｆ）は携帯書籍（電子書籍）であり、本体２５０１、表示装置２５０２、２５０３、記憶媒体２５０４、操作スイッチ２５０５、アンテナ２５０６で構成される。本発明は表示装置２５０２、２５０３やその他の信号制御回路に用いることができる。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。

Claims (5)

  1. 単結晶シリコン基板の主表面上に酸化シリコン膜を形成し、
    前記酸化シリコン膜をパターニングし、
    前記単結晶シリコン基板の一部を陽極化成し、多孔質層を形成し、
    前記酸化シリコン膜を除去し、
    前記単結晶シリコン基板を還元雰囲気で第１熱処理を行い、前記多孔質層の表面孔を閉塞させ、
    前記単結晶シリコン基板及び前記多孔質層の主表面に第１酸化物層を形成し、
    前記第１酸化物層を通して前記単結晶シリコン基板及び前記多孔質層に水素を注入し、水素添加層を形成し、
    前記単結晶シリコン基板を、第２酸化物層を設けた支持基板と、前記第１酸化物層と前記第２酸化物層とで貼り合わせ、
    前記単結晶シリコン基板と前記支持基板に第２熱処理を行い、前記水素添加層にて前記単結晶シリコン基板を分断し、前記支持基板に単結晶シリコン薄膜および前記多孔質層を残存させ、
    前記支持基板と前記単結晶シリコン薄膜に第３熱処理を行い、前記支持基板と前記単結晶シリコン薄膜の貼り合わせ界面を安定化させ、
    前記支持基板上の前記多孔質層を除去し、島状単結晶シリコン層を形成し、
    前記島状単結晶シリコン層に還元雰囲気で第４熱処理を行うことを特徴とするＳＯＩ基板の作製方法。
  2. 請求項１において、
    前記第１熱処理の温度は、９００℃〜１２００℃であり、前記第２熱処理の温度は、４００℃〜６００℃であり、前記第３熱処理の温度は、９００℃〜１２００℃であり、前記第４熱処理の温度は、９００℃〜１２００℃であることを特徴とするＳＯＩ基板の作製方法。
  3. 単結晶シリコン基板の主表面に第１酸化物層を形成し、
    前記第１酸化物層を通して前記単結晶シリコン基板に水素を注入し、水素添加層を形成し、
    前記単結晶シリコン基板を、第２酸化物層を設けた支持基板と、前記第１酸化物層と前記第２酸化物層とで貼り合わせ、
    前記単結晶シリコン基板と前記支持基板に第１熱処理を行い、前記水素添加層にて前記単結晶シリコン基板を分断し、前記支持基板に単結晶シリコン薄膜を残存させ、
    前記支持基板と前記単結晶シリコン薄膜に第２熱処理を行い、前記支持基板と前記単結晶シリコン薄膜の貼り合わせ界面を安定化させ、
    前記支持基板上に、島状単結晶シリコン層を形成し、
    前記島状単結晶シリコン層に還元雰囲気で第３熱処理を９００℃〜１２００℃で行うことを特徴とするＳＯＩ基板の作製方法。
  4. 請求項３において、
    前記第１熱処理の温度は、４００℃〜６００℃であり、前記第２熱処理の温度は、９００℃〜１２００℃であることを特徴とするＳＯＩ基板の作製方法。
  5. 単結晶シリコン基板の主表面に第１酸化物層を形成し、
    前記第１酸化物層を通して前記単結晶シリコン基板に水素を注入し、水素添加層を形成し、
    前記単結晶シリコン基板を、前記第１酸化物層より薄い第２酸化物層を設けた支持基板と、前記第１酸化物層と前記第２酸化物層とで貼り合わせ、
    前記単結晶シリコン基板と前記支持基板に第１熱処理を行い、前記水素添加層にて前記単結晶シリコン基板を分断し、前記支持基板に単結晶シリコン薄膜を残存させ、
    前記支持基板と前記単結晶シリコン薄膜に第２熱処理を行い、前記支持基板と前記単結晶シリコン薄膜の貼り合わせ界面を安定化させ、
    前記支持基板上に、島状単結晶シリコン層を形成し、
    前記島状単結晶シリコン層に還元雰囲気で第３熱処理を９００℃〜１２００℃で行うことを特徴とするＳＯＩ基板の作製方法。
JP2010110077A 1998-07-29 2010-05-12 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5178775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010110077A JP5178775B2 (ja) 1998-07-29 2010-05-12 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21412598 1998-07-29
JP1998214125 1998-07-29
JP2010110077A JP5178775B2 (ja) 1998-07-29 2010-05-12 Ｓｏｉ基板の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP20924899A Division JP4609867B2 (ja) 1998-07-29 1999-07-23 Ｓｏｉ基板の作製方法及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2010226124A JP2010226124A (ja) 2010-10-07
JP5178775B2 true JP5178775B2 (ja) 2013-04-10

Family

ID=16650643

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010028296A Withdrawn JP2010171434A (ja) 1998-07-29 2010-02-11 半導体装置の作製方法
JP2010110077A Expired - Fee Related JP5178775B2 (ja) 1998-07-29 2010-05-12 Ｓｏｉ基板の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010028296A Withdrawn JP2010171434A (ja) 1998-07-29 2010-02-11 半導体装置の作製方法

Country Status (2)

Country Link
US (7) US6271101B1 (ja)
JP (2) JP2010171434A (ja)

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6368938B1 (en) * 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
JP2001189288A (ja) * 1999-12-20 2001-07-10 Ind Technol Res Inst イオン注入利用の基板ダイシング法
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
US7151017B2 (en) 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
JP3716755B2 (ja) * 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
US6734762B2 (en) * 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6616854B2 (en) * 2001-12-17 2003-09-09 Motorola, Inc. Method of bonding and transferring a material to form a semiconductor device
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
SG116475A1 (en) * 2002-02-05 2005-11-28 Taiwan Semiconductor Mfg Bonded soi wafer with <100> device layer and <110>substrate for performance improvement.
JP4044446B2 (ja) * 2002-02-19 2008-02-06 セイコーインスツル株式会社 半導体装置およびその製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4329312B2 (ja) * 2002-07-02 2009-09-09 株式会社日立製作所 薄膜半導体装置、その製造方法及び画像表示装置
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3699946B2 (ja) * 2002-07-25 2005-09-28 株式会社東芝 半導体装置の製造方法
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6888233B2 (en) * 2003-03-10 2005-05-03 Honeywell International Inc. Systems for buried electrical feedthroughs in a glass-silicon MEMS process
JP4733912B2 (ja) 2003-04-03 2011-07-27 株式会社東芝 半導体装置の製造方法
JP4342826B2 (ja) * 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4219838B2 (ja) * 2004-03-24 2009-02-04 シャープ株式会社 半導体基板の製造方法、並びに半導体装置の製造方法
DE102004030612B3 (de) * 2004-06-24 2006-04-20 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
FR2878535B1 (fr) * 2004-11-29 2007-01-05 Commissariat Energie Atomique Procede de realisation d'un substrat demontable
US7422956B2 (en) * 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
EP1965413B1 (en) * 2005-12-19 2012-12-05 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi substrate
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7755113B2 (en) * 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
EP1978554A3 (en) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
SG178762A1 (en) 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
EP2143146A1 (en) * 2007-04-13 2010-01-13 Semiconductor Energy Laboratory Co, Ltd. Photovoltaic device and method for manufacturing the same
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
KR101436115B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법, 및 반도체장치의 제조방법
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
US9059247B2 (en) * 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8513678B2 (en) * 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
KR101478813B1 (ko) * 2007-06-20 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
EP2009694A3 (en) * 2007-06-29 2017-06-21 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7790563B2 (en) * 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
JP5486781B2 (ja) * 2007-07-19 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
JP5325404B2 (ja) 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR101499175B1 (ko) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5511173B2 (ja) * 2007-10-10 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5506172B2 (ja) 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP5548356B2 (ja) * 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP5459900B2 (ja) 2007-12-25 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7977206B2 (en) * 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP4577382B2 (ja) * 2008-03-06 2010-11-10 信越半導体株式会社 貼り合わせウェーハの製造方法
US8003483B2 (en) 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
US7939389B2 (en) * 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5503895B2 (ja) * 2008-04-25 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP5700617B2 (ja) * 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI514595B (zh) 2008-09-24 2015-12-21 Semiconductor Energy Lab 光電轉換裝置及其製造方法
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG160310A1 (en) * 2008-10-02 2010-04-29 Semiconductor Energy Lab Manufacturing method of semiconductor substrate and semiconductor device
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
SG166060A1 (en) 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101752901B1 (ko) * 2009-08-25 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
TWI500118B (zh) 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9601624B2 (en) 2014-12-30 2017-03-21 Globalfoundries Inc SOI based FINFET with strained source-drain regions
CN112992960A (zh) * 2019-12-17 2021-06-18 群创光电股份有限公司 电子装置
US20210183833A1 (en) * 2019-12-17 2021-06-17 Innolux Corporation Electronic device

Family Cites Families (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US621868A (en) * 1899-03-28 curtice stratton
US3964941A (en) * 1971-06-21 1976-06-22 Motorola, Inc. Method of making isolated complementary monolithic insulated gate field effect transistors
US4217153A (en) 1977-04-04 1980-08-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
EP0090624B1 (en) * 1982-03-26 1989-07-26 Fujitsu Limited Mos semiconductor device and method of producing the same
JPH0712210B2 (ja) * 1982-06-02 1995-02-08 株式会社日立製作所 撮像表示装置
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JPS6179315U (ja) * 1984-10-26 1986-05-27
JPS6292361A (ja) * 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
DE3779672T2 (de) * 1986-03-07 1993-01-28 Iizuka Kozo Verfahren zum herstellen einer monokristallinen halbleiterschicht.
US4753896A (en) 1986-11-21 1988-06-28 Texas Instruments Incorporated Sidewall channel stop process
US4786955A (en) * 1987-02-24 1988-11-22 General Electric Company Semiconductor device with source and drain depth extenders and a method of making the same
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US5059304A (en) 1988-02-12 1991-10-22 Chevron Research Company Process for removing sulfur from a hydrocarbon feedstream using a sulfur sorbent with alkali metal components or alkaline earth metal components
US4899202A (en) * 1988-07-08 1990-02-06 Texas Instruments Incorporated High performance silicon-on-insulator transistor with body node to source node connection
US5002630A (en) * 1989-06-06 1991-03-26 Rapro Technology Method for high temperature thermal processing with reduced convective heat loss
US5215931A (en) * 1989-06-13 1993-06-01 Texas Instruments Incorporated Method of making extended body contact for semiconductor over insulator transistor
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
FR2663464B1 (fr) * 1990-06-19 1992-09-11 Commissariat Energie Atomique Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
EP0465961B1 (en) 1990-07-09 1995-08-09 Sony Corporation Semiconductor device on a dielectric isolated substrate
EP0688048A3 (en) 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
TW237562B (ja) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
EP0510667B1 (en) 1991-04-26 1996-09-11 Canon Kabushiki Kaisha Semiconductor device having an improved insulated gate transistor
US5261999A (en) * 1991-05-08 1993-11-16 North American Philips Corporation Process for making strain-compensated bonded silicon-on-insulator material free of dislocations
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DE69332960T2 (de) 1992-01-28 2004-05-13 Canon K.K. Halbleiteranordnung
JP2994837B2 (ja) * 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
EP1251556B1 (en) 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
TW214603B (en) * 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
JP3199847B2 (ja) * 1992-07-09 2001-08-20 株式会社東芝 半導体装置およびその製造方法
US5407837A (en) * 1992-08-31 1995-04-18 Texas Instruments Incorporated Method of making a thin film transistor
US5403759A (en) * 1992-10-02 1995-04-04 Texas Instruments Incorporated Method of making thin film transistor and a silicide local interconnect
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
JPH0798460A (ja) * 1992-10-21 1995-04-11 Seiko Instr Inc 半導体装置及び光弁装置
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
US5982002A (en) * 1993-01-27 1999-11-09 Seiko Instruments Inc. Light valve having a semiconductor film and a fabrication process thereof
US5548150A (en) 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
JP3340177B2 (ja) * 1993-03-12 2002-11-05 株式会社東芝 電界効果型トランジスタ
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
EP0923138B1 (en) 1993-07-26 2002-10-30 Seiko Epson Corporation Thin -film semiconductor device, its manufacture and display sytem
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
KR100333153B1 (ko) * 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
TW330313B (en) 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3262470B2 (ja) * 1993-12-28 2002-03-04 キヤノン株式会社 半導体基板およびその作製方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JPH07283381A (ja) * 1994-04-08 1995-10-27 Canon Inc 貼合わせ半導体基体の製造方法
JP3192546B2 (ja) 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3361922B2 (ja) 1994-09-13 2003-01-07 株式会社東芝 半導体装置
JPH08122768A (ja) 1994-10-19 1996-05-17 Sony Corp 表示装置
JP3109968B2 (ja) 1994-12-12 2000-11-20 キヤノン株式会社 アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法
US6421754B1 (en) 1994-12-22 2002-07-16 Texas Instruments Incorporated System management mode circuits, systems and methods
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
JPH08255907A (ja) * 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3482028B2 (ja) * 1995-03-01 2003-12-22 株式会社リコー マイクロセンサ
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JP3292657B2 (ja) 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
US5841173A (en) 1995-06-16 1998-11-24 Matsushita Electric Industrial Co., Ltd. MOS semiconductor device with excellent drain current
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
JP2692659B2 (ja) * 1995-10-13 1997-12-17 日本電気株式会社 Ｓｏｉ基板および該ｓｏｉ基板の製造方法
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5573961A (en) * 1995-11-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contact for a MOSFET device fabricated in an SOI layer
JP3604791B2 (ja) * 1995-11-09 2004-12-22 株式会社ルネサステクノロジ 半導体装置の製造方法
TW324101B (en) * 1995-12-21 1998-01-01 Hitachi Ltd Semiconductor integrated circuit and its working method
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW317643B (ja) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JPH1012889A (ja) * 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JP3383154B2 (ja) * 1996-06-20 2003-03-04 株式会社東芝 半導体装置
JPH1020331A (ja) 1996-06-28 1998-01-23 Sharp Corp 液晶表示装置
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
JP3759999B2 (ja) 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ
US6979882B1 (en) 1996-07-16 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method for manufacturing the same
US6287900B1 (en) * 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5899711A (en) * 1996-10-11 1999-05-04 Xerox Corporation Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100500033B1 (ko) 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6118148A (en) * 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6262438B1 (en) * 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US5904528A (en) * 1997-01-17 1999-05-18 Advanced Micro Devices, Inc. Method of forming asymmetrically doped source/drain regions
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3522482B2 (ja) * 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US6044474A (en) * 1997-04-08 2000-03-28 Klein; Dean A. Memory controller with buffered CAS/RAS external synchronization capability for reducing the effects of clock-to-signal skew
US6424011B1 (en) 1997-04-14 2002-07-23 International Business Machines Corporation Mixed memory integration with NVRAM, dram and sram cell structures on same substrate
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP2891237B2 (ja) 1997-05-02 1999-05-17 日本電気株式会社 Ｓｏｉ構造の半導体装置およびその製造方法
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
JP3859821B2 (ja) 1997-07-04 2006-12-20 株式会社半導体エネルギー研究所 半導体装置
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP4282778B2 (ja) 1997-08-05 2009-06-24 株式会社半導体エネルギー研究所 半導体装置
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US6063706A (en) * 1998-01-28 2000-05-16 Texas Instruments--Acer Incorporated Method to simulataneously fabricate the self-aligned silicided devices and ESD protective devices
JPH11233788A (ja) 1998-02-09 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
AT2592U1 (de) 1998-02-20 1999-01-25 Isi Airbag Gmbh Füllvorrichtung zum aufblasen von aufprallschutzkissen, insbesondere in kraftfahrzeugen
JP3410957B2 (ja) 1998-03-19 2003-05-26 株式会社東芝 半導体装置及びその製造方法
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
US6268842B1 (en) 1998-04-13 2001-07-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and semiconductor display device using the same
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6165880A (en) 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6180497B1 (en) 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
JP3611290B2 (ja) * 1998-07-23 2005-01-19 キヤノン株式会社 半導体基材の作製方法および半導体基材
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4609867B2 (ja) 1998-07-29 2011-01-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3864886B2 (ja) * 2002-10-18 2007-01-10 信越半導体株式会社 Ｓｏｉウエーハ

Also Published As

Publication number Publication date
JP2010226124A (ja) 2010-10-07
US20100144111A1 (en) 2010-06-10
US20070108510A1 (en) 2007-05-17
US20040023448A1 (en) 2004-02-05
US20080286940A1 (en) 2008-11-20
US7176525B2 (en) 2007-02-13
US6602761B2 (en) 2003-08-05
US6271101B1 (en) 2001-08-07
US7807500B2 (en) 2010-10-05
US6875633B2 (en) 2005-04-05
US20050151201A1 (en) 2005-07-14
US20020001921A1 (en) 2002-01-03
US8642405B2 (en) 2014-02-04
JP2010171434A (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
JP5178775B2 (ja) Ｓｏｉ基板の作製方法
JP6182555B2 (ja) Ｓｏｉ基板の作製方法
US8288248B2 (en) Method of manufacturing semiconductor device having island-like single crystal semiconductor layer
TW200937508A (en) Substrate provided with semiconductor films and manufacturing method thereof
JP4609867B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2007158371A (ja) 半導体装置の作製方法
JP4298009B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP4481358B2 (ja) 半導体装置の作製方法
JP4481354B2 (ja) 半導体装置の作製方法
JP4481359B2 (ja) 半導体装置
JP4481355B2 (ja) 半導体装置
JP2011216894A (ja) 半導体装置の作製方法
JP2010161388A (ja) 半導体装置
JP2009246385A (ja) 半導体装置及びマイクロプロセッサ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

R150 Certificate of patent or registration of utility model

Ref document number: 5178775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees