DE69332960T2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung Download PDF

Info

Publication number
DE69332960T2
DE69332960T2 DE69332960T DE69332960T DE69332960T2 DE 69332960 T2 DE69332960 T2 DE 69332960T2 DE 69332960 T DE69332960 T DE 69332960T DE 69332960 T DE69332960 T DE 69332960T DE 69332960 T2 DE69332960 T2 DE 69332960T2
Authority
DE
Germany
Prior art keywords
layer
silicon
single crystal
gate electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69332960T
Other languages
English (en)
Other versions
DE69332960D1 (de
Inventor
Shunsuke Ohta-ku Inoue
Mamoru Ohta-ku Miyawaki
Tetsunobu Ohta-ku Kohchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04035729A external-priority patent/JP3114894B2/ja
Priority claimed from JP4049492A external-priority patent/JPH05218326A/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69332960D1 publication Critical patent/DE69332960D1/de
Application granted granted Critical
Publication of DE69332960T2 publication Critical patent/DE69332960T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung, und– insbesondere eine Halbleitervorrichtung mit einem Transistor mit isolierter Gateelektrode.
  • Vor einiger Zeit wurden Halbleitervorrichtungen zu Schlüsselvorrichtungen für die erhöhte Leistungsfähigkeit von Bildgebungsvorrichtungen wie etwa Bildsensoren und Bildanzeigevorrichtungen.
  • Als Beispiel für Halbleitervorrichtungen, die für die Verbesserung des Leistungsniveaus effektiv sind, gibt es eine Transistorbauart, bei der eine Halbleiterdünnschicht auf einer isolierenden Schicht als aktiver Bereich verwendet wird.
  • Die Ausbildung von einem kristallinen Silizium als eine Halbleiterdünnschicht auf einer isolierenden Schicht ist als Silicon-On-Insulator-Technik (SOI) weithin bekannt. Eine Anzahl von Untersuchungen wurden auf die SOI-Technik gerichtet, weil diese verwendende Vorrichtungen viele überlegenen Eigenschaften aufweisen, die durch zur Herstellung von gewöhnlichen integrierten Siliziumschaltungen verwendete Silizium-Bulksubstrate nicht erzielt werden können. Die SOI-Technik wird bspw. durch ein Verfahren zur Kondensierung und Bestrahlung eines Energiestrahls wie etwa ein Elektronenstrahl oder ein Laserstrahl auf eine amorphe oder polykristalline Siliziumschicht sowie das Aufwachsen einer Einkristallschicht aus Siliziumdioxid durch Rekristallisierung über eine Schmelze, oder durch ein Verfahren zur Ausbildung einer SiO2-Schicht in einem Einkristallsiliziumsubstrat durch Innenimplantation von Sauerstoff (genannt SIMOX-Vorgang (Separation by Ion Implanted Oxygen)) in die Praxis umgesetzt.
  • Der Aufbau, dass eine Halbleiterdünnschicht auf einer isolierenden Schicht unter Verwendung der SOI-Technik zum Unterdrücken des Kurzkanaleffekts ausgebildet wird, wird bspw. in dem Artikel „Manufacture of very thin-film MOSET/SIMOX with gate length of 0.15 μm and its characteristics", 1991 Autumn Congress of Japanese Electron Information Communication Society, SC-9-3, vorgeschlagen. Dieser Artikel beschreibt, dass der Vorgang zur Verdünnung der Siliziumschicht bei der Unterdrückung des Kurzkanalbereicheffekts effektiv ist, und dass der Vorgang der Verdünnung einer vergrabenen Oxidschicht unter dem Kanalbereich bei der Unterdrückung eines Kurzkanaleffekts bei der Schwellenwertspannung effektiv ist. Es wird außerdem beschrieben, dass der Vorgang zur Verdünnung der vergrabenen Oxidschicht das Problem einer ansteigenden parasitären Kapazität verstärkt, die mit den Source- und Drainbereichen verbunden ist.
  • Ferner wurde in jüngster Zeit eine MOS-Vorrichtung mit doppelter Gateelektrode entwickelt, die eine zweite Gateelektrode auf der einer Halbleiterschicht gegenüberliegenden Seite, wo der Source- und Drainbereich ausgebildet werden, sowie die übliche Gateelektrode mit einer isolierenden Schicht dazwischen beinhaltet. 1 zeigt ein Beispiel einer derartigen MOS-Vorrichtung mit doppelter Gateelektrode. Das Bezugszeichen 61 bezeichnet ein Substrat, die Bezugszeichen 62 bis 62'' bezeichnen isolierende Schichten, das Bezugszeichen 63 bezeichnet eine zweite Gateelektrode, das Bezugszeichen 64 bezeichnet einen Sourcebereich und das Bezugszeichen 65 bezeichnet einen Drainbereich. Eine Sourceelektrode 67 und eine Drainelektrode 68 sind mit dem Sourcebereich 64 bzw. dem Drainbereich 65 verbunden. Ein zwischen dem Sourcebereich 64 und dem Drainbereich 65 sandwichartig umgebener Abschnitt 66 bezeichnet einen Kanalabschnitt, und das Bezugszeichen 69 bezeichnet eine erste Gateelektrode zum steuern des Kanalabschnitts. Es ist bekannt, dass die MOS-Vorrichtung mit der doppelten Gateelektrode die Vorteile der Verbesserung des Kurzkanaleffekts und einer ansteigenden Stromansteuerungskraft aufweist.
  • Davon abgesehen wird gewürdigt, dass die Druckschrift JP-A-56 029 369 einen IGFET mit einer isolierenden Schicht offenbart, wobei ein Abschnitt davon unter dem Source- und Drainbereich dick ist, und ein Abschnitt unter dem Kanal zwischen den Bereichen dünn ist. Zudem ist eine dünne Gateisolationsschicht auf diesen Bereichen abgeschieden.
  • Die Druckschrift JP-A-61 125 163 offenbart ferner eine Halbleitervorrichtung, bei der eine Oxidschicht zum Isolieren von Elementen in einem Elementisolationsbereich ausgebildet ist, und ein aus einer Gateoxidschicht, Gateelektrode und Source-Drain-Bereichen bestehender Unterschicht-MOS-Transistor ist in einem Elementausbildungsbereich geformt. Zudem ist eine Zwischenschichtisolationsschicht auf der gesamten Oberfläche abgeschieden, und die Oberfläche ist abgeflacht.
  • Darüber hinaus offenbart die Druckschrift EP-A-0 063 915 einen Metallisolatorhalbleitertransistor (MIS), der auf einer isolierenden Schicht aufgebaut ist, die mit einem dünnen Abschnitt unter dem Kanalbereich des MIS- Transistors und mit einem dicken Abschnitt unter dem Rest der Vorrichtung angeordnet ist.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung mit einer überlegenen Leistungsfähigkeit und einer hohen Zuverlässigkeit bereitzustellen.
  • Die Aufgabe wird gemäß dem beiliegenden unabhängigen Patentanspruch gelöst.
  • 1 zeigt eine Schnittansicht eines Beispiels einer bekannten Halbleitervorrichtung.
  • 2 zeigt eine Schnittansicht des Aufbaus eines N-MOS-Transistors gemäß einem erläuternden Beispiel.
  • 3 zeigt eine Ansicht eines von aufeinanderfolgenden Schritten zur Herstellung des N-Mos-Transistors gemäß einem erläuterndem Beispiel.
  • 4 zeigt eine Ansicht eines von aufeinanderfolgenden Schritten zur Herstellung des N-MOS-Transistors gemäß dem erläuterndem Beispiel.
  • 5 zeigt eine Ansicht eines von aufeinanderfolgenden Schritten zur Herstellung des N-MOS-Transistors gemäß dem erläuterndem Beispiel.
  • 6 zeigt eine Ansicht eines von aufeinanderfolgenden Schritten zur Herstellung des N-MOS-Transistors gemäß dem erläuterndem Beispiel.
  • 7 zeigt eine Ansicht eines von aufeinanderfolgenden Schritten zur Herstellung des N-MOS-Transistors gemäß dem erläuterndem Beispiel.
  • 8 zeigt eine Ansicht eines von aufeinanderfolgenden Schritten zur Herstellung des N-MOS-Transistors gemäß dem erläuterndem Beispiel.
  • 9 zeigt eine Ansicht eines von aufeinanderfolgenden Schritten zur Herstellung des N-MOS-Transistors gemäß dem erläuterndem Beispiel.
  • 10 zeigt eine Schnittansicht des Aufbaus eines N-MOS-Transistors gemäß einem Ausführungsbeispiel der Erfindung.
  • Vor der Beschreibung von Halbleitervorrichtungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung erfolgt zunächst eine Beschreibung für ein Verfahren zur Herstellung einer Einkristallhalbleiterdünnschicht, die für den Erhalt dieser Halbleitervorrichtungen wünschenswert ist, wobei Silizium als Beispiel dient.
  • Eine Einkristallsiliziumschicht wird unter Verwendung eines porösen Siliziumsubstrats ausgebildet, dass erhalten wird, indem ein einkristallines Siliziumsubstrat in poröses Silizium verändert wird. Eine transmissionselektronenmikroskopische Beobachtung zeigt, dass das poröse Siliziumsubstrat Mikroporen von ca. 60 nm (600 Å) als Durchschnittsdurchmesser aufweist. Während das poröse Siliziumsubstrat eine Dichte von weniger als die Hälfte von der des einkristallinen Siliziumsubstrats aufweist, wird außerdem die Einkristallinität noch immer aufrechterhalten, und eine Einkristallsiliziumschicht kann auf der porösen Schicht durch epitaktisches Wachstum ausgebildet werden. Bei einer Temperatur von nicht unter 100°C werden jedoch die internen Mikroporen neu angeordnet, wobei die Charakteristik des angereicherten Ätzens beeinträchtigt wird. Aus diesem Grund ist ein Niedertemperaturverfahren wie etwa ein Molekularstrahlepitaxievorgang, ein Plasma-CVD-Vorgang, ein thermischer CVD-Vorgang, ein optischer CVD-Vorgang, ein Biassputtervorgang, ein Kristallwachstumsvorgang usw. für das epitaktische Wachstum der Siliziumschicht geeignet.
  • Nachstehend erfolgt eine Beschreibung eines Verfahrens zum Ausführen des epitaktischen Wachstums einer Einkristallschicht nach dem Verändern von P-Silizium in poröses Silizium.
  • Ein Einkristallsiliziumsubstrat wird vorbereitet und sodann durch einen Anodisierungsvorgang unter Verwendung einer HF-Lösung in poröses Silizium verändert. Während einkristallines Silizium eine Dichte von 2,33 g/cm3 aufweist, kann die Dichte von porösem Silizium im Bereich von 0,6 bis 1,1 g/cm3 variiert werden, wenn der Gehalt der HF-Lösung zwischen 20 und 50 Gewichtsprozent variiert wird. Die poröse Siliziumschicht neigt aus dem nachstehenden Grund dazu, auf einem P-Siliziumsubstrat leicht ausgebildet zu werden.
  • Poröses Silizium wurde im Verlauf von Untersuchungen von elektrolytischem Schleifen von Halbleitern entdeckt. Bei einer Auflösungsreaktion von Silizium während eines Anodisierungsvorgangs sind Löcher für eine anodische Reaktion von Silizium in einer HF-Lösung erforderlich, und die anodische Reaktion wird wie folgt ausgedrückt; Si + 2HF + (2 – n)e+ → SiF2 + 2H+ + ne– SiF2 + 2HF → SiF4 + H2 SiF4 + 2HF → H2SiF6 oder Si + 4HF + (4 – λ)e+ → SiF4 + 4H+ + λe– SiF4 + 2HF → H2SiF6 wobei e+ und e– ein Loch bzw. ein Elektron bezeichnen, und N und λ jeweils die Anzahl von benötigten Löchern zum Auflösen eines Siliziumatoms bezeichnen. Es wird berichtet, dass poröses Silizium unter der Bedingung n > 2 oder λ > 4 ausgebildet wird.
  • Dies bedeutet, dass P-Silizium mit Löchern leichter in poröses Silizium verändert werden kann.
  • Auf der anderen Seite wird berichtet, dass hochdichtes N-Silizium ebenfalls in poröses Silizium verändert werden kann. Demzufolge kann einkristallines Silizium in poröses Silizium verändert werden, ungeachtet, ob es vom P-Typ oder vom N-Typ ist.
  • Ferner weist eine poröse Schicht eine große Anzahl von darin ausgebildeten Leerstellen auf, und ihre Dichte beträgt lediglich die Hälfte oder weniger als die der nichtporösen Struktur, folglich weist die poröse Struktur eine stark erhöhte Oberfläche pro Volumeneinheit auf, und daher zeigt eine poröse Schicht eine sehr viel größere chemische Ätzrate als eine gewöhnliche Einkristallschicht.
  • Poröses Silizium wird durch die Anodisierung von einkristallinem Silizium unter den nachstehend aufgeführten Bedingungen ausgebildet. Es wird angemerkt, dass das Startmaterial von durch Anodisierung ausgebildetem Silizium jedoch nicht auf einkristallines Silizium beschränkt ist. Genauer ist es möglich, Silizium aus anderen Arten von kristallinen Strukturen zu verwenden.
    Angelegte Spannung: 2,6 (V)
    Stromdichte: 30 (mA × cm2)
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 2,4 (Stunden)
    Dicke des porösem Siliziums: 300 (μm)
    Porosität: 56 (%)
  • Eine einkristalline Siliziumdünnschicht wird durch epitaktisches Wachstum auf dem durch den vorstehend beschriebenen Anodisierungsvorgang ausgebildeten porösem Siliziumsubstrat ausgebildet. Die Dicke der einkristallinen Siliziumdünnschicht beträgt vorzugsweise nicht mehr als 50 μm, noch bevorzugter nicht mehr als 20 μm.
  • Nach der Oxidierung der Oberfläche der einkristallinen Siliziumdünnschicht wird sodann ein Substrat vorbereitet, dass das Substrat der endgültigen Vorrichtung wird, und die Oxidschicht auf der einkristallinen Siliziumoberfläche mit dem Substrat verbunden. Als Alternative wird die Oberfläche eines neu vorbereiteten einkristallinen Siliziumsubstrats oxidiert und sodann mit der einkristallinen Siliziumschicht auf dem porösem Siliziumsubstrat verbunden. Der Grund, warum die Oxidschicht zwischen dem Substrat und der einkristallinen Siliziumschicht bereitgestellt wird, wird nachstehend angegeben. Im Falle der Verwendung von Glas als Substrat ist beispielsweise das durch die darunter liegenden Schnittstelle einer Siliziumaktivschicht erzeugte Schnittstellenniveau niedriger für die Glasschnittstelle als für die Oxidschichtschnittstelle, und daher können die Eigenschaften einer elektronischen Vorrichtung bedeutend verbessert werden. Als weitere Alternative ist es ebenfalls möglich, das poröse Siliziumsubstrat durch einen nachstehend beschriebenen selektiven Ätzvorgang wegzuätzen, und lediglich die verbleibende einkristalline Siliziumdünnschicht mit einem neuen Substrat zu verbinden. Durch das bloße Kontaktieren der einkristallinen Siliziumdünnschicht und des Substrats bei Raumtemperatur nach dem Säubern von deren Oberflächen haften beide Elemente durch die van der Waals'schen Kräfte in einem derartigen Ausmaß eng aneinander, dass sie nicht leicht getrennt werden können. Zusätzlich werden danach die beiden Elemente vollständig miteinander durch Wärmebehandlung unter einer Stickstoffatmosphäre bei einer Temperatur in einem Bereich von 200–900°C, vorzugsweise 600–900°C, vollständig verbunden.
  • Nachfolgend wird eine Si3N4-Schicht als Ätzvermeidungsschicht ganzflächig über die beiden miteinander verbundenen Substrate abgeschieden, gefolgt durch eine Entfernung von lediglich der Si3N4-Schicht, die auf der Oberfläche des porösen Siliziumsubstrats angeordnet ist. An Stelle der Si3N4-Schicht kann Apiezonwachs verwendet werden. Danach wird das poröse Siliziumsubstrat durch einen Ätzvorgang oder eine andere geeignete Maßnahme vollständig entfernt, wodurch ein Halbleitersubstrat mit der Dünnschichteinkristallsiliziumschicht bereitgestellt wird.
  • Nachstehend wird der selektive Ätzvorgang zum Entfernen von lediglich dem porösem Siliziumsubstrat durch einen nicht elektrolytischen Nassätzvorgang beschrieben.
  • Bevorzugte Beispiele für ein Ätzmittel, dass keine Ätzwirkung gegenüber kristallinem Silizium aufweist, sondern ein selektives Ätzen von porösem Silizium alleine ermöglicht, sind Flusssäure, gepufferte Flusssäure wie etwa Ammoniumfluorid (NH4F) oder Wasserstofffluorid oder eine Mischung aus Flusssäure oder gepufferter Flusssäure, der eine wässrige Lösung aus Wasserstoffperoxid hinzugefügt ist, eine Mischung aus Flusssäure oder gepufferter Flusssäure, der Alkohol hinzugefügt ist, und eine Mischung aus Flusssäure oder gepufferter Flusssäure, der eine wässrige Lösung aus Wasserstoffperoxid und Alkohol hinzugefügt ist. Der Ätzvorgang erfolgt durch ein Eintauchen der verbundenen Substrate in einer dieser Lösungen zum Ätzen. Die Ätzrate hängt von dem Halt und der Temperatur der Flusssäure, gepufferten Flusssäure und der wässrigen Lösung aus Wasserstoffperoxid ab. Durch das Hinzufügen der wässrigen Lösung aus Wasserstoffperoxid kann die Oxidation von Silizium beschleunigt werden, so dass eine größere Reaktionsgeschwindigkeit verwirklicht wird, als wenn Wasserstoffperoxid nicht hinzugefügt wird. Zusätzlich ist die Reaktionsgeschwindigkeit durch Variieren des Gehalts der wässrigen Lösung aus Wasserstoffperoxid steuerbar. Zudem können durch das Hinzufügen von Alkohol die Fehlstellen der Ätzreaktionsproduktgase sofort von der geätzten Oberfläche entfernt werden, ohne dass eine Umwälzung des Ätzmittels erforderlich ist, so dass poröses Silizium homogen und effizient geätzt werden kann.
  • Der HF-Gehalt in der gepufferten Flusssäure wird vorzugsweise im Bereich von 1–95 Gewichtsprozent für das Ätzmittel eingestellt, bevorzugter auf 1–85 Gewichtsprozent, und am bevorzugtesten auf 1–70 Gewichtsprozent. Der NH4F-Gehalt in der gepufferten Flusssäure wird vorzugsweise auf den Bereich von 1–95 Gewichtsprozent für das Ätzmittel eingestellt, bevorzugter auf 5–90 Gewichtsprozent, und am bevorzugtesten auf 5–80 Gewichtsprozent.
  • Der HF-Gehalt wird vorzugsweise auf den Bereich von 1– 95 Gewichtsprozent für das Ätzmittel eingestellt, bevorzugter auf 5–90 Gewichtsprozent, und am bevorzugtesten auf 5–80 Gewichtsprozent.
  • Der H2O2-Gehalt wird vorzugsweise im Bereich von 1–95 Gewichtsprozent für das Ätzmittel eingestellt, bevorzugter auf 5–90 Gewichtsprozent, und am bevorzugtesten auf 10–80 Gewichtsprozent, und außerdem in dem Bereich, wo der Effekt des Hinzufügens von Wasserstoffperoxid aufrechterhalten wird.
  • Der Alkoholgehalt wird vorzugsweise auf nicht mehr als 80 Gewichtsprozent für das Ätzmittel eingestellt, bevorzugter auf nicht mehr als 60 Gewichtsprozent, und am bevorzugtesten auf nicht mehr als 40 Gewichtsprozent, und außerdem im Bereich, wo die Wirkung des Hinzufügens von Alkohol aufrechterhalten wird.
  • Die Temperatur wird vorzugsweise im Bereich von 0–100°C eingestellt, bevorzugter auf 5–80°C, und am bevorzugtesten auf 5–60°C.
  • Der beim vorliegenden Vorgang verwendete Alkohol kann irgendein geeigneter Alkohol sein, wie etwa Ethylalkohol und Isopropylalkohol, der im Hinblick auf den praktischen Herstellungsvorgang keine Probleme verursacht, und mit dem der Effekt des Hinzufügens von Alkohol erwartet wird.
  • Indem die durch den vorstehend beschriebenen Vorgang erhaltene Einkristallsiliziumdünnschicht einer Ionenimplantation mit O2 oder einem Verbindungsvorgang mit einem anderen Siliziumwafer mit einer isolierenden Schicht darauf unterzogen wird, kann eine isolierende Schicht erhalten werden, die auf ihren beiden Seiten zwei Einkristallsiliziumdünnschichten aufweist.
  • Im Fall des Ionenimplantationsvorgangs liegt die Siliziumschichtdicke vor der Implantation vorzugsweise im Bereich von 1–5 μm in Abhängigkeit des Bedarfs. O2-Ionen werden mit einer Dichte von 5 × 1017 bis 5 × 1017 cm2 bei einer Beschleunigungsenergie von 200 keV gefolgt von einer Wärmebehandlung für mehrere Stunden bei einer Temperatur im Bereich von 1100 bis 1200°C implantiert. Im Ergebnis kann einkristallines Silizium mit einer Dicke von 200–400 nm (2000–4000 Å) auf der äußersten Oberfläche und einer Siliziumdioxidschicht mit einer Dicke von 100 bis 500 nm (1000–5000 Å) darunter ausgebildet werden.
  • Im Falle des Ausbildungsvorgangs wird die isolierende Schicht mit einer Dicke von 50–1000 nm (500–10000 Å) ausgebildet, und nach dem Verbindungsvorgang kann Silizium auf der äußersten Oberfläche durch einen Schleifvorgang auf 200 nm (2000 Å) bis zu mehreren μm Dicke verdünnt werden. Der frühere Ionenimplantationsvorgang wird erfindungsgemäß vorzugsweise verwendet.
  • Nachstehend wird ein Herstellungsverfahren für eine Halbleitervorrichtung beschrieben. Dicke selektive Oxidschichten werden genau unter jenen Bereichen auf einem ersten einkristallinen Substrat ausgebildet, die Source-Drain-Bereiche werden, wobei das erste einkristallinen Substrat abgeflacht wird, und dann eine Oxidschicht auf der abgeflachten Substratoberfläche ausgebildet wird, wodurch ein erstes Substrat hergestellt wird, bei dem dicke Oxidschichten in den Bereichen ausgebildet werden, die genau unter den Souce-Drain-Bereichen angeordnet sein werden, und wobei eine dünne Oxidschicht in dem Bereich ausgebildet wird, der genau unter einem Kanalbereich angeordnet sein wird. Andererseits wird eine nicht poröse einkristalline Siliziumschicht mit guter Kristallinität auf einem zweiten einkristallinen Siliziumsubstrat ausgebildet, dass in poröses Silizium verändert wurde und eine hohe Ätzrate aufweist, oder eine isolierende Schicht wird zudem auf der nicht porösen einkristallinen Siliziumschicht ausgebildet, wodurch ein zweites Substrat hergestellt wird. Nach dem verbinden des ersten und zweiten Substrats miteinander wird das zweite einkristalline Siliziumsubstrat, das in poröses Silizium verändert wurde, durch eine Behandlung mit zumindest einem nasschemischen Ätzvorgang entfernt. Somit wird eine dünne einkristalline Siliziumschicht mit guter Kristallinität und einer homogenen Schichtdicke auf der verbundenen isolierenden Schicht durch einen einfachen Vorgang ausgebildet. Die Source- und Drain-Bereiche werden auf den dicken selektiven Oxidschichten ausgebildet.
  • Zudem kann durch die Ausbildung einer Gateelektrode auf der vorstehend beschriebenen einkristallinen Halbleiterschicht, das Ausbilden einer selektiven Oxidschicht in dem Bereich um die Gateelektrode und das Abflachen der ausgebildeten selektiven Oxidschicht und einer Oxidschicht auf der Gateelektrode, eine Leiterbahnstruktur oder dergleichen auf der abgeflachten Oxidschichtoberfläche ausgebildet werden.
  • Ferner kann durch Verbinden der abgeflachten selektiven Oxidschicht und der Oxidschicht auf der Oberfläche der Gateelektrode mit der Oberfläche einer nicht porösen einkristallinen Schicht auf einem dritten einkristallinen Siliziumsubstrat, das in poröses Silizium umgewandet wurde, oder mit einer auf der nicht porösen Einkristallschicht ausgebildeten Oxidschicht und durch Entfernen des dritten einkristallinen Siliziumsubstrats, dass in poröses Silizium durch eine Behandlung mit zumindest einem nasschemischen Ätzvorgang verändert wurde, so dass einkristallines Silizium auf der verbundenen Oxidschicht ausgebildet wird, eine geschichtete Halbleitervorrichtung erhalten werden, die in der darunter liegenden Schicht einen Feldeffekttransistor mit isolierter Gateelektrode aufweist.
  • Im Fall der Ausbildung eines MOS-Transistors mit doppelter Gateelektrode als Halbleitervorrichtung wird vorzugsweise eine erste Gateelektrode mit einer Schichtdicke von nicht weniger als 50 nm (500 Å), noch bevorzugter von nicht weniger als 200 nm (2000 Å) ausgebildet. Falls die Schichtdicke weniger als 50 nm (500 Å) beträgt, besteht die Gefahr eines unerwünschten Anstiegs beim Gatewiderstandswert. Bei der erfindungsgemäßen Flüssigkristallanzeige liegt die Schichtdicke der ersten Gateelektrode vorzugsweise im Bereich von 50 bis 1000 nm (500 bis 10000 Å), und noch bevorzugter im Bereich von 200 bis 600 nm (2000 bis 6000 Å). Falls die Schichtdichte nicht mehr als 50 nm (500 Å) beträgt, besteht die Gefahr eines unerwünschten Anstiegs beim Gatewiderstandswert. Falls sie andererseits zu dick ist, entstehen Schwierigkeiten bei der vollständigen Ausbildung der Bildelementabschnitte.
  • Zusätzlich ist das Flächenverhältnis zwischen der ersten und der zweiten Gateelektrode nicht besonders beschränkt. In Anbetracht der Eigenschaften als Vorrichtung mit doppelter Gateelektrode ist jedoch, wenn die erste und die zweite Gateelektrode in einer eins-zu-eins Relation verwendet werden, das Flächenverhältnis von der zweiten zu der ersten Gateelektrode vorzugsweise im Bereich von 1/1 bis 10/1. Falls die erste Gateelektrode zu klein ist oder die zweite Gateelektrode zu groß ist, werden unerwünschte Probleme bei der Verschaltung und der Ausrichtung zwischen der ersten und der zweiten Gateelektrode und so weiter verursacht werden, was den Herstellungsvorgang verkomplizieren würde und zu erhöhten Herstellungskosten führen würde. Zudem ist es auch möglich, eine zweite Gateelektrode auszubilden, die von allen NMOS-Transistoren geteilt wird, und eine andere zweite Gateelektrode auszubilden, die von allen PMOS-Transistoren geteilt wird, damit die zwei Gruppen NMOS- und PMOS-Transistoren gleichzeitig pro Gruppe gesteuert werden können. Dabei sind die erste und die zweite Gateelektrode nicht verbunden und werden unabhängig voneinander gesteuert, und keine besonderen Beschränkungen sind dem Flächenverhältnis von zweiter zu erster Elektrode auferlegt.
  • (Erläuterndes Beispiel)
  • 2 zeigt eine Schnittansicht zur Erläuterung des Aufbaus eines NMOS-Transistors gemäß einem erläuternden Beispiel.
  • In 2 bezeichnet das Bezugszeichen 1 ein Einkristallsiliziumsubstrat, 2, 3 und 4 bezeichnen einen Sourcebereich, einen Kanalbereich bzw. einen Drainbereich, 5, 6 und 7 bezeichnen Oxidschichten genau unter dem Sourcebereich 2, dem Kanalbereich 3 bzw. dem Drainbereich 4, und das Bezugszeichen 8 bezeichnet eine Gateelektrode. Die Oxidschichten 5, 7 sind abgeflacht ausgebildete selektive Oxidschichten, und sind mit einer größeren Dicke als die Oxidschicht 6 ausgebildet. Bei dem MOS-Transistor mit einem derartigen Aufbau kann die mit dem Source- und Drainbereich verbundene parasitäre Kapazität (d. h. die parasitäre Kapazität zwischen dem Substrat und dem Sourcebereich und zwischen dem Substrat und dem Drainbereich) unterdrückt werden, da die Oxidschichten 5, 7 dick ausgebildet werden. Da zudem die Oxidschicht 6 dünn ausgebildet ist, kann der Kurzkanaleffekt ebenfalls unterdrückt werden.
  • Es sei angemerkt, dass, während bei dem vorliegenden Beispiel der LOCOS-Vorgang (Local Oxidation of Silicon) zur Ausbildung der dicken isolierenden Schichten genau unter dem Source- und dem Drainbereich verwendet wird, es keine Beschränkung auf die Verwendung des LOCOS-Vorgangs gibt. Alternativ ist es ebenfalls möglich, Bulk-Silizium zu ätzen, und sodann isolierende Schichten aus SiON oder dergleichen anstatt dessen zu vergraben.
  • Nachstehend wird das Herstellungsverfahren für den N-MOS-Transistor mit dem vorstehend beschriebenen Aufbau beschrieben.
  • Das Herstellungsverfahren für den NMOS-Transistor mit dem vorstehend beschriebenen Aufbau umfasst die Schritte zur Ausbildung einer Einkristallsiliziumschicht auf den abgeflachten Oxidschichten, die genau unter dem Source- und dem Drainbereich dick sind, sowie der Ausbildung eines MOS-Transistors auf der Einkristallsiliziumschicht. Somit wird das Verfahren auf der Grundlage einer zur Ausbildung der Einkristallsiliziumschicht auf der abgeflachten Isolatoroberfläche angepassten SOI-Technik ausgeführt. Obwohl der NMOS-Transistor mit dem vorstehend beschriebenen Aufbau unter Verwendung irgendeiner existierenden SOI-Technik hergestellt werden kann, beispielsweise einem Verfahren zum Kondensieren und Bestrahlen eines Energiestrahls wie etwa eines Laserstrahls und Wachsen einer Einkristallschicht auf Siliziumdioxid durch eine Rekristallisierung über eine Schmelze, kann die Einkristallsiliziumschicht homogener Schichtdicke und guter Kristallinität auf der Isolatoroberfläche unter Verwendung des vorstehend beschriebenen Herstellungsverfahrens mit einem Verbindungsvorgang ausgebildet werden.
  • Die 3 bis 9 sind eine Reihe von Ansichten von aufeinanderfolgenden Schritten zur Herstellung des NMOS-Transistors gemäß dem vorliegenden Beispiel. Zunächst wird gemäß 3 ein Einkristallsiliziumsubstrat unter den nachstehenden Bedingungen zur Ausbildung eines porösen Siliziumsubstrats 10 anodisiert:
    angelegte Spannung: 2,6 (V)
    Stromdichte: 30 (mA × cm2)
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Porosität: 56 (%)
  • Dann wird eine nicht poröse Einkristallsiliziumschicht 9 durch epitaktisches Wachstum auf der Oberfläche des porösen Siliziumsubstrats ausgebildet. Die Dicke der Einkristallsiliziumschicht 9 wurde bei einem Experimentalbeispiel auf 0,1 μm eingestellt. Das epitaktische Wachstum wird durch ein beliebiges gewöhnliches Verfahren wie etwa ein thermischer CVD-Vorgang, ein Niederdruck-CVD-Vorgang, ein Plasma-CVD-Vorgang, ein Molekularstrahlepitaxievorgang oder ein Sputtervorgang durchgeführt.
  • Andererseits werden gemäß 4 die selektiven Oxidschichten 5, 7 mit einer Dicke von etwa 1 μm auf der Oberfläche des Einkristallsiliziumsubstrats in den Bereichen ausgebildet, die genau unter dem Source- und dem Drainbereich anzuordnen sind. Die selektiven Oxidschichten 5, 7 können durch Strukturieren einer Si3N4-Schicht auf der Oberfläche des Einkristallsiliziumsubstrats in dem Bereich ausgebildet werden, der genau unter dem Kanalbereich mit einer dazwischen angeordneten Oxidschicht anzuordnen ist, und indem sie einer Nassoxidation bei 1000°C unterzogen werden. Danach wird gemäß den 5 und 6 die Si3N4-Schicht entfernt, und die Oberfläche wird mit SOG (Spin On Glass) beschichtet, gefolgt durch einen Abflachungsvorgang durch Rückfluss. Nach dem Abflachungsvorgang wird SiO2 zur Ausbildung der abgeflachten selektiven Oxidschichten 5, 7 geätzt. Nachfolgend wird die Oberfläche zur Ausbildung der Oxidschicht 6 mit einer Dicke von 20 nm (200 Å) oxidiert.
  • Danach werden gemäß 7 das Einkristallsiliziumsubstrat 1 mit den selektiven Oxidschichten 5, 7 und der Oxidschicht 6 und dem porösen Siliziumsubstrat 10 mit der nicht porösen Einkristallsiliziumschicht 9 nach einem Reinigungsvorgang in engen Kontakt zueinander gebracht, und so dann miteinander fest verbunden, indem sie unter einer Sauerstoff-, Stickstoff-, Wasserstoff-, Edelgas-Atmosphäre oder dergleichen erwärmt werden.
  • Bei der vorstehenden Beschreibung kann eine Oxidschicht auf der Einkristallsiliziumschicht 9 ausgebildet werden. Ein bestimmtes Schnittstellennivau wird möglicherweise erzeugt, wenn eine Dünnschichtvorrichtung durch die Schnittstelle hergestellt wird, aber ein derartiges Schnittstellenniveau kann reduziert werden, indem die Oxidschicht auf der Einkristallsiliziumschicht 9 ausgebildet wird. Im Allgemeinen ist die Verbindungsfestigkeit an der Schnittstelle um so stärker, je höher die Temperatur der Wärmebehandlung ist. Dies kann darauf zurückgeführt werden, das bei einer Temperatur von nicht weniger als etwa 200°C die durch die Wasserstoffverbindung miteinander verbundenen Atome Wasserstoff und Sauerstoff durch Dehydration in der Form von H2O entfernt werden und die kondensierte Silanolverbindung (Si-O-Si) nur noch ausgebildet werden muss. Während das dehydrierte H2O noch immer nahe der Schnittstelle in der Gestalt von Fehlstellen oder dergleichen verbleibt, erreicht die Verbindungsfestigkeit noch nicht das maximale Niveau, und es wird maximiert, wenn diese Fehlerstellen sich verteilen und durch und durch verschwinden. Die Bindungsfestigkeit wird in diesem Zustand gesättigt und selbst durch weiteres Erhöhen der Temperatur der Wärmebehandlung nicht weiter intensiviert. Die Temperatur, bei der die Bindungsfestigkeit gesättigt ist, beträgt etwa 1000°C. Daher wurde die Temperatur der Wärmebehandlung auf etwa 1000°C bei einem Experimentalbeispiel eingestellt.
  • Dann wird gemäß 8 das poröse Siliziumsubstrat 10 unter Verwendung eines nachstehend beschriebenen Ätzmittels weggeätzt. Ein Ätzmittel, dass das poröse Siliziumsubstrat 10 alleine selektiv ätzen kann, ohne das einkristalline Silizium zu ätzen ist ein auf Flusssäure basiertes Ätzmittel wie etwa Flusssäure und gepufferte Flusssäure. Durch das Hinzufügen von Alkohol wie etwa Methanol, Ethanol, Propanol und Isopropanol zu dem vorstehend beschriebenen Ätzmittel können die Fehlstellen von Ätzreaktionsproduktgasen sofort von der geätzten Oberfläche entfernt werden, ohne eine Umwälzung des Geätzten zu erfordern, so dass poröses Silizium homogen und effizient geätzt werden kann. Zudem kann durch Hinzufügen einer wässrigen Lösung aus Wasserstoffperoxid die Oxidation von Silizium beschleunigt werden, so dass eine größere Reaktionsgeschwindigkeit realisiert werden kann, als in dem Fall, wo Wasserstoffperoxid nicht hinzugefügt wird. Zusätzlich ist die Reaktionsgeschwindigkeit durch Variierung des Gehalts der wässrigen Lösung aus Wasserstoffperioxid steuerbar.
  • Bei einem Experimentalbeispiel wurde das poröse Siliziumsubstrat 10 einem selektiven Ätzvorgang unter Verwendung einer Mischlösung aus 49% Flusssäure, Alkohol und einer etwa 30% wässrigen Lösung aus Wasserstoffperoxid (10 : 6 : 50) ausgesetzt, ohne das Ätzmittel umzuwälzen. Das poröse Siliziumsubstrat 10 wurde selektiv geätzt und vollständig entfernt. Wie auf diese Weise auf der Oxidschicht ausgebildete Einkristallsiliziumschicht wies eine homogene Schichtdicke auf.
  • Danach wird gemäß 9 die Gateelektrode 8 durch eine Gateisolationsschicht ausgebildet. Sodann werden Dotierstoffionen unter Verwendung der Gateelektrode 8 als Maske implantiert und ausgeheilt, um den Source- und Drainbereich 2, 4 auszubilden. Bei der vorstehenden Beschreibung kann die Gateelektrode 8 auf der Oxidschicht 6 mit hoher Genauigkeit durch Erfassen der Kanten der selektiven Oxidschichten 5, 7 durch einen Heliumneonlaser von oben und Ausbilden der Gateelektrode 8 mit den erfassten Kanten als Bezugspunkte ausgebildet werden. Alternativ können außer den selektiven Oxidschichten 5, 7 andere selektive Oxidbereiche ausgebildet werden, um als Ausrichtungsmarkierung zu dienen.
  • Somit wird der in 2 gezeigte N-MOS-Transistor hergestellt. Gemäß dem vorliegenden Beispiel kann ein Kurzkanaleffekt durch Reduzieren der Dicke der Einkristallsiliziumschicht und der Dicke der Oxidschicht unter dem Kanalbereich unterdrückt werden. Folglich ist es möglich, einen MOS-Transistor mit einer Regel von nicht mehr als 1 μm herzustellen.
  • (Ausführungsbeispiel)
  • Nachstehend wird ein Ausführungsbeispiel der Erfindung unter Bezugnahme auf 10 beschrieben. Das Ausführungsbeispiel unterscheidet sich von dem vorstehend beschriebenen erläuternden Beispiel dahingehend, dass die Einkristallsiliziumschicht über den dicken Oxidschichten genau unter dem Source- und dem Drainbereich, und dass die dünne Oxidschicht genau unter den Kanalbereich mit dazwischen angeordnetem BPSG 31 (Borphosphorsilikatglas) ausgebildet wird. Durch Verwendung dieses Aufbaus wird die Grenzfläche zwischen der Einkristallsiliziumschicht 9 und jenen Oxidschichten sicher durch das BPSG abgeflacht, das gute Rückflusseigenschaften aufweist, mit dem Ergebnis guter Verbindungseigenschaften, selbst wenn ein Niveauunterschied zwischen den LOCOS-Oxidschichten 5, 7 und der Nicht-LOCOS-Oxidschicht 6 vorhanden ist. Es sei angemerkt, dass die Zwischenschicht aus einem beliebigen anderen Material als BPSG ausgebildet sein kann, solange es überlegene Rückflusseigenschaften aufweist, und SOG oder dergleichen ist ebenfalls anwendbar.
  • Gemäß vorstehender Beschreibung weist die erfindungsgemäße Halbleitervorrichtung eine überlegene Leistungsfähigkeit und eine hohe Zuverlässigkeit auf, weil sie sehr viel einfacher als bekannte Vorrichtungen hergestellt wird, und frei von der Gefahr einer durch Verbindungsleiterbahnen verursachten Eigenschaftsverschlechterung ist. Bei einer Flüssigkristallanzeige, bei der die vorliegende Halbleitervorrichtung in einer Peripherieansteuerungsschaltung verwendet werden kann, ist es möglich, nicht nur die Herstellungskosten zu beschneiden, sondern außerdem die Anzeige mit einer höheren Energieversorgungsspannung als eine bekannte anzusteuern, und den Freiheitsgrad bei der Spannungseinstellung zu erhöhen, wodurch Untersuchungen für eine höhere Bildqualität vom Gesichtspunkt der Schaltungsanordnung leichter gemacht werden. Beispielsweise wird der für den Erhalt einer Anzeige mit feineren Abstufungen nötige Spannungsspielraum ausgeweitet, und daher wird ein erlaubter Maximalwert der parasitären Kapazität bei der Bildelementauswahl ebenfalls erhöht. Außerdem können die für die höhere Bildqualität erforderlichen Zeitabläufe bei der Ansteuerung von Schaltungen usw. auf verschiedene Weise kombiniert werden. Dies bedeutet, dass die vorliegende Halbleitervorrichtung wesentliche Bedingungen zur Verwirklichung einer feineren Hochqualitätsanzeige in der Zukunft bietet. Zudem ermöglicht die Flüssigkristallanzeige, bei der die vorliegende Halbleitervorrichtung in einer Peripherieansteuerungsschaltung verwendet werden kann, zusätzlich zu einer Beschneidung der Herstellungskosten die Beschleunigung der Ansteuerungsschaltung und die Verbesserung von ihren Ansteuerungseigenschaften durch Verwenden der Peripherieansteuerungsschaltung mit überlegenen Eigenschaften.

Claims (1)

  1. Halbleitervorrichtung mit einem Transistor mit isolierter Gateelektrode, bei dem Source- und Drainbereiche (2, 4) in einer Einkristallhalbleiterschicht (9) bereitgestellt sind, die auf einer isolierenden Schicht (31) mit Rückflusseigenschaften ausgebildet ist, wobei ein Kanalbereich zwischen dem Source- und dem Drainbereich angeordnet ist, wobei ein dickes LOCOS-Oxid (5, 7) in einem Substrat (1) genau unter dem Source- und Drainbereich dicker als ein dünnes Nicht-LOCOS-Oxid (6) genau unter dem Kanalbereich (3) ausgebildet ist; und eine Gateelektrode (8) über dem Kanalbereich (3) ausgebildet ist; wobei die isolierende Schicht (31) eine kleinere Dicke genau unter dem Source- und dem Drainbereich und eine größere Dicke genau unter dem Kanalbereich aufweist; und der Niveauunterschied zwischen der isolierenden Schicht (31), dem dicken LOCOS-Oxid (5, 7) und dem dünnen Nicht-LOCOS-Oxid (6) so angeordnet ist, dass die Schnittstelle zwischen der isolierenden Schicht (31) und der Einkristallhalbleiterschicht (9) im wesentlichen flach ausgebildet ist.
DE69332960T 1992-01-28 1993-01-27 Halbleiteranordnung Expired - Fee Related DE69332960T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP04035729A JP3114894B2 (ja) 1992-01-28 1992-01-28 絶縁ゲート型電界効果トランジスタの製造方法、半導体装置の製造方法及び絶縁ゲート型電界効果トランジスタ
JP3572992 1992-01-28
JP4049492 1992-01-31
JP4049492A JPH05218326A (ja) 1992-01-31 1992-01-31 半導体装置及び液晶表示装置

Publications (2)

Publication Number Publication Date
DE69332960D1 DE69332960D1 (de) 2003-06-12
DE69332960T2 true DE69332960T2 (de) 2004-05-13

Family

ID=26374720

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69332960T Expired - Fee Related DE69332960T2 (de) 1992-01-28 1993-01-27 Halbleiteranordnung
DE69317800T Expired - Fee Related DE69317800T2 (de) 1992-01-28 1993-01-27 Verfahren zur Herstellung einer Halbleiteranordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69317800T Expired - Fee Related DE69317800T2 (de) 1992-01-28 1993-01-27 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (4)

Country Link
US (1) US6096582A (de)
EP (2) EP0553775B1 (de)
DE (2) DE69332960T2 (de)
HK (1) HK1004843A1 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314790A (ja) * 1993-04-23 1994-11-08 Internatl Business Mach Corp <Ibm> 半導体デバイス及び半導体デバイス製造方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5726720A (en) * 1995-03-06 1998-03-10 Canon Kabushiki Kaisha Liquid crystal display apparatus in which an insulating layer between the source and substrate is thicker than the insulating layer between the drain and substrate
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
EP0844661A1 (de) * 1996-11-20 1998-05-27 STMicroelectronics S.r.l. Silicium Gate CMOS-Transistore und Verfahren zu ihrer Herstellung
KR100238234B1 (ko) * 1997-03-20 2000-01-15 윤종용 반도체소자용 인-시튜 세정장치 및 그를 이용한 반도체 소자의 세정방법
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6750836B1 (en) * 1998-09-10 2004-06-15 Seiko Epson Corporation Liquid crystal panel and manufacturing method for the same
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6876145B1 (en) * 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
US6261876B1 (en) * 1999-11-04 2001-07-17 International Business Machines Corporation Planar mixed SOI-bulk substrate for microelectronic applications
US6613643B1 (en) 2000-01-28 2003-09-02 Advanced Micro Devices, Inc. Structure, and a method of realizing, for efficient heat removal on SOI
JP3425603B2 (ja) * 2000-01-28 2003-07-14 独立行政法人産業技術総合研究所 電界効果トランジスタの製造方法
US6399427B1 (en) * 2000-02-24 2002-06-04 Advanced Micro Devices, Inc. Formation of ultra-thin active device area on semiconductor on insulator (SOI) substrate
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6737332B1 (en) * 2002-03-28 2004-05-18 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same
US7611928B2 (en) 2002-04-16 2009-11-03 Infineon Technologies Ag Method for producing a substrate
EP1495492B1 (de) * 2002-04-16 2010-06-02 Infineon Technologies AG Substrat und verfahren zum herstellen eines substrats
US7078773B2 (en) * 2002-12-23 2006-07-18 International Business Machines Corporation Nitride-encapsulated FET (NNCFET)
FR2860919B1 (fr) * 2003-10-09 2009-09-11 St Microelectronics Sa Structures et procedes de fabrication de regions semiconductrices sur isolant
JP4420196B2 (ja) * 2003-12-12 2010-02-24 三菱電機株式会社 誘電体分離型半導体装置およびその製造方法
WO2006043687A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102005027369A1 (de) * 2005-06-14 2006-12-28 Atmel Germany Gmbh Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102509736B (zh) 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8859337B2 (en) * 2009-12-15 2014-10-14 Soitec Thermal matching in semiconductor devices using heat distribution structures
EP2757580A1 (de) * 2013-01-22 2014-07-23 Nxp B.V. Bipolar-CMOS-DMOS-Prozesse
US9570437B2 (en) 2014-01-09 2017-02-14 Nxp B.V. Semiconductor die, integrated circuits and driver circuits, and methods of maufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620370A (en) * 1979-07-28 1981-02-25 Oki Electric Ind Co Ltd Answer system distributing-charging system
JPS5629369A (en) * 1979-08-17 1981-03-24 Nippon Telegr & Teleph Corp <Ntt> Insulated gate type field effect transistor
JPS57177559A (en) * 1981-04-24 1982-11-01 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS61125163A (ja) * 1984-11-22 1986-06-12 Agency Of Ind Science & Technol ３次元半導体装置
US4829018A (en) * 1986-06-27 1989-05-09 Wahlstrom Sven E Multilevel integrated circuits employing fused oxide layers
JPH0824162B2 (ja) * 1989-07-10 1996-03-06 日本電装株式会社 半導体装置およびその製造方法
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
EP0646286B1 (de) * 1992-06-17 2002-10-16 Harris Corporation Herstellung von Halbleiteranordnungen auf SOI substraten

Also Published As

Publication number Publication date
DE69332960D1 (de) 2003-06-12
HK1004843A1 (en) 1998-12-11
DE69317800D1 (de) 1998-05-14
EP0553775B1 (de) 1998-04-08
EP0810652B1 (de) 2003-05-07
EP0810652A2 (de) 1997-12-03
US6096582A (en) 2000-08-01
EP0810652A3 (de) 1998-05-20
EP0553775A1 (de) 1993-08-04
DE69317800T2 (de) 1998-09-03

Similar Documents

Publication Publication Date Title
DE69332960T2 (de) Halbleiteranordnung
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69632768T2 (de) Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen
DE4229628C2 (de) Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
US20020168802A1 (en) SiGe/SOI CMOS and method of making the same
DE102006015076B4 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE4110906C2 (de) Verfahren zum Herstellen von DRAM-Zellen mit zumindest einem selbstausgerichteten Kondensatorkontakt und Zellstruktur mit zumindest einem selbstausgerichteten Kondensatorkontakt
DE19749345A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3225398A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102008010110B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit vergrabener Oxidschicht und einer Feldeffekttransistor-Anordnung mit vergrabener Oxidschicht
DE19842419A1 (de) Verfahren zum Bilden von Halbleiterelementen mit einem Schritt, Filmstruktur vom Substrat zu trennen
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE19806842A1 (de) Laminatsubstrat aus Halbleiterwafern, die miteinander ohne Kontakt zwischen Isolierschicht und Halbleiterschicht verbunden sind, und Verfahren zur Herstellung
DE4400178A1 (de) Verfahren zur Herstellung eines integrierten Schaltkreises
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
DE112013004226B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee