JPH08264802A - 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ - Google Patents

半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ

Info

Publication number
JPH08264802A
JPH08264802A JP7096266A JP9626695A JPH08264802A JP H08264802 A JPH08264802 A JP H08264802A JP 7096266 A JP7096266 A JP 7096266A JP 9626695 A JP9626695 A JP 9626695A JP H08264802 A JPH08264802 A JP H08264802A
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
film transistor
amorphous silicon
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7096266A
Other languages
English (en)
Inventor
Isamu Kobori
勇 小堀
Michio Arai
三千男 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
TDK Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, TDK Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP7096266A priority Critical patent/JPH08264802A/ja
Priority to US08/623,506 priority patent/US5767529A/en
Priority to KR19960008689A priority patent/KR960036150A/ko
Publication of JPH08264802A publication Critical patent/JPH08264802A/ja
Priority to US09/016,999 priority patent/US6596572B1/en
Priority to US10/623,581 priority patent/US7407838B2/en
Priority to US10/713,275 priority patent/US7271410B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 アモルファスシリコン薄膜を、アニール処理
して得られる多結晶シリコン薄膜を、欠陥密度を低下さ
せ、良質なものとし、多結晶シリコン薄膜を用いた薄膜
トランジスタにおいて、スレッシュホールド電圧
（Ｖth）、リーク電流（Ｉoff ）の低下、移動度の増大
を図る。 【構成】 基板上に形成されたアモルファスシリコン薄
膜を、アニール処理により多結晶化させるに際し、前記
アモルファスシリコン薄膜は、１０００μｍ2 以下の平
面面積を有するものとする。このようにして形成された
島状の多結晶シリコン薄膜を、複数並列に配置して、薄
膜トランジスタの活性シリコン層を構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁体上に、アモルフ
ァスシリコン薄膜を結晶化して形成される、多結晶シリ
コン薄膜よりなる半導体、およびそれを用いた薄膜トラ
ンジスタに関する。
【０００２】
【従来の技術】石英基板等の絶縁体上に、アモルファス
シリコン薄膜を形成し、それを、加熱や、レーザー光や
強光の照射によるアニール処理により固相成長（ＳＰ
Ｃ）させて、多結晶シリコン薄膜を有る技術が、近年盛
んに研究されている。絶縁体上において、アモルファス
シリコン薄膜を固相成長させて多結晶シリコン薄膜を得
るための、従来の一般的な方法を以下に示す。まず、石
英基板上に、アモルファスシリコン薄膜が５００Å〜５
０００Å形成される。その後、４００℃〜１１００℃に
加熱してアニール処理を行い、アモルファスシリコン薄
膜が結晶成長される。このとき、加熱手段としては、ヒ
ーターや赤外線等が用いられる。アニール処理は、加熱
の他に、レーザー光や強光を照射して行ってもよい。こ
のようにして、多結晶シリコン薄膜が得られる。得られ
た多結晶シリコン薄膜を、薄膜トランジスタ（ＴＦＴ）
の活性シリコン層として用いて薄膜トランジスタを設け
ることができ、これを用いて、高速・高画質の液晶表示
装置や、イメージセンサ等が得られる。
【０００３】
【従来技術の問題点】従来、アモルファスシリコン薄膜
を、アニール処理して得られた多結晶シリコン薄膜は、
結晶中の欠陥密度を低下させることが困難であった。こ
のような多結晶シリコン薄膜を活性シリコン層として用
いた薄膜トランジスタは、活性シリコン層中の欠陥密度
が高いため、薄膜トランジスタの諸特性の改善、例え
ば、スレッシュホールド電圧（Ｖth）の低下、移動度の
増大、リーク電流（Ｉoff ）の減少等の実現が妨げられ
ていた。
【０００４】
【発明が解決しようとする課題】本発明は、アモルファ
スシリコン薄膜を、アニール処理して得られる多結晶シ
リコン薄膜を、欠陥密度を低下させ、良質なものとする
ことを目的とする。また、アニール処理して得られる多
結晶シリコン薄膜を用いた薄膜トランジスタにおいて、
スレッシュホールド電圧（Ｖth）、リーク電流
（Ｉoff ）の低下、移動度の増大を図ることを目的とす
る。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の一つは、基板上に形成されたアモルファス
シリコン薄膜を、アニール処理により多結晶化させるに
際し、前記アモルファスシリコン薄膜は、１０００μｍ
2 以下の平面面積を有することを特徴とする半導体作製
方法である。また、上記構成において、アモルファスシ
リコン薄膜は、好ましくは１０００Å以上、より好まし
くは、２０００Å〜１００００Åの膜厚を有することを
特徴とする。
【０００６】また、本発明の他の一つは、薄膜トランジ
スタの活性シリコン層が、複数並列に配置された島状領
域で構成され、該島状領域は、１０００μｍ2 以下の平
面面積を有する多結晶シリコン薄膜であることを特徴と
する薄膜トランジスタである。また、上記構成におい
て、島状領域は、好ましくは１０００Å以上、より好ま
しくは、２０００Å〜１００００Åの膜厚を有する多結
晶シリコン薄膜であることを特徴とする。
【０００７】また、本発明の他の一つは、基板上に、ア
モルファスシリコン薄膜を形成する工程と、前記アモル
ファスシリコン薄膜を、１０００μｍ2 以下の平面面積
を有する、複数の島状領域に加工する工程と、アニール
処理により、前記島状領域を構成するアモルファスシリ
コン薄膜を多結晶化する工程と、前記複数の島状領域の
うちの少なくとも１つを、活性シリコン層とした薄膜ト
ランジスタを形成する工程と、を有することを特徴とす
る薄膜トランジスタ作製方法である。また、上記構成に
おいて、アモルファスシリコン薄膜は、好ましくは、１
０００Å以上、より好ましくは、２０００Å〜１０００
０Åの膜厚を有することを特徴とする。
【０００８】
【作用】本出願人は、アモルファスシリコン薄膜を、平
面面積（基板上面から見た面積）を１０００μｍ2 以下
の島状領域（アイランド）として形成してから、これ
を、加熱や、レーザー光、強光の照射によりアニール処
理して、多結晶シリコン薄膜とすることにより、欠陥密
度の低い、良質な多結晶シリコン薄膜が得られることを
発見した。図１に、多結晶シリコン薄膜トランジスタ
の、スレッシュホールド電圧（Ｖth）と島状領域の面積
との関係を示す。このときの島状領域の膜厚は、１２５
０Åである。図１に示すように、島状領域の面積が小さ
くなるほど、Ｐチャネル、Ｎチャネルの双方において、
スレッシュホールド電圧が下がり、欠陥密度が低くなっ
ていることがわかる。図１において、島状領域の平面面
積が、１０００μｍ2 以下であるとき、極めて良好な結
晶性が得られることがわかる。また、島状領域の平面面
積が、１０００μｍ2 以下であれば、島状領域の平面の
形状は、正方形でも、長方形でも、その他の形状でもか
まわない。また、島状領域は、平面面積が１μｍ2 以上
であれば、素子として充分に利用可能であり、また通常
の技術で容易に作製することができる。
【０００９】一方、この多結晶シリコン薄膜を、薄膜ト
ランジスタの活性シリコン層として設ける場合、島状領
域の面積の大きさが制限されているために、それを用い
た薄膜トランジスタの大きさも制限され、ひいては薄膜
トランジスタの性能も制限されてしまう。そこで、本出
願人は、薄膜トランジスタのソース領域、ドレイン領
域、およびチャネル形成領域を構成する活性シリコン層
として、多結晶シリコン薄膜である、平面面積１０００
μｍ2 以下の島状領域を、複数個、並列に並べて設け、
実質的なチャネル幅を大きくすることで、電流量が十分
に流れ、かつ欠陥密度の低いチャネル形成領域を有す
る、高性能の多結晶薄膜トランジスタを得ることができ
ることを発見した。
【００１０】図３に、複数の島状領域を、活性シリコン
層として用いた薄膜トランジスタの平面形状の例を示
す。図３において、島状領域３０１が、複数個並列に配
列され、薄膜トランジスタの活性シリコン層３０５を構
成している。その上に、ゲイト電極３０２、ソース電極
３０３、ドレイン電極３０４が設けられている。
【００１１】１つの薄膜トランジスタを構成する、個々
の島状領域の間隔は、数〜数１０μｍが適当である。こ
の間隔は、小さいほど、活性シリコン層の平面面積を小
さくできる。島状領域は、その平面面積を小さくする
と、多結晶化した状態において、欠陥密度がより減少
し、リーク電流を減少させることができる。
【００１２】また、本出願人は、アモルファスシリコン
薄膜の膜厚を、１０００Å以上、好ましくは２０００Å
〜１００００Åと厚くすることで、これを結晶化して得
られた多結晶シリコン薄膜の欠陥密度が低くなることを
発見した。図２に、固相成長における多結晶シリコン薄
膜の欠陥密度と、初期アモルファスシリコン薄膜の膜厚
との関係を示す。このときの固相成長（ＳＰＣ）温度
は、６００℃である。図２より、膜厚が厚くなるほど、
欠陥密度が少なくなることがわかる。しかし、このよう
な膜厚の厚い初期アモルファスシリコン薄膜をアニール
処理して結晶化させる際には、３×１０-9dyn/cm2 程度
の、相変化による応力が発生し、その結果、形成される
多結晶シリコン薄膜に、ひび割れが生じてしまうことが
あった。
【００１３】したがって、膜厚の厚いアモルファスシリ
コン薄膜を結晶化させて形成した多結晶シリコン薄膜
を、薄膜トランジスタのチャネル形成領域を構成する活
性シリコン層としてそのまま用いると、装置の不良や、
性能の低下の原因となってしまうことがあった。
【００１４】しかしながら、本出願人は、アモルファス
シリコン薄膜の膜厚が１０００Å以上、特に、２０００
Å〜１００００Åであっても、アモルファスシリコン薄
膜よりなる島状領域の面積を、１０００μｍ2 以下とし
て、それをアニール処理し、結晶化させることで、ひび
割れを生じさせることなく、より欠陥密度の低い多結晶
シリコン薄膜が得られることを発見した。また、アモル
ファスシリコン薄膜の膜厚が、１００００Åより厚くな
ると、ひび割れが生じやすくなる。
【００１５】本発明により、電流量が十分に流れ、かつ
欠陥密度の低いチャネル形成領域を有する、高性能の多
結晶薄膜トランジスタを得ることができた。このような
薄膜トランジスタは、スレッシュホールド電圧（Ｖth）
や、リーク電流（Ｉoff ）が低くなるため、消費電力を
小さくすることができる。また移動度（μ）が大きくな
るため、高速で動作し、また、大電流を流すことが可能
となる。以下に本発明の実施例を示す。
【００１６】
【実施例】
〔実施例１〕実施例１は、同一基板上に、多結晶シリコ
ン薄膜トランジスタにより構成された、アクティブマト
リクス回路と周辺駆動回路とを形成した例を示す。図４
に、実施例１の作製工程を示す。図５に、図４の上面図
を示す。図５（Ａ）〜（Ｄ）は、図４（Ａ）〜（Ｄ）を
上面から見た図である。また、図４は、図５のＡ−Ａ’
断面である。
【００１７】図４において、まず、基板４０１として、
石英を用いた。他にコーニング社７０５９等のガラス基
板を用いてもよい。基板４０１を洗浄し、ＴＥＯＳ（テ
トラ・エトキシ・シラン）と酸素を原料ガスとしてプラ
ズマＣＶＤ法によって、厚さ２０００Åの酸化珪素下地
膜４０２が形成される。そして、プラズマＣＶＤ法によ
って、膜厚１０００Å以上、好ましくは２０００Å〜１
００００Å、ここでは３０００Åの、初期アモルファス
シリコン薄膜が形成される。次に、この初期アモルファ
スシリコン薄膜が、ドライエッチングによりパターニン
グされ、活性シリコン層４０３〜４０５を構成する島状
領域が、アクティブマトリクス部と、周辺駆動回路部
の、薄膜トランジスタが形成される位置に設けられる。
（図４（Ａ））
【００１８】図５（Ａ）に示すように、アモルファスシ
リコン薄膜よりなる島状領域５０１〜５０７が形成さ
れ、活性シリコン層４０３〜４０５が構成される。個々
の島状領域の大きさは、平面形状の面積を１０００μｍ
2 以下とするため、ここでは、幅２０μｍ×長さ５０μ
ｍとした。また、島状領域は、高速駆動が要求される周
辺駆動回路部においては、１つの薄膜トランジスタにつ
き３つ、リーク電流の少なさが求められるアクティブマ
トリクス部においては、１つの薄膜トランジスタにつき
１つ、設けられた。もちろん、要求される規格に応じ
て、島状領域の数を増減させてもよいことは、いうまで
もない。
【００１９】ここでは、周辺駆動回路部の一つの薄膜ト
ランジスタを構成する島状領域どうしの間隔は、４μｍ
とした。また、アクティブマトリクス部の薄膜トランジ
スタにおいて、ここでは１つの島状領域により、活性シ
リコン層４０５を構成したが、もちろん、複数の島状領
域にて構成してもよい。また、活性シリコン層４０５
を、より小さい平面面積を有する複数の島状領域により
構成させてもよい。この場合、欠陥密度がより低くな
り、リーク電流を低下させることができる。また、薄膜
トランジスタを構成する島状領域の形状を、アクティブ
マトリクス部と周辺駆動回路部とにおいて、異ならせて
もよい。
【００２０】次に、これらアモルファスシリコン薄膜よ
りなる島状領域が、アニール処理により結晶化される。
基板温度は、５００℃〜１１００℃、ここでは７００
℃、加熱時間は、２時間〜７２時間、ここでは４８時間
とした。アニール処理は、加熱の他に、レーザー光や、
強光（赤外線等）の照射により行ってもよい。この結晶
化工程により、島状領域５０１〜５０７は、良好に結晶
化された多結晶シリコン薄膜とされた。
【００２１】その後、プラズマＣＶＤ法を用いて、ゲイ
ト絶縁膜として機能する酸化珪素膜４０７が、１５００
Åの厚さに形成される。その上に、スパッタ法により、
アルミニウム膜が６０００Å成膜され、エッチングによ
りパターニングされて、ゲイト電極４０７、４０８、４
０９が形成される。
【００２２】次に、イオンドーピング法により、活性シ
リコン層４０３〜４０５に、ゲイト電極４０７〜４０９
をマスクとして、自己整合的に、Ｎ導電型およびＰ導電
型を付与する不純物がドーピングされた。ここでは、ド
ーピングガスとして、Ｎ型のドーピングにはフォスフィ
ン（ＰＨ3 ）、Ｐ型のドーピングには、ジボラン（Ｂ2
Ｈ6 ）を用いた。ここでは、画素領域の薄膜トランジス
タは、Ｐチャネル型とした。すなわち、活性シリコン層
４０４、４０５には、Ｐ型不純物が、４０３には、Ｎ型
不純物がドーピングされた。この結果、Ｐ型の不純物領
域４１３、４１５、４１６、４１８と、Ｎ型の不純物領
域４１０、４１２、および実質的に真性なチャネル形成
領域４１１、４１４、４１７を形成することができた。
【００２３】この後、４００℃〜８００℃で１〜１２時
間、代表的には、６００℃、２時間のアニール処理がさ
れ、ドーピングされた不純物が活性化された。（図４
（Ｂ））図５（Ｂ）において、活性シリコン層４０３、
４０４のそれぞれにおいて、ゲイト電極４０７、４０８
が、複数の島状領域の上に設けられていることが示され
ている。
【００２４】続いて、厚さ５００Åの窒化珪素膜と、厚
さ３０００Åの酸化珪素膜の２層よりなる絶縁膜が、第
１の層間絶縁物４１９として、プラズマＣＶＤ法によっ
て形成された。次に、第１の層間絶縁物４１９に、コン
タクトホール４２０〜４２４が形成されて、金属材料、
例えば、チタン５００Å、アルミニウム４０００Åの多
層膜によって、薄膜トランジスタの電極・配線４２５〜
４２８が形成された。（図４（Ｃ）、図５（Ｃ））実施
例１において、活性シリコン層４０３、４０４のコンタ
クトホール４２０〜４２３のそれぞれは、図５（Ｃ）に
示すように、３つの島状領域に対し１つ形成されている
が、個々の島状領域に１つづつ形成してもかまわない。
【００２５】その後、さらに、厚さ４０００Åの酸化珪
素膜が、プラズマＣＶＤ法により形成され、これを第２
の層間絶縁物４２９とした。そして、アクティブマトリ
クス領域の薄膜トランジスタの画素電極を構成する側の
不純物領域に、コンタクトホール４３０が形成され、さ
らに、厚さ８００ÅのＩＴＯ（酸化インジウム・スズ）
膜が形成され、これをエッチングして画素電極４３１が
形成された。（図４（Ｄ）、図５（Ｄ））
【００２６】こうして、アクティブマトリクス部分と、
周辺駆動回路部分とを、同一基板上に形成することがで
きた。このようにして形成されたアクティブマトリクス
回路および周辺駆動回路は、リーク電流（Ｉoff ）が少
なく、低消費電力であり、高速に動作する、優れたもの
となった。この基板と、一面に電極が形成された対向基
板とを、液晶を介して設置し、液晶電気光学装置を作製
することができた。
【００２７】
【発明の効果】本発明により、電流量が十分に流れ、か
つ欠陥密度の低いチャネル形成領域を有する、高性能の
多結晶シリコン薄膜トランジスタを得ることができた。
このような薄膜トランジスタは、スレッシュホールド電
圧（Ｖth）や、リーク電流（Ｉoff ）を低くすることが
できるため、消費電力を低くすることができた。また移
動度（μ）が大きくなるため、高速で動作し、また、大
電流を流すことが可能となった。
【図面の簡単な説明】
【図１】 多結晶シリコン薄膜トランジスタの、スレッ
シュホールド電圧（Ｖth）と、島状領域の面積との関係
を示す図。
【図２】 固相成長における多結晶シリコン薄膜の欠陥
密度と、初期アモルファスシリコン薄膜の膜厚との関係
を示す図。
【図３】 複数の島状領域を活性シリコン層として用い
た薄膜トランジスタの平面形状の例を示す図。
【図４】 実施例１の作製工程を示す図。
【図５】 図４の上面を示す図。
【符号の説明】
３０１ 島状領域 ３０２ ゲイト電極 ３０３ ソース電極 ３０４ ドレイン電極 ３０５ 活性シリコン層 ４０１ 基板 ４０２ 酸化珪素下地膜 ４０３、４０４ 活性シリコン層（周辺駆動回路部） ４０５ 活性シリコン層（アクティブマトリクス部） ４０６ 酸化珪素膜 ４０７、４０８、４０９ ゲイト電極 ４１０、４１２ Ｎ型の不純物領域 ４１１、４１４、４１７ チャネル形成領域 ４１３、４１５、４１６、４１８ Ｐ型の不純物領域 ４１９ 第１の層間絶縁物 ４２０、４２１、４２２、４２３、４２４ コンタクト
ホール ４２５、４２６、４２７、４２８ 電極・配線 ４２９ 第２の層間絶縁物 ４３０ コンタクトホール ４３１ 画素電極

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】基板上に形成されたアモルファスシリコン
    薄膜を、アニール処理により多結晶化させるに際し、 前記アモルファスシリコン薄膜は、１０００μｍ2 以下
    の平面面積を有することを特徴とする半導体作製方法。
  2. 【請求項２】請求項１において、アモルファスシリコン
    薄膜は、１０００Å以上の膜厚を有することを特徴とす
    る半導体作製方法。
  3. 【請求項３】請求項１において、アモルファスシリコン
    薄膜は、２０００Å〜１００００Åの膜厚を有すること
    を特徴とする半導体作製方法。
  4. 【請求項４】薄膜トランジスタの活性シリコン層が、複
    数並列に配置された島状領域で構成され、 該島状領域は、１０００μｍ2 以下の平面面積を有する
    多結晶シリコン薄膜であることを特徴とする薄膜トラン
    ジスタ。
  5. 【請求項５】請求項４において、島状領域は、１０００
    Å以上の膜厚を有する多結晶シリコン薄膜であることを
    特徴とする薄膜トランジスタ。
  6. 【請求項６】請求項４において、島状領域は、２０００
    Å〜１００００Åの膜厚を有する多結晶シリコン薄膜で
    あることを特徴とする薄膜トランジスタ。
  7. 【請求項７】基板上に、アモルファスシリコン薄膜を形
    成する工程と、 前記アモルファスシリコン薄膜を、１０００μｍ2 以下
    の平面面積を有する、複数の島状領域に加工する工程
    と、 アニール処理により、前記島状領域を構成するアモルフ
    ァスシリコン薄膜を多結晶化する工程と、 前記複数の島状領域のうちの少なくとも１つを、活性シ
    リコン層とした薄膜トランジスタを形成する工程と、 を有することを特徴とする薄膜トランジスタ作製方法。
  8. 【請求項８】請求項７において、アモルファスシリコン
    薄膜は、１０００Å以上の膜厚を有することを特徴とす
    る薄膜トランジスタ作製方法。
  9. 【請求項９】請求項７において、アモルファスシリコン
    薄膜は、２０００Å〜１００００Åの膜厚を有すること
    を特徴とする薄膜トランジスタ作製方法。
JP7096266A 1995-03-28 1995-03-28 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ Pending JPH08264802A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP7096266A JPH08264802A (ja) 1995-03-28 1995-03-28 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
US08/623,506 US5767529A (en) 1995-03-28 1996-03-28 Thin-film transistor having a plurality of island-like regions
KR19960008689A KR960036150A (ja) 1995-03-28 1996-03-28
US09/016,999 US6596572B1 (en) 1995-03-28 1998-02-02 Method of fabricating a thin-film transistor having a plurality of island-like regions
US10/623,581 US7407838B2 (en) 1995-03-28 2003-07-22 Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor
US10/713,275 US7271410B2 (en) 1995-03-28 2003-11-17 Active matrix circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7096266A JPH08264802A (ja) 1995-03-28 1995-03-28 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003285552A Division JP2004006974A (ja) 2003-08-04 2003-08-04 アクティブマトリクス回路の作製方法

Publications (1)

Publication Number Publication Date
JPH08264802A true JPH08264802A (ja) 1996-10-11

Family

ID=14160363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7096266A Pending JPH08264802A (ja) 1995-03-28 1995-03-28 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ

Country Status (3)

Country Link
US (3) US5767529A (ja)
JP (1) JPH08264802A (ja)
KR (1) KR960036150A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539335B1 (ko) * 2000-09-29 2005-12-28 산요덴키가부시키가이샤 반도체 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11214700A (ja) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JPH11338439A (ja) 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP3844613B2 (ja) 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6830965B1 (en) * 2000-10-25 2004-12-14 Sharp Laboratories Of America, Inc. Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
US7417249B2 (en) * 2004-08-20 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum
CN101928983B (zh) * 2010-07-23 2012-04-04 武汉瀚博思科技有限公司 触媒法生产多晶硅和多晶硅薄膜的方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222432A (ja) * 1988-03-01 1989-09-05 Matsushita Electron Corp 半導体装置の製造方法
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH02150017A (ja) 1988-11-30 1990-06-08 Ricoh Co Ltd 薄膜半導体
JP3122995B2 (ja) * 1989-02-27 2001-01-09 株式会社日立製作所 液晶表示装置
JP2798769B2 (ja) * 1990-02-22 1998-09-17 三洋電機株式会社 薄膜トランジスタの製造方法
US6067062A (en) * 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JPH059089A (ja) * 1991-06-28 1993-01-19 Canon Inc 結晶の成長方法
JP3468781B2 (ja) * 1991-11-12 2003-11-17 株式会社東芝 薄膜トランジスタの製造方法
US5670297A (en) * 1991-12-30 1997-09-23 Sony Corporation Process for the formation of a metal pattern
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
GB9206086D0 (en) * 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JP3156878B2 (ja) 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP2666103B2 (ja) * 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
US5807772A (en) * 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
JPH06124962A (ja) 1992-10-09 1994-05-06 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH06123896A (ja) 1992-10-13 1994-05-06 Toshiba Corp 液晶表示装置
SG46344A1 (en) * 1992-11-16 1998-02-20 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate and apparatus and method for evaluating semiconductor crystals
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH06260643A (ja) * 1993-03-05 1994-09-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
KR100334406B1 (ko) * 1993-07-13 2002-09-25 소니 가부시끼 가이샤 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH0766415A (ja) 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び薄膜トランジスタ
KR100333153B1 (ko) * 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3678437B2 (ja) * 1994-03-16 2005-08-03 株式会社日立製作所 液晶表示装置の製造方法および液晶表示装置
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0689085B1 (en) * 1994-06-20 2003-01-29 Canon Kabushiki Kaisha Display device and manufacture method for the same
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
TW504941B (en) * 1999-07-23 2002-10-01 Semiconductor Energy Lab Method of fabricating an EL display device, and apparatus for forming a thin film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539335B1 (ko) * 2000-09-29 2005-12-28 산요덴키가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
US6596572B1 (en) 2003-07-22
KR960036150A (ja) 1996-10-28
US7407838B2 (en) 2008-08-05
US5767529A (en) 1998-06-16
US20050077518A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
KR100254600B1 (ko) 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치
US7612375B2 (en) Semiconductor device and method for fabricating the same
JP5615605B2 (ja) Ｆｆｓモード液晶装置
JPH08264802A (ja) 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JPH0659278A (ja) 液晶表示装置及びその製造方法
JPH0794756A (ja) 半導体装置の作製方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP3031789B2 (ja) 薄膜状半導体装置およびその作製方法
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JPH0677252A (ja) 薄膜状半導体装置およびその作製方法
JPH11265000A (ja) 液晶表示装置およびその製造方法
JP3202687B2 (ja) 半導体装置の作製方法
US7271410B2 (en) Active matrix circuit
JP2004006974A (ja) アクティブマトリクス回路の作製方法
JP2001156295A (ja) 半導体装置の作製方法
JPH10209452A (ja) 薄膜トランジスタ及びその製造方法
JPH0645607A (ja) 液晶表示装置及びその製造方法
JP3386713B2 (ja) アクテイブマトリクス型表示装置の作製方法
JP2514166B2 (ja) アクティブマトリックス液晶表示装置の製造方法
JP3408242B2 (ja) 半導体装置の作製方法
JPH08339972A (ja) 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置
JPH11284191A (ja) 縦型薄膜トランジスタおよびその製造方法
JP3393857B2 (ja) 半導体装置の作製方法
JPH1197713A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030708