JP2001189288A - イオン注入利用の基板ダイシング法 - Google Patents
イオン注入利用の基板ダイシング法Info
- Publication number
- JP2001189288A JP2001189288A JP36047099A JP36047099A JP2001189288A JP 2001189288 A JP2001189288 A JP 2001189288A JP 36047099 A JP36047099 A JP 36047099A JP 36047099 A JP36047099 A JP 36047099A JP 2001189288 A JP2001189288 A JP 2001189288A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dicing
- ion implantation
- dicing line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000005468 ion implantation Methods 0.000 title claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 29
- 238000005520 cutting process Methods 0.000 claims abstract description 9
- 230000003746 surface roughness Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 132
- 150000002500 ions Chemical class 0.000 claims description 29
- 239000007789 gas Substances 0.000 abstract description 39
- 239000001307 helium Substances 0.000 abstract description 4
- 229910052734 helium Inorganic materials 0.000 abstract description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 239000007943 implant Substances 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 11
- 238000005498 polishing Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- -1 hydrogen ions Chemical class 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004299 exfoliation Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000008187 granular material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- MYWUZJCMWCOHBA-VIFPVBQESA-N methamphetamine Chemical compound CN[C@@H](C)CC1=CC=CC=C1 MYWUZJCMWCOHBA-VIFPVBQESA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Dicing (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 基板ダイシング時に必要なダイシング線幅を
減少しダイシング線の正確度をミクロン以下のレベルま
で増加し、基板をダイシングラインに沿って切割して分
離したダイを形成し、並びにナノメーターレベルのダイ
シング面粗さを達成すること。 【解決手段】 イオン注入法を利用し並びに一つのマス
クの補助により、水素ガス或いはヘリウムガス等のガス
イオン２２を基板２１のダイシングライン中に注入し、
さらに該基板に熱処理を進行し、基板を該ダイシングラ
インで裂開させて基板のダイシングを完成するイオン注
入利用の基板ダイシング法としている。
減少しダイシング線の正確度をミクロン以下のレベルま
で増加し、基板をダイシングラインに沿って切割して分
離したダイを形成し、並びにナノメーターレベルのダイ
シング面粗さを達成すること。 【解決手段】 イオン注入法を利用し並びに一つのマス
クの補助により、水素ガス或いはヘリウムガス等のガス
イオン２２を基板２１のダイシングライン中に注入し、
さらに該基板に熱処理を進行し、基板を該ダイシングラ
インで裂開させて基板のダイシングを完成するイオン注
入利用の基板ダイシング法としている。
Description
【０００１】
【発明の属する技術分野】本発明は一種のイオン注入利
用の基板ダイシング法に係り、特に、基板ダイシング時
に必要なダイシング線幅を減少しダイシング線の正確度
をミクロン以下のレベルまで増加することができる基板
ダイシング方法に関する。
用の基板ダイシング法に係り、特に、基板ダイシング時
に必要なダイシング線幅を減少しダイシング線の正確度
をミクロン以下のレベルまで増加することができる基板
ダイシング方法に関する。
【０００２】
【従来の技術】硬くて脆い基板のダイシング技術は半導
体パッケージ工程、例えばＩＣ、ＬＥＤ、光電素子工程
（例えばレーザーダイオード、太陽電池）のいずれにも
必要なキー工程技術である。現在業界で通用しているダ
イシング工程は、電気メッキ切割輪（Ｅｌｅｃｔｒｏｐ
ｌａｔｅｄ Ｃｕｔｔｉｎｇ Ｗｈｅｅｌ）或いは電気
メッキダイシングブレードにより進行され、機械研磨の
方式で基板のダイシングが進行される。例えばドイツの
シーメンス社と日本の東芝が共同で保有する台湾パテン
トＮｏ．２９３９２７号には、一組の直角交叉する線鋸
マトリクスによる基板のダイシングが記載されている。
体パッケージ工程、例えばＩＣ、ＬＥＤ、光電素子工程
（例えばレーザーダイオード、太陽電池）のいずれにも
必要なキー工程技術である。現在業界で通用しているダ
イシング工程は、電気メッキ切割輪（Ｅｌｅｃｔｒｏｐ
ｌａｔｅｄ Ｃｕｔｔｉｎｇ Ｗｈｅｅｌ）或いは電気
メッキダイシングブレードにより進行され、機械研磨の
方式で基板のダイシングが進行される。例えばドイツの
シーメンス社と日本の東芝が共同で保有する台湾パテン
トＮｏ．２９３９２７号には、一組の直角交叉する線鋸
マトリクスによる基板のダイシングが記載されている。
【０００３】しかし、上述の２種類の周知の技術はいず
れも機械研磨の方式によりダイシングを進行するもので
あり、以下のような欠点を有していた。 １．ダイシング線幅が２０ミクロンメータより大きく、
電気メッキ切割輪によるものは４０ミクロン以上とな
り、半導体素子を設計及び注入する時に相当大きな面積
をダイシングのために保留しておかねばならなかった。
この２０年来、製造コストを下げて製品の競争力を高め
るために、各メーカーは集積回路の臨界寸法を縮減する
ことに大きな努力を費やしている。しかし、基板のダイ
シングラインに相当大きな面積をとられ、且つそれを縮
減できないために、各一つの基板で生産できるダイの数
は極めて大きく制限され、このため製造コストのさらな
る低減が達成できなかった。 ２．機械研磨の方式を利用して基板をダイシングする場
合、一線ずつ逐一切割しなければならず、一回で１片の
基板に対するダイシングを完了することができず、ダイ
シング効率を上げることができなかった。 ３．電気メッキ切割輪で機械研磨方式によるダイシング
を進行する場合、電気メッキ切割輪の磨損率が相当に大
きく、且つ大量の粉塵や顆粒が発生して素子を汚染する
ため製品の歩留りが下降した。 ４．どのような基板も薄膜を堆積させた後には、いずれ
も異なる材質の格子定数の違いにより応力を発生し、並
びに基板にひずみを発生した。特にマイクロプロセッサ
やＤＲＡＭ等の複雑な集積回路は通常、２０層以上の薄
膜が堆積されて集積回路のパターンが形成され、チップ
に発生するひずみが数１０ミクロンもの大きさに達する
ことがあった（８インチ基板に関して）。もしさらに背
面研磨（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）工程を行うと、
８インチ基板の発生する発生するひずみは時に１００ミ
クロンにもなった。このような大きな応力とひずみの下
で、機械研磨方式で基板ダイシングを進行すると、亀裂
や破片が形成され、製品の歩留りに非常に影響が生じ
た。
れも機械研磨の方式によりダイシングを進行するもので
あり、以下のような欠点を有していた。 １．ダイシング線幅が２０ミクロンメータより大きく、
電気メッキ切割輪によるものは４０ミクロン以上とな
り、半導体素子を設計及び注入する時に相当大きな面積
をダイシングのために保留しておかねばならなかった。
この２０年来、製造コストを下げて製品の競争力を高め
るために、各メーカーは集積回路の臨界寸法を縮減する
ことに大きな努力を費やしている。しかし、基板のダイ
シングラインに相当大きな面積をとられ、且つそれを縮
減できないために、各一つの基板で生産できるダイの数
は極めて大きく制限され、このため製造コストのさらな
る低減が達成できなかった。 ２．機械研磨の方式を利用して基板をダイシングする場
合、一線ずつ逐一切割しなければならず、一回で１片の
基板に対するダイシングを完了することができず、ダイ
シング効率を上げることができなかった。 ３．電気メッキ切割輪で機械研磨方式によるダイシング
を進行する場合、電気メッキ切割輪の磨損率が相当に大
きく、且つ大量の粉塵や顆粒が発生して素子を汚染する
ため製品の歩留りが下降した。 ４．どのような基板も薄膜を堆積させた後には、いずれ
も異なる材質の格子定数の違いにより応力を発生し、並
びに基板にひずみを発生した。特にマイクロプロセッサ
やＤＲＡＭ等の複雑な集積回路は通常、２０層以上の薄
膜が堆積されて集積回路のパターンが形成され、チップ
に発生するひずみが数１０ミクロンもの大きさに達する
ことがあった（８インチ基板に関して）。もしさらに背
面研磨（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）工程を行うと、
８インチ基板の発生する発生するひずみは時に１００ミ
クロンにもなった。このような大きな応力とひずみの下
で、機械研磨方式で基板ダイシングを進行すると、亀裂
や破片が形成され、製品の歩留りに非常に影響が生じ
た。
【０００４】以上の説明から分かるように、機械研磨の
方式による基板のダイシングには非常に多くの克服しが
たい欠点があり、このため機械研磨とは別の方式の他の
技術によりこれらの欠点を克服することが相当に重要と
なる。一方で、Ｍ．Ｋａｍｉｎｓｋｙ氏によるＩＥＥＥ
Ｔｒａｎｓ．Ｎｕｃｌ．Ｓｃｉ．ＭＳ−１８（１９７
１）２０８に記載の論文中に、金属への気体イオンの注
入が金属内に微小気泡を形成する現象が記載されてい
る。この後、この現象は核子反応炉の設計上の一つの重
要な問題となった。なぜなら、核子反応の発生するα粒
子（即ちヘリウムガスイオン）の不断の反応器の内壁へ
の衝突が、金属の不断の地層状剥離を形成し、核子工業
に対して莫大なトラブルをもたらすためである。この現
象の説明及び解釈については、Ｒａｄｉａｔ．Ｅｆｆ．
５３（１９８０）２５７に記載のＳ．Ｋ．Ｄａｓ氏によ
る論文と、Ｎｕｃｌ．Ｉｎｓｔｒ．ａｎｄ Ｍｅｔｈ．
２０９／１２０（１９８３）３３３に記載のＲ．Ｇ．Ｓ
ａｉｎｔ Ｊａｃｑｕｅｓ氏による論文を参照された
い。
方式による基板のダイシングには非常に多くの克服しが
たい欠点があり、このため機械研磨とは別の方式の他の
技術によりこれらの欠点を克服することが相当に重要と
なる。一方で、Ｍ．Ｋａｍｉｎｓｋｙ氏によるＩＥＥＥ
Ｔｒａｎｓ．Ｎｕｃｌ．Ｓｃｉ．ＭＳ−１８（１９７
１）２０８に記載の論文中に、金属への気体イオンの注
入が金属内に微小気泡を形成する現象が記載されてい
る。この後、この現象は核子反応炉の設計上の一つの重
要な問題となった。なぜなら、核子反応の発生するα粒
子（即ちヘリウムガスイオン）の不断の反応器の内壁へ
の衝突が、金属の不断の地層状剥離を形成し、核子工業
に対して莫大なトラブルをもたらすためである。この現
象の説明及び解釈については、Ｒａｄｉａｔ．Ｅｆｆ．
５３（１９８０）２５７に記載のＳ．Ｋ．Ｄａｓ氏によ
る論文と、Ｎｕｃｌ．Ｉｎｓｔｒ．ａｎｄ Ｍｅｔｈ．
２０９／１２０（１９８３）３３３に記載のＲ．Ｇ．Ｓ
ａｉｎｔ Ｊａｃｑｕｅｓ氏による論文を参照された
い。
【０００５】ガスイオンの注入は、金属層に層状剥離を
発生させるほか、半導体に層状剥離を発生させる。Ｎｕ
ｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔ
ｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ
Ｂ １０８（１９９６）３１３−３１９にＭｉｃｈｅｌ
Ｂｒｕｅｌ氏により発表された論文、及び、Ｍａｔｅ
ｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅ
ｒｉｎｇ Ｂ４６（１９９７）１４−１９にＣｈｒｉｓ
ｔｏｐｈｅ Ｍａｌｅｖｉｌｌｅ氏により発表された論
文にはいずれも、水素イオンを半導体基板に対して注入
し並びに加熱することにより基板の全体層を剥離させ
て、絶縁層上シリコン層（ＳｉｌｉｃｏｎＯｎ Ｉｎｓ
ｕｌａｔｏｒ）を形成することが記載されている。その
原理は大量の水素イオンを半導体基板に注入し並びに基
板に対して加熱を進行しすることにより、基板に多くの
微小気泡を発生させてこの微小気泡を加熱により膨張さ
せ、気体圧力により半導体基板を全層を剥離するという
ものである。
発生させるほか、半導体に層状剥離を発生させる。Ｎｕ
ｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔ
ｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ
Ｂ １０８（１９９６）３１３−３１９にＭｉｃｈｅｌ
Ｂｒｕｅｌ氏により発表された論文、及び、Ｍａｔｅ
ｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅ
ｒｉｎｇ Ｂ４６（１９９７）１４−１９にＣｈｒｉｓ
ｔｏｐｈｅ Ｍａｌｅｖｉｌｌｅ氏により発表された論
文にはいずれも、水素イオンを半導体基板に対して注入
し並びに加熱することにより基板の全体層を剥離させ
て、絶縁層上シリコン層（ＳｉｌｉｃｏｎＯｎ Ｉｎｓ
ｕｌａｔｏｒ）を形成することが記載されている。その
原理は大量の水素イオンを半導体基板に注入し並びに基
板に対して加熱を進行しすることにより、基板に多くの
微小気泡を発生させてこの微小気泡を加熱により膨張さ
せ、気体圧力により半導体基板を全層を剥離するという
ものである。
【０００６】
【発明が解決しようとする課題】本発明は、一種のイオ
ン注入技術を利用した基板ダイシング法を提供すること
を課題としている。
ン注入技術を利用した基板ダイシング法を提供すること
を課題としている。
【０００７】本発明は、また、基板ダイシング時に必要
なダイシング線幅を縮小し、ダイシング線の正確度をミ
クロン以下のレベルまで高めることができる、基板ダイ
シング法を提供することを次の課題としている。
なダイシング線幅を縮小し、ダイシング線の正確度をミ
クロン以下のレベルまで高めることができる、基板ダイ
シング法を提供することを次の課題としている。
【０００８】
【課題を解決するための手段】請求項１の発明は、基板
をそのダイシングラインに沿って切割して分離したチッ
プを形成するイオン注入利用の基板ダイシング法におい
て、イオン注入法を利用してガスイオンを該基板のダイ
シングラインに注入し、さらにこの基板に対して熱処理
を行い、基板を該ダイシングライン部分で裂開させて基
板の切割を完成することを特徴とする、イオン注入利用
の基板ダイシング法としている。請求項２の発明は、基
板をそのダイシングラインに沿って切割して分離したチ
ップを形成するイオン注入利用の基板ダイシング法にお
いて、 ａ．イオン注入法を利用して該基板と化学作用を反応し
ないガスイオンを該基板のダイシングラインに注入する
ステップ、 ｂ．基板に対して熱処理を進行するステップ、以上のス
テップを具えたことを特徴とする、イオン注入利用の基
板ダイシング法としている。請求項３の発明は、基板ダ
イシング時に必要なダイシングライン幅とダイシングラ
イン正確度をミクロン以下のレベルとでき、基板をダイ
シングラインで切割して分離したチップを形成し並びに
ナノメーターレベルのダイシング面粗さを達成するイオ
ン注入利用の基板ダイシング法において、 ａ．基板をイオン注入機内に置き入れるステップ、 ｂ．イオン注入法を利用し並びに一つのマスクの補助に
より、該基板と化学作用を反応しないガスイオンを該基
板のダイシングラインに注入するステップ、 ｃ．基板に対して熱処理を進行するステップ、 ｄ．基板をダイシングライン部分で裂開させ基板のダイ
シングを完成するステップ、以上のステップを具えたこ
とを特徴とする、イオン注入利用の基板ダイシング法と
している。
をそのダイシングラインに沿って切割して分離したチッ
プを形成するイオン注入利用の基板ダイシング法におい
て、イオン注入法を利用してガスイオンを該基板のダイ
シングラインに注入し、さらにこの基板に対して熱処理
を行い、基板を該ダイシングライン部分で裂開させて基
板の切割を完成することを特徴とする、イオン注入利用
の基板ダイシング法としている。請求項２の発明は、基
板をそのダイシングラインに沿って切割して分離したチ
ップを形成するイオン注入利用の基板ダイシング法にお
いて、 ａ．イオン注入法を利用して該基板と化学作用を反応し
ないガスイオンを該基板のダイシングラインに注入する
ステップ、 ｂ．基板に対して熱処理を進行するステップ、以上のス
テップを具えたことを特徴とする、イオン注入利用の基
板ダイシング法としている。請求項３の発明は、基板ダ
イシング時に必要なダイシングライン幅とダイシングラ
イン正確度をミクロン以下のレベルとでき、基板をダイ
シングラインで切割して分離したチップを形成し並びに
ナノメーターレベルのダイシング面粗さを達成するイオ
ン注入利用の基板ダイシング法において、 ａ．基板をイオン注入機内に置き入れるステップ、 ｂ．イオン注入法を利用し並びに一つのマスクの補助に
より、該基板と化学作用を反応しないガスイオンを該基
板のダイシングラインに注入するステップ、 ｃ．基板に対して熱処理を進行するステップ、 ｄ．基板をダイシングライン部分で裂開させ基板のダイ
シングを完成するステップ、以上のステップを具えたこ
とを特徴とする、イオン注入利用の基板ダイシング法と
している。
【０００９】
【発明の実施の形態】本発明のイオン注入利用の基板ダ
イシング法は、基板ダイシング時に必要なダイシング線
幅を減少しダイシング線の正確度をミクロン以下のレベ
ルまで増加し、基板をダイシングラインに沿って切割し
て分離したダイを形成し、並びにナノメーターレベルの
ダイシング面粗さを達成することがせきる。そのステッ
プは、まず基板を一つのイオン注入機内に置き入れ、続
いてイオン注入法を利用し並びに一つのマスクの補助に
より、ガスイオンを基板のダイシングラインに注入す
る。このガスイオンは水素ガス或いはヘリウムガス或い
はその他の基板と化学作用を発生しない気体とされる。
続いて該基板に熱処理を進行し、基板を該ダイシングラ
イン部分で裂開させて基板のダイシングを完成する。
イシング法は、基板ダイシング時に必要なダイシング線
幅を減少しダイシング線の正確度をミクロン以下のレベ
ルまで増加し、基板をダイシングラインに沿って切割し
て分離したダイを形成し、並びにナノメーターレベルの
ダイシング面粗さを達成することがせきる。そのステッ
プは、まず基板を一つのイオン注入機内に置き入れ、続
いてイオン注入法を利用し並びに一つのマスクの補助に
より、ガスイオンを基板のダイシングラインに注入す
る。このガスイオンは水素ガス或いはヘリウムガス或い
はその他の基板と化学作用を発生しない気体とされる。
続いて該基板に熱処理を進行し、基板を該ダイシングラ
イン部分で裂開させて基板のダイシングを完成する。
【００１０】熱処理の温度は１００から６００℃の間と
されてガスイオン注入の濃度により決定される。注入ガ
スの濃度が比較的高ければ（例えば１Ｅ１７ｃｍ-2）、
必要な加熱温度はあまり高くなく（２５０℃より低
い）、剥裂ダイシングの作用に都合がよく、それらの素
子の比較的低い熱予算（Ｔｈｅｒｍａｌ Ｂｕｄｇｅ
ｔ）に符合する。反対に、ガス注入の濃度が比較的低い
場合は、比較的高い温度まで加熱して剥裂ダイシングの
作用を形成させる必要がある。
されてガスイオン注入の濃度により決定される。注入ガ
スの濃度が比較的高ければ（例えば１Ｅ１７ｃｍ-2）、
必要な加熱温度はあまり高くなく（２５０℃より低
い）、剥裂ダイシングの作用に都合がよく、それらの素
子の比較的低い熱予算（Ｔｈｅｒｍａｌ Ｂｕｄｇｅ
ｔ）に符合する。反対に、ガス注入の濃度が比較的低い
場合は、比較的高い温度まで加熱して剥裂ダイシングの
作用を形成させる必要がある。
【００１１】本発明の方法の優れた点は、ダイシングラ
インの幅をミクロン以下レベルまで縮小できることと、
ダイシング面の粗さをナノメーターレベルまで縮小でき
ることで、これにより半導体素子の設計と注入を進行す
る時にダイシングラインの幅を節約して比較的大きな面
積をチップに使用することができ、これにより単一基板
で生産できるチップの数を大幅に増加して製造コストを
下げ、製品の競争力を高められることにある。本発明の
方法は一回で一枚の基板のダイシングを完了でき、且つ
基板ダイシングの過程で基板の応力により基板に亀裂或
いは破片を形成させることがなく、ダイシング過程の歩
留り及び生産量を高めることができる。
インの幅をミクロン以下レベルまで縮小できることと、
ダイシング面の粗さをナノメーターレベルまで縮小でき
ることで、これにより半導体素子の設計と注入を進行す
る時にダイシングラインの幅を節約して比較的大きな面
積をチップに使用することができ、これにより単一基板
で生産できるチップの数を大幅に増加して製造コストを
下げ、製品の競争力を高められることにある。本発明の
方法は一回で一枚の基板のダイシングを完了でき、且つ
基板ダイシングの過程で基板の応力により基板に亀裂或
いは破片を形成させることがなく、ダイシング過程の歩
留り及び生産量を高めることができる。
【００１２】
【実施例】本発明は一種のイオン注入利用の基板ダイシ
ング法を提供する。本方法は、各種基板のダイシングに
適用され、集積回路及び発光ダイオード等の半導体パッ
ケージ工程に適用されるほか、半導体レーザー或いは太
陽電池等の光電素子の工程に適用される。
ング法を提供する。本方法は、各種基板のダイシングに
適用され、集積回路及び発光ダイオード等の半導体パッ
ケージ工程に適用されるほか、半導体レーザー或いは太
陽電池等の光電素子の工程に適用される。
【００１３】図１に示されるのは、本発明のイオン注入
利用の基板ダイシング法のフローチャートである。ま
ず、ダイシングを進行する基板を一つのイオン注入機
（ＩｏｎＩｍｐｌａｎｔｅｒ）に置き入れ１０、イオン
注入法を利用してガスイオンを該基板のダイシングライ
ンに注入１１する。続いて、基板に対して熱処理１２を
進行し、基板をダイシングラインで裂開させて基板のダ
イシングを完成１３する。
利用の基板ダイシング法のフローチャートである。ま
ず、ダイシングを進行する基板を一つのイオン注入機
（ＩｏｎＩｍｐｌａｎｔｅｒ）に置き入れ１０、イオン
注入法を利用してガスイオンを該基板のダイシングライ
ンに注入１１する。続いて、基板に対して熱処理１２を
進行し、基板をダイシングラインで裂開させて基板のダ
イシングを完成１３する。
【００１４】本実施例は、現在の主流製品の８インチシ
リコン基板２１を例にして本発明の工程を説明する。８
インチシリコン基板のもともとの厚さは７２５ミクロン
であり、全ての工程を完成後には約７３５ミクロンとな
り、さらに背面研磨によりその厚さは２００〜３００ミ
クロンとなる。続いて、図２、３を参照されたい。これ
らの図はイオン注入法を利用してガスイオンを基板のダ
イシングラインに注入１１するステップを示す。そのう
ち、図２はこのステップの断面図、図３は平面図であ
る。本発明によると、イオン注入機を利用し、水素イオ
ン２２を基板のダイシングライン２３中に注入する。そ
の注入エネルギー量は４０〜１０００ＫｅＶであり、そ
の注入の深さは０．４〜１００ミクロンである。そのう
ち最も望ましい注入エネルギー量は２００ＫｅＶであ
る。その注入の濃度は５Ｅ１５〜５Ｅ１７ｃｍ-2であ
り、最も望ましい注入濃度は８Ｅ１６ｃｍ-2である。
リコン基板２１を例にして本発明の工程を説明する。８
インチシリコン基板のもともとの厚さは７２５ミクロン
であり、全ての工程を完成後には約７３５ミクロンとな
り、さらに背面研磨によりその厚さは２００〜３００ミ
クロンとなる。続いて、図２、３を参照されたい。これ
らの図はイオン注入法を利用してガスイオンを基板のダ
イシングラインに注入１１するステップを示す。そのう
ち、図２はこのステップの断面図、図３は平面図であ
る。本発明によると、イオン注入機を利用し、水素イオ
ン２２を基板のダイシングライン２３中に注入する。そ
の注入エネルギー量は４０〜１０００ＫｅＶであり、そ
の注入の深さは０．４〜１００ミクロンである。そのう
ち最も望ましい注入エネルギー量は２００ＫｅＶであ
る。その注入の濃度は５Ｅ１５〜５Ｅ１７ｃｍ-2であ
り、最も望ましい注入濃度は８Ｅ１６ｃｍ-2である。
【００１５】このほか、本発明はシリコン基板のダイシ
ング工程にのみ適用される訳ではない。例えば、光電半
導体が使用するガリウム砒素、ガリウムリン、インジウ
ムリン、サファイヤ及びＴＦＴ液晶ディスプレイに使用
されるガラス基板の切割にも運用され、単結晶或いはア
モルファスのいずれにも本発明の方法を用いて切割を進
行することができる。
ング工程にのみ適用される訳ではない。例えば、光電半
導体が使用するガリウム砒素、ガリウムリン、インジウ
ムリン、サファイヤ及びＴＦＴ液晶ディスプレイに使用
されるガラス基板の切割にも運用され、単結晶或いはア
モルファスのいずれにも本発明の方法を用いて切割を進
行することができる。
【００１６】図４、図５を参照されたい。水素イオンを
基板のダイシングラインのみに注入し基板のその他の部
分に注入させないように、本発明では微細な構造の線状
或いは網状のマスク３０を利用する。このマスク３０は
ダイシングラインに注入するイオンのみを通過させてチ
ップに注入されうるほとんどのイオンを遮断し、ガスイ
オンを線状或いは網状に、基板のダイシングラインに注
入する目的を達成させる。このマスクは図４に示される
ように、その貫通部３１が基板のダイシングラインに対
応し、図５にはマスクによりガスイオンが線状或いは網
状に基板のダイシングラインに注入される状態が立体的
に示されている。マスク３０は金属或いはその他の任意
の材料で製造されうるが、しかし、ガスイオンを阻止す
る機能を有することが必要であり、その製造方法には制
限がない。
基板のダイシングラインのみに注入し基板のその他の部
分に注入させないように、本発明では微細な構造の線状
或いは網状のマスク３０を利用する。このマスク３０は
ダイシングラインに注入するイオンのみを通過させてチ
ップに注入されうるほとんどのイオンを遮断し、ガスイ
オンを線状或いは網状に、基板のダイシングラインに注
入する目的を達成させる。このマスクは図４に示される
ように、その貫通部３１が基板のダイシングラインに対
応し、図５にはマスクによりガスイオンが線状或いは網
状に基板のダイシングラインに注入される状態が立体的
に示されている。マスク３０は金属或いはその他の任意
の材料で製造されうるが、しかし、ガスイオンを阻止す
る機能を有することが必要であり、その製造方法には制
限がない。
【００１７】続いて、図６、図７、図８に示されるよう
に、以上の基板に熱処理を進行する。基板は上述のダイ
シングライン部分で裂開し基板のダイシングが完成す
る。加熱の方法は加熱板を使用して加熱するか或いはガ
ス、赤外線、或いはレーザー等を利用し接触或いは非接
触式で加熱する。加熱後に基板のダイシングラインにす
でに注入されている水素イオンが多くの微小気泡（Ｍｉ
ｃｒｏｂｕｂｂｌｅｓ）４１を形成する。これは図６に
示されるとおりである（分かりやすくするために図中に
は僅かに一つの気泡のみ示している）。この微小気泡が
基板中で生成する気相区域（Ｇａｓ Ｐｈａｓｅ）は、
ドープするガスの種類、濃度及びエネルギー量の違いに
よって、基板中に生成される点欠陥（Ｐｏｉｎｔ Ｄｅ
ｆｅｃｔｓ）、線欠陥（Ｌｉｎｅ Ｄｅｆｅｃｔｓ）、
面欠陥（Ｐｌａｎｅ Ｄｅｆｅｃｔｓ）、体欠陥（Ｂｕ
ｌｋ Ｄｅｆｅｃｔｓ）とされる。熱処理で一定の温度
まで高めた後、該微小気泡の発生する気体圧力は該基板
をダイシングライン部分で裂開させる（図７中の矢印の
方向）。図８は基板のダイシングステップ完成後の状態
を示し、図８中の各ブロックは単一のチップ４２を代表
する。
に、以上の基板に熱処理を進行する。基板は上述のダイ
シングライン部分で裂開し基板のダイシングが完成す
る。加熱の方法は加熱板を使用して加熱するか或いはガ
ス、赤外線、或いはレーザー等を利用し接触或いは非接
触式で加熱する。加熱後に基板のダイシングラインにす
でに注入されている水素イオンが多くの微小気泡（Ｍｉ
ｃｒｏｂｕｂｂｌｅｓ）４１を形成する。これは図６に
示されるとおりである（分かりやすくするために図中に
は僅かに一つの気泡のみ示している）。この微小気泡が
基板中で生成する気相区域（Ｇａｓ Ｐｈａｓｅ）は、
ドープするガスの種類、濃度及びエネルギー量の違いに
よって、基板中に生成される点欠陥（Ｐｏｉｎｔ Ｄｅ
ｆｅｃｔｓ）、線欠陥（Ｌｉｎｅ Ｄｅｆｅｃｔｓ）、
面欠陥（Ｐｌａｎｅ Ｄｅｆｅｃｔｓ）、体欠陥（Ｂｕ
ｌｋ Ｄｅｆｅｃｔｓ）とされる。熱処理で一定の温度
まで高めた後、該微小気泡の発生する気体圧力は該基板
をダイシングライン部分で裂開させる（図７中の矢印の
方向）。図８は基板のダイシングステップ完成後の状態
を示し、図８中の各ブロックは単一のチップ４２を代表
する。
【００１８】上述の熱処理の温度は１００〜６００℃と
され、ガスイオンドープの濃度により決定される。もし
注入ガスの濃度が比較的高ければ（例えば１Ｅ１７ｃｍ
-2）、必要な加熱温度はあまり高くなく（２５０℃より
低い）、剥裂ダイシングの作用に都合がよく、それらの
素子の比較的低い熱予算（Ｔｈｅｒｍａｌ Ｂｕｄｇｅ
ｔ）に符合する。反対に、ガス注入の濃度が比較的低い
場合は、比較的高い温度まで加熱して剥裂ダイシングの
作用を形成させる必要がある。前述の望ましい実施例で
は、背面研磨後の８インチシリコン基板に対して、その
注入エネルギー量は２００ＫｅＶ、注入の濃度は８Ｅ１
６ｃｍ-2、その熱処理の必要温度は約２５０℃である。
され、ガスイオンドープの濃度により決定される。もし
注入ガスの濃度が比較的高ければ（例えば１Ｅ１７ｃｍ
-2）、必要な加熱温度はあまり高くなく（２５０℃より
低い）、剥裂ダイシングの作用に都合がよく、それらの
素子の比較的低い熱予算（Ｔｈｅｒｍａｌ Ｂｕｄｇｅ
ｔ）に符合する。反対に、ガス注入の濃度が比較的低い
場合は、比較的高い温度まで加熱して剥裂ダイシングの
作用を形成させる必要がある。前述の望ましい実施例で
は、背面研磨後の８インチシリコン基板に対して、その
注入エネルギー量は２００ＫｅＶ、注入の濃度は８Ｅ１
６ｃｍ-2、その熱処理の必要温度は約２５０℃である。
【００１９】必要な熱処理温度とガスイオン注入の濃度
は密接な関係があり、製品の特性により温度と濃度の変
数を決定するのは非常に重要である。例えば、アルミの
融点は６５９．７℃であるが、もし温度が４５０℃を超
過すると、アルミの構造は改変開始しうる。このためア
ルミを金属配線に使用した集積回路の熱処理の温度は４
５０℃を超過しないようにする必要がある。このためダ
イシング工程を進行する時に注入するガスの濃度は低す
ぎてはいけない。
は密接な関係があり、製品の特性により温度と濃度の変
数を決定するのは非常に重要である。例えば、アルミの
融点は６５９．７℃であるが、もし温度が４５０℃を超
過すると、アルミの構造は改変開始しうる。このためア
ルミを金属配線に使用した集積回路の熱処理の温度は４
５０℃を超過しないようにする必要がある。このためダ
イシング工程を進行する時に注入するガスの濃度は低す
ぎてはいけない。
【００２０】このほか、水素ガスを注入ガスとするほ
か、ヘリウム或いはその他の気体を使用可能であるが、
一つの制限があり、それは高温下で基板と化学変化を発
生しない気体であることである。例えばシリコン基板の
ダイシング工程で窒素ガスを注入ガスとすることはでき
ず、酸素ガスとすると高温下でシリコン基板と化合して
二酸化シリコンを形成してしまう。
か、ヘリウム或いはその他の気体を使用可能であるが、
一つの制限があり、それは高温下で基板と化学変化を発
生しない気体であることである。例えばシリコン基板の
ダイシング工程で窒素ガスを注入ガスとすることはでき
ず、酸素ガスとすると高温下でシリコン基板と化合して
二酸化シリコンを形成してしまう。
【００２１】以上の実施例は本発明を説明するために提
示されたものであり、本発明の請求範囲を限定するもの
ではなく、本発明に基づきなしうる細部の修飾或いは改
変で本発明と同じ効果を達成しうる事項はいずれも本発
明の請求範囲に属する。
示されたものであり、本発明の請求範囲を限定するもの
ではなく、本発明に基づきなしうる細部の修飾或いは改
変で本発明と同じ効果を達成しうる事項はいずれも本発
明の請求範囲に属する。
【００２２】
【発明の効果】本発明ではマスクを利用してイオン注入
機の発生するガスイオンを正確に基板のダイシングライ
ンに注入し、さらに熱処理を進行して基板をダイシング
ラインで裂開させ、これにより、ダイシングラインの幅
の設計を縮小してミクロン以下のレベルとすることがで
き、そのダイシング面の粗さもナノメーターレベルまで
縮小可能である。このため、本発明の方法を利用して基
板をダイシングすることにより以下のような優れた効果
が得られる。 １．ダイシングラインの幅をミクロン以下のレベルにま
で縮小可能であり、半導体阻止の設計とレイアウト時
に、ダイシングラインの幅を節約して比較的大きな面積
をチップに使用でき、このため単一基板で生産できるチ
ップの数量を大幅に増加でき、製造コストを下げ、製品
の競争力を高めることができる。 ２．ダイシング面の粗さもナノメーターレベルまで縮減
でき、このためダイシング工程の歩留りを向上できる。 ３．基板ダイシングの過程で基板上の薄膜及びパターン
の形成する過大な応力により基板に亀裂或いは破片を形
成することがなく、ダイシング工程の歩留りを向上でき
る。 ４．本発明の方法は一回で一枚の基板全体のダイシング
を行え、周知の機械研磨の方式により一線ずつ逐一切割
するのに比べ、生産量を大幅に高めることができる。 ５．本発明の方法を使用することにより粉塵や顆粒の汚
染を防止できるため、ダイシング工程の歩留りをさらに
高めることができる。
機の発生するガスイオンを正確に基板のダイシングライ
ンに注入し、さらに熱処理を進行して基板をダイシング
ラインで裂開させ、これにより、ダイシングラインの幅
の設計を縮小してミクロン以下のレベルとすることがで
き、そのダイシング面の粗さもナノメーターレベルまで
縮小可能である。このため、本発明の方法を利用して基
板をダイシングすることにより以下のような優れた効果
が得られる。 １．ダイシングラインの幅をミクロン以下のレベルにま
で縮小可能であり、半導体阻止の設計とレイアウト時
に、ダイシングラインの幅を節約して比較的大きな面積
をチップに使用でき、このため単一基板で生産できるチ
ップの数量を大幅に増加でき、製造コストを下げ、製品
の競争力を高めることができる。 ２．ダイシング面の粗さもナノメーターレベルまで縮減
でき、このためダイシング工程の歩留りを向上できる。 ３．基板ダイシングの過程で基板上の薄膜及びパターン
の形成する過大な応力により基板に亀裂或いは破片を形
成することがなく、ダイシング工程の歩留りを向上でき
る。 ４．本発明の方法は一回で一枚の基板全体のダイシング
を行え、周知の機械研磨の方式により一線ずつ逐一切割
するのに比べ、生産量を大幅に高めることができる。 ５．本発明の方法を使用することにより粉塵や顆粒の汚
染を防止できるため、ダイシング工程の歩留りをさらに
高めることができる。
【図１】本発明のイオン注入利用の基板ダイシング法の
フローチャートである。
フローチャートである。
【図２】本発明中でイオン注入法を利用してガスイオン
を基板のダイシングラインに注入する工程の断面図であ
る。
を基板のダイシングラインに注入する工程の断面図であ
る。
【図３】本発明中でイオン注入法を利用してガスイオン
を基板のダイシングラインに注入する工程の平面図であ
る。
を基板のダイシングラインに注入する工程の平面図であ
る。
【図４】本発明で使用するマスク表示図である。
【図５】本発明でマスクを使用してガスイオンを線状或
いは網状に注入する状態表示図である。
いは網状に注入する状態表示図である。
【図６】本発明で基板のダイシングラインに注入した水
素イオンを熱処理した後に形成される微小気泡を示す断
面図である。
素イオンを熱処理した後に形成される微小気泡を示す断
面図である。
【図７】本発明中の熱処理で一定温度に加熱した後に、
該微小気泡の発生する気体圧力が基板をダイシングライ
ンに沿って裂開する状態を示す断面図である。
該微小気泡の発生する気体圧力が基板をダイシングライ
ンに沿って裂開する状態を示す断面図である。
【図８】本発明中の基板ダイシング後の表示図であり、
図中、核ブロックはそれぞれ一つのチップを示す。
図中、核ブロックはそれぞれ一つのチップを示す。
２１ シリコン基板 ２２ 水素イオン ２３ ダイシングライン ３０ マスク ３１ 貫通部 ４１ 微小気泡 ４２ チップ
Claims (3)
- 【請求項１】 基板をそのダイシングラインに沿って切
割して分離したチップを形成するイオン注入利用の基板
ダイシング法において、 イオン注入法を利用してガスイオンを該基板のダイシン
グラインに注入し、さらにこの基板に対して熱処理を行
い、基板を該ダイシングライン部分で裂開させて基板の
切割を完成することを特徴とする、イオン注入利用の基
板ダイシング法。 - 【請求項２】 基板をそのダイシングラインに沿って切
割して分離したチップを形成するイオン注入利用の基板
ダイシング法において、 ａ．イオン注入法を利用して該基板と化学作用を反応し
ないガスイオンを該基板のダイシングラインに注入する
ステップ、 ｂ．基板に対して熱処理を進行するステップ、 以上のステップを具えたことを特徴とする、イオン注入
利用の基板ダイシング法。 - 【請求項３】 基板ダイシング時に必要なダイシングラ
イン幅とダイシングライン正確度をミクロン以下のレベ
ルとでき、基板をダイシングラインで切割して分離した
チップを形成し並びにナノメーターレベルのダイシング
面粗さを達成するイオン注入利用の基板ダイシング法に
おいて、 ａ．基板をイオン注入機内に置き入れるステップ、 ｂ．イオン注入法を利用し並びに一つのマスクの補助に
より、該基板と化学作用を反応しないガスイオンを該基
板のダイシングラインに注入するステップ、 ｃ．基板に対して熱処理を進行するステップ、 ｄ．基板をダイシングライン部分で裂開させ基板のダイ
シングを完成するステップ、 以上のステップを具えたことを特徴とする、イオン注入
利用の基板ダイシング法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36047099A JP2001189288A (ja) | 1999-12-20 | 1999-12-20 | イオン注入利用の基板ダイシング法 |
| US09/500,790 US6372610B1 (en) | 1999-12-20 | 2000-02-10 | Method for die separation of a wafer by ion implantation |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36047099A JP2001189288A (ja) | 1999-12-20 | 1999-12-20 | イオン注入利用の基板ダイシング法 |
| US09/500,790 US6372610B1 (en) | 1999-12-20 | 2000-02-10 | Method for die separation of a wafer by ion implantation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001189288A true JP2001189288A (ja) | 2001-07-10 |
Family
ID=26581115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36047099A Pending JP2001189288A (ja) | 1999-12-20 | 1999-12-20 | イオン注入利用の基板ダイシング法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6372610B1 (ja) |
| JP (1) | JP2001189288A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343841A (ja) * | 2001-05-16 | 2002-11-29 | Shin Etsu Handotai Co Ltd | シリコン結晶中の結晶欠陥観察用試料作製方法及び薄片試料 |
| JP2010527513A (ja) * | 2007-05-17 | 2010-08-12 | アギア システムズ インコーポレーテッド | 注入された不純物を用いて半導体ウエハを個々の半導体ダイに分離する方法 |
| JP2011091264A (ja) * | 2009-10-23 | 2011-05-06 | Japan Atomic Energy Agency | 基板加工方法および半導体装置の製造方法 |
| JP2013102211A (ja) * | 2013-01-29 | 2013-05-23 | Agere Systems Inc | 注入された不純物を用いて半導体ウエハを個々の半導体ダイに分離する方法 |
| CN105895745A (zh) * | 2016-06-21 | 2016-08-24 | 苏州协鑫集成科技工业应用研究院有限公司 | 异质结太阳能电池片的切割方法 |
| CN109390384A (zh) * | 2017-08-04 | 2019-02-26 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4813743B2 (ja) * | 2002-07-24 | 2011-11-09 | 株式会社 日立ディスプレイズ | 画像表示装置の製造方法 |
| DE10328876A1 (de) * | 2003-06-26 | 2005-02-03 | Infineon Technologies Ag | Verfahren zum Vereinzeln von Halbleiterchips aus einem Wafer |
| US20050029646A1 (en) * | 2003-08-07 | 2005-02-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for dividing substrate |
| DE102004030573B4 (de) * | 2004-06-24 | 2009-01-08 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleiterelementen |
| CN100373534C (zh) * | 2004-07-20 | 2008-03-05 | 中国科学院半导体研究所 | 在解理面上制作半导体纳米结构的方法 |
| NL1030004C2 (nl) * | 2005-09-21 | 2007-03-22 | Fico Singulation B V | Inrichting en werkwijze voor het separeren van elektronische componenten. |
| US8119501B2 (en) * | 2007-05-17 | 2012-02-21 | Agere Systems Inc. | Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity |
| CN105206572A (zh) * | 2007-05-17 | 2015-12-30 | 艾格瑞***有限责任公司 | 使用注入杂质将半导体晶片分离成单个半导体管芯的方法 |
| JP5520226B2 (ja) * | 2007-11-02 | 2014-06-11 | プレジデント アンド フェローズ オブ ハーバード カレッジ | ポリマーを伴った基板の熱処理による自立固体層の作製 |
| KR20120013426A (ko) * | 2009-05-04 | 2012-02-14 | 마이어 부르거 아게 | 와이어 쏘우 |
| EP2530709B1 (en) * | 2011-06-03 | 2015-09-09 | Nxp B.V. | Method of producing a semiconductor wafer |
| US9589802B1 (en) * | 2015-12-22 | 2017-03-07 | Varian Semuconductor Equipment Associates, Inc. | Damage free enhancement of dopant diffusion into a substrate |
| US11784050B2 (en) | 2021-04-27 | 2023-10-10 | Micron Technology, Inc. | Method of fabricating microelectronic devices and related microelectronic devices, tools, and apparatus |
| US20230282502A1 (en) * | 2022-03-03 | 2023-09-07 | Micron Technology, Inc. | Wafer carrier with reticle template for marking reticle fields on a semiconductor wafer |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01246875A (ja) * | 1988-03-29 | 1989-10-02 | Toshiba Corp | 半導体装置の製造方法 |
| JP3027864B2 (ja) * | 1991-04-02 | 2000-04-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| JPH0574932A (ja) * | 1991-09-17 | 1993-03-26 | Fujitsu Ltd | 半導体ウエハのダイシング方法 |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
| US6222181B1 (en) * | 1995-03-10 | 2001-04-24 | Seft Development Laboratory Co., Ltd. | Position measuring instrument measuring relative turning angle of light sources for receiving devices |
| US5609148A (en) * | 1995-03-31 | 1997-03-11 | Siemens Aktiengesellschaft | Method and apparatus for dicing semiconductor wafers |
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| JP3324469B2 (ja) * | 1997-09-26 | 2002-09-17 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| US6083324A (en) * | 1998-02-19 | 2000-07-04 | Silicon Genesis Corporation | Gettering technique for silicon-on-insulator wafers |
| US6365488B1 (en) * | 1998-03-05 | 2002-04-02 | Industrial Technology Research Institute | Method of manufacturing SOI wafer with buried layer |
| US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| US6214427B1 (en) * | 1998-08-28 | 2001-04-10 | General Electric Company | Method of making an electronic device having a single crystal substrate formed by solid state crystal conversion |
| CA2246087A1 (en) * | 1998-08-28 | 2000-02-28 | Northern Telecom Limited | Method of cleaving a semiconductor wafer |
-
1999
- 1999-12-20 JP JP36047099A patent/JP2001189288A/ja active Pending
-
2000
- 2000-02-10 US US09/500,790 patent/US6372610B1/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343841A (ja) * | 2001-05-16 | 2002-11-29 | Shin Etsu Handotai Co Ltd | シリコン結晶中の結晶欠陥観察用試料作製方法及び薄片試料 |
| JP2010527513A (ja) * | 2007-05-17 | 2010-08-12 | アギア システムズ インコーポレーテッド | 注入された不純物を用いて半導体ウエハを個々の半導体ダイに分離する方法 |
| JP2011091264A (ja) * | 2009-10-23 | 2011-05-06 | Japan Atomic Energy Agency | 基板加工方法および半導体装置の製造方法 |
| JP2013102211A (ja) * | 2013-01-29 | 2013-05-23 | Agere Systems Inc | 注入された不純物を用いて半導体ウエハを個々の半導体ダイに分離する方法 |
| CN105895745A (zh) * | 2016-06-21 | 2016-08-24 | 苏州协鑫集成科技工业应用研究院有限公司 | 异质结太阳能电池片的切割方法 |
| CN109390384A (zh) * | 2017-08-04 | 2019-02-26 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| CN109390384B (zh) * | 2017-08-04 | 2023-11-21 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6372610B1 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001189288A (ja) | イオン注入利用の基板ダイシング法 | |
| US9929054B2 (en) | Systems and methods for laser splitting and device layer transfer | |
| US6458672B1 (en) | Controlled cleavage process and resulting device using beta annealing | |
| CN100372060C (zh) | 半导体材料的膜或层及制造该膜或层的方法 | |
| US6548382B1 (en) | Gettering technique for wafers made using a controlled cleaving process | |
| US6291313B1 (en) | Method and device for controlled cleaving process | |
| US20020171080A1 (en) | Thin films and production methods thereof | |
| Anner | Planar processing primer | |
| US6291314B1 (en) | Controlled cleavage process and device for patterned films using a release layer | |
| KR101154133B1 (ko) | 캐리어 수명을 갖는 독립적 단결정 재료 및 그 제조 방법 | |
| WO1998052216A1 (en) | A controlled cleavage process | |
| CN101410940A (zh) | 利用热处理去除氧物质的制造粘结衬底结构的方法和结构 | |
| Bruel | Separation of silicon wafers by the smart-cut method | |
| US20070122997A1 (en) | Controlled process and resulting device | |
| JP2005317570A (ja) | 半導体素子の製造方法 | |
| EP4057323B1 (en) | Method for thinning a silicon carbide substrate | |
| JPH04223356A (ja) | 半導体装置の製造方法 | |
| TW434701B (en) | Cutting method for substrate by using ion implantation | |
| Shaneyfelt et al. | SOI substrate removal for SEE characterization: Techniques and applications | |
| KR102498148B1 (ko) | 반도체 장치의 제조 방법 | |
| CN112838056A (zh) | 一种用于制造半导体芯片的方法 | |
| Huang et al. | A nano-thick SOI fabrication method | |
| JP2000294467A (ja) | 表面に識別パターンを有する多層基板の製造方法および管理方法 | |
| Barbottin et al. | by J.-L. LERAY (1) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020625 |