JP4577382B2 - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP4577382B2 JP4577382B2 JP2008055714A JP2008055714A JP4577382B2 JP 4577382 B2 JP4577382 B2 JP 4577382B2 JP 2008055714 A JP2008055714 A JP 2008055714A JP 2008055714 A JP2008055714 A JP 2008055714A JP 4577382 B2 JP4577382 B2 JP 4577382B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- bonded
- defects
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Drying Of Semiconductors (AREA)
Description
SOIウェーハを作製する場合、BOXが100nm以下と薄くなると欠陥の数が増える傾向があり、またBOXが100nm以上の厚い場合でも剥離熱処理を含めた前工程でのパーティクル等が起因になり欠陥が発生する。
このように、本発明の製造方法でのエッチング処理は、プラズマ処理により成長させた酸化膜表面をわずかにエッチングするだけでも欠陥が大幅に減少するため、エッチング速度の比較的遅いSC1溶液(NH4OHとH2O2の水溶液)及びSC2溶液(HClとH2O2の水溶液)であっても十分にパーティクルの低減ができ、さらにはエッチング量を調整しやすく、酸化膜表面全体を均一にエッチングすることが容易である。
このように、ベースウェーハの貼り合わせ面に、本発明のプラズマ処理とエッチング処理を施すことによって、貼り合わせ界面に生じる欠陥をより少なくすることができ、作製される貼り合わせウェーハの薄膜に生じる欠陥を効果的に防止することができる。
このように、エッチングする酸化膜の膜厚を上記範囲でエッチングすることにより、貼り合わせ界面の欠陥の発生がより低減され、作製された貼り合わせウェーハの薄膜の欠陥を極めて少なくできる。
本発明の製造方法を適用する際、ボンドウェーハの表面に絶縁膜を形成させ、その絶縁膜を通してイオン注入を行い、絶縁膜を形成されていないベースウェーハと貼り合わせる場合に、作製される貼り合わせウェーハの薄膜を特に欠陥が少ないものにすることができる。
本発明の製造方法では、これらの中から適宜選択することができ、窒素プラズマを用いた場合でも酸化膜を形成することができる。
発明者らは、これらの欠陥について鋭意調査を行った結果、プラズマ処理により貼り合わせ面に酸化膜を成長させ、その酸化膜をエッチングして減厚した後貼り合わせることで、作製される貼り合わせウェーハの薄膜に生じる欠陥を極めて少なくすることができることを見出し、本発明を完成させた。
尚、図1は本発明の貼り合わせウェーハの製造方法の実施態様の一例を示すフロー図である。
このとき、図1に示すように、ボンドウェーハ10にだけ予め絶縁膜12が形成されているが、絶縁膜12はベースウェーハ20にだけ形成されていてもよいし、両ウェーハに形成されていてもよく、また両ウェーハともに形成されていなくてもよい。このように、本発明の製造方法であれば、絶縁膜を介して貼り合わせても、直接貼り合わせても欠陥が低減されるが、ボンドウェーハの表面にだけ絶縁膜が形成されている場合が、最も貼り合わせウェーハの薄膜の欠陥が低減される。このような場合に特に欠陥が少なくなる原因は正確には不明であるが、両ウェーハの貼り合わせ面に存在するOH基や水分の濃度が関係しているものと推定される。
このとき形成させる絶縁膜としては、例えば熱酸化膜、CVD酸化膜等を形成させることができる。なお、それぞれのウェーハに形成される絶縁膜は、裏面も含めたウェーハの全面に形成される他、貼り合わせ面のみに形成されていてもよい。
このとき、ボンドウェーハ10の絶縁膜12にだけプラズマ処理を施して酸化膜を成長させることもできるし、両ウェーハにプラズマ処理を施して酸化膜を成長させることもできる。尚、ベースウェーハの貼り合わせ面にプラズマ処理を施して酸化膜を成長させて後の工程(d)でその酸化膜をエッチングする場合が、作製された貼り合わせウェーハの薄膜に生じる欠陥をより低減することができる。このような場合に特に欠陥が少なくなる理由は不明であるが、両ウェーハの貼り合わせ面に存在するOH基や水分の濃度が関係しているものと推定される。
このように、プラズマ処理を行うことで処理面はOH基が増加するなどして活性化し、貼り合わせの際に水素結合等により、ウェーハ同士を強固に貼り合わせることができる。
このように、成長させた酸化膜をエッチングすることで、パーティクルを除去しにくいプラズマ処理面の表面を、パーティクルの影響がある部分までエッチング除去でき、貼り合わせ界面の欠陥を防止することができるため、作製される貼り合わせウェーハの薄膜に生じる欠陥を低減することができる。
また、ベースウェーハの貼り合わせ面にプラズマ処理して成長させた酸化膜をエッチング処理する場合には、酸化膜の膜厚を0.3nm以上2nm未満エッチングすることが好ましい。例えば、0.1nmエッチングするだけでも酸化膜表面がエッチング除去されれば、本発明の効果は発揮できるが、上記範囲の膜厚をエッチング除去することで、作製される貼り合わせウェーハの薄膜の欠陥をより確実に少なくできる。
このように、プラズマ処理を施した表面を貼り合わせ面として、例えば減圧又は常圧下、両ウェーハを密着させれば、高温処理等を施さなくても十分に強固に貼り合わせることができる。
このボンドウェーハの剥離は、熱処理又は機械的な外力を加えることによって行うことができる。熱処理により剥離する方法としては、例えば不活性ガス雰囲気下約500℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによってボンドウェーハがイオン注入層にて剥離される。
鏡面研磨された直径300mmのシリコン単結晶ウェーハを2枚用意してボンドウェーハとベースウェーハとし、ボンドウェーハの表面には膜厚20nmの熱酸化膜を絶縁膜として形成した。次に、ボンドウェーハの熱酸化膜を通して水素イオンを50keV、6×1016/cm2の条件で注入してイオン注入層を形成した。
酸化膜のエッチング処理を行った後の両ウェーハのプラズマ処理面同士を室温で貼り合わせたのち、500℃、30分の剥離熱処理を加えることによって、ボンドウェーハを水素イオン注入層で剥離することにより、ベースウェーハ上にシリコン酸化膜を介してシリコン薄膜が形成された貼り合わせウェーハを作製した。その貼り合わせウェーハのシリコン薄膜を観察し、発生した欠陥(ボイド、ブリスター)の数を目視によりカウントしたところ、良好な結果が得られた。測定結果を表1に示す。
実施例1と同様のボンドウェーハ(熱酸化膜20nm付き、水素イオン注入あり)とベースウェーハ(自然酸化膜1nm付き)を用意し、実施例1と同一条件の窒素プラズマ処理と酸化膜エッチング処理を、表1に記載された様な組み合わせで実施あるいは実施しないこととし、実施例1と同様に貼り合わせウェーハのシリコン薄膜に発生した欠陥数を測定した。測定結果を表1に示す。
これに対し実施例1−5の貼り合わせウェーハは、本発明のプラズマ処理を行うことによってシリコン酸化膜を成長させ、成長したシリコン酸化膜をエッチングして減厚する処理を、少なくとも一方の貼り合わせ面に対して行った条件で作製されており、この条件ではシリコン薄膜の欠陥は明確に抑制されていることがわかる。
このように貼り合わせ面の条件によって欠陥の発生数が異なる原因については明らかではないが、各貼り合わせ面の表面に存在するOH基や水分の濃度が関係しているものと推定される。
鏡面研磨された直径300mmのシリコン単結晶ウェーハを2枚用意してボンドウェーハとベースウェーハとし、ボンドウェーハ及びベースウェーハの表面に20nmの熱酸化膜を絶縁膜として形成した。次に、ボンドウェーハの熱酸化膜を通して水素イオンを50keV、6×1016/cm2の条件で注入してイオン注入層を形成した。
酸化膜エッチング処理後、実施例1と同一条件で貼り合わせウェーハを作製し、その貼り合わせウェーハのシリコン薄膜を観察し、発生した欠陥の数をカウントしたところ、良好な結果が得られた。測定結果を表2に示す。
プラズマ処理後の両ウェーハの酸化膜エッチング処理を行わなかったこと以外は、実施例6と同一条件で貼り合わせウェーハを作製し、発生した欠陥の数をカウントしたところ、欠陥が多発していることがわかった。測定結果を表2に示す。
鏡面研磨された直径300mmのシリコン単結晶ウェーハを2枚用意してボンドウェーハとベースウェーハとし、ボンドウェーハに水素イオンを50keV、6×1016/cm2の条件で注入してイオン注入層を形成した。
そして、両ウェーハの一方の表面(自然酸化膜1nm付き)に実施例1と同一条件で窒素プラズマ処理を行って酸化膜厚を4nmまで成長させ、プラズマ処理後の両ウェーハをSC1洗浄液及びSC2洗浄液に浸漬し、液温と浸漬時間を調整することによって酸化膜を膜厚2nmエッチングした。
酸化膜エッチング処理後、実施例1と同一条件で貼り合わせウェーハを作製し、その貼り合わせウェーハのシリコン薄膜を観察し、発生した欠陥の数をカウントしたところ、良好な結果が得られた。測定結果を表3に示す。
プラズマ処理後の両ウェーハの酸化膜エッチング処理を行わなかったこと以外は、実施例7と同一条件で貼り合わせウェーハを作製し、発生した欠陥の数をカウントしたところ、欠陥が多発していることがわかった。測定結果を表3に示す。
プラズマ処理を酸素プラズマ(室温、ガス流量115sccm、圧力0.4Torr(53.3Pa)、出力100W、15秒)に変えた以外は、実施例1−7及び比較例1−6と同一条件で貼り合わせウェーハを作製し、発生した欠陥の数をカウントして比較した。その結果、実施例1−7及び比較例1−6の結果と同様の傾向が確認された。すなわち、プラズマ処理を行うことによってシリコン酸化膜を成長させ、成長させたシリコン酸化膜をエッチングする処理を、いずれのウェーハの貼り合わせ面に対しても行っていない条件で作製した貼り合わせウェーハのシリコン薄膜には欠陥が多発しており、プラズマ処理を行うことによってシリコン酸化膜を成長させ、成長したシリコン酸化膜をエッチングする処理を、少なくとも一方の貼り合わせ面に対して行った条件で作製した貼り合わせウェーハのシリコン薄膜の欠陥は、前者に比べて1桁以上抑制されていた。
実施例1−7において最も欠陥の発生が抑制された実施例5のボンドウェーハ(熱酸化膜20nm付き)とベースウェーハ(熱酸化膜なし、自然酸化膜1nm)の組み合わせを用い、プラズマ処理により形成された酸化膜のエッチング量(減厚量)と欠陥の発生との関係を調査した。この際、ベースウェーハのみに行うプラズマ処理を酸素プラズマで行い、プラズマ処理時間を変化させることによってプラズマ処理後の酸化膜厚を4nm、5nm、6nmの3条件とし、プラズマ処理後のSC1洗浄液及びSC2洗浄液への液温と浸漬時間を調整することによって、酸化膜のエッチング量(減厚量)を0.3nm、1nm、2nm、3nmの4条件、及び、エッチング処理なし(エッチング量0nm)の計5条件で、貼り合わせウェーハを作製し、シリコン薄膜に発生した欠陥を目視によりカウントした。測定結果を表4に示す。
13、22…貼り合わせ面 、20…ベースウェーハ、 21…酸化膜、
30…貼り合わせウェーハ、 31…薄膜。
Claims (4)
- 少なくとも、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させて貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、
前記ベースウェーハの貼り合わせ面にプラズマ処理を施すことによって酸化膜を成長させて、該成長させた酸化膜の膜厚を0.3nm以上2nm未満エッチングする処理を行った後に前記ボンドウェーハと貼り合わせることを特徴とする貼り合わせウェーハの製造方法。 - 前記酸化膜をエッチングする処理を、SC1溶液及びSC2溶液に浸漬させることにより行うことを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
- 前記ボンドウェーハの表面にだけ、予め絶縁膜を形成させることを特徴とする請求項1又は請求項2に記載の貼り合わせウェーハの製造方法。
- 前記プラズマ処理を、酸素プラズマ又は窒素プラズマで行うことを特徴とする請求項1乃至請求項3のいずれか一項に記載の貼り合わせウェーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008055714A JP4577382B2 (ja) | 2008-03-06 | 2008-03-06 | 貼り合わせウェーハの製造方法 |
EP09717166A EP2251895B1 (en) | 2008-03-06 | 2009-02-17 | Method for manufacturing bonded wafer |
PCT/JP2009/000625 WO2009110174A1 (ja) | 2008-03-06 | 2009-02-17 | 貼り合わせウェーハの製造方法 |
KR1020107019629A KR101559973B1 (ko) | 2008-03-06 | 2009-02-17 | 접합 웨이퍼의 제조방법 |
CN2009801075750A CN101960558B (zh) | 2008-03-06 | 2009-02-17 | 贴合晶片的制造方法 |
US12/866,271 US8097523B2 (en) | 2008-03-06 | 2009-02-17 | Method for manufacturing bonded wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008055714A JP4577382B2 (ja) | 2008-03-06 | 2008-03-06 | 貼り合わせウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009212402A JP2009212402A (ja) | 2009-09-17 |
JP4577382B2 true JP4577382B2 (ja) | 2010-11-10 |
Family
ID=41055741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008055714A Active JP4577382B2 (ja) | 2008-03-06 | 2008-03-06 | 貼り合わせウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8097523B2 (ja) |
EP (1) | EP2251895B1 (ja) |
JP (1) | JP4577382B2 (ja) |
KR (1) | KR101559973B1 (ja) |
CN (1) | CN101960558B (ja) |
WO (1) | WO2009110174A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5421825B2 (ja) * | 2010-03-09 | 2014-02-19 | 東京エレクトロン株式会社 | 接合システム、接合方法、プログラム及びコンピュータ記憶媒体 |
US8557679B2 (en) | 2010-06-30 | 2013-10-15 | Corning Incorporated | Oxygen plasma conversion process for preparing a surface for bonding |
KR101160036B1 (ko) * | 2010-11-26 | 2012-06-26 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
JP5664592B2 (ja) | 2012-04-26 | 2015-02-04 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
WO2014089437A1 (en) * | 2012-12-07 | 2014-06-12 | Graphene Frontiers, Llc | Method and apparatus for transfer of films among substrates |
US9646860B2 (en) * | 2013-08-09 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment systems and wafer bonding systems and methods |
JP6200273B2 (ja) * | 2013-10-17 | 2017-09-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
US9496239B1 (en) | 2015-12-11 | 2016-11-15 | International Business Machines Corporation | Nitride-enriched oxide-to-oxide 3D wafer bonding |
CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582404A (ja) * | 1991-09-19 | 1993-04-02 | Nippondenso Co Ltd | シリコン基板の接合方法 |
JP2004193515A (ja) * | 2002-12-13 | 2004-07-08 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
KR100292820B1 (ko) * | 1998-08-17 | 2001-07-12 | 윤종용 | 반도체 장치의 패드 제조 방법 |
JPWO2005022610A1 (ja) * | 2003-09-01 | 2007-11-01 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
FR2868599B1 (fr) * | 2004-03-30 | 2006-07-07 | Soitec Silicon On Insulator | Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur |
JP2006140187A (ja) * | 2004-11-10 | 2006-06-01 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
FR2888663B1 (fr) | 2005-07-13 | 2008-04-18 | Soitec Silicon On Insulator | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
WO2007074550A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Soiウェーハの製造方法及びsoiウェーハ |
US20080268617A1 (en) | 2006-08-09 | 2008-10-30 | Applied Materials, Inc. | Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures |
FR2913528B1 (fr) | 2007-03-06 | 2009-07-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues. |
-
2008
- 2008-03-06 JP JP2008055714A patent/JP4577382B2/ja active Active
-
2009
- 2009-02-17 CN CN2009801075750A patent/CN101960558B/zh active Active
- 2009-02-17 KR KR1020107019629A patent/KR101559973B1/ko active IP Right Grant
- 2009-02-17 US US12/866,271 patent/US8097523B2/en active Active
- 2009-02-17 EP EP09717166A patent/EP2251895B1/en active Active
- 2009-02-17 WO PCT/JP2009/000625 patent/WO2009110174A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582404A (ja) * | 1991-09-19 | 1993-04-02 | Nippondenso Co Ltd | シリコン基板の接合方法 |
JP2004193515A (ja) * | 2002-12-13 | 2004-07-08 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101960558A (zh) | 2011-01-26 |
US8097523B2 (en) | 2012-01-17 |
EP2251895A4 (en) | 2011-04-20 |
KR101559973B1 (ko) | 2015-10-13 |
US20110104870A1 (en) | 2011-05-05 |
WO2009110174A1 (ja) | 2009-09-11 |
CN101960558B (zh) | 2012-08-22 |
EP2251895B1 (en) | 2013-04-03 |
JP2009212402A (ja) | 2009-09-17 |
KR20100116651A (ko) | 2010-11-01 |
EP2251895A1 (en) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4577382B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP4830290B2 (ja) | 直接接合ウェーハの製造方法 | |
JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP5480298B2 (ja) | キャビティ層の形成方法 | |
JP2009176860A (ja) | 貼り合わせウェーハの製造方法 | |
WO2008004591A1 (fr) | Procédé de production d'une tranche liée | |
KR20070084075A (ko) | 반도체 웨이퍼의 제조방법 | |
JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
JP2008004821A (ja) | 貼り合わせウェーハの製造方法 | |
US8956951B2 (en) | Method for manufacturing SOI wafer | |
JP5493345B2 (ja) | Soiウェーハの製造方法 | |
JP5320954B2 (ja) | Soiウェーハの製造方法 | |
JP5541136B2 (ja) | 貼り合わせsoiウエーハの製造方法 | |
JP5263509B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP4613656B2 (ja) | 半導体ウエーハの製造方法 | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
KR102317552B1 (ko) | 접합 soi 웨이퍼의 제조방법 | |
WO2007007537A1 (ja) | ボンドウエーハの再生方法及びボンドウエーハ並びにssoiウエーハの製造方法 | |
TW201009950A (en) | Method for producing bonded wafer | |
JP5572914B2 (ja) | 直接接合ウェーハの製造方法 | |
JP2009252948A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4577382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |