JP2010114409A - Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 - Google Patents

Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 Download PDF

Info

Publication number
JP2010114409A
JP2010114409A JP2009062397A JP2009062397A JP2010114409A JP 2010114409 A JP2010114409 A JP 2010114409A JP 2009062397 A JP2009062397 A JP 2009062397A JP 2009062397 A JP2009062397 A JP 2009062397A JP 2010114409 A JP2010114409 A JP 2010114409A
Authority
JP
Japan
Prior art keywords
layer
silicon
substrate
silicon oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2009062397A
Other languages
English (en)
Inventor
Ritsuo Takizawa
律夫 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009062397A priority Critical patent/JP2010114409A/ja
Priority to TW098131056A priority patent/TW201021097A/zh
Priority to KR1020090092317A priority patent/KR20100040673A/ko
Priority to US12/574,016 priority patent/US8101999B2/en
Priority to CN2009102046761A priority patent/CN101728311B/zh
Publication of JP2010114409A publication Critical patent/JP2010114409A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】ＳＯＩ基板の単結晶シリコン層の表面側から侵入した金属不純物のような汚染物質をＳＯＩ基板の支持基板側にゲッタリングし易くすることを可能にする。
【解決手段】シリコン基板１１と、前記シリコン基板１１上に形成された酸化シリコン層１２と、前記酸化シリコン層１２上に形成されたシリコン層１３と、前記シリコン基板１１中に形成されたゲッター層１４と、前記酸化シリコン層１２に形成された不純物注入領域からなるダメージ層１５を備えている。
【選択図】図１

Description

本発明は、ＳＯＩ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置に関するものである。
ＳＯＩ（Silicon on insulator）は、高集積ＣＭＯＳ素子や高耐圧素子に加え、最近は、イメージセンサ分野でも、大幅な感度向上が期待できることで注目されている。例えば「積層型全開口ＣＭＯＳセンサ」では不可欠であり、ゲッタリング能力の向上が望まれている。
ＳＯＩ基板の具体的な構造は、支持基板上に、酸化シリコン（ＳｉＯ2）膜等の埋め込み絶縁膜を介して、デバイス形成領域として使用される単結晶シリコン層が形成された三層構造が主である。また、単結晶シリコン層上にエピタキシャル成長層を形成して用いることもある。
上記ＳＯＩ基板は、寄生容量が小さく、耐放射性能力が高いなどの特徴から、高速・低消費電力対応やラッチアップ防止などの効果が期待され、高性能半導体素子用の基板として広く用いられている。
さらに最近では、イメージセンサ分野でも大幅な感度向上が期待できることで注目されている「積層型全開口ＣＭＯＳセンサ」構造において、フォトダイオード層の厚みを制御良く形成できることから、広く用いられるようになってきている。
ＳＯＩ基板の製造方法は、様々なものが知られており、酸素を高濃度にイオン注入するＳＩＭＯＸ法により形成したＳＯＩ基板や、張り合わせ法によるＳＯＩ基板が、生産的には広く使われている。
特に、張り合わせ法によるＳＯＩ基板が主流である。
その製造方法は、まず、鏡面研磨された２枚の単結晶シリコン基板を用意する。１枚はＳＯＩ層となる単結晶シリコン基板（基板Ａ）であり、もう１枚は支持基板となる単結晶シリコン基板（基板Ｂ）である。そして少なくとも一方の単結晶シリコン基板の表面に酸化膜を形成しておく。次いで、これらの単結晶シリコン基板を、上記酸化膜を挟んで張り合わせた後、熱処理で張り合わせの結合強度を高め、その後、基板Ａを裏面側から薄膜化して、ＳＯＩ基板を得ていた。
上記基板Ａの薄膜化の方法としては以下のような方法がある。（ａ）基板Ａを所望の厚さまで研削や研磨等を施す方法である。（ｂ）不純物濃度の違いによるエッチング速度差を用いる方法である。（ｃ）基板Ａと基板Ｂを張り合わせる前に、予め水素またはヘリウムをイオン注入して剥離層を形成しておき、張り合わせ熱処理温度よりも低い温度で剥離熱処理して基板Ａをこの剥離層で剥離する方法（イオン注入剥離法、例えばスマートカット法）がある。
ＳＯＩ基板は、電気的特性の観点や、均一なシリコン層を形成できる等のメリットを有するが、金属不純物汚染に対しては、構造的に不利である。すなわち、多くの金属不純物の拡散係数は、シリコン中よりも酸化シリコン膜中の方が小さい。また、金属の酸化物形成エネルギーが安定である。したがって、単結晶シリコン層の表面側から汚染が侵入した場合、金属不純物が酸化シリコン層を通過しにくいため、薄い単結晶シリコン層に蓄積されることになる。そのため、ＳＯＩ構造を有しないシリコン基板の場合よりも金属汚染の悪影響がより大きくなる場合が多い。特に、金属不純物に起因して、白点欠陥や暗電流の影響を受け易いイメージセンサでは深刻な問題となっている。
したがって、ＳＯＩ基板では、金属不純物を捕獲して半導体素子の活性層となる単結晶シリコン層から除去する能力、いわゆるゲッタリング能力が強いことが不可欠である。
ＳＯＩ基板に関するゲッタリング技術としては、図３１（１）に示すように、ＳＯＩ基板２１０のＳＯＩ層２１１の下部の酸化シリコン層２１２側にゲッター層２１４（中性元素のイオン注入等）を形成する手法がある。または、図３１（２）に示すように、ＳＯＩ基板２１０の酸化シリコン層２１２側の下の支持基板２１３側にゲッター層２１４を形成する手法等が知られている（例えば、特許文献１参照。）。
上記図３１（１）に示した構成では、デバイス活性領域がＳＯＩ層２１１深部まで形成できないことが問題となる。また、ゲッター層２１４からの影響（歪や電子の再放出によるダーク成分）等の問題がある。さらに、図３１（２）に示した構成では、酸化シリコン層２１２下にゲッター層２１４があるため、ＳＯＩ層２１１側からの汚染に対しては、有効なゲッター層とはならないという問題があった。
イメージセンサは、小型化、高画素化に伴い、セルサイズは年々微細化されてきている。例えば、ＣＣＤイメージャでは、１．６５μｍセルが商品化され、ＣＭＯＳセンサも１．４μｍ代のセルが開発されている。
画素セルの微細化に伴い、当然、１画素当りの光量が減少するので、イメージャの感度は下がる傾向にある。しかしながら、集光率の向上、上層膜の反射・吸収の低減、バルクでの光電変換領域の拡大（深さ方向および横方向）等の改善により、これまでは感度低下を防いできていた。
しかしながら、２μｍセル以下になると、集光率改善は限界が見えている。
そこで、センサを全面開口する「積層型全開口イメージセンサ」として裏面照射型ＣＭＯＳイメージセンサが開発されている（例えば、特許文献２参照。）。光電変換部を単結晶シリコンで形成するために、残像やダーク特性の悪化はなく、有望視されている。
その形成方法として、ＳＯＩ基板（ＳＩＭＯＸ法、張り合わせ法等）を用いる方法や、エピタキシャル成長層を形成したエピタキシャル成長基板を用いて受光部であるシリコン（Ｓｉ）層を薄膜化する方法がある。特に、張り合わせ法を用いたＳＯＩ基板が、生産性やＳＯＩ層の品質面からも有望視されている。
特開２００７−３１８１０２号公報 特開２００４−１３４６７２号公報
解決しようとする問題点は、ＳＯＩ基板の単結晶シリコン層の表面側から金属不純物のような汚染物質が侵入した場合、金属不純物が酸化シリコン層を通過しにくいため、単結晶シリコン層に汚染物質が蓄積される点である。
本発明は、ＳＯＩ基板の単結晶シリコン層の表面側から侵入した金属不純物のような汚染物質をＳＯＩ基板の支持基板側にゲッタリングし易くすることを可能にする。
本発明のＳＯＩ基板は、シリコン基板と、前記シリコン基板上に形成された酸化シリコン層と、前記酸化シリコン層上に形成されたシリコン層と、前記シリコン基板中に形成されたゲッター層と、前記酸化シリコン層に形成された不純物注入領域からなるダメージ層を備えている。
本発明のＳＯＩ基板では、酸化シリコン層に不純物注入領域からなるダメージ層を形成することで、酸化シリコン層の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られ、その間をシリコン層中に存在する金属汚染物質が通過して、シリコン基板中に拡散され、ゲッター層にトラップされやすくなる。
本発明のＳＯＩ基板の製造方法（第１製造方法）は、シリコン基板と、前記シリコン基板上に形成された酸化シリコン層と、前記酸化シリコン層上に形成されたシリコン層と、前記シリコン基板中に形成されたゲッター層を有するＳＯＩ基板を用意し、前記ＳＯＩ基板の表面に酸化膜を形成する工程と、前記ＳＯＩ基板の前記シリコン層側の表面より不純物を注入して前記酸化シリコン層または前記酸化シリコン層と前記シリコン基板の前記酸化シリコン層側に不純物注入領域からなるダメージ層を形成する工程と、前記酸化膜を除去する工程を備えている。
本発明のＳＯＩ基板の製造方法（第１製造方法）では、酸化シリコン層に不純物注入領域からなるダメージ層が形成されることで、酸化シリコン層の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られ、その間をシリコン層中に存在する金属汚染物質が通過して、シリコン基板中に拡散され、ゲッター層にトラップされやすくなる。
本発明のＳＯＩ基板の製造方法（第２製造方法）は、シリコン基板からなる第１基板の表面に酸化シリコン層を形成する工程と、前記第１基板に水素もしくは希ガス元素をイオン注入してスプリット層を形成する工程と、前記酸化シリコン層に不純物を注入して不純物注入領域からなるダメージ層を形成する工程と、内部のゲッター層が形成された第２基板を用意する工程と、前記ダメージ層が形成されている側の前記酸化シリコン層表面と前記第２基板を張り合わせる工程と、前記スプリット層で前記第１基板を剥離する工程と、前記第２基板側に残された前記第１基板からなるシリコン層表面を研磨する工程を備えている。
本発明のＳＯＩ基板の製造方法（第２製造方法）では、酸化シリコン層に不純物注入領域からなるダメージ層が形成されることで、酸化シリコン層の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られ、その間をシリコン層中に存在する金属汚染物質が通過して、シリコン基板中に拡散され、ゲッター層にトラップされやすくなる。
本発明のＳＯＩ基板の製造方法（第３製造方法）は、シリコン基板からなる第１基板の表面に第１酸化シリコン層を形成する工程と、前記第１基板に水素もしくは希ガス元素をイオン注入してスプリット層を形成する工程と、第２基板の表面に第２酸化シリコン層を形成する工程と、
第２基板の内部にゲッター層を形成する工程と、前記第２酸化シリコン層または前記第２酸化シリコン層と前記第２基板の前記第２酸化シリコン層側に不純物を注入して不純物注入領域からなるダメージ層を形成する工程と、前記ダメージ層が形成されている側の前記第２酸化シリコン層表面と前記第１酸化シリコン層表面を張り合わせる工程と、前記スプリット層で前記第１基板を剥離する工程と、露出している前記第１酸化シリコン層および前記第２酸化シリコン層を除去する工程と、前記第２基板側に残された前記第１基板からなるシリコン層表面を研磨する工程を備えている。
本発明のＳＯＩ基板の製造方法（第３製造方法）では、酸化シリコン層に不純物注入領域からなるダメージ層が形成されることで、酸化シリコン層の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られ、その間をシリコン層中に存在する金属汚染物質が通過して、シリコン基板中に拡散され、ゲッター層にトラップされやすくなる。
本発明のＳＯＩ基板の製造方法（第４製造方法）は、シリコン基板の内部にゲッター層を形成する工程と、前記シリコン基板上に第１シリコンエピタキシャル成長層を形成する工程と、前記シリコン基板と前記第１シリコンエピタキシャル成長層の表面に酸化膜を形成する工程と、前記第１シリコンエピタキシャル成長層中に酸化シリコン層を形成する工程と、前記酸化シリコン層または前記酸化シリコン層と前記シリコン基板側の前記第１シリコンエピタキシャル成長層の前記酸化シリコン層側に不純物を注入して不純物注入領域からなるダメージ層を形成する工程と、露出している前記酸化膜を除去する工程を備えている。
本発明のＳＯＩ基板の製造方法（第４製造方法）では、酸化シリコン層に不純物注入領域からなるダメージ層が形成されることで、酸化シリコン層の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られ、その間をシリコン層中に存在する金属汚染物質が通過して、シリコン基板中に拡散され、ゲッター層にトラップされやすくなる。
本発明の固体撮像装置は、光電変換部、画素トランジスタおよび周辺回路部が形成されたシリコン層と、前記光電変換部に入射される光の光路上で前記シリコン層上に形成されたカラーフィルター層と、前記カラーフィルター層上に形成されていて入射光を前記光電変換部に導く集光レンズと、前記シリコン層の光入射側とは反対側の面に形成されていて、複数層の配線とその配線を被覆する層間絶縁膜とからなる配線層と、前記配線層に形成された支持基板と、前記光電変換部に入射される光の入射側で、前記光電変換部に入射される光の入射領域を除く前記シリコン層の表面に形成された不純物注入領域からなるダメージ層と、前記シリコン層側から前記配線層の配線に達する開口部を有する。
本発明の固体撮像装置では、光電変換部に入射される光の入射領域を除くシリコン層の表面に不純物注入領域からなるダメージ層が形成されていることから、例えば、カラーフィルター層の形成工程、集光レンズの形成工程、電極取り出し部の形成工程等において、ダメージ層がゲッター効果を有する。例えば、電極取り出しの開口部の形成工程では、配線層の配線まで達する加工を行うので、配線が金属配線で形成されていると金属汚染の懸念があるが、ゲッター効果により金属汚染が防止される。
本発明の固体撮像装置の製造方法は、シリコン基板と、前記シリコン基板上に形成された酸化シリコン層と、前記酸化シリコン層上に形成されたシリコン層と、前記シリコン基板中に形成されたゲッター層と、前記酸化シリコン層に形成された不純物注入領域からなるダメージ層を備えたＳＯＩ基板を用い、前記シリコン層に光電変換部、画素トランジスタおよび周辺回路部を形成する工程と、前記シリコン層上に配線層を形成する工程と、
前記配線層上に支持基板を張り合わせる工程と、前記シリコン基板および前記酸化シリコン層を除去して前記シリコン層表面を露出させる工程と、前記光電変換部に入射される光の光路上で前記シリコン層上にカラーフィルター層を形成する工程と、前記カラーフィルター層上に入射光を前記光電変換部に導く集光レンズを形成する工程を有する。
本発明の固体撮像装置の製造方法では、シリコン層の金属汚染物質がダメージ層を通してゲッター層にトラップされた本発明のＳＯＩ基板を用いることから、金属汚染物質が提言されたシリコン層に光電変換部が形成されることになる。
本発明の撮像装置は、入射光を集光する集光光学部と、前記集光光学部で集光した光を受光して光電変換する固体撮像装置を有する撮像部と、前記固体撮像装置で光電変換された信号を処理する信号処理部を有し、前記固体撮像装置は、光電変換部、画素トランジスタおよび周辺回路部が形成されたシリコン層と、前記光電変換部に入射される光の光路上で前記シリコン層上に形成されたカラーフィルター層と、前記カラーフィルター層上に形成されていて入射光を前記光電変換部に導く集光レンズと、前記シリコン層の光入射側とは反対側の面に形成された配線層と、前記配線層に形成された支持基板と、前記光電変換部に入射される光の入射側で、前記光電変換部に入射される光の入射領域を除く前記シリコン層の表面に形成された不純物注入領域からなるダメージ層と、前記シリコン層側から前記配線層の配線に達する電極取り出しの開口部を有する。
本発明の撮像装置では、本発明の固体撮像装置を用いることから、光電変換部が形成されるシリコン層の金属汚染が低減される。
本発明のＳＯＩ基板は、シリコン層中に存在する金属汚染物質がダメージ層を通してゲッター層に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板を提供できるという利点がある。
本発明の各ＳＯＩ基板の製造方法（第１〜第４製造方法）は、シリコン層中に存在する金属汚染物質がダメージ層を通してゲッター層に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板を製造できるという利点がある。
本発明の固体撮像装置は、ゲッタリング能力の高い本発明のＳＯＩ基板のシリコン層に光電変換部が形成されているため、白点や暗電流の大幅な低減ができるので、撮像品質の高い固体撮像装置を提供できるという利点がある。
本発明の固体撮像装置の製造方法は、ゲッタリング能力の高い本発明のＳＯＩ基板のシリコン層に光電変換部が形成されているため、白点や暗電流の大幅な低減ができるので、撮像品質の高い固体撮像装置を製造できるという利点がある。
本発明の撮像装置は、白点や暗電流の大幅な低減ができる本発明の固体撮像装置を用いているため、撮像装置の画質の向上を図ることができるという利点がある。
本発明の第１の実施の形態に係るＳＯＩ基板の構成の第１例を示した概略構成断面図である。 ダメージ層と酸化シリコン層との厚さ方向の一例として関係を示した図１のＡ部拡大図である。 第１の実施の形態に係るＳＯＩ基板の構成の第２例を示した概略構成断面図である。 第１の実施の形態に係るＳＯＩ基板の構成の第３例を示した概略構成断面図である。 ダメージ層と酸化シリコン層との厚さ方向の一例として関係を示した図４のＢ部拡大図である。 本発明に係るＳＯＩ基板が適用例されるゲッター層の形成位置の一例を示した概略構成断面図である。 本発明の第２の実施の形態に係るＳＯＩ基板の製造方法の第１例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第１例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第１例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第２例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第２例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第３例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第３例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第３例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第４例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第５例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第６例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第６例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第７例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第７例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第８例を示した製造工程断面図である。 第２の実施の形態に係るＳＯＩ基板の製造方法の第８例を示した製造工程断面図である。 本発明の第３の実施の形態に係る固体撮像装置の構成の一例を示した概略構成断面図である。 本発明の第４の実施の形態に係る固体撮像装置の製造方法の第１例を示した製造工程断面図である。 第４の実施の形態に係る固体撮像装置の製造方法の第１例を示した製造工程断面図である。 第４の実施の形態に係る固体撮像装置の製造方法の第２例を示した製造工程断面図である。 第４の実施の形態に係る固体撮像装置の製造方法の第２例を示した製造工程断面図である。 第４の実施の形態に係る固体撮像装置の製造方法の第３例を示した製造工程断面図である。 第４の実施の形態に係る固体撮像装置の製造方法の第３例を示した製造工程断面図である。 本発明の第５の実施の形態に係る撮像装置の構成の一例を示したブロック図である。 従来の技術の係る一例を示した概略構成断面図である。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
＜１．第１の実施の形態＞
［ＳＯＩ基板の構成の第１例］
本発明の第１の実施の形態に係るＳＯＩ基板の構成の第１例を、図１の概略構成断面図によって説明する。
図１に示すように、シリコン基板１１上に酸化シリコン層１２（例えばＢｏｘ層ともいう。）が形成されている。上記シリコン基板１１には、例えば単結晶シリコン基板を用いる。上記酸化シリコン層１２上にはシリコン層１３が形成されている。上記シリコン層１３は、例えば、上記酸化シリコン層１２に単結晶シリコン基板を張り合わせた後、単結晶シリコン基板を薄く加工したものからなる。
また上記シリコン基板１１中にはゲッター層１４が形成されている。
上記ゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素が注入された領域からなる。例えば、上記ゲッター層１４は、上記シリコン基板１１中に炭素をイオン注入して形成された層であり、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量で炭素を注入して形成されている。
また上記酸化シリコン層１２には不純物注入領域からなるダメージ層１５が形成されている。このダメージ層１５は、上記酸化シリコン層１２の面内の少なくとも一部にかつ上記酸化シリコン層１２の厚さ方向の全域に形成されている。その詳細は、後に図２によって説明する。
上記ダメージ層１５は、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）が注入された領域である。もしくは上記元素の化合物もしくはクラスターもしくは数十〜数千の分子状クラスターイオンが注入された領域である。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
さらに上記シリコン層（第１シリコン層）１３上には、エピタキシャル成長によって形成された第２シリコン層からなるシリコンエピタキシャル成長層１６が形成されている。このシリコンエピタキシャル成長層１６の膜厚は、例えば３μｍ以上８μｍ以下に形成されている。上記シリコンエピタキシャル成長層１６の膜厚が３μｍあれば、固体撮像装置（例えばイメージセンサ）の光電変換部を形成するのに最低限必要な膜厚が確保される。また、シリコンエピタキシャル成長層１６の膜厚が８μｍあれば、固体撮像装置（例えばイメージセンサ）の長波長領域（例えば、近赤外線もしくは赤外線）に感度を有する光電変換部を形成するのに最低限必要な膜厚が確保される。
このように、ＳＯＩ基板１０（１０Ａ）が構成されている。
上記ＳＯＩ基板１０Ａは、酸化シリコン層１２に不純物注入領域からなるダメージ層１５を形成することで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。その結合が切られているダメージ層１５を、シリコン層１３中に存在する金属が通過して、通過した金属がシリコン基板１１中に拡散し、ゲッター層１４にトラップされやすくなる。
また、ダメージ層１５が酸化シリコン層１２の厚さ方向の全域に形成されていることによって、シリコン層１３の金属（例えば金属汚染物質）が酸化シリコン層１２を通過しやすくなる。
よって、シリコン層１３中に存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を提供できるという利点がある。
次に、上記ダメージ層１５について詳細に説明する。
上記ダメージ層１５は、ＳＯＩ基板１０上から見て、部分的に形成されている。そして、基本的に素子活性領域ではない部分（例えば、スクライブ部分、周辺回路の不活性部分等）に設けられている。
次に、上記ダメージ層１５と上記酸化シリコン層１２との厚さ方向の一例として位置関係を、図２に示した前記図１のＡ部拡大図によって説明する。
図２（１）に示すように、酸化シリコン層１２に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向の全域に形成されている。
図２（２）に示すように、酸化シリコン層１２に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向の全域に形成され、かつ一部が酸化シリコン層１２側のシリコン層１３にも形成されている。
図２（３）に示すように、酸化シリコン層１２に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向の全域に形成され、かつ一部が酸化シリコン層１２側のシリコン基板１１にも形成されている。
図２（４）に示すように、酸化シリコン層１２に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向の全域に形成され、かつ一部が酸化シリコン層１２側のシリコン層１３にも形成されている。さらに一部が酸化シリコン層１２側のシリコン基板１１にも形成されている。
図２（５）に示すように、酸化シリコン層１２に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向において、酸化シリコン層１２内に収まるように形成されている。
図２（６）に示すように、酸化シリコン層１２に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向において、酸化シリコン層１２内に収まるように、かつシリコン層１３との界面まで形成されている。
図２（７）に示すように、酸化シリコン層１２に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向において、酸化シリコン層１２内に収まるように、かつシリコン基板１１との界面まで形成されている。
図２（８）に示すように、酸化シリコン層１２に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向において、シリコン層１３側は酸化シリコン層１２内に収まるように、かつシリコン基板１１にはみ出して形成されている。
図２（９）に示すように、酸化シリコン層１２に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向において、シリコン基板１１側は酸化シリコン層１２内に収まるように、かつシリコン層１３にはみ出して形成されている。
なお、上記各ダメージ層１５は、イオン注入により形成されるため、急峻な濃度分布を有するとしても、上部側（シリコン層１３側）および下部側（シリコン基板１１側）では、テールを引く状態の濃度分布となる。したがって、いずれの構成においても、ダメージ層１５が形成されている酸化シリコン層１２の膜厚方向には、ダメージ層１５を構成する不純物が分布していることになる。
上記説明したダメージ層１５は、シリコン層１３中の金属汚染物質が酸化シリコン層１２中よりも速く通過できる濃度を有する部分（主要部）を示したものである。
例えば、上記ダメージ層１５は、炭素（Ｃ）を用いる場合には、１×１０13ｃｍ-2以上１×１０16ｃｍ-2以下のドーズ量で注入されている領域である。好ましくは、１×１０14ｃｍ-2以上５×１０15ｃｍ-2以下のドーズ量で注入されている。
上記ドーズ量が、１×１０13ｃｍ-2よりも低いと金属汚染物質の通過が困難になってくる。一方、ドーズ量が１×１０16ｃｍ-2よりも高いと、酸化シリコン層１２が脆弱になりすぎる。
上記ダメージ層１５と上記酸化シリコン層１２との位置関係は、目的に応じて選択され、イオン注入のエネルギーやドーズ量で調整すれば良い。
上記説明したように、ダメージ層１５は、酸化シリコン層１２に対して種々の形態をとることができる。このうち、酸化シリコン層１２の厚さ方向の全域に形成されている構成（図２（１）〜（４）の構成）が、シリコン層１３中の金属汚染物質をゲッター層１４に導くといいう点では好ましい。
また、ダメージ層１５がシリコン層１３に大きくはみだす場合は、シリコン層１３に形成されるデバイスの特性に悪影響を与える懸念がある。このような構成（例えば図２（２）、（４）、（９）に示した構成）では、ダメージ層１５を光電変換部が形成されない領域に形成すればよい。
また、酸化シリコン層１２を支持基板との張り合わせ面として使う場合には、ダメージ層１５が露出していると、支持基板との接着力の低下が懸念される。このため、ダメージ層１５を酸化シリコン層１２の支持基板との張り合わせ面側に露出しないようにすることが好ましい。
また、上記ダメージ層１５は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）やリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）等のイオン注入で形成されている。したがって、上記ダメージ層１５を、金属汚染物質の拡散の加速層のみならず、ゲッター層として機能させることができる。
この場合、シリコン基板中のゲッター層を形成しなくとも良い場合がある。
［ＳＯＩ基板の構成の第２例］
次に、第１の実施の形態に係るＳＯＩ基板の構成の第２例を、図３の概略構成断面図によって説明する。
図３に示すように、シリコン基板１１上に酸化シリコン層１２（例えばＢｏｘ層ともいう。）が形成されている。上記シリコン基板１１には、例えば単結晶シリコン基板を用いる。上記酸化シリコン層１２上にはシリコン層１３が形成されている。上記シリコン層１３は、例えば、上記酸化シリコン層１２に単結晶シリコン基板を張り合わせた後、単結晶シリコン基板を薄く加工したものからなる。
なお、上記シリコン層１３上にエピタキシャル成長によって形成されたシリコン層からなるシリコンエピタキシャル成長層（図示せず）が形成されていてもよい。この場合、前記図１の構成と同様になる。
また上記シリコン基板１１にはゲッター層１４が形成されている。上記ゲッター層１４は、図面では、シリコン基板１１の裏面側（酸化シリコン層１２とは反対側の面）に形成されているが、シリコン基板１１中に形成されていてもよい。また、シリコン基板１１の全域に形成されていてもよい。
上記ゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素が注入された領域からなる。例えば、上記ゲッター層１４は、上記シリコン基板１１中に炭素をイオン注入して形成された層であり、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量で炭素を注入して形成されている。
また上記酸化シリコン層１２には不純物注入領域からなるダメージ層１５が形成されている。このダメージ層１５は、上記酸化シリコン層１２の面内の少なくとも一部にかつ上記酸化シリコン層１２の厚さ方向の全域に形成されている。上記酸化シリコン層１２に対する上記ダメージ層１５の位置関係については、前記図２によって説明した通りである。
上記ダメージ層１５は、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）が注入された領域である。もしくは上記元素の化合物、もしくは上記元素のクラスター、もしくは上記元素の数十〜数千の分子状クラスターイオンが注入された領域である。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
また、上記ゲッター層１４は、上記ゲッター層１４を構成する不純物をシリコン基板１１の裏面側にイオン注入して形成したものでも、上記シリコン基板１１の裏面側から上記ゲッター層１４を構成する不純物を気相ドーピングしたものでもよい。または上記シリコン基板１１の裏面に上記ゲッター層１４を構成する不純物をドーピングしたポリシリコン層を形成したものでもよい。
上記ＳＯＩ基板１０（１０Ｂ）は、酸化シリコン層１２に不純物注入領域からなるダメージ層１５を形成することで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。その結合が切られているダメージ層１５を、シリコン層１３中に存在する金属が通過して、シリコン基板１１中に拡散し、ゲッター層１４にトラップされやすくなる。
また、ダメージ層１５が酸化シリコン層１２の厚さ方向の全域に形成されていることによって、シリコン層１３の金属汚染物質が酸化シリコン層１２を通過しやすくなる。
よって、シリコン層１３中に存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を提供できるという利点がある。
上記ダメージ層１５は、上記酸化シリコン層１２中に形成された部分でゲッターシンクとなる場合がある。例えば、リン（Ｐ）を注入して形成されたダメージ層１５では、酸化シリコン層１２中で、いわゆるＰＳＧ（リンシリケートガラス）のような構造になることから、その分極作用によってイオン化した不純物を捕獲（ゲッタリング）することが可能になる。
また、上記酸化シリコン層１２は非晶質であるが、この酸化シリコン層１２に炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）等を注入すると、注入ダメージによりダングリングボンドが増加し、不純物の捕獲領域（トラップサイト）が増加される。これによって、注入領域がゲッターシンクとなる。
また、シリコン基板１１中にはみ出して形成されたダメージ層１５の部分やシリコン層１３にはみ出して形成されたダメージ層１５の部分もゲッターシンクとなる。例えば、ダメージ層１５を形成する注入不純物の炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）等の元素がシリコン基板１１やシリコン層１３にはみ出して注入された領域では、ゲッター層となる。
上記ＳＯＩ基板１０（１０Ａ，１０Ｂ）では、上記ダメージ層１５は、上記シリコン層１３に形成される例えばイメージセンサのパッドの形成領域、スクライブの形成領域、素子分離の形成領域等の不活性領域下の酸化シリコン層１２に形成されることが好ましい。一方、例えば、上記シリコン層１３に形成される例えばイメージセンサの受光部の形成領域やトランジスタの形成領域等の素子活性領域下の酸化シリコン層１２に形成する。すると、ダメージ層１５の欠陥やトラップされた金属不純物が上記素子活性領域に形成されるデバイス特性に悪影響を与える場合も懸念される。
しかし、素子活性領域が数ｍｍ〜数十ｍｍ角以上と広いＬＳＩやイメージセンサでは、素子活性領域の周辺の不活性領域下の酸化シリコン層１２に上記ダメージ層１５を形成しても、十分なゲッタリング効果が得られない場合がある。すなわち、素子活性領域の面積が広くなると素子活性領域中の不純物がダメージ層１５を通してゲッター層１４まで十分に拡散されない懸念がある。
［ＳＯＩ基板の構成の第３例］
そこで、ダメージ層１５を通して素子活性領域中の不純物をゲッター層１４に拡散できる能力をさらに高めたＳＯＩ基板の構成の一例として、第１の実施の形態に係るＳＯＩ基板の構成の第３例を、図４の概略構成断面図によって説明する。
図４に示すように、シリコン基板１１上に酸化シリコン層１２（例えばＢｏｘ層ともいう。）が形成されている。上記シリコン基板１１には、例えば単結晶シリコン基板を用いる。上記酸化シリコン層１２上にはシリコン層１３が形成されている。上記シリコン層１３は、例えば、上記酸化シリコン層１２に単結晶シリコン基板を張り合わせた後、単結晶シリコン基板を薄く加工したものからなる。
また上記シリコン基板１１中にはゲッター層１４が形成されている。
上記ゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素が注入された領域からなる。例えば、上記ゲッター層１４は、上記シリコン基板１１中に炭素をイオン注入して形成された層であり、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量で炭素を注入して形成されている。
また上記酸化シリコン層１２には、平面レイアウト上、全域にわたって不純物注入領域からなるダメージ層１５が形成されている。このダメージ層１５は、上記酸化シリコン層１２の厚さ方向の全域もしくは一部に形成されている。すなわち、上記ダメージ層１５は、上記酸化シリコン層１２内に形成され、上記シリコン層１３側にはみ出して形成されていない。例えば、上記シリコン層１３側に１μｍ以下の膜厚の上記酸化シリコン層１２を残した状態に形成される。また、上記ダメージ層１５が上記酸化シリコン層１２内から上記酸化シリコン層１２と上記シリコン層１３の界面まで形成されることは差し支えない。その詳細は、後に図５によって説明する。
上記ダメージ層１５は、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）が注入された領域である。もしくは上記元素の化合物もしくはクラスターもしくは数十〜数千の分子状クラスターイオンが注入された領域である。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
さらに上記シリコン層（第１シリコン層）１３上には、エピタキシャル成長によって形成された第２シリコン層からなるシリコンエピタキシャル成長層１６が形成されている。このシリコンエピタキシャル成長層１６の膜厚は、例えば３μｍ以上８μｍ以下に形成されている。上記シリコンエピタキシャル成長層１６の膜厚が３μｍあれば、固体撮像装置（例えばイメージセンサ）の光電変換部を形成するのに最低限必要な膜厚が確保される。また、シリコンエピタキシャル成長層１６の膜厚が８μｍあれば、固体撮像装置（例えばイメージセンサ）の長波長領域（例えば、近赤外線もしくは赤外線）に感度を有する光電変換部を形成するのに最低限必要な膜厚が確保される。
このように、ＳＯＩ基板１０（１０Ｃ）が構成されている。
上記ＳＯＩ基板１０Ｃは、酸化シリコン層１２に不純物注入領域からなるダメージ層１５を形成することで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。その結合が切られているダメージ層１５を、シリコン層１３の全域に金属が存在していても、それらの金属が通過して、通過した金属がシリコン基板１１中に拡散し、ゲッター層１４にトラップされやすくなる。
また、ダメージ層１５が酸化シリコン層１２の厚さ方向の全域またはそれに近い状態に形成されていることによって、シリコン層１３の金属（例えば金属汚染物質）が酸化シリコン層１２をより通過しやすくなる。
よって、上記ＳＯＩ基板１０（１０Ｃ）は、シリコン層１３中の全域に存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を提供できるという利点がある。
また、上記ダメージ層１５は、上記シリコン層１３にはみ出して形成されていない。上記酸化シリコン層１２の内部に形成されていることが好ましい。一方、上記ダメージ層１５は、上記シリコン基板１１側にはみ出して形成されることはかまわない。
このように、ダメージ層１５がシリコン層１３側にはみ出して形成されていないことから、シリコン層１３にダメージ層１５のダメージは形成されない。このため、シリコン層１３にイメージセンサの受光素子、トランジスタ素子やＬＳＩのトランジスタ素子等を形成しても、受光素子における白点の発生や、トランジスタ素子における暗電流の発生がない。
次に、上記第３例のダメージ層１５について詳細に説明する。
上記ダメージ層１５は、ＳＯＩ基板１０上、平面レイアウト的に見て、全面に形成されている。そして、基本的に酸化シリコン層１２とシリコン基板１１に設けられている。
次に、上記ダメージ層１５と上記酸化シリコン層１２との厚さ方向の位置関係を、図５に示した前記図４のＢ部拡大図によって説明する。
図５（１）に示すように、酸化シリコン層１２の厚さ方向に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向の全域に形成されている。すなわち、ダメージ層１５は、酸化シリコン層１２とシリコン基板１１との界面より酸化シリコン層１２側で、酸化シリコン層１２とシリコン層１３との界面より酸化シリコン層１２側に形成されている。
図５（２）に示すように、酸化シリコン層１２の厚さ方向に対するダメージ層１５の位置は、酸化シリコン層１２の厚さ方向の全域に形成され、かつ一部が酸化シリコン層１２側のシリコン基板１１にも形成されている。すなわち、ダメージ層１５は、酸化シリコン層１２とシリコン基板１１との界面より酸化シリコン層１２側に形成されている。
図５（３）に示すように、酸化シリコン層１２の厚さ方向に対するダメージ層１５の位置は、酸化シリコン層１２内に収まるように、かつ酸化シリコン層１２とシリコン基板１１との界面より酸化シリコン層１２側に形成されている。また、ダメージ層１５からみてシリコン基板１１側に、ダメージ層１５が形成されていない酸化シリコン層１２が残されている。
図５（４）に示すように、酸化シリコン層１２の厚さ方向に対するダメージ層１５の位置は、酸化シリコン層１２内に収まるように形成されている。すなわち、ダメージ層１５からみてシリコン基板１１側とシリコン層１３側に、ダメージ層１５が形成されていない酸化シリコン層１２が残されている。
図５（５）に示すように、酸化シリコン層１２の厚さ方向に対するダメージ層１５の位置は、シリコン層１３側は酸化シリコン層１２内に収まるように、かつシリコン基板１１にはみ出して形成されている。すなわち、ダメージ層１５からみてシリコン層１３側に、ダメージ層１５が形成されていない酸化シリコン層１２が残されている。
図５（６）に示すように、酸化シリコン層１２の厚さ方向に対するダメージ層１５の位置は、酸化シリコン層１２内に収まるように、かつシリコン基板１１との界面まで形成されている。すなわち、ダメージ層１５からみてシリコン層１３側に、ダメージ層１５が形成されていない酸化シリコン層１２が残されている。
上記説明したように、ダメージ層１５をシリコン層１３にはみ出させないことにより、ダメージ層１５の欠陥やトラップされた金属不純物がシリコン層１３に形成される素子活性領域に影響するのを抑制することが可能となる。
なお、上記各ダメージ層１５は、イオン注入により形成されるため、急峻な濃度分布を有するとしても、上部側（シリコン層１３側）および下部側（シリコン基板１１側）では、テールを引く状態の濃度分布となる。したがって、いずれの構成においても、ダメージ層１５が形成されている酸化シリコン層１２の膜厚方向には、ダメージ層１５を構成する不純物が分布していることになる。
したがって、厳密には、上記酸化シリコン層１２内で上記シリコン層１３との界面近傍まで上記ダメージ層１５を形成した場合、上記シリコン層１３にもダメージ層１５を形成する不純物が注入される。しかしながら、その量はわずかであるので、不純物注入による悪影響が上記シリコン層１３に発生するには至らない。
上記説明したダメージ層１５は、シリコン層１３中の金属汚染物質が酸化シリコン層１２中よりも速く通過できる濃度を有する部分（主要部）を示したものである。
例えば、上記ダメージ層１５は、炭素（Ｃ）を用いる場合には、１×１０13ｃｍ-2以上１×１０16ｃｍ-2以下のドーズ量で注入されている領域である。好ましくは、１×１０14ｃｍ-2以上５×１０15ｃｍ-2以下のドーズ量で注入されている。
上記ドーズ量が、１×１０13ｃｍ-2よりも低いと金属汚染物質の通過が困難になってくる。一方、ドーズ量が１×１０16ｃｍ-2よりも高いと、酸化シリコン層１２が脆弱になりすぎる。
上記ダメージ層１５と上記酸化シリコン層１２との位置関係は、目的に応じて選択され、イオン注入のエネルギーやドーズ量で調整すれば良い。
また、酸化シリコン層１２を支持基板との張り合わせ面として使う場合には、ダメージ層１５が露出していると、支持基板との接着力の低下が懸念されるので、ダメージ層１５を酸化シリコン層１２の支持基板との張り合わせ面側に露出しないようにすることが好ましい。
また、上記ダメージ層１５は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）やリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）等のイオン注入で形成されている。したがって、上記ダメージ層１５を、金属汚染物質の拡散の加速層のみならず、ゲッター層として機能させることができる。
例えばリン（Ｐ）を注入して形成されたダメージ層１５では、酸化シリコン層１２中で、いわゆるＰＳＧ（リンシリケートガラス）のような構造になることから、その分極作用によってイオン化した不純物をゲッタリングすることが可能になる。
また、上記酸化シリコン層１２は非晶質であるが、この酸化シリコン層１２に炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）等が注入されると、注入ダメージによりダングリングボンドが増加し、不純物の捕獲領域（トラップサイト）が増加される。これによって、注入領域がゲッターシンクとなる。
また、シリコン基板１１中にはみ出して形成されたダメージ層１５の部分もゲッターシンクとなる。例えば、ダメージ層１５を形成する注入不純物の炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）等の元素がシリコン基板１１にはみ出して注入された領域では、ゲッター層となる。
この場合、シリコン基板中のゲッター層を形成しなくとも良い場合がある。
上記図４および図５によって説明した第３例のＳＯＩ基板基板１０Ｃは、図６（１）に示すように、シリコン基板１１の裏面にゲッター層１４が形成されている構成にも適用することができる。このゲッター層１４は、上記ゲッター層１４を構成する不純物をシリコン基板１１の裏面側にイオン注入して形成したものでも、上記シリコン基板１１の裏面側から上記ゲッター層１４を構成する不純物を気相ドーピングしたものでもよい。または上記シリコン基板１１の裏面に上記ゲッター層１４を構成する不純物をドーピングしたポリシリコン層を形成したものでもよい。
また、図６（２）に示すように、シリコン基板１１の全域にゲッター層１４が形成されている、いわゆるイントリンシックゲッタリング（ＩＧ：Intrinsic Gettering）や炭素ドープ結晶、ホウ素の高ドープ結晶などの構成にも適用することができる。
また、図示はしていないが、上記シリコン層１３上に上記シリコンエピタキシャル成長層１６を形成していない構成にも適用できる。
＜２．第２の実施の形態＞
［ＳＯＩ基板の製造方法の第１例］
次に、本発明の第２の実施の形態に係るＳＯＩ基の製造方法の第１例を示した製造工程断面図によって説明する。
まず、スマートカット法によるゲッター層を有するＳＯＩ基板の製造方法を説明する。
図７（１）に示すように、第１基板２１を用意する。上記第１基板２１には、例えばシリコン基板を用いる。
次に、図７（２）に示すように、熱酸化により上記第１基板２１の表面に酸化シリコン層１２を形成する。上記酸化シリコン層１２は、例えば熱酸化によって、例えば５００ｎｍの厚さに形成される。
次に、図７（３）に示すように、イオン注入によって上記第１基板２１中にスプリット層１７を形成する。例えば、このスプリット層１７は、第１基板２１側より例えば０．１μｍ〜１μｍ程度の範囲内で、後の工程で第１基板２１の剥離ができるように形成される。
上記イオン注入では、水素イオンを注入することにより、スプリット面となる脆弱な上記スプリット層１７が形成される。
例えば、水素を数百ｋｅＶのエネルギーで、その投影飛程Ｒｐ（Ｐｒｏｊｅｃｔ Ｒａｎｇｅ）が１μｍ弱となるように、上記イオン注入条件を設定する。
上記イオン注入では、水素以外の不純物を用いることも可能である。例えば、ヘリウム（Ｈｅ）等の不活性元素を用いることができる。
次に、図７（４）に示すように、上記スプリット層１７が形成されている側の上記酸化シリコン層１２表面に第２基板２２を張り合わせる。
上記第２基板２２は、以下のようにして形成される。
図７（５）に示すように第２基板２２を用意する。上記第２基板２２には、例えば単結晶シリコン基板を用いる。
次に、図７（６）に示すように、熱酸化により上記第２基板２２の表面に酸化膜３１を形成する。上記酸化膜３１は、例えば熱酸化によって、例えば２０ｎｍ〜１００ｎｍの厚さに形成される。
次に、図７（７）に示すように、イオン注入によって上記第２基板２２中にゲッター層１４を形成する。例えば、このゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素がイオン注入されて形成される。
上記ゲッター層１４は、上記第２基板２２中に炭素を、例えば５×１０13ｃｍ-2以上のドーズ量で、望ましくは５×１０14ｃｍ-2以上のドーズ量でイオン注入して形成される。例えば、約２０ｎｍの厚さの上記酸化膜３１を介してイオン注入する場合には、例えば注入エネルギーを１５０ｋｅＶとして、１×１０15ｃｍ-2のドーズ量でイオン注入する。
その後、ダメージ回復の熱処理を行う。例えば１０００℃、１０分の熱処理を行う。
次に、図７（８）に示すように、上記第２基板２２表面に形成された酸化膜３１（前記図７（７）参照）を除去する。
このようにして、第２基板２２が完成する。
そして、前記図７（４）によって説明したように、上記酸化シリコン層１２表面に第２基板２２を張り合わせる。
上記張り合わせは、例えば１１００℃、２時間程度の熱処理で行う。
次に、図８（９）に示すように、上記スプリット層１７で上記第１基板２１側を剥離する。
この結果、第２基板２２がシリコン基板１１となり、このシリコン基板１１側に残された第１基板２１からなるシリコン層１３が酸化シリコン層１２を介して形成される。
次に、図８（１０）に示すように、上記シリコン基板１１上に酸化シリコン層１２を介して形成された上記シリコン層１３の表面（スプリット面）を平坦化処理する。この平坦化処理は、例えば、水素アニールと研磨によって行なう。この研磨は、例えば、化学的機械研磨（ＣＭＰ）を用いる。
また、上記シリコン層１３表面の自然酸化膜を除去するエッチングを行ってもよい。このとき、シリコン層１３の側壁に形成されていた酸化膜３１（前記図７（７）等参照）も除去される。また必要に応じてベベル処理を行う。
このようにして、ＳＯＩ基板１０が完成される。
さらに、上記ＳＯＩ基板１０に対して以下の工程を行う。
まず図９（１）に示すように、上記ＳＯＩ基板１０を用意し、このＳＯＩ基板１０の表面に酸化膜３３を形成する。
上記ＳＯＩ基板１０のシリコン基板１１中にはゲッター層１４が形成されている。
次に、図９（２）に示すように、上記シリコン層１３側の上記酸化膜３３上にレジスト膜４１を形成した後、リソグラフィー技術によって、シリコン層１３中の金属汚染物質を通過させるダメージ層を形成する領域上に開口部４２を形成する。
次に、図９（３）に示すように、上記レジスト膜４１をイオン注入マスクに用いて、上記ＳＯＩ基板１０の上記シリコン層１３側の表面より不純物を注入して上記酸化シリコン層１２に不純物注入領域からなるダメージ層１５を形成する。
上記イオン注入は、例えば不純物（イオン注入種）に炭素を用い、上記シリコン層１３の厚さが約０．３μｍ、上記酸化シリコン層１２の厚さが約０．３μｍの場合、注入エネルギーを２００ｋｅＶ、ドーズ量を１×１０14ｃｍ-2に設定する。この炭素のイオン注入条件は、シリコン層１３、酸化シリコン層１２等の膜厚や、前記第２図に示した酸化シリコン層１２とダメージ層１５の位置関係をどのケースにするかで決まり、上述の条件に限定されるものではない。
上記ダメージ層１５を形成するイオン注入に用いる不純物は、上記炭素（Ｃ）の他に、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）を用いることができる。または上記元素の化合物もしくは上記元素のクラスターもしくは数十〜数千の分子状クラスターイオンであってもよい。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
次に、図９（４）に示すように、上記レジスト膜４１〔前記図９（３）参照〕を除去する。さらに上記酸化膜３３〔前記図９（１）参照〕を除去して、ＳＯＩ基板１０を露出させる。図面は上記レジスト膜４１および上記酸化膜３３を除去した後の状態を示した。
次に、図９（５）に示すように、上記シリコン層１３上にエピタキシャル成長によってシリコン層からなるシリコンエピタキシャル成長層１６を形成する。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば約３μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層１６の膜厚は、適宜選択される。
例えば、上記シリコンエピタキシャル成長層１６に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。通常、シリコン層１３は１μｍ以下の厚さであるため、シリコンエピタキシャル成長層１６を積みますことで、光電変換部を形成することができる膜厚になる。特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記シリコンエピタキシャル成長層１６を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記エピタキシャル成長条件としては、常圧ＣＶＤ法、減圧ＣＶＤ法のいずれでも良く、成長温度は結晶性と生産性を満足する範囲とする。
このようにして、ＳＯＩ基板１０が完成する。
上記製造方法の第１例では、シリコン層１３上にシリコンエピタキシャル成長層１６を形成している。このシリコンエピタキシャル成長層１６を形成せずに、予め、スプリット層１７を深く形成し、第２基板２２のシリコン基板１１側に残す第１基板２１からなるシリコン層１３の膜厚を厚く形成してもよい。この場合、上記ダメージ層１５を形成するイオン注入では、投影飛程が長くなるので、その長さに対応した注入エネルギーが選択される。
上記ＳＯＩ基板１０の製造方法の第１例では、酸化シリコン層１２に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このダメージ層１５によって上記シリコン層１３中に存在する金属汚染物質が通過しやすくなるので、上記金属汚染物質が上記シリコン基板１１に拡散する。そしてシリコン基板１１中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。
よって、シリコン層１３中に存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を製造できるという利点がある。
［ＳＯＩ基板の製造方法の第２例］
第２の実施の形態に係るＳＯＩ基板の製造方法の第２例を、図１０〜図１１の概略構成断面図によって説明する。
図１０（１）に示すように、第１基板２１を用意する。上記第１基板２１には、例えばシリコン基板を用いる。
次に、図１０（２）に示すように、熱酸化により上記第１基板２１の表面に酸化シリコン層１２を形成する。上記酸化シリコン層１２は、例えば熱酸化によって、例えば５００ｎｍの厚さに形成される。
次に、図１０（３）に示すように、イオン注入によって上記第１基板２１中にスプリット層１７を形成する。例えば、このスプリット層１７は、第１基板２１側より例えば０．１μｍ〜１μｍ程度の範囲内で後の工程における第１基板２１の剥離ができるように形成される。
上記イオン注入では、水素イオンを注入することにより、スプリット面となる脆弱な上記スプリット層１７が形成される。
例えば、水素を数百ｋｅＶのエネルギーで、その投影飛程Ｒｐ（Ｐｒｏｊｅｃｔ Ｒａｎｇｅ）が１μｍ弱となるように、上記イオン注入条件を設定する。
上記イオン注入では、水素以外の不純物を用いることも可能である。例えば、ヘリウム（Ｈｅ）等の不活性元素を用いることができる。
次に、図１０（４）に示すように、上記スプリット層１７が形成されている側の第１基板２１上に形成された上記酸化シリコン層１２上にレジスト膜４３を形成した後、リソグラフィー技術によって、シリコン層１３中の金属汚染物質を通過させるダメージ層を形成する領域上に開口部４４を形成する。
次に、上記レジスト膜４３をイオン注入マスクに用いて、上記酸化シリコン層１２に不純物を注入して不純物注入領域からなるダメージ層１５を形成する。
上記イオン注入は、例えば不純物（イオン注入種）に炭素を用いる。
この場合、酸化シリコン層１２表面が後の工程での基板張り合わせの接合面になるので、ダメージ層１５は、酸化シリコン層１２からはみ出ないように形成することが望ましい。
上記ダメージ層１５を形成するイオン注入に用いる不純物は、上記炭素（Ｃ）の他に、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）を用いることができる。または上記元素の化合物もしくは上記元素のクラスターもしくは数十〜数千の分子状クラスターイオンであってもよい。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
ここで、上記酸化シリコン層１２に張り合わされる第２基板２２について説明する。
図１０（５）に示すように、第２基板２２を用意する。上記第２基板２２には、例えば単結晶シリコン基板を用いる。
次に、図１０（６）に示すように、熱酸化により上記第２基板２２の表面に酸化膜３１を形成する。上記酸化膜３１は、例えば熱酸化によって、例えば２０ｎｍ〜１００ｎｍの厚さに形成される。
次に、図１０（７）に示すように、イオン注入によって上記第２基板２２中にゲッター層１４を形成する。例えば、このゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素がイオン注入されて形成される。
上記ゲッター層１４は、上記第２基板２２中に炭素を、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量でイオン注入して形成される。例えば、約２０ｎｍの厚さの上記酸化膜３１を介してイオン注入する場合には、例えば注入エネルギーを１５０ｋｅＶとして、１×１０15ｃｍ-2のドーズ量でイオン注入する。
その後、ダメージ回復の熱処理を行う。例えば１０００℃、１０分の熱処理を行う。
次に、図１０（８）に示すように、上記第２基板２２表面に形成された酸化膜３１（前記図１０（７）参照）を除去する。
このようにして、第２基板２２が完成する。
そして、上記レジスト膜４３〔前記図１０（４）参照〕を除去する。その後図１１（９）示すように、上記第１基板２１を反転させ、上記ダメージ層１５が形成されている側の上記酸化シリコン層１２表面に第２基板２２を張り合わせる。ここでは、ゲッター層１４が形成されている側に近い第２基板２２の表面を張り合わせた。
上記張り合わせは、例えば１１００℃、２時間程度の熱処理で行う。
次に、図１１（１０）に示すように、上記スプリット層１７で上記第１基板２１側を剥離する。
この結果、第２基板２２がシリコン基板１１となり、このシリコン基板１１側に残された第１基板２１からなるシリコン層１３が酸化シリコン層１２を介して形成される。
次に、図１１（１１）に示すように、上記シリコン基板１１上に酸化シリコン層１２を介して形成された上記シリコン層１３の表面（スプリット面）を平坦化処理する。この平坦化処理は、例えば、水素アニールと研磨によって行なう。この研磨は、例えば、化学的機械研磨（ＣＭＰ）を用いる。
また、上記シリコン層１３表面の自然酸化膜を除去するエッチングを行ってもよい。このとき、シリコン層１３の側壁に形成されていた酸化シリコン層１２（前記図１１（１０）等参照）も除去される。また必要に応じてベベル処理を行う。
このようにして、ＳＯＩ基板１０が完成される。
さらに、図１１（１２）に示すように、上記シリコン層１３上にエピタキシャル成長によってシリコン層からなるシリコンエピタキシャル成長層１６を形成してもよい。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば３μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層１６の膜厚は、適宜選択される。
例えば、上記シリコンエピタキシャル成長層１６に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。シリコン層１３は１μｍ以下の厚さであるため、シリコンエピタキシャル成長層１６を積みますことで、光電変換部が形成できる膜厚にすることが可能になる。特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記シリコンエピタキシャル成長層１６を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記エピタキシャル成長条件としては、常圧ＣＶＤ法、減圧ＣＶＤ法のいずれでも良く、成長温度は結晶性と生産性を満足する範囲とする。
このようにして、ＳＯＩ基板１０が完成する。
上記製造方法では、上記シリコンエピタキシャル成長層１６を形成せずに、予め、スプリット層１７を深く形成し、第２基板２２のシリコン基板１１側に残す第１基板２１からなるシリコン層１３の膜厚を厚く形成してもよい。
上記ＳＯＩ基板１０の製造方法の第２例では、酸化シリコン層１２に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このようなダメージ層１５は、上記シリコン層１３中に存在する金属汚染物質が通過しやすくするので、上記金属汚染物質が上記シリコン基板１１に拡散する。そしてシリコン基板１１中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。
よって、シリコン層１３中に存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を製造できるという利点がある。
［ＳＯＩ基板の製造方法の第３例］
第２の実施の形態に係るＳＯＩ基板の製造方法の第３例を、図１２〜図１３の概略構成断面図によって説明する。
図１２（１）に示すように、第１基板２１を用意する。上記第１基板２１には、例えば単結晶シリコン基板を用いる。
次に、図１２（２）に示すように、熱酸化により上記第１基板２１の表面に第１酸化シリコン層３４を形成する。上記第１酸化シリコン層３４は、例えば熱酸化によって、例えば５００ｎｍの厚さに形成される。
次に、図１２（３）に示すように、イオン注入によって上記第１基板２１中にスプリット層１７を形成する。例えば、このスプリット層１７は、第１基板２１側より例えば０．１μｍ〜１μｍ程度の範囲内で後の工程における第１基板２１の剥離ができるように形成される。
上記イオン注入では、水素イオンを注入することにより、スプリット面となる脆弱な上記スプリット層１７が形成される。
例えば、水素を数百ｋｅＶのエネルギーで、その投影飛程Ｒｐ（Ｐｒｏｊｅｃｔ Ｒａｎｇｅ）が１μｍ弱となるように、上記イオン注入条件を設定する。
上記イオン注入では、水素以外の不純物を用いることも可能である。例えば、ヘリウム（Ｈｅ）等の不活性元素を用いることができる。
次に、図１２（４）に示すように、上記スプリット層１７が形成されている側の上記第１酸化シリコン層３４表面に第２基板２２を張り合わせる。
上記第２基板２２は、以下のようにして形成される。
図１２（５）に示すように、第２基板２２を用意する。上記第２基板２２には、例えば単結晶シリコン基板を用いる。
次に、図１２（６）に示すように、熱酸化により上記第２基板２２の表面に第２酸化シリコン層３５を形成する。上記第２酸化シリコン層３５は、例えば熱酸化によって、例えば１００ｎｍの厚さに形成される。
次に、図１２（７）に示すように、イオン注入によって上記第２基板２２中にゲッター層１４を形成する。例えば、このゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素がイオン注入されて形成される。
上記ゲッター層１４は、上記第２基板２２中に炭素を、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量でイオン注入して形成される。例えば、約１００ｎｍの厚さの上記第２酸化シリコン層３５を介してイオン注入する場合には、例えば注入エネルギーを１５０ｋｅＶとして、１×１０15ｃｍ-2のドーズ量でイオン注入する。
その後、ダメージ回復の熱処理を行う。例えば１０００℃、１０分の熱処理を行う。
次に、図１２（８）に示すように、上記第２基板２２上に形成された上記第２酸化シリコン層３５上にレジスト膜４５を形成した後、リソグラフィー技術によって、上記第２酸化シリコン層３５中の金属汚染物質を通過させるダメージ層を形成する領域上に開口部４６を形成する。
次に、上記レジスト膜４５をイオン注入マスクに用いて、上記第２酸化シリコン層３５に不純物を注入して不純物注入領域からなるダメージ層１５を形成する。
上記イオン注入は、例えば不純物（イオン注入種）に炭素を用いる。
この場合、第２酸化シリコン層３５表面が後の工程での基板張り合わせの接合面になるので、ダメージ層１５は、第２酸化シリコン層３５から露出しないように配慮することが望ましい。
上記ダメージ層１５を形成するイオン注入に用いる不純物は、上記炭素（Ｃ）の他に、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）を用いることができる。または上記元素の化合物、もしくは上記元素のクラスター、もしくは上記元素の数十〜数千の分子状クラスターイオンであってもよい。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
次に、図１２（９）に示すように、上記レジスト膜４５（前記図１２（８）参照）を除去する。図面では上記レジスト膜４５を除去した後の状態を示した。
このようにして、第２基板２２が完成する。
そして、前記図１２（４）によって説明したように、上記スプリット層１７に近い側の上記第１酸化シリコン層３４表面と、第２基板２２の上記ダメージ層１５が形成された第２酸化シリコン層３５表面を張り合わせる。
上記張り合わせは、例えば１１００℃、２時間程度の熱処理で行う。
次に、図１３（１０）に示すように、上記スプリット層１７で上記第１基板２１側を剥離する。
この結果、第２基板２２がシリコン基板１１となり、このシリコン基板１１側に残された第１基板２１からなるシリコン層１３が酸化シリコン層１２を介して形成される。この酸化シリコン層１２は、上記第１酸化シリコン層３４とこれに張り合わされた上記第２酸化シリコン層３５を含めていう。
次に、図１３（１１）に示すように、上記シリコン基板１１上に酸化シリコン層１２を介して形成された上記シリコン層１３の表面（スプリット面）を平坦化処理する。この平坦化処理は、例えば、水素アニールと研磨によって行なう。この研磨は、例えば、化学的機械研磨（ＣＭＰ）を用いる。
また、上記シリコン層１３表面の自然酸化膜を除去するエッチングを行ってもよい。このとき、シリコン層１３の側壁、第２基板２２の表面に形成されていた酸化シリコン層１２（前記図１３（１０）等参照）も除去される。また必要に応じてベベル処理を行う。
さらに、図１３（１２）に示すように、上記シリコン層１３上にエピタキシャル成長によってシリコン層からなるシリコンエピタキシャル成長層１６を形成してもよい。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば３μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層１６の膜厚は、適宜選択される。
例えば、上記シリコンエピタキシャル成長層１６に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。シリコン層１３は１μｍ以下の厚さであるため、シリコンエピタキシャル成長層１６を積みますことで、光電変換部が形成できる膜厚にすることが可能になる。特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記シリコンエピタキシャル成長層１６を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記エピタキシャル成長条件としては、常圧ＣＶＤ法、減圧ＣＶＤ法のいずれでも良く、成長温度は結晶性と生産性を満足する範囲とする。
このようにして、ＳＯＩ基板１０が完成する。
上記ＳＯＩ基板の製造方法の第３例において、図１４（１）に示すように、第１基板２１中にスプリット層１７を形成した後、第１基板２１表面に形成されていた第１酸化シリコン層３４を除去して、図１４（２）に示すように、第１基板２１を露出させる。
次に、図１４（３）に示すように、上記スプリット層１７に近い側の上記第１基板２１表面と、第２基板２２の上記ダメージ層１５が形成された第２酸化シリコン層３５表面を張り合わせる。以下、第２酸化シリコン層３５を酸化シリコン層１２とする。
上記張り合わせは、例えば１１００℃、２時間程度の熱処理で行う。
その後、上記と同様な工程を経て、図１４（４）に示すような、ＳＯＩ基板１０を得る。
上記製造方法では、上記シリコンエピタキシャル成長層１６を形成せずに、予め、スプリット層１７を深く形成し、第２基板２２のシリコン基板１１側に残す第１基板２１からなるシリコン層１３の膜厚を厚く形成してもよい。
上記ＳＯＩ基板１０の製造方法の第３例では、酸化シリコン層１２に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このようなダメージ層１５は、上記シリコン層１３中に存在する金属汚染物質が通過しやすくするので、上記金属汚染物質が上記シリコン基板１１に拡散する。そしてシリコン基板１１中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。
よって、シリコン層１３中に存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を製造できるという利点がある。
［ＳＯＩ基板の製造方法の第４例］
第２の実施の形態に係るＳＯＩ基板の製造方法の第４例を、図１５の概略構成断面図によって説明する。
図１５（１）に示すように、シリコン基板２３の内部にゲッター層１４を形成する。上記ゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素がイオン注入されて形成される。
上記ゲッター層１４は、上記第２基板２２中に炭素を、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量でイオン注入して形成される。
その後、ダメージ回復の熱処理を行う。例えば１０００℃、１０分の熱処理を行う。
次いで、上記シリコン基板２３上にエピタキシャル成長によってシリコン層からなる第１シリコンエピタキシャル成長層１８を形成する。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば約２μｍのシリコンエピタキシャル成長層を形成する。この第１シリコンエピタキシャル成長層１８の膜厚は、適宜選択される。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
次に、図１５（２）に示すように、上記シリコン基板２３と上記第１シリコンエピタキシャル成長層１８の表面に酸化膜３６を形成する。
次に、酸素をイオン注入して、上記第１シリコンエピタキシャル成長層１８中に酸化シリコン層１９を形成する。すなわち、酸素イオンを約１×１０17ｃｍ-2のドーズ量でイオン注入した後、１２００℃以上の高温熱処理を施して、いわゆるＳＩＭＯＸ構造を形成する。
次に、図１５（３）に示すように、上記第１シリコンエピタキシャル成長層１８上に形成された上記酸化膜３６上にレジスト膜４７を形成する。その後、リソグラフィー技術によって、上記酸化シリコン層１９中の金属汚染物質を通過させるダメージ層を形成する領域上に開口部４８を形成する。
次に、図１５（４）に示すように、上記レジスト膜４７をイオン注入マスクに用いたイオン注入法によって、上記酸化シリコン層１９に不純物を注入して不純物注入領域からなるダメージ層１５を形成する。
上記ダメージ層１５を形成するイオン注入に用いる不純物は、上記炭素（Ｃ）の他に、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）を用いることができる。または上記元素の化合物もしくは上記元素のクラスターもしくは数十〜数千の分子状クラスターイオンであってもよい。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
次に、図１５（５）に示すように、露出している上記酸化膜３６（前記図１５（２）参照）を除去して、第１シリコンエピタキシャル成長層１８、シリコン基板２３等を露出させる。
次に、図１５（６）に示すように、上記第１シリコンエピタキシャル成長層１８上にエピタキシャル成長によってシリコン層からなる第２シリコンエピタキシャル成長層２０を形成する。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば３μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層の膜厚は、適宜選択される。
例えば、上記第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０に光電変換部を形成するには、上記第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０を合わせた膜厚が、少なくとも３μｍ以上必要である。特に長波長の感度を有する光電変換部は、上記第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０を合わせた膜厚が６μｍ程度必要である。そこで、上記第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０は、合わせた膜厚が６μｍ〜８μｍ程度となるように形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記製造方法では、上記ゲッター層１４を形成した後に上記第１シリコンエピタキシャル成長層１８を形成している。この第１シリコンエピタキシャル成長層１８は、上記ゲッター層１４を上記酸化シリコン層１９（酸素注入領域）より深く形成するために形成したものである。よって、炭素イオンや酸素イオンの注入深さで調整できる場合は、必ずしも必要ではない。しかし第１シリコンエピタキシャル成長層１８を用いた方が、深さ選択の自由度が向上するのと、単結晶シリコン基板からなるシリコン基板２３のＣＺ結晶中に含まれるＡｓ−ｇｒｏｗｎ欠陥も少なくなるので、好ましい場合が多い。
上記ＳＯＩ基板１０の製造方法の第４例では、酸化シリコン層１９に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１９の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このようなダメージ層１５は、上記第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０中に存在する金属汚染物質が通過しやすくするので、上記金属汚染物質が上記シリコン基板２３に拡散する。そしてシリコン基板２３中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。
よって、第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０中に存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を製造できるという利点がある。
［ＳＯＩ基板の製造方法の第５例］
第２の実施の形態に係るＳＯＩ基の製造方法の第５例を示した図１６の製造工程断面図によって説明する。
まず、前記図７および図８によって説明した製造工程によって、ＳＯＩ基板１０を形成する。
そして、上記ＳＯＩ基板１０に対して以下の工程を行う。
まず図１６（１）に示すように、シリコン基板１１中にゲッター層１４が形成され、このシリコン基板１１上に酸化シリコン層１２を介してシリコン層１３が形成された上記ＳＯＩ基板１０を用意し、このＳＯＩ基板１０の表面に酸化膜３３を形成する。
次に、図１６（２）に示すように、上記シリコン層１３側の表面より全面に不純物を注入して上記酸化シリコン層１２に不純物注入領域からなるダメージ層１５を形成する。上記ダメージ層１５は、平面レイアウト上、上記酸化シリコン層１２の全域にわたって、かつ、上記酸化シリコン層１２の厚さ方向の全域もしくは一部に形成されている。すなわち、上記ダメージ層１５は、上記酸化シリコン層１２内に形成され、上記シリコン層１３側にはみ出して形成されない。例えば、上記シリコン層１３側に例えば１μｍ以下の膜厚の上記酸化シリコン層１２を残した状態に形成される。したがって、上記ダメージ層１５が上記酸化シリコン層１２内から上記酸化シリコン層１２と上記シリコン層１３の界面まで形成されることは差し支えない。その詳細は、前記図５によって説明した通りである。
上記イオン注入は、例えば不純物（イオン注入種）に炭素を用い、上記シリコン層１３の厚さが約０．３μｍ、上記酸化シリコン層１２の厚さが約０．３μｍの場合、注入エネルギーを２００ｋｅＶ、ドーズ量を１×１０14ｃｍ-2に設定する。この炭素のイオン注入条件は、シリコン層１３、酸化シリコン層１２等の膜厚や、前記第５図に示した酸化シリコン層１２とダメージ層１５の位置関係をどのケースにするかで決まり、上述の条件に限定されるものではない。
上記ダメージ層１５を形成するイオン注入に用いる不純物は、上記炭素（Ｃ）の他に、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）を用いることができる。または上記元素の化合物、もしくは上記元素のクラスター、もしくは上記元素の数十〜数千の分子状クラスターイオンであってもよい。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
次に、図１６（３）に示すように、上記酸化膜３３〔前記図１６（１）参照〕を除去して、ＳＯＩ基板１０を露出させる。図面は上記酸化膜３３を除去した後の状態を示した。
次に、図１６（４）に示すように、上記シリコン層１３上にエピタキシャル成長によってシリコン層からなるシリコンエピタキシャル成長層１６を形成する。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば約３μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層１６の膜厚は、適宜選択される。
例えば、上記シリコンエピタキシャル成長層１６に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。通常、シリコン層１３は１μｍ以下の厚さであるため、シリコンエピタキシャル成長層１６を積みますことで、光電変換部を形成することができる膜厚になる。特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記シリコンエピタキシャル成長層１６を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記エピタキシャル成長条件としては、常圧ＣＶＤ法、減圧ＣＶＤ法のいずれでも良く、成長温度は結晶性と生産性を満足する範囲とする。
このようにして、ＳＯＩ基板１０（１０Ｃ）が完成する。
上記製造方法の第５例では、シリコン層１３上にシリコンエピタキシャル成長層１６を形成している。このシリコンエピタキシャル成長層１６を形成せずに、予め、シリコン層１３の膜厚を厚く形成してもよい。この場合、上記ダメージ層１５を形成するイオン注入では、投影飛程が長くなるので、その長さに対応した注入エネルギーが選択される。
上記ＳＯＩ基板１０の製造方法の第５例では、酸化シリコン層１２に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。この全面にわたって形成されたダメージ層１５によって上記シリコン層１３中の全域にわたって存在する金属汚染物質が通過しやすくなるので、上記金属汚染物質が上記シリコン基板１１により拡散しやすくなる。そしてシリコン基板１１中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。
よって、シリコン層１３中の全域にわたって存在する金属汚染物質がダメージ層１５を通してゲッター層１４により効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を製造できるという利点がある。
［ＳＯＩ基板の製造方法の第６例］
第２の実施の形態に係るＳＯＩ基板の製造方法の第６例を、図１７〜図１８の概略構成断面図によって説明する。
図１７（１）に示すように、第１基板２１を用意する。上記第１基板２１には、例えばシリコン基板を用いる。
次に、図１７（２）に示すように、熱酸化により上記第１基板２１の表面に酸化シリコン層１２を形成する。上記酸化シリコン層１２は、例えば熱酸化によって、例えば５００ｎｍの厚さに形成される。
次に、図１７（３）に示すように、イオン注入によって上記第１基板２１中にスプリット層１７を形成する。例えば、このスプリット層１７は、第１基板２１側より例えば０．１μｍ〜１μｍ程度の範囲内で後の工程における第１基板２１の剥離ができるように形成される。
上記イオン注入では、水素イオンを注入することにより、スプリット面となる脆弱な上記スプリット層１７が形成される。
例えば、水素を数百ｋｅＶのエネルギーで、その投影飛程Ｒｐ（Ｐｒｏｊｅｃｔ Ｒａｎｇｅ）が１μｍ弱となるように、上記イオン注入条件を設定する。
上記イオン注入では、水素以外の不純物を用いることも可能である。例えば、ヘリウム（Ｈｅ）等の不活性元素を用いることができる。
次に、図１７（４）に示すように、上記酸化シリコン層１２の全面にわたって不純物を注入して不純物注入領域からなるダメージ層１５を形成する。このダメージ層１５は、平面レイアウト上、上記酸化シリコン層１２の全域にわたって、かつ、上記酸化シリコン層１２の厚さ方向の全域もしくは一部に形成される。すなわち、上記ダメージ層１５は、上記酸化シリコン層１２内に形成される。この場合、酸化シリコン層１２表面が後の工程での基板張り合わせの接合面になるので、ダメージ層１５は、酸化シリコン層１２から露出しないように配慮することが望ましい。そして好ましくは、上記ダメージ層１５は、上記酸化シリコン層１２の表面側に、例えば１μｍ以下の膜厚の上記酸化シリコン層１２を残した状態に形成される。その詳細は、前記図５（４），（５），（６）によって説明した通りである。
上記イオン注入は、酸化シリコン層１２の膜厚や、前記第５図（４），（５），（６）に示した酸化シリコン層１２とダメージ層１５の位置関係をどのケースにするかで決める。
上記ダメージ層１５を形成するイオン注入に用いる不純物は、上記炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）を用いることができる。または上記元素の化合物、もしくは上記元素のクラスター、もしくは上記元素の数十〜数千の分子状クラスターイオンであってもよい。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
ここで、上記酸化シリコン層１２に張り合わされる第２基板２２について説明する。
図１７（５）に示すように、第２基板２２を用意する。上記第２基板２２には、例えば単結晶シリコン基板を用いる。
次に、図１７（６）に示すように、熱酸化により上記第２基板２２の表面に酸化膜３１を形成する。上記酸化膜３１は、例えば熱酸化によって、例えば２０ｎｍ〜１００ｎｍの厚さに形成される。
次に、図１７（７）に示すように、イオン注入によって上記第２基板２２中にゲッター層１４を形成する。このゲッター層１４は、例えば、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素をイオン注入して形成される。
上記ゲッター層１４は、上記第２基板２２中に炭素を、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量でイオン注入して形成される。例えば、約２０ｎｍの厚さの上記酸化膜３１を介してイオン注入する場合には、例えば注入エネルギーを１５０ｋｅＶとして、１×１０15ｃｍ-2のドーズ量でイオン注入する。
その後、ダメージ回復の熱処理を行う。例えば１０００℃、１０分の熱処理を行う。
次に、図１７（８）に示すように、上記第２基板２２表面に形成された酸化膜３１（前記図１７（７）参照）を除去する。
図面では酸化膜３１を除去した後の状態を示した。
このようにして、第２基板２２が完成する。
その後、図１８（９）示すように、上記第１基板２１を反転させ、上記ダメージ層１５が形成されている側の上記酸化シリコン層１２表面に第２基板２２を張り合わせる。ここでは、ゲッター層１４が形成されている側に近い第２基板２２の表面を張り合わせた。
上記張り合わせは、例えば１１００℃、２時間程度の熱処理で行う。
次に、図１８（１０）に示すように、上記スプリット層１７で上記第１基板２１側を剥離する。
この結果、第２基板２２がシリコン基板１１となり、このシリコン基板１１側に残された第１基板２１からなるシリコン層１３が酸化シリコン層１２を介して形成される。
次に、図１８（１１）に示すように、上記シリコン基板１１上に酸化シリコン層１２（ダメージ層１５も含む）を介して形成された上記シリコン層１３の表面（スプリット面）を平坦化処理する。この平坦化処理は、例えば、水素アニールと研磨によって行なう。この研磨は、例えば、化学的機械研磨（ＣＭＰ）を用いる。
また、上記シリコン層１３表面の自然酸化膜を除去するエッチングを行ってもよい。このとき、シリコン層１３の側壁に形成されていた酸化シリコン層１２（前記図１８（１０）等参照）も除去される。また必要に応じてベベル処理を行う。
さらに、図１８（１２）に示すように、上記シリコン層１３上にエピタキシャル成長によってシリコン層からなるシリコンエピタキシャル成長層１６を形成してもよい。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば３μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層１６の膜厚は、適宜選択される。
例えば、上記シリコンエピタキシャル成長層１６に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。通常、シリコン層１３は１μｍ以下の厚さであるため、シリコンエピタキシャル成長層１６を積みますことで、光電変換部が形成できる膜厚にすることが可能になる。特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記シリコンエピタキシャル成長層１６を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記エピタキシャル成長条件としては、常圧ＣＶＤ法、減圧ＣＶＤ法のいずれでも良く、成長温度は結晶性と生産性を満足する範囲とする。
このようにして、ＳＯＩ基板１０（１０Ｃ）が完成する。
上記製造方法では、上記シリコンエピタキシャル成長層１６を形成せずに、予め、スプリット層１７を深く形成し、第２基板２２のシリコン基板１１側に残す第１基板２１からなるシリコン層１３の膜厚を厚く形成してもよい。
上記ＳＯＩ基板１０の製造方法の第６例では、酸化シリコン層１２に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このダメージ層１５によって上記シリコン層１３中の全域にわたって存在する金属汚染物質が通過しやすくなるので、上記金属汚染物質が上記シリコン基板１１に拡散する。そしてシリコン基板１１中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。
よって、シリコン層１３中の全域にわたって存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を製造できるという利点がある。
［ＳＯＩ基板の製造方法の第７例］
第２の実施の形態に係るＳＯＩ基板の構成の第７例を、図１９〜図２０の概略構成断面図によって説明する。
図１９（１）に示すように、第１基板２１を用意する。上記第１基板２１には、例えば単結晶シリコン基板を用いる。
次に、図１９（２）に示すように、熱酸化により上記第１基板２１の表面に第１酸化シリコン層３４を形成する。上記第１酸化シリコン層３４は、例えば熱酸化によって、例えば５００ｎｍの厚さに形成される。
次に、図１９（３）に示すように、イオン注入によって上記第１基板２１中にスプリット層１７を形成する。例えば、このスプリット層１７は、第１基板２１側より例えば０．１μｍ〜１μｍ程度の範囲内で後の工程における第１基板２１の剥離ができるように形成される。
上記イオン注入では、水素イオンを注入することにより、スプリット面となる脆弱な上記スプリット層１７が形成される。
例えば、水素を数百ｋｅＶのエネルギーで、その投影飛程Ｒｐ（Ｐｒｏｊｅｃｔ Ｒａｎｇｅ）が１μｍ弱となるように、上記イオン注入条件を設定する。
上記イオン注入では、水素以外の不純物を用いることも可能である。例えば、ヘリウム（Ｈｅ）等の不活性元素を用いることができる。
次に、図１９（４）に示すように、上記スプリット層１７が形成されている側の上記第１酸化シリコン層３４表面に第２基板２２を張り合わせる。
上記第２基板２２は、以下のようにして形成される。
図１９（５）に示すように、第２基板２２を用意する。上記第２基板２２には、例えば単結晶シリコン基板を用いる。
次に、図１９（６）に示すように、熱酸化により上記第２基板２２の表面に第２酸化シリコン層３５を形成する。上記第２酸化シリコン層３５は、例えば熱酸化によって、例えば１００ｎｍの厚さに形成される。
次に、図１９（７）に示すように、イオン注入によって上記第２基板２２中にゲッター層１４を形成する。例えば、このゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素がイオン注入されて形成される。
上記ゲッター層１４は、上記第２基板２２中に炭素を、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量でイオン注入して形成される。例えば、約１００ｎｍの厚さの上記第２酸化シリコン層３５を介してイオン注入する場合には、例えば注入エネルギーを１５０ｋｅＶとして、１×１０15ｃｍ-2のドーズ量でイオン注入する。
その後、ダメージ回復の熱処理を行う。例えば１０００℃、１０分の熱処理を行う。
次に、図１９（８）に示すように、上記第２酸化シリコン層３５の全面に不純物を注入して不純物注入領域からなるダメージ層１５を形成する。このダメージ層１５は、平面レイアウト上、上記第２酸化シリコン層３５の全域にわたって、かつ、上記第２酸化シリコン層３５の厚さ方向の全域もしくは一部に形成されている。すなわち、上記ダメージ層１５は、上記第２酸化シリコン層３５内に形成される。この場合、第２酸化シリコン層３５表面が後の工程での基板張り合わせの接合面になるので、ダメージ層１５は、第２酸化シリコン層３５から露出しないように配慮することが望ましい。好ましくは、上記ダメージ層１５は、上記第２酸化シリコン層３５の表面側に、例えば１μｍ以下の膜厚の上記第２酸化シリコン層３５を残した状態に形成される。その詳細は、前記図５（４），（５），（６）によって説明した通りである。
上記イオン注入は、酸化シリコン層１２の膜厚や、前記図５（４），（５），（６）に示した酸化シリコン層１２とダメージ層１５の位置関係をどのケースにするかで決める。
上記イオン注入は、例えば不純物（イオン注入種）に炭素を用いる。
この場合、第２酸化シリコン層３５表面が後の工程での基板張り合わせの接合面になるので、ダメージ層１５は、第２酸化シリコン層３５から露出しないように形成することが望ましい。
上記ダメージ層１５を形成するイオン注入に用いる不純物は、上記炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）を用いることができる。または上記元素の化合物、もしくは上記元素のクラスター、もしくは上記元素の数十〜数千の分子状クラスターイオンであってもよい。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
このようにして、第２基板２２が完成する。
そして、前記図１９（４）によって説明したように、上記スプリット層１７に近い側の上記第１酸化シリコン層３４表面と、第２基板２２の第２酸化シリコン層３５表面を張り合わせる。
上記張り合わせは、例えば１１００℃、２時間程度の熱処理で行う。
次に、図２０（１０）に示すように、上記スプリット層１７で上記第１基板２１側を剥離する。
この結果、第２基板２２がシリコン基板１１となり、このシリコン基板１１側に残された第１基板２１からなるシリコン層１３が酸化シリコン層１２を介して形成される。この酸化シリコン層１２は、上記第１酸化シリコン層３４とこれに張り合わされた上記第２酸化シリコン層３５を含めていう。
次に、図２０（１１）に示すように、上記シリコン基板１１上に酸化シリコン層１２を介して形成された上記シリコン層１３の表面（スプリット面）を平坦化処理する。この平坦化処理は、例えば、水素アニールと研磨によって行なう。この研磨は、例えば、化学的機械研磨（ＣＭＰ）を用いる。
また、上記シリコン層１３表面の自然酸化膜を除去するエッチングを行ってもよい。このとき、シリコン層１３の側壁、第２基板２２の表面に形成されていた酸化シリコン層１２（前記図２０（１０）等参照）も除去される。また必要に応じてベベル処理を行う。
このようにして、ＳＯＩ基板１０（１０Ｃ）が完成される。
さらに、図２０（１２）に示すように、上記シリコン層１３上にエピタキシャル成長によってシリコン層からなるシリコンエピタキシャル成長層１６を形成してもよい。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば３μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層１６の膜厚は、適宜選択される。
例えば、上記シリコンエピタキシャル成長層１６に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。シリコン層１３は１μｍ以下の厚さであるため、シリコンエピタキシャル成長層１６を積みますことで、光電変換部が形成できる膜厚にすることが可能になる。特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記シリコンエピタキシャル成長層１６を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記エピタキシャル成長条件としては、常圧ＣＶＤ法、減圧ＣＶＤ法のいずれでも良く、成長温度は結晶性と生産性を満足する範囲とする。
このようにして、ＳＯＩ基板１０（１０Ｃ）が完成する。
上記ＳＯＩ基板１０の製造方法の第７例において、図２１（１）に示すように、第１基板２１中にスプリット層１７を形成した後、第１基板２１表面に形成されていた第１酸化シリコン層３４を除去して、図２１（２）に示すように、第１基板２１を露出させる。
次に、図２１（３）に示すように、上記スプリット層１７に近い側の上記第１基板２１表面と、第２基板２２の上記第２酸化シリコン層３５表面を張り合わせる。以下、第２酸化シリコン層３５を酸化シリコン層１２とする。
上記張り合わせは、例えば１１００℃、２時間程度の熱処理で行う。
その後、上記と同様な工程を経て、図２１（４）に示すような、ＳＯＩ基板１０（１０Ｃ）を得る。
上記製造方法では、上記シリコンエピタキシャル成長層１６を形成せずに、予め、スプリット層１７を深く形成し、第２基板２２のシリコン基板１１側に残す第１基板２１からなるシリコン層１３の膜厚を厚く形成してもよい。
上記ＳＯＩ基板の製造方法の第７例では、酸化シリコン層１２の全域にわたって不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このため、上記シリコン層１３中の全域にわたって存在する金属汚染物質がダメージ層１５を通過しやすくなるので、上記金属汚染物質が上記シリコン基板１１により拡散しやすくなる。そしてシリコン基板１１中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。
よって、シリコン層１３中の全域にわたって存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０を製造できるという利点がある。
［ＳＯＩ基板の製造方法の第８例］
第２の実施の形態に係るＳＯＩ基板の製造方法の第８例を、図２２の概略構成断面図によって説明する。
図２２（１）に示すように、シリコン基板２３の内部にゲッター層１４を形成する。上記ゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素がイオン注入されて形成される。
上記ゲッター層１４は、上記第２基板２２中に炭素を、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量でイオン注入して形成される。
その後、ダメージ回復の熱処理を行う。例えば１０００℃、１０分の熱処理を行う。
次いで、上記シリコン基板２３上にエピタキシャル成長によってシリコン層からなる第１シリコンエピタキシャル成長層１８を形成する。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば約２μｍのシリコンエピタキシャル成長層を形成する。この第１シリコンエピタキシャル成長層１８の膜厚は、適宜選択される。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
次に、図２２（２）に示すように、上記シリコン基板２３と上記第１シリコンエピタキシャル成長層１８の表面に酸化膜３６を形成する。
次に、酸素をイオン注入して、上記第１シリコンエピタキシャル成長層１８中に酸化シリコン層１９を形成する。すなわち、酸素イオンを約１×１０17ｃｍ-2のドーズ量でイオン注入した後、１２００℃以上の高温熱処理を施して、いわゆるＳＩＭＯＸ構造を形成する。
次に、図２２（３）に示すように、イオン注入法を用いて、上記酸化シリコン層１９に不純物を注入して不純物注入領域からなるダメージ層１５を形成する。上記ダメージ層１５は、平面レイアウト上、上記酸化シリコン層１９の全域にわたって、かつ、上記酸化シリコン層１９の厚さ方向の全域もしくは一部に形成されている。すなわち、上記ダメージ層１５は、上記酸化シリコン層１９内に形成され、上記第１シリコンエピタキシャル成長層１８側にはみ出して形成されない。例えば、上記第１シリコンエピタキシャル成長層１８側に例えば１μｍ以下の膜厚の上記酸化シリコン層１９を残した状態に形成される。したがって、上記ダメージ層１５が上記酸化シリコン層１９内から上記酸化シリコン層１９と上記第１シリコンエピタキシャル成長層１８の界面まで形成されることは差し支えない。その詳細は、前記図５によって説明した通りである。
上記イオン注入は、例えば不純物（イオン注入種）に炭素を用い、上記第１シリコンエピタキシャル成長層１８の厚さが約０．３μｍ、上記酸化シリコン層１９の厚さが約０．３μｍの場合、注入エネルギーを２００ｋｅＶ、ドーズ量を１×１０14ｃｍ-2に設定する。この炭素のイオン注入条件は、第１シリコンエピタキシャル成長層１８、酸化シリコン層１９等の膜厚や、前記第５図に示した酸化シリコン層１９に相当する酸化シリコン層１２とダメージ層１５の位置関係をどのケースにするかで決まり、上述の条件に限定されるものではない。
上記ダメージ層１５を形成するイオン注入に用いる不純物は、上記炭素（Ｃ）の他に、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）を用いることができる。または上記元素の化合物もしくは上記元素のクラスターもしくは数十〜数千の分子状クラスターイオンであってもよい。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
次に、図２２（４）に示すように、露出している上記酸化膜３６（前記図２２（２）参照）を除去し、第１シリコンエピタキシャル成長層１８やシリコン基板２３を露出させる。図面は、酸化膜３６を除去した後の状態を示した。
次に、図２２（５）に示すように、上記第１シリコンエピタキシャル成長層１８上にエピタキシャル成長によってシリコン層からなる第２シリコンエピタキシャル成長層２０を形成する。
このようにして、ＳＯＩ基板１０（１０Ｃ）が完成する。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば３μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層の膜厚は、適宜選択される。
例えば、上記第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０に光電変換部を形成するには、上記第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０を合わせた膜厚が、少なくとも３μｍ以上必要である。特に長波長の感度を有する光電変換部は、上記第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０を合わせた膜厚が６μｍ程度必要である。そこで、上記第１シリコンエピタキシャル成長層１８および第２シリコンエピタキシャル成長層２０は、合わせた膜厚が６μｍ〜８μｍ程度となるように形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記製造方法では、上記ゲッター層１４を形成した後に上記第１シリコンエピタキシャル成長層１８を形成している。この第１シリコンエピタキシャル成長層１８は、上記ゲッター層１４を上記酸化シリコン層１９（酸素注入領域）より深く形成するために形成したものである。よって、炭素イオンや酸素イオンの注入深さで調整できる場合は、必ずしも必要ではない。しかし第１シリコンエピタキシャル成長層１８を用いた方が、深さ選択の自由度が向上するのと、単結晶シリコン基板からなるシリコン基板２３のＣＺ結晶中に含まれるＡｓ−ｇｒｏｗｎ欠陥も少なくなるので、好ましい場合が多い。
上記ＳＯＩ基板１０の製造方法の第８例では、酸化シリコン層１９に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１９の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このため、上記第１、第２シリコンエピタキシャル成長層１８、２０中の全域にわたって存在する金属汚染物質がダメージ層１５を通過しやすくなるので、上記金属汚染物質が上記シリコン基板２３により拡散しやすくなる。そしてシリコン基板２３中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。
よって、第１、第２シリコンエピタキシャル成長層１８、２０中の全域にわたって存在する金属汚染物質がダメージ層１５を通してゲッター層１４に効率よく捕獲されるので、ゲッタリング能力の高いＳＯＩ基板１０（１０Ｃ）を製造できるという利点がある。
上記各ＳＯＩ基板の製造方法では、上記ダメージ層１５は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）やリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）等のイオン注入で形成されている。したがって、上記ダメージ層１５を、金属汚染物質の拡散の加速層のみならず、ゲッター層として機能させることができる。
この場合、シリコン基板中のゲッター層１４を形成しなくとも良い場合がある。
また、製造方法の第１例や第５例のように、ダメージ層１５を形成するイオン注入をシリコン層１３側から行う場合、従来例のような接合強度に係わるイオン注入条件の制限はなく、より強固なゲッター能力を有するダメージ層１５を形成することができる。
さらに、シリコン層１３上にシリコンエピタキシャル成長層１６を形成する場合は、シリコンエピタキシャル成長層１６を形成する前に、酸化シリコン層１２、１９にダメージ層１５を形成しておくのが望ましい。そうすることで、シリコンエピタキシャル成長層１６中に混入する金属不純物を有効にゲッタリングすることができる。
＜３．第３の実施の形態＞
［固体撮像装置の構成の一例］
第３の実施の形態に係る固体撮像装置の構成の一例を、図２３の概略構成断面図によって説明する。図２３では、積層型全開口ＣＭＯＳセンサの固体撮像装置の一例を示す。
図２３に示すように、ＳＯＩ基板のシリコン層１３とこのシリコン層１３にエピタキシャル成長させて形成したシリコン層からなるシリコンエピタキシャル成長層１６とを活性層に用いている。上記シリコンエピタキシャル成長層１６には、光電変換部６１、画素トランジスタ６３および周辺回路部（図示せず）が形成されている。
したがって、上記シリコンエピタキシャル成長層１６は、光電変換部６１を形成することを考慮すると、例えば近赤外、赤外領域の長波長の光を感知する光電変換部６１を形成する場合には８μｍ程度の厚さがあれば十分である。また、可視光線を感知する光電変換部６１を形成する場合には、例えば３μｍ〜４μｍの厚さがあればよい。
上記シリコン層１３上には、上記光電変換部６１に入射される光の光路上にカラーフィルター層８１が形成されている。
上記カラーフィルター層８１上には、入射光を上記光電変換部６１に導く集光レンズ９１が形成されている。
一方、上記シリコンエピタキシャル成長層１６の光入射側とは反対側の面には、複数層の配線７２とその配線７２を被覆する層間絶縁膜７３とを有する配線層７１が形成されている。
上記配線層７１に支持基板５１が貼り付けられている。上記支持基板５１は、例えばシリコン基板で形成されている。もしくは、ガラス基板もしくは樹脂基板を用いることもできる。
上記光電変換部６１に入射される光の入射側で、上記光電変換部６１に入射される光の入射領域を除く上記シリコン層１３には、不純物注入領域からなるダメージ層１５が形成されている。
また、上記シリコン層１３側から上記配線層７１の配線７２に達する電極取り出しの開口部７５が形成されている。
このように、積層型全開口ＣＭＯＳセンサである固体撮像装置１が構成されている。
上記固体撮像装置１では、上記光電変換部６１に入射される光の入射領域を除く上記シリコン層１３の表面に不純物注入領域からなるダメージ層１５が形成されている。このダメージ層１５が、例えば、カラーフィルター層の形成工程、集光レンズの形成工程、電極取り出し部の形成工程、組み立て工程等において、金属汚染物質のゲッター効果を有する。例えば、電極取り出し部の形成工程では、配線層の配線まで達する加工を行うので、配線が金属配線で形成されていると金属汚染の懸念があるが、ゲッター効果により金属汚染が防止される。
よって、ゲッタリング能力の高い本発明のＳＯＩ基板１０に形成されたシリコンエピタキシャル成長層１６に光電変換部６１が形成されているため、白点や暗電流の大幅な低減ができるので、撮像品質の高い固体撮像装置１を提供できるという利点がある。
＜４．第４の実施の形態＞
［固体撮像装置の製造方法の第１例］
本発明の第４の実施の形態に係る固体撮像装置の製造方法の第１例を、図２４の製造工程断面図によって説明する。
図２４（１）に示すように、例えば、前記図１によって説明したＳＯＩ基板１０を用いる。
すなわち、シリコン基板１１上に酸化シリコン層１２（例えばＢｏｘ層ともいう。）が形成されている。上記シリコン基板１１には、例えば単結晶シリコン基板を用いる。上記酸化シリコン層１２上にはシリコン層１３が形成されている。上記シリコン層１３は、例えば、上記酸化シリコン層１２に単結晶シリコン基板を張り合わせた後、単結晶シリコン基板を薄く加工したものからなる。
また上記シリコン基板１１中にはゲッター層１４が形成されている。
上記ゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素が注入された領域からなる。例えば、上記ゲッター層１４は、上記シリコン基板１１中に炭素をイオン注入して形成された層であり、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量で炭素を注入して形成されている。
また上記酸化シリコン層１２には不純物注入領域からなるダメージ層１５が形成されている。上記ダメージ層１５は、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）が注入された領域である。もしくは上記元素の化合物もしくはクラスターもしくは数十〜数千の分子状クラスターイオンが注入された領域である。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
上記ダメージ層１５は、後の工程で上記シリコンエピタキシャル成長層１６に光電変換部やトランジスタが形成される領域上（入射光が入射される方向の領域）を除く領域に形成される。例えば、素子分離領域やスクライブが形成される領域上に形成される。
さらに上記シリコン層１３上には、エピタキシャル成長によって形成されたシリコン層からなるシリコンエピタキシャル成長層１６が形成されている。このシリコンエピタキシャル成長層１６の膜厚は、例えば３μｍ以上８μｍ以下に形成されている。上記シリコンエピタキシャル成長層１６の膜厚が３μｍあれば、固体撮像装置（例えばイメージセンサ）の光電変換部を形成するのに最低限必要な膜厚が確保される。また、シリコンエピタキシャル成長層１６の膜厚が８μｍあれば、固体撮像装置（例えばイメージセンサ）の長波長領域（例えば、近赤外線もしくは赤外線）に感度を有する光電変換部を形成するのに最低限必要な膜厚が確保される。
ＳＯＩ基板１０は、上記のように構成されている。
次に、図２４（２）に示すように、上記シリコンエピタキシャル成長層１６に、光電変換部６１、画素トランジスタ６３および周辺回路部（図示せず）を形成する。
次に、上記シリコンエピタキシャル成長層１６上に配線層７１を形成する。上記配線層７１は、例えば、配線７２とこの配線７２を被覆する層間絶縁膜７３からなる。
次に、図２４（３）に示すように、上記配線層７１上に支持基板５１を張り合わせる。上記支持基板５１には、シリコン基板を用いる。もしくはガラス基板もしくは樹脂基板を用いることもできる。このときの接合には、耐熱性樹脂での接着やプラズマ処理による接着を用いる。
次に、図２５（４）に示すように、上記シリコン基板１１〔前記図２４（１）参照〕を除去して上記酸化シリコン層１２表面を露出させる。また、ダメージ層１５が酸化シリコン層１２と上記シリコン基板１１との界面にまで形成されている場合には、上記酸化シリコン層１２表面が露出されるときに上記ダメージ層１５表面も露出される。上記シリコン基板１１の除去は、例えば、研削、研磨、エッチング等による。
次に、図２５（５）に示すように上記酸化シリコン層１２およびダメージ層１５〔前記図２５（４）参照〕を除去して上記シリコン層１３表面を露出させる。上記酸化シリコン層１２およびダメージ層１５の除去は、例えばエッチングによる。
次に、図２５（６）に示すように、上記光電変換部６１に入射される光の光路上で上記シリコン層１３上にカラーフィルター層８１を形成する。さらに上記カラーフィルター層８１上に入射光を上記光電変換部６１に導く集光レンズ９１を形成する。
このようにして、積層型全開口ＣＭＯＳセンサの固体撮像装置１が形成される。
上記製造方法では、上記ダメージ層１５は、酸化シリコン層１２の受光外領域に形成される。例えば、パッド部、スクライブ、その他不活性領域上の酸化シリコン層１２に形成される。
上記固体撮像装置の製造方法の第１例では、酸化シリコン層１２に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このようなダメージ層１５を上記シリコンエピタキシャル成長層１６およびシリコン層１３中に存在する金属汚染物質が通過しやすくなるので、上記金属汚染物質が上記シリコン基板１１に拡散する。そしてシリコン基板１１中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。したがって、光電変換部６１、画素トランジスタ６３、周辺回路部を金属汚染のない上記シリコンエピタキシャル成長層１６に形成することが可能になる。
よって、ゲッタリング能力の高い本発明のＳＯＩ基板１０に形成されたシリコンエピタキシャル成長層１６に光電変換部６１が形成されるため、白点や暗電流の大幅な低減ができるので、撮像品質の高い固体撮像装置１を提供できるという利点がある。
［固体撮像装置の製造方法の第２例］
第４の実施の形態に係る固体撮像装置の製造方法の第２例を、図２６〜図２７の製造工程断面図によって説明する。
図２６（１）に示すように、例えば、前記図１によって説明したＳＯＩ基板１０を用いる。
すなわち、シリコン基板１１上に酸化シリコン層１２（例えばＢｏｘ層ともいう。）が形成されている。上記シリコン基板１１には、例えば単結晶シリコン基板を用いる。上記酸化シリコン層１２上にはシリコン層１３が形成されている。上記シリコン層１３は、例えば、上記酸化シリコン層１２に単結晶シリコン基板を張り合わせた後、単結晶シリコン基板を薄く加工したものからなる。
また上記シリコン基板１１中にはゲッター層１４が形成されている。
上記ゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素が注入された領域からなる。例えば、上記ゲッター層１４は、上記シリコン基板１１中に炭素をイオン注入して形成された層であり、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量で炭素を注入して形成されている。
また上記酸化シリコン層１２には、不純物注入領域からなるダメージ層１５が形成されている。このダメージ層１５は、上記シリコン層１３側にはみ出して形成されている。
上記ダメージ層１５は、後の工程で上記シリコンエピタキシャル成長層１６に光電変換部やトランジスタが形成される領域上（入射光が入射される方向の領域）を除く領域に形成される。例えば、素子分離領域やスクライブが形成される領域上に形成される。
上記ダメージ層１５は、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）が注入された領域である。もしくは上記元素の化合物もしくはクラスターもしくは数十〜数千の分子状クラスターイオンが注入された領域である。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
さらに上記シリコン層１３上には、エピタキシャル成長によって形成されたシリコン層からなるシリコンエピタキシャル成長層１６が形成されている。このシリコンエピタキシャル成長層１６の膜厚は、例えば３μｍ以上８μｍ以下に形成されている。上記シリコンエピタキシャル成長層１６の膜厚が３μｍあれば、固体撮像装置（例えばイメージセンサ）の光電変換部を形成するのに最低限必要な膜厚が確保される。また、シリコンエピタキシャル成長層１６の膜厚が８μｍあれば、固体撮像装置（例えばイメージセンサ）の長波長領域（例えば、近赤外線もしくは赤外線）に感度を有する光電変換部を形成するのに最低限必要な膜厚が確保される。
ＳＯＩ基板１０は、上記のように構成されている。
次に、図２６（２）に示すように、上記シリコンエピタキシャル成長層１６に、光電変換部６１、画素トランジスタ６３および周辺回路部（図示せず）を形成する。
次に、上記シリコンエピタキシャル成長層１６上に配線層７１を形成する。上記配線層７１は、例えば、配線７２とこの配線７２を被覆する層間絶縁膜７３からなる。
次に、図２６（３）に示すように、上記配線層７１上に支持基板５１を張り合わせる。上記支持基板５１には、シリコン基板を用いる。もしくはガラス基板もしくは樹脂基板を用いることもできる。
次に、図２７（４）に示すように、上記シリコン基板１１〔前記図２６（１）参照〕を除去して上記酸化シリコン層１２表面を露出させる。また、ダメージ層１５が酸化シリコン層１２と上記シリコン基板１１との界面にまで形成されている場合には、上記酸化シリコン層１２表面が露出されるときに上記ダメージ層１５表面も露出される。上記シリコン基板１１の除去は、例えば、研削、研磨、エッチング等による。
次に、図２７（５）に示すように上記酸化シリコン層１２およびダメージ層１５〔前記図２７（４）参照〕の一部を除去して上記シリコン層１３表面を露出させる。このとき、ダメージ層１５の一部が上記シリコン層１３の一部にはみ出して形成されていることから、上記シリコン層１３の表面側に上記ダメージ層１５の一部が残される。上記酸化シリコン層１２およびダメージ層１５の除去は、例えばエッチングによる。
次に、図２７（６）に示すように、上記光電変換部６１に入射される光の光路上で上記シリコン層１３上にカラーフィルター層８１を形成する。さらに上記カラーフィルター層８１上に入射光を上記光電変換部６１に導く集光レンズ９１を形成する。
このようにして、積層型全開口ＣＭＯＳセンサの固体撮像装置１が形成される。
上記製造方法では、上記ダメージ層１５は、酸化シリコン層１２の受光外領域に形成される。例えば、パッド部、スクライブ、その他不活性領域上の酸化シリコン層１２に形成される。
上記固体撮像装置の製造方法の第２例では、酸化シリコン層１２に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このようなダメージ層１５を上記シリコンエピタキシャル成長層１６およびシリコン層１３中に存在する金属汚染物質が通過しやすくなるので、上記金属汚染物質が上記シリコン基板１１に拡散する。そしてシリコン基板１１中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。したがって、光電変換部６１、画素トランジスタ６３、周辺回路部を金属汚染のない上記シリコンエピタキシャル成長層１６に形成することが可能になる。
よって、ゲッタリング能力の高い本発明のＳＯＩ基板１０のシリコンエピタキシャル成長層１６に光電変換部６１が形成されるため、白点や暗電流の大幅な低減ができるので、撮像品質の高い固体撮像装置１を提供できるという利点がある。
さらに、ダメージ層１５を残すことで、ダメージ層１５を残した後の工程、例えば、カラーフィルター層の形成工程、集光レンズの形成工程、電極取り出しの開口部７５の形成工程、組み立て工程等においてゲッター効果を有する。例えば、電極取り出しの開口部７５の形成工程では、配線層７１の配線７２まで達する加工を行うので、配線７２が金属配線で形成されていると金属汚染の懸念があるが、ゲッター効果により金属汚染が防止される。
［固体撮像装置の製造方法の第３例］
次に、第４実施の形態に係る固体撮像装置の製造方法の第３例を、図２８の製造工程断面図によって説明する。
図２８（１）に示すように、例えば、前記図４によって説明したＳＯＩ基板１０（１０Ｃ）を用いる。
すなわち、シリコン基板１１上に酸化シリコン層１２（例えばＢｏｘ層ともいう。）が形成されている。上記シリコン基板１１には、例えば単結晶シリコン基板を用いる。上記酸化シリコン層１２上にはシリコン層１３が形成されている。上記シリコン層１３は、例えば、上記酸化シリコン層１２に単結晶シリコン基板を張り合わせた後、単結晶シリコン基板を薄く加工したものからなる。
また上記シリコン基板１１中にはゲッター層１４が形成されている。
上記ゲッター層１４は、炭素（Ｃ）、酸素（Ｏ）、アルゴン（Ａｒ）、シリコン（Ｓｉ）、ヘリウム（Ｈｅ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）のいずれかの元素が注入された領域からなる。例えば、上記ゲッター層１４は、上記シリコン基板１１中に炭素をイオン注入して形成された層であり、例えば５×１０13ｃｍ-2以上の炭素ドーズ量で、望ましくは５×１０14ｃｍ-2以上の炭素ドーズ量で炭素を注入して形成されている。
また上記酸化シリコン層１２には、平面レイアウト上、全域にわたって不純物注入領域からなるダメージ層１５が形成されている。
このダメージ層１５は、上記酸化シリコン層１２の厚さ方向の全域もしくは一部に形成されている。すなわち、上記ダメージ層１５は、上記酸化シリコン層１２内に形成され、上記シリコン層１３側にはみ出して形成されていない。例えば、上記シリコン層１３側に例えば１μｍ以下の膜厚の上記酸化シリコン層１２を残した状態に形成される。また、上記ダメージ層１５が上記酸化シリコン層１２内から上記酸化シリコン層１２と上記シリコン層１３の界面まで形成されることは差し支えない。その詳細は、前記図５によって説明した通りである。
また、上記ダメージ層１５は、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ａｂ）、水素（Ｈ）もしくは酸素（Ｏ）が注入された領域である。もしくは上記元素の化合物もしくはクラスターもしくは数十〜数千の分子状クラスターイオンが注入された領域である。上記元素の化合物としては、ＣＯ、ＣＨ3、ＳｉＦ、ＰＨ2等があり、上記クラスターとしては、Ｈ2、Ａｒ2、Ｐ4、Ｐ3等がある。
さらに上記シリコン層１３上には、エピタキシャル成長によって形成されたシリコン層からなるシリコンエピタキシャル成長層１６が形成されている。このシリコンエピタキシャル成長層１６の膜厚は、例えば３μｍ以上８μｍ以下に形成されている。上記シリコンエピタキシャル成長層１６の膜厚が３μｍあれば、固体撮像装置（例えばイメージセンサ）の光電変換部を形成するのに最低限必要な膜厚が確保される。また、シリコンエピタキシャル成長層１６の膜厚が８μｍあれば、固体撮像装置（例えばイメージセンサ）の長波長領域（例えば、近赤外線もしくは赤外線）に感度を有する光電変換部を形成するのに最低限必要な膜厚が確保される。
ＳＯＩ基板１０Ｃは、上記のように構成されている。
次に、図２８（２）に示すように、上記シリコンエピタキシャル成長層１６に、光電変換部６１、画素トランジスタ６３および周辺回路部（図示せず）を形成する。
次に、上記シリコンエピタキシャル成長層１６上に配線層７１を形成する。上記配線層７１は、例えば、配線７２とこの配線７２を被覆する層間絶縁膜７３からなる。
次に、図２８（３）に示すように、上記配線層７１上に支持基板５１を張り合わせる。上記支持基板５１には、シリコン基板を用いる。もしくはガラス基板もしくは樹脂基板を用いることもできる。このときの接合には、耐熱性樹脂での接着やプラズマ処理による接着を用いる。
次に、図２９（４）に示すように、上記シリコン基板１１〔前記図２８（１）参照〕を除去して上記酸化シリコン層１２表面を露出させる。また、ダメージ層１５が酸化シリコン層１２と上記シリコン基板１１との界面にまで形成されている場合には、上記酸化シリコン層１２表面が露出されるときに上記ダメージ層１５表面も露出される。上記シリコン基板１１の除去は、例えば、研削、研磨、エッチング等による。
次に、図２９（５）に示すように、上記酸化シリコン層１２およびダメージ層１５〔前記図２９（４）参照〕を除去して上記シリコン層１３表面を露出させる。上記酸化シリコン層１２およびダメージ層１５の除去は、例えばエッチングによる。
次に、図２９（６）に示すように、上記光電変換部６１に入射される光の光路上で上記シリコン層１３上にカラーフィルター層８１を形成する。さらに上記カラーフィルター層８１上に入射光を上記光電変換部６１に導く集光レンズ９１を形成する。
このようにして、積層型全開口ＣＭＯＳセンサの固体撮像装置１が形成される。
上記固体撮像装置の製造方法の第３例では、酸化シリコン層１２に不純物注入領域からなるダメージ層１５が形成されることで、酸化シリコン層１２の酸素（Ｏ）とシリコン（Ｓｉ）との結合が切られる。このようなダメージ層１５を上記シリコンエピタキシャル成長層１６およびシリコン層１３中の全域にわたって存在する金属汚染物質が通過しやすくなるので、上記金属汚染物質が上記シリコン基板１１に拡散する。そしてシリコン基板１１中に拡散した金属汚染物質は上記ゲッター層１４にトラップされることになる。したがって、光電変換部６１、画素トランジスタ６３、周辺回路部を金属汚染のない上記シリコンエピタキシャル成長層１６に形成することが可能になる。
よって、ゲッタリング能力の高い本発明のＳＯＩ基板１０Ｃに形成されたシリコンエピタキシャル成長層１６に光電変換部６１が形成されるため、白点や暗電流の大幅な低減ができるので、撮像品質の高い固体撮像装置１を提供できるという利点がある。
上記固体撮像装置の製造方法の第１例、第２例、第３例では、酸化シリコン層１２は、完全な絶縁層として用いるわけではなく、シリコン基板１１（第２基板２２）を薄膜化する時のストッパー膜として用いられる。このため、酸化シリコン層１２に第２基板２２を張り合わせる接合強度は、デバイスプロセス時に剥れ等の問題がなければ良い。よって、張り合わせ温度は低温（例えば１０００℃で２時間程度）でも良い。このように、低温での張り合わせとすることで、熱処理装置からの金属汚染を低減する意味においても望ましい。
また、上記固体撮像装置の製造方法の第２例では、シリコン層１３の表面にダメージ層１５の一部が残されている。このようにダメージ層１５を残すには、前記図２（２）、（４）、（９）によって説明した酸化シリコン層１２とダメージ層１５との関係となる構成を用いる。
このようにダメージ層１５がシリコン層１３表面に残されることにより、その後の工程でのプロセス汚染（組立工程を含む）に対して有効なゲッターシンクとして機能することが期待できる。
また、デバイス構造によっては、シリコン層１３表面にダメージ層１５を残さない方が良い場合（例えば、第３例のように、ダメージ層１５を形成する際のイオン注入でのダメージで、クラックが入いる可能性がある場合、またデバイス特性が長期信頼性で変動するような場合）もある。このため、ダメージ層１５を残さない（固体撮像装置の製造方法の第１例、第３例）か、残す（固体撮像装置の製造方法の第２例）か、を適宜選択すれば良い。
また、シリコン基板１１（第２基板２２）を研削と選択エッチにて薄膜する際に、ダメージ層１５が、酸化シリコン層１２の深さ方向全てにあると、選択エッチ時の選択比が十分にとれない場合がある。したがって、ダメージ層１５と酸化シリコン層１２の位置関係を前記図２、図５から適切に選択することが望ましい。例えば、図２（５）、（６）、（９）、図５（３）、（４）によって説明した酸化シリコン層１２とダメージ層１５との関係となる構成を用いる。これらの場合には、シリコン基板１１（第２基板２２）側から選択エッチした場合、シリコン（Ｓｉ）と酸化シリコン（ＳｉＯ2）界面のみなので十分な選択比が取れることが期待できる。
また、上記酸化シリコン層１２を除去する工程の後、上記シリコン層１３を研磨やエッチングによって除去して、シリコンエピタキシャル成長層１６を露出させることで、光電変換部６１の全てをシリコンエピタキシャル成長層１６に形成しても良い。
また、上記ゲッター層１４としては、前記説明したものに限定されず、例えば、シリコン基板に炭素やアルゴンをドープした結晶や、いわゆる、イントリンシックゲッタリング（ＩＧ：Intrinsic Gettering）を施した基板を用いても良い。
＜５．第５の実施の形態＞
［撮像装置の構成の一例］
次に、本発明の第５の実施の形態に係る撮像装置の一例を、図３０のブロック図によって説明する。この撮像装置には、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等がある。
図３０に示すように、撮像装置１００は、撮像部１０１に固体撮像装置１１０を備えている。この撮像部１０１の集光側には像を結像させる集光光学部１０２が備えられ、また、撮像部１０１には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部１０３が接続されている。また上記信号処理部によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような撮像装置１００において、上記固体撮像装置には、本発明の固体撮像装置１を用いることができる。
上記撮像装置１００では、本発明の固体撮像装置１を用いることから、白点を低減できる固体撮像装置を用いているので、高品位な映像を記録できるという利点があるという利点がある。
なお、上記撮像装置１００は、上記構成に限定されることはなく、固体撮像装置を用いる撮像装置であれば如何なる構成のものにも適用することができる。
上記撮像装置１００はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
また、「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
１…固体撮像装置、１０…ＳＯＩ基板、１１…シリコン基板、１２…酸化シリコン層、１３…シリコン層、１４…ゲッター層、１５…ダメージ層

Claims (20)

  1. シリコン基板と、
    前記シリコン基板上に形成された酸化シリコン層と、
    前記酸化シリコン層上に形成されたシリコン層と、
    前記シリコン基板中に形成されたゲッター層と、
    前記酸化シリコン層に形成された不純物注入領域からなるダメージ層を備えた
    ＳＯＩ基板。
  2. 前記ダメージ層は、前記酸化シリコン層の面内の少なくとも一部にかつ前記酸化シリコン層の厚さ方向の全域に形成されている
    請求項１記載のＳＯＩ基板。
  3. 前記ダメージ層は、前記酸化シリコン層の面内の全域にわたってかつ前記酸化シリコン層の厚さ方向の少なくとも一部に形成されている
    請求項１記載のＳＯＩ基板。
  4. 前記ダメージ層は、前記シリコン基板の全面にわたってかつ前記酸化シリコン膜側の前記シリコン基板の厚さ方向の一部にも形成されている
    請求項３記載のＳＯＩ基板。
  5. 前記ダメージ層は、炭素、シリコン、ゲルマニウム、スズ、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ホウ素、アルミニウム、ガリウム、インジウム、窒素、リン、ヒ素、アンチモン、水素もしくは酸素が注入された領域であり、または前記元素の化合物もしくは前記元素のクラスターが注入された領域である
    請求項１ないし請求項４のうちの１項に記載のＳＯＩ基板。
  6. 前記ダメージ層は、前記シリコン層中の金属不純物を捕獲するゲッタリング能力を有する
    請求項１ないし請求項５のうちの１項に記載のＳＯＩ基板。
  7. 前記ゲッター層は、炭素、酸素、アルゴン、シリコン、ヘリウム、リン、ヒ素、アンチモン、ホウ素のいずれかの元素が注入された領域からなる
    請求項１ないし請求項６のうちの１項に記載のＳＯＩ基板。
  8. 前記シリコン層上にシリコンエピタキシャル成長層が形成されている
    請求項１ないし請求項７のうちの１項に記載のＳＯＩ基板。
  9. シリコン基板と、前記シリコン基板上に形成された酸化シリコン層と、前記酸化シリコン層上に形成されたシリコン層と、前記シリコン基板中に形成されたゲッター層を有するＳＯＩ基板を用意し、
    前記ＳＯＩ基板の表面に酸化膜を形成する工程と、
    前記ＳＯＩ基板の前記シリコン層側の表面より不純物を注入して前記酸化シリコン層または前記酸化シリコン層と前記シリコン基板の前記酸化シリコン層側に不純物注入領域からなるダメージ層を形成する工程と、
    前記酸化膜を除去する工程を備えた
    ＳＯＩ基板の製造方法。
  10. 前記酸化膜を除去した後に、前記シリコン層上にシリコンエピタキシャル成長層を形成する
    請求項９記載のＳＯＩ基板の製造方法。
  11. シリコン基板からなる第１基板の表面に酸化シリコン層を形成する工程と、
    前記第１基板に水素もしくは希ガス元素をイオン注入してスプリット層を形成する工程と、
    前記酸化シリコン層に不純物を注入して不純物注入領域からなるダメージ層を形成する工程と、
    内部のゲッター層が形成された第２基板を用意する工程と、
    前記ダメージ層が形成されている側の前記酸化シリコン層表面と前記第２基板を張り合わせる工程と、
    前記スプリット層で前記第１基板を剥離する工程と、
    前記第２基板側に残された前記第１基板からなるシリコン層表面を研磨する工程を備えた
    ＳＯＩ基板の製造方法。
  12. 前記シリコン層表面を研磨した後に、前記シリコン層上にシリコンエピタキシャル成長層を形成する
    請求項１１記載のＳＯＩ基板の製造方法。
  13. シリコン基板からなる第１基板の表面に第１酸化シリコン層を形成する工程と、
    前記第１基板に水素もしくは希ガス元素をイオン注入してスプリット層を形成する工程と、
    第２基板の表面に第２酸化シリコン層を形成する工程と、
    第２基板の内部にゲッター層を形成する工程と、
    前記第２酸化シリコン層または前記第２酸化シリコン層と前記第２基板の前記第２酸化シリコン層側に不純物を注入して不純物注入領域からなるダメージ層を形成する工程と、
    前記ダメージ層が形成されている側の前記第２酸化シリコン層表面と前記第１酸化シリコン層表面を張り合わせる工程と、
    前記スプリット層で前記第１基板を剥離する工程と、
    露出している前記第１酸化シリコン層および前記第２酸化シリコン層を除去する工程と、
    前記第２基板側に残された前記第１基板からなるシリコン層表面を研磨する工程を備えた
    ＳＯＩ基板の製造方法。
  14. 前記シリコン膜表面を研磨した後に、前記シリコン層上にシリコンエピタキシャル成長層を形成する
    請求項１３記載のＳＯＩ基板の製造方法。
  15. シリコン基板の内部にゲッター層を形成する工程と、
    前記シリコン基板上に第１シリコンエピタキシャル成長層を形成する工程と、
    前記シリコン基板と前記第１シリコンエピタキシャル成長層の表面に酸化膜を形成する工程と、
    前記第１シリコンエピタキシャル成長層中に酸化シリコン層を形成する工程と、
    前記酸化シリコン層または前記酸化シリコン層と前記シリコン基板側の前記第１シリコンエピタキシャル成長層の前記酸化シリコン層側に不純物を注入して不純物注入領域からなるダメージ層を形成する工程と、
    露出している前記酸化膜を除去する工程を備えた
    ＳＯＩ基板の製造方法。
  16. 前記第１シリコンエピタキシャル成長層上に第２シリコンエピタキシャル成長層を形成する工程を備えた
    請求項１５記載のＳＯＩ基板の製造方法。
  17. 光電変換部、画素トランジスタおよび周辺回路部が形成されたシリコン層と、
    前記光電変換部に入射される光の光路上で前記シリコン層上に形成されたカラーフィルター層と、
    前記カラーフィルター層上に形成されていて入射光を前記光電変換部に導く集光レンズと、
    前記シリコン層の光入射側とは反対側の面に形成されていて、複数層の配線とその配線を被覆する層間絶縁膜とからなる配線層と、
    前記配線層に形成された支持基板と、
    前記光電変換部に入射される光の入射側で、前記光電変換部に入射される光の入射領域を除く前記シリコン層の表面に形成された不純物注入領域からなるダメージ層と、
    前記シリコン層側から前記配線層の配線に達する開口部を有する
    固体撮像装置。
  18. シリコン基板と、
    前記シリコン基板上に形成された酸化シリコン層と、
    前記酸化シリコン層上に形成されたシリコン層と、
    前記シリコン基板中に形成されたゲッター層と、
    前記酸化シリコン層に形成された不純物注入領域からなるダメージ層を備えたＳＯＩ基板を用い、
    前記シリコン層に光電変換部、画素トランジスタおよび周辺回路部を形成する工程と、
    前記シリコン層上に配線層を形成する工程と、
    前記配線層上に支持基板を張り合わせる工程と、
    前記シリコン基板および前記酸化シリコン層を除去して前記シリコン層表面を露出させる工程と、
    前記光電変換部に入射される光の光路上で前記シリコン層上にカラーフィルター層を形成する工程と、
    前記カラーフィルター層上に入射光を前記光電変換部に導く集光レンズを形成する工程を有する
    固体撮像装置の製造方法。
  19. 前記ＳＯＩ基板は、前記酸化シリコン層側の前記シリコン層にも前記不純物注入領域からなるダメージ層が形成されたものを用い、
    前記シリコン基板および前記酸化シリコン層を除去して前記シリコン層表面を露出させる際に、前記シリコン基板および前記酸化シリコン層を除去して前記シリコン層表面に前記不純物注入領域の一部を残す
    請求項１８記載の固体撮像装置の製造方法。
  20. 入射光を集光する集光光学部と、
    前記集光光学部で集光した光を受光して光電変換する固体撮像装置を有する撮像部と、
    前記固体撮像装置で光電変換された信号を処理する信号処理部を有し、
    前記固体撮像装置は、
    光電変換部、画素トランジスタおよび周辺回路部が形成されたシリコン層と、
    前記光電変換部に入射される光の光路上で前記シリコン層上に形成されたカラーフィルター層と、
    前記カラーフィルター層上に形成されていて入射光を前記光電変換部に導く集光レンズと、
    前記シリコン層の光入射側とは反対側の面に形成された配線層と、
    前記配線層に形成された支持基板と、
    前記光電変換部に入射される光の入射側で、前記光電変換部に入射される光の入射領域を除く前記シリコン層の表面に形成された不純物注入領域からなるダメージ層と、
    前記シリコン層側から前記配線層の配線に達する電極取り出しの開口部を有する
    撮像装置。
JP2009062397A 2008-10-10 2009-03-16 Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 Abandoned JP2010114409A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009062397A JP2010114409A (ja) 2008-10-10 2009-03-16 Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
TW098131056A TW201021097A (en) 2008-10-10 2009-09-15 SOI substrate and method for producing same, solid-state image pickup device and method for producing same, and image pickup apparatus
KR1020090092317A KR20100040673A (ko) 2008-10-10 2009-09-29 Ｓｏｉ 기판과 그 제조 방법, 고체 촬상 장치와 그 제조 방법, 및 촬상 장치
US12/574,016 US8101999B2 (en) 2008-10-10 2009-10-06 SOI substrate and method for producing the same, solid-state image pickup device and method for producing the same, and image pickup apparatus
CN2009102046761A CN101728311B (zh) 2008-10-10 2009-10-10 Soi衬底与固态图像拾取器件及制造方法及图像拾取设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008263559 2008-10-10
JP2009062397A JP2010114409A (ja) 2008-10-10 2009-03-16 Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置

Publications (1)

Publication Number Publication Date
JP2010114409A true JP2010114409A (ja) 2010-05-20

Family

ID=42098106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009062397A Abandoned JP2010114409A (ja) 2008-10-10 2009-03-16 Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置

Country Status (5)

Country Link
US (1) US8101999B2 (ja)
JP (1) JP2010114409A (ja)
KR (1) KR20100040673A (ja)
CN (1) CN101728311B (ja)
TW (1) TW201021097A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064778A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2012076980A (ja) * 2010-10-06 2012-04-19 Sumco Corp シリコンウェーハの製造方法
JP2012175078A (ja) * 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2013201275A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置およびその製造方法、基板
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
JP2014099450A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099456A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099451A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099457A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015050424A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017526190A (ja) * 2014-09-04 2017-09-07 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率シリコンオンインシュレータ基板の製造方法
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP2017175143A (ja) * 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) * 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) * 2017-05-11 2017-10-05 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US10340400B2 (en) 2016-12-08 2019-07-02 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing the same, and camera
WO2019130653A1 (ja) * 2017-12-26 2019-07-04 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP2019153647A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP2019153648A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8192805B2 (en) * 2007-09-27 2012-06-05 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
US7981483B2 (en) * 2007-09-27 2011-07-19 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
JP5546222B2 (ja) * 2009-12-04 2014-07-09 キヤノン株式会社 固体撮像装置及び製造方法
JP2011134836A (ja) * 2009-12-24 2011-07-07 Toshiba Corp 裏面照射型撮像素子の製造方法
US9461169B2 (en) * 2010-05-28 2016-10-04 Globalfoundries Inc. Device and method for fabricating thin semiconductor channel and buried strain memorization layer
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
CN102064182B (zh) * 2010-12-07 2012-02-01 中国电子科技集团公司第四十四研究所 降低传感器暗电流的ccd制作方法
KR101745638B1 (ko) * 2011-01-12 2017-06-09 삼성전자 주식회사 광대역 갭 물질층 기반의 포토 다이오드 소자, 및 그 포토 다이오드 소자를 포함하는, 후면 조명 씨모스 이미지 센서 및 태양 전지
US8664746B2 (en) * 2011-09-20 2014-03-04 Stmicroelectronics Pte. Ltd. Gettering method for dielectrically isolated devices
CN103367371B (zh) * 2012-03-31 2015-12-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP6032963B2 (ja) * 2012-06-20 2016-11-30 キヤノン株式会社 Ｓｏｉ基板、ｓｏｉ基板の製造方法および半導体装置の製造方法
CN102938410B (zh) * 2012-12-03 2017-06-23 上海集成电路研发中心有限公司 一种cmos图像传感器制造方法
JP2014143376A (ja) * 2013-01-25 2014-08-07 Sony Corp 半導体装置及び半導体装置の製造方法
US9647094B2 (en) 2013-08-02 2017-05-09 University Of Kentucky Research Foundation Method of manufacturing a semiconductor heteroepitaxy structure
CN103779372A (zh) * 2014-02-10 2014-05-07 中国电子科技集团公司第四十四研究所 基于非本征吸杂技术的ccd制作工艺
CN103839957A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 Coms图像传感器及其制作方法
US9984917B2 (en) * 2014-05-21 2018-05-29 Infineon Technologies Ag Semiconductor device with an interconnect and a method for manufacturing thereof
JP6137165B2 (ja) * 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
US10686902B2 (en) 2016-05-23 2020-06-16 Twilio Inc. System and method for a multi-channel notification service
CN106128945A (zh) * 2016-07-18 2016-11-16 上海集成电路研发中心有限公司 一种离子注入方法
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
CN106504978A (zh) * 2016-10-17 2017-03-15 上海华力微电子有限公司 一种用于提高衬底金属捕获能力的cis硅片处理方法
US10522367B2 (en) * 2017-03-06 2019-12-31 Qualcomm Incorporated Gettering layer formation and substrate
CN107500244A (zh) * 2017-08-15 2017-12-22 河北美泰电子科技有限公司 Mems流量传感器的制造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法
US11232974B2 (en) * 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
FR3091000B1 (fr) 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
US5245203A (en) * 1988-06-06 1993-09-14 Canon Kabushiki Kaisha Photoelectric converter with plural regions
KR930007096B1 (ko) * 1988-12-08 1993-07-29 후지쓰 가부시끼가이샤 세미콘덕터-온-인슐레이터(semiconductor-on-insulator)구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
JP2566087B2 (ja) * 1992-01-27 1996-12-25 株式会社東芝 有色マイクロレンズアレイ及びその製造方法
JP2908150B2 (ja) * 1992-11-27 1999-06-21 日本電気株式会社 Ｓｏｉ基板構造及びその製造方法
JPH07115184A (ja) * 1993-08-24 1995-05-02 Canon Inc 積層型固体撮像装置及びその製造方法
DE4333661C1 (de) * 1993-10-01 1995-02-16 Daimler Benz Ag Halbleiterbauelement mit hoher Durchbruchsspannung
JP2806277B2 (ja) * 1994-10-13 1998-09-30 日本電気株式会社 半導体装置及びその製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US5646053A (en) * 1995-12-20 1997-07-08 International Business Machines Corporation Method and structure for front-side gettering of silicon-on-insulator substrates
JP2743904B2 (ja) * 1996-02-16 1998-04-28 日本電気株式会社 半導体基板およびこれを用いた半導体装置の製造方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP3165071B2 (ja) * 1997-05-09 2001-05-14 日本電気株式会社 半導体基板及びその製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3495889B2 (ja) * 1997-10-03 2004-02-09 シャープ株式会社 半導体記憶素子
US6376337B1 (en) * 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
US6120597A (en) * 1998-02-17 2000-09-19 The Trustees Of Columbia University In The City Of New York Crystal ion-slicing of single-crystal films
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
DE19821999A1 (de) * 1998-05-15 1999-11-18 Siemens Ag SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
EP1939932A1 (en) * 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
JP2002231951A (ja) * 2001-01-29 2002-08-16 Sony Corp 半導体装置およびその製造方法
US6503783B1 (en) * 2000-08-31 2003-01-07 Micron Technology, Inc. SOI CMOS device with reduced DIBL
JP3719380B2 (ja) * 2000-10-13 2005-11-24 セイコーエプソン株式会社 半導体装置の製造方法
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP2002184960A (ja) * 2000-12-18 2002-06-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US6376336B1 (en) * 2001-02-01 2002-04-23 Advanced Micro Devices, Inc. Frontside SOI gettering with phosphorus doping
KR100396890B1 (ko) * 2001-03-09 2003-09-03 삼성전자주식회사 고체 촬상 소자의 제조방법
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
US6509613B1 (en) * 2001-05-04 2003-01-21 Advanced Micro Devices, Inc. Self-aligned floating body control for SOI device through leakage enhanced buried oxide
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US20030027406A1 (en) * 2001-08-01 2003-02-06 Malone Farris D. Gettering of SOI wafers without regions of heavy doping
US6998353B2 (en) * 2001-11-05 2006-02-14 Ibis Technology Corporation Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法
JP4012411B2 (ja) * 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7494901B2 (en) * 2002-04-05 2009-02-24 Microng Technology, Inc. Methods of forming semiconductor-on-insulator constructions
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP4109531B2 (ja) * 2002-10-25 2008-07-02 松下電器産業株式会社 半導体装置及びその製造方法
JP4289913B2 (ja) * 2003-03-12 2009-07-01 キヤノン株式会社 放射線検出装置及びその製造方法
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
JPWO2005022610A1 (ja) * 2003-09-01 2007-11-01 株式会社Sumco 貼り合わせウェーハの製造方法
EP1667209B1 (en) * 2003-09-08 2012-05-09 SUMCO Corporation Method for manufacturing soi wafer
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
KR100513310B1 (ko) * 2003-12-19 2005-09-07 삼성전자주식회사 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법
US6872640B1 (en) * 2004-03-16 2005-03-29 Micron Technology, Inc. SOI CMOS device with reduced DIBL
JP4211696B2 (ja) * 2004-06-30 2009-01-21 ソニー株式会社 固体撮像装置の製造方法
US7453109B2 (en) * 2004-09-03 2008-11-18 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
JP5113999B2 (ja) * 2004-09-28 2013-01-09 シャープ株式会社 水素イオン注入剥離方法
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US7193294B2 (en) * 2004-12-03 2007-03-20 Toshiba Ceramics Co., Ltd. Semiconductor substrate comprising a support substrate which comprises a gettering site
JP4806197B2 (ja) * 2005-01-17 2011-11-02 パナソニック株式会社 固体撮像装置
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US7537989B2 (en) * 2005-11-18 2009-05-26 Sumco Corporation Method for manufacturing SOI substrate
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP5183958B2 (ja) 2006-04-24 2013-04-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法
KR100825808B1 (ko) * 2007-02-26 2008-04-29 삼성전자주식회사 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
US7879638B2 (en) * 2007-03-02 2011-02-01 Aptina Imaging Corporation Backside illuminated imager and method of fabricating the same
JP5108369B2 (ja) * 2007-05-07 2012-12-26 富士フイルム株式会社 撮像素子の製造方法及び撮像素子の駆動方法
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW200913238A (en) * 2007-06-04 2009-03-16 Sony Corp Optical member, solid state imaging apparatus, and manufacturing method
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP5159192B2 (ja) * 2007-07-06 2013-03-06 株式会社東芝 半導体装置の製造方法
US7955950B2 (en) * 2007-10-18 2011-06-07 International Business Machines Corporation Semiconductor-on-insulator substrate with a diffusion barrier
US20100038686A1 (en) * 2008-08-14 2010-02-18 Advanced Micro Devices, Inc. Soi substrates and devices on soi substrates having a silicon nitride diffusion inhibition layer and methods for fabricating

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064778A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2012076980A (ja) * 2010-10-06 2012-04-19 Sumco Corp シリコンウェーハの製造方法
JP2012175078A (ja) * 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US9847370B2 (en) 2011-05-13 2017-12-19 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US9496139B2 (en) 2011-05-13 2016-11-15 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
JP5673811B2 (ja) * 2011-05-13 2015-02-18 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2013201275A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置およびその製造方法、基板
US9379239B2 (en) 2012-11-07 2016-06-28 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US10553550B2 (en) 2012-11-07 2020-02-04 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
US9537005B2 (en) 2012-11-07 2017-01-03 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
JP2014099456A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099457A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099451A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099450A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015050424A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2017526190A (ja) * 2014-09-04 2017-09-07 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率シリコンオンインシュレータ基板の製造方法
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
US10340400B2 (en) 2016-12-08 2019-07-02 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing the same, and camera
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) * 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) * 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) * 2017-05-11 2017-10-05 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2019130653A1 (ja) * 2017-12-26 2019-07-04 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP2019117832A (ja) * 2017-12-26 2019-07-18 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
US11245014B2 (en) 2017-12-26 2022-02-08 Sumco Corporation Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state imaging device
JP2019153647A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP2019153648A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
KR20100040673A (ko) 2010-04-20
CN101728311B (zh) 2012-09-05
US8101999B2 (en) 2012-01-24
TW201021097A (en) 2010-06-01
US20100090303A1 (en) 2010-04-15
CN101728311A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
JP2010114409A (ja) Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP4211696B2 (ja) 固体撮像装置の製造方法
JP5453832B2 (ja) 固体撮像装置および撮像装置
JP5347520B2 (ja) 固体撮像装置の製造方法
TWI508271B (zh) 固態影像拾取裝置及其製造方法
TW200828579A (en) Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device
JP2014116472A (ja) 固体撮像装置およびその製造方法
TWI431765B (zh) 固態影像拾取裝置及其製造方法、影像拾取裝置、半導體裝置及其製造方法、及半導體基板
JP4610586B2 (ja) 半導体素子の製造方法
JP5481419B2 (ja) 半導体装置の製造方法
US11817469B2 (en) Light absorbing layer to enhance P-type diffusion for DTI in image sensors
JP2011014673A (ja) Ｓｏｉ基板とその製造方法およびそれを用いた固体撮像装置の製造方法
JP2008294479A (ja) 固体撮像装置
US7387952B2 (en) Semiconductor substrate for solid-state image pickup device and producing method therefor
JP2010103318A (ja) 半導体基板およびその製造方法、固体撮像素子
CN114388536A (zh) 图像传感器形成方法及图像传感器
JP2004047985A (ja) 固体撮像装置
CN214542237U (zh) 图像传感器
JP2009164600A (ja) イメージセンサ及びその製造方法
JP2008103605A (ja) エピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法
JP2002190587A (ja) 固体撮像装置の製造方法
JP2022075793A (ja) 半導体装置及び半導体装置の製造方法
CN115528055A (zh) Cmos图像传感器及其制备方法
JP2010067735A (ja) 固体撮像装置の製造方法および固体撮像装置の基板の製造方法
KR20110067444A (ko) 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120301

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130426