JP3352340B2 - 半導体基体とその製造方法 - Google Patents

半導体基体とその製造方法

Info

Publication number
JP3352340B2
JP3352340B2 JP26438696A JP26438696A JP3352340B2 JP 3352340 B2 JP3352340 B2 JP 3352340B2 JP 26438696 A JP26438696 A JP 26438696A JP 26438696 A JP26438696 A JP 26438696A JP 3352340 B2 JP3352340 B2 JP 3352340B2
Authority
JP
Japan
Prior art keywords
porous
substrate
layer
porous silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26438696A
Other languages
English (en)
Other versions
JPH09162090A (ja
Inventor
信彦 佐藤
清文 坂口
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26438696A priority Critical patent/JP3352340B2/ja
Priority to CN96121054A priority patent/CN1132223C/zh
Priority to TW085112209A priority patent/TW330307B/zh
Priority to KR1019960044046A priority patent/KR100291501B1/ko
Priority to DE69631233T priority patent/DE69631233T2/de
Priority to US08/729,722 priority patent/US5854123A/en
Priority to CA002187269A priority patent/CA2187269C/en
Priority to EP96307306A priority patent/EP0767486B1/en
Priority to SG1996010806A priority patent/SG63669A1/en
Publication of JPH09162090A publication Critical patent/JPH09162090A/ja
Priority to US09/212,432 priority patent/US6246068B1/en
Priority to KR1020000060595A priority patent/KR100348514B1/ko
Priority to US09/734,667 priority patent/US20010019153A1/en
Priority to US10/085,046 priority patent/US20030087503A1/en
Application granted granted Critical
Publication of JP3352340B2 publication Critical patent/JP3352340B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基体とその
作製方法に関する。更に詳しくは、誘電体分離あるい
は、絶縁物上の単結晶半導体、Ｓｉ基体上の単結晶化合
物半導体の作製方法、さらに単結晶半導体層に作成され
る電子デバイス、集積回路に適する半導体基体の作製方
法に関する。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、Ｓｉ オン インシュレーター（ＳＯＩ）技術とし
て広く知られ、通常のＳｉ集積回路を作製するバルクＳ
ｉ基体では到達しえない数々の優位点をＳＯＩ技術を利
用したデバイスが有することから多くの研究が成されて
きている。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。これらは例えば以下の文献に詳
しい。Special Issue: "Single-crystal silicon on no
n-single-crystal insulators"; edited by G.W.Culle
n, Journal of Crystal Growth, volume 63, no 3, pp
429〜590 (1983).
【０００３】さらに、ここ数年においては、ＳＯＩが、
ＭＯＳＦＥＴの高速化、低消費電力化を実現する基体と
して多くの報告がなされている（IEEE SOI conference
1994）。また、ＳＯＩ構造を用いると素子の下部に絶縁
層があるので、バルクＳｉウエハ上に素子を形成する場
合と比べて、素子分離プロセスが単純化できる結果、デ
バイスプロセス工程が短縮される。すなわち、高性能化
と合わせて、バルクＳｉ上のＭＯＳＦＥＴ、ＩＣに比べ
て、ウエハコスト、プロセスコストのトータルでの低価
格化が期待されている。
【０００４】なかでも完全空乏型ＭＯＳＦＥＴは駆動力
の向上による高速化、低消費電力化が期待されている。
ＭＯＳＦＥＴの閾値電圧（Ｖｔｈ）は一般的にはチャネ
ル部の不純物濃度により決定されるが、ＳＯＩを用いた
完全空乏型（ＦＤ；Fully Depleted）ＭＯＳＦＥＴの場
合には空乏層厚がＳＯＩの膜厚の影響も受けることにな
る。したがって、大規模集積回路を歩留まりよく作製す
るためには、ＳＯＩ膜厚の均一性が強く望まれていた。
【０００５】一方で、化合物半導体上のデバイスはＳｉ
では得られない高い性能、たとえば、高速、発光などを
持っている。現在は、これらのデバイスはほとんどＧａ
Ａｓ等の化合物半導体基体上にエピタキシャル成長をし
てその中に作り込まれている。
【０００６】しかし、化合物半導体基体は、高価で、機
械的強度が低く、大面積ウエハは作製が困難などの問題
点がある。このようなことから、安価で、機械的強度も
高く、大面積ウエハが作製できるＳｉウエハ上に、化合
物半導体をヘテロエピタキシャル成長させる試みがなさ
れている。
【０００７】ＳＯＩの話に戻ると、ＳＯＩ基体の形成に
関する研究は１９７０年代頃から盛んであった。初期に
は、絶縁物であるサファイア基体の上に単結晶Ｓｉをヘ
テロエピタキシャル成長する方法（ＳＯＳ：Sapphire o
n Silicon ）や、多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法（ＦＩＰＯＳ：FullyIso
lation by Porous Oxidized Silicon）、酸素イオン注
入法がよく研究された。
【０００８】ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基体表面
にＮ型Ｓｉ層をプロトンイオン注入、（イマイ他, J.Cr
ystal Growth,vol 63, 547(1983) ), もしくは、エピタ
キシャル成長とパタ−ニングによって島状に形成し、表
面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によ
りＰ型Ｓｉ基体のみを多孔質化したのち、増速酸化によ
りＮ型Ｓｉ島を誘電体分離する方法である。本方法で
は、分離されているＳｉ領域は、デバイス工程のまえに
決定されており、デバイス設計の自由度を制限する場合
があるという問題点がある。
【０００９】酸素イオン注入法は、K. Izumiによって始
めて報告されたSIMOX と呼ばれる方法である。Ｓｉウエ
ハに酸素イオンを1017〜1018 /cm2 程度注入したのち、
アルゴン・酸素雰囲気中で１３２０℃程度の高温でアニ
ールする。その結果、イオン注入の投影飛程（Ｒｐ）に
相当する深さを中心に注入された酸素イオンがＳｉと結
合して酸化Ｓｉ層が形成される。その際、酸化Ｓｉ層の
上部の酸素イオン注入によりアモルファス化したＳｉ層
も再結晶化して、単結晶Ｓｉ層となる。表面のＳｉ層中
に含まれる欠陥は従来105/cm2 と多かったが、酸素の打
ち込み量を4×1017/cm2付近にすることで、 102 /cm2
まで低減することに成功している。しかしながら、酸化
Ｓｉ層の膜質、表面Ｓｉ層の結晶性等を維持できるよう
な注入エネルギー、注入量の範囲が狭いために、表面Ｓ
ｉ層、埋め込み酸化Ｓｉ層（BOX;Burried Oxide )の膜
厚は特定の値に制限されていた。所望の膜厚の表面Ｓｉ
層を得るためには、犠牲酸化、ないしは、エピタキシャ
ル成長することが必要であった。その場合、膜厚の分布
には、これらプロセスによる劣化分が重畳される結果、
膜厚均一性が劣化するという問題点がある。
【００１０】また、ＢＯＸ層にはパイプと呼ばれる酸化
Ｓｉの形成不良領域が存在することが報告されている。
この原因のひとつとしては、注入時のダスト等の異物が
考えられている。パイプの存在する部分では活性層と支
持基体の間のリークによりデバイス特性の劣化が生じて
しまう。
【００１１】また、ＳＩＭＯＸのイオン注入は、通常の
半導体プロセスで使用するイオン注入と比べ注入量が多
いため、専用の装置が開発されてもなお、注入時間は長
い。イオン注入は所定の電流量のイオンビームをラスタ
ースキャンして、あるいは、ビームを拡げて行われるた
め、ウエハの大面積化に伴い、注入時間の増大が想定さ
れる。また、大面積ウエハの高温熱処理では、ウエハ内
の温度分布によるスリップの発生などの問題がよりシビ
アになることが指摘されている。ＳＩＭＯＸでは１３２
０℃というＳｉ半導体プロセスでは通常使用しない高温
での熱処理が必須であることから、装置開発を含めて、
この問題の重要性がさらに大きくなることが懸念されて
いる。
【００１２】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基体を、熱酸化した別の
Ｓｉ単結晶基体に、熱処理又は接着剤を用いて張り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのＳｉ単
結晶基体をミクロンオ−ダ−かそれ以下に薄膜化する必
要がある。この薄膜化には以下のように３種類の方法が
ある。 １．研磨による薄膜化 ２．局所プラズマエッチングによる薄膜化 ３．選択エッチングによる薄膜化
【００１３】１の研磨では均一に薄膜化することが困難
である。特にサブミクロンの薄膜化は、ばらつきが数十
％にもなってしまい、この均一化は大きな問題となって
いる。さらにウエハの大口径化が進めばその困難度は増
すばかりである。
【００１４】２の方法は、あらかじめ１の方法で１〜３
μｍ程度まで１の研磨による方法で薄膜化したのち、膜
厚分布を全面で多点測定する。このあとこの膜厚分布に
もとづいて、直径数ｍｍのＳＦ６などを用いたプラズマ
をスキャンさせることにより膜厚分布を補正しながらエ
ッチングして、所望の膜厚まで薄膜化する。この方法で
は膜厚分布を±１０ｎｍ程度にできることが報告されて
いる。しかし、プラズマエッチングの際に基体上異物
（パーティクル）があるとこの異物がエッチングマスク
となるために基体上に突起が形成されてしまう。
【００１５】エッチング直後には表面が荒れているため
に、プラズマエッチング終了後にタッチポリッシングが
必要であるが、ポリッシング量の制御は時間管理によっ
て行われるので、最終膜厚の制御、および、ポリッシン
グによる膜厚分布の劣化が指摘されている。さらに研磨
ではコロイダルシリカ等の研磨剤が直接に活性層になる
表面を擦るので、研磨による破砕層の形成、加工歪みの
導入も懸念されている。さらにウエハが大面積化された
場合にはウエハ面積の増大に比例して、プラズマエッチ
ング時間が増大するため、スループットの著しい低下も
懸念される。
【００１６】３の方法は、あらかじめ薄膜化する基体に
選択エッチング可能な膜構成をつくり込んでおく方法で
ある。例えば、ｐ−基体上にボロンを1019/cm3以上の濃
度に含んだp+−Siの薄層とｐ−Ｓｉの薄層をエピタキシ
ャル成長などの方法で積層し、第１の基体とする。これ
を酸化膜等の絶縁層を介して、第２の基体と貼り合わせ
たのち、第１の基体の裏面を、研削、研磨で予め薄くし
ておく。その後、ｐ−層の選択エッチングで、ｐ＋層を
露出、さらにｐ＋層の選択エッチングでｐ−層を露出さ
せ、ＳＯＩ構造を完成させるものである。、この方法は
Maszara の報告に詳しい。
【００１７】選択エッチングは均一な薄膜化に有効とさ
れているが、 ・せいぜい１０2 と選択比が十分でない ・エッチング後の表面性が悪いため、エッチング後にタ
ッチポリッシュが必要。しかし、その結果、膜厚が減少
するとともに、膜厚均一性も劣化しやすい。特にポリッ
シングは時間によって研磨量を管理するが、研磨速度の
ばらつきが大きいため、研磨量の制御が困難。したがっ
て、100 ｎｍというような極薄ＳＯＩ層の形成におい
て、特に問題となる ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い ・被貼り合わせ面の表面性も通常のＳｉウエハより劣る
等の問題点がある（C.Harendt,et.al.,J.Elect.Mater.V
ol.20,267(1991) 、H.Baumgart,et.al.,Extended Abstr
act of ECS 1st International Symposium of Wafer Bo
nding,pp-733(1991)、C.E.Hunt,Extended Abstract of
ECS 1st International Symposium of Wafer Bonding,p
p-696(1991) ）。また、選択エッチングの選択性はボロ
ン等の不純物の濃度差とその深さ方向プロファイルの急
峻性に大きく依存している。したがって、貼り合わせ強
度を高めるための高温のボンディングアニールや結晶性
を向上させるために高温のエピタキシャル成長を行った
りすると、不純物濃度の深さ方向分布が拡がり、エッチ
ングの選択性が劣化してしまう。すなわち、エッチング
の選択比の向上の結晶性は貼り合わせ強度の向上の両立
は困難であった。
【００１８】
【発明が解決しようとする課題】最近、米原らはかかる
問題点を考慮し、膜厚均一性や結晶性に優れ、バッチ処
理が可能な貼り合わせＳＯＩを報告した。これについ
て、図６を用いて概要を説明する。この方法は、Ｓｉ基
体上６１に形成された多孔質層６２を選択エッチングの
材料として用いる（図６（ａ））。多孔質層６２の上に
非多孔質単結晶Ｓｉ層６３をエピタキシャル成長（図６
（ｂ））させた後、酸化Ｓｉ層を介して支持基体６４と
貼り合わせる（図６（ｃ））。Ｓｉ基体６１を裏面より
研削等の方法で薄層化し、基体全面において多孔質Ｓｉ
６２を露出させる（図６（ｄ））。露出させた多孔質Ｓ
ｉ６２はＫＯＨ、ＨＦ＋Ｈ2Ｏ2などの選択エッチング液
によりエッチングして除去する（図６（ｄ））。このと
き、多孔質ＳｉのバルクＳｉ（非多孔質単結晶Ｓｉ）に
対するエッチングの選択比を１０万倍と十分に高くでき
るので、あらかじめ多孔質上に成長した非多孔質単結晶
Ｓｉ層を膜厚を殆ど減じることなく、支持基体の上に残
し、ＳＯＩ基体を形成することができる。したがって、
ＳＯＩの膜厚均一性はエピタキシャル成長時にほぼ決定
づけられる。エピタキシャル成長は通常半導体プロセス
で使用されるＣＶＤ装置が使用できるので、佐藤らの報
告によれば、その均一性は例えば１００ｎｍ±２％以内
が実現されている。また、エピタキシャルＳｉ層の結晶
性も良好で３．５×１０2／ｃｍ2が報告された。
【００１９】従来の方法ではエッチングの選択性は不純
物濃度の差とその深さ方向のプロファイルによっていた
ため、濃度分布拡げてしまう熱処理の温度（貼り合わ
せ、エピタキシャル成長、酸化等）は概ね８００℃以下
と大きく制約されていた。一方、この方法におけるエッ
チングは多孔質とバルクという構造の差がエッチングの
速度を決めているため、熱処理温度の制約は小さく、１
１８０℃程度の熱処理が可能であることが報告されてい
る。例えば貼り合わせ後の熱処理は、ウエハ同士の接着
強度を高め、貼り合わせ界面に生じる空隙（Ｖｏｉｄ）
の数、大きさを減少させることが知られている。また、
斯様な構造差にもとづくエッチングでは多孔質Ｓｉ上に
付着したパーティクルがあっても、膜厚均一性に影響を
及ぼさない。
【００２０】また、ガラスに代表される光透過性基体上
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基体の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基体の結晶構造が非晶質である
ことによっており、単に、Ｓｉ層を堆積しても、良質な
単結晶層は得られない。
【００２１】しかしながら、貼り合わせを用いた半導体
基体は、通常２枚のウエハを必要とし、そのうち１枚は
ほとんど大部分が研磨・エッチング等により無駄に除去
され捨てられてしまい、限りある地球の資源を無駄使い
してしまう。したがって、貼り合わせによるＳＯＩにお
いては、現状の方法では、その制御性、均一性さらには
経済性に多くの問題点が存在する。
【００２２】このような貼り合わせ法において消費され
る第１の基体を再利用する方法を、本出願人は、先に提
案した（特願平０７−０４５４４１号）。この方法は、
前述した多孔質Ｓｉを用いる貼り合わせとエッチバック
法において、第１の基体を裏面より研削、エッチング等
の方法で薄層化して多孔質Ｓｉを露出させる工程に代え
て以下のような方法を採用したものである。これについ
て図７を用いて説明する。
【００２３】Ｓｉ基体７１の表面層を多孔質化して、多
孔質Ｓｉ層７２（図７（ａ））を形成したのち、その上
に単結晶Ｓｉ層７３を形成し（図７（ｂ））、この単結
晶Ｓｉ層と第１のＳｉ基体とは別の支持基体となるＳｉ
基体７４の主面とを絶縁層を界して貼り合わせる（図７
（ｃ））。この後、多孔質層７２で貼り合わせたウエハ
を分離し、支持基体となるＳｉ基体側の表面に露出した
多孔質Ｓｉ層７２を選択的に除去することにより、ＳＯ
Ｉ基体を形成するのである。貼り合わせたウエハの分離
は、例えば次の方法によってなされる。即ち、貼り合わ
せたウエハに面内に対して垂直方向にさらに面内に均一
に十分な引っ張り力、ないし、圧力を加える、超音波等
の波動エネルギーを印加する、ウエハ端面に多孔質層を
表出させ、多孔質Ｓｉをある程度エッチングし、そこへ
剃刀の刃のようなものを挿入する、ウエハ端面に多孔質
層を表出させ、多孔質Ｓｉに水等の液体をしみ込ませた
後、貼り合わせウエハ全体を加熱あるいは冷却し液体の
膨張させる、あるいは、Ｓｉ基体７１に対して支持基体
７４に水平方向に力を加える等の方法により、分離がな
される。
【００２４】これらは、いづれも多孔質Ｓｉ層７２の機
械的強度がポロジティ（ｐｏｒｏｓｉｔｙ）により異な
るが、バルクＳｉよりも十分に弱いと考えられることに
基づく。たとえば、ポロジティが５０％であれば機械的
強度はバルクの半分と考えて良い。すなわち、貼り合わ
せウエハに圧縮、引っ張りあるいは揃断力をかけると、
まず多孔質Ｓｉ層が破壊されることになる。また、ポロ
ジティを増加させればより弱い力で多孔質層を破壊でき
る。
【００２５】しかしながら、多孔質Ｓｉのポロジティを
高くすると、バルクＳｉと格子定数の比が大きくなるた
めに歪みが導入され、ウエハの反りが増大する結果、貼
り合わせ時にボイドと呼ばれる空隙状の貼り合わせ不良
領域の数が増える、結晶欠陥密度が増大し、ひどい場合
にはエピタキシャル層にクラックが導入される、エピタ
キシャル成長時の熱歪みの影響によりウエハの外周にス
リップラインが導入されるようになる、などの問題が生
ずる可能性があった。
【００２６】ウエハの面と垂直方向、ないし、水平方向
に力を加える場合、半導体基体が完全剛体でなく弾性体
であるため、ウエハの支持方法によっては、ウエハが弾
性変形して力が逃げてしまい、多孔質層に力がうまくか
からないことがあった。同様にウエハの端面より剃刀の
刃のようなものを差し込む場合には剃刀の厚みを十分に
薄く、かつ、剛性の十分に高いものを用いないと、歩留
まりが低下する可能性があった。
【００２７】また、貼り合わせ面の接着強度が多孔質Ｓ
ｉ層の強度とくらべて弱い場合、あるいは、局所的に弱
い部分が存在する場合、貼り合わせ面で２枚のウエハが
分割されてしまい、初期の目的を達成できないという恐
れも生ずる。
【００２８】また、いずれの方法においても、多孔質層
中において分断される位置は一定ではないために多孔質
ＳｉとバルクＳｉエッチング速度の比が十分でない場合
には多孔質層が厚く残った部分よりも先に薄く残った部
分でエピタキシャルＳｉ層が多少なりともエッチングさ
れてしまい、ＳＯＩ層の膜厚均一性が劣化してしまうと
いう恐れもある。特にＳＯＩ層の最終膜厚が１００ｎｍ
程度の薄くなった場合には膜厚均一性を劣化させてしま
うことになり、閾値電圧が膜厚に敏感な完全空乏型ＭＯ
ＳＦＥＴのような素子を形成する場合、問題となる可能
性が生ずる。
【００２９】また、ＳＯＩを作製する方法としては、特
開平５−２１１１２８号（ＵＳＰ５，３７４，５６４）
が開示している方法がある。この方法は単結晶Ｓｉ基体
に直接Ｈイオンを打ち込み、その後、単結晶Ｓｉ基体と
支持基体を貼り合わせる。そして、最後に、単結晶Ｓｉ
基体をＨイオンを打ち込んだ層で分離し、ＳＯＩを作製
するのである。この方法は、単結晶Ｓｉ基体に直接Ｈイ
オンを打ち込み分離するので、ＳＯＩ層の平坦性が良く
ない。又、ＳＯＩ膜厚はイオン注入の投影飛程により決
定されるため、膜厚の自由度が低い。又、膜厚と分離の
両方を満足する注入条件を選ぶ必要があり、制御に困難
がある。さらにイオン注入で決定できない薄層を得よう
とする場合、非選択性の薄層化プロセス（研磨、エッチ
ングなど）を行う必要があり、膜厚均一性を劣化させる
恐れがある。
【００３０】このため、品質が十分なＳＯＩ基体を再現
性よく作製するとともに、同時にウエハの再使用等によ
る省資源、コストダウンを実現する方法が望まれてい
た。
【００３１】また、ガラスに代表される光透過性基体上
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基体の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基体の結晶構造が非晶質である
ことによっており、単に、Ｓｉ層を堆積しても、良質な
単結晶層は得られない。
【００３２】ところで、光透過性基体は、光受光素子で
あるコンタクトセンサ−や、投影型液晶画像表示装置を
構成するうえにおいて重要である。そして、センサ−や
表示装置の画素（絵素）をより一層、高密度化、高解像
度化、高精細化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基体上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。
【００３３】さらに単結晶層を用いれば、画素を駆動す
る周辺回路や画像処理用の回路を画素と同一の基体に組
み込み、チップの小型化・高速化を図ることができる。
【００３４】すなわち、非晶質Ｓｉや多結晶Ｓｉでは、
その欠陥の多い結晶構造ゆえに要求されるあるいは今後
要求されるに十分な性能を持った駆動素子を作製するこ
とが難しい。
【００３５】一方、化合物半導体のデバイス作製には化
合物半導体の基体が必要不可欠となっているものの、化
合物半導体の基体は高価で、しかも、大面積化が非常に
困難である。
【００３６】さらに、Ｓｉ基体上にＧａＡｓ等の化合物
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。
【００３７】また、格子のミスフィットを緩和するため
多孔質Ｓｉ上に化合物半導体をエピタキシャル成長させ
ることが試みられているが、多孔質Ｓｉの熱安定性の低
さ、経時変化等によりデバイスを作製中あるいは、作製
した後の基体としての安定性、信頼性に欠ける。しか
し、化合物半導体基体は、高価で、機械的強度が低く、
大面積ウエハは作製が困難などの問題点がある。
【００３８】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。
【００３９】また、近年多孔質Ｓｉはフォトルミネッセ
ンス・エレクトロルミネッセンス等の発光材料としても
注目を集め、数多くの研究報告がなされている。一般に
多孔質Ｓｉの構造は、Ｓｉ中に含有される不純物のタイ
プ（ｐ，ｎ）と濃度によって大きく異なる。ｐタイプの
不純物をドーピングした場合、大まかにいって不純物濃
度が1018/cm3以上か、1017/cm3以下であるかで、多孔質
Ｓｉの構造は大きく２種類に分けられる。
【００４０】前者の場合には、多孔質の孔壁は比較的厚
く、数nmから数十nmあり、孔密度も1011/cm2程度であ
り、ポロジティも比較的低めであるが、この多孔質を発
光に供することは難しい。一方、後者を出発材料にした
多孔質は前者に比べると、孔壁が数nm以下で孔密度も１
桁程度大きく、ポロジティも５０％を越えるものが容易
に形成される。フォトルミネッセンス等の発光現象の多
くは後者を出発材料にして形成したものが主流である。
しかし、ポロジティが大きい分、機械的強度も低い。ま
た、バルクＳｉとの格子定数ずれも１０-3もあり、（前
者は１０-4程度）かかる多孔質上に単結晶Ｓｉ層をエピ
タキシャル成長しようとするとエピタキシャルＳｉ層に
は欠陥が多く導入されるのみならず、クラックが導入さ
れるなどの問題があった。一方で、発光材料として適し
た微小多孔質構造は発光素子として利用するためには、
多孔質Ｓｉ上にエピタキシャルＳｉ層を形成してコンタ
クトをとり、あるいは、エピタキシャルＳｉ層に周辺回
路たるＭＯＳＦＥＴ等を形成することが望まれていた。
【００４１】
【課題を解決するための手段】本発明は多孔質層中にさ
らに微細な多孔質構造を重畳することで上記したような
さまざまな課題を解決する半導体基体、および、その形
成方法を提供することを目的とする。
【００４２】以上の課題を解決するため、本発明者が鋭
意努力した結果、以下の発明を得た。すなわち、本発明
の半導体基体は、Ｓｉ基体の表面層に多孔質Ｓｉ層があ
り、前記多孔質Ｓｉ層中で、前記多孔質Ｓｉ層の表面か
ら一定の深さの領域にポロジティの大きい多孔質Ｓｉ層
があることを特徴とする。ここで、前記半導体基体は、
発光素子となるために、前記多孔質Ｓｉ層の表面に非多
孔質Ｓｉがあり、前記Ｓｉ基体と前記非多孔質Ｓｉ層の
表面に、それぞれ電極を形成してもいい。また、本発明
の半導体基板は、非多孔質シリコン基体上に、多孔質層
を有する半導体基板であって、前記多孔質層が、表面側
から第１の多孔度を有する第１の多孔質シリコン層、第
１の多孔度とは異なる第２の多孔度を有する第２の多孔
質シリコン層、及び第２の多孔度とは異なる第３の多孔
度を有する第３の多孔質シリコン層を有することを特徴
とする。
【００４３】本発明の半導体基体によれば、例えばＰ＋
−Ｓｉ基体上に形成された多孔質Ｓｉのように機械的強
度の高い多孔質層中に発光材料となるような微細な構造
を有する多孔質層を挟み込んだ構造が容易に形成でき
る。かかる微細な構造を有する多孔質層はその格子定数
がバルクＳｉと異なるが、中間的な格子定数を有する大
きい構造の多孔質Ｓｉ層中に挟み込むことによりストレ
スを緩和し、クラックや欠陥の導入を抑制できる。すな
わち、構造的に安定な発光層を形成することができるた
め、周辺回路の形成や配線形成等の工程に供する事が可
能となるばかりでなく、長期安定性に優れた材料を提供
することが可能である。
【００４４】また、本発明の半導体基体によれば、イオ
ン注入の可能な投影飛程に相当する程度の極薄の多孔質
層が形成される。かかる多孔質層は、孔径が数１０ｎｍ
以下と小さくできるのでガス中の直径数１０ｎｍを越え
る程度の微小な異物をも除去できる。また、かかる多孔
質層は、厚みが２０μｍ以下と薄いできるのでガスのコ
ンダクタンスを確保できる。すなわち、ガス中のパーテ
ィクルフィルターとして使用すれば、直径数１０ｎｍ以
下の粒子を除去し、かつ、圧力損失の小さいフィルター
を作製することが可能である。また、基体に半導体プロ
セスで用いられる高純度Ｓｉを用いれば、フィルター自
身からの汚染の心配もない。
【００４５】本発明は、半導体基体の製造方法をも包含
する。すなわち、本発明の半導体基体の製造方法は、Ｓ
ｉ基体を多孔質化し、前記Ｓｉ基体の少なくとも表面に
多孔質Ｓｉ層を形成する多孔質化工程と、前記多孔質Ｓ
ｉ層中にポロジティの大きい多孔質Ｓｉ層を前記多孔質
層から一定の深さの領域で形成する高ポロジティ層形成
工程とを有することを特徴とする。このとき、高ポロジ
ティ層形成工程は、前記多孔質Ｓｉ層に一定の投影飛程
をもってイオンを注入するイオン注入工程でおこなわれ
ることができる。このとき、前記イオンは、希ガス、水
素および窒素のうち少なくとも１種からなるといい。ま
た、前記イオン注入工程の前に、前記多孔質Ｓｉ層の表
面に非多孔質層を形成する非多孔質層形成工程を有する
といい。また、前記高ポロジティ層形成工程の後に、前
記非多孔質層の表面に支持基体を貼り合わせる貼り合わ
せ工程と、前記貼り合わせ工程の後に、前記ポロジティ
の大きい多孔質Ｓｉ層で前記Ｓｉ基体を２つに分離する
分離工程を有するといい。前記分離工程は、前記Ｓｉ基
体を熱処理すること、前記Ｓｉ基体をその表面に垂直な
方向に加圧すること、前記Ｓｉ基体をその表面に垂直な
方向に引っ張ること、前記Ｓｉ基体にせん断応力をかけ
ることによっておこなわれるといい。
【００４６】ここで、前記非多孔質層は、単結晶Ｓｉ、
貼り合わせる表面に酸化Ｓｉ層がある単結晶Ｓｉ、単結
晶化合物半導体であるといい。また、前記支持基体は、
Ｓｉ基体、貼り合わせる表面に酸化Ｓｉ層があるＳｉ基
体、光透過性基体であるといい。前記貼り合わせ工程
は、陽極接合、加圧、熱処理あるいはこれらを組み合わ
せておこなわれるといい。前記分離工程の後に、前記支
持基体の表面に露出した多孔質Ｓｉ層を除去して、前記
非多孔質層を露出させる多孔質Ｓｉ除去工程を有すると
いい。前記多孔質Ｓｉ除去工程は、フッ酸、フッ酸にア
ルコールか過酸化水素水の少なくともどちらか一方を添
加した混合液、バッファードフッ酸、バッファードフッ
酸にアルコールか過酸化水素水の少なくともどちらか一
方を添加した混合液、のいずれかを用いて無電解湿式エ
ッチングでおこなわれるといい。前記多孔質Ｓｉ除去工
程に続いて、前記非多孔質層を表面平坦化処理する平坦
化処理工程を有するといい。前記平坦化処理工程は、水
素を含む雰囲気での熱処理でおこなわれるといい。
【００４７】ここで、前記前記多孔質化工程は、前記Ｓ
ｉ基体の両面をに多孔質Ｓｉ層を形成し、前記貼り合わ
せ工程は、前記支持基体が２枚あり、前記２枚の支持基
体を前記Ｓｉ基体の両面にある多孔質Ｓｉ層に貼り合わ
せることもできる。また、前記分離工程の後に、前記Ｓ
ｉ基体の表面に露出した多孔質Ｓｉ層の表面に再度非多
孔質層を形成する第２の非多孔質層形成工程と、前記非
多孔質層形成工程の後に、前記多孔質Ｓｉ層に一定の投
影飛程をもってイオンを注入し、前記多孔質Ｓｉ層のポ
ロジティの大きい多孔質Ｓｉ層を形成する第２のイオン
注入工程を有することもできる。前記多孔質化工程は、
陽極化成によっておこなわれるといい。また、前記陽極
化成は、ＨＦ溶液中またはＨＦ溶液とアルコールの混合
液でおこなわれるといい。
【００４８】また、前記高ポロジティ層形成工程は、前
記多孔質化工程の間に、陽極化成の電流密度を変えるこ
とによっておこなうこともできる。
【００４９】上記方法で分離されたＳｉ基体は残留多孔
質を除去した後、表面平坦性が不十分であれば表面平坦
化処理を行うことにより再びＳｉ基体として再利用する
ことが可能である。表面平坦化処理は通常半導体プロセ
スで使用される研磨、エッチング等の方法でもよいが、
水素を含む雰囲気での熱処理によっても構わない。この
熱処理は条件を選ぶことにより、局所的には原子ステッ
プが表出するほど平坦にすることができる。
【００５０】本発明の半導体基体の製造方法によれば、
Ｓｉ基体を除去する際に、大面積に多孔質層を介して一
括して分離することができるため、工程を短縮し、しか
も、分離する位置はイオン注入により多孔質層中に規定
されるので、支持基体側にのこる多孔質層の厚みが均一
なため、選択性よく多孔質層を除去することができる。
【００５１】本発明の半導体基体の製造方法によれば、
あらかじめ、大面積に多孔質層を介して一括して分離す
ることができるため、Ｓｉ基体を除去し多孔質Ｓｉ層を
露出するために従来必須であった研削、研磨、エッチン
グ工程を省略し、工程を短縮することができる。しか
も、分離する位置は多孔質層中になるように希ガス、水
素、および、窒素のうち少なくとも１種の元素を該多孔
質層内に投影飛程をもつようにイオン注入しておくこと
により規定されるので、支持基体側にのこる多孔質層の
厚みが均一なため、選択性よく多孔質層を除去すること
ができる上、残った多孔質層の厚みが局所的に薄いため
に、非多孔質層が先に表出して、エッチングされてしま
うこともおこりにくくなる。ここで、ポロジティの高い
多孔質層の形成は、イオン注入に限定されるものではな
く、例えば陽極化成時の電流を変えることによっても実
現できる。
【００５２】また、従来必須であった多孔質Ｓｉを表出
するための研削、エッチング工程が省略されるのみでな
く、取り去ったＳｉ基体も残留多孔質を除去することに
より再びＳｉ基体として再利用することが可能である。
多孔質Ｓｉ除去後の表面平坦性が不十分であれば表面平
坦化処理を行う。貼り合わせた２枚の基体が剥離する位
置は投影飛程によって規定されるので、従来の方法のよ
うに剥離する位置が多孔質Ｓｉ内でばらつくことがない
ため、多孔質Ｓｉの除去をする際に先に露出した単結晶
Ｓｉ層がエッチングされて膜厚均一性が劣化することが
ない。また、このＳｉ基体は強度的に使用不可となるま
で何度でも再使用することが可能である。しかも、剥離
する位置はイオン注入の投影飛程に相当する深さ付近に
限定されるので、多孔質層の厚みは従来に比べて薄くで
きる。さらに、ポロジティの高い層を多孔質層の表面か
ら、一定の深さの層にし、分離できるので、非多孔質層
の結晶性などの品質も劣化しない。
【００５３】あるいは、分離したＳｉ基体は残留した多
孔質を除去せず、再び非多孔質単結晶Ｓｉ層を形成する
ことにより、本発明のＳｉ基体として再利用することが
可能である。また、このＳｉ基体は強度的に使用不可と
なるまで何度でも再使用することが可能である。
【００５４】さらに本発明によれば、従来の貼り合わせ
基体の作製はＳｉ基体を研削やエッチングにより片面か
ら順次除去していく方法を用いているため、Ｓｉ基体の
両面を有効活用し支持基体に貼り合わせることは不可能
であるが、本発明によれば、Ｓｉ基体はその表面層以外
は元のまま保持されているため、Ｓｉ基体の両面を共に
主面とし、その面にそれぞれ支持基体を貼り合わせるこ
とにより、２枚の貼り合わせ基体を同時に１枚のＳｉ基
体から作製することができるので、工程を短縮し、生産
性を向上することができる。もちろん、分離されたＳｉ
基体は再利用することが可能である。
【００５５】すなわち、本発明は、経済性に優れて、大
面積に渡り均一平坦な、極めて優れた結晶性を有するＳ
ｉ単結晶基体を用いて、表面に形成されたＳｉあるいは
化合物半導体活性層を残して、その片面から該活性層ま
でを取り去り、絶縁物上に欠陥の著しく少ないＳｉ単結
晶層あるいは化合物半導体単結晶層を提供する。
【００５６】本発明は、透明基体（光透過性基体）上に
結晶性が単結晶ウエハ−並に優れたＳｉあるいは化合物
半導体単結晶層を得るうえで、生産性、均一性、制御
性、コストの面において卓越した半導体基体の作製方法
を提供する。
【００５７】また、本発明は、ＳＯＩ構造の大規模集積
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得る半導体基体の作製方法を提供する。
【００５８】本発明によれば、多孔質Ｓｉ上に結晶性の
良い単結晶化合物半導体層を形成でき、さらにこの半導
体層を経済性に優れている、しかも大面積の絶縁性基体
上に移し代えることが可能であり、上記問題点である格
子定数、熱膨張係数の差を十分に抑制し、良好な結晶性
を有する化合物半導体層を絶縁性基体上に形成すること
ができる。
【００５９】さらに、本発明の多孔質Ｓｉ層の除去は、
多孔質Ｓｉの機械的強度の低さと膨大な表面積を有する
ことから、単結晶層を研磨ストッパーとして選択研磨に
より行うことも可能となる。
【００６０】
【発明の実施の形態】本発明は上記したような多孔質層
中にさらに微細な多孔質構造を重畳することで上記した
さまざまな課題を同時に解決するものである。
【００６１】バルクＳｉ中にヘリウムや水素をイオン注
入し、熱処理を加えると注入された領域に直径数ｎｍ〜
数１０ｎｍの微小な空洞(micro-cavity)が〜1016〜1017
/cm3もの密度で形成されることが報告されている（例え
ば、A. Van Veen, C. C. Griffioen, and J. H. Evans,
Mat. Res. Soc. Symp. Proc. 107 (1988, MaterialRe
s. Soc. Pittsburgh, Pennsylvania) p. 449.)。最近は
これら微小空洞群を金属不純物のゲッタリングサイトと
して利用することが研究されている。
【００６２】V. RaineriとS. U. Campisano は、バルク
Ｓｉ中にＨｅイオンを注入、熱処理して形成された空洞
群を形成した後、基体に溝を形成して空洞群の側面を露
出し酸化処理を施した。その結果、空洞群は選択的に酸
化されて埋め込み酸化Ｓｉ層を形成した。すなわち、Ｓ
ＯＩ構造を形成できることを報告した（V. Raineri,and
S. U. Canpisano, Appl. Phys. Lett. 66 (1995) p. 3
654) 。しかしながら、彼らの方法では表面Ｓｉ層と埋
め込み酸化Ｓｉ層の厚みは空洞群の形成と酸化時の体積
膨張により導入されるストレスの緩和の両方を両立させ
る点に限定されている上に選択酸化のために溝の形成が
必要であり、基体全面にＳＯＩ構造を形成することがで
きなかった。斯様な空洞群の形成は、金属への軽元素の
注入に伴う現象として、これら空洞群の膨れ、ないし、
剥離現象とともに、核融合炉の第一炉壁に関する研究の
一環として報告されてきた。
【００６３】多孔質ＳｉはＵｈｌｉｒ等によって１９５
６年に半導体の電解研磨の研究過程において発見された
（A.Uhlir, Bell Syst.Tech.J., vol.35, 333(1956)
）。多孔質ＳｉはＳｉ基体をＨＦ溶液中で陽極化成（A
nodization ）することにより形成することができる。
ウナガミ等は陽極化成におけるＳｉの溶解反応を研究
し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要であ
り、その反応は、次のようであると報告している（T.ウ
ナガミ、J.Electrochem.Soc., vol.127, 476(1980)）。
【００６４】 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ → ＳｉＦ2 ＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ → ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ → Ｈ2 ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ → ＳｉＦ4 ＋４Ｈ+ ＋λｅ- ＳｉＦ4 ＋２ＨＦ → Ｈ2 ＳｉＦ6 ここで、ｅ+ およびｅ- はそれぞれ正孔と電子を表して
いる。また、ｎおよびλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。
【００６５】以上のことから、正孔の存在するＰ型Ｓｉ
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、vol.79, SSD79-9549(1979)）、
（K.Imai,Solid-State Electronics, vol.24,159(198
1)）。
【００６６】しかし、高濃度Ｎ型Ｓｉであれば多孔質化
されるとの報告もあり（R.P.Holmstrom and J.Y.Chi, A
ppl.Phys.Lett., vol.42, 386(1983) ）、Ｐ型、Ｎ型の
別にこだわらず、多孔質化を実現できる基体を選ぶこと
が重要である。
【００６７】多孔質ＳｉはＳｉ基体をＨＦ溶液中で陽極
化成（Anodization ）することにより形成することがで
きる。多孔質層は10-1 〜 10 nm程度の直径の孔が10-1
〜10 nm程度の間隔で並んだスポンジのような構造を
している。その密度は、単結晶Ｓｉの密度２. ３３ｇ/c
m3に比べて、ＨＦ溶液濃度を５０〜２０％に変化させた
り、電流密度を変化させることで１. １〜０. ６ｇ/cm3
の範囲に変化させることができる。すなわち、ポロジテ
ィを可変することが可能である。このように多孔質Ｓｉ
の密度は単結晶Ｓｉに比べると、半分以下にできるにも
かかわらず、単結晶性は維持されており、多孔質層の上
部へ単結晶Ｓｉ層をエピタキシャル成長させることも可
能である。ただし、１０００℃以上では、内部の孔の再
配列が起こり、増速エッチングの特性が損なわれる。こ
のため、Ｓｉ層のエピタキシャル成長には、分子線エピ
タキシャル成長、プラズマＣＶＤ、減圧ＣＶＤ法、光Ｃ
ＶＤ、バイアス・スパッタ−法、液相成長法等の低温成
長が好適とされている。しかし、あらかじめ低温酸化等
の方法により多孔質層の孔壁にあらかじめ保護膜を形成
しておけば、高温成長も可能である。
【００６８】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度を半分以下に減少させること
ができる。その結果、体積に比べて表面積が飛躍的に増
大するため、その化学エッチング速度は、通常の単結晶
層のエッチング速度に比べて、著しく増速される。
【００６９】多孔質Ｓｉの機械的強度はポロジティによ
り異なるが、バルクＳｉよりも弱いと考えられる。たと
えば、ポロジティが５０％であれば機械的強度はバルク
の半分と考えて良い。すなわち、貼り合わせウエハに圧
縮、引っ張りあるいは揃断力をかけると、まず多孔質Ｓ
ｉ層が破壊されることになる。また、ポロジティを増加
させればより弱い力で多孔質層を破壊できる。
【００７０】本発明は上記したような多孔質層中の表面
から一定の深さの位置に微細な多孔質構造を重畳するこ
とで上記したさまざまな課題を同時に解決するものであ
る。
【００７１】希ガス、水素、および、窒素のうち少なく
とも１種の元素を該多孔質層内に投影飛程をもつように
イオン注入すると、注入領域のポロジティが大きくなる
ことを知見するにいたった。この注入層を電子顕微鏡で
詳細に観察したところ、あらかじめ形成した多孔質の孔
壁中に微小な空洞が多数形成されていた。すなわち、微
小な多孔質が形成されていた。紫外光を照射したとこ
ろ、７００ｎｍ付近の波長での発光現象が確認された。
【００７２】さらに注入条件を選べば、イオン注入の投
影飛程に相当する深さで多孔質Ｓｉを剥離することがで
きる。
【００７３】この剥離現象は特に低温酸化等の方法で多
孔質Ｓｉの孔壁に薄い被膜を形成しておくことにより均
一性が向上し、あるいは、注入量が少なくても剥離する
ようになった。剥離現象は、イオン注入後に熱処理を加
えることで促進される。
【００７４】すなわち、剥離現象は注入時に発現させた
り、後の熱処理時に発現させたり、注入量、エネルギー
などの注入条件を選ぶことにより選択することができ
る。
【００７５】又、ポロジティの大きい層は、陽極成時の
条件を制御することにより多孔質層の表面から一定の深
さの位置に形成してもよい。
【００７６】多孔質Ｓｉ上に少なくとも一層の非多孔質
単結晶Ｓｉ層などの非多孔質薄膜を形成したのち、ある
いは、形成せずに希ガス、水素、および、窒素のうち少
なくとも１種の元素を該多孔質層内に投影飛程をもつよ
うにイオン注入すると、注入された層のポロジティが高
くなる。かかるＳｉ基体を支持基体と貼り合わせたの
ち、基体に機械的な力を印加したり、熱処理をしたりす
ると、あるいは、これらの処理がなくとも、多孔質Ｓｉ
層中のイオン注入された部分で貼り合わせた２枚の基体
が２つに剥離することができる。
【００７７】該イオン注入された層の両側を十分に厚い
弾性体ないし剛体で支持することにより、大面積にわた
って均一に分離することができる。また、両基体の分離
は、熱処理を加える、両基体に力を加えたり、引っ張っ
たり、あるいは、超音波を印加するなどの方法で促進す
ることも可能である。
【００７８】また、イオン注入の際の表面に異物が存在
したりしたために注入層の未形成領域が形成されている
場合にも、多孔質層自体の機械的強度がバルクＳｉと比
べて小さいため、剥離は多孔質層中で発生するので、非
多孔質単結晶Ｓｉ層にクラックなどのダメージが及ばず
に貼り合わせた二枚の基体を分離することができる。
【００７９】さらに剥離した基体の表面に残留する多孔
質Ｓｉ層をエッチング、ポリッシング等の方法で選択的
に除去して、単結晶Ｓｉ層を支持基体上に移設すること
ができる。また、残留した多孔質Ｓｉを除去したＳｉ基
体は再び多孔質Ｓｉを形成し、単結晶Ｓｉ層を形成し、
再び希ガス、水素、および、窒素のうち少なくとも１種
の元素を該多孔質層内に投影飛程をもつようにイオン注
入したのち、支持基体と貼り合わせる工程に投入するこ
とができる。すなわち、第１の基体の再利用が可能であ
る。また、Ｓｉ基体に多孔質Ｓｉ層を残したまま、水素
を含む雰囲気などの還元性雰囲気で熱処理すると多孔質
Ｓｉ表面は平坦、平滑化され、引き続いて単結晶Ｓｉ層
を形成することが可能である。該単結晶Ｓｉ層を支持基
体と貼り合わせれば、やはり第１の基体を再利用するこ
とが可能である。
【００８０】本方法によれば、剥離する部分が多孔質層
中のイオン注入された領域に限定されているので、剥離
する領域の深さは多孔質層中でばらつくことがない。従
って、多孔質Ｓｉのエッチング選択比が不足している場
合でも多孔質Ｓｉが除去される時間をほぼ一定にするこ
とができるので、支持基体上に移設された単結晶Ｓｉ層
厚の均一性を損なうことがない。
【００８１】従来の貼り合わせ基体の作製はＳｉ基体を
研削やエッチングにより片面から順次除去していく方法
を用いているため、Ｓｉ基体の両面を有効活用し支持基
体に貼り合わせることは不可能であるが、本発明によれ
ば、Ｓｉ基体はその表面層以外は元のまま保持されてい
るため、Ｓｉ基体の両面を共に主面とし、その面にそれ
ぞれ支持基体を貼り合わせることにより、２枚の貼り合
わせ基体を同時に１枚のＳｉ基体から作製することがで
きる。もちろん、この場合もＳｉ基体は残留多孔質を除
去した後、再びＳｉ基体として再利用することが可能で
ある。
【００８２】支持基体としては、例えばＳｉ基体、Ｓｉ
基体に酸化Ｓｉ膜を形成したもの、石英基体（Silica g
lass）やガラス基体のような光透過性基体、あるいは、
金属基体などがあげられるが特に限定されるものではな
い。
【００８３】Ｓｉ基体上の多孔質Ｓｉ層上に形成する薄
膜は、例えば非多孔質単結晶Ｓｉ、ＧａＡｓ、ＩｎＰな
どの化合物半導体の他、金属薄膜、炭素薄膜などが上げ
られるがこれに限定されるものではない。また、これら
の薄膜は全面に形成されていることが必須ではなく、パ
ターニング処理により、部分的にエッチングされていて
もよい。
【００８４】〔実施形態１〕図１（ａ）に示すように、
まずＳｉ単結晶基体１１を用意して、その表面層を多孔
質化し、得られた多孔質層を１２する。図１（ｂ）に示
すように多孔質層１２に希ガス、水素、および、窒素の
うち少なくとも一種の元素をイオン注入する。すると多
孔質層１２の中に、ポロジティの大きい多孔質層１３が
できる。注入するイオンは荷電状態は特に限定されな
い。加速エネルギーは注入したい深さに投影飛程がくる
ように設定する。注入量に応じて、形成される微少空洞
の大きさ、密度は変化するが、概ね１×１０13／ｃｍ2
以上、より好ましくは１×１０14／ｃｍ2である。投影
飛程を深く設定したい場合には、チャネリングイオン注
入によっても構わない。注入後には必要に応じて、熱処
理を行う。熱処理雰囲気が酸化性雰囲気の場合には孔壁
が酸化されるので、酸化しすぎてＳｉ領域が全て酸化Ｓ
ｉに変質してしまわないように注意する。
【００８５】この様にして形成した試料に短波長の光と
して、水銀ランプ、キセノンランプ等の光を照射すると
７８０ｎｍ付近の赤色光を発する。すなわち、フォトル
ミネッセンスが確認される。あるいは、ＥＬ（エレクト
ロルミネッセンス）素子を形成できる。
【００８６】図１（ｂ）には、本発明の半導体基体が示
されている。層１３が、前述のイオン注入の結果得られ
た、ポロジティの大きい多孔質Ｓｉ層である。発光現象
を示す微細な多孔質構造が、均一にしかも、ウエハ全域
に、大面積に形成される。また、表面は金属光沢を保っ
ており、従来のようにステイン状の様相示していないた
め、容易に金属配線等を配することができる。
【００８７】〔実施形態２〕図２（ａ）に示すように、
まずＳｉ単結晶基体２１を用意して、その表面層を多孔
質化し、得られた多孔質層を２２とする。図２（ｂ）に
示すように多孔質層に希ガス、水素、および、窒素のう
ち少なくとも一種の元素をイオン注入する。すると多孔
質層２２の中に、ポロジティの大きい多孔質層（イオン
注入層）２３ができる。注入するイオンは荷電状態は特
に限定されない。加速エネルギーは注入したい深さに投
影飛程がくるように設定する。注入量に応じて、形成さ
れる微少空洞の大きさ、密度は変化するが、概ね１×１
０14／ｃｍ2以上、より好ましくは１×１０15／ｃｍ2で
ある。投影飛程を深く設定したい場合には、チャネリン
グイオン注入によっても構わない。注入後には必要に応
じて、熱処理、あるいは、ウエハに、表面に垂直な方向
に加圧すること、表面に垂直な方向に引っ張ること、な
いし、揃断応力をかけることの少なくとも１つ以上の方
法を行い、前記半導体基体を前記イオン注入層を境に２
分割する。熱処理雰囲気が酸化性雰囲気の場合には孔壁
が酸化されるので、酸化しすぎてＳｉ領域が全て酸化Ｓ
ｉに変質してしまわないように注意する。
【００８８】図２（ｃ）には、本発明で得られる極薄の
多孔質基体が示される。基体の分割は注入時に導入され
た内部応力等により熱処理等をトリガーとして自発的に
始まるので極薄の多孔質は基体全面に均一に形成するこ
とができる。多孔質の孔は基体の１主面から他方の主面
に向かって形成されている。したがって、ガスを１主面
側から圧力をかけて注入した場合には他主面側から噴出
する。この際、多孔質の孔の大きさは数ｎｍから数１０
ｎｍのため、これより大きい粒子は透過し得ない。一
方、圧力損失は孔の径、孔密度、該極薄多孔質基体の厚
みによって形成されるが、概ね２０μｍ以下であれば、
基体の強度と圧力損失の両方を実用範囲に収めることが
できる。
【００８９】〔実施形態３〕図３（ａ）に示すように、
まず第１のＳｉ単結晶基体３１を用意して、その表面層
を多孔質化し、得られた多孔質層を３２とする。続い
て、図３（ｂ）に示すように多孔質層上に少なくとも１
層の非多孔質薄膜３３を形成する。形成する膜は、単結
晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ、あるいは、金属膜、
化合物半導体薄膜、超伝導薄膜などの中から任意に選ば
れる。
【００９０】図３（ｃ）に示すように多孔質層に希ガ
ス、水素、および、窒素のうち少なくとも一種の元素を
イオン注入する。すると多孔質層３２の中に、ポロジテ
ィの大きい多孔質層３４ができる。注入するイオンは荷
電状態は特に限定されない。加速エネルギーは注入した
い深さに投影飛程がくるように設定する。注入量に応じ
て、形成される微少空洞の大きさ、密度は変化するが、
概ね１×１０14／ｃｍ2以上、より好ましくは１×１０
15／ｃｍ2である。投影飛程を深く設定したい場合に
は、チャネリングイオン注入によっても構わない。注入
後には必要に応じて、熱処理を行う。熱処理雰囲気が酸
化性雰囲気の場合には孔壁が酸化されるので、酸化しす
ぎてＳｉ領域が全て酸化Ｓｉに変質してしまわないよう
に注意する。
【００９１】この様にして形成した試料に短波長の光と
して、水銀ランプ、キセノンランプ等の光を照射すると
７８０ｎｍ付近の赤色光を発する。すなわち、フォトル
ミネッセンスが確認される。あるいは、エレクトロルミ
ネッセンス（ＥＬ）素子を形成できる。ＥＬ素子はイオ
ン注入等により多孔質層中に形成されたポロジティの大
きい多孔質層に電圧が印加される構造を形成することに
より実現される。図１２は、ＥＬ素子の製造工程を表す
断面図である。例えば、Ｐ+基体１２１を多孔質化した
場合には、表面でから一定の深さの位置にポロジティの
大きい多孔質層１２３を有する多孔質層１２２に対し
て、表面から燐イオンなどを注入、あるいは、熱拡散等
により拡散させ、ｐｎ接合を前記ポロジティの大きい多
孔質層中ないし、その近傍に形成することにより実現す
る。１２７はこの結果得られるポロジティの大きい多孔
質層のｎ領域である。
【００９２】電極１２５、１２６は基体と多孔質表面よ
り確保する。多孔質表面側は電極形成に先立ち、多孔質
上にエピタキシャルＳｉ層１２４を形成し、この上に電
極を形成してもよい（図１２（ｃ））。また図１２
（ｄ）に示すように必要に応じ、エピタキシャルＳｉ層
は部分的に除去し、ＥＬの発光を透過しやすくしてもよ
い。
【００９３】図３（ｂ）には、本発明で得られる半導体
基体が示される。発光現象を示す微細な多孔質構造が、
均一にしかも、ウエハ全域に、大面積に形成される。ま
た、表面は金属光沢を保っており、従来のようにクラッ
クなどの様相を示していないため、容易に金属配線等を
配することができる。
【００９４】〔実施形態４〕図４（ａ）に示すように、
まずＳｉ単結晶基体４１を用意して、その表面層を多孔
質化４２する。続いて図４（ｂ）に示すように多孔質層
上に少なくとも１層の非多孔質薄膜４３を形成する。形
成する膜は、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ、あ
るいは、金属膜、化合物半導体薄膜、超伝導薄膜などの
中から任意に選ばれる。あるいは、ＭＯＳＦＥＴ等の素
子構造を形成してしまっても構わない。図４（Ｃ）に示
すように多孔質層に希ガス、水素、および、窒素のうち
少なくとも一種の元素をイオン注入して注入層４４を形
成する。注入層を透過型電子顕微鏡などで観察すると微
小空洞が無数に形成されることがわかる。注入するイオ
ンは荷電状態は特に限定されない。加速エネルギーは注
入したい深さに投影飛程がくるように設定する。注入量
に応じて、形成される微少空洞の大きさ、密度は変化す
るが、概ね１×１０14／ｃｍ2以上、より好ましくは１
×１０15／ｃｍ2である。投影飛程を深く設定したい場
合には、チャネリングイオン注入によっても構わない。
注入後には必要に応じて、熱処理を行う。熱処理雰囲気
が酸化性雰囲気の場合には孔壁が酸化されるので、酸化
しすぎてＳｉ領域が全て酸化Ｓｉに変質してしまわない
ように注意する。
【００９５】図４（ｄ）に示すように、支持基体４５と
基体の表面とを室温で密着させた後、陽極接合、加圧、
あるいは熱処理、あるいはこれらの組み合わせにより貼
り合わせる。これにより、両基体は強固に結合する。
【００９６】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。また、支持基体は、Ｓ
ｉ、Ｓｉ基体上に酸化Ｓｉ膜を形成したもの、石英等の
光透過性基体、サファイアなどから選択することができ
るが、これに限定されるものではなく、貼り合わせに供
される面が十分に平坦で有れば構わない。貼り合わせに
際しては絶縁性の薄板をはさみ３枚重ねで貼り合わせる
ことも可能である。
【００９７】次に、多孔質Ｓｉ層４２中のイオン注入で
形成されたポロジティの大きい多孔質層４４で基体を分
割する（図４（ｅ））。支持基体側は、多孔質Ｓｉ４２
/ 非多孔質薄膜（例えば単結晶Ｓｉ層）４３/ 支持基体
４５のような構造となる。
【００９８】さらに、多孔質Ｓｉ４２を選択的に除去す
る。非多孔質薄膜が単結晶Ｓｉの場合には通常のＳｉの
エッチング液、あるいは多孔質Ｓｉの選択エッチング液
である弗酸、あるいは弗酸にアルコールおよび過酸化水
素水の少なくともどちらか一方を添加した混合液、ある
いは、バッファード弗酸あるいはバッファード弗酸にア
ルコールおよび過酸化水素水の少なくともどちらか一方
を添加した混合液の少なくとも１種類を用いて、多孔質
Ｓｉ４２のみを無電解湿式化学エッチングして支持基体
上に予め第一の基体の多孔質上に形成した膜を残存させ
る。上記詳述したように、多孔質Ｓｉの膨大な表面積に
より通常のＳｉのエッチング液でも選択的に多孔質Ｓｉ
のみをエッチングすることが可能である。あるいは、単
結晶Ｓｉ層４３を研磨ストッパーとして多孔質Ｓｉ４２
を選択研磨で除去する。
【００９９】化合物半導体層を多孔質上に形成している
場合には化合物半導体に対してＳｉのエッチング速度の
速いエッチング液を用いて、多孔質Ｓｉ４２のみを化学
エッチングして絶縁性基体４５上に薄膜化した単結晶化
合物半導体層４３を残存させ形成する。あるいは、単結
晶化合物半導体層４３を研磨ストッパーとして多孔質Ｓ
ｉ４２を選択研磨で除去する。
【０１００】図４（ｆ）には、本発明の半導体基体が示
される。絶縁性基体４５上に非多孔質薄膜、例えば単結
晶Ｓｉ薄膜４３が平坦に、しかも均一に薄層化されて、
ウエハ全域に、大面積に形成される。こうして得られた
半導体基体は、絶縁分離された電子素子作製という点か
ら見ても好適に使用することができる。
【０１０１】Ｓｉ単結晶基体４１は残留多孔質Ｓｉを除
去して、表面平坦性が許容できないほど荒れている場合
には表面平坦化を行った後、再度Ｓｉ単結晶基体４１と
して使用できる。
【０１０２】あるいは、多孔質Ｓｉを除去せずに再び非
多孔質薄膜を形成し、図４（ｂ）に示される基体とし、
図４（ｃ）〜（ｆ）に示される工程に再び投入すること
も可能である。
【０１０３】〔実施形態５〕図５（ａ）に示すように、
まずＳｉ単結晶基体５１を用意して、その両面の表面層
を多孔質化５２、５３する。続いて図５（ｂ）に示すよ
うに両面の多孔質層上に少なくとも１層の非多孔質薄膜
５４、５５を形成する。形成する膜は、単結晶Ｓｉ、多
結晶Ｓｉ、非晶質Ｓｉ、あるいは、金属膜、化合物半導
体薄膜、超伝導薄膜などの中から任意に選ばれる。ある
いは、ＭＯＳＦＥＴ等の素子構造を形成してしまっても
構わない。
【０１０４】図５（Ｃ）に示すように両面の多孔質層に
希ガス、水素、および、窒素のうち少なくとも一種の元
素をイオン注入して注入層５６、５７を形成する。注入
層を透過型電子顕微鏡などで観察すると微小空洞が無数
に形成されポロジティが大きくなっていることがわか
る。注入するイオンは荷電状態は特に限定されない。加
速エネルギーは注入したい深さに投影飛程がくるように
設定する。注入量に応じて、形成される微少空洞の大き
さ、密度は変化するが、概ね１×１０14／ｃｍ2以上、
より好ましくは１×１０15／ｃｍ2である。投影飛程を
深く設定したい場合には、チャネリングイオン注入によ
っても構わない。注入後には必要に応じて、熱処理を行
う。熱処理雰囲気が酸化性雰囲気の場合には孔壁が酸化
されるので、酸化しすぎてＳｉ領域が全て酸化Ｓｉに変
質してしまわないように注意する。
【０１０５】図５（ｄ）に示すように、２枚の支持基体
５８、５９と第一の基体の両面の非多孔質薄膜表面５
４、５５とを室温で密着させた後、陽極接合、加圧、あ
るいは熱処理、あるいはこれらの組み合わせにより貼り
合わせる。これにより、３枚の基体は強固に結合する。
あるいは絶縁性の薄板をはさみ５枚重ねで貼り合わせ
る。
【０１０６】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。また、支持基体は、Ｓ
ｉ、Ｓｉ基体上に酸化Ｓｉ膜を形成したもの、石英等の
光透過性基体、サファイアなどから選択することができ
るが、これに限定されるものではなく、貼り合わせに供
される面が十分に平坦で有れば構わない。
【０１０７】貼り合わせに際しては絶縁性の薄板をはさ
み３枚重ねで貼り合わせることも可能である。
【０１０８】次いで、両多孔質Ｓｉ層５２、５３中のイ
オン注入された層５６、５７で基体を分割する（図５
（ｅ））。２枚の支持基体側は、それぞれ多孔質Ｓｉ５
２ないし５３/ 非多孔質薄膜（例えば単結晶Ｓｉ層）５
４ないし５５/ 支持基体５８ないし５９のような構造と
なる。
【０１０９】さらに、多孔質Ｓｉ５２、５３を選択的に
除去する。非多孔質薄膜が単結晶Ｓｉの場合には通常の
Ｓｉのエッチング液、あるいは多孔質Ｓｉの選択エッチ
ング液である弗酸、あるいは弗酸にアルコールおよび過
酸化水素水の少なくともどちらか一方を添加した混合
液、あるいは、バッファード弗酸あるいはバッファード
弗酸にアルコールおよび過酸化水素水の少なくともどち
らか一方を添加した混合液の少なくとも１種類を用い
て、多孔質Ｓｉ５２、５３のみを無電解湿式化学エッチ
ングして支持基体上に予め第一の基体の多孔質上に形成
した膜を残存させる。上記詳述したように、多孔質Ｓｉ
の膨大な表面積により通常のＳｉのエッチング液でも選
択的に多孔質Ｓｉのみをエッチングすることが可能であ
る。あるいは、単結晶Ｓｉ層５４、５５を研磨ストッパ
ーとして多孔質Ｓ５２、５３を選択研磨で除去する。
【０１１０】化合物半導体層を多孔質上に形成している
場合には化合物半導体に対してＳｉのエッチング速度の
速いエッチング液を用いて、多孔質Ｓｉ５２、５３のみ
を化学エッチングして絶縁性基体上に薄膜化した単結晶
化合物半導体層５４、５５を残存させ形成する。あるい
は、単結晶化合物半導体層５４、５５を研磨ストッパー
として多孔質Ｓｉ５２、５３を選択研磨で除去する。
【０１１１】図５（ｆ）には、本発明の半導体基体が示
される。支持基体上に非多孔質薄膜、例えば単結晶Ｓｉ
薄膜５３が平坦に、しかも均一に薄層化されて、ウエハ
全域に、大面積に２体同時に形成される。こうして得ら
れた半導体基体は、絶縁分離された電子素子作製という
点から見ても好適に使用することができる。
【０１１２】Ｓｉ単結晶基体５１は残留多孔質Ｓｉを除
去して、表面平坦性が許容できないほど荒れている場合
には表面平坦化を行った後、再度Ｓｉ単結晶基体５１と
して使用できる。あるいは、多孔質Ｓｉを除去せずに再
び非多孔質薄膜を形成し、図５（ｂ）に示される基体と
し、図５（ｃ）〜（ｆ）に示される工程に再び投入する
ことも可能である。尚、支持基体５８、５９は同一でな
くても良い。
【０１１３】（実施形態６）図８を使って実施形態６を
説明する。まず単結晶Ｓｉ基体１００を陽極化成して多
孔質Ｓｉ層１０１を形成する（図８（ａ））。このとき
多孔質化する厚みは、基体の片側表面層数μｍ〜数１０
μｍでよい。またＳｉ基体１００全体を陽極化成しても
かまわない。
【０１１４】多孔質Ｓｉの形成方法については、図１１
を用いて説明する。まず基体としてＰ型の単結晶Ｓｉ基
体６００を用意する。Ｎ型でも不可能ではないが、その
場合は低抵抗の基体に限定されるか、または光を基体表
面に照射してホールの生成を促進した状態で行なわなけ
ればならない。基体６００を図１１（Ａ）に示すような
装置にセッティングする。即ち基体の片側がフッ酸系の
溶液６０４に接していて、溶液側に負の電極６０６がと
られており、逆側は正の金属電極６０５に接している。
【０１１５】これと別に図１１（Ｂ）に示すように、正
電極側６０５′も溶液６０４′を介して電位をとっても
かまわない。いずれにせよフッ酸系溶液に接している負
の電極側から多孔質化が起こる。フッ酸系溶液６０４と
しては、一般的には濃フッ酸（４９％ＨＦ）を用いる。
純水（Ｈ2Ｏ）で希釈していくと、流す電流値にもよる
が、ある濃度からエッチングが起こってしまうので好ま
しくない。また陽極化成中に基体６００の表面から気泡
が発生してしまい、この気泡を効率よく取り除く目的か
ら、界面活性剤としてアルコールを加えることもでき
る。アルコールとしてメタノール、エタノール、プロパ
ノール、イソプロパノール等が用いられる。また界面活
性剤の代わりに撹はん器を用いて、溶液を撹はんしなが
ら陽極化成を行ってもよい。
【０１１６】負電極６０６に関しては、フッ酸溶液に対
して侵食されないような材料、例えば金（Ａｕ）、白金
（Ｐｔ）等が用いられる。正側の電極６０５の材質は一
般に用いられる金属材料でかまわないが、陽極化成が基
体６００すべてになされた時点で、フッ酸系溶液６０４
が正電極６０５に達するので、正電極６０５の表面にも
耐フッ酸溶液性の金属膜をコーティングしておくとよ
い。陽極化成を行う電流値は最大数１００Ａ／ｃｍ2で
あり、最小値は零でなければよい。この値は多孔質化し
たＳｉの表面に良質のエピタキシャル成長ができる範囲
内で決定される。通常電流値が大きいと陽極化成の速度
が増すと同時に、多孔質Ｓｉ層の密度が小さくなる。即
ち孔の占める体積が大きくなる。これによってエピタキ
シャル成長の条件が変わってくるのである。
【０１１７】以上のようにして形成した多孔質層１０１
上に、非多孔質の単結晶Ｓｉ層１０２をエピタキシャル
成長させる（図８（ｂ））。
【０１１８】次いで、エピタキシャル層１０２の表面を
酸化してＳｉＯ2層１０３（熱酸化を含む）を形成する
（図８（ｃ））。これはエピタキシャル層を次の工程で
直接支持基体と貼り合わせた場合、貼り合わせ界面には
不純物が偏析しやすく、また界面の原子の非結合手（ダ
ングリングボンド）が多くなり、薄膜デバイスの特性を
不安定化させる要因になるからである。但し必ずしもこ
の工程は必須ではなく、上記現象が問題とならないよう
なデバイス構成を考えるならば省略してもかまわない。
ここで、ＳｉＯ2層１０３は、ＳＯＩ基体の絶縁層とし
ての機能を果たすが、絶縁層は、貼り合わせる基体表面
の少なくとも１面に形成される必要があり、絶縁層の形
成に際しては種々の態様がある。
【０１１９】尚、酸化する場合酸化膜厚は、貼り合わせ
界面に取り込まれる大気中からのコンタミネーションの
影響を受けない程度の厚みがあれば良い。
【０１２０】このあと、前述のイオン注入等の方法によ
り多孔質Ｓｉ層１０１の中にポロジティの大きい層を作
る。ポロジティの大きい層はイオン注入の他、図１１の
陽極化成の電流を途中で変化させることによっても形成
できる。
【０１２１】そして、上記表面が酸化されたエピタキシ
ャル面を有する基体１００と、支持基体となるＳｉＯ2
層１０４を表面に有する基体１１０を用意する。支持基
体１１０はＳｉ基体表面を酸化（熱酸化を含む）したも
の、石英ガラス、結晶化ガラス、任意基体上にＳｉＯ2
を堆積したものなどが挙げられる。ここでＳｉＯ2層１
０４を設けないＳｉ基体を用いることもできる。
【０１２２】上記用意した２枚の基板を洗浄した後に貼
り合わせる（図８（ｄ））。洗浄方法は通常の半導体基
板を（例えば酸化前に）洗浄する工程に準じて行なう。
【０１２３】貼り合わせた後に基板を全面で加圧する
と、接合の強度を高める効果がある。
【０１２４】そして次に貼り合った基板を熱処理する。
熱処理温度は高い方が好ましいが、あまり高すぎると多
孔質層１０１が構造変化をおこしてしまったり、基板に
含まれていた不純物がエピタキシャル層に拡散すること
があるので、これらをおこさない温度と時間を選択する
必要がある。具体的には６００〜１１００℃程度が好ま
しい。また基板によっては高温で熱処理できないものが
ある。例えば支持基板１１０が石英ガラスである場合に
は、Ｓｉと石英の熱膨張係数の違いから、２００℃程度
以下の温度でしか熱処理できない。この温度を越えると
貼り合わせた基板が応力で剥がれたり、または割れたり
してしまう。ただし熱処理は次の工程で行なうバルクＳ
ｉ１００の研削やエッチングの際の応力に耐えられれば
良い。従って２００℃以下の温度であっても活性化の表
面処理条件を最適化することで、プロセスは行なえる。
【０１２５】そして、前述の方法で、ポロジティの大き
い多孔質Ｓｉ層で、基体を２枚に分離する。
【０１２６】次にエピタキシャル成長層１０２を残して
Ｓｉ基体部分１００と多孔質部分１０１を選択的に除去
する（図８（ｅ））。このようにしてＳＯＩ基体が得ら
れる。
【０１２７】更に、以上説明した工程に下述する工程を
付加する場合もある。
【０１２８】（１）多孔質層の孔の内壁の酸化（ｐｒｅ
ｏｘｉｄａｔｉｏｎ） 多孔質Ｓｉ層の隣接する孔の間の壁の厚みは、数ｎｍ〜
数１０ｎｍと非常に薄い。このためエピタキシャルＳｉ
層形成時、貼り合わせ後の熱処理時等、多孔質層に高温
処理を施すと孔壁が凝集することにより、孔壁が粗大化
して孔をふさぎ、エッチング速度が低下してしまう場合
がある。そこで、多孔質層の形成後、孔壁に薄い酸化膜
を形成して、孔の粗大化を抑制することができる。しか
し、多孔質層上には非多孔質単結晶Ｓｉ層をエピタキシ
ャル成長させる必要があることから、多孔質層の孔壁の
内部には、単結晶性が残るように孔の内壁の表面だけを
酸化する必要がある。ここで形成される酸化膜は、数Å
〜数１０Åの膜厚とするのが望ましい。このような膜厚
の酸化膜は、酸素雰囲気中で２００℃〜７００℃の温
度、より好ましくは、２５０℃〜５００℃の温度での熱
処理により形成される。
【０１２９】（２）水素ベーキング処理 本発明者らは、先にＥＰ５５３８５２Ａ２公報におい
て、水素雰囲気下の熱処理により、Ｓｉ表面の微小な荒
れ（ｒｏｕｇｈｎｅｓｓ）を除去し、非常になめらかな
Ｓｉ表面が得られることを示した。本発明においても、
水素雰囲気下でのベーキングを適用することができる。
水素ベーキングは、例えば、多孔質Ｓｉ層形成後、エピ
タキシャルＳｉ層形成前に行なうことができ、これと別
に多孔質Ｓｉ層のエッチング除去後に得られるＳＯＩ基
体に行なうことができる。エピタキシャルＳｉ層形成前
に行なう水素ベーキング処理によっては、多孔質Ｓｉ表
面を構成するＳｉ原子のマイグレーション（ｍｉｇｒａ
ｔｉｏｎ）により、孔の最表面が閉塞されるという現象
が生ずる。孔の最表面が閉塞された状態でエピタキシャ
ルＳｉ層の形成が行なわれると、より結晶欠陥の少ない
エピタキシャルＳｉ層が得られる。一方、多孔質Ｓｉ層
のエッチング後に行なう水素ベーキングによっては、エ
ッチングにより多少荒れたエピタキシャルＳｉ表面をな
めらかにする作用と、ボンディングの際の貼り合わせ界
面にクリールーム中の空気から不可避的にとり込まれ、
エピタキシャルＳｉ層に拡散した中のボロンおよび多孔
質Ｓｉ層からエピタキシャルＳｉ層に熱拡散したボロン
を外方拡散により脱離させるという作用がある。
【０１３０】（実施形態７）実施形態７を図９を使い説
明する。図９に付した番号のうち図８と同じ番号のもの
は、図８の同様の部位を表わす。図８に示した例におい
ては、貼り合わされる２枚の基体の表面は、ＳｉＯ2層
１０３とＳｉＯ2層１０４であったが、必ずしも両面が
ＳｉＯ2層である必要はなく、少なくとも１つの面がＳ
ｉＯ2で構成されていれば良い。ここで示す態様は、多
孔質Ｓｉ層上に形成されたエピタキシャルＳｉ層１１０
２表面を、Ｓｉ基体１１１０上に形成された酸化膜１１
０４表面と貼り合わせるもの（Ｂ，Ｃ，Ｄ）と、エピタ
キシャルＳｉ層１１０２の表面を熱酸化して形成した酸
化膜１１０３表面を酸化処理していないＳｉ基体１１１
０の表面と貼り合わせるもの（Ｅ，Ｆ，Ｇ）である。こ
こで示す態様においても、他の工程は、図８に示した例
と同様に行なうことができる。
【０１３１】（実施形態８）実施形態８について、図１
０を用いて説明する。図１０に付した番号のうち図８と
同じ番号のものは、図８と同様の部位を表わす。ここで
示す態様においては、エピタキシャルＳｉ膜が形成され
た基体と貼り合わせる基体に、石英ガラス、青板ガラス
等のガラス材料１２１０を用いることが特徴的である。
この態様としては、エピタキシャルＳｉ層１１０２をガ
ラス基体１２１０と貼り合わせる態様（Ｂ，Ｃ，Ｄ）
と、エピタキシャルＳｉ層１１０２の表面を熱酸化して
形成された酸化膜１１０３とガラス基体１２１０と貼り
合わせる態様（Ｅ，Ｆ，Ｇ）が示されている。ここで示
す態様においても他の工程は図８に示した例と同様に行
なうことができる。
【０１３２】
【実施例】以下、具体的な実施例を挙げて本発明を詳細
に説明するが、本発明はこれら実施例に限定されるもの
ではない。
【０１３３】（実施例１）６２５μｍの厚みを持った比
抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の６インチ径
の（１００）単結晶Ｓｉ基体を、ＨＦ溶液中において陽
極化成を行った。
【０１３４】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０１３５】次にこの基体の多孔質側に加速電圧３０ｋ
ｅＶで５×１０16／ｃｍ2のＨｅ＋イオンを注入した。
次いで、この基体を真空中８５０℃で８時間熱処理し
た。
【０１３６】この基体に水銀ランプの光を照射したとこ
ろ、波長７５０ｎｍ付近の赤色光の発光が確認された。
【０１３７】（実施例２）６２５μｍの厚みを持った比
抵抗０. ０１Ω・ ｃｍのＰ型の６インチ径の（１００）
単結晶Ｓｉ基体を２枚用意し、１枚にはＨＦ溶液中にお
いて陽極化成を行った。
【０１３８】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０１３９】この基体の多孔質側ともう１枚の表面側に
加速電圧３０ｋｅＶで５×１０16／ｃｍ2のＨｅ＋イオ
ンを注入した。次に、この基体の多孔質側ともう１枚の
表面側に麟イオンを１００ｋｅＶ、５×１０14／ｃｍ2
で注入した。この後、これらの基体を真空中８５０℃で
８時間熱処理した。さらに表面にＩＴＯ電極を蒸着し
た。
【０１４０】Ｓｉ基体とＩＴＯ電極の間に電圧を印加し
たところ、多孔質化した基体では波長７５０ｎｍ付近の
発光が確認されたが、他方の基体では発光が確認されな
かった。
【０１４１】（実施例３）６２５μｍの厚みを持った比
抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の６インチ径
の（１００）単結晶Ｓｉ基体を２枚用意し、１枚にＨＦ
溶液中において陽極化成を行った。
【０１４２】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： ２０（μｍ） ポロジティ： １５（％）
【０１４３】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。次にこの多孔質化した基体の多孔質側
ともう１枚の基体に水素イオンを加速電圧０．７６Ｍｅ
Ｖ、１×１０17／ｃｍ2で基体全面に注入した。
【０１４４】次にこの基体を真空中１０００℃で１時間
熱処理したところ、多孔質層はイオン注入した領域相当
する約１μｍの厚みで多孔質層が基体全面で均一に剥離
したが、多孔質化しない方の基体には水疱状の膨れが多
数形成されただけであった。
【０１４５】（実施例４）６２５μｍの厚みを持った比
抵抗０. ０１Ω・ ｃｍのＰ型の６インチ径の（１００）
単結晶Ｓｉ基体をＨＦ溶液中において陽極化成を行っ
た。
【０１４６】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０１４７】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ(Chemical Vapo
r Deposition) 法により単結晶Ｓｉを０．１μｍエピタ
キシャル成長した。成長条件は以下の通りとした。
【０１４８】 ソ−スガス： SiH2Cl2/H2 ガス流量： ０. ５/ １８０ ｌ/ ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９００ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ
【０１４９】次にこの基体の多孔質側ともう１枚の表面
側に加速電圧３０ｋｅＶで５×１０16／ｃｍ2のＨｅ＋
イオンを注入した。次いで、この基体の多孔質側ともう
１枚の表面側に麟イオンを１００ｋｅＶ、５×１０14／
ｃｍ2で注入した。この後、これらの基体をアルゴン雰
囲気中８５０度で８時間熱処理した。次いで、表面にＩ
ＴＯ電極を蒸着した。そして、Ｓｉ基体とＩＴＯ電極の
間に電圧を印加したところ、多孔質化した基体では波長
７５０ｎｍ付近の発光が確認された。
【０１５０】（実施例５）６２５μｍの厚みを持った比
抵抗０. ０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の（１００）単結晶Ｓｉ基体を２枚用意し、ＨＦ溶液中
において陽極化成を行った。
【０１５１】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： ３（μｍ） ポロジティ： １５（％）
【０１５２】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ(Chemical Vapo
r Deposition) 法により単結晶Ｓｉを０．１５μｍエピ
タキシャル成長した。成長条件は、以下の通りとした。
【０１５３】 ソ−スガス： SiH2Cl2/H2 ガス流量： ０. ５/ １８０ ｌ/ ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９５０ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ
【０１５４】さらに、このエピタキシャルＳｉ層表面に
熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１５５】次にこれらのうち、一方の基体のみの多孔
質側に加速電圧５０ｋｅＶで１×１０17／ｃｍ2のＨｅ
＋イオンを注入した。
【０１５６】該ＳｉＯ2 層表面と、別に用意した５００
ｎｍのＳｉＯ2 層を形成した支持基体となるＳｉ基体の
表面とを重ね合わせ、接触させた後、１０００℃- ２時
間の熱処理をし、貼り合わせ強度の増強をおこなったと
ころ、Ｈｅイオンを注入の投影飛程に相当する位置で２
枚の基体が完全に分離した。剥離した面を詳細に光学顕
微鏡で観察したが、当初の貼り合わせ面が露出している
部分は発見できなかった。
【０１５７】一方のＨｅイオン注入をしなかった基体は
なんら外見上の変化はなく、貼り合わされたままであっ
た。そこでＨｅイオン注入をしなかった貼り合わせ基体
の多孔質化したＳｉ基体側を通常半導体で用いられる研
削装置を使用して研削して多孔質Ｓｉ層を露出させた
が、研削精度が十分でないために多孔質層を全面で露出
させることはできなかった。
【０１５８】その後、支持基体側に残った多孔質Ｓｉ層
を４９％弗酸と３０％過酸化水素水との混合液（１：
５）で撹はんしながら選択エッチングした。単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、多孔質Ｓｉは選択エッチングされ、
完全に除去された。
【０１５９】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は１０5以上にも達し、非多孔質層
におけるエッチング量（数１０Å程度）は実用上無視で
きる膜厚減少である。
【０１６０】この結果、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選
択エッチングによっても単結晶Ｓｉ層には何ら変化はな
かった。
【０１６１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。また、エピタ
キシャルＳｉ層表面に酸化膜を形成しなくても同様の結
果が得られた。
【０１６２】（実施例６）６２５μｍの厚みを持った比
抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の６インチ径
の（１００）単結晶Ｓｉ基体を２枚用意し、ＨＦ溶液中
において陽極化成を行った。
【０１６３】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０１６４】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ(Chemical Vapo
r Deposition) 法により単結晶Ｓｉを０．１５μｍエピ
タキシャル成長した。成長条件は以下の通りである。膜
厚はおよそ±２％の精度である。
【０１６５】 ソ−スガス： SiH2Cl2/H2 ガス流量： ０. ５/ １８０ ｌ/ ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９５０ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ
【０１６６】さらに、このエピタキシャルＳｉ層表面に
熱酸化により１００ｎｍのＳｉＯ2層を形成した。次に
これらのうち、一方の基体のみの多孔質側に水素イオン
を加速電圧５０ｋｅＶで５×１０16／ｃｍ2のを注入し
た。
【０１６７】該ＳｉＯ2 層表面と、別に用意した５００
ｎｍのＳｉＯ2 層を形成した支持基体となるＳｉ基体の
表面とを重ね合わせ、接触させた後、１０００℃- ２時
間の熱処理をし、貼り合わせ強度の増強をおこなったと
ころ、水素イオンを注入の投影飛程に相当する位置で２
枚の基体が完全に分離した。剥離した面を詳細に光学顕
微鏡で観察したが、当初の貼り合わせ面が露出している
部分は発見できなかった。
【０１６８】一方、水素イオン注入をしなかった基体は
なんら外見上の変化はなく、貼り合わされたままであっ
た。水素イオン注入をしなかった貼り合わせ基体の多孔
質化した基体側を通常半導体で用いられる研削装置を使
用して研削して多孔質層を露出させたが、研削精度が十
分でないために残留した多孔質層の厚みは１〜９μｍで
あった。
【０１６９】その後、支持基体側に残った多孔質Ｓｉ層
を４９％弗酸と３０％過酸化水素水との混合液（１：
２）で撹はんしながら選択エッチングする。単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、多孔質Ｓｉは選択エッチングされ、
完全に除去された。
【０１７０】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は１０5以上にも達し、非多孔質
層におけるエッチング量（数１０Å程度）は実用上無視
できる膜厚減少である。
【０１７１】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は水素イオン注入をした方では１
０１ｎｍ±３ｎｍであったが、水素イオン注入をしない
方では１０１ｎｍ±７ｎｍであり、多孔質Ｓｉの厚みの
ばらつきの影響で膜厚分布が劣化していることが確認さ
れた。この後、水素中で１１００℃で熱処理を１時間施
した。
【０１７２】単結晶Ｓｉ層の表面粗さを原子間力顕微鏡
で評価したところ、５０μｍ角の領域での平均２乗粗さ
はおよそ０．２ｎｍで通常市販されているＳｉウエハと
同等であった。また、透過電子顕微鏡による断面観察の
結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。ま
た、エピタキシャルＳｉ層表面に酸化膜を形成しなくて
も同様の結果が得られた。
【０１７３】同時にＳｉ基体側に残った多孔質Ｓｉも４
９％弗酸と３０％過酸化水素水との混合液（１：２）で
撹はんしながら選択エッチングした。単結晶Ｓｉはエッ
チングされずに残り、単結晶Ｓｉをエッチ・ストップの
材料として、多孔質Ｓｉは選択エッチングされ、完全に
除去され、再び多孔質化する工程に投入することができ
た。
【０１７４】（実施例７）６２５μｍの厚みを持った比
抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の５インチ径
の（１００）単結晶Ｓｉ基体を２枚用意し、ＨＦ溶液中
において陽極化成を行った。
【０１７５】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０１７６】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ(Chemical Vapo
r Deposition) 法により単結晶Ｓｉを０．５５μｍエピ
タキシャル成長した。成長条件は以下の通りである。膜
厚はおよそ±２％の精度である。
【０１７７】 ソ−スガス： SiH2Cl2/H2 ガス流量： ０. ５/ １８０ ｌ/ ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９００ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ
【０１７８】さらに、このエピタキシャルＳｉ層表面に
熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１７９】次に、これらのうち、一方の基体のみの多
孔質側に水素イオンを加速電圧１００ｋｅＶ、５×１０
17／ｃｍ2で注入した。
【０１８０】該ＳｉＯ2 層表面と、別に用意した支持基
体となる石英基体の表面をそれぞれ酸素プラズマに曝し
た後、重ね合わせ、接触させた後、２００℃- ２時間の
熱処理をし、貼り合わせ強度の増強をおこなった。貼り
合わせたウエハに面内に対して垂直方向にさらに面内に
均一に十分な圧力を加えたところ多孔質Ｓｉ層はイオン
注入した領域で二分割された。
【０１８１】一方、水素イオン注入をしなかった基体は
さらに圧力を加えることが多孔質層が破壊し、２分割さ
れた。しかし、分割された多孔質の状況を観察したとこ
ろ、一部では単結晶Ｓｉ層にクラックが導入されている
ことがわかったので後の工程には投入できなかった。
【０１８２】その後、基体側に残った多孔質Ｓｉ層を４
９％弗酸と３０％過酸化水素水との混合液（１：２）で
撹はんしながら選択エッチングする。単結晶Ｓｉはエッ
チングされずに残り、単結晶Ｓｉをエッチ・ストップの
材料として、多孔質Ｓｉは選択エッチングされ、完全に
除去された。
【０１８３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は１０5以上にも達し、非多孔質
層におけるエッチング量（数１０Å程度）は実用上無視
できる膜厚減少である。
【０１８４】この結果、Ｓｉ酸化膜上に０．５μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は水素イオン注入をした方では５
０１ｎｍ±１１ｎｍであった。この後、水素中で１１０
０℃で熱処理を１時間施した。
【０１８５】単結晶Ｓｉ層の表面粗さを原子間力顕微鏡
で評価したところ、５０μｍ角の領域での平均２乗粗さ
はおよそ０．２ｎｍで通常市販されているＳｉウエハと
同等であった。また、透過電子顕微鏡による断面観察の
結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。ま
た、エピタキシャルＳｉ層表面に酸化膜を形成しなくて
も同様の結果が得られた。
【０１８６】Ｓｉ基体側に残った多孔質Ｓｉには再びＣ
ＶＤ(Chemical Vapor Deposition)法により単結晶Ｓｉ
を０．５５μｍエピタキシャル成長した。成長条件は以
下の通りである。膜厚はおよそ±２％の精度である。
【０１８７】 ソ−スガス： SiH2Cl2/H2 ガス流量： ０. ５/ １８０ ｌ/ ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９００ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ
【０１８８】この単結晶Ｓｉ層の結晶欠陥密度を欠陥顕
在化エッチングで評価したところ、欠陥密度はおよそ１
×１０3・ｃｍ2であり、この基体は再び、イオン注入、
貼り合わせ工程に投入することができた。
【０１８９】（実施例８）６２５μｍの厚みを持った比
抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の６インチ径
の（１００）単結晶Ｓｉ基体を２枚用意し、ＨＦ溶液中
において陽極化成を行った。
【０１９０】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０１９１】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ(Chemical Vapo
r Deposition) 法により単結晶Ｓｉを０．１５μｍエピ
タキシャル成長した。成長条件は以下の通りである。膜
厚はおよそ±２％の精度である。
【０１９２】 ソ−スガス： SiH2Cl2/H2 ガス流量： ０. ５/ １８０ ｌ/ ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９５０ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ
【０１９３】さらに、このエピタキシャルＳｉ層表面に
熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１９４】次にこれらのうち、一方の基体のみの多孔
質側にＨｅイオンを加速電圧１００ｋｅＶ、１×１０17
／ｃｍ2で注入した。
【０１９５】該ＳｉＯ2層表面と、別に用意した５００
ｎｍのＳｉＯ2層を形成した支持基体となるＳｉ基体の
表面とを重ね合わせ、接触させた後、４００℃- ２時間
の熱処理をした。貼り合わせたウエハに面内に対して垂
直方向にさらに面内に均一に十分な引っ張り力を加えた
ところ、Ｈｅイオンを注入の投影飛程に相当する位置で
２枚の基体が完全に分離した。剥離した面を詳細に光学
顕微鏡で観察したが、当初の貼り合わせ面が露出してい
る部分は発見できなかった。
【０１９６】一方、Ｈｅイオン注入をしなかった基体は
さらに圧力を加えることが多孔質層が破壊し、２分割さ
れた。しかし、分割された多孔質の状況を観察したとこ
ろ、一部では単結晶Ｓｉ層にクラックが導入されている
ことがわかったので後の工程には投入できなかった。
【０１９７】その後、支持基体側に残った多孔質Ｓｉ層
を４９％弗酸と３０％過酸化水素水との混合液（１：
２）で撹はんしながら選択エッチングした。単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、多孔質Ｓｉは選択エッチングされ、
完全に除去された。
【０１９８】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は１０5以上にも達し、非多孔質
層におけるエッチング量（数１０Å程度）は実用上無視
できる膜厚減少である。
【０１９９】この結果、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性はヘリウムイオン注入をした方で
は１０１ｎｍ±３ｎｍであったが、ヘリウムイオン注入
をしない方では１０１ｎｍ±７ｎｍであり、多孔質Ｓｉ
の厚みのばらつきの影響で膜厚分布が劣化していること
が確認された。そして、水素中で１１００℃で熱処理を
１時間施した。
【０２００】単結晶Ｓｉ層の表面粗さを原子間力顕微鏡
で評価したところ、５０μｍ角の領域での平均２乗粗さ
はおよそ０．２ｎｍで通常市販されているＳｉウエハと
同等であった。また、透過電子顕微鏡による断面観察の
結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。また
エピタキシャルＳｉ層表面に酸化膜を形成しなくても同
様の結果が得られた。
【０２０１】同時にＳｉ基体側に残った多孔質Ｓｉも４
９％弗酸と３０％過酸化水素水との混合液（１：２）で
撹はんしながら選択エッチングした。単結晶Ｓｉはエッ
チングされずに残り、単結晶Ｓｉをエッチ・ストップの
材料として、多孔質Ｓｉは選択エッチングされ、完全に
除去され、再び多孔質化する工程に投入することができ
た。
【０２０２】（実施例９）６２５μｍの厚みを持った比
抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の６インチ径
の（１００）単結晶Ｓｉ基体を２枚用意し、ＨＦ溶液中
において陽極化成を行った。
【０２０３】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2 ） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０２０４】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上に多孔質Ｓｉ上にＭＢＥ
(Molecular Beam Epitaxy)法により単結晶Ｓｉを０. ５
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。膜厚はおよそ±２％の精度である。
【０２０５】 温度： ７００℃ 圧力： 1 × 10-9 Torr 成長速度： ０. １ nm/sec 温度： ９５０ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ
【０２０６】さらに、このエピタキシャルＳｉ層表面に
熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０２０７】次にこれらのうち、一方の基体のみの多孔
質側にＨｅイオンを加速電圧１００ｋｅＶ、１×１０17
／ｃｍ2で注入した。
【０２０８】該ＳｉＯ2 層表面と、別に用意した５００
ｎｍのＳｉＯ2 層を形成したＳｉ基体の表面とを重ね合
わせ、接触させた後、３００℃- ２時間の熱処理をし
た。貼り合わせた２枚のウエハをそれぞれ真空チャック
で固定して、ウエハの主面と水平方向にひねり、剪断力
を加えたところ、Ｈｅイオンを注入の投影飛程に相当す
る位置で２枚の基体が完全に分離した。剥離した面を詳
細に光学顕微鏡で観察したが、当初の貼り合わせ面が露
出している部分は発見できなかった。一方、Ｈｅイオン
注入をしなかった基体はさらに力を加えると真空チャッ
クがはずれてしまい、後の工程には投入できなかった。
【０２０９】その後、支持基体側に残った多孔質Ｓｉ層
を４９％弗酸と３０％過酸化水素水との混合液（１：
２）で撹はんしながら選択エッチングする。単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、多孔質Ｓｉは選択エッチングされ、
完全に除去された。
【０２１０】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は１０5以上にも達し、非多孔質
層におけるエッチング量（数１０Å程度）は実用上無視
できる膜厚減少である。
【０２１１】この結果、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は水素イオン注入をした方では１
０１ｎｍ±３ｎｍであったが、水素イオン注入をしない
方では１０１ｎｍ±７ｎｍであり、多孔質Ｓｉの厚みの
ばらつきの影響で膜厚分布が劣化していることが確認さ
れた。そして、水素中で１１００℃で熱処理を１時間施
した。
【０２１２】単結晶Ｓｉ層の表面粗さを原子間力顕微鏡
で評価したところ、５０μｍ角の領域での平均２乗粗さ
はおよそ０．２ｎｍで通常市販されているＳｉウエハと
同等であった。また、透過電子顕微鏡による断面観察の
結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。ま
た、エピタキシャルＳｉ層表面に酸化膜を形成しなくて
も同様の結果が得られた。
【０２１３】同時にＳｉ基体側に残った多孔質Ｓｉも４
９％弗酸と３０％過酸化水素水との混合液（１：２）で
撹はんしながら選択エッチングした。その結果単結晶Ｓ
ｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉは選択エッチングさ
れ、完全に除去され、再び多孔質化する工程に投入する
ことができた。
【０２１４】（実施例１０）６２５μｍの厚みを持った
比抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の５インチ
径の（１００）単結晶Ｓｉ基体を２枚用意し、ＨＦ溶液
中において陽極化成を行った。
【０２１５】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2 ） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０２１６】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ(Chemical Vapo
r Deposition) 法により単結晶Ｓｉを０．５５μｍエピ
タキシャル成長した。成長条件は以下の通りである。膜
厚はおよそ±２％の精度である。
【０２１７】 ソ−スガス： SiH2Cl2/H2 ガス流量： ０. ５/ １８０ ｌ/ ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９００ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０２１８】次にこれらのうち、一方の基体のみの多孔
質側に水素イオンを加速電圧１００ｋｅＶ、１×１０18
／ｃｍ2で注入した。
【０２１９】該ＳｉＯ2 層表面、別に用意した支持基体
となる石英基体の表面をそれぞれ酸素プラズマに曝した
後、重ね合わせ、接触させた後、２００℃- ２時間の熱
処理をし、貼り合わせ強度の増強をおこなったところ、
多孔質Ｓｉ層はイオン注入した領域で二分割された。一
方、水素イオン注入をしなかった基体は何の変化も観察
されなかった。
【０２２０】その後、支持基体側に残った多孔質Ｓｉ層
を４９％弗酸と３０％過酸化水素水との混合液（１：
２）で撹はんしながら選択エッチングする。単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、多孔質Ｓｉは選択エッチングされ、
完全に除去された。
【０２２１】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は１０5以上にも達し、非多孔質
層におけるエッチング量（数１０Å程度）は実用上無視
できる膜厚減少である。
【０２２２】この結果、石英基体上に０．５μｍの厚み
を持った単結晶Ｓｉ層が形成できた。形成された単結晶
Ｓｉ層の膜厚を面内全面について１００点を測定したと
ころ、膜厚の均一性は水素イオン注入をした方では５０
１ｎｍ±１１ｎｍであった。この後、水素中で１１００
℃で熱処理を１時間施した。
【０２２３】単結晶Ｓｉ層の表面粗さを原子間力顕微鏡
で評価したところ、５０μｍ角の領域での平均２乗粗さ
はおよそ０．２ｎｍで通常市販されているＳｉウエハと
同等であった。また、透過電子顕微鏡による断面観察の
結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。ま
た、エピタキシャルＳｉ層表面に酸化膜を形成しなくて
も同様の結果が得られた。
【０２２４】（実施例１１）６２５μｍの厚みを持った
比抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の５インチ
径の（１００）単結晶Ｓｉ基体を１枚用意し、ＨＦ溶液
中において陽極化成を行った。
【０２２５】陽極化成条件は以下のとおりであった。
【０２２６】 電流密度： ５（ｍＡ・cm-2 ） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０２２７】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＭＯＣＶＤ(Metal Org
anicChemical Vapor Deposition) 法により単結晶Ｇａ
Ａｓを１μｍエピタキシャル成長した。成長条件は以下
の通りとした。
【０２２８】 ソ−スガス： ＴＭＧ/ ＡｓＨ3/Ｈ2 ガス圧力： ８０ Ｔｏｒｒ 温度： ７００ ℃
【０２２９】次にこの基体の多孔質側にＨｅイオンを加
速電圧１００ｋｅＶ，１×１０18／ｃｍ2で注入した。
【０２３０】該ＧａＡｓ層表面と、別に用意した支持基
体となるＳｉ基体の表面とを重ね合わせ、接触させた
後、２００℃- ２時間の熱処理をし、貼り合わせ強度の
増強をおこなったところ、多孔質Ｓｉ層はイオン注入し
た領域で二分割された。
【０２３１】その後、多孔質Ｓｉ層の内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。単結晶ＧａＡｓはエッチングされず
に残り、単結晶ＧａＡｓをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ、完全に除去され
た。
【０２３２】単結晶ＧａＡｓの該エッチング液にたいす
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
【０２３３】この結果、Ｓｉ基体上に１μｍの厚みを持
った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの選択
エッチングによっても単結晶ＧａＡｓ層には何ら変化は
なかった。
【０２３４】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。また、支
持基体として酸化膜付きのＳｉ基体を用いることによ
り、絶縁膜上のＧａＡｓも同様に作製できた。
【０２３５】（実施例１２）６２５μｍの厚みを持った
比抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の５インチ
径の第１の（１００）単結晶Ｓｉ基体を、ＨＦ溶液中に
おいて陽極化成を行った。
【０２３６】陽極化成条件は以下のとおりであった。
【０２３７】 電流密度： １０（ｍＡ・cm-2 ） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： ２４（分） 多孔質Ｓｉの厚み： ２０（μｍ） ポロジティ： １７（％）
【０２３８】この基体を酸素雰囲気中４００℃で２時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＭＢＥ(Molecular Bea
m Epitaxy)法により単結晶ＡｌＧａＡｓを０. ５μｍエ
ピタキシャル成長した。
【０２３９】次にこの基体の多孔質側にＨｅイオンを加
速電圧１００ｋｅＶ、１×１０１８／ｃｍ２で注入し
た。
【０２４０】該ＡｌＧａＡｓ層表面と、別に用意した支
持基体となる低融点ガラス基体の表面とを重ね合わせ、
接触させた後、５００℃- ２時間の熱処理をし、貼り合
わせをおこなった。この熱処理により両基体は強固に貼
り合わされた。
【０２４１】貼り合わせたウエハに面内に対して垂直方
向にさらに面内に均一に十分な圧力を加えたところ多孔
質Ｓｉ層はイオン注入した領域で二分割された。その
後、多孔質Ｓｉを弗酸溶液でエッチングした。単結晶Ａ
ｌＧａＡｓはエッチングされずに残り、単結晶ＡｌＧａ
Ａｓをエッチ・ストップの材料として、多孔質Ｓｉは選
択エッチングされ、完全に除去された。単結晶ＡｌＧａ
Ａｓの該エッチング液にたいするエッチング速度は、極
めて低く、実用上無視できる膜厚減少である。
【０２４２】この結果、ガラス基体上に０. ５μｍの厚
みを持った単結晶ＡｌＧａＡｓ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶ＡｌＧａＡｓ層
には何ら変化はなかった。透過電子顕微鏡による断面観
察の結果、ＡｌＧａＡｓ層には新たな結晶欠陥は導入さ
れておらず、良好な結晶性が維持されていることが確認
された。
【０２４３】（実施例１３）６２５μｍの厚みを持った
比抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の両面研磨
の６インチ径の（１００）単結晶Ｓｉ基体を、ＨＦ溶液
中において両面に対して陽極化成を行った。
【０２４４】陽極化成条件は以下のとおりであった。
【０２４５】 電流密度： ５（ｍＡ・cm-2 ） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２×２（分） 多孔質Ｓｉの厚み： 各１０（μｍ） ポロジティ： １５（％）
【０２４６】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。両面に形成した多孔質Ｓｉ上にＣＶＤ
(Chemical Vapor Deposition) 法により単結晶Ｓｉをそ
れぞれ１μｍエピタキシャル成長した。成長条件は以下
の通りとした。
【０２４７】 ソ−スガス： SiH2Cl2/H2 ガス流量： ０. ５/ １８０ ｌ/ ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９５０ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ
【０２４８】さらに、このエピタキシャルＳｉ層表面に
熱酸化により１００ｎｍのＳｉＯ2層を形成した。次に
これらの両側の多孔質に水素イオンを加速電圧１００ｋ
ｅＶ、１×１０18／ｃｍ2で注入した。
【０２４９】該ＳｉＯ2 層表面と、別に用意した５００
ｎｍのＳｉＯ2 層を形成した２枚の支持基体となるＳｉ
基体の表面とをそれぞれ重ね合わせ、接触させた後、６
００℃- ２時間の熱処理をし、貼り合わせをおこなった
ところ、多孔質Ｓｉ層はイオン注入した領域で二分割さ
れた。
【０２５０】その後、多孔質Ｓｉ層を４９％弗酸と３０
％過酸化水素水との混合液（１：５）で撹はんしながら
選択エッチングする。単結晶Ｓｉはエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ、完全に除去された。
【０２５１】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は１０5以上にも達し、非多孔質
層におけるエッチング量（数１０Å程度）は実用上無視
できる膜厚減少である。
【０２５２】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が２枚同時に形成できた。多孔質Ｓ
ｉの選択エッチングによっても単結晶Ｓｉ層には何ら変
化はなかった。透過電子顕微鏡による断面観察の結果、
Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。また、エピ
タキシャルＳｉ層表面に酸化膜を形成しなくても同様の
結果が得られた。
【０２５３】（実施例１４）６２５μｍの厚みを持った
比抵抗０. ０１Ω・ ｃｍのＰ型あるいはＮ型の５インチ
径の（１００）単結晶Ｓｉ基体を２枚用意し、ＨＦ溶液
中において陽極化成を行った。
【０２５４】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2 ） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） ポロジティ： １５（％）
【０２５５】この基体を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ(Chemical Vapo
r Deposition) 法により単結晶Ｓｉを０．５５μｍエピ
タキシャル成長した。成長条件は以下の通りである。膜
厚はおよそ±２％の精度である。
【０２５６】 ソ−スガス： SiH2Cl2/H2 ガス流量： ０. ５/ １８０ ｌ/ ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９００ ℃ 成長速度： ０. ３ μｍ/ ｍｉｎ
【０２５７】さらに、このエピタキシャルＳｉ層表面に
熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０２５８】次にこれらのうち、一方の基体のみの多孔
質側に水素イオンを加速電圧１００ｋｅＶ、１×１０18
／ｃｍ2で注入した。
【０２５９】該ＳｉＯ2層表面と、別に用意した支持基
体となる石英基体の表面をそれぞれ酸素プラズマに曝し
た後、重ね合わせ、接触させた後、２００℃- ２時間の
熱処理をし、貼り合わせ強度の増強をおこなった。次に
この基体に超音波等の波動エネルギーを印加したところ
多孔質Ｓｉ層はイオン注入した領域で二分割された。
【０２６０】一方の水素イオン注入をしなかった基体は
何の変化も観察されなかった。
【０２６１】その後、支持基体側に残った多孔質Ｓｉ層
を４９％弗酸と３０％過酸化水素水との混合液（１：
２）で撹はんしながら選択エッチングした。単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、多孔質Ｓｉは選択エッチングされ、
完全に除去された。
【０２６２】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は１０5以上にも達し、非多孔質
層におけるエッチング量（数１０Å程度）は実用上無視
できる膜厚減少である。
【０２６３】この結果、Ｓｉ酸化膜上に０．５μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は水素イオン注入をした方では５
０１ｎｍ±１１ｎｍであった。この後、水素中で１１０
０℃で熱処理を１時間施した。
【０２６４】単結晶Ｓｉ層の表面粗さを原子間力顕微鏡
で評価したところ、５０μｍ角の領域での平均２乗粗さ
はおよそ０．２ｎｍで通常市販されているＳｉウエハと
同等であった。また、透過電子顕微鏡による断面観察の
結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。ま
た、エピタキシャルＳｉ層表面に酸化膜を形成しなくて
も同様の結果が得られた。
【０２６５】残った、Ｓｉ単結晶基体は残留多孔質Ｓｉ
を除去して、表面研磨を行い鏡面状にした後、再度Ｓｉ
単結晶基体として使用した。
【０２６６】
【発明の効果】本発明の半導体基体の製造方法によれ
ば、多孔質上に単結晶Ｓｉ層を形成したのちに、微小構
造の多孔質層を形成できるので、多孔質の構造変化等に
影響されることなく、単結晶層のエピタキシャル成長条
件を設定することが可能である。すなわち、発光層とな
る熱処理等で変化しやすい微小な構造の多孔質層を膜形
成のための熱処理の終了した後に形成することができる
ので、素子の特性が安定化できる。
【０２６７】また、本発明の半導体基体の製造方法は、
Ｓｉ基体を除去する際に、大面積に多孔質層を介して一
括して分離することができるため、工程を短縮し、しか
も、分離する位置はイオン注入により多孔質層中に規定
されるので、支持基体側にのこる多孔質層の厚みが均一
なため、選択性よく多孔質層を除去することができるた
め、装置の形状や環境の変化によりエッチングが不安定
な際にも、経済性に優れて、大面積に渡り均一平坦な、
極めて優れた結晶性を有するＳｉ単結晶層あるいは化合
物半導体単結晶層等の非多孔質薄膜を支持基体に歩留ま
り良く、移設することができる。すなわち、Ｓｉ単結晶
層が絶縁層上に形成されたＳＯＩ構造を膜厚の均一性良
く、しかも、歩留まり良く得ることができる。しかも、
分離する位置は多孔質層中になるようにイオン注入の投
影飛程により規定されるので、支持基体側にのこる多孔
質層の厚みが均一なため、選択性よく多孔質層を除去す
ることができる。また、取り去ったＳｉ基体も残留多孔
質を除去することにより再びＳｉ基体として再利用する
ことが可能である。多孔質Ｓｉ除去後の表面平坦性が不
十分であれば表面平坦化処理を行う。
【０２６８】本発明の半導体基体の製造方法は、透明基
体（光透過性基体）上に結晶性が単結晶ウエハ−並に優
れたＳｉあるいは化合物半導体単結晶層を得るうえで、
生産性、均一性、制御性、コストの面において卓越した
半導体基体の作製方法を提供する。
【０２６９】本発明の半導体基体によれば、選択比が抜
群に優れている選択エッチングを行えるので、支持基体
との貼り合わせをおこなうことにより、大面積に渡り均
一平坦な、極めて優れた結晶性を有するＳＯＩ基体ある
いは支持基体上の化合物半導体単結晶の製造方法を得る
ことができる。
【０２７０】また、本発明の半導体基体の製造方法によ
れば、多孔質Ｓｉ上に結晶性の良い単結晶化合物半導体
層を形成でき、さらにこの半導体層を経済性に優れてい
る、しかも大面積の絶縁性基体上に移し代えることが可
能であり、化合物単結晶半導体のヘテロ接合を作る上で
問題点である格子定数、熱膨張係数の差を十分に抑制
し、良好な結晶性を有する化合物半導体層を絶縁性基体
上に形成することができる。
【０２７１】また、イオン注入の際の表面に異物が存在
したりしたために注入層の未形成領域が形成されている
場合にも、多孔質層自体の機械的強度がバルクＳｉと比
べて小さいため、剥離は多孔質層中で発生するので、非
多孔質単結晶Ｓｉ層にクラックなどのダメージが及ばず
に貼り合わせた二枚の基体を分離することができる。
【０２７２】また、イオン注入領域にはゲッタリング効
果もあるため、金属不純物が存在した場合にも、イオン
注入領域に不純物をゲッタリングしたのちに貼り合わせ
た２枚の基体を分離し、イオン注入領域は除去できるの
で、不純物汚染に対しても有効である。
【０２７３】また、剥離する部分が多孔質層中のイオン
注入された領域に限定されているので、剥離する領域の
深さは多孔質層中でばらつくことがない。従って、多孔
質Ｓｉのエッチング選択比が不足している場合でも多孔
質Ｓｉが除去される時間をほぼ一定にすることができる
ので、支持基体上に移設された単結晶Ｓｉ層厚の均一性
を損なうことがない。
【図面の簡単な説明】
【図１】本発明の半導体基体の作製工程の一例を説明す
るための模式図である。
【図２】本発明の半導体基体の作製工程の一例を説明す
るための模式図である。
【図３】本発明の半導体基体の作製工程の一例を説明す
るための模式図である。
【図４】本発明の半導体基体の作製工程の一例を説明す
るための模式図である。
【図５】本発明の半導体基体の作製工程の一例を説明す
るための模式図である。
【図６】本出願人が先に提案した半導体基体の作製工程
の一例を説明するための模式図である。
【図７】従来の半導体基体の作製工程の一例を説明する
ための模式図である。
【図８】実施形態６の半導体基体の作製工程を表す図で
ある。
【図９】実施形態７の半導体基体の作製工程を表す図で
ある。
【図１０】実施形態８の半導体基体の作製工程を表す図
である。
【図１１】陽極化成を説明する図である。
【図１２】発光素子の製造工程を表す図である。
【符号の説明】
１１，２１，３１，４１，５１，６１，７１，１００，
６００，１２１ Ｓｉ基体 １２，２２，３２，４２，５２，５３，６２，７２，１
０１，１２２ 多孔質Ｓｉ層 １３，２３，３４，４４，５６，５７，１２３，１２７
ポロジティの大きい多孔質Ｓｉ層 ３３，４３，５４，５５，６３，７３，１０２，１１０
２，１２４ 非多孔質層 ４５，５８，５９，６４，７４，１１０，１１１０，１
２１０ 支持基体 １０３，１０４，１１０３，１１０４ ＳｉＯ2層 １２５，１２６ 電極 ６０４ フッ酸系溶液 ６０５ 正電極 ６０６ 負電極
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02 H01L 27/12

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 非多孔質シリコン基体上に第１の多孔質
    シリコン層を有する基板を用意する工程、及び前記第１
    の多孔質シリコン層の表面から所定の深さであって、且
    つ該第１の多孔質シリコン層内に、該第１の多孔質シリ
    コン層よりも多孔度の大きい第２の多孔質シリコン層を
    形成する工程を有することを特徴とする半導体基板の製
    造方法。
  2. 【請求項２】 非多孔質シリコン基体上に多孔質シリコ
    ン層を有する基板を用意する工程、及び前記多孔質シリ
    コン層に、一定の投影飛程をもってイオンを注入するイ
    オン注入工程を有することを特徴とする半導体基板の製
    造方法。
  3. 【請求項３】 非多孔質シリコン基体上に多孔質シリコ
    ン層を介して非多孔質薄膜を有する第１の基板を用意す
    る工程、及び前記第１の基板と第２の基板を前記非多孔
    質薄膜が内側に位置するように貼り合わせて多層構造体
    を形成する貼り合わせ工程を含み、前記第２の基板上に
    前記非多孔質薄膜を有する半導体基板の製造方法におい
    て、前記貼り合わせ工程後、前記多層構造体を前記多孔
    質シリコン層において分離する分離工程を有し、且つ前
    記多孔質シリコン層は、前記非多孔質シリコン基体上の
    第１の多孔質シリコン層、及び前記第１の多孔質シリコ
    ン層の表面から所定の深さであって、且つ該第１の多孔
    質シリコン層内に形成された、該第１の多孔質シリコン
    層よりも多孔度の大きい第２の多孔質シリコン層を有す
    ることを特徴とする半導体基板の製造方法。
  4. 【請求項４】 非多孔質シリコン基体上に多孔質シリコ
    ン層を介して非多孔質薄膜を有する第１の基板を用意す
    る工程、及び前記第１の基板と第２の基板を前記非多孔
    質薄膜が内側に位置するように貼り合わせて多層構造体
    を形成する貼り合わせ工程を含み、前記第２の基板上に
    前記非多孔質薄膜を有する半導体基板の製造方法におい
    て、前記多孔質シリコン層に、一定の投影飛程をもって
    イオンを注入するイオン注入工程及び前記貼り合わせ工
    程後、前記多層構造体を前記多孔質シリコン層において
    分離する分離工程を有することを特徴とする半導体基板
    の製造方法。
  5. 【請求項５】 非多孔質シリコン基体上に多孔質シリコ
    ン層を介して非多孔質薄膜を有する第１の基板を用意す
    る工程、及び前記第１の基板と第２の基板を前記非多孔
    質薄膜が内側に位置するように貼り合わせて多層構造体
    を形成する貼り合わせ工程を含み、前記第２の基板上に
    前記非多孔質薄膜を有する半導体基板の製造方法におい
    て、前記貼り合わせ工程後、前記多層構造体を前記多孔
    質シリコン層において分離する分離工程を有し、且つ前
    記多孔質シリコン層は、前記非多孔質薄膜側から順に第
    １の多孔質シリコン層、前記第１の多孔質シリコン層と
    は多孔度の異なる第２の多孔質シリコン層、及び前記第
    ２の多孔質シリコン層とは多孔度の異なる第３の多孔質
    シリコン層を有することを特徴とする半導体基板の製造
    方法。
  6. 【請求項６】 請求項１〜５に記載の方法により作製さ
    れた半導体基板。
  7. 【請求項７】 非多孔質シリコン基体表面に第１の多孔
    質シリコン層を有し、前記第１の多孔質シリコン層の表
    面から所定の深さであって、且つ前記第１の多孔質シリ
    コン層内に、前記第１の多孔質シリコン層よりも多孔度
    の大きい第２の多孔質シリコン層を有することを特徴と
    する半導体基板。
  8. 【請求項８】 非多孔質シリコン基体上に、多孔質層を
    有する半導体基板であって、 前記多孔質層が，表面側から第１の多孔度を有する第１
    の多孔質シリコン層、第１の多孔度とは異なる第２の多
    孔度を有する第２の多孔質シリコン層、及び第２の多孔
    度とは異なる第３の多孔度を有する第３の多孔質シリコ
    ン層を有することを特徴とする半導体基板。
  9. 【請求項９】 非多孔質シリコン基体上に多孔質シリコ
    ン層を介して非多孔質薄膜を有する第１の基板と第２の
    基板とを前記非多孔質薄膜が内側に位置するように貼り
    合わされた貼り合わせ基板であって、前記多孔質シリコ
    ン層は、前記非多孔質薄膜側から順に第１の多孔質シリ
    コン層、前記第１の多孔質シリコン層とは多孔度の異な
    る第２の多孔質シリコン層、及び前記第２の多孔質シリ
    コン層とは多孔度の異なる第３の多孔質シリコン層を有
    することを特徴とする貼り合わせ基板。
  10. 【請求項１０】 非多孔質シリコン基体上に多孔質シリ
    コン層を介して非多孔質薄膜を有する第１の基板と第２
    の基板を前記非多孔質薄膜が内側に位置するように貼り
    合わされた貼り合わせ基板であって、前記多孔質シリコ
    ン層は、第１の多孔質シリコン層及び、前記第１の多孔
    質シリコン層の表面から所定の深さであって、且つ該第
    １の多孔質シリコン層内にイオンを注入するイオン注入
    工程により形成された第２の多孔質シリコン層を有して
    いることを特徴とする貼り合わせ基板。
JP26438696A 1994-03-10 1996-10-04 半導体基体とその製造方法 Expired - Fee Related JP3352340B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP26438696A JP3352340B2 (ja) 1995-10-06 1996-10-04 半導体基体とその製造方法
CN96121054A CN1132223C (zh) 1995-10-06 1996-10-04 半导体衬底及其制造方法
KR1019960044046A KR100291501B1 (ko) 1995-10-06 1996-10-05 반도체기판및그제조방법
TW085112209A TW330307B (en) 1995-10-06 1996-10-05 Semiconductor substrate and producing method thereof
EP96307306A EP0767486B1 (en) 1995-10-06 1996-10-07 Method of producing a semiconductor substrate
CA002187269A CA2187269C (en) 1995-10-06 1996-10-07 Semiconductor substrate and producing method thereof
DE69631233T DE69631233T2 (de) 1995-10-06 1996-10-07 Verfahren zur Herstellung eines Halbleitersubstrats
SG1996010806A SG63669A1 (en) 1995-10-06 1996-10-07 Semiconductor substrate and producing method thereof
US08/729,722 US5854123A (en) 1995-10-06 1996-10-07 Method for producing semiconductor substrate
US09/212,432 US6246068B1 (en) 1995-10-06 1998-12-16 Semiconductor article with porous structure
KR1020000060595A KR100348514B1 (ko) 1995-10-06 2000-10-14 반도체기판 및 그 제조방법
US09/734,667 US20010019153A1 (en) 1995-10-06 2000-12-13 Method For Producing A Semiconductor Film
US10/085,046 US20030087503A1 (en) 1994-03-10 2002-03-01 Process for production of semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26010095 1995-10-06
JP7-260100 1995-10-06
JP26438696A JP3352340B2 (ja) 1995-10-06 1996-10-04 半導体基体とその製造方法

Publications (2)

Publication Number Publication Date
JPH09162090A JPH09162090A (ja) 1997-06-20
JP3352340B2 true JP3352340B2 (ja) 2002-12-03

Family

ID=26544448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26438696A Expired - Fee Related JP3352340B2 (ja) 1994-03-10 1996-10-04 半導体基体とその製造方法

Country Status (9)

Country Link
US (3) US5854123A (ja)
EP (1) EP0767486B1 (ja)
JP (1) JP3352340B2 (ja)
KR (2) KR100291501B1 (ja)
CN (1) CN1132223C (ja)
CA (1) CA2187269C (ja)
DE (1) DE69631233T2 (ja)
SG (1) SG63669A1 (ja)
TW (1) TW330307B (ja)

Families Citing this family (441)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6326280B1 (en) 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
SG71094A1 (en) 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
SG68035A1 (en) 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
JP3754818B2 (ja) * 1997-03-27 2006-03-15 キヤノン株式会社 半導体基板の作製方法
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US7470600B2 (en) * 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
JP2976929B2 (ja) * 1997-05-30 1999-11-10 日本電気株式会社 半導体装置の製造方法
US6215244B1 (en) 1997-06-16 2001-04-10 Canon Kabushiki Kaisha Stacked organic light emitting device with specific electrode arrangement
WO1999001893A2 (de) 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
DE19730975A1 (de) * 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
KR100491272B1 (ko) * 1997-07-16 2005-08-01 페어차일드코리아반도체 주식회사 소이 기판의 제조 방법
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6153524A (en) * 1997-07-29 2000-11-28 Silicon Genesis Corporation Cluster tool method using plasma immersion ion implantation
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11162859A (ja) * 1997-11-28 1999-06-18 Canon Inc シリコン結晶の液相成長方法及びそれを用いた太陽電池の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JP4075021B2 (ja) * 1997-12-26 2008-04-16 ソニー株式会社 半導体基板の製造方法および薄膜半導体部材の製造方法
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
DE59807589D1 (de) * 1998-02-10 2003-04-24 Infineon Technologies Ag Optische struktur und verfahren zu deren herstellung
US6120660A (en) * 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
JPH11233769A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6113735A (en) * 1998-03-02 2000-09-05 Silicon Genesis Corporation Distributed system and code for control and automation of plasma immersion ion implanter
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
US6540861B2 (en) * 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6124214A (en) * 1998-08-27 2000-09-26 Micron Technology, Inc. Method and apparatus for ultrasonic wet etching of silicon
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000164905A (ja) 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
JP2000277478A (ja) * 1999-03-25 2000-10-06 Canon Inc 陽極化成装置、陽極化成システム、基板の処理装置及び処理方法、並びに基板の製造方法
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6248642B1 (en) 1999-06-24 2001-06-19 Ibis Technology Corporation SIMOX using controlled water vapor for oxygen implants
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6423975B1 (en) 1999-08-18 2002-07-23 Ibis Technology, Inc. Wafer holder for simox processing
US6433342B1 (en) 1999-08-18 2002-08-13 Ibis Technology Corporation Coated wafer holding pin
US6155436A (en) * 1999-08-18 2000-12-05 Ibis Technology Corporation Arc inhibiting wafer holder assembly
US6452195B1 (en) 1999-08-18 2002-09-17 Ibis Technology Corporation Wafer holding pin
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
TW508690B (en) 1999-12-08 2002-11-01 Canon Kk Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6602767B2 (en) 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
KR100742790B1 (ko) * 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
JP2002015971A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US6602760B2 (en) 2000-12-21 2003-08-05 Interuniversitair Microelektronica Centrum (Imec) Method of producing a semiconductor layer on a substrate
EP1220330B1 (en) * 2000-12-21 2012-03-14 Imec A method of producing a semiconductor layer on a substrate
EP1217663A1 (en) * 2000-12-21 2002-06-26 Interuniversitair Micro-Elektronica Centrum A method of producing a semiconductor layer on a substrate
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US8108249B2 (en) * 2001-12-04 2012-01-31 Kimberly-Clark Worldwide, Inc. Business planner
US7309620B2 (en) * 2002-01-11 2007-12-18 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
US20050140283A1 (en) * 2002-02-13 2005-06-30 Lau Silvanus S. Multilayer structure to form an active matrix display having single crystalline drivers over a transmissive substrate
KR20050025139A (ko) * 2002-07-11 2005-03-11 스미토모덴키고교가부시키가이샤 다공질 반도체 및 그의 제조 방법
EP1385199A1 (en) * 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Method for making thin film devices intended for solar cells or SOI application
EP1532676A2 (en) * 2002-08-26 2005-05-25 S.O.I.Tec Silicon on Insulator Technologies Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
US20040124088A1 (en) * 2002-12-26 2004-07-01 Canon Kabushiki Kaisha Processing apparatus
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
CN100472001C (zh) * 2003-02-25 2009-03-25 株式会社上睦可 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP2004335662A (ja) * 2003-05-06 2004-11-25 Canon Inc 部材及び部材の製造方法
KR20060017771A (ko) 2003-05-06 2006-02-27 캐논 가부시끼가이샤 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2856192B1 (fr) 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7091108B2 (en) * 2003-09-11 2006-08-15 Intel Corporation Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices
US7566482B2 (en) * 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
WO2005062364A1 (en) * 2003-12-16 2005-07-07 International Business Machines Corporation Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
CN101091251B (zh) * 2004-08-18 2011-03-16 康宁股份有限公司 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
KR101140450B1 (ko) 2004-08-18 2012-04-30 코닝 인코포레이티드 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법
EP1962340A3 (en) 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7378331B2 (en) * 2004-12-29 2008-05-27 Intel Corporation Methods of vertically stacking wafers using porous silicon
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
CN100391826C (zh) * 2005-09-09 2008-06-04 华东师范大学 一种硅的微通道制作方法
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
EP1981065B1 (en) * 2005-12-27 2014-12-03 Shin-Etsu Chemical Company, Ltd. Process for producing soi wafer
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
DE102006013313A1 (de) * 2006-03-21 2007-09-27 Institut Für Solarenergieforschung Gmbh Verfahren zur Erzeugung eines gezielt dotierten Bereichs in einer Halbleiterschicht unter Verwendung von Aus-Diffusion und entsprechendes Halbleiterbauelement
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
DE102006028783B4 (de) * 2006-06-23 2014-09-18 Robert Bosch Gmbh Poröser Siliziumkörper mit schichtartigem Aufbau, Verfahren zu dessen Herstellung sowie Verwendung desselben
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8048777B2 (en) * 2006-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US7642934B2 (en) * 2006-11-10 2010-01-05 Research In Motion Limited Method of mapping a traditional touchtone keypad on a handheld electronic device and associated apparatus
JP4770706B2 (ja) * 2006-11-13 2011-09-14 ソニー株式会社 薄膜半導体の製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP2007201502A (ja) * 2007-04-20 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
FR2922681A1 (fr) * 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
CN101842871B (zh) * 2007-12-18 2013-01-09 夏普株式会社 半导体装置的制造方法以及半导体装置
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2929444B1 (fr) * 2008-03-31 2010-08-20 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
US8623137B1 (en) 2008-05-07 2014-01-07 Silicon Genesis Corporation Method and device for slicing a shaped silicon ingot using layer transfer
EP2294607A2 (en) * 2008-05-17 2011-03-16 Astrowatt, Inc. Method of forming an electronic device using a separation technique
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP4489823B2 (ja) * 2008-10-29 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8633097B2 (en) 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
JP4642130B2 (ja) * 2009-10-30 2011-03-02 株式会社半導体エネルギー研究所 ガラス基板上に単結晶シリコン薄膜を形成する方法
US7986022B2 (en) * 2009-11-19 2011-07-26 International Business Machines Corporation Semispherical integrated circuit structures
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8343858B2 (en) * 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
DE102011050136A1 (de) 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
JP4693938B2 (ja) * 2010-09-16 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8992746B2 (en) 2010-12-02 2015-03-31 Dainippon Screen Mfg. Co., Ltd. Anodizing apparatus
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP5360127B2 (ja) * 2011-05-02 2013-12-04 ソニー株式会社 薄膜半導体の製造方法
US8927318B2 (en) 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8883612B2 (en) * 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
FR3002684B1 (fr) * 2013-02-25 2015-04-10 Centre Nat Rech Scient Procede de formation d'un motif dans un echantillon
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
US9217206B2 (en) * 2013-09-27 2015-12-22 Sunpower Corporation Enhanced porosification
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US9230991B2 (en) * 2014-04-16 2016-01-05 Stmicroelectronics, Inc. Method to co-integrate oppositely strained semiconductor devices on a same substrate
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US9892910B2 (en) 2015-05-15 2018-02-13 International Business Machines Corporation Method and structure for forming a dense array of single crystalline semiconductor nanocrystals
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
FR3041364B1 (fr) 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN105226187B (zh) * 2015-11-15 2018-01-30 河北工业大学 薄膜晶硅钙钛矿异质结太阳电池及其制备方法
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
DE102016112976A1 (de) * 2016-07-14 2018-01-18 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Schichtstapel
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
FR3077923B1 (fr) 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
CN109786306A (zh) * 2018-03-22 2019-05-21 苏州捷芯威半导体有限公司 半导体器件制造方法和衬底支撑结构
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
JP6911812B2 (ja) * 2018-06-06 2021-07-28 信越半導体株式会社 陽極酸化装置、陽極酸化方法及び陽極酸化装置の陰極の製造方法
CN109406555B (zh) * 2018-10-15 2021-12-07 上海华力微电子有限公司 一种样品去层次方法
US10624213B1 (en) 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur
CN112670170B (zh) * 2020-12-30 2024-02-02 长春长光圆辰微电子技术有限公司 一种提高硅片键合力的方法
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108539A (ja) * 1985-11-07 1987-05-19 Oki Electric Ind Co Ltd Ｓｏｉ構造半導体装置の製造方法
GB8725497D0 (en) * 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
EP0364139B1 (en) * 1988-10-02 1994-02-23 Canon Kabushiki Kaisha Crystal article and method for forming same
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US5278092A (en) * 1989-08-07 1994-01-11 Canon Kabushiki Kaisha Method of forming crystal semiconductor film
JPH0370156A (ja) * 1989-08-10 1991-03-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
GB9025236D0 (en) * 1990-11-20 1991-01-02 Secr Defence Silicon-on porous-silicon;method of production
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
US5285078A (en) * 1992-01-24 1994-02-08 Nippon Steel Corporation Light emitting element with employment of porous silicon and optical device utilizing light emitting element
DE69334324D1 (de) * 1992-01-30 2010-05-06 Canon Kk Herstellungsverfahren für Halbleitersubstrat
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
US5331180A (en) * 1992-04-30 1994-07-19 Fujitsu Limited Porous semiconductor light emitting device
JP3352118B2 (ja) 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JPH06338631A (ja) * 1993-03-29 1994-12-06 Canon Inc 発光素子及びその製造方法
JP2972066B2 (ja) * 1993-09-09 1999-11-08 シャープ株式会社 多孔質シリコン膜の製造方法
JPH07211602A (ja) * 1994-01-13 1995-08-11 Canon Inc 半導体基体の製造方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JPH08148280A (ja) * 1994-04-14 1996-06-07 Toshiba Corp 半導体装置およびその製造方法
JPH07326719A (ja) * 1994-05-31 1995-12-12 Canon Inc 貼り合わせ半導体基板の形成方法
JP7211602B1 (ja) 2021-10-19 2023-01-24 ジャラ テック プライベートリミテッド 養殖支援システム

Also Published As

Publication number Publication date
KR100291501B1 (ko) 2001-10-24
US20010019153A1 (en) 2001-09-06
TW330307B (en) 1998-04-21
JPH09162090A (ja) 1997-06-20
CN1132223C (zh) 2003-12-24
US6246068B1 (en) 2001-06-12
CA2187269A1 (en) 1997-04-07
US5854123A (en) 1998-12-29
CN1159071A (zh) 1997-09-10
EP0767486B1 (en) 2004-01-02
DE69631233D1 (de) 2004-02-05
KR100348514B1 (ko) 2002-08-13
CA2187269C (en) 2001-05-08
EP0767486A3 (en) 1997-12-29
EP0767486A2 (en) 1997-04-09
SG63669A1 (en) 1999-03-30
DE69631233T2 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
JP3352340B2 (ja) 半導体基体とその製造方法
US6143628A (en) Semiconductor substrate and method of manufacturing the same
US6569748B1 (en) Substrate and production method thereof
US6054363A (en) Method of manufacturing semiconductor article
JP3293736B2 (ja) 半導体基板の作製方法および貼り合わせ基体
EP0843345B1 (en) Method of manufacturing a semiconductor article
JP3257624B2 (ja) 半導体部材の製造方法
US20030087503A1 (en) Process for production of semiconductor substrate
CA2220600C (en) Method of manufacturing semiconductor article
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JP3293767B2 (ja) 半導体部材の製造方法
JP3754818B2 (ja) 半導体基板の作製方法
JP2002118242A (ja) 半導体部材の製造方法
JP3293766B2 (ja) 半導体部材の製造方法
JP2001291851A (ja) 半導体部材の製造方法
JP2002289818A (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070920

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130920

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees