JP3759999B2 - 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ - Google Patents

半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ Download PDF

Info

Publication number
JP3759999B2
JP3759999B2 JP20541796A JP20541796A JP3759999B2 JP 3759999 B2 JP3759999 B2 JP 3759999B2 JP 20541796 A JP20541796 A JP 20541796A JP 20541796 A JP20541796 A JP 20541796A JP 3759999 B2 JP3759999 B2 JP 3759999B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
less
atoms
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20541796A
Other languages
English (en)
Other versions
JPH1032202A (ja
Inventor
舜平 山崎
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP20541796A priority Critical patent/JP3759999B2/ja
Priority to TW086109820A priority patent/TW409278B/zh
Priority to US08/895,432 priority patent/US5929527A/en
Priority to KR1019970033088A priority patent/KR100485028B1/ko
Publication of JPH1032202A publication Critical patent/JPH1032202A/ja
Priority to US09/302,679 priority patent/US6979882B1/en
Priority to US10/155,327 priority patent/US6844628B2/en
Priority to US10/155,326 priority patent/US6940094B2/en
Priority to KR1020020040199A priority patent/KR100458703B1/ko
Priority to KR1020020040200A priority patent/KR100515487B1/ko
Priority to KR1020050041925A priority patent/KR100724695B1/ko
Priority to KR1020050043552A priority patent/KR100713025B1/ko
Priority to US11/142,300 priority patent/US7298021B2/en
Priority to KR1020060008873A priority patent/KR100603999B1/ko
Application granted granted Critical
Publication of JP3759999B2 publication Critical patent/JP3759999B2/ja
Priority to US11/942,346 priority patent/US7446392B2/en
Priority to US12/256,509 priority patent/US20090123643A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、アルミニウムまたはアルミニウムを主成分とする材料でもって電極や配線を構成した半導体装置に関する。またさらにその作製方法に関する。
【0002】
【従来の技術】
近年、大面積の画面を有したアクティブマトリクス型の液晶表示装置が注目されている。このアクティブマトリクス型の液晶表示装置は、大面積化とともに微細化も要求されている。
【0003】
このような要求事項を満足するためには、低抵抗の配線材料を利用することが必要とされる。これは、10インチ角以上というような大きさとなると、配線を伝播する信号の遅延が問題となるからである。
【0004】
低抵抗の配線材料としては、アルミニウムが最も好ましい材料である。しかし、アルミニウムを用いた場合、作製工程における耐熱性に問題がある。(この点に関しては、ディスプレイ・アンド・イメージング 1996 Vol.4,pp 199-206(サイエンス・コミュニケーションズ・インターナショナル発行)に記載の解説論文参照)
【0005】
具体的には、薄膜トランジスタの作製工程における各種薄膜の成膜やアニール、さらにレーザー光の照射や不純物イオンの注入工程において、アルミニウムの異常成長が起こり、ヒロックやウィスカーと呼ばれる突起物が形成される問題がある。このヒロックやウィスカーは、アルミニウムの耐熱性に低さに起因すると考えられている。
【0006】
このヒロックやウィスカーと呼ばれる突起物は、その成長距離が1μm以上まで達する場合がある。このような現象は、配線間のショートの原因となる。
【0007】
この問題を防止するために、アルミニウムでなる配線の表面に陽極酸化膜を形成する技術がある。(前述の解説記事参照)
【0008】
【発明が解決しようとする課題】
本出願人らによる研究によれば、陽極酸化膜(Al23 を主成分とすると考えられる)の膜質は強固であり、ヒロックやウィスカーの発生を防止するためには有効であるが、他方でその強固さ故にアルミニウムでなる配線に対するコンタクトホールの形成が困難であることが判明している。
【0009】
本明細書で開示する発明は、上記アルミニウムである配線の耐熱性の問題を解決するととともに、かつ陽極酸化膜を形成した場合に問題となるコンタクトの形成が困難である問題を解決することができる技術を提供することを課題とする。
【0010】
【課題を解決するための手段】
本明細書で開示する発明の一つは、アルミニウムを主成分とし、スカンジウムを少なくとも0.18重量%含有する厚さ3000Å以下の膜を有し、前記膜中における酸素原子の濃度が8×1018個cm−3以下であり、かつ炭素原子の濃度が5×1018個cm−3以下であり、かつ窒素原子の濃度が7×1017個cm−3以下であることを特徴とする。
【0011】
上記構成を採用した場合、前記膜に350℃、1時間の加熱処理を施しても該膜に発生するヒロックやウィスカー等の突起物の最大の高さを500Å以下とすることができる。
【0012】
他の発明の構成は、アルミニウムを主成分とし、スカンジウムを少なくとも0.18重量%含有する厚さ3000Å以下の膜を有する電子装置であって、前記膜中における酸素原子の濃度が8×1018個cm−3以下であり、かつ炭素原子の濃度が5×1018個cm−3以下であり、かつ窒素原子の濃度が7×1017個cm−3以下であり、前記膜に350℃、1時間の加熱処理を施しても該膜のヒロック高さが500Å以下となることを特徴とする。
【0013】
電子装置の作製工程中において前記膜に加えられるプロセス温度を400℃以下とすることによって、酸素、炭素、窒素の各元素の濃度限定の効果を最大限得ることができる。
【0014】
【発明の実施の形態】
図1(B)に示すように、酸素原子の濃度が8×1018個cm-3以下であり、かつ炭素原子の濃度が5×1018個cm-3以下であり、かつ窒素原子の濃度が7×1017個cm-3以下であるアルミニウム膜でなるパターン106の上面には窒化珪素膜107を設け、その側面には陽極酸化膜(酸化物被膜)108と109を設けた構成とする。
【0015】
このような構成とすることで、ヒロックやウィスカーといった突起物の形成を抑制することができ、かつコンタクトの形成しやすいものとすることができる。
【0016】
【実施例】
〔実施例1〕
図1以下に本実施例の作製工程の概略(断面図)を示す。本実施例では、アクティブマトリクス型の液晶表示における画素マトリクス部に配置される薄膜トランジスタ(画素トランジスタと総称される)の作製工程を示す。
【0017】
まず、図1(A)に示されるようにガラス基板101を用意し、その表面に図示しない下地膜を形成する。ここでは、図示しない下地膜として3000Å厚の酸化珪素膜をスパッタ法によって成膜する。
【0018】
この下地膜は、ガラス基板からの不純物の拡散やガラス基板表面の微小な凹凸の影響を緩和する機能を有している。ここではガラス基板を利用する例を示すが、他に石英基板を利用することもできる。
【0019】
ガラス基板101上に下地膜を成膜したら、次に薄膜トランジスタの活性層102を構成する半導体膜(活性層を構成する)の出発膜となる非晶質珪素膜(図示せず)をプラズマCVD法により、500Åの厚さに成膜する。
【0020】
非晶質珪素膜を成膜したら、レーザー光の照射を行い図示しない結晶性珪素膜を得る。次にこの結晶性珪素膜をパターニングすることにより、102で示される活性層パターンを形成する。
【0021】
さらにゲイト絶縁膜として機能する酸化珪素膜103をプラズマCVD法でもって1000Åの厚さに成膜する。
【0022】
酸化珪素膜103を成膜したら、アルミニウム膜104を4000Åの厚さにスパッタ法によって成膜する。次に、アルミニウム膜104の上に窒化珪素膜105を成膜する。こうして図1(A)に示す状態を得る。
【0023】
ここでは、このアルミニウム膜中にスカンジウムを0.18重量%含有させる。
【0024】
アルミニウム膜中にスカンジウムを含有させるのは、後の工程においてヒロックやウィスカーが発生することを抑制するためである。スカンジウムがヒロックやウィスカーの発生の抑制に効果があるのは、アルミニウムの異常成長を抑制する効果があるからである。
【0025】
次にアルミニウム膜104と窒化珪素膜105との積層膜をパターニングすることにより、106で示されるアルミニウムパターンを得る。 また、107で示されるのがゲイト電極106上に残存する窒化珪素膜である。
【0026】
このアルミニウムパターン106がゲイト電極となる。またこのゲイト電極106から延在してゲイト線が配置される。
【0027】
画素マトリクス部においては、ゲイト電極106から延在したゲイト線がソース線とともに格子状に配置される。
【0028】
次にゲイト電極106を陽極とした陽極酸化を行うことにより、アルミニウム材料が露呈した側面に陽極酸化膜108と109を形成する。これらの陽極酸化膜の膜厚は500Åとする。
【0029】
この陽極酸化工程においては、電解溶液として、3%の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを用いる。この電解溶液中において、白金を陰極、アルミニウム膜を陽極として、両電極間に電流を流すことによって陽極酸化膜が形成される。
【0030】
この工程で形成される陽極酸化膜108、109は、緻密で強固な膜質を有している。この陽極酸化工程における膜厚の制御は、印加電圧により行うことができる。
【0031】
上記工程においては、電解溶液がゲイト電極106の側面のみに接触するので、その上面には陽極酸化膜は形成されない。こうして図1(B)に示す状態を得る。
【0032】
次にP(リン)のドーピングを行うことにより、ソース領域110、チャネル領域111、ドレイン領域112の形成を行う。ここでは、ドーピング手段としてプラズマドーピング法を用いる。こうして図1(C)に示す状態を得る。
【0033】
なお、Nチャネル型の薄膜トランジスタを作製するためにPのドーピングを行う例を示すが、Pチャネル型の薄膜トランジスタを作製するのであれば、B(ボロン)のドーピングを行う。
【0034】
なお、ドーピング工程において、試料を加熱または不可避に加熱されてしまう状況が生じるが、アルミニウムの耐熱性の観点から、試料温度を400℃以下とするように努めることが重要である。試料温度が400℃を超えた場合、ヒロック(及びウィスカー(両者区別は厳密なものではない))の発生が顕在化するので注意が必要である。
【0035】
ドーピング工程の終了後、レーザー光の照射を行い、ドーパントの活性化とドーピングが行われた領域の活性化とを同時に行う。
【0036】
次に第1の層間絶縁膜として、窒化珪素膜113をプラズマCVD法により2000Åの厚さに成膜する。(図2(A)参照)
【0037】
さらに第2の層間絶縁膜としてポリイミドでなる膜114をスピンコート法によって成膜する。層間絶縁膜としてポリイミドを利用した場合、その表面を平坦なものとすることができる。
【0038】
そしてソース及びドレイン領域に対してのコンタクトホール115、116の形成を行う。こうして図2(A)に示す状態を得る。
【0039】
さたにチタン膜とアルミニウム膜とチタン膜との積層膜をスパッタ法で成膜し、これをパターニングすることにより、ソース電極117とドレイン電極118を形成する。こうして図2(B)に示す状態を得る。
【0040】
さらに第3の層間絶縁膜119をポリイミドでもって形成する。そしてドレイン電極118に対するコンタクトホールの形成を行い、ITOでなる画素電極120を形成する。こうして図2(C)に示す状態を得る。
【0041】
最後に水素雰囲気中での加熱処理を施すことにより、活性層中の欠陥の補償を行い、薄膜トランジスタを完成させる。
【0042】
〔実施例2〕
本実施例は実施例1に示す作製工程と同時に行われるもので、画素マトリクス部の周辺に形成される周辺駆動回路に配置される薄膜トランジスタの作製工程を示す。本実施例においてもNチャネル型の薄膜トランジスタを作製する工程を示す。
【0043】
本実施例で示す薄膜トランジスタの作製工程は、図1に示す工程まで実施例1に示すものと同じである。(勿論、配線パターンの違いや活性層パターンの寸法の違いは存在する)
【0044】
まず、実施例1に示す工程に従って、図1(C)に示す状態を得る。次に図3(A)に示すように、第1の層間絶縁膜として窒化珪素膜113を成膜する。
【0045】
さらに第2の層間絶縁膜としてポリイミドでなる層114を形成する。次にコンタクトホール301、302、303の形成を行う。
【0046】
この際、ゲイト電極106の上面には陽極酸化膜が形成されていない(窒化珪素膜が成膜されている)ので、302で示されるコンタクトホールの形成を容易に行うことができる。
【0047】
本実施例に示す構成においては、ドライエッチング法を用いて、301、302、303で示されるコンタクトホールを同時に形成する。こうして図3(A)に示す状態を得る。
【0048】
次にチタン膜とアルミニウム膜とチタン膜とでなる3層膜をスパッタ法で成膜する。さらに、これをパターニングすることにより、ソース電極304、ゲイト引出し電極305、ドレイン電極306を形成する。こうして図3(B)に示す状態を得る。
【0049】
この後、実施例1の場合と同様に水素化工程が施され、薄膜トランジスタを完成させる。
【0050】
ここでは、Nチャネル型の薄膜トランジスタを作製する工程を示した。一般に周辺駆動回路には、Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トラランジスタとが相補型に構成されたものが配置される。
【0051】
〔実施例3〕
本実施例は、チャネル領域とドレイン領域との間に抵濃度不純物領域を配置した薄膜トランジスタの作製工程を示す。
【0052】
図4及び図5に本実施例の薄膜トランジスタの作製工程を示す。まず、ガラス基板401上に図示しない下地膜を成膜する。さらに非晶質珪素膜を成膜し、レーザー光の照射により結晶化させる。こうして結晶性珪素膜を得る。
【0053】
次に得られた結晶性珪素膜をパターニングして、402で示される薄膜トランジスタの活性層を形成する。
【0054】
さらにゲイト絶縁膜として機能する酸化珪素膜403を成膜する。酸化珪素膜403を成膜した後、アルミニウム膜404を成膜する。
【0055】
次にアルミニウム膜上に窒化珪素膜405を成膜する。こうして図4(A)に示す状態を得る。
【0056】
図4(A)に示す状態を得たら、パターニングを施すことにより、406で示されるアルミニウムパターンを得る。このアルミニウムパターンが後に形成されるゲイト電極の基のパターンとなる。
【0057】
ここで、407が残存した窒化珪素膜パターンである。こうして図4(B)に示す状態を得る。
【0058】
この状態において、アルミニウムパターン406を陽極とした陽極酸化を行い、陽極酸化膜409、410を形成する。
【0059】
ここでは、電解溶液として、3%のシュウ酸水溶液を用いる。この工程で形成される陽極酸化膜は、多孔質状(ポーラス状)を有している。この陽極酸化膜は、その成長距離を数μmとすることができる。この成長距離は陽極酸化時間によって制御することができる。こうして図4(C)に示す状態を得る。
【0060】
この状態において、残存した408で示されるパターンがゲイト電極となる。
【0061】
次に再度の陽極酸化を行う。ここでは、実施例1で示した緻密な膜質を有する陽極酸化膜の形成条件でもって陽極酸化を行う。こうして、図5(A)の411および412で示される緻密な膜質を有する陽極酸化膜の形成が行われる。
【0062】
ここでは、この緻密な膜質を有する陽極酸化膜411と412の膜厚を500Åとする。この緻密な膜質を有する陽極酸化膜は、ゲイト電極408の側面において選択的に形成される。これは、ゲイト電極408の上面には窒化珪素膜407が存在しているからである。また、多孔質の陽極酸化膜409と410の内部に電解溶液が侵入するので、411、412で示されるような状態に緻密な膜質を有する陽極酸化膜が形成される。こうして図5(A)に示す状態を得る。
【0063】
次にPのドーピングを行う。ここでは、プラズマドーピング法により、Pのドーピングを行う。このドーピングを行うことにより、図5(B)に示すように、ソース領域413、I型領域414、ドレイン領域415が自己整合的に形成される。
【0064】
次に多孔質状の陽極酸化膜409、410を選択的に除去する。この工程においては、図5(C)に示すように除去される陽極酸化膜409、410の上部に存在した窒化珪素膜407の一部も同時に除去される。
【0065】
そして、再度のPのドーピングを行う。この工程では、前回のドーピング工程における条件より低ドーズ量でもってPのドーピングを行う。この工程において、低濃度不純物領域416と418が自己整合的に形成される。またチャネル形成領域417が自己整合的に形成される。
【0066】
低濃度不純物領域416、418は、ソース領域413やドレイン領域415に比較して、そこに含まれるP(リン)元素の濃度は小さい。
【0067】
一般に418で示されるドレイン領域側の低濃度不純物領域が、LDD(ライトドープドレイン)領域と称されている。
【0068】
図5(C)に示す状態を得たら、レーザー光の照射を行うことにより、ドーピングがなされた領域のアニールを行う。
【0069】
本実施例に示す構成においては、ゲイト電極(およびそこから延在するゲイト線)の上面は窒化珪素膜により覆われ、またその側面は緻密な膜質を有する陽極酸化膜でもって覆われている。
【0070】
このような構成とすることにより、不純物のドーピング工程やレーザー光の照射工程において、ゲイト電極の表面にヒロックやウィスカーが発生してしまうことを抑制することができる。
【0071】
また、ゲイト電極(またはゲイト線)に対するコンタクトの形成が行いやすい構造とすることができる。
【0072】
〔実施例4〕
本実施例は、ゲイト電極が活性層と基板との間にあるボトムゲイト型と呼ばれる構成の薄膜トランジスタに関する。
【0073】
図6、図7に本実施例の作製工程を示す。まず601で示されるガラス基板上にアルミニウム膜602を3000Åの厚さにスパッタ法で成膜する。このアルミニウム膜が後にゲイト電極を構成することになる。
【0074】
アルミニウム膜602を成膜したら、その上に窒化珪素膜603を500Åの厚さにプラズマCVD法でもって成膜する。こうして図6(A)に示す状態を得る。
【0075】
次にパターニングを施すことにより、ゲイト電極604を得る。605で示されるのは、ゲイト電極604上に残存した窒化珪素膜である。こうして図6(B)に示す状態を得る。
【0076】
次にゲイト電極604を陽極とした陽極酸化を行うことにより、606と607で示される緻密な膜質を有する陽極酸化膜を500Åの厚さに形成する。
【0077】
この工程においては、窒化珪素膜605が存在する関係で、ゲイト電極604の側面においてのみ陽極酸化膜が形成される。こうして図6(C)に示す状態を得る。
【0078】
次にゲイト絶縁膜として機能する酸化珪素膜608を1000Åの厚さにプラズマCVD法でもって成膜する。さらに活性層を構成するための図示しない非晶質珪素膜をプラズマCVD法でもって500Åの厚さに成膜する。そしてこの非晶質珪素膜にレーザー光の照射を行うことにより、図示しない結晶性珪素膜を得る。
【0079】
図示しない結晶性珪素膜を得たら、それをパターニングすることにより、609、610、611で示される領域でなる活性層パターンを形成する。
【0080】
そしてゲイト電極604をマスクとして基板601の裏面側から露光を行うことにより、612で示されるレジストマスクを形成する。(図6(D)参照)
【0081】
この状態において、Pのドーピングをプラズマドーピング法でもって行う。このドーピング工程におい、ソース領域609、ドレイン領域611、チャネル領域610が自己整合的に形成される。こうして図6(D)に示す状態を得る。
【0082】
上記ドーピング工程の終了後、レーザー光の照射を行うことにより、ドーピングされた元素の活性化と被ドーピング領域のアニールとを行う。
【0083】
次に第1の層間絶縁膜616として窒化珪素膜をプラズマCVD法でもって2000Åの厚さに成膜し、さらに第2の層間絶縁膜613をポリイミドでもって形成する。こうして図7(A)に示す状態を得る。
【0084】
次にコンタクトホールの形成を行い、ソース電極614、ドレイン電極615を形成する。そして最後に水素化を行う。
【0085】
また図示されていないが、他部において、ゲイト電極604から延在した配線の上部にコンタクトホールを形成し、ゲイト電極604へのコンタクトが形成される。こうして図7(B)に示す状態を得る。
【0086】
本実施例に示す構成においても、ゲイト電極604の側面には陽極酸化膜が形成されていることにより、ヒロックやウィスカーの発生が防止され、その上面は窒化珪素膜が形成されていることにより、ヒロックやウィスカーの発生が防止される。そしてゲイト電極の上面に窒化珪素膜が形成されていることにより、コンタクトホールの形成が容易なものとなっている。
【0087】
〔実施例5〕
本実施例では、スカンジウムを0.18重量%含有したアルミニム膜中における不純物の濃度と発生するヒロックとの関係を示す。表1に示すのは、スパッタ法によって成膜された3000Å厚のアルミニウム膜に対して、水素雰囲気中において350℃、1時間の加熱処理を施し、その表面を観察した場合のヒロックの高さと、膜中の不純物濃度との関係である。
【0088】
【表1】
Figure 0003759999
【0089】
表1において、各サンプル間において、膜における不純物濃度が異なるのは、スパッタリング時における真空引きの時間、スパッタリング装置のチャンバーのクリーニングの有無、排気ポンプのメンテナンス等による違いを反映したものである。
【0090】
ここで、ヒロックの高さは、断面SEM(走査型電子顕微鏡)観察、AFM(原子間力顕微鏡)観察によって調べたものである。また、不純物濃度はSIMS(2次イオン分析方法)によって調べた最大値である。
【0091】
表1を見れば明らかなように、膜中の酸素(O)、炭素(C)、窒素(N)の濃度を下げることによって、ヒロックの発生を抑制することができる。
【0092】
層間絶縁膜の膜厚等を考慮すると、ヒロックの高さが500Å以下であれば、その存在を実用上許容することができる。
【0093】
表1からはこの値を満足する条件として、酸素濃度が×1018個cm-3以下であり、かつ炭素濃度が5×1018個cm-3以下であり、かつ窒素濃度が7×1017個cm-3以下であればよいことが結論される。
【0094】
なお、SIMS(2次イオン分析方法)は、膜の界面付近で実際と異なる値が計測されることがあるので注意が必要である。
【0095】
〔装置の説明〕
本明細書で開示する発明を実施する場合に利用される装置について説明する。図8に装置の概要を示す。図8に示す装置は、連続的に複数の処理を試料を大気にさらさずに行うことができるマルチチャンバー形式を有している。各チャンバーには、必要とする排気装置が備えられており、気密性を保持できる構造となっている。
【0096】
図8に示す装置において、804が基板搬入室、805が基板搬出室である。基板搬入室804には、カセット815の収納された複数の基板(試料)がカセット毎外部から搬入される。処理の終了した基板はカセット816に収納され、所定の枚数の処理が終了した時点でカセット816毎外部に取り出される。
【0097】
801は基板搬送室であり、ロボットアーム814によって基板800を必要とするチャンバーに搬送する機能を有している。
【0098】
803はアルミニウムを成膜するためのスパッタリング機能を有するチャンバーである。このチャンバーには、クライオポンプを配置し、成膜されるアルミニウム膜中の不純物濃度を所定の値以下にする構成とする。
【0099】
802は、コンタクトを形成する際に良好な電気的な接触を実現するために利用されるゲルマニウム膜(または錫膜)を成膜するためのスパッタリング装置である。このチャンバーにもクライオポンプを配置し、不純物の混入を極力防ぐ構成とする。
【0100】
807は加熱処理を行うためのチャンバーである。ここでは、ランプ照射によって、加熱行う機能を有している。
【0101】
806は、窒化珪素膜を成膜するためのプラズマCVDを行うための機能を有するチャンバーである。
【0102】
搬送室801と、各処理を行うための周辺部のチャンバーとの間には、810、809、808、813、812、811で示されるゲイトバルブ(開閉式の隔壁または仕切り)が配置されている。
【0103】
図8に示す装置を動作させる動作例を以下に示す。ここでは、アルミニウム膜の成膜、ゲルマニウム膜の成膜、加熱処理、窒化珪素膜の成膜を連続的に行う工程を示す。
【0104】
以下において、試料が通過するゲイトバルブ以外は全て閉鎖するものとする。まず、アルミニウム膜を成膜せんとする基板(試料)を複数枚カセット815に収納して、基板搬入室804に搬入する。次にロボットアーム814によって1枚の基板をチャンバー803に搬送する。
【0105】
チャンバー803においてアルミニウム膜の成膜が終了したら、基板をチャンバー806に搬送し、窒化珪素膜の成膜を行う。そして、基板搬出室805のカセット816に基板を収納して一連の工程が終了する。
【0106】
また、コンタクトホールの形成後にコンタクト用のアルミニウム膜を成膜する際には、チャンバー803におけるアルミニウム膜の形成後にチャンバー802においてゲルマニウム膜を成膜し、さらに加熱室807において加熱処理を施すことにより、リフローと呼ばれるコンタクトを形成するためのアニールを行う。
【0107】
リフローは、アルミニウムとゲルマニウムとが接触した部分で、融点が低下し、加熱処理によってアルミニウム膜中にゲルマニウムが拡散し、アルミニウムとコンタクトする電極(コンタクトホール底部に露呈している)との電気的接触を良好なものとする作用を有している。
【0108】
〔実施例6〕
本実施例は、アルミニウムの表面に酸化金属被膜を形成する方法として、陽極酸化ではなく、プラズマ酸化を利用する場合の例を示す。プラズマ酸化は、酸化性の減圧雰囲気中において、高周波放電を行うことによって形成することができる。
【0109】
〔実施例7〕
本明細書で開示する発明は、アクティブマトリクス型の構成を有した電気光学装置に応用することが可能である。電気光学装置としては、液晶表示装置、EL(エレクトロルミネッセンス)表示装置、EC(エレクトロクロミックス)表示装置などが挙げられる。
【0110】
また、応用商品としてはTVカメラ、パーソナルコンピュータ、カーナビゲーション、TVプロジェクション、ビデオカメラ等が挙げられる。それら応用用途の簡単な説明を図9を用いて行う。
【0111】
図9(A)はTVカメラであり、本体2001、カメラ部2002、表示装置2003、操作スイッチ2004で構成される。表示装置2003はビューファインダーとして利用される。
【0112】
図9(B)はパーソナルコンピュータであり、本体2101、カバー部2102、キーボード2103、表示装置2104で構成される。表示装置2104はモニターとして利用され、対角十数インチもサイズが要求される。
【0113】
図9(C)はカーナビゲーションであり、本体2301、表示装置2302、操作スイッチ2303、アンテナ2304で構成される。表示装置2302はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。
【0114】
図9(D)はTVプロジェクションであり、本体2204、光源2402、表示装置2403、ミラー2404、2405、スクリーン2406で構成される。表示装置2403に映し出された画像がスクリーン2406に投影されるので、表示装置2403は高い解像度が要求される。
【0115】
図9(E)はビデオカメラであり、本体2501、表示装置2502、接眼部2503、操作ボタン2504、テープホルダー2505で構成される。表示装置2502に映し出された撮影画像は接眼部2503を通してリアルタイムに見ることができるので、使用者は画像を見ながらの撮影が可能となる。
【0116】
【発明の効果】
本明細書で開示する発明を利用することにより、アルミニウムである配線の耐熱性の問題を解決するととともに、かつ陽極酸化膜を形成した場合に問題となるコンタクトの形成を容易なものとすることができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す図。
【図2】 薄膜トランジスタの作製工程を示す図。
【図3】 薄膜トランジスタの作製工程を示す図。
【図4】 薄膜トランジスタの作製工程を示す図。
【図5】 薄膜トランジスタの作製工程を示す図。
【図6】 薄膜トランジスタの作製工程を示す図。
【図7】 薄膜トランジスタの作製工程を示す図。
【図8】 成膜装置の概要を示す図。
【図9】 液晶パネルを利用した装置の概要を示す図。
【符号の説明】
101 ガラス基板
102 活性層(結晶性珪素膜)
103 ゲイト絶縁膜(酸化珪素膜)
104 アルミニウム膜
105 窒化珪素膜
106 ゲイト電極
107 残存した窒化珪素膜
108 陽極酸化膜
109 陽極酸化膜
110 ソース領域
111 チャネル領域
112 ドレイン領域
113 第1の層間絶縁膜(窒化珪素膜)
114 第2の層間絶縁膜(ポリイミドでなる層)
115 ソース領域へのコンタクトホール
116 ドレイン領域へのコンタクトホール
117 ソース電極
118 ドレイン電極
119 第3の層間絶縁膜(ポリイミドでなる層)
120 画素電極(ITO電極)

Claims (14)

  1. アルミニウムを主成分とし、スカンジウムを少なくとも0.18重量%含有する厚さ3000Å以下の膜からなり、ソース配線とともに格子状に配置されたゲイト配線を有する半導体装置であって、
    前記中における酸素濃度が8×1018個cm−3以下であり、かつ炭素濃度が5×1018個cm−3以下であり、かつ窒素濃度が7×1017個cm−3以下であり、
    前記膜に350℃、1時間の加熱処理を施しても該膜のヒロック高さが500Å以下となることを特徴とする半導体装置。
  2. アルミニウムを主成分とし、スカンジウムを少なくとも0.18重量%含有する厚さ3000Å以下の膜からなるゲイト電極を有する半導体装置であって、
    前記中における酸素濃度が8×1018個cm−3以下であり、かつ炭素濃度が5×1018個cm−3以下であり、かつ窒素濃度が7×1017個cm−3以下であり、
    前記膜に350℃、1時間の加熱処理を施しても該膜のヒロック高さが500Å以下となることを特徴とする半導体装置。
  3. 珪素膜と、
    前記珪素膜上に形成されたゲイト絶縁膜と、
    前記ゲイト絶縁膜上に形成されたゲイト電極と、
    前記珪素膜に接続されたソース電極及びドレイン電極とを有する半導体装置であって、
    前記ゲイト電極はアルミニウムを主成分とし、スカンジウムを少なくとも0.18重量%含有する厚さ3000Å以下の膜からなり、
    前記中における酸素濃度が8×1018個cm−3以下であり、かつ炭素濃度が5×1018個cm−3以下であり、かつ窒素濃度が7×1017個cm−3以下であり、
    前記膜に350℃、1時間の加熱処理を施しても該膜のヒロック高さが500Å以下となることを特徴とする半導体装置。
  4. ゲイト電極と、
    前記ゲイト電極上に形成されたゲイト絶縁膜と、
    前記ゲイト絶縁膜上に形成された珪素膜とを有する半導体装置であって、
    前記ゲイト電極はアルミニウムを主成分とし、スカンジウムを少なくとも0.18重量%含有する厚さ3000Å以下の膜からなり、
    前記中における酸素濃度が8×1018個cm−3以下であり、かつ炭素濃度が5×1018個cm−3以下であり、かつ窒素濃度が7×1017個cm−3以下であり、
    前記膜に350℃、1時間の加熱処理を施しても該膜のヒロック高さが500Å以下となることを特徴とする半導体装置。
  5. 珪素膜と、
    前記珪素膜上に形成されたゲイト絶縁膜と、
    前記ゲイト絶縁膜上に形成されたゲイト電極と、
    前記珪素膜に接続されたソース電極及びドレイン電極とを有する半導体装置であって、
    前記ゲイト電極はアルミニウムを主成分とし、スカンジウムを少なくとも0.18重量%含有する厚さ3000Å以下の膜からなり、
    前記中における酸素濃度が8×1018個cm−3以下であり、かつ炭素濃度が5×1018個cm−3以下であり、かつ窒素濃度が7×1017個cm−3以下であり、
    前記ソース電極及びドレイン電極それぞれは、チタン膜、アルミニウム膜、チタン膜の順に積層された積層膜からなり、
    前記膜に350℃、1時間の加熱処理を施しても該膜のヒロック高さが500Å以下となることを特徴とする半導体装置。
  6. 請求項1乃至5のうちいずれか一項において、前記アルミニウムを主成分とする膜の上面には窒化珪素膜が設けられていることを特徴とする半導体装置。
  7. 請求項6において、前記アルミニウムを主成分とする膜の側面にはアルミニウム酸化物被膜が設けられていることを特徴とする半導体装置。
  8. 請求項1乃至7のうちいずれか一項に記載の半導体装置を有することを特徴とする液晶表示装置。
  9. 請求項1乃至7のうちいずれか一項に記載の半導体装置を有することを特徴とするEL(エレクトロルミネッセンス)装置。
  10. 請求項1乃至7のうちいずれか一項に記載の半導体装置を有することを特徴とするTVカメラ表示装置。
  11. 請求項1乃至7のうちいずれか一項に記載の半導体装置を有することを特徴とするパーソナルコンピュータ。
  12. 請求項1乃至7のうちいずれか一項に記載の半導体装置を有することを特徴とするカーナビゲーションシステム
  13. 請求項1乃至7のうちいずれか一項に記載の半導体装置を有することを特徴とするTVプロジェクション装置
  14. 請求項1乃至7のうちいずれか一項に記載の半導体装置を有することを特徴とするビデオカメラ。
JP20541796A 1996-07-16 1996-07-16 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ Expired - Fee Related JP3759999B2 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP20541796A JP3759999B2 (ja) 1996-07-16 1996-07-16 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ
TW086109820A TW409278B (en) 1996-07-16 1997-07-11 Electronic device and method for manufacturing the same
US08/895,432 US5929527A (en) 1996-07-16 1997-07-16 Electronic device
KR1019970033088A KR100485028B1 (ko) 1996-07-16 1997-07-16 표시장치
US09/302,679 US6979882B1 (en) 1996-07-16 1999-04-30 Electronic device and method for manufacturing the same
US10/155,327 US6844628B2 (en) 1996-07-16 2002-05-23 Electronic device and method for manufacturing the same
US10/155,326 US6940094B2 (en) 1996-07-16 2002-05-23 Electronic device and method for manufacturing the same
KR1020020040200A KR100515487B1 (ko) 1996-07-16 2002-07-11 반도체장치
KR1020020040199A KR100458703B1 (ko) 1996-07-16 2002-07-11 표시장치
KR1020050041925A KR100724695B1 (ko) 1996-07-16 2005-05-19 액정 표시장치
KR1020050043552A KR100713025B1 (ko) 1996-07-16 2005-05-24 카메라
US11/142,300 US7298021B2 (en) 1996-07-16 2005-06-02 Electronic device and method for manufacturing the same
KR1020060008873A KR100603999B1 (ko) 1996-07-16 2006-01-27 반도체장치 제작방법
US11/942,346 US7446392B2 (en) 1996-07-16 2007-11-19 Electronic device and method for manufacturing the same
US12/256,509 US20090123643A1 (en) 1996-07-16 2008-10-23 Electronic Device and Method for Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20541796A JP3759999B2 (ja) 1996-07-16 1996-07-16 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003107359A Division JP2003282886A (ja) 2003-04-11 2003-04-11 電子装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH1032202A JPH1032202A (ja) 1998-02-03
JP3759999B2 true JP3759999B2 (ja) 2006-03-29

Family

ID=16506510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20541796A Expired - Fee Related JP3759999B2 (ja) 1996-07-16 1996-07-16 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ

Country Status (4)

Country Link
US (2) US5929527A (ja)
JP (1) JP3759999B2 (ja)
KR (6) KR100485028B1 (ja)
TW (1) TW409278B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
JP3759999B2 (ja) * 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ
US6979882B1 (en) 1996-07-16 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method for manufacturing the same
US6222271B1 (en) * 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US5969423A (en) * 1997-07-15 1999-10-19 Micron Technology, Inc. Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6537427B1 (en) * 1999-02-04 2003-03-25 Micron Technology, Inc. Deposition of smooth aluminum films
US6287918B1 (en) * 1999-04-12 2001-09-11 Advanced Micro Devices, Inc. Process for fabricating a metal semiconductor device component by lateral oxidization
JP2001320056A (ja) * 2000-05-10 2001-11-16 Sony Corp 薄膜トランジスタの製造方法及び薄膜半導体装置
JP2002033481A (ja) * 2000-07-14 2002-01-31 Sony Corp 薄膜半導体装置
JP2003332058A (ja) 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
CN100517422C (zh) 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP2004214358A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
US7417249B2 (en) 2004-08-20 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
KR100817630B1 (ko) * 2006-04-14 2008-03-27 비오이 하이디스 테크놀로지 주식회사 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
KR101588576B1 (ko) 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
CN102484471B (zh) * 2009-10-30 2015-04-01 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US495397A (en) * 1893-04-11 dickinson
JP2841571B2 (ja) * 1989-03-23 1998-12-24 セイコーエプソン株式会社 アクティブマトリックス型液晶装置
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
JPH0695528B2 (ja) * 1985-12-23 1994-11-24 株式会社日立製作所 半導体装置の製造方法
EP0256557B1 (en) * 1986-08-19 1993-01-07 Fujitsu Limited Semiconductor device having thin film wiring layer and method of forming thin wiring layer
JPS6455540A (en) * 1987-08-26 1989-03-02 Nec Corp Active matrix liquid crystal display device of thin film two-terminal element type
JPS6457755A (en) * 1987-08-28 1989-03-06 Sumitomo Metal Ind Thin-film semiconductor element
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
US5594280A (en) * 1987-10-08 1997-01-14 Anelva Corporation Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means
JPH01161316A (ja) * 1987-12-18 1989-06-26 Sharp Corp 液晶表示装置の検査方法
JPH0314227A (ja) * 1989-06-13 1991-01-22 Sharp Corp 半導体装置の製造方法
JPH03174123A (ja) * 1989-12-01 1991-07-29 Seiko Instr Inc 電気光学装置およびその製造方法
JPH05132770A (ja) * 1991-11-11 1993-05-28 Canon Inc スパツタ装置
KR100190310B1 (ko) * 1992-09-03 1999-06-01 모리시따 요오이찌 진공배기장치
JP3419490B2 (ja) * 1993-02-22 2003-06-23 株式会社半導体エネルギー研究所 電子回路の作製方法
JP2940653B2 (ja) * 1993-09-27 1999-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR0131179B1 (ko) * 1993-02-22 1998-04-14 슌뻬이 야마자끼 전자회로 제조프로세스
US5580800A (en) * 1993-03-22 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of patterning aluminum containing group IIIb Element
JP2789293B2 (ja) * 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
EP0923138B1 (en) * 1993-07-26 2002-10-30 Seiko Epson Corporation Thin -film semiconductor device, its manufacture and display sytem
US6258219B1 (en) * 1993-09-09 2001-07-10 Applied Materials, Inc. Two-step deposition process for preventing arcs
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3335757B2 (ja) * 1994-03-17 2002-10-21 株式会社半導体エネルギー研究所 陽極酸化方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH0864824A (ja) * 1994-08-24 1996-03-08 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP3081497B2 (ja) * 1995-03-30 2000-08-28 三洋電機株式会社 表示装置及びその製造方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3759999B2 (ja) * 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ
US6979882B1 (en) * 1996-07-16 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20070012762A (ko) 2007-01-29
KR20070026896A (ko) 2007-03-09
US5929527A (en) 1999-07-27
KR980010541A (ko) 1998-04-30
US20090123643A1 (en) 2009-05-14
KR100713025B1 (ko) 2007-05-02
KR100724695B1 (ko) 2007-06-04
TW409278B (en) 2000-10-21
KR100458703B1 (ko) 2004-12-03
JPH1032202A (ja) 1998-02-03
KR100485028B1 (ko) 2005-08-31
KR100515487B1 (ko) 2005-09-20
KR100603999B1 (ko) 2006-07-25

Similar Documents

Publication Publication Date Title
JP3759999B2 (ja) 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ
US7298021B2 (en) Electronic device and method for manufacturing the same
US5766977A (en) Method for producing semiconductor device
US7452794B2 (en) Manufacturing method of a thin film semiconductor device
JPH09246564A (ja) 薄膜半導体装置およびその作製方法
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
JP3781787B2 (ja) 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
JPH07321329A (ja) 薄膜トランジスタの製造方法および液晶表示装置
US5970326A (en) Thin film transistor films made with anodized film and reverse-anodized etching technique
JP2007300145A (ja) アクティブマトリクス型電気光学装置、液晶表示装置、ビデオカメラ及びそれらの作製方法
JP2003282886A (ja) 電子装置およびその作製方法
JPH1051003A (ja) 薄膜トランジスタの作製方法
KR100483311B1 (ko) El 표시장치
JPH07153971A (ja) 半導体装置およびその作製方法
JP3972991B2 (ja) 薄膜集積回路の作製方法
JP2007298992A (ja) 半導体装置
JPH0951098A (ja) 薄膜トランジスタおよびその製造方法
JP3393834B2 (ja) 半導体装置の作製方法
JPH0621465A (ja) 半導体装置とその作製方法
JP3691505B2 (ja) 薄膜集積回路の作製方法及びアクティブマトリクス型液晶表示装置の作製方法
JP2652364B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH10268280A (ja) 半導体装置用の基板およびその作製方法
JPH09232317A (ja) 半導体装置の作製方法
JP2001196596A (ja) 半導体装置
JPH11154750A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030624

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140113

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees