JP5511173B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5511173B2
JP5511173B2 JP2008261293A JP2008261293A JP5511173B2 JP 5511173 B2 JP5511173 B2 JP 5511173B2 JP 2008261293 A JP2008261293 A JP 2008261293A JP 2008261293 A JP2008261293 A JP 2008261293A JP 5511173 B2 JP5511173 B2 JP 5511173B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
layer
semiconductor
impurity
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008261293A
Other languages
English (en)
Other versions
JP2009111372A5 (ja
JP2009111372A (ja
Inventor
舜平 山崎
武司 志知
直樹 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008261293A priority Critical patent/JP5511173B2/ja
Publication of JP2009111372A publication Critical patent/JP2009111372A/ja
Publication of JP2009111372A5 publication Critical patent/JP2009111372A5/ja
Application granted granted Critical
Publication of JP5511173B2 publication Critical patent/JP5511173B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は絶縁層上に単結晶半導体層が設けられた所謂ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有する半導体装置の作製方法に関する。
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶縁層上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下、「ＳＯＩ」ともいう）と呼ばれる技術を使った集積回路が開発されている。ＳＯＩ構造は、単結晶半導体基板中に酸化シリコン層が埋め込まれ、その上に単結晶半導体層が存在する構造である。このＳＯＩ構造を有する基板をＳＯＩ基板とも呼ぶ。ＳＯＩ基板を使った集積回路は、トランジスタと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
トランジスタは、ある特定の電圧（しきい値またはしきい値電圧と呼ばれる）がゲート電極に印加されるとオン状態となり、それ未満の電圧ではオフ状態となるスイッチング素子である。従って、しきい値電圧の精密な制御は回路の正確な動作を行う上で非常に重要である。
ところが汚染による可動イオンの影響、トランジスタのゲート周辺の仕事関数差や界面電荷における影響などの不特定な要因によってトランジスタのしきい値電圧がマイナス側或いはプラス側へ移動（シフト）することがある。
その様な時の解決手段として提案された技術にチャネルドープ法がある。チャネルドープ法とはトランジスタの少なくともチャネル形成領域に対して一導電性を付与する不純物元素（典型的にはＰ、Ａｓ、Ｂなど）を添加し、しきい値電圧を意図的にシフトさせて制御する技術である（例えば、特許文献１参照。）。
特開２００３−２５７９９２号公報
しかし、半導体装置に作製されるトランジスタには、ｎチャネル型トランジスタやｐチャネル型トランジスタといった導電型が異なるものがあり、用いられる用途によって要求される電気的特性や機能が様々に異なっている。よって、それぞれの必要とされる機能に応じたトランジスタの電気特性の制御をする必要がある。
本発明は、必要とされる機能に応じてトランジスタの電気特性を制御し、半導体装置の高性能化、低消費電力化を図ることを目的の一とする。また、そのような半導体装置を、作製工程を複雑化することなく、高い歩留まりで生産性よく作製することを目的の一とする。
ＳＯＩ構造を有する半導体装置の作製において、半導体装置に含まれるトランジスタのしきい値電圧を制御するための不純物元素の添加を、第１の半導体ウエハーよりトランジスタの半導体層を分離し、第２の半導体ウエハー上に転載する前に、第１の半導体ウエハーへ行う。本発明においてトランジスタとは、電界効果型トランジスタである。なお、本明細書では、トランジスタのしきい値電圧を制御するための一導電型の不純物元素の添加をチャネルドープ工程ともいい、チャネルドープ工程によってチャネル形成領域に形成される不純物領域をチャネルドープ領域ともいう。
第１の半導体ウエハーより単結晶半導体層を分離するためには、第１の半導体ウエハーにイオンを照射して第１の半導体ウエハー表面より一定の深さに脆化層を形成する。単結晶半導体層として第１の半導体ウエハーより分離されるのは、イオンを照射した第１の半導体ウエハー表面より脆化層までの領域であるので、該領域に少なくともチャネルドープ工程を行う。チャネルドープ工程は第１の半導体ウエハーより単結晶半導体層が分離される前であればよいので、脆化層の形成前でも形成後でもよい。
しきい値電圧を制御するための不純物元素の添加工程（チャネルドープ工程）は、イオンドーピング法やイオン注入法を用いて行えばよい。
第１の半導体ウエハーより、単結晶半導体層が第２の半導体ウエハーへ分離及び接合により転載される工程における加熱処理によって、一導電型の不純物元素が添加された不純物領域の活性化も同時に行うことができる。そのため、チャネルドープ工程で添加された不純物元素の活性化のための加熱工程を増加する必要がない。
第１の半導体ウエハーより単結晶半導体層を分離し、第２の半導体ウエハーに転載された単結晶半導体層において単結晶半導体層はチャネルドープ工程により不純物元素を添加された面を第２の半導体ウエハー側にして、第１の半導体ウエハーより分離し、第２の半導体ウエハーに転載される。従って、第２の半導体ウエハー上に転載された単結晶半導体層表面（不純物元素を添加した面とは逆の面）はチャネルドープ工程におけるダメージ（表面あれや汚染物の混入など）を回避することができる。
本明細書において、第１の半導体ウエハーより単結晶半導体層を分離させ、第２の半導体ウエハーに接合して設けることを、単結晶半導体層を第１の半導体ウエハーより第２の半導体ウエハーに転載（転置ともいう）するという。従って、本発明において、トランジスタは第２の半導体ウエハー上に第１の半導体ウエハーより転載された単結晶半導体層を含む。なお、転載された単結晶半導体層は、第２の半導体ウエハーに転載される前に第１の半導体ウエハーにおいてチャネルドープ工程を行った、不純物領域を有する単結晶半導体層である。
チャネルドープ工程において、添加する一導電性を付与する不純物元素としては、ｎ型を付与する不純物元素（代表的にはリン（Ｐ）、ヒ素（Ａｓ）など）、ｐ型を付与する不純物元素（代表的にはボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など）を用いることができる。１種類の不純物元素を用いてもよいし、導電型の異なる複数種の不純物元素を用いてもよい。添加工程は、一回でおこなってもよいし、複数回行ってもよい。また、マスクを用いて第１の半導体ウエハーに選択的に不純物元素の添加を行い、不純物濃度の異なる不純物領域を形成してもよい。作製するトランジスタの導電型に合わせて、異なる導電型を付与する不純物元素を選択的に添加し、第１の半導体ウエハーに異なる導電型の不純物領域を形成してもよい。
例えば、界面電荷における影響を考慮する場合、しきい値電圧はキャリアが電子であるｎチャネル型トランジスタではマイナス側へ、キャリアが正孔であるｐチャネルトランジスタではプラス側へシフトしやすい。このような場合はトランジスタのしきい値電圧の制御を目的としてチャネル形成領域に添加される一導電型を付与する不純物元素は、そのトランジスタのソース領域及びドレイン領域と逆導電型を用いればよい。例えば、しきい値電圧がマイナスシフトしたｎチャネル型のトランジスタであればチャネル形成領域に設けられる不純物領域に含まれる不純物元素としてｐ型を付与する不純物元素を用いることができる。またしきい値電圧がプラスシフトしたｐチャネル型のトランジスタであればチャネル形成領域に設けられる不純物領域に含まれる不純物元素としてｎ型を付与する不純物元素を用いることができる。
第１の半導体ウエハーにおいてしきい値電圧制御のための不純物元素の添加工程を行うと、不純物領域における濃度プロファイルを選択性広く自由に設定することができる。例えば、添加する第１の半導体ウエハー表面近くに濃度のピークがくるように不純物元素を添加し、第１の半導体ウエハーより下地膜となる絶縁膜が設けられた第２の半導体ウエハーへ転載した場合、絶縁膜との界面近くに高濃度に不純物元素が添加された単結晶半導体層を形成することができる。
第１の半導体ウエハーでのチャネルドープ領域（一導電型を付与する不純物元素の添加領域）は、第１の半導体ウエハーより単結晶半導体層が第２の半導体ウエハーに転載され、トランジスタを形成する際そのトランジスタのチャネル形成領域が含まれればよい。よって、チャネルドープ領域は不純物元素を添加する第１の半導体ウエハー表面より脆化層の間の領域を含む。第１の半導体ウエハー表面より脆化層の間の膜厚方向全体に添加してもよいし、一部に添加してもよい。また、第１の半導体ウエハーにおいて、チャネルドープ領域の一部が、脆化層より下方の領域まで形成されてもよい。
本発明の半導体装置の作製方法の一形態は、第１の半導体ウエハーに、第１の半導体ウエハーの一つの面から一導電型を付与する不純物元素を添加して不純物領域を形成する。不純物元素を添加した第１の半導体ウエハーの一つの面からイオンを照射して、第１の半導体ウエハーの一つの面から不純物領域より下方に脆化層を形成する。第１の半導体ウエハーの一つの面上、又は第２の半導体ウエハー上のどちらか一方に絶縁層を形成する。第１の半導体ウエハーと第２の半導体ウエハーを、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、第１の半導体ウエハーを脆化層で分離する熱処理を行い、第１の半導体ウエハーより不純物領域を含んで単結晶半導体層を第２の半導体ウエハー上に形成する。単結晶半導体層の不純物領域をチャネル形成領域に用いて電界効果トランジスタを形成する。
本発明の半導体装置の作製方法の一形態は、第１の半導体ウエハーに、第１の半導体ウエハーの一つの面からイオンを照射して、第１の半導体ウエハーの一つの面から一定の深さに脆化層を形成する。第１の半導体ウエハーの一つの面から一導電型を付与する不純物元素を添加して、第１の半導体ウエハーの一つの面と脆化層との間に不純物領域を形成する。第１の半導体ウエハーの一つの面上、又は第２の半導体ウエハー上のどちらか一方に絶縁層を形成する。第１の半導体ウエハーと第２の半導体ウエハーを、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、第１の半導体ウエハーを脆化層で分離する熱処理を行い、第１の半導体ウエハーより不純物領域を含んで単結晶半導体層を第２の半導体ウエハー上に形成する。単結晶半導体層の不純物領域をチャネル形成領域に用いて電界効果トランジスタを形成する。
第１の半導体ウエハーより第２の半導体ウエハーへ転載された単結晶半導体層に対して、エッチング処理や研磨処理などを行ってもよいが、作製するトランジスタのチャネル形成領域に用いる領域がチャネルドープ領域となるように行う。
また、第１の半導体ウエハーと接合面を有する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、第１の半導体ウエハーに脆化層及び不純物領域が形成される前に第１の半導体ウエハー上に形成することができる。また、第１の半導体ウエハーに脆化層及び不純物領域を形成した後に第１の半導体ウエハー上に形成してもよい。
本発明は、第１の半導体ウエハーにおけるチャネルドープ工程により、第２の半導体ウエハー上に必要とされる機能に応じてトランジスタの電気特性を制御し、半導体装置の高性能化、低消費電力化を図ることができる。また、そのような半導体装置を、作製工程を複雑化することなく、高い歩留まりで生産性よく作製することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本発明の半導体装置の製造方法について、図１乃至図４を参照して説明する。
本実施の形態では、半導体装置に含まれるトランジスタのしきい値電圧を制御するための不純物元素の添加を、第１の半導体ウエハーよりトランジスタのための単結晶半導体層を分離し、第２の半導体ウエハー上に転載する前に、第１の半導体ウエハーへ行う。第１の半導体ウエハーとしてシリコンウエハーを適用し、第２の半導体ウエハー上に第１の半導体ウエハーから分離、接合される単結晶半導体層として単結晶シリコン層を形成するのが好ましい。
まず、第２の半導体ウエハー上に、第１の半導体ウエハー（半導体基板ともいう）より単結晶半導体層を設ける方法を図１乃至図４を用いて説明する。
図１（Ａ）に清浄化された第１の半導体ウエハー１０８を示す。第１の半導体ウエハー１０８として、シリコンウエハーやゲルマニウムウエハーなどの半導体ウエハー、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハーを適用する。第１の半導体ウエハー１０８は単結晶半導体ウエハーを適用するのが好ましいが、多結晶半導体ウエハーを適用してもよい。結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体ウエハーを用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。第２の半導体ウエハー上に得られる単結晶半導体層は母体となる半導体ウエハーを選択することによって決定することができる。
また、第１の半導体ウエハー１０８は、作製する半導体素子（本実施の形態においては電界効果トランジスタ）によって、結晶面方位を選択すればよい。例えば、結晶面方位として｛１００｝面、｛１１０｝面など有する半導体ウエハーを用いることができる。
第１の半導体ウエハー１０８の表面から電界で加速されたイオン１４２を所定の深さに照射し、脆化層１１０を形成する（図１（Ｂ）参照。）。イオン１４２の照射は第２の半導体ウエハーに転置する単結晶半導体層の厚さを考慮して行われる。イオン１４２を照射する際の加速電圧はこのような厚さを考慮して、第１の半導体ウエハー１０８に照射されるようにする。
本実施の形態は、第１の半導体ウエハーの所定の深さに水素、ヘリウム、又はフッ素をイオン照射し、その後熱処理を行って表層の単結晶半導体層を剥離するイオン照射剥離法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
例えば、第１の半導体ウエハー１０８として単結晶シリコン基板を用い、希フッ酸で表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して第１の半導体ウエハー１０８表面を清浄化する。
脆化層１１０は、イオンをイオンドーピング法（ＩＤ法と略記する）やイオン注入法（ＩＩ法と略記する）によって照射すればよい。脆化層１１０は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成される。ハロゲン元素としてフッ素イオンを照射する場合にはソースガスとしてＢＦ３を用いれば良い。なお、イオン注入法とはイオン化したガスを質量分離して半導体に照射する方式をいう。
例えば、イオン注入法を用いて、イオン化した水素ガスを質量分離し、Ｈ＋のみを選択的に加速して照射すると、他の質量のイオンを照射するのと比べて同エネルギーで深く第１の半導体ウエハー中に添加され、ブロードな濃度プロファイルを有する。
イオンドープ法は、イオン化したガスを質量分離せずに、プラズマ中で複数種のイオン種を作り、それらを加速して第１の半導体ウエハーにドープする。例えば、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含む水素では、ドープされるイオンは、代表的にＨ３ ＋イオンが５０％以上、例えばＨ３ ＋イオンが８０％、他のイオン（Ｈ＋、Ｈ２ ＋イオン）が２０％、が一般的である。Ｈ３ ＋イオンのイオン種のみとして添加することもここではイオンドープとする。すなわち質量が大きいため同じ加速エネルギーで浅く多量にＨ３ ＋イオンを第１の半導体ウエハー中に添加することができ、急峻な濃度プロファイルを有する。
単結晶シリコン基板にフッ素イオンのようなハロゲンイオンをイオン照射法で照射した場合、添加されたフッ素が、シリコン結晶格子内のシリコン原子をノックアウトする（追い出す）ことによって空白部分を効果的に作り出し、脆化層に微小な空洞を作る。この場合、比較的低温の熱処理によって脆化層に形成された微小な空洞の体積変化が起こり、脆化層に沿って劈開することにより薄い単結晶半導体層を形成することができる。フッ素イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにしても良い。第１の半導体ウエハーから薄い単結晶半導体層を剥離するために形成する脆化層は、脆化層に形成された微小な空洞の体積変化を利用して劈開をするので、このようにフッ素イオンや水素イオンの作用を有効利用することが好ましい。
また、一又は複数の同一の原子から成る質量の異なるイオンを照射してもよい。例えば、水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくと添加効率を高めることができ、照射時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
次に第１の半導体ウエハー１０８へ、分離する単結晶半導体層を用いて形成するトランジスタのしきい値電圧の制御をするためにチャネルドープ工程を行う。チャネルドープ工程は、イオンドーピング法やイオン注入法を用いて行えばよい。単結晶半導体層として第１の半導体ウエハー１０８より分離されるのは、イオンを照射した第１の半導体ウエハー１０８表面より脆化層１１０までの領域であるので、該領域に少なくともチャネルドープ工程を行う。第１の半導体ウエハー１０８に一導電型を付与する不純物元素１４１を添加し、不純物領域（チャネルドープ領域）１４０を形成する（図１（Ｃ）参照。）。
チャネルドープ工程は第１の半導体ウエハーより単結晶半導体層が分離される前であればよいので、脆化層の形成前でも形成後でもよい。脆化層１１０の形成前にチャネルドープ工程を行う例を図２に示す。
図２（Ａ）に清浄化された第１の半導体ウエハー１０８を示す。第１の半導体ウエハー１０８へ一導電型を付与する不純物元素１４１を添加し、第１の半導体ウエハー１０８表面近くに不純物領域（チャネルドープ領域）１４０を形成する（図２（Ｂ）参照。）。その後、不純物領域１４０の形成された第１の半導体ウエハー１０８にイオン１４２を照射し、脆化層１１０を形成する（図２（Ｃ）参照。）。
チャネルドープ工程において、添加する一導電性を付与する不純物元素としては、ｎ型を付与する不純物元素（代表的にはリン（Ｐ）、ヒ素（Ａｓ）など）、ｐ型を付与する不純物元素（代表的にはボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など）を用いることができる。１種類の不純物元素を用いてもよいし、導電型の異なる複数種の不純物元素を用いてもよい。添加工程は、一回でおこなってもよいし、複数回行ってもよい。また、マスクを用いて第１の半導体ウエハーに選択的に不純物元素の添加を行い、不純物濃度の異なる不純物領域を形成してもよい。作製するトランジスタの導電型に合わせて、異なる導電型を付与する不純物元素を選択的に添加し、第１の半導体ウエハーに異なる導電型の不純物領域を形成してもよい。
例えば、界面電荷における影響を考慮する場合、しきい値電圧はキャリアが電子であるｎチャネル型トランジスタではマイナス側へ、キャリアが正孔であるｐチャネルトランジスタではプラス側へシフトしやすい。このような場合はトランジスタのしきい値電圧の制御を目的としてチャネル形成領域に添加される一導電型を付与する不純物元素は、そのトランジスタのソース領域及びドレイン領域と逆導電型を用いればよい。例えば、しきい値電圧がマイナスシフトしたｎチャネル型のトランジスタであればチャネル形成領域に設けられる不純物領域に含まれる不純物元素としてｐ型を付与する不純物元素を用いることができる。またしきい値電圧がプラスシフトしたｐチャネル型のトランジスタであればチャネル形成領域に設けられる不純物領域に含まれる不純物元素としてｎ型を付与する不純物元素を用いることができる。
第１の半導体ウエハーにおいてしきい値電圧制御のための不純物元素の添加工程を行うと、不純物領域における濃度プロファイルを選択性広く自由に設定することができる。例えば、添加する第１の半導体ウエハー表面近くに濃度のピークがくるように不純物元素を添加し、第１の半導体ウエハーより下地膜となる絶縁膜が設けられた第２の半導体ウエハーへ転載した場合、絶縁膜との界面近くに高濃度に不純物元素が添加された単結晶半導体層を形成することができる。
第１の半導体ウエハーへのチャネルドープ領域（一導電型を付与する不純物元素の添加領域）は、第１の半導体ウエハーより単結晶半導体層が第２の半導体ウエハーに転載され、トランジスタを形成する際そのトランジスタのチャネル形成領域が含まれればよい。よって、チャネルドープ領域は不純物元素を添加する第１の半導体ウエハー表面より脆化層の間の領域を含む。第１の半導体ウエハー表面より脆化層の間の膜厚方向全体に添加してもよいし、一部に添加してもよい。また、第１の半導体ウエハーにおいて、チャネルドープ領域の一部が、脆化層より下方の領域まで形成されてもよい。
本明細書において酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
また、第１の半導体ウエハーと上記単結晶半導体層と接合する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、第１の半導体ウエハーに脆化層及びチャネルドープ工程による不純物領域が形成される前に第１の半導体ウエハー上に形成することができる。また、第１の半導体ウエハーに脆化層及びチャネルドープ工程による不純物領域を形成した後に第１の半導体ウエハー上に形成してもよい。
脆化層の形成に当たってはイオンを高ドーズ条件で照射する必要があり、第１の半導体ウエハー１０８の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン照射に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
例えば、第１の半導体ウエハー１０８上に保護層としてプラズマＣＶＤ法により酸化窒化シリコン膜（膜厚５ｎｍ〜３００ｎｍ、望ましくは３０ｎｍ〜１５０ｎｍ（例えば５０ｎｍ））と窒化酸化シリコン膜（膜厚５ｎｍ〜１５０ｎｍ、望ましくは１０ｎｍ〜１００ｎｍ（例えば５０ｎｍ））の積層を形成する。一例としては、第１の半導体ウエハー１０８上に酸化窒化シリコン膜を膜厚５０ｎｍ形成し、該酸化窒化シリコン膜上に窒化酸化シリコン膜を膜厚５０ｎｍ形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜でもよい。
また、第１の半導体ウエハー１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行ってもよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。第１の半導体ウエハー１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は第１の半導体ウエハー１０８と形成される酸化膜の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、第１の半導体ウエハー１０８と酸化膜との界面が不活性化されて電気的特性が安定化する。
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して第１の半導体ウエハー１０８の汚染を防止する保護層としての機能を発現させることができる。
脆化層１１０を形成する際、加速電圧と全イオン数は、第１の半導体ウエハー上に堆積した膜の厚さと、目的とする第１の半導体ウエハーより分離して第２の半導体ウエハー上に転置される単結晶半導体層の膜厚と、照射するイオン種によって調整することができる。イオン種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
脆化層形成の例としては、第１の半導体ウエハー上に酸化窒化シリコン膜（膜厚５０ｎｍ）、窒化酸化シリコン膜（膜厚５０ｎｍ）、及び酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で照射し第１の半導体ウエハーに脆化層を形成する。その後保護層の最上層である該酸化シリコン膜上に絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。脆化層形成の他の例としては、第１の半導体ウエハー上に酸化シリコン膜（膜厚１００ｎｍ）、及び窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で照射し第１の半導体ウエハーに脆化層を形成する。その後保護層の最上層である該窒化酸化シリコン膜上に絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。なお、上記酸化窒化シリコン膜及び窒化酸化シリコン膜はプラズマＣＶＤ法により形成すればよく、上記酸化シリコン膜は有機シランガスを用いてＣＶＤ法により形成すればよい。
窒化酸化シリコン膜は金属不純物が第１の半導体ウエハー側に拡散するのを防止する効果がある。なお、窒化酸化シリコン膜の代わりに、窒化シリコン膜を形成してもよい。第１の半導体ウエハーと窒化酸化シリコン膜との間に酸化窒化シリコン膜や酸化シリコン膜などの応力緩和層を設けるとよい。窒化酸化シリコン膜と酸化窒化シリコン膜の積層構造を設けることで、第１の半導体ウエハーへの不純物拡散を防止しつつ、応力歪みを緩和する構成とすることもできる。
第２の半導体ウエハーには、不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層（バリア層ともいう）として設けてもよい。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。
次に、図３（Ａ）で示すように第２の半導体ウエハーと接合を形成する面に絶縁層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆化層１１０から脱ガスが起こらない温度として、例えば３５０℃以下（具体的な例としては３００℃）の成膜温度が適用される。また、単結晶若しくは多結晶半導体ウエハーから半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
絶縁層１０４は平滑面を有し親水性表面を形成する。この絶縁層１０４として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。
また、絶縁層１０４として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン膜を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。また、単結晶半導体層と接合する絶縁層となる酸化シリコン膜は、塩素を含んでいてもよい。化学気相成長法による成膜では、第１の半導体ウエハー１０８に形成した脆化層１１０から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶の第１の半導体ウエハーから半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。なお、本明細書において、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含む。
その他、絶縁層１０４として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層１０４として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。また、前記有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層１０４を形成してもよい。
上記平滑面を有し親水性表面を形成する絶縁層１０４は５ｎｍ〜５００ｎｍ、望ましくは１０ｎｍ〜２００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する第２の半導体ウエハーとの歪みを緩和することができる。
第２の半導体ウエハー１０１にも絶縁層１０４と同様の酸化シリコン膜を設けておいても良い。すなわち、第２の半導体ウエハー１０１に単結晶半導体層１０２を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層１０４を設けることで強固な接合を形成することができる。
図３（Ｂ）は第２の半導体ウエハー１０１と第１の半導体ウエハー１０８の絶縁層１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。第２の半導体ウエハー１０１と第１の半導体ウエハー１０８の絶縁層１０４が形成された面は、メガソニック洗浄などによって清浄化すればよい。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行ってもよい。
第２の半導体ウエハー１０１と絶縁層１０４を対向させて、一箇所を外部から押しつけると、局所的に接合面同士の距離が縮まる事によるファン・デル・ワールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領域でも対向する第２の半導体ウエハー１０１上と絶縁層１０４間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、接合（ボンディングともいう）が進行し接合面全域に接合が広がる。例えば、押しつける圧力は、１００ｋＰａ〜５０００ｋＰａ程度とすればよい。また、第１の半導体ウエハーと第２の半導体ウエハーとを重ねるように配置し、重ねる基板の重みでも接合を広げることもできる。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により低い温度であっても異種材料間の接合を形成することが容易となる。
また、第２の半導体ウエハーと絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の温度条件で熱処理を行う。
図３（Ｃ）において、第２の半導体ウエハー１０１と第１の半導体ウエハー１０８を貼り合わせた後、加熱処理を行い脆化層１１０を劈開面として第１の半導体ウエハー１０８を第２の半導体ウエハー１０１から剥離する。例えば、４００℃〜７００℃の熱処理を行うことにより、脆化層１１０に形成された微小な空洞の体積変化が起こり、脆化層１１０に沿って劈開することが可能となる。絶縁層１０４は第２の半導体ウエハー１０１と接合しているので、第２の半導体ウエハー１０１上には第１の半導体ウエハー１０８と同じ結晶性の単結晶半導体層１０２が残存することとなる。熱処理の温度は接合面を有する絶縁層の成膜温度以上、半導体ウエハーの耐熱温度以下で行うことが好ましい。
第１の半導体ウエハーより、単結晶半導体層が第２の半導体ウエハーへ分離及び接合により転載される工程における加熱処理によって、一導電型の不純物元素が添加された不純物領域の活性化も同時に行うことができる。そのため、チャネルドープ工程で添加された不純物元素の活性化のための加熱工程を増加する必要がない。
本実施の形態は、第１の半導体ウエハー１０８及び第２の半導体ウエハー１０１に耐熱温度が高いシリコンウエハーを用いるので、１０００℃以上の（代表的には１００℃〜１３００℃）加熱処理を行うことができる。脆化層を形成するために行うイオン照射工程において、第１の半導体ウエハー１０８の単結晶半導体層は照射されるイオンによりダメージを受けてしまう。上記第１の半導体ウエハー１０８及び第２の半導体ウエハー１０１との接合強度を高める熱処理において、イオン照射工程による単結晶半導体層へのダメージの回復も行っている。さらに、第２の半導体ウエハー１０１上の単結晶半導体層に高温の加熱処理を行うことで表面の結晶性や平坦性の向上を行うことができる。
絶縁層として、プラズマＣＶＤ法により成膜した酸化シリコン膜を用いることにより、７００℃以下の温度で第１の半導体ウエハーと第２の半導体ウエハーとの接合を形成することができる。４００℃〜７００℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。
熱処理を行った後は第２の半導体ウエハーと第１の半導体ウエハーは、一方が他方に載っている状態であり、大きな力を加えずに第２の半導体ウエハーと第１の半導体ウエハーを離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に離すことができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく第２の半導体ウエハー及び第１の半導体ウエハーの両基板を離すことができる。
なお、図３、図４においては、第１の半導体ウエハー１０８と第２の半導体ウエハー１０１とが同じサイズの例を示すが、本発明はそれに限定されず、第１の半導体ウエハー１０８が第２の半導体ウエハー１０１より小さいサイズであっても、第１の半導体ウエハー１０８が第２の半導体ウエハー１０１より大きいサイズであってもよい。
チャネルドープ工程における不純物元素の添加は、第１の半導体ウエハーに直接行ってもよいし、第１の半導体ウエハー上に保護層や接合に用いる絶縁層などを形成し、該絶縁層を介して添加してもよい。
図４は第２の半導体ウエハー側に単結晶半導体層と接合する絶縁層を設けて、不純物元素を含む単結晶半導体層を形成する工程を示す。図４（Ａ）は保護層１２１として酸化シリコン膜が形成された第１の半導体ウエハー１０８に、チャネルドープ工程として、一導電型を付与する不純物元素１４１を添加し、不純物領域１４０を形成する例である。さらに、不純物領域１４０を有する第１の半導体ウエハー１０８に、電界で加速されたイオン１４２を所定の深さに照射し、脆化層１１０を形成する工程を示している（図４（Ｂ）参照。）。不純物元素１４１及びイオン１４２の照射は図１の場合と同様である。第１の半導体ウエハー１０８の表面に保護層１２１を形成しておくことで不純物元素及びイオン照射によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。また、保護層１２１によって、第１の半導体ウエハー１０８から形成される単結晶半導体層１０２に対する不純物の拡散防止効果を発現する。
図４（Ｃ）は、ブロッキング層１０９及び絶縁層１０４が形成された第２の半導体ウエハー１０１と第１の半導体ウエハー１０８の保護層１２１が形成された面を密着させて接合を形成する工程を示している。第２の半導体ウエハー１０１上の絶縁層１０４と第１の半導体ウエハー１０８の保護層１２１を密着させることにより接合が形成される。
その後、図４（Ｄ）で示すように第１の半導体ウエハー１０８を剥離する。単結晶半導体層を剥離する熱処理は図３（Ｃ）の場合と同様にして行う。このようにして図４（Ｄ）で示すＳＯＩ構造を有する第２の半導体ウエハーを得ることができる。
第２の半導体ウエハー１０１としては、シリコンウエハーやゲルマニウムウエハーなどの半導体ウエハー、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハーを適用する。第２の半導体ウエハー１０１も単結晶半導体ウエハーを適用するのが好ましいが、多結晶半導体ウエハーを適用してもよい。結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体ウエハーを用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。
以上の工程により、図４（Ｄ）に示すように、第２の半導体ウエハー１０１の上に絶縁層１０４が設けられ、第１の半導体ウエハー１０８より分離された単結晶半導体層１０２が絶縁層１０４上に形成される。
第１の半導体ウエハーより単結晶半導体層を分離し、第２の半導体ウエハーに転載された単結晶半導体層において単結晶半導体層はチャネルドープ工程により不純物元素を添加された面を第２の半導体ウエハー側にして、第１の半導体ウエハーより分離し、第２の半導体ウエハーに転載される。従って、第２の半導体ウエハー上に転載された単結晶半導体層表面はチャネルドープ工程におけるダメージ（表面あれや汚染物の混入など）を回避することができる。
また、第１の半導体ウエハーより分離し、第２の半導体ウエハーに転置された単結晶半導体層にレーザ光を照射し、結晶欠陥を低減させてもよい。レーザ光を照射することによって、単結晶半導体層の少なくとも一部の領域を溶融させ、単結晶半導体層中の結晶欠陥を低減させることができる。なお、レーザ光の照射前に単結晶半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希フッ酸で除去するとよい。
レーザ光の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。
さらに、単結晶半導体層表面に研磨処理やエッチング処理を行ってもよい。研磨処理やエッチング処理によって、単結晶半導体層を薄膜化し、また単結晶半導体層表面の平坦性を高めることができる。研磨処理やエッチング処理はレーザ光の照射の工程の前後どちらで行ってもよく、両方行ってもよい。
研磨処理としては、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法や液体ジェット研磨法を用いることができる。なお、研磨処理前に単結晶半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により単結晶半導体層表面のゴミ等を除去する。また、希フッ酸を用いて単結晶半導体層表面上の自然酸化膜等を除去して単結晶半導体層を露出させると好適である。
また、エッチング処理はドライエッチングでもウエットエッチングでもよく、両方行ってもよい。
第１の半導体ウエハーより第２の半導体ウエハーへ転載された単結晶半導体層に対して、エッチング処理や研磨処理などを行ってもよいが、作製するトランジスタの単結晶半導体層のチャネル形成領域に用いる領域がチャネルドープ領域となるように行う。
以上のように本実施の形態において、チャネルドープ工程による不純物領域を有する単結晶半導体層を有するＳＯＩ基板を作製することができる。
ＳＯＩ基板に設けられた単結晶半導体層からトランジスタを作製することで、しきい値電圧を制御されたトランジスタを形成することができる。また、ゲート絶縁層の薄膜化およびゲート絶縁層と局在界面準位密度の低減が可能になる。単結晶半導体層の膜厚を薄くすることで、第２の半導体ウエハー上に、単結晶半導体層で完全空乏型のトランジスタを作製することもできる。
また、本実施の形態において、第１の半導体ウエハー１０８として単結晶シリコン基板を適用した場合は、単結晶半導体層１０２として単結晶シリコン層を得ることが可能である。よって、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高信頼性のトランジスタを第２の半導体ウエハー上に作製することができる。
なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
このように、第１の半導体ウエハーにおけるチャネルドープ工程により、第２の半導体ウエハー上に必要とされる機能に応じてトランジスタの電気特性を制御し、半導体装置の高性能化、低消費電力化を図ることができる。また、そのような半導体装置を、作製工程を複雑化することなく、高い歩留まりで生産性よく作製することができる。
（実施の形態２）
本実施の形態では、高性能及び高信頼性な半導体素子を有する半導体装置を、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図５及び図６を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
本実施の形態では、第１の半導体ウエハーへのチャネルドープ工程において、作製するトランジスタの導電型によって、異なるチャネルドープ条件で不純物領域を形成する例を示す。異なるチャネルドープ条件とは、添加する不純物元素の付与する導電型の種類が異なる場合や、同導電型を付与する不純物元素であっても濃度が異なる場合である。
図５（Ａ）に示すように、第１の半導体ウエハー１０８を用いる。次に、第１の半導体ウエハー１０８を選択的に覆うマスク１４６を形成する。マスク１４６を用いて、一導電型を付与する不純物元素１４３を選択的に添加し、第１の半導体ウエハー１０８に不純物領域１４５を形成する（図５（Ｂ）参照。）。不純物領域１４５はチャネルドープ領域である。
マスク１４６を除去し、第１の半導体ウエハー１０８を選択的に覆うマスク１４８を形成する。マスク１４８を用いて、一導電型を付与する不純物元素１４４を選択的に添加し、第１の半導体ウエハー１０８に不純物領域１４７を形成する（図５（Ｃ）参照。）。不純物領域１４７はチャネルドープ領域である。
このように、チャネルドープ工程を第１の半導体ウエハーに選択的に行うことによって、第１の半導体ウエハー１０８にチャネルドープ条件が異なる不純物領域を形成することができる。
チャネルドープ工程において、添加する一導電性を付与する不純物元素としては、ｎ型を付与する不純物元素（代表的にはリン（Ｐ）、ヒ素（Ａｓ）など）、ｐ型を付与する不純物元素（代表的にはボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など）を用いることができる。１種類の不純物元素を用いてもよいし、導電型の異なる複数種の不純物元素を用いてもよい。添加工程は、一回でおこなってもよいし、複数回行ってもよい。また、マスクを用いて第１の半導体ウエハーに選択的に不純物元素の添加を行い、不純物濃度の異なる不純物領域を形成してもよい。作製するトランジスタの導電型に合わせて、異なる導電型を付与する不純物元素を選択的に添加し、第１の半導体ウエハーに異なる導電型の不純物領域を形成してもよい。
例えば、界面電荷における影響を考慮する場合、しきい値電圧はキャリアが電子であるｎチャネル型トランジスタではマイナス側へ、キャリアが正孔であるｐチャネルトランジスタではプラス側へシフトしやすい。このような場合はトランジスタのしきい値電圧の制御を目的としてチャネル形成領域に添加される一導電型を付与する不純物元素は、そのトランジスタのソース領域及びドレイン領域と逆導電型を用いればよい。例えば、しきい値電圧がマイナスシフトしたｎチャネル型のトランジスタであればチャネル形成領域に設けられる不純物領域に含まれる不純物元素としてｐ型を付与する不純物元素を用いることができる。またしきい値電圧がプラスシフトしたｐチャネル型のトランジスタであればチャネル形成領域に設けられる不純物領域に含まれる不純物元素としてｎ型を付与する不純物元素を用いることができる。
不純物領域１４５及び不純物領域１４７を有する第１の半導体ウエハー１０８にイオン１４２を照射し、脆化層１１０を形成する（図５（Ｄ）参照。）。絶縁層１０４が設けられた第２の半導体ウエハー１０１に、絶縁層１０４と第１の半導体ウエハー１０８とが接合するように貼り合わせ、加熱処理によって第２の半導体ウエハー１０１側に単結晶半導体層１３０を転載する（図５（Ｅ）参照。）。以上の工程により、チャネルドープ工程による異なる複数の不純物領域を有する単結晶半導体層１３０を有するＳＯＩ基板を作製することができる。
図６（Ａ）は、第２の半導体ウエハー１０１上に、絶縁層１０４、単結晶半導体層１３０が形成されている。単結晶半導体層１３０、絶縁層１０４は図５（Ｅ）と対応している。単結晶半導体層１３０上には選択的に形成された保護層２０４が形成されている。なお、ここでは図６（Ａ）に示す構成のＳＯＩ基板を適用する例を示すが、本明細書で示すその他の構成のＳＯＩ基板も適用できる。
単結晶半導体層１３０には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加された不純物領域（チャネルドープ領域）を有している。
保護層２０４をマスクとしてエッチングを行い、露呈している単結晶半導体層１３０及びその下方の絶縁層１０４の一部を除去する。次いで、有機シランを用いて酸化シリコン膜を化学気相成長法で堆積する。この酸化シリコン膜は、単結晶半導体層１３０が埋め込まれるように厚く堆積する。次いで、単結晶半導体層１３０上に重なる酸化シリコン膜を研磨により除去した後、保護層２０４を除去して、素子分離絶縁層２０３を残存させる。素子分離絶縁層２０３により単結晶半導体層１３０は、素子領域２０５及び素子領域２０６に分離される（図６（Ｂ）参照。）。
素子領域２０５は不純物領域１４５より形成され、素子領域２０６は不純物領域１４７より形成される。不純物領域１４５、１４７は、作製するトランジスタの要求される電気特性に応じたチャネルドープ条件によってそれぞれ形成された一導電型を付与する不純物元素を含む領域である。
次いで、第１の絶縁膜を形成し、第１の絶縁膜上に導電性材料を含むポリシリコン膜を有するゲート電極層２０８ａ、２０８ｂを形成し、ゲート電極層２０８ａ、２０８ｂをマスクとして第１の絶縁膜をエッチングしてゲート絶縁層２０７ａ、２０７ｂを形成する。
ゲート絶縁層２０７ａ、２０７ｂは酸化シリコン膜、若しくは酸化シリコン膜と窒化シリコン膜の積層構造で形成すればよい。ゲート絶縁層として酸化窒化シリコン膜、窒化酸化シリコン膜なども用いることができる。ゲート絶縁層２０７ａ、２０７ｂは、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して単結晶半導体層１３０（素子領域２０５、２０６）の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
また、ゲート絶縁層２０７ａ、２０７ｂとして、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
ゲート電極層２０８ａ、２０８ｂは、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８ａ、２０８ｂはタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８ａ、２０８ｂとしてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
次いで、ゲート電極層２０８ａ、２０８ｂを覆う第２の絶縁膜２１０を形成し、さらにサイドウォール構造の側壁絶縁層２１６ａ、２１６ｂ、２１７ａ、２１７ｂを形成する。ｐチャネル型電界効果トランジスタ（ｐＦＥＴ）となる領域の側壁絶縁層２１６ａ、２１６ｂは、ｎチャネル型電界効果トランジスタ（ｎＦＥＴ）となる領域の側壁絶縁層２１７ａ、２１７ｂよりも幅を広くする。次いで、ｎチャネル型電界効果トランジスタとなる領域にヒ素（Ａｓ）などを添加して浅い接合深さの第１の不純物領域２２０ａ、２２０ｂを形成し、ｐチャネル型電界効果トランジスタとなる領域にボロン（Ｂ）などを添加して浅い接合深さの第２の不純物領域２１５ａ、２１５ｂを形成する（図６（Ｃ）参照。）。
次いで、第２の絶縁膜２１０を部分的にエッチングしてゲート電極層２０８ａ、２０８ｂの上面と、第１の不純物領域２２０ａ、２２０ｂ及び第２の不純物領域２１５ａ、２１５ｂとを露出させる。次いで、ｎチャネル型電界効果トランジスタとなる領域にＡｓなどをドーピングして深い接合深さの第３の不純物領域２１９ａ、２１９ｂを形成し、ｐチャネル型電界効果トランジスタとなる領域にＢなどをドーピングして深い接合深さの第４の不純物領域２２４ａ、２２４ｂを形成する。次いで、活性化のための熱処理（８００℃〜１１００℃）を行う。次いで、シリサイドを形成するための金属膜としてコバルト膜を成膜する。次いでＲＴＡなどの熱処理（５００℃、１分）を行い、コバルト膜に接する部分のシリコンをシリサイド化させ、シリサイド２１３ａ、２１３ｂ、２２２ａ、２２２ｂ、２２３ａ、２２３ｂを形成する。その後、コバルト膜を選択的に除去する。次いで、シリサイド化の熱処理よりも高い温度で熱処理を行い、シリサイド部分の低抵抗化を図る（図６（Ｄ）参照。）。素子領域２０６にはチャネル形成領域２２６が、素子領域２０５にはチャネル形成領域２２１が形成される。
次いで、層間絶縁層２２７を形成し、レジストからなるマスクを用いて層間絶縁層２２７に深い接合深さの第３の不純物領域２１９ａ、２１９ｂや深い接合深さの第４の不純物領域２２４ａ、２２４ｂにそれぞれ達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。
エッチング方法及び条件は、コンタクトホールを形成する層間絶縁層２２７の材料によって適宜設定すればよい。ウエットエッチング、ドライエッチング、またはその両方を適宜用いることができる。本実施の形態ではドライエッチングを用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。ウエットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。
コンタクトホールを覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層としても機能する配線層２４２ａ、２４２ｂ、２４２ｃを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
本実施の形態では、層間絶縁層２２７に形成されたコンタクトホールを埋めるように埋込配線層として配線層２４０ａ、２４０ｂ、２４０ｃ、２４０ｄを形成する。埋込型の配線層２４０ａ、２４０ｂ、２４０ｃ、２４０ｄは、コンタクトホールを埋め込む十分な膜厚の導電膜を形成し、ＣＭＰ法などの研磨処理により、コンタクトホール部だけに導電膜を残し、不要な導電膜部分を除去して形成する。
埋込型の配線層２４０ａ、２４０ｂ、２４０ｃ、２４０ｄ上に絶縁層２２８及び引き回し配線層として配線層２４１ａ、２４１ｂ、２４１ｃを形成し、配線層２４２ａ、２４２ｂ、２４２ｃを形成する。
以上の工程で第２の半導体ウエハー１０１に接合された単結晶半導体層１３０の素子領域２０６を用いてｎチャネル型電界効果トランジスタ２３２を、素子領域２０５を用いてｐチャネル型電界効果トランジスタ２３１が作製できる（図６（Ｅ）参照。）。チャネル形成領域２２６は、一導電型を付与する不純物元素１４４が添加された不純物領域１４７を用いて形成され、チャネル形成領域２２１は、一導電型を付与する不純物元素１４３が添加された不純物領域１４５を用いて形成されている。従って、ｐチャネル型電界効果トランジスタ２３１及びｎチャネル型電界効果トランジスタ２３２はチャネルドープ工程によってしきい値電圧を制御された、必要とされる適切な電気特性を有する電界効果トランジスタとすることができる。なお、本実施の形態において、ｎチャネル型電界効果トランジスタ２３２及びｐチャネル型電界効果トランジスタ２３１は配線層２４２ｂによって電気的に接続されている。
このようにｎチャネル型電界効果トランジスタ２３２とｐチャネル型電界効果トランジスタ２３１を相補的に組み合わせることによってＣＭＯＳ構造を構成する。
このＣＭＯＳ構造上に、さらに配線や素子などを積層することでマイクロプロセッサなどの半導体装置を作製することができる。なお、マイクロプロセッサは、演算回路（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ、及びメモリインターフェース（ＲＯＭ Ｉ／Ｆ）を有している。
マイクロプロセッサは、ＣＭＯＳ構造を含む集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
このように、第１の半導体ウエハーにおけるチャネルドープ工程により、第２の半導体ウエハー上に必要とされる機能に応じてトランジスタの電気特性を制御し、半導体装置の高性能化、低消費電力化を図ることができる。また、そのような半導体装置を、作製工程を複雑化することなく、高い歩留まりで生産性よく作製することができる。
（実施の形態３）
本実施の形態では、高性能、かつ高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。
図７は半導体装置の一例として、マイクロプロセッサ５００の一例を示す。このマイクロプロセッサ５００は、上記したように本発明に係るＳＯＩ構造を有する半導体ウエハーにより製造されるものである。このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図７に示すマイクロプロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
このようなマイクロプロセッサ５００は、半導体ウエハー上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図８を参照して説明する。図８は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
このような構成のＲＦＣＰＵ５１１の動作は概略以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９はＲＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構成する基板に取り付けられていれば良い。
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、例えば振幅偏移変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は、送信データを振幅偏移変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット５２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ５１１は、半導体ウエハー上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部５２９を小型化しても長時間の動作を保証することができる。
本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の一例であるマイクロプロセッサの構成を示すブロック図。 本発明の半導体装置の一例であるＲＦＣＰＵの構成を示すブロック図。

Claims (7)

  1. 第１の半導体ウエハーに、前記第１の半導体ウエハーの一つの面から一導電型を付与する不純物元素を添加して不純物領域を形成し、
    前記不純物元素を添加した前記第１の半導体ウエハーの一つの面からハロゲンイオンを照射し、その後Ｈ ＋ 、Ｈ ２ ＋ 及びＨ ３ ＋ イオンを含むとともに前記Ｈ ３ ＋ イオンが５０％以上と最も多く含む水素イオンを照射して、前記第１の半導体ウエハーの一つの面から前記不純物領域より下方に脆化層を形成し、
    前記第１の半導体ウエハーの一つの面上、又は第２の半導体ウエハー上の少なくともどちらか一方に絶縁層を形成し、
    前記第１の半導体ウエハーと前記第２の半導体ウエハーを、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記第１の半導体ウエハーを前記脆化層で分離する熱処理を行って前記不純物領域を含む単結晶半導体層を前記第２の半導体ウエハー上に形成し、
    前記単結晶半導体層の前記不純物領域をチャネル形成領域に用いて電界効果トランジスタを形成することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記第１の半導体ウエハーの一つの面上に保護層を形成し、前記第１の半導体ウエハーに、前記第１の半導体ウエハーの一つの面上に形成された前記保護層から一導電型を付与する不純物元素を添加して不純物領域を形成することを特徴とする半導体装置の作製方法。
  3. 第１の半導体ウエハーに、前記第１の半導体ウエハーの一つの面からハロゲンイオンを照射し、その後Ｈ ＋ 、Ｈ ２ ＋ 及びＨ ３ ＋ イオンを含むとともに前記Ｈ ３ ＋ イオンが５０％以上と最も多く含む水素イオンを照射して、前記第１の半導体ウエハーの一つの面から一定の深さに脆化層を形成し、
    前記第１の半導体ウエハーの一つの面から一導電型を付与する不純物元素を添加して、前記第１の半導体ウエハーの一つの面と前記脆化層との間に不純物領域を形成し、
    前記第１の半導体ウエハーの一つの面上、又は第２の半導体ウエハー上の少なくともどちらか一方に絶縁層を形成し、
    前記第１の半導体ウエハーと前記第２の半導体ウエハーを、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記第１の半導体ウエハーを前記脆化層で分離する熱処理を行って前記不純物領域を含む単結晶半導体層を前記第２の半導体ウエハー上に形成し、
    前記単結晶半導体層の前記不純物領域をチャネル形成領域に用いて電界効果トランジスタを形成することを特徴とする半導体装置の作製方法。
  4. 請求項３において、
    前記第１の半導体ウエハーの一つの面上に保護層を形成し、前記第１の半導体ウエハーに、前記第１の半導体ウエハーの一つの面上に形成された前記保護層からイオンを照射して、前記第１の半導体ウエハーの一つの面から一定の深さに脆化層を形成することを特徴とする半導体装置の作製方法。
  5. 請求項２又は請求項４において、
    前記保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造とすることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一項において、
    前記一導電型を付与する不純物元素を、前記第１の半導体ウエハーにマスクを用いて選択的に添加することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一項において、
    前記不純物領域として異なる不純物濃度を有する複数の不純物領域を形成することを特徴とする半導体装置の作製方法。
JP2008261293A 2007-10-10 2008-10-08 半導体装置の作製方法 Expired - Fee Related JP5511173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008261293A JP5511173B2 (ja) 2007-10-10 2008-10-08 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007264424 2007-10-10
JP2007264424 2007-10-10
JP2008261293A JP5511173B2 (ja) 2007-10-10 2008-10-08 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009111372A JP2009111372A (ja) 2009-05-21
JP2009111372A5 JP2009111372A5 (ja) 2011-11-17
JP5511173B2 true JP5511173B2 (ja) 2014-06-04

Family

ID=40534637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008261293A Expired - Fee Related JP5511173B2 (ja) 2007-10-10 2008-10-08 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8501585B2 (ja)
JP (1) JP5511173B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5205096B2 (ja) * 2008-03-25 2013-06-05 シャープ株式会社 半導体装置の製造方法及び半導体基板
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8476147B2 (en) 2010-02-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8461034B2 (en) * 2010-10-20 2013-06-11 International Business Machines Corporation Localized implant into active region for enhanced stress
KR102277398B1 (ko) * 2014-09-17 2021-07-16 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
US5104818A (en) * 1991-04-15 1992-04-14 United Technologies Corporation Preimplanted N-channel SOI mesa
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
KR100274293B1 (ko) * 1995-06-26 2001-01-15 야스카와 히데아키 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치
TW313674B (en) * 1996-09-21 1997-08-21 United Microelectronics Corp High pressure metal oxide semiconductor device and manufacturing method thereof
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6534409B1 (en) * 1996-12-04 2003-03-18 Micron Technology, Inc. Silicon oxide co-deposition/etching process
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3849683B2 (ja) * 1998-02-25 2006-11-22 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
TW420874B (en) * 1998-05-04 2001-02-01 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3951487B2 (ja) * 1998-12-25 2007-08-01 信越半導体株式会社 Ｓｏｉ基板及びその製造方法
US6362078B1 (en) * 1999-02-26 2002-03-26 Intel Corporation Dynamic threshold voltage device and methods for fabricating dynamic threshold voltage devices
JP2000332021A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd Ｓｏｉ基板およびその製造方法ならびに半導体装置およびその製造方法
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US6524929B1 (en) * 2001-02-26 2003-02-25 Advanced Micro Devices, Inc. Method for shallow trench isolation using passivation material for trench bottom liner
US6638813B1 (en) * 2002-01-29 2003-10-28 Taiwan Semiconductor Manufacturing Company Method of forming a composite spacer to eliminate polysilicon stringers between elements in a pseudo SRAM cell
JP2003257992A (ja) 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
JP5113999B2 (ja) * 2004-09-28 2013-01-09 シャープ株式会社 水素イオン注入剥離方法
FR2876219B1 (fr) * 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
JP3998677B2 (ja) * 2004-10-19 2007-10-31 株式会社東芝 半導体ウェハの製造方法
US7190036B2 (en) * 2004-12-03 2007-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor mobility improvement by adjusting stress in shallow trench isolation
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
EP2002484A4 (en) * 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
EP1978554A3 (en) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
US8501585B2 (en) 2013-08-06
US20090098690A1 (en) 2009-04-16
JP2009111372A (ja) 2009-05-21

Similar Documents

Publication Publication Date Title
KR101441941B1 (ko) 반도체 장치, 반도체 표시 장치 및 반도체 장치의 제작방법
JP5354952B2 (ja) 半導体装置
JP5490371B2 (ja) 半導体装置の作製方法
JP5305712B2 (ja) 半導体基板の作製方法
JP5511173B2 (ja) 半導体装置の作製方法
JP5328276B2 (ja) 半導体装置の作製方法
US7202123B1 (en) Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices
JP2006040911A (ja) 半導体装置及びその製造方法
JP2009004741A (ja) Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
US7651902B2 (en) Hybrid substrates and methods for forming such hybrid substrates
EP2140487B1 (en) Hybrid substrates
JP5264018B2 (ja) 半導体基板の作製方法
JP2006093268A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP5137461B2 (ja) 半導体装置
EP1993126B1 (en) Manufacturing methods of semiconductor substrate
JP2006278632A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP4862253B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2007035675A (ja) 半導体装置および半導体装置の製造方法
JP2005116607A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2006253258A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2007194298A (ja) 半導体装置および半導体装置の製造方法
JP2009218479A (ja) 半導体装置の製造方法
JP2007081031A (ja) 半導体装置の製造方法
JP2006108207A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2006344622A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140325

R150 Certificate of patent or registration of utility model

Ref document number: 5511173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees