JPH1145862A

JPH1145862A - 半導体基板の製造方法

Info

Publication number: JPH1145862A
Application number: JP19850197A
Authority: JP
Inventors: Masaki Matsui; 正樹松井; Shoichi Yamauchi; 庄一山内; Hisazumi Oshima; 大島　　久純
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1997-07-24
Filing date: 1997-07-24
Publication date: 1999-02-16

Abstract

(57)【要約】【課題】剥離用のイオン注入層を形成する際のイオン
注入を低ドーズ量で済ませながらも剥離を可能とする。【解決手段】単結晶シリコン基板からなる貼合せ基板
１５の表面部に、１チップに対応した領域毎に区画する
ような形態で縦横に延び、イオン注入層１７よりも深い
深さ寸法で且つ貼合せ基板１５の周縁端部にて開放しな
い溝部１６を形成する。この貼合せ基板１５に対して水
素ガスをイオン化して注入し、所定深さに剥離用のイオ
ン注入層１７を形成する。次に、予め絶縁膜１３が形成
されたベース基板１２に、貼合せ基板１５を貼合わせ
る。このとき、溝部１６により密閉状態の中空部１８が
形成される。この後、熱処理により、貼合せ基板１５を
イオン注入層１７にて切り離す剥離工程が実行され、こ
のとき、中空部１８内の空気が熱膨脹し剥離を助長する
力となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベース基板上に素
子形成用の単結晶半導体層をそのベース基板との絶縁状
態に設けてなる半導体基板の製造方法に関する。

【０００２】

【発明が解決しようとする課題】この種の半導体基板と
して、例えばシリコン基板上に絶縁膜を介してシリコン
単結晶層を設けて構成されるＳＯＩ（Silicon On Insul
ator）基板がある。このＳＯＩ基板を製造するための方
法として、例えば特開平５−２１１１２８号公報に示さ
れるような、貼合わせを用いた製造方法が提案されてい
る。

【０００３】この方法では、図５に示すように、３つの
段階（工程）を経てＳＯＩ基板が製造される。即ち、第
１段階では、図５（ａ）に示すように、シリコン単結晶
基板からなる貼合せ基板１に対し、例えば水素ガスをイ
オン化して所定の注入エネルギーで加速して注入する工
程が行われ、これにて貼合せ基板１の所定深さ位置にイ
オン注入層２が形成される。この場合、貼合せ基板１の
うちイオン注入層２の上部の層が、最終的に得たいシリ
コン単結晶薄膜層１ａとなる。

【０００４】次の第２段階では、図５（ｂ）に示すよう
に、例えばシリコン単結晶基板からなるベース基板３の
上面に、上記貼合せ基板１を、図５（ａ）とは上下反転
した状態で貼合わせる工程が行われる。このとき、前記
ベース基板３の表面には予め酸化膜からなる絶縁膜４が
形成されている。そして、第３段階では、図５（ｃ）に
示すように、例えば４００〜６００℃の熱処理によっ
て、前記貼合せ基板１からシリコン単結晶薄膜層１ａを
イオン注入層２に沿って剥離させる工程が行われる。

【０００５】これにて、ベース基板３上に絶縁膜４を介
してシリコン単結晶薄膜層１ａが貼合わされた形態とな
り、その後、図５（ｄ）に示すように、剥離面が研磨さ
れることにより、品質の高いシリコン単結晶薄膜層１ａ
を有するＳＯＩ基板５が得られるのである。尚、前記貼
合せ基板１は、厚みを減少させながら再使用することが
可能となる。

【０００６】ところで、上記剥離工程において前記イオ
ン注入層２での剥離（割れ）を確実に行うためには、イ
オン注入の工程において、水素イオンのドーズ量を、１
×１０^１６atoms/cm2 程度とすることが必要であった。
このため、上記した従来の方法では、イオン注入の工程
に比較的長い時間を要するものとなっていた。

【０００７】本発明は上記事情に鑑みてなされたもの
で、その目的は、イオン注入層を形成した貼合せ基板を
ベース基板上に貼合せた後そのイオン注入層にて切離す
ようにしたものにあって、イオン注入を低ドーズ量で済
ませながらも剥離を可能とし、ひいては、イオン注入層
形成の工程に要する時間の短縮化を図ることができる半
導体基板の製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明の半導体基板の製
造方法は、ベース基板上に絶縁膜を介して素子形成用の
単結晶半導体層を設けてなる半導体基板を製造するため
の方法にあって、単結晶半導体からなる貼合せ基板の表
面部の所定深さにイオン注入を行うことにより、該貼合
せ基板の表層部に単結晶半導体層となるべき単結晶薄膜
層を確保した状態に剥離用のイオン注入層を形成するイ
オン注入層形成工程と、前記ベース基板に対し単結晶薄
膜層が形成された貼合せ基板をその単結晶薄膜層の表面
にて絶縁膜を介して貼合わせる貼合せ工程と、前記ベー
ス基板上に貼合わされた貼合せ基板を熱処理によりイオ
ン注入層にて切離す剥離工程とを含むと共に、前記ベー
ス基板と貼合せ基板との貼合せ状態において、それらベ
ース基板と貼合せ基板との間に、密閉状態の中空部が前
記単結晶薄膜層及びイオン注入層を部分的に除去した形
態に形成されているところに特徴を有する（請求項１の
発明）。

【０００９】これによれば、イオン注入層形成工程にお
いて、貼合せ基板の表層部にイオン注入層により仕切ら
れた形態の単結晶薄膜層が形成され、貼合せ工程におい
て、ベース基板に対して貼合せ基板がその単結晶薄膜層
の表面にて貼合わされる。この貼合せ状態では、ベース
基板と貼合せ基板との間に、密閉状態の中空部が単結晶
薄膜層及びイオン注入層を部分的に除去した形態つま
り、貼合せ基板のうちのイオン注入層よりも基部側のバ
ルク部分の一部を露呈させた状態に形成されている。そ
して、この状態から、熱処理により貼合せ基板をイオン
注入層にて切離す剥離工程が行われ、ベース基板上に、
絶縁膜を介して素子形成用の単結晶半導体層を有する半
導体基板が得られる。

【００１０】このとき、ベース基板と貼合せ基板との間
に密閉状態の中空部が形成されているため、上記剥離工
程における熱処理により、中空部内の気体が熱膨脹し、
その圧力が中空部を押し拡げる、言換えるならば、貼合
せ基板のうちのイオン注入層よりも基部側をベース基板
から引剥がす方向の力となって作用するようになる。こ
のため、いわば内部から剥離を助長する力が得られるこ
とになり、その分、イオン注入層における欠陥状態（イ
オンの注入量）が十分でなくとも、イオン注入層での剥
離が容易になされるようになる。このことは、イオン注
入層の注入イオンのドーズ量を少なくしても剥離が容易
に行われることを意味しているのである。

【００１１】従って、本発明の請求項１の半導体基板の
製造方法によれば、イオン注入層を形成した貼合せ基板
をベース基板上に貼合せた後そのイオン注入層にて切離
すようにしたものにあって、イオン注入を低ドーズ量で
済ませながらも剥離を可能とし、ひいては、イオン注入
層形成の工程に要する時間の短縮化を図ることができる
という優れた実用的効果を奏するものである。

【００１２】この場合、密閉状態の中空部を形成する方
法として、貼合せ基板の表面部に、イオン注入層の深さ
より深く且つ貼合せ基板の周縁端部に開放しない溝部を
形成した上で、その溝部以外の部分でベース基板に対す
る貼合せを行えば良い。このとき、その溝部の形成は、
イオン注入層形成工程の前に行っても良く（請求項２の
発明）、イオン注入層形成工程の後に行っても良い（請
求項３の発明）。これにより、中空部を簡単に形成する
ことができるようになる。

【００１３】さらにこのとき、前記溝部を、ベース基板
上に設けられる素子形成用の単結晶半導体層を１素子単
位，ウェル単位，回路単位あるいは１チップ毎に区画す
る形態に形成することができる（請求項４の発明）。こ
れによれば、ベース基板上の素子形成用の単結晶半導体
層が、予め１素子単位，ウェル単位，回路単位あるいは
１チップ毎に分離された形態の半導体基板が得られるよ
うになる。

【００１４】

【発明の実施の形態】以下、本発明を、シリコン基板上
に絶縁膜を介してシリコン単結晶層を設けたＳＯＩ（Si
licon On Insulator）基板の製造に適用した第１の実施
例（請求項１，２，４に対応）について、図１ないし図
３を参照しながら説明する。

【００１５】まず、本実施例に係る製造方法により得ら
れる半導体基板（ＳＯＩ基板）１１は、図１（ｅ）に示
すように、例えば単結晶シリコン基板（シリコンウエ
ハ）からなるベース基板１２上に、シリコン酸化膜から
なる絶縁膜１３を介して、シリコン単結晶からなる素子
形成用の単結晶半導体層１４を有して構成される。この
場合、単結晶半導体層１４は、ベース基板１２の全面に
設けられるのではなく、最終的に１チップ（あるいは１
素子単位，ウェル単位，回路単位）となる領域毎に間隔
をもって分離された形態に設けられる。

【００１６】さて、この半導体基板１１の製造方法につ
いて、以下順を追って述べる。図３は、本実施例に係る
半導体基板１１の製造の工程を概略的に示している。即
ち、まず、工程Ｐ１では、貼合せ基板１５（図１，図２
参照）に対する溝部形成工程が実行される。この貼合せ
基板１５は、高品質な単結晶シリコン基板（シリコンウ
エハ）からなり、初期の状態で厚さ寸法が例えば６００
μｍ程度とされている。この工程Ｐ１では、図１（ａ）
に示すように、貼合せ基板１５の表面部に、例えばフォ
トリソグラフィ技術によるレジストパターンの形成、ド
ライエッチング等の周知の処理により、溝部１６が形成
される。

【００１７】図２に誇大的に一部のみを示すように、こ
の溝部１６（図２では便宜上斜線を付して示す）は、最
終的に得られる単結晶半導体層１４に対応して、貼合せ
基板１５の表面部を、１チップ（あるいは１素子単位，
ウェル単位，回路単位）に対応した領域毎に区画するよ
うな形態で縦横に延びて形成されている。このとき、溝
部１６は、後述するイオン注入層１７よりも深い深さ寸
法（例えば３μｍ程度）に形成され、また、この溝部１
６は、貼合せ基板１５の周縁端部にて開放しないように
形成されている。

【００１８】次の工程Ｐ２では、前記貼合せ基板１５に
対するイオン注入層形成工程が実行される。この工程Ｐ
２では、図１（ｂ）に示すように、貼合せ基板１５に対
し、その表面部に例えば水素ガスをイオン化して所定の
注入エネルギーで加速して注入することが行われ、これ
にて、貼合せ基板１５の所定深さ位置（例えば表面から
１μｍの位置）に、注入水素イオン濃度の高い領域であ
る剥離用のイオン注入層１７が形成される。

【００１９】このとき、イオン注入層１７は、前記溝部
１６の深さよりも浅い位置に形成され、貼合せ基板１５
のうち溝部１６部分を除く表層部には、シリコン単結晶
からなる薄い単結晶薄膜層１５ａ（後に単結晶半導体層
１４となる）が、そのイオン注入層１７によって仕切ら
れた形態に形成されることになる。また、溝部１６部分
については、溝部１６の底部から所定深さ位置にイオン
注入層が存在することになる。

【００２０】尚、後述するように、この際の水素イオン
のドーズ量は、１×１０^１５atoms/cm2 程度とされてい
る。また、図示はしていないが、このイオン注入層形成
工程は、貼合せ基板１５の表面にイオン注入時の汚染を
極力防止するための酸化膜が形成された状態で実行さ
れ、その後、例えばＨＦ水溶液による化学的エッチング
等により、その酸化膜が除去されるようになっている。

【００２１】工程Ｐ３では、上記ベース基板１２に対し
て、貼合せ基板１５を貼合わせる貼合せ工程が実行され
る。この工程Ｐ３では、図１（ｃ）に示すように、ベー
ス基板１２の表面には、予め絶縁膜（酸化膜）１３が熱
酸化あるいはＰＶＤ，ＣＶＤ等の堆積法により形成され
ている。このベース基板１２に対し、貼合せ基板１５が
図１（ｂ）とは上下反転された状態つまり単結晶薄膜層
１５ａの表面にて接着される。

【００２２】周知のように、この貼合せに際しては、前
記ベース基板１２及び貼合せ基板１５の表面に対し、例
えば硫酸と過酸化水素水の４：１の混合溶液による洗浄
及び純水洗浄を順次行った後、スピン乾燥で吸着水分量
を制御して貼合わせ面を密着させる。これにより、ベー
ス基板１２及び貼合せ基板１５は、貼合わせ面に形成さ
れたシラノール基、及び表面に吸着した水分子の水素結
合によって接着されるのである。

【００２３】これにて、図１（ｃ）に示すように、ベー
ス基板１２上に絶縁膜１３を介して、単結晶薄膜層１５
ａ、イオン注入層１７及び貼合せ基板１５の基部（バル
ク部分）が積層された形態に一体化される。そして、貼
合せ基板１５は溝部１６を有するので、前記溝部１６と
ベース基板１２の表面との間には、前記単結晶薄膜層１
５ａ及びイオン注入層１７を部分的に除去した形態に中
空部１８が形成されるのである。このとき、前記溝部１
６は貼合せ基板１５の端部にて閉じているので、形成さ
れる中空部１８は密閉状態とされるのである。

【００２４】次の工程Ｐ４では、ベース基板１２に貼合
わされた貼合せ基板１５を前記イオン注入層１７にて切
離す剥離工程が実行される。この工程Ｐ４は、窒素雰囲
気あるいは酸素雰囲気での例えば４００〜６００℃の熱
処理により、図１（ｄ）に示すように、貼合せ基板１５
内部のイオン注入層１７に欠陥が集中してこのイオン注
入層１７にて割れが発生することに基づいて行われる。

【００２５】この熱処理により、ベース基板１２と貼合
せ基板１５との貼合わせ面にて脱水縮合反応が生じ、よ
り強固に接着されるようになる。そして、これと共に、
ベース基板１２と貼合せ基板１５との間に密閉状態に形
成された中空部１８内の気体（空気）が熱膨脹し、その
圧力が中空部１８を押し拡げる、言換えるならば、貼合
せ基板１５の溝部１６の底部を図１（ｃ）で上方に押圧
して貼合せ基板１５のうちのイオン注入層１７よりも基
部側をベース基板１２から引剥がす方向の力となって作
用するようになる。

【００２６】このため、いわば内部から剥離を助長する
力が得られることになり、その分、イオン注入層１６に
おけるイオン注入量が十分でなくとも、イオン注入層１
７での剥離が容易になされるようになる。これにて、貼
合せ基板１５のイオン注入層１７上に設けられていた単
結晶薄膜層１５ａが剥離されてベース基板１２の表面側
にいわば転写された如き形態となり、ベース基板１２上
に絶縁膜１３を介して、単結晶半導体層１４（単結晶薄
膜層１５ａ）を有した半導体基板１１が得られるのであ
る。

【００２７】引続き、工程Ｐ５では、得られた半導体基
板１１に対して、例えば１０００℃〜１２００℃の温度
にて高温アニール処理が実行される。これにて、剥離面
の結合が強化されると共に、欠陥回復等が図られるので
ある。さらに、工程Ｐ６にて、図１（ｅ）に示すよう
に、得られた半導体基板１１及び単結晶薄膜層１５ａが
剥離された貼合せ基板１５の表面（剥離面）に対する表
面研磨が実行される。これにて、剥離面の微細な凹凸が
除去されるのである。

【００２８】尚、この図１（ｅ）に示す状態では、単結
晶半導体層１４が１チップ相当領域毎に分離されてお
り、それらの間は凹状態（絶縁膜１３が露出した状態）
とされているが、必要に応じて、例えばＣＶＤ法を用い
てその凹状部分を絶縁膜（酸化膜）等により埋め込むよ
うにしても良い。また、単結晶薄膜層１５ａが剥離され
た側の貼合せ基板１５は、厚みを減少させながら次の半
導体基板１１の製造に繰返し使用される。

【００２９】このように本実施例によれば、貼合せ基板
１５に溝部１６を設けた上でベース基板１２と貼合わせ
ることによって、中空部１８を形成するようにし、剥離
工程の熱処理時にその中空部１８内の空気の熱膨脹を、
剥離を助長する力として利用するようにした。従って、
イオン注入層１７におけるイオン注入量が十分でなくと
も、イオン注入層１７での剥離が容易になされるように
なる。

【００３０】この結果、本実施例によれば、イオン注入
を従来のものと比べて低ドーズ量で済ませながらも剥離
を可能とし、イオン注入層１７の形成工程に要する時間
の大幅な短縮化を図ることができるという優れた実用的
効果を得ることができる。ちなみに、本実施例では、水
素イオンのドーズ量を、従来の１×１０^１６atoms/cm2
程度から、１×１０^１５atoms/cm2 程度と、一桁下げる
ことができ、イオン注入に要する時間を従来の半分以下
に短縮化することができたのである。

【００３１】図４は、本発明の第２の実施例（請求項３
に対応）を示すものである。この実施例が上記第１の実
施例と異なる点は、貼合せ基板１５に対する、溝部形成
工程と、イオン注入層形成工程との実行順序を前後逆に
したところにある。即ち、図４（ａ）に示すように、ま
ず貼合せ基板１５に対するイオン注入層形成工程が実行
され、貼合せ基板１５の所定深さ位置に剥離用のイオン
注入層１７が形成される。

【００３２】次いで、図４（ｂ）に示すように、溝部形
成工程が実行されて、貼合せ基板１５の表面部に、イオ
ン注入層１７よりも深く、且つ貼合せ基板１５の端部に
て閉塞した溝部１６が形成されるのである。その後、上
記第１の実施例と同様に、ベース基板１２との貼合せ
（図４（ｃ））、剥離（図４（ｄ））、表面研磨（図４
（ｅ））等の工程が実行され、半導体基板１１が得られ
るのである。

【００３３】このような実施例によれば、上記第１の実
施例と同様に、貼合せ基板１５に溝部１６を設けた上で
ベース基板１２と貼合わせることによって、密閉された
中空部１８が形成されるので、中空部１８内の空気の熱
膨脹を、剥離を助長する力として利用することができ、
その結果、イオン注入を低ドーズ量で済ませながらも剥
離を可能とし、イオン注入層１７の形成工程に要する時
間の大幅な短縮化を図ることができる。また、本実施例
では、剥離された貼合せ基板１５には、溝部１６の底部
の下方にイオン注入層が残っていないので（図４（ｄ）
参照）、剥離された貼合せ基板１５を表面研磨後に再使
用するにあたって、表面部から取除くべき層の厚みを小
さく済ませることができるといった利点も得ることがで
きる。

【００３４】その他、本発明は上記した各実施例に限定
されるものではなく、例えばベース基板の材質としては
セラミック基板や石英基板などであっても良い。また、
イオン注入に用いるガスとしては、水素ガス以外にも、
ヘリウム，ネオン等の希ガスや、フッ素ガス，塩素ガス
など種々のものが採用でき、この場合、用いたイオンの
種類等によって適切なドーズ量，剥離温度等が異なって
くる。更には、ドーズ量の数値や各部の厚み寸法等も一
例に過ぎない等、要旨を逸脱しない範囲内で適宜変更し
て実施し得るものである。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すもので、製造工程
における様子を順に示す模式的な縦断面図

【図２】貼合せ基板に形成された溝部の様子を模式的に
示す平面図

【図３】半導体基板の製造工程を概略的に示す図

【図４】本発明の第２の実施例を示す図１相当図

【図５】従来例を示す図１相当図

【符号の説明】

図面中、１１は半導体基板、１２はベース基板、１３は
絶縁膜、１４は単結晶半導体層、１５は貼合せ基板、１
５ａは単結晶薄膜層、１６は溝部、１７はイオン注入
層、１８は中空部を示す。

Claims

【特許請求の範囲】

【請求項１】ベース基板（１２）上に、絶縁膜（１
３）を介して素子形成用の単結晶半導体層（１４）を設
けてなる半導体基板（１１）を製造するための方法であ
って、単結晶半導体からなる貼合せ基板（１５）の表面部の所
定深さにイオン注入を行うことにより、該貼合せ基板
（１５）の表層部に単結晶半導体層（１４）となるべき
単結晶薄膜層（１５ａ）を確保した状態に剥離用のイオ
ン注入層（１７）を形成するイオン注入層形成工程（Ｐ
２）と、前記ベース基板（１２）に対し、前記単結晶薄膜層（１
５ａ）が形成された貼合せ基板（１５）をその単結晶薄
膜層（１５ａ）の表面にて絶縁膜（１３）を介して貼合
わせる貼合せ工程（Ｐ３）と、前記ベース基板（１２）上に貼合わされた貼合せ基板
（１５）を熱処理により前記イオン注入層（１７）にて
切離す剥離工程（Ｐ４）とを含むと共に、前記ベース基板（１２）と貼合せ基板（１５）との貼合
せ状態において、それらベース基板（１２）と貼合せ基
板（１５）との間に、密閉状態の中空部（１８）が前記
単結晶薄膜層（１５ａ）及びイオン注入層（１７）を部
分的に除去した形態に形成されていることを特徴とする
半導体基板の製造方法。
【請求項２】前記イオン注入層形成工程（Ｐ２）の前
に、前記貼合せ基板（１５）の表面部に、前記中空部
（１８）となる溝部（１６）を、前記イオン注入の深さ
より深く且つ貼合せ基板（１５）の周縁端部にて開放し
ないように形成する溝部形成工程（Ｐ１）が実行される
ことを特徴とする請求項１記載の半導体基板の製造方
法。
【請求項３】前記イオン注入層形成工程（Ｐ２）の後
に、前記貼合せ基板（１５）の表面部に、前記中空部
（１８）となる溝部（１６）を、前記イオン注入の深さ
より深く且つ貼合せ基板（１５）の周縁端部にて開放し
ないように形成する溝部形成工程が実行されることを特
徴とする請求項１記載の半導体基板の製造方法。
【請求項４】前記溝部（１６）は、前記ベース基板
（１２）上に設けられる素子形成用の単結晶半導体層
（１４）を１素子の単位，ウェルの単位，回路の単位あ
るいは１チップ毎に区画する形態に形成されることを特
徴とする請求項２又は３記載の半導体基板の製造方法。