JP3446209B2 - 液晶表示装置、液晶表示装置の駆動方法、および液晶表示装置の検査方法 - Google Patents

液晶表示装置、液晶表示装置の駆動方法、および液晶表示装置の検査方法

Info

Publication number
JP3446209B2
JP3446209B2 JP52341796A JP52341796A JP3446209B2 JP 3446209 B2 JP3446209 B2 JP 3446209B2 JP 52341796 A JP52341796 A JP 52341796A JP 52341796 A JP52341796 A JP 52341796A JP 3446209 B2 JP3446209 B2 JP 3446209B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
data lines
display device
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52341796A
Other languages
English (en)
Inventor
清一郎 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3446209B2 publication Critical patent/JP3446209B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、液晶表示装置、液晶表示装置の駆動方法、
液晶表示装置の電気的特性の検査方法に関し、特に、液
晶表示マトリクスを駆動するためのトランジスタを、液
晶表示マトリクス基板上に形成した液晶表示装置等に関
する。
［背景技術］ 薄膜トランジスタ（Thin Film Transistor;以下、T
FTという）をスイッチング素子として用いたアクティブ
マトリクス型液晶表示装置において、アクティブマトリ
クスの駆動回路をTFTで構成し、その駆動回路を構成す
るTFTを、画素部のTFTと同時にアクティブマトリクス基
板上に形成できれば、ドライバICを搭載する必要がなく
なり便利である。
但し、TFTは、単結晶シリコン基板に集積されたトラ
ンジスタに比べて動作スピードが遅く駆動回路の高速化
には一定の限界があり、また、駆動回路を高速動作させ
れば、それだけ消費電力も増大する。
液晶表示装置の駆動回路を高速に動作させるための技
術の例としては、日本国の特開昭61−32093号公報に記
載の技術,SID Digest,pp609−612（1992）に記載の技
術がある。
日本国の特開昭61−32093号公報に記載の技術は、駆
動回路を複数のシフトレジスタで構成し、各シフトレジ
スタをそれぞれ、位相が少しずつ異なるクロックで駆動
することによって、シフトレジスタの実質的な動作周波
数を向上させるものである。
また、SID Digest,pp609−612（1992）には、複数の
アナログスイッチを、タイミング制御回路の一つの出力
で同時に一括して駆動し、映像信号を並列に書き込む技
術が開示されている。
また、駆動回路の低消費電力化を図る技術の例として
は、特開昭61−32093号公報に記載の技術がある。この
技術は、駆動回路を複数のブロックに分割し、動作しな
ければならないブロックのみを動作状態とし、他のブロ
ックは非動作状態とすることによって消費電力の削減を
図るものである。
しかし、日本国の特開昭61−32093号公報に記載の技
術を実施する場合、位相の異なる複数のクロックを用意
する必要があり、回路構成の複雑化や端子数の増大を招
く。
また、SID Digest,pp609−612（1992）に記載の技術
は、複数のアナログスイッチを一括して駆動するため、
負荷が重く、したがって重い負荷を駆動できるバッファ
を用意する必要がある。また、駆動信号の遅延により、
各アナログスイッチの駆動タイミングにもずれが生じや
すい。
また、特開昭61−32093号公報に記載の技術は、分割
されたブロックを選択的に動作状態とするための制御回
路が必要であり、回路の複雑化を招き、また、この技術
は駆動回路の高速化には何ら寄与しない。
さらに、上述の従来技術の駆動回路をTFTで構成した
場合、いずれの場合も回路が複雑で、回路の電気的特性
を正確かつ高速に検査することが難しく、よって信頼性
の評価の面では問題がある。
［発明の開示］ 本発明は、上述の従来技術の問題点を考慮してなされ
たものであり、その目的は、高速動作が可能で、ある程
度の消費電力の削減も図れ、かつ検査も容易に行える、
新規な液晶表示装置やその駆動方法等を提供することに
ある。
本発明の液晶表示装置の一つの態様では、一本のシフ
トレジスタを用いて複数のパルスを同時に発生させる。
したがって、シフトレジスタの動作クロックの周波数
を変更することなく、シフトレジスタの出力信号の周波
数を高くすることができる。同時に発生するパルスの数
を「Ｎ個（Ｎは２以上の自然数）」とした場合、シフト
レジスタの出力信号の周波数はＮ倍となる。
上述のシフトレジスタの出力信号を、アナログドライ
バにおける映像信号のサンプリングタイミングを決める
ために使用すれば、高速なデータ線の駆動が実現され
る。また、上述のシフトレジスタの出力信号を、デジタ
ルドライバにおける映像信号のラッチタイミングを決め
るために使用すれば、映像信号の高速なラッチが実現さ
れる。したがって、液晶表示マトリクスの駆動回路をTF
Tで構成した場合でも、消費電力を増大させずに、駆動
回路の高速動作が可能となる。
一本のシフトレジスタを用いて複数のパルスを同時に
発生させるには、例えば、そのシフトレジスタの入力端
に、映像信号の１水平期間毎に１つの同極性のパルスを
入力していき、少なくとも（Ｎ−１）回の水平期間の経
過を待って、前記シフトレジスタの各段の出力端より、
相互に間隔をおいて並列に走るＮ個のパルスが出力され
るような定常状態を実現すればよい。
本発明の液晶表示装置の他の態様では、一本のシフト
レジスタに加えて、そのシフトレジスタの出力信号を入
力とするゲート回路が設けられ、そのゲート回路の出力
信号を、データ線駆動回路を構成する回路のタイミング
制御信号として使用する。例えば、ゲート回路の出力信
号は、アナログドライバにおける映像信号のサンプリン
グタイミングを決めるタイミング信号として使用でき、
デジタルドライバにおける映像信号のラッチタイミング
を決めるタイミング信号として使用できる。
例えば、ゲート回路として排他的論理和ゲートを使用
し、シフトレジスタの隣り合う段の各出力をその排他的
論理和ゲートの入力とし、シフトレジスタに映像信号の
２水平期間を１周期とするクロックを入力とすれば、１
水平期間におけるクロックのレベルの変化数が減少し、
より低消費電力化が可能である。
本発明の液晶表示装置の他の態様では、一本のシフト
レジスタを活用することにより、液晶表示マトリクスの
電気的検査を行うことができる構成を実現する。例え
ば、データ線の一端に検査用信号の入力回路を接続し、
データ線の他端にアナログスイッチを介して映像信号の
入力線を接続しておく。
そして、検査用信号の入力回路を用いてデータ線に検
査用の信号を一括して入力し、そのような入力が維持さ
れている状態で、１本のシフトレジスタより一つのパル
スを順次に出力させ、そのパルスの各々を用いて複数の
アナログスイッチを順次にオンさせ、これにより、前記
データ線の一端より送信された検査用の信号を、アナロ
グスイッチおよび映像信号の入力線を介して受信するこ
とにより、データ線やアナログスイッチの電気的特性の
検査を行うことができる。例えば、データ線やアナログ
スイッチの周波数特性やデータ線の断線等を正確かつ高
速に検出可能である。
［図面の簡単な説明］ 図1Aは、本発明の液晶表示装置の一実施例の全体構成
を示す図であり、図1Bは画素部の構成を示す図であり、 図２は、図１に示される実施例の特徴を説明するため
の図であり、 図３は、図２に示される回路構成をより具体化して示
す回路図であり、 図4Aは、原映像のデータ配列を示す図であり、図4B
は、本発明に用いられる手法により、原映像のデータを
時系列に配置した場合のデータ配列の例を示す図であ
り、 図５は、アナログ映像信号を、図4Bに示されるような
多重化された信号に加工するための回路構成の例を示す
図であり、 図６は、図５の回路の主要な動作を説明するための図
であり、 図７は、デジタル映像信号を図4Bに示されるような多
重化された信号に加工するための回路構成の例を示す図
であり、 図８は、デジタル線順次方式の液晶マトリクス駆動回
路の構成例を示す図であり、 図９は、図1A,図2,図３に示される回路の動作タイミ
ングを示すタイミングチャートであり、 図10は図1A,図2,図３に示される回路における、アナ
ログスイッチ261の出力信号の出力タイミングを示すタ
イミングチャートであり、 図11Aは、比較例の回路構成を示す図であり、図11B
は、図11Aの回路の問題点を示す信号の波形図であり、 図12Aは、図１〜図３に示される本発明の液晶表示装
置の要部を抜き出して示す図であり、図12Bは図12Aの回
路の利点を示す、信号の波形図であり、 図13Aは、本発明の液晶表示装置の他の実施例の要部
構成を示す図であり、図13Bは、図13Aの回路の動作例を
説明するためのタイミングチャートであり、 図14は、図13Aに示す回路の他の動作例を示すタイミ
ングチャートであり、 図15は、本発明の液晶表示装置の他の実施例の全体構
成を示す図であり、 図16Aは、図15の回路におけるデータ線の配列を示す
図であり、図16Bは、本発明の駆動回路の通常動作を示
す図であり、図16Cは図16Bの駆動回路の欠陥検査時の動
作例を示す図であり、 図17は、図16Cに示される本発明の駆動回路の欠陥検
査時の動作を、より具体的に説明するためのタイミング
チャートであり、 図18Aは、本発明の駆動回路の要部構成を示す図であ
り、図18Bは、図18Aの回路の欠陥検査時の動作の一例を
示す図であり、 図19Aは、本発明の駆動回路の要部構成を示す図であ
り、図19Bは、図19Aの駆動回路の通常の動作例を示すタ
イミングチャートであり、 図20は、本発明の液晶表示装置の他の実施例の構成を
示す図であり、 図21は、液晶表示装置の構造を示す斜視図であり、 図22A〜図22Eはそれぞれ、ドライバ部を構成するTFT
とアクティブマトリクスを構成するTFTとを同時に形成
する製造プロセスの例を示す、各工程におけるデバイス
の断面図であり、 図23Aは、ｐチャネルTFTとｎチャネルTFTの電圧−電
流特性を示す図であり、図23Bは、ｐチャネルTFTおよび
ｎチャネルTFTを用いたバッファ回路の回路図であり、
図23Cは、図23Bの回路の入力波形と出力波形を示す図で
あり、 図24Aは、ｐチャネルTFTおよびｎチャネルTFTを用い
たナンドゲートを示し、図24Bは、図24Aの回路の入力波
形と出力波形を示す図であり、図24Cは、ｐチャネルTFT
およびｎチャネルTFTを用いた排他的論理和ゲートを示
す図であり、図24Dは、図24Cの回路の入力波形と出力波
形を示す図であり、 図25Aは、アナログスイッチの構成の一例を示す図で
あり、図25Bは、アナログドライバの構成を示す図であ
る。
［発明を実施するための最良の形態］ 以下、本発明の実施例を用いて、本発明の内容をより
詳細に説明する。
（実施例１） （全体構成） 図1Aは本発明の液晶表示装置の一実施例の構成を示
し、図1Bはアクティブマトリクス型液晶表示装置のおけ
る画素部の構成を示す図である。
本実施例は、アナログスイッチ（スイッチ回路）を用
いてデータ線を駆動する方式を採用した液晶表示装置で
ある。
また、本実施例では、データ線駆動回路を構成するト
ランジスタとしてTFTを使用している。そのTFTは、画素
部のスイッチング用TFTと同時に基板上に形成されたも
のである。その製造プロセスについては、後述する。
画素部（アクティブマトリクス）300における１つの
画素は、図1Bに示すように、スイッチング用のTFT350と
液晶素子370とで構成される。TFT350のゲートは走査線
Ｌ（ｋ）に接続され、ソース（ドレイン）はデータ線Ｄ
（ｋ）に接続されている。
走査線Ｌ（ｋ）は、図1Aに示される走査線駆動回路10
0により駆動され、データ線Ｄ（ｋ）は、図1Aに示され
るデータ線駆動回路200により駆動される。
データ線駆動回路200は、データ線の本数に対応する
段数を少なくとも具備するシフトレジスタ220と、ゲー
ト回路240と、Ｎ本（本実施例では４本）の映像信号線
（S1〜S4）に接続される複数のアナログスイッチ261と
を有している。
Ｎ本の映像信号線（S1〜S4）が用意されているという
ことは、映像信号が多重化されていてかつ、その多重度
が「Ｎ」であることを意味する。
複数のアナログスイッチは、任意のＭ個毎（本実施例
では、４個毎）にグループ化され、そのグループの総数
は映像信号線の総数（すなわち「Ｎ」）に等しい。つま
り、本実施例ではアナログスイッチのグループ数は
「４」個であり、一つのグループに属する各アナログス
イッチは１本の映像信号線に共通に接続されている。
図1A中、「V1」，「V2」，「V3」，「V4」は多重化さ
れた映像信号を示し、「SP」はシフトレジスタ220に入
力されるスタートパルスを示し、「CL1」，「nCL1」は
動作クロックを示す。なお、「CL1」と「nCL1」は位相
が180度ずれたパルスである。以下の説明において、他
のパルス信号についても、位相が180度ずれたクロック
は冒頭に「ｎ」を付して表すこととする。また、正極性
のパルスがデジタル値の「１」に対応し、負極性のパル
スがデジタル値の「０」に対応する。
また、映像信号の多重化の意味が図4Bに示されてい
る。図4Aに示すように、１番目から16番目までの映像信
号を例にとると、通常、各信号は時系列的に順番に配置
されている。
一方、本実施例のように多重度「４」で映像信号を多
重化すると、図4Bに示すように、時刻t1において、映像
信号V1〜V4にはそれぞれ、「１番目」，「５番目」，
「９番目」，「13番目」の各信号が同時に現れる。以
下、同様に、時刻t2には「２番目」，「６番目」，「10
番目」，「14番目」の各信号が同時に現れ、時刻t3には
「３番目」，「７番目」，「11番目」，「15番目」の各
信号が同時に現れ、時刻t4には「４番目」，「８番
目」，「12番目」，「16番目」の各信号が同時に現れ
る。
映像信号の多重化は、例えば、図６に示すようにアナ
ログ映像信号を少しずつ遅延させて、位相が少しずつ異
なる複数の映像信号を作成することにより可能である。
そのような映像信号の遅延は、例えば、図５に示すよう
な遅延回路1200を用いて実現できる。遅延回路1200は同
じ遅延量をもつ４つの遅延回路1202〜1207を直列に接続
してなり、各遅延回路の出力をデータ線駆動回路200に
供給する。なお、図５において、参照番号1000はアナロ
グ映像信号発生装置であり、参照番号1100はタイミング
コントローラである。
本実施例では、このように映像信号を多重化してお
き、一方、一本のシフトレジスタを用いて多重度に応じ
た数のパルスを同時に発生させ、複数のアナログスイッ
チを同時に駆動して、映像信号を同時に複数のデータ線
に供給することにより、データ線駆動の高速化が図られ
る。
なお、液晶表示装置は、実際は、図21に示されるよう
に、アクティブマトリクス基板3100と対向基板3000とを
張り合わせて構成される。各基板の間に液晶が封入され
ている。
（データ線駆動回路の具体的構成） 本実施例は、データ線駆動回路200における動作に特
徴があり、以下、具体的に説明する。
図２に示されるように、本施例では、シフトレジスタ
220において、所定間隔をおいて複数の正極性のパルス
（１つのパルスはデータ「１」に対応する）が同時にシ
フトされ、これに対応してシフトレジスタの各段から、
相互に間隔をおいて並列に走る複数のパルスが出力され
る。並列に走るパルスの数は、上述の映像信号の多重度
「Ｎ」に等しい。つまり、本実施例では「４」個であ
る。
それらのパルスは、アナログスイッチ261の動作タイ
ミングを決定するために使用される。具体的には、それ
らのパルスはゲート回路240に入力され、そのゲート回
路240の出力端（OUT1〜OUT（Ｎ×Ｍ））から、相互に間
隔をおいて並列に走る複数のパルスが出力される。
そして、本実施例では、ゲート回路240から出力され
るそれらのパルスは、アナログスイッチによる映像信号
のサンプリングのタイミングを決定するために用いられ
る。
ゲート回路240は、波形整形のために使用される。つ
まり、ｐ型のTFTとｎ型のTFTとでは、図23Aに示すよう
に電圧−電流特性に差があり、したがって、それらのTF
Tを出力段トランジスタとして用いて図23Bのようなバッ
ファを構成すると、図23Cに示すように、パルス入力に
対して出力波形が鈍り、信号の遅延が生じる。このよう
な遅延を抑制するため、ゲート回路240を設けるのが望
ましいのである。しかし、必ず必要というものではな
く、シフトレジスタ220の出力信号で、直接にアナログ
スイッチ261を駆動してもよい。
データ線駆動回路200の、より具体的な回路構成が図
３に示される。
図３に明示されるように、アナログスイッチ261は、M
OSトランジスタ410により構成されている。また、参照
番号412は、データ線自体がもつ容量（以下、データ線
容量という）である。
また、シフトレジスタ220を構成する一つの段（参照
番号500）は、インバータ504と、クロックドインバータ
502,506とからなっている。
また、ゲート回路240は、シフトレジスタの隣り合う
２つの段の出力を入力とする２入力ナンドゲート241〜2
46を具備している。
（回路動作の説明） 次に、図９および図10を用いて、図３に示される回路
の動作を具体的に説明する。図９及び図10は、Ｎ＝4,M
＝10の例を示している。図９は、シフトレジスタ220か
ら並列に走る４つのパルスが定常的に出力されるように
なるまで（その状態が図10に示される）の動作のうち
の、初期段階の動作を示している。
また、「GP」は一本の走査線の選択パルスであり、
「H1」は非定常時の１番目の選択期間を示し、「H2」は
非定常時の２番目の選択期間を示し、「H3」は非定常時
の３番目の選択期間を示す。また、上述したように、
「CL1」，「nCL1」は動作クロックであり、「SP」はス
タートパルスである。図10においても同様である。
図９に示されるように、１選択期間（1H）に１個のス
タートパルス（SP）をシフトレジスタ220に順次に入力
していくと、それに対応してシフトレジスタ220の各段
から一つのパルスが出力され、そのパルスは順次にシフ
トされていく。これに応じて、ナンドゲート241〜246の
それぞれから順次に１つのパルスが出力される。
このような動作が繰り返され、図10に示すように、４
番目の選択期間が定常時の最初の選択期間「H1th」であ
り、その開始時点（時刻t1）において、初めて、Ｎ＝４
つのパルスが、ゲート回路240より同時に出力される（O
UT1,OUT11,OUT21,OUT31）。以後、各パルスは相互の間
隔を保ちながら同一方向に並列に走るようになり、４つ
のパルスが同時に出力される状態が定常的に実現され
る。
このようにして得られた、同時に出力される４つのパ
ルスでもって、図３の各アナログスイッチ261を構成す
るMOSトランジスタ410を同時にオンさせ、多重化された
映像信号を同時にサンプリングし、対応する４本のデー
タ線に同時に映像信号を供給する。
すなわち、パルスが入力されるとMOSトランジスタ410
がオンし、データ線（Ｄ（ｎ））と映像信号線（S1〜S
4）とが電気的に接続され、アナログビデオ信号がデー
タ線容量412に書き込まれる。そして、MOSトランジスタ
410がオフすると、書き込まれた信号がデータ線容量412
に保持される。つまり、データ線容量412がホールディ
ングコンデンサの役割を果たす。データ線のドライバが
アナログスイッチのみで構成されているので、回路構成
が簡単で集積度を高めることができ、また、映像信号の
サンプリングも正確に行うことができる。なお、比較的
小型の液晶パネルの場合、本実施例のようなアナログス
イッチのみのドライバでデータ線を十分に駆動可能であ
る。
このように、本実施例では、まず、一本のシフトレジ
スタを用いて複数のパルスを同時に発生させる。したが
って、シフトレジスタの動作クロックの周波数を変更す
ることなく、シフトレジスタの出力信号の周波数を高く
することができる。同時に発生するパルスの数を「Ｎ個
（Ｎは２以上の自然数）」とした場合、シフトレジスタ
の出力信号の周波数はＮ倍となる。
そして、シフトレジスタの各出力信号を、アナログス
イッチによる映像信号のサンプリングのタイミングを決
めるために使用することにより、高速なデータ線の駆動
が実現される。したがって、液晶表示マトリクスの駆動
回路をTFTで構成しても、消費電力を増大させずに、高
速なデータ線の駆動が可能である。
なお、アナログスイッチとしては、１個のMOSトラン
ジスタのみからなるものだけでなく、図25Aに示すよう
なCMOSで構成されるスイッチも使用可能である。CMOSス
イッチは、MOSトランジスタ414,416と、インバータ418
とで構成されている。
また、データ線ドライバとして、図25Bのようなアナ
ログドライバを用いることも可能である。アナログドラ
イバは、MOSトランジスタ440およびホールディングコン
デンサ420からなるサンプル・ホールド回路と、バッフ
ァ回路（ボルテージフォロワ）400とで構成されてい
る。
さらに、本実施例は、以下に述べるような優れた独自
の効果を有している。以下、比較例と対比して、その効
果について説明する。
（比較例との対比） 図11Aは比較例のデータ線駆動回路の構成を示す図で
あり、図11Bは図11Aの構成の問題点を示す図である。
図11Aの比較例では、シフトレジスタ（SR）およびゲ
ート回路を複数設け（222〜226,242〜246）、シフトレ
ジスタ（SR）のそれぞれに、個別にスタートパルス（S
P）を供給するようにしている。そのスタートパルスの
シフトレジスタへの入力は、専用の配線S10を介して行
う必要がある。
この場合、スタートパルス入力用の配線S10が、各シ
フトレジスタ222,224,226へ動作クロック（CL1,nCL1）
を入力するための配線S20と交差し、その結果、図11Bに
示すように、スタートパルスにノイズが重畳されること
になる。
また、スタートパルスの入力用配線S10の長さは、少
なくとも10μｍ程度になり、よって微細化の大きな障害
となる。
さらに、その配線の抵抗よってスタートパルスが遅延
し、各シフトレジスタへの入力タイミングに差が生じる
恐れもある。
これに対し、本実施例のデータ線駆動回路では、図12
Aに示されるように、１本のシフトレジスタ220の左端か
ら所望のタイミングでスタートパルス（SP）を入力すれ
ばよく、スタートパルス用の専用配線は不要である。
したがって、本実施例では、図11Bに示すようにスタ
ートパルスにノイズが重畳するがことがなく、また、レ
イアウト面積の削減も図れる。
また、一本のシフトレジスタを用いて複数のパルスを
生成するので、スタートパルスの遅延も生じない。
このように、本発明によれば、回路の微細化とシフト
レジスタの動作クロックの周波数の低減とを両立でき
る。したがって、例えば、データ線駆動回路を構成する
TFTとして、低温プロセスを用いて作成したTFTを用いた
場合でも高速かつ正確な動作が確保される。
したがって、本実施例を用いれば、駆動回路をTFTで
構成した液晶表示装置の性能を高めることができる。
（TFTの製造プロセス） 図22A〜図22Eに、ドライバ部のTFTと、アクティブマ
トリクス部（画素部）のTFTとを同時に基板上に形成す
る場合の、製造プロセス（低温製造プロセス）の一例が
示されている。本製造プロセスにより製造されるTFT
は、ポリシリコンを用いた、LDD（Lightly Doped Dra
in）構造のTFTである。
まず、ガラス基板4000上に絶縁膜4100を形成し、絶縁
膜4100上にポリシリコンアイランド（4200a,4200b,4200
c）を形成し、続いて、全面にゲート酸化膜4300を形成
する（図22A）。
次に、ゲート電極4400a,4400b,4400cを形成した後、
マスク材4500a,4500bを形成し、次に、ボロンを高濃度
にイオン打ち込みし、ｐ型のソース・ドレイン領域4702
を形成する（図22b）。
次に、マスク材4500a,4500bを除去し、リンをイオン
打ち込みし、ｎ型のソース・ドレイン領域4700,4900を
形成する（図22C）。
続いて、マスク材4800a,4800bを形成した後、リンを
イオン打ち込みする（図22D）。
続いて、層間絶縁膜5000、金属電極5001,5002,5004,5
006,5008、最終保護膜6000を形成して、デバイスが完成
する。
（実施例２） 本発明は、アナログ方式のドライバを用いたデータ線
駆動回路のみならず、デジタルドライバを用いたデータ
線駆動回路にも適用が可能である。
図８は、デジタルドライバを用いた線順次駆動方式の
データ線駆動回路の構成例を示す。
この回路の構成の特徴は、デジタル映像信号（V1a〜V
1d）を取り込んで一時的に記憶する第１のラッチ1500
と、この第１のラッチ1500の各ビットのデータを一括し
て取り込んで一時的に記憶する第２のラッチ1510と、こ
の第２のラッチ1510の各ビットのデジタルデータを同時
にアナログ信号に変換し、全データ線を同時に駆動する
D/Aコンバータ1600とを有していることである。
このようなデジタルドライバを用いた回路において
も、デジタル映像信号（V1a〜V1d）を第１のラッチ1500
に取り込む方式として、前掲の第１の実施例で示した技
術を適用できる。つまり、デジタル映像信号（V1a〜V1
d）を多重化し、かつ一本のシフトレジスタ220から複数
のパルスを同時に発生させ、それらのパルスを用いてデ
ジタル映像信号の複数のデータを並列にラッチすること
により、シフトレジスタの動作クロックの周波数を高め
ることなく、デジタル映像信号のラッチを高速化でき
る。
デジタル映像信号の多重化は例えば、図７に示され
る、データの組み替え回路1270により実現できる。な
お、図７において、参照番号1000はアナログ映像信号発
生装置を示し、参照番号1250はA/D変換回路を示し、参
照番号1260はγ補正用ROMを示し、参照番号1110はタイ
ミングコントローラを示す。
なお、線順次駆動方式のデジタルドライバに限定され
ず、点順次駆動方式のデジタルドライバにも同様に、本
発明は適用可能である。
（実施例３） 本発明の第３の実施例の特徴が図19A,図19Bに示され
ている。第１の実施例では、ゲート回路240をナンドゲ
ートで構成していたが（図３）、本実施例では、ゲート
回路240を排他的論理和ゲート251で構成している。排他
的論理和ゲート251は、シフトレジスタの隣接する２つ
の段の出力（a,b・・・）を入力とし、映像信号のサン
プリングタイミングを決めるために使用されるパルス
（X,Y,Z・・・）を出力する。
排他的論理和ゲート251を用いる利点は、スタートパ
ルス（SP）の１周期を２選択期間（選択期間の２倍）と
すると消費電力の低減が可能となる点と、出力パルスの
後端が急峻となってパルス幅が広がるのを防ぐことがで
きる点である。
すなわち、図３に示すように、スタートパルス（SP）
の１周期を２選択期間（選択期間の２倍）とすると、図
９に示されるのと同様の回路動作によって並列にパルス
が出力されると共に、１選択期間あたりの、シフトレジ
スタの各段の出力（a,b・・・）のレベル変化の回数
が、図９のような動作が行われる場合に比べて半分とな
る。
つまり、図19Aの「ｂ」点における１選択期間（1H）
内の信号のレベル変化は、図19Bに示すように、１回で
ある。つまり、１選択期間（1H）にはポジティブエッジ
R3が１つ存在するだけである。
これに対し、図９に示す回路動作では、「ｂ」点にお
ける信号レベルは１選択期間（1H）内で２回変化してい
る。つまり、１選択期間（1H）には、ポジティブエッジ
R1とネガティブエッジR2の２つが存在する。したがっ
て、図９の場合に比べ、図19の場合は信号レベルの遷移
回数が半減しており、それに伴い、消費電力が約半分と
なる。
また、図24Bに示すように、２入力ナンドゲート（図2
4Aに示される）の場合、１つの入力のポジティブエッジ
と他の入力のネガティブエッジとで出力パルスのパルス
幅（T1）が決定されるのに対し、２入力排他的論理和ゲ
ート（図24C）の場合、図24Dに示されるように、２つの
入力のポジティブエッジで出力パルスのパルス幅（T2）
が決定される。このため、出力パルスの後端が急峻とな
ってパルス幅が広がるのを防止できる。
（実施例４） 図13Aに本発明の第４の実施例の要部構成が示され
る。
本実施例の特徴は、図１のゲート回路240を、シフト
レジスタの各段の出力と出力イネーブル信号（E,nE）と
を入力とするナンドゲート（241,242,243,244・・・）
で構成したことである。
出力イネーブル信号（E,nE）による制御を可能とした
ことにより、シフトレジスタの出力のレベルとゲート回
路の出力のレベルとを独立して制御可能となる。この特
徴を活用すると、回路の動作中に、ナンドゲート（241,
242,243,244・・・）からのパルスの発生（ネガティブ
エッジ発生）を一時的に中断させることができ、かつ、
その中断を解いて、パルスの発生を再開させることが可
能となる。
例えば、図13Bにおいて、時刻t4〜時刻t6（期間TS1）
において、ナンドゲート（241,242,243,244・・・）か
らのパルスの発生を停止させ、かつ、時刻t6にパルスの
発生を再開させる場合を考える。
このような動作は、期間TS1において動作クロックCL
1,nCL1を停止し、一方、出力イネーブル信号（Ｅ）を時
刻t4〜時刻t5までローレベルに固定しておき、時刻t5に
おいて、動作クロックと同じ周期での変化を再開させる
ことにより実現される。出力イネーブル信号（nE）につ
いては、時刻t6より動作クロックと同じ周期での変化を
再開させればよい。
このようなパルスの発生を停止する技術は、例えば、
水平帰線期間（BL）における映像信号のサンプリングを
禁止するために利用できる。
図14に、実際の回路において、水平帰線期間（時刻t1
2〜t13）にゲート回路からのパルスの発生を停止させる
場合の動作が示される。図14中、例えば、「157」は、
一本のシフトレジスタの「第157段の出力」を示し、「O
UT159」は、「第159番目のナンドゲートの出力」を示
す。
図14に明示されるように、水平帰線期間（時刻t12〜t
13）にゲート回路からのパルスの発生を停止させるため
には、時刻t1〜t14において、動作クロック（CL1,nCL
1）およびイネーブル信号（n,nE）を停止させればよ
い。
（実施例５） 図１に示す液晶表示装置は、データ線等の電気的特性
の検査にも適している。すなわち、図15の上側に示すよ
うに、検査用信号の入力回路2000を設けることにより、
データ線やアナログスイッチの周波数特性や、データ線
の断線等を正確かつ高速に検出可能となる。
図15において、データ線の一端に検査用信号の入力回
路200が接続され、データ線の他端に、アナログスイッ
チ261を介して映像信号の入力線S1が接続されている。
図15において、「TG」はテストイネーブル信号を示し、
「TC」は電源電圧を示す。
検査は、以下のように行われる。
まず、テストイネーブル信号「TG」をアクティブと
し、各データ線に電源電圧（検査用電圧）を一括して供
給する。
そのような電圧印加状態において、１本のシフトレジ
スタより一つのパルスを順次に出力させる。すると、ゲ
ート回路240から１個のパルスが順次に出力される。そ
のパルスによりアナログスイッチが順次にオンし、これ
により、データ線の一端より供給された電圧を、アナロ
グスイッチ261および映像信号の入力線S1を介して受信
でき、これにより、データ線やアナログスイッチの電気
的特性の検査を行うことができる。
このように、本実施例では、１本のシフトレジスタか
ら１個ずつ順次にパルスを発生させることが必要であ
る。つまり、図16Aに示すようにデータ線が配列されて
いて、前掲の実施例では、図16Bに示すように複数本同
時にデータ線を駆動する方式を採用していたが、本実施
例では、図16Cに示すように、一本ずつ順次に駆動する
方式に切り替えることが必要である。
このような切り替えは、図17に示すように、スタート
パルスの入力方式を変更することで容易に行える。つま
り、図17に示すように、１番目の選択期間（H1st）の最
初に１つのスタートパルス（SP）を入力し、そのパルス
を全段数に渡ってシフトさせれば、順次に１つのパルス
が発生し、各選択期間毎に１つのスタートパルス（SP）
を入力すれば、図10に示すように、複数のパルスを同時
に発生させることができる。
１本のシフトレジスタから１個ずつ順次にパルスを発
生させることにより、データ線の電気的特性を一本毎に
調べることができ、検査が容易となる。
なお、図18Aの構成を用いた場合、図18Bに示されるよ
うに、所定期間TS3において、シフトレジスタの動作ク
ロックCL1,nCL1を停止させれば、その期間内では、ナン
ドゲートの出力（OUT1）のみがハイレベルとなる。よっ
て、対応するアナログスイッチのみがオンし、所定期間
TS3においては、第１番目のデータ線のみをじっくりと
検査できる。
また、図20では、専用の検査用信号の入力回路2000の
代わりに、線順次デジタルドライバ214（図８の構成と
同一である）を設けてもよい。この場合、デジタルドラ
イバ214は、本来のデータ線を駆動するという働きの他
に、検査用信号の入力回路としても機能することにな
る。
図20の構成では、アナログ映像信号に基づくデータ線
駆動およびデジタル映像信号に基づくデータ線駆動の双
方が可能である。
以上説明した本発明の液晶表示装置をパーソナルコン
ピュータ等の機器における表示装置として使用すれば、
製品の価値が向上する。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−216441（ＪＰ，Ａ) 特開 平５−5897（ＪＰ，Ａ) 特開 昭62−214783（ＪＰ，Ａ) 特開 平５−35221（ＪＰ，Ａ) 特開 昭62−147488（ＪＰ，Ａ) 特開 昭61−52631（ＪＰ，Ａ) 特開 昭61−223791（ＪＰ，Ａ) 特開 平１−142796（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 H04N 5/66 - 5/74

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】走査線とデータ線の交点に対応して液晶表
    示画素が形成されている液晶表示マトリクスと、前記走
    査線を駆動する走査線駆動回路と、前記データ線を駆動
    するデータ線駆動回路と、を有する液晶表示装置におい
    て、 前記データ線駆動回路は、前記データ線の本数に対応す
    る段数を、少なくとも具備する１本のシフトレジスタ
    と、 多重度Ｎ（Ｎは２以上の自然数）で多重化された映像信
    号を前記データ線に入力するためのＮ組の映像信号入力
    線と、 前記データ線の各々に対応して設けられ前記映像信号を
    サンプリングする複数のスイッチ回路と、 を有し、 前記複数のスイッチ回路はＭ個（Ｍは２以上の自然数）
    のスイッチ回路からなるＮ個のグループを有し、 前記Ｎ個のグループの各々に属する前記Ｍ個のスイッチ
    回路は、前記Ｎ組の映像信号線のうちの一本に共通に接
    続され、 前記一本のシフトレジスタからＮ個のパルスが同時に発
    生され、前記パルスによって対応するＮ個の前記スイッ
    チ回路が同時に駆動されて、前記多重化された映像信号
    中のｎ（ｎは自然数）、ｎ＋Ｍ、…ｎ＋（Ｎ−１）×Ｍ
    番目のＮ画素分の信号が、対応する前記データ線に供給
    されることを特徴とする液晶表示装置。
  2. 【請求項２】走査線とデータ線の交点に対応して液晶表
    示画素が形成されている液晶表示マトリクスと、前記走
    査線を駆動する走査線駆動回路と前記データ線を駆動す
    るデータ線駆動回路とを有する液晶表示装置の駆動方法
    において、 前記データ線駆動回路は、前記データ線の本数に対応す
    る段数を少なくとも具備する１本のシフトレジスタを有
    し、 前記シフトレジスタは、相互に時間間隔をおいて入力さ
    れるＮ個（Ｎは２以上の自然数）のパルスを同時にシフ
    トし、かつそのＮ個のパルスを同時に出力し、一水平期
    間にＮ個のパルスをＭ回（Ｍは２以上の自然数）出力し
    てなり、 同時に出力されるＮ個のパルスにより、多重度Ｎで多重
    化された映像信号中のｎ（ｎは自然数）、ｎ＋Ｍ、…ｎ
    ＋（Ｎ−１）×Ｍ番目のＮ画素分の信号をサンプリング
    又はラッチして、対応する前記データ線に供給し、これ
    をＭ回繰り返すことにより前記映像信号中のＮ×Ｍ画素
    分の信号をサンプリング又はラッチして、Ｎ×Ｍ本の前
    記データ線に供給することを特徴とする液晶表示装置の
    駆動方法。
  3. 【請求項３】走査線とデータ線の交点に対応して液晶表
    示画素が形成されている液晶表示マトリクスと、前記走
    査線を駆動する走査線駆動回路と、前記データ線を駆動
    するデータ線駆動回路と、を有する液晶表示装置におい
    て、 前記データ線駆動回路は、前記データ線の本数に対応す
    る段数を、少なくとも具備する１本のシフトレジスタ
    と、 多重度Ｎ（Ｎは２以上の自然数）で多重化された映像信
    号を前記データ線に入力するためのＮ組の映像信号入力
    線と、 前記データ線の各々に対応して設けられ前記映像信号を
    サンプリングする複数のスイッチ回路と、 を有し、 前記複数のスイッチ回路はＭ個（Ｍは２以上の自然数）
    のスイッチ回路からなるＮ個のグループを有し、 前記Ｎ個のグループの各々に属する前記Ｍ個のスイッチ
    回路は、前記Ｎ組の映像信号線のうちの一本に共通に接
    続され、 前記一本のシフトレジスタからＮ個のパルスが同時に発
    生され、前記パルスによって対応するｎ（ｎは自然
    数）、ｎ＋Ｍ、…ｎ＋（Ｎ−１）×Ｍ番目のＮ個の前記
    スイッチ回路が同時に駆動されて、前記多重化された映
    像信号中の対応する画素の信号が前記データ線に供給さ
    れることを特徴とする液晶表示装置。
  4. 【請求項４】走査線とデータ線の交点に対応して液晶表
    示画素が形成されている液晶表示マトリクスと、前記走
    査線を駆動する走査線駆動回路と前記データ線を駆動す
    るデータ線駆動回路とを有する液晶表示装置の駆動方法
    において、 前記データ線駆動回路は、前記データ線の本数に対応す
    る段数を少なくとも具備する１本のシフトレジスタを有
    し、 前記シフトレジスタは、相互に時間間隔をおいて入力さ
    れるＮ個（Ｎは２以上の自然数）のパルスを同時にシフ
    トし、かつそのＮ個のパルスを同時に出力し、一水平期
    間にＮ個のパルスをＭ回（Ｍは２以上の自然数）出力し
    てなり、 同時に出力されるＮ個のパルスにより、多重度Ｎで多重
    化された映像信号をサンプリング又はラッチして、ｎ
    （ｎは自然数）、ｎ＋Ｍ、…ｎ＋（Ｎ−１）×Ｍ番目の
    前記データ線に供給し、これをＭ回繰り返すことにより
    前記映像信号中のＮ×Ｍ画素分の信号をサンプリング又
    はラッチして、Ｎ×Ｍ本の前記データ線に供給すること
    を特徴とする液晶表示装置の駆動方法。
JP52341796A 1995-02-01 1996-02-01 液晶表示装置、液晶表示装置の駆動方法、および液晶表示装置の検査方法 Expired - Lifetime JP3446209B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1512095 1995-02-01
JP7-15120 1995-02-01
PCT/JP1996/000202 WO1996024123A1 (fr) 1995-02-01 1996-02-01 Affichage a cristaux liquides et ses procedes de commande et de verification

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003072263A Division JP3815447B2 (ja) 1995-02-01 2003-03-17 データ線駆動回路、アクティブマトリクス基板、液晶装置、および表示装置
JP2003072264A Division JP3783693B2 (ja) 1995-02-01 2003-03-17 液晶表示装置及び液晶表示装置の検査方法

Publications (1)

Publication Number Publication Date
JP3446209B2 true JP3446209B2 (ja) 2003-09-16

Family

ID=11879972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52341796A Expired - Lifetime JP3446209B2 (ja) 1995-02-01 1996-02-01 液晶表示装置、液晶表示装置の駆動方法、および液晶表示装置の検査方法

Country Status (8)

Country Link
US (8) US6023260A (ja)
EP (4) EP0760508B1 (ja)
JP (1) JP3446209B2 (ja)
KR (2) KR100236687B1 (ja)
CN (5) CN100576306C (ja)
DE (1) DE69635399T2 (ja)
TW (1) TW319862B (ja)
WO (1) WO1996024123A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005022503A1 (ja) * 2003-08-29 2005-03-10 Sony Corporation 駆動装置、駆動方法及び表示パネル駆動システム
CN102456316A (zh) * 2011-12-15 2012-05-16 北京大学深圳研究生院 一种数据驱动电路及其显示装置

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576306C (zh) * 1995-02-01 2009-12-30 精工爱普生株式会社 液晶显示装置
WO1997008677A1 (fr) 1995-08-30 1997-03-06 Seiko Epson Corporation Afficheur d'images, procede d'affichage d'images, dispositif de commande d'affichage et appareil electronique les utilisant
JP3548405B2 (ja) 1996-12-19 2004-07-28 キヤノン株式会社 画像データの転送制御装置及び表示装置
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
GB2323957A (en) * 1997-04-04 1998-10-07 Sharp Kk Active matrix drive circuits
TW439000B (en) * 1997-04-28 2001-06-07 Matsushita Electric Ind Co Ltd Liquid crystal display device and its driving method
JP5018903B2 (ja) * 1997-10-31 2012-09-05 セイコーエプソン株式会社 電気光学装置及び電子機器
TW491954B (en) * 1997-11-10 2002-06-21 Hitachi Device Eng Liquid crystal display device
US6191770B1 (en) * 1997-12-11 2001-02-20 Lg. Philips Lcd Co., Ltd. Apparatus and method for testing driving circuit in liquid crystal display
JP4232227B2 (ja) * 1998-03-25 2009-03-04 ソニー株式会社 表示装置
US6185627B1 (en) * 1998-04-28 2001-02-06 Gateway, Inc. Analog and digital audio auto sense
JPH11326932A (ja) * 1998-05-19 1999-11-26 Fujitsu Ltd 液晶表示装置
TW464837B (en) 1998-05-20 2001-11-21 Seiko Epson Corp Driver circuit for electrooptic device, electrooptic device and electronic machine
WO2000052670A1 (en) 1999-03-03 2000-09-08 Koninklijke Philips Electronics N.V. Sampler for a picture display device
TW422925B (en) * 1999-05-24 2001-02-21 Inventec Corp A method of testing the color-mixing error of liquid crystal monitor
TW538400B (en) 1999-11-01 2003-06-21 Sharp Kk Shift register and image display device
TW548476B (en) * 1999-12-01 2003-08-21 Chi Mei Optoelectronics Corp Liquid crystal display module, scanning method of liquid crystal panel and its scan circuit board
TW495729B (en) * 1999-12-01 2002-07-21 Chi Mei Electronics Corp Liquid crystal display module and scanning circuit board thereof
KR100734927B1 (ko) * 1999-12-27 2007-07-03 엘지.필립스 엘시디 주식회사 액정표시장치
KR100448188B1 (ko) * 2000-01-24 2004-09-10 삼성전자주식회사 화질검사장치 및 화질검사방법
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
TWI282956B (en) * 2000-05-09 2007-06-21 Sharp Kk Data signal line drive circuit, and image display device incorporating the same
TWI237802B (en) * 2000-07-31 2005-08-11 Semiconductor Energy Lab Driving method of an electric circuit
GB2367176A (en) * 2000-09-14 2002-03-27 Sharp Kk Active matrix display and display driver
JP3797174B2 (ja) 2000-09-29 2006-07-12 セイコーエプソン株式会社 電気光学装置及びその駆動方法、並びに電子機器
JP2002162644A (ja) * 2000-11-27 2002-06-07 Hitachi Ltd 液晶表示装置
JP2002202759A (ja) * 2000-12-27 2002-07-19 Fujitsu Ltd 液晶表示装置
DE10100569A1 (de) * 2001-01-09 2002-07-11 Koninkl Philips Electronics Nv Treiberschaltung für Anzeigevorrichtung
JP4562938B2 (ja) 2001-03-30 2010-10-13 シャープ株式会社 液晶表示装置
JP2002297109A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 液晶表示装置及びその駆動回路
TW582000B (en) 2001-04-20 2004-04-01 Semiconductor Energy Lab Display device and method of driving a display device
JP4011320B2 (ja) 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
JP2003271099A (ja) * 2002-03-13 2003-09-25 Semiconductor Energy Lab Co Ltd 表示装置および表示装置の駆動方法
JP4202110B2 (ja) * 2002-03-26 2008-12-24 シャープ株式会社 表示装置及び駆動方法並びにプロジェクタ装置
KR100797522B1 (ko) * 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
EP1547194A1 (en) * 2002-09-10 2005-06-29 Fractus, S.A. Coupled multiband antennas
TWI292507B (en) * 2002-10-09 2008-01-11 Toppoly Optoelectronics Corp Switching signal generator
JP4170068B2 (ja) * 2002-11-12 2008-10-22 シャープ株式会社 データ信号線駆動方法、データ信号線駆動回路およびそれを用いた表示装置
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
US7116296B2 (en) * 2003-01-07 2006-10-03 Tpo Displays Corp. Layout method for improving image quality
KR100922790B1 (ko) * 2003-02-28 2009-10-21 엘지디스플레이 주식회사 액정 패널의 게이트 구동 장치
JP3964337B2 (ja) * 2003-03-07 2007-08-22 三菱電機株式会社 画像表示装置
TW591594B (en) * 2003-05-19 2004-06-11 Au Optronics Corp LCD and internal sampling circuit thereof
US7710379B2 (en) * 2003-09-01 2010-05-04 Semiconductor Energy Laboratory Co., Ltd Display device and method thereof
TWI274316B (en) * 2003-12-15 2007-02-21 Tpo Displays Corp Display circuitry of display panel
KR100982121B1 (ko) * 2003-12-23 2010-09-14 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
EP1600924B1 (en) 2004-05-25 2008-11-12 Samsung SDI Co., Ltd. Line scan drivers for an OLED display
KR100578842B1 (ko) 2004-05-25 2006-05-11 삼성에스디아이 주식회사 표시 장치 및 그 표시 패널과 구동 방법
CN100432754C (zh) * 2004-07-06 2008-11-12 爱科来株式会社 液晶显示装置和具备该装置的分析装置
KR100658624B1 (ko) * 2004-10-25 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법
US20060114273A1 (en) * 2004-11-29 2006-06-01 Sanyo Electric Co., Ltd. Display panel
KR20060065943A (ko) * 2004-12-11 2006-06-15 삼성전자주식회사 디스플레이 장치의 구동 방법 및 이를 수행하기 위한디스플레이 제어 장치 및 디스플레이 장치
KR100599657B1 (ko) 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
JP2008164289A (ja) * 2005-05-18 2008-07-17 Koninkl Philips Electronics Nv 液晶表示装置試験回路およびこれを組み込んだ液晶表示装置、並びに液晶表示装置の試験方法
JP3872085B2 (ja) * 2005-06-14 2007-01-24 シャープ株式会社 表示装置の駆動回路、パルス生成方法および表示装置
JP4610440B2 (ja) * 2005-08-11 2011-01-12 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
KR101213556B1 (ko) * 2005-12-30 2012-12-18 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR100759688B1 (ko) * 2006-04-07 2007-09-17 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법
KR101277975B1 (ko) 2006-09-07 2013-06-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 데이터 드라이버,액정표시장치
TWI391890B (zh) * 2006-10-11 2013-04-01 Japan Display West Inc 顯示裝置
US20090267877A1 (en) * 2008-04-29 2009-10-29 Himax Display, Inc. Liquid crystal on silicon panel
KR101040859B1 (ko) * 2009-09-02 2011-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
EP2348743B1 (en) 2010-01-22 2017-01-18 Advanced Digital Broadcast S.A. A display matrix controller and a method for controlling a display matrix
US8947337B2 (en) 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5791281B2 (ja) * 2010-02-18 2015-10-07 キヤノン株式会社 放射線検出装置及び放射線検出システム
JP5445239B2 (ja) * 2010-03-10 2014-03-19 セイコーエプソン株式会社 電気光学装置及び電子機器
US8803857B2 (en) * 2011-02-10 2014-08-12 Ronald S. Cok Chiplet display device with serial control
US9424795B2 (en) * 2011-04-07 2016-08-23 Sharp Kabushiki Kaisha Display device, and driving method
KR101985921B1 (ko) 2012-06-13 2019-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치
US10206341B2 (en) 2014-07-21 2019-02-19 Rain Bird Corporation Rainfall prediction and compensation in irrigation control
US10896650B2 (en) * 2016-06-01 2021-01-19 Sharp Kabushiki Kaisha Video signal line drive circuit, display device including same, and drive method for video signal line
KR102517810B1 (ko) * 2016-08-17 2023-04-05 엘지디스플레이 주식회사 표시장치
JP7354735B2 (ja) * 2019-09-30 2023-10-03 セイコーエプソン株式会社 駆動回路、表示モジュール、及び移動体
CN111402786A (zh) * 2020-04-03 2020-07-10 中国科学院微电子研究所 显示装置及驱动显示装置的方法
US11671079B1 (en) * 2021-11-17 2023-06-06 Bitmain Development Inc. Systems and methods for concurrently driving clock pulse and clock pulse complement signals in latches of an application-specific integrated circuit

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368523A (en) * 1979-12-20 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Liquid crystal display device having redundant pairs of address buses
US4289762A (en) 1980-06-27 1981-09-15 Merrell Dow Pharmaceuticals Inc. 10-(1,2-Propadienyl) steroids as irreversible aromatase inhibitors
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS5738498A (en) 1980-08-21 1982-03-03 Suwa Seikosha Kk Testing system for active matrix substrate
JPS57201295A (en) 1981-06-04 1982-12-09 Sony Corp Two-dimensional address device
JPS5811995A (ja) * 1981-07-15 1983-01-22 日本電気株式会社 表示駆動装置
JPS602989A (ja) 1983-06-20 1985-01-09 セイコーエプソン株式会社 液晶表示装置
JPS6052892A (ja) 1983-09-01 1985-03-26 セイコーエプソン株式会社 液晶表示装置
JPS6132093A (ja) * 1984-07-23 1986-02-14 シャープ株式会社 液晶表示装置の駆動回路
US4816816A (en) * 1985-06-17 1989-03-28 Casio Computer Co., Ltd. Liquid-crystal display apparatus
JPS6212846A (ja) 1985-07-10 1987-01-21 Olympus Optical Co Ltd 塩素イオン選択性電極
JPS62203067A (ja) 1986-02-28 1987-09-07 Sharp Corp 表示装置
JP2673804B2 (ja) 1986-03-15 1997-11-05 富士通株式会社 マトリクス表示装置
JPS62223728A (ja) 1986-03-26 1987-10-01 Toshiba Corp アクテイブマトリツクス型液晶デイスプレイの駆動方法
US5051739A (en) * 1986-05-13 1991-09-24 Sanyo Electric Co., Ltd. Driving circuit for an image display apparatus with improved yield and performance
JPS6337394A (ja) * 1986-08-01 1988-02-18 株式会社日立製作所 マトリクス表示装置
US4901066A (en) * 1986-12-16 1990-02-13 Matsushita Electric Industrial Co., Ltd. Method of driving an optical modulation device
JPS63161495A (ja) * 1986-12-24 1988-07-05 ホシデン株式会社 液晶駆動装置
JPH0758423B2 (ja) * 1987-07-14 1995-06-21 セイコーエプソン株式会社 マトリクス型表示装置
JPH0454237Y2 (ja) 1987-07-23 1992-12-18
JPH067239B2 (ja) * 1987-08-14 1994-01-26 セイコー電子工業株式会社 電気光学装置
JP2638010B2 (ja) 1987-11-30 1997-08-06 カシオ計算機株式会社 画像表示装置
US5248963A (en) * 1987-12-25 1993-09-28 Hosiden Electronics Co., Ltd. Method and circuit for erasing a liquid crystal display
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2555420B2 (ja) * 1988-08-29 1996-11-20 株式会社日立製作所 液晶マトリックス・パネルの中間調表示駆動回路
JP2639829B2 (ja) * 1988-09-10 1997-08-13 富士通株式会社 マトリクス表示装置のデータドライバ
JP2602703B2 (ja) 1988-09-20 1997-04-23 富士通株式会社 マトリクス表示装置のデータドライバ
EP0362974B1 (en) * 1988-10-04 1995-01-11 Sharp Kabushiki Kaisha Driving circuit for a matrix type display device
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
JPH02157813A (ja) * 1988-12-12 1990-06-18 Sharp Corp 液晶表示パネル
US5283556A (en) * 1988-12-19 1994-02-01 Sharp Kabushiki Kaisha Tablet integrated with display
US5528267A (en) * 1988-12-19 1996-06-18 Sharp Kabushiki Kaisha Tablet integrated with display
JP2830004B2 (ja) 1989-02-02 1998-12-02 ソニー株式会社 液晶ディスプレイ装置
JP2767858B2 (ja) * 1989-02-09 1998-06-18 ソニー株式会社 液晶ディスプレイ装置
DE69027136T2 (de) * 1989-02-10 1996-10-24 Sharp Kk Flüssigkristallanzeigeeinheit und Steuerverfahren dafür
US5170158A (en) 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
JP2862592B2 (ja) 1989-06-30 1999-03-03 株式会社東芝 ディスプレイ装置
JPH088674B2 (ja) 1989-07-11 1996-01-29 シャープ株式会社 表示装置
US5091784A (en) * 1989-09-07 1992-02-25 Hitachi, Ltd. Matrix type image display apparatus using non-interlace scanning system
JP2642204B2 (ja) * 1989-12-14 1997-08-20 シャープ株式会社 液晶表示装置の駆動回路
US5229761A (en) * 1989-12-28 1993-07-20 Casio Computer Co., Ltd. Voltage generating circuit for driving liquid crystal display device
JPH03217891A (ja) 1990-01-23 1991-09-25 Seiko Epson Corp カラー・マトリクス型液晶表示装置のデータ側駆動回路
JPH04195189A (ja) 1990-11-28 1992-07-15 Casio Comput Co Ltd 画像表示装置
US5113134A (en) * 1991-02-28 1992-05-12 Thomson, S.A. Integrated test circuit for display devices such as LCD's
JP2724053B2 (ja) * 1991-03-29 1998-03-09 沖電気工業株式会社 Ｌｃｄ駆動回路
US5459495A (en) * 1992-05-14 1995-10-17 In Focus Systems, Inc. Gray level addressing for LCDs
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
JPH055866A (ja) 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス基板の検査方法
JP2792634B2 (ja) 1991-06-28 1998-09-03 シャープ株式会社 アクティブマトリクス基板の検査方法
JPH0528789A (ja) 1991-07-25 1993-02-05 Sharp Corp 論理回路
JP3192444B2 (ja) * 1991-08-01 2001-07-30 シャープ株式会社 表示装置
JP2985394B2 (ja) * 1991-08-07 1999-11-29 凸版印刷株式会社 立体撮影カメラ
JPH05108030A (ja) * 1991-08-08 1993-04-30 Alps Electric Co Ltd 液晶パネルの駆動回路
JP2894039B2 (ja) * 1991-10-08 1999-05-24 日本電気株式会社 表示装置
JP3253331B2 (ja) 1991-11-05 2002-02-04 旭硝子株式会社 画像表示装置
DE69224959T2 (de) * 1991-11-07 1998-08-13 Canon Kk Flüssigkristallvorrichtung und Steuerverfahren dafür
JP2799095B2 (ja) * 1991-12-02 1998-09-17 株式会社東芝 液晶表示器駆動装置
JPH05265411A (ja) * 1991-12-27 1993-10-15 Sony Corp 液晶表示装置及び液晶表示装置の駆動方法
JP3277382B2 (ja) 1992-01-31 2002-04-22 ソニー株式会社 固定重複パタン除去機能付水平走査回路
JP3104923B2 (ja) 1992-02-04 2000-10-30 株式会社日立製作所 データ側駆動回路
US5900856A (en) * 1992-03-05 1999-05-04 Seiko Epson Corporation Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus
JP3582082B2 (ja) 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
JP3203864B2 (ja) * 1992-03-30 2001-08-27 ソニー株式会社 アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法
JPH05281928A (ja) 1992-03-31 1993-10-29 Casio Comput Co Ltd 表示駆動装置
GB9207527D0 (en) * 1992-04-07 1992-05-20 Philips Electronics Uk Ltd Multi-standard video matrix display apparatus and its method of operation
JP2758103B2 (ja) * 1992-04-08 1998-05-28 シャープ株式会社 アクティブマトリクス基板及びその製造方法
JP2770647B2 (ja) * 1992-05-07 1998-07-02 日本電気株式会社 電子ディスプレイデバイス駆動回路用出力回路
JPH05323365A (ja) 1992-05-19 1993-12-07 Casio Comput Co Ltd アクティブマトリックス液晶表示装置
JP3108776B2 (ja) 1992-08-19 2000-11-13 セイコーエプソン株式会社 アクティブマトリックス表示パネル
JP3120200B2 (ja) * 1992-10-12 2000-12-25 セイコーインスツルメンツ株式会社 光弁装置、立体画像表示装置および画像プロジェクタ
JPH06124067A (ja) 1992-10-12 1994-05-06 Toshiba Corp 表示装置用駆動装置及びその駆動回路及びｄ／ａ変換器
US5461424A (en) * 1992-11-20 1995-10-24 Kabushiki Kaisha Toshiba Display control apparatus and method for driving a display having a plurality of horizontal pixel lines
JP2500417B2 (ja) * 1992-12-02 1996-05-29 日本電気株式会社 液晶駆動回路
JP3202384B2 (ja) * 1993-02-22 2001-08-27 シャープ株式会社 表示装置の駆動回路
DE4306916C2 (de) * 1993-03-05 1995-05-18 Lueder Ernst Schaltungsanordnung zur Erzeugung eines analogen Ausgangssignales
US5532712A (en) * 1993-04-13 1996-07-02 Kabushiki Kaisha Komatsu Seisakusho Drive circuit for use with transmissive scattered liquid crystal display device
US5481651A (en) * 1993-04-26 1996-01-02 Motorola, Inc. Method and apparatus for minimizing mean calculation rate for an active addressed display
US5335254A (en) * 1993-04-27 1994-08-02 Industrial Technology Research Institute, Taiwan Shift register system for driving active matrix display
KR950007126B1 (ko) * 1993-05-07 1995-06-30 삼성전자주식회사 액정 디스플레이 구동장치
JP2586377B2 (ja) 1993-06-08 1997-02-26 日本電気株式会社 液晶表示パネル駆動回路
JP3133216B2 (ja) 1993-07-30 2001-02-05 キヤノン株式会社 液晶表示装置及びその駆動方法
JP2911089B2 (ja) * 1993-08-24 1999-06-23 シャープ株式会社 液晶表示装置の列電極駆動回路
EP0644523B1 (en) * 1993-08-30 1999-01-13 Sharp Kabushiki Kaisha Data signal line structure in an active matrix liquid crystal display
JPH07130193A (ja) * 1993-09-10 1995-05-19 Toshiba Corp バッファ回路及びこれを用いた液晶ディスプレイ装置
JP2827867B2 (ja) * 1993-12-27 1998-11-25 日本電気株式会社 マトリックス表示装置のデータドライバ
JP3423402B2 (ja) 1994-03-14 2003-07-07 キヤノン株式会社 映像表示装置
JP3482683B2 (ja) * 1994-04-22 2003-12-22 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3376088B2 (ja) 1994-05-13 2003-02-10 キヤノン株式会社 アクティブマトリックス液晶表示装置とその駆動方法
JP2704839B2 (ja) * 1994-07-14 1998-01-26 セルテック・プラン有限会社 軟弱地盤強化パイル基礎工法
JPH0879663A (ja) 1994-09-07 1996-03-22 Sharp Corp 駆動回路及び表示装置
JP2625390B2 (ja) 1994-10-27 1997-07-02 日本電気株式会社 液晶表示装置およびその駆動方法
DE19540146B4 (de) * 1994-10-27 2012-06-21 Nec Corp. Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür
CN100576306C (zh) * 1995-02-01 2009-12-30 精工爱普生株式会社 液晶显示装置
JP3167882B2 (ja) * 1995-02-16 2001-05-21 シャープ株式会社 液晶表示装置の駆動方法及び駆動装置
JPH08234703A (ja) * 1995-02-28 1996-09-13 Sony Corp 表示装置
KR0161918B1 (ko) * 1995-07-04 1999-03-20 구자홍 액정표시장치의 데이타 드라이버
KR100242110B1 (ko) * 1997-04-30 2000-02-01 구본준 도트인버전 구동방식의 액정표시장치와 그 구동회로
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP3930992B2 (ja) * 1999-02-10 2007-06-13 株式会社日立製作所 液晶表示パネル用駆動回路及び液晶表示装置
JP2001159877A (ja) * 1999-09-20 2001-06-12 Sharp Corp マトリクス型画像表示装置
JP3562585B2 (ja) * 2002-02-01 2004-09-08 日本電気株式会社 液晶表示装置およびその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005022503A1 (ja) * 2003-08-29 2005-03-10 Sony Corporation 駆動装置、駆動方法及び表示パネル駆動システム
US7719514B2 (en) 2003-08-29 2010-05-18 Sony Corporation Apparatus and method for converting a digital video signal to conform with a display panel format
CN102456316A (zh) * 2011-12-15 2012-05-16 北京大学深圳研究生院 一种数据驱动电路及其显示装置

Also Published As

Publication number Publication date
US7271793B2 (en) 2007-09-18
EP1708169A1 (en) 2006-10-04
US20060262075A1 (en) 2006-11-23
CN100576306C (zh) 2009-12-30
EP1603109A2 (en) 2005-12-07
CN1847963B (zh) 2013-03-06
US20110181562A1 (en) 2011-07-28
US7940244B2 (en) 2011-05-10
EP1603109A3 (en) 2006-01-04
WO1996024123A1 (fr) 1996-08-08
EP1603110A3 (en) 2006-01-04
US20070109243A1 (en) 2007-05-17
CN1146851C (zh) 2004-04-21
US8704747B2 (en) 2014-04-22
CN1917022A (zh) 2007-02-21
CN1917023A (zh) 2007-02-21
TW319862B (ja) 1997-11-11
US20140078122A1 (en) 2014-03-20
EP0760508A1 (en) 1997-03-05
US7782311B2 (en) 2010-08-24
EP1603110A2 (en) 2005-12-07
CN1495497A (zh) 2004-05-12
KR100236687B1 (ko) 2000-01-15
EP0760508B1 (en) 2005-11-09
US7932886B2 (en) 2011-04-26
CN1145678A (zh) 1997-03-19
KR100268146B1 (en) 2000-09-15
US9275588B2 (en) 2016-03-01
US6023260A (en) 2000-02-08
DE69635399D1 (de) 2005-12-15
EP0760508A4 (en) 1997-11-12
US20020057251A1 (en) 2002-05-16
CN100530332C (zh) 2009-08-19
US20060279515A1 (en) 2006-12-14
CN1847963A (zh) 2006-10-18
US6337677B1 (en) 2002-01-08
DE69635399T2 (de) 2006-06-29

Similar Documents

Publication Publication Date Title
JP3446209B2 (ja) 液晶表示装置、液晶表示装置の駆動方法、および液晶表示装置の検査方法
KR100549157B1 (ko) 액정 표시 소자
US6437768B1 (en) Data signal line driving circuit and image display apparatus
US7154488B2 (en) Driver circuit, electro-optical device, and drive method
US6275210B1 (en) Liquid crystal display device and driver circuit thereof
TWI415083B (zh) A semiconductor integrated circuit and a semiconductor integrated circuit for driving a liquid crystal display
JPH0822267A (ja) 液晶駆動回路と液晶表示装置
KR101205769B1 (ko) 액정표시장치와 그 게이트구동회로
JP2000162577A (ja) 平面表示装置、アレイ基板、および平面表示装置の駆動方法
JP3783693B2 (ja) 液晶表示装置及び液晶表示装置の検査方法
US8339387B2 (en) Display device and electronic apparatus
JP3815447B2 (ja) データ線駆動回路、アクティブマトリクス基板、液晶装置、および表示装置
JP3882849B2 (ja) アクティブマトリクス基板
JP3882848B2 (ja) 液晶表示装置
JP4052339B2 (ja) 駆動回路、アクティブマトリクス基板、および表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371