JP2792634B2 - アクティブマトリクス基板の検査方法 - Google Patents
アクティブマトリクス基板の検査方法Info
- Publication number
- JP2792634B2 JP2792634B2 JP15916391A JP15916391A JP2792634B2 JP 2792634 B2 JP2792634 B2 JP 2792634B2 JP 15916391 A JP15916391 A JP 15916391A JP 15916391 A JP15916391 A JP 15916391A JP 2792634 B2 JP2792634 B2 JP 2792634B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- data
- inspection
- scanning
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Quality & Reliability (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等におけ
る駆動回路を内蔵したアクティブマトリクス基板の検査
方法に関する。
る駆動回路を内蔵したアクティブマトリクス基板の検査
方法に関する。
【０００２】
【従来の技術】近年小型高精度化が著しい液晶表示装置
のアクティブマトリクス基板は、画素部のＴＦＴ（Ｔｈ
ｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジ
スタ）と共に、走査信号線駆動回路やデータ信号線駆動
回路を同一基板上に形成する場合がある。このように駆
動回路をアクティブマトリクス基板に内蔵することの利
点としては、駆動用ＩＣを外付け実装するよりも低コス
ト化が図れること、外付け実装では不可能な微細ピッチ
への対応が可能であること、及びパネルモジュールサイ
ズをより小型化できること等が挙げられる。そして、こ
れらの特徴を活かして１インチ程度の大きさの駆動回路
をアクティブマトリクス基板に内蔵した液晶表示装置が
ビューファインダ用として既に商品化されている。
のアクティブマトリクス基板は、画素部のＴＦＴ（Ｔｈ
ｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジ
スタ）と共に、走査信号線駆動回路やデータ信号線駆動
回路を同一基板上に形成する場合がある。このように駆
動回路をアクティブマトリクス基板に内蔵することの利
点としては、駆動用ＩＣを外付け実装するよりも低コス
ト化が図れること、外付け実装では不可能な微細ピッチ
への対応が可能であること、及びパネルモジュールサイ
ズをより小型化できること等が挙げられる。そして、こ
れらの特徴を活かして１インチ程度の大きさの駆動回路
をアクティブマトリクス基板に内蔵した液晶表示装置が
ビューファインダ用として既に商品化されている。
【０００３】一般に、アクティブマトリクス基板に内蔵
される駆動回路は、例えばＮＴＳＣ方式の場合であれば
走査側で１５．７５ｋＨｚ、データ側で数ＭＨｚの高速
動作を行う必要があるため、回路を構成するＴＦＴには
アモルファスシリコンより移動度が大きいポリシリコン
が使用される。図２１はポリシリコンＴＦＴを用いた従
来の液晶表示装置の構成図であり、１１は画素部、１２
はデータ信号線駆動回路、１３は走査信号線駆動回路、
１１ｂは対向電極と接続する共通線、１２ａはビデオ信
号線、１２ｂはアナログスイッチ、１２ｃはシフトレジ
スタを表している。
される駆動回路は、例えばＮＴＳＣ方式の場合であれば
走査側で１５．７５ｋＨｚ、データ側で数ＭＨｚの高速
動作を行う必要があるため、回路を構成するＴＦＴには
アモルファスシリコンより移動度が大きいポリシリコン
が使用される。図２１はポリシリコンＴＦＴを用いた従
来の液晶表示装置の構成図であり、１１は画素部、１２
はデータ信号線駆動回路、１３は走査信号線駆動回路、
１１ｂは対向電極と接続する共通線、１２ａはビデオ信
号線、１２ｂはアナログスイッチ、１２ｃはシフトレジ
スタを表している。
【０００４】このようなアクティブマトリクス基板の製
造方法の一例を以下に示す。まず石英ガラス基板上に膜
厚１０００オングストローム程度のポリシリコン薄膜を
低圧ＣＶＤ法により全面に形成する。次にこのポリシリ
コン薄膜にＳｉのイオン注入を行いアモルファス化し、
窒素雰囲気中において６００℃程度の温度で、例えば１
００時間程度の熱処理を行うことにより固相成長させポ
リシリコン薄膜を得る。次にこのポリシリコン薄膜をパ
ターニングしてＴＦＴチャンネル層及び付加蓄積容量の
下部電極を形成する。この下部電極にはＰイオンを注入
して低抵抗化する。その後、約８５０℃程度の温度で膜
厚１０００オングストローム程度のゲート絶縁膜ＳｉＯ
2を低圧ＣＶＤ法により形成する。そして、さらに膜厚
５０００オングストローム程度のポリシリコン膜を低圧
ＣＶＤ法で全面に形成し、８５０℃程度の温度でＮ+ポ
リシリコンを堆積後拡散を行ってポリシリコン膜を低抵
抗化した後、パターニングしてゲート電極、走査信号
線、付加蓄積容量の上部電極及びその配線を形成する。
次にＰイオンを注入してＮ+のソース・ドレイン領域を
形成後、常圧ＣＶＤでＳｉＯ2層間絶縁膜を７０００オ
ングストロームに堆積し、コンタクトホールを形成し
て、スパッタ法によりＡｌを堆積しパターニングしてデ
ータ信号線を形成する。その後、ＳｉＯ絶縁膜をプラズ
マＣＶＤ法で全面に堆積後、画素電極とＴＦＴのドレイ
ンとのコンタクトのためのスルーホールを形成する。画
素電極はＩＴＯをスパッタ法により１０００オングスト
ロームに堆積し、パターニングを行い形成する。以上の
工程に於いて、走査信号線駆動回路やデータ信号線駆動
回路等のＣＭＯＳ周辺回路も同時に形成する。
造方法の一例を以下に示す。まず石英ガラス基板上に膜
厚１０００オングストローム程度のポリシリコン薄膜を
低圧ＣＶＤ法により全面に形成する。次にこのポリシリ
コン薄膜にＳｉのイオン注入を行いアモルファス化し、
窒素雰囲気中において６００℃程度の温度で、例えば１
００時間程度の熱処理を行うことにより固相成長させポ
リシリコン薄膜を得る。次にこのポリシリコン薄膜をパ
ターニングしてＴＦＴチャンネル層及び付加蓄積容量の
下部電極を形成する。この下部電極にはＰイオンを注入
して低抵抗化する。その後、約８５０℃程度の温度で膜
厚１０００オングストローム程度のゲート絶縁膜ＳｉＯ
2を低圧ＣＶＤ法により形成する。そして、さらに膜厚
５０００オングストローム程度のポリシリコン膜を低圧
ＣＶＤ法で全面に形成し、８５０℃程度の温度でＮ+ポ
リシリコンを堆積後拡散を行ってポリシリコン膜を低抵
抗化した後、パターニングしてゲート電極、走査信号
線、付加蓄積容量の上部電極及びその配線を形成する。
次にＰイオンを注入してＮ+のソース・ドレイン領域を
形成後、常圧ＣＶＤでＳｉＯ2層間絶縁膜を７０００オ
ングストロームに堆積し、コンタクトホールを形成し
て、スパッタ法によりＡｌを堆積しパターニングしてデ
ータ信号線を形成する。その後、ＳｉＯ絶縁膜をプラズ
マＣＶＤ法で全面に堆積後、画素電極とＴＦＴのドレイ
ンとのコンタクトのためのスルーホールを形成する。画
素電極はＩＴＯをスパッタ法により１０００オングスト
ロームに堆積し、パターニングを行い形成する。以上の
工程に於いて、走査信号線駆動回路やデータ信号線駆動
回路等のＣＭＯＳ周辺回路も同時に形成する。
【０００５】上記のようにして製造されるアクティブマ
トリクス基板は、液晶を介して対向基板と向かい合わせ
に組み立て液晶表示装置として実際に駆動可能となった
後であれば、光学的な検査により不良の検査を容易に行
うことができる。しかしながら、この状態でアクティブ
マトリクス基板が不良であると判断された場合には、も
はや不良箇所の修正は小型パネルに於いては非常に困難
であり、しかも、対向基板との組み立て工程が全くの無
駄となってしまう。従って、アクティブマトリクス基板
は、ＴＦＴ等の形成工程が終わった段階で検査を行い、
可能な場合は不良箇所の修正を行った上で対向基板との
組み立て工程に送り出せるようにする必要がある。
トリクス基板は、液晶を介して対向基板と向かい合わせ
に組み立て液晶表示装置として実際に駆動可能となった
後であれば、光学的な検査により不良の検査を容易に行
うことができる。しかしながら、この状態でアクティブ
マトリクス基板が不良であると判断された場合には、も
はや不良箇所の修正は小型パネルに於いては非常に困難
であり、しかも、対向基板との組み立て工程が全くの無
駄となってしまう。従って、アクティブマトリクス基板
は、ＴＦＴ等の形成工程が終わった段階で検査を行い、
可能な場合は不良箇所の修正を行った上で対向基板との
組み立て工程に送り出せるようにする必要がある。
【０００６】そこで、このようなアクティブマトリクス
基板を検査するために、従来は、針状プローバを接触さ
せて直接各信号線間の導通状態を調べたりすることによ
る検査方法が実施されていた。また、非接触で検査を行
う方法や、基板上に検査時のみ接続される検査回路を設
けて検査する方法も用いられていた。このような検査方
法の例としては、特開昭５７−３８４９８号や特開昭６
０−２９８９号が挙げられる。
基板を検査するために、従来は、針状プローバを接触さ
せて直接各信号線間の導通状態を調べたりすることによ
る検査方法が実施されていた。また、非接触で検査を行
う方法や、基板上に検査時のみ接続される検査回路を設
けて検査する方法も用いられていた。このような検査方
法の例としては、特開昭５７−３８４９８号や特開昭６
０−２９８９号が挙げられる。
【０００７】
【発明が解決しようとする課題】ところが、従来からの
針状プローバを接触させて検査を行う方法では、小型高
精度化されたアクティブマトリクス基板の各画素部が微
細なために、検査によって画素を疵付けたり新たな断線
を発生させるおそれが増大するという問題が発生してい
た。また、非接触による方法の場合も、検査箇所が微細
でしかも膨大な数になるため、これらを全て高速かつ確
実に検査を行うことは必ずしも容易ではないという問題
が発生していた。さらに、基板上に検査回路を設ける方
法では、接続のためのトランジスタ等の欠陥によって検
査回路自体が不良となる可能性があり、確実な検査を行
うことができないという問題があった。
針状プローバを接触させて検査を行う方法では、小型高
精度化されたアクティブマトリクス基板の各画素部が微
細なために、検査によって画素を疵付けたり新たな断線
を発生させるおそれが増大するという問題が発生してい
た。また、非接触による方法の場合も、検査箇所が微細
でしかも膨大な数になるため、これらを全て高速かつ確
実に検査を行うことは必ずしも容易ではないという問題
が発生していた。さらに、基板上に検査回路を設ける方
法では、接続のためのトランジスタ等の欠陥によって検
査回路自体が不良となる可能性があり、確実な検査を行
うことができないという問題があった。
【０００８】本発明は、上記事情に鑑み、容易かつ確実
な検査を行うことができるアクティブマトリクス基板の
検査方法を提供することを目的としている。
な検査を行うことができるアクティブマトリクス基板の
検査方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明の検査方法は、マ
トリクス状に配列された画素部と、該画素部に接続され
た縦横に延伸する複数の走査信号線及びデータ信号線
と、該データ信号線のそれぞれの一端がスイッチを介し
て１本以上のビデオ信号線に接続され、該ビデオ信号線
の各入力端子から入力されたビデオ信号を該スイッチを
切り替えて各データ信号線に送るデータ信号線駆動回路
とを有するアクティブマトリクス基板の検査方法であっ
て、ｎ（ｎ≧２）本のデータ側検査用信号線を設け、そ
れぞれを該データ信号線の他端に（ｎ−１）本おきに接
続し、各データ側検査用信号線に検査信号を入力すると
共に該データ信号線駆動回路を動作させ、その際に該ビ
デオ信号線の各入力端子から出力される信号波形をモニ
タすることによって、該データ信号線駆動回路及び該デ
ータ信号線の検査を行っており、そのことにより上記目
的が達成される。また、本発明の検査方法は、マトリク
ス状に配列された画素部と、該画素部に接続された縦横
に延伸する複数の走査信号線及びデータ信号線と、ｎ
（ｎ≧２）本のビデオ信号線と、該ビデオ信号線のそれ
ぞれが該データ信号線の一端に（ｎ−１）本おきにスイ
ッチを介して接続され、各ビデオ信号線の入力端子から
入力されたビデオ信号を該スイッチを切り替えて各デー
タ信号線に送るデータ信号線駆動回路とを有するアクテ
ィブマトリクス基板の検査方法であって、１本以上のデ
ータ側検査用信号線を該データ信号線の他端に接続して
設け、該データ側検査用信号線に検査信号を入力すると
共に該データ信号線駆動回路を動作させ、その際に該ビ
デオ信号線の各入力端子から出力される信号波形をモニ
タすることによって、該データ信号線駆動回路及び該デ
ータ信号線の検査を行っており、そのことにより上記目
的が達成される。
トリクス状に配列された画素部と、該画素部に接続され
た縦横に延伸する複数の走査信号線及びデータ信号線
と、該データ信号線のそれぞれの一端がスイッチを介し
て１本以上のビデオ信号線に接続され、該ビデオ信号線
の各入力端子から入力されたビデオ信号を該スイッチを
切り替えて各データ信号線に送るデータ信号線駆動回路
とを有するアクティブマトリクス基板の検査方法であっ
て、ｎ（ｎ≧２）本のデータ側検査用信号線を設け、そ
れぞれを該データ信号線の他端に（ｎ−１）本おきに接
続し、各データ側検査用信号線に検査信号を入力すると
共に該データ信号線駆動回路を動作させ、その際に該ビ
デオ信号線の各入力端子から出力される信号波形をモニ
タすることによって、該データ信号線駆動回路及び該デ
ータ信号線の検査を行っており、そのことにより上記目
的が達成される。また、本発明の検査方法は、マトリク
ス状に配列された画素部と、該画素部に接続された縦横
に延伸する複数の走査信号線及びデータ信号線と、ｎ
（ｎ≧２）本のビデオ信号線と、該ビデオ信号線のそれ
ぞれが該データ信号線の一端に（ｎ−１）本おきにスイ
ッチを介して接続され、各ビデオ信号線の入力端子から
入力されたビデオ信号を該スイッチを切り替えて各デー
タ信号線に送るデータ信号線駆動回路とを有するアクテ
ィブマトリクス基板の検査方法であって、１本以上のデ
ータ側検査用信号線を該データ信号線の他端に接続して
設け、該データ側検査用信号線に検査信号を入力すると
共に該データ信号線駆動回路を動作させ、その際に該ビ
デオ信号線の各入力端子から出力される信号波形をモニ
タすることによって、該データ信号線駆動回路及び該デ
ータ信号線の検査を行っており、そのことにより上記目
的が達成される。
【００１０】前記検査用信号線は、前記データ信号線に
共通に設けることもできる。
共通に設けることもできる。
【００１１】
【００１２】前記検査用信号線は、検査終了後に除去す
るのが好ましい。
るのが好ましい。
【００１３】また、本発明の検査方法は、マトリクス状
に配列された画素部と、該画素部に接続された縦横に延
伸する複数の走査信号線及びデータ信号線と、該走査信
号線のそれぞれの一端が接続され各走査信号線に走査信
号を出力する走査信号線駆動回路とを有するアクティブ
マトリクス基板の検査方法であって、ｎ（ｎ≧２）本の
走査側検査用信号線を設け、それぞれを該走査信号線の
他端に（ｎ−１）本おきに接続し、該走査信号線駆動回
路を動作させた際に各走査側検査用信号線の出力端子か
ら出力される信号波形をモニタすることによって、該走
査信号線駆動回路及び該走査信号線の検査を行ってお
り、そのことにより上記目的が達成される。
に配列された画素部と、該画素部に接続された縦横に延
伸する複数の走査信号線及びデータ信号線と、該走査信
号線のそれぞれの一端が接続され各走査信号線に走査信
号を出力する走査信号線駆動回路とを有するアクティブ
マトリクス基板の検査方法であって、ｎ（ｎ≧２）本の
走査側検査用信号線を設け、それぞれを該走査信号線の
他端に（ｎ−１）本おきに接続し、該走査信号線駆動回
路を動作させた際に各走査側検査用信号線の出力端子か
ら出力される信号波形をモニタすることによって、該走
査信号線駆動回路及び該走査信号線の検査を行ってお
り、そのことにより上記目的が達成される。
【００１４】
【００１５】
【００１６】前記検査用信号線は、検査終了後に除去す
るのが好ましい。
るのが好ましい。
【００１７】
【作用】本発明では、データ信号線の検査に際し、例え
ば、ビデオ信号線が１本の場合には、ｎ（ｎ≧２）本の
データ側検査用信号線を設け、それぞれをデータ信号線
の他端に（ｎ−１）本おきに接続する。検査時には、各
データ側検査用信号線に検査信号を入力すると共にデー
タ信号線駆動回路を動作させ、その際にビデオ信号線の
入力端子から出力される信号波形をモニタすることによ
って、データ信号線駆動回路及びデータ信号線の検査を
行う。隣接するデータ信号線同士で、互いに異なる検査
用回路を構成して、各データ側検査用信号線から検査信
号を入力するので、これらを相互に区別してデータ信号
線の検査を行うことが可能となり、検査の信頼性が向上
する。 また、ビデオ信号線が複数本形成される場合に
は、例えば、データ信号線に共通に接続する１本の検査
用信号線形成する。検査時には、データ側検査用信号線
に検査信号を入力すると共にデータ信号線駆動回路を動
作させ、その際に複数本のビデオ信号線の各入力端子か
ら出力される信号波形をモニタすることによって、デー
タ信号線駆動回路及びデータ信号線の検査を行う。しか
も、隣接するデータ信号線同士で、互いに異なる検査用
回路を構成して、データ側検査用信号線から入力される
検査信号を互いに異なるビデオ信号線の入力端子から出
力させるので、これらを相互に区別してデータ信号線の
検査を行うことが可能となり、検査の信頼性が向上す
る。 また、走査信号線の検査に際し、ｎ（ｎ≧２）本の
走査側検査用信号線を設け、それぞれを走査信号線の他
端に（ｎ−１）本おきに接続する。検査時には、走査信
号線駆動回路を動作させた際に各走査側検査用信号線の
出力端子から出力される信号波形をモニタすることによ
って、走査信号線駆動回路及び走査信号線の検査を行
う。隣接する走査信号線同士で、互いに異なる検査用回
路を構成して、走査信号を各走査側検査用信号線に出力
させるので、これらを相互に区別して走査信号線の検査
を行うことが可能となり、検査の信頼性が向上する。検
査用信号線は、データ信号線や走査信号線と同様にポリ
シリコン膜やＡｌ膜をパターニングして形成することが
できる。本発明では、例えば、データ信号線 の検査に際
し、ビデオ信号線が複数本形成される場合にはデータ信
号線に共通に接続する１本の検査用信号線が形成され、
ビデオ信号線が１本の場合にはデータ信号線を１本おき
にそれぞれ共通に接続する２本の検査用信号線が形成さ
れる。また、走査信号線の検査に際し、走査信号線を１
本おきにそれぞれ共通に接続する２本の検査用信号線が
形成される。
ば、ビデオ信号線が１本の場合には、ｎ（ｎ≧２）本の
データ側検査用信号線を設け、それぞれをデータ信号線
の他端に（ｎ−１）本おきに接続する。検査時には、各
データ側検査用信号線に検査信号を入力すると共にデー
タ信号線駆動回路を動作させ、その際にビデオ信号線の
入力端子から出力される信号波形をモニタすることによ
って、データ信号線駆動回路及びデータ信号線の検査を
行う。隣接するデータ信号線同士で、互いに異なる検査
用回路を構成して、各データ側検査用信号線から検査信
号を入力するので、これらを相互に区別してデータ信号
線の検査を行うことが可能となり、検査の信頼性が向上
する。 また、ビデオ信号線が複数本形成される場合に
は、例えば、データ信号線に共通に接続する１本の検査
用信号線形成する。検査時には、データ側検査用信号線
に検査信号を入力すると共にデータ信号線駆動回路を動
作させ、その際に複数本のビデオ信号線の各入力端子か
ら出力される信号波形をモニタすることによって、デー
タ信号線駆動回路及びデータ信号線の検査を行う。しか
も、隣接するデータ信号線同士で、互いに異なる検査用
回路を構成して、データ側検査用信号線から入力される
検査信号を互いに異なるビデオ信号線の入力端子から出
力させるので、これらを相互に区別してデータ信号線の
検査を行うことが可能となり、検査の信頼性が向上す
る。 また、走査信号線の検査に際し、ｎ（ｎ≧２）本の
走査側検査用信号線を設け、それぞれを走査信号線の他
端に（ｎ−１）本おきに接続する。検査時には、走査信
号線駆動回路を動作させた際に各走査側検査用信号線の
出力端子から出力される信号波形をモニタすることによ
って、走査信号線駆動回路及び走査信号線の検査を行
う。隣接する走査信号線同士で、互いに異なる検査用回
路を構成して、走査信号を各走査側検査用信号線に出力
させるので、これらを相互に区別して走査信号線の検査
を行うことが可能となり、検査の信頼性が向上する。検
査用信号線は、データ信号線や走査信号線と同様にポリ
シリコン膜やＡｌ膜をパターニングして形成することが
できる。本発明では、例えば、データ信号線 の検査に際
し、ビデオ信号線が複数本形成される場合にはデータ信
号線に共通に接続する１本の検査用信号線が形成され、
ビデオ信号線が１本の場合にはデータ信号線を１本おき
にそれぞれ共通に接続する２本の検査用信号線が形成さ
れる。また、走査信号線の検査に際し、走査信号線を１
本おきにそれぞれ共通に接続する２本の検査用信号線が
形成される。
【００１８】データ信号線の検査時には、データ信号線
駆動回路を駆動させる。そして、検査用信号線に検査信
号を送り、そのときのビデオ信号線からの出力に基づい
てデータ信号線駆動回路とデータ信号線の検査を行う。
即ち、データ信号線駆動回路が所定のタイミングでアナ
ログスイッチをＯＮ／ＯＦＦして各データ信号線とビデ
オ信号線とを順次接続するため、ビデオ信号線には検査
信号に応じた信号が出力される。しかし、データ信号線
駆動回路が正常にアナログスイッチを動作させることが
できなかったり、データ信号線に断線やリークが発生し
ていた場合には、このビデオ信号線に出力される信号に
も異常が現れ、これによってアクティブマトリクス基板
の不良を発見することができる。しかも、データ信号線
に交互に接続された複数のビデオ信号線又は１本おきに
データ信号線に接続された２本の検査用信号線によっ
て、隣接するデータ信号線同士では、互いに検査信号が
異なる経路となるため、これらを相互に区別して出力信
号の異常や欠陥箇所を容易に検出することができるよう
になる。
駆動回路を駆動させる。そして、検査用信号線に検査信
号を送り、そのときのビデオ信号線からの出力に基づい
てデータ信号線駆動回路とデータ信号線の検査を行う。
即ち、データ信号線駆動回路が所定のタイミングでアナ
ログスイッチをＯＮ／ＯＦＦして各データ信号線とビデ
オ信号線とを順次接続するため、ビデオ信号線には検査
信号に応じた信号が出力される。しかし、データ信号線
駆動回路が正常にアナログスイッチを動作させることが
できなかったり、データ信号線に断線やリークが発生し
ていた場合には、このビデオ信号線に出力される信号に
も異常が現れ、これによってアクティブマトリクス基板
の不良を発見することができる。しかも、データ信号線
に交互に接続された複数のビデオ信号線又は１本おきに
データ信号線に接続された２本の検査用信号線によっ
て、隣接するデータ信号線同士では、互いに検査信号が
異なる経路となるため、これらを相互に区別して出力信
号の異常や欠陥箇所を容易に検出することができるよう
になる。
【００１９】また、走査信号線の検査時には、走査信号
線駆動回路が動作して各走査信号線に順に走査信号が送
られることにより、この走査信号線の端末に接続された
検査用信号線からも走査信号が順に出力される。しか
し、走査信号線駆動回路が正常に走査信号を発しなかっ
たり、走査信号線に断線やリークが発生していた場合に
は、検査用信号線の出力にも異常が現れ、これによって
アクティブマトリクス基板の不良を発見することができ
る。しかも、走査信号線に１本おきにそれぞれ共通に接
続する２本の検査用信号線により、隣接する走査信号線
上の走査信号は互いに異なる検査用信号線に出力される
ので、これらを相互に区別して出力信号の異常や欠陥箇
所を容易に検出することができるようになる。
線駆動回路が動作して各走査信号線に順に走査信号が送
られることにより、この走査信号線の端末に接続された
検査用信号線からも走査信号が順に出力される。しか
し、走査信号線駆動回路が正常に走査信号を発しなかっ
たり、走査信号線に断線やリークが発生していた場合に
は、検査用信号線の出力にも異常が現れ、これによって
アクティブマトリクス基板の不良を発見することができ
る。しかも、走査信号線に１本おきにそれぞれ共通に接
続する２本の検査用信号線により、隣接する走査信号線
上の走査信号は互いに異なる検査用信号線に出力される
ので、これらを相互に区別して出力信号の異常や欠陥箇
所を容易に検出することができるようになる。
【００２０】上記検査の終了後には、例えば対向基板を
組み立てた後の機械的な分断工程において、データ信号
線や走査信号線と接続される検査用信号線が除去され
る。従って、検査時には１本又は２本の検査用信号線に
よって多数のデータ信号線や走査信号線を容易に一括し
て検査することができるが、検査終了後は、これらのデ
ータ信号線や走査信号線を確実に分離することができ
る。
組み立てた後の機械的な分断工程において、データ信号
線や走査信号線と接続される検査用信号線が除去され
る。従って、検査時には１本又は２本の検査用信号線に
よって多数のデータ信号線や走査信号線を容易に一括し
て検査することができるが、検査終了後は、これらのデ
ータ信号線や走査信号線を確実に分離することができ
る。
【００２１】
【実施例】本発明を実施例について以下に説明する。
【００２２】本実施例の検査対象となるアクティブマト
リクス基板は、図１に示すように、画素部１と、この画
素部１と共に基板上に形成されたデータ信号線駆動回路
２及び走査信号線駆動回路３とを備えている。画素部１
には、液晶の各画素１ａを構成する多数の画素電極と、
これら各画素電極を制御する多数のＴＦＴ１ｂとが形成
されている。そして、これら多数のＴＦＴ１ｂは、縦横
に交差して形成された多数のデータ信号線Ｘと走査信号
線Ｙとの交差部にマトリクス状に接続されている。ま
た、画素部１には、各画素１ａごとに付加容量１ｃを設
けるための対向電極との共通線１ｄが形成されている。
リクス基板は、図１に示すように、画素部１と、この画
素部１と共に基板上に形成されたデータ信号線駆動回路
２及び走査信号線駆動回路３とを備えている。画素部１
には、液晶の各画素１ａを構成する多数の画素電極と、
これら各画素電極を制御する多数のＴＦＴ１ｂとが形成
されている。そして、これら多数のＴＦＴ１ｂは、縦横
に交差して形成された多数のデータ信号線Ｘと走査信号
線Ｙとの交差部にマトリクス状に接続されている。ま
た、画素部１には、各画素１ａごとに付加容量１ｃを設
けるための対向電極との共通線１ｄが形成されている。
【００２３】データ信号線駆動回路２は、画素部１の各
データ信号線Ｘと１本のビデオ信号線２ａとを所定のタ
イミングで順に接続するための回路である。即ち、各デ
ータ信号線Ｘは、それぞれアナログスイッチ２ｂを介し
てビデオ信号線２ａに接続されている。そして、シフト
レジスタ２ｃの出力信号に基づいてこれらのアナログス
イッチ２ｂが順にＯＮとなり、これによって各データ信
号線Ｘが順にビデオ信号線２ａに接続される。ビデオ信
号線２ａの端部には、ビデオ信号入力端子Ｑが設けられ
ている。
データ信号線Ｘと１本のビデオ信号線２ａとを所定のタ
イミングで順に接続するための回路である。即ち、各デ
ータ信号線Ｘは、それぞれアナログスイッチ２ｂを介し
てビデオ信号線２ａに接続されている。そして、シフト
レジスタ２ｃの出力信号に基づいてこれらのアナログス
イッチ２ｂが順にＯＮとなり、これによって各データ信
号線Ｘが順にビデオ信号線２ａに接続される。ビデオ信
号線２ａの端部には、ビデオ信号入力端子Ｑが設けられ
ている。
【００２４】走査信号線駆動回路３は、各走査信号線Ｙ
に走査信号を出力するための回路である。即ち、シフト
レジスタによって構成される走査信号線駆動回路３の各
出力がそれぞれ各走査信号線Ｙに接続され、これによっ
て各走査信号線Ｙに順に走査信号が出力されることにな
る。走査信号線Ｙに走査信号が出力されると、画素部１
上のこの走査信号線Ｙに接続された各ＴＦＴ１ｂがＯＮ
となり、その画素１ａの画素電極とデータ信号線Ｘとを
接続する。従って、走査信号線駆動回路３によって各走
査信号線Ｙが順に選択され、この間に上記データ信号線
駆動回路２がビデオ信号線２ａから各データ信号線にビ
デオ信号を送ることにより、液晶表示装置のアクティブ
表示動作が行われる。
に走査信号を出力するための回路である。即ち、シフト
レジスタによって構成される走査信号線駆動回路３の各
出力がそれぞれ各走査信号線Ｙに接続され、これによっ
て各走査信号線Ｙに順に走査信号が出力されることにな
る。走査信号線Ｙに走査信号が出力されると、画素部１
上のこの走査信号線Ｙに接続された各ＴＦＴ１ｂがＯＮ
となり、その画素１ａの画素電極とデータ信号線Ｘとを
接続する。従って、走査信号線駆動回路３によって各走
査信号線Ｙが順に選択され、この間に上記データ信号線
駆動回路２がビデオ信号線２ａから各データ信号線にビ
デオ信号を送ることにより、液晶表示装置のアクティブ
表示動作が行われる。
【００２５】上記データ信号線駆動回路２から画素部１
に至るデータ信号線Ｘの端末側には、それぞれ各データ
信号線Ｘを１本おきに接続する２本のデータ側検査用信
号線４が形成される。そして、これらのデータ側検査用
信号線４の端部には、それぞれデータ側検査信号入力端
子Ｓが設けられている。また、走査信号線駆動回路３か
ら画素部１に至る走査信号線Ｙの端末側には、それぞれ
各走査信号線Ｙを１本おきに接続する２本の走査側検査
用信号線５が形成される。そして、これらの走査側検査
用信号線５の端部には、それぞれ走査側検査信号出力端
子Ｇが設けられている。
に至るデータ信号線Ｘの端末側には、それぞれ各データ
信号線Ｘを１本おきに接続する２本のデータ側検査用信
号線４が形成される。そして、これらのデータ側検査用
信号線４の端部には、それぞれデータ側検査信号入力端
子Ｓが設けられている。また、走査信号線駆動回路３か
ら画素部１に至る走査信号線Ｙの端末側には、それぞれ
各走査信号線Ｙを１本おきに接続する２本の走査側検査
用信号線５が形成される。そして、これらの走査側検査
用信号線５の端部には、それぞれ走査側検査信号出力端
子Ｇが設けられている。
【００２６】走査側の検査を行う場合には、走査信号線
駆動回路３を動作させながら走査側検査信号出力端子Ｇ
からの出力をモニタする。すると、各走査信号線Ｙに
は、図２に示すように、順に走査信号が出力される。そ
して、走査信号線駆動回路３が正常に走査信号を出力
し、かつ、走査信号線Ｙに断線やリーク等が発生してい
ない場合には、２箇所の走査側検査信号出力端子Ｇにそ
れぞれ互い違いのパルス状の検査信号が出力される。な
お、この場合の走査側検査信号出力端子Ｇでの出力電圧
は極めて微小な電圧となるが、例えば走査信号線駆動回
路３からの走査信号の電圧が１５Ｖであるとすると、走
査側検査信号出力端子Ｇの出力電圧は約５０ｍＶ程度
（走査信号線が４８０本の場合）となるので、これを検
出することは充分に可能である。
駆動回路３を動作させながら走査側検査信号出力端子Ｇ
からの出力をモニタする。すると、各走査信号線Ｙに
は、図２に示すように、順に走査信号が出力される。そ
して、走査信号線駆動回路３が正常に走査信号を出力
し、かつ、走査信号線Ｙに断線やリーク等が発生してい
ない場合には、２箇所の走査側検査信号出力端子Ｇにそ
れぞれ互い違いのパルス状の検査信号が出力される。な
お、この場合の走査側検査信号出力端子Ｇでの出力電圧
は極めて微小な電圧となるが、例えば走査信号線駆動回
路３からの走査信号の電圧が１５Ｖであるとすると、走
査側検査信号出力端子Ｇの出力電圧は約５０ｍＶ程度
（走査信号線が４８０本の場合）となるので、これを検
出することは充分に可能である。
【００２７】ところが、例えば走査信号線Ｙ3が断線し
ていたとすると、図３に示すように、走査側検査信号出
力端子Ｇ1の出力パルスに欠けが生じ検査信号が異常と
なる。また、走査信号線駆動回路３の不良により例えば
走査信号線Ｙ3が常時Ｈレベルになると、図４に示すよ
うに、走査側検査信号出力端子Ｇ1の検査信号も常時Ｈ
レベルとなる異常が発生する。
ていたとすると、図３に示すように、走査側検査信号出
力端子Ｇ1の出力パルスに欠けが生じ検査信号が異常と
なる。また、走査信号線駆動回路３の不良により例えば
走査信号線Ｙ3が常時Ｈレベルになると、図４に示すよ
うに、走査側検査信号出力端子Ｇ1の検査信号も常時Ｈ
レベルとなる異常が発生する。
【００２８】また、データ側の検査を行う場合には、デ
ータ信号線駆動回路２を動作させながらデータ側検査信
号入力端子Ｓから検査信号を入力し、ビデオ信号入力端
子Ｑの出力をモニタする。従って、シフトレジスタ２ｃ
の各出力ＸＸには、図５に示すようなパルス信号が出力
されて、各データ信号線Ｘが順にビデオ信号線２ａに接
続される。また、２本のデータ側検査信号入力端子Ｓに
は図示のような互い違いのパルス状の検査信号を入力す
る。すると、データ信号線駆動回路２が正常に動作し、
かつ、データ信号線Ｘに断線やリーク等が発生していな
い場合には、ビデオ信号入力端子Ｑに図示のようなパル
ス信号が出力される。ところが、例えばシフトレジスタ
２ｃの３番目の出力ＸＸ3が正常に出力されなかったと
すると、出力ＸＸ3により制御されるアナログスイッチ
２ｂがＯＮとならず、図６に示すように、ビデオ信号入
力端子Ｑの出力パルスに欠けが生じる異常が現れる。
ータ信号線駆動回路２を動作させながらデータ側検査信
号入力端子Ｓから検査信号を入力し、ビデオ信号入力端
子Ｑの出力をモニタする。従って、シフトレジスタ２ｃ
の各出力ＸＸには、図５に示すようなパルス信号が出力
されて、各データ信号線Ｘが順にビデオ信号線２ａに接
続される。また、２本のデータ側検査信号入力端子Ｓに
は図示のような互い違いのパルス状の検査信号を入力す
る。すると、データ信号線駆動回路２が正常に動作し、
かつ、データ信号線Ｘに断線やリーク等が発生していな
い場合には、ビデオ信号入力端子Ｑに図示のようなパル
ス信号が出力される。ところが、例えばシフトレジスタ
２ｃの３番目の出力ＸＸ3が正常に出力されなかったと
すると、出力ＸＸ3により制御されるアナログスイッチ
２ｂがＯＮとならず、図６に示すように、ビデオ信号入
力端子Ｑの出力パルスに欠けが生じる異常が現れる。
【００２９】以上のようにして、走査側とデータ側の検
査を行い不良が発見された場合には、可能であればレー
ザ等による修正が行われる。また、良品とされたものに
ついては、液晶を介して対向電極を向かい合わせに組み
付けられて液晶表示装置となる。そして、さらに分断工
程において、上記アクティブマトリクス基板上のデータ
側検査用信号線４と走査側検査用信号線５とが分断除去
され、それぞれ各データ信号線Ｘ及び走査信号線が分離
される。
査を行い不良が発見された場合には、可能であればレー
ザ等による修正が行われる。また、良品とされたものに
ついては、液晶を介して対向電極を向かい合わせに組み
付けられて液晶表示装置となる。そして、さらに分断工
程において、上記アクティブマトリクス基板上のデータ
側検査用信号線４と走査側検査用信号線５とが分断除去
され、それぞれ各データ信号線Ｘ及び走査信号線が分離
される。
【００３０】この結果、走査側の検査の場合には、２箇
所の走査側検査信号出力端子Ｇの出力信号をモニタし、
データ側の検査の場合には、２箇所のデータ側検査信号
入力端子Ｓから検査信号を入力すると共に、１箇所のビ
デオ信号入力端子Ｑの出力信号をモニタするだけで、ア
クティブマトリクス基板の不良を容易に検査することが
できる。
所の走査側検査信号出力端子Ｇの出力信号をモニタし、
データ側の検査の場合には、２箇所のデータ側検査信号
入力端子Ｓから検査信号を入力すると共に、１箇所のビ
デオ信号入力端子Ｑの出力信号をモニタするだけで、ア
クティブマトリクス基板の不良を容易に検査することが
できる。
【００３１】図７乃至図９に本発明の第２の実施例を示
す。この実施例は、図７に示すように、ビデオ信号線２
ａが２本設けられたアクティブマトリクス基板に対して
行われるものである。
す。この実施例は、図７に示すように、ビデオ信号線２
ａが２本設けられたアクティブマトリクス基板に対して
行われるものである。
【００３２】この実施例では、各データ信号線Ｘが１本
のデータ側検査用信号線４に共通に接続されている。そ
して、データ信号線駆動回路２を動作させながら、デー
タ側検査信号入力端子Ｓに１種類の検査信号を入力し、
２本のビデオ信号線２ａの各ビデオ信号入力端子Ｑから
の出力をモニタする。即ち、図８に示すように、シフト
レジスタ２ｃの各出力ＸＸから順次パルス信号を出力さ
せると共に、データ側検査信号入力端子Ｓにパルス状の
検査信号を入力すると、データ信号線駆動回路２が正常
に動作し、かつ、データ信号線Ｘに断線やリーク等が発
生していない場合には、２つのビデオ信号入力端子Ｑに
図示のようなパルス信号が出力される。ところが、例え
ばシフトレジスタ２ｃの３番目の出力ＸＸ3が正常に出
力されなかったり、当該アナログスイッチ２ｂがＯＮし
なかったり、又はデータ信号線Ｘ3に断線が発生してい
た場合には、図９に示すように、一方のビデオ信号入力
端子Ｑ1の出力パルスに欠けが生じる異常が現れる。
のデータ側検査用信号線４に共通に接続されている。そ
して、データ信号線駆動回路２を動作させながら、デー
タ側検査信号入力端子Ｓに１種類の検査信号を入力し、
２本のビデオ信号線２ａの各ビデオ信号入力端子Ｑから
の出力をモニタする。即ち、図８に示すように、シフト
レジスタ２ｃの各出力ＸＸから順次パルス信号を出力さ
せると共に、データ側検査信号入力端子Ｓにパルス状の
検査信号を入力すると、データ信号線駆動回路２が正常
に動作し、かつ、データ信号線Ｘに断線やリーク等が発
生していない場合には、２つのビデオ信号入力端子Ｑに
図示のようなパルス信号が出力される。ところが、例え
ばシフトレジスタ２ｃの３番目の出力ＸＸ3が正常に出
力されなかったり、当該アナログスイッチ２ｂがＯＮし
なかったり、又はデータ信号線Ｘ3に断線が発生してい
た場合には、図９に示すように、一方のビデオ信号入力
端子Ｑ1の出力パルスに欠けが生じる異常が現れる。
【００３３】従って、この実施例の場合には、ビデオ信
号線２ａが２本あるため、データ側検査用信号線４を１
本にまとめても、隣接するデータ信号線Ｘ同士を確実に
区別して検査することが可能となる。なお、走査側の検
査については第１実施例の場合と同様に行うことがで
き、以下の実施例でも同じである。
号線２ａが２本あるため、データ側検査用信号線４を１
本にまとめても、隣接するデータ信号線Ｘ同士を確実に
区別して検査することが可能となる。なお、走査側の検
査については第１実施例の場合と同様に行うことがで
き、以下の実施例でも同じである。
【００３４】図１０乃至図１２に本発明の第３の実施例
を示す。ここでも、図１０に示すように、ビデオ信号線
２ａが２本設けられたアクティブマトリクス基板につい
て説明する。
を示す。ここでも、図１０に示すように、ビデオ信号線
２ａが２本設けられたアクティブマトリクス基板につい
て説明する。
【００３５】この実施例では、各データ信号線Ｘが、第
１実施例の場合と同様に、１本おきに２本のデータ側検
査用信号線４にそれぞれ共通に接続されている。そし
て、データ信号線駆動回路２を動作させながら、２つの
データ側検査信号入力端子Ｓに図１１に示すようなパス
ル信号をそれぞれ入力すると、データ信号線駆動回路２
が正常に動作し、かつ、データ信号線Ｘに断線やリーク
等が発生していない場合には、２つのビデオ信号入力端
子Ｑに図示のような互いに反転したパルス信号が出力さ
れる。ところが、例えばシフトレジスタ２ｃの３番目の
出力ＸＸ3が正常に出力されなかったり、当該アナログ
スイッチ２ｂがＯＮしなかったり、又はデータ信号線Ｘ
3に断線が発生していた場合には、図１２に示すよう
に、一方のビデオ信号入力端子Ｑ1の出力パルスに欠け
が生じる異常が現れる。
１実施例の場合と同様に、１本おきに２本のデータ側検
査用信号線４にそれぞれ共通に接続されている。そし
て、データ信号線駆動回路２を動作させながら、２つの
データ側検査信号入力端子Ｓに図１１に示すようなパス
ル信号をそれぞれ入力すると、データ信号線駆動回路２
が正常に動作し、かつ、データ信号線Ｘに断線やリーク
等が発生していない場合には、２つのビデオ信号入力端
子Ｑに図示のような互いに反転したパルス信号が出力さ
れる。ところが、例えばシフトレジスタ２ｃの３番目の
出力ＸＸ3が正常に出力されなかったり、当該アナログ
スイッチ２ｂがＯＮしなかったり、又はデータ信号線Ｘ
3に断線が発生していた場合には、図１２に示すよう
に、一方のビデオ信号入力端子Ｑ1の出力パルスに欠け
が生じる異常が現れる。
【００３６】従って、この実施例の場合にも、隣接する
データ信号線Ｘ同士を確実に区別して検査することが可
能となる。
データ信号線Ｘ同士を確実に区別して検査することが可
能となる。
【００３７】図１３乃至図１６に本発明の第４の実施例
を示す。ここでは、図１３に示すように、ビデオ信号線
２ａが３本設けられたアクティブマトリクス基板につい
て説明する。
を示す。ここでは、図１３に示すように、ビデオ信号線
２ａが３本設けられたアクティブマトリクス基板につい
て説明する。
【００３８】この実施例では、各データ信号線Ｘが、第
２実施例の場合と同様に、１本のデータ側検査用信号線
４に共通に接続されている。そして、データ信号線駆動
回路２を動作させながら、データ側検査信号入力端子Ｓ
に図１４に示すようなパスル信号を入力すると、データ
信号線駆動回路２が正常に動作し、かつ、データ信号線
Ｘに断線やリーク等が発生していない場合には、３つの
ビデオ信号入力端子Ｑに図示のようなパルス信号がそれ
ぞれ出力される。ところが、例えばシフトレジスタ２ｃ
の４番目の出力ＸＸ4が正常に出力されなかったり、当
該アナログスイッチ２ｂがＯＮしなかったり、又はデー
タ信号線Ｘ4に断線が発生していた場合には、図１５に
示すように、ビデオ信号入力端子Ｑ1 の出力パルスに欠
けが生じる異常が現れる。また、シフトレジスタ２ｃの
出力ＸＸが常にＨレベルとなったり、４番目のアナログ
スイッチ２ｂが常時ＯＮとなった場合には、図１６に示
すように、ビデオ信号入力端子Ｑ1の出力パルスが検査
信号と同じになるという異常が現れる。
２実施例の場合と同様に、１本のデータ側検査用信号線
４に共通に接続されている。そして、データ信号線駆動
回路２を動作させながら、データ側検査信号入力端子Ｓ
に図１４に示すようなパスル信号を入力すると、データ
信号線駆動回路２が正常に動作し、かつ、データ信号線
Ｘに断線やリーク等が発生していない場合には、３つの
ビデオ信号入力端子Ｑに図示のようなパルス信号がそれ
ぞれ出力される。ところが、例えばシフトレジスタ２ｃ
の４番目の出力ＸＸ4が正常に出力されなかったり、当
該アナログスイッチ２ｂがＯＮしなかったり、又はデー
タ信号線Ｘ4に断線が発生していた場合には、図１５に
示すように、ビデオ信号入力端子Ｑ1 の出力パルスに欠
けが生じる異常が現れる。また、シフトレジスタ２ｃの
出力ＸＸが常にＨレベルとなったり、４番目のアナログ
スイッチ２ｂが常時ＯＮとなった場合には、図１６に示
すように、ビデオ信号入力端子Ｑ1の出力パルスが検査
信号と同じになるという異常が現れる。
【００３９】従って、この実施例の場合にも、隣接する
データ信号線Ｘ同士を確実に区別して検査することが可
能となる。
データ信号線Ｘ同士を確実に区別して検査することが可
能となる。
【００４０】図１７乃至図２０に本発明の第５実施例を
示す。ここでも、図１７に示すように、ビデオ信号線２
ａが３本設けられたアクティブマトリクス基板について
説明する。
示す。ここでも、図１７に示すように、ビデオ信号線２
ａが３本設けられたアクティブマトリクス基板について
説明する。
【００４１】この実施例では、各データ信号線Ｘが、第
１実施例等の場合と同様に、１本おきに２本のデータ側
検査用信号線４にそれぞれ共通に接続されている。そし
て、データ信号線駆動回路２を動作させながら、２つの
データ側検査信号入力端子Ｓに図１８に示すような互い
に反転したパスル信号をそれぞれ入力すると、データ信
号線駆動回路２が正常に動作し、かつ、データ信号線Ｘ
に断線やリーク等が発生していない場合には、３つのビ
デオ信号入力端子Ｑに図示のようなパルス信号が出力さ
れる。ところが、例えばシフトレジスタ２ｃの４番目の
出力ＸＸ4が正常に出力されなかったり、当該アナログ
スイッチ２ｂがＯＮしなかったり、又はデータ信号線Ｘ
4に断線が発生していた場合には、図１９に示すよう
に、ビデオ信号入力端子Ｑ1の出力パルスに欠けが生じ
る異常が現れる。また、シフトレジスタ２ｃの出力ＸＸ
が常にＨレベルとなったり、４番目のアナログスイッチ
２ｂが常時ＯＮとなった場合には、図２０に示すよう
に、ビデオ信号入力端子Ｑ1の出力パルスがデータ側検
査信号入力端子Ｓ1に入力される検査信号と同じになる
という異常が現れる。
１実施例等の場合と同様に、１本おきに２本のデータ側
検査用信号線４にそれぞれ共通に接続されている。そし
て、データ信号線駆動回路２を動作させながら、２つの
データ側検査信号入力端子Ｓに図１８に示すような互い
に反転したパスル信号をそれぞれ入力すると、データ信
号線駆動回路２が正常に動作し、かつ、データ信号線Ｘ
に断線やリーク等が発生していない場合には、３つのビ
デオ信号入力端子Ｑに図示のようなパルス信号が出力さ
れる。ところが、例えばシフトレジスタ２ｃの４番目の
出力ＸＸ4が正常に出力されなかったり、当該アナログ
スイッチ２ｂがＯＮしなかったり、又はデータ信号線Ｘ
4に断線が発生していた場合には、図１９に示すよう
に、ビデオ信号入力端子Ｑ1の出力パルスに欠けが生じ
る異常が現れる。また、シフトレジスタ２ｃの出力ＸＸ
が常にＨレベルとなったり、４番目のアナログスイッチ
２ｂが常時ＯＮとなった場合には、図２０に示すよう
に、ビデオ信号入力端子Ｑ1の出力パルスがデータ側検
査信号入力端子Ｓ1に入力される検査信号と同じになる
という異常が現れる。
【００４２】従って、この実施例の場合にも、隣接する
データ信号線Ｘ同士を確実に区別して検査することが可
能となる。
データ信号線Ｘ同士を確実に区別して検査することが可
能となる。
【００４３】
【発明の効果】以上の説明から明らかなように、本発明
のアクティブマトリクス基板の検査方法によれば、検査
用信号線を新たに設けるだけで、多数の出力を有するデ
ータ信号線駆動回路や走査信号線駆動回路及び多数のデ
ータ信号線や走査信号線等の欠陥を容易かつ確実に検査
することができるようになる。加えて、隣接するデータ
信号線同士又は走査信号線同士で、互いに異なる検査用
回路を構成して、これらを相互に区別して各信号線の検
査を行うことができるので、検査の信頼性を向上させる
ことができる。
のアクティブマトリクス基板の検査方法によれば、検査
用信号線を新たに設けるだけで、多数の出力を有するデ
ータ信号線駆動回路や走査信号線駆動回路及び多数のデ
ータ信号線や走査信号線等の欠陥を容易かつ確実に検査
することができるようになる。加えて、隣接するデータ
信号線同士又は走査信号線同士で、互いに異なる検査用
回路を構成して、これらを相互に区別して各信号線の検
査を行うことができるので、検査の信頼性を向上させる
ことができる。
【図１】本発明の第１実施例を示すものであって、アク
ティブマトリクス基板のブロック図である。
ティブマトリクス基板のブロック図である。
【図２】本発明の第１実施例を示すものであって、検査
時に走査信号線駆動回路から走査信号線に出力される走
査信号と検査用信号線の出力信号を示すタイムチャート
である。
時に走査信号線駆動回路から走査信号線に出力される走
査信号と検査用信号線の出力信号を示すタイムチャート
である。
【図３】本発明の第１実施例を示すものであって、図２
における走査信号線断線時の検査用信号線の出力信号を
示すタイムチャートである。
における走査信号線断線時の検査用信号線の出力信号を
示すタイムチャートである。
【図４】本発明の第１実施例を示すものであって、図２
における不良時の検査用信号線の出力信号を示すタイム
チャートである。
における不良時の検査用信号線の出力信号を示すタイム
チャートである。
【図５】本発明の第１実施例を示すものであって、検査
時にデータ信号線駆動回路からアナログスイッチに出力
される信号と検査用信号線に送られる検査信号とビデオ
信号線からの出力信号を示すタイムチャートである。
時にデータ信号線駆動回路からアナログスイッチに出力
される信号と検査用信号線に送られる検査信号とビデオ
信号線からの出力信号を示すタイムチャートである。
【図６】本発明の第１実施例を示すものであって、図５
における不良時のビデオ信号線からの出力信号を示すタ
イムチャートである。
における不良時のビデオ信号線からの出力信号を示すタ
イムチャートである。
【図７】本発明の第２実施例を示すものであって、アク
ティブマトリクス基板のブロック図である。
ティブマトリクス基板のブロック図である。
【図８】本発明の第２実施例を示すものであって、検査
時にデータ信号線駆動回路からアナログスイッチに出力
される信号と検査用信号線に送られる検査信号とビデオ
信号線からの出力信号を示すタイムチャートである。
時にデータ信号線駆動回路からアナログスイッチに出力
される信号と検査用信号線に送られる検査信号とビデオ
信号線からの出力信号を示すタイムチャートである。
【図９】本発明の第２実施例を示すものであって、図８
における不良時のビデオ信号線からの出力信号を示すタ
イムチャートである。
における不良時のビデオ信号線からの出力信号を示すタ
イムチャートである。
【図１０】本発明の第３実施例を示すものであって、ア
クティブマトリクス基板のブロック図である。
クティブマトリクス基板のブロック図である。
【図１１】本発明の第３実施例を示すものであって、検
査時にデータ信号線駆動回路からアナログスイッチに出
力される信号と検査用信号線に送られる検査信号とビデ
オ信号線からの出力信号を示すタイムチャートである。
査時にデータ信号線駆動回路からアナログスイッチに出
力される信号と検査用信号線に送られる検査信号とビデ
オ信号線からの出力信号を示すタイムチャートである。
【図１２】本発明の第３実施例を示すものであって、図
１１における不良時のビデオ信号線からの出力信号を示
すタイムチャートである。
１１における不良時のビデオ信号線からの出力信号を示
すタイムチャートである。
【図１３】本発明の第４実施例を示すものであって、ア
クティブマトリクス基板のブロック図である。
クティブマトリクス基板のブロック図である。
【図１４】本発明の第４実施例を示すものであって、検
査時にデータ信号線駆動回路からアナログスイッチに出
力される信号と検査用信号線に送られる検査信号とビデ
オ信号線からの出力信号を示すタイムチャートである。
査時にデータ信号線駆動回路からアナログスイッチに出
力される信号と検査用信号線に送られる検査信号とビデ
オ信号線からの出力信号を示すタイムチャートである。
【図１５】本発明の第４実施例を示すものであって、図
１４における不良時のビデオ信号線からの出力信号を示
すタイムチャートである。
１４における不良時のビデオ信号線からの出力信号を示
すタイムチャートである。
【図１６】本発明の第４実施例を示すものであって、図
１４における他の不良時のビデオ信号線からの出力信号
を示すタイムチャートである。
１４における他の不良時のビデオ信号線からの出力信号
を示すタイムチャートである。
【図１７】本発明の第５実施例を示すものであって、ア
クティブマトリクス基板のブロック図である。
クティブマトリクス基板のブロック図である。
【図１８】本発明の第５実施例を示すものであって、検
査時にデータ信号線駆動回路からアナログスイッチに出
力される信号と検査用信号線に送られる検査信号とビデ
オ信号線からの出力信号を示すタイムチャートである。
査時にデータ信号線駆動回路からアナログスイッチに出
力される信号と検査用信号線に送られる検査信号とビデ
オ信号線からの出力信号を示すタイムチャートである。
【図１９】本発明の第５実施例を示すものであって、図
１８における不良時のビデオ信号線からの出力信号を示
すタイムチャートである。
１８における不良時のビデオ信号線からの出力信号を示
すタイムチャートである。
【図２０】本発明の第５実施例を示すものであって、図
１８における他の不良時のビデオ信号線からの出力信号
を示すタイムチャートである。
１８における他の不良時のビデオ信号線からの出力信号
を示すタイムチャートである。
【図２１】従来例を示すものであって、アクティブマト
リクス基板のブロック図である。
リクス基板のブロック図である。
１ 画素部 ２ データ信号線駆動回路 ３ 走査信号線駆動回路 ４ データ側検査用信号線 ５ 走査側検査用信号線 Ｘ データ信号線 Ｙ 走査信号線
フロントページの続き (72)発明者 ▲高▼藤 裕 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (56)参考文献 特開 昭63−52121（ＪＰ，Ａ) 特開 昭63−246727（ＪＰ，Ａ) 特開 平３−20782（ＪＰ，Ａ) 特開 平３−18891（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/13 101 G02F 1/133 G02F 1/1343 G02F 1/136 G09F 9/00 - 9/46 G09G 3/18 G09G 3/36
Claims (3)
- 【請求項１】マトリクス状に配列された画素部と、該画
素部に接続された縦横に延伸する複数の走査信号線及び
データ信号線と、該データ信号線のそれぞれの一端がス
イッチを介して１本以上のビデオ信号線に接続され、該
ビデオ信号線の各入力端子から入力されたビデオ信号を
該スイッチを切り替えて各データ信号線に送るデータ信
号線駆動回路とを有するアクティブマトリクス基板の検
査方法であって、ｎ（ｎ≧２）本のデータ側検査用信号線を設け、それぞ
れを該データ信号線の他端に（ｎ−１）本おきに接続
し、 各データ側検査用信号線に検査信号を入力すると共に該
データ信号線駆動回路を動作させ、その際に該ビデオ信
号線の各入力端子から出力される信号波形をモニタする
ことによって、 該データ信号線駆動回路及び該データ信
号線の検査を行うアクティブマトリクス基板の検査方
法。 - 【請求項２】マトリクス状に配列された画素部と、該画
素部に接続された縦横に延伸する複数の走査信号線及び
データ信号線と、ｎ（ｎ≧２）本のビデオ信号線と、該
ビデオ信号線のそれぞれが該データ信号線の一端に（ｎ
−１）本おきにスイッチを介して接続され、各ビデオ信
号線の入力端子から入力されたビデオ信号を該スイッチ
を切り替えて各データ信号線に送るデータ信号線駆動回
路とを有するアクティブマトリクス基板の検査方法であ
って、 １本以上のデータ側検査用信号線を該データ信号線の他
端に接続して設け、 該データ側検査用信号線に検査信号を入力すると共に該
データ信号線駆動回路を動作させ、その際に該ビデオ信
号線の各入力端子から出力される信号波形をモニタする
ことによって、該データ信号線駆動回路及び該データ信
号線の検査を行うアクティブマトリクス基板の検査方
法。 - 【請求項３】マトリクス状に配列された画素部と、該画
素部に接続された縦横に延伸する複数の走査信号線及び
データ信号線と、該走査信号線のそれぞれの一端が接続
され各走査信号線に走査信号を出力する走査信号線駆動
回路とを有するアクティブマトリクス基板の検査方法で
あって、ｎ（ｎ≧２）本の走査側 検査用信号線を設け、それぞれ
を該走査信号線の他端に（ｎ−１）本おきに接続し、 該走査信号線駆動回路を動作させた際に各走査側検査用
信号線の出力端子から出力される信号波形をモニタする
ことによって、該走査信号線駆動回路及び該走査信号線
の検査を行うアクティブマトリクス基板の検査方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15916391A JP2792634B2 (ja) | 1991-06-28 | 1991-06-28 | アクティブマトリクス基板の検査方法 |
| DE69221684T DE69221684T2 (de) | 1991-06-28 | 1992-06-26 | Verfahren zum Untersuchen eines Substrates mit aktiver Matrix |
| EP92305902A EP0525980B1 (en) | 1991-06-28 | 1992-06-26 | Method of inspecting an active matrix substrate |
| KR1019920011342A KR950014433B1 (ko) | 1991-06-28 | 1992-06-27 | 액티브 매트릭스 기판 검사방법 |
| US08/300,540 US5506516A (en) | 1991-06-28 | 1994-09-06 | Method of inspecting an active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15916391A JP2792634B2 (ja) | 1991-06-28 | 1991-06-28 | アクティブマトリクス基板の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH055897A JPH055897A (ja) | 1993-01-14 |
| JP2792634B2 true JP2792634B2 (ja) | 1998-09-03 |
Family
ID=15687650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15916391A Expired - Lifetime JP2792634B2 (ja) | 1991-06-28 | 1991-06-28 | アクティブマトリクス基板の検査方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5506516A (ja) |
| EP (1) | EP0525980B1 (ja) |
| JP (1) | JP2792634B2 (ja) |
| KR (1) | KR950014433B1 (ja) |
| DE (1) | DE69221684T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864703B2 (en) | 2002-07-26 | 2005-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Electrical inspection method and method of fabricating semiconductor display devices |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517027A (en) * | 1993-06-08 | 1996-05-14 | Mitsubishi Denki Kabushiki Kaisha | Method for detecting and examining slightly irregular surface states, scanning probe microscope therefor, and method for fabricating a semiconductor device or a liquid crystal display device using these |
| JP3312423B2 (ja) * | 1993-06-21 | 2002-08-05 | ソニー株式会社 | 平面表示装置、アクティブマトリクス基板および検査方法 |
| CN100576306C (zh) | 1995-02-01 | 2009-12-30 | 精工爱普生株式会社 | 液晶显示装置 |
| JPH08320466A (ja) * | 1995-03-17 | 1996-12-03 | Sharp Corp | アクティブマトリクス基板及びその欠陥修正方法 |
| US5751159A (en) * | 1995-09-05 | 1998-05-12 | Motorola, Inc. | Semiconductor array and switches formed on a common substrate for array testing purposes |
| JPH09159997A (ja) * | 1995-12-07 | 1997-06-20 | Sharp Corp | 液晶パネルの欠陥候補箇所検出方法 |
| FR2746756B1 (fr) * | 1996-04-01 | 1998-06-12 | Matra Transport International | Dispositif de detection de passage d'un mobile, tolerant aux pannes |
| TW329002B (en) * | 1996-06-05 | 1998-04-01 | Zenshin Test Co | Apparatus and method for inspecting a LCD substrate |
| TW374852B (en) * | 1996-06-10 | 1999-11-21 | Toshiba Corp | Display device |
| JP4147594B2 (ja) | 1997-01-29 | 2008-09-10 | セイコーエプソン株式会社 | アクティブマトリクス基板、液晶表示装置および電子機器 |
| KR100239749B1 (ko) * | 1997-04-11 | 2000-01-15 | 윤종용 | 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법 |
| US6191770B1 (en) * | 1997-12-11 | 2001-02-20 | Lg. Philips Lcd Co., Ltd. | Apparatus and method for testing driving circuit in liquid crystal display |
| JP3667548B2 (ja) * | 1998-03-27 | 2005-07-06 | シャープ株式会社 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
| US6677171B1 (en) * | 1998-07-14 | 2004-01-13 | Sharp Kabushiki Kaisha | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates |
| US6940300B1 (en) * | 1998-09-23 | 2005-09-06 | International Business Machines Corporation | Integrated circuits for testing an active matrix display array |
| KR100324914B1 (ko) * | 1998-09-25 | 2002-02-28 | 니시무로 타이죠 | 기판의 검사방법 |
| US6437596B1 (en) * | 1999-01-28 | 2002-08-20 | International Business Machines Corporation | Integrated circuits for testing a display array |
| US6115305A (en) * | 1999-06-15 | 2000-09-05 | Atmel Corporation | Method and apparatus for testing a video display chip |
| JP2001201765A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Corp | 液晶表示装置及びその検査方法 |
| JP2001265248A (ja) | 2000-03-14 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | アクティブ・マトリックス表示装置、及び、その検査方法 |
| JP2001330639A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | アレイ基板の検査方法 |
| JP4276373B2 (ja) * | 2000-12-07 | 2009-06-10 | セイコーエプソン株式会社 | 電気光学装置の検査用回路、電気光学装置および電子機器 |
| JP2003029296A (ja) * | 2001-07-13 | 2003-01-29 | Toshiba Corp | アレイ基板及びその検査方法並びに液晶表示装置 |
| KR100442305B1 (ko) * | 2001-07-18 | 2004-07-30 | 가부시끼가이샤 도시바 | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 |
| JP3880416B2 (ja) * | 2002-02-13 | 2007-02-14 | シャープ株式会社 | アクティブマトリクス基板 |
| JP3592316B2 (ja) * | 2002-06-21 | 2004-11-24 | 株式会社半導体理工学研究センター | 半導体特性評価装置 |
| US6765203B1 (en) * | 2003-01-31 | 2004-07-20 | Shimadzu Corporation | Pallet assembly for substrate inspection device and substrate inspection device |
| JP3964337B2 (ja) | 2003-03-07 | 2007-08-22 | 三菱電機株式会社 | 画像表示装置 |
| KR100491560B1 (ko) * | 2003-05-06 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 검사방법 및 장치 |
| JP4483224B2 (ja) * | 2003-08-08 | 2010-06-16 | セイコーエプソン株式会社 | 電気光学パネル、電気光学装置、及び電子機器 |
| JP2006178029A (ja) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | 電気光学装置、その検査方法、駆動装置および電子機器 |
| KR101337459B1 (ko) * | 2006-02-03 | 2013-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 구비한 전자기기 |
| JP5140999B2 (ja) * | 2006-11-22 | 2013-02-13 | カシオ計算機株式会社 | 液晶表示装置 |
| JP4724249B2 (ja) * | 2010-03-25 | 2011-07-13 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置及びその検査方法 |
| CN103389455B (zh) * | 2013-08-09 | 2015-11-11 | 友达光电（苏州）有限公司 | 驱动芯片的检测***及检测方法 |
| US20230153977A1 (en) * | 2021-11-17 | 2023-05-18 | Orbotech Ltd. | Panel design to improve accurate defect location report |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5738498A (en) * | 1980-08-21 | 1982-03-03 | Suwa Seikosha Kk | Testing system for active matrix substrate |
| JPS602989A (ja) * | 1983-06-20 | 1985-01-09 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPS61292755A (ja) * | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | 半導体集積回路 |
| JPS63246727A (ja) * | 1987-04-01 | 1988-10-13 | Matsushita Electric Ind Co Ltd | アクテイブマトリツクスアレイおよびその検査方法 |
| NL8700933A (nl) * | 1987-04-21 | 1988-11-16 | Philips Nv | Testmethode voor lcd-elementen. |
| JPH067239B2 (ja) * | 1987-08-14 | 1994-01-26 | セイコー電子工業株式会社 | 電気光学装置 |
| JP2610328B2 (ja) * | 1988-12-21 | 1997-05-14 | 株式会社東芝 | 液晶表示素子の製造方法 |
| JP2618042B2 (ja) * | 1989-06-15 | 1997-06-11 | 松下電子工業株式会社 | 画像表示装置の検査方法 |
| JP2594358B2 (ja) * | 1989-06-16 | 1997-03-26 | 松下電子工業株式会社 | 画像表示装置 |
| FR2667718B1 (fr) * | 1990-10-09 | 1992-11-27 | France Etat | Circuit de commande des colonnes d'un ecran d'affichage, comprenant des moyens de test a sortie unique. |
| US5285150A (en) * | 1990-11-26 | 1994-02-08 | Photon Dynamics, Inc. | Method and apparatus for testing LCD panel array |
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
| US5235272A (en) * | 1991-06-17 | 1993-08-10 | Photon Dynamics, Inc. | Method and apparatus for automatically inspecting and repairing an active matrix LCD panel |
| US5184082A (en) * | 1991-09-18 | 1993-02-02 | Honeywell Inc. | Apparatus and method for testing an active matrix pixel display |
-
1991
- 1991-06-28 JP JP15916391A patent/JP2792634B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-26 EP EP92305902A patent/EP0525980B1/en not_active Expired - Lifetime
- 1992-06-26 DE DE69221684T patent/DE69221684T2/de not_active Expired - Fee Related
- 1992-06-27 KR KR1019920011342A patent/KR950014433B1/ko not_active IP Right Cessation
-
1994
- 1994-09-06 US US08/300,540 patent/US5506516A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864703B2 (en) | 2002-07-26 | 2005-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Electrical inspection method and method of fabricating semiconductor display devices |
| US7129736B2 (en) | 2002-07-26 | 2006-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Element substrate |
| US7385413B2 (en) | 2002-07-26 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Electrical inspection method and method of fabricating semiconductor display devices |
| US7622943B2 (en) | 2002-07-26 | 2009-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Electrical inspection method and method of fabricating semiconductor display devices |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69221684D1 (de) | 1997-09-25 |
| EP0525980A2 (en) | 1993-02-03 |
| EP0525980B1 (en) | 1997-08-20 |
| JPH055897A (ja) | 1993-01-14 |
| EP0525980A3 (en) | 1995-09-06 |
| US5506516A (en) | 1996-04-09 |
| DE69221684T2 (de) | 1998-03-19 |
| KR930001117A (ko) | 1993-01-16 |
| KR950014433B1 (ko) | 1995-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2792634B2 (ja) | アクティブマトリクス基板の検査方法 | |
| US4930874A (en) | Liquid crystal display device | |
| US6982569B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| US8063865B2 (en) | Liquid crystal display comprising electrostatic protection circuit and test circuit | |
| KR101137863B1 (ko) | 박막트랜지스터 어레이 기판 | |
| JP3251474B2 (ja) | アクティブマトリクス基板 | |
| US5473261A (en) | Inspection apparatus and method for display device | |
| TWI412766B (zh) | 主動元件陣列以及檢測方法 | |
| JP2003043980A (ja) | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 | |
| KR100576629B1 (ko) | 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법 | |
| JPH0667200A (ja) | 液晶表示装置 | |
| JP2002098999A (ja) | 液晶表示装置 | |
| JPH11119683A (ja) | 液晶表示パネルの検査方法 | |
| JPH0527258A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| JP2776349B2 (ja) | 液晶表示装置の検査方法 | |
| JP2001183614A (ja) | 表示素子およびその検査方法 | |
| US20240087492A1 (en) | Display substrate, test method for the same and display device | |
| KR100296551B1 (ko) | 액정표시장치의불량검사방법 | |
| JPH11109887A (ja) | 液晶表示パネル及びその製造方法 | |
| JPH10268273A (ja) | 液晶表示基板 | |
| JPH0259727A (ja) | アクティブマトリックス基板 | |
| KR20040060044A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH10104647A (ja) | 液晶表示装置 | |
| JPH07113727B2 (ja) | アクティブマトリックスアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |