JP3882849B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板 Download PDFInfo
- Publication number
- JP3882849B2 JP3882849B2 JP2006021340A JP2006021340A JP3882849B2 JP 3882849 B2 JP3882849 B2 JP 3882849B2 JP 2006021340 A JP2006021340 A JP 2006021340A JP 2006021340 A JP2006021340 A JP 2006021340A JP 3882849 B2 JP3882849 B2 JP 3882849B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- driving circuit
- shift register
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
(全体構成)
図1Aは本発明に係る液晶表示装置の一実施形態の構成を示し、図1Bはアクティブマトリクス型液晶表示装置のおける画素部の構成を示す図である。
本実施形態は、データ線駆動回路200における動作に特徴があり、以下、具体的に説明する。
次に、図9および図10を用いて、図3に示される回路の動作を具体的に説明する。図9及び図10は、N=4,M=10の例を示している。図9は、シフトレジスタ220から並列に走る4つのパルスが定常的に出力されるようになるまで(その状態が図10に示される)の動作のうちの、初期段階の動作を示している。
図11Aは比較例のデータ線駆動回路の構成を示す図であり、図11Bは図11Aの構成の問題点を示す図である。
図22A〜図22Eに、ドライバ部のTFTと、アクティブマトリクス部(画素部)のTFTとを同時に基板上に形成する場合の、製造プロセス(低温製造プロセス)の一例が示されている。本製造プロセスにより製造されるTFTは、ポリシリコンを用いた、LDD(Lightly Doped Drain)構造のTFTである。
本発明は、アナログ方式のドライバを用いたデータ線駆動回路のみならず、デジタルドライバを用いたデータ線駆動回路にも適用が可能である。
本発明の第3の実施形態の特徴が図19A,図19Bに示されている。第1の実施形態では、ゲート回路240をナンドゲートで構成していたが(図3)、本実施形態では、ゲート回路240を排他的論理和ゲート251で構成している。排他的論理和ゲート251は、シフトレジスタの隣接する2つの段の出力(a,b・・・)を入力とし、映像信号のサンプリングタイミングを決めるために使用されるパルス(X,Y,Z・・・)を出力する。
図13Aに本発明の第4の実施形態の要部構成が示される。
図1に示す液晶表示装置は、データ線等の電気的特性の検査にも適している。すなわち、図15の上側に示すように、検査用信号の入力回路2000を設けることにより、データ線やアナログスイッチの周波数特性や、データ線の断線等を正確かつ高速に検出可能となる。
Claims (7)
- 複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線の交差に対応して設けられる複数の画素トランジスタと、
前記複数のデータ線の一端に接続されるアナログ駆動回路である第1のデータ線駆動回路と、
前記複数のデータ線の他端に接続されるデジタル駆動回路である第2のデータ線駆動回路と、
前記第1のデータ線駆動回路に複数のアナログ映像信号を供給する複数のアナログ映像信号線と、
前記第2のデータ線駆動回路にデジタル映像信号を供給するデジタル映像信号線と、を有し、
前記第1のデータ線駆動回路が前記複数のデータ線の一部を同時に駆動するものであり、第1のシフトレジスタと、前記アナログ映像信号線に電気的に接続され、前記第1のシフトレジスタからの複数の出力により前記複数のアナログ映像信号の一部を前記複数のデータ線の一部に同時に出力する複数のスイッチと、を含み、
前記第2のデータ線駆動回路が前記複数のデータ線の全部を同時に駆動するものであり、第2のシフトレジスタと、前記デジタル映像信号線に電気的に接続され、前記第2のシフトレジスタからの出力により前記デジタル映像信号を取り込む回路と、前記デジタル映像信号を取り込む回路から出力された前記デジタル映像信号をアナログ信号に変換して前記データ線の全部に同時に出力するD/Aコンバータと、を含むことを特徴とするアクティブマトリクス基板。 - 複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線の交差に対応して設けられる複数の画素トランジスタと、
前記複数のデータ線の一端に接続されるアナログ駆動回路である第1のデータ線駆動回路と、
前記複数のデータ線の他端に接続されるデジタル駆動回路である第2のデータ線駆動回路と、
前記第1のデータ線駆動回路に複数のアナログ映像信号を供給する複数のアナログ映像信号線と、
前記第2のデータ線駆動回路にデジタル映像信号を供給するデジタル映像信号線と、を有し、
前記第1のデータ線駆動回路が前記複数のデータ線の一部を同時に駆動するものであり、第1のシフトレジスタと、前記アナログ映像信号線に電気的に接続され、前記第1のシフトレジスタからの複数の出力により前記複数のアナログ映像信号の一部を前記複数のデータ線の一部に同時に出力する複数のスイッチと、を含み、
前記第2のデータ線駆動回路が点順次駆動方式であり、第2のシフトレジスタと、前記デジタル映像信号線に電気的に接続され、前記第2のシフトレジスタからの出力により前記デジタル映像信号を取り込む回路と、前記デジタル映像信号を取り込む回路から出力された前記デジタル映像信号をアナログ信号に変換して前記複数のデータ線の各々に出力するD/Aコンバータと、を含むことを特徴とするアクティブマトリクス基板。 - 請求項1に記載のアクティブマトリクス基板において、
前記第2のデータ線駆動回路が線順次駆動方式である、アクティブマトリクス基板。 - 請求項3に記載のアクティブマトリクス基板において、
前記デジタル映像信号を取り込む回路が複数のラッチである、アクティブマトリクス基板。 - 請求項3に記載のアクティブマトリクス基板において、
前記デジタル映像信号を取り込む回路が、複数の第1のラッチと、前記複数の第1のラッチに電気的に接続される複数の第2のラッチとを含み、前記複数の第1のラッチが前記デジタル映像信号線に電気的に接続され、前記第2のシフトレジスタからの出力により前記デジタル映像信号を取り込み、前記複数の第2のラッチが前記デジタル映像信号を前記D/Aコンバータに出力するものである、アクティブマトリクス基板。 - 請求項1ないし5のいずれかに記載のアクティブマトリクス基板において、
前記第1のデータ線駆動回路が複数の第1のゲート回路を含み、前記複数の第1のゲート回路の各々が前記第1のシフトレジスタと電気的に接続され、前記第1のゲート回路の各々が前記第1のシフトレジスタからのふたつの出力を入力し、前記第1のゲート回路からの複数の出力が前記複数の第1のスイッチに入力される、アクティブマトリクス基板。 - 請求項1ないし6のいずれかに記載のアクティブマトリクス基板において、
前記第2のデータ線駆動回路が複数の第2のゲート回路を含み、前記複数の第2のゲート回路の各々が前記第2のシフトレジスタと電気的に接続され、前記第2のゲート回路の各々が前記第2のシフトレジスタからのふたつの出力を入力し、前記第2のゲート回路からの複数の出力が前記複数の第2のスイッチに入力される、アクティブマトリクス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006021340A JP3882849B2 (ja) | 1995-02-01 | 2006-01-30 | アクティブマトリクス基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1512095 | 1995-02-01 | ||
JP2006021340A JP3882849B2 (ja) | 1995-02-01 | 2006-01-30 | アクティブマトリクス基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003072263A Division JP3815447B2 (ja) | 1995-02-01 | 2003-03-17 | データ線駆動回路、アクティブマトリクス基板、液晶装置、および表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006167246A Division JP4052339B2 (ja) | 1995-02-01 | 2006-06-16 | 駆動回路、アクティブマトリクス基板、および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006133806A JP2006133806A (ja) | 2006-05-25 |
JP3882849B2 true JP3882849B2 (ja) | 2007-02-21 |
Family
ID=36727342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006021340A Expired - Lifetime JP3882849B2 (ja) | 1995-02-01 | 2006-01-30 | アクティブマトリクス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3882849B2 (ja) |
-
2006
- 2006-01-30 JP JP2006021340A patent/JP3882849B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006133806A (ja) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3446209B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、および液晶表示装置の検査方法 | |
KR100207299B1 (ko) | 화상 표시 장치 및 주사 회로 | |
US20050184979A1 (en) | Liquid crystal display device | |
KR101169052B1 (ko) | 액정표시장치의 아날로그 샘플링 장치 | |
JP3659247B2 (ja) | 駆動回路、電気光学装置及び駆動方法 | |
KR20080023678A (ko) | 시프트 레지스터 회로 및 표시 구동 장치 | |
TWI415083B (zh) | A semiconductor integrated circuit and a semiconductor integrated circuit for driving a liquid crystal display | |
JP2000162577A (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
JP3783693B2 (ja) | 液晶表示装置及び液晶表示装置の検査方法 | |
JP3882849B2 (ja) | アクティブマトリクス基板 | |
JP3815447B2 (ja) | データ線駆動回路、アクティブマトリクス基板、液晶装置、および表示装置 | |
JP3882848B2 (ja) | 液晶表示装置 | |
JP4052339B2 (ja) | 駆動回路、アクティブマトリクス基板、および表示装置 | |
JP2000227585A (ja) | 駆動回路一体型液晶表示装置 | |
WO2017170072A1 (ja) | アクティブ基板及び撮像装置 | |
JPH1054998A (ja) | アクティブマトリクス液晶表示装置およびその駆動方法 | |
JPH11338433A (ja) | 液晶駆動装置および方法 | |
JPH06230748A (ja) | 走査回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060301 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |