JP2602703B2 - マトリクス表示装置のデータドライバ - Google Patents
マトリクス表示装置のデータドライバInfo
- Publication number
- JP2602703B2 JP2602703B2 JP63233698A JP23369888A JP2602703B2 JP 2602703 B2 JP2602703 B2 JP 2602703B2 JP 63233698 A JP63233698 A JP 63233698A JP 23369888 A JP23369888 A JP 23369888A JP 2602703 B2 JP2602703 B2 JP 2602703B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signals
- signal
- shift
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
キャンバスとの間に介在して設けたマトリクス表示パネ
ルに、データ電圧を印加する為のマトリクス表示装置の
データドライバに関し、 白黒表示等の為の順次サンプリングと、カラー表示の
為のR,G,B信号の同時サンプリングとの何れにも適用可
能とし、且つシフトレジスタの動作速度を低減して、消
費電力の低減化及び構成の低価格化を図ることを目的と
し、 データバスとスキャンバスとを直交して配置したマト
リクス表示パネルの前記データバスにデータ電圧を印加
するマトリクス表示装置のデータドライバに於いて、シ
フトクロック信号に従ってシフトデータを順次シフトす
るシフトレジスタと、前記データバス対応に表示データ
をサンプリングして前記データ電圧を出力するサンプル
ホールド回路と、前記シフトレジスタの出力信号を3分
岐し、3個の制御信号により選択して、前記サンプルホ
ールド回路に加えるサンプリングタイミング信号とする
タイミング選択回路とを設けて構成した。
タバスとスキャンバスとの間に介在して設けたマトリク
ス表示パネルに、データ電圧を印加する為のマトリクス
表示装置のデータドライバに関するものである。
於いては、直交配置したデータバスとスキャンバスとの
間に液晶を封入し、且つカラーフィルタを設けたマトリ
クス表示パネルが使用されている。このようなマトリク
ス表示パネルは、表示容量の増大と大型化とが期待され
ており、又コンピュータの表示端末装置としての適用も
考えられている。従って、各種の用途に対して表示品質
を確保できるデータドライバが必要となる。
ように、輝度信号と色差信号と同期信号とが複合された
信号であり、このビデオ信号を分離,復調すると、例え
ば、第14図に示すような同期信号SYNと、R(赤),G
(緑),B(青)の輝度信号とに分離される。そして、R
+G+Bで示す場合には白色表示となる。又コンピュー
タ等から出力されるビデオ信号は、文字或いはグラフィ
ック表示を行うものであり、通常は、前述のビデオ信号
の分離,復調による場合と信号構成と同様に、第14図に
示す同期信号SYNとR,G,B信号とからなるものである。
た場合は、同期信号SYNに従ってスキャンバスを順次走
査し、1走査期間内のR,G,B信号をサンプルホールドし
たデータ電圧をデータバスに印加するもので、第15図は
データ電圧を出力する為の従来例のデータドライバの要
部ブロック図を示す。同図に於いて、71−1〜71−nは
サンプリングスイッチ、72−2〜72−nはホールド用の
コンデンサ、74はシフトレジスタ、75はサンプルホール
ド回路、76はレベルコンバータ、77はアナログバッファ
回路、78−1〜78−nはバッファ回路、S1〜Snはシフト
レジスタ74の出力信号、Q1〜Qnはマトリクス表示パネル
のデータバスに接続される出力端子、S1はシフトデー
タ、CLKはシフトクロック信号、OEはエネーブル信号、V
BBは0V等の電源の電圧である。
信号CLKに従って順次シフトし、その出力信号S1〜Snを
レベルコンバータ76を介してサンプルホールド回路75の
サンプリングタイミング信号とし、入力されたR,G,B信
号をサンプリングスイッチ71−1〜71−nによりサンプ
リングし、コンデンサ72−1〜72−nによりホールド
し、アナログバッファ回路77を介して1ライン分同時に
出力端子Q1〜Qnから出力して、マトリクス表示パネルの
データバスに印加する。
1,S2,S3,・・・との関係を示し、シフト出力信号は順次
サンプルホールド回路75に加えられるから、R,G,B信号
は丸印の時点のレベルがサンプルホールドされ、ホール
ド出力に従ったデータ電圧が出力される。
パネルやEL表示パネル等のマトリクス表示パネルを備え
た表示装置を、コンピュータ等の表示端末装置として使
用する場合、表示データの1ドットを、R,G,Bの3画素
に対応させることになる。その場合、第17図のRGBで示
す表示データを、時刻t1,t2,t3のシフト出力信号S1,S2,
S3に従って順次R,G,B信号をサンプルホールドし、それ
らをR,G,Bの3画素に対応させて表示することになる。
より、RGB′で示すように波形鈍りが生じるものであ
り、それによって、時刻t1にR信号をシフト出力信号S1
に従ってサンプルホールドすると、波形鈍りの部分をサ
ンプリングすることになるから、表示データの正確なサ
ンプリングができないことになる。
急速に充放電できるような電流容量の大きい出力部を設
ければ良いことになるが、消費電力が増大する欠点が生
じる。
タドライバも知られている。即ち、シフトレジスタ84の
シフト出力信号により、サンプルホールド回路85の3個
のサンプリングスイッチを同時に動作させて、R,G,B信
号を同時にサンプルホールドし、アナログバッファ回路
87を介して出力端子Q1,Q2,・・から図示を省略したマト
リクス表示パネルのデータバスにデータ電圧を印加する
ものである。
号を同時にサンプリングすることが可能となって、前述
の波形鈍りによる問題を解決できたとしても、表示容量
が小さい表示パネルを用いた場合には、サンプリングタ
イミング間隔が大きくなることから、表示解像度が低下
することになる。
ドライバは、順次サンプリングか同時サンプリングかの
何れかの構成を有するものであり、順次サンプリング構
成の場合は、波形鈍りの影響により表示品質が低下し、
又同時サンプリング構成の場合は、比較的表示容量が小
さい構成の表示パネルを用いて動画等を表示する時に、
解像度の低下が問題となる。
ルのデータバスの対応のビット長のシフトレジスタを必
要とするもので、表示容量を大きくするに従ってシフト
レジスタのビット長を長くする必要があると共に、動作
速度を高くする必要があり、高価となる欠点があった。
何れにも適用可能とし、且つシフトレジスタの動作速度
を低減して、消費電力の低減化及び構成の低価格化を図
ることを目的とするものである。
1図を参照して説明すると、データバス1とスキャンバ
ス2とを直交配置した液晶,EL等のマトリクス表示パネ
ル3のデータバス1に、データ電圧を印加するデータド
ライバに於いて、シフトクロック信号に従ってシフトデ
ータを順次シフトするシフトレジスタ4と、データバス
1対応に表示データをサンプリングしてデータ電圧を出
力するサンプルホールド回路5と、シフトレジスタ4の
出力信号を3分岐し、順次サンプリング時に異なるタイ
ミングで入力し、又同時サンプリング時に同一のタイミ
ングで入力する3個の制御信号により選択して、サンプ
ルホールド回路5に加えるサンプリングタイミング信号
とするタイミング選択回路6とを設けて構成したもので
あり、サンプルホールド回路5からマトリクス表示パネ
ル3のデータバス1に対しては、アナログバッファ回路
7を介してデータ電圧が加えられ、又マトリクス表示パ
ネル3のスキャンバス2に対しては、スキャンドライバ
8からスキャンパルスが順次加えられる。
より構成することができるものであり、アンド回路によ
り構成した場合、3個の制御信号を総て“1"とすること
により、サンプルホールド回路5に加えられるR,G,B信
号を同時にサンプリングすることができる。又3個の制
御信号のタイミングを設定することにより、シフトレジ
スタ4の出力信号を3個のタイミングに分割したサンプ
リングタイミング信号を形成することができるから、R,
G,B信号の順次サンプリングを行うことができる。
明する。
11−1〜11−nはトランジスタ等からなるサンプリング
スイッチ、12−1〜12−nはホールド用のコンデンサ、
13−1〜13−nはアンド回路、14はシフトレジスタ、15
はサンプルホールド回路、16はタイミング選択回路、17
はアナログバッファ回路、18−1〜18−nはバッファ回
路、S1はシフトデータ、CLKはシフトクロック信号、S1
〜Smはシフト出力信号、REN,GEN,BENはイネーブル信
号、Q1〜Qnは出力端子である。
REN,GEN,BENが第1図に於ける制御信号に相当し、例え
ば、イネーブル信号REN,GEN,BENを総て“1"とすると、
シフトレジスタ14の例えばシフト出力信号S1がタイミン
グ選択回路16に加えられた時、3個のアンド回路13−1,
13−2,13−3の出力信号が同時に“1"となり、サンプル
ホールド回路15の3個のサンプリングスイッチ11−1,11
−2,11−3が同時にオンとなるから、R,G,B信号は同時
にサンプリングされ、コンデンサ12−1,12−2,12−3に
ホールドされる。
ミング選択回路16に加えられた時、3個のイネーブル信
号REN,GEN,BENを順次“1"とすると、サンプルホールド
回路15の3個のサンプリングスイッチ11−1,11−2,11−
3は順次オンとなるから、R,G,B信号は順次サンプリン
グされることになる。
一符号は同一名称の信号の一例を示す。シフトレジスタ
14に加えられたシフトデータSIは、シフトクロック信号
CLKに従って順次シフトされてシフト出力信号S1,S2,S3,
・・・となる。
信号周期T内で図示のように、順次“1"とすると、サン
プルホールド回路15に加えられるサンプリングタイミン
グ信号は、シフト出力信号S1がタイミング選択回路16に
加えられている時、1R,1G,1Bの実線で示すものとなり、
又シフト出力信号S2が加えられている時は、2R,2G,2Bの
実線で示すものとなる。従って、R,G,B信号は順次サン
プリングされることになる。
ると、前述のように、タイミング選択回路16は、シフト
レジスタ14のシフト出力信号S1,S2,・・・を、そのまま
3分岐して出力することになり、例えば、シフト出力信
号S1がタイミング選択回路16に加えられた時、1R,1G,1B
の点線で示すサンプリングタイミング信号がサンプルホ
ールド回路15に加えられ、R,G,B信号は同時サンプリン
グされることになる。次のシフト出力信号S2が加えられ
た時も同様にして、2R,2G,2Bの点線で示すサンプリング
タイミング信号が出力されるから、R,G,B信号は同時サ
ンプリングされることになる。
れにも適用可能となり、且つシフトレジスタ14のビット
長は、マトリクス表示パネルのデータバス数の1/3で済
むことになり、従来例に比較して、シフトレジスタ14の
動作速度は1/3の低速で良いものとなるから、廉価なシ
フトレジスタを使用することが可能となる。
り、第2図と同一符号は同一部分を示し、タイミング選
択回路16Aをトランジスタ等からなるスイッチ19−1〜1
9−nにより構成し、且つサンプルホールド回路を、サ
ンプル回路15aとホールド回路15bとに分離し、それらの
間にタイミング選択回路16Aを設けた場合を示す。
フトしたシフトレジスタ14のシフト出力信号S1〜Smは、
3分岐されてサンプル回路15aに加えられ、サンプル回
路15aのサンプリングスイッチ11−1〜11−nは、3個
毎にオンとなり、R,G,B信号を同時にサンプリングして
タイミング選択回路16Aに加えることになる。
N,BENによってスイッチ19−1〜19−nのオン,オフが
制御されるから、例えば、シフト出力信号S1によりR,G,
B信号をサンプリングスイッチ11−1〜11−3によって
同時サンプリングし、イネーブル信号REN,GEN,BENを同
時に“1"とすると、スイッチ19−1〜19−3が同時にオ
ンとなり、ホールド回路15bのコンデンサ12−1〜12−
3にホールドされる。即ち、R,G,B信号の同時サンプリ
ングが行われることなる。
スイッチ19−1〜19−3は順次オンとなるから、サンプ
ル回路15aのサンプリングスイッチ11−1〜11−3によ
り同時にサンプリングされたR,G,B信号は、順次サンプ
リングされて、ホールド回路15bのコンデンサ12−1〜1
2−3にホールドされる。即ち、R,G,B信号の順次サンプ
リングが行われることになる。
あり、21−1〜21−nはサンプリングスイッチ、22−1
〜22−nはホールド用のコンデンサ、23−1,23−2,23−
3はラッチ回路、24はシフトレジスタ、25はサンプルホ
ールド回路、26はタイミング選択回路、27はアナログバ
ッファ回路、28−1〜28−nはバッファ回路、SIはシフ
トデータ、CLKはシフトクロック信号、S1〜Smはシフト
出力信号、RL,GL,BLはラッチ信号、Q1〜Qnは出力端子で
ある。
ナログバッファ回路27とは、前述の各実施例に於ける構
成と同様であるが、タイミング選択回路26がラッチ回路
23−1〜23−3により構成されており、3個のラッチ信
号RL,GL,BLが第1図に於ける3個の制御信号に相当した
ものとなる。
は、シフトレジスタ24のシフト出力信号S1〜Smを、ラッ
チ信号RL,GL,BLに従ってラッチし、出力端子Qからサン
プルホールド回路25にサンプリングタイミング信号とし
て加えるものである。それによって、R,G,B信号がサン
プリングスイッチ21−1〜21−nによってサンプリング
され、コンデンサ22−1〜22−nにホールドされて、バ
ッファ回路28−1〜28−nを介して出力端子Q1〜Qnから
図示を省略したマトリクス表示パネルのデータバスにデ
ータ電圧を印加することになる。
えられると、例えば、シフト出力信号S1はラッチ回路23
−1〜23−3に同時にラッチされ、出力端子Qからのサ
ンプリングタイミング信号により、サンプルホールド回
路25のサンプリングスイッチ21−1〜21−3が同時にオ
ンとなって、R,G,B信号の同時サンプリングが行われ
る。
シフト出力信号S1は、ラッチ回路23−1にラッチされた
後、ラッチ回路23−2にラッチされ、更にその後にラッ
チ回路23−3にラッチされる。即ち、シフト出力信号S1
は3個の異なるタイミングでラッチ回路23−1〜23−3
にそれぞれラッチされるから、サンプルホールド回路25
には順次タイミングが異なるサンプリングタイミング信
号が加えられることになり、R,G,B信号の順次サンプリ
ングが行われる。
図であり、第5図に於ける符号と同一符号は同一名称の
信号の一例を示す。シフトデータSIはシフトクロック信
号CLKに従って順次シフトされ、シフト出力信号S1,S2,S
3,・・・が順次出力される。又3個のラッチ信号RL,GL,
BLが異なる位相で加えられると、それに対応してラッチ
回路23−1〜23−3に順次ラッチされるから、ラッチ回
路23−1〜23−3の出力端子Qからは、シフト出力信号
S1に対応して1R,1G,1Bに示すように順次出力され、又シ
フト出力信号S2に対応して2R,2Gに示すように順次出力
される。従って、サンプルホールド回路25に於いては、
R,G,B信号の順次サンプリングが行われる。
図であり、第5図に於ける符号と同一符号は同一名称の
信号の一例を示す。シフトデータSI、シフトクロック信
号CLK、シフト出力信号S1,S2,S3,・・・は第6図に示す
場合と同一であるが、ラッチ信号RL,GL,BLが同一位相で
タイミング選択回路26に加えられる。従って、シフト出
力信号S1,S2,S3,・・・は、同時にラッチ回路23−1〜2
3−3にラッチされることになり、出力端子Qからは、
シフト出力信号S1,S2,・・に対応して、1R,1G,1B,2R,2
G,・・のように出力されるから、R,G,B信号の同時サン
プリングが行われる。
図であり、マトリクス表示パネル30は、例えば、243×2
40の白黒マトリクス表示パネルであり、31はデータバ
ス、32はスキャンバス、33はトランジスタ等のスイッチ
ング素子、34は液晶等からなる表示素子、35は同期分離
回路、36は色差信号トラップ、37はバッファ増幅器、38
はタイミング制御回路、39はスキャンドライバ、40−1
〜40−3はデータドライバである。
図,第4図或いは第5図に示す構成を有し、マトリクス
表示パネル30の243本のデータバス31を、各データドラ
イバ40−1〜40−3は81本宛分担することになる。又各
データドライバ40−1〜40−3のシフトレジスタは直列
的に接続されて、シフトデータSIがシフトクロック信号
CLKに従ってシフトされる。
た同期信号SYNはタイミング制御回路38に加えられて、
シフトデータSI、シフトクロック信号CLK、イネーブル
信号やラッチ信号等の制御信号CS1,CS2,CS3、スキャン
データSD、スキャンクロック信号SCN等が出力される。
又色差信号トラップ36に於いて、ビデオ信号から3.58MH
zのトラップにより色信号を抜き取ることにより、白黒
の輝度信号とし、バッファ増幅器37を介してデータドラ
イバ40−1〜40−3に加える。この場合、R,G,B信号を
加える端子を共通に接続して輝度信号を加える構成とす
ることになる。
ンクロック信号SCNに従ってシフトし、そのシフト出力
信号によりスキャンバス32に順次スキャンパルスを加え
るものであり、そのスキャンパルスに同期して、データ
ドライバ40−1〜40−3から1ライン分のデータ電圧が
出力されて、マトリクス表示パネル30のデータバス31に
加えられる。
を第2図又は第4図に示す構成とした場合、タイミング
制御回路38からの制御信号CS1,CS2,CS3をイネーブル信
号REN,GEN,BENとし、第3図に示すように、それぞれ位
相が異なる信号とすることにより、バッファ増幅器37か
らの輝度信号は、順次サンプリングされることになる。
又タイミング選択回路を第5図に示す構成とした場合、
タイミング制御回路38からの制御信号CS1,CS2,CS3をラ
ッチ信号RL,GL,BLとし、第6図に示すように、それぞれ
位相が異なる信号とすることにより、バッファ増幅器37
からの輝度信号は、順次サンプリングされることにな
る。
にサンプリングすると、解像度が低下することになる
が、前述のように、順次サンプリングにより解像度を低
下させることなく、表示することができる。
図であり、41はデータバス、42はスキャンバス、43はト
ランジスタ等のスイッチング素子、44は表示素子、45は
マトリクス表示パネル、47はバッファ増幅器、48はタイ
ミング制御回路、49はスキャンドライバ、50−1〜50−
3はデータドライバである。マトリクス表示パネル45
は、例えば、320×200×3の表示容量を有し、R,G,B画
素がストライプ状に配列されてカラー表示を行う構成の
場合、各データドライバ50−1〜50−3は、320本のデ
ータバス41を分担することになる。
力され、タイミング制御回路48から、同期信号SYNに従
って、シフトデータSI、シフトクロック信号CLK、制御
信号CS、スキャンデータSD、スキャンクロック信号SCN
等が出力される。又バッファ増幅器47からのR.G.B信号
がデータドライバ50−1〜50−3に加えられる。又スキ
ャンドライバ49からマトリクス表示パネル45のスキャン
バス42にスキャンパルスが加えられ、それに同期してデ
ータドライバ50−1〜50−3からデータ電圧がデータバ
ス41に加えられる。
図,第4図或いは第5図に示す構成を有し、それぞれの
シフトレジスタは直列的に接続されて、シフトデータSI
をシフトクロック信号CLKに従ってシフトすることにな
る。又タイミング制御信号48からの制御信号CSは、デー
タドライバ50−1〜50−3のタイミング選択回路が第2
図又は第4図に示す構成の場合、同一位相のイネーブル
信号REN,GEN,BENに相当し、第5図に示す構成の場合、
同一位相のラッチ信号RL,GL,BLに相当するものとなる。
R,G,B信号を同時サンプリングすることになり、R,G,B信
号の伝送経路に於ける静電容量等による波形鈍りの問題
を解決して、マトリクス表示パネル45にカラー表示を行
うことができる。
側に導出して、それぞれデータドライバ60−1〜60−k
+1によってデータ電圧を印加する分割駆動表示の表示
装置のブロック図を示し、56はタイミング制御回路、57
はスキャンドライバである。コンピュータ等からのR,G,
B信号がデータドライバ60−1〜60−k+1に加えら
れ、又同期信号SYNがタイミング制御回路56に加えら
れ、タイミング制御回路56からシフトクロック信号CLK
A,CLKB、制御信号CSA,CSB、シフトデータSI、スキャン
データSD、スキャンクロック信号SCN等が出力される。
図,第4図或いは第5図に示す構成を有し、奇数番のデ
ータドライバ60−1,60−3,・・・60−kのシフトレジス
タは直列的に接続されて、シフトデータSIをシフトクロ
ック信号CLKAに従って順次シフトし、同様に、偶数番の
データドライバ60−2,60−4,・・・60−k+1のシフト
レジスタも直列的に接続されて、シフトデータSIをシフ
トクロック信号CLKBに従って順次シフトする。
構成と対応させると、奇数番のデータドライバ60−1,60
−3,・・・60−kは、R→R,G→B,B→Gの関係に、又偶
数番のデータドライバ60−2,60−4,・・・60−k+1
は、R→G,G→R,B→Bの関係になるように接続される。
御回路56からの制御信号CSA,CSBとにより、データドラ
イバ60−1〜60−k+1に於けるサンプリングタイミン
グ信号が形成されて、R,G,B信号のサンプリングが行わ
れ、スキャンドライバ57からのスキャンパルスに同期し
て、マトリクス表示パネル55のデータバスにデータ電圧
が印加される。
スとの交点のR,G,B画素が丸印内で示すように配列さ
れ、データバスが交互に両側へ導出されていることによ
り、例えば、奇数番のデータドライバ60−1,60−3,・・
・60−kでは、R,B,G,R,B,Gの順序に配列した画素対応
のデータバスにデータ電圧を印加することになり、偶数
番のデータドライバ60−2,60−4,・・・60−k+1で
は、G,R,B,G,R,Bの順序に配列した画素対応のデータバ
スにデータ電圧を印加することになる。
構成を有する場合、奇数番のデータドライバ60−1,60−
3,・・・60−kは、制御信号CSAをイネーブル信号RENと
し、制御信号CSBをイネーブル信号REN,GENとする。又偶
数番のデータドライバ60−2,60−4,・・・60−k+1
は、制御信号CSAをイネーブルRENとし、制御信号CSBを
イネーブル信号GEN,BENとする。
ータドライバ60−1〜60−k+1のタイミング選択回路
を、前述のように、第2図又は第4図に示す構成とした
場合を示す。即ち、シフトレジスタにタイミング制御回
路56からシフトデータSIが加えられ、シフトクロック信
号CLK(CLKA,CLKB)に従ってシフトされ、S1,S2に示す
ように、シフトクロック信号CLKに従ってシフト出力信
号が得られる。又制御信号CSA,CSBが図示のように出力
されると、データドライバ60−1に於いては、シフト出
力信号S1と制御信号CSB(REN,GEN)(第2図参照)とが
“1"であるから、アンド回路13−1,13−2の出力信号が
“1"となり、R→R,G→Bの関係の接続となっているか
ら、R,B信号がサンプリングされることになる。
S1と制御信号CSB(REN)(第2図参照)とが“1"である
から、アンド回路13−1の出力信号が“1"となり、R→
Gの関係の接続となっているから、G信号がサンプリン
グされる。即ち、入力されたR,G,B信号がT1のサンプリ
ングタイミング信号(1R,1G,1B)によって同時サンプリ
ングされる。従って、データドライバ60−1からR,Bの
画素、データドライバ60−2からGの画素に対するデー
タ電圧が印加されることになる。
0−1に於いては、イネーブル信号BENが“1"になったこ
とに相当し、アンド回路13−3の出力信号が“1"とな
り、B→Gの関係の接続となっているから、G信号がサ
ンプリングされる。又データドライバ60−2に於いて
は、イネーブル信号GEN,BENが“1"になったことに相当
し、アンド回路13−2,13−3の出力信号が“1"となり、
G→R,B→Bの関係の接続となっているから、R,B信号が
サンプリングされる。即ち、入力されたR,G,B信号が、
第11図に於けるT2のサンプリングタイミング信号(2R,2
G,2B)によって同時サンプリングされる。以下同様にし
て、シフト出力信号S1,S2,・・・と制御信号CSB,CSAと
に対応したサンプリングタイミング信号T2,T3,T4によ
り、奇数番のデータドライバと偶数番のデータドライバ
とに於いてR,G,B信号が同時サンプリングされる。
タドライバ60−1〜60−k+1のタイミング選択回路
を、第5図に示す構成とした場合を示す。即ち、タイミ
ング制御回路56からのシフトデータSIがシフトクロック
信号CLK(CLKA,CLKB)に従ってシフトレジスタにシフト
され、シフト出力信号S1,S2,・・・が出力される。又制
御信号CSB,CSAがラッチ信号としてデータドライバ60−
1〜60−k+1のラッチ回路に加えられる。この場合、
第5図に於けるR,G,B信号の入力端子と、ラッチ信号RL,
GL,BLの入力端子とは、第11図について説明した場合と
同様の関係で、奇数番のデータドライバ60−1,60−3,・
・・60−kと、偶数番のデータドライバ60−2,60−4,・
・・60−k+1とに於ける入力端子の接続が行われてい
る。
(ラッチ信号)が“1"となると、奇数番のデータドライ
バ60−1では、CSB=RL=GLの関係であるから、ラッチ
回路23−1,23−2(第5図参照)にシフト出力信号S1が
ラッチされ、偶数番のデータドライバ60−2では、CSB
=RLの関係であるから、ラッチ回路23−1にシフト出力
信号S1がラッチされる。そして、奇数番のデータドライ
バ60−1では、R→R,G→B,B→Gの関係で接続されてい
るから、R,B信号がサンプリングされ、偶数番のデータ
ドライバ60−2では、R→G,G→R,B→Bの関係で接続さ
れているから、G信号がサンプリングされる。即ち、T1
で示すサンプリングタイミング信号によってR,G,B信号
が同時にサンプリングされる。
イバ60−1では、CSA=BLの関係であるから、ラッチ回
路23−3にシフト出力信号S1がラッチされ、偶数番のデ
ータドライバ60−2では、CSA=GL,BLの関係であるか
ら、ラッチ回路23−2,23−3にシフト出力信号S1がラッ
チされ、奇数番のデータドライバ60−1ではG信号がサ
ンプリングされ、偶数番のデータドライバ60−2ではR,
B信号がサンプリングされる。即ち、T2で示すサンプリ
ングタイミング信号によってR,G,B信号が同時にサンプ
リングされる。以下同様にして、T3,・・・サンプリン
グタイミング信号が形成されて、奇数番と偶数番とのデ
ータドライバが協同してR,G,B信号を同時サンプリング
することになる。
し、それぞれにデータドライバを設けた場合は、片側に
導出したデータバスにデータドライバを接続した場合に
比較して、シフトレジスタを1/2のシフトクロック信号
周波数で動作させることが可能となり、表示容量の大き
いマトリクス表示パネルのデータドライバとして好適と
なる。
出力信号を3分岐し、3個のイネーブル信号REN,GEN,BE
N又はラッチ信号RL,GL,BL等の制御信号CS1,CS2,CS3によ
って選択し、サンプルホールド回路5に加えるサンプリ
ングタイミング信号を形成するタイミング選択回路6を
設けたものであり、制御信号によって、比較的表示容量
が小さいマトリクス表示パネル3用の順次サンプリング
と、比較的表示容量が大きいマトリクス表示パネル3用
の同時サンプリングとに対して、切替えて適用すること
ができる。即ち、同一構成のデータドライバを、順次サ
ンプリング方式と同時にサンプリング方式との何れに対
しても適用できるから、個別に製作する場合に比較し
て、多量生産によりコストダウンを図ることができる利
点がある。
により選択するものであり、シフトレジスタ4のビット
長を従来例に比較して1/3にすることが可能となり、シ
フトクロック信号の周波数を低減することができるか
ら、消費電力が少なくなり、且つ廉価な構成とすること
ができるから、経済化を図ることができる。
例の要部ブロック図、第3図は本発明の一実施例の動作
説明図、第4図は本発明の他の実施例の要部ブロック
図、第5図は本発明の更に他の実施例の要部ブロック
図、第6図は順次サンプリングの動作説明図、第7図は
同時サンプリングの動作説明図、第8図は順次サンプリ
ング表示の表示装置のブロック図、第9図は同時サンプ
リング表示の表示装置のブロック図、第10図は分離駆動
表示の表示装置のブロック図、第11図及び第12図は第10
図の制御タイミング説明図、第13図はビデオ信号の説明
図、第14図はRGB信号の説明図、第15図は従来例のデー
タドライバの要部ブロック図、第16図は従来例の動作説
明図、第17図は順次サンプリングの説明図、第18図は従
来例の同時サンプリングの要部ブロック図である。 1はデータバス、2はスキャンバス、3はマトリクス表
示パネル、4はシフトレジスタ、5はサンプルホールド
回路、6はタイミング選択回路、7はアナログバッファ
回路、8はスキャンドライバである。
Claims (1)
- 【請求項1】データバス(1)とスキャンバス(2)と
を直交して配置したマトリクス表示パネル(3)の前記
データバス(1)にデータ電圧を印加するマトリクス表
示装置のデータドライバに於いて、 シフトクロック信号に従ってシフトデータを順次シフト
するシフトレジスタ(4)と、 前記データバス(1)対応に表示データをサンプリング
して前記データ電圧を出力するサンプルホールド回路
(5)と、 前記シフトレジスタ(4)の出力信号を3分岐し、順次
サンプリング時に異なるタイミングで入力し、又同時サ
ンプリング時に同一のタイミングで入力する3個の制御
信号により選択して、前記サンプルホールド回路(5)
に加えるサンプリングタイミング信号とするタイミング
選択回路(6)とを設けた ことを特徴とするマトリクス表示装置のデータドライ
バ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63233698A JP2602703B2 (ja) | 1988-09-20 | 1988-09-20 | マトリクス表示装置のデータドライバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63233698A JP2602703B2 (ja) | 1988-09-20 | 1988-09-20 | マトリクス表示装置のデータドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0282295A JPH0282295A (ja) | 1990-03-22 |
JP2602703B2 true JP2602703B2 (ja) | 1997-04-23 |
Family
ID=16959149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63233698A Expired - Lifetime JP2602703B2 (ja) | 1988-09-20 | 1988-09-20 | マトリクス表示装置のデータドライバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2602703B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1708169A1 (en) | 1995-02-01 | 2006-10-04 | Seiko Epson Corporation | Driving circuit and active matrix substrate and liquid crystal display device including it |
US6377235B1 (en) * | 1997-11-28 | 2002-04-23 | Seiko Epson Corporation | Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus |
JP2000227784A (ja) | 1998-07-29 | 2000-08-15 | Seiko Epson Corp | 電気光学装置の駆動回路および電気光学装置 |
JP3437489B2 (ja) * | 1999-05-14 | 2003-08-18 | シャープ株式会社 | 信号線駆動回路および画像表示装置 |
CN1190766C (zh) * | 1999-09-27 | 2005-02-23 | 时至准钟表股份有限公司 | 彩色液晶显示屏的驱动方法以及时钟的显示控制方法 |
KR100649243B1 (ko) * | 2002-03-21 | 2006-11-24 | 삼성에스디아이 주식회사 | 유기 전계발광 표시 장치 및 그 구동 방법 |
KR100515299B1 (ko) | 2003-04-30 | 2005-09-15 | 삼성에스디아이 주식회사 | 화상 표시 장치와 그 표시 패널 및 구동 방법 |
KR100560468B1 (ko) | 2003-09-16 | 2006-03-13 | 삼성에스디아이 주식회사 | 화상 표시 장치와 그 표시 패널 |
KR100778409B1 (ko) | 2003-10-29 | 2007-11-22 | 삼성에스디아이 주식회사 | 화상 표시 패널 및 그 구동 방법 |
KR100515306B1 (ko) | 2003-10-29 | 2005-09-15 | 삼성에스디아이 주식회사 | 유기el 표시패널 |
KR100529077B1 (ko) | 2003-11-13 | 2005-11-15 | 삼성에스디아이 주식회사 | 화상 표시 장치, 그 표시 패널 및 그 구동 방법 |
WO2012008186A1 (ja) * | 2010-07-13 | 2012-01-19 | シャープ株式会社 | シフトレジスタおよびこれを備えた表示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6120092A (ja) * | 1984-07-06 | 1986-01-28 | シャープ株式会社 | カラ−液晶表示装置の駆動回路 |
-
1988
- 1988-09-20 JP JP63233698A patent/JP2602703B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0282295A (ja) | 1990-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5365284A (en) | Liquid crystal display device and driving method thereof | |
US5579027A (en) | Method of driving image display apparatus | |
KR100273077B1 (ko) | 다표준 비디오 매트릭스 디스플레이 장치 및 그의 동작방법 | |
JP2602703B2 (ja) | マトリクス表示装置のデータドライバ | |
JPH0950265A (ja) | カラー表示装置の駆動回路 | |
JPH0362357B2 (ja) | ||
US5646644A (en) | Liquid crystal display device | |
JP2957799B2 (ja) | 表示装置の表示駆動用サンプルホールド回路 | |
US5748167A (en) | Display device for sampling input image signals | |
JPH09101763A (ja) | 画像表示装置の駆動回路 | |
JP2923656B2 (ja) | マトリクス型表示装置のデータドライバ | |
JP2672608B2 (ja) | マトリクス表示パネル駆動装置 | |
JP2602702B2 (ja) | マトリクス表示装置のデータドライバ | |
JP2639829B2 (ja) | マトリクス表示装置のデータドライバ | |
JPH07168542A (ja) | 液晶表示装置 | |
JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
JPS62169126A (ja) | 液晶カラ−パネル駆動回路 | |
JP3170624B2 (ja) | アクティブマトリクス表示装置 | |
JP2565190B2 (ja) | 液晶表示装置 | |
JPH0628863Y2 (ja) | 液晶表示装置 | |
JPH02211784A (ja) | 液晶表示装置 | |
JPH0666925B2 (ja) | 液晶パネル駆動回路 | |
JPH04180092A (ja) | 映像信号処理装置 | |
JPS6289089A (ja) | 表示駆動回路 | |
JP4217593B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |