JPS6132093A - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JPS6132093A JPS6132093A JP15505184A JP15505184A JPS6132093A JP S6132093 A JPS6132093 A JP S6132093A JP 15505184 A JP15505184 A JP 15505184A JP 15505184 A JP15505184 A JP 15505184A JP S6132093 A JPS6132093 A JP S6132093A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- crystal display
- display device
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は表示領域に配置された各絵素にスイッチング素
子を付加したマトリックス型液晶表示装置の駆動回路に
関するものである。
子を付加したマトリックス型液晶表示装置の駆動回路に
関するものである。
〈従来技術〉
互いに直交する方向に線電極群を配列したマトリソクス
型液晶表示装置は、低電圧で駆動するこ♂ができ低消費
電力であるという特徴を有し、ポケッタブル機器の文字
・画像表示手段として広く使用されているか、マルチプ
レックス駆動を行なった場合、デユーティ比を漸次小さ
くするとクロストーク現象により表示コントラストが次
第に低下するため、大容量表示で十分な鮮明なコントラ
ストの表示を得ることは困難であるという欠点がある。
型液晶表示装置は、低電圧で駆動するこ♂ができ低消費
電力であるという特徴を有し、ポケッタブル機器の文字
・画像表示手段として広く使用されているか、マルチプ
レックス駆動を行なった場合、デユーティ比を漸次小さ
くするとクロストーク現象により表示コントラストが次
第に低下するため、大容量表示で十分な鮮明なコントラ
ストの表示を得ることは困難であるという欠点がある。
これに対して表示領域に配置された各絵素にスイッチン
グトランジスタを付加したマトリックス型液晶表示装置
はスイッチングトランジスタによりクロストーク全抑制
することができるため、デユーティ比の小さいマルチプ
レックス駆動を行なった場合でも、スタティック駆動と
同等の鮮明な表示コントラストi得ることができ、大容
量の表示装置として適してbる。
グトランジスタを付加したマトリックス型液晶表示装置
はスイッチングトランジスタによりクロストーク全抑制
することができるため、デユーティ比の小さいマルチプ
レックス駆動を行なった場合でも、スタティック駆動と
同等の鮮明な表示コントラストi得ることができ、大容
量の表示装置として適してbる。
第2図(5)(B)はマトリックス型液晶表示装置の基
本的なブロック回路を示す回路構成図及び行・列電極に
加えられる信号波形の1例を示すタイミング波形図であ
る。Il″i液晶表示パネルであり直交する方向に多数
本配列された行電極11−aと列WE極11−bの各交
点でスイッチングトランジスタ11−cが形成され、ス
イッチングトランジスタ目−cのゲート電極が行電極1
1−aに、ソース電極が列電極+1−bに、ドレイン電
極かマトリックス状に配置された表示絵素電極にそれぞ
れ接続されることにより構成されている。12は行電極
駆動回路であり第2図の)に示すPsのような走査パル
スを各行電極に出力する。13け列電極駆動回路でPD
のような表示内容に対応したデータ波形を各列電極に出
力する。14け行および列電極駆動回路を動作させるた
めの制御回路である。このような表示装置において、走
査パルスPSにより表示領域のある行が選択されスイッ
チングトランジスタII−cがオン状態となると、デー
タ波形PDのその行に対応する電圧がスイッチングトラ
ンジスタ11−c f介して表示絵素電極に供給され、
表示絵素電極とこれに対向する対向電極間に位置する液
晶11−dに電圧が印加される。次にこの行が非選択と
なるとスイッチングトランジスタはオフ状態となり、表
示絵素電極と列電極は切り離されるため、液晶i+−a
に印加されていた電圧はデータ波形の影響を受けること
なくそのまま保持され、これか行方向に順次反復されて
クロストークのない鮮明な表示パターンが得られる。
本的なブロック回路を示す回路構成図及び行・列電極に
加えられる信号波形の1例を示すタイミング波形図であ
る。Il″i液晶表示パネルであり直交する方向に多数
本配列された行電極11−aと列WE極11−bの各交
点でスイッチングトランジスタ11−cが形成され、ス
イッチングトランジスタ目−cのゲート電極が行電極1
1−aに、ソース電極が列電極+1−bに、ドレイン電
極かマトリックス状に配置された表示絵素電極にそれぞ
れ接続されることにより構成されている。12は行電極
駆動回路であり第2図の)に示すPsのような走査パル
スを各行電極に出力する。13け列電極駆動回路でPD
のような表示内容に対応したデータ波形を各列電極に出
力する。14け行および列電極駆動回路を動作させるた
めの制御回路である。このような表示装置において、走
査パルスPSにより表示領域のある行が選択されスイッ
チングトランジスタII−cがオン状態となると、デー
タ波形PDのその行に対応する電圧がスイッチングトラ
ンジスタ11−c f介して表示絵素電極に供給され、
表示絵素電極とこれに対向する対向電極間に位置する液
晶11−dに電圧が印加される。次にこの行が非選択と
なるとスイッチングトランジスタはオフ状態となり、表
示絵素電極と列電極は切り離されるため、液晶i+−a
に印加されていた電圧はデータ波形の影響を受けること
なくそのまま保持され、これか行方向に順次反復されて
クロストークのない鮮明な表示パターンが得られる。
第3図(A)(B)I″i行電極駆動回路の一般的なブ
ロック回路構成図及び主な電圧波形を示すタイミング波
形図である。行電極駆動回路は主にシフトレジスタ21
とバッファ回路22で構成され、駆動チューティ比に対
応した選択期間Hを周期としたクロックφ1によリハル
スStンフトさせ、バッファ回路22を介して行電極に
順次走査パルスを出力する。
ロック回路構成図及び主な電圧波形を示すタイミング波
形図である。行電極駆動回路は主にシフトレジスタ21
とバッファ回路22で構成され、駆動チューティ比に対
応した選択期間Hを周期としたクロックφ1によリハル
スStンフトさせ、バッファ回路22を介して行電極に
順次走査パルスを出力する。
第4図(A)(B)は、画像表示のような中間調表示を
行なう場合に一般に用いられている列電極駆動回路のブ
ロック回路構成図及び主な電圧波形を示すタイミング波
形図である。図中aの部分は、表示内容に応じて順次送
られてくる表示信号電圧Vi受け、該当する列の絵素の
表示内容に相当する電圧だけをサンプリングする回路部
で、シフトレジスタ31、電気的スイッチ32およびサ
ンプリングコンデンサ33から成っている。シフトレジ
スタ31はl絵素分に相当する時間tを周期とするクロ
ックφ2でパルスD’に順次ソフトし、各列のスイッチ
32を順次オンにすることにより表示信号電圧Vのある
瞬間の電圧をコンデンサ33にサンプリングする。図中
すの部分はサンプリングされた電圧を少な(とも次の1
選択期間(■ホールドする回路でサンプリングコンデン
サ33の電圧をスイッチ34を介してホールドコンデン
サ35に移しホールドする。図中Cの部分はバッファ回
路でホールドコンデンサ35の電圧をバッフ7アンプ3
6を介して各列電極に出力する。以上の結果列電極には
第4図(B)に示したように、その列の表示内容に対応
した電圧がIHの聞出力される。
行なう場合に一般に用いられている列電極駆動回路のブ
ロック回路構成図及び主な電圧波形を示すタイミング波
形図である。図中aの部分は、表示内容に応じて順次送
られてくる表示信号電圧Vi受け、該当する列の絵素の
表示内容に相当する電圧だけをサンプリングする回路部
で、シフトレジスタ31、電気的スイッチ32およびサ
ンプリングコンデンサ33から成っている。シフトレジ
スタ31はl絵素分に相当する時間tを周期とするクロ
ックφ2でパルスD’に順次ソフトし、各列のスイッチ
32を順次オンにすることにより表示信号電圧Vのある
瞬間の電圧をコンデンサ33にサンプリングする。図中
すの部分はサンプリングされた電圧を少な(とも次の1
選択期間(■ホールドする回路でサンプリングコンデン
サ33の電圧をスイッチ34を介してホールドコンデン
サ35に移しホールドする。図中Cの部分はバッファ回
路でホールドコンデンサ35の電圧をバッフ7アンプ3
6を介して各列電極に出力する。以上の結果列電極には
第4図(B)に示したように、その列の表示内容に対応
した電圧がIHの聞出力される。
以上のような液晶表示装@をポケッタブル機器の表示装
置として用いる場合、その表示品質と同時に駆動回路の
消費電力が大きな問題となる。特に前述したように中間
調表示を行なう場合には列電極駆動回路にかなりのアナ
ログ回路が含まれるため、消費電力が多くなシ、また表
示情報が大容量化されるとそれにつれてクロック周波数
が高くなって消費電力が一層増大するといった問題があ
る0 〈発明の目的〉 本発明はマトリックス型液晶表示装置の駆動回路にふけ
る上述の問題点に鑑みてなされたものであり、表示品質
が良好で消費電力の少ない新規有用な液晶表示装置の駆
動回路を提供することを目的とするものである。
置として用いる場合、その表示品質と同時に駆動回路の
消費電力が大きな問題となる。特に前述したように中間
調表示を行なう場合には列電極駆動回路にかなりのアナ
ログ回路が含まれるため、消費電力が多くなシ、また表
示情報が大容量化されるとそれにつれてクロック周波数
が高くなって消費電力が一層増大するといった問題があ
る0 〈発明の目的〉 本発明はマトリックス型液晶表示装置の駆動回路にふけ
る上述の問題点に鑑みてなされたものであり、表示品質
が良好で消費電力の少ない新規有用な液晶表示装置の駆
動回路を提供することを目的とするものである。
〈実施例〉
本発明の駆動回路の特徴は、回路部いくつかのブロック
に分割し、ある瞬間においてはそれらのうちの必要なブ
ロックのみを動作させ、他のブロックは電気的に駆動回
路から切り離すことにより消費電力を低減したことにあ
る。液晶表示パネルはパネルを構成する一方の基板の内
面に例えば薄膜トランジスタ、MOSトランジスタ等の
スイッチング素子が形成され、各スイッチング素子に表
示パターンを得るための絵素電極が連結されかつマトリ
ックス状に配置された電極構造を有している。スイッチ
ング素子は互いに直交する方向に配設された行電極線と
列電極線から成る駆動用電極線の各交点に対応して行及
び列電極線に連結されている。液晶表示パネルを構成す
る他方の基板には上記絵素電極に対する対向電極と必要
に応じて前記絵素電極の各々に対応した赤、緑、青の三
原色カラーフィルタが配設されている。双方の基板間に
ツィステッドネマティック液晶層の如き電界効果型液晶
層が封入されている。スイッチング素子のオン・オフ動
作に同期して絵素電極と対向電極間に印加される電界に
応答する液晶層の光学的特性の変化により液晶層全透過
する光量が変調され、絵素単位の表示が実行される。ス
イッチング素子をオン・オフ制御する行電極線と列電極
線はそれぞれ行電極駆動回路と列電極駆動回路に接続さ
れている。行電極駆動回路は第3図と同様の構成を有し
、行電極線に走査パルスを印加する。−刃列電極駆動回
路は行電極線に印加される走査パルスに同期して色信号
を含む表示信号を列電極線に印加するものであり第1図
へ)に示す如く構成される。第1図(A)(B)は本発
明の一実施例の説明に供する液晶表示装置の駆動回路に
おける列電極駆動回路の構成図及び列電極駆動回路の主
要部の電圧波形を示すタイミング波形図であり、サンプ
リング回路部全4つのブロックに分割した場合を例示し
たものである。
に分割し、ある瞬間においてはそれらのうちの必要なブ
ロックのみを動作させ、他のブロックは電気的に駆動回
路から切り離すことにより消費電力を低減したことにあ
る。液晶表示パネルはパネルを構成する一方の基板の内
面に例えば薄膜トランジスタ、MOSトランジスタ等の
スイッチング素子が形成され、各スイッチング素子に表
示パターンを得るための絵素電極が連結されかつマトリ
ックス状に配置された電極構造を有している。スイッチ
ング素子は互いに直交する方向に配設された行電極線と
列電極線から成る駆動用電極線の各交点に対応して行及
び列電極線に連結されている。液晶表示パネルを構成す
る他方の基板には上記絵素電極に対する対向電極と必要
に応じて前記絵素電極の各々に対応した赤、緑、青の三
原色カラーフィルタが配設されている。双方の基板間に
ツィステッドネマティック液晶層の如き電界効果型液晶
層が封入されている。スイッチング素子のオン・オフ動
作に同期して絵素電極と対向電極間に印加される電界に
応答する液晶層の光学的特性の変化により液晶層全透過
する光量が変調され、絵素単位の表示が実行される。ス
イッチング素子をオン・オフ制御する行電極線と列電極
線はそれぞれ行電極駆動回路と列電極駆動回路に接続さ
れている。行電極駆動回路は第3図と同様の構成を有し
、行電極線に走査パルスを印加する。−刃列電極駆動回
路は行電極線に印加される走査パルスに同期して色信号
を含む表示信号を列電極線に印加するものであり第1図
へ)に示す如く構成される。第1図(A)(B)は本発
明の一実施例の説明に供する液晶表示装置の駆動回路に
おける列電極駆動回路の構成図及び列電極駆動回路の主
要部の電圧波形を示すタイミング波形図であり、サンプ
リング回路部全4つのブロックに分割した場合を例示し
たものである。
図において、41はサンプリング回路部で41a〜41
dの4つのブロックに分割されている。各ブロックの動
作はコントロール信号Ea−Edで制御され、例えばコ
ントロール信号がハイレベルの時に動作し、ローレベル
の時には電気的に回路から切り離される。42.43は
それぞれホールド回路、バッファ回路である。本実施例
の列電極駆動回路において、ある瞬間たけに着目すると
サンプリングを行なっているのは4つのブロック41a
〜41dのうちの1つだけであり、他のブロックはサン
プリングを行なっていない。例えば第1図(B)に示す
Ll の瞬間にはブロック41bのみがサンプリングを
行なっている。従って、各ブロック41a〜41 d
VCEa”Edのようなコントロール信号を加えて、常
に1つのブロックのみを動作させるようにしても全体の
動作には変わりはなく、かつ回路数は平均すると1/4
に減少したことになり消費電力が大幅に軽減される。尚
、テレビ画像表示の様に表示に関与しないブランキング
期間がある場合には、その期間すへてのブロックの動作
を止めることも有効である。
dの4つのブロックに分割されている。各ブロックの動
作はコントロール信号Ea−Edで制御され、例えばコ
ントロール信号がハイレベルの時に動作し、ローレベル
の時には電気的に回路から切り離される。42.43は
それぞれホールド回路、バッファ回路である。本実施例
の列電極駆動回路において、ある瞬間たけに着目すると
サンプリングを行なっているのは4つのブロック41a
〜41dのうちの1つだけであり、他のブロックはサン
プリングを行なっていない。例えば第1図(B)に示す
Ll の瞬間にはブロック41bのみがサンプリングを
行なっている。従って、各ブロック41a〜41 d
VCEa”Edのようなコントロール信号を加えて、常
に1つのブロックのみを動作させるようにしても全体の
動作には変わりはなく、かつ回路数は平均すると1/4
に減少したことになり消費電力が大幅に軽減される。尚
、テレビ画像表示の様に表示に関与しないブランキング
期間がある場合には、その期間すへてのブロックの動作
を止めることも有効である。
第5図(A)(B) U第1図(ト)に示したサンプリ
ング回路部41の実際の回路構成と主な駆動波形の1例
を示したものである。第4図と同様にシフトレジスタ5
1、スイッチ52、サンプリングコンデンサ53からな
り、動作を制御するためにクロツクチ2全止めるための
ゲート回路54、表示信号Vの入力を止めるためのスイ
ッチ55が新たに付加されている。本回路においてコン
トロール信号Eがローレベルになるとゲート回路54お
よびスイッチ55によりクロックφ2および表示信号■
の入力が止まり、本回路は他の回路から電気的にほぼ切
り離された状態となる。尚、図中の信号Rは動作が止ま
っている間、シフトレジスタの出力q1qkすべてロー
レベルに保持するためのりセラト信号である。
ング回路部41の実際の回路構成と主な駆動波形の1例
を示したものである。第4図と同様にシフトレジスタ5
1、スイッチ52、サンプリングコンデンサ53からな
り、動作を制御するためにクロツクチ2全止めるための
ゲート回路54、表示信号Vの入力を止めるためのスイ
ッチ55が新たに付加されている。本回路においてコン
トロール信号Eがローレベルになるとゲート回路54お
よびスイッチ55によりクロックφ2および表示信号■
の入力が止まり、本回路は他の回路から電気的にほぼ切
り離された状態となる。尚、図中の信号Rは動作が止ま
っている間、シフトレジスタの出力q1qkすべてロー
レベルに保持するためのりセラト信号である。
第6図(A)(B)idサンプリング回路部41の他の
実施例を示したものである。本回路の構成も第5図と同
様シフトレジスタ61.スイッチ62,65、コンデン
サ63、ゲート回路64から成っており、さらに、制御
用フリップフロップ回路66が加わっている。またシフ
トレジスタ61けその最終段に動作の終了を検知するた
めのレジスタが1段付加されている。本回路においてソ
フトさせるべきパルスD(ハイレベル)が入力されると
フIJ 、プフロツプ回路66の出力QはハイレベルQ
flローレベルとなり、クロックφ2、表示信号Vが入
力され、回路は動作状態となる。そしてパルスが順次ソ
フトし、最終段q に達すると、qmは次のブロックの
入力パルスD′となり次のブロックを動作状態にする。
実施例を示したものである。本回路の構成も第5図と同
様シフトレジスタ61.スイッチ62,65、コンデン
サ63、ゲート回路64から成っており、さらに、制御
用フリップフロップ回路66が加わっている。またシフ
トレジスタ61けその最終段に動作の終了を検知するた
めのレジスタが1段付加されている。本回路においてソ
フトさせるべきパルスD(ハイレベル)が入力されると
フIJ 、プフロツプ回路66の出力QはハイレベルQ
flローレベルとなり、クロックφ2、表示信号Vが入
力され、回路は動作状態となる。そしてパルスが順次ソ
フトし、最終段q に達すると、qmは次のブロックの
入力パルスD′となり次のブロックを動作状態にする。
さらに次のクロックでパルスが9m+1に移り、パルス
D′が次のブロックの第1段に読み込まれた瞬間フリッ
プフロップ66の出力は反転し、クロックφ2、表示信
号Vの入力が停止し、シフトレジスタ61はリセット状
態に保たれ動作は休止状態になる。この様に本回路は、
入力パルスDにより自動的に動作が開始され動作終了と
同時に自動的に休止状態となるため、外部からコントロ
ール信号を入力する必要がな(、非常に有効な駆動回路
である。
D′が次のブロックの第1段に読み込まれた瞬間フリッ
プフロップ66の出力は反転し、クロックφ2、表示信
号Vの入力が停止し、シフトレジスタ61はリセット状
態に保たれ動作は休止状態になる。この様に本回路は、
入力パルスDにより自動的に動作が開始され動作終了と
同時に自動的に休止状態となるため、外部からコントロ
ール信号を入力する必要がな(、非常に有効な駆動回路
である。
以上は、本発明を列電極駆動回路のサンプリング回路部
に適用した場合を例にとって説明したものであるが、本
発明は、駆動回路の他の部分例えば行電極駆動回路のシ
フトレジスタ部等にも適用可能であることはこの説明に
より明らかである。
に適用した場合を例にとって説明したものであるが、本
発明は、駆動回路の他の部分例えば行電極駆動回路のシ
フトレジスタ部等にも適用可能であることはこの説明に
より明らかである。
ただし、列電極駆動回路のサンプリング回路部は駆動回
路中で動作周波数が最も高いため、この部分における消
費電力はかなりの割合を占める。従ってこの部分に消費
電力軽減対策を施すことが全体の消費電力を軽減する上
で非常に効果的である。
路中で動作周波数が最も高いため、この部分における消
費電力はかなりの割合を占める。従ってこの部分に消費
電力軽減対策を施すことが全体の消費電力を軽減する上
で非常に効果的である。
〈発明の効果〉
以上の如く本発明は、消費電力の少ない液晶表示装置の
駆動回路を確立したものであり、ポケッタブル機器の表
示手段さして用いられるマトリックス型液晶表示装置を
駆動する上で極めて有益である。
駆動回路を確立したものであり、ポケッタブル機器の表
示手段さして用いられるマトリックス型液晶表示装置を
駆動する上で極めて有益である。
第1図(3)[F])は本発明の1実施例を示す列電極
駆動回路の回路ブロック図及び主要部の駆動波形図であ
る。 第2図(A)(B)はスイッチングトランジスタを付加
したマトリックス型液晶表示装置のブロック図及び駆動
波形図である。第3図(A)(B)及び第4図(5)の
)はそれぞれ従来の行電極駆動回路及び列電極駆動回路
を示す回路図と駆動波形図である。第5図及び第6図は
それぞれ第1図に示す駆動回路におけるサンプリング回
路部の1実施例を示す回路図及び駆動波形図である。 12・・・行電極ドライバ 13・・・列電極ドライバ
21.31.51.61・・シフトレジスタ −32.
84゜52.55,62.65・・・スイッチ 33.
35.5i3.6B・・;・lidヘンデンサ 22,
36.48・・・出力バッファ回路第1図 第4図(A) Q 第4図(B)
駆動回路の回路ブロック図及び主要部の駆動波形図であ
る。 第2図(A)(B)はスイッチングトランジスタを付加
したマトリックス型液晶表示装置のブロック図及び駆動
波形図である。第3図(A)(B)及び第4図(5)の
)はそれぞれ従来の行電極駆動回路及び列電極駆動回路
を示す回路図と駆動波形図である。第5図及び第6図は
それぞれ第1図に示す駆動回路におけるサンプリング回
路部の1実施例を示す回路図及び駆動波形図である。 12・・・行電極ドライバ 13・・・列電極ドライバ
21.31.51.61・・シフトレジスタ −32.
84゜52.55,62.65・・・スイッチ 33.
35.5i3.6B・・;・lidヘンデンサ 22,
36.48・・・出力バッファ回路第1図 第4図(A) Q 第4図(B)
Claims (1)
- 【特許請求の範囲】 1、表示の各絵素にスイッチングトランジスタを付加し
たマトリックス型液晶表示装置の駆動回路において、前
記各スイッチングトランジスタを選択的に駆動する駆動
回路を複数個のブロックに分割するとともに順次必要と
するブロックのみを動作状態とし他のブロックを電気的
に回路から切り離された状態とする制御手段を付設した
ことを特徴とする液晶表示装置の駆動回路。 2、分割されたブロックのおのおのが、前のブロックの
動作終了を示す信号を受けて動作を開始させる信号を次
のブロックに出力する手段と、動作が終了した時点でそ
のブロックを電気的に回路から切り離す手段とを備えて
成る特許請求の範囲第1項記載の液晶表示装置の駆動回
路。 3、前記駆動回路がある瞬間の表示信号電圧を順次サン
プリングするためのサンプリングシフトレジスタ及びス
イッチ回路と、サンプリングした電圧をある期間ホール
ドする回路と、ホールドした電圧を列電極に出力するた
めのバッファ回路とから成り、少なくとも該サンプリン
グシフトレジスタ及びスイッチ回路を複数個のブロック
に分割した特許請求の範囲第1項記載の液晶表示装置の
駆動回路。 4、各ブロックが、サンプリングシフトレジスタに入力
されるデータパルスにより動作を開始し、サンプリング
シフトレジスタの終端に1段付加されたシフトレジスタ
の出力パルスによりその動作を休止するように構成され
た特許請求の範囲第3項記載の液晶表示装置の駆動回路
。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15505184A JPS6132093A (ja) | 1984-07-23 | 1984-07-23 | 液晶表示装置の駆動回路 |
US06/756,267 US4799057A (en) | 1984-07-23 | 1985-07-18 | Circuit for driving a matrix display device with a plurality of isolated driving blocks |
DE19853526321 DE3526321A1 (de) | 1984-07-23 | 1985-07-23 | Fluessigkristall-anzeigevorrichtung |
GB08518545A GB2162984B (en) | 1984-07-23 | 1985-07-23 | Matrix display driver circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15505184A JPS6132093A (ja) | 1984-07-23 | 1984-07-23 | 液晶表示装置の駆動回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6260068A Division JP2547314B2 (ja) | 1994-10-25 | 1994-10-25 | 液晶表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6132093A true JPS6132093A (ja) | 1986-02-14 |
JPH0581913B2 JPH0581913B2 (ja) | 1993-11-16 |
Family
ID=15597594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15505184A Granted JPS6132093A (ja) | 1984-07-23 | 1984-07-23 | 液晶表示装置の駆動回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4799057A (ja) |
JP (1) | JPS6132093A (ja) |
DE (1) | DE3526321A1 (ja) |
GB (1) | GB2162984B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6152631A (ja) * | 1984-08-22 | 1986-03-15 | Seiko Instr & Electronics Ltd | アクティブマトリクス表示装置 |
WO1996024123A1 (fr) * | 1995-02-01 | 1996-08-08 | Seiko Epson Corporation | Affichage a cristaux liquides et ses procedes de commande et de verification |
JP2004177557A (ja) * | 2002-11-26 | 2004-06-24 | Mitsubishi Electric Corp | マトリクス型映像表示装置の駆動方法、プラズマディスプレイパネルの駆動方法およびマトリクス型映像表示装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61219023A (ja) * | 1985-03-23 | 1986-09-29 | Sharp Corp | 液晶表示装置 |
JP2579933B2 (ja) * | 1987-03-31 | 1997-02-12 | キヤノン株式会社 | 表示制御装置 |
US4967192A (en) * | 1987-04-22 | 1990-10-30 | Hitachi, Ltd. | Light-emitting element array driver circuit |
JPH0654421B2 (ja) * | 1987-12-07 | 1994-07-20 | シャープ株式会社 | マトリクス型液晶表示装置の列電極駆動回路 |
US5272472A (en) * | 1988-01-19 | 1993-12-21 | Tektronix, Inc. | Apparatus for addressing data storage elements with an ionizable gas excited by an AC energy source |
JP2653099B2 (ja) | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
DE3930259A1 (de) * | 1989-09-11 | 1991-03-21 | Thomson Brandt Gmbh | Ansteuerschaltung fuer eine fluessigkristallanzeige |
JPH03198087A (ja) * | 1989-12-27 | 1991-08-29 | Sharp Corp | 表示装置の列電極駆動回路 |
US5122792A (en) * | 1990-06-21 | 1992-06-16 | David Sarnoff Research Center, Inc. | Electronic time vernier circuit |
FR2667188A1 (fr) * | 1990-09-21 | 1992-03-27 | Senn Patrice | Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide. |
JPH04136981A (ja) * | 1990-09-28 | 1992-05-11 | Sharp Corp | 表示装置の駆動回路 |
JP2719224B2 (ja) * | 1990-09-28 | 1998-02-25 | シャープ株式会社 | 表示装置の駆動回路 |
JPH04168477A (ja) * | 1990-10-31 | 1992-06-16 | Sharp Corp | 表示装置の行電極駆動回路 |
JPH04179996A (ja) * | 1990-11-15 | 1992-06-26 | Toshiba Corp | サンプルホールド回路およびこれを用いた液晶ディスプレイ装置 |
JP2724053B2 (ja) * | 1991-03-29 | 1998-03-09 | 沖電気工業株式会社 | Lcd駆動回路 |
US5119183A (en) * | 1991-08-09 | 1992-06-02 | Xerox Corporation | Color scan array with addressing circuitry |
US5406304A (en) * | 1991-08-28 | 1995-04-11 | Nec Corporation | Full color liquid crystal driver |
US5510807A (en) * | 1993-01-05 | 1996-04-23 | Yuen Foong Yu H.K. Co., Ltd. | Data driver circuit and associated method for use with scanned LCD video display |
US5757351A (en) * | 1995-10-10 | 1998-05-26 | Off World Limited, Corp. | Electrode storage display addressing system and method |
JP3548405B2 (ja) | 1996-12-19 | 2004-07-28 | キヤノン株式会社 | 画像データの転送制御装置及び表示装置 |
KR100788391B1 (ko) * | 2001-02-27 | 2007-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 양 방향 구동 회로 |
KR100493385B1 (ko) * | 2002-12-17 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 양 방향 구동 회로 |
GB2397710A (en) * | 2003-01-25 | 2004-07-28 | Sharp Kk | A shift register for an LCD driver, comprising reset-dominant RS flip-flops |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55157780A (en) * | 1979-05-28 | 1980-12-08 | Suwa Seikosha Kk | Liquid crystal image display unit |
JPS55164889A (en) * | 1979-06-11 | 1980-12-22 | Hitachi Ltd | Matrix display unit |
JPS56144490A (en) * | 1980-04-14 | 1981-11-10 | Hitachi Ltd | Data memory |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS536811B2 (ja) * | 1971-07-17 | 1978-03-11 | ||
GB1512062A (en) * | 1974-05-13 | 1978-05-24 | Sony Corp | Colour video display apparatus |
JPS5189348A (ja) * | 1975-02-04 | 1976-08-05 | ||
US4060801A (en) * | 1976-08-13 | 1977-11-29 | General Electric Company | Method and apparatus for non-scan matrix addressing of bar displays |
GB2042238B (en) * | 1979-02-14 | 1982-12-08 | Matsushita Electric Ind Co Ltd | Drive circuit for a liquid crystal display panel |
US4236154A (en) * | 1979-05-21 | 1980-11-25 | Burroughs Corporation | Selectable phase driver for dot matrix display panel |
US4368467A (en) * | 1980-02-29 | 1983-01-11 | Fujitsu Limited | Display device |
JPS56154796A (en) * | 1980-05-02 | 1981-11-30 | Hitachi Ltd | Method of driving liquid crystal display unit |
US4481511A (en) * | 1981-01-07 | 1984-11-06 | Hitachi, Ltd. | Matrix display device |
JPS57201295A (en) * | 1981-06-04 | 1982-12-09 | Sony Corp | Two-dimensional address device |
JPS5927687A (ja) * | 1982-08-04 | 1984-02-14 | Casio Comput Co Ltd | ポケツタブルテレビジヨン受像機 |
JPS59111197A (ja) * | 1982-12-17 | 1984-06-27 | シチズン時計株式会社 | マトリクス型表示装置の駆動回路 |
JPH0634154B2 (ja) * | 1983-01-21 | 1994-05-02 | シチズン時計株式会社 | マトリクス型表示装置の駆動回路 |
US4574282A (en) * | 1983-03-18 | 1986-03-04 | International Standard Electric Corporation | Coherent light image generation |
-
1984
- 1984-07-23 JP JP15505184A patent/JPS6132093A/ja active Granted
-
1985
- 1985-07-18 US US06/756,267 patent/US4799057A/en not_active Expired - Lifetime
- 1985-07-23 DE DE19853526321 patent/DE3526321A1/de active Granted
- 1985-07-23 GB GB08518545A patent/GB2162984B/en not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55157780A (en) * | 1979-05-28 | 1980-12-08 | Suwa Seikosha Kk | Liquid crystal image display unit |
JPS55164889A (en) * | 1979-06-11 | 1980-12-22 | Hitachi Ltd | Matrix display unit |
JPS56144490A (en) * | 1980-04-14 | 1981-11-10 | Hitachi Ltd | Data memory |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6152631A (ja) * | 1984-08-22 | 1986-03-15 | Seiko Instr & Electronics Ltd | アクティブマトリクス表示装置 |
JPH0431371B2 (ja) * | 1984-08-22 | 1992-05-26 | ||
WO1996024123A1 (fr) * | 1995-02-01 | 1996-08-08 | Seiko Epson Corporation | Affichage a cristaux liquides et ses procedes de commande et de verification |
US6023260A (en) * | 1995-02-01 | 2000-02-08 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
US6337677B1 (en) | 1995-02-01 | 2002-01-08 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
US7271793B2 (en) | 1995-02-01 | 2007-09-18 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
US7782311B2 (en) | 1995-02-01 | 2010-08-24 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
US7932886B2 (en) | 1995-02-01 | 2011-04-26 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection for liquid crystal display devices |
US7940244B2 (en) | 1995-02-01 | 2011-05-10 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
US8704747B2 (en) | 1995-02-01 | 2014-04-22 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
US9275588B2 (en) | 1995-02-01 | 2016-03-01 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
JP2004177557A (ja) * | 2002-11-26 | 2004-06-24 | Mitsubishi Electric Corp | マトリクス型映像表示装置の駆動方法、プラズマディスプレイパネルの駆動方法およびマトリクス型映像表示装置 |
Also Published As
Publication number | Publication date |
---|---|
GB2162984B (en) | 1988-01-13 |
GB8518545D0 (en) | 1985-08-29 |
US4799057A (en) | 1989-01-17 |
GB2162984A (en) | 1986-02-12 |
DE3526321A1 (de) | 1986-01-30 |
JPH0581913B2 (ja) | 1993-11-16 |
DE3526321C2 (ja) | 1987-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6132093A (ja) | 液晶表示装置の駆動回路 | |
KR100242443B1 (ko) | 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치 | |
US4716403A (en) | Liquid crystal display device | |
JP2677593B2 (ja) | 表示装置 | |
US4825203A (en) | Drive circuit for color liquid crystal display device | |
JPS60257497A (ja) | 液晶表示装置の駆動方法 | |
KR20070078096A (ko) | 액정 표시 장치의 구동 회로, 액정 표시 장치 및 전자기기 | |
KR20000059665A (ko) | 액정표시장치의 구동방법 | |
JPH052208B2 (ja) | ||
JP2001075534A (ja) | 液晶表示装置 | |
KR20000023433A (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
JPH03180890A (ja) | マトリクス型表示装置のデータドライバ | |
JP2547314B2 (ja) | 液晶表示装置の駆動回路 | |
JP2760785B2 (ja) | マトリクス画像表示装置 | |
JPS6120092A (ja) | カラ−液晶表示装置の駆動回路 | |
JPH0132995B2 (ja) | ||
JPH04324419A (ja) | アクティブマトリックス型表示装置の駆動方法 | |
JPH0458036B2 (ja) | ||
JP2718835B2 (ja) | 液晶表示装置 | |
JPS61128292A (ja) | 能動マトリクス型表示パネルの駆動装置 | |
JP3476865B2 (ja) | 液晶表示装置の駆動方法 | |
JPH06266314A (ja) | 表示装置の駆動回路 | |
JPH06266318A (ja) | アクティブマトリクス形液晶装置の駆動方法 | |
JPH0766255B2 (ja) | アクテイブマトリクス型表示装置 | |
JPS6114697A (ja) | カラ−液晶表示装置の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |