KR20060065943A

KR20060065943A - 디스플레이 장치의 구동 방법 및 이를 수행하기 위한디스플레이 제어 장치 및 디스플레이 장치

Info

Publication number: KR20060065943A
Application number: KR1020040104555A
Authority: KR
Inventors: 지안호; 이건빈; 김득수; 안형철
Original assignee: 삼성전자주식회사
Priority date: 2004-12-11
Filing date: 2004-12-11
Publication date: 2006-06-15
Also published as: TW200622978A; JP2006171668A; CN1787062A; US20060125760A1; CN1787062B

Abstract

구동 소프트웨어의 구현을 간소화시키기 위한 디스플레이 장치의 구동 방법 및 이를 수행하기 위한 디스플레이 제어 장치 및 디스플레이 장치가 개시된다. 소스 드라이버는 표시패널에 데이터 신호를 제공하고, 게이트 드라이버는 표시패널에 게이트 신호를 제공한다. 메모리는 디스플레이 장치의 구동과 연계되는 복수의 구동 설정값들을 저장한다. 디스플레이 제어기는 디스플레이 장치의 구동과 연계되는 구동 설정값들을 상위 구동 블록 단위로 저장하고, 호스트로부터 화상 신호와 화상 신호에 대응하는 제어 신호가 제공됨에 따라, 상위 구동 블록 단위로 추출하여 소스 드라이버 및 게이트 드라이버의 구동을 제어한다. 이에 따라, 구동시 필요한 전체의 설정값을 상위 구조의 블록 단위로 설정하고, 구동시 필요한 블록을 불러내므로써, 반복적으로 사용되는 시퀀스를 간소화시켜 구동 소프트웨어의 구현을 간소화시킬 수 있다.

Description

디스플레이 장치의 구동 방법 및 이를 수행하기 위한 디스플레이 제어 장치 및 디스플레이 장치{METHOD FOR DRIVING OF DISPLAY DEVICE, AND DISPLAY CONTROL DEVICE AND DISPLAY DEVICE FOR PERFORMING THE SAME}

도 1은 본 발명의 실시예에 따른 액정표시장치의 블록도이다.

도 2는 도 1에 도시된 디스플레이 제어기를 상세히 설명하기 위한 블록도이다.

도 3은 도 1에 도시된 소스 드라이버의 입/출력을 도시한 개념도이다.

도 4는 도 2에 도시된 프로그래머블 레지스터에 저장되는 상위 레지스터부를 논리적으로 설명하기 위한 블록도이다.

도 5는 도 4에 도시된 파워 온 시퀀스를 설명하기 위한 흐름도이다.

도 6은 도 5에 도시된 디스플레이 오프 상태를 설명하기 위한 개념도이다.

도 7은 도 5의 제1 및 제2 파워 설정을 설명하기 위한 흐름도이다.

도 8은 도 5에 도시된 초기화 시퀀스를 설명하기 위한 개념도이다.

도 9는 도 4에 도시된 감마 제어 블록에 의해 동작되는 감마 전압 생성 장치의 구성을 도시한 블록도이다.

도 10은 도 4에 도시된 파워 오프 시퀀스를 설명하기 위한 흐름도이다.

도 11a 및 도 11b는 도 5에 도시된 8-컬러 진입 모드 시퀀스를 설명하기 위 한 흐름도들이다.

도 12a 및 도 12b는 도 5에 도시된 8-컬러 해제 모드 시퀀스를 설명하기 위한 흐름도들이다.

도 13은 도 5에 도시된 스탠 바이 모드 시퀀스를 설명하기 위한 흐름도이다.

도 14는 도 5에 도시된 웨이크-업 모드 시퀀스를 설명하기 위한 흐름도이다.

<도면의 주요부분에 대한 부호의 설명>

110 : 디스플레이 제어기 120 : PROM

130 : 소스 드라이버 140 : 게이트 드라이버

150 : 액정표시패널 202 : 데이터/동기 입력 회로

203 : 플래시 메모리 204 : 데이터 출력 회로

206 : 칩 제어 회로 208 : 레지스터 입력 회로

210 : 프로그래머블 레지스터 212 : 멀티플렉서 회로

216 : 아날로그 출력 회로 219 : 소스 제어 회로

221 : 게이트 제어 회로

210A, 210B, 210C, 210D, 210E, 210F, 210G, 210H : 상위 레지스터

본 발명은 디스플레이 장치의 구동 방법 및 이를 수행하기 위한 디스플레이 제어 장치 및 디스플레이 장치에 관한 것으로, 보다 상세하게는 구동 소프트웨어의 구현을 간소화시키기 위한 디스플레이 장치의 구동 방법 및 이를 수행하기 위한 디스플레이 제어 장치 및 디스플레이 장치에 관한 것이다.

일반적으로 액정표시장치와 같은 액티브 매트릭스 디스플레이 장치는 각각의 디스플레이 셀에 대응하여 하나의 스위칭 소자를 갖는다. 상기 액티브 매트릭스 디스플레이 장치는 선택 전압을 상기 스위칭 소자의 게이트 전극에 인가하여 해당 게이트를 활성화한 후, 적절한 아날로그 데이터 전압을 상기 스위칭 소자의 소스 전극에 인가하여 선택한 디스플레이 셀을 원하는 전압 레벨로 충전하는 방식으로 동작한다.

상기 액정표시장치의 경우, 액정패널이나 구동용 IC, 다른 부품들의 제작에 따라 출력 전압치나 프레임 주파수 등과 같이 최적 조정치가 변하는 설정치가 있다. 또한, 사용하는 세트에 따라 라인 반전수나, 메모리 기록 방향, 승압 회로의 설정, 앰프류의 모드 설정 등과 같이 구동 소프트웨어의 개발 단계에서 세트마다 정해지는 설정치가 있다. 상기한 설정치들은 액정표시모듈에 구비된 불휘발성 메모리에 기억된다.

상기 설정치들의 설정은 액정표시모듈의 외부에 구비되는 메인 프로세싱 유닛(MPU)과 같은 제어 수단에 의해 세트의 시스템 시작과 같은 초기 단계시에 설정 명령 등을 보내고, 상기 불휘발성 메모리에 기억된 조정치를 판독하여 초기 설정하는 것에 의해 행해지고 있다.

즉, 통상적으로 액정표시장치의 구동은 시작 레지스터부터 마지막 레지스터까지 각각의 레지스터들에 저장되는 레지스터 값들의 설정을 통해 수행된다. 예를 들어, 시스템 파워가 온된 상태에서 디스플레이 오프 상태를 유지하도록 레지스터 값을 설정하고, 부스트-업되기 전의 파워 설정 및 부스트-업된 파워 설정을 위해 레지스터 값을 설정한다. 이어, 초기화 시퀀스를 위해 레지스터 값들을 설정한 후, 디스플레이 온 시퀀스를 위해 레지스터 값들을 설정하여 디스플레이 온 상태를 유지하고, 디스플레이 동작을 시작을 수행하는 일련의 동작에 의해 디스플레이 파워를 온시켜 액정표시장치를 구동하고 있다.

이러한 복잡한 절차는 액정표시장치의 디스플레이 온 상태를 구현할 때마다 반복적으로 사용되고 있다.

하지만, 이러한 반복적인 레지스터 값들의 설정 과정은 시스템 내부적 또는 외부적 요인들로 인해 잘못된 레지스터 값들을 설정할 소지가 있다. 상기한 잘못된 레지스터 값들의 설정은 디스플레이 장치의 표시 품질을 저감시키는 원인으로 작용하는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 반복적으로 사용되는 구동 시퀀스를 간소화시켜 구동 소프트웨어의 구현을 간소화시키면서 외부적인 환경 요인으로 인한 드라이브 IC의 오동작을 방지하기 위한 디스플레이 장치의 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기한 디스플레이 장치의 구동 방법을 수행하기 위한 디스플레이 제어 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 상기한 디스플레이 장치의 구동 방법을 수행하기 위한 디스플레이 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 디스플레이 장치의 구동 방법은 디스플레이 장치의 기동에 따라, 상위 구동 블록 단위로 저장된 상기 디스플레이 장치의 구동과 연계되는 구동 설정값들을 추출하는 단계와, 상기 추출된 구동 설정값들을 이용하여 상기 디스플레이 장치를 구동하는 단계를 포함한다.

상기 상위 구동 블록 단위는 상기 디스플레이 장치의 파워 온 시퀀스 동작을 수행하기 위한 상위 구조의 파워 설정 블록, 상기 디스플레이 장치의 디스플레이 설정을 위한 상위 구조의 디스플레이 설정 블록, 상기 디스플레이 장치의 감마 제어를 위한 상위 구조의 감마 제어 블록, 상기 디스플레이 장치의 파워 오프 시퀀스 동작을 수행하기 위한 상위 구조의 파워 설정 블록, 상기 디스플레이 장치의 스탠 바이 모드 설정을 위한 상위 구조의 스탠 바이 모드 설정 블록, 상기 디스플레이 장치의 웨이크-업 모드 설정을 위한 상위 구조의 웨이크-업 모드 설정 블록 및 상기 디스플레이 장치의 로우 컬러 모드 진입 및 해제를 위한 상위 구조의 로우 컬러 진입/해제 모드 블록을 포함하는 것이 바람직하다.

상기 파워 온 시퀀스는 상기 디스플레이 장치의 파워 온 상태에서 리셋 및 디스플레이 오프 상태가 설정됨에 따라, 부스트-업되기 전의 제1 파워를 설정하는 단계와, 상기 제1 파워의 설정이 완료됨에 따라, 부스트-업된 제2 파워를 설정하는 단계와, 상기 디스플레이 장치의 초기화 시퀀스를 수행하는 단계와, 상기 초기화 시퀀스의 완료에 따라, 상기 디스플레이 장치의 디스플레이 온 상태로 천이하기 위한 디스플레이 온 시퀀스를 수행하는 단계를 포함하는 것이 바람직하다.

상기 파워 오프 시퀀스는 상기 디스플레이 장치의 디스플레이 온 상태에서, 디스플레이 오프 상태로 천이하기 위해 디스플레이 오프 시퀀스를 수행하는 단계와, 상기 디스플레이 오프 시퀀스의 완료에 따라, 상기 디스플레이 장치에 공급되는 파워를 차단하는 단계를 포함하는 것이 바람직하다.

상기 컬러 모드 진입 시퀀스는 상기 디스플레이 장치가 노멀 모드의 디스플레이 온 상태에서, 디스플레이 오프 상태로 천이하기 위해 디스플레이 오프 시퀀스를 수행하는 단계와, 상기 디스플레이 오프 시퀀스의 완료에 따라, 그래픽 램 데이터를 갱신하는 단계와, 상기 그래픽 램 데이터의 갱신에 따라, 로우 컬러 모드를 설정하는 단계와, 상기 로우 컬러 모드의 설정에 따라, 상기 디스플레이 장치의 디스플레이 온 상태로 천이하기 위해 디스플레이 온 시퀀스를 수행하는 단계와, 상기 디스플레이 온 시퀀스의 완료에 따라, 상기 디스플레이 장치의 로우 컬러 모드로 천이하기 위해 디스플레이 온 상태에서 레지스터 값을 변경시키는 단계를 포함하는 것이 바람직하다.

상기 컬러 모드 해제 시퀀스는 상기 디스플레이 장치가 로우 컬러 모드의 디스플레이 온 상태에서, 디스플레이 오프 상태로 천이하기 위해 디스플레이 오프 시퀀스를 수행하는 단계와, 상기 디스플레이 오프 시퀀스의 완료에 따라, 그래픽 램 데이터를 갱신하는 단계와, 상기 그래픽 램 데이터가 갱신됨에 따라, 노멀 컬러 모드를 설정하는 단계와, 상기 노멀 컬러 모드의 설정에 따라, 디스플레이 온 상태로 천이하기 위해 디스플레이 온 시퀀스를 수행하는 단계와, 상기 디스플레이 온 시퀀스의 완료에 따라, 상기 디스플레이 장치의 노멀 모드로 천이하기 위해 디스플레이 온 상태에서 레지스터 값을 변경시키는 단계를 포함하는 것이 바람직하다.

상기 스탠 바이 모드는 상기 디스플레이 장치의 디스플레이 온 상태에서 디스플레이 오프 상태로 천이하기 위해 디스플레이 오프 시퀀스를 수행하는 단계와, 상기 디스플레이 오프 시퀀스의 완료에 따라, 스탠 바이 모드 설정을 위해 레지스터 값을 변경하는 단계를 포함하는 것이 바람직하다.

상기 웨이크 업 모드는 상기 디스플레이 장치의 스탠 바이 모드에서, 오실레이션을 시작하는 단계와, 상기 오실레이션의 시작에 따라, 상기 스탠 바이 모드를 취소하는 단계와, 상기 스캔 바이 모드의 취소에 따라, 상기 디스플레이 장치의 디스플레이 온 상태로 천이하기 위해 파워 온 시퀀스를 수행하는 단계를 포함하는 것이 바람직하다.

상기한 본 발명의 다른 목적을 실현하기 위하여 일실시예에 따른 디스플레이 제어 장치는 레지스터 입력 회로, 상위 레지스터부 및 칩 제어 회로를 포함하여, 화상을 디스플레이하기 위해 외부의 호스트로부터 제공되는 화상 신호를 디스플레이 장치에 제공한다. 상기 레지스터 입력 회로는 상기 호스트 및 외부 메모리에 연결된다. 상기 상위 레지스터부는 상기 레지스터 입력 회로에 연결되어, 상기 디스플레이 장치의 구동과 연계되는 구동 설정값들을 상위 구동 블록 단위로 저장한다. 상기 칩 제어 회로는 상기 호스트로부터 화상 신호와 상기 화상 신호에 대응하는 제어 신호가 제공됨에 따라, 상기 상위 레지스터부로부터 상위 구동 블록 단위로 추출하여 상기 디스플레이 장치의 구동을 제어한다.

상기 디스플레이 제어 장치는 데이터 출력 회로, 소스 제어 회로 및 게이트 제어 회로를 더 포함한다. 상기 데이터 출력 회로는 상기 호스트로부터 수신되는 디스플레이 데이터 신호와, 상기 칩 제어 회로로부터 수신되는 타이밍 및 제어 신호를 상기 디스플레이 장치의 소스 드라이버에 출력한다. 상기 소스 제어 회로는 상기 칩 제어 회로로부터 수신되는 타이밍 및 제어 신호를 상기 소스 드라이버에 출력한다. 상기 게이트 제어 회로는 상기 칩 제어 회로로부터 수신되는 타이밍 및 제어 신호를 상기 디스플레이 장치의 게이트 드라이버에 출력한다.

상기한 본 발명의 또 다른 목적을 실현하기 위하여 일실시예에 따른 디스플레이 장치는, 외부의 호스트로부터 제공되는 화상 신호에 응답하여 화상을 디스플레이하는 디스플레이 장치에서, 표시패널, 소스 드라이버, 게이트 드라이버, 메모리 및 디스플레이 제어기를 포함한다. 상기 소스 드라이버는 표시패널의 데이터 라인에 데이터 신호를 제공하고, 상기 게이트 드라이버는 상기 표시패널의 게이트 라인에 게이트 신호를 제공한다. 상기 메모리는 상기 디스플레이 장치의 구동과 연계되는 복수의 구동 설정값들을 저장한다. 상기 디스플레이 제어기는 상기 디스플레이 장치의 구동과 연계되는 구동 설정값들을 상위 구동 블록 단위로 저장하고, 상기 호스트로부터 화상 신호와 상기 화상 신호에 대응하는 제어 신호가 제공됨에 따라, 상기 상위 구동 블록 단위로 추출하여 상기 소스 드라이버 및 게이트 드라이버의 구동을 제어한다.

상기 디스플레이 제어기는 상기 호스트 및 메모리에 연결된 레지스터 입력 회로와, 상기 레지스터 입력 회로에 연결된 레지스터부를 포함하고, 상기 레지스터부는 상기 디스플레이 장치의 구동과 연계되는 구동 설정값들을 상위 구동 블록 단위로 저장하는 것이 바람직하다.

상기 상위 레지스터부는 복수의 상위 레지스터들을 포함하고, 상기 복수의 상위 레지스터들 각각에는 저장된 상위 구조의 상위 구동 블록 단위를 보호하는 잠금 기능을 갖는 것이 바람직하다.

이러한 디스플레이 장치의 구동 방법과 이를 수행하기 위한 디스플레이 장치에 의하면, 구동시 필요한 전체의 설정값을 상위 구조의 블록 단위로 설정하고, 구동시 유저 입장에서 필요한 블록을 불러내는 방식을 채용하므로써, 반복적으로 사용되는 시퀀스를 간소화시켜 구동 소프트웨어의 구현을 간소화시킬 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 액정표시 장치의 블록도이다.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치(100)는 디스플레이 제어기(110), 프로그래머블 리드-온리 메모리(PROM) 칩(120), 소스 드라이버(130), 게이트 드라이버(140) 및 액정표시패널(150)을 포함한다.

디스플레이 데이터 및 동기 신호는 외부의 컴퓨터 시스템이거나 텔레비전 또는 비디오 시스템과 같은 호스트 시스템(90)으로부터 라인(97)을 통해 상기 디스플레이 제어기(110)로 입력된다.

상기 디스플레이 제어기(110)는 라인(106)을 통해 소스 제어 신호를, 라인(107)을 통해 디스플레이 데이터를 상기 소스 드라이버(130)로 보내며, 상기 소스 드라이버(130)는 라인(109)을 통해 액정표시패널(150)의 소스 전극에 연결된다.

상기 액정표시패널(150)은 복수의 게이트 라인(GL)들과, 복수의 소스 라인(SL)들과, 상기 게이트 라인(GL)과 소스 라인(SL)에 전기적으로 연결된 박막트랜지스터(TFT)를 포함한다. 상기 게이트 라인(GL)은 게이트 신호를 상기 박막트랜지스터(TFT)에 전달하고, 상기 소스 라인(SL)은 데이터 신호를 상기 박막트랜지스터(TFT)에 전달한다. 상기 박막트랜지스터(TFT)의 드레인 전극은 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)에 공통 연결된다.

상기 디스플레이 제어기(110)는 상기 액정표시패널(150)의 게이트 전극에 라인(143)을 통해 연결되어 있는 상기 게이트 드라이버(140)로 제어 신호를 라인(117)을 통해 출력한다.

상기 디스플레이 제어기(110)는 프로그래머블 아날로그 기준 레벨을 라인(111)을 통해 상기 소스 드라이버(130)로 구동시킨다. 상기 디스플레이 제어기(110)에서 출력되는 아날로그 기준 레벨과 소스 및 게이트 제어 신호는 외부 PROM(120)에 의해 제1 직렬 버스(119)를 통해 초기에 프로그래밍된다. 상기 제1 직렬 버스(119)는 I²C 버스를 포함한다. 상기 외부 PROM(120)에 의한 상기 디스플레이 제어기(110) 출력의 프로그램 가능성은 상기 디스플레이 제어기(110)가 상이한 디스플레이 시스템에서 그 특성을 재설계하지 않고도 작동될 수 있는 적응성을 제공한다.

상기 디스플레이 제어기(110)와 호스트 시스템(90)은 제2 직렬 버스(99)를 사용하여 정보를 교환한다. 이러한 통신 채널을 사용하여 상기 호스트 시스템(90)내의 소프트웨어는 상기 디스플레이 제어기(110)에서 출력되는 아날로그 기준 레벨과 소스 및 게이트 제어 신호를 동적으로 수정할 수 있다. 상기 제1 및 제2 직렬 버스(119 및 99)는 분리된 버스일 수도 있고, 동일한 버스일 수도 있다. 상기 디스플레이 제어기(110)는 그 출력을 동적으로 수정할 수 있으므로, 특정 어플리케이션에 맞게 디스플레이 장치의 동작 특성을 조절하고 환경 변화의 보상이 가능하다.

도 2를 참조하면, 상기 디스플레이 제어기(110)는 데이터/동기 입력 회로(202), 데이터 출력 회로(204), 칩 제어 회로(206), 레지스터 입력 회로(208), 프로그래머블 레지스터(210), 멀티플렉서 회로(212), 소스 제어 회로(219), 게이트 제어 회로(221), 아날로그 출력 회로(216) 및 선택적인 플래시 메모리(203)를 포함한다. 하나의 칩 상에 구현 가능한 상기 디스플레이 제어기(110)는 설명의 편의를 위해 논리적으로 분리하였을 뿐, 하드웨어적으로 분리한 것은 아니다.

상기 데이터/동기 입력 회로(202)는 라인(97)을 통해 상기 호스트 시스템(90)으로부터 디스플레이 데이터 및 동기 신호를 수신한다. 상기 데이터/동기 입력 회로(202)는 라인(203)을 통해 상기 데이터 출력 회로(204)에 연결되고, 라인(205)을 통해 상기 칩 제어 회로(206)에 연결된다.

상기 레지스터 입력 회로(208)는 상기 제1 직렬 버스(119)를 통해 상기 외부 PROM(120)으로부터 디지털 값을 수신하고, 또한 상기 제2 직렬 버스(99)를 통해 상 기 호스트 시스템(90)으로부터 디지털 값을 수신한다. 상기 레지스터 입력 회로(208)는 라인(209)을 통해 상기 프로그래머블 레지스터(210)에 연결된다. 상기 레지스터 입력 회로(208)는 상기 플래시 메모리(203)로부터 디지털 값을 수신할 수 있다.

상기 프로그래머블 레지스터(210)는 라인(211)을 통해 상기 칩 제어 회로(206)에 연결되고, 라인(212)을 통해 상기 멀티플렉서(MUX) 회로(213)에 연결된다. 상기 멀티플렉서 회로(213)는 라인(214)을 통해 상기 칩 제어 회로(206)에 연결되고, 라인(215)을 통해 상기 아날로그 출력 회로(216)에 연결된다.

상기 칩 제어 회로(206)는 상기 호스트(90)로부터 화상 신호와 상기 화상 신호에 대응하는 제어 신호가 제공됨에 따라, 상기 프로그래머블 레지스터(210)로부터 상위 구동 블록 단위로 추출하여 상기 디스플레이 장치의 구동을 제어한다.

구체적으로, 상기 칩 제어 회로(206)는 라인(205)을 통해 상기 데이터/동기 입력 회로(202)로부터 또한 라인(211)을 통해 상기 프로그래머블 레지스터(210)로부터 정보를 수신한다. 이렇게 수신된 정보를 이용하여, 상기 칩 제어 회로(206)는 라인(217)을 통해 타이밍 및 제어 신호를 상기 데이터 출력 회로(204)에 출력하고, 라인(218)을 통해 상기 소스 제어 회로(219)에 출력하며, 라인(220)을 통해 상기 게이트 제어회로(221)에 출력하고, 라인(222)을 통해 상기 아날로그 제어 회로(216)에 출력한다.

상기 데이터 출력 회로(204)는 라인(203)을 통해 상기 데이터/동기 입력 회로(202)로부터 디스플레이 데이터 신호를 수신하고, 라인(217)을 통해 상기 칩 제 어 회로(206)로부터 타이밍 및 제어 신호를 수신한다. 상기 데이터 출력 회로(204)는 라인(115)을 통해 상기 디스플레이 데이터 신호를 상기 소스 드라이버(130)에 출력한다.

상기 소스 제어 회로(219)는 라인(218)을 통해 상기 칩 제어 회로(206)로부터 타이밍 및 제어 신호를 수신한다. 상기 소스 제어 회로(219)는 라인(113)을 통해 타이밍 및 제어 신호를 상기 소스 드라이버(130)에 출력한다.

상기 게이트 제어 회로(221)는 라인(220)을 통해 상기 칩 제어 회로(206)로부터 타이밍 및 제어 신호를 수신한다. 상기 게이트 제어 회로(221)는 라인(117)을 통해 상기 타이밍 및 제어 신호를 상기 게이트 드라이버(140)에 출력한다.

상기 아날로그 출력 회로(216)는 라인(222)을 통해 상기 칩 제어 회로(206)로부터 타이밍 및 제어 신호를 수신하고, 라인(215)을 통해 상기 MUX 회로(213)로부터 디지털 값을 수신한다. 상기 아날로그 출력 회로(216)는 라인(111)을 통해 아날로그 기준 레벨을 상기 소스 드라이버(130)에 출력한다.

도 3은 도 1에 도시된 소스 드라이버의 입/출력을 도시한 도면이다.

도 3을 참조하면, 상기 소스 드라이버(130)는 라인(111)을 통해 X+1 개 아날로그 기준 레벨(V0, V1, . . . , VX)을 수신하고, 라인(115)을 통해 디지털 디스플레이 데이터를 수신하며, 라인(113)을 통해 제어 및 타이밍 신호를 입력으로 수신한다.

상기 소스 드라이버(130)는 라인(133)을 통해 상기 액정표시패널(150)의 소스 전극으로 인가되는 복수(p+1)의 아날로그 전압을 출력한다. 구체적으로, 각각의 n-비트 디스플레이 데이터 값은 래칭되고, X+1 개 아날로그 기준 레벨을 이용하여 디지털-아날로그 컨버터(D/A)에서 p+1 개 아날로그 전압중 하나로 변환된 후, 상기 액정표시패널(150)의 소스 전극에 인가된다. 변환 프로세스에서 상기 X+1 개 아날로그 기준 레벨은 통상적으로 액정표시장치(LCD)의 비-선형 전달 곡선(또는 감마 곡선)에 근접하는데 사용된다.

상기 디지털-아날로그 컨버터(D/A)는 외부의 감마 전압 생성 회로로부터 제공되는 감마 전압을 근거로 변환된 아날로그 전압을 상기 액정표시패널(150)의 소스 전극에 출력한다. 상기한 감마 전압 생성 회로는 후술하는 도 9에서 상세히 설명한다.

도 4를 참조하면, 본 발명에 따른 프로그래머블 레지스터(210)에 저장되는 상위 레지스터부는 제1 내지 제8 상위 레지스터(210A, 210B, 210C, 210D, 210E, 210F, 210G, 210H)를 포함한다. 여기서, 상기 상위 레지스터부는 설명의 편의를 위해 논리적으로 분리하였을 뿐, 하드웨어적으로 분리한 것은 아니다.

상기 제1 상위 레지스터(210A)는 도 5에서 후술할 파워 온 시퀀스 동작을 위한 상위 구조의 파워 설정 블록을 저장한다. 상기 제2 상위 레지스터(210B)는 디스플레이 설정을 위한 상위 구조의 디스플레이 설정 블록을 저장한다. 상기 제3 상위 레지스터(210C)는 감마 제어를 위한 상위 구조의 감마 제어 블록을 저장한다. 상기 제4 상위 레지스터(210D)는 파워 오프를 위한 상위 구조의 파워 설정 블록을 저장 한다.

상기 제5 및 제6 상위 레지스터(210E, 210F)는 스탠 바이 모드 설정을 위한 상위 구조의 스탠 바이 모드 설정 블록과 웨이크-업 모드 설정을 위한 상위 구조의 웨이크-업 모드 설정 블록을 각각 저장한다.

상기 제7 및 제8 상위 레지스터(210G, 210H)는 8-컬러 모드 진입을 위한 상위 구조의 8-컬러 진입 모드 블록과 8-컬러 모드 해제를 위한 상위 구조의 8-컬러 해제 모드 블록을 각각 저장한다.

상술한 상위 구조의 블록들이 설정됨에 따라, 디스플레이 장치측에서는 구동시 필요한 블록만을 불러내어 디스플레이 동작에 활용한다. 이에 따라, 디스플레이 장치의 내부적 또는 외부적 요인으로 인해 잘못된 레지스터 값이 설정될 수 있는 확률을 최소화하여 표시 품질이 저하되는 것을 방지할 수 있다.

또한, 디스플레이 장치의 제조자측에서는 특정 상위 구조의 블록에 대해서 레지스터 값의 수정이나 조정이 필요하다면 해당 상위 구조의 블록을 저장하는 단위 레지스터를 불러들여 내부 설정 레지스터에 재설정이나 갱신, 변경 등을 위한 레지스터 값을 기록하므로써, 반복적으로 이용되는 시퀀스의 수정을 보다 용이하게 할 수 있다.

이상에서는 디스플레이 장치의 구동을 위한 상위 구조의 블록으로 파워 온 시퀀스, 디스플레이 설정 시퀀스, 감마 제어 시퀀스, 파워 오프 시퀀스, 스탠 바이 모드 설정 시퀀스, 웨이크-업 모드 설정 시퀀스, 8-컬러 모드 진입 및 해제 시퀀스로 분리하여 8개의 레지스터 각각에 저장한 것을 설명하였다. 하지만, 디스플레이 장치의 특성이 변화함에 따라, MPEG-4와 같은 동영상 모드 지원을 위한 시퀀스, 입체 영상을 위한 시퀀스 등이 필요하다면 해당 시퀀스를 별도로 분리시켜 별도의 레지스터에 저장할 수도 있다.

그러면, 상기한 각종 시퀀스들에 대응하여 이루어질 수 있는 일례들을 첨부하는 도면들을 참조하여 보다 상세히 설명한다. 여기서 언급되는 각종 레지스터들의 번지는 하나의 일례로서만 언급하고 있으며, 각 레지스터에 설정되는 레지스터 값들 역시 하나의 일례로서만 언급하고자 한다. 만일, 디스플레이 장치의 어플리케이션이나 관련 스펙이나 채용되는 드라이브 IC 등이 변경된다면 레지스터들의 번지나 해당 레지스터에 저장되는 레지스터 값 역시 변경되는 것은 자명하다.

도 5를 참조하면, 시스템 파워가 온된 상태(단계 S110)에서, 1ms 이상의 시간이 경과함에 따라(단계 S115), 리셋이 설정되지 않으면서 디스플레이 오프 상태를 유지한다(단계 S120).

이어, 10ms 이상의 시간이 경과함에 따라(단계 S125), 일련의 파워 설정 시퀀스 동작을 수행한다(단계 S130). 상기 파워 설정 시퀀스 동작은 외부로부터 제공되는 전원전압을 부스트-업(boost-up)되기 이전의 제1 전원전압으로 변환하는 제1 파워 설정 단계와, 일정 시간의 경과 후, 상기 제1 전원전압을 부스트-업시켜 제2 전원전압으로 변환하는 제2 파워 설정 단계를 포함한다. 상기한 파워 설정 시퀀스 동작을 수행하는 레지스터 값들은 제1 상위 레지스터(210A)에 저장된다.

상기 파워 설정 시퀀스 동작을 수행한 후, 40ms 이상의 시간이 경과함에 따 라(단계 S135), 디스플레이 온 상태를 유지하기 위해 디스플레이 설정 시퀀스 동작을 수행한 후(단계 S140), 레지스터에 저장된 레지스터 값을 변경한다(단계 S150). 상기 디스플레이 설정 시퀀스 동작은 초기화 시퀀스 단계와, 디스플레이 온 시퀀스 단계를 경유하여 디스플레이 온 상태로 천이한다. 상기 디스플레이 설정 시퀀스 동작은 제2 상위 레지스터(210B)에 저장된다.

도 6을 참조하면, 07번지 레지스터는 '0000h'로 설정하고, 12번지 레지스터는 '0000h'로 설정하며, 13번지 레지스터는 '0000h'로 설정한다. 이에 따라, 리셋이 설정되지 않으면서 디스플레이 오프 상태를 유지한다.

도 7을 참조하면, 11번지 레지스터에 저장되는 레지스터 값을 '0000h'로 설정하고, 12번지 레지스터에 저장되는 레지스터 값을 '0001h'로 설정하며, 13번지 레지스터에 저장되는 레지스터 값을 '0816h'로 설정하고, 10번지 레지스터를 '2134h'로 설정한다(단계 S131).

이어, 12번지 레지스터에 저장되는 레지스터 값을 '0011h'로 설정한다(단계 S132).

이어, 40ms의 시간이 경과함에 따라(단계 S133), 13번지 레지스터에 저장되는 레지스터 값을 '0816h'로 설정하고, 10번지 레지스터에 저장되는 레지스터 값을 '2130h'로 설정한다(단계 S134). 이러한 일련의 과정을 통해 외부로부터 제공되는 전원전압을 부스트-업(boost-up)되기 이전의 제1 전원전압으로 변환시켜 제1 파워 를 설정하고, 상기 제1 전원전압을 부스트-업시켜 제2 전원전압으로 변환시켜 제2 파워를 설정한다.

도 8을 참조하면, 01번지 레지스터에 저장되는 레지스터 값을 '011Bh'로 설정하고, 02번지 레지스터에 저장되는 레지스터 값을 '0700h'로 설정하며, 03번지 레지스터에 저장되는 레지스터 값을 'D030h'로 설정하고, 04번지 레지스터에 저장되는 레지스터 값을 '0000h'로 설정하며, 05번지 레지스터에 저장되는 레지스터 값을 '0000h'로 설정하고, 07번지 레지스터에 저장되는 레지스터 값을 '1004h'로 설정하며, 08번지 레지스터에 저장되는 레지스터 값을 '0808h'로 설정한다.

또한, 0B번지 레지스터에 저장되는 레지스터 값을 '1D00h'로 설정하고, 0C번지 레지스터에 저장되는 레지스터 값을 '0002h'로 설정하며, 0D번지 레지스터에 저장되는 레지스터 값을 '1732h'로 설정하고, 41번지 레지스터에 저장되는 레지스터 값을 '0000h'로 설정하며, 42번지 레지스터에 저장되는 레지스터 값을 'DB00h'로 설정하고, 43번지 레지스터에 저장되는 레지스터 값을 'DEDEh'로 설정하며, 44번지 레지스터에 저장되는 레지스터 값을 'AF00h'로 설정하고, 45번지 레지스터에 저장되는 레지스터 값을 'DB00h'로 설정한다.

또한, 7C번지 레지스터에 저장되는 레지스터 값을 '00C0h'로 설정하고, 7F번지 레지스터에 저장되는 레지스터 값을 '0100h'로 설정한다.

또한, 30번지 레지스터에 저장되는 레지스터 값을 '0303h'로 설정하고, 31번지 레지스터에 저장되는 레지스터 값을 '0303h'로 설정하며, 32번지 레지스터에 저 장되는 레지스터 값을 '0303h'로 설정하고, 33번지 레지스터에 저장되는 레지스터 값을 '0402h'로 설정하며, 34번지 레지스터에 저장되는 레지스터 값을 '0404h'로 설정하고, 35번지 레지스터에 저장되는 레지스터 값을 '0404h'로 설정하며, 36번지 레지스터에 저장되는 레지스터 값을 '0404h'로 설정하고, 37번지 레지스터에 저장되는 레지스터 값을 '0204h'로 설정하며, 38번지 레지스터에 저장되는 레지스터 값을 '1700h'로 설정하고, 39번지 레지스터에 저장되는 레지스터 값을 '1700h'로 설정한다.

상기한 30 내지 39번지 레지스터에 저장되는 레지스터 값들은 제3 상위 레지스터(120C)에 저장되는 것이 바람직하다.

도 9를 참조하면, 감마 전압 생성 장치(300)는 감마 기준 전압 발생부(310), 감마 전압 선택부(320), 감마 조정 레지스터부(330) 및 감마 전압 출력부(340)를 포함한다.

상기 감마 기준 전압 발생부(310)는 감마 전원 전압(GVDD)과 접지 전압(VGS) 사이에 직렬로 연결되는 복수의 저항 어레이로 구성되어, 각 저항의 전압 분배를 통해서 레벨별 감마 기준 전압을 생성하는 기능을 수행한다. 상기 저항 어레이에는 전압 분배를 위한 저항들 외에도 제1, 제2, 제3 및 제4 가변 저항(311a, 311b, 311c, 311d)이 포함한다. 이때, 상기 제1 및 제2 가변 저항(311a, 311b) 또는 상기 제3 및 제4 가변 저항(311c, 311d)은 실시 환경에 따라 각각 복수의 가변 저항들로 구성되어도 무방하다.

상기 감마 전압 선택부(320)는 복수의 셀렉터(321)들로 이루어져, 상기 감마 조정 레지스터부(330)로부터 제공되는 레지스터 값에 응답하여 저항 어레이로부터 출력되는 감마 기준 전압을 선택하여 상기 감마 전압 출력부(304)에 제공한다.

상기 감마 조정 레지스터부(330)는 기울기 조정 레지스터(331), 미세 조정 레지스터(333) 및 진폭 조정 레지스터(335)로 이루어져, 감마 기준 전압 선택을 위한 복수의 레지스터 값들을 상기 감마 기준 전압 발생부(310) 및 감마 전압 선택부(320)에 출력한다.

구체적으로, 상기 기울기 조정 레지스터(331)는 감마 곡선의 기울기를 조정하기 위한 레지스터 값들을 저장하고, 상기 미세 조정 레지스터(333)는 감마 곡선의 미세 조정을 위한 레지스터 값들을 저장하며, 상기 진폭 조정 레지스터(335)는 감마 곡선의 진폭을 조정하기 위한 레지스터 값들을 저장한다. 상기 감마 곡선의 기울기 조정을 위한 레지스터 값과 진폭 조정을 위한 레지스터 값은 상기 감마 기준 전압 발생부(310)에 제공되고, 상기 감마 곡선의 미세 조정을 위한 레지스터 값들은 상기 감마 전압 선택부(320)에 제공된다.

상기 감마 전압 출력부(340)는 상기 감마 기준 전압 발생부(310)로부터 제공되는 감마 기준 전압과 상기 감마 전압 선택부(320)로부터 제공되는 감마 기준 전압을 근거로 복수의 감마 전압들을 출력한다. 상기 복수의 감마 전압들은 상기 소스 드라이버(130)에 구비되는 디지털-아날로그 컨버터(D/A)에 제공된다.

도 10을 참조하면, 디스플레이가 온된 상태(단계 S210)에서, 디스플레이 오프 시퀀스 동작을 수행한다(단계 S220). 상기 디스플레이 오프 시퀀스 동작은 07번지 레지스터에 저장되는 레지스터 값을 '0036h'로 설정하고(단계 S221), 40ms의 시간이 경과함에 따라(단계 S223), 07번지 레지스터에 저장되는 레지스터 값을 '0026h'로 설정하며(단계 S225), 40ms의 시간이 경과함에 따라(단계 S227), 07번지 레지스터에 저장되는 레지스터 값을 '0004h'로 설정한다(단계 S229).

상기 디스플레이 오프 시퀀스 동작이 종료됨에 따라, 디스플레이 오프 상태를 유지하고(단계 S230), 파워 공급을 오프시키도록 레지스터 값을 설정한다(단계 S240). 상기 파워 공급을 오프시키기 위해서는 10번지 레지스터에 저장되는 레지스터 값을 '0000h'로 설정하고, 12번지 레지스터에 저장되는 레지스터 값을 '0000h'로 설정하며, 13번지 레지스터에 저장되는 레지스터 값을 '0000h'로 설정한다.

상기 파워 공급을 오프시키도록 레지스터 값이 설정됨에 따라, 외부로부터 공급되는 시스템 파워는 차단되어 시스템 오프 상태를 유지한다(단계 S250).

도 11a 및 도 11b는 도 5에 도시된 8-컬러 진입 모드 시퀀스를 설명하기 위한 흐름도들이다. 상기 8-컬러 진입 모드를 실행하는 시퀀스는 제8 상위 레지스터(210H)에 저장된다.

도 11a 및 도 11b를 참조하면, 26만 컬러와 같은 노멀 모드(또는 하이 컬러)에서(단계 S310), 디스플레이 장치가 디스플레이 온 상태를 유지함에 따라(단계 S320), 디스플레이 장치의 디스플레이 오프를 위한 일련의 디스플레이 오프 시퀀스 동작을 수행한다(단계 S330). 상기 디스플레이 오프 시퀀스 동작(단계 S330)은 07 번지의 레지스터 값을 '0036h'로 설정하고(단계 S331), 2 프레임의 시간 동안 대기한 후(단계 S333), 07번지의 레지스터 값을 '0026h'로 설정하고(단계 S335), 2 프레임의 시간 동안 대기한 후(단계 S337), 07번지의 레지스터 값을 '0004h'로 변경하는(단계 S339) 일련의 동작으로 이루어진다.

상기한 디스플레이 오프 시퀀스가 종료됨에 따라, 디스플레이 장치는 디스플레이 오프 상태로 천이된다(단계 S340).

이어, 그래픽 램(GRAM)에 저장된 데이터를 갱신한다(단계 S350).

이어, 8-컬러 모드(또는 로우 컬러)를 설정한다(단계 S360). 상기 8-컬러 모드를 설정하는 동작은 07번지의 레지스터 값을 '000Ch'로 변경하고(단계 S361), 40ms 동안 대기하는(단계 S363) 일련의 동작으로 이루어진다.

이어, 디스플레이 온 상태로 천이하기 위해 디스플레이 온 시퀀스 동작을 수행한다(단계 S370). 상기 디스플레이 온 시퀀스 동작(단계 S370)은 07번지의 레지스터 값을 '000Dh'로 변경하고(단계 S371), 2 프레임의 시간 동안 대기한 후(단계 S373), 07번지의 레지스터 값을 '002Fh'로 변경하고(단계 S375), 2-수평 라인 구간의 시간 동안 대기한 후(단계 S377), 07번지의 레지스터 값을 '003Fh'로 변경한다(단계 S379).

상기한 디스플레이 온 시퀀스가 종료됨에 따라, 디스플레이 장치는 디스플레이 온 상태로 천이되고(단계 S380), 21번지의 레지스터 값을 '0000h'로 변경한 후(단계 S390), 8-컬러 모드로 진입한다(단계 S395).

이상에서는 26만 컬러와 같은 노멀 모드에서 8-컬러 모드로 진입하는 일련의 시퀀스를 설정하였으나, 상기한 26만 컬러보다 상대적으로 작은 수의 컬러 모드로 진입하는 일련의 시퀀스로의 적용은 자명하다.

도 12a 및 도 12b는 도 5에 도시된 8-컬러 해제 모드 시퀀스를 설명하기 위한 흐름도들이다. 상기 8-컬러 해제 모드를 실행하는 시퀀스는 제7 상위 레지스터(210G)에 저장된다.

도 12a 및 도 12b를 참조하면, 8-컬러 모드에서(단계 S410), 디스플레이 장치가 디스플레이 온 상태를 유지함에 따라(단계 S420), 디스플레이 장치의 디스플레이 오프를 위한 일련의 디스플레이 오프 시퀀스 동작을 수행한다(단계 S430). 상기 디스플레이 오프 시퀀스 동작(단계 S430)은 07번지의 레지스터 값을 '003Eh'로 설정하고(단계 S431), 2 프레임의 시간 동안 대기한 후(단계 S433), 07번지의 레지스터 값을 '002Eh'로 설정하고(단계 S435), 2 프레임의 시간 동안 대기한 후(단계 S437), 07번지의 레지스터 값을 '000Ch'로 변경하는(단계 S439) 일련의 동작으로 이루어진다.

상기한 디스플레이 오프 시퀀스가 종료됨에 따라, 디스플레이 장치는 디스플레이 오프 상태로 천이된다(단계 S440).

이어, 그래픽 램(GRAM)에 저장된 데이터를 갱신한다(단계 S450).

이어, 26만 컬러와 같은 하이 컬러의 노멀 모드를 설정한다(단계 S460). 상기 26만 컬러 모드를 설정하는 동작은 07번지의 레지스터 값을 '0004h'로 변경하고(단계 S461), 40ms 동안 대기하는(단계 S463) 일련의 동작으로 이루어진다.

이어, 디스플레이 온 상태로 천이하기 위해 디스플레이 온 시퀀스 동작을 수 행한다(단계 S470). 상기 디스플레이 온 시퀀스 동작(단계 S470)은 07번지의 레지스터 값을 '0005h'로 변경하고(단계 S471), 2 프레임의 시간 동안 대기한 후(단계 S473), 07번지의 레지스터 값을 '0027h'로 변경하고(단계 S475), 2-수평 라인 구간의 시간 동안 대기한 후(단계 S477), 07번지의 레지스터 값을 '0037h'로 변경한다(단계 S479).

상기한 디스플레이 온 시퀀스가 종료됨에 따라, 디스플레이 장치는 디스플레이 온 상태로 천이되고(단계 S480), 21번지의 레지스터 값을 '0000h'로 변경한 후(단계 S390), 26만 컬러와 같은 노멀 모드로 진입한다(단계 S495).

도 13은 도 5에 도시된 스탠 바이 모드 시퀀스를 설명하기 위한 흐름도이다. 상기 스탠 바이 모드를 실행하는 시퀀스는 제5 상위 레지스터(210E)에 저장된다.

도 13을 참조하면, 디스플레이 장치의 디스플레이 온 상태에서(단계 S510), 디스플레이 장치의 디스플레이 오프를 위한 일련의 디스플레이 오프 시퀀스 동작을 수행한다(단계 S520). 상기 디스플레이 오프 시퀀스 동작(단계 S520)은 07번지의 레지스터 값을 '0036h'로 설정하고(단계 S521), 2 프레임의 시간 동안 대기한 후(단계 S523), 07번지의 레지스터 값을 '0026h'로 설정하고(단계 S525), 2 프레임의 시간 동안 대기한 후(단계 S527), 07번지의 레지스터 값을 '0004h'로 변경하는(단계 S529) 일련의 동작으로 이루어진다.

상기한 디스플레이 오프 시퀀스가 종료됨에 따라, 디스플레이 장치는 디스플레이 오프 상태로 천이된다(단계 S530).

이어, 10번지 레지스터 값을 '0001h'로 설정하여 스탠 바이 모드를 설정하고 (단계 S540), 상기 스탠 바이 모드가 설정됨에 따라, 디스플레이 장치는 스탠 바이 모드로 천이된다(단계 S550).

도 14를 참조하면, 디스플레이 장치의 스탠 바이 모드 상태에서(단계 S610), 디스플레이 장치의 스탠 바이 모드의 취소를 위한 일련의 오실레이션 시퀀스 동작을 시작한다(단계 S620). 상기 오실레이션의 시퀀스 동작(단계 S620)은 00번지의 레지스터 값을 '0001h'로 설정하고(단계 S621), 10ms 동안 대기하는(단계 S623) 일련의 동작으로 이루어진다.

상기한 오실레이션 시퀀스 동작이 종료됨에 따라, 디스플레이 장치는 스탠 바이 모드 취소 상태로 천이된다(단계 S630).

이어, 파워 온 시퀀스 동작을 수행하고(단계 S640), 상기 파워 온 시퀀스 동작이 종료됨에 따라, 디스플레이 장치는 디스플레이 온 상태로 천이된다(단계 S650).

이상에서 설명한 바와 같이, 본 발명에 따르면 구동시 필요한 전체의 설정값을 상위 구조의 블록 단위로 설정하고, 구동시 유저 입장에서 필요한 블록을 불러내는 방식을 채용하므로써, 반복적으로 사용되는 시퀀스를 간소화시켜 소프트웨어 구현을 간소화시킬 수 있다.

또한, 시스템 노이즈와 같은 외부적인 환경 요인으로 인한 드라이브 IC의 오동작을 방지할 수 있고, 이에 따라 표시 품질이 악화되는 것을 방지할 수 있다.

또한, 상위 레지스터 블록에 잠금 기능이 부여되므로 시스템이 비정상적으로 설정되는 것을 차단할 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

디스플레이 장치의 기동에 따라, 상위 구동 블록 단위로 저장된 상기 디스플레이 장치의 구동과 연계되는 구동 설정값들을 추출하는 단계; 및

상기 추출된 구동 설정값들을 이용하여 상기 디스플레이 장치를 구동하는 단계를 포함하는 디스플레이 장치의 구동 방법.
제1항에 있어서, 상기 상위 구동 블록 단위는,

상기 디스플레이 장치의 파워 온 시퀀스 동작을 수행하기 위한 상위 구조의 파워 설정 블록;

상기 디스플레이 장치의 디스플레이 설정을 위한 상위 구조의 디스플레이 설정 블록;

상기 디스플레이 장치의 감마 제어를 위한 상위 구조의 감마 제어 블록;

상기 디스플레이 장치의 파워 오프 시퀀스 동작을 수행하기 위한 상위 구조의 파워 설정 블록;

상기 디스플레이 장치의 스탠 바이 모드 설정을 위한 상위 구조의 스탠 바이 모드 설정 블록;

상기 디스플레이 장치의 웨이크-업 모드 설정을 위한 상위 구조의 웨이크-업 모드 설정 블록; 및

상기 디스플레이 장치의 로우 컬러 모드 진입 및 해제를 위한 상위 구조의 로우 컬러 진입/해제 모드 블록을 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법.
제2항에 있어서, 상기 파워 온 시퀀스는

상기 디스플레이 장치의 파워 온 상태에서 리셋 및 디스플레이 오프 상태가 설정됨에 따라, 부스트-업되기 전의 제1 파워를 설정하는 단계;

상기 제1 파워의 설정이 완료됨에 따라, 부스트-업된 제2 파워를 설정하는 단계;

상기 디스플레이 장치의 초기화 시퀀스를 수행하는 단계; 및

상기 초기화 시퀀스의 완료에 따라, 상기 디스플레이 장치의 디스플레이 온 상태로 천이하기 위한 디스플레이 온 시퀀스를 수행하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법.
제2항에 있어서, 상기 파워 오프 시퀀스는

상기 디스플레이 장치의 디스플레이 온 상태에서, 디스플레이 오프 상태로 천이하기 위해 디스플레이 오프 시퀀스를 수행하는 단계; 및

상기 디스플레이 오프 시퀀스의 완료에 따라, 상기 디스플레이 장치에 공급되는 파워를 차단하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법.
제2항에 있어서, 상기 컬러 모드 진입 시퀀스는,

상기 디스플레이 장치가 노멀 모드의 디스플레이 온 상태에서, 디스플레이 오프 상태로 천이하기 위해 디스플레이 오프 시퀀스를 수행하는 단계;

상기 디스플레이 오프 시퀀스의 완료에 따라, 그래픽 램 데이터를 갱신하는 단계;

상기 그래픽 램 데이터의 갱신에 따라, 로우 컬러 모드를 설정하는 단계;

상기 로우 컬러 모드의 설정에 따라, 상기 디스플레이 장치의 디스플레이 온 상태로 천이하기 위해 디스플레이 온 시퀀스를 수행하는 단계; 및

상기 디스플레이 온 시퀀스의 완료에 따라, 상기 디스플레이 장치의 로우 컬러 모드로 천이하기 위해 디스플레이 온 상태에서 레지스터 값을 변경시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법.
제2항에 있어서, 상기 로우 컬러 모드 해제 시퀀스는,

상기 디스플레이 장치가 로우 컬러 모드의 디스플레이 온 상태에서, 디스플레이 오프 상태로 천이하기 위해 디스플레이 오프 시퀀스를 수행하는 단계;

상기 디스플레이 오프 시퀀스의 완료에 따라, 그래픽 램 데이터를 갱신하는 단계;

상기 그래픽 램 데이터가 갱신됨에 따라, 노멀 컬러 모드를 설정하는 단계;

상기 노멀 컬러 모드의 설정에 따라, 디스플레이 온 상태로 천이하기 위해 디스플레이 온 시퀀스를 수행하는 단계; 및

상기 디스플레이 온 시퀀스의 완료에 따라, 상기 디스플레이 장치의 노멀 모드로 천이하기 위해 디스플레이 온 상태에서 레지스터 값을 변경시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법.
제2항에 있어서, 상기 스탠 바이 모드는,

상기 디스플레이 장치의 디스플레이 온 상태에서 디스플레이 오프 상태로 천이하기 위해 디스플레이 오프 시퀀스를 수행하는 단계; 및

상기 디스플레이 오프 시퀀스의 완료에 따라, 스탠 바이 모드 설정을 위해 레지스터 값을 변경하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법.
제2항에 있어서, 상기 웨이크 업 모드는,

상기 디스플레이 장치의 스탠 바이 모드에서, 오실레이션을 시작하는 단계;

상기 오실레이션의 시작에 따라, 상기 스탠 바이 모드를 취소하는 단계; 및

상기 스캔 바이 모드의 취소에 따라, 상기 디스플레이 장치의 디스플레이 온 상태로 천이하기 위해 파워 온 시퀀스를 수행하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법.
화상을 디스플레이하기 위해 외부의 호스트로부터 제공되는 화상 신호를 디스플레이 장치에 제공하는 디스플레이 제어 장치에서,

상기 호스트 및 외부 메모리에 연결된 레지스터 입력 회로;

상기 레지스터 입력 회로에 연결되어, 상기 디스플레이 장치의 구동과 연계되는 구동 설정값들을 상위 구동 블록 단위로 저장하는 상위 레지스터부; 및

상기 호스트로부터 화상 신호와 상기 화상 신호에 대응하는 제어 신호가 제공됨에 따라, 상기 상위 레지스터부로부터 상위 구동 블록 단위로 추출하여 상기 디스플레이 장치의 구동을 제어하는 칩 제어 회로를 포함하는 것을 특징으로 하는 디스플레이 제어 장치.
제9항에 있어서, 상기 상위 레지스터부는 복수의 상위 레지스터들을 포함하고,

상기 복수의 상위 레지스터들 각각은 저장된 상위 구조의 상위 구동 블록 단위를 보호하는 잠금 기능을 갖는 것을 특징으로 하는 디스플레이 제어 장치.
제9항에 있어서, 상기 상위 레지스터부는,

상기 디스플레이 장치의 파워 온 시퀀스 동작을 수행하기 위한 상위 구조의 파워 설정 블록을 저장하는 제1 상위 레지스터;

상기 디스플레이 장치의 디스플레이 설정을 위한 상위 구조의 디스플레이 설정 블록을 저장하는 제2 상위 레지스터;

상기 디스플레이 장치의 감마 제어를 위한 상위 구조의 감마 제어 블록을 저장하는 제3 상위 레지스터;

상기 디스플레이 장치의 파워 오프 시퀀스 동작을 수행하기 위한 상위 구조의 파워 설정 블록을 저장하는 제4 상위 레지스터;

상기 디스플레이 장치의 스탠 바이 모드 설정을 위한 상위 구조의 스탠 바이 모드 설정 블록을 저장하는 제5 상위 레지스터를 포함하는 것을 특징으로 하는 디스플레이 제어 장치.
제11항에 있어서, 상기 상위 레지스터부는,

상기 디스플레이 장치의 웨이크-업 모드 설정을 위한 상위 구조의 웨이크-업 모드 설정 블록을 저장하는 제6 상위 레지스터를 더 포함하는 것을 특징으로 하는 디스플레이 제어 장치.
제11항에 있어서, 상기 상위 레지스터부는,

상기 디스플레이 장치의 로우 컬러 모드 진입을 위한 상위 구조의 로우 컬러 진입모드 블록을 저장하는 제7 상위 레지스터를 더 포함하는 것을 특징으로 하는 디스플레이 제어 장치.
제11항에 있어서, 상기 상위 레지스터부는,

상기 디스플레이 장치의 로우 컬러 모드 해제를 위한 상위 구조의 로우 컬러 해제 모드 블록을 저장하는 제8 상위 레지스터를 더 포함하는 것을 특징으로 하는 디스플레이 제어 장치.
제9항에 있어서,

상기 호스트로부터 수신되는 디스플레이 데이터 신호와, 상기 칩 제어 회로로부터 수신되는 타이밍 및 제어 신호를 상기 디스플레이 장치의 소스 드라이버에 출력하는 데이터 출력 회로;

상기 칩 제어 회로로부터 수신되는 타이밍 및 제어 신호를 상기 소스 드라이버에 출력하는 소스 제어 회로; 및

상기 칩 제어 회로로부터 수신되는 타이밍 및 제어 신호를 상기 디스플레이 장치의 게이트 드라이버에 출력하는 게이트 제어 회로를 더 포함하는 것을 특징으로 하는 디스플레이 제어 장치.
외부의 호스트로부터 제공되는 화상 신호에 응답하여 화상을 디스플레이하는 디스플레이 장치에서,

표시패널;

상기 표시패널의 데이터 라인에 데이터 신호를 제공하는 소스 드라이버;

상기 표시패널의 게이트 라인에 게이트 신호를 제공하는 게이트 드라이버;

상기 디스플레이 장치의 구동과 연계되는 복수의 구동 설정값들을 저장하는 메모리; 및

상기 디스플레이 장치의 구동과 연계되는 구동 설정값들을 상위 구동 블록 단위로 저장하고, 상기 호스트로부터 화상 신호와 상기 화상 신호에 대응하는 제어 신호가 제공됨에 따라, 상기 상위 구동 블록 단위로 추출하여 상기 소스 드라이버 및 게이트 드라이버의 구동을 제어하는 디스플레이 제어기를 포함하는 디스플레이 장치.
제16항에 있어서, 상기 디스플레이 제어기는 상기 호스트 및 메모리에 연결된 레지스터 입력 회로와, 상기 레지스터 입력 회로에 연결된 레지스터부를 포함하고,

상기 레지스터부는 상기 디스플레이 장치의 구동과 연계되는 구동 설정값들을 상위 구동 블록 단위로 저장하는 것을 특징으로 하는 디스플레이 장치.
제17항에 있어서, 상기 상위 레지스터부는 복수의 상위 레지스터들을 포함하고, 상기 복수의 상위 레지스터들 각각은 저장된 상위 구조의 상위 구동 블록 단위를 보호하는 잠금 기능을 갖는 것을 특징으로 하는 디스플레이 장치.
제17항에 있어서, 상기 상위 레지스터부는,

상기 디스플레이 장치의 파워 온 시퀀스 동작을 수행하기 위한 상위 구조의 파워 설정 블록을 저장하는 제1 상위 레지스터;

상기 디스플레이 장치의 디스플레이 설정을 위한 상위 구조의 디스플레이 설정 블록을 저장하는 제2 상위 레지스터;

상기 디스플레이 장치의 감마 제어를 위한 상위 구조의 감마 제어 블록을 저 장하는 제3 상위 레지스터;

상기 디스플레이 장치의 파워 오프 시퀀스 동작을 수행하기 위한 상위 구조의 파워 설정 블록을 저장하는 제4 상위 레지스터; 및

상기 디스플레이 장치의 스탠 바이 모드 설정을 위한 상위 구조의 스탠 바이 모드 설정 블록을 저장하는 제5 상위 레지스터를 포함하는 것을 특징으로 하는 디스플레이 장치.
제16항에 있어서, 상기 표시패널은,

게이트 라인과 소스 라인에 전기적으로 연결된 박막트랜지스터와, 상기 박막트랜지스터에 전기적으로 연결된 액정 캐패시터와, 상기 박막트랜지스터에 전기적으로 연결된 스토리지 캐패시터를 갖는 액정표시패널인 것을 특징으로 하는 디스플레이 장치.