JP3648480B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3648480B2
JP3648480B2 JP2001395237A JP2001395237A JP3648480B2 JP 3648480 B2 JP3648480 B2 JP 3648480B2 JP 2001395237 A JP2001395237 A JP 2001395237A JP 2001395237 A JP2001395237 A JP 2001395237A JP 3648480 B2 JP3648480 B2 JP 3648480B2
Authority
JP
Japan
Prior art keywords
insulating film
dielectric constant
low dielectric
modulus
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001395237A
Other languages
English (en)
Other versions
JP2003197742A (ja
Inventor
祥代 伊藤
正彦 蓮沼
孝 川ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001395237A priority Critical patent/JP3648480B2/ja
Priority to US10/247,378 priority patent/US6975033B2/en
Priority to EP02021330A priority patent/EP1324383A3/en
Priority to TW091125054A priority patent/TW587274B/zh
Priority to CNB021568146A priority patent/CN1293622C/zh
Priority to KR1020020083208A priority patent/KR20030055135A/ko
Publication of JP2003197742A publication Critical patent/JP2003197742A/ja
Application granted granted Critical
Publication of JP3648480B2 publication Critical patent/JP3648480B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、低誘電率層間絶縁膜を用いた多層配線構造を有する半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの動作を高速化するために、３以下の低い比誘電率を有する材料が層間絶縁膜として使用されている。このような低誘電率絶縁膜は、一般にヤング率が１０ＧＰａ前後からそれ以下と低い。配線材料として用いられるＣｕの線膨張係数は約１６ｐｐｍと大きいが、Ｃｕ配線を形成する場合には、ＴａやＴｉといった高融点金属やその化合物からなるバリアメタル層が、層間絶縁膜との間に形成される。バリアメタルの線膨張係数は１０ｐｐｍ以下とＣｕと比較して小さいため、アニールやシンターといった高温プロセス中に、Ｃｕとの線膨張係数差に起因して、バリアメタル層には大きな熱応力が生じてしまう。
【０００３】
低誘電率絶縁膜のヤング率が十分に大きければ、Ｃｕの熱膨張を抑制して、バリアメタル層にかかる応力を抑えることが可能である。しかしながら、上述したように、低誘電率絶縁膜のヤング率は１０ＧＰａ前後からそれ以下と小さい。このため、バリアメタル層にかかる熱応力は大きくなり、その熱応力に起因して低誘電率絶縁膜にクラックが発生する。
【０００４】
こうしたクラックの発生が最も起こりやすいのが、ビアホール周辺である。図１４を参照して、従来の半導体装置の配線構造におけるこの問題について説明する。
【０００５】
まず、図１４（ａ）に示すように、低誘電率絶縁膜１ａと破壊強度の高いキャップ絶縁膜１ｂとの積層構造からなる絶縁膜１を半導体基板２４上に形成し、その中にバリアメタル層９を介して下部配線層２を埋め込み形成する。さらに、エッチングストッパー絶縁膜３、低誘電率絶縁膜４、および破壊強度の高いキャップ絶縁膜５を順次形成する。次に、図１４（ｂ）に示すように、下部配線層２に接続するビアホール６および配線溝７を、絶縁膜３、４および５にＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）加工により形成する。このとき、低誘電率絶縁膜４の表面はＲＩＥによりダメージを受けて、破壊強度の小さいダメージ層８が形成される。
【０００６】
続いて、図１４（ｃ）に示すように、バリアメタルをスパッタリングによりビアホール６および配線溝７の全面に堆積する。ビアホール６の側壁部に形成されるバリアメタル層９は、配線溝７側壁、配線溝７およびビアホール６底面に比べると膜厚が薄い。続いて、Ｃｕ等の導電性材料１０を堆積した後、アニールが行なわれる。高温でのアニール中には、線膨張係数差による引張り応力がバリアメタル層９に働く。
【０００７】
特に、ビアホール６側壁部ではバリアメタル層９の膜厚が薄いため、この引張り応力によってバリアメタル層９にクラックが生じるおそれがある。バリアメタル層９に接して存在しているダメージ層８の破壊強度が低く、バリアメタル層９で生じたクラックは、ダメージ層８を経て低誘電率絶縁膜４内にまで進展することがある。その結果、高温で圧縮応力状態にあるＣｕ等の導電性材料１０が、クラックによる亀裂に突出することに起因して、ショート不良が発生することになる。
【０００８】
【発明が解決しようとする課題】
そこで本発明は、ショート不良が生じず、高速で動作可能な半導体装置およびその製造方法を提供すること目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明は、素子が形成された半導体基板と、前記半導体基板上に形成された３以下の比誘電率を有する低誘電率絶縁膜と、前記低誘電率絶縁膜中に埋め込まれたプラグおよび配線層を含む導電材料層とを具備し、前記低誘電率絶縁膜と前記導電材料層間のうち、前記低誘電率絶縁膜と前記プラグの間のみに、前記プラグ側面に接して形成されたヤング率が１５ＧＰａ以上の高ヤング率絶縁膜を有することを特徴とする半導体装置を提供する。
【００１０】
また本発明は、素子が形成された半導体基板と、前記半導体基板上に形成された３以下の比誘電率を有する低誘電率絶縁膜と、前記低誘電率絶縁膜中に埋め込まれたプラグおよび配線層を含む導電材料層とを具備し、前記低誘電率絶縁膜と前記導電材料層間のうち、前記低誘電率絶縁膜と前記プラグの間のみに、前記プラグ側面に接して形成されたヤング率が１５ＧＰａ以上の高ヤング率絶縁膜を有する半導体装置の製造方法であって、
素子が形成された半導体基板上に、絶縁膜を介して下部配線層を形成する工程と、
前記下部配線層上に３以下の比誘電率を有する低誘電率絶縁膜を形成する工程と、
前記低誘電率絶縁膜にビアホールを形成する工程と、
前記ビアホールの側面に、１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜を形成する工程と、
側面に前記高ヤング率絶縁膜が形成されたビアホールを有する前記低誘電率絶縁膜に配線溝を形成する工程と、
前記下部配線層と電気的に接続するように、前記ビアホールおよび配線溝が形成された前記低誘電率絶縁膜の全面にバリアメタルおよび導電性材料を順次堆積する工程と、
前記低誘電率絶縁膜上の前記バリアメタルおよび前記導電性材料を除去して、表面にバリアメタル層を有するプラグおよび上部配線層を、前記ビアホール内および前記配線溝内にそれぞれ形成する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
【００１１】
さらに本発明は、素子が形成された半導体基板上に、絶縁膜を介して下部配線層を形成する工程と、前記下部配線層上に３以下の比誘電率を有する低誘電率絶縁膜を形成する工程と、前記低誘電率絶縁膜にビアホールおよび配線溝を形成する工程と、前記ビアホールおよび配線溝が形成された前記低誘電率絶縁膜の表面に、Ｔａ、Ｔｉ、およびＮｂからなる群から選択される少なくとも１種の金属を含む金属酸化物からなり、１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜を形成する工程と、前記下部配線層と電気的に接続するように、前記高ヤング率絶縁膜が形成された前記低誘電率絶縁膜の全面に導電性材料を堆積する工程と、前記低誘電率絶縁膜上の前記導電性材料を除去して、前記ビアホール内および前記配線溝内にプラグおよび上部配線層をそれぞれ形成する工程とを具備し、前記金属酸化物は、前記ビアホールおよび配線溝が形成された前記低誘電率絶縁膜の表面にＴａ、Ｔｉ、およびＮｂからなる群から選択される少なくとも１種の金属を３００℃以上の高温で堆積して前記低誘電率絶縁膜と反応させることにより形成されることを特徴とする半導体装置の製造方法を提供する。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１３】
（実施例１）
図１は、本発明の実施例１に係る半導体装置における配線構造を示す断面図である。
【００１４】
図示するように、半導体基板２４上には、バリアメタル層１８を介して下部配線層１２が埋め込み形成された絶縁層１１が設けられている。絶縁層１１は、以下に説明するような低誘電率絶縁膜１１ａと、シリコン酸化膜、シリコン窒化膜、シリコン炭化膜などの破壊強度が高くキャップ層として機能する高強度絶縁膜１１ｂとの積層構造から形成されているが、単層で形成することもできる。絶縁層１１上には、エッチングストッパー層として作用するシリコン窒化膜１３（比誘電率＝７．０、ヤング率＝１００ＧＰａ）および低誘電率絶縁膜１４が順次形成される。低誘電率絶縁膜１４としては、例えば、ＳｉＯ（ＣＨ3）x（比誘電率＝２．５、ヤング率＝１０ＧＰａ以下）を用いることができる。また、ハイドロジェンシルセスキオキサン、カーボン含有ＳｉＯ2膜（ＳｉＯＣ）、多孔質シリカ膜、高分子膜、アモルファスカーボン膜（Ｆドープ）等を用いて低誘電率絶縁膜１４を形成してもよい。これらの材料のヤング率は、いずれも１０ＧＰａ以下程度である。
【００１５】
低誘電率絶縁膜１４には、上部配線層１９ｂが埋め込み形成され、この上部配線層１９ｂはプラグ１９ａにより下部配線層１２に接続されている。なお、上部配線層１９ｂおよびプラグ１９ａは、その表面にバリアメタル層１８を有している。バリアメタル層１８は、Ｔａ、Ｔｉ、Ｎｂ、それらを含む合金、それらの化合物、またはそれらの積層膜から構成することができる。また、上部配線層１９ｂおよびプラグ１９ａといった導電材料層１９は、Ｃｕ、Ａｌまたはそれらを含む合金から構成することができる。
【００１６】
プラグ１９ａ側面のバリアメタル層１８と低誘電率層間絶縁膜１４との間には、ヤング率１５ＧＰａ以上の高ヤング率絶縁膜１６が形成されている。高ヤング率絶縁膜１６としては、例えば、シリコン酸化膜（比誘電率＝４．０、ヤング率＝６０ＧＰａ）、シリコン窒化膜（比誘電率＝７．０、ヤング率＝１００ＧＰａ）を用いることができる。さらに、シリコン酸窒化膜（比誘電率＝４．０〜５．０、ヤング率＝８０〜１００ＧＰａ）、シリコン炭窒化膜（比誘電率＝４．０〜５．０、ヤング率＝１００ＧＰａ）を用いてもよい。
【００１７】
ここで、図２のグラフに、ビア側壁のバリアメタル層に働く応力のシミュレーションによる計算結果を示す。バリアメタル層に接する絶縁層のヤング率が１５ＧＰａ未満になると、バリアメタル層に働く応力が急激に増加することが図２のグラフに表わされている。この応力集中によって、バリアメタル層にクラックが生じる。
【００１８】
そこで、本発明の実施の形態においては、１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜をビアホールの側面に設けることによって、バリアメタル層での応力の増加を防止することを可能にした。しかも、高ヤング率絶縁膜は高い破壊強度を有しているので、仮にバリアメタル層でクラックが発生したところで、このクラックが低誘電率絶縁膜まで進展することは避けられる。
【００１９】
ビアホールの側面に形成される高ヤング率絶縁膜の膜厚は、少なくとも１ｎｍであればその効果を顕著に発揮することができる。ただし、過剰に厚く形成された場合には、層間絶縁膜の誘電率の上昇という不都合を生じるおそれがあるので、その上限は１００ｎｍ程度にとどめることが望まれる。
【００２０】
なお、図１に示される配線構造においては、前述と同様の高ヤング率絶縁膜１６は、低誘電率絶縁膜１４上にも形成されてキャップ層として機能する。こうした高ヤング率絶縁膜１６および上部配線層１９ｂ上には、シリコン窒化膜２０が配設される。
【００２１】
図３（ａ）〜（ｅ）を参照して、図１に示した配線構造の形成方法を説明する。
【００２２】
まず、図３（ａ）に示すように、半導体基板２４上に、低誘電率絶縁膜１１ａおよび高強度絶縁層１１ｂを順次堆積して絶縁膜１１を形成し、表面にバリアメタル層１８を有する下部配線層１２を絶縁膜１１に埋め込み形成する。さらに、エッチングストッパー膜として作用するシリコン窒化膜１３をプラズマＣＶＤ法により形成した後、例えばＳｉＯ（ＣＨ3）xを用いて低誘電率絶縁膜１４をスピン塗布法により形成する。
【００２３】
次に、図３（ｂ）に示すように、低誘電率絶縁膜１４にビアホール１５をＲＩＥ加工によって形成する。このとき、低誘電率絶縁膜１４表面にはＲＩＥによるダメージ層２１が形成される。
【００２４】
こうして生じたダメージ層２１を、フッ酸を用いたウェットエッチングにより除去した後、ビアホール１５が形成された低誘電率絶縁膜１４の全面に、図３（ｃ）に示すように、高ヤング率絶縁膜１６としてのシリコン酸化膜をプラズマＣＶＤ法により形成する。ここで形成されたシリコン酸化膜は、ヤング率６０ＧＰａ、膜厚５０ｎｍである。
【００２５】
さらに、図３（ｄ）に示すように、低誘電率絶縁膜１４および高ヤング率絶縁膜１６のビアホール１５を含む領域に、配線溝１７をＲＩＥ加工により形成する。配線溝１７のＲＩＥ加工によって、ビアホール１５底部の高ヤング率絶縁膜１６は除去されるが、低誘電率絶縁膜１４上の高ヤング率絶縁膜１６はそのまま残り、これはキャップ層として機能する。配線溝１７の側壁および底面の低誘電率絶縁膜１４表面には、ＲＩＥによるダメージ層２１が生じるが、これは特に問題とならない。その後、ビアホール１５底部のシリコン窒化膜１３をＲＩＥにより除去して、下部配線層１２の表面を露出させる。
【００２６】
次に、図３（ｅ）に示すように、全面にＴａ、Ｔｉ、Ｎｂ、ＴａＮ、ＴｉＮ、ＮｂＮのいずれか、あるいは２種類以上を含む積層膜を１５０℃程度で堆積して、バリアメタル層１８を形成する。さらに、めっきのシードとなるＣｕを堆積した後、導電材料としてのＣｕをめっき法により堆積して、ビアホール１５および配線溝１７の内部に導電材料層１９を埋め込む。その後、フォーミングガス中で４００℃程度のアニールを行なう。
【００２７】
最後に、低誘電率絶縁膜１４上の配線溝１７以外の領域に堆積されたバリアメタル層１８および導電材料層１９をＣＭＰ法により除去し、プラズマＣＶＤ法を用いてシリコン窒化膜２０を全面に形成することによって、図１に示した配線構造が得られる。
【００２８】
こうして形成された配線構造を有する半導体装置の一部を図４に示す。図示する半導体装置における半導体基板２４には、素子分離絶縁膜３２に囲まれた領域にソース・ドレイン領域３１ａ、３１ｂが離間して形成され、その間にゲート絶縁膜３３を介してゲート電極３４が形成されている。こうして能動素子３０が形成された半導体基板２４上に、図１に示したものと同様の配線構造が設けられている。
【００２９】
図４に示す半導体装置の配線構造においては、すでに説明したように、最もクラックの発生しやすいビア側壁部分は、ヤング率が１５ＧＰａ以上の高ヤング率絶縁膜１６によって覆われている。このため、バリアメタル層１８にかかる熱応力が抑制される。しかも、ダメージ層は除去されているので、破壊強度の低い領域はビア側壁部分には存在しない。このビア側壁部分に形成された高ヤング率絶縁膜１６は、上述したように高い破壊強度を有することに起因して、アニールやその後のシンター工程を経ても、低誘電率絶縁膜１４にクラックが発生することはなかった。
【００３０】
（実施例２）
図５（ａ）〜（ｆ）は、本発明の実施例２に係る半導体装置の配線構造の形成方法を示す断面図である。
【００３１】
まず、前述の実施例１と同様の手法により、絶縁膜１１に埋め込まれた下部配線層１２、エッチングストッパー膜として作用するシリコン窒化膜１３、および低誘電率絶縁膜１４を、図５（ａ）に示すように半導体基板２４上に順次形成する。
【００３２】
次に、図５（ｂ）に示すように、レジストパターン２２をエッチングマスクとしたＲＩＥ加工により、ビアホール１５を低誘電率絶縁膜１４に形成する。低誘電率絶縁膜１４表面には、ＲＩＥによるダメージ層２１が形成される。
【００３３】
レジストパターン２２を除去する前に、図５（ｃ）に示すように、１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜１６をプラズマＣＶＤ法により全面に形成する。高ヤング率絶縁膜１６としては、すでに説明したようにシリコン酸化膜あるいはシリコン窒化膜を用いることができる。高ヤング率絶縁膜１６を形成する前に、低誘電率絶縁膜１４表面のダメージ層２１を実施例１で説明したような手法により除去してもよい。
【００３４】
レジストパターン２２およびその上に形成された高ヤング率絶縁膜１６を図５（ｄ）に示すようにリフトオフにより除去した後、図５（ｅ）に示すように、低誘電率絶縁膜１４に配線溝１７をＲＩＥ加工により形成する。配線溝１７の側壁および底面の低誘電率絶縁膜１４には、ＲＩＥによるダメージ層２１が形成されるが、これは問題にはならない。その後、ビアホール１５底部のシリコン窒化膜１３をＲＩＥにより除去して、下部配線層１２の表面を露出させる。
【００３５】
さらに、実施例１の場合と同様の手法により、ビアホール１５および配線溝１７内にバリアメタル層１８および導電材料層１９を埋め込んだ後、シリコン窒化膜２０を全面に形成することによって、図５（ｆ）に示すような配線構造が得られる。
【００３６】
こうして形成された配線構造を有する半導体装置においては、最もクラックの発生しやすいビア側壁部分は、ヤング率が１５ＧＰａ以上の高ヤング率絶縁膜１６によって覆われている。このため、バリアメタル層１８にかかる熱応力が抑制される。しかも、高ヤング率絶縁膜１６は破壊強度が高いため、アニールやその後のシンター工程を経ても、低誘電率絶縁膜１４にクラックが発生することはなかった。
【００３７】
（実施例３）
図６に、実施例３に係る半導体装置における配線構造の断面図を示す。
【００３８】
図示する配線構造においては、半導体基板２４上には下部配線層１２が埋め込み形成され、低誘電率絶縁膜１１ａと高強度絶縁膜１１ｂとの積層構造からなる絶縁層１１が設けられている、この絶縁層１１上には、エッチングストッパー層としてのシリコン窒化膜１３（比誘電率＝７．０、ヤング率＝１００ＧＰａ）および低誘電率絶縁膜１４が順次形成される。低誘電率絶縁膜１４としては、例えば、ＳｉＯ（ＣＨ3）x（比誘電率＝２．５、ヤング率＝１０ＧＰａ以下）を用いることができる。さらに、ハイドロジェンシルセスキオキサン、カーボン含有ＳｉＯ2膜（ＳｉＯＣ）、および多孔質シリカといった酸化物系の材料を用いて本実施例における低誘電率絶縁膜１４を形成してもよい。
【００３９】
低誘電率絶縁膜１４には、上部配線層１９ｂが埋め込み形成され、この上部配線層１９ｂはプラグ１９ａにより下部配線層１２に接続されている。なお、上部配線層１９ｂおよびプラグ１９ａは、その表面にバリアメタル層１８を有している。低誘電率絶縁膜１４とバリアメタル層１８との界面には、金属酸化物層からなる１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜２３’が形成されている。
【００４０】
高ヤング率絶縁膜２３’として用いられる金属酸化物層は、Ｔａ、Ｔｉ、およびＮｂからなる群から選択される少なくとも１種の金属を含有する酸化物である。この金属酸化物層は、以下に説明するように、高温でスパッタ成膜することにより、あるいは金属膜を形成した後アニールを施すことによって形成することができる。こうした金属を含有する酸化物層は、１００〜２００ＧＰａ程度の高いヤング率を有しているため、ビアホールの側面に設けることによってバリアメタル層の応力の増加を防止することができる。しかも、ここで形成される金属酸化物層は、シリコン酸化膜やシリコン窒化膜と同様に高い破壊強度を有しているので、仮にバリアメタル層１８でクラックが発生したところで、このクラックが低誘電率絶縁膜１４まで進展することは避けられる。
【００４１】
すでに説明したような理由から、金属酸化物からなる高ヤング率絶縁膜２３’の膜厚は１ｎｍ以上１００ｎｍ以下とすることが望まれる。
【００４２】
図６に示される配線構造においては、低誘電率絶縁膜１４上にはシリコン酸化膜２５およびシリコン窒化膜２０が配設される。
【００４３】
図７（ａ）〜（ｅ）を参照して、図６に示した配線構造の形成方法を説明する。
【００４４】
まず、実施例１と同様の手法により、図７（ａ）に示すように、絶縁膜１１に埋め込まれた配線層１２、エッチングストッパーとして作用するシリコン窒化膜１３、および低誘電率絶縁膜１４を形成する。低誘電率絶縁膜１４上には、キャップ層として作用するシリコン酸化膜２５をプラズマＣＶＤ法により形成する。
【００４５】
次に、シリコン窒化膜１３、低誘電率絶縁膜１４およびシリコン酸化膜２５を含む絶縁層に、図７（ｂ）に示すように、下部配線層１２に接続するビアホール１５および配線溝１７をＲＩＥ加工により形成する。このとき、低誘電率絶縁膜１４の表面には、ＲＩＥによるダメージ層２１が形成される。
【００４６】
このダメージ層２１の領域に、図７（ｃ）に示すようにＴａ、Ｔｉ、またはＮｂを含む金属酸化物層からなる高ヤング率絶縁膜２３’を形成する。Ｔａ、ＴｉまたはＮｂを含む金属酸化物層は、真空中、３００〜４５０℃程度でスパッタ成膜することにより形成することができる。高温でのスパッタにより、こうした金属は低誘電率絶縁膜１４のダメージ層２１中に拡散し、この低誘電率絶縁膜１４と反応して金属酸化物層からなる高ヤング率絶縁膜２３’が形成される。高ヤング率絶縁膜２３’は、Ａｌを含む金属酸化物層により構成することもできる。Ａｌを含む金属酸化物層は、スパッタ法やＭＯＣＶＤ法によりＡｌ膜を成膜した後、１００〜４５０℃程度でアニールを行なうことにより形成される。この際の雰囲気は限定されず、真空中、フォーミングガス中で行なうことができる。アニールによって、Ａｌは低誘電率絶縁膜１４のダメージ層２１中に拡散し、この低誘電率絶縁膜１４と反応して金属酸化物層からなる高ヤング率絶縁膜２３’が形成される。
【００４７】
こうした高ヤング率絶縁膜２３’が低誘電率絶縁膜１４表面に形成されることによって、ダメージ層２１は消失したといえる。いずれの場合も、ビアホール１５の底部およびシリコン酸化膜２５表面といった低誘電率絶縁膜１４以外の部分では、上述したような金属の反応が生じないので図７（ｃ）に示されるように金属膜２３が形成される。
【００４８】
Ｔａ、ＴｉおよびＮｂは、単体でＣｕバリア性を有しているので、金属酸化物を形成する際に膜厚を制御して、その表面に金属膜を残した場合には、バリアメタル層として用いることができる。なお、Ａｌは、アルミナの状態でＣｕバリア性を有しているので、金属酸化物層自体をバリア層として用いることができる。したがって、堆積されたＡｌ膜を全膜厚にわたって酸化してアルミナ層を形成した場合には、バリアメタル層を別途形成せずにＣｕ配線を埋め込むことが可能となる。必要な膜厚が確保されれば、金属酸化物層の表面に金属Ａｌ層が残留してもよい。
【００４９】
次に、実施例１の場合と同様の手法により、ビアホール１５および配線溝１７内に、必要に応じて形成されるバリアメタル層１８および導電材料層１９を埋め込んだ後、フォーミングガス中でアニールを行なうことにより、図７（ｄ）に示すような構造が得られる。
【００５０】
最後に、シリコン酸化膜２５上の配線溝１７以外の領域に堆積されたバリアメタル層１８、導電材料層１９および未反応の金属膜２３をＣＭＰにより除去し、全面にプラズマＣＶＤ法を用いてシリコン窒化膜２０を全面に形成することによって、図７（ｅ）に示すような配線構造が形成される。
【００５１】
こうして形成された配線構造を有する半導体装置においては、最もクラックの発生しやすいビア側壁部分は、ヤング率が１５ＧＰａ以上の金属酸化物からなる高ヤング率絶縁膜２３’によって覆われている。このため、バリアメタル層１８にかかる熱応力が抑制される。ここでの高ヤング率絶縁膜２３’は、破壊強度の低いダメージ層２１中に金属が拡散することにより形成されるので、ダメージ層２１は消失して、高い破壊強度を有する高ヤング率絶縁膜２３’がバリアメタル層１８に接触して配置される。したがって、アニールやその後のシンター工程を経ても、低誘電率絶縁膜１４にクラックが発生することはなかった。
【００５２】
すでに説明したように、図７（ｃ）における高ヤング率絶縁膜２３’を形成する際、Ａｌ膜を堆積し全膜厚にわたって酸化してアルミナ層を形成した場合には、別途バリアメタル層を形成する必要はない。すなわち、バリア層としても用いられる高ヤング率絶縁膜を一度の工程で形成することが可能である。この場合の配線構造を図８に示す。図示する配線構造は、バリアメタル層を形成しない以外は前述と同様の手法により形成することができ、プラグ１９ａの側面には、Ａｌを含有する金属酸化物（アルミナ）層からなる高ヤング率絶縁膜２６が接触して設けられている。
【００５３】
こうした配線構造を有する半導体装置においても、最もクラックの発生しやすいビア側壁部分ではダメージ層２１が消失して、高い破壊強度を有するとともにヤング率が１５ＧＰａ以上のアルミナ層からなる高ヤング率絶縁膜２６によって覆われている。したがって、アニールやその後のシンター工程を経ても、低誘電率絶縁膜１４にクラックが発生することはなかった。
【００５４】
図８に示した配線構造は、図９に示すように変更することができる。
【００５５】
図示する配線構造においては、半導体基板２４上には下部配線層４２が埋め込み形成された絶縁層４１が設けられている。この絶縁層４１は、低誘電率絶縁膜と高強度絶縁膜との積層構造から構成することもできる。また、下部配線層４２は、表面にバリアメタル層が設けられていてもよい。あるいは、この下部配線層４２に接する絶縁層４１の表面をアルミナ層とすることもできる。
【００５６】
絶縁層４１上には、シリコン炭化膜からなるストッパー絶縁膜４３、多孔質有機シリコン酸化膜からなる低誘電率絶縁膜４４、シリコン炭化膜からなるミッドストッパー層４５、多孔質有機シリコン酸化膜からなる低誘電率絶縁膜４６、および有機シリコン酸化膜からなるキャップ絶縁膜４７が順次積層される。
【００５７】
このような積層構造には、上部配線層４９ｂが埋め込み形成され、この上部配線層４９ｂはプラグ４９ａにより下部配線層４２に接続されている。なお、上部配線層４９ｂおよびプラグ４９ａと低誘電率絶縁膜４４，４６およびキャップ絶縁膜４７との間には、アルミナからなる高ヤング率絶縁膜４８が形成されている。
【００５８】
図１０（ａ）〜（ｅ）を参照して、図９に示した配線構造の形成方法を説明する。
【００５９】
まず、絶縁層４１に埋め込まれた配線層４２、シリコン炭化膜からなるストッパー絶縁膜４３、多孔質有機シリコン酸化膜からなる低誘電率絶縁膜４４、シリコン炭化膜からなるミッドストッパー層４５、および多孔質有機シリコン酸化膜からなる低誘電率絶縁膜４６を順次形成する。低誘電率絶縁膜４６上には、キャップ層として作用する有機シリコン酸化膜４７を形成する。
【００６０】
次に、ストッパー絶縁膜４３およびミッドストッパー層４５を、それぞれエッチングストッパーとして、下部配線層４２に接続するビアホールおよび配線溝をＲＩＥ加工によりこれらの絶縁膜に形成する。低誘電率絶縁膜４４および４６の表面には、すでに説明したようにダメージ層（図示せず）が形成される。なおここでは、ビアホール底部のストッパー絶縁膜４３を除去する際に、配線溝底面のミッドストッパー層４５も併せて除去される。その後、実施例３と同様の手法により、図１０（ａ）に示すように全面にＡｌ膜５０を形成する。
【００６１】
続くアニールによって、低誘電率絶縁膜４４、４６とＡｌ膜５０との界面には、図１０（ｂ）に示すようにアルミナ層からなる高ヤング率絶縁膜４８が形成される。また、キャップ絶縁膜４７が有機シリコン酸化膜から構成されているので、その上面および側面にもアルミナ層からなる高ヤング率絶縁膜４８が形成される。
【００６２】
次いで、ウェットエッチングにより未反応のＡｌを除去して、図１０（ｃ）に示すようにアルミナ層からなる高ヤング率絶縁膜４８を露出する。このとき、配線溝およびビアホールの側面には、ストッパー層４３および４５が露出する領域が存在するが、これらもＣｕバリア性を有している。
【００６３】
その後、全面にＣｕシード膜（図示せず）を形成し、図１０（ｄ）に示すように導電材料層４９をＣｕ電解めっきにより埋め込み形成する。溝以外の領域に堆積された導電材料層４９をＣＭＰにより図１０（ｅ）に示すように除去する。最後に、キャップ層４７上面の高ヤング率絶縁膜４８をＣＭＰによりさらに除去することによって、図９に示すような配線構造が得られる。
【００６４】
こうした構造は、配線溝の底面にアルミナ層からなる高ヤング率絶縁膜４８が形成されているので、これに起因して上層配線層４９ｂと層間絶縁膜との密着性が向上する。しかも、図８に示した配線構造と比較すると、ビアホール底部にＡｌ膜が存在しないので、次のような利点が得られる。すなわち、下部配線層４２とビアプラグとの界面抵抗が低下するとともに、上下層の配線の導電材料が異種材料によって分断されないため、エレクトロマイグレーション耐性およびストレスボイド耐性が向上する。
【００６５】
さらに、図１１に示すような構造に変更することも可能である。
【００６６】
図１１に示す配線構造は、上層配線層４９ｂの底面にシリコン炭化膜からなるミッドストッパー層４５が存在する以外は、図９に示したものと同様である。
【００６７】
図１２（ａ）〜（ｅ）を参照して、図１１に示した配線構造の形成方法を説明する。
【００６８】
まず、ミッドストッパー層４５の膜厚を厚く形成する以外は、図１０（ａ）の場合と同様に、各絶縁層４１、４３、４４、４５、４６および４７を形成し、ＲＩＥ加工によりビアホールおよび配線溝を形成する。このとき、ミッドストッパー層４５は、ビアホール底部のストッパー絶縁膜４３の除去の際にも、膜厚が厚いために完全には除去されず残留する。その後、前述と同様の手法により、図１２（ａ）に示すように全面にＡｌ膜５０を形成する。
【００６９】
続くアニールによって、低誘電率絶縁膜４４、４６とＡｌ膜５０との界面には、図１２（ｂ）に示すようにアルミナ層からなる高ヤング率絶縁膜４８が形成される。また、キャップ絶縁膜４７が有機シリコン酸化膜から構成されているので、その上面および側面にもアルミナ層からなる高ヤング率絶縁膜４８が形成される。
【００７０】
次いで、ウェットエッチングにより未反応のＡｌを除去して、図１２（ｃ）に示すようにアルミナ層からなる高ヤング率絶縁膜４８を露出する。さらに、前述と同様の手法により図１２（ｄ）に示すように導電材料層４９を形成し、溝以外の領域に堆積された導電材料層４９を図１２（ｅ）に示すように除去する。最後に、キャップ層４７上面の高ヤング率絶縁膜４８を除去することによって、図１１に示すような配線構造が得られる。
【００７１】
こうした配線構造は、配線溝の底面にシリコン炭化膜からなるミッドストッパー層４５が存在する。このシリコン炭化膜は、アルミナより低誘電率であるので、ＬＳＩ動作の高速化に有利である。
【００７２】
またさらに、図１３に示すような構造に変更することもできる。
【００７３】
図示する配線構造は、低誘電率絶縁膜５２および５３を芳香族炭化水素ポリマーから構成し、Ｃｕ導電材料層４９との界面に炭化アルミニウムからなる高ヤング率絶縁膜５４が形成された以外は、図９に示したものと同様である。すなわち、芳香族炭化水素ポリマーを用いて低誘電率絶縁膜を形成する以外は、図１０（ａ）〜（ｅ）と同様の手法により形成することができる。Ａｌは、芳香族炭化水素ポリマーと反応して、炭化アルミニウムからなる高ヤング率絶縁膜５４が形成される。
【００７４】
このような炭化アルミニウムについても、アルミナと同様、１５ＧＰａ以上のヤング率を有するとともに、単体でバリア性を有しており、Ｃｕ配線のバリア層として用いることができる。
【００７５】
【発明の効果】
以上詳述したように、本発明によれば、ショート不良が生じず、高速で動作可能な半導体装置およびその製造方法が提供される。
【００７６】
本発明は、低誘電率層間絶縁膜を用いた多層配線構造の形成に極めて有効に用いられ、その工業的価値は絶大である。
【図面の簡単な説明】
【図１】実施例１の半導体装置における配線構造を表わす断面図。
【図２】ビア側壁のバリアメタル層に働く応力のシミュレーションによる計算結果を示すグラフ図。
【図３】実施例1の半導体装置における配線構造の製造工程を表わす断面図。
【図４】実施例１の半導体装置の一部を表わす断面図。
【図５】実施例２の半導体装置における配線構造の製造工程を表わす断面図。
【図６】実施例３の半導体装置における配線構造の一例を表わす断面図。
【図７】実施例３の半導体装置における配線構造の製造工程を表わす断面図。
【図８】 参考例の配線構造の一例を表わす断面図。
【図９】 図８に示した配線構造の他の例を表わす断面図。
【図１０】図９に示した配線構造の製造工程を表わす断面図。
【図１１】 図８に示した配線構造の他の例を表わす断面図。
【図１２】図１１に示した配線構造の製造工程を表わす断面図。
【図１３】 図８に示した配線構造の他の例を表わす断面図。
【図１４】従来の半導体装置における配線構造の製造工程を表わす断面図。
【符号の説明】
１ａ…低誘電率絶縁層
１ｂ…高強度絶縁層
２…配線層
３…エッチングストッパー絶縁層
４…低誘電率絶縁膜
５…キャップ絶縁層
６…ビアホール
７…配線溝
８…ダメージ層
９…バリアメタル層
１０…導電材料層
１１ａ…低誘電率絶縁層
１１ｂ…高強度絶縁層
１２…配線層
１３…シリコン窒化膜
１４…低誘電率絶縁膜
１５…ビアホール
１６…高ヤング率絶縁膜
１７…配線溝
１８…バリアメタル層
１９…導電材料層
１９ａ…プラグ
１９ｂ…配線層
２０…シリコン窒化膜
２１…ダメージ層
２２…レジストパターン
２３…金属膜
２３’…金属酸化物からなる高ヤング率絶縁膜
２４…半導体基板
２５…シリコン酸化膜
２６…アルミナからなる高ヤング率絶縁膜
３０…能動素子
３１ａ，３１ｂ…ソース・ドレイン領域
３２…素子分離絶縁膜
３３…ゲート絶縁膜
３４…ゲート電極
４１…絶縁層
４２…下部配線層
４３…シリコン炭化膜からなるストッパー絶縁膜
４４…多孔質有機シリコン酸化膜からなる低誘電率絶縁膜
４５…シリコン炭化膜からなるミッドストッパー層
４６…多孔質有機シリコン酸化膜からなる低誘電率絶縁膜
４７…有機シリコン酸化膜からなるキャップ絶縁膜
４８…アルミナからなる高ヤング率絶縁膜
４９…導電材料層
４９ａ…プラグ
４９ｂ…配線層
５０…Ａｌ膜
５２，５３…芳香族炭化水素ポリマーからなる低誘電率絶縁膜
５４…炭化アルミニウムからなる高ヤング率絶縁膜

Claims (16)

  1. 素子が形成された半導体基板と、
    前記半導体基板上に形成された３以下の比誘電率を有する低誘電率絶縁膜と、
    前記低誘電率絶縁膜中に埋め込まれたプラグおよび配線層を含む導電材料層とを具備し、
    前記低誘電率絶縁膜と前記導電材料層間のうち、前記低誘電率絶縁膜と前記プラグの間のみに、前記プラグ側面に接して形成されたヤング率が１５ＧＰａ以上の高ヤング率絶縁膜を有することを特徴とする半導体装置。
  2. 前記高ヤング率絶縁膜は、シリコン酸化膜またはシリコン窒化膜からなり、前記プラグは、表面にバリアメタル層を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記低誘電率絶縁膜上に形成され、ヤング率が１５ＧＰａ以上の高ヤング率絶縁膜からなるキャップ層をさらに具備することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記高ヤング率絶縁膜は、Ｔａ、Ｔｉ、Ｎｂ、およびＡｌからなる群から選択される少なくとも１種の金属を含む金属酸化物層であることを特徴とする請求項１に記載の半導体装置。
  5. 前記高ヤング率絶縁膜は、Ｔａ、Ｔｉ、およびＮｂからなる群から選択される少なくとも１種の金属を含む金属酸化物層であり、前記プラグは、表面にバリアメタル層を有することを特徴とする請求項４に記載の半導体装置。
  6. 前記高ヤング率絶縁膜はアルミナからなり、前記プラグはＣｕからなることを特徴とする請求項４に記載の半導体装置。
  7. 前記低誘電率絶縁膜は、１５ＧＰａ未満のヤング率を有することを特徴とする請求項１ないし６のいずれか１項に記載の半導体装置。
  8. 前記プラグ側面に接して形成された前記高ヤング率絶縁膜の膜厚は、１ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置。
  9. 素子が形成された半導体基板と、前記半導体基板上に形成された３以下の比誘電率を有する低誘電率絶縁膜と、前記低誘電率絶縁膜中に埋め込まれたプラグおよび配線層を含む導電材料層とを具備し、前記低誘電率絶縁膜と前記導電材料層間のうち、前記低誘電率絶縁膜と前記プラグの間のみに、前記プラグ側面に接して形成されたヤング率が１５ＧＰａ以上の高ヤング率絶縁膜を有する半導体装置の製造方法であって、
    素子が形成された半導体基板上に、絶縁膜を介して下部配線層を形成する工程と、
    前記下部配線層上に３以下の比誘電率を有する低誘電率絶縁膜を形成する工程と、
    前記低誘電率絶縁膜にビアホールを形成する工程と、
    前記ビアホールの側面に、１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜を形成する工程と、
    側面に前記高ヤング率絶縁膜が形成されたビアホールを有する前記低誘電率絶縁膜に配線溝を形成する工程と、
    前記下部配線層と電気的に接続するように、前記ビアホールおよび配線溝が形成された前記低誘電率絶縁膜の全面にバリアメタルおよび導電性材料を順次堆積する工程と、
    前記低誘電率絶縁膜上の前記バリアメタルおよび前記導電性材料を除去して、表面にバリアメタル層を有するプラグおよび上部配線層を、前記ビアホール内および前記配線溝内にそれぞれ形成する工程とを具備することを特徴とする半導体装置の製造方法。
  10. 前記ビアホールを形成後、前記ビアホールの側面に前記高ヤング率絶縁膜を形成する前の前記低誘電率絶縁膜に、フッ酸によるウェットエッチング処理を施す工程をさらに具備することを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記高ヤング率絶縁膜は、前記ビアホールの側面に加えて前記低誘電率絶縁膜上に形成されることを特徴とする請求項９または１０に記載の半導体装置の製造方法。
  12. 前記ビアホールの側面に形成された前記高ヤング率絶縁膜は、シリコン酸化膜またはシリコン窒化膜からなることを特徴とする請求項９ないし１１のいずれか１項に記載の半導体装置の製造方法。
  13. 素子が形成された半導体基板上に、絶縁膜を介して下部配線層を形成する工程と、
    前記下部配線層上に３以下の比誘電率を有する低誘電率絶縁膜を形成する工程と、
    前記低誘電率絶縁膜にビアホールおよび配線溝を形成する工程と、
    前記ビアホールおよび配線溝が形成された前記低誘電率絶縁膜の表面に、Ｔａ、Ｔｉ、およびＮｂからなる群から選択される少なくとも１種の金属を含む金属酸化物からなり、１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜を形成する工程と、
    前記下部配線層と電気的に接続するように、前記高ヤング率絶縁膜が形成された前記低誘電率絶縁膜の全面に導電性材料を堆積する工程と、
    前記低誘電率絶縁膜上の前記導電性材料を除去して、前記ビアホール内および前記配線溝内にプラグおよび上部配線層をそれぞれ形成する工程とを具備し、
    前記金属酸化物は、前記ビアホールおよび配線溝が形成された前記低誘電率絶縁膜の表面にＴａ、Ｔｉ、およびＮｂからなる群から選択される少なくとも１種の金属を３００℃以上の高温で堆積して前記低誘電率絶縁膜と反応させることにより形成されることを特徴とする半導体装置の製造方法。
  14. 前記低誘電率絶縁膜の全面に前記導電性材料を堆積する前に、バリアメタルを堆積する工程をさらに具備し、前記プラグおよび前記上部配線層は表面にバリアメタル層を有して前記ビアホール内および前記配線溝内に形成されることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記低誘電率絶縁膜は、１５ＧＰａ未満のヤング率を有することを特徴とする請求項９ないし１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記高ヤング率絶縁膜は、１ｎｍ以上１００ｎｍ以下の膜厚で形成されることを特徴とする請求項９ないし１４のいずれか１項に記載の半導体装置の製造方法。
JP2001395237A 2001-12-26 2001-12-26 半導体装置およびその製造方法 Expired - Fee Related JP3648480B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001395237A JP3648480B2 (ja) 2001-12-26 2001-12-26 半導体装置およびその製造方法
US10/247,378 US6975033B2 (en) 2001-12-26 2002-09-20 Semiconductor device and method for manufacturing the same
EP02021330A EP1324383A3 (en) 2001-12-26 2002-09-20 Semiconductor device and method for manufacturing the same
TW091125054A TW587274B (en) 2001-12-26 2002-10-25 Semiconductor device and a method for manufacturing thereof
CNB021568146A CN1293622C (zh) 2001-12-26 2002-12-13 半导体器件及其制造方法
KR1020020083208A KR20030055135A (ko) 2001-12-26 2002-12-24 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001395237A JP3648480B2 (ja) 2001-12-26 2001-12-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003197742A JP2003197742A (ja) 2003-07-11
JP3648480B2 true JP3648480B2 (ja) 2005-05-18

Family

ID=19188950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001395237A Expired - Fee Related JP3648480B2 (ja) 2001-12-26 2001-12-26 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US6975033B2 (ja)
EP (1) EP1324383A3 (ja)
JP (1) JP3648480B2 (ja)
KR (1) KR20030055135A (ja)
CN (1) CN1293622C (ja)
TW (1) TW587274B (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103971A (ja) * 2002-09-12 2004-04-02 Hitachi High-Technologies Corp ダマシン処理方法、ダマシン処理装置および、ダマシン構造
JP2005005383A (ja) * 2003-06-10 2005-01-06 Toshiba Corp 半導体装置および半導体装置の製造方法
US7071539B2 (en) * 2003-07-28 2006-07-04 International Business Machines Corporation Chemical planarization performance for copper/low-k interconnect structures
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
CN1839468B (zh) * 2003-10-08 2010-11-24 霍尼韦尔国际公司 使用甲硅烷基化剂修复低k介电材料的损伤
US7081407B2 (en) 2003-12-16 2006-07-25 Lam Research Corporation Method of preventing damage to porous low-k materials during resist stripping
JP4012163B2 (ja) 2004-03-11 2007-11-21 株式会社東芝 半導体装置
KR101080401B1 (ko) * 2004-04-23 2011-11-04 삼성전자주식회사 평판 표시장치의 접합구조체 및 그 형성방법과 이를구비하는 평판 표시장치
US20050260847A1 (en) * 2004-05-24 2005-11-24 Yang J H Method for forming contact window
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4492947B2 (ja) 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
US7422979B2 (en) * 2005-03-11 2008-09-09 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a diffusion barrier stack and structure thereof
JP4199206B2 (ja) * 2005-03-18 2008-12-17 シャープ株式会社 半導体装置の製造方法
JP2006294905A (ja) * 2005-04-12 2006-10-26 Sony Corp 半導体装置及び半導体素子
US7335588B2 (en) * 2005-04-15 2008-02-26 International Business Machines Corporation Interconnect structure and method of fabrication of same
GB2440881A (en) * 2005-05-31 2008-02-13 Advanced Micro Devices Inc Technique for forming copper-containing lines embedded in low-K dielectric by providing a stiffening layer
JP2007027347A (ja) * 2005-07-15 2007-02-01 Sony Corp 半導体装置およびその製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
US7564136B2 (en) * 2006-02-24 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integration scheme for Cu/low-k interconnects
WO2007099428A1 (en) * 2006-02-28 2007-09-07 Stmicroelectronics (Crolles 2) Sas Metal interconnects in a dielectric material
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US20070209930A1 (en) * 2006-03-09 2007-09-13 Applied Materials, Inc. Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
KR100732773B1 (ko) * 2006-06-29 2007-06-27 주식회사 하이닉스반도체 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
US7968967B2 (en) * 2006-07-17 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable anti-fuse formed using damascene process
TW200814156A (en) * 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
KR20090057089A (ko) * 2006-09-04 2009-06-03 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 상호접속 구조체, 상호접속 구조체의 제조 방법 및 집적 회로 디바이스의 제조 방법
US9087877B2 (en) * 2006-10-24 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k interconnect structures with reduced RC delay
JP5326202B2 (ja) * 2006-11-24 2013-10-30 富士通株式会社 半導体装置及びその製造方法
JP4389962B2 (ja) * 2007-04-26 2009-12-24 ソニー株式会社 半導体装置、電子機器、および半導体装置の製造方法
US7851234B2 (en) * 2007-11-29 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for enhanced control of copper trench sheet resistance uniformity
JP4675393B2 (ja) * 2008-05-12 2011-04-20 パナソニック株式会社 半導体装置および半導体装置の製造方法
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
JP5889118B2 (ja) 2012-06-13 2016-03-22 株式会社東芝 半導体装置及びその製造方法
WO2014013956A1 (ja) * 2012-07-17 2014-01-23 三井化学株式会社 半導体装置及びその製造方法並びにリンス液
JP2015072998A (ja) * 2013-10-02 2015-04-16 富士通株式会社 強誘電体メモリ及びその製造方法
US9343357B2 (en) 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
US10014382B2 (en) * 2014-03-13 2018-07-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with sidewall passivation and method of making
US20160329213A1 (en) * 2015-05-04 2016-11-10 Lam Research Corporation Highly selective deposition of amorphous carbon as a metal diffusion barrier layer
US9728501B2 (en) * 2015-12-21 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
CN111584725A (zh) * 2020-05-15 2020-08-25 武汉华星光电半导体显示技术有限公司 Oled的面板及其制造方法
KR20220006686A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US260770A (en) * 1882-07-11 Carriage-jack
US306988A (en) * 1884-10-21 Whiffletree
US312291A (en) * 1885-02-17 Leof coediee pikel
US35917A (en) * 1862-07-22 Improved ivhrror for attachment to windows
US520447A (en) * 1894-05-29 Chusetts
US284600A (en) * 1883-09-11 bower
US294634A (en) * 1884-03-04 Territory
US1154621A (en) * 1914-09-21 1915-09-28 Charles A Elton Punching-machine.
US1340330A (en) * 1919-11-11 1920-05-18 Richard E Enos Shuttle tension
JPH04259242A (ja) * 1991-02-14 1992-09-14 Fujitsu Ltd 半導体装置の製造方法
JPH08191104A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09306988A (ja) 1996-03-13 1997-11-28 Sony Corp 多層配線の形成方法
JP3281260B2 (ja) 1996-05-21 2002-05-13 株式会社東芝 半導体装置の製造方法
JPH10125783A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
JPH10284600A (ja) 1997-03-31 1998-10-23 Sony Corp 半導体装置及びその製造方法
JPH1154621A (ja) 1997-08-07 1999-02-26 Sony Corp 半導体装置およびその製造方法
US5942799A (en) * 1997-11-20 1999-08-24 Novellus Systems, Inc. Multilayer diffusion barriers
US6130156A (en) * 1998-04-01 2000-10-10 Texas Instruments Incorporated Variable doping of metal plugs for enhanced reliability
JP3107047B2 (ja) * 1998-05-28 2000-11-06 日本電気株式会社 半導体装置の製造方法
JP3400353B2 (ja) 1998-05-28 2003-04-28 株式会社東芝 半導体装置の製造方法
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
JP2000106397A (ja) 1998-07-31 2000-04-11 Sony Corp 半導体装置における配線構造及びその形成方法
JP4044236B2 (ja) 1999-03-11 2008-02-06 株式会社東芝 半導体装置の製造方法
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP3727818B2 (ja) * 1999-03-19 2005-12-21 株式会社東芝 半導体装置の配線構造及びその形成方法
JP2000294634A (ja) 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2001035917A (ja) 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
KR100390951B1 (ko) * 1999-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
US20010051420A1 (en) * 2000-01-19 2001-12-13 Besser Paul R. Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
US6329290B1 (en) * 2000-02-24 2001-12-11 Conexant Systems, Inc. Method for fabrication and structure for high aspect ratio vias
TW478101B (en) * 2000-03-23 2002-03-01 Ibm Structure for protecting copper interconnects in low dielectric constant materials from oxidation
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG

Also Published As

Publication number Publication date
US20030116854A1 (en) 2003-06-26
TW587274B (en) 2004-05-11
US6975033B2 (en) 2005-12-13
JP2003197742A (ja) 2003-07-11
CN1428840A (zh) 2003-07-09
KR20030055135A (ko) 2003-07-02
EP1324383A2 (en) 2003-07-02
CN1293622C (zh) 2007-01-03
EP1324383A3 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
JP3648480B2 (ja) 半導体装置およびその製造方法
US7419916B2 (en) Manufacturing method of semiconductor device
US8053901B2 (en) Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
US7163883B2 (en) Edge seal for a semiconductor device
KR20070036528A (ko) 이미지 센서 및 그 제조방법
KR100812731B1 (ko) 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
US7879733B2 (en) Method for manufacturing semiconductor device free from layer-lifting between insulating layers
CN100452387C (zh) 具有多层铜线路层的半导体器件及其制造方法
JP2002203899A (ja) 銅相互接続構造の形成方法
JPH09312291A (ja) 半導体装置及びその製造方法
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
KR100367487B1 (ko) 반도체소자의 제조방법
KR100443148B1 (ko) 반도체소자의 제조방법
US7572720B2 (en) Semiconductor device and method for fabricating the same
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
JPH06244287A (ja) 半導体装置の製造方法
US7608536B2 (en) Method of manufacturing contact opening
KR100702803B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2004072080A (ja) 半導体装置の製造方法および半導体装置
JP2001093973A (ja) 半導体集積回路およびその製造方法
KR20080098681A (ko) 로우 케이 스페이서를 사용하여 상호 연결 라인 대 라인 커패시턴스를 감소하는 방법
JP2005101597A (ja) 半導体装置およびその製造方法
JPH06275725A (ja) 半導体装置の製造方法
JP2000082740A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041215

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050214

R151 Written notification of patent or utility model registration

Ref document number: 3648480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees