JPH06244287A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06244287A
JPH06244287A JP2532493A JP2532493A JPH06244287A JP H06244287 A JPH06244287 A JP H06244287A JP 2532493 A JP2532493 A JP 2532493A JP 2532493 A JP2532493 A JP 2532493A JP H06244287 A JPH06244287 A JP H06244287A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
conductive layer
connection hole
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2532493A
Other languages
English (en)
Inventor
Masato Kanazawa
正人 金沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2532493A priority Critical patent/JPH06244287A/ja
Publication of JPH06244287A publication Critical patent/JPH06244287A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体基板温度の上昇に伴う放出水分が導電
膜層に取り込まれ、膜質が劣化するのを防止する。 【構成】 P型半導体基板21上に第1の層間絶縁層2
2を形成する。第1の層間絶縁層22の所定位置に第1
の接続孔24を形成する。第1の接続孔24を含む領域
に第1の導電層23を形成する。所定形状に形成された
第1の導電層23上に第2の層間絶縁層26として、下
層を酸化珪素層26Aで、中間層を無機シリカあるいは
有機シリカを用いた酸化珪素層26Bで、上層を酸化珪
素層26Cで形成する。第2の層間絶縁膜26の所定位
置に第2の接続孔25を形成する。第2の接続孔25の
第1の導電層23上の酸化膜を除去し、さらに半導体基
板21を冷却した後、第2の接続孔を少なくとも含む領
域に第2の導電層27を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置内に形成
された配線間の接続孔の歩留り/信頼性に関し、従来の
接続孔形成方法より、さらに高い歩留り/高い信頼性が
得られる半導体装置の製造方法に関するものである。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い配線
層の微細化、多層化が進みつつある。現在、半導体装置
の微細化技術の進歩を牽引する半導体メモリでも多層配
線技術を駆使した開発が行われている。多層配線技術
は、多結晶シリコン層と高融点金属シリサイド層との二
層膜で構成されたポリサイド膜が用いられている。しか
し、アルミニウム合金層を用いて多層化と微細化の両方
を同時に可能とする多層配線を実現することは困難であ
る。このためアルミニウム合金で配線層を形成する場合
には単層で用いられている。
【0003】しかし、ポリサイド膜を用いた配線のシー
ト抵抗は、アルミニウム合金層による配線のシート抵抗
と比較して約2桁高いので、高速動作する半導体装置を
製造する場合には、ポリサイド膜による配線の遅延が生
じて、アルミニウム合金層を使用した場合に比ベて高速
化することができない。このため、シート抵抗の低いア
ルミニウム合金層を用いて微細化と多層化とを同時に実
現でき、さらにそれを用いた半導体装置の信頼牲を維持
できるようにすることが重要である。
【0004】また、微細化技術の進歩に伴い、ロジッ
ク、ASIC、ゲートアレイ等のマイコンの分野でも微
細化が進んでいる。特に、マイクロプロセッサー(以
下、MPUと呼ぶ)の分野では、動作速度の高速化と高
機能化とが積極的に進められている。このため、さらな
る微細化技術の進展が期待されている。MPUの性能は
その扱えるデータの大きさによっても異なる。たとえば
同じ32ビットMPUであれば、付加された機能が高い
こととその動作周波数が高いこと、すなわち処理速度の
速さによって決められる。
【0005】たとえば、32ビットMPUでは、その動
作周波数は50MHz程度である。またその集積度に関
しては、100万トランジスタを15mm×15mm以
下の面積内に形成したものが実現されている。さらに引
き続き、動作周波数の向上と、MPUの高機能化とを実
現するためにも、集積度を高めることが必須である。こ
のためには、高度な微細化技術が必要である。
【0006】MPUの分野では、高機能化と同時に高速
動作を可能とするために、配線遅延による動作速度の低
下を避けている。このために、従来からアルミニウム合
金からなる多層配線が用いられている。したがって、M
PUの性能の向上を図るためには、アルミニウム合金を
利用した多層配線を微細化することが重要である。一
方、アルミニウム合金層を使って多層配線の微細化を行
おうとすると、配線の線幅が縮小するにつれて、同時に
上下の配線を接続する接続孔を小さくする必要がある。
多層配線の微細化を実現し、半導体装置の集積度を向上
させようとすると、上下の配線を接続する接続孔の直径
を少なくとも上下の配線の最小線幅以下にする必要があ
る。たとえば、線幅が1. 0μmでは、接続孔の直径は
少なくとも1. 0μm以下にする必要がある。最小線幅
より直径が大きい接続孔を用いた場合には、接続孔の大
きさに配線幅が制限される。このため、配線の密度を上
げることができず、ひいては集積度を上げることができ
なくなり、同一の機能をもつ半導体装置を製造しても、
チップサイズが大きくなってしまう。
【0007】アルミニウム合金を利用した配線を微細化
したときに生じる一つの問題として、上下の配線間を接
続する接続孔の歩留り/信頼性が、製造方法により大き
くばらつき安定な接触を得られないことがあげられる。
このような半導体装置の製造上のでの問題が微細化技術
の進歩を妨げる大きな要因となっている。以下に、従来
の技術について図面を参照しながら説明する。図4は、
従来の半導体装置の製造方法の一例を示す工程断面図で
ある。第1導電型の半導体基板としてP型半導体基板1
を例にとり、以下に説明する。P型半導体基板1上に
は、通常作り込まれるMOSトランジスタ、MOSキャ
パシタ、バイポーラトランジスタ、抵抗等のいずれかの
半導体素子がすでに形成されているものとして、以下の
説明を行う。
【0008】P型半導体基板1上に第1の層間絶縁物層
2である酸化珪素膜を形成する。第1の層間絶縁物層2
には、たとえば減圧あるいは常圧気相成長法により形成
したSiO2 膜、BPSG(boron-phosphosilicate gl
ass )膜、PSG(phosphosilicate glass )膜等が用
いられる。つぎに、第1の層間絶縁物層2の所定位置を
選択的に除去する。除去された領域に第1の接続孔4が
形成される。この後第1の接続孔4を含む領域に第1の
導電層3を形成する(図4(a))。
【0009】第1の接続孔4の底面にP型半導体基板1
が露出している。露出した半導体基板1上に自然酸化に
より形成された酸化物層を除去する。この後、第1の導
電層3を形成する。この第1の導電層3は、RIE等の
異方性エッチングを用いて所定の形状に形成する。第1
の導電層3は、バリアメタル層3A、アルミニウム合金
層3B、反射防止層3Cを順次積層した三層構造で構成
されている。この後、450℃程度の熱処理を行う(図
4(b))。
【0010】引き続き、所定形状に形成された第1の導
電層3上に第2の層間絶縁物層6を形成する。第2の層
間絶縁物層6は、下層が酸化珪素層6A、中間層が無機
シリカあるいは有機シリカを用いた酸化珪素層6B、上
層が酸化珪素層6Cで構成されている。上層の酸化珪素
層6Aは、たとえばSiH4 またはTEOSを含む気相
中で、高周波を印加し形成される、いわゆるプラズマ気
相成長法を用いて堆積する。中間層の酸化珪素層6B
は、ゲル状の無機シリカあるいは有機シリカである。こ
れらのシリカは酸化珪素層6A上に回転塗布した後、ベ
ーク処理を施してある。酸化珪素層6Cは酸化珪素層6
Aと同様にプラズマ気相成長法を用いて形成している。
【0011】第2の層間絶縁物層6のうち、下層の酸化
珪素層6Aは、第1の導電層3および酸化珪素層6Bで
あるシリカと接している。下層の酸化珪素層6Aは、酸
化珪素層6Bを形成する際、シリカに含まれた水分によ
って第1の導電層3が酸化するのを防止するために設け
ている。中間層の酸化珪素層6Bは、下地の第1の導電
層3の段差を平坦化する。この結果、上層の酸化珪素層
6Cの表面が平坦化する。つまり、酸化珪素層6Bは、
後の工程で酸化珪素層6Cの上層に形成される第2の導
電層7がその段差によって断線しないようにするために
設けている。上層の酸化珪素層6Cは、第2の層間絶縁
物層6自体の層の強度を高める。さらに中間層の酸化珪
素層6Bの表面を保護する。さらに酸化珪素層6Bが水
分等を吸湿しようとするのを防止するために設けてい
る。
【0012】つぎに、第2の層間絶縁物層6の所定位置
を選択的に除去する。除去された領域は第2の接続孔5
となる(図4(c))。第2の接続孔5を形成すること
で表面に露出した第1の導電層3の表面には、自然酸化
物層、主に、アルミニウム酸化物(Al23 )が形成
されている。これをアルゴンガスを用いたスパッタリン
グで除去する。このときのアルゴンガス圧力は5mto
rr程度である。
【0013】自然酸化物層の除去は、第2の接続孔5の
底に露出する第1の導電層3と、第2の導電層7の接触
を密なものにし、接触不良を避けるために行う。このよ
うにして得られた清浄な第1の導電層3の表面を大気に
さらすことなく、第2の導電層7を形成する。第2の導
電層7はアルミニウム合金で形成されている。
【0014】この第2の導電層7は、RIE等の異方性
エッチングを用いて所定の形状に形成される(図4
(d))。アルミニウム合金には、少なくともマイグレ
ーションを防止するための元素(Cu,Ti,Pd等)
が添加されている。以上の製造方法によって二層配線構
造が実現できる。
【0015】この後、半導体装置上の表面保護層を厚さ
500〜1200nmで形成する。
【0016】
【発明が解決しようとする課題】従来の技術に基づいた
半導体装置の製造方法の問題点について説明する。従来
の技術の問題点を明らかにするため、以下のような試料
を作製し試験を行った。P型半導体基板上に第1の層間
絶縁物層としてBPSG膜が600nmの厚さで堆積さ
れている。BPSG膜上に第1の導電層を堆積した。そ
の上に第2の層間絶縁物層を形成している。第2の層間
絶縁物層は、下層に酸化珪素層、中間層に無機シリカあ
るいは有機シリカを用いた酸化珪素層、上層に酸化珪素
層で構成されている。第2の層間絶縁物層に、第2の接
続孔を形成している。その上に第2の導電層として、厚
さ1000nmのアルミニウム合金層が堆積されてい
る。これらの上に表面保護層として、厚さ300nmの
PSG膜と厚さ800nmの窒化珪素膜が形成されてい
る。第2の導電層上の所定の位置を開口してある。
【0017】図5は第2の接続孔の直径と180℃の温
度での放置1000時間後の累積不良率の関係を示す。
図5に示すように、180℃の温度での1000時間の
放置後の累積不良率は、第2の接続孔の直径が約1. 2
μm より小さくなると、急激な不良率の増加が起こ
る。すなわち、従来の技術では、接続孔の直径がある一
定のサイズ以下になると不良に至り、信頼性/歩留り上
重大な問題を生じ、接続孔の直径をある一定のサイズ以
下に縮小することが不可能となる。
【0018】以上のように従来の技術の構成では、多層
配線の半導体装置において第2の接続孔の直径が約1.
2μm以下から、その信頼性/歩留りにおいて多大な問
題が生じる。本発明者は、上記の問題に対して第2の接
続孔を開口してから、第2の導電層であるアルミニウム
合金層を堆積する間の工程で、半導体基板の温度上昇に
起因した水分放出の影響で半導体装置の歩留り/信頼性
を劣化させていることをつきとめた。すなわち、半導体
基板の温度上昇に起因して放出された水分が、第2の導
電層に取り込まれ第2の導電層を構成するアルミニウム
合金層の膜質が劣化することが原因であった。
【0019】この発明の目的は、半導体基板の温度上昇
に起因して放出された水分が、第2の導電層に取り込ま
れないようにすることにある。また、第2の導電層を堆
積前の工程で、半導体基板の温度上昇を防止して半導体
基板からの水分放出を防止し、水分が第2の導電層に取
り込まれないようにすることにある。ひいては、アルミ
ニウム合金を利用した多層配線に用いられる接続孔の直
径が、従来技術では問題であった約1. 2μm以下であ
っても、信頼性の上で問題のない半導体装置の製造方法
を提供することにある。
【0020】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、半導体基板上の所定領域に第1の絶縁
物層を形成し、第1の絶縁物層に半導体基板が露出する
第1の接続孔を形成し、露出した半導体基板表面の第1
の酸化物層を除去し、半導体基板表面を含む領域に第1
の導電層を形成し、半導体基板上に第2の絶縁物層を形
成し、第2の絶縁物層に第2の接続孔を形成し第1の導
電層を露出し、第1の導電層上の第2の酸化物層を除去
したのち大気にさらすことなく半導体基板を冷却し、大
気にさらすことなく第2の導電層を形成し、半導体基板
を熱処理する。
【0021】請求項2記載の半導体装置の製造方法は、
半導体基板上の所定領域に第1の絶縁物層を形成し、第
1の絶縁物層に半導体基板が露出する第1の接続孔を形
成し、露出した半導体基板表面の第1の酸化物層を除去
し、半導体基板表面を含む領域に第1の導電層を形成
し、半導体基板上に第2の絶縁物層を形成し、第2の絶
縁物層に第2の接続孔を形成し第1の導電層を露出し、
第1の導電層上の第2の酸化物層を半導体基板の温度上
昇を防止しながら除去したのち大気にさらすことなく第
2の導電層を形成し、半導体基板を熱処理する。
【0022】
【作用】請求項1の半導体装置の製造方法によれば、第
2の導電層を形成する工程の直前に、温度上昇した半導
体基板を冷却する工程を追加することにより、第2の導
電層に取り込まれる水分量を従来より低く保つことがで
きる。請求項2の半導体装置の製造方法によれば、第2
の導電層を形成する直前の工程を、半導体基板を冷却し
ながら行い半導体基板温度を低く保つことにより、第2
の導電層に取り込まれる水分量を従来より低く保つこと
ができる。
【0023】
【実施例】以下に、この発明の実施例について図面を参
照しながら説明する。図1は、この発明の半導体装置の
製造方法の第1の実施例を説明するための製造工程順断
面図である。第1導電型の半導体基板としてP型半導体
基板21を例にとり、以下に説明する。ただし、N型半
導体基板としても、以下の説明に変化はない。P型半導
体基板21には、通常作り込まれるMOSトランジス
タ、MOSキャパシタ、バイポーラトランジスタ、抵抗
等のいずれかの半導体素子がすでに形成されているもの
として、以下の説明を行う。
【0024】P型半導体基板21上に第1の層間絶縁物
層22を形成する。この層間絶縁物層22には、減圧あ
るいは常圧気相成長法により形成した酸化珪素層を用い
ることができる。ここでは、第1の層間絶縁物層22と
して常圧気相成長法で形成されるBPSG層を用いた例
について説明する。ただし、第1の層間絶縁物層22と
してBPSG層の他にSiO2 層、PSG層等の絶縁物
層を用いることもできる。
【0025】第1の層間絶縁物層22は、P型半導体基
板21上に形成された半導体素子と、第1の導電層23
との間の絶縁耐圧を確保するために設けられる。第1の
層間絶縁物層22の厚さは、400〜1000nm程度
である。第1の層間絶縁物層22は、その上部に形成さ
れる第1の導電層23のステップカバレッジを良好にす
るために設けられている。すなわち、第1の層間絶縁物
層22に熱処理を施しフローさせて、その表面を平坦化
する。フローのための熱処理は、850〜950℃程度
の高温で、窒素ガス雰囲気中または水素・酸素の混合ガ
ス雰囲気中で行う。水素と酸素との混合ガス雰囲気中で
フローを行うと、窒素ガス雰囲気中でフローを行うより
滑らかに平坦化された表面が得られる。
【0026】つぎに、第1の層間絶縁物層22の所定位
置を選択的に除去して、第1の接続孔24を形成する。
第1の接続孔24は、上部の第1の導電層23が断線し
ないように形成される。第1の層間絶縁物層22の上部
をエッチングする場合には、ウェットエッチング等の等
方性エッチングを用いる。上部のエッチングの後、残っ
た第1の層間絶縁物層22(下部)をエッチングする場
合には、反応性イオンエッチング(以下RIEと呼ぶ)
等の異方性エッチングを施す。このようにして第1の接
続孔24が形成される。第1の接続孔24の形状は、第
1の層間絶縁物層22の上部の開口サイズが大きく、下
部の開口サイズが小さいテーパー形状である。このよう
な形状を実現できるのであれば、第1の接続孔24は異
方性エッチングだけを用いて形成してもよい(図1
(a))。
【0027】第1の接続孔24の底に露出したP型半導
体基板21上の自然酸化物層を、たとえば、フッ化水素
酸の希釈液等により除去する。この後、第1の導電層2
3を形成する。第1の導電層23は、バリアメタル層2
3A、アルミニウム合金層23B、反射防止層23Cを
順次積層した三層構造で構成されている。ここで、第1
の導電層23としては、アルミニウム合金層のみの1層
構造であってもよく、バリアメタル層とアルミニウム合
金層の二層構造であってもよく、アルミニウム合金層と
反射防止層の二層構造でもよい。この第1の導電層23
は、RIE等の異方性エッチングを用いて所定の形状に
加工される。
【0028】この後、たとえば水素ガス雰囲気中、また
は、水素と窒素との混合ガス雰囲気中で450℃程度の
熱処理を行う。この熱処理により、第1の導電層23と
P型半導体基板21のシリコンが適度に合金化する。こ
のためコンタクト特性が安定する。さらにこの熱処理に
よってRIE等の異方性エッチングによって生じたダメ
ージを回復させることができる(図1(b))。
【0029】アルミニウム合金層23Bは、スパッタ法
により形成される。このときの厚さは、300〜700
nm程度である。アルミニウム合金層23Bには、少な
くともマイグレーションを防止するための元素(Cu,
Ti,Pd等)が添加されている。この実施例のアルミ
ニウム合金層23Bには、アルミスパイクを防止するた
めに1. 0質量%程度のSi元素を、またマイグレーシ
ョンを防止するために0.5質量%程度のCu元素をそ
れぞれ添加したものを用いている。
【0030】バリアメタル層23Aは、アルミニウム合
金層23B下に形成されている。バリアメタル層23A
を形成することで第1の接続孔24に、単結晶珪素の析
出による接触抵抗値の増加が生じないようにすることが
できる。また、アルミニウム合金層23BとP型半導体
基板21とのシリコンが相互拡散して第1の接続孔24
部分にアルミスパイクが発生しないように作用してい
る。バリアメタル層23Aは、スパッタ法で堆積したチ
タン層と反応性スパッタ法で堆積した窒化チタン層の二
層で構成している。チタン層の厚さは10〜40nm程
度で、窒化チタン層の厚さは40〜150nm程度であ
る。
【0031】ただし、バリアメタル層23Aを、高融点
金属または高融点金属シリサイドまたは高融点金属化合
物、もしくはそれらの積層構造で形成すれば同様の効果
が得られる。また、バリアメタル層23Aを、スパッタ
法で堆積したチタンとタングステンとの合金層で形成し
たときも、同様の効果が生じる。ここでチタンとタング
ステンとの合金層は40〜150nmの厚さで形成され
ている。バリアメタル層23Aをチタンとタングステン
との合金層で形成すると、チタンとアルミニウム合金層
23Bの合金化が生じるので、チタンがアルミニウム合
金層23Bに入り込む現象が生じる。このため、ストレ
スマイグレーションに対する耐性を向上させることがで
きる。
【0032】反射防止層23Cは、アルミニウム合金層
23B上に形成されている。反射防止層23Cは第1の
導電層23の表面反射率を低減させるために設けてい
る。反射防止層23Cは、反応性スパッタ法で堆積した
窒化チタン層で形成されている。窒化チタン層の厚さは
20〜60nm程度である。また、反射防止層23Cが
高融点金属または高融点金属シリサイドまたは高融点金
属の合金で構成されていても、同様の効果が得られる。
【0033】引き続き所定形状に形成された第1の導電
層23上に、第2の層間絶縁物層26を形成する。第2
の層間絶縁物層26は、下層に酸化珪素層26A、中間
層に無機シリカあるいは有機シリカを用いた酸化珪素層
26B、上層に酸化珪素層26Cで構成されている。上
層の酸化珪素層26Aは、たとえばSiH4 またはTE
OSを含む気相中で、高周波を印加し形成される、いわ
ゆるプラズマ気相成長法を用いて堆積する。
【0034】中間層の酸化珪素層26Bは、ゲル状の無
機シリカあるいは有機シリカである。これらのシリカは
酸化珪素層26A上に回転塗布した後、ベーク処理を施
してある。酸化珪素層26Cは酸化珪素層26Aと同様
にプラズマ気相成長法を用いて形成している。第2の層
間絶縁物層26のうち、下層の酸化珪素層26Aは、第
1の導電層23および酸化珪素層26Bであるシリカと
接している。下層の酸化珪素層26Aは、酸化珪素層2
6Bを形成する際、シリカに含まれた水分によって第1
の導電層23が酸化するのを防止することができる。中
間層の酸化珪素層26Bは、下地の第1の導電層23の
段差を平坦化する。この結果、上層の酸化珪素層26C
の表面が平坦化する。つまり、酸化珪素層26Bは、後
の工程で酸化珪素層26Cの上層に形成される第2の導
電層27がその段差によって断線しないようにできる。
上層の酸化珪素層26Cは、第2の層間絶縁物層26自
体の層の強度を高める。さらに中間層の酸化珪素層26
Bの表面を保護する。さらに酸化珪素層26Bが水分等
を吸湿しようとするのを緩和する。
【0035】酸化珪素層26Aは、100〜400nm
程度の厚さで形成されている。酸化珪素層26Bは、シ
リカの回転塗布工程と、約450℃の温度でのベーク処
理工程を数回繰り返して形成している。酸化珪素層26
Bの厚さは150〜250nm程度である。酸化珪素層
26Cの厚さは200〜500nm程度である。結局、
第2の層間絶縁物層26の厚さはトータルで500〜1
000nm程度になっている。
【0036】ここで、第2の層間絶縁物層26を構成す
る3つの酸化珪素層26A,26Cのうちのいずれか
に、次の形成方法によって形成された酸化珪素層を用い
てもよい。たとえば、TEOSを少なくとも含んだ気相
中で、高周波を印加したプヲズマ気相成長法による酸化
珪素層を厚く堆積した後、全面エッチングを行って所定
厚さにした酸化珪素層、あるいはオゾンとTEOSとの
混合ガスを熱分解して形成した酸化珪素層を用いてもよ
い。
【0037】つぎに、第2の層間絶縁物層26の所定位
置を選択的に除去する。除去された領域は第2の接続孔
25となる。第2の接続孔25は、後の工程で上部に形
成される第2の導電層27が断線しないようにしてい
る。すなわち、第2の層間絶縁物層26の上部の領域を
ウェットエッチング等の等方性エッチングによって形成
する。この後、下部の領域をRIE等の異方性エッチン
グで形成する。これによって第2の層間絶縁物層26の
上部の開口サイズが大きく、下部の開口サイズが小さい
テーパ形状の孔が形成される。このような形状で形成で
きるのであれば、第2の接続孔25を形成するのに異方
性エッチングだけで形成してもよい。
【0038】第2の接続孔25を形成した後、380℃
程度の熱処理を行う。この熱処理によって第2の接続孔
25を開口時のエッチングによるダメージを回復するこ
とができ、さらには第2の接続孔25の側壁に露出した
酸化珪素層26Bを同時に焼き固めることができる(図
1(c))。第2の接続孔25を形成することで表面に
露出した第1の導電層23の表面には、自然酸化物層、
主に、アルミニウム酸化物(Al23 )が形成されて
いる。この自然酸化物層の除去は、第2の接続孔25の
底に露出する第1の導電層23と、第2の導電層27の
接触を密なものにし、接触不良を避けるために行う。
【0039】自然酸化膜は通常、アルゴンガス中で高周
波電圧を印加し、イオン化したアルゴン原子のスパッタ
リング作用により、所定の量をエッチング除去する。こ
の際、イオン化したアルゴン原子の衝突により、半導体
基板21は200℃〜300℃程度の温度に上昇してい
る。また、第1の導電層23上の自然酸化物層を除去す
る工程は、アルゴンを用いたスパッタリングでなくて
も、第1の導電層23上の自然酸化物層を除去できれば
よい。たとえば、反応性のガスを用いたRIEによって
もよい。
【0040】このようにして得られた清浄な第1の導電
層23の表面を大気にさらすことなく、第2の導電層2
7を形成するが、ここで半導体基板21の温度が200
℃〜300℃程度の温度に上昇した時の現象について説
明する。図2は第2の接続孔25を開口し、第2の接続
孔25を形成することで表面に露出した第1の導電層2
3の自然酸化物層を除去する工程前の半導体基板21
を、半導体基板21を加熱する機構と四重極質量分析機
を備えた超高真空装置により、加熱温度に対する水分の
放出量を分析した結果である。
【0041】ここで、250℃程度にある水分放出のピ
ークは、第2の接続孔25の側壁に露出している有機シ
リカあるいは無機シリカ(酸化珪素膜26B)、あるい
は半導体基板21表面のプラズマ酸化膜(酸化珪素膜2
6C)に、大気中に開放時に吸着していた大気中の水蒸
気が放出されたものである。また、400℃〜450℃
にある水分放出ピークは、有機シリカあるいは無機シリ
カ(酸化珪素膜26B)は前の工程でベーク処理をして
焼き固めてあるものの、未反応の−OH基が脱水縮合反
応で水分(H2 O)が生成され放出されたものである。
【0042】有機シリカあるいは無機シリカ(酸化珪素
膜26B)のベーク処理は、その下層の第1の導電層に
アルミニウム合金層を用いているため、通常その融点よ
り低い400℃〜450℃の温度で行われている。有機
シリカあるいは無機シリカ(酸化珪素膜26B)を完全
な酸化膜(SiO2 )にするためには、800℃以上の
熱処理が必要であるため、ベーク処理のみでは再加熱に
より水分が放出され続ける。また、図2に示す水分放出
は800℃以上の熱処理を加えない限り、分析を繰り返
すごとに再現され、水分放出はなくならない。また、一
度分析を実施した後、大気中に取り出さず大気中の水分
吸着を防止しても、絶対量は若干減少するものの250
℃の水分放出ピークはなくならず、更に400℃〜45
0℃の水分放出ピークもなくならない。
【0043】すなわち、前記第2の接続孔25を形成す
ることで表面に露出した第1の導電層23の自然酸化物
層を除去する工程で、200℃〜300℃に上昇した半
導体基板21からは、図2に示した250℃の水分放出
ピークに相当する水分が放出され続けていることにな
る。したがって、このまま連続で第2の導電層27であ
るアルミニウム合金膜を形成する場合は、第2の導電層
27を堆積中に半導体基板21から水分が放出されてい
るため、第2の導電層27であるアルミニウム合金膜中
に水分が取り込まれ、半導体装置の歩留り/信頼性に悪
影響を与える。
【0044】このことは、水分放出をなくし第2の導電
層27であるアルミニウム合金層中に水分が取り込まれ
ることを防止するためには、半導体基板21の温度を水
分放出ピークの温度より低くした状態で、第2の導電層
27を形成する必要があることを示している。ここで、
第2の導電層27であるアルミニウム合金膜中に水分が
取り込まれた時の、半導体装置の歩留り/信頼性に与え
る悪影響について説明する。
【0045】試験に用いた半導体装置は以下に示すよう
な構成をしている。6インチのP型半導体基板上に厚さ
600nmのBPSG層を堆積する。BPSG層上に第
1の導電層であるバリアメタル層とアルミニウム合金層
とを堆積する。さらに、バリアメタル層はチタンと窒化
チタンとの二層で構成する。チタンの厚さは20nm、
窒化チタンの厚さは100nmである。アルミニウム合
金層は、1. 0質量%のシリコン元素と0. 5質量%の
銅元素を含有している。アルミニウム合金層の厚さは6
00nmである。第2の層間絶縁物層として厚さ400
nmの酸化珪素層と、ゲル状の無機シリカあるいは有機
シリカでなる酸化珪素層と、厚さ300nmの酸化珪素
層との三層を用いる。第2の導電層として、厚さ100
0nmのアルミニウム合金層を用いる。表面保護層とし
て厚さ300nmのPSG層と厚さ800nmの窒化珪
素層とを用いる。
【0046】以上のように構成されたP型半導体基板上
に、100000個の第2の接続孔を直列に配置する。
また第1の導電層と第2の導電層とのコンタクトチェー
ンを合計120個形成する。ここで、従来の技術と異な
る点は、第2の接続孔を形成することで表面に露出し
た、第2の接続孔中の第1の導電層の自然酸化物層を除
去し、アルゴン原子の衝突により200℃〜300℃程
度に上昇した半導体基板温度を冷却した後、第2の導電
層を形成している点である。半導体基板温度の冷却は、
第2の導電層を形成するステージで60秒間待機させる
ことにより実現した。
【0047】図3はこのような半導体装置のコンタクト
チェーンの電気的な導通状態を調べ算出した不良率の結
果である。図3には従来の製造方法に基づき作製した半
導体装置の第2の接続孔の信頼性試験結果も示してい
る。すなわち、従来の製造方法では、第2の接続孔中の
第1の導電層の自然酸化物層を除去した後、アルゴン原
子の衝突により200℃〜300℃程度に上昇した半導
体基板温度を冷却する工程を含んでいない。横軸は第2
の接続孔の直径であるコンタクトホールサイズである。
縦軸は累積不良率である。累積不良率は製造直後の不良
率を初期状態とし、窒素雰囲気中で180℃に加熱した
状態で1000時間放置した後の不良率増加の割合を示
している。
【0048】これより第2の接続孔の直径が約1.1μ
mより大きい場合には、180℃の加熱によって不良率
の増加が生じなくなっている。従来技術では、第2の接
続孔の直径が1.2μm以下では、累積不良率が増加し
始める。従来の技術では不良に至った第2の接続孔の直
径でも、この実施例の場合には、不良には至っていない
ことがわかる。
【0049】すなわち、第2の導電層であるアルミニウ
ム合金層を堆積前に、アルゴン原子の衝突により上昇し
た半導体基板を冷却する工程を設け、第2の導電層であ
るアルミニウム合金層に水分が取り込まれるのを防止す
ることにより、従来の技術によるものと比ベて累積不良
率の増加を低く抑えることができる。以上の説明のよう
に、この実施例では第2の接続孔25を形成することで
表面に露出した第1の導電層23の自然酸化物層を除去
する工程の後、200℃〜300℃に上昇した半導体基
板21の温度を冷却する工程を設ける。半導体基板21
を冷却する工程は、第2の導電層27であるアルミニウ
ム合金膜を堆積するステージで、ある一定の時間保持す
ることにより容易に実現できる。あるいは、自然酸化膜
を除去するため高周波電圧を印加するためのステージと
第2の導電層27を形成するためのステージに加えて、
半導体基板21を冷却するためのステージを設けること
によっても容易に実現できる。さらに、半導体基板21
を冷却するためステージが水冷あるいはガス冷却機能を
備えている、あるいは、ステージ自体にガス導入口を設
け、半導体基板21に裏面から直接アルゴンガスを吹き
付け、半導体基板21を直接冷却する機能を備えること
により、より効果的に半導体基板21の冷却をすること
が可能となる。
【0050】このようにして得られた清浄な第1の導電
層23の表面を大気にさらすことなく、第2の導電層2
7を形成する。第2の導電層27を形成する工程では、
前の工程で半導体基板21の冷却を行っているので、図
2の水分放出分析結果からわかるように、半導体基板2
1からの水分放出は極微量に抑えられているために、第
2の導電層27に取り込まれる水分量を低く抑えること
ができる。
【0051】第2の導電層27はアルミニウム合金層2
7で構成している。また、第2の導電層27は、多層配
線構造の段差を緩和するために、第1の導電層23の厚
さより厚く形成されている。第2の接続孔25を形成す
ることで表面に露出した第1の導電層23の自然酸化物
層を除去する工程から、第2の導電層27であるアルミ
ニウム合金層を形成する工程は、同一真空装置内で大気
にさらすことなく連続して行う必要がある。途中で大気
にさらした場合には、第2の接続孔25内に露出した第
1の導電層23の自然酸化膜が再成長するためである。
したがって、第2の接続孔中の第1の導電層の自然酸化
物層を除去するための高周波電圧を印加するステージ、
アルゴン原子の衝突により200℃〜300℃程度に上
昇した半導体基板温度を冷却するためのステージ、第2
の導電層を堆積するためのステージを備えた半導体製造
装置を用いる必要がある。ただし、前記3つの機能はか
ならずしも独立して設けてある必要はない。
【0052】この後、第2の導電層27はRIE等の異
方性エッチングを用いて所定の形状に加工する。その
後、たとえば水素ガス雰囲気中、あるいは水素と窒素と
の混合ガス雰囲気中で、450℃程度の熱処理を行う。
熱処理により第2の接続孔25の底部に露出した第1の
導電層23と合金化する。このため第1の導電層23と
第2の導電層27との接触がより緻密なものとなる。こ
れによって接触不良による歩留の低下を防止することが
できる。また、熱処理によってRIE等の異方性エッチ
ングで生じたダメージを回復することができる(図1
(d))。
【0053】ここで、第2の導電層27を構成するアル
ミニウム合金層はスパッタ法により形成される。その厚
さは、700〜1200nm程度である。アルミニウム
合金層には、第1の導電層23を構成するアルミニウム
合金層と同様に、少なくともマイグレーションを防止す
るための元素(Cu,Ti,Pd等)が添加されてい
る。この実施例で用いたアルミニウム合金層27Bは、
アルミスパイクを防止するために1. 0質量%程度のS
i元素を、またマイグレーションを防止するために0.
5質量%程度のCu元素を添加したものを用いる。
【0054】引き続き、遮常表面保護層を形成する。表
面保護層はPSG層と窒化珪素層とで構成する。PSG
層は窒化珪素層の高い応力を緩和する。窒化珪素層の応
力は下層の第2の導電層27の断線を誘起する。PSG
層は、たとえば、常圧気相成長法により形成する。PS
G層の厚さは100〜400nmである。窒化珪素層は
水分や汚染物質が内部に侵入するのを防止する。窒化珪
素層は、たとえばプラズマ気相成長法により形成する。
窒化珪素層の厚さは500〜1200nmである(図示
せず)。
【0055】この発明の第2の実施例について説明す
る。第1導電型の半導体基板としてP型半導体基板21
を例にとり、以下に説明する。ただし、N型半導体基板
としても、以下の説明に変化はない。P型半導体基板2
1には、通常作り込まれるMOSトランジスタ、MOS
キャパシタ、バイポーラトランジスタ、抵抗等のいずれ
かの半導体素子がすでに形成されているものとして、以
下の説明を行う。
【0056】P型半導体基板21上に第1の層間絶縁物
層22を形成してから、第2の接続孔25を形成した
後、380℃程度の熱処理を行う工程までは、第1の実
施例と同じである(図1(c)まで)。第2の接続孔2
5を形成することで表面に露出した第1の導電層23の
表面には、自然酸化物層、主に、アルミニウム酸化物
(Al23 )が形成されている。この自然酸化物層の
除去は、第2の接続孔25の底に露出する第1の導電層
23と、第2の導電層27の接触を密なものにし、接触
不良を避けるために行う。
【0057】自然酸化膜は通常、アルゴンガス中で高周
波電圧を印加し、イオン化したアルゴン原子のスパッタ
リング作用により、所定の量をエッチング除去する。こ
の際、イオン化したアルゴン原子の衝突により、半導体
基板21の温度が上昇しないように高周波印加時の半導
体基板21を固定するステージに冷却機能を備え、半導
体基板21の温度上昇を防ぐ。半導体基板21を固定す
るステージの冷却機能は高周波を印加する真空容器と真
空絶縁した冷却溶媒を導入する経路を真空容器外部から
ステージ内に設け、ステージ自体を冷却することにより
実現できる。冷却溶媒としては水等を利用すればよい。
また、0℃以下の冷却溶媒が必要なときは、0℃以下に
冷却したヘリウムガスや窒素ガスを用いればよい。
【0058】半導体基板21は冷却されたステージと熱
伝導率が低くならないように、接触面積を大きくとり接
触させることにより温度上昇を防止できる。半導体基板
21の温度は、図2の水分放出分析結果から判断する
と、少なくとも150℃以下に保つことが必要であり、
それを実現可能なように半導体基板21を固定するステ
ージの半導体基板21の冷却能力を与える必要がある。
【0059】このようにして得られた清浄な第1の導電
層23の表面を大気にさらすことなく、第2の導電層2
7を形成する。第2の導電層27を形成する工程では、
前の工程で半導体基板21の温度上昇を抑制し半導体基
板21を150℃以下の低温に保っているので、図2の
水分放出分析結果からわかるように、半導体基板21か
らの水分放出は極微量に抑えられているために、第2の
導電層27に取り込まれる水分量を低く抑えることがで
きる。
【0060】第2の導電層27はアルミニウム合金層2
7で構成している。また、第2の導電層27は、多層配
線構造の段差を緩和するために、第1の導電層23の厚
さより厚く形成されている。第2の接続孔25を形成す
ることで表面に露出した第1の導電層23の自然酸化物
層を除去する工程から、第2の導電層27であるアルミ
ニウム合金層を形成する工程は、同一真空装置内で大気
にさらすことなく連続して行う必要がある。途中で大気
にさらした場合には、第2の接続孔25内に露出した第
1の導電層23の自然酸化膜が再成長するためである。
したがって、第2の接続孔25中の第1の導電層の自然
酸化物層を除去するための高周波電圧を印加することに
加えて半導体基板21の温度を冷却する機能を有するス
テージ、第2の導電層27を堆積するためのステージを
備えた半導体製造装置を用いる必要がある。
【0061】以下の工程は、第1の実施例と同様であ
る。
【0062】
【発明の効果】この発明の半導体装置の製造方法によれ
ば、第2の導電層を形成する工程の直前に、半導体基板
を冷却する工程、あるいは、半導体基板の温度上昇を抑
える工程を追加することにより、第2の導電層を形成時
の半導体基板温度を従来より低くして水分放出量を低く
抑え、第2の導電層であるアルミニウム合金層中に取り
込まれる水分量を低く抑えることができる。その結果、
従来より微細な第2の接続孔の信頼性を維持できる。ま
た、半導体装置の配線の密度を大幅に上げることができ
る。すなわち、従来より狭い面積内に同等の機能を持つ
半導体装置が製造できる。さらに、チップサイズが増大
することなく、従来より高度な機能を持つ半導体装置の
製造ができる。
【図面の簡単な説明】
【図1】この発明の半導体装置の製造方法を示す工程断
面図である。
【図2】この発明による半導体装置の水分放出量を示す
図である。
【図3】この発明による半導体装置の不良率を示す図で
ある。
【図4】従来の半導体装置の製造方法を示す工程断面図
である。
【図5】従来の製造方法による半導体装置の不良率を示
す図である。
【符号の説明】 21 P型半導体基板 22 第1の層間絶縁物層 23 第1の導電層 23A バリアメタル層 23B アルミニウム合金層 23C 反射防止層 24 第1の接続孔 25 第2の接続孔 26 第2の層間絶縁物層 26A、26B、26C 酸化珪素層 27 第2の導電層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上の所定領域に第1の絶縁物
    層を形成する工程と、前記第1の絶縁物層に前記半導体
    基板が露出する第1の接続孔を形成する工程と、露出し
    た前記半導体基板表面の第1の酸化物層を除去する工程
    と、前記半導体基板表面を含む領域に第1の導電層を形
    成する工程と、前記半導体基板上に第2の絶縁物層を形
    成する工程と、前記第2の絶縁物層に第2の接続孔を形
    成し前記第1の導電層を露出する工程と、前記第1の導
    電層上の第2の酸化物層を除去したのち大気にさらすこ
    となく半導体基板を冷却する工程と、大気にさらすこと
    なく第2の導電層を形成する工程と、前記半導体基板を
    熱処理する工程とを含む半導体装置の製造方法。
  2. 【請求項2】 半導体基板上の所定領域に第1の絶縁物
    層を形成する工程と、前記第1の絶縁物層に前記半導体
    基板が露出する第1の接続孔を形成する工程と、露出し
    た前記半導体基板表面の第1の酸化物層を除去する工程
    と、前記半導体基板表面を含む領域に第1の導電層を形
    成する工程と、前記半導体基板上に第2の絶縁物層を形
    成する工程と、前記第2の絶縁物層に第2の接続孔を形
    成し前記第1の導電層を露出する工程と、前記第1の導
    電層上の第2の酸化物層を半導体基板の温度上昇を防止
    しながら除去したのち大気にさらすことなく第2の導電
    層を形成する工程と、前記半導体基板を熱処理する工程
    とを含む半導体装置の製造方法。
JP2532493A 1993-02-15 1993-02-15 半導体装置の製造方法 Pending JPH06244287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2532493A JPH06244287A (ja) 1993-02-15 1993-02-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2532493A JPH06244287A (ja) 1993-02-15 1993-02-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06244287A true JPH06244287A (ja) 1994-09-02

Family

ID=12162795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2532493A Pending JPH06244287A (ja) 1993-02-15 1993-02-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06244287A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135212A (ja) * 1996-10-30 1998-05-22 Sgs Thomson Microelectron Inc 多層メタリゼーション用低温アルミニウムリフロー
JP2005191020A (ja) * 2003-07-01 2005-07-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2015109474A (ja) * 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置
US9842906B2 (en) 2010-11-25 2017-12-12 Mitsubishi Electric Corporation Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135212A (ja) * 1996-10-30 1998-05-22 Sgs Thomson Microelectron Inc 多層メタリゼーション用低温アルミニウムリフロー
JP2005191020A (ja) * 2003-07-01 2005-07-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2015109474A (ja) * 2010-11-25 2015-06-11 三菱電機株式会社 炭化珪素半導体装置
US9842906B2 (en) 2010-11-25 2017-12-12 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US5459353A (en) Semiconductor device including interlayer dielectric film layers and conductive film layers
US7119441B2 (en) Semiconductor interconnect structure
US6975033B2 (en) Semiconductor device and method for manufacturing the same
JP3128811B2 (ja) 半導体装置の製造方法
US20060264027A1 (en) Air gap interconnect structure and method thereof
JP3696055B2 (ja) 半導体装置の製造方法
US6191031B1 (en) Process for producing multi-layer wiring structure
JP2001358214A (ja) 半導体装置および半導体装置の製造方法
US20020070456A1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
US20030190801A1 (en) Method for forming a metal extrusion free via
JPH06244287A (ja) 半導体装置の製造方法
EP0507881A1 (en) Semiconductor interconnect structure utilizing a polyimide insulator
US7037825B2 (en) Damascene method capable of avoiding copper extrusion
JPH0555226A (ja) 半導体装置とその製造方法
JPH08139190A (ja) 半導体装置の製造方法
US7901976B1 (en) Method of forming borderless contacts
JP2001144180A (ja) 多層配線構造及びその製造方法
JPH0642481B2 (ja) 半導体装置の製法
JP2000243835A (ja) 半導体装置及びその製造方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JP3624823B2 (ja) 半導体装置及びその製造方法
JP2003218116A (ja) 半導体装置及びその製造方法
JPH0629282A (ja) 半導体装置の製造方法
JPH0831940A (ja) 半導体装置およびその製造方法
CN112838048A (zh) 互连结构以及其制作方法